KR20230144689A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230144689A
KR20230144689A KR1020220043445A KR20220043445A KR20230144689A KR 20230144689 A KR20230144689 A KR 20230144689A KR 1020220043445 A KR1020220043445 A KR 1020220043445A KR 20220043445 A KR20220043445 A KR 20220043445A KR 20230144689 A KR20230144689 A KR 20230144689A
Authority
KR
South Korea
Prior art keywords
light
pixel
sub
layer
pixels
Prior art date
Application number
KR1020220043445A
Other languages
English (en)
Inventor
배광수
김건희
이대영
조상환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220043445A priority Critical patent/KR20230144689A/ko
Priority to US18/161,029 priority patent/US20230329020A1/en
Priority to CN202310350724.8A priority patent/CN116896958A/zh
Publication of KR20230144689A publication Critical patent/KR20230144689A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H10K39/34—Organic image sensors integrated with organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/70—OLEDs integrated with inorganic light-emitting elements, e.g. with inorganic electroluminescent elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 표시 장치는, 기판, 및 기판 상에 제공되며, 서브 화소들 및 광 감지 화소들을 포함하는 단위 화소들을 포함한다. 서브 화소들 각각은 광을 방출하는 발광 소자 및 광이 방출되는 발광 영역을 포함한다. 광 감지 화소들 각각은 광에 대응하는 감지 신호를 출력하는 수광 소자 및 광을 수광하는 수광 영역을 포함한다. 발광 영역과 수광 영역은 기판 상에서 이격되어 배치된다. 발광 영역과 수광 영역은 다각형의 평면 형상을 가지며, 발광 영역의 형상과 수광 영역의 형상은 상이하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
최근, 스마트 폰이나 태블릿 PC 등과 같은 표시 장치가 다방면으로 활용되면서, 사용자의 지문 등을 이용한 생체 정보 인증 방식이 폭 넓게 이용되고 있다. 지문 센싱 기능을 제공하기 위하여, 지문 센서가 표시 장치에 내장되거나 부착되는 형태로 제공될 수 있다.
광 감지 방식의 지문 센서는 광원과 광 센서를 구비할 수 있다. 광 센서는 사용자의 지문에 의해 발생하는 반사광 등을 수신하여 지문 정보를 획득할 수 있다.
본 발명의 일 목적은 광 감지 화소의 수광 영역을 확보하여 외부 입력을 정확하게 감지함과 동시에 서브 화소의 발광 영역을 최대한 확보할 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 실시예들에 의한 표시 장치는, 기판, 및 상기 기판 상에 제공되며, 서브 화소들 및 광 감지 화소들을 포함하는 단위 화소들을 포함할 수 있다. 상기 서브 화소들 각각은 광을 방출하는 발광 소자 및 상기 광이 방출되는 발광 영역을 포함하고, 상기 광 감지 화소들 각각은 상기 광에 대응하는 감지 신호를 출력하는 수광 소자 및 상기 광을 수광하는 수광 영역을 포함할 수 있다. 상기 발광 영역과 상기 수광 영역은 상기 기판 상에서 이격되어 배치되고, 상기 발광 영역과 상기 수광 영역은 다각형의 평면 형상을 가지며, 상기 발광 영역의 형상과 상기 수광 영역의 형상은 상이할 수 있다.
일 실시예에서, 상기 발광 영역은 육각형의 평면 형상을 가지며, 상기 수광 영역은 사각형의 평면 형상을 가질 수 있다.
일 실시예에서, 상기 수광 영역은 정사각형의 평면 형상을 가질 수 있다.
일 실시예에서, 상기 단위 화소들 중 하나의 단위 화소는, 상기 기판의 제1 열 상에 위치하는 제1 서브 화소, 제1 방향으로 상기 제1 열에 인접한 제2 열 상에 위치하는 2개의 제2-1 서브 화소들, 상기 제1 방향으로 상기 제2 열에 인접한 제3 열 상에 위치하는 제3 서브 화소, 상기 제1 방향으로 상기 제3 열에 인접한 제4 열 상에 위치하는 2개의 제2-2 서브 화소들, 상기 제1 열 상에 위치하는 2개의 제1 광 감지 화소들, 및 상기 제3 열 상에 위치하는 2개의 제2 광 감지 화소들을 포함할 수 있다.
일 실시예에서, 상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들은 동일한 색의 광을 방출하며, 상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들이 방출하는 광의 색, 상기 제1 서브 화소가 방출하는 광의 색, 및 상기 제3 서브 화소가 방출하는 광의 색은 모두 상이할 수 있다.
일 실시예에서, 상기 제1 열에서 상기 2개의 제1 광 감지 화소들은 상기 제1 서브 화소를 사이에 두고 서로 마주보도록 배치되며, 상기 제3 열에서 상기 2개의 제2 광 감지 화소들은 상기 제3 서브 화소를 사이에 두고 서로 마주보도록 배치될 수 있다.
일 실시예에서, 상기 제1 서브 화소와 상기 제3 서브 화소는 동일한 행에 위치하고, 상기 행에서 상기 제1 서브 화소와 상기 제3 서브 화소 사이의 거리는 상기 제1 열에서 상기 제1 서브 화소와 상기 제1 광 감지 화소 사이의 거리와 상이할 수 있다.
일 실시예에서, 상기 제1 서브 화소 및 상기 제3 서브 화소 각각은 상기 제1 방향을 따라 길게 형성되는 육각형의 평면 형상의 발광 영역을 포함하고, 상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들 각각은 상기 제1 방향과 교차하는 제2 방향을 따라 길게 형성되는 육각형의 평면 형상의 발광 영역을 포함할 수 있다.
일 실시예에서, 상기 단위 화소들 중 상기 하나의 단위 화소 및 상기 제1 방향과 교차하는 제2 방향으로 상기 하나의 단위 화소와 동일한 열에 위치한 인접 단위 화소는, 상기 2개의 제1 광 감지 화소들 또는 상기 2개의 제2 광 감지 화소들을 공유할 수 있다.
일 실시예에서, 상기 발광 소자는, 애노드 전극, 상기 애노드 전극 상에 위치한 발광층, 및 상기 발광층 상에 위치한 캐소드 전극을 포함할 수 있다. 상기 수광 소자는, 제1 전극, 상기 제1 전극 상에 위치한 수광층, 및 상기 수광층 상에 위치한 제2 전극을 포함할 수 있다.
일 실시예에서, 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극은 일체로 제공되어 연결될 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 발광 소자의 상기 애노드 전극과 상기 수광 소자의 상기 제1 전극 상에 위치하며 상기 애노드 전극의 일부를 노출하는 제1 개구부 및 상기 제1 전극의 일부를 노출하는 제2 개구부를 포함하는 화소 정의막, 및 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 상에 위치하며 상기 발광 소자와 상기 수광 소자를 커버하는 박막 봉지층을 포함할 수 있다.
일 실시예에서, 상기 제1 개구부는 상기 발광 영역에 대응하고, 상기 제2 개구부는 상기 수광 영역에 대응할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 발광 영역의 상기 박막 봉지층 상에 위치한 제1 컬러 필터, 상기 수광 영역의 상기 박막 봉지층 상에 위치한 제2 컬러 필터, 및 상기 제1 컬러 필터와 상기 제2 컬러 필터 사이에 위치한 차광 패턴을 더 포함할 수 있다.
일 실시예에서, 상기 박막 봉지층은, 상기 발광 영역과 상기 수광 영역의 사이에서 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 각각의 일부를 노출하는 개구부를 포함하며, 상기 차광 패턴은 상기 발광 영역과 상기 수광 영역의 사이 영역에서 상기 개구부를 채우는 형태로 제공될 수 있다.
일 실시예에서, 상기 박막 봉지층은, 상기 발광 영역과 상기 수광 영역의 사이에서 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 각각의 일부를 노출하는 개구부를 포함하며, 상기 개구부에는 공기층이 제공될 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 박막 봉지층과 상기 제1 및 제2 컬러 필터들 사이에 위치한 터치 센서를 더 포함할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 기판, 상기 기판 상에 제공되는 적어도 하나의 트랜지스터를 포함하는 화소 회로 및 상기 화소 회로에 전기적으로 연결되는 발광 소자를 포함하는 서브 화소, 및 상기 기판 상에 제공되는 적어도 하나의 센서 트랜지스터를 포함하는 센서 회로 및 상기 센서 회로에 전기적으로 연결되는 수광 소자를 포함하는 광 감지 화소를 포함할 수 있다. 상기 서브 화소는 상기 발광 소자로부터 광이 방출되는 발광 영역을 포함하며, 상기 광 감지 화소는 상기 광을 수광하는 수광 영역을 포함할 수 있다. 상기 발광 영역과 상기 수광 영역은 상기 기판 상에서 이격되어 배치되며, 상기 발광 영역과 상기 수광 영역은 다각형의 평면 형상을 가지며, 상기 발광 영역의 형상과 상기 수광 영역의 형상은 상이할 수 있다.
일 실시예에서, 상기 발광 영역은 육각형의 평면 형상을 가지며, 상기 수광 영역은 사각형의 평면 형상을 가질 수 있다.
일 실시예에서, 상기 수광 영역은 정사각형의 평면 형상을 가질 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 발광 소자를 포함하는 서브 화소 및 광을 감지하는 광 감지 화소를 동일한 기판 상에 위치시킴으로써, 영상 정보를 표시할 뿐만 아니라 사용자 생체 지문 정보를 감지할 수 있다.
또한, 본 발명의 실시예들에 의한 표시 장치는, 일방향을 따라 길게 형성되는 다각형의 평면 형상으로 설계된 서브 화소의 발광 영역 및 사각형의 평면 형상으로 설계된 광 감지 화소의 수광 영역을 포함할 수 있다.
이에 따라, 광 감지 화소의 면적(또는, 수광 영역의 면적)이 확보되어 표시 장치의 외부 광을 센싱하는 센싱 능력이 개선될 수 있으며, 서브 화소의 면적(또는, 발광 영역의 면적)이 최대한 확보되어 발광 효율이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 및 도 2는 본 발명의 실시예들에 따른 표시 장치를 개략적으로 나타내는 평면도들이다.
도 3은 본 발명의 실시예들에 따른 표시 장치의 개략적인 단면도이다.
도 4는 도 2의 표시 장치에 포함되는 서브 화소 및 광 감지 화소의 일 예를 나타내는 회로도이다.
도 5는 도 3의 표시 장치에 포함되는 표시 패널의 일부를 확대한 단면도이다.
도 6은 도 2의 표시 장치의 EA 부분의 일 예를 나타내는 확대도이다.
도 7은 도 6의 EA 부분의 I-I'선에 따른 단면도이다.
도 8은 도 7의 표시 장치에서 광의 반사 경로를 나타내는 단면도이다.
도 9는 본 발명의 실시예들에 따른 서브 화소들 및 광 감지 화소에 구비되는 화소 정의막을 형성하는 제1 마스크를 개략적으로 나타낸 평면도이다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 서브 화소들 중 제1 서브 화소의 발광층을 형성하는 제2 마스크를 개략적으로 나타낸 평면도들이다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 서브 화소들 중 제2 서브 화소의 발광층을 형성하는 제3 마스크를 개략적으로 나타낸 평면도들이다.
도 12a 및 도 12b는 본 발명의 실시예들에 따른 서브 화소들 중 제3 서브 화소의 발광층을 형성하는 제4 마스크를 개략적으로 나타낸 평면도들이다.
도 13은 본 발명의 실시예들에 따른 광 감지 화소의 수광층을 형성하는 제5 마스크를 개략적으로 나타낸 평면도이다.
도 14는 도 2의 표시 장치의 EA 부분의 일 예를 나타내는 확대도이다.
도 15 내지 도 17은 본 실시예들에 따른 표시 장치(DD)를 개략적으로 도시한 단면도들이다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 표시 장치를 개략적으로 나타내는 평면도들이다. 도 1 및 도 2에서는 본 발명의 실시예들에 따른 표시 장치(DD)에 포함되는 표시 패널(DP)과, 표시 패널(DP)을 구동하기 위한 구동 회로(DCP)가 도시되어 있다.
한편, 설명의 편의를 위하여, 도 1 및 도 2에서는 표시 패널(DP)과 구동 회로(DCP)를 분리하여 도시하였으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 실시예에 따라, 구동 회로(DCP)의 전부 또는 일부는 표시 패널(DP) 상에 일체로 구현될 수도 있다.
도 1 및 도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP) 및 표시 패널(DP)을 구동하기 위한 구동 회로(DCP)를 포함할 수 있다.
표시 장치(DD)는 다양한 형상으로 제공될 수 있으며, 일 예로, 서로 평행한 두 쌍의 변들을 가지는 직사각형의 판상으로 제공될 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 표시 장치(DD)가 직사각형의 판상으로 제공되는 경우, 두 쌍의 변들 중 어느 한 쌍의 변이 다른 한 쌍의 변보다 길게 제공될 수 있다. 도 1 및 도 2에서는 설명의 편의를 위해 표시 장치(DD)가 한 쌍의 장 변과 한 쌍의 단 변을 갖는 직사각 형상인 경우를 나타내었으며, 상기 한 쌍의 장 변의 연장 방향을 제2 방향(DR2), 상기 한 쌍의 단 변의 연장 방향을 제1 방향(DR1)으로 도시하였다. 실시예에 따라, 직사각형의 판상으로 제공되는 표시 장치(DD)는 하나의 장 변과 하나의 단 변이 접하는 모서리부가 라운드 형상을 가질 수 있다.
일 실시예에서, 표시 장치(DD)는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 가요성을 가지는 부분에서 접힐 수 있다.
표시 장치(DD)는 평면 표시 장치, 가요성(flexible) 표시 장치, 커브드(curved) 표시 장치, 폴더블(foldable) 표시 장치, 벤더블(bendable) 표시 장치일 수 있다. 또한, 표시 장치(DD)는 투명 표시 장치, 헤드 마운트(head-mounted) 표시 장치, 웨어러블(wearable) 표시 장치 등에 적용될 수 있다.
표시 패널(DP)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 서브 화소들(SPX)(또는, 화소들(PXL))이 제공됨으로써 영상이 표시될 수 있고, 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측에 위치할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸는 형태로 제공될 수 있다.
표시 영역(DA)에는 복수의 서브 화소들(SPX)이 제공될 수 있다. 실시예들에 따라, 서브 화소들(SPX) 각각은 적어도 하나의 발광 소자를 포함할 수 있다. 실시예들에 따라, 발광 소자는 유기 발광 다이오드 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드들을 포함한 발광 유닛일 수 있으나, 이에 한정되지 않는다. 표시 장치(DD)는 입력되는 영상 데이터에 대응하여 서브 화소들(SPX)을 구동함으로써 표시 영역(DA) 상에 영상을 표시할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일측을 둘러싸는 영역으로서, 표시 영역(DA)을 제외한 나머지 영역일 수 있다. 실시예들에 따라, 비표시 영역(NDA)은 배선 영역, 패드 영역, 및/또는 각종 더미 영역 등을 포함할 수 있다.
일 실시예에서, 표시 영역(DA)의 일 영역은 사용자의 지문 등을 감지할 수 있는 감지 영역(SA)으로 설정될 수 있다. 즉, 표시 영역(DA)의 적어도 일부가 감지 영역(SA)일 수 있다. 이러한 감지 영역(SA)은 표시 영역(DA)에 제공된 서브 화소들(SPX) 중 적어도 일부의 서브 화소들(SPX)을 포함할 수 있다.
일 실시예에서, 표시 영역(DA) 중 일부의 영역만이 감지 영역(SA)으로 설정될 수 있다. 다만, 본 발명의 실시예가 이에 제한되는 것은 아니다. 예를 들어, 표시 영역(DA)의 전체가 감지 영역(SA)으로 설정될 수도 있다. 표시 영역(DA) 전체가 감지 영역(SA)으로 설정되는 경우, 상기 표시 영역(DA)을 둘러싼 비표시 영역(NDA)은 비감지 영역(NSA)이 될 수 있다. 감지 영역(SA)에는 복수의 서브 화소들(SPX)과 함께 복수의 광 감지 화소들(PSR)(또는, 광 센서)이 배치될 수 있다.
광 감지 화소들(PSR) 각각은 수광층을 포함하는 수광 소자를 포함할 수 있다. 표시 영역(DA) 내에서 수광 소자의 수광층은 발광 소자의 발광층과 이격하여 배치될 수 있다.
실시예들에 따라, 표시 영역(DA)의 전 영역에 걸쳐 복수의 광 감지 화소들(PSR)이 서로 이격하여 분포할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 도 1에 도시된 바와 같이, 표시 영역(DA)이 제2 방향(DR2)으로 제1 영역(A1)과 제2 영역(A2)으로 구획되며, 광 감지 화소들(PSR)이 제2 영역(A2)에만 배치될 수도 있다. 또한, 다른 예로, 비표시 영역(NDA)의 적어도 일부에 광 감지 화소들(PSR)이 배치될 수도 있다.
실시예들에 따라, 광 감지 화소들(PSR)은 광원(예를 들어, 발광 소자)에서 출사된 광이 외부의 오브젝트(예를 들어, 사용자의 손가락 등)에 의해 반사되는 것을 감지할 수 있다. 예를 들어, 광 감지 화소들(PSR) 각각을 통해 사용자의 지문이 감지될 수 있다. 이하에서는, 광 감지 화소들(PSR)이 지문 감지 용도로 사용되는 것을 예로 들어 실시예를 설명하지만, 다양한 실시예에서, 광 감지 화소들(PSR)은 홍채, 정맥 등과 같은 다양한 생체 정보를 감지할 수 있다. 또한, 광 감지 화소들(PSR)은 외부 광을 감지할 수도 있으며, 제스쳐 센서, 모션 센서, 근접 센서, 조도 센서, 이미지 센서 등의 기능을 수행할 수도 있다.
구동 회로(DCP)는 표시 패널(DP)을 구동할 수 있다. 예를 들어, 구동 회로(DCP)는 표시 패널(DP)로 영상 데이터에 대응하는 데이터 신호를 출력하거나, 광 감지 화소들(PSR)을 위한 구동 신호를 출력하고 광 감지 화소들(PSR)로부터 수신되는 전기적 신호(예를 들어, 센싱 신호)를 수신할 수 있다. 구동 회로(DCP)는 전기적 신호들을 이용하여 사용자의 지문 형태를 검출할 수 있다.
실시예들에 따라, 구동 회로(DCP)는 패널 구동부(PNDP)와 지문 검출부(FPDP)(또는, 센서 구동부)를 포함할 수 있다. 설명의 편의를 위하여, 도 1 및 도 2에서는 패널 구동부(PNDP)와 지문 검출부(FPDP)가 별도의 구성인 것으로 도시하였으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 지문 검출부(FPDP)의 적어도 일부는 패널 구동부(PNDP)와 함께 집적되거나, 패널 구동부(PNDP)와 연동하여 동작할 수도 있다.
패널 구동부(PNDP)는 표시 영역(DA)의 서브 화소들(SPX)을 순차적으로 스캔하면서 서브 화소들(SPX)로 영상 데이터 신호에 대응하는 데이터 신호를 공급할 수 있다. 이 경우, 표시 패널(DP)은 영상 데이터에 대응하는 영상을 표시할 수 있다.
실시예들에 따라, 패널 구동부(PNDP)는 서브 화소들(SPX)로 지문 감지를 위한 구동 신호를 공급할 수 있다. 이러한 구동 신호는 서브 화소들(SPX)이 발광하여 광 감지 화소들(PSR)을 위한 광원으로서 동작하도록 서브 화소들(SPX)로 제공될 수 있다. 또한, 실시예들에 따라, 패널 구동부(PNDP)는 지문 감지를 위한 상기 구동 신호 및/또는 다른 구동 신호를 광 감지 화소들(PSR)로도 공급할 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 지문 감지를 위한 구동 신호들은 지문 검출부(FPDP)에 의하여 제공될 수도 있다.
지문 검출부(FPDP)는 광 감지 화소들(PSR)로부터 수신되는 감지 신호에 기초하여 사용자 지문 등의 생체 정보를 검출할 수 있다. 실시예들에 따라, 지문 검출부(FPDP)는 상기 구동 신호들을 광 감지 화소들(PSR) 및/또는 서브 화소들(SPX)에 공급할 수도 있다.
도 3은 본 발명의 실시예들에 따른 표시 장치의 개략적인 단면도이다. 한편, 설명의 편의를 위하여, 도 3에서는 표시 장치(DD)의 두께 방향을 제3 방향(DR3)으로 도시하였다.
도 3을 참조하면, 표시 장치(DD)는 표시 모듈(DM) 및 윈도우(WD)를 포함할 수 있다.
표시 모듈(DM)은 표시 패널(DP)과 터치 센서(TS)를 포함할 수 있다.
터치 센서(TS)는 표시 패널(DP) 상에 직접 배치되거나, 접착층 또는 기판(또는, 절연층) 등과 같은 별도의 층을 사이에 두고 표시 패널(DP) 상에 배치될 수 있다.
표시 패널(DP)은 영상을 표시할 수 있다. 표시 패널(DP)로는 유기 발광 표시 패널(Organic Light Emitting Display panel, OLED panel)과 같은 자발광이 가능한 표시 패널이 사용될 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 예를 들어, 표시 패널(DP)로는 액정 표시 패널(Liquid Crystal Display panel, LCD panel), 전기영동 표시 패널(Electro-Phoretic Display panel, EPD panel), 및 일렉트로웨팅 표시 패널(Electro-Wetting Display panel, EWD panel)과 같은 비발광성 표시 패널이 사용될 수도 있다. 한편, 비발광성 표시 패널이 표시 패널(DP)로 사용되는 경우, 표시 장치(DD)는 표시 패널(DP)로 광을 공급하는 백라이트 유닛을 구비할 수 있다.
터치 센서(TS)는 표시 패널(DP)의 영상이 출사되는 면 상에 배치되어 사용자의 터치 입력을 수신할 수 있다. 터치 센서(TS)는 사용자의 손이나 별도의 입력 수단을 통해 표시 장치(DD)의 터치 이벤트를 인식할 수 있다. 터치 센서(TS)는 정전 용량 방식으로 터치 이벤트를 인식할 수 있다. 예를 들어, 터치 센서(TS)는 상호 정전 용량(mutual capacitance) 방식으로 터치 입력을 감지하거나 자기 정전 용량(self capacitance) 방식으로 상기 터치 입력을 감지할 수 있다.
표시 모듈(DM) 상에는 표시 모듈(DM)의 노출면을 보호하기 위한 윈도우(WD)가 제공될 수 있다. 윈도우(WD)는 외부 충격으로부터 표시 모듈(DM)을 보호하고, 사용자에게 입력면 및/또는 표시면을 제공할 수 있다. 윈도우(WD)는 광학 투명 접착 부재(OCA)를 이용하여 표시 모듈(DM)과 결합할 수 있다.
윈도우(WD)는 유리 기판, 플라스틱 필름, 플라스틱 기판으로부터 선택된 다층 구조를 가질 수 있다. 이러한 다층 구조는 연속 공정 또는 접착층을 이용한 접착 공정을 통해 형성될 수 있다. 윈도우(WD)는 전체 또는 일부가 가요성(flexibility)을 가질 수 있다.
도 4는 도 2의 표시 장치에 포함되는 서브 화소 및 광 감지 화소의 일 예를 나타내는 회로도이다.
한편, 도 4에서는, 설명의 편의를 위하여, i번째 화소행(또는, i번째 수평 라인)에 위치되며 j번째 데이터 라인(Dj)에 접속된 서브 화소(SPX)(또는, 화소(PXL)) 및 i번째 화소행에 위치되며 j번째 지문 감지 라인(FSLj)(또는, 리드아웃 라인)에 접속된 광 감지 화소(PSR)가 도시되어 있다(단, i 및 j는 자연수).
도 1 내지 도 4를 참조하면, 서브 화소(SPX)는 화소 회로(PXC) 및 이에 연결된 발광 소자(LD)를 포함할 수 있으며, 광 감지 화소(PSR)는 센서 회로(SSC) 및 이에 연결된 수광 소자(OPD)를 포함할 수 있다.
발광 소자(LD)의 일 전극(또는, 애노드 전극)은 제4 노드(N4)에 연결되고, 타 전극(또는, 캐소드 전극)은 제2 구동 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 화소 회로(PXC)로부터 공급되는 전류량(구동 전류)에 대응하여 소정 휘도의 빛을 생성할 수 있다.
실시예들에 따라, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다만, 본 발명의 실시예가 이에 한정되는 것은 아니며, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자이거나 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다.
실시예들에 따라, 수광 소자(OPD)는 유기 포토다이오드(organic photodiode)일 수 있다. 수광 소자(OPD)의 일 전극(또는, 제1 센서 전극)은 제5 노드(N5)에 연결되고, 타 전극(또는, 제2 센서 전극)은 제2 구동 전원(VSS)에 연결될 수 있다. 수광 소자(OPD)는 수광층으로 입사되는 광의 세기에 기초하여 자유 전자와 정공을 포함하는 캐리어를 발생시키고, 캐리어의 이동에 의한 전류(광 전류)를 생성할 수 있다.
화소 회로(PXC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함할 수 있다. 또한, 화소 회로(PXC)는 제3 내지 제7 트랜지스터들(T3 내지 T7)을 더 포함할 수 있다.
제1 트랜지스터(T1)(또는, 구동 트랜지스터)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 트랜지스터(T1)의 제1 전극은 제2 노드(N2)에 연결되며, 제1 트랜지스터(T1)의 제2 전극은 제3 노드(N3)에 연결될 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 구동 전원(VDD)은 제2 구동 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(T2)(또는, 스위칭 트랜지스터)는 화소(PXL)에 연결된 j번째 데이터 라인(Dj, 이하 '데이터 라인'이라 함)과 제2 노드(N2) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 화소(PXL)에 연결된 i번째 제1 스캔 라인(S1i, 이하 '제1 스캔 라인'이라 함)에 접속될 수 있다. 제2 트랜지스터(T2)는 제1 스캔 라인(S1i)으로 제1 스캔 신호가 공급될 때 턴-온되어 데이터 라인(Dj)과 제2 노드(N2)를 전기적으로 연결시킬 수 있다.
제3 트랜지스터(T3)(또는, 보상 트랜지스터)는 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))과 게이트 전극(즉, 제1 노드(N1)) 사이에 연결될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제1 스캔 라인(S1i)에 연결될 수 있다. 제3 트랜지스터(T3)는 제1 스캔 라인(S1i)으로 제1 스캔 신호가 공급될 때 턴-온되어, 제1 트랜지스터(T1)의 제2 전극과 게이트 전극(또는, 제1 노드(N1)와 제3 노드(N3))을 전기적으로 연결시킬 수 있다. 즉, 제1 스캔 신호에 의해 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)(또는, 제1 초기화 트랜지스터)는 제1 노드(N1)(또는, 제1 트랜지스터(T1)의 게이트 전극)와 초기화 전압(VINIT)이 인가되는 제3 전원 라인(PL3) 사이에 연결될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 i번째 제2 스캔 라인(S2i, 이하 '제2 스캔 라인'이라 함)에 연결될 수 있다. 제4 트랜지스터(T4)는 제2 스캔 라인(S2i)으로 공급되는 제2 스캔 신호에 응답하여 턴-온되어, 제1 노드(N1)에 초기화 전압(VINIT)을 공급할 수 있다. 여기서, 초기화 전압(VINIT)은 데이터 라인(Dj)으로 공급되는 데이터 전압(VDATA)보다 낮은 전압으로 설정될 수 있다. 이에 따라, 제4 트랜지스터(T4)의 턴-온에 의해 제1 트랜지스터(T1)의 게이트 전압(또는, 제1 노드(N1))이 초기화 전압(VINT)으로 초기화될 수 있다.
제5 트랜지스터(T5)(또는, 제1 발광 제어 트랜지스터)는 제1 전원 라인(PL1)(또는, 제1 구동 전압선)과 제2 노드(N2) 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선이라 함)에 접속될 수 있다. 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프된다.
제6 트랜지스터(T6)(또는, 제2 발광 제어 트랜지스터)는 제1 트랜지스터(T1)의 제2 전극(즉, 제3 노드(N3))과 제4 노드(N4) 사이에 연결될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(Ei)에 연결될 수 있다. 제6 트랜지스터(T6)는 제5 트랜지스터(T5)와 실질적으로 동일하게 제어될 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어선(Ei)을 통해 공급되는 발광 제어 신호에 응답하여 턴-온되고, 제1 전원 라인(PL1) 및 제4 노드(N4) 사이에(또는, 제1 전원 라인(PL1) 및 제2 전원 라인(PL2) 사이에) 구동 전류의 이동 경로를 형성할 수 있다.
도 4에서는 제5 트랜지스터(T5)와 제6 트랜지스터(T6)가 동일한 발광 제어선(Ei)에 연결된 것으로 도시되어 있으나, 이는 예시적인 것으로, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 서로 다른 발광 제어 신호가 공급되는 별도의 발광 제어선들에 각각 연결될 수도 있다.
제7 트랜지스터(T7)(또는, 제2 초기화 트랜지스터)는 제4 노드(N4)와 제3 전원 라인(PL3) 사이에 연결될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 i번째 제3 스캔 라인(S3i, 이하 '제3 스캔 라인'이라 함)에 연결될 수 있다. 제7 트랜지스터(T7)는 제3 스캔 라인(S3i)으로 제3 스캔 신호가 공급될 때 턴-온되어, 초기화 전압(VINIT)을 제4 노드(N4)로 공급할 수 있다.
스토리지 커패시터(Cst)는 제1 전원 라인(PL1)과 제1 노드(N1) 사이에 연결될 수 있다. 스토리지 커패시터(Cst)는 제1 전원 라인(PL1)에 의한 제1 구동 전원(VDD)의 전압과 제1 노드(N1)에 인가된 데이터 전압에서 제1 트랜지스터(T1)의 절대치 문턱 전압을 뺀 전압 사이의 차전압을 저장할 수 있다.
일 실시예에서, 제2 스캔 신호가 공급된 후에 제1 스캔 신호가 공급될 수 있다. 예를 들어, 제2 스캔 신호와 제1 스캔 신호는 1수평기간 차이로 공급될 수 있다.
일 실시예에서, 제3 스캔 신호는 제1 스캔 신호와 동시에 공급될 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 스캔 신호는 제3 스캔 신호가 공급된 후에 공급될 수 있다. 예를 들어, 제3 스캔 신호와 제1 스캔 신호의 공급 간격은 1수평기간일 수 있다. 또는, 제3 스캔 신호는 제1 스캔 신호가 공급된 후에 공급될 수도 있다.
센서 회로(SSC)는 제1 센서 트랜지스터(FT1), 제2 센서 트랜지스터(FT2), 및 제3 센서 트랜지스터(FT3)를 포함할 수 있다.
제2 센서 트랜지스터(FT2) 및 제3 센서 트랜지스터(FT3)는 센싱 전원 라인(PL4)(또는, 제4 전원 라인)과 j번째 지문 감지 라인(FSLj)(이하, 지문 감지 라인이라 함) 사이에 직렬로 연결될 수 있다.
제1 센서 트랜지스터(FT1)는 i-1번째 센싱 스캔 라인(SSi-1)(이하, 이전 센싱 스캔 라인이라 함)과 제5 노드(N5)(또는, 수광 소자(OPD)의 제1 전극) 사이에 연결될 수 있다. 제1 센서 트랜지스터(FT1)의 게이트 전극은 i번째 센싱 스캔 라인(SSi, 이하, 센싱 스캔 라인이라 함)에 연결될 수 있다. 제1 센서 트랜지스터(FT1)는 센싱 스캔 라인(SSi)에 공급되는 센싱 스캔 신호에 의해 턴-온되어 이전 센싱 스캔 라인(SSi-1)으로 공급되는 전압을 제5 노드(N5)로 공급할 수 있다. 제1 센서 트랜지스터(FT1)는 제5 노드(N5)의 전압 리셋(또는, 초기화)에 이용될 수 있다.
제2 센서 트랜지스터(FT2)의 게이트 전극은 제5 노드(N5)에 연결될 수 있다. 제2 센서 트랜지스터(FT2)는 수광 소자(OPD)에서 발생된 광전류에 의한 제5 노드(N5)의 전압에 기초하여 센싱 전원 라인(PL4)으로부터 지문 감지 라인(FSLj)으로 흐르는 감지 전류를 생성할 수 있다.
일 실시예에서, 제3 센서 트랜지스터(FT3)의 게이트 전극은 이전 센싱 스캔 라인(SSi-1)에 연결될 수 있다. 제3 센서 트랜지스터(FT3)는 이전 센싱 스캔 라인(SSi-1)으로 센싱 스캔 신호가 공급될 때 턴-온되어 제2 센서 트랜지스터(FT2)와 지문 감지 라인(FSLj)을 전기적으로 연결시킬 수 있다. 그러면 지문 감지 라인(FSLj)을 통해 감지 신호(감지 전류)가 지문 검출부(FPDP)로 공급될 수 있다.
실시예들에 따라, 화소 회로(PXC)에 포함된 제1 내지 제7 트랜지스터들(T1 내지 T7)과 센서 회로(SSC)에 포함된 제1 내지 제3 센서 트랜지스터들(FT1 내지 FT3)은 P형 트랜지스터(예를 들어, PMOS 트랜지스터)일 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 제1 내지 제3 센서 트랜지스터들(FT1 내지 FT3) 중 적어도 하나는 N형 트랜지스터(예를 들어, NMOS 트랜지스터)로 구현될 수도 있다. 제1 내지 제7 트랜지스터들(T1 내지 T7) 및 제1 내지 제3 센서 트랜지스터들(FT1 내지 FT3)이 N형 트랜지스터인 경우, 소스 영역(또는, 소스 전극)과 드레인 영역(또는, 드레인 전극)의 위치가 반대로 변경될 수 있다.
도 5는 도 3의 표시 장치에 포함되는 표시 패널의 일부를 확대한 단면도이다.
도 1 내지 도 5를 참조하면, 표시 패널(DP)은 적어도 하나 이상의 서브 화소(SPX)(또는, 화소(PXL)) 및 적어도 하나 이상의 광 감지 화소(PSR)를 포함할 수 있다.
서브 화소(SPX)는 표시 영역(DA)에 포함된 화소 영역에 배치될 수 있다. 화소 영역은 발광 영역(EMA)과 발광 영역(EMA)에 인접한 비발광 영역(NEMA)을 포함할 수 있다. 광 감지 화소(PSR)는 수광 영역(FXA)과 수광 영역(FXA)에 인접한 비발광 영역(NEMA)을 포함할 수 있다.
서브 화소(SPX)는 기판(SUB) 상에 순차적으로 위치한 화소 회로층(PCL), 표시 소자층(DPL), 및 박막 봉지층(TFE)을 포함할 수 있다. 광 감지 화소(PSR)는 기판(SUB), 기판(SUB) 상에 순차적으로 위치한 화소 회로층(PCL), 센서층(SSL), 및 박막 봉지층(TFE)을 포함할 수 있다.
서브 화소(SPX)의 화소 회로층(PCL)은 기판(SUB) 상에 제공된 화소 회로(PXC) 및 화소 회로(PXC)에 접속된 신호 라인들을 포함할 수 있다. 또한, 서브 화소(SPX)의 화소 회로층(PCL)은 화소 회로(PXC)에 포함된 구성들 사이에 위치하는 적어도 하나 이상의 절연층들을 포함할 수 있다.
서브 화소(SPX)의 화소 회로층(PCL) 상에 표시 소자층(DPL)이 형성될 수 있다. 표시 소자층(DPL)은 광을 방출하는 발광 소자(LD)를 포함할 수 있다. 발광 소자(LD)는 애노드 전극(AE), 발광층(EML), 및 캐소드 전극(CE)을 포함할 수 있다. 애노드 전극(AE)은 화소 회로(PXC)와 전기적으로 연결될 수 있다.
서브 화소(SPX)의 표시 소자층(DPL)은 애노드 전극(AE)의 일부를 노출하는 제1 개구부(OP1)를 포함한 화소 정의막(PDL)을 포함할 수 있다. 화소 정의막(PDL)은 애노드 전극(AE) 및 화소 회로층(PCL) 상에 제공될 수 있다. 또한, 표시 소자층(DPL)은 발광 영역(EMA)과 비발광 영역(NEMA)에 공통으로 제공되는 정공 제어층(HCL) 및 전자 제어층(ECL)을 포함할 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함할 수 있으며, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL)은 화소 정의막(PDL)의 제1 개구부(OP1)에 의해 노출된 애노드 전극(AE) 및 화소 정의막(PDL) 상에 제공될 수 있다. 발광 영역(EMA)의 정공 제어층(HCL) 상에 발광층(EML)이 제공될 수 있다. 발광층(EML) 상에 전자 제어층(ECL)이 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함할 수 있으며, 전자 주입층을 더 포함할 수 있다. 전자 제어층(ECL) 상에 캐소드 전극(CE)이 제공될 수 있다.
광 감지 화소(PSR)의 화소 회로층(PCL)은 기판(SUB) 상에 제공된 센서 회로(SSC) 및 센서 회로(SSC)에 접속된 신호 라인들을 포함할 수 있다. 또한, 광 감지 화소(PSR)의 화소 회로층(PCL)은 센서 회로(SSC)에 포함된 구성들 사이에 위치하는 적어도 하나 이상의 절연층들을 포함할 수 있다.
광 감지 화소(PSR)의 화소 회로층(PCL) 상에 센서층(SSL)이 형성될 수 있다. 센서층(SSL)은 광을 수광하는 수광 소자(OPD)를 포함할 수 있다. 수광 소자(OPD)는 제1 전극(E1), 수광층(OPL), 및 제2 전극(E2)을 포함할 수 있다. 제1 전극(E1)은 센서 회로(SSC)와 전기적으로 연결될 수 있다.
광 감지 화소(PSR)의 센서층(SSL)은 제1 전극(E1)의 일부를 노출하는 제2 개구부(OP2)를 포함한 화소 정의막(PDL)을 포함할 수 있다. 화소 정의막(PDL)은 서브 화소(SPX)의 화소 정의막(PDL)일 수 있다. 화소 정의막(PDL)은 제1 전극(E1) 및 화소 회로층(PCL) 상에 제공될 수 있다. 또한, 센서층(SSL)은 수광 영역(FXA)과 비발광 영역(NEMA)에 공통으로 제공되는 정공 수송층(HTL) 및 전자 수송층(ETL)을 포함할 수 있다. 정공 수송층(HTL)은 서브 화소(SPX)의 정공 제어층(HCL)과 동일한 물질로 동일 공정에 의해 형성될 수 있다. 정공 수송층(HTL)은 제1 전극(E1)과 수광층(OPL) 사이에 배치될 수 있다. 수광 영역(FXA)의 정공 수송층(HTL) 상에 수광층(OPL)이 배치될 수 있다. 전자 수송층(ETL)은 서브 화소(SPX)의 전자 제어층(ECL)과 동일한 물질로 동일 공정에 의해 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(E2)이 제공될 수 있다.
실시예들에 따라, 서브 화소(SPX)의 캐소드 전극(CE)과 광 감지 화소(PSR)의 제2 전극(E2)은 동일한 물질로 동일 공정에 의해 형성될 수 있다. 또한, 캐소드 전극(CE)과 제2 전극(E2)은 도 4에 도시된 바와 같이, 제2 구동 전원(VSS)의 전압을 전달하는 제2 전원 라인(PL2)과 전기적으로 연결될 수 있다.
서브 화소(SPX)의 표시 소자층(DPL) 및 광 감지 화소(PSR)의 센서층(SSL) 상에는 박막 봉지층(TFE)이 제공 및/또는 형성될 수 있다.
박막 봉지층(TFE)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수도 있다. 박막 봉지층(TFE)은 발광 소자(LD) 및 수광 소자(OPD)를 커버하는 복수의 절연층을 포함할 수 있다. 구체적으로, 박막 봉지층(TFE)은 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다. 예를 들면, 박막 봉지층(TFE)은 무기막 및 유기막이 교번하여 적층된 구조를 가질 수 있다. 실시예들에 따라, 박막 봉지층(TFE)은 발광 소자(LD) 및 수광 소자(OPD) 상에 배치되고 실런트를 통해 기판(SUB)과 합착되는 봉지 기판일 수 있다.
도 6은 도 2의 표시 장치의 EA 부분의 일 예를 나타내는 확대도이다.
한편, 이하에서는, 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)라 함은 각 서브 화소의 발광 영역(EMA)을 나타내며, 발광 영역(EMA)은 화소 정의막(예를 들어, 도 5의 화소 정의막(PDL))의 제1 개구부(예를 들어, 도 5의 제1 개구부(OP1))에 의해서 정의될 수 있다. 또한, 광 감지 화소(PSR)라 함은 광 감지 화소(PSR)의 수광 영역(FXA)을 나타내며, 수광 영역(FXA)은 화소 정의막(예를 들어, 도 5의 화소 정의막(PDL))의 제2 개구부(예를 들어, 도 5의 제2 개구부(OP2))에 의해서 정의될 수 있다.
한편, 설명의 편의를 위하여, 도 6에서는 평면 상에서의 가로 방향(또는, 수평 방향)을 제1 방향(DR1)으로, 평면 상에서의 세로 방향(또는, 수직 방향)을 제2 방향(DR2)으로 도시하였다.
도 2, 도 5, 및 도 6을 참조하면, 표시 영역(DA)에 배치된 서브 화소들(SPX1, SPX2, SPX3)(또는, 화소들(PXL))은 상호 이격하여 배치될 수 있다. 제1 서브 화소(SPX1)(또는, 제1 화소), 제2 서브 화소(SPX2)(또는, 제2 화소), 및 제3 서브 화소(SPX3)(또는, 제3 화소)는 각각 서로 상이한 색의 광을 방출(또는, 구현)할 수 있다. 일 예로, 제1 서브 화소(SPX1)는 청색 광(B)을 방출하고, 제2 서브 화소(SPX2)는 녹색 광(G)을 방출하며, 제3 서브 화소(SPX3)는 적색 광(R)을 방출할 수 있다.
제1 행(R1)에는 광 감지 화소(PSR)와 제2 서브 화소(SPX2)가 상호 교번하여 배치될 수 있다. 제2 방향(DR2)으로 제1 행(R1)에 인접한 제2 행(R2)에는 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3)가 교번하여 배치될 수 있다. 제2 방향(DR2)으로 제2 행(R2)에 인접한 제3 행(R3)에는 광 감지 화소(PSR)와 제2 서브 화소(SPX2)가 교번하여 배치될 수 있다. 제2 방향(DR2)으로 제3 행(R3)에 인접한 제4 행(R4)에는 제3 서브 화소(SPX3)와 제1 서브 화소(SPX1)가 교번하여 배치될 수 있다. 제2 방향(DR2)으로 상기 제4 행(R4)에 인접한 제5 행(R5)에는 광 감지 화소(PSR)와 제2 서브 화소(SPX2)가 교번하여 배치될 수 있다.
제1 행(R1)에 배치되는 제2 서브 화소(SPX2)들은 제2 행(R2)에 배치되는 제1 서브 화소(SPX1) 및 제3 서브 화소(SPX3)와 서로 엇갈려서 배치될 수 있다. 제3 행(R3)에 배치된 제2 서브 화소(SPX2)들은 제2 행(R2)에 배치되는 제1 서브 화소(SPX1) 및 제3 서브 화소(SPX3)와 서로 엇갈려 배치될 수 있다. 또한, 제3 행(R3)에 배치된 제2 서브 화소(SPX2)들은 제4 행(R4)에 배치되는 제3 서브 화소(SPX3) 및 제1 서브 화소(SPX1)와 서로 엇갈려 배치될 수 있다. 제5 행(R5)에 배치된 제2 서브 화소(SPX2)들은 제4 행(R4)에 배치된 제3 서브 화소(SPX3) 및 제1 서브 화소(SPX1)와 서로 엇갈려 배치될 수 있다.
제1 행(R1)에 배치된 광 감지 화소(PSR), 제2 행(R2)에 배치된 제1 서브 화소(SPX1), 제3 행(R3)에 배치된 광 감지 화소(PSR), 제4 행(R4)에 배치된 제3 서브 화소(SPX3), 및 제5 행(R5)에 배치된 광 감지 화소(PSR)는 상호 동일한 열(일 예로, 제1 열(C1))에 배치될 수 있다.
제1 방향(DR1)으로 제1 열(C1)에 인접한 제2 열(C2)에는 제1 행(R1)의 제2 서브 화소(SPX2), 제3 행(R3)의 제2 서브 화소(SPX2), 및 제5 행(R5)의 제2 서브 화소(SPX2)가 배치될 수 있다.
제1 방향(DR1)으로 제2 열(C2)에 인접한 제3 열(C3)에는 제1 행(R1)의 광 감지 화소(PSR), 제2 행(R2)의 제3 서브 화소(SPX3), 제3 행(R3)의 광 감지 화소(PSR), 제4 행(R4)의 제1 서브 화소(SPX1), 및 제5 행(R5)의 광 감지 화소(PSR)가 배치될 수 있다.
제1 방향(DR1)으로 제3 열(C3)에 인접한 제4 열(C4)에는 제1 행(R1)의 제2 서브 화소(SPX2), 제3 행(R3)의 제2 서브 화소(SPX2), 및 제5 행(R5)의 제2 서브 화소(SPX2)가 배치될 수 있다.
이하에서는, 설명의 편의를 위하여 제2 열(C2)에 위치한 제2 서브 화소(SPX2)들을 제2-1 서브 화소(SPX2_1)들로 명명하고, 제4 열(C4)에 위치한 제2 서브 화소(SPX2)들을 제2-2 서브 화소(SPX2_2)들로 명명한다.
표시 영역(DA)에는 반복적으로 배열된 복수 개의 단위 화소(UPX)들이 배치될 수 있다.
단위 화소(UPX)들 각각은 소정의 서브 화소들(SPX1, SPX2, SPX3)과 소정의 광 감지 화소들(PSR)을 포함할 수 있다. 일 예로, 하나의 단위 화소(UPX)는 동일한 행(일 예로, 제2 행(R2))에 위치하며 제1 방향(DR1)으로 인접한 제1 및 제3 서브 화소들(SPX1, SPX3), 제1 서브 화소(SPX1)와 동일한 열(일 예로, 제1 열(C1))에 위치한 2개의 광 감지 화소들(PSR)(이하, 제1 광 감지 화소(PSR1)들로 명명함), 제1 광 감지 화소(PSR1)들과 동일한 행(일 예로, 제1 및 제3 행들(R1, R3))에 위치하고 인접한 열(일 예로, 제2 열(C2))에 위치한 2개의 제2-1 서브 화소(SPX2_1)들, 제3 서브 화소(SPX3)와 동일한 열(일 예로, 제3 열(C3))에 위치한 2개의 광 감지 화소들(PSR)(이하, 제2 광 감지 화소(PSR2)들로 명명함), 및 제2 광 감지 화소(PSR2)들과 동일한 행에 위치하고 인접한 열(일 예로, 제4 열(C4))에 위치한 2개의 제2-2 서브 화소(SPX2_2)들을 포함할 수 있다. 제1 광 감지 화소(PSR1)들은 해당 단위 화소(UPX)에서 제1 서브 화소(SPX1)를 사이에 두고 서로 마주볼 수 있고, 제2 광 감지 화소(PSR2)들은 해당 단위 화소(UPX)에서 제3 서브 화소(SPX3)를 사이에 두고 서로 마주볼 수 있다.
하나의 단위 화소(UPX) 및 제2 방향(DR2)으로 하나의 단위 화소(UPX)에 인접한 인접 단위 화소(UPX')는 하나의 제1 광 감지 화소(PSR1), 하나의 제2 광 감지 화소(PSR2), 하나의 제2-1 서브 화소(SPX2_1), 및 하나의 제2-2 서브 화소(SPX2_2)를 공유할 수 있다.
하나의 단위 화소(UPX)에 포함된 하나의 제1 서브 화소(SPX1), 다수 개의 제2 서브 화소(SPX2)들, 하나의 제3 서브 화소(SPX3) 각각은 발광 영역(EMA)을 포함할 수 있다. 해당 단위 화소(UPX)에 포함된 제1 광 감지 화소(PSR1)들 및 제2 광 감지 화소(PSR2)들 각각은 수광 영역(FXA)을 포함할 수 있다.
하나의 단위 화소(UPX) 내에 위치한 구성들은 서로 일정 간격 이격되게 배치될 수 있다.
하나의 단위 화소(UPX) 내에서 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3)는 제1 간격(d1)을 두고 제1 방향(DR1)으로 이격될 수 있다. 해당 단위 화소(UPX) 내에서 제1 서브 화소(SPX1)와 각각의 제1 광 감지 화소(PSR1)는 제2 간격(d2)을 두고 제2 방향(DR2)으로 이격될 수 있다. 여기서, 제1 간격(d1)과 제2 간격(d2)은 서로 상이할 수 있다. 예를 들어, 제1 간격(d1)이 제2 간격(d2)보다 클 수 있다. 구체적으로, 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3) 사이의 제1 간격(d1)이 제1 서브 화소(SPX1)와 각각의 제1 광 감지 화소(PSR1) 사이의 제2 간격(d2)보다 클 수 있다. 예를 들어, 제1 간격(d1)과 제2 간격(d2)은 표시 장치(DD)에서 요구되는 최소 CD 폭(일 예로, 16.5㎛) 이상으로 설계될 수 있으나(일 예로, 제1 간격(d1)은 16.5㎛로 설계되며 제2 간격(d2)은 18.3㎛로 설계됨), 제1 간격(d1) 및 제2 간격(d2)이 이에 한정되는 것은 아니다. 일 예로, 표시 장치(DD)의 해상도에 따라 제1 간격(d1)과 제2 간격(d2)이 결정될 수 있다. 한편, 상술한 최소 CD 폭은 각각의 서브 화소(일 예로, 제1 서브 화소(SPX1))에서 방출된 광(일 예로, 청색 광(B))과 해당 서브 화소에 인접한 인접 서브 화소(일 예로, 제3 서브 화소(SPX3))에서 방출되는 광(일 예로, 적색 광(R))이 서로 영향을 미치지 않는 범위 내의 서브 화소들 간의 최소 간격을 의미할 수 있다.
하나의 단위 화소(UPX) 내에서 서로 상이한 행에 위치한 제1 서브 화소(SPX1)와 각각의 제2 서브 화소(SPX2)는 제3 간격(d3)을 두고 제1 방향(DR1)에 대하여 경사진 사선 방향으로 이격될 수 있다. 또한, 하나의 단위 화소(UPX) 내에서 서로 상이한 행에 위치한 제3 서브 화소(SPX3)와 각각의 제2 서브 화소(SPX2)는 제3 간격(d3)을 두고 제1 방향(DR1)에 대하여 경사진 사선 방향으로 이격될 수 있다. 제3 간격(d3)은 제1 및 제2 간격들(d1, d2) 각각과 상이할 수 있으나, 제3 간격(d3)이 이에 한정되는 것은 아니며, 일 예로, 제3 간격(d3)은 제1 간격(d1)과 동일하거나 제2 간격(d2)과 동일할 수도 있다. 제3 간격(d3)은 20㎛ 이하로 설계될 수 있으나, 이에 한정되는 것은 아니다. 표시 장치(DD)의 해상도에 따라 제3 간격(d3)이 결정될 수 있다.
하나의 단위 화소(UPX) 내에서 동일한 행에 위치한 각각의 광 감지 화소(PSR)와 각각의 제2 서브 화소(SPX2)는 제4 간격(d4)을 사이에 두고 제1 방향(DR1)으로 이격될 수 있다. 제4 간격(d4)은 제1 내지 제3 간격들(d1 내지 d3)과 동일하거나 상이할 수 있다. 제4 간격(d4)은 16.5㎛ 이상으로 설계될 수 있으나, 이에 한정되는 것은 아니다. 표시 장치(DD)의 해상도에 따라 제4 간격(d4)이 결정될 수 있다.
실시예들에 따라, 각 단위 화소(UPX)에 포함된 서브 화소들(SPX1, SPX2, SPX3) 각각은 화소 정의막(PDL)에 의해 정의(또는, 구획)된 다각형 평면 형상의 발광 영역(EMA)을 가질 수 있다.
일 실시예에서, 각 단위 화소(UPX)에 포함된 서브 화소들(SPX1, SPX2, SPX3) 각각은 육각형 평면 형상의 발광 영역(EMA)을 가질 수 있다.
예를 들어, 하나의 단위 화소(UPX)에 포함된 서브 화소들(SPX1, SPX2, SPX3) 중 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3)는 각각 제1 방향(DR1)을 따라 길게 형성된 육각형 평면 형상의 발광 영역(EMA)을 가질 수 있다. 일 예로, 도 6에 도시된 바와 같이, 제1 서브 화소(SPX1)에 대하여 제1 방향(DR1)을 따라 가로 폭들(W11a, W11b)이 정의되고, 제2 방향(DR2)을 따라 세로 폭(W12)이 정의될 수 있으며, 여기서 제1 서브 화소(SPX1)의 가로 폭들(W11a, W11b)은 각각 세로 폭(W12)보다 클 수 있다. 다른 예로, 도 6에 도시된 바와 같이, 제3 서브 화소(SPX3)에 대하여 제1 방향(DR1)을 따라 가로 폭들(W31a, W31b)이 정의되고, 제2 방향(DR2)을 따라 세로 폭(W32)이 정의될 수 있으며, 여기서 제3 서브 화소(SPX3)의 가로 폭들(W31a, W31b)은 각각 세로 폭(W32)보다 클 수 있다.
또한, 하나의 단위 화소(UPX)에 포함된 서브 화소들(SPX1, SPX2, SPX3) 중 제2 서브 화소(SPX2)는 제2 방향(DR2)을 따라 길게 형성된 육각형 평면 형상의 발광 영역(EMA)을 가질 수 있다. 일 예로, 도 6에 도시된 바와 같이, 제2 서브 화소(SPX2)에 대하여 제1 방향(DR1)을 따라 가로 폭(W21)이 정의되고, 제2 방향(DR2)을 따라 세로 폭들(W22a, W22b)이 정의될 수 있으며, 여기서 제2 서브 화소(SPX2)의 세로 폭들(W22a, W22b)은 각각 가로 폭(W21)보다 클 수 있다.
실시예들에 따라, 광 감지 화소들(PSR) 각각은 화소 정의막(PDL)에 의해 정의(또는, 구획)되며, 서브 화소들(SPX1, SPX2, SPX3) 각각과 상이한 형상을 가지는 다각형(예를 들어, 사각형) 평면 형상의 수광 영역(FXA)을 가질 수 있다. 일 예로, 해당 단위 화소(UPX)에 포함된 광 감지 화소들(PSR) 각각은 가로 폭(W41)과 세로 폭(W42)이 동일한 정사각형 평면 형상의 수광 영역(FXA)을 가질 수 있다.
제1 서브 화소(SPX1)의 발광 영역(EMA)은 청색 광(B)이 방출되는 영역이고, 제2 서브 화소(SPX2)들 각각의 발광 영역(EMA)은 녹색 광(G)이 방출되는 영역이며, 제3 서브 화소(SPX3)의 발광 영역(EMA)은 적색 광(R)이 방출되는 영역일 수 있다. 광 감지 화소들(PSR) 각각의 수광 영역(FXA)은 제1 내지 제3 서브 화소들(SPX1, SPX2, SPX3)에서 방출되는 광들(R, G, B)을 수광하는 영역일 수 있다.
상술한 실시예에서, 하나의 단위 화소(UPX)는 표시 장치(DD)의 해상도에 따라 제2 방향(DR2)으로의 길이(L)가 결정될 수 있다. 하나의 단위 화소(UPX)의 길이(L)가 결정되면, 해당 단위 화소(UPX) 내에서 미리 정해진 적색 광(R), 녹색 광(G), 및 청색 광(B) 각각의 비율에 따라 녹색 광(G)을 최종적으로 방출하는 제2 서브 화소(SPX2)의 면적(예를 들어, 가로 폭(W21)과 세로 폭들(W22a, W22b)에 따라 산출되는 육각형의 면적)이 결정될 수 있다. 즉, 제2 서브 화소(SPX2)의 발광 영역(EMA)의 면적(또는, 크기)이 결정되면, 제1 및 제3 서브 화소들(SPX1, SPX3) 각각의 발광 영역(EMA)의 면적(또는, 크기)이 결정될 수 있다. 일 예로, 해당 단위 화소(UPX) 내에서 제1 내지 3 서브 화소들(SPX1, SPX2, SPX3) 각각은 다각형(예를 들어, 육각형)의 평면 형상을 갖는 발광 영역(EMA)을 갖도록 그 면적이 결정될 수 있다. 이는, 해당 단위 화소(UPX) 내에서 수광 소자(OPD)를 포함하는 적어도 하나 이상의 광 감지 화소(PSR)를 배치하기 위함이다.
일반적으로, 기판의 배면에 부착된 광 센서를 포함한 표시 장치의 경우, 발광 소자에서 방출되어 사용자의 손가락에 의해 반사되어 광 센서로 입사되는 광의 진행 경로가 길기 때문에, 광 센서의 센싱 능력이 저하될 수 있고, 광 센서가 기판의 배면에 부착됨에 따라 표시 장치의 전체 두께가 두꺼워질 수 있다.
여기서, 보다 슬림한 표시 장치를 구현하면서도 광 센서로 진행하는 광의 손실을 방지하기 위하여, 상술한 실시예에서는 하나의 단위 화소(UPX) 내에서 서브 화소들(SPX1, SPX2, SPX3)에 인접하게 수광 소자(OPD)를 포함한 광 감지 화소(PSR)가 배치될 수 있다.
이때, 하나의 단위 화소(UPX) 내에 위치한 광 감지 화소(PSR)(또는, 수광 영역(FXA))의 면적을 확보하여 수광 소자(OPD)로 입사되는 광의 양을 증가시키기 위하여, 본 발명의 실시예들에 따른 표시 장치(DD)의 경우, 해당 단위 화소(UPX) 내에 위치한 서브 화소들(SPX1, SPX2, SPX3) 각각이 일방향(예를 들어, 제1 방향(DR1) 또는 제2 방향(DR2))을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 갖는 발광 영역(EMA)을 포함하고, 광 감지 화소(PSR)가 사각형(예를 들어, 정사각형)의 평면 형상을 갖는 수광 영역(FXA)을 포함하도록 화소 정의막(PDL)이 설계될 수 있다. 특히, 하나의 단위 화소(UPX) 내에서 서브 화소들(SPX1, SPX2, SPX3) 각각이 상기 일방향을 따라 길게 형성되는 다각형의 평면 형상을 갖는 발광 영역(EMA)을 포함할 경우, 해당 단위 화소(UPX) 내에서 광 감지 화소(PSR)가 차지할 수 있는 면적이 더욱 확보되어 표시 장치(DD)의 해상도에 따라 광 감지 화소(PSR)의 설치 제약이 줄어들 수 있다.
이에, 상술한 실시예에서는 각 단위 화소(UPX) 내에 위치한 서브 화소들(SPX1, SPX2, SPX3) 각각의 발광 영역(EMA)을 상기 일방향을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 갖도록 설계하고 해당 단위 화소(UPX) 내에서 적어도 하나 이상의 광 감지 화소(PSR)의 수광 영역(FXA)을 사각형(예를 들어, 정사각형)의 평면 형상을 갖도록 설계함으로써 해당 단위 화소(UPX) 내에서 수광 영역(FXA)을 충분히 확보할 수 있다. 이에 따라, 광 감지 화소(PSR)로 유입되는(또는, 입사되는) 광의 양을 증가시켜 광 감지 화소(PSR)의 센싱 능력(또는, 센싱 정확도, 인식률)이 향상될 수 있다.
또한, 상술한 실시예에서는, 각 단위 화소(UPX) 내에 위치한 서브 화소들(SPX1, SPX2, SPX3) 각각이 일방향을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 갖는 발광 영역(EMA)을 포함할 수 있다. 이에 따라, 상술한 표시 장치(DD)의 해상도에 따라 요구되는 서브 화소들(SPX1, SPX2, SPX3) 간의 간격들(예를 들어, 제1 및 제3 간격들(d1, d3)) 및/또는 서브 화소들(SPX1, SPX2, SPX3)과 광 감지 화소(PSR) 간의 간격들(예를 들어, 제2 및 제4 간격들(d2, d4))이 확보되면서도, 서브 화소들(SPX1, SPX2, SPX3)의 발광 영역(EMA)이 최대한 확보됨에 따라 서브 화소들(SPX1, SPX2, SPX3) 각각의 발광 효율이 개선될 수 있다.
이하에서는, 도 7 및 도 8을 참고하여, 발광 소자(LD)를 포함한 서브 화소들(SPX1, SPX2, SPX3) 각각과 수광 소자(OPD)를 포함하는 광 감지 화소들(PSR) 각각의 적층 구조를 중심으로 설명하도록 한다.
도 7은 도 6의 EA 부분의 I-I'선에 따른 단면도이다. 도 8은 도 7의 표시 장치에서 광의 반사 경로를 나타내는 단면도이다. 한편, 도 7 및 도 8에 있어서, "동일한 층에 형성 및/또는 제공된다"함은 동일한 공정에서 형성됨을 의미하고, "상이한 층에 형성 및/또는 제공된다"함은 상이한 공정에서 형성됨을 의미할 수 있다.
한편, 도 7 및 도 8에 있어서는, 설명의 편의를 위하여 서브 화소들(SPX1, SPX2, SPX3) 중 제1 서브 화소(SPX1)를 예로하여 각 서브 화소의 단면 구조를 설명하기로 한다.
또한, 도 7 및 도 8에 있어서는, 설명의 편의를 위하여 광 감지 화소들(PSR) 중 제1 광 감지 화소(PSR1)를 예로하여 각 광 감지 화소(PSR)의 단면 구조를 설명하기로 한다.
또한, 도 7 및 도 8에 있어서는, 도 4에 도시된 제1 내지 제7 트랜지스터들(T1 내지 T7) 중 제6 트랜지스터(T6)에 대응하는 부분의 단면 구조 및 제1 내지 제3 센서 트랜지스터들(FT1 내지 FT3) 중 제1 센서 트랜지스터(FT1)에 대응하는 부분의 단면 구조만을 도시하였다.
또한, 도 7 및 도 8에서는, 단면 상에서의 세로 방향(또는, 수직 방향)을 제3 방향(DR3)으로 도시하였다.
도 7 및 도 8에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예들과 상이한 점을 중심으로 설명하기로 한다.
도 1 내지 도 8을 참조하면, 표시 장치(DD)는 기판(SUB) 상에 배치된 제1 서브 화소(SPX1) 및 제1 광 감지 화소(PSR1)를 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 가요성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다.
가요성 기판은, 고분자 유기물을 포함한 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
기판(SUB) 상에는 제1 서브 화소(SPX1)의 화소 회로층(PCL) 및 제1 광 감지 화소(PSR1)의 화소 회로층(PCL)이 제공될 수 있다. 화소 회로층(PCL)은 제3 방향(DR3)을 따라 기판(SUB) 상에 순차적으로 적층된 버퍼층(BFL), 게이트 절연층(GI), 층간 절연층(ILD), 패시베이션층(PSV), 및 비아층(VIA)을 포함할 수 있다.
버퍼층(BFL)은 화소 회로(PXC)에 포함된 제6 트랜지스터(T6) 및 센서 회로(SSC)에 포함된 제1 센서 트랜지스터(FT1)에 불순물이 확산되는 것을 방지할 수 있다. 버퍼층(BFL)은 무기 재료를 포함한 무기 절연막일 수 있다. 버퍼층(BFL)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다. 버퍼층(BFL)이 다중층으로 제공되는 경우, 각 레이어는 서로 동일한 재료로 형성되거나 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(BFL) 상에는 제1 액티브 패턴(ACT1) 및 제2 액티브 패턴(ACT2)을 포함한 반도체층(또는, 반도체 패턴)이 배치될 수 있다. 반도체층은 폴리 실리콘 반도체를 포함할 수 있다. 예를 들어, 반도체층은 저온 폴리 실리콘 공정(예를 들어, LTPS(low-temperature poly-silicon) 공정)을 통해 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 반도체층의 적어도 일부는 산화물 반도체, 금속 산화물 반도체 등으로 형성될 수도 있다.
제1 및 제2 액티브 패턴들(ACT1, ACT2) 각각은 채널 영역, 채널 영역의 일 단과 접속하는 제1 접촉 영역, 및 채널 영역의 타 단과 접속하는 제2 접촉 영역을 포함할 수 있다. 채널 영역, 제1 접촉 영역, 및 제2 접촉 영역은 불순물이 도핑되지 않거나 불순물이 도핑된 반도체층으로 형성될 수 있다. 일 예로, 제1 접촉 영역 및 제2 접촉 영역은 불순물이 도핑된 반도체층으로 이루어지며, 채널 영역은 불순물이 도핑되지 않은 반도체층으로 이루어질 수 있다. 불순물로는, 일 예로, p형 불순물이 사용될 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 접촉 영역들 중 하나는 소스 영역이고, 나머지는 드레인 영역일 수 있다.
제1 및 제2 액티브 패턴들(ACT1, ACT2)과 버퍼층(BFL) 상에 게이트 절연층(GI)이 전면적으로 제공 및/또는 형성될 수 있다.
게이트 절연층(GI)은 무기 재료를 포함한 무기막(또는, 무기 절연막)일 수 있다. 일 예로, 게이트 절연층(GI)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 다만, 게이트 절연층(GI)의 재료가 상술한 실시예들에 한정되는 것은 아니다. 실시예에 따라, 게이트 절연층(GI)은 유기 재료를 포함한 유기막(또는, 유기 절연막)으로 이루어질 수도 있다. 게이트 절연층(GI)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다.
게이트 절연층(GI) 상에 제1 게이트 전극(GE1)과 제2 게이트 전극(GE2)이 제공 및/또는 형성될 수 있다. 제1 게이트 전극(GE1)은 제1 액티브 패턴(ACT1)의 채널 영역에 대응하도록 게이트 절연층(GI) 상에 제공 및/또는 형성되고, 제2 게이트 전극(GE2)은 제2 액티브 패턴(ACT2)의 채널 영역에 대응하도록 게이트 절연층(GI) 상에 제공 및/또는 형성될 수 있다. 제1 및 제2 게이트 전극들(GE1, GE2)은 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 알루미늄네오디뮴(AlNd), 타이타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 몰리브덴(Mo), 타이타늄(Ti), 구리(Cu), 알루미늄(Al) 또는 은(Ag)의 이중층 또는 다중층 구조로 형성할 수 있다.
제1 및 제2 게이트 전극들(GE1, GE2)과 게이트 절연층(GI) 상에는 층간 절연층(ILD)이 전면적으로 제공 및/또는 형성될 수 있다.
층간 절연층(ILD)은 게이트 절연층(GI)과 동일한 물질을 포함하거나 게이트 절연층(GI)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
층간 절연층(ILD) 상에는 제1, 제2, 제3, 및 제4 연결 부재들(TE1, TE2, TE3, TE4)이 제공 및/또는 형성될 수 있다.
제1, 제2, 제3, 및 제4 연결 부재들(TE1, TE2, TE3, TE4)은 층간 절연층(ILD) 상에서 서로 이격되게 배치될 수 있다.
제1 연결 부재(TE1)는 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 제1 컨택 홀(CH1)을 통해 제1 액티브 패턴(ACT1) 일 단의 제1 접촉 영역에 접촉할 수 있다. 제1 접촉 영역이 소스 영역이면, 제1 연결 부재(TE1)는 제1 소스 전극일 수 있다.
제2 연결 부재(TE2)는 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 제2 컨택 홀(CH2)을 통해 제1 액티브 패턴(ACT1) 타 단의 제2 접촉 영역에 접촉할 수 있다. 상기 제2 접촉 영역이 드레인 영역이면, 제2 연결 부재(TE2)는 제2 드레인 전극일 수 있다.
제3 연결 부재(TE3)는 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 제3 컨택 홀(CH3)을 통해 제2 액티브 패턴(ACT2) 일 단의 제1 접촉 영역에 접촉할 수 있다. 제1 접촉 영역이 소스 영역이면, 제3 연결 부재(TE3)는 제2 소스 전극일 수 있다.
제4 연결 부재(TE4)는 층간 절연층(ILD) 및 게이트 절연층(GI)에 형성된 제4 컨택 홀(CH4)을 통해 제2 액티브 패턴(ACT2) 타 단의 제2 접촉 영역에 접촉할 수 있다. 제2 접촉 영역이 드레인 영역이면, 제4 연결 부재(TE4)는 제2 드레인 전극일 수 있다.
제1 내지 제4 연결 부재들(TE1 내지 TE4)은 제1 및 제2 게이트 전극들(GE1, GE2)과 동일한 물질을 포함하거나 제1 및 제2 게이트 전극들(GE1, GE2)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다.
제1 내지 제4 연결 부재들(TE1 내지 TE4)과 층간 절연층(ILD) 상에 패시베이션층(PSV)이 전면적으로 제공 및/또는 형성될 수 있다.
패시베이션층(PSV)(또는, 보호층)은 무기 재료를 포함한 무기막(또는, 무기 절연막) 또는 유기 재료를 포함한 유기막(또는, 유기 절연막)일 수 있다. 무기막은, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(AlOx)과 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기막은, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
실시예에 따라, 패시베이션층(PSV)은 층간 절연층(ILD)과 동일한 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(PSV)은 단일층으로 제공될 수 있으나, 적어도 이중층 이상의 다중층으로 제공될 수도 있다.
패시베이션층(PSV)은 제1 연결 부재(TE1)의 일 영역을 노출하는 제5 컨택 홀(CH5) 및 제3 연결 부재(TE3)의 일 영역을 노출하는 제6 컨택 홀(CH6)을 포함하도록 부분적으로 개구될 수 있다.
패시베이션층(PSV) 상에 전면적으로 비아층(VIA)이 제공 및/또는 형성될 수 있다.
비아층(VIA)은 패시베이션층(PSV)의 제5 및 제6 컨택 홀들(CH5, CH6) 각각에 대응하는 제5 및 제6 컨택 홀들(CH5, CH6)을 포함하도록 부분적으로 개구될 수 있다. 비아층(VIA)은 패시베이션층(PSV)과 동일한 물질을 포함하거나 패시베이션층(PSV)의 구성 물질로 예시된 물질들에서 선택된 하나 이상의 물질을 포함할 수 있다. 실시예에서, 비아층(VIA)은 유기 재료로 이루어진 유기막일 수 있다.
도 7에서는 패시베이션층(PSV) 상에 비아층(VIA)이 제공되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 실시예에 따라, 패시베이션층(PSV)과 비아층(VIA) 중 하나의 레이어가 생략될 수도 있다.
제1 서브 화소(SPX1)의 화소 회로층(PCL) 상에 표시 소자층(DPL)이 제공 및/또는 형성될 수 있고, 제1 광 감지 화소(PSR)의 화소 회로층(PCL) 상에 센서층(SSL)이 제공 및/또는 형성될 수 있다.
표시 소자층(DPL)은 발광 소자(LD) 및 화소 정의막(PDL)을 포함할 수 있다. 발광 소자(LD)는 애노드 전극(AE)(또는, 제1 화소 전극), 발광층(EML), 캐소드 전극(CE)(또는, 제2 화소 전극)을 포함할 수 있다. 발광 소자(LD)는 화소 회로(PXC)의 제6 트랜지스터(T6)와 전기적으로 연결될 수 있다.
센서층(SSL)은 수광 소자(OPD) 및 화소 정의막(PDL)을 포함할 수 있다. 수광 소자(OPD)는 광학적 방식의 지문 센서일 수 있다. 일 예로, 수광 소자(OPD)는 포토 다이오드(Photo Diode), CMOS 이미지 센서, CCD 카메라, 포토 트랜지스터(Photo Transistor) 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 수광 소자(OPD)는 손가락(F)의 융선(FR)과 융선(FR) 사이의 골(FV)에 의해 반사된 광을 센싱하여 지문을 인식할 수 있다. 예를 들어, 사용자의 손가락(F)이 윈도우(WD) 상에 접촉되면, 발광 소자(LD)(또는, 발광층(EML))에서 출력된 제1 광(L1)은 손가락(F)의 융선(FR) 또는 골(FV)에 의하여 반사되고, 반사된 제2 광(L2)은 센서층(SSL)의 수광 소자(OPD)(또는, 수광층(OPL))에 도달할 수 있다. 수광 소자(OPD)는 손가락(F)의 융선(FR)에서 반사된 제2 광(L2)과 손가락(F)의 골(FV)에서 반사된 제2 광(L2)을 구분하여, 사용자 지문의 패턴을 인식할 수 있다.
수광 소자(OPD)는 센서 회로(SSC)의 제1 센서 트랜지스터(FT1)와 전기적으로 연결될 수 있다. 수광 소자(OPD)는 제1 전극(E1)(또는, 제1 센서 전극), 수광층(OPL)(또는, 광전 변환층), 제2 전극(E2)(또는, 제2 센서 전극)을 포함할 수 있다.
애노드 전극(AE)과 제1 전극(E1)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속층 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnOx(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다. 애노드 전극(AE)은 비아층(VIA) 및 패시베이션층(PSV)에 형성된 제5 컨택 홀(CH5)을 통해 제6 트랜지스터(T6)와 전기적으로 연결될 수 있다. 제1 전극(E1)은 비아층(VIA) 및 패시베이션층(PSV)에 형성된 제6 컨택 홀(CH6)을 통해 제1 센서 트랜지스터(FT1)와 전기적으로 연결될 수 있다.
애노드 전극(AE)과 제1 전극(E1)은 마스크를 이용한 동일 공정으로 동시에 형성될 수 있으나, 이에 한정되는 것은 아니다.
애노드 전극(AE), 제1 전극(E1), 및 비아층(VIA) 상에 화소 정의막(PDL)(또는 뱅크)이 전면적으로 제공 및/또는 형성될 수 있다.
화소 정의막(PDL)은 제1 서브 화소(SPX1)의 발광 영역(EMA)과 제1 광 감지 화소(PSR1)의 수광 영역(FXA)을 정의(또는, 구획)할 수 있다. 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연층일 수 있다. 유기 재료로는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등이 포함될 수 있다.
실시예에 따라, 화소 정의막(PDL)은 광 흡수 물질을 포함하거나, 광 흡수제가 도포되어 외부로부터 유입된 광을 흡수하는 역할을 할 수 있다. 예를 들어, 화소 정의막(PDL)은 카본 계열의 블랙 안료를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 화소 정의막(PDL)은 광 흡수율이 높은 크롬(Cr), 몰리브덴(Mo), 몰리브덴(Mo)과 타이타늄(Ti)의 합금(MoTi), 텅스텐(W), 바나듐(V), 니오븀(Nb), 탄탈륨(Ta), 망간(Mn), 코발트(Co) 또는 니켈(Ni)과 같은 불투명 금속 물질을 포함할 수도 있다.
화소 정의막(PDL)은 애노드 전극(AE)의 일 영역(일 예로, 상면의 일부)을 노출하는 제1 개구부(OP1) 및 제1 전극(E1)의 일 영역(일 예로, 상면의 일부)을 노출하는 제2 개구부(OP2)를 포함하며 발광 영역(EMA)의 둘레 및 수광 영역(FXA)의 둘레를 따라 비아층(VIA)으로부터 제3 방향(DR3)으로 돌출될 수 있다.
화소 정의막(PDL)의 제1 개구부(OP1)는 발광 영역(EMA)에 대응되고, 화소 정의막(PDL)의 제2 개구부(OP2)는 수광 영역(FXA)에 대응될 수 있다. 화소 정의막(PDL)은 마스크를 이용한 공정에서 제1 서브 화소(SPX1)의 발광 영역(EMA)이 다각형(예를 들어, 육각형)의 평면 형상을 갖도록 다각형(예를 들어, 육각형)의 제1 개구부(OP1)를 포함하도록 패터닝될 수 있다. 또한, 화소 정의막(PDL)은 상술한 공정에서 제1 광 감지 화소(PSR1)의 수광 영역(FXA)이 사각형(예를 들어, 정사각형)의 평면 형상을 갖도록 사각형(예를 들어, 정사각형)의 제2 개구부(OP2)를 포함하도록 패터닝될 수 있다.
화소 정의막(PDL)의 제1 개구부(OP1)에 의해 노출된 애노드 전극(AE) 상에 발광층(EML)이 제공 및/또는 형성될 수 있다. 발광층(EML)은 유기 물질을 포함하여 소정의 색의 광(일 예로, 청색 광(B))을 발광할 수 있다. 예를 들어, 발광층(EML)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
화소 정의막(PDL)의 제2 개구부(OP2)에 의해 노출된 제1 전극(E1) 상에는 수광층(OPL)이 제공 및/또는 형성될 수 있다. 수광층(OPL)은 사용자 손가락(F)의 지문에서 반사 또는 산란된 제2 광(L2)을 흡수하여 검출하는 역할을 할 수 있다. 이 때, 수광층(OPL)은 사용자 손가락(F)의 지문의 융선(FR) 또는 골(FV)에서 반사 또는 산란되어 흡수된 광량의 차이를 센싱하여 지문을 인식할 수 있다. 수광층(OPL)이 광을 흡수하여 발생한 정공과 전자는 각각 캐소드 전극(CE)과 제2 전극(E2)으로 전달될 수 있다.
수광층(OPL)은 유기 감광 물질로 이루어질 수 있다. 예를 들어, 상기 유기 감광 물질은 디티올렌계 재료(BDN)(비스(4-디메틸아미노디티오벤질)니켈(II)), 벤조트리아졸계 고분자 화합물(PTZBTTT-BDT), 포르피린계 소분자 재료(DHTBTEZP) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광층(EML)과 수광층(OPL) 상에는 전자 수송층(미도시)이 제공될 수 있다.
제1 서브 화소(SPX1)의 발광층(EML) 상에는 캐소드 전극(CE)이 제공 및/또는 형성될 수 있고, 제1 광 감지 화소(PSR1)의 수광층(OPL) 상에는 제2 전극(E2)이 제공 및/또는 형성될 수 있다. 실시예에 있어서, 캐소드 전극(CE)과 제2 전극(E2)은 표시 영역(DA)에서 일체로 형성되는 공통 전극일 수 있다. 캐소드 전극(CE)과 제2 전극(E2)으로 제2 구동 전원(VSS)의 전압이 공급될 수 있다.
캐소드 전극(CE)과 제2 전극(E2)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속층 및/또는 ITO, IZO, ZnO, ITZO 등의 투명 도전성층으로 이루어질 수 있다. 실시예에서, 캐소드 전극(CE)과 제2 전극(E2)은 금속 박층을 포함하는 이중층 이상의 다중층으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO의 삼중층으로 이루어질 수 있다.
캐소드 전극(CE)과 제2 전극(E2) 상에는 박막 봉지층(TFE)이 전면적으로 제공 및/또는 형성될 수 있다.
박막 봉지층(TFE)은 도 5를 참고하여 설명한 박막 봉지층(TFE)과 동일한 구성에 해당하므로, 이에 대한 설명은 생략하기로 한다.
제1 서브 화소(SPX1)의 비발광 영역(NEMA) 및 제1 광 감지 화소(PSR1)의 비발광 영역(NEMA)에 대응하도록 박막 봉지층(TFE) 상에 차광 패턴(LBP)이 제공 및/또는 형성될 수 있다.
차광 패턴(LBP)은 제1 서브 화소(SPX1)와 그에 인접한 서브 화소 사이에서 광(또는, 빛)이 새는 빛샘 불량을 방지하는 차광 물질을 포함할 수 있다. 일 예로, 차광 패턴(LBP)은 블랙 매트릭스를 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 차광 패턴(LBP)은 카본 블랙(carbon black; CB) 및 티탄 블랙(titan black; TiBK) 중 적어도 하나를 포함할 수도 있다. 또한, 차광 패턴(LBP)은 제1 서브 화소(SPX1)와 그에 인접한 서브 화소들 각각에서 방출되는 광의 혼색을 방지할 수 있다.
제1 서브 화소(SPX1)에서 차광 패턴(LBP)은 발광 영역(EMA)과 중첩하지 않도록 부분적으로 개구될 수 있다. 차광 패턴(LBP)의 개구부는 발광 소자(LD)에서 방출된 제1 광(L1)이 표시 장치(DD) 상부로 진행할 수 있도록 광학적 통로를 제공할 수 있다. 이를 위해, 차광 패턴(LBP)의 개구부는 발광 소자(LD)(또는, 발광 영역(EMA))와 중첩하도록 배치될 수 있다.
제1 광 감지 화소(PSR1)에서 차광 패턴(LBP)은 수광 영역(FXA)과 중첩하지 않도록 부분적으로 개구될 수 있다. 차광 패턴(LBP)의 개구부는 사용자 손가락(F)의 지문에서 반사된 제2 광(L2)이 수광 소자(OPD)로 진행할 수 있도록 광학적 통로를 제공할 수 있다. 이를 위해, 차광 패턴(LBP)의 개구부는 수광 소자(OPD)(또는, 수광 영역(FXA))와 중첩하도록 배치될 수 있다.
차광 패턴(LBP) 및 박막 봉지층(TFE) 상에는 컬러 필터(CF1, CF2)가 배치될 수 있다.
컬러 필터(CF1, CF2)는 제1 서브 화소(SPX1)의 차광 패턴(LBP) 및 박막 봉지층(TFE)의 적어도 일면 상에 위치한 제1 컬러 필터(CF1) 및 제1 광 감지 화소(PSR)의 차광 패턴(LBP) 및 박막 봉지층(TFE)의 적어도 일면 상에 위치한 제2 컬러 필터(CF2)를 포함할 수 있다. 이하에서는, 제1 서브 화소(SPX1)의 차광 패턴(LBP)을 제1 차광 패턴으로 명명하고, 제1 광 감지 화소(PSR)의 차광 패턴(LBP)을 제2 차광 패턴으로 명명한다.
제1 컬러 필터(CF1)는 제1 차광 패턴(LBP)의 개구부 내에 배치되어, 제1 차광 패턴(LBP)의 개구부에 위해 노출된 박막 봉지층(TFE)과 직접 접할 수 있다. 제1 컬러 필터(CF1)는 발광 소자(LD)(또는, 발광 영역(EMA))와 중첩하도록 배치될 수 있다. 설명의 편의를 위하여, 도 7에서는 제1 서브 화소(SPX1)만을 도시하였으며, 제1 컬러 필터(CF1)는 청색 컬러 필터일 수 있다. 도면 상에 직접적으로 도시하지 않았으나, 제1 컬러 필터(CF1)는 각각 제2 서브 화소(SPX2)의 발광 영역(EMA)과 중첩하는 녹색 컬러 필터, 제3 서브 화소(SPX3)의 발광 영역(EMA)과 중첩하는 적색 컬러 필터를 더 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 차광 패턴(LBP)의 개구부 내에 배치되어, 제2 차광 패턴(LBP)의 개구부에 위해 노출된 박막 봉지층(TFE)과 직접 접할 수 있다. 제2 컬러 필터(CF2)는 수광 소자(OPD)(또는, 수광 영역(FXA))와 중첩하도록 배치될 수 있다. 제2 컬러 필터(CF2)는 수광층(OPL)에서 감지되는 컬러 광에 따라 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터 중 하나를 포함할 수 있다. 예를 들어, 수광층(OPL)이 녹색 파장대의 광을 흡수하는 경우, 제2 컬러 필터(CF2)는 녹색 필터일 수 있다. 즉, 제2 컬러 필터(CF2)는 인접한 서브 화소들(SPX1, SPX2, SPX3)의 발광 색상과 무관하게 설정될 수 있다.
상술한 차광 패턴(LBP)과 컬러 필터들(CF1, CF2)은 외광 반사를 차단하는 반사 방지층으로 활용될 수 있다. 표시 장치(DD)(또는, 표시 패널(DP))은 반사 방지층으로서 활용되는 차광 패턴(LBP)과 컬러 필터들(CF1, CF2)을 포함하므로, 별도의 편광층을 구비하지 않을 수 있다. 이에 따라, 휘도 저하가 방지됨과 동시에 표시 장치(DD)의 두께가 최소화될 수 있다.
또한, 수광 소자(OPD)가 발광 소자(LD)와 동일한 층에 형성되므로, 표시 장치(DD)의 두께가 더욱 감소될 수 있으며, 외광의 수광 소자(OPD)로의 입사량이 증가되어 광 감지 성능이 향상될 수 있다. 또한, 센서 회로(SSC)는 화소 회로(PXC)의 제조 공정 시에 동시에 형성되고, 수광 소자(OPD)는 발광 소자(LD)의 제조 공정 시에 동시에 형성되므로, 표시 장치(DD)의 공정 시간 및 제조 비용이 저감될 수 있다.
제1 및 제2 컬러 필터들(CF1, CF2)과 윈도우(WD) 사이에 평탄화층(OC)이 더 배치될 수 있다. 평탄화층(OC)은 하부에 배치되는 구성들에 의한 단차를 평탄화하는 역할을 할 수 있다. 평탄화층(OC)은 유기막일 수 있다. 상기 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 9는 본 발명의 실시예들에 따른 서브 화소들 및 광 감지 화소에 구비되는 화소 정의막을 형성하는 제1 마스크를 개략적으로 나타낸 평면도이다.
도 6 및 도 9를 참조하면, 실시예에 따른 제1 마스크(M1)는 제1 관통홀(TH1)과 제2 관통홀(TH2)을 포함할 수 있다. 제1 마스크(M1)는 화소 정의막(예를 들어, 도 5의 화소 정의막(PDL))을 증착할 때 사용되는 마스크로 FMM(fine metal mask)일 수 있다. 제1 마스크(M1)는 금속판에 관통홀을 형성한 후 인장하는 방식으로 제조될 수 있다.
제1 및 제2 관통홀들(TH1, TH2)은 서로 이격되어 배치될 수 있다. 제1 및 제2 관통홀들(TH1, TH2) 각각은 복수 개로 제공될 수 있다.
제1 관통홀(TH1)은 서로 이격되어 배치되는 제1-1 관통홀(TH1_1), 제1-2 관통홀(TH1_2), 및 제1-3 관통홀(TH1_3)을 포함할 수 있다.
제1-1 관통홀(TH1_1)은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제1-1 관통홀(TH1_1)은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 제1-1 관통홀(TH1_1)은 제1 서브 화소(SPX1)의 발광 영역(EMA)을 정의하는 화소 정의막(PDL)의 제1 개구부(예를 들어, 도 5의 제1 개구부(OP1))를 형성하기 위한 것으로, 그 크기가 제1 개구부(OP1, 이하 제1-1 개구부(OP1_1)라 함)와 실질적으로 동일하거나 유사할 수 있다. 제1-1 개구부(OP1_1)는 제1 마스크(M1)의 제1-1 관통홀(TH1_1)에 대응하는 형상을 가질 수 있다. 즉, 제1-1 개구부(OP1_1)는 다각형(예를 들어, 육각형)의 형상으로 구비될 수 있다. 이에 따라, 제1 서브 화소(SPX1)의 발광 영역(EMA)은 일방향(예를 들어, 제1 방향(DR1))을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 가질 수 있다.
제1-2 관통홀(TH1_2)은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제1-2 관통홀(TH1_2)은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 제1-2 관통홀(TH1_2)은 제2 서브 화소(SPX2)의 발광 영역(EMA)을 정의하는 화소 정의막(PDL)의 제1 개구부(OP1)를 형성하기 위한 것으로, 그 크기가 제1 개구부(OP1, 이하 제1-2 개구부(OP1_2)라 함)와 동일하거나 유사할 수 있다. 제1-2 개구부(OP1_2)는 제1 마스크(M1)의 제1-2 관통홀(TH1_2)에 대응하는 형상을 가질 수 있다. 즉, 제1-2 개구부(OP1_2)는 다각형(예를 들어, 육각형)의 형상으로 구비될 수 있다. 이에 따라, 제2 서브 화소(SPX2)의 발광 영역(EMA)은 일방향(예를 들어, 제2 방향(DR2))을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 가질 수 있다.
제1-3 관통홀(TH1_3)은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제1-3 관통홀(TH1_3)은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 제1-3 관통홀(TH1_3)은 제3 서브 화소(SPX3)의 발광 영역(EMA)을 정의하는 화소 정의막(PDL)의 제1 개구부(예를 들어, 도 5의 제1 개구부(OP1))를 형성하기 위한 것으로, 그 크기가 제1 개구부(OP1, 이하 제1-3 개구부(OP1_3)라 함)와 실질적으로 동일하거나 유사할 수 있다. 제1-3 개구부(OP1_3)는 제1 마스크(M1)의 제1-3 관통홀(TH1_3)에 대응하는 형상을 가질 수 있다. 즉, 제1-3 개구부(OP1_3)는 다각형(예를 들어, 육각형)의 형상으로 구비될 수 있다. 이에 따라, 제3 서브 화소(SPX3)의 발광 영역(EMA)은 일방향(예를 들어, 제1 방향(DR1))을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 가질 수 있다.
제2 관통홀(TH2)은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 실질적으로 동일한 정사각형의 형상으로 구비될 수 있다. 실시예에 있어서, 제2 관통홀(TH2)은 광 감지 화소(PSR)의 수광 영역(FXA)을 정의하는 화소 정의막(PDL)의 제2 개구부(OP2)를 형성하기 위한 것으로, 그 크기가 제2 개구부(OP2)에 대응할 수 있다. 제2 개구부(OP2)는 제1 마스크(M1)의 제2 관통홀(TH2)에 대응하는 형상을 가질 수 있다. 즉, 제2 개구부(OP2)는 정사각형의 형상으로 구비될 수 있다. 이에 따라, 광 감지 화소(PSR)의 수광 영역(FXA)은 정사각형의 평면 형상을 가질 수 있다.
도 10a 및 도 10b는 본 발명의 실시예들에 따른 서브 화소들 중 제1 서브 화소의 발광층을 형성하는 제2 마스크를 개략적으로 나타낸 평면도들이다.
도 6, 도 9, 및 도 10a를 참조하면, 실시예에 따른 제2 마스크(M2)는 복수 개의 제1 홀(H1)들을 포함할 수 있다. 제2 마스크(M2)는 화소 정의막(PDL)의 제1-1 개구부(OP1_1)에 의해 노출된 애노드 전극(예를 들어, 도 5의 애노드 전극(AE)) 상에 발광층(EML_B)을 형성하기 위해 사용되는 마스크로, FMM(fine metal mask)일 수 있다. 발광층(EML_B)은 제1 서브 화소(SPX1)의 유기 발광층일 수 있다.
제1 홀(H1)들은 서로 이격되게 배치될 수 있다.
제1 홀(H1)들 각각은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제1 홀(H1)들 각각은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 각각의 제1 홀(H1)은 화소 정의막(PDL)의 제1-1 개구부(OP1_1) 내에 발광층(EML_B)을 형성하기 위한 것으로, 그 크기가 제1-1 개구부(OP1_1)와 실질적으로 동일하거나 유사할 수 있다.
제2 마스크(M2)의 제1 홀(H1)들 각각을 통과한 물질(또는, 유기물)은 화소 정의막(PDL)의 제1-1 개구부(OP1_1) 내에 도포되어, 제1 서브 화소(SPX1)의 발광층(EML_B)을 구성할 수 있다. 발광층(EML_B)은 각각의 제1 홀(H1) 및 제1-1 개구부(OP1_1)에 대응하는 평면 형상을 가질 수 있다. 제1 서브 화소(SPX1)의 발광층(EML_B)은 제1 방향(DR1)을 따라 길게 형성되는 다각형(육각형)의 평면 형상을 가져 발광층(EML_B)에 의해 정의되는 제1 서브 화소(SPX1)의 발광 영역(EMA)의 면적(또는, 크기)이 결정될 수 있다.
다만, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 도 10b를 더 참조하면, 제1 홀(H1')들 각각은 마름모(또는, 정사각형)의 형상으로 구비될 수도 있다. 실시예에 있어서, 화소 정의막(PDL)의 제1-1 개구부(OP1_1) 내에 발광층(EML_B)을 형성하기 위하여, 제2 마스크(M2')를 제1 방향(DR1)을 따라 이동시킴으로써 각각의 제1 홀(H1')은 제1-1 위치(p11)에서 제1-2 위치(p12)로 이동될 수 있다. 각각의 제1 홀(H1')이 제1-1 위치(p11)에서 제1-2 위치(p12)로 이동됨에 따라, 화소 정의막(PDL)의 제1-1 개구부(OP1_1) 내에 발광층(EML_B)이 형성될 수 있다.
도 11a 및 도 11b는 본 발명의 실시예들에 따른 서브 화소들 중 제2 서브 화소의 발광층을 형성하는 제3 마스크를 개략적으로 나타낸 평면도들이다.
도 6, 도 9, 도 10a, 및 도 11a를 참조하면, 실시예에 따른 제3 마스크(M3)는 복수 개의 제2 홀(H2)들을 포함할 수 있다. 제3 마스크(M3)는 화소 정의막(PDL)의 제1-2 개구부(OP1_2)에 의해 노출된 애노드 전극(예를 들어, 도 5의 애노드 전극(AE)) 상에 발광층(EML_G)을 형성하기 위해 사용되는 마스크로, FMM(fine metal mask)일 수 있다. 발광층(EML_G)은 제2 서브 화소(SPX2)의 유기 발광층일 수 있다.
제2 홀(H2)들은 서로 이격되게 배치될 수 있다. 실시예에 있어서, 제2 홀(H2)들은 제2 마스크(M2)의 제1 홀(H1)들과 상이한 크기를 갖도록 설계될 수 있다.
제2 홀(H2)들 각각은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제2 홀(H2)들 각각은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 각각의 제2 홀(H2)은 화소 정의막(PDL)의 제1-2 개구부(OP1_2) 내에 발광층(EML_G)을 형성하기 위한 것으로, 그 크기가 제1-2 개구부(OP1_2)와 실질적으로 동일하거나 유사할 수 있다.
제3 마스크(M3)의 제2 홀(H2)들 각각을 통과한 물질(또는, 유기물)은 화소 정의막(PDL)의 제1-2 개구부(OP1_2) 내에 도포되어, 제2 서브 화소(SPX2)의 발광층(EML_G)을 구성할 수 있다. 발광층(EML_G)은 각각의 제2 홀(H2) 및 제1-2 개구부(OP1_2)에 대응하는 평면 형상을 가질 수 있다. 제2 서브 화소(SPX2)의 발광층(EML_G)은 제2 방향(DR2)을 따라 길게 형성되는 다각형(육각형)의 평면 형상을 가져 발광층(EML_G)에 의해 정의되는 제2 서브 화소(SPX2)의 발광 영역(EMA)의 면적(또는, 크기)이 결정될 수 있다.
다만, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 도 11b를 참조하면, 제2 홀(H2')들 각각은 마름모(또는, 정사각형)의 형상으로 구비될 수도 있다. 실시예에 있어서, 화소 정의막(PDL)의 제1-2 개구부(OP1_2) 내에 발광층(EML_G)을 형성하기 위하여, 제3 마스크(M3')를 제2 방향(DR2)(또는, 제2 방향(DR2)의 반대 방향)을 따라 이동시킴으로써 각각의 제2 홀(H2')은 제2-1 위치(p21)에서 제2-2 위치(p22)로 이동될 수 있다. 각각의 제2 홀(H2')이 제2-1 위치(p21)에서 제2-2 위치(p22)로 이동됨에 따라, 화소 정의막(PDL)의 제1-2 개구부(OP1_2) 내에 발광층(EML_G)이 형성될 수 있다.
도 12a 및 도 12b는 본 발명의 실시예들에 따른 서브 화소들 중 제3 서브 화소의 발광층을 형성하는 제4 마스크를 개략적으로 나타낸 평면도들이다.
도 6, 도 9, 도 10a, 도 11a, 및, 도 12a를 참조하면, 제4 마스크(M4)는 복수 개의 제3 홀(H3)들을 포함할 수 있다. 제4 마스크(M4)는 화소 정의막(PDL)의 제1-3 개구부(OP1_3)에 의해 노출된 애노드 전극(예를 들어, 도 5의 애노드 전극(AE)) 상에 발광층(EML_R)을 형성하기 위해 사용되는 마스크로, FMM(fine metal mask)일 수 있다. 발광층(EML_R)은 제3 서브 화소(SPX3)의 유기 발광층일 수 있다.
제3 홀(H3)들은 서로 이격되게 배치될 수 있다. 실시예에 있어서, 제3 홀(H3)들은 제2 마스크(M2)의 제1 홀(H1)들 및 제3 마스크(M3)의 제2 홀(H2)들과 상이한 크기를 갖도록 설계될 수 있으나, 이에 한정되는 것은 아니다.
제3 홀(H3)들 각각은 다각형의 형상으로 구비될 수 있다. 예를 들어, 제3 홀(H3)들 각각은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 상이한 육각형의 형상으로 구비될 수 있다. 실시예에 있어서, 각각의 제3 홀(H3)은 화소 정의막(PDL)의 제1-3 개구부(OP1_3) 내에 발광층(EML_R)을 형성하기 위한 것으로, 그 크기가 제1-3 개구부(OP1_3)와 실질적으로 동일하거나 유사할 수 있다.
제4 마스크(M4)의 제3 홀(H3)들 각각을 통과한 물질(또는, 유기물)은 화소 정의막(PDL)의 제1-3 개구부(OP1_3) 내에 도포되어, 제3 서브 화소(SPX3)의 발광층(EML_R)을 구성할 수 있다. 발광층(EML_R)은 각각의 제3 홀(H3) 및 제1-3 개구부(OP1_3)에 대응하는 평면 형상을 가질 수 있다. 제3 서브 화소(SPX3)의 발광층(EML_R)은 제1 방향(DR1)을 따라 길게 형성되는 다각형(육각형)의 평면 형상을 가져 발광층(EML_R)에 의해 정의되는 제3 서브 화소(SPX3)의 발광 영역(EMA)의 면적(또는, 크기)이 결정될 수 있다.
다만, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예를 들어, 도 12b를 더 참조하면, 제2 홀(H2')들 각각은 마름모(또는, 정사각형)의 형상으로 구비될 수도 있다. 실시예에 있어서, 화소 정의막(PDL)의 제1-3 개구부(OP1_3) 내에 발광층(EML_R)을 형성하기 위하여, 제4 마스크(M4')를 제1 방향(DR1)을 따라 이동시킴으로써 각각의 제3 홀(H3')은 제3-1 위치(p31)에서 제3-2 위치(p32)로 이동될 수 있다. 각각의 제3 홀(H3')이 제3-1 위치(p31)에서 제3-2 위치(p32)로 이동됨에 따라, 화소 정의막(PDL)의 제1-3 개구부(OP1_3) 내에 발광층(EML_R)이 형성될 수 있다.
도 13은 본 발명의 실시예들에 따른 광 감지 화소의 수광층을 형성하는 제5 마스크를 개략적으로 나타낸 평면도이다.
도 6, 도 9, 도 10a, 도 11a, 도 12a, 및 도 13을 참조하면, 제5 마스크(M5)는 복수 개의 제4 홀(H4)들을 포함할 수 있다. 제5 마스크(M5)는 화소 정의막(PDL)의 제2 개구부(OP2)에 의해 노출되는 제1 전극(예를 들어, 도 5의 제1 전극(E1)) 상에 수광층(OPL)을 형성하기 위해 사용되는 마스크로, FMM(fine metal mask)일 수 있다. 수광층(OPL)은 광 감지 화소(PSR)의 유기 감광 물질일 수 있다.
제4 홀(H4)들은 서로 이격되게 배치될 수 있다. 실시예에 있어서, 제4 홀(H4)들은 제2 마스크(M2)의 제1 홀(H1)들, 제3 마스크(M3)의 제2 홀(H2)들, 제4 마스크(M4)의 제3 홀(H3)들과 상이한 크기를 갖도록 설계될 수 있다.
제4 홀(H4)들 각각은 제1 방향(DR1)으로의 폭과 제2 방향(DR2)으로의 폭이 실질적으로 동일한 정사각형의 형상으로 구비될 수 있다. 실시예에 있어서, 각각의 제4 홀(H4)은 화소 정의막(PDL)의 제2 개구부(OP2) 내에 수광층(OPL)을 형성하기 위한 것으로, 그 크기가 제2 개구부(OP2)와 실질적으로 동일하거나 유사할 수 있다.
제5 마스크(M5)의 제4 홀(H4)들 각각을 통과한 물질(또는, 유기물)은 화소 정의막(PDL)의 제2 개구부(OP2) 내에 도포되어, 광 감지 화소(PSR)의 수광층(OPL)을 구성할 수 있다. 수광층(OPL)은 각각의 제4 홀(H4) 및 제2 개구부(OP2)에 의해 대응하는 평면 형상을 가질 수 있다. 광 감지 화소(PSR)의 수광층(OPL)은 정사각형의 평면 형상을 가져 수광층(OPL)에 의해 정의되는 광 감지 화소(PSR)의 수광 영역(FXA)의 면적(또는, 크기)이 결정될 수 있다.
도 14는 도 2의 표시 장치의 EA 부분의 일 예를 나타내는 확대도이다.
도 14에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예와 상이한 점을 중심으로 설명하며, 특별히 설명하지 않는 부분은 상술한 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 14는 제1 및 제3 서브 화소들(SPX1, SPX3)의 배열과 관련하여 도 6의 실시예에 대한 변형 실시예를 나타낸다.
도 2 및 도 14를 참조하면, 제1 광 감지 화소(PSR1)와 제1 서브 화소(SPX1)는 제2 방향(DR2)으로 교번하여 배치되어 제1 열(C1)을 이룰 수 있다. 즉, 제1 열(C1)은 광을 수광하는 제1 광 감지 화소(PSR1), 청색 광(B)을 방출하는 제1 서브 화소(SPX1), 광을 수광하는 제1 광 감지 화소(PSR1), 청색 광(B)을 방출하는 제1 서브 화소(SPX1), 광을 수광하는 제1 광 감지 화소(PSR1)의 순으로 배치될 수 있다.
실시예에서, 제2 광 감지 화소(PSR2)와 제3 서브 화소(SPX3)는 제2 방향(DR2)으로 교번하여 배치되어 제3 열(C3)을 이룰 수 있다. 즉, 제3 열(C3)은 광을 수광하는 제2 광 감지 화소(PSR2), 적색 광(R)을 방출하는 제3 서브 화소(SPX3), 광을 수광하는 제2 광 감지 화소(PSR2), 적색 광(R)을 방출하는 제3 서브 화소(SPX3), 광을 수광하는 제2 광 감지 화소(PSR2)의 순으로 배치될 수 있다.
제2 및 제4 열들(C2, C4) 각각에는 제1 열(C1)에 위치한 제1 서브 화소들(SPX1) 및 제3 열(C3)에 위치한 제3 서브 화소들(SPX3)과 엇갈려 위치하는 제2 서브 화소들(SPX2)이 배치될 수 있다. 제2 서브 화소들(SPX2)은 제2 열(C2)에 위치하며 제1 광 감지 화소(PSR1)와 동일한 행에 위치하는 제2-1 서브 화소(SPX2_1)들 및 제4 열(C4)에 위치하며 제2 광 감지 화소(PSR2)와 동일한 행에 위치하는 제2-2 서브 화소(SPX2_2)들을 포함할 수 있다.
실시예에서, 제1 내지 제3 서브 화소들(SPX1 내지 SPX3) 각각은 일방향(예를 들어, 제1 방향(DR1) 또는 제2 방향(DR2))을 따라 길게 형성되는 다각형(예를 들어, 육각형)의 평면 형상을 갖는 발광 영역(EMA)을 포함할 수 있다. 또한, 제1 및 제2 광 감지 화소들(PSR1, PSR2) 각각은 제1 방향(DR1)으로의 폭(또는, 가로 폭)과 제2 방향(DR2)으로의 폭(또는, 세로 폭)이 실질적으로 동일한 정사각형의 평면 형상을 갖는 수광 영역(FXA)을 포함할 수 있다.
도 15 내지 도 17은 본 실시예들에 따른 표시 장치(DD)를 개략적으로 도시한 단면도들이다.
도 15 내지 도 17에 있어서, 중복된 설명을 피하기 위하여 상술한 실시예와 상이한 점을 중심으로 설명한다. 또한, 도 15 내지 도 17에 있어서, 특별히 설명하지 않는 부분은 상술한 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성 요소를 나타낸다.
도 15 및 도 16은 박막 봉지층(TFE) 등과 관련하여 도 7의 실시예에 대한 변형 실시예들을 나타낸다.
도 17은 추가 구성(터치 센서(TS))과 관련하여 도 7의 실시예에 대한 변형 실시예를 나타낸다.
먼저, 도 15를 참조하면, 박막 봉지층(TFE)은 제1 서브 화소(SPX1)의 캐소드 전극(CE) 및 제1 광 감지 화소(PSR1)의 제2 전극(E2)을 노출하는 개구부(OPN)를 포함하도록 부분적으로 개구될 수 있다.
개구부(OPN)를 채우면서 박막 봉지층(TFE)의 상면으로부터 제3 방향(DR3)으로 돌출된 형태로 차광 패턴(LBP)이 배치될 수 있다. 차광 패턴(LBP)은 제1 서브 화소(SPX1)의 발광 영역(EMA)과 제1 광 감지 화소(PSR1)의 수광 영역(FXA) 사이에 위치한 비발광 영역(NEMA)과 대응하도록 박막 봉지층(TFE)의 개구부(OPN) 내에 제공될 수 있다.
차광 패턴(LBP)은 제1 서브 화소(SPX1)의 발광 소자(LD)(또는, 발광층(EML))에서 방출된 청색 광(B)이 제1 광 감지 화소(PSR1)의 수광 소자(OPD)로 직접 진행하는 것을 차단할 수 있다.
실시예에 따라, 차광 패턴(LBP)을 대신하여 도 16에 도시된 바와 같이 박막 봉지층(TFE)의 개구부(OPN) 내에 공기층(ARL)이 형성될 수도 있다. 공기층(ARL)은 박막 봉지층(TFE)과의 굴절률 차이로 제1 서브 화소(SPX1)의 발광 소자(LD)(또는, 발광층(EML))에서 방출되는 청색 광(B)이 제1 광 감지 화소(PSR1)의 수광 소자(OPD)로 직접 진행하는 것을 차단할 수 있다. 공기층(ARL)을 커버하도록 차광 패턴(LBP)이 배치될 수 있다.
다음으로, 도 17을 참조하면, 박막 봉지층(TFE) 상에는 터치 센서(TS)가 더 배치될 수 있다.
터치 센서(TS)는 제1 절연층(INS1), 제2 절연층(INS2), 제3 절연층(INS3), 제1 및 제2 터치 도전층들(TCL1, TCL2)을 포함할 수 있다. 상술한 각 층들은 단일막으로 구성될 수 있으나, 이에 한정되는 것은 아니며, 실시예에 따라 복수의 막을 포함하는 적층막으로 구성될 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
제1 절연층(INS1)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막을 포함할 수 있다. 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄산화물(AlxO3), 티타늄산화물(TiOx), 탄탈산화물(TaxOy), 하프늄산화물(HfOx), 또는 아연산화물(ZnOx) 등과 같은 무기 절연물을 포함할 수 있다. 아연산화물(ZnOx)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다. 유기 절연막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
제1 절연층(INS1)은 실시예에 따라 생략되거나 박막 봉지층(TFE)의 최상층으로 구성될 수도 있다.
제1 터치 도전층(TCL1)은 제1 절연층(INS1) 상에 제공 및/또는 형성될 수 있다. 제1 터치 도전층(TCL1)은 단일층 구조를 갖거나, 두께 방향(일 예로, 제3 방향(DR3))으로 적층된 다중층 구조를 가질 수 있다. 단일층 구조의 터치 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브텐, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnOx(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 제1 터치 도전층(TCL1)은 복수의 터치 전극들의 제1 층을 이룰 수 있다.
제1 터치 도전층(TCL1)은 제1 서브 화소(SPX1) 및 제1 광 감지 화소(PSR1)의 개구율이 낮아지는 것을 방지하기 위해, 화소 정의막(PDL)과 중첩하도록 제1 절연층(INS1)의 일면 상에 배치될 수 있다. 즉, 제1 터치 도전층(TCL1)은 영상 품질 및 수광량 확보를 위해 제1 서브 화소(SPX1)의 발광 영역(EMA) 및 제1 광 감지 화소(PSR1)의 수광 영역(FXA)을 회피하여 제1 절연층(INS1)의 일면 상에 배치될 수 있다.
제1 터치 도전층(TCL1) 및 제1 절연층(INS1) 상에 제2 절연층(INS2)이 전면적으로 제공 및/또는 형성될 수 있다. 제2 절연층(INS2)은 제1 터치 도전층(TCL1)과 제2 터치 도전층(TCL2) 사이에 위치하여 제1 터치 도전층(TCL1)과 제2 터치 도전층(TCL2)을 전기적으로 절연시킬 수 있다. 제2 절연층(INS2)은 상술한 제1 절연층(INS1)과 동일한 물질을 포함하거나, 제1 절연층(INS1)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 예를 들어, 제2 절연층(INS2)은 무기막을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제2 절연층(INS2)은 제1 터치 도전층(TCL1)의 일 영역을 노출하는 컨택부(CNT)를 포함하도록 부분적으로 개구될 수 있다.
제2 절연층(INS2) 상에는 제2 터치 도전층(TCL2)이 제공 및/또는 형성될 수 있다. 제2 터치 도전층(TCL2)은 상술한 제1 터치 도전층(TCL1)과 동일한 물질을 포함하거나, 제1 터치 도전층(TCL1)의 구성 물질로 예시된 물질에서 선택된 하나 이상의 물질을 포함할 수 있다. 제2 터치 도전층(TCL2)은 복수의 터치 전극들의 제2 층을 이룰 수 있다. 제2 터치 도전층(TCL2)은 제2 절연층(INS2)의 컨택부(CNT)를 통해 제1 터치 도전층(TCL1)과 전기적으로 연결될 수 있다. 제2 터치 도전층(TCL2)은 제1 서브 화소(SPX1)와 제1 광 감지 화소(PSR1)의 개구율이 낮아지는 것을 방지하기 위해, 화소 정의막(PDL)과 중첩하도록 제2 절연층(INS2)의 일면 상에 배치될 수 있다. 즉, 제2 터치 도전층(TCL2)은 영상 품질 및 수광량 확보를 위해 제1 서브 화소(SPX1)의 발광 영역(EMA) 및 제1 광 감지 화소(PSR1)의 수광 영역(FXA)을 회피하여 제2 절연층(INS2)의 일면 상에 배치될 수 있다.
제2 터치 도전층(TCL2) 및 제2 절연층(INS2) 상에 제3 절연층(INS3)이 전면적으로 제공 및/또는 형성될 수 있다. 제3 절연층(INS3)은 유기막을 포함할 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제3 절연층(INS3)은 무기막으로 이루어지거나, 유기막과 무기막이 교번하여 적층된 구조를 가질 수도 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
UPX: 단위 화소
PXL: 화소
SPX1, SPX2, SPX3: 서브 화소
PSR: 광 감지 화소
LD: 발광 소자
OPD: 수광 소자
EML: 발광층
OPL: 수광층
EMA: 발광 영역
FXA: 수광 영역
PDL: 화소 정의막
OP1, OP2: 개구부
CF1, CF2: 컬러 필터
LBP: 차광 패턴

Claims (20)

  1. 기판; 및
    상기 기판 상에 제공되며, 서브 화소들 및 광 감지 화소들을 포함하는 단위 화소들을 포함하며,
    상기 서브 화소들 각각은 광을 방출하는 발광 소자 및 상기 광이 방출되는 발광 영역을 포함하고,
    상기 광 감지 화소들 각각은 상기 광에 대응하는 감지 신호를 출력하는 수광 소자 및 상기 광을 수광하는 수광 영역을 포함하며,
    상기 발광 영역과 상기 수광 영역은 상기 기판 상에서 이격되어 배치되고,
    상기 발광 영역과 상기 수광 영역은 다각형의 평면 형상을 가지며,
    상기 발광 영역의 형상과 상기 수광 영역의 형상은 상이한, 표시 장치.
  2. 제1 항에 있어서, 상기 발광 영역은 육각형의 평면 형상을 가지며, 상기 수광 영역은 사각형의 평면 형상을 가지는, 표시 장치.
  3. 제2 항에 있어서, 상기 수광 영역은 정사각형의 평면 형상을 가지는, 표시 장치.
  4. 제1 항에 있어서, 상기 단위 화소들 중 하나의 단위 화소는,
    상기 기판의 제1 열 상에 위치하는 제1 서브 화소;
    제1 방향으로 상기 제1 열에 인접한 제2 열 상에 위치하는 2개의 제2-1 서브 화소들;
    상기 제1 방향으로 상기 제2 열에 인접한 제3 열 상에 위치하는 제3 서브 화소;
    상기 제1 방향으로 상기 제3 열에 인접한 제4 열 상에 위치하는 2개의 제2-2 서브 화소들;
    상기 제1 열 상에 위치하는 2개의 제1 광 감지 화소들; 및
    상기 제3 열 상에 위치하는 2개의 제2 광 감지 화소들을 포함하는, 표시 장치.
  5. 제4 항에 있어서, 상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들은 동일한 색의 광을 방출하며,
    상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들이 방출하는 광의 색, 상기 제1 서브 화소가 방출하는 광의 색, 및 상기 제3 서브 화소가 방출하는 광의 색은 모두 상이한, 표시 장치.
  6. 제4 항에 있어서, 상기 제1 열에서 상기 2개의 제1 광 감지 화소들은 상기 제1 서브 화소를 사이에 두고 서로 마주보도록 배치되며,
    상기 제3 열에서 상기 2개의 제2 광 감지 화소들은 상기 제3 서브 화소를 사이에 두고 서로 마주보도록 배치되는, 표시 장치.
  7. 제6 항에 있어서, 상기 제1 서브 화소와 상기 제3 서브 화소는 동일한 행에 위치하고,
    상기 행에서 상기 제1 서브 화소와 상기 제3 서브 화소 사이의 거리는 상기 제1 열에서 상기 제1 서브 화소와 상기 제1 광 감지 화소 사이의 거리와 상이한, 표시 장치.
  8. 제4 항에 있어서, 상기 제1 서브 화소 및 상기 제3 서브 화소 각각은 상기 제1 방향을 따라 길게 형성되는 육각형의 평면 형상의 발광 영역을 포함하고,
    상기 2개의 제2-1 서브 화소들과 상기 2개의 제2-2 서브 화소들 각각은 상기 제1 방향과 교차하는 제2 방향을 따라 길게 형성되는 육각형의 평면 형상의 발광 영역을 포함하는, 표시 장치.
  9. 제4 항에 있어서, 상기 단위 화소들 중 상기 하나의 단위 화소 및 상기 제1 방향과 교차하는 제2 방향으로 상기 하나의 단위 화소와 동일한 열에 위치한 인접 단위 화소는, 상기 2개의 제1 광 감지 화소들 또는 상기 2개의 제2 광 감지 화소들을 공유하는, 표시 장치.
  10. 제1 항에 있어서, 상기 발광 소자는, 애노드 전극, 상기 애노드 전극 상에 위치한 발광층, 및 상기 발광층 상에 위치한 캐소드 전극을 포함하고,
    상기 수광 소자는, 제1 전극, 상기 제1 전극 상에 위치한 수광층, 및 상기 수광층 상에 위치한 제2 전극을 포함하는, 표시 장치.
  11. 제10 항에 있어서, 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극은 일체로 제공되어 연결되는, 표시 장치.
  12. 제10 항에 있어서,
    상기 발광 소자의 상기 애노드 전극과 상기 수광 소자의 상기 제1 전극 상에 위치하며 상기 애노드 전극의 일부를 노출하는 제1 개구부 및 상기 제1 전극의 일부를 노출하는 제2 개구부를 포함하는 화소 정의막; 및
    상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 상에 위치하며 상기 발광 소자와 상기 수광 소자를 커버하는 박막 봉지층을 포함하는, 표시 장치.
  13. 제12 항에 있어서, 상기 제1 개구부는 상기 발광 영역에 대응하고, 상기 제2 개구부는 상기 수광 영역에 대응하는, 표시 장치.
  14. 제12 항에 있어서,
    상기 발광 영역의 상기 박막 봉지층 상에 위치한 제1 컬러 필터;
    상기 수광 영역의 상기 박막 봉지층 상에 위치한 제2 컬러 필터; 및
    상기 제1 컬러 필터와 상기 제2 컬러 필터 사이에 위치한 차광 패턴을 더 포함하는, 표시 장치.
  15. 제14 항에 있어서, 상기 박막 봉지층은, 상기 발광 영역과 상기 수광 영역의 사이에서 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 각각의 일부를 노출하는 개구부를 포함하고,
    상기 차광 패턴은 상기 발광 영역과 상기 수광 영역의 사이 영역에서 상기 개구부를 채우는 형태로 제공되는, 표시 장치.
  16. 제14 항에 있어서, 상기 박막 봉지층은, 상기 발광 영역과 상기 수광 영역의 사이에서 상기 발광 소자의 상기 캐소드 전극과 상기 수광 소자의 상기 제2 전극 각각의 일부를 노출하는 개구부를 포함하고,
    상기 개구부에는 공기층이 제공되는, 표시 장치.
  17. 제14 항에 있어서,
    상기 박막 봉지층과 상기 제1 및 제2 컬러 필터들 사이에 위치한 터치 센서를 더 포함하는, 표시 장치.
  18. 기판;
    상기 기판 상에 제공되는 적어도 하나의 트랜지스터를 포함하는 화소 회로 및 상기 화소 회로에 전기적으로 연결되는 발광 소자를 포함하는 서브 화소; 및
    상기 기판 상에 제공되는 적어도 하나의 센서 트랜지스터를 포함하는 센서 회로 및 상기 센서 회로에 전기적으로 연결되는 수광 소자를 포함하는 광 감지 화소를 포함하고,
    상기 서브 화소는 상기 발광 소자로부터 광이 방출되는 발광 영역을 포함하며,
    상기 광 감지 화소는 상기 광을 수광하는 수광 영역을 포함하고,
    상기 발광 영역과 상기 수광 영역은 상기 기판 상에서 이격되어 배치되며,
    상기 발광 영역과 상기 수광 영역은 다각형의 평면 형상을 가지며,
    상기 발광 영역의 형상과 상기 수광 영역의 형상은 상이한, 표시 장치.
  19. 제18 항에 있어서, 상기 발광 영역은 육각형의 평면 형상을 가지며, 상기 수광 영역은 사각형의 평면 형상을 가지는, 표시 장치.
  20. 제19 항에 있어서, 상기 수광 영역은 정사각형의 평면 형상을 가지는, 표시 장치.
KR1020220043445A 2022-04-07 2022-04-07 표시 장치 KR20230144689A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220043445A KR20230144689A (ko) 2022-04-07 2022-04-07 표시 장치
US18/161,029 US20230329020A1 (en) 2022-04-07 2023-01-27 Display device including photo-sensing pixels
CN202310350724.8A CN116896958A (zh) 2022-04-07 2023-04-04 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220043445A KR20230144689A (ko) 2022-04-07 2022-04-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20230144689A true KR20230144689A (ko) 2023-10-17

Family

ID=88239229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220043445A KR20230144689A (ko) 2022-04-07 2022-04-07 표시 장치

Country Status (3)

Country Link
US (1) US20230329020A1 (ko)
KR (1) KR20230144689A (ko)
CN (1) CN116896958A (ko)

Also Published As

Publication number Publication date
US20230329020A1 (en) 2023-10-12
CN116896958A (zh) 2023-10-17

Similar Documents

Publication Publication Date Title
US11348985B2 (en) Display panel
US11069761B2 (en) Display panel and display apparatus including the same
US11730010B2 (en) Display device with island-shape spacers in non-display area
EP3822959A2 (en) Display apparatus
CN111725257A (zh) 显示面板
US20230269983A1 (en) Display device
US20240057386A1 (en) Display panel and display apparatus including the same
CN114639704A (zh) 显示面板
CN114203769A (zh) 显示设备及制造该显示设备的方法
CN112582450A (zh) 显示装置及其制造方法
CN216749904U (zh) 显示装置
CN115942831A (zh) 显示装置
US11659744B2 (en) Display panel and display apparatus including the same
KR20230144689A (ko) 표시 장치
CN219660311U (zh) 显示装置
EP4163770A1 (en) Display device
KR20230152228A (ko) 표시 장치
KR20240054457A (ko) 표시 장치
KR20210084743A (ko) 디스플레이 장치
CN217405430U (zh) 显示装置
US20230389397A1 (en) Display apparatus and electronic apparatus including the same
US20240237429A1 (en) Display panel
US20220158127A1 (en) Display panel and electronic device
KR20240055973A (ko) 표시 장치