KR20230143639A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230143639A
KR20230143639A KR1020220042000A KR20220042000A KR20230143639A KR 20230143639 A KR20230143639 A KR 20230143639A KR 1020220042000 A KR1020220042000 A KR 1020220042000A KR 20220042000 A KR20220042000 A KR 20220042000A KR 20230143639 A KR20230143639 A KR 20230143639A
Authority
KR
South Korea
Prior art keywords
layer
disposed
light
electrode
area
Prior art date
Application number
KR1020220042000A
Other languages
English (en)
Inventor
김일남
문승현
양동욱
이현대
조강빈
차고은
황희철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220042000A priority Critical patent/KR20230143639A/ko
Priority to US18/093,914 priority patent/US20230320168A1/en
Priority to CN202320495619.9U priority patent/CN219679165U/zh
Publication of KR20230143639A publication Critical patent/KR20230143639A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/854—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 활성 영역 및 상기 활성 영역의 주변에 배치되는 제1 비활성 영역을 포함하는 기판, 상기 활성 영역에 배치되며, 광을 발광하는 복수의 화소들, 상기 활성 영역에 배치되며, 입사되는 광을 감지하는 복수의 광 센서들, 상기 제1 비활성 영역에 배치되며, 광을 발광하는 광원부, 상기 복수의 화소들, 상기 복수의 광 센서들 및 상기 광원부 상에 배치되는 봉지층, 및 상기 제1 비활성 영역에서 상기 봉지층 상에 배치되며, 복수의 홀들을 갖는 산란 패턴층을 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 스마트 워치 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다.
최근에는 디스플레이 패널에 화상을 표시하기 위한 화소들과 터치 인식 또는 지문 인식을 위한 광 센서들을 일체화하는 기술에 관한 연구와 개발이 진행되고 있다.
본 발명이 해결하고자 하는 과제는 광 센서의 광원으로 기능하는 광원부를 비활성 영역에 배치함으로써 화소와 광 센서의 배치 영역을 확보할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역 및 상기 활성 영역의 주변에 배치되는 제1 비활성 영역을 포함하는 기판, 상기 활성 영역에 배치되며, 광을 발광하는 복수의 화소들, 상기 활성 영역에 배치되며, 입사되는 광을 감지하는 복수의 광 센서들, 상기 제1 비활성 영역에 배치되며, 광을 발광하는 광원부, 상기 복수의 화소들, 상기 복수의 광 센서들 및 상기 광원부 상에 배치되는 봉지층, 및 상기 제1 비활성 영역에서 상기 봉지층 상에 배치되며, 복수의 홀들을 갖는 산란 패턴층을 포함한다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 활성 영역 및 상기 활성 영역의 주변에 배치되는 제1 비활성 영역을 포함하는 기판, 상기 활성 영역에 배치되며, 광을 발광하는 복수의 화소들, 상기 활성 영역에 배치되며, 입사되는 광을 감지하는 복수의 광 센서들, 상기 제1 비활성 영역에 배치되며, 광을 발광하는 광원부 및 상기 복수의 화소들, 상기 복수의 광 센서들 및 상기 광원부 상에 배치되는 봉지층을 포함하고, 상기 복수의 화소들은 가시광선 파장 대역의 광을 발광하고, 상기 광원부는 상기 복수의 화소들과 상이한 파장 대역의 광을 발광한다.
상기 다른 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 화소 전극, 감지 전극, 및 제1 전극, 상기 화소 전극, 상기 감지 전극, 및 상기 제1 전극을 노출하는 화소 정의막, 상기 화소 전극 상에 배치되는 제1 발광층, 상기 감지 전극 상에 배치되는 광전 변환층, 상기 제1 전극 상에 배치되는 제2 발광층 및 상기 제1 발광층, 상기 광전 변환층, 상기 제2 발광층, 및 상기 화소 정의막에 배치되는 공통 전극을 포함하고, 상기 제2 발광층은 상기 제1 발광층과 상이한 물질을 포함한다.
실시예들에 따른 표시 장치에 의하면, 광 센서의 광원으로 기능하는 광원부를 비활성 영역에 배치함으로써 화소와 광 센서의 배치 영역을 확보할 수 있으므로 화상을 표시하는 해상도와 광 감지 정확도가 저하되는 것을 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1과 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 3은 일 실시예에 따라 도 2의 I-I'를 절단한 단면도이다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면 배치도이다.
도 5는 일 실시예에 따른 표시 패널의 화소 및 광 센서를 보여주는 회로도이다.
도 6은 일 실시예에 따른 표시 패널의 터치 감지층의 개략적인 평면 배치도이다.
도 7은 일 실시예에 따른 터치 감지층의 터치 전극을 확대한 평면도이다.
도 8은 도 7의 II-II'를 절단한 단면도의 일 예이다.
도 9는 도 4의 A-A'를 절단한 단면도의 일 예이다.
도 10은 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다.
도 11은 도 10의 B 영역을 확대한 단면도이다.
도 12는 도 10의 C 영역을 확대한 단면도이다.
도 13은 또 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다.
도 14는 도 13의 D 영역을 확대한 단면도이다.
도 15는 또 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다.
도 16은 도 15의 E 영역을 확대한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1과 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 1 및 도 2에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 표기되어 있다. 제1 방향(DR1)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 나란한 방향으로, 예를 들어 표시 장치(1)의 가로 방향일 수 있다. 제2 방향(DR2)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 접하는 타 변과 나란한 방향으로, 표시 장치(1)의 세로 방향일 수 있다. 이하에서 설명의 편의를 위해 제1 방향(DR1)의 일 측은 평면도상 우측 방향을, 제1 방향(DR1)의 타 측은 평면도상 좌측 방향을 지칭하고, 제2 방향(DR2)의 일 측은 평면도상 상측 방향을, 제2 방향(DR2)의 타 측은 편면도상 하측 방향을 각각 지칭하는 것으로 한다. 제3 방향(DR3)은 표시 장치(1)의 두께 방향일수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 의미하는 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면” 은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, “배면” 은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
도 1을 참조하면, 표시 장치(1)는 표시 화면을 제공하는 다양한 전자장치가 그에 포함될 수 있다. 표시 장치(1)의 예는, 이에 제한되는 것은 아니지만, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 표시 장치(1)의 대표적인 예로 스마트 폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.
표시 장치(1)는 표시 패널(10), 표시 구동 회로(20), 회로 보드(30), 및 리드 아웃 회로(40)를 포함할 수 있다.
표시 장치(1)는 활성 영역(AAR)과 비활성 영역(NAR)을 갖는 표시 패널(10)을 포함한다. 활성 영역(AAR)은 화면이 표시되는 표시 영역을 포함한다. 활성 영역(AAR)은 표시 영역과 완전히 중첩될 수 있다. 표시 영역에는 영상을 표시하는 복수의 화소(PX)가 배치될 수 있다. 각 화소(PX)는 발광 소자(도 5의 'LEL')를 포함할 수 있다.
또한, 활성 영역(AAR)은 지문 감지 영역을 더 포함한다. 지문 감지 영역은 광에 반응하는 영역으로, 입사광의 광량이나 파장 등을 감지하도록 구성된 영역이다. 지문 감지 영역은 표시 영역과 중첩할 수 있다. 예를 들어, 지문 감지 영역은 활성 영역(AAR)과 완전히 동일한 영역으로 정의될 수 있다. 이 경우, 활성 영역(AAR)의 전면이 지문 감지를 위한 영역으로 활용될 수 있다. 지문 감지 영역에는 광에 반응하는 복수의 광 센서(PS)들이 배치될 수 있다. 각 광 센서(PS)는 입사되는 광을 감지하여 이를 전기적인 신호로 변환하는 광전 변환 소자(도 5의 'PD')를 포함할 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있으나, 이에 제한되지 않는다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)에는 표시 구동 회로(20)가 배치될 수 있다. 표시 구동 회로(20)는 복수의 화소(PX) 및/또는 복수의 광 센서(PS)를 구동하는 신호들과 전압들을 출력할 수 있다. 표시 구동 회로(20)는 집적 회로(Integrated Circuit, IC)로 형성되어 표시 패널(10) 상에 실장될 수 있다. 비활성 영역(NAR)에는 표시 구동 회로(20)와 활성 영역(AAR)간 신호를 전달하는 신호 배선들이 더 배치될 수 있다.
또한, 비활성 영역(NAR)에는 리드 아웃 회로(40)가 배치될 수 있다. 리드 아웃 회로(40)는 신호 배선을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10)의 비활성 영역(NAR) 상에 부착될 수도 있다.
회로 보드(30)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(10)의 일 단에 부착될 수 있다. 회로 보드(30)의 리드 배선들은 표시 패널(10)의 표시 패드(도 2의 'DP')들에 전기적으로 연결될 수 있다. 회로 보드(30)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board) 또는 칩 온 필름 (Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
도 2를 참조하면, 비활성 영역(NAR)은 제1 비활성 영역(NAR1)과 제2 비활성 영역(NAR2)을 포함할 수 있다. 제1 비활성 영역(NAR1)은 활성 영역(AAR)을 둘러싸도록 배치될 수 있다. 제2 비활성 영역(NAR2)은 제1 비활성 영역(NAR1)보다 외측에 배치될 수 있다.
제1 비활성 영역(NAR1)과 제2 비활성 영역(NAR2) 사이에는 댐 영역(DAMA)이 배치될 수 있다. 댐 영역(DAMA)은 활성 영역(AAR)와 제1 비활성 영역(NAR1)을 둘러싸도록 배치될 수 있다. 댐 영역(DAMA)은 활성 영역(AAR)의 발광 소자들을 봉지하기 위한 봉지층(도 9의 'TFEL')의 봉지 유기막(TFE2)이 넘치는 것을 방지하기 위한 댐(도 9의 'DAM')이 배치되는 영역일 수 있다.
제1 비활성 영역(NAR1)에는 광 센서(PS)의 광원으로 기능하는 발광부(도 3의 '300')가 배치되는 영역일 수 있다. 제2 비활성 영역(NAR2)은 봉지층(TFEL)의 제1 봉지 무기막(TFE1)과 제2 봉지 무기막(TFE3)이 접촉하는 무기 봉지 영역을 포함할 수 있다. 제2 비활성 영역(NAR2)에는 무기막만이 배치되고 유기막이 배치되지 않는 영역일 수 있다.
도 3은 도 2의 I-I'를 절단한 단면도의 일 예이다.
도 3을 참조하면, 표시 패널(10)은 기판(SUB), 기판(SUB) 상에 배치된 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFEL), 및 터치 감지층(TSL)을 포함할 수 있다. 본 실시예에 따른 표시 장치(1_1)는 표시 패널(10) 상에 배치되는 반사 방지층(RPL) 및 윈도우(WDL)를 더 포함할 수 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 기판(SUB)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다.
기판(SUB) 상에 배치되는 박막 트랜지스터층(TFTL)은 화소(PX) 및 광 센서(PS)를 구동하는 복수의 박막 트랜지스터와 복수의 표시 신호선, 복수의 리드 아웃 배선을 포함할 수 있다. 상기 복수의 표시 신호선은 상기 각 화소에 스캔 신호를 전달하는 스캔 라인 및 데이터 신호를 전달하는 데이터 라인을 포함할 수 있다. 복수의 리드 아웃 배선은 각 광 센서로부터 발생한 감지 전류를 전달할 수 있다.
박막 트랜지스터층(TFTL)의 일면 상에 배치되는 발광 소자층(EML)은 활성 영역(AAR)에 배치되어 광을 발광하는 화소(PX)의 발광 소자(도 5의 'EL')들 및 광 센서(PS)의 광전 변환 소자(도 5의 'PD')들을 포함할 수 있다. 발광 소자층(EML)은 제1 비활성 영역(NAR1)에 배치되어 광을 발광하는 광원부(300)를 포함할 수 있다.
발광 소자(LEL)들 각각은 박막 트랜지스터층(TFTL)으로부터 인가되는 애노드 전압과 캐소드 전압에 따라 소정의 휘도로 발광할 수 있다. 광전 변환 소자(PD)들 각각은 입사된 광에 비례하여 광 전하를 생성할 수 있다. 광전 변환 소자(PD)에 입사되는 광은 적외선 파장 대역의 광일 수 있다. 축적된 광 전하는 박막 트랜지스터층(TFTL)으로부터 인가되는 애노드 전압과 캐소드 전압에 따라 센싱에 필요한 전기적 신호로 변환될 수 있다. 광원부(300)는 표시 구동 회로(20)로부터 연결된 광원 전압 라인에 인가되는 광원 전압과 캐소드 전압에 따라 소정의 광을 발광할 수 있다. 예를 들어, 광원부(300)는 애노드 전극, 유기 발광층, 및 캐소드 전극을 포함한 소자로 형성될 수 있다. 광원부(300)는 적외선 파장 대의 광을 발광할 수 있으나 이에 제한되지 않는다.
발광 소자층(EML)의 상부에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 발광 소자층(EML)의 발광 소자들에 수분이나 산소가 침투하는 것을 방지하기 위해 무기막 또는 유기막의 적층막을 포함할 수 있다. 봉지층(TFEL)의 유기막은 댐 영역(DAMA)의 댐에 의해 넘치지 않을 수 있다. 봉지층(TFEL)의 무기막들은 제2 비활성 영역(NAR2)에서 접촉할 수 있다.
봉지층(TFEL) 상부에는 터치 감지층(TSL)이 배치될 수 있다. 터치 감지층(TSL)은 사용자의 터치를 감지하기 위한 복수의 터치 전극(SE)들 및 복수의 신호 배선(도 6의 'TL', 'RL')을 포함할 수 있다. 터치 전극(SE)들은 활성 영역(AAR)에 배치될 수 있다.
제1 비활성 영역(NAR1)에 배치된 봉지층(TFEL) 상부에는 터치 감지층(TSL)과 동일한 층으로 형성되는 제1 산란 패턴층(200)이 배치될 수 있다. 제1 산란 패턴층(200)은 터치 전극(SE)과 동일한 물질 및 동일한 공정으로 형성되는 금속 패턴(MP)들을 포함할 수 있다. 제1 산란 패턴층(200)은 복수의 제1 홀(H1)들을 포함하고, 금속 패턴(MP)들은 제1 홀(H1)에 의해 이격 배치될 수 있다. 제1 산란 패턴층(200)은 광원부(300)와 제3 방향(DR3)으로 중첩할 수 있다.
터치 감지층(TSL) 상부에는 반사 방지층(RPL)이 배치될 수 있다. 반사 방지층(RPL)은 외부 광 반사로 인한 표시 패널(10)의 화상 시인성 저하를 방지하는 역할을 할 수 있다. 반사 방지층(RPL)은 선편광판과 같은 위상지연필름을 포함할 수 있다.
반사 방지층(RPL) 상부에는 윈도우(WDL)가 배치될 수 있다. 윈도우(WDL)는 광학 접착층(OCL)의 상부에 배치되어 표시 장치(1_1)의 구성을 보호하는 보호 부재일 수 있다. 윈도우(WDL)는 유리나 플라스틱일 수 있다. 윈도우(WDL)는 광학 투명 접착제 등에 의해 반사 방지층(RPL) 상에 부착될 수 있다.
한편, 도 3은 표시 장치(1_1)의 윈도우(WDL) 상에 사용자의 손가락이 접촉된 상태를 보여주는 단면도로, 손가락 지문(F)은 특정 패턴을 가지는 융선(RID)과 융선(RID) 사이의 골(VAL)들로 이루어진다
광원부(300)에서 출력된 광(Lt1, Lt2, Lr1, Lr2)은 윈도우(WDL)의 상면으로 투과되거나, 윈도우(WDL)의 상면에서 전반사될 수 있다. 윈도우(WDL)의 상면에서 전반사되는 광(Lr1, Lr2)은 골(VAL)과 융선(RID)에 의해서 반사될 수 있다. 이 경우, 지문(F)의 융선(RID) 부분은 윈도우(WDL)의 상면에 접촉하는 반면, 지문(F)의 골(VAL) 부분은 윈도우(WDL)에 접촉되지 않는다. 이에 따라, 지문(F)의 융선(RID)에서 반사되는 광인 제1 전반사 광(Lr1)의 광량과 골(VAL)에서 반사되는 광인 제2 전반사 광(Lr2)의 광량은 상이할 수 있다. 이에 따라, 반사되는 광, 즉, 광 센서(PS)에 입사되는 광이 갖는 광량의 차이에 기초하여 지문(F)의 융선(RID) 부분 및 골(VAL) 부분이 도출될 수 있다. 광 센서(PS)는 상기 광량의 차이에 따라 전기적 신호(즉, 광전류)를 출력하므로, 손가락의 지문(F) 패턴을 식별할 수 있다.
한편, 제1 산란 패턴층(200)은 광원부(300)에서 출력된 광(Lt1, Lt2, Lr1, Lr2) 중 윈도우(WDL)로 투과하는 투과광(Lt1, Lt2)의 광량을 감소시킬 수 있다. 제1 산란 패턴층(200)의 금속 패턴(MP)들은 투과광(Lt1, Lt2)을 산란시킬 수 있다. 이에 따라, 금속 패턴(MP)에 의해 산란된 광은 전반사되어, 전반사 광(Lr1, Lr2)의 광량이 증가할 수 있다. 전반사 광(Lr1, Lr2)은 광 센서(PS)의 전기적 신호 형성에 기여하므로 표시 장치(1_1)의 지문 감지 정확도가 증가할 수 있다.
한편, 투과광(Lt1, Lt2) 중 윈도우(WDL)의 상면을 수직으로 투과하는 제2 투과광(Lt2)과 일정 각도를 가지고 윈도우(WDL)의 상면을 투과하는 제1 투과광(Lt1)을 포함할 수 있다. 도시하지는 않았으나. 윈도우(WDL)의 측면에 제1 투과광(Lt1)을 반사시킬 수 있는 반사체를 배치하는 경우 제1 투과광(Lt1) 또한 전반사에 기여하는 광으로 변경될 수 있다. 이에 따라, 표시 장치(1_1)의 지문 감지 정확도가 증가할 수 있다.
도 4는 일 실시예에 따른 표시 패널의 개략적인 평면 배치도이다.
도 4를 참조하면, 표시 패널(10)의 활성 영역(AAR)에는 복수의 화소(PX)들과 복수의 광 센서(PS)들에 연결되는 스캔 라인(SL)들과 전원 전압 라인(VL)들, 복수의 화소(PX)들에 연결되는 발광 제어 라인(EL)들과 데이터 라인(DL)들, 및 복수의 광 센서(PS)에 접속되는 리드 아웃 라인(ROL)들이 배치될 수 있다.
스캔 라인(SL)은 스캔 구동부(SDC)로부터 수신된 스캔 신호를 복수의 화소(PX)와 복수의 광 센서(PS)에 공급할 수 있다. 스캔 라인(SL)은 제1 방향(DR1)으로 연장될 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다.
발광 제어 라인(EL)은 스캔 구동부(SDC)로부터 수신된 발광 제어 신호를 복수의 화소(PX)에 공급할 수 있다. 발광 제어 라인(EL)은 제1 방향(DR1)으로 연장될 수 있고, 제2 방향(DR2)으로 서로 이격될 수 있다.
데이터 라인(DL)은 표시 구동 회로(20)로부터 수신된 데이터 전압을 복수의 화소(PX)에 공급할 수 있다. 데이터 라인(DL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
전원 전압 라인(VL)은 표시 구동 회로(20)로부터 수신된 전원 전압을 복수의 화소(PX)와 복수의 광 센서(PS)에 공급할 수 있다. 여기서, 전원 전압은 구동 전원 전압(ELVDD), 공통 전압(ELVSS), 및 초기화 제1 초기화 전압(VINT), 및 제2 초기화 전압(VAINT) 중 적어도 하나일 수 있다. 구동 전원 전압(ELVDD)은 발광 소자 및 광전 변환 소자의 구동을 위한 고전위 전압일 수 있고, 공통 전압(ELVSS)은 발광 소자 및 광전 변환 소자의 구동을 위한 저전위 전압일 수 있다. 전원 전압 라인(VL)은 활성 영역(AAR)에서 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격되며, 비활성 영역(NAR)에서 서로 연결될 수 있다.
리드 아웃 라인(ROL)은 외부 광에 따라 광 센서(PS)에 생성된 감지 전류를 리드 아웃 회로(도 1의 '40')에 공급할 수 있다. 리드 아웃 라인(ROL)은 제2 방향(DR2)으로 연장될 수 있고, 제1 방향(DR1)으로 서로 이격될 수 있다.
표시 패널(10)의 비활성 영역(NAR)은 스캔 구동부(SDC), 광원부(300), 광원 전압 라인(IRL), 및 표시 구동 회로(20)를 포함할 수 있다.
스캔 구동부(SDC)와 광원부(300)는 댐 영역(DAMA)과 활성 영역(AAR)의 제1 비활성 영역(NAR1)에 배치될 수 있다.
스캔 구동부(SDC)는 활성 영역(AAR)의 일 측(예를 들어, 좌측)에 배치될 수 있으나, 이에 한정되지 않는다. 스캔 구동부(SDC)는 표시 구동 회로(20)로부터 스캔 제어 신호를 입력받고, 복수의 스캔 신호를 생성하여 복수의 스캔 라인(SL)들에 출력할 수 있다.
광원부(300)는 스캔 구동부(SDC)와 제3 방향(DR3)으로 중첩할 수 있다. 예를 들어, 도 9를 참조하면 발광 소자층(EML)은 광원부(300)를 포함하며, 박막 트랜지스터층(TFTL)은 광원부(300) 하부에 배치된 스캔 구동부(SDC)의 스캔 트랜지스터(SCT)를 포함할 수 있다. 광원부(300)는 활성 영역(AAR)의 주변의 베젤 영역에 배치될 수 있다. 광원부(300)는 활성 영역(AAR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있으나, 이에 제한되지 않는다. 예를 들어, 광원부(300)는 활성 영역(AAR)의 일 측(예를 들어, 좌측)에 배치될 수 있다.
광원 전압 라인(IRL)은 표시 구동 회로(20)로부터 수신된 광원 전압을 광원부(300)에 공급할 수 있다. 광원 전압 라인(IRL)은 제2 방향(DR2)으로 연장되나 이에 제한되지 않는다. 광원 전압 라인(IRL)은 광원부(300)의 제1 전극(도 9의 '310')에 연결되어 광원 전압을 인가할 수 있다.
표시 구동 회로(20)는 표시 패널(10)을 구동하기 위한 신호들과 전압들을 출력할 수 있다. 표시 구동 회로(20)는 데이터 전압을 데이터 라인(DL)에 공급할 수 있다. 데이터 전압은 복수의 화소(PX)에 공급될 수 있고, 복수의 화소(PX)의 휘도를 결정할 수 있다.
도시하지 않았으나, 비활성 영역(NAR)은 리드 아웃 회로를 포함할 수 있다. 리드 아웃 회로는 리드 아웃 라인(ROL)을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에서 감지된 전류의 크기에 따라 지문 감지 데이터를 생성하여 메인 프로세서로 전송할 수 있다.
표시 패널(10)의 비활성 영역(NAR)은 복수의 표시 패드(DP)들을 포함하는 표시 패드부(DPD)를 포함할 수 있다. 표시 패드부(DPD)는 회로 보드(30)에 전기적으로 연결될 수 있다.
도 5는 일 실시예에 따른 표시 패널의 화소 및 광 센서를 보여주는 회로도이다.
도 5에서는 제k 스캔 초기화 라인(GILk), 제k 스캔 기입 라인(GWLk), 제k 스캔 제어 라인(GCLk), 제k-1 스캔 기입 라인(GWLk-1), 및 제j 데이터 라인(DLj)에 연결된 화소(PX)와 제k 스캔 기입 라인(GWLk), 제k 리셋 제어 라인(RSTLk), 및 제q 리드 아웃 라인(ROLq)에 연결된 광 센서(PS)의 회로도를 예시하였다.
화소(PX)는 발광 소자(Light Emitting Element, LEL) 및 발광 소자(LEL)의 발광량을 제어하는 화소 구동부를 포함할 수 있다. 화소 구동부는 구동 트랜지스터(DT), 복수의 스위치 소자들, 및 제1 커패시터(Cst)를 포함할 수 있다. 스위치 소자들은 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6)을 포함한다. 화소 구동부는 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL), 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL), 제1 초기화 전압(VINT)이 인가되는 제1 초기화 전압 라인(VIL1), 및 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vgs)과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
Figure pat00001
수학식 1에서, Isd는 구동 전류로서, 구동 트랜지스터(DT)의 채널을 통해 흐르는 소스-드레인 전류, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터의 제1 전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(LEL)는 구동 전류(Isd)에 따라 발광한다. 구동 전류(Isd)가 클수록 발광 소자(LEL)의 발광량은 커질 수 있다.
발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 발광 소자(LEL)가 무기 발광 소자인 경우, 마이크로 발광 다이오드(micro light emitting diode) 또는 나노 발광 다이오드(nano light emitting diode)를 포함할 수 있다. 도 8에서 발광 소자(LEL)의 애노드 전극은 화소 전극(170)에 대응되며, 캐소드 전극은 공통 전극(190)에 대응된다.
발광 소자(LEL)의 애노드 전극은 제5 트랜지스터(T5)의 제2 전극과 제6 트랜지스터(T6)의 제1 전극에 연결되며, 캐소드 전극은 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
제1 트랜지스터(T1)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제j 데이터 라인(DLj)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 제1 전극에는 제j 데이터 라인(DLj)의 데이터 전압이 인가될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제j 데이터 라인(DLj)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제2 트랜지스터(T2)는 제k 스캔 제어 라인(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 연결시킨다. 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 연결되는 경우, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2 트랜지스터(T2)의 게이트 전극은 제k 스캔 제어 라인(GCLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제2 전극에 연결될 수 있다.
제3 트랜지스터(T3)는 제k 스캔 초기화 라인(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극을 제1 초기화 전압 라인(VIL1)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제1 초기화 전압 라인(VIL1)의 제1 초기화 전압(VINT1)이 인가될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제k 스캔 초기화 라인(GILk)에 연결되고, 제1 전극은 제1 초기화 전압 라인(VIL1)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결될 수 있다.
제4 트랜지스터(T4)는 제k 발광 제어 라인(ELk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL)에 연결시킨다. 제4 트랜지스터(T4)의 게이트 전극은 제k 발광 제어 라인(ELk)에 연결되고, 제1 전극은 구동 전압 라인(VDL)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제5 트랜지스터(T5)는 제k 발광 제어 라인(ELk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극을 발광 소자(LEL)의 애노드 전극에 연결시킨다. 제5 트랜지스터(T5)의 게이트 전극은 제k 발광 제어 라인(ELk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 발광 소자(LEL)의 애노드 전극에 연결될 수 있다.
제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 모두 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따른 구동 트랜지스터(DT)의 구동 전류(Isd)가 발광 소자(LEL)로 흐를 수 있다.
제6 트랜지스터(T6)는 제k-1 스캔 기입 라인(GWLk-1)의 제k-1 스캔 신호에 의해 턴-온되어 발광 소자(LEL)의 애노드 전극을 제2 초기화 전압 라인(VIL2)에 연결시킨다. 발광 소자(LEL)의 애노드 전극에는 제2 초기화 전압 라인(VIL2)의 제2 초기화 전압(VAINT)이 인가될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제k-1 스캔 기입 라인(GWLk-1)에 연결되고, 제1 전극은 발광 소자(LEL)의 애노드 전극에 연결되며, 제2 전극은 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
제1 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 구동 전압 라인(VDL) 사이에 형성된다. 제1 커패시터(Cst)의 제1 커패시터 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 제2 커패시터 전극은 구동 전압 라인(VDL)에 연결될 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6) 각각의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 트랜지스터(T2)와 제3 트랜지스터(T3) 각각의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6)은 P 타입 MOSFET으로 형성되고, 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 N 타입 MOSFET으로 형성될 수도 있다.
복수의 광 센서(PS) 각각은 광전 변환 소자(PD) 및 광전 변환 소자(PD)의 광전류에 따라 감지 전류를 제어하는 감지 구동부를 포함할 수 있다. 감지 구동부는 광전 변환 소자(PD)로부터 생성된 감지 전류를 제어하기 위한 복수의 감지 트랜지스터들(LT1, LT2, LT3)을 포함한다. 감지 구동부는 리셋 전압(Vrst)이 인가되는 리셋 전압 라인(VRL), 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2), 및 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
광전 변환 소자(PD)들 각각은 감지 애노드 전극, 감지 캐소드 전극, 및 감지 애노드 전극과 감지 캐소드 전극 사이에 배치된 광전 변환층을 포함하는 포토 다이오드일 수 있다. 광전 변환 소자(PD)들 각각은 외부에서 입사된 광을 전기적 신호로 전환할 수 있다. 광전 변환 소자(PD)는 pn 형 또는 pin 형의 무기 물질로 형성되는 무기 포토 다이오드, 또는 포토 트랜지스터일 수 있다. 또는, 도우너 이온(donor ion)을 생성하는 전자 공여 물질 및 액셉트 이온(acceptor ion)을 생성하는 전자 수용 물질을 포함하는 유기 포토 다이오드일 수도 있다. 도 8에서 광전 변환 소자(PD)의 감지 애노드 전극은 감지 전극(180)에 대응되며, 감지 캐소드 전극은 공통 전극(190)에 대응된다.
광전 변환 소자(PD)가 외부 광에 노출된 경우 광전하들을 생성할 수 있고, 생성된 광전하들은 광전 변환 소자(PD)의 감지 애노드 전극에 축적될 수 있다. 이 경우, 감지 애노드 전극과 전기적으로 연결된 제1 노드(N1)의 전압은 증가할 수 있다. 제1 및 제3 감지 트랜지스터(LT1, LT3)의 턴-온에 따라 광전 변환 소자(PD)와 제q 리드 아웃 라인(ROLq)이 접속되는 경우, 전하가 축적된 제1 노드(N1)의 전압에 비례하여 제q 리드 아웃 라인(ROLq)과 제3 감지 트랜지스터(LT3) 사이의 제3 노드(N3)에 감지 전압이 축적될 수 있다.
제1 감지 트랜지스터(LT1)는 게이트 전극에 인가되는 제1 노드(N1)의 전압에 의해 턴-온되어 제2 초기화 전압 라인(VIL2)과 제3 감지 트랜지스터(LT3)의 제2 전극을 연결시킬 수 있다. 제1 감지 트랜지스터(LT1)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결되며, 제2 전극은 제3 감지 트랜지스터(LT3)의 제1 전극에 연결될 수 있다. 제1 감지 트랜지스터(LT1)는 게이트 전극으로 입력되는 제1 노드(N1)의 전하량에 비례하여 소스-드레인 전류를 발생시키는 소스 팔로워 증폭기(source follower amplifier)일 수 있다. 한편, 제1 감지 트랜지스터(LT1)의 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결된 것으로 예시하였지만 이에 한정되지 않고 구동 전압 라인(VDL) 또는 제1 초기화 전압 라인(VIL1)에 연결될 수도 있다.
제2 감지 트랜지스터(LT2)는 제k 리셋 제어 라인(RSTLk)의 제k 리셋 제어 신호에 의해 턴-온되어 제1 노드(N1)를 리셋 전압(Vrst)을 인가하는 리셋 전압 라인(VRL)에 연결시킬 수 있다. 제2 감지 트랜지스터(LT2)의 게이트 전극은 제k 리셋 제어 라인(RSTLk)에 연결되고, 제1 전극은 리셋 전압 라인(VRL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.
제3 감지 트랜지스터(LT3)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제1 감지 트랜지스터(LT1)의 제2 전극과 제q 리드 아웃 라인(ROLq)을 연결시킬 수 있다. 제3 감지 트랜지스터(LT3)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제1 감지 트랜지스터(LT1)의 제2 전극에 연결되고, 제2 전극은 제3 노드(N3) 및 제q 리드 아웃 라인(ROLq)에 연결될 수 있다.
제1 내지 제3 감지 트랜지스터들(LT1, LT2, LT3) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 감지 트랜지스터(LT2)의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)는 P 타입 MOSFET으로 형성되고, 제2 감지 트랜지스터(LT2)는 N 타입 MOSFET으로 형성될 수도 있다.
도 6은 일 실시예에 따른 표시 패널의 터치 감지층의 개략적인 평면 배치도이다.
도 6을 참조하면, 터치 감지층(TSL)은 사용자의 터치를 감지하는 터치 감지 영역과 터치 감지 영역의 주변에 배치되는 터치 주변 영역을 포함한다. 터치 감지 영역은 상술한 활성 영역(AAR)에 대응되며, 터치 주변 영역은 상술한 비활성 영역(NAR)에 대응될 수 있다.
활성 영역(AAR)은 복수의 터치 전극(SE)들을 포함할 수 있다. 복수의 터치 전극(SE)들은 두 종류의 전극들, 예를 들어 구동 전극(TE)들과 감지 전극(RE)들을 포함하여 구동 전극(TE)들에 터치 구동 신호를 인가한 후 감지 전극(RE)들을 통해 단위 감지 영역(SUT)의 상호 정전 용량(mutual capacitance)의 차지 변화량을 감지할 수 있으나, 이에 제한되지 않는다.
터치 감지층(TSL)는 복수의 구동 전극(TE)들, 복수의 감지 전극(RE)들, 복수의 구동 배선(TL)들, 복수의 감지 배선(RL)들을 포함할 수 있다.
복수의 구동 전극(TE)들은 제2 방향(DR2)으로 전기적으로 연결되며, 제1 방향(DR1)으로 이격될 수 있다. 제2 방향(DR2)에서 서로 이웃하는 구동 전극(TE)들은 제1 연결부(CP1)를 통해 서로 연결될 수 있다.
복수의 감지 전극(RE)들은 제1 방향(DR1)으로 전기적으로 연결되며, 제2 방향(DR2)으로 이격될 수 있다. 제1 방향(DR1)에서 서로 이웃하는 감지 전극(RE)들은 제2 연결부(CP2)를을 통해 서로 연결될 수 있다.
본 실시예에 따른 터치 감지층(TSL)에서, 복수의 구동 전극(TE)들, 제2 연결부(CP2), 복수의 감지 전극(RE)들은 제1 연결부(CP1)와 상이한 터치 도전층에 배치되기 때문에, 교차 영역들에서 전기적으로 절연될 수 있다.
복수의 신호 배선들은 비활성 영역(NAR)에 배치될 수 있다. 복수의 신호 배선들은 복수의 구동 전극(TE)들 각각에 연결되는 복수의 구동 배선(TL)들과 복수의 감지 전극(RE)들 각각에 연결되는 복수의 감지 배선(RL)들을 포함할 수 있다.
복수의 구동 배선(TL)들은 제2 방향(DR2)으로 전기적으로 연결된 구동 전극(TE)들 중 일 측 단부에 배치된 구동 전극(TE)에 연결되는 제1 구동 배선(TL1), 및 타 측 단부에 배치된 구동 전극(TE)에 연결되는 제2 구동 배선(TL2)을 포함할 수 있다. 예를 들어, 제1 구동 배선(TL1)은 활성 영역(AAR)의 하측에서 구동 전극(TE)에 연결되고, 제2 구동 배선(TL2)은 활성 영역(AAR)의 상측에서 구동 전극(TE)에 연결될 수 있다. 제1 구동 배선(TL1)과 제2 구동 배선(TL2)은 재1 터치 패드부(TPD1)를 통해 터치 구동 회로에 연결될 수 있다.
복수의 감지 배선(RL)들은 제1 방향(DR1)으로 전기적으로 연결된 감지 전극(RE)들 중 일 측 단부에 배치된 감지 전극(RE)에 연결될 수 있다. 감지 배선(RL)들은 제2 터치 패드부(TPD2)를 통해 터치 구동 회로에 연결될 수 있다.
도 7은 일 실시예에 따른 터치 감지층의 터치 전극을 확대한 평면도이다.
도 7을 참조하면, 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차부들에서 전기적으로 분리되기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 제1 연결부(CP1)들을 통해 연결되고, 제1 방향(DR1)으로 서로 인접한 감지 전극(RE)들은 제2 연결부(CP2)를 통해 연결될 수 있다. 절연 교차를 위해 제1 연결부(CP1)는 감지 전극(RE) 및 구동 전극(TE)들과 상이한 층에 형성되며, 제1 컨택홀(CNT1)들을 통해 구동 전극(TE)들과 접속될 수 있다.
구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(CP1)들, 및 제2 연결부(CP2)는 평면 상 메쉬(mesh) 패턴으로 이루어질 수 있다. 다만 이에 한정되지 않고, 구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(CP1)들, 및 제2 연결부(CP2)는 투명한 도전층으로 이루어진 면형 패턴으로 형성될 수 있다. 각 메쉬 패턴들이 노출하는 메쉬 홀에는 화소의 발광 영역들 및 광 센서의 광 감지 영역들이 배치될 수 있다.
도 8은 도 7의 II-II'를 절단한 단면도의 일 예이다.
도 8을 참조하면, 기판(SUB) 상에는 배리어막(BR)이 배치될 수 있다. 배리어막(BR)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
배리어막(BR) 상에 배치되는 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 포함할 수 있다. 제1 박막 트랜지스터(TFT1)는 도 5의 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터(T1~T6) 중 하나일 수 있다. 제2 박막 트랜지스터(TFT2)는 도 5의 제1 내지 제3 감지 트랜지스터(LT1~LT3) 중 하나일 수 있다.
배리어막(BR) 상에는 복수의 박막 트랜지스터들(TFT1, TFT2)의 제1 액티브층이 배치될 수 있다. 제1 박막 트랜지스터(TFT1)의 제1 액티브층은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다.
제1 액티브층은 각각 채널 영역(A1, A2)과 불순물이 도핑되어 도전성을 갖는 소스 영역(S1, S2) 및 드레인 영역(D1, D2)을 포함할 수 있다. 채널 영역(A1, A2)은 기판(SUB)의 두께 방향인 제3 방향(DR3)에서 게이트 전극(G1, G2)과 중첩하는 영역일 수 있다. 소스 영역(S1, S2) 및 드레인 영역(D1, D2)은 게이트 전극(G1, G2)와 중첩하지 않는 영역일 수 있다.
제1 액티브층 상에는 제1 게이트 절연막(130)이 배치될 수 있다. 제1 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 게이트 절연막(130) 상에는 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)이 배치될 수 있다. 도면에서 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)이 서로 이격된 것으로 도시하였지만, 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)은 서로 연결될 수 있다. 제1 게이트 절연막(130) 상에는 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)이 배치될 수 있다. 제1 게이트 전극(G1), 제1 커패시터 전극(CE1), 및 제2 게이트 전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1) 및 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CE2)이 배치될 수 있다. 제2 커패시터 전극(CE2)은 제3 방향(DR3)에서 제1 박막 트랜지스터(TFT1)의 제1 커패시터 전극(CE1)과 중첩할 수 있다. 제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2) 사이에는 제1 커패시터가 형성될 수 있다. 제2 커패시터 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 상술한 제1 층간 절연막(141)과 동일한 물질을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 애노드 연결 전극(ANE11, ANE21)들이 배치될 수 있다. 제1 애노드 연결 전극(ANE11, ANE21)들은 각각 제1 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT1, TFT2)의 드레인 영역(D1, D2)에 연결될 수 있다. 제1 애노드 연결 전극(ANE11, ANE21)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANE11, ANE21)들 상에는 박막 트랜지스터(TFT1, TFT2)로 인한 단차를 평탄화하기 위한 제1 평탄화막(151)이 배치될 수 있다. 제1 평탄화막(151)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(151) 상에는 제2 애노드 연결 전극(ANE12, ANE22)들이 배치될 수 있다. 제2 애노드 연결 전극(ANE12, ANE22)들은 제1 평탄화막(151)을 관통하는 컨택홀을 통해 제1 애노드 연결 전극(ANE11, ANE21)들에 연결될 수 있다. 제2 애노드 연결 전극(ANE12, ANE22)들은 상술한 제1 애노드 연결 전극(ANE11, ANE21)들과 동일한 물질을 포함할 수 있다.
제2 애노드 연결 전극(ANE12, ANE22)들 상에는 제2 평탄화막(152)이 배치될 수 있다. 제2 평탄화막(152)은 상술한 제1 평탄화막(151)과 동일한 물질을 포함할 수 있다.
제2 평탄화막(152) 상에는 발광 소자층(EML)이 배치될 수 있다. 발광 소자층(EML)은 발광 소자(LEL), 광전 변환 소자(PD), 및 화소 정의막(160)을 포함할 수 있다. 발광 소자(LEL)는 화소 전극(170), 제1 발광층(175), 및 공통 전극(190)을 포함하고, 광전 변환 소자(PD)는 감지 전극(180), 광전 변환층(185), 및 공통 전극(190)을 포함할 수 있다. 발광 소자(LEL)들과 광전 변환 소자(PD)들은 공통 전극(190)을 공유할 수 있다.
제2 평탄화막(152) 상에는 발광 소자(LEL)의 화소 전극(170)이 배치될 수 있다. 화소 전극(170)은 각 화소(PX)마다 마련될 수 있다. 화소 전극(170)은 제2 평탄화막(152)을 관통하는 컨택홀을 통해 제2 애노드 연결 전극(ANE12)에 연결될 수 있다.
발광 소자(LEL)의 화소 전극(170)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, 적층막 구조, 예를 들어 인듐-주석-산화물(Indi㎛-Tin-Oxide: ITO), 인듐-아연-산화물(Indi㎛-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni)을 포함하는 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
또한, 제2 평탄화막(152) 상에는 광전 변환 소자(PD)의 감지 전극(180)이 배치될 수 있다. 감지 전극(180)은 각 광 센서(PS)마다 마련될 수 있다. 감지 전극(180)은 제2 평탄화막(152)을 관통하는 컨택홀을 통해 제2 애노드 연결 전극(ANE22)에 연결될 수 있다.
광전 변환 소자(PD)의 감지 전극(180)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
화소 전극(170) 및 감지 전극(180) 상에는 화소 정의막(160)이 배치될 수 있다. 화소 정의막(160)은 화소 전극(170)과 중첩하는 영역에 형성되어 화소 전극(170)을 노출시키는 개구를 형성할 수 있다. 상기 노출된 화소 전극(170)과 제1 발광층(175)이 중첩하는 영역은 각 화소(PX)의 발광 영역으로 정의될 수 있다.
또한, 화소 정의막(160)은 감지 전극(180)과 중첩하는 영역에 형성되어 감지 전극(180)을 노출시키는 개구를 형성할 수 있다. 상기 감지 전극(180)을 노출시키는 개구는 각 광 센서(PS)의 광전 변환층(185)이 형성되는 공간을 제공하며, 노출된 감지 전극(180)과 광전 변환층(185)이 중첩하는 영역은 광 감지 영역으로 정의될 수 있다.
화소 정의막(160)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다른 예로, 화소 정의막(160)은 실리콘 질화물 등과 같은 무기 물질을 포함할 수도 있다.
화소 정의막(160)의 개구가 노출하는 발광 소자(LEL)의 화소 전극(170) 상에는 제1 발광층(175)이 배치될 수 있다. 제1 발광층(175)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 각 화소(PX) 별로 적색, 녹색, 또는 청색의 광의 가시광선을 방출할 수 있다. 가시광선은 380㎚~780㎚의 파장에 해당할 수 있다. 제1 발광층(175)에서 방출된 광은 영상 표시에 기여할 수 있다.
제1 발광층(175)이 유기물로 형성되는 경우, 각 제1 발광층(175)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
화소 정의막(160)의 개구가 노출하는 광전 변환 소자(PD)의 감지 전극(180) 상에는 광전 변환층(185)이 배치될 수 있다. 광전 변환층(185)은 입사된 광에 비례하여 광 전하를 생성할 수 있다. 입사광은 도 9의 광원부(300)에서 출사되었다가 반사되어 진입한 광일 수 있다. 광전 변환층(185)에서 생성되어 축적된 전하는 센싱에 필요한 전기적 신호로 변환될 수 있다.
광전 변환층(185)은 전자 공여 물질 및 전자 수용 물질을 포함할 수 있다. 전자 공여 물질은 광에 응답하여 도우너 이온(donor ion)을 생성하고, 전자 수용 물질은 광에 응답하여 액셉트 이온(acceptor ion)을 생성할 수 있다. 광전 변환층(185)은 유기물로 형성될 수 있으며, 적외선에 민감한 화합물을 포함할 수 있다. 적외선은 약 780㎚~1000㎚의 파장에 해당할 수 있다.
이와 달리, 광전 변환층(185)이 무기물로 형성되는 경우, 광전 변환 소자(PD)는 pn 형 또는 pin 형의 포토 트랜지스터일 수 있다. 예를 들어, 광전 변환층(185)은 N형 반도체층, I형 반도체층, 및 P형 반도체층이 순차적으로 적층된 구조를 가질 수 있다.
광전 변환층(185)이 유기물로 형성되는 경우, 각 광전 변환층(185)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
제1 발광층(175), 광전 변환층(185), 및 화소 정의막(160) 상에는 공통 전극(190)이 배치될 수 있다. 공통 전극(190)은 제1 발광층(175), 광전 변환층(185), 및 화소 정의막(160)을 덮는 형태로 복수의 화소(PX) 및 복수의 광 센서(PS) 전체에 걸쳐 배치될 수 있다. 공통 전극(190)은 일함수가 낮은 도전성 물질, 예를 들어, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 또는 투명 금속 산화물, 예를 들어, 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO), 산화아연(ZnO) 등을 포함할 수 있다.
발광 소자층(EML) 상부에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함한다. 또한, 봉지층(TFEL)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함한다. 예를 들어, 봉지층(TFEL)은 제1 봉지 무기막(TFE1), 봉지 유기막(TFE2), 및 제2 봉지 무기막(TFE3)을 포함한다.
제1 봉지 무기막(TFE1)은 공통 전극(190) 상에 배치되고, 봉지 유기막(TFE2)은 제1 봉지 무기막(TFE1) 상에 배치되며, 제2 봉지 무기막(TFE3)은 봉지 유기막(TFE2) 상에 배치될 수 있다. 제1 봉지 무기막(TFE1)과 제2 봉지 무기막(TFE3)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 봉지 유기막(TFE2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막일 수 있다.
봉지층(TFEL) 상에는 터치 감지층(TSL)의 베이스층(205), 제1 터치 절연층(215), 제2 터치 도전층(220), 및 제2 터치 절연층(230)이 순차 배치될 수 있다.
베이스층(205) 상에는 제1 터치 도전층(210)이 배치된다. 제1 터치 도전층(210)은 제1 터치 절연층(215)에 의해 덮인다. 제1 터치 절연층(215)은 제1 터치 도전층(210)과 제2 터치 도전층(220)을 절연한다. 제1 터치 절연층(215) 상에는 제2 터치 도전층(220)이 배치된다. 제2 터치 절연층(230)은 제2 터치 도전층(220)을 덮어 보호할 수 있다.
베이스층(205)은 무기 절연 물질을 포함할 수 있다. 예를 들어, 베이스층(205)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 베이스층(205)은 봉지층(TFEL)을 구성하는 무기막일 수도 있다.
도 8에 도 7을 결부하면, 제1 연결부(CP1)는 제1 터치 도전층(210)으로 이루어지고, 구동 전극(TE), 감지 전극(RE), 및 제2 연결부(CP2)는 제1 터치 도전층(210)과 제1 터치 절연층(215)을 사이에 두고 위치하는 제2 터치 도전층(220)으로 이루어질 수 있다. 이와 같은 구조를 통해, 구동 전극(TE)과 감지 전극(RE)이 교차하는 부위에서 상호 절연을 확보할 수 있다. 그러나, 이에 제한되는 것은 아니고, 제2 연결부(CP2)가 제1 터치 도전층(210)으로 이루어지고, 구동 전극(TE), 감지 전극(RE), 및 제1 연결부(CP1)가 제2 터치 도전층(220)으로 이루어질 수도 있다.
구동 전극(TE)들, 감지 전극(RE)들, 제1 연결부(CP1)들, 및 제2 연결부(CP2)들이 메쉬 구조를 갖는 경우, 제1 터치 도전층(210) 및 제2 터치 도전층(220)은 알루미늄(Al), 몰리브덴(Mo), 금(Au), 티타늄(Ti), 니켈(Ni), 및 구리(Cu)와 같은 저저항 물질로 이루어질 수 있다.
제1 터치 절연층(215)과 제2 터치 절연층(230)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 일 실시예에서, 제1 터치 절연층(215)과 제2 터치 절연층(230) 중 어느 하나는 무기 물질을 포함하고, 다른 하나는 유기 물질을 포함할 수 있다.
제1 터치 절연층(215)은 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 컨택홀(CNT1)을 통해 제1 터치 도전층(210)(예컨대 제1 연결부(CP1))과 제2 터치 도전층(220)의 일부(예컨대, 구동 전극(TE))가 전기적으로 연결될 수 있다.
터치 감지층(TSL) 상부에는 반사 방지층(RPL) 및 윈도우(WDL)가 더 배치될 수 있다.
도 9는 도 4의 A-A'를 절단한 단면도의 일 예이다.
도 9를 참조하여 제1 비활성 영역(NAR1), 댐 영역(DAMA), 및 제2 비활성 영역(NAR2)을 설명한다.
제1 비활성 영역(NAR1)은 스캔 구동부의 스캔 트랜지스터(SCT), 광원부(300), 화소 정의막(160), 및 제1 산란 패턴층(200)을 포함한다.
스캔 트랜지스터(SCT)들 각각은 제1 액티브층에 배치된 스캔 채널 영역(SA), 스캔 소스 영역(SS), 스캔 드레인 영역(SD)을 포함할 수 있다. 제1 액티브층은 배리어막(BR) 상에 배치될 수 있다. 제1 액티브층은 제1 게이트 절연막(130)에 의해 덮힐 수 있다. 스캔 트랜지스터(SCT)의 게이트 전극(SG)은 제1 게이트 절연막(130) 상에 배치되며, 제1 층간 절연막(141)에 의해 덮힐 수 있다.
스캔 트랜지스터(SCT) 상에는 광원부(300) 및 화소 정의막(160)이 배치될 수 있다. 광원부(300)는 스캔 트랜지스터(SCT)와 제3 방향(DR3)으로 중첩할 수 있다. 광원부(300)는 제1 전극(310), 제2 발광층(320), 및 공통 전극(190)을 포함할 수 있다. 광원부(300)는 발광 소자(LEL)들 및 광전 변환 소자(PD)들과 공통 전극(190)을 공유할 수 있다.
제2 평탄화막(152) 상에는 광원부(300)의 제1 전극(310)이 배치될 수 있다. 제1 전극(310)은 활성 영역을 둘러싸는 제1 비활성 영역(NAR1)에 전체적으로 배치될 수 있다. 제1 전극(310)은 광원 전압 라인(도 4의 'IRL')에 연결될 수 있다.
광원부(300)의 제1 전극(310)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, 적층막 구조, 예를 들어 인듐-주석-산화물(Indi㎛-Tin-Oxide: ITO), 인듐-아연-산화물(Indi㎛-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni)을 포함하는 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
제1 전극(310) 상에는 화소 정의막(160)이 배치될 수 있다. 화소 정의막(160)은 제1 전극(310)을 노출시키는 개구를 형성할 수 있다. 노출된 제1 전극(310)과 제2 발광층(320)이 중첩하는 영역에서 광원부(300)의 광이 방출될 수 있다.
화소 정의막(160)의 개구가 노출하는 광원부(300)의 제1 전극(310) 상에는 제2 발광층(320)이 배치될 수 있다. 제2 발광층(320)은 제1 발광층(175)과 상이한 물질을 포함할 수 있으며, 이에 따라 약 780㎚~1000㎚의 파장 대역의 적외선을 방출할 수 있다. 제2 발광층(320)에서 방출된 광은 광전 변환 소자(PD)의 광원으로 기능할 수 있다.
제2 발광층(320)이 유기물로 형성되는 경우, 각 제2 발광층(320)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
제1 전극(310), 제2 발광층(320), 및 화소 정의막(160) 상에는 공통 전극(190)이 배치될 수 있다. 공통 전극(190)은 제1 비활성 영역(NAR1)에 배치될 수 있다.
한편, 광원부(300)는 발광 소자(LEL)보다 높은 파장 대역의 광을 방출하므로, 광원부(300)의 적층 두께는 발광 소자(LEL)의 적층 두께보다 두꺼울 수 있다. 예를 들어, 제2 발광층(320)의 두께는 제1 발광층(175)의 두께보다 클 수 있다. 다른 예를 들어, 광원부(300)에 배치되는 공통 전극(190)의 두께는 발광 소자(LEL)에 배치되는 공통 전극(190)의 두께보다 클 수 있다. 또 다른 예를 들어, 광원부(300)의 제2 발광층(320)의 상면 또는 하면에 배치되는 유기층의 두께는 발광 소자(LEL)의 제1 발광층(175)의 상면 또는 하면에 배치되는 유기층의 두께보다 클 수 있다.
광원부(300) 상부에는 봉지층(TFEL) 및 제1 산란 패턴층(200)이 순차적으로 배치될 수 있다. 제1 산란 패턴층(200)은 도 8의 터치 감지층(TSL)과 동일한 층으로 형성될 수 있다. 제1 산란 패턴층(200)은 베이스 층(205), 제1 터치 도전층, 제1 터치 절연층(215), 제2 터치 도전층, 제2 터치 절연층(230)과 동일한 층을 포함할 수 있다. 제1 산란 패턴층(200)은 터치 전극(SE)과 동일한 물질 및 동일한 공정으로 형성되는 금속 패턴(MP)들을 포함할 수 있다. 금속 패턴(MP)들은 예를 들어, 제2 터치 도전층(220)으로 이루어질 수 있다. 제1 홀(H1)들 사이에 배치된 금속 패턴(MP)들에 의해 광원부(300)로부터 방출된 광이 산란되며, 광 센서(PS)에 입사될 수 있다. 이에 따라, 광 센서(PS)는 전기적 신호를 생성할 수 있다.
댐 영역(DAMA)은 적어도 하나의 댐(DAM1, DAM2, DAM3)이 배치되는 영역일 수 있다. 도 9에서는 댐 영역(DAMA)이 제1 댐(DAM1), 제2 댐(DAM2), 및 제3 댐(DAM3)이 배치되는 것을 중심으로 설명하였으나, 댐 영역(DAMA)에 배치되는 댐의 개수는 이에 한정되지 않는다.
제1 댐(DAM1), 제2 댐(DAM2), 및 제3 댐(DAM3)은 이격 배치될 수 있다. 제1 댐(DAM1)은 제1 비활성 영역(NAR1)에 가장 가깝게 배치되고, 제3 댐(DAM3)은 제1 비활성 영역(NAR1)으로부터 가장 멀리 배치될 수 있다. 제2 댐(DAM2)은 제1 댐(DAM1)과 제3 댐(DAM3) 사이에 배치될 수 있다.
제1 댐(DAM1)과 제2 댐(DAM2) 각각은 제1 서브 댐(SDAM1/SDAM1')과 제1 서브 댐(SDAM1/SDAM1') 상에 배치되는 제2 서브 댐(SDAM2/SDAM2')을 포함할 수 있다. 제1 서브 댐(SDAM1/SDAM1')은 화소 정의막(160)과 동일한 물질을 포함할 수 있다. 제1 서브 댐(SDAM1/SDAM1')의 두께와 화소 정의막(160)의 두께는 실질적으로 동일할 수 있다.
제3 댐(DAM3)은 제1 서브 댐(SDAM1"), 제1 서브 댐(SDAM1") 상에 배치되는 제2 서브 댐(SDAM2"), 및 제2 서브 댐(SDAM2") 상에 배치되는 제3 서브 댐(SDAM3")을 포함할 수 있다. 제3 댐(DAM3)의 두께는 제1 댐(DAM1)의 두께 및 제2 댐(DAM2)의 두께보다 클 수 있다.
제2 비활성 영역(NAR2)은 댐 영역(DAMA)의 외측에 배치될 수 있다. 제2 비활성 영역(NAR2)은 무기막만이 배치되며, 유기막이 배치되지 않는 무기 봉지 영역일 수 있다. 즉, 제2 비활성 영역(NAR2)에는 배리어막(BR), 제1 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142) 제1 봉지 무기막(TFE1), 및 제2 봉지 무기막(TFE3)이 배치될 수 있다. 제2 비활성 영역(NAR2)의 무기 봉지로 인해 발광 소자(LEL)들에 산소 또는 수분이 침투하는 것이 방지될 수 있다.
본 실시예에 따른 표시 장치(1_1)는 활성 영역(AAR) 내에 배치된 화소(PX)와 광 센서(PS)를 포함하므로 화상을 표시하고, 사용자의 생체 정보를 인식할 수 있다. 한편, 광 센서(PS)가 자외선 파장 대역의 광을 감지하는 경우 표시 장치(1_1)는 자외선 파장 대역의 광을 방출하는 광원부(300)를 포함할 수 있다. 광원부(300)는 활성 영역(AAR)을 둘러싸는 제1 비활성 영역(NAR1)에 배치되므로 활성 영역(AAR)에 배치될 수 있는 단위 면적당 화소(PX) 및 광 센서(PS)의 개수가 증가할 수 있다. 즉, 광원부가 활성 영역에 배치됨에 따라 단위 면적당 화소 및 광 센서의 개수가 감소하는 것을 방지할 수 있고, 화상을 표시하는 해상도 및 지문 감지도가 저하되는 것을 방지할 수 있다.
또한, 광원부(300)는 화소(PX) 및 광 센서(PS)를 형성하는 공정과 함께 형성될 수 있으므로, 표시 장치(1_1)에 별도로 광원 부재를 부착하는 공정이 생략될 수 있다. 이에 따라, 공정 비용이 절감되고, 표시 장치의 소형화에 기여할 수 있다.
또한, 광원부(300)에 중첩 배치되는 제1 산란 패턴층(200)에 의해 광원부(300)로부터 방출되는 광이 산란될 수 있다. 즉, 광원부(300)에서 방출된 광이 윈도우(WDL)로 광이 투과되는 것을 최소화할 수 있다. 제1 산란 패턴층(200)의 금속 패턴(MP)에 의해 산란된 광은 전반사되어 광 센서(PS)의 전기적 신호 형성에 기여하므로 표시 장치(1_1)의 지문 감지 정확도가 증가할 수 있다.
이하, 도 10 내지 도 12를 참조하여, 다른 실시예에 따른 표시 장치(1_2)를 설명한다. 도 10은 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다. 도 11은 도 10의 B 영역을 확대한 단면도이다. 도 12는 도 10의 C 영역을 확대한 단면도이다.
도 10 내지 도 12를 참조하면, 본 실시예에 따른 표시 장치(1_2)는 반사 방지층(RPL)이 생략되고, 차광 패턴(BM)들 및 제2 홀(H2)들을 포함하는 차광층(LS)이 더 배치될 수 있다.
차광층(LS)은 터치 감지층(TSL) 상부에 배치될 수 있다. 차광층(LS)의 차광 패턴(BM)들은 활성 영역(AAR)에 배치되어 복수의 화소(PX)들로부터의 발광을 차단하는 재료를 사용할 수 있다. 예를 들어, 차광 패턴(BM)들은 블랙 매트릭스일 수 있다. 다른 예를 들어, 차광 패턴(BM)은 금속 부재일 수 있다. 차광 패턴(BM)들은 활성 영역(AAR)에 배치된 복수의 광 센서(PS)들의 광 감지 면적을 조절할 수 있다. 차광 패턴(BM) 사이의 제2 홀(H2)의 일 방향의 폭은 발광 소자(LEL)의 발광 영역 또는 광전 변환 소자(PD)의 광 감지 영역보다 작을 수 있으나 이에 제한되지 않는다. 활성 영역(AAR)에 배치된 차광 패턴(BM)들은 컬러 필터에 의해 덮힐 수 있다. 이에 따라, 활성 영역(AAR)에 배치된 각 화소(PX)들 간의 혼색을 방지할 수 있다.
차광층(LS) 상부에는 윈도우(WDL)가 배치될 수 있다. 차광층(LS)과 윈도우(WDL) 사이에는 차광층(LS)의 상를 평탄화하기 위한 광학 접착층이 더 배치될 수 있으나 이에 제한되지 않는다.
한편 도 10 및 도 12를 참조하면, 제1 비활성 영역(NAR1)은 제1 산란 패턴층(200)의 금속 패턴(MP)들 및 제1 홀(H1)들이 배치된 제1 영역(A1)을 포함할 수 있다. 제1 비활성 영역(MAR1)은 제1 영역(A1)와 완전히 중첩될 수 있다.
광원부(300)는 제1 비활성 영역(NAR1) 및 제1 영역(A1)에 배치되며, 광원부(300)는 제1 산란 패턴층(200)의 금속 패턴(MP)들과 제3 방향(DR3)으로 중첩할 수 있다. 광원부(300)는 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)과 동일한 층에 배치되는 광원 전압 라인(IRL)에 연결될 수 있다.
본 실시예에 따른 표시 장치(1_2)에 의하면, 광 센서(PS)의 광원으로 기능하는 광원부(300)를 제1 비활성 영역(NAR1)에 배치함으로써 화소(PX)와 광 센서(PS)가 배치되는 활성 영역(AAR)의 면적을 확보할 수 있다.
또한, 제1 산란 패턴층(200)을 제1 비활성 영역(NAR1)에 배치함으로써 제1 산란 패턴층(200)이 광원부(300)에서 출력된 광(Lt1, Lt2, Lr1)이 전반사되도록 이들을 산란시킬 수 있다. 즉, 투과광(Lt1, Lt2)의 비율을 줄이고, 전반사광(Lr1)의 비율을 증가시킬 수 있다. 전반사 광(Lr1)은 광 센서(PS)의 전기적 신호 형성에 기여하므로 표시 장치(1_2)의 지문 감지 정확도가 증가할 수 있다.
이하, 도 13 및 도 14를 참조하여, 또 다른 실시예에 따른 표시 장치(1_3)를 설명한다. 도 13은 또 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다. 도 14는 도 13의 D 영역을 확대한 단면도이다.
본 실시예에 따른 표시 장치(1_3)는 제1 비활성 영역(NAR1)이 제2 영역(A2)을 포함한다는 점에서 제1 영역(A1)을 포함하는 도 10 내지 도 12의 실시예와 상이하다. 즉, 제1 비활성 영역(NAR1)에는 제1 산란 패턴층(200)이 배치되지 않고 제2 산란 패턴층(400)이 배치될 수 있다.
구체적으로, 제2 산란 패턴층(400)은 터치 감지층(TSL) 상부에 배치되는 차광층(LS)과 동일한 층으로 형성될 수 있다. 제2 산란 패턴층(400)은 차광층(LS)의 차광 패턴(BM)들 및 제2 홀(H2)들을 포함할 수 있다.
제2 산란 패턴층(400)은 제2 영역(A1)에 배치되며, 제2 영역(A2)은 제1 비활성 영역(NAR1)과 완전히 중첩할 수 있다. 이에 따라. 제2 산란 패턴층(400)은 제1 비활성 영역(NAR1)에 배치된 광원부(300)와 제3 방향(DR3)으로 중첩할 수 있다.
본 실시예에서 제1 영역(A1)은 댐 영역(DAMA)과 근접하고, 제2 영역(A2)은 활성 영역(AAR)과 근접한 것으로 예시하였지만, 이에 제한되지 않고 제1 영역(A1)이 활성 영역(AAR)과 근접하고 제2 영역(A2)이 댐 영역(DAMA)과 근접한 것으로 변경될 수도 있다.
본 실시예에 따른 표시 장치(1_3)에 의하면, 광 센서(PS)의 광원으로 기능하는 광원부(300)를 제1 비활성 영역(NAR1)에 배치함으로써 화소(PX)와 광 센서(PS)가 배치되는 활성 영역(AAR)의 면적을 확보할 수 있다.
또한, 제2 산란 패턴층(400)을 제1 비활성 영역(NAR1)에 배치함으로써 제2 산란 패턴층(400)이 광원부(300)에서 출력된 광(Lt1, Lt2, Lr1)이 전반사되도록 이들을 산란시킬 수 있다. 즉, 투과광(Lt1, Lt2)의 비율을 줄이고, 전반사광(Lr1)의 비율을 증가시킬 수 있다. 전반사 광(Lr1)은 광 센서(PS)의 전기적 신호 형성에 기여하므로 표시 장치(1_3)의 지문 감지 정확도가 증가할 수 있다.
이하, 도 15 및 도 16을 참조하여, 또 다른 실시예에 따른 표시 장치(1_4)를 설명한다. 도 15는 또 다른 실시예에 따라 도 2의 I-I'를 절단한 단면도이다. 도 16은 도 15의 E 영역을 확대한 단면도이다.
본 실시예에 따른 표시 장치(1_4)는 제1 비활성 영역(NAR1)이 제1 영역(A1)과 제2 영역(A2)을 포함한다는 점에서 제1 영역(A1)을 포함하는 도 10 내지 도 12의 표시 장치(1_2) 및 제2 영역(A2)을 포함하는 도 13 및 도 14의 표시 장치(1_3)와 상이하다. 즉, 제1 비활성 영역(NAR1)의 제1 영역(A1)에는 복수의 금속 패턴(MP)들과 제1 홀(H1)들이 배치된 제1 산란 패턴층(200)을 포함하고, 제1 비활성 영역(NAR1)의 제2 영역(A2)에는 복수의 차광 패턴(BM)들과 제2 홀(H2)들이 배치된 제2 산란 패턴층(400)을 포함할 수 있다.
제1 산란 패턴층(200)과 제2 산란 패턴층(400)은 각각 광원부(300)와 제3 방향(DR3)으로 중첩할 수 있다. 제1 산란 패턴층(200)과 제2 산란 패턴층(400)은 제3 방향(DR3)에서 비중첩할 수 있으나 이에 제한되지 않는다.
제1 산란 패턴층(200)은 터치 감지층(TSL)과 동일한 층으로 형성되며, 금속 패턴(MP)은 터치 전극(SE)과 동일한 물질을 포함할 수 있다. 제2 산란 패턴층(400)은 차광층(LS)과 동일한 층으로 형성되며, 차광 패턴(BM)들을 포함할 수 있다.
본 실시예에서 제1 영역(A1)은 댐 영역(DAMA)과 근접하고, 제2 영역(A2)은 활성 영역(AAR)과 근접한 것으로 예시하였지만, 이에 제한되지 않고 제1 영역(A1)이 활성 영역(AAR)과 근접하고 제2 영역(A2)이 댐 영역(DAMA)과 근접한 것으로 변경될 수도 있다.
본 실시예에 따른 표시 장치(1_4)에 의하면, 광 센서(PS)의 광원으로 기능하는 광원부(300)를 제1 비활성 영역(NAR1)에 배치함으로써 화소(PX)와 광 센서(PS)가 배치되는 활성 영역(AAR)의 면적을 확보할 수 있다.
또한, 제1 산란 패턴층(200)과 제2 산란 패턴층(400)을 제1 비활성 영역(NAR1)에 배치함으로써 제1 산란 패턴층(200)과 제2 산란 패턴층(400)이 광원부(300)에서 출력된 광(Lt1, Lt2, Lr1)이 전반사되도록 이들을 산란시킬 수 있다. 즉, 투과광(Lt1, Lt2)의 비율을 줄이고, 전반사광(Lr1)의 비율을 증가시킬 수 있다. 전반사 광(Lr1)은 광 센서(PS)의 전기적 신호 형성에 기여하므로 표시 장치(1_4)의 지문 감지 정확도가 증가할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
200: 제1 산란 패턴층 400: 제2 산란 패턴층
300: 광원 PX: 화소
PS: 광 센서

Claims (20)

  1. 활성 영역 및 상기 활성 영역의 주변에 배치되는 제1 비활성 영역을 포함하는 기판;
    상기 활성 영역에 배치되며, 광을 발광하는 복수의 화소들;
    상기 활성 영역에 배치되며, 입사되는 광을 감지하는 복수의 광 센서들;
    상기 제1 비활성 영역에 배치되며, 광을 발광하는 광원부;
    상기 복수의 화소들, 상기 복수의 광 센서들 및 상기 광원부 상에 배치되는 봉지층; 및
    상기 제1 비활성 영역에서 상기 봉지층 상에 배치되며, 복수의 홀들을 갖는 산란 패턴층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 화소들은 가시광선 파장 대역의 광을 방출하고, 상기 광원부는 적외선 파장 대역의 광을 방출하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 광 센서들은 적외선 파장 대역의 광을 감지하는 표시 장치.
  4. 제1 항에 있어서,
    상기 산란 패턴층은 상기 광원부와 상기 기판의 두께 방향으로 중첩하는 표시 장치.
  5. 제1 항에 있어서,
    상기 활성 영역에서 상기 봉지층 상에 배치되는 터치 감지층을 더 포함하고,
    상기 산란 패턴층은 상기 터치 감지층과 동일한 층으로 형성되는 표시 장치.
  6. 제5 항에 있어서,
    상기 산란 패턴층은 복수의 홀들 사이에 배치되는 금속 패턴들을 포함하고,
    상기 금속 패턴들 각각은 상기 터치 감지층의 터치 전극과 동일한 물질을 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 산란 패턴층은 복수의 홀들 사이에 배치되는 차광 패턴들을 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 산란 패턴층은 제1 산란 패턴층 및 상기 제1 산란 패턴층 상에 배치된 제2 산란 패턴층을 포함하고,
    상기 제1 비활성 영역은 상기 제1 산란 패턴층의 금속 패턴들이 배치되는 제1 영역과 상기 제2 산란 패턴층의 차광 패턴들이 배치되는 제2 영역을 포함하는 표시 장치.
  9. 제9 항에 있어서,
    상기 제1 산란 패턴층과 상기 제2 산란 패턴층은 상기 기판의 두께 방향으로 비중첩하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 비활성 영역의 외측에 배치되는 제2 비활성 영역을 더 포함하고,
    상기 봉지층은 제1 봉지 무기막, 상기 제1 봉지 무기막 상에 배치되는 봉지 유기막, 및 상기 봉지 유기막 상에 배치되는 제2 봉지 무기막을 포함하고,
    상기 제2 비활성 영역은 상기 제1 봉지 무기막과 상기 제2 봉지 무기막이 접촉하는 무기 접촉 영역을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 비활성 영역과 상기 제2 비활성 영역 사이에 배치되는 댐을 구비하는 댐 영역을 더 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 광원부에 광원 전압을 인가하는 광원 전압 라인을 더 포함하고,
    상기 광원 전압 라인은 상기 제1 비활성 영역에 배치되는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 비활성 영역은 상기 복수의 화소들에 스캔 신호를 인가하는 스캔 구동부를 더 포함하고,
    상기 스캔 구동부는 상기 광원부와 상기 기판의 두께 방향으로 중첩하는 표시 장치.
  14. 제1 항에 있어서,
    상기 광원부는 상기 활성 영역의 적어도 세 측을 둘러싸는 표시 장치.
  15. 활성 영역 및 상기 활성 영역의 주변에 배치되는 제1 비활성 영역을 포함하는 기판;
    상기 활성 영역에 배치되며, 광을 발광하는 복수의 화소들;
    상기 활성 영역에 배치되며, 입사되는 광을 감지하는 복수의 광 센서들;
    상기 제1 비활성 영역에 배치되며, 광을 발광하는 광원부; 및
    상기 복수의 화소들, 상기 복수의 광 센서들 및 상기 광원부 상에 배치되는 봉지층을 포함하고,
    상기 복수의 화소들은 가시광선 파장 대역의 광을 발광하고, 상기 광원부는 상기 복수의 화소들과 상이한 파장 대역의 광을 발광하는 표시 장치.
  16. 제15 항에 있어서,
    상기 광원부는 적외선 파장 대역의 광을 발광하고,
    상기 복수의 광 센서들은 적외선 파장 대역의 광을 감지하는 표시 장치.
  17. 기판;
    상기 기판 상에 배치되는 화소 전극, 감지 전극, 및 제1 전극;
    상기 화소 전극, 상기 감지 전극, 및 상기 제1 전극을 노출하는 화소 정의막;
    상기 화소 전극 상에 배치되는 제1 발광층;
    상기 감지 전극 상에 배치되는 광전 변환층;
    상기 제1 전극 상에 배치되는 제2 발광층; 및
    상기 제1 발광층, 상기 광전 변환층, 상기 제2 발광층, 및 상기 화소 정의막에 배치되는 공통 전극을 포함하고,
    상기 제2 발광층은 상기 제1 발광층과 상이한 물질을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 공통 전극 상에 배치되는 봉지층; 및
    상기 봉지층 상에 배치되는 산란 패턴층을 더 포함하며,
    상기 산란 패턴층은 상기 제2 발광층과 상기 기판의 두께 방향으로 중첩하는 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 발광층의 두께는 상기 제2 발광층의 두께보다 작은 표시 장치.
  20. 제17 항에 있어서,
    상기 제1 발광층에 배치되는 상기 공통 전극의 두께는 상기 제2 발광층에 배치되는 상기 공통 전극의 두께보다 작은 표시 장치.
KR1020220042000A 2022-04-05 2022-04-05 표시 장치 KR20230143639A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220042000A KR20230143639A (ko) 2022-04-05 2022-04-05 표시 장치
US18/093,914 US20230320168A1 (en) 2022-04-05 2023-01-06 Display device
CN202320495619.9U CN219679165U (zh) 2022-04-05 2023-03-15 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220042000A KR20230143639A (ko) 2022-04-05 2022-04-05 표시 장치

Publications (1)

Publication Number Publication Date
KR20230143639A true KR20230143639A (ko) 2023-10-13

Family

ID=87893729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220042000A KR20230143639A (ko) 2022-04-05 2022-04-05 표시 장치

Country Status (3)

Country Link
US (1) US20230320168A1 (ko)
KR (1) KR20230143639A (ko)
CN (1) CN219679165U (ko)

Also Published As

Publication number Publication date
CN219679165U (zh) 2023-09-12
US20230320168A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US20230109051A1 (en) Display device
US20230118413A1 (en) Display device
CN219679165U (zh) 显示装置
CN113901857A (zh) 纹路识别装置以及电子装置
US20230315224A1 (en) Display devce including a touch electrode
US20230320171A1 (en) Display device
KR20230144680A (ko) 표시 장치
CN219108131U (zh) 显示装置
CN219698379U (zh) 显示装置
US20230109356A1 (en) Display device and method of manufacturing the same
US20240138229A1 (en) Display device
US20240134471A1 (en) Display device
US20230345775A1 (en) Display device
US20230083612A1 (en) Display device
CN114551499B (zh) 显示屏及电子设备
KR20230143228A (ko) 표시 장치
KR20230146150A (ko) 표시 장치
KR20230151585A (ko) 표시 장치
KR20230154344A (ko) 표시 장치
KR20240051006A (ko) 표시 장치 및 이를 포함하는 모바일 전자 장치
KR20230161003A (ko) 표시 장치
KR20230140632A (ko) 표시 장치