KR20230142061A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230142061A
KR20230142061A KR1020220040442A KR20220040442A KR20230142061A KR 20230142061 A KR20230142061 A KR 20230142061A KR 1020220040442 A KR1020220040442 A KR 1020220040442A KR 20220040442 A KR20220040442 A KR 20220040442A KR 20230142061 A KR20230142061 A KR 20230142061A
Authority
KR
South Korea
Prior art keywords
light
display device
window
electrode
disposed
Prior art date
Application number
KR1020220040442A
Other languages
English (en)
Inventor
박영옥
유준우
신정현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220040442A priority Critical patent/KR20230142061A/ko
Priority to US18/092,344 priority patent/US20230320171A1/en
Priority to CN202310236741.9A priority patent/CN116896935A/zh
Publication of KR20230142061A publication Critical patent/KR20230142061A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H10K39/34—Organic image sensors integrated with organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 발광 소자, 입사되는 광을 감지하는 광전 변환 소자, 및 상기 발광 소자와 상기 광전 변환 소자 상에 배치되어 광을 투과시키는 윈도우를 포함하고, 상기 윈도우는 상기 광전 변환 소자와 상기 기판의 두께 방향으로 중첩하는 복수의 관통 홀들을 포함하고, 상기 복수의 관통 홀들 내에 배치되는 충진 부재를 포함한다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 스마트폰(smart phone), 태블릿(tablet), 노트북 컴퓨터(notebook computer), 모니터(monitor), TV 등 다양한 전자 장치에 적용되고 있다. 최근에는 이동통신 기술의 발달로 인해 스마트폰, 태블릿, 노트북 컴퓨터과 같은 휴대용 전자 장치의 사용이 크게 늘어났다. 휴대용 전자 장치에는 개인 정보(privacy information)가 저장되어 있으므로, 휴대용 전자 장치의 개인 정보를 보호하기 위해 사용자의 생체 정보인 지문을 인증하는 지문 인증이 사용되고 있다.
예를 들어, 표시 장치는 광학 방식, 초음파 방식, 정전 용량 방식 등을 이용하여 사용자의 지문을 인증할 수 있다. 광학 방식은 사용자의 지문에서 반사된 광을 감지함으로써 사용자의 지문을 인증할 수 있다. 표시 장치는 광학 방식으로 사용자의 지문을 인증하기 위해, 화상을 표시하기 위한 화소들과 광을 감지하는 광 센서들을 포함하는 표시 패널을 구비할 수 있다.
본 발명이 해결하고자 하는 과제는 광 센서에 입사되는 노이즈 광(noise light)의 양을 최소화하여 선명한 지문 이미지를 인식할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 발광 소자, 입사되는 광을 감지하는 광전 변환 소자, 및 상기 발광 소자와 상기 광전 변환 소자 상에 배치되어 광을 투과시키는 윈도우를 포함하고, 상기 윈도우는 상기 광전 변환 소자와 상기 기판의 두께 방향으로 중첩하는 복수의 관통 홀들을 포함하고, 상기 복수의 관통 홀들 내에 배치되는 충진 부재를 포함한다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들, 상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들, 상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 뱅크, 및 상기 뱅크 상에 배치되는 윈도우를 포함하고, 상기 윈도우는 상기 복수의 광 감지부들과 상기 기판의 두께 방향으로 중첩하는 복수의 광 가이드 영역들을 포함하고, 상기 복수의 광 가이드 영역들 각각은 복수의 관통 홀들 및 상기 복수의 관통 홀들 내에 배치된 충진 부재를 포함하며, 상기 윈도우 및 상기 충진 부재는 투명하다.
실시예들에 따른 표시 장치에 의하면, 윈도우는 복수의 관통 홀 및 충진 부재를 포함함으로써 광 센서에 입사되는 노이즈 광의 양을 최소화할 수 있다. 또한, 관통 홀 내에 배치되는 충진 부재를 통해 윈도우의 외부에서 관통 홀이 시인되지 않을 수 있다. 이에 따라, 표시 장치의 광 센서는 선명한 지문 이미지를 인식할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 표시 패널과 윈도우를 보여주는 사시도이다.
도 3은 도 2의 표시 장치를 I-I' 방향으로 자른 단면도이다.
도 4a 내지 도 4e는 일 실시예에 따라 윈도우의 두께에 따른 지문의 해상도를 나타낸 도면이다.
도 5는 일 실시예에 따른 표시 장치의 블록도이다.
도 6은 일 실시예에 따른 화소 및 광 센서를 보여주는 회로도이다.
도 7은 일 실시예에 따른 화소 및 광 센서의 배치 관계를 보여주는 평면도이다.
도 8은 제1 내지 제3 광의 메인 피크 파장의 일 예를 보여주는 그래프이다.
도 9는 일 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 10은 다른 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 11은 또 다른 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 12는 일 실시예에 따른 화소 및 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 13은 일 실시예에 따라 도 7 및 도 12의 II-II'를 절단한 단면도이다.
도 14은 도 13에 지문 감지를 위한 광의 흐름을 보여주는 예시 단면도이다.
도 15는 다른 실시예에 따라 도 7 및 도 12의 II-II'를 절단한 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 1에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 표기되어 있다. 제1 방향(DR1)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 나란한 방향으로, 예를 들어 표시 장치(1)의 가로 방향일 수 있다. 제2 방향(DR2)은 평면 상에서 바라볼 때 표시 장치(1)의 일 변과 접하는 타 변과 나란한 방향으로, 표시 장치(1)의 세로 방향일 수 있다. 이하에서 설명의 편의를 위해 제1 방향(DR1)의 일 측은 평면도상 우측 방향을, 제1 방향(DR1)의 타 측은 평면도상 좌측 방향을 지칭하고, 제2 방향(DR2)의 일 측은 평면도상 상측 방향을, 제2 방향(DR2)의 타 측은 편면도상 하측 방향을 각각 지칭하는 것으로 한다. 제3 방향(DR3)은 표시 장치(1)의 두께 방향일수 있다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 의미하는 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면” 은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면”, “배면” 은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
도 1을 참조하면, 표시 장치(1)는 표시 화면을 제공하는 다양한 전자장치가 그에 포함될 수 있다. 표시 장치(1)의 예는, 이에 제한되는 것은 아니지만, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 각종 의료 장치, 각종 검사 장치, 냉장고나 세탁기 등과 같은 표시 영역을 포함하는 다양한 가전 제품, 사물 인터넷 장치 등을 포함할 수 있다. 후술하는 표시 장치(1)의 대표적인 예로 스마트 폰, 태블릿 PC나 노트북 등을 들 수 있지만 이에 제한되지 않는다.
표시 장치(1)는 표시 패널(10), 패널 구동 회로(20), 회로 보드(30), 및 리드 아웃 회로(40)를 포함할 수 있다.
표시 패널(10)은 활성 영역(AAR)과 비활성 영역(NAR)을 갖는다. 활성 영역(AAR)은 화면이 표시되는 표시 영역을 포함한다. 활성 영역(AAR)은 표시 영역과 완전히 중첩될 수 있다. 표시 영역에는 영상을 표시하는 복수의 화소(도 2의 'PX')가 배치될 수 있다.
또한, 활성 영역(AAR)은 지문 감지 영역을 더 포함한다. 지문 감지 영역은 광에 반응하는 영역으로, 입사광의 광량이나 파장 등을 감지하도록 구성된 영역이다. 지문 감지 영역은 표시 영역과 중첩할 수 있다. 예를 들어, 지문 감지 영역은 활성 영역(AAR)과 완전히 동일한 영역으로 정의될 수 있다. 이 경우, 활성 영역(AAR)의 전면이 지문 감지를 위한 영역으로 활용될 수 있다. 지문 감지 영역에는 광에 반응하는 복수의 광 센서(도 2의 'PS')들이 배치될 수 있다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치된다. 비활성 영역(NAR)은 베젤 영역일 수 있다. 비활성 영역(NAR)은 활성 영역(AAR)의 모든 변(도면에서 4 변)을 둘러쌀 수 있으나, 이에 제한되지 않는다.
비활성 영역(NAR)은 활성 영역(AAR)의 주변에 배치될 수 있다. 비활성 영역(NAR)에는 패널 구동 회로(20)가 배치될 수 있다. 패널 구동 회로(20)는 복수의 화소(PX) 및/또는 복수의 광 센서(PS)를 구동하는 신호들과 전압들을 출력할 수 있다. 패널 구동 회로(20)는 집적 회로(Integrated Circuit, IC)로 형성되어 표시 패널(10) 상에 실장될 수 있다. 비활성 영역(NAR)에는 패널 구동 회로(20)와 활성 영역(AAR)간 신호를 전달하는 신호 배선들이 더 배치될 수 있다.
또한, 비활성 영역(NAR)에는 리드 아웃 회로(40)가 배치될 수 있다. 리드 아웃 회로(40)는 신호 배선을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 집적회로(integrated circuit, IC)로 형성되어 COF(chip on film) 방식으로 표시 회로 보드 상에 부착될 수 있으나, 이에 제한되는 것은 아니고, COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(10)의 비활성 영역(NAR) 상에 부착될 수도 있다.
회로 보드(30)는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 표시 패널(10)의 일 단에 부착될 수 있다. 회로 보드(30)의 리드 배선들은 표시 패널(10)의 표시 패드들에 전기적으로 연결될 수 있다. 회로 보드(30)는 연성 인쇄 회로 보드(Flexible Printed Circuit Board) 또는 칩 온 필름 (Chip on Film)과 같은 연성 필름(Flexible Film)일 수 있다.
도 2는 일 실시예에 따른 표시 장치의 표시 패널과 윈도우를 보여주는 사시도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 상에 배치되는 윈도우(WDL)를 더 포함할 수 있다.
표시 패널(10)은 일체화된 복수의 화소(PX)와 복수의 광 센서(PS)가 배치될 수 있다. 복수의 화소(PX)와 복수의 광 센서(PS)는 제1 방향(DR1) 및 제2 방향(DR2)을 따라 다양하게 배치될 수 있다.
윈도우(WDL)는 표시 패널(10)의 상면을 커버하도록 표시 패널(10)의 상부에 배치될 수 있다. 윈도우(WDL)는 표시 패널(10)의 복수의 광 센서(PS)들 각각과 제3 방향(DR3)으로 중첩하는 복수의 광 가이드 영역(light guiding area, LGA)들을 포함할 수 있다. 광 가이드 영역(LGA)은 윈도우(WDL)에서 반사된 광이 광 센서(PS)에 입사될 수 있도록 광의 통로를 제공하는 영역일 수 있다. 광 가이드 영역(LGA)들은 광 센서(PS)들에 일대일로 대응될 수 있다. 광 가이드 영역(LGA)들은 광 감지부(도 7의 'RA')들 상에 배치되며, 광 감지부(RA)들과 제3 방향(DR3)으로 중첩될 수 있다. 광 가이드 영역(LGA)들의 평면상 배치 관계에 대한 설명은 도 9 내지 도 12에서 후술하기로 한다.
도 3은 도 2의 표시 장치를 I-I' 방향으로 자른 단면도이다.
도 3을 참조하면, 표시 패널(10)은 기판(SUB), 기판(SUB) 상에 배치된 표시층(DPL), 봉지층(TFEL)을 포함할 수 있다.
표시층(DPL)은 화소(PX)와 광 센서(PS)에 신호를 인가하는 박막 트랜지스터층 및 화소(PX)의 발광 소자(도 13의 'LEL') 및 광 센서(PS)의 광전 변환 소자(도 13의 'PD')를 갖는 광전 소자층(a photoelectric element layer)을 포함한다. 화소(PX)의 발광 소자는 가시광선 파장 대역의 광을 발광할 수 있다. 화소(PX)에서 방출된 광은 광 센서(PS)의 광원으로 기능할 수 있다. 광 센서(PS)의 광전 변환 소자는 윈도우(WDL) 상면에서 반사된 상기 가시광선 파장 대역의 광을 감지하여 이를 전기적 신호로 변환할 수 있다.
윈도우(WDL)는 봉지층(TFEL) 상면에 배치될 수 있다. 윈도우(WDL)는 표시 패널(10)의 상면을 보호하는 역할을 할 수 있다. 윈도우(WDL)는 투명 접착 부재를 이용하여 표시 패널(10)의 상면에 부착될 수 있다. 윈도우(WDL)는 투명한 물질로 이루어져 광이 투과될 수 있다. 윈도우(WDL)는 가시 광선 파장 대역의 광뿐만 아니라, 적외선 또는 자외선의 광을 투과시킬 수 있다. 윈도우(WDL)는 1.4 내지 1.6의 굴절률을 가질 수 있으나 이에 제한되지 않는다.
윈도우(WDL)는 유리나 플라스틱일 수 있다. 윈도우(WDL)가 플라스틱인 경우, 투명한 폴리이미드(polyimide) 필름을 포함할 수 있다. 윈도우(WDL)는 표시 패널(10)의 상면을 보호하기 위해 적어도 0.2mm의 두께로 형성될 수 있으나 이에 제한되지 않는다. 예를 들어, 윈도우(WDL)는 0.1mm 이하의 초박막 유리(Ultra Thin Glass; UTG)일 수 있다.
윈도우(WDL)의 광 가이드 영역(LGA)들 각각은 윈도우(WDL)를 관통하는 복수의 관통 홀(210)들과 복수의 관통 홀(210)들 내에 배치되는 충진 부재(220)를 포함할 수 있다. 광 가이드 영역(LGA)의 복수의 관통 홀(210)들 및 충진 부재(220)는 윈도우(WDL)에서 반사된 광이 광 센서(PS)에 입사될 수 있도록 광을 가이드할 수 있다.
관통 홀(210)들 각각은 지문(F)의 융선(RID)과 골(VAL)에서 반사된 광이 광 센서(PS)로 입사되는 통로일 수 있다. 관통 홀(210)들 각각은 제3 방향(DR3)에서 광 센서(PS)와 중첩할 수 있다. 도 3에서는 광 센서(PS)들 각각이 제3 방향(DR3)에서 5개의 관통 홀(210)들과 중첩하는 것을 예시하였으나, 광 센서(PS)들 각각이 제3 방향(DR3)에서 중첩하는 관통 홀(210)의 개수는 이에 한정되지 않는다.
충진 부재(220)는 관통 홀(210)들 내에 배치되며, 관통 홀(210)들에 의해 형성된 공간을 완전히 채울 수 있다. 충진 부재(220)는 관통 홀(210)들에 의해 이격된 윈도우(WDL) 사이에 위치할 수 있다. 충진 부재(220)는 가시광선 파장 대역의 광을 투과시키는 재료를 포함할 수 있다. 충진 부재(220)는 가시광선 파장 대역 이외의 광, 예를 들어 자외선 또는 적외선 광을 차단시키는 재료를 포함할 수 있다.
충진 부재(220)는 윈도우(WDL)의 굴절률의 95% 내지 105%를 가질 수 있다. 즉, 윈도우(WDL)의 관통 홀(210)은 공기(air) 대신 충진 부재(220)로 채워지기 때문에 윈도우(WDL)와 공기(air)의 굴절률 차이에 따라 외부에서 관통 홀(210)이 시인되는 것을 방지할 수 있다.
충진 부재(220)는 광을 투과시킬 수 있는 투명한 유기막 또는 무기막으로 이루어질 수 있다.　예를 들어, 실리콘 수지(silicon resin), 우레탄 수지(urethane resin), 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 특히, 충진 부재(220)는 티올-엔(thiol-ene)의 작용기를 갖는 실리콘 수지를 포함할 수 있으나 이에 제한되지 않는다.
도 3은 표시 장치(1)의 윈도우(WDL) 상에 사용자의 손가락이 접촉된 상태를 보여주는 단면도로, 손가락의 지문(F)은 특정 패턴을 가지는 융선(RID)과 융선(RID) 사이의 골(VAL)들로 이루어진다.
화소(PX)에서 출력된 광은 윈도우(WDL)의 상면에서 반사될 수 있다. 윈도우(WDL)의 상면에서 반사된 광은 광 가이드 영역(LGA)의 관통 홀(210)들 및 충진 부재(220)에 의해 광 센서(PS)로 집광될 수 있다. 화소(PX)에서 출력된 광은 지문(F)의 융선(RID)과 골(VAL)에서 반사될 수 있다. 이때, 지문(F)의 융선(RID)에서 반사되는 광량과 골(VAL)에서 반사되는 광량은 상이할 수 있다. 상기 광량의 차이에 따라 광 센서(PS)들 각각의 광전 변환 소자에 흐르는 전기적 신호(즉, 감지 전류)는 상이할 수 있다. 리드 아웃 회로는 상기 전기적 신호의 차이에 따라 손가락의 지문(F) 패턴을 식별할 수 있다.
한편, 윈도우(WDL)의 상면에서 반사된 광들이 광 센서(PS)로 입사되는 경우, 윈도우(WDL)의 두께에 따라 윈도우(WDL) 내에서 광들이 산란되는 정도가 상이할 수 있다. 이하, 도 3에 도 4a 내지 도 4e를 결부하여 윈도우(WDL)의 두께에 따른 지문(F)의 해상도 차이를 살펴본다.
도 4a 내지 도 4e는 일 실시예에 따라 윈도우의 두께에 따른 지문의 해상도를 나타낸 도면이다.
도 4a는 윈도우(WDL)가 배치되지 않는 표시 장치의 지문 이미지이고, 도 4b는 윈도우(WDL)의 두께가 0.1mm인 경우의 표시 장치의 지문 이미지이고, 도 4c는 윈도우(WDL)의 두께가 0.2mm인 경우의 표시 장치의 지문 이미지이고, 도 4d는 윈도우(WDL)의 두께가 0.3mm인 경우의 표시 장치의 지문 이미지이고, 도 4e는 윈도우(WDL)의 두께가 0.5mm인 경우의 표시 장치의 지문 이미지이다.
도 4a 내지 도 4e를 참조하면, 윈도우(WDL)의 두께가 두꺼울수록 지문(F) 이미지의 해상도는 감소한다. 지문(F) 이미지의 해상도는 지문(F) 이미지의 선명도, 휘도, 또는 흐림(blur) 정도에 따라 결정된다. 지문(F) 이미지의 해상도가 낮을수록 지문(F) 이미지의 선명도 또는 휘도가 낮고, 지문(F) 이미지의 흐림(blur) 정도가 큰 것으로 볼 수 있다. 이에 제한되는 것은 아니지만, 윈도우(WDL)의 두께가 0.2mm이상인 경우에 지문(F) 이미지의 해상도가 감소하여 실질적으로 사용자의 지문 패턴을 인식하지 못할 수 있다.
다만, 상기 윈도우(WDL)의 두께는 동일한 조건에서 지문(F) 이미지의 해상도를 비교하기 위한 예시적인 수치에 불과하며, 표시 장치의 구조가 변형되는 경우 윈도우(WDL)의 두께와 지문 이미지의 해상도의 관계 또한 변형될 수 있다. 이 경우에는 윈도우(WDL)의 두께가 0.2mm 이하인 경우라도 지문(F) 이미지의 해상도를 확보할 수 있다.
일 예로, 윈도우(WDL) 내부에 존재하는 이온 입자들에 의해 광 센서(PS)로 입사되는 광들의 일부가 산란될 수 있다. 광 센서(PS)로 입사되는 광들의 산란의 정도는 윈도우(WDL)의 두께가 두꺼워짐에 따라 증대될 수 있다. 산란된 광이 광 센서(PS)로 입사되는 경우, 이들은 광 센서(PS)의 전기적 신호에 기여하지 않는 노이즈 광(noise light)으로 작용할 수 있다. 따라서, 윈도우(WDL)의 두께가 두꺼워짐에 따라 노이즈 광이 증가하며, 지문(F) 이미지의 해상도가 감소할 수 있다.
다시 도 3을 참조하면, 본 실시예에 따른 표시 장치(1)에서 윈도우(WDL)의 두께가 표시 패널(10)을 보호할 수 있을 만큼 충분히 두껍더라도 광 센서(PS)에 입사되는 노이즈 광을 최소화할 수 있고, 지문(F)의 해상도 저하가 최소화될 수 있다.
윈도우(WDL)는 관통 홀(210)들 및 관통 홀(210)들 내에 배치된 충진 부재(220)를 포함함으로써, 윈도우(WDL) 상면에서 반사된 광의 경로를 제공할 수 있다. 즉, 반사 광들이 관통 홀(210) 및 충진 부재(220)를 따라 이동함으로써 광이 윈도우(WDL)에서 산란되는 것을 최소화할 수 있다.
또한, 충진 부재(220)는 가시광선 파장 대역의 광만을 투과하고 광 센서(PS)의 노이즈 광 역할을 하는 자외선 또는 적외선 파장 대역의 외부 광을 차단할 수 있다. 따라서, 충진 부재(220)는 화소(PX)의 발광 소자로부터 방출되어 윈도우(WDL)의 상면의 지문(F)에서 반사된 신호 광(signal light)의 양을 증가시킬 수 있다. 반면, 발광 소자와 무관하게 외부에서 제공되는 광을 차단할 수 있으므로 광 센서(PS)에 입사되는 노이즈 광의 양을 최소화할 수 있다.
또한, 충진 부재(220)는 윈도우(WDL)의 굴절률의 95% 내지 105%를 갖는 투명한 물질로 이루어질 수 있다. 이에 따라 표시 장치(1)의 외부에서 관통 홀(210)이 시인되는 것을 방지할 수 있다.
본 실시예에 따른 표시 장치(1)에 의하면 윈도우(WDL)는 광 센서(PS)로 입사되는 광의 경로를 제공하는 광 가이드 영역(LGA)을 포함함으로서 윈도우(WDL) 내에서 산란되는 광의 양을 감소시키고, 발광 소자로부터 방출되어 윈도우(WDL)의 상면에서 반사된 신호 광의 양을 증가시킬 수 있다. 이에 따라, 표시 장치(1)는 해상도가 향상된 지문(F) 이미지를 식별할 수 있다.
이하, 본 실시예에 따른 표시 장치(1)의 구조를 보다 구체적으로 살펴본다.
도 5는 일 실시예에 따른 표시 장치의 블록도이다.
도 5를 참조하면, 표시 패널(10)의 화소(PX)들과 광 센서(PS)들은 패널 구동 회로(20)에 의해 구동될 수 있다.
패널 구동 회로(20)는 표시 패널(10)의 화소(PX)를 구동하는 데이터 구동부(22), 화소(PX) 및 광 센서(PS)를 구동하는 스캔 구동부(23), 데이터 구동부(22)와 스캔 구동부(23)의 구동 타이밍을 제어하는 타이밍 제어부(21)를 포함한다. 또한, 전원 공급부(24), 및 발광 제어 구동부(25)를 더 포함할 수 있다.
타이밍 제어부(21)는 표시 장치(1)의 외부로부터 공급된 영상 신호를 수신한다. 타이밍 제어부(21)는 영상 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(22)에 출력할 수 있다. 또한, 타이밍 제어부(21)는 스캔 구동부(23)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS), 및 발광 제어 구동부(25)의 동작 타이밍을 제어하기 위한 발광 제어 구동 신호(ECS)를 생성할 수 있다.
데이터 구동부(22)는 영상 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 데이터 배선(DL)들에 출력할 수 있다. 스캔 구동부(23)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 각각 생성하고, 스캔 신호들을 스캔 배선(SL)들에 순차적으로 출력할 수 있다.
전원 공급부(24)는 구동 전압(도 6의 'ELVDD')을 생성하여 전원 전압 배선(VL)에 공급하고, 공통 전압(도 6의 'ELVSS')을 생성하여 전원 전압 배선(VL)에 공급할 수 있다. 전원 전압 배선(VL)은 구동 전압 배선과 공통 전압 배선을 포함할 수 있다. 구동 전압(ELVDD)은 발광 소자 및 광전 변환 소자의 구동을 위한 고전위 전압일 수 있고, 공통 전압은 발광 소자 및 광전 변환 소자의 구동을 위한 저전위 전압일 수 있다. 즉, 구동 전압은 공통 전압보다 높은 전위를 가질 수 있다.
발광 제어 구동부(25)는 발광 제어 구동 신호(ECS)에 따라 발광 제어 신호들을 생성하고, 발광 제어 신호들을 발광 제어 배선(EL)들에 순차적으로 출력할 수 있다.
리드 아웃 회로(40)는 리드 아웃 배선(ROL)을 통해 각 광 센서(PS)와 연결되며, 각 광 센서(PS)에 흐르는 전류를 전달받아 사용자의 지문 입력을 감지할 수 있다. 리드 아웃 회로(40)는 각 광 센서(PS)에서 감지된 전류의 크기에 따라 지문 감지 데이터를 생성하여 프로세서로 전송하고, 프로세서는 지문 감지 데이터를 분석함으로써, 기 설정된 지문과 비교를 통해 사용자의 지문과 일치하는지 여부를 판단할 수 있다. 기 설정된 지문과 리드 아웃 회로(40)로부터 전송받은 지문 감지 데이터가 동일한 경우, 설정된 기능들을 수행할 수 있다.
표시 패널(10)은 복수의 화소(PX)들, 복수의 광 센서(PS)들, 복수의 화소(PX)들과 복수의 광 센서(PS)들에 연결되는 복수의 스캔 배선(SL)들, 복수의 화소(PX)들에 연결되는 복수의 데이터 배선(DL)들과 복수의 발광 제어 배선(EL)들, 복수의 광 센서(PS)들에 연결되는 복수의 리드 아웃 배선(ROL)들을 더 포함한다.
복수의 화소(PX)들 각각은 스캔 배선(SL)들 중 적어도 어느 하나, 데이터 배선(DL)들 중 어느 하나, 발광 제어 배선(EL)들 중 적어도 하나, 및 전원 전압 배선(VL)에 접속될 수 있다.
복수의 광 센서(PS)들 각각은 스캔 배선(SL)들 중 어느 하나, 리드 아웃 배선(ROL)들 중 어느 하나 및 전원 전압 배선(VL)에 접속될 수 있다.
복수의 스캔 배선(SL)들은 스캔 구동부(23)와 복수의 화소(PX)들 및 복수의 광 센서(PS)들 각각을 연결할 수 있다. 복수의 스캔 배선(SL)들은 스캔 구동부(23)로부터 출력된 스캔 신호들을 복수의 화소(PX)들 각각 및 복수의 광 센서(PS)들 각각에 제공할 수 있다.
복수의 데이터 배선(DL)들은 데이터 구동부(22)와 복수의 화소(PX)들 각각을 연결할 수 있다. 복수의 데이터 배선(DL)들은 데이터 구동부(22)로부터 출력된 영상 데이터를 복수의 화소(PX)들 각각에 제공할 수 있다.
복수의 발광 제어 배선(EL)들은 발광 제어 구동부(25)와 복수의 화소(PX)들 각각을 연결할 수 있다. 복수의 발광 제어 배선(EL)들은 발광 제어 구동부(25)로부터 출력된 발광 제어 신호를 복수의 화소(PX)들 각각에 제공할 수 있다.
복수의 리드 아웃 배선(ROL)들은 복수의 광 센서(PS)들 각각과 리드 아웃 회로(40)를 연결할 수 있다. 복수의 리드 아웃 배선(ROL)들은 복수의 광 센서(PS)들 각각에서 출력된 광 전류에 따라 생성된 감지 전류를 리드 아웃 회로(40)에 제공할 수 있다. 이에 따라, 리드 아웃 회로(40)는 사용자의 지문을 감지할 수 있다.
복수의 전원 전압 배선(VL)들은 전원 공급부(24)와 복수의 화소(PX)들 및 복수의 광 센서(PS)들 각각을 연결할 수 있다. 복수의 전원 전압 배선(VL)들은 전원 공급부(24)로부터 구동 전압(ELVDD) 또는 공통 전압(ELVSS)을 복수의 화소(PX) 및 광 센서(PS)에 제공할 수 있다.
도 6은 일 실시예에 따른 화소 및 광 센서를 보여주는 회로도이다.
도 6에서는 제k 스캔 초기화 라인(GILk), 제k 스캔 기입 라인(GWLk), 제k 스캔 제어 라인(GCLk), 제k-1 스캔 기입 라인(GWLk-1), 및 제j 데이터 라인(DLj)에 연결된 화소(PX)와 제k 스캔 기입 라인(GWLk), 제k 리셋 제어 라인(RSTLk), 및 제q 리드 아웃 라인(ROLq)에 연결된 광 센서(PS)의 회로도를 예시하였다.
화소(PX)는 발광 소자(Light Emitting Element, LEL) 및 발광 소자(LEL)의 발광량을 제어하는 화소 구동부를 포함할 수 있다. 화소 구동부는 구동 트랜지스터(DT), 복수의 스위치 소자들, 및 제1 커패시터(Cst)를 포함할 수 있다. 스위치 소자들은 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6)을 포함한다. 화소 구동부는 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL), 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL), 제1 초기화 전압(VINT)이 인가되는 제1 초기화 전압 라인(VIL1), 및 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
구동 트랜지스터(DT)는 게이트 전극, 제1 전극, 및 제2 전극을 포함할 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Isd, 이하 "구동 전류"라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Isd)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 전극과 게이트 전극 간의 전압(Vgs)과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
수학식 1에서, Isd는 구동 전류로서, 구동 트랜지스터(DT)의 채널을 통해 흐르는 소스-드레인 전류, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vsg는 구동 트랜지스터의 제1 전극과 게이트 전극 간의 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(LEL)는 구동 전류(Isd)에 따라 발광한다. 구동 전류(Isd)가 클수록 발광 소자(LEL)의 발광량은 커질 수 있다.
발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(LEL)는 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 발광 소자(LEL)가 무기 발광 소자인 경우, 마이크로 발광 다이오드(micro light emitting diode) 또는 나노 발광 다이오드(nano light emitting diode)를 포함할 수 있다. 도 13에서 발광 소자(LEL)의 애노드 전극은 화소 전극(170)에 대응되며, 캐소드 전극은 공통 전극(190)에 대응된다.
발광 소자(LEL)의 애노드 전극은 제5 트랜지스터(T5)의 제2 전극과 제6 트랜지스터(T6)의 제1 전극에 연결되며, 캐소드 전극은 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
제1 트랜지스터(T1)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 제j 데이터 라인(DLj)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 제1 전극에는 제j 데이터 라인(DLj)의 데이터 전압이 인가될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제j 데이터 라인(DLj)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제2 트랜지스터(T2)는 제k 스캔 제어 라인(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 연결시킨다. 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 연결되는 경우, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2 트랜지스터(T2)의 게이트 전극은 제k 스캔 제어 라인(GCLk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제2 전극에 연결될 수 있다.
제3 트랜지스터(T3)는 제k 스캔 초기화 라인(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극을 제1 초기화 전압 라인(VIL1)에 연결시킨다. 이로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 제1 초기화 전압 라인(VIL1)의 제1 초기화 전압(VINT1)이 인가될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제k 스캔 초기화 라인(GILk)에 연결되고, 제1 전극은 제1 초기화 전압 라인(VIL1)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결될 수 있다.
제4 트랜지스터(T4)는 제k 발광 제어 라인(ELk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극을 구동 전압(ELVDD)이 인가되는 구동 전압 라인(VDL)에 연결시킨다. 제4 트랜지스터(T4)의 게이트 전극은 제k 발광 제어 라인(ELk)에 연결되고, 제1 전극은 구동 전압 라인(VDL)에 연결되며, 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결될 수 있다.
제5 트랜지스터(T5)는 제k 발광 제어 라인(ELk)의 제k 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극을 발광 소자(LEL)의 애노드 전극에 연결시킨다. 제5 트랜지스터(T5)의 게이트 전극은 제k 발광 제어 라인(ELk)에 연결되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 전극은 발광 소자(LEL)의 애노드 전극에 연결될 수 있다.
제4 트랜지스터(T4)와 제5 트랜지스터(T5)가 모두 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따른 구동 트랜지스터(DT)의 구동 전류(Isd)가 발광 소자(LEL)로 흐를 수 있다.
제6 트랜지스터(T6)는 제k-1 스캔 기입 라인(GWLk-1)의 제k-1 스캔 신호에 의해 턴-온되어 발광 소자(LEL)의 애노드 전극을 제2 초기화 전압 라인(VIL2)에 연결시킨다. 발광 소자(LEL)의 애노드 전극에는 제2 초기화 전압 라인(VIL2)의 제2 초기화 전압(VAINT)이 인가될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제k-1 스캔 기입 라인(GWLk-1)에 연결되고, 제1 전극은 발광 소자(LEL)의 애노드 전극에 연결되며, 제2 전극은 제2 초기화 전압 라인(VIL2)에 연결될 수 있다.
제1 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 구동 전압 라인(VDL) 사이에 형성된다. 제1 커패시터(Cst)의 제1 커패시터 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결되고, 제2 커패시터 전극은 구동 전압 라인(VDL)에 연결될 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(T1, T2, T3, T4, T5, T6) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6) 각각의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 트랜지스터(T2)와 제3 트랜지스터(T3) 각각의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 구동 트랜지스터(DT), 제1 트랜지스터(T1), 및 제4 내지 제6 트랜지스터들(T4~T6)은 P 타입 MOSFET으로 형성되고, 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 N 타입 MOSFET으로 형성될 수도 있다.
복수의 광 센서(PS) 각각은 광전 변환 소자(PD) 및 광전 변환 소자(PD)의 광전류에 따라 감지 전류를 제어하는 감지 구동부를 포함할 수 있다. 감지 구동부는 광전 변환 소자(PD)로부터 생성된 감지 전류를 제어하기 위한 복수의 감지 트랜지스터들(LT1, LT2, LT3)을 포함한다. 감지 구동부는 리셋 전압(Vrst)이 인가되는 리셋 전압 라인(VRL), 제2 초기화 전압(VAINT)이 인가되는 제2 초기화 전압 라인(VIL2), 및 공통 전압(ELVSS)이 인가되는 공통 전압 라인(VSL)에 연결될 수 있다.
광전 변환 소자(PD)들 각각은 감지 애노드 전극, 감지 캐소드 전극, 및 감지 애노드 전극과 감지 캐소드 전극 사이에 배치된 광전 변환층을 포함하는 포토 다이오드일 수 있다. 광전 변환 소자(PD)들 각각은 외부에서 입사된 광을 전기적 신호로 전환할 수 있다. 광전 변환 소자(PD)는 pn 형 또는 pin 형의 무기 물질로 형성되는 무기 포토 다이오드, 또는 포토 트랜지스터일 수 있다. 또는, 도우너 이온(donor ion)을 생성하는 전자 공여 물질 및 액셉트 이온(acceptor ion)을 생성하는 전자 수용 물질을 포함하는 유기 포토 다이오드일 수도 있다. 도 13에서 광전 변환 소자(PD)의 감지 애노드 전극은 제1 전극(180)에 대응되며, 감지 캐소드 전극은 공통 전극(190)에 대응된다.
광전 변환 소자(PD)가 외부 광에 노출된 경우 광전하들을 생성할 수 있고, 생성된 광전하들은 광전 변환 소자(PD)의 감지 애노드 전극에 축적될 수 있다. 이 경우, 감지 애노드 전극과 전기적으로 연결된 제1 노드(N1)의 전압은 증가할 수 있다. 제1 및 제3 감지 트랜지스터(LT1, LT3)의 턴-온에 따라 광전 변환 소자(PD)와 제q 리드 아웃 라인(ROLq)이 접속되는 경우, 전하가 축적된 제1 노드(N1)의 전압에 비례하여 제q 리드 아웃 라인(ROLq)과 제3 감지 트랜지스터(LT3) 사이의 제3 노드(N3)에 감지 전압이 축적될 수 있다.
제1 감지 트랜지스터(LT1)는 게이트 전극에 인가되는 제1 노드(N1)의 전압에 의해 턴-온되어 제2 초기화 전압 라인(VIL2)과 제3 감지 트랜지스터(LT3)의 제2 전극을 연결시킬 수 있다. 제1 감지 트랜지스터(LT1)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결되며, 제2 전극은 제3 감지 트랜지스터(LT3)의 제1 전극에 연결될 수 있다. 제1 감지 트랜지스터(LT1)는 게이트 전극으로 입력되는 제1 노드(N1)의 전하량에 비례하여 소스-드레인 전류를 발생시키는 소스 팔로워 증폭기(source follower amplifier)일 수 있다. 한편, 제1 감지 트랜지스터(LT1)의 제1 전극은 제2 초기화 전압 라인(VIL2)에 연결된 것으로 예시하였지만 이에 한정되지 않고 구동 전압 라인(VDL) 또는 제1 초기화 전압 라인(VIL1)에 연결될 수도 있다.
제2 감지 트랜지스터(LT2)는 제k 리셋 제어 라인(RSTLk)의 제k 리셋 제어 신호에 의해 턴-온되어 제1 노드(N1)를 리셋 전압(Vrst)을 인가하는 리셋 전압 라인(VRL)에 연결시킬 수 있다. 제2 감지 트랜지스터(LT2)의 게이트 전극은 제k 리셋 제어 라인(RSTLk)에 연결되고, 제1 전극은 리셋 전압 라인(VRL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.
제3 감지 트랜지스터(LT3)는 제k 스캔 기입 라인(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제1 감지 트랜지스터(LT1)의 제2 전극과 제q 리드 아웃 라인(ROLq)을 연결시킬 수 있다. 제3 감지 트랜지스터(LT3)의 게이트 전극은 제k 스캔 기입 라인(GWLk)에 연결되고, 제1 전극은 제1 감지 트랜지스터(LT1)의 제2 전극에 연결되고, 제2 전극은 제3 노드(N3) 및 제q 리드 아웃 라인(ROLq)에 연결될 수 있다.
제1 내지 제3 감지 트랜지스터들(LT1, LT2, LT3) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중에서 어느 하나로 형성될 수도 있다. 예를 들어, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)의 액티브층은 폴리 실리콘으로 이루어질 수 있다. 제2 감지 트랜지스터(LT2)의 액티브층은 산화물 반도체로 이루어질 수 있다. 이 경우, 제1 감지 트랜지스터(LT1) 및 제3 감지 트랜지스터(LT3)는 P 타입 MOSFET으로 형성되고, 제2 감지 트랜지스터(LT2)는 N 타입 MOSFET으로 형성될 수도 있다.
도 7은 일 실시예에 따른 화소 및 광 센서의 배치 관계를 보여주는 평면도이다. 도 8은 제1 내지 제3 광의 메인 피크 파장의 일 예를 보여주는 그래프이다.
표시 패널(10)은 복수의 화소(PX)들 각각의 발광부(EA: EA1, EA2, EA3, EA4)를 포함하고, 복수의 광 센서(PS)들 각각의 광 감지부(RA)를 포함할 수 있다. 복수의 발광부(EA)들 각각은 도 13의 화소 전극(170)이 뱅크(160)의 개구에 의해 노출되는 영역이자, 노출된 화소 전극(170)과 발광층(175)이 중첩하는 영역으로 정의될 수 있다.
제1 발광부(EA1)는 적색 파장 대역의 제1 광을 발광할 수 있다. 제1 광은 대략 600㎚ 내지 750㎚(도 8(a)의 R-peak)일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제2 발광부(EA2) 및 제4 발광부(EA4)는 녹색 파장 대역의 제2 광을 발광할 수 있다. 제2 광은 대략 480㎚ 내지 560㎚(도 8(b)의 G-peak)일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제3 발광부(EA3)는 청색 파장 대역의 제3 광을 발광할 수 있다. 제3 광은 대략 370㎚ 내지 460㎚(도 8(c)의 B-peak)일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
제1 발광부(EA1), 제2 발광부(EA2), 제3 발광부(EA3), 및 제4 발광부(EA4)는 하나의 단위 화소를 이룰 수 있다. 하나의 단위 화소는 화이트 광을 표시하기 위한 최소 단위의 화소(PX)들로 정의될 수 있다.
복수의 광 감지부(RA)들 각각은 도 13의 제1 전극(180)이 뱅크(160)의 개구에 의해 노출되는 영역이자, 노출된 제1 전극(180)과 광전 변환층(185)이 중첩되는 영역으로 정의될 수 있다.
각 화소(PX)의 발광부(EA) 사이에는 비발광 영역이 배치된다. 또한, 각 광 센서(PS)의 광 감지부(RA) 사이에는 비감지 영역이 배치된다. 본 명세서에서, 비발광 영역과 비감지 영역이 중첩하는 영역을 주변부(NEA)로 지칭하기로 한다. 주변부(NEA)에는 뱅크(160)가 배치될 수 있다.
복수의 발광부(EA1, EA2, EA3, EA4)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 서로 이격되어 배치될 수 있다. 예를 들어, 제1 발광부(EA1)와 제3 발광부(EA3)는 제1 방향(DR1) 및 제2 방향(DR2)에서 교대로 배열될 수 있다. 제2 발광부(EA2)와 제4 발광부(EA4)는 제1 방향(DR1) 및 제2 방향(DR2)에서 교대로 배열될 수 있다.
복수의 발광부(EA1, EA2, EA3, EA4)들은 제1 방향(DR1)과 제2 방향(DR2) 사이의 대각 방향(DD1, DD2)으로 교번하여 배치될 수 있다. 제1 대각 방향(DD1)은 제1 방향(DR1)과 제2 방향(DR2) 대비 45°로 기울어진 방향이고, 제2 대각 방향(DD2)은 제1 대각 방향(DD1)과 교차하는 방향일 수 있다. 예를 들어, 제1 발광부(EA1)와 제4 발광부(EA4)는 제1 대각 방향(DD1)에서 교대로 배열될 수 있다. 제3 발광부(EA3)와 제2 발광부(EA2)는 제1 대각 방향(DD1)에서 교대로 배열될 수 있다. 제1 발광부(EA1)와 제2 발광부(EA2)는 제2 대각 방향(DD2)에서 교대 배열되고, 제3 발광부(EA3)와 제4 발광부(EA4)는 제2 대각 방향(DD2)에서 교대 배열될 수 있다.
광 감지부(RA)는 제1 방향(DR1)에서 이웃하는 제2 발광부(EA2)와 제4 발광부(EA4) 사이에 배치되고, 제2 방향(DR2)에서 이웃하는 제1 발광부(EA1)와 제3 발광부(EA3) 사이에 배치될 수 있다.
복수의 발광부(EA1, EA2, EA3, EA4)들 각각의 크기는 상이할 수 있다. 제1 발광부(EA1)의 크기는 제2 발광부(EA2) 및 제4 발광부(EA4)의 크기보다 크고, 제3 발광부(EA3)의 크기보다 작을 수 있다. 제2 발광부(EA2)의 크기는 제4 발광부(EA4)의 크기와 실질적으로 동일할 수 있다.
제1 발광부(EA1), 제2 발광부(EA2), 제3 발광부(EA3), 제4 발광부(EA4), 및 광 감지부(RA)는 팔각형의 평면 형태를 가질 수 있으나, 이에 한정되지 않는다. 제1 발광부(EA1), 제2 발광부(EA2), 제3 발광부(EA3), 제4 발광부(EA4), 및 광 감지부(RA)는 마름모와 같은 사각형의 평면 형태, 또는 다른 다각형의 평면 형태를 가질 수 있다.
도 9는 일 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
윈도우(WDL)는 복수의 광 가이드 영역(LGA)들을 포함할 수 있다. 광 가이드 영역(LGA)들은 평면상 제1 방향(DR1) 및 제2 방향(DR2)을 따라 이격 배열될 수 있다. 복수의 광 가이드 영역(LGA)들 각각은 복수의 관통 홀(210)들을 포함하며, 상기 관통 홀(210) 마다 충진된 충진 부재(220)를 포함할 수 있다.
본 실시예에 따른 표시 장치(1)에서, 복수의 관통 홀(210)들 각각은 평면상 원형 형태를 가질 수 있다. 이 경우, 관통 홀(210)의 직경에 대응되는 일 방향의 폭(W1)은 410nm 내지 580nm일 수 있다. 즉, 관통 홀(210)의 폭(W1)은 가시광선의 파장과 근접할 수 있다. 이에 따라, 윈도우(WDL)에서 반사되어 관통 홀(210)을 통해 이동하는 가시광선은 최대 세기(intensity)를 출력할 수 있다(도 8의 R-peak, G-peak, B-peak 참조).
이에 제한되는 것은 아니지만, 관통 홀(210)의 폭(W1)은 제2 광(즉, 녹색 파장 대역의 광)이 최대 세기를 갖는 480㎚ 내지 560㎚의 파장 대역과 가장 근접하므로 광 센서(PS)는 복수의 화소(PX)들 중 제2 발광부(EA2) 또는 제4 발광부(EA4)로부터 발광되는 제2 광을 보다 용이하게 감지할 수 있다.
도 10에서는 하나의 광 가이드 영역(LGA) 내에 12개의 관통 홀(210)이 배치되는 것을 예시하였으나, 관통 홀(210)의 개수는 이에 한정되지 않는다. 예를 들어, 관통 홀(210)의 폭(W1)이 410㎚ 내지 580㎚이고, 광 감지부(RA)의 일 방향의 폭이 대략 20㎛인 경우 관통 홀(210)은 하나의 광 가이드 영역(LGA) 내에 적어도 20개 이상 배치될 수 있다.
도 10은 다른 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 10을 참조하면, 윈도우(WDL)의 광 가이드 영역(LGA)이 평면상 사각형의 형태를 갖는 관통 홀(210)들을 포함한다는 점에서 도 9의 실시예와 차이가 있다. 상기 관통 홀(210)들 내에 충진 부재(220)가 배치되며, 관통 홀(210)들 각각의 일 방향의 폭(W1)이 대략 410nm 내지 580nm으로 형성될 수 있다는 점은 이전 실시예와 동일하다.
도 11은 또 다른 실시예에 따른 윈도우의 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 11을 참조하면, 윈도우(WDL)의 광 가이드 영역(LGA)이 평면상 일 방향으로 연장되는 선형 형태를 갖는 관통 홀(210)들을 포함한다는 점에서 이전 실시예들과 차이가 있다. 상기 관통 홀(210)들 내에 충진 부재(220)가 배치되며, 관통 홀(210)들 각각의 일 방향의 폭이 대략 410nm 내지 580nm으로 형성될 수 있다는 점은 이전 실시예들과 동일하다.
도 12는 일 실시예에 따른 화소 및 광 가이드 영역들의 배치 관계를 보여주는 평면도이다.
도 12는 표시 패널(10)에 배치되는 복수의 발광부(EA)들 및 윈도우(WDL)에 배치되는 복수의 광 가이드 영역(LGA)들을 함께 도시한 표시 장치(1)의 평면도이다. 도 12에서, 복수의 광 가이드 영역(LGA)들 각각은 표시 패널(10)의 광 감지부(도 7의 'RA')들과 제3 방향(DR3)으로 중첩되므로 광 가이드 영역(LGA)들의 배치 관계는 광 감지부(RA)의 배치 관계와 실질적으로 동일하다. 도 12에서는 광 감지부(RA)를 생략하였다.
구체적으로, 광 감지부(RA)는 제1 방향(DR1)에서 이웃하는 제2 발광부(EA2)와 제4 발광부(EA4) 사이에 배치되고, 제2 방향(DR2)에서 이웃하는 제1 발광부(EA1)와 제3 발광부(EA3) 사이에 배치될 수 있다.
광 가이드 영역(LGA)은 사각형 형태를 갖는 것으로 예시하였으나, 이에 제한되지 않고 광 감지부(RA)와 동일한 팔각형 형태를 가질 수 있고 다른 다각형의 형태를 가질 수도 있다.
도 13은 일 실시예에 따라 도 7 및 도 12의 II-II'를 절단한 단면도이다. 도 14은 도 13에 지문 감지를 위한 광의 흐름을 보여주는 예시 단면도이다.
도 13을 참조하면, 기판(SUB) 상에는 배리어막(BR)이 배치될 수 있다. 배리어막(BR)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다.
배리어막(BR) 상에 배치되는 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(TFT1) 및 제2 박막 트랜지스터(TFT2)를 포함할 수 있다. 제1 박막 트랜지스터(TFT1)는 도 6의 구동 트랜지스터(DT) 또는 제1 내지 제6 트랜지스터(T1~T6) 중 하나일 수 있다. 제2 박막 트랜지스터(TFT2)는 도 5의 제1 내지 제3 감지 트랜지스터(LT1~LT3) 중 하나일 수 있다.
배리어막(BR) 상에는 복수의 박막 트랜지스터들(TFT1, TFT2)의 제1 액티브층이 배치될 수 있다. 제1 박막 트랜지스터(TFT1)의 제1 액티브층은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 산화물 반도체는 예를 들어, 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다.
제1 액티브층은 각각 채널 영역(A1, A2)과 불순물이 도핑되어 도전성을 갖는 소스 영역(S1, S2) 및 드레인 영역(D1, D2)을 포함할 수 있다. 채널 영역(A1, A2)은 기판(SUB)의 두께 방향인 제3 방향(DR3)에서 게이트 전극(G1, G2)과 중첩하는 영역일 수 있다. 소스 영역(S1, S2) 및 드레인 영역(D1, D2)은 게이트 전극(G1, G2)와 중첩하지 않는 영역일 수 있다.
제1 액티브층 상에는 제1 게이트 절연막(130)이 배치될 수 있다. 제1 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 게이트 절연막(130) 상에는 제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)이 배치될 수 있다. 도면에서 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)이 서로 이격된 것으로 도시하였지만, 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1)은 서로 연결될 수 있다. 제1 게이트 절연막(130) 상에는 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)이 배치될 수 있다. 제1 게이트 전극(G1), 제1 커패시터 전극(CE1), 및 제2 게이트 전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(TFT1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CE1) 및 제2 박막 트랜지스터(TFT2)의 제2 게이트 전극(G2)상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CE2)이 배치될 수 있다. 제2 커패시터 전극(CE2)은 제3 방향(DR3)에서 제1 박막 트랜지스터(TFT1)의 제1 커패시터 전극(CE1)과 중첩할 수 있다. 제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2) 사이에는 제1 커패시터(Cst)가 형성될 수 있다. 제2 커패시터 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 상술한 제1 층간 절연막(141)과 동일한 물질을 포함할 수 있다.
제2 층간 절연막(142) 상에는 제1 애노드 연결 전극(ANE11, ANE21)들이 배치될 수 있다. 제1 애노드 연결 전극(ANE11, ANE21)들은 각각 제1 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 컨택홀을 통해 박막 트랜지스터(TFT1, TFT2)의 드레인 영역(D1, D2)에 연결될 수 있다. 제1 애노드 연결 전극(ANE11, ANE21)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANE11, ANE21)들 상에는 박막 트랜지스터(TFT1, TFT2)로 인한 단차를 평탄화하기 위한 제1 평탄화막(151)이 배치될 수 있다. 제1 평탄화막(151)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(151) 상에는 제2 애노드 연결 전극(ANE12, ANE22)들이 배치될 수 있다. 제2 애노드 연결 전극(ANE12, ANE22)들은 제1 평탄화막(151)을 관통하는 컨택홀을 통해 제1 애노드 연결 전극(ANE11, ANE21)들에 연결될 수 있다. 제2 애노드 연결 전극(ANE12, ANE22)들은 상술한 제1 애노드 연결 전극(ANE11, ANE21)들과 동일한 물질을 포함할 수 있다.
제2 애노드 연결 전극(ANE12, ANE22)들 상에는 제2 평탄화막(152)이 배치될 수 있다. 제2 평탄화막(152)은 상술한 제1 평탄화막(151)과 동일한 물질을 포함할 수 있다.
제2 평탄화막(152) 상에는 광전 소자층(PEL)이 배치될 수 있다. 광전 소자층(PEL)은 발광 소자(LEL), 광전 변환 소자(PD), 및 뱅크(160)을 포함할 수 있다. 발광 소자(LEL)는 화소 전극(170), 발광층(175), 및 공통 전극(190)을 포함하고, 광전 변환 소자(PD)는 제1 전극(180), 광전 변환층(185), 및 공통 전극(190)을 포함할 수 있다. 발광 소자(LEL)들과 광전 변환 소자(PD)들은 공통 전극(190)을 공유할 수 있다.
제2 평탄화막(152) 상에는 발광 소자(LEL)의 화소 전극(170)이 배치될 수 있다. 화소 전극(170)은 각 화소(PX)마다 마련될 수 있다. 화소 전극(170)은 제2 평탄화막(152)을 관통하는 컨택홀을 통해 제2 애노드 연결 전극(ANE12)에 연결될 수 있다.
발광 소자(LEL)의 화소 전극(170)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, 적층막 구조, 예를 들어 인듐-주석-산화물(Indi㎛-Tin-Oxide: ITO), 인듐-아연-산화물(Indi㎛-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3) 및 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 금(Au), 니켈(Ni)을 포함하는 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
또한, 제2 평탄화막(152) 상에는 광전 변환 소자(PD)의 제1 전극(180)이 배치될 수 있다. 제1 전극(180)은 각 광 센서(PS)마다 마련될 수 있다. 제1 전극(180)은 제2 평탄화막(152)을 관통하는 컨택홀을 통해 제2 애노드 연결 전극(ANE22)에 연결될 수 있다.
광전 변환 소자(PD)의 제1 전극(180)은 이에 제한되는 것은 아니지만 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al)의 단일층 구조를 가지거나, ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있다.
화소 전극(170) 및 제1 전극(180) 상에는 뱅크(160)가 배치될 수 있다. 뱅크(160)는 화소 전극(170)과 중첩하는 영역에 형성되어 화소 전극(170)을 노출시키는 개구를 형성할 수 있다. 상기 노출된 화소 전극(170)과 발광층(175)이 중첩하는 영역은 각 화소(PX)의 발광 영역으로 정의될 수 있다.
또한, 뱅크(160)는 제1 전극(180)과 중첩하는 영역에 형성되어 제1 전극(180)을 노출시키는 개구를 형성할 수 있다. 상기 제1 전극(180)을 노출시키는 개구는 각 광 센서(PS)의 광전 변환층(185)이 형성되는 공간을 제공하며, 노출된 제1 전극(180)과 광전 변환층(185)이 중첩하는 영역은 광 감지 영역으로 정의될 수 있다.
뱅크(160)는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다른 예로, 뱅크(160)는 실리콘 질화물 등과 같은 무기 물질을 포함할 수도 있다.
뱅크(160)의 개구가 노출하는 발광 소자(LEL)의 화소 전극(170) 상에는 발광층(175)이 배치될 수 있다. 발광층(175)은 고분자 물질 또는 저분자 물질을 포함할 수 있으며, 각 화소(PX) 별로 적색, 녹색, 또는 청색의 광의 가시광선을 방출할 수 있다. 발광층(175)에서 방출된 광은 영상 표시에 기여할 수 있다.
발광층(175)이 유기물로 형성되는 경우, 각 발광층(175)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
뱅크(160)의 개구가 노출하는 광전 변환 소자(PD)의 제1 전극(180) 상에는 광전 변환층(185)이 배치될 수 있다. 광전 변환층(185)은 입사된 광에 비례하여 광 전하를 생성할 수 있다. 광전 변환층(185)에서 생성되어 축적된 전하는 센싱에 필요한 전기적 신호로 변환될 수 있다.
광전 변환층(185)은 전자 공여 물질 및 전자 수용 물질을 포함할 수 있다. 전자 공여 물질은 광에 응답하여 도우너 이온(donor ion)을 생성하고, 전자 수용 물질은 광에 응답하여 액셉트 이온(acceptor ion)을 생성할 수 있다. 광전 변환층(185)이 유기물로 형성되는 경우, 전자 공여 물질은 서브프탈로사이아닌(Subphthalocyanine, SubPc), 디부틸포스페이트(Dibutylphosphate, DBP)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. 전자 수용 물질은 플러렌, 플러렌 유도체, 페릴렌 디이미드(perylene diimide)와 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
이와 달리, 광전 변환층(185)이 무기물로 형성되는 경우, 광전 변환 소자(PD)는 pn 형 또는 pin 형의 포토 트랜지스터일 수 있다. 예를 들어, 광전 변환층(185)은 N형 반도체층, I형 반도체층, 및 P형 반도체층이 순차적으로 적층된 구조를 가질 수 있다.
광전 변환층(185)이 유기물로 형성되는 경우, 각 광전 변환층(185)을 중심으로 하부에는 정공 주입층(Hole Injecting Layer: HIL) 및 정공 수송층(Hole Transporting Layer: HTL)이 배치될 수 있고, 상부에는 전자 주입층(Electron Injecting Layer: EIL) 및 전자 수송층(Electron Transporting Layer: ETL)이 적층될 수 있다. 이들은 유기물로 구비된 단층 또는 다층일 수 있다.
광 감지부(RA)는 이에 한정되는 것은 아니지만, 인접한 발광부(예를 들어, EA2, EA4)에서 발생한 광을 광원으로 하여 그와 동일한 파장의 광을 제공받는 영역일 수 있다.
발광층(175), 광전 변환층(185), 및 뱅크(160) 상에는 공통 전극(190)이 배치될 수 있다. 공통 전극(190)은 발광층(175), 광전 변환층(185), 및 뱅크(160)을 덮는 형태로 복수의 화소(PX) 및 복수의 광 센서(PS) 전체에 걸쳐 배치될 수 있다. 공통 전극(190)은 일함수가 낮은 도전성 물질, 예를 들어, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)을 포함할 수 있다. 또는 투명 금속 산화물, 예를 들어, 인듐-주석-산화물(ITO), 인듐-아연-산화물(IZO), 산화아연(ZnO) 등을 포함할 수 있다.
광전 소자층(PEL) 상부에는 봉지층(TFEL)이 배치될 수 있다. 봉지층(TFEL)은 발광층(175) 및 광전 변환층(185) 각각에 산소 또는 수분이 침투되거나 먼지와 같은 이물질로부터 보호하기 위해 적어도 하나의 무기막과 하나의 유기막을 포함할 수 있다. 예를 들어, 봉지층(TFEL)은 제1 무기막(TFE1), 유기막(TFE2), 제2 무기막(TFE3)이 순차 적층된 구조로 형성될 수 있다. 제1 무기막(TFE1) 및 제2 무기막(TFE2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 및 알루미늄 옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막(TFE2)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막일 수 있다.
봉지층(TFEL) 상부에는 윈도우(WDL)가 배치될 수 있다. 윈도우(WDL)는 도 3에서 설명한 바와 같이, 광전 변환 소자(PD)의 광 감지부(RA)와 제3 방향(DR3)으로 중첩하는 광 가이드 영역(LGA)을 포함할 수 있다. 광 가이드 영역(LGA)은 복수의 관통 홀(210)들 및 관통 홀(210) 내에 충진된 충진 부재(220)를 포함할 수 있다. 관통 홀(210)들 각각의 일 방향의 폭(W1)은 상술한 바와 같이 약 410㎚ 내지 580㎚일 수 있다. 관통 홀(210)들 및 충진 부재(220)는 윈도우(WDL)의 두께 방향인 제3 방향(DR3)과 나란하게 연장되므로, 관통 홀(210) 및 충진 부재(220)의 제3 방향(DR3)의 높이(H1)는 윈도우(WDL)의 두께(TH1)와 실질적으로 동일할 수 있다.
도 14를 참조하면, 발광 소자(LEL)로부터 출사되어 윈도우(WDL)의 상면의 지문(F)에서 반사된 광은 광 센서(PS)에 입사될 수 있다. 상기 반사 광은 관통 홀(210) 및 충진 부재(220)를 통해 이동함으로써 광이 윈도우(WDL)에서 산란되는 것을 최소화할 수 있다. 또한, 충진 부재(220)는 발광 소자(LEL)와 무관하게 외부에서 제공되는 적외선 또는 자외선의 광을 차단하고, 가시광선의 광만을 투과할 수 있으므로 광 센서(PS)에 입사되는 노이즈 광의 양을 최소화할 수 있다. 이에 따라, 표시 장치(1)는 해상도가 향상된 지문(F) 이미지를 식별할 수 있다.
이하, 다른 실시예에 따른 표시 장치(1)를 설명한다. 도 15는 다른 실시예에 따라 도 7 및 도 12의 II-II'를 절단한 단면도이다.
도 15에서 표시 장치(1)는 복수의 투광 홀(LSH)들을 포함한 차광층(LS) 및 상기 차광층(LS)을 덮는 컬러 필터(CF)를 더 포함할 수 있다.
차광층(LS)은 광을 차단할 수 있는 감광성 수지로 형성될 수 있다. 예를 들어, 차광층(LS)은 카본 블랙 등의 무기 흑색 안료나 유기 흑색 안료(organic black pigment)를 포함할 수 있다.
복수의 투광 홀(LSH)들은 차광층(LS)의 차광 개구에 해당할 수 있다. 복수의 투광 홀(LSH)들은 발광 소자(LEL)로부터 출사된 광 또는 광전 변환 소자(PD)로 입사되는 광을 투과할 수 있다. 복수의 투광 홀(LSH)의 일 방향의 폭은 광 감지부(RA) 및 발광부(예를 들어, EA2, EA4)의 일 방향의 폭보다 좁을 수 있다. 또한, 복수의 투광 홀(LSH)들의 폭은 광 가이드 영역(LGA)의 일 방향의 폭보다 좁을 수 있다. 이에 따라, 광 감지부(RA)에 입사되는 광의 영역을 감소시킬 수 있다. 하나의 광 감지부(RA)에 입사되는 광의 영역이 감소되는 경우 광 센서(PS)가 인식할 수 있는 지문의 해상도가 증가할 수 있다.
컬러 필터(CF)는 차광층(LS) 상부에 배치되며, 각 발광 소자(LEL)들 및 광전 변환 소자(PD)들과 중첩할 수 있다. 각 컬러 필터(CF)는 발광 소자(LEL)들로부터 방출되는 소정의 광을 투과시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
LEL: 발광 소자 PD: 광전 변환 소자
WDL: 윈도우 210: 관통 홀
220: 충진 부재 LGA: 광 가이드 영역

Claims (22)

  1. 기판;
    상기 기판 상에 배치되며, 광을 발광하는 발광 소자;
    입사되는 광을 감지하는 광전 변환 소자; 및
    상기 발광 소자와 상기 광전 변환 소자 상에 배치되어 광을 투과시키는 윈도우를 포함하고,
    상기 윈도우는 상기 광전 변환 소자와 상기 기판의 두께 방향으로 중첩하는 복수의 관통 홀들을 포함하고,
    상기 복수의 관통 홀들 내에 배치되는 충진 부재를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 충진 부재는 가시광선 파장 대역의 광을 투과시키는 표시 장치.
  3. 제2 항에 있어서,
    상기 충진 부재는 가시광선 파장 대역 이외의 광을 차단하는 표시 장치.
  4. 제1 항에 있어서,
    상기 윈도우의 두께는 0.2mm 이상인 표시 장치.
  5. 제1 항에 있어서,
    상기 윈도우의 두께는 0.2mm 미만인 표시 장치.
  6. 제1 항에 있어서,
    상기 충진 부재는 실리콘 수지(silicon resin), 우레탄 수지(urethane resin), 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 중 어느 하나를 포함하는 표시 장치.
  7. 제1 항에 있어서,
    상기 충진 부재는 티올-엔(thiol-ene)기의 작용기를 갖는 표시 장치.
  8. 제1 항에 있어서,
    상기 충진 부재의 굴절률은 상기 윈도우의 굴절률의 95% 내지 105%를 갖는 표시 장치.
  9. 제1 항에 있어서,
    상기 발광 소자로부터 발광된 광은 가시광선의 파장 대역을 갖고,
    상기 복수의 관통 홀들의 일 방향의 폭은 상기 가시광선의 파장 대역과 동일한 표시 장치.
  10. 제9 항에 있어서,
    상기 복수의 관통 홀들의 일 방향의 폭은 410㎚ 내지 580㎚인 표시 장치.
  11. 제1 항에 있어서,
    상기 복수의 관통 홀들 각각은 상기 기판의 두께 방향과 나란하게 연장되는 표시 장치.
  12. 제11 항에 있어서,
    상기 기판의 두께 방향에서 상기 복수의 관통 홀들 각각의 높이는 상기 윈도우의 두께와 동일한 표시 장치.
  13. 제1 항에 있어서,
    상기 복수의 관통 홀들은 평면상 원형 형태인 표시 장치.
  14. 제1 항에 있어서,
    상기 복수의 관통 홀들은 평면상 일 방향으로 연장되는 선형 형태인 표시 장치.
  15. 제1 항에 있어서,
    상기 발광 소자는 상기 기판의 두께 방향으로 순차 배치되는 화소 전극, 발광층, 및 공통 전극을 포함하고,
    상기 광전 변환 소자는 상기 기판의 두께 방향으로 순차 배치되는 제1 전극, 광전 변환층, 및 상기 공통 전극을 포함하는 표시 장치.
  16. 기판;
    상기 기판 상에 배치되며, 광을 발광하는 복수의 발광부들;
    상기 기판 상에 배치되며, 입사되는 광을 감지하는 복수의 광 감지부들;
    상기 복수의 발광부들과 상기 복수의 광 감지부들을 구획하는 뱅크; 및
    상기 뱅크 상에 배치되는 윈도우를 포함하고,
    상기 윈도우는 상기 복수의 광 감지부들과 상기 기판의 두께 방향으로 중첩하는 복수의 광 가이드 영역들을 포함하고,
    상기 복수의 광 가이드 영역들 각각은 복수의 관통 홀들 및 상기 복수의 관통 홀들 내에 배치된 충진 부재를 포함하며,
    상기 윈도우 및 상기 충진 부재는 투명한 표시 장치.
  17. 제16 항에 있어서,
    상기 충진 부재의 굴절률은 상기 윈도우의 굴절률의 95% 내지 105%를 갖는 표시 장치.
  18. 제16 항에 있어서,
    상기 복수의 광 가이드 영역들 각각은 제1 방향에서 서로 이웃하는 복수의 발광부들 사이에 배치되며, 상기 제1 방향과 교차하는 제2 방향에서 서로 이웃하는 복수의 발광부들 사이에 배치되는 표시 장치.
  19. 제16 항에 있어서,
    상기 복수의 광 가이드 영역들 중 하나에 배치되는 관통 홀의 개수는 적어도 20개 이상인 표시 장치.
  20. 제16 항에 있어서,
    상기 복수의 관통 홀들은 상기 뱅크와 상기 기판의 두께 방향으로 비중첩하는 표시 장치.
  21. 제16 항에 있어서,
    상기 뱅크와 상기 윈도우 사이에 배치되며 광을 차단하는 차광층을 더 포함하고,
    상기 차광층은 광을 투과시키는 투광 홀을 포함하고,
    상기 투광 홀의 일 방향의 폭은 상기 광 감지부의 일 방향의 폭보다 좁은 표시 장치.
  22. 제16 항에 있어서,
    상기 발광부는 상기 기판 상에 배치된 화소 전극, 상기 화소 전극을 노출하는 뱅크, 및 상기 화소 전극 상에 배치된 공통 전극에 의해 정의되며,
    상기 광 감지부는 상기 기판 상에 배치된 제1 전극, 상기 제1 전극을 노출하는 상기 뱅크, 및 상기 제1 전극 상에 배치된 상기 공통 전극에 의해 정의되는 표시 장치.

KR1020220040442A 2022-03-31 2022-03-31 표시 장치 KR20230142061A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220040442A KR20230142061A (ko) 2022-03-31 2022-03-31 표시 장치
US18/092,344 US20230320171A1 (en) 2022-03-31 2023-01-02 Display device
CN202310236741.9A CN116896935A (zh) 2022-03-31 2023-03-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220040442A KR20230142061A (ko) 2022-03-31 2022-03-31 표시 장치

Publications (1)

Publication Number Publication Date
KR20230142061A true KR20230142061A (ko) 2023-10-11

Family

ID=88192953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220040442A KR20230142061A (ko) 2022-03-31 2022-03-31 표시 장치

Country Status (3)

Country Link
US (1) US20230320171A1 (ko)
KR (1) KR20230142061A (ko)
CN (1) CN116896935A (ko)

Also Published As

Publication number Publication date
CN116896935A (zh) 2023-10-17
US20230320171A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
CN115762390A (zh) 显示装置
CN115942831A (zh) 显示装置
KR20230142061A (ko) 표시 장치
US20230315224A1 (en) Display devce including a touch electrode
US20230320168A1 (en) Display device
US20240138229A1 (en) Display device
CN219108131U (zh) 显示装置
US20230109356A1 (en) Display device and method of manufacturing the same
CN219698379U (zh) 显示装置
KR20230144680A (ko) 표시 장치
KR20230143228A (ko) 표시 장치
KR20230154344A (ko) 표시 장치
KR20230151585A (ko) 표시 장치
KR20240055916A (ko) 표시 장치
US20230377524A1 (en) Display device
US20230083612A1 (en) Display device
KR20240051006A (ko) 표시 장치 및 이를 포함하는 모바일 전자 장치
KR20230140632A (ko) 표시 장치
KR20230143266A (ko) 표시 장치
KR20230144177A (ko) 표시장치
KR20230144158A (ko) 표시 장치
KR20230151587A (ko) 표시 장치
KR20230146150A (ko) 표시 장치
KR20240055919A (ko) 표시 장치
KR20240053721A (ko) 표시 장치