KR20230138483A - 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법 - Google Patents

땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법 Download PDF

Info

Publication number
KR20230138483A
KR20230138483A KR1020237027910A KR20237027910A KR20230138483A KR 20230138483 A KR20230138483 A KR 20230138483A KR 1020237027910 A KR1020237027910 A KR 1020237027910A KR 20237027910 A KR20237027910 A KR 20237027910A KR 20230138483 A KR20230138483 A KR 20230138483A
Authority
KR
South Korea
Prior art keywords
solder
electrodes
particles
forming
particle
Prior art date
Application number
KR1020237027910A
Other languages
English (en)
Inventor
요시노리 에지리
신이치로 스카타
구니히코 아카이
마스미 사카모토
치아키 시미즈
준이치 가케하타
아유미 요시바
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230138483A publication Critical patent/KR20230138483A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

땜납 입자 및 휘발성의 분산매를 함유하는 땜납 페이스트를 이용한 땜납 범프의 형성 방법으로서, 표면에 복수의 전극을 갖는 부재에 땜납 페이스트를 도포하는 공정과, 부재 및 땜납 페이스트를, 땜납 입자를 구성하는 땜납의 융점 미만의 온도에서 가열함으로써 땜납 입자 함유층을 형성하는 공정과, 부재 및 땜납 입자 함유층을, 환원 분위기 중에서, 또한, 땜납 입자를 구성하는 땜납의 융점 이상의 온도에서 가열함으로써 땜납 범프를 형성하는 공정과, 인접하는 땜납 범프 간에 잔류하는 땜납 입자 함유층의 잔사를 세정에 의하여 제거하는 공정을 구비하고, 땜납 입자의 평균 입경이 10μm 이하이며, 땜납 페이스트 중의 분산매의 함유량이 30질량% 이상인, 땜납 범프의 형성 방법.

Description

땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프 부착 부재의 제조 방법
본 발명은, 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프 부착 부재의 제조 방법에 관한 것이다.
전자 부재 상에 전자 부품을 실장하는 방법으로서, 미리 전극 표면을 땜납으로 피복해 두고, 그 후, 전자 부재 상에 전자 부품을 탑재하여 접합을 행하는 공법(땜납 프리코트법)이 알려져 있다.
땜납 프리코트법으로서는, 예를 들면, 땜납 페이스트를, 전자 부재 상의 전극이 배열되어 있는 영역(예를 들면 전자 부재의 전면(全面))에 도포하여 가열함으로써, 개개의 전극 상에 땜납 범프를 형성하는 방법이 알려져 있다(예를 들면 특허문헌 1 참조.).
특허문헌 1: 일본 공개특허공보 2012-4347호
최근, 전자 기기의 소형 경량화에 따라, 전자 부품이 실장되는 부재(예를 들면 전자 회로 기판 등의 전자 부재) 상의 전극 간 피치가 좁아지고 있고, 예를 들면, 전극 간의 간극이 25μm를 하회하고 있다.
본 발명자들의 검토의 결과, 상기와 같은 전극 간의 간극이 좁은 부재에 대하여, 상기 특허문헌 1에 기재된 방법에서 땜납 범프를 형성하면, 전극 간의 간극으로 용융된 땜납에 의하여 인접하는 전극끼리가 접속되어 버리는 "브리지"라고 불리는 현상이 발생하여 단락이 발생하거나, 전극 표면이 땜납으로 충분히 피복되지 않는 "땜납 습윤성 불량"이라고 불리는 현상이 발생하여 땜납 범프의 형상 불량이 발생하거나 하는 것이 밝혀졌다.
그래서, 본 발명의 일 측면은, 전극 간의 간극이 좁은(예를 들면 25μm를 하회하는) 경우이더라도, 브리지 및 땜납 습윤성 불량의 발생을 억제하면서 땜납 범프를 형성하는 방법, 당해 방법에 사용되는 땜납 페이스트 및 당해 방법을 이용한 땜납 범프 부착 부재의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토를 거듭한 결과, 매우 미세한 땜납 입자와 휘발성의 분산매를 조합하고, 또한, 당해 분산매를, 종래의 땜납 페이스트와 비교하여 다량으로 함유시킨 땜납 페이스트를 이용하여, 상기 분산매를 휘발시키기 위한 가열을 행하여 땜납 입자를 함유하는 층(땜납 입자 함유층)을 형성시킨 후, 환원 분위기 중에서 땜납을 용융시키기 위한 가열을 행하는 방법으로 땜납 범프를 형성함으로써, 브리지의 발생 및 땜납 습윤성 불량의 발생을 억제할 수 있는 것을 찾아내, 본 발명을 완성시키기에 이르렀다.
본 발명의 일 측면은, 하기 [1]에 기재된 범프의 형성 방법에 관한 것이다.
[1] 땜납 입자 및 휘발성의 분산매를 함유하는 땜납 페이스트를 이용한 땜납 범프의 형성 방법으로서, 표면에 복수의 전극을 갖는 부재의 상기 전극이 배치되어 있는 영역에 상기 땜납 페이스트를 도포하는 공정과, 상기 부재 및 상기 땜납 페이스트를, 상기 땜납 입자를 구성하는 땜납의 융점 미만의 온도 T1에서 가열함으로써, 상기 땜납 페이스트 중의 상기 분산매를 휘발시켜, 상기 부재 상에 땜납 입자 함유층을 형성하는 공정과, 상기 부재 및 상기 땜납 입자 함유층을, 환원 분위기 중에서, 또한, 상기 땜납 입자를 구성하는 땜납의 융점 이상의 온도 T2에서 가열함으로써, 상기 땜납 입자 함유층 중의 상기 땜납 입자를 용융시켜, 상기 부재의 상기 전극 상에 땜납 범프를 형성하는 공정과, 인접하는 상기 땜납 범프 간에 잔류하는 상기 땜납 입자 함유층의 잔사를 세정에 의하여 제거하는 공정을 구비하고, 상기 땜납 입자의 평균 입경이 10μm 이하이며, 상기 땜납 페이스트 중의 상기 분산매의 함유량이 30질량% 이상인, 땜납 범프의 형성 방법.
상기 측면의 땜납 범프의 형성 방법에 의하면, 전극 간의 간극이 좁은(예를 들면 25μm를 하회하는) 경우이더라도, 브리지 및 땜납 습윤성 불량의 발생을 억제하면서 땜납 범프를 형성할 수 있다.
상기 측면의 땜납 범프의 형성 방법은, 하기 [2] 내지 [8]에 기재된 방법이어도 된다.
[2] 상기 땜납 입자를 구성하는 땜납의 융점이 180℃ 이하인, [1]에 기재된 땜납 범프의 형성 방법.
[3] 상기 환원 분위기가, 수소 가스, 수소 라디칼 및 폼산 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 분위기인, [1] 또는 [2]에 기재된 땜납 범프의 형성 방법.
[4] 상기 땜납 입자의 평균 입경이, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 1 이하인, [1] 내지 [3] 중 어느 하나에 기재된 땜납 범프의 형성 방법.
[5] 상기 온도 T1이 50℃ 이상인, [1] 내지 [4] 중 어느 하나에 기재된 땜납 범프의 형성 방법.
[6] 상기 땜납 입자 함유층의 두께가, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 2 이하인, [1] 내지 [5] 중 어느 하나에 기재된 땜납 범프의 형성 방법.
[7] 상기 부재가, 표면에 복수의 전극을 갖는 반도체 기판인, [1] 내지 [6] 중 어느 하나에 기재된 땜납 범프의 형성 방법.
본 발명의 다른 일 측면은, 하기 [8]에 기재된 땜납 범프 부착 부재의 제조 방법에 관한 것이다.
[8] [1] 내지 [7] 중 어느 하나에 기재된 방법에 의하여 땜납 범프를 형성하는 공정을 구비하는, 땜납 범프 부착 부재의 제조 방법.
본 발명의 다른 일 측면은, 하기 [9]에 기재된 땜납 페이스트에 관한 것이다.
[9] 땜납 입자와, 휘발성의 분산매를 함유하고, 상기 땜납 입자의 평균 입경이 10μm 이하이며, 상기 분산매의 함유량이 30질량% 이상인, 땜납 페이스트에 관한 것이다.
상기 측면의 땜납 페이스트에 의하면, 분산매를 휘발시키기 위한 가열을 행하여 땜납 입자를 함유하는 층(땜납 입자 함유층)을 형성시킨 후, 환원 분위기 중에서 땜납을 용융시키기 위한 가열을 행하는 방법에서 땜납 범프를 형성함으로써, 전극 간의 간극이 좁은(예를 들면 25μm를 하회하는) 경우이더라도, 브리지 및 땜납 습윤성 불량의 발생을 억제하면서 땜납 범프를 형성할 수 있다.
상기 측면의 땜납 페이스트는, 하기 [10] 내지 [12]에 기재된 땜납 페이스트여도 된다.
[10] 상기 땜납 입자를 구성하는 땜납의 융점이 180℃ 이하인, [9]에 기재된 땜납 페이스트.
[11] 땜납 프리코트법에 의하여, 표면에 복수의 전극을 갖는 부재의 상기 전극 상에 땜납 범프를 형성하기 위하여 이용되는, [9] 또는 [10]에 기재된 땜납 페이스트.
[12] 상기 땜납 입자의 평균 입경이, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 1 이하인, [11]에 기재된 땜납 페이스트.
본 발명의 일 측면에 의하면, 전극 간의 간극이 좁은(예를 들면 25μm를 하회하는) 경우이더라도, 브리지 및 땜납 습윤성 불량의 발생을 억제하면서 땜납 범프를 형성할 수 있다.
도 1은, 일 실시형태의 땜납 범프의 형성 방법이 적용되는 부재의 일례를 나타내는 모식 평면도이다.
도 2는, 도 1의 II-II선을 따른 모식 단면도이다.
도 3은, 일 실시형태의 땜납 범프의 형성 방법을 설명하기 위한 모식 단면도이다.
도 4는, 일 실시형태의 접속 구조체의 제조 방법을 설명하기 위한 모식 단면도이다.
도 5는, 실시예 및 비교예에서 이용한 반도체 칩의 외관 사진이다.
도 6은, 리플로 공정 후에 있어서의 실시예 1의 반도체 칩의 외관 사진이다.
도 7은, 세정 공정 후에 있어서의 실시예 1의 반도체 칩의 외관 사진이다.
도 8은, 실시예 및 비교예에서 이용한 반도체 칩의 단면 사진 및 세정 공정 후에 있어서의 실시예 1의 반도체 칩의 단면 사진이다.
도 9는, 브리지 억제성 평가에서 관찰되는 브리지 발생 개소의 일례를 나타내는 사진이다.
도 10은, 땜납 습윤성 불량 억제성 평가로 관찰되는 땜납 범프의 일례를 나타내는 사진이다.
본 명세서 중, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 어느 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 또, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. 또, 개별적으로 기재한 상한값 및 하한값은 임의로 조합 가능하다. 또, 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴, 및, 그에 대응하는 메타크릴 중 적어도 일방을 의미한다. 또, "A 또는 B"란, A 및 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다. 또, 이하에서 예시하는 재료는, 특별히 설명하지 않는 한, 1종 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 설명하지 않는 한, 조성물 중에 존재하는 당해 복수의 물질의 합계량을 의미한다. 또, 융점 및 비점은, 1기압에서의 값을 의미한다.
이하, 본 발명을 실시하기 위한 형태에 대하여 상세하게 설명한다. 단, 본 발명은, 이하의 실시형태에 한정되는 것은 아니다.
<땜납 페이스트>
일 실시형태의 땜납 페이스트는, 예를 들면, 땜납 프리코트법에 의하여, 표면에 복수의 전극을 갖는 부재(예를 들면 회로 부재 등의 전자 부재)의 당해 전극 상에 땜납 범프를 형성하기 위하여 이용되는 땜납 페이스트이며, 땜납 입자와, 휘발성의 분산매를 함유한다.
본 실시형태에서는, 땜납 입자의 평균 입경이 10μm 이하이며, 분산매의 함유량(땜납 페이스트의 전체 질량을 기준으로 하는 함유량)이 30질량% 이상이다. 이와 같은 구성을 갖는 본 실시형태의 땜납 페이스트에 의하면, 후술하는 바와 같이, 부재 상에서 건조시켜 분산매를 제거한 후에, 환원 분위기 중에서, 또한, 땜납 입자의 용융 온도 이상의 온도에서 가열하는 방법에 의하여, 전극 간의 간극이 좁은(예를 들면 25μm를 하회하는) 경우이더라도, 브리지 및 땜납 습윤성 불량의 발생을 억제하면서 땜납 범프를 형성할 수 있다.
상기 효과가 얻어지는 이유를 본 발명자들은 이하와 같이 추측하고 있다.
먼저, 땜납 입자에 있어서, 주석은 벌크로 존재하여 입자 표면에 노출되지만, 입자 표면에 노출된 주석은 산화되기 쉽기 때문에, 땜납 입자의 표면의 적어도 일부(벌크의 주석의 상부)에는 산화 주석이 형성되는 것이 알려져 있다. 이와 같은 산화 주석으로 피복된 땜납 입자를 땜납의 융점 이상으로 가열한 경우, 땜납 입자의 내부는 용융되지만, 최표면의 산화 주석이 용융되기 어렵기 때문에, 땜납 입자끼리의 용융 결합에 의한 땜납 입자의 성장이 일어나기 힘들다고 추측된다. 그 때문에, 땜납 입자의 평균 입경이 10μm 이하와 같이 작아지면, 비표면적의 증가에 의하여 산화 주석의 비율이 많아짐으로써, 보다 한층 땜납 입자의 성장이 일어나기 어려워지고, 땜납 범프 간에 잔존하는 땜납 입자끼리의 용융에 의한 브리지가 억제되기 쉬워진다고 추측된다. 또한, 전극 상의 땜납 입자는, 땜납 입자 표면의 주석이 산화되어 있었다고 해도, 환원 분위기 중의 환원 물질(환원 가스 등)의 효과에 의하여 전극 표면의 금속과 반응하기 쉬워, 전극 표면 상에 주석이 용이하게 습윤 확산될 수 있다. 예를 들면 전극이 Au 전극의 경우는, Au 전극의 최표층에 AuSn 합금층이 형성됨으로써, Au 전극 표면 상에 주석이 용이하게 습윤 확산될 수 있다. 습윤 확산된 주석의 표면은, 환원 분위기 중의 환원 물질(환원 가스 등)의 효과에 의하여 산화되어 있지 않기 때문에, 전극 상 혹은 그 근방에 존재하는 땜납 입자의 표면의 산화막을 용융하는 효과가 얻어지고, 전극 근방의 땜납 입자로부터 선택적으로 용융된다. 그 결과, 전극 상 혹은 전극 근방의 땜납 입자를 선택적으로 용융하는 것이 가능하고, 브리지의 발생을 억제하여, 땜납 범프를 형성할 수 있다고 생각된다.
또, 땜납 입자 함유층의 두께가 불균일해져, 부분적으로 두꺼운 개소가 발생하면, 당해 개소에 있어서 브리지의 발생이 일어나기 쉬워져, 전극 표면에 있어서의 땜납의 습윤 확산도 저해되기 쉬워진다고 생각되는 데 대하여, 분산매의 함유량이 30질량% 이상이면, 전극 상 및 전극 간에 퇴적되는 땜납 입자 함유층의 두께가 균일해지기 쉬워져, 결과적으로, 브리지 및 땜납 습윤성 불량의 발생이 억제된다고 추측된다.
(땜납 입자)
땜납 입자는 주석을 포함한다. 땜납 입자는, 주석 단일체를 포함하고 있어도 되고, 주석 합금을 포함하고 있어도 된다. 주석 합금으로서는, 예를 들면, In-Sn, In-Sn-Ag, Sn-Bi, Sn-Bi-Ag, Sn-Ag-Cu, Sn-Cu계의 합금을 들 수 있다. 땜납 입자는, 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
주석 합금의 구체예를 이하에 나타낸다.
·In-Sn(In: 52질량%, Sn: 48질량%, 융점: 118℃)
·In-Sn-Ag(In: 20질량%, Sn: 77.2질량%, Ag: 2.8질량%, 융점: 175℃)
·Sn-Bi(Sn: 42질량%, Bi: 58질량%, 융점: 138℃)
·Sn-Bi-Ag(Sn: 42질량%, Bi: 57질량%, Ag: 1질량%, 융점: 139℃)
·Sn-Ag-Cu(Sn: 96.5질량%, Ag: 3질량%, Cu: 0.5질량%, 융점: 217℃)
·Sn-Cu(Sn: 99.3질량%, Cu: 0.7질량%, 융점: 227℃)
땜납 입자 중의 주석의 함유량은, 예를 들면, 40질량% 이상, 60질량% 이상 또는 80질량% 이상이어도 되고, 99.5질량% 이하, 80질량% 이하 또는 60질량% 이하여도 된다.
땜납 입자 중의 주석은, 예를 들면, 벌크(순도 99.9% 이상)로 존재하고 있다. 주석은 산화되기 쉬운 금속이기 때문에, 통상, 땜납 입자는, 그 표면의 적어도 일부(예를 들면 벌크의 주석의 상부)에 산화 주석을 포함한다.
땜납의 융점(땜납 입자를 구성하는 땜납의 융점)은, 250℃ 이하 또는 220℃ 이하여도 되고, 저온에서 땜납 범프를 형성 가능하며, 땜납 범프가 형성되는 부재에 대한 부하를 저감시킬 수 있는 관점에서는, 180℃ 이하, 160℃ 이하 또는 140℃ 이하여도 된다. 땜납의 융점은, 분산매를 휘발시킬 때에 용융되지 않도록, 예를 들면, 90℃ 이상이어도 된다. 또한, 땜납의 융점은, 산화 전의 땜납 입자의 융점이라고 바꾸어 말할 수도 있다.
땜납 입자의 평균 입경은, 브리지의 발생을 보다 한층 억제하는 관점에서는, 9.0μm 이하, 8.0μm 이하, 5.0μm 이하, 3.0μm 이하 또는 2.0μm 이하여도 된다. 땜납 입자의 평균 입경이 작을수록, 브리지의 발생이 억제되는 경향이 있다.
땜납 입자의 평균 입경은, 예를 들면, 땜납의 융점 이상으로 가열했을 때에, 땜납 입자를 균일하게 용융시킬 수 있는 관점에서, 0.1μm 이상이어도 되고, 0.3μm 이상, 0.5μm 이상, 1.0μm 이상 또는 2.0μm 이상이어도 된다.
땜납 입자의 평균 입경은, 땜납 페이스트가 도포되는 부재에 있어서의, 인접하는 전극 간의 거리에 따라 설정해도 된다. 구체적으로는, 땜납 입자의 평균 입경이, 인접하는 전극 간의 거리의 3분의 1 이하인 경우, 브리지의 발생이 보다 한층 억제되는 경향이 있다. 이 경향이 보다 현저하게 얻어지는 관점에서는, 땜납 입자의 평균 입경은, 인접하는 전극 간의 거리의 4분의 1 이하 또는 5분의 1 이하여도 된다.
땜납 입자의 최대 직경은, 1.0μm 이상 또는 2.0μm 이상이어도 되고, 10μm 이하, 9.0μm 이하, 8.0μm 이하, 5.0μm 이하, 3.0μm 이하 또는 2.0μm 이하여도 된다. 땜납 입자의 입경의 불균일이 적을수록, 부재의 전극 상에 있는 땜납 입자를 균일하게 용융시키기 쉬워져, 범프 형상이 보다 양호해지기 쉽다. 또, 땜납 입자의 입경의 불균일이 적을수록, 땜납 범프 간에 잔류하는 땜납 입자가 용융되어 브리지가 발생하는 것을 억제하기 쉬워지고, 또, 큰 사이즈의 땜납 입자가 기인이 되어 브리지가 발생하는 것을 억제하기 쉬워진다. 이들의 관점에서, 상기 최대 직경을 갖는 땜납 입자의 비율은, 80질량% 이상, 90질량% 이상 또는 95질량% 이상이어도 된다.
땜납 입자의 최대 직경 및 평균 입경은, 예를 들면, 이하의 수순으로 SEM 화상으로부터 산출할 수 있다. 땜납 입자의 분말을, SEM용의 카본 테이프 상에 스패출러로 올려, SEM용 샘플로 한다. 이 SEM용 샘플을 SEM 장치에 의하여 5000배로 관찰하고, SEM 화상을 얻는다. 얻어진 SEM 화상으로부터, 땜납 입자에 외접하는 직사각형을 화상 처리 소프트웨어에 의하여 작도(作圖)하고, 직사각형의 장변을 그 입자의 최대 직경으로 한다. 복수의 SEM 화상을 이용하여, 이 측정을 50개 이상의 땜납 입자에 대하여 행하여, 이들 땜납 입자의 최대 직경의 평균값을 산출하고, 이것을 평균 입경(평균 최대 직경)으로 한다. 땜납 페이스트 중의 땜납 입자의 최대 직경 및 평균 입경은, 아세톤 등의 유기 용제에 의하여 세정하여, 여과를 행하여, 상온(예를 들면 25℃)에서 건조한 후, 상기 방법에 의하여 구할 수 있다.
땜납 입자의 형상은, 예를 들면, 구상(球狀), 괴상(塊狀), 바늘상, 편평상(플레이크상), 대략 구상 등이어도 된다. 땜납 입자는, 이들의 형상을 갖는 땜납 입자의 응집체여도 된다. 이들 중에서도, 땜납 입자가 구상인 경우, 땜납 입자가 부재의 전극 상 및 전극 간(특히 부재의 전극 상)에 균일하게 분산되기 쉬워진다. 그 결과, 땜납 페이스트를 건조시켜 얻어지는 땜납 입자 함유층이 부재의 전극 상 및 전극 간에 균일하게 형성되어, 당해 땜납 입자 함유층을 땜납의 융점 이상으로 가열했을 때에, 전극 상부에 위치하는 땜납 입자가, 환원 분위기 중의 환원성 물질의 효과에 의하여, 전극 간에 위치하는 땜납 입자와 비교하여, 우선적으로 용융되기 쉬워진다. 이로써, 브리지의 발생이 보다 한층 억제되기 쉬워지는, 보다 양호한 형상의 땜납 범프가 형성되기 쉬워진다는 효과가 나타난다. 여기에서, 구상의 땜납 입자란, 상기 SEM 화상으로부터 구해지는, 애스펙트비("입자의 장변/입자의 단변")가 1.3 이하인 입자를 말한다.
땜납 페이스트 중의 땜납 입자의 함유량은, 땜납 페이스트의 전체 질량을 기준으로 하여, 70질량% 이하이다. 땜납 입자의 함유량은, 땜납 입자 함유층을 부재의 전극 상 및 전극 간에 균일하게 형성하기 쉬워짐으로써, 전극 상부의 범프 형상이 균일화되어, 범프 높이 및 형상이 정렬되기 쉬워지는 관점, 및, 땜납 입자를 전극 간에 균일하게 분산시키기 쉬워져, 전극 간의 땜납 입자가 용융되기 어려워짐으로써, 전극 간에서의 브리지의 발생이 보다 한층 억제되는 관점에서는, 65질량% 이하, 60질량% 이하 또는 50질량% 이하여도 된다. 땜납 페이스트 중의 땜납 입자의 함유량은, 페이스트 중에 있어서의 땜납 입자의 침강을 억제하여, 도포 시에 있어서의 땜납 페이스트의 균일성을 향상시키는 관점에서, 땜납 페이스트의 전체 질량을 기준으로 하여, 5질량% 이상, 10질량% 이상, 20질량% 이상, 30질량% 이상, 40질량% 이상 또는 50질량% 이상이어도 된다.
(분산매)
분산매는, 휘발성을 갖고, 땜납 입자를 분산 가능한 매체(예를 들면 액체)이면 되며, 특별히 한정되지 않는다. 분산매는, 예를 들면, 20℃에 있어서의 증기압이 0.1~500Pa의 유기 화합물이어도 된다. 또한, 플럭스성을 갖는 화합물은 분산매에는 포함되지 않고, 열경화성을 갖는 화합물도 분산매에는 포함되지 않는다.
분산매로서는, 예를 들면, 펜탄올, 헥산올, 헵탄올, 옥탄올, 데칸올, 에틸렌글라이콜, 다이에틸렌글라이콜, 프로필렌글라이콜, 뷰틸렌글라이콜, 터피네올, 아이소보닐사이클로헥산올(MTPH) 등의 1가 및 다가 알코올류; 에틸렌글라이콜뷰틸에터, 에틸렌글라이콜페닐에터, 다이에틸렌글라이콜메틸에터, 다이에틸렌글라이콜에틸에터, 다이에틸렌글라이콜뷰틸에터, 다이에틸렌글라이콜아이소뷰틸에터, 다이에틸렌글라이콜헥실에터, 트라이에틸렌글라이콜메틸에터, 다이에틸렌글라이콜다이메틸에터, 다이에틸렌글라이콜다이에틸에터, 다이에틸렌글라이콜다이뷰틸에터, 다이에틸렌글라이콜뷰틸메틸에터, 다이에틸렌글라이콜아이소프로필메틸에터, 트라이에틸렌글라이콜다이메틸에터, 트라이에틸렌글라이콜뷰틸메틸에터, 프로필렌글라이콜프로필에터, 다이프로필렌글라이콜메틸에터, 다이프로필렌글라이콜에틸에터, 다이프로필렌글라이콜프로필에터, 다이프로필렌글라이콜뷰틸에터, 다이프로필렌글라이콜다이메틸에터, 트라이프로필렌글라이콜메틸에터, 트라이프로필렌글라이콜다이메틸에터 등의 에터류; 에틸렌글라이콜에틸에터아세테이트, 에틸렌글라이콜뷰틸에터아세테이트, 다이에틸렌글라이콜에틸에터아세테이트, 다이에틸렌글라이콜뷰틸에터아세테이트, 다이프로필렌글라이콜메틸에터아세테이트(DPMA), 락트산 에틸, 락트산 뷰틸, γ-뷰티로락톤, 탄산 프로필렌 등의 에스터류; N-메틸-2-피롤리돈, N,N-다이메틸아세트아마이드, N,N-다이메틸폼아마이드 등의 산아마이드; 사이클로헥세인, 옥테인, 노네인, 데케인, 운데케인 등의 지방족 탄화 수소; 벤젠, 톨루엔, 자일렌 등의 방향족 탄화 수소; 탄소수 1~18의 알킬기를 갖는 머캅탄류; 탄소수 5~7의 사이클로알킬기를 갖는 머캅탄류를 들 수 있다. 탄소수 1~18의 알킬기를 갖는 머캅탄류로서는, 예를 들면, 에틸머캅탄, n-프로필머캅탄, i-프로필머캅탄, n-뷰틸머캅탄, i-뷰틸머캅탄, t-뷰틸머캅탄, 펜틸머캅탄, 헥실머캅탄 및 도데실머캅탄을 들 수 있다. 탄소수 5~7의 사이클로알킬기를 갖는 머캅탄류로서는, 예를 들면, 사이클로펜틸머캅탄, 사이클로헥실머캅탄 및 사이클로헵틸머캅탄을 들 수 있다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
분산매의 20℃에 있어서의 증기압은, 0.1~500Pa여도 되고, 0.2~100Pa, 0.3~50Pa 또는 0.5~10Pa여도 된다. 20℃에 있어서의 증기압이 0.1Pa 이상인 경우, 도공(塗工)성과 휘발성을 양립시키기 쉽다. 특히, 저융점의 땜납 입자를 이용하는 경우, 땜납의 융점 미만의 온도 T1이 낮아지기 때문에, 증기압이 0.1Pa 이상인 분산매를 이용함으로써 분산매의 잔류량을 저감시킬 수 있다. 한편, 20℃에 있어서의 증기압이 500Pa 이하이면, 도공 시에 있어서 분산매의 휘발이 일어나기 어렵고, 연속 사용 시에 분산매의 휘발에 의하여 땜납 입자의 농도가 높아지는 것이 억제된다. 그 때문에, 연속 도공 시에 있어서의 도공 두께의 제어가 용이해지기 쉽다.
20℃에 있어서의 증기압이 0.3~50Pa의 분산매(유기 화합물)로서는, 1-헵탄올(증기압 28Pa), 1-옥탄올(증기압 8.7Pa), 1-데칸올(증기압 1Pa), 에틸렌글라이콜(증기압 7Pa), 다이에틸렌글라이콜(증기압 2.7Pa), 프로필렌글라이콜(증기압 10.6Pa), 1,3-뷰틸렌글라이콜(증기압 8Pa), 터피네올(증기압 3.1Pa), 에틸렌글라이콜모노페닐에터(증기압 0.9Pa), 다이에틸렌글라이콜메틸에터(에틸카비톨)(증기압 13Pa) 및 다이에틸렌글라이콜모노뷰틸에터(증기압 3Pa)를 들 수 있다. 이들 중 적어도 1종의 분산매를 이용하는 경우, 도공 시에 있어서의 분산매의 휘발이 억제되기 쉬워져, 연속 도공 시에 있어서의 도공 두께의 제어가 용이해지는 한편, 땜납의 융점 미만의 온도 T1에서 분산매를 용이하게 휘발시킬 수 있다.
분산매의 함유량은, 땜납 페이스트의 전체 질량을 기준으로 하여, 30질량% 이상이며, 브리지 및 땜납 습윤성 불량의 발생을 보다 한층 억제하는 관점에서는, 35질량% 이상 또는 38질량% 이상이어도 된다. 분산매의 함유량은, 땜납 입자의 침강을 억제하여, 도포 후의 균일성을 향상시킬 수 있는 관점에서는, 땜납 페이스트의 전체 질량을 기준으로 하여, 80질량% 이하, 70질량% 이하 또는 60질량% 이하여도 된다. 이들의 관점에서, 분산매의 함유량은, 땜납 페이스트의 전체 질량을 기준으로 하여, 30~80질량%, 35~70질량% 또는 38~60질량%여도 된다.
(그 외의 성분)
땜납 페이스트는, 상기 성분 이외의 성분(그 외의 성분)을 더 함유해도 된다. 그 외의 성분으로서는, 예를 들면, 플럭스, 열경화성을 갖는 화합물(예를 들면 열경화성 수지) 등을 들 수 있다.
[플럭스]
플럭스로서, 땜납 접합 등에 일반적으로 이용되어 있는 것을 사용할 수 있다. 구체예로서는, 염화 아연, 염화 아연과 무기 할로젠 화물의 혼합물, 염화 아연과 무기산의 혼합물, 용융염, 인산, 인산의 유도체, 유기 할로젠 화물, 하이드라진, 송지(松脂), 유기산, 아미노산, 아민, 및, 아민의 할로젠화 수소산염 등을 들 수 있다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상을 병용해도 된다.
용융염으로서는, 염화 암모늄 등을 들 수 있다. 유기산으로서는, 락트산, 시트르산, 스테아르산, 글루탐산, 글루타르산, 석신산, 아디프산, 피멜산, 수베르산, 벤조산, 말산 등을 들 수 있다. 송지로서는, 활성화 송지 및 비활성화 송지 등을 들 수 있다. 송지는 아비에트산을 주성분으로 하는 로진류이다. 아미노산으로서는, 글라이신, 알라닌, 글루탐산 등을 들 수 있다. 아민으로서는, 일반적인 것을 이용할 수 있고, 예를 들면, 제1급 아민, 제2급 아민, 제3급 아민 등을 이용해도 된다. 아민의 할로젠화 수소산염은, 아민과 할로젠 원소를 조합한 것이어도 된다.
플럭스로서, 카복시기를 2개 이상 갖는 유기산 또는 송지를 사용함으로써, 전극 간의 도통 신뢰성이 보다 한층 높아지는 효과가 나타난다. 특히, 플럭스로서, 카복시기를 2개 이상 갖는 유기산을 사용함으로써, 땜납 입자 표면의 산화 주석을 제거하여 벌크의 주석을 노출시켜 전극과의 습윤성을 향상시킴으로써, 땜납 습윤성 불량의 발생을 방지함과 함께, 양호한 형상의 땜납 범프를 형성하는 효과가 현저하게 얻어진다. 예를 들면, 플럭스의 베이스 수지로서 알려져 있는, 아비에트산을 주성분으로 하는 로진류를 이용한 경우, 재산화 방지 작용 혹은 점도 조정으로서의 기능은 높지만, 땜납 입자 표면의 산화 주석을 제거하고, 전극 표면에 대한 땜납의 습윤 확산을 촉진하는 효과는 낮다. 한편, 카복시기를 2개 이상 갖는 유기산에서는, 아비에트산을 주성분으로 하는 로진류와 비교하여, 땜납 입자 표면의 산화 주석을 제거하여 벌크의 주석을 노출시켜, 전극과의 습윤성을 향상시키는 효과가 높다. 또, 카복시기를 2개 이상 갖는 유기산에 의하면, 상기 로진류와 비교하여 소량(예를 들면, 땜납 입자 100질량부에 대하여 5질량부 이하)으로 효과가 얻어지기 때문에, 전극 상 및 전극 간에 균일한 두께로 도포하는 것이 용이해진다. 그 때문에, 땜납 범프의 형상을 보다 균일화할 수 있음과 함께, 브리지의 발생을 보다 한층 억제할 수 있다.
플럭스는, 분산매에 용해시키기 쉽고, 땜납 페이스트가 도포되기 쉬워지는 관점에서, 분자량이 200 이하인 저분자 화합물이어도 된다. 플럭스의 분자량은, 상기 효과가 보다 현저하게 얻어지는 관점에서, 180 이하 또는 150 이하여도 된다. 플럭스의 분자량은, 100 이상, 150 이상, 180 이상 또는 200 이상이어도 된다. 본 실시형태에서는, 땜납 페이스트가, 플럭스로서, 수지 등의 고분자 화합물(예를 들면 중량 평균 분자량이 300 이상인 화합물)을 함유해도 되지만, 땜납 입자 표면의 산화 주석을 제거하여 벌크의 주석을 노출시켜, 전극과의 습윤성을 보다 한층 향상시키는 관점에서는, 당해 고분자 화합물의 함유량은, 땜납 입자 100질량부에 대하여, 10질량부 이하여도 되고, 0질량부여도 된다.
플럭스의 융점은, 50℃ 이상, 70℃ 이상 또는 80℃ 이상이어도 되고, 200℃ 이하, 160℃ 이하, 150℃ 이하 또는 140℃ 이하여도 된다. 플럭스의 융점이 상기 범위이면, 플럭스 효과가 보다 한층 효과적으로 발휘되어, 땜납 입자를 전극 상에 보다 한층 효율적으로 배치할 수 있다. 이러한 효과가 보다 현저하게 얻어지는 관점에서는, 플럭스의 융점은, 80~190℃ 또는 80~140℃여도 된다.
융점이 80~190℃의 범위에 있는 플럭스로서는, 석신산(융점: 186℃), 글루타르산(융점: 96℃), 아디프산(융점: 152℃), 피멜산(융점: 104℃), 수베르산(융점: 142℃) 등의 다이카복실산, 벤조산(융점: 122℃), 말산(융점: 130℃) 등을 들 수 있다.
플럭스의 함유량은, 전극 상에 땜납 범프를 형성하는 공정 이후, 인접하는 땜납 범프 간에 잔류하는 땜납 입자 함유층의 잔사를 세정에 의하여 제거하는 공정에 있어서의 세정성을 향상시키는 관점에서, 땜납 입자 100질량부에 대하여, 10질량부 이하, 8질량부 이하, 6질량부 이하 또는 5질량부 이하여도 된다. 플럭스의 함유량은, 플럭스 효과가 보다 한층 효과적으로 발휘되는 관점에서는, 땜납 입자 100질량부에 대하여, 0.1질량부 이상, 0.2질량부 이상 또는 0.3질량부 이상이어도 된다. 이들의 관점에서, 플럭스의 함유량은, 땜납 입자 100질량부에 대하여, 0.1~10질량부, 0.2~8질량부, 0.3~6질량부 또는 0.3~5질량부여도 된다.
[열경화성을 갖는 화합물]
열경화성을 갖는 화합물로서는, 예를 들면, 옥세테인 화합물, 에폭시 화합물, 에피설파이드 화합물, (메트)아크릴 화합물, 페놀 화합물, 아미노 화합물, 불포화 폴리에스터 화합물, 폴리유레테인 화합물, 실리콘 화합물, 폴리이미드 화합물 등을 들 수 있다. 열경화성을 갖는 화합물의 함유량은, 땜납 페이스트의 전체 질량을 기준으로 하여, 예를 들면, 0~10질량부여도 된다.
땜납 페이스트는, 그 외의 성분으로서, 틱소트로피제, 산화 방지제, 방미제(防黴劑), 광택 제거제 등의 첨가제를 더 함유해도 된다.
<땜납 범프의 형성 방법>
일 실시형태의 땜납 범프의 형성 방법은, 표면에 복수의 전극을 갖는 부재의 전극이 배치되어 있는 영역에 상기 실시형태의 땜납 페이스트를 도포하는 공정(도포 공정)과, 부재 및 땜납 페이스트를, 땜납의 융점(땜납 입자를 구성하는 땜납의 융점) 미만의 온도 T1에서 가열함으로써, 땜납 페이스트 중의 분산매를 휘발시켜, 부재 상에 땜납 입자 함유층을 형성하는 공정(건조 공정)과, 부재 및 땜납 입자 함유층을, 환원 분위기 중에서, 또한, 땜납의 융점 이상의 온도 T2에서 가열함으로써, 땜납 입자 함유층 중의 땜납 입자를 용융시켜, 부재의 전극 상에 땜납 범프를 형성하는 공정(리플로 공정)과, 인접하는 땜납 범프 간에 잔류하는 땜납 입자 함유층의 잔사를 세정에 의하여 제거하는 공정(세정 공정)을 구비한다. 이 방법에 의하면, 전극 상에 땜납 범프를 갖는 땜납 범프 부착 부재가 얻어진다.
종래의 땜납 범프의 형성 방법에서는, 30질량% 이상과 같은 다량의 분산매를 함유하는 땜납 페이스트를 이용하면, 땜납 습윤성 불량이 발생하기 쉽고, 땜납 범프의 형상은 불균일해지기 쉽다. 한편, 상기 방법에서는, 땜납의 융점 이상의 온도 T2에서 가열하기 전에는 땜납 융점 미만의 온도 T1에서 가열하여 분산매를 제거하기 때문에, 땜납 습윤성 불량이 발생하기 어렵고, 땜납 범프의 형상은 불균일해지기 어렵다. 이것은, 땜납 페이스트 중의 분산매가 사전에 제거됨으로써, 환원 분위기 중의 환원성 물질(환원 가스 등)에 의한 전극 표면에서의 반응이 일어나기 쉬워지는 것, 및, 전극 상의 땜납 입자끼리가 근접하게 되고, 또, 당해 전극 상의 땜납 입자 간에 있어서의 환원성 물질의 농도가 높아져, 땜납 입자끼리의 용융이 촉진되는 것이 이유라고 추측된다.
또, 상기 방법에서는, 땜납의 융점 미만의 온도 T1에서 가열함으로써 땜납 입자 표면의 산화가 촉진되기 때문에, 브리지의 발생을 억제하는 효과가 높아진다. 상술한 바와 같이, 전극 간에서는, 땜납 입자의 표면의 산화에 의하여, 땜납 입자끼리의 용융 결합에 의한 땜납 입자의 성장이 저해되지만, 땜납의 융점 미만의 온도 T1에서 가열함으로써 땜납 입자 표면의 산화 피막이 두꺼워거나, 또는, 땜납 입자 표면의 산화 피막이 균일하게 형성됨으로써, 상기 땜납 입자의 성장이 보다 한층 저해되기 쉬워져, 결과적으로, 브리지의 발생을 억제하는 효과가 높아진다고 추측된다.
이하, 도면을 참조하면서, 상기 실시형태의 땜납 범프의 형성 방법에 대하여 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다.
도 1은, 상기 실시형태의 땜납 범프의 형성 방법이 적용되는 부재(표면에 복수의 전극을 갖는 부재)의 일례를 나타내는 평면도이며, 도 2는, 도 1의 II-II선을 따른 모식 단면도이다. 도 3은, 상기 실시형태의 땜납 범프의 형성 방법을 설명하는 모식 단면도이다. 구체적으로는, 도 3의 (a)가 도포 공정을 설명하기 위한 모식 단면도이며, 도 3의 (b)가 건조 공정을 설명하기 위한 모식 단면도이고, 도 3의 (c)가 리플로 공정을 설명하기 위한 모식 단면도이며, 도 3의 (d)가 세정 공정을 설명하기 위한 모식 단면도이다.
(부재)
도 1에 나타내는 부재(1)는, 예를 들면 회로 부재 등의 전자 부재이며, 절연성 기재(2)와, 절연성 기재(2)의 표면에 마련된 전극(3)을 구비한다. 절연성 기재(2)는, 예를 들면, 기재(4)와, 기재(4)의 표면 중, 전극(3)이 마련되지 않은 영역을 피복하는 절연성의 수지 피막(5)을 구비한다.
부재(1)의 구체예로서는, 표면에 전극이 형성된 반도체 기판(예를 들면, 실리콘 웨이퍼 등의 반도체 웨이퍼), 표면에 전극이 형성된 유리 기판, 표면에 전극이 형성된 세라믹 기판, 프린트 배선판, 반도체 패키지 기판 등을 들 수 있다. 이들 중에서도, 반도체 기판(예를 들면 실리콘 기판)은, 전극과의 밀착이 양호하기 때문에, 표면에 전극이 형성된 반도체 기판을 이용하는 경우, 땜납 범프 형성 후이더라도, 기재와 전극의 양호한 밀착성이 유지되는 경향이 있다. 또, 반도체 기판은 모재가 평활한 점에서, 반도체 기판의 표면에 전극을 형성할 때에는 전극의 높이를 용이하게 제어할 수 있고, 전극 높이를 보다 낮게 할 수 있다. 그 때문에, 반도체 기판의 표면에 형성된 전극은 전극 높이가 낮은 경향이 있어, 전극 간에 있어서의 땜납 브리지의 발생이 억제되기 쉽다.
전극(3)으로서는, 예를 들면, 타이타늄, 니켈, 크롬, 구리, 알루미늄, 팔라듐, 플래티넘, 금 등을 포함하는 전극을 들 수 있다. 기재(4)와의 밀착성의 관점에서는, 전극(3)은, 타이타늄층, 니켈층 및 구리층이 이 순서로 적층되어 이루어지는 전극이어도 된다. 기재(4)가 실리콘 웨이퍼인 경우, 실리콘 웨이퍼의 표면을 산화시켜 산화 규소로 하고, 산화 규소의 위에 타이타늄층을 형성시킴으로써, 접착성이 향상된다. 또, 타이타늄층의 위에 니켈층을 마련하고, 그 위에 구리층을 마련함으로써, 타이타늄층의 위에 직접 구리층을 마련한 경우와 비교하여, 구리가 실리콘 웨이퍼 내에 확산하는 것을 억제할 수 있다. 전극의 표면은, 주석이 보다 습윤 확산되기 쉬워지는 관점에서는, 금, 팔라듐 및 구리로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하고 있어도 된다. 특히, 전극의 표면에, 팔라듐층 및/또는 금층을 형성함으로써, 땜납의 전극에 대한 습윤성이 향상된다.
전극(3)의 평면시(平面視) 형상으로서는, 부재(1)의 크기 등에 따라, 정사각형상, 직사각형상, 원형상 등의 다양한 형상을 채용할 수 있다. 전극(3)의 평면시 형상은, 절연성 기재(2)를 소형화할 수 있는 점에서는, 정사각형상이어도 된다.
전극(3)은, 예를 들면, 도 1에 나타내는 바와 같이, 평면시에서, 절연성 기재(2)의 둘레 가장자리 부분(페리페럴 부분)에 도트상으로 배열되어 있어, 인접하는 전극(3, 3) 간이 매우 좁아져 있다. 구체적으로는, 인접하는 전극(3, 3) 간의 거리(p)는, 예를 들면, 25μm 미만이다. 인접하는 전극(3, 3) 간의 거리(p)는, 브리지가 보다 한층 발생하기 어려워지는 관점에서는, 3μm 이상, 5μm 이상 또는 10μm 이상이어도 된다. 인접하는 전극(3, 3) 간의 거리(p)는, 도 2에 나타내는 p로 나타내는 부분의 길이이며, 인접하는 전극 간의 거리가 가장 작은 개소의 값이다.
절연성 기재(2) 상으로부터 노출되는 전극(3)의 높이(d1)는, 브리지가 보다 한층 발생하기 어려워지는 관점에서, 30μm 이하, 20μm 이하 또는 10μm 이하여도 된다. 여기에서, 전극(3)의 높이(d1)란, 도 2의 d1로 나타내는 부분의 길이이며, 하기 식 (I)로 구해진다.
전극(3)의 높이=[전극(3)의 표면부터 기재(4)까지의 최단 거리(d2)]-[절연성 기재(2)의 표면(수지 피막(5)의 표면)부터 기재(4)까지의 최단 거리(d3)]…(I)
상기 전극(3)의 높이(d1)는, 음의 값을 취할 수 있다. 즉, 전극(3)의 표면부터 기재(4)까지의 최단 거리(d2)가, 절연성 기재(2)의 표면(수지 피막(5)의 표면)부터 기재(4)까지의 최단 거리(d3)보다 작아도 된다. 전극(3)의 높이(d1)는, 예를 들면, 1μm 이상이어도 된다.
수지 피막(5)은, 예를 들면, 옥세테인 화합물, 에폭시 화합물, 에피설파이드 화합물, (메트)아크릴 화합물, 페놀 화합물, 아미노 화합물, 불포화 폴리에스터 화합물, 폴리유레테인 화합물, 실리콘 화합물, 폴리이미드 화합물 등의 열경화성 화합물을 포함하는 경화성 수지 조성물의 경화물로 이루어지는 막이어도 된다. 열경화성 화합물로서 에폭시 화합물 또는 폴리이미드 화합물을 이용하는 경우, 경화성 수지 조성물의 경화성 및 점도가 보다 한층 양호해지고, 수지 피막(5)의 고온 방치에 있어서의 특성 및 절연 신뢰성이 우수하다.
(도포 공정)
도포 공정에서는, 도 3의 (a)에 나타나는 바와 같이, 부재(1)의 전극(3)이 배치되어 있는 영역에 땜납 입자(6)를 함유하는 상기 실시형태의 땜납 페이스트를 도포하고, 부재(1) 상에 땜납 페이스트층(7)을 형성한다. 이로써, 땜납 페이스트 부착 부재(8)가 얻어진다.
땜납 페이스트는, 땜납 페이스트층(7)이, 적어도 전극(3) 상 및 전극(3, 3) 간에 형성되도록 도포된다. 땜납 페이스트는, 부재(1)의 모든 전극을 덮도록 부재(1) 상에 도포되어도 되고, 예를 들면, 부재(1)의 전면(전극(3)이 형성되어 있는 면의 전체)에 도포되어도 된다. 땜납 페이스트의 도포 방법으로서는, 예를 들면, 스크린 인쇄, 전사 인쇄, 오프셋 인쇄, 제트 프린팅법, 디스펜서, 제트 디스펜서, 니들 디스펜서, 콤마 코터, 슬릿 코터, 다이코터, 그라비어 코터, 슬릿 코트, 볼록판 인쇄, 오목판 인쇄, 그라비어 인쇄, 스텐실 인쇄, 소프트 리소 그래프, 바 코트, 애플리케이터, 입자 퇴적법, 스프레이 코터, 스핀 코터, 딥 코터 등을 이용하여 도포하는 방법을 들 수 있다.
땜납 페이스트층(7)의 두께(D1)는, 건조 후에 얻어지는 땜납 입자 함유층(9)의 두께에 따라 적절히 변경 가능하며, 예를 들면, 1μm 이상, 2μm 이상, 3μm 이상, 5μm 이상, 10μm 이상, 15μm 이상, 또는 20μm 이상이어도 되고, 120μm 이하, 100μm 이하, 80μm 이하, 또는 50μm 이하여도 된다. 또한, 땜납 페이스트층(7)의 두께(D1)는, 도 3의 (a)의 D1로 나타내는 부분의 길이이며, 절연성 기재(2)의 표면(수지 피막(5)의 표면)부터 땜납 페이스트층(7)의 표면까지의 최단 거리이다.
(건조 공정)
건조 공정에서는, 도 3의 (b)에 나타나는 바와 같이, 땜납 페이스트 부착 부재(8)를, 땜납의 융점(땜납 입자(6)를 구성하는 땜납의 융점) 미만의 온도 T1에서 가열함으로써, 땜납 페이스트(땜납 페이스트층(7)) 중의 분산매를 휘발시켜, 부재(1) 상에 땜납 입자 함유층(9)을 형성한다. 이로써, 땜납 입자 함유층 부착 부재(10)가 얻어진다.
건조 온도 T1은, 땜납의 융점 미만의 온도이며, 예를 들면, 30~120℃이다. 건조 온도 T1은, 땜납 입자의 표면을 산화시키는 관점에서는, 땜납의 융점에 가까운 온도여도 되고, 예를 들면, 50℃ 이상, 70℃ 이상 또는 90℃ 이상이어도 된다.
건조 시간은, 사용한 분산매의 종류 및 양에 맞추어 적절히 조정해도 된다. 구체적으로는, 예를 들면, 1분간 이상이어도 되고, 120분간 이하여도 된다.
건조 시의 분위기는, 대기 분위기여도 되고, 질소 분위기여도 된다. 건조 시의 분위기를 대기 분위기로 함으로써 땜납 입자의 표면이 산화되기 쉬워진다. 이로써, 땜납 범프를 형성 시(후술하는 리플로 공정 시)에, 전극(3, 3) 간에 분산되어 있는 땜납 입자끼리가 용융 결합하는 것에 의한 땜납 입자의 성장이 저해되어, 전극 간에서의 브리지의 발생이 보다 한층 억제되는 경향이 있다. 이 효과는, 건조 온도 T1이 땜납의 융점에 가까운 온도인 경우에 보다 한층 얻어지기 쉬워진다.
건조 공정으로 형성되는 땜납 입자 함유층(9)은, 적어도 땜납 입자(6)를 포함하고, 땜납 페이스트에 함유될 수 있는 그 외의 성분(플럭스 등)을 더 포함하고 있어도 된다. 땜납 입자 함유층(9) 중에는, 분산매의 일부가 휘발되지 않고 잔류하고 있어도 되지만, 땜납 입자 함유층(9) 중의 분산매의 함유량은, 땜납 입자 함유층의 전체 질량을 기준으로 하여, 5질량% 이하, 1질량% 이하 또는 0.1질량% 이하여도 된다.
땜납 입자 함유층(9)의 두께(D2)는, 브리지의 발생을 보다 한층 억제하는 관점에서는, 인접하는 전극(3, 3) 간의 거리(p)의 3분의 2 이하여도 되고, 3분의 1 이하여도 된다. 땜납 입자 함유층(9)의 두께(D2)는, 구체적으로는, 예를 들면, 50μm 이하, 40μm 이하, 30μm 이하, 또는 25μm 이하여도 된다. 땜납 입자 함유층(9)의 두께(D2)는, 땜납 습윤성 불량의 발생을 보다 한층 억제하는 관점에서, 예를 들면, 3μm 이상, 5μm 이상, 10μm 이상, 또는 15μm 이상이어도 된다. 또한, 땜납 입자 함유층(9)의 두께(D2)는, 도 3의 (b)의 D2로 나타내는 부분의 길이이며, 절연성 기재(2)의 표면(수지 피막(5)의 표면)부터 땜납 입자 함유층(9)의 표면까지의 최단 거리이다.
(리플로 공정)
리플로 공정에서는, 도 3의 (c)에 나타나는 바와 같이, 땜납 입자 함유층 부착 부재(10)(부재(1) 및 땜납 입자 함유층(9))를, 환원 분위기 중에서, 또한, 땜납의 융점 이상의 온도 T2에서 가열함으로써, 땜납 입자 함유층(9) 중의 땜납 입자(6)를 용융시켜, 부재(1)의 전극(3) 상에 땜납 범프(11)를 형성한다. 이 단계에서는, 땜납 범프(11, 11) 간(전극(3, 3) 간)에 땜납 입자 함유층(9)의 잔사가 존재한다. 땜납 입자 함유층(9)의 잔사는, 예를 들면, 땜납 입자(6) 및 땜납 페이스트에 함유될 수 있는 그 외의 성분(플럭스 등) 유래의 유기 성분(12) 등을 포함한다. 땜납 입자(6)는, 예를 들면, 땜납 입자끼리가 용융 결합함으로써 성장한 조대(粗大) 입자(13)를 포함한다.
환원 분위기는, 환원 가스 등의 환원성 물질을 포함하는 분위기이다. 환원 분위기는, 땜납 입자(6)의 표면의 산화 피막을 효율적으로 환원할 수 있는 관점에서는, 수소 가스, 수소 라디칼 및 폼산 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 분위기(예를 들면, 수소 가스 분위기, 수소 라디칼 분위기, 폼산 가스 분위기 또는 이들의 혼합 분위기)여도 된다. 땜납 입자(6)의 표면의 산화 피막이 환원에 의하여 제거됨으로써, 땜납 입자(6)의 용융, 습윤 확산되어, 합일화가 보다 한층 진행하기 쉬워진다.
환원 분위기에서의 열처리(땜납의 융점 이상의 온도 T2에서의 가열)는, 예를 들면, 수소 환원노, 수소 라디칼 환원노, 폼산 환원노, 또는 이들의 컨베이어노 혹은 연속노를 이용하여 행하는 것이 가능하다.
열처리 온도 T2는, 땜납의 융점 이상의 온도이며, 예를 들면, 땜납의 융점보다, 5℃ 이상, 10℃ 이상, 20℃ 이상, 30℃ 이상 또는 40℃ 이상 높은 온도여도 된다. 열처리 온도 T2가 땜납의 융점보다 10℃ 이상 높은 경우, 땜납 습윤성 불량의 발생이 보다 한층 억제되는 경향이 있다. 열처리 온도 T2와 땜납 융점의 차는, 40℃ 이하, 30℃ 이하 또는 20℃ 이하여도 된다. 열처리 온도 T2와 땜납 융점의 차가 40℃ 이하인 경우, 브리지의 발생이 보다 한층 억제되는 경향이 있다. 땜납 습윤성 불량과 브리지의 발생을 보다 한층 억제하는 관점에서, 열처리 온도 T2는, 땜납의 융점보다 10~40℃ 높은 온도여도 된다. 열처리 시간은, 예를 들면, 1분간 이상이어도 되고, 120분간 이하여도 된다.
땜납 범프의 높이는, 땜납 페이스트의 조성 및 도포량 등에 의하여 조정 가능하고, 예를 들면, 3~30μm로 할 수 있다.
(세정 공정)
세정 공정에서는, 도 3의 (d)에 나타나는 바와 같이, 리플로 공정으로 얻어진 미세정의 땜납 범프 부착 부재(14)를 세정함으로써, 인접하는 땜납 범프(11, 11) 간에 잔류하는 땜납 입자 함유층(9)의 잔사를 제거한다. 이로써, 땜납 범프 부착 부재(15)가 얻어진다.
세정은, 예를 들면, 물에 의한 세정이어도 되고, 용제 세정이어도 된다. 세정에 이용하는 세정액으로서는, 물, 알코올계 용제, 터펜계 용제, 석유계 용제, 탄화 수소계 용제, 알칼리계 용제 등을 들 수 있다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상을 혼합하여 이용해도 된다. 또, 세정액에는, 세정제(계면활성제 등)를 함유시켜도 된다.
<접속 구조체의 제조 방법>
다음으로, 상기 실시형태의 땜납 범프의 형성 방법에 의하여 얻어지는 땜납 범프 부착 부재(15)를 이용한, 접속 구조체(예를 들면 반도체 장치)의 제조 방법에 대하여 설명한다.
도 4는, 땜납 범프 부착 부재(15)를 이용한 접속 구조체의 제조 방법을 설명하기 위한 모식 단면도이다. 접속 구조체의 제조 방법에서는, 먼저, 도 4의 (a)에 나타내는 바와 같이, 제1 부재로서의 땜납 범프 부착 부재(15)와, 제2 부재(21)를 준비하고, 서로의 전극(제1 전극(3) 및 제2 전극(23))이 대향하도록 배치한다. 이어서, 도 4의 (b)에 나타내는 바와 같이, 땜납 범프 부착 부재(15)와 제2 부재(21)를, 대향 방향으로 압압한 상태로 가열함으로써, 땜납 범프(11)를 개재하여, 서로의 전극(제1 전극(3) 및 제2 전극(23))을 전기적으로 접속한다. 이로써, 접속 구조체(30)가 얻어진다.
제2 부재(21)는, 예를 들면, 인터포저 기판이며, 절연성 기재(22)와, 절연성 기재(22)의 표면에 마련된 전극(제2 전극)(23)을 구비한다. 절연성 기재(22)는, 예를 들면, 기재(24)와, 기재(24)의 표면 중, 전극(23)이 마련되지 않은 영역을 피복하는 절연성의 수지 피막(25)을 구비한다. 제2 부재(21)로서는, 땜납 범프 부착 부재(15)의 제조에 이용되는 부재(1)로서 예시한 것을 이용할 수 있다. 제2 부재(21)는, 땜납 범프 부착 부재(15)의 제조에 이용된 부재(1)와 동일해도 되고 상이해도 된다. 또, 제2 부재(21)의 전극(23) 상에 땜납 범프가 형성되어 있어도 된다.
실시예
이하, 실시예 및 비교예에 의하여, 본 발명을 더 구체적으로 설명하지만, 본 발명은 이하의 실시예에 한정되는 것은 아니다.
<재료의 준비>
[땜납 입자]
Bi 함유량이 58질량%이며, Sn 함유량이 42질량%인 땜납 입자(Bi58-Sn42 땜납 입자, 융점: 138℃)로서, 하기에 나타내는 땜납 입자 A1~A5를 준비했다.
·땜납 입자 A1(평균 입경: 1.8μm 이하(d90=1.8μm), 5N Plus사제, Type10)
·땜납 입자 A2(평균 입경: 2.9μm 이하(d90=2.9μm), 5N Plus사제, Type9)
·땜납 입자 A3(평균 입경: 5.0μm 이하(d90=5.0μm), 5N Plus사제, Type8)
·땜납 입자 A4(평균 입경: 8.0μm 이하(d90=8.0μm), 5N Plus사제, Type7)
·땜납 입자 A5(평균 입경: 12.0μm 이하(d90=12.0μm), 5N Plus사제, Type6)
Sn 함유량이 96.5질량%이며, Ag 함유량이 3.0질량%이고, Cu 함유량이 0.5질량%인 땜납 입자(Sn96.5-Ag3.0-Cu0.5 땜납 입자, 융점: 218℃)로서, 하기에 나타내는 땜납 입자 B1~B2를 준비했다.
·땜납 입자 B1(평균 입경: 1.8μm 이하(d90=1.8μm), 5N Plus사제, Type10)
·땜납 입자 B2(평균 입경: 8.0μm 이하(d90=8.0μm), 5N Plus사제, Type7)
상기 땜납 입자 A1~A5 및 땜납 입자 B1~B2의 평균 입경은, 이하의 방법으로 측정했다. 먼저, 땜납 입자의 분말을, SEM용의 카본 테이프 상에 스패출러로 올려, SEM용 샘플로 했다. 이어서, 이 SEM용 샘플을 SEM 장치에 의하여 5000배로 관찰하고, SEM 화상을 얻었다. 얻어진 SEM 화상으로부터, 땜납 입자에 외접하는 직사각형을 화상 처리 소프트에 의하여 작도하고, 직사각형의 장변을 그 입자의 최대 직경으로 했다. 복수의 SEM 화상을 이용하여, 이 측정을 100개의 땜납 입자에 대하여 행하여, 50개의 땜납 입자의 최대 직경의 평균값을 산출하고, 이것을 평균 입경으로 했다.
[그 외]
휘발성의 분산매로서, 다이에틸렌글라이콜(후지필름 와코 준야쿠 주식회사제, 비점: 244℃, 증기압 2.7Pa)을 준비했다.
<실시예 1~48, 비교예 1~5>
(땜납 페이스트의 제작)
표 1~표 4에 나타내는 땜납 입자와, 다이에틸렌글라이콜을, 표 1~표 4에 나타내는 배합량(단위: 질량부)으로 혼합하고, 실시예 1~48 및 비교예 1~5의 땜납 페이스트를 얻었다.
(반도체 칩의 준비)
실리콘 기판 상에, 니켈층, 금층이 이 순서로 적층되어 이루어지는 전극이 복수 형성된 반도체 칩(주식회사 월츠제, WALTS-TEG IP80-0101JY, 상품명)을 준비했다. 복수의 전극은, 평면시 정사각형상의 실리콘 기판의 둘레 가장자리부에 있어서, 하나의 전극을 1단자로 하여, 39단자×40단자(합계 79단자)의 2열로 배열되어 있다. 보다 구체적으로는, 39단자×40단자의 전극군이, 평면시 정사각형상의 실리콘 기판의 네변을 따르도록, 1변당 2개소씩(합계 8개소) 형성되어 있다. 도 5의 (a) 및 (b)에 나타내는 바와 같이, 전극 간 피치는 80μm이며, 전극 사이즈는 58μm×58μm이고, 전극 간의 스페이스(인접하는 전극 간의 거리)는 22μm였다. 또, 실리콘 기판 상으로부터 노출되는 전극의 높이(d1)(실리콘 기판의 표면부터 전극의 표면까지의 거리)는, 3μm였다.
(땜납 범프의 형성)
[도포 공정]
상기에서 제작한 땜납 페이스트를, 상기에서 준비한 반도체 칩의 전극이 형성되어 있는 면 상에, 탁상 롤 코터에 의하여 도포했다.
[건조 공정]
이어서, 땜납 페이스트가 도포된 반도체 칩을, 표 1~표 4에 나타내는 온도(건조 온도)로 설정한 핫플레이트에 두고, 다이에틸렌글라이콜을 휘발시켰다. 이로써, 땜납 입자 함유층을 형성하고, 땜납 입자 함유층 부착 반도체 칩을 얻었다. 건조 시간(재치 시간)은, 30℃인 경우는 60분간으로 하고, 50℃인 경우는 30분간으로 하며, 90℃인 경우는 1분간으로 했다.
[땜납 입자 함유층의 두께의 측정]
건조 공정에 의하여 형성된 땜납 입자 함유층의 두께(D2)를, 레이저 변위계(키엔스 주식회사제, LK-G5000, 상품명)를 이용하여 계측했다. 구체적으로는, 전극 간을 합계 5개소 측정하고, 그 평균값을 땜납 입자 함유층의 두께(D2)로 했다.
[리플로 공정]
건조 공정 후의 반도체 칩(땜납 입자 함유층 부착 반도체 칩)을, 폼산 환원노(신코 세이키 주식회사제, 진공 땜납 부착 장치)에 넣고, 진공 흡인 후, 폼산 가스를 노내에 도입하여 노내를 폼산 가스로 채웠다. 이어서, 노내를 180℃ 또는 240℃로 하고, 1분간 유지한 후, 다시 진공 흡인을 행했다. 그 후, 질소를 도입하여 대기압에 되돌리고 나서 노내의 온도를 실온까지 내림으로써, 가열 처리를 종료시켰다. 노내의 온도(열처리 온도)는, 땜납 입자 A1~A5를 이용한 실시예 1~32 및 비교예 1~5에서는 180℃로 하고, 땜납 입자 B1~B2를 이용한 실시예 33~48에서는 240℃로 했다. 또, 승온 시간(노내의 온도를 열처리 온도로 할 때까지의 시간)은, 실시예 1~32 및 비교예 1~5에서는 20분간으로 하고, 실시예 33~48에서는 30분간으로 했다. 이상의 조작에 의하여, 땜납 입자를 용융시켜, 전극 상에 땜납 범프를 형성했다.
참고로, 리플로 공정 후에 있어서의 실시예 1의 반도체 칩(미세정의 땜납 범프 부착 반도체 칩)의 외관 사진을 도 6에 나타낸다. 도 6의 (a)는, 현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여 관찰한 현미경 사진이며, 도 6의 (b) 및 (c)는, 도 6의 (a)에 있어서의 전극 간을 확대한 사진이다. 도 6의 (a)에 나타나는 바와 같이, 실시예에서는 전극 상에 땜납 범프가 균일하게 형성되어 있는 것이 확인되었다. 또, 도 6의 (b) 및 (c)에 나타나는 바와 같이, 실시예에서는, 전극 간에 땜납 입자가 미립자인 상태로 독립적으로 존재하고 있어, 브리지가 발생하고 있지 않은 것이 확인되었다. 또한, 상기 외관 사진은, 현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여 관찰했다.
[세정 공정]
리플로 공정 후의 반도체 칩(미세정의 땜납 범프 부착 반도체 칩)을, 아세톤 용액(후지필름 와코 준야쿠 주식회사제, 특급)에 침지하고, 초음파 세정을 10분간 행했다. 이로써, 땜납 범프 간에 잔류하는 땜납 입자 함유층의 잔사를 제거하고, 땜납 범프 부착 반도체 칩을 얻었다.
세정 공정 후에 있어서의 실시예 1의 반도체 칩(땜납 범프 부착 반도체 칩)의 외관 사진을 도 7에 나타낸다. 도 7의 (a)는, 현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여 관찰한 현미경 사진이며, 도 7의 (b)는 도 7의 (a)에 있어서의 전극 간을 확대한 사진이다. 도 7의 (a) 및 (b)에 나타나는 바와 같이, 실시예에서는, 전극 상에 범프가 형성되어, 전극 간의 땜납 입자 등의 잔사가 제거되어 있는 것이 확인되었다.
[단면 관찰]
현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여, 세정 공정 후의 반도체 칩(땜납 범프 부착 반도체 칩)의 전극 부분의 단면을 관찰하고, 땜납 범프의 높이를 측정했다. 어느 실시예에 있어서도, 땜납 범프의 높이는 약 10μm였다.
참고로, 땜납 페이스트 도포 전의 반도체 칩의 전극 부분의 단면을 상기와 동일한 방법으로 관찰하여 얻은 현미경 사진을 도 8의 (a)에 나타내고, 상기 단면 관찰로 얻어진, 실시예 1의 반도체 칩(땜납 범프 부착 반도체 칩)의 단면 사진을 도 8의 (b)에 나타낸다.
(평가)
[브리지 억제성(절연성) 평가]
반도체 칩상의 8개의 전극군(39단자×40단자)을 현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여 관찰하고, 브리지가 발생하고 있는 개소의 수를 확인했다. 참고로, 브리지의 발생 개소의 사진(일례)을 도 9에 나타낸다.
브리지 억제성을 하기의 기준으로 평가했다. 평가가 C 이상이면, 브리지의 발생이 억제되어 있다고 판단했다. 결과를 표 1~표 4에 나타낸다.
A: 브리지의 발생 개소: 0개소
B: 브리지의 발생 개소: 1개소 이상 5개소 이하
C: 브리지의 발생 개소: 6개소 이상 9개소 이하
D: 브리지의 발생 개소: 10개소 이상 19개소 이하
E: 브리지의 발생 개소: 20개소 이상 49개소 이하
F: 브리지의 발생 개소: 50개소 이상
[땜납 습윤성 불량 억제성(범프 형성성) 평가]
반도체 칩 상의 8개의 전극군(39단자×40단자)을 현미경(디지털 마이크로스코프 VHX-5000 키엔스사제)을 이용하여 관찰하고, 땜납 습윤성 불량이 발생하고 있는 전극의 수를 확인했다. 도 10의 (a)에 나타나는 바와 같이, 표면 전체(100면적%)가 땜납으로 피복되어 있는 전극을 양호품이라고 판단하고, 도 10의 (b)에 나타나는 바와 같이, 표면의 일부에 땜납으로 피복되어 있지 않은 개소가 존재하는 전극(금 전극이 부분적으로라도 노출되어 있는 전극)을 땜납 습윤성 불량이 발생하고 있는 전극이라고 판단했다.
땜납 습윤성 불량 억제성을 하기의 기준으로 평가했다. 평가가 C 이상이면, 땜납 습윤성 불량의 발생이 억제되어 있다고 판단했다. 결과를 표 1~표 4에 나타낸다.
A: 땜납 습윤성 불량 발생 전극수: 0개
B: 땜납 습윤성 불량 발생 전극수: 1개 이상 5개 이하
C: 땜납 습윤성 불량 발생 전극수: 6개 이상 9개 이하
D: 땜납 습윤성 불량 발생 전극수: 10개 이상 19개 이하
E: 땜납 습윤성 불량 발생 전극수: 20개 이상 49개 이하
F: 땜납 습윤성 불량 발생 전극수: 50개 이상
[표 1]
[표 2]
[표 3]
[표 4]
1…부재
2…절연성 기재
3…전극(제1 전극)
4…기재
5…수지 피막
6…땜납 입자
7…땜납 페이스트층
9…땜납 입자 함유층
11…땜납 범프
15…땜납 범프 부착 부재(제1 부재)
21…제2 부재
23…제2 전극
30…접속 구조체

Claims (12)

  1. 땜납 입자 및 휘발성의 분산매를 함유하는 땜납 페이스트를 이용한 땜납 범프의 형성 방법으로서,
    표면에 복수의 전극을 갖는 부재의 상기 전극이 배치되어 있는 영역에 상기 땜납 페이스트를 도포하는 공정과,
    상기 부재 및 상기 땜납 페이스트를, 상기 땜납 입자를 구성하는 땜납의 융점 미만의 온도 T1에서 가열함으로써, 상기 땜납 페이스트 중의 상기 분산매를 휘발시켜, 상기 부재 상에 땜납 입자 함유층을 형성하는 공정과,
    상기 부재 및 상기 땜납 입자 함유층을, 환원 분위기 중에서, 또한, 상기 땜납 입자를 구성하는 땜납의 융점 이상의 온도 T2에서 가열함으로써, 상기 땜납 입자 함유층 중의 상기 땜납 입자를 용융시켜, 상기 부재의 상기 전극 상에 땜납 범프를 형성하는 공정과,
    인접하는 상기 땜납 범프 간에 잔류하는 상기 땜납 입자 함유층의 잔사를 세정에 의하여 제거하는 공정을 구비하고,
    상기 땜납 입자의 평균 입경이 10μm 이하이며,
    상기 땜납 페이스트 중의 상기 분산매의 함유량이 30질량% 이상인, 땜납 범프의 형성 방법.
  2. 청구항 1에 있어서,
    상기 땜납 입자를 구성하는 땜납의 융점이 180℃ 이하인, 땜납 범프의 형성 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 환원 분위기가, 수소 가스, 수소 라디칼 및 폼산 가스로 이루어지는 군으로부터 선택되는 적어도 1종을 포함하는 분위기인, 땜납 범프의 형성 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 땜납 입자의 평균 입경이, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 1 이하인, 땜납 범프의 형성 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 온도 T1이 50℃ 이상인, 땜납 범프의 형성 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 땜납 입자 함유층의 두께가, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 2 이하인, 땜납 범프의 형성 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 부재가, 표면에 복수의 전극을 갖는 반도체 기판인, 땜납 범프의 형성 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 방법에 의하여 땜납 범프를 형성하는 공정을 구비하는, 땜납 범프 부착 부재의 제조 방법.
  9. 땜납 입자와, 휘발성의 분산매를 함유하고,
    상기 땜납 입자의 평균 입경이 10μm 이하이며,
    상기 분산매의 함유량이 30질량% 이상인, 땜납 페이스트.
  10. 청구항 9에 있어서,
    상기 땜납 입자를 구성하는 땜납의 융점이 180℃ 이하인, 땜납 페이스트.
  11. 청구항 9 또는 청구항 10에 있어서,
    땜납 프리코트법에 의하여, 표면에 복수의 전극을 갖는 부재의 상기 전극 상에 땜납 범프를 형성하기 위하여 이용되는, 땜납 페이스트.
  12. 청구항 11에 있어서,
    상기 땜납 입자의 평균 입경이, 상기 복수의 전극에 있어서의 인접하는 전극 간의 거리의 3분의 1 이하인, 땜납 페이스트.
KR1020237027910A 2021-02-03 2021-02-03 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법 KR20230138483A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/003963 WO2022168207A1 (ja) 2021-02-03 2021-02-03 はんだペースト、はんだバンプの形成方法及びはんだバンプ付き部材の製造方法

Publications (1)

Publication Number Publication Date
KR20230138483A true KR20230138483A (ko) 2023-10-05

Family

ID=82740961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027910A KR20230138483A (ko) 2021-02-03 2021-02-03 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법

Country Status (4)

Country Link
JP (1) JPWO2022168207A1 (ko)
KR (1) KR20230138483A (ko)
CN (1) CN117121176A (ko)
WO (1) WO2022168207A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004347A (ja) 2010-06-17 2012-01-05 Harima Chem Inc はんだバンプ形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP4142680B2 (ja) * 2005-10-28 2008-09-03 ハリマ化成株式会社 はんだバンプ形成方法
EP3242769A4 (en) * 2015-01-09 2018-06-13 University of Massachusetts Preparation and application of pb-free nanosolder
JP7419676B2 (ja) * 2019-06-04 2024-01-23 株式会社レゾナック 電子部品の製造方法及び電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004347A (ja) 2010-06-17 2012-01-05 Harima Chem Inc はんだバンプ形成方法

Also Published As

Publication number Publication date
CN117121176A (zh) 2023-11-24
WO2022168207A1 (ja) 2022-08-11
JPWO2022168207A1 (ko) 2022-08-11

Similar Documents

Publication Publication Date Title
TWI569340B (zh) Method for forming solder bump and method of manufacturing substrate
JP5129898B1 (ja) 電極溶食防止層を有する部品及びその製造方法
US9289841B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
JP3694948B2 (ja) はんだ付用フラックス及びはんだペースト及びそれらを用いたはんだ付方法
US9149883B2 (en) Soldering device, soldering method, and substrate and electronic component produced by the soldering device or the soldering method
KR20230137940A (ko) 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법
KR20230138483A (ko) 땜납 페이스트, 땜납 범프의 형성 방법 및 땜납 범프부착 부재의 제조 방법
KR102122166B1 (ko) 솔더 페이스트용 플럭스, 솔더 페이스트, 솔더 페이스트를 사용한 솔더 범프의 형성 방법 및 접합체의 제조 방법
TWI479967B (zh) Solder precoating method
JP4106447B2 (ja) 導電性金ペーストを用いた無電解金メッキ代替導電性金皮膜の形成方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP6076698B2 (ja) 電極溶食防止層を有する部品
JP6376802B2 (ja) 金属接合材料
JP6355949B2 (ja) 金属接合材料
KR100847207B1 (ko) 땜납 조성물 및 이것을 이용한 납땜 층 형성 방법
JP2001284793A (ja) プリコート用半田組成物及び半田プリコート方法

Legal Events

Date Code Title Description
A201 Request for examination