KR20230137322A - 원형 본드 핑거 패드 - Google Patents

원형 본드 핑거 패드 Download PDF

Info

Publication number
KR20230137322A
KR20230137322A KR1020237024938A KR20237024938A KR20230137322A KR 20230137322 A KR20230137322 A KR 20230137322A KR 1020237024938 A KR1020237024938 A KR 1020237024938A KR 20237024938 A KR20237024938 A KR 20237024938A KR 20230137322 A KR20230137322 A KR 20230137322A
Authority
KR
South Korea
Prior art keywords
layer
substrate
trace
die
bond
Prior art date
Application number
KR1020237024938A
Other languages
English (en)
Inventor
조안 레이 빌라르바 뷰트
애니켓 파틸
지제 왕
홍복 위
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230137322A publication Critical patent/KR20230137322A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8534—Bonding interfaces of the connector
    • H01L2224/85345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

IC(integrated circuit) 패키지들의 예들이 개시된다. 각각의 IC 패키지는 기판 상의 FC(flip-chip) 다이, FC 다이 위의 와이어 본드 다이, 와이어 본드 다이에 연결된 와이어 본드, 및 기판 상에 있고 FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화하는 몰드를 포함할 수 있다. 기판은 적어도 제1 금속화 층을 포함할 수 있고, 그 제1 금속화 층은 제1 기판 층, 제1 기판 층 상에 있고 제1 금속화 층 내에서 라우팅되어 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링된 트레이스, 및 트레이스 상에 형성된 본드 핑거 패드를 포함한다. 본드 핑거 패드는 원형일 수 있다. 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 트레이스에 전기적으로 연결될 수 있다.

Description

원형 본드 핑거 패드
[0001] 본 특허 출원은 "CIRCULAR BOND FINGER PAD"라는 명칭으로 2021년 1월 28일자로 출원된 미국 정식 출원 제17/161,105호의 이익을 주장하고, 이 출원은 본원의 양수인에게 양도되고 그 전체가 참조로 본원에 명시적으로 포함된다.
[0002] 본 개시내용은 일반적으로 IC(integrated circuits) 패키지들에 관한 것으로, 더 구체적으로(그러나 배타적이지는 않음), 예컨대 5G 디바이스들을 위한 원형 본드 핑거 패드에 관한 것이다.
[0003] 집적 회로 기술은 능동 컴포넌트들의 소형화를 통해 컴퓨팅 능력의 발전에서 큰 진전들을 이루었다. 패키지 디바이스들은 프로세서들, 서버들, RF(radio frequency) 집적 회로들 등을 포함하는 다수의 전자 디바이스들에서 발견될 수 있다. 패키징 기술은 핀 수가 많은 디바이스들 및/또는 대량 생산 컴포넌트들에서 비용 효율적이다.
[0004] 예시적인 종래의 IC 패키지는 기판 상의 기저대역 모뎀과 같은 FC(flip-chip) 다이를 포함한다. 메모리 다이가 다이 부착 접착제를 사이에 두고 기저대역 모뎀 위에 있다. 몰드(mold)가 기판 상에서 그리고 기판 위에서 기저대역 모뎀 및 메모리 다이를 캡슐화(encapsulate)한다. 기판은 금속화 층을 포함하고, 그 금속화 층에서, 트레이스들이 기저대역 모뎀의 솔더 범프들과 전기적으로 커플링되도록 라우팅된다. 몰드 내에서, 와이어 본드들(예컨대, 금(Au), 은(Ag), 구리(Cu) 등으로 형성됨)이 메모리 다이를 트레이스를 통해 기저대역 모뎀과 전기적으로 커플링하기 위해 사용된다. 와이어 본드들은 트레이스들 상의 본드 핑거 패드들을 통해 트레이스들에 연결된다. 전형적으로, 패드들은 니켈/금(Ni/Au) 도금된 표면들이다. 이는 트레이스들이 전해 도금 프로세스들로부터 형성된다는 것을 의미한다. 즉, 트레이스들은 도금 트레이스들이다. 이와 같이, 도금 트레이스들은 기판의 에지까지 연장된다. 에지에서의 트레이스들은 본드 핑거 패드들의 전해 상부 도금에 대해 사용되도록 본드 핑거 패드들 모두에 전기적으로 연결되는 도금 라인들에 연결된다.
[0005] 본드 핑거 패드들(예컨대, Cu로 형성됨)의 형상은 전형적으로 오블롱형(oblong) 또는 타원형이다. 이는 패드들이 NSMD(non-solder mask defined)이기 때문이고, 여기서, 패드는 금속으로 정의되고 솔더 마스크 개구는 패드보다 더 넓다. 이는 Cu 패드 전체가 노출된다는 것을 의미하는데, 그 이유는 솔더 마스크 개구와 패드 사이에 간극이 있기 때문이다.
[0006] 솔더 마스크 개구는 임의의 방향으로 시프트될 수 있다. 이는 NSMD 본드 핑거 패드가 Ni/Au 도금으로 인해 느슨한 간격 설계 규칙들을 전형적으로 요구한다는 것을 의미한다. 불행하게도, 이는 본드 핑거 영역에서 낮은 Cu 밀도를 초래한다. 또한, 본드 핑거들은 더 용이한 도금 트레이스 라우팅을 위해 종래의 패키징에서 기판의 에지 근처에 로케이팅된다. 이는 메모리 다이를 본드 핑거들에 연결하기 위해 긴 와이어 본드들이 필요하다는 것을 의미한다. 이는 와이어 본드들의 전기 저항을 증가시킨다. 긴 와이어 본드들은 또한 달성하기가 더 어렵다.
[0007] 따라서, 본원에서 제공되는 방법들, 시스템 및 장치를 포함하는 종래의 패키지들의 결점들을 극복하는 시스템들, 장치 및 방법들이 필요하다.
[0008] 다음은 본원에서 개시되는 장치 및 방법들과 연관된 하나 이상의 양상들 및/또는 예들과 관련된 단순화된 요약을 제시한다. 이와 같이, 다음의 요약은 모든 고려되는 양상들 및/또는 예들과 관련된 광범위한 개요로 고려되지 않아야 할 뿐만 아니라, 모든 고려되는 양상들 및/또는 예들과 관련된 핵심 또는 결정적 엘리먼트들을 식별하는 것 또는 임의의 특정 양상 및/또는 예와 연관된 범위를 설명하는 것으로 간주되지 않아야 한다. 따라서, 다음의 요약은 본원에서 개시되는 장치 및 방법들과 관련된 하나 이상의 양상들 및/또는 예들과 관련된 특정 개념들을 아래에서 제시되는 상세한 설명에 앞서 단순화된 형태로 제시하는 목적만을 갖는다.
[0009] 예시적인 IC(integrated circuit) 패키지가 개시된다. IC 패키지는 기판, FC(flip-chip) 다이, FC 다이 위에 배치된 와이어 본드 다이, 와이어 본드 다이에 연결된 와이어 본드 및 기판 상의 몰드를 포함할 수 있다. 몰드는 FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화할 수 있다. 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함할 수 있다. 제1 금속화 층은 제1 기판 층, 트레이스 및 본드 핑거 패드를 포함할 수 있다. 트레이스는 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅되어 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링될 수 있다. 본드 핑거 패드는 트레이스 상에 형성될 수 있다. 본드 핑거 패드의 형상은 실질적으로 원형일 수 있다. 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 본드 핑거 패드에 전기적으로 연결될 수 있다.
[0010] IC(integrated circuit) 패키지를 제작하는 방법이 개시된다. 방법은 기판을 형성하는 단계를 포함할 수 있다. 방법은 또한, 기판 상에 FC(flip-chip) 다이를 배치하는 단계를 포함할 수 있다. 방법은 FC 다이 위에 와이어 본드 다이를 배치하는 단계를 더 포함할 수 있다. 방법은 와이어 본드 다이에 연결된 와이어 본드를 형성하는 단계를 더 포함할 수 있다. 방법은 FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화하는 몰드를 기판 상에 형성하는 단계를 더 포함할 수 있다. 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함하도록 형성될 수 있다. 제1 금속화 층은 제1 기판 층, 트레이스 및 본드 핑거 패드를 포함할 수 있다. 트레이스는 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅되어 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링될 수 있다. 본드 핑거 패드는 트레이스 상에 형성될 수 있다. 본드 핑거 패드의 형상은 실질적으로 원형일 수 있다. 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 본드 핑거 패드에 전기적으로 연결되도록 형성될 수 있다.
[0011] 본원에서 개시되는 장치 및 방법들과 연관된 다른 특징들 및 이점들은 첨부 도면들 및 상세한 설명에 기초하여 당업자에게 명백하게 될 것이다.
[0012] 본 개시내용의 양상들 및 그의 수반된 이점들의 대부분의 더 완전한 인식은 본 개시내용의 양상들 및 그의 수반된 이점들의 대부분이 본 개시내용의 제한이 아니라 단지 예시를 위해서만 제시되는 첨부 도면들과 관련하여 고려될 때 다음의 상세한 설명을 참조하여 더 양호하게 이해됨으로써 용이하게 획득될 것이다.
[0013] 도 1은 종래의 IC(integrated circuit) 패키지의 예를 예시한다.
[0014] 도 2는 종래의 IC 패키지의 본드 핑거 패드를 예시한다.
[0015] 도 3은 본 개시내용의 하나 이상의 양상들에 따른 IC 패키지의 예를 예시한다.
[0016] 도 4는 본 개시내용의 하나 이상의 양상들에 따른 IC 패키지의 본드 핑거 패드를 예시한다.
[0017] 도 5 및 도 6은 본 개시내용의 하나 이상의 양상들에 따른 IC 패키지들의 더 많은 예들을 예시한다.
[0018] 도 7은 본 개시내용의 하나 이상의 양상들에 따른, IC 패키지를 위한 기판을 제작하는 상이한 스테이지들의 프로세스 흐름이다.
[0019] 도 8은 본 개시내용의 하나 이상의 양상들에 따른, IC 패키지를 조립하는 상이한 스테이지들의 프로세스 흐름이다.
[0020] 도 9는 본 개시내용의 하나 이상의 양상들에 따른, IC 패키지를 제조하는 예시적인 방법의 흐름도를 예시한다.
[0021] 도 10은 본 개시내용의 하나 이상의 양상들을 활용할 수 있는 다양한 전자 디바이스들을 예시한다.
[0022] 본원에서 개시되는 양상들과 연관된 다른 목적들 및 이점들은 첨부 도면들 및 상세한 설명에 기초하여 당업자에게 명백하게 될 것이다. 일반적인 관행에 따라, 도면들에 의해 묘사된 피처들은 실척대로 도시된 것이 아닐 수 있다. 따라서, 묘사된 피처들의 치수들은 명확성을 위해 임의로 확대 또는 축소될 수 있다. 일반적인 관행에 따라, 도면들 중 일부는 명확성을 위해 단순화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 묘사하지는 않을 수 있다. 추가로, 유사한 참조 번호들은 명세서 및 도면들 전체에 걸쳐 유사한 피처들을 나타낸다.
[0023] 본 개시내용의 양상들은 특정 실시예들에 관한 다음의 설명 및 관련 도면들에서 예시된다. 본원의 교시들의 범위로부터 벗어나지 않으면서 대안적인 양상들 또는 실시예들이 고안될 수 있다. 추가적으로, 본원의 예시적인 실시예들의 잘 알려져 있는 엘리먼트들은 본 개시내용의 교시들의 관련 세부사항들을 모호하게 하지 않도록 상세히 설명되지 않을 수 있거나 또는 생략될 수 있다.
[0024] 특정 설명되는 예시적인 구현들에서, 다양한 컴포넌트 구조들 및 동작들의 부분들이 알려져 있는 종래의 기법들로부터 취해진 후에 하나 이상의 예시적인 실시예들에 따라 배열될 수 있는 경우들이 식별된다. 그러한 경우들에서, 알려져 있는 종래의 컴포넌트 구조들 및/또는 동작들의 부분들의 내부 세부사항들은 본원에서 개시되는 예시적인 실시예들에서 예시되는 개념들의 잠재적 불명료화를 피하는 것을 돕기 위해 생략될 수 있다.
[0025] 본원에서 사용되는 용어는 특정 실시예들을 설명하는 목적을 위한 것일 뿐이고 제한으로 의도되지 않는다. 본원에서 사용되는 바와 같이, 단수형들("a", "an" 및 "the")은, 문맥상 명확히 달리 표시되지 않는 한, 복수형들을 또한 포함하는 것으로 의도된다. "포함한다(comprises)", "포함하는(comprising)", "구비한다(includes)" 및/또는 "구비하는(including)"이라는 용어들은, 본원에서 사용될 때, 진술된 피처들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 지정하지만, 하나 이상의 다른 피처들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 그들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 추가로 이해할 것이다.
[0026] 본원의 다양한 양상들에 따르면, 종래의 IC 패키지들과 연관된 문제들을 해결하는 것이 제안된다. 컨텍스트를 위해, 종래의 IC 패키지의 예가 도 1에 예시된다. 종래의 IC 패키지(100)는 3층 기판 상의 FC(flip-chip) 다이인 기저대역 모뎀(110)을 포함한다. 메모리 다이(120)가 다이 부착 접착제(130)를 사이에 두고 기저대역 모뎀(110) 위에 있다. 몰드(140)가 기판 상에서 그리고 기판 위에서 기저대역 모뎀(110) 및 메모리 다이(120)를 캡슐화한다.
[0027] 3층 기판은 금속화 층들(M1, M2 및 M3)을 포함한다. M1 층은 제1 기판 층(170)을 포함하고, M2 층은 제2 기판 층(180)을 포함하고, M3 층은 제3 기판 층(190)을 포함한다. 금속화 층(M1) 내에서, 트레이스(172)가 기저대역 모뎀(110)의 솔더 범프들(115)과 전기적으로 커플링되도록 라우팅된다. 또한, 금속화 층(M1) 내에서, 솔더 레지스트(SR)(178)가 트레이스(172)뿐만 아니라 제1 기판(170) 상에 형성된다. 본드 핑거 패드(150)(이에 대해 아래에서 더 설명됨)가 솔더 레지스트(178)의 개구 내에서 트레이스(172) 상에 형성된다. 솔더 볼들(165)이 제3 기판 층(190)의 하부 표면 상에 형성된다.
[0028] 몰드(140) 내에서, 와이어 본드(160)(예컨대, 금(Au), 은(Ag), 구리(Cu) 등으로 형성됨)가 메모리 다이(120)를 트레이스(172)를 통해 기저대역 모뎀(110)과 전기적으로 커플링하기 위해 사용된다. 와이어 본드(160)는 본드 핑거 패드(150)를 통해 트레이스(172)에 전기적으로 연결된다.
[0029] 전형적으로, 본드 핑거 패드(150)는 트레이스(172)의 표면 상에 도금된 니켈/금(Ni/Au)이다. 이와 같이, 트레이스(172)는 도금 트레이스로 또한 지칭될 수 있다. 도금 트레이스(172)는 기판의 에지까지 연장된다. 에지에서의 도금 트레이스(172)는 본드 핑거 패드(150)의 전해 상부 도금에 대해 사용되도록 본드 핑거 패드(150)에 전기적으로 연결되는 하나 이상의 도금 라인들(도시되지 않음)에 연결된다.
[0030] 도 1에서, 본드 핑거 패드(150)의 부근이 파선 원으로 강조된다. 본드 핑거 패드(150)는 솔더 레지스트(178)의 개구 내에 형성된다는 점에 유의한다. 본드 핑거 패드(150)의 양측에서, 본드 핑거 패드(150)와 솔더 레지스트(178) 사이에 갭이 있다는 점에 또한 유의한다. 즉, SRO(solder resist opening)로 또한 지칭되는 솔더 레지스트(178)의 개구는 본드 핑거 패드(150)보다 더 넓다.
[0031] 본드 핑거 패드 부근의 M1 층의 평면도가 도 2에 예시된다. 여기서, 2개의 본드 핑거 패드들(150)이 솔더 레지스트(178)에 의해 덮이지 않은 트레이스(172)의 영역인 SRO 내에 형성되는 것으로 예시된다. 보이는 바와 같이, 본드 핑거 패드들(150)(예컨대, Ni/Au 도금으로부터 형성됨)의 형상은 일반적으로 오블롱형 또는 타원형이다. 예컨대, 각각의 본드 핑거 패드(150)의 치수는 100 μm(예컨대, 도 2의 좌우) × 50 μm(예컨대, 도 2의 상하)일 수 있다.
[0032] 본드 핑거 패드들(150)은 NSMD(non-solder mask defined) 패드들의 예들이다. 표시된 바와 같이, SRO는 본드 핑거 패드들(150)보다 더 넓다. 이는 본드 핑거 패드(150)의 형상이 솔더 레지스트(178)(솔더 마스크로 또한 지칭됨)에 의해 정의되지 않는다는 것을 의미한다. 오히려, 본드 핑거 패드(150)는 금속으로 정의된다.
[0033] SRO가 본드 핑거 패드들(150)보다 더 넓기 때문에, SRO와 본드 핑거 패드(150) 사이의 간극으로 인해 본드 핑거 패드(150) 전체가 노출된다. SRO는 임의의 방향으로 시프트될 수 있다. 이는 본드 핑거 패드(150)가 Ni/Au 도금으로 인해 느슨한 간격 설계 규칙들을 요구한다는 것을 의미한다. 이는 본드 핑거 패드(150)가 형성될 때, 임의의 트레이스들(172)을 포함하는 SRO에서 노출되는 임의의 금속이 또한 도금될 수 있기 때문이다. 이는 트레이스들(172)이 두꺼워질 수 있다는 것을 의미한다. 그 결과, 이웃하는 트레이스들(172)이 단락될 수 있다. 느슨한 간격 설계는 바람직하지 않은 단락들과 같은 문제들이 발생하는 것을 방지하기 위해, 인접한 본드 핑거 패드들(150) 사이에 충분한 간격이 제공된다는 것을 의미한다. 인접한 본드 핑거 패드들(150) 사이의 간격들은, 예컨대, 25 μm 이상으로 상당할 수 있다. 불행하게도, 느슨한 간격은 SRO 영역에서 낮은 Cu 밀도를 초래한다. PCB(printed circuit board)들에서, 낮은 Cu 밀도 영역들은 휨(예컨대, 2 mm 이상)과 같은 바람직하지 않은 문제들을 겪을 수 있다. 이는 특히 프리프레그 PCB들에 해당될 수 있다.
[0034] 다른 문제는 다음과 같다. 도 1을 다시 참조하면, NSMD 본드 핑거 패드들(150)은 기판의 에지로의 더 용이한 도금 트레이스 라우팅을 위해 기판의 에지 근처에 로케이팅된다. 이는 와이어 본드(160)가 매우 길 필요가 있다는 것을 의미한다. 불행하게도, 긴 와이어 본드들은 전기(예컨대, 높은 저항) 및 프로세스 고려사항들(예컨대, 와이어 단락들)과 연관된다.
[0035] 본원에서 개시되는 다양한 양상들에 따르면, 종래의 IC 패키지들과 연관된 문제들을 해결하기 위해, SMD(solder mask defined)인 원형 본드 핑거 패드를 제공하는 것이 제안된다. SMD 패드들에서, 솔더 마스크는 본드 핑거 패드를 구성하는 실제 금속보다 더 작다. 이는 전해 도금 프로세스가 수행될 때, 본드 핑거 패드를 형성하기 위해 SMO(solder mask opening)인 개구만이 도금된다는 것을 암시한다. 트레이스들은 도금되지 않는다. 그 결과, 인접한 본드 핑거 패드들 사이의 간격은 단락들이 발생할 우려 없이, 예컨대, 15 μm 또는 심지어 그 미만까지 감소될 수 있다. 이는 금속 밀도(예컨대, Cu 밀도)가 높을 수 있다는 것을 의미하는데, 이는 휨이 감소되거나 또는 심지어 제거되는 것으로 이어진다.
[0036] 제안되는 SMD 본드 핑거 패드의 다른 이점은 어디에나 로케이팅될 수 있다는 것이다. 종래의 NSMD 본드 핑거 패드(150)의 로케이션은 기판의 에지 근처로 제한된다는 것을 상기한다. 그러나, 제안되는 SMD 본드 핑거 패드는 기판 상에서 어디에나 로케이팅될 수 있다. 예컨대, 제안되는 SMD 본드 핑거 패드는 메모리 다이에 가까이 로케이팅될 수 있다. 그 결과, 와이어 본드가 짧아질 수 있는데, 이는 전기 저항을 감소시키고 또한 와이어 단락들의 가능성을 감소시킬 수 있다.
[0037] 본 개시내용의 하나 이상의 양상들에 따른 IC 패키지의 예가 도 3에 예시된다. 예시적인 IC 패키지(300)는 FC(flip-chip) 다이(310)를 포함할 수 있다. 기저대역 모뎀 다이가 FC 다이(310)의 예일 수 있다. FC 다이(310)는 하나 이상의 금속화 층들(아래에서 더 설명됨)을 포함하는 기판 상에 있을 수 있다. 와이어 본드 다이(320)(예컨대, 메모리 다이)가 다이 부착 접착제(330)를 사이에 두고 FC 다이(310) 위에 배치될 수 있다. 몰드(340)가 기판 상에서 그리고 기판 위에서 FC 다이(310) 및 와이어 본드 다이(320)를 캡슐화할 수 있다.
[0038] 도 3에서, 3개의 금속화 층들(M1, M2 및 M3)을 갖는 기판이 도시된다. 이는 단지 예일 뿐이다. 금속화 층들의 실제 수는 그렇게 제한되지 않는다. 즉, 기판은 하나 이상의 금속화 층들을 포함할 수 있다. 각각의 금속화 층은 기판 층을 포함할 수 있다. 예컨대, M1 금속화 층(또는 제1 금속화 층)은 제1 기판 층(370)을 포함할 수 있다. 마찬가지로, M2 금속화 층(또는 제2 금속화 층)은 제2 기판 층(380)을 포함할 수 있고, M3 금속화 층(또는 제3 금속화 층)은 제3 기판 층(390)을 포함할 수 있는 등이다. 기판 층들(370, 380, 390)은 각각 절연 층들일 수 있다.
[0039] 금속화 층들 중 하나, 일부, 전부 내에서, 트레이스들이 FC 다이(310)의 FC 상호연결부들(315)(예컨대, 범프들)과 전기적으로 커플링되도록 라우팅될 수 있다. 예컨대, 도 3에서, 제1 금속화 층(M1) 내에서, 트레이스(372)가 제1 기판 층(370) 상에 형성되고, FC 상호연결부들(315)과 전기적으로 커플링되도록 라우팅될 수 있다. 트레이스(372)는 Cu, 알루미늄(Al) 등과 같은 전도성 금속으로 형성될 수 있다.
[0040] 또한, 제1 금속화 층(M1) 내에서, SM(solder mask)(378)(예컨대, 솔더 레지스트)이 트레이스(372)뿐만 아니라 제1 기판 층(370) 상에 형성될 수 있다. 본드 핑거 패드(350)가 솔더 마스크(378)의 SMO(solder mask opening)(이에 대해 아래에서 더 설명됨) 내에서 트레이스(372) 상에 형성될 수 있다. 외부 상호연결부들(365)(예컨대, 솔더 볼들)이 기판의 하부 표면 상에 형성될 수 있다. 이 경우, 외부 상호연결부들(365)은 이 경우에는 기판 층(390)인 가장 낮은 기판 층의 하부 표면 상에 형성될 수 있다.
[0041] 몰드(340) 내에서, 와이어 본드(360)가 와이어 본드 다이(320)를 FC 다이(310)와 전기적으로 커플링하기 위해 형성될 수 있다. 예컨대, 와이어 본드(360)의 단부들은 와이어 본드 다이(320) 및 본드 핑거 패드(350)에 연결될 수 있다. 이러한 방식으로, 와이어 본드 다이(320)는 와이어 본드(360), 본드 핑거 패드(350) 및 트레이스(372)를 통해 FC 다이(310)와 전기적으로 커플링될 수 있다. 와이어 본드(360)는 금(Au), 은(Ag), 구리(Cu) 등과 같은 금속들로 형성될 수 있다.
[0042] 도시되어 있지 않지만, 실제로, 다수의 와이어 본드들(360), 다수의 본드 핑거 패드들(350) 및 다수의 트레이스들(372)이 있을 가능성이 있다는 점에 유의해야 한다. 그러나, 기술 및 설명의 편의를 위해, 하나의 와이어 본드(360) 및 대응하는 하나의 본드 핑거 패드(350)만이 예시된다.
[0043] 본드 핑거 패드(350)는 트레이스(372)의 표면 상에 도금된 금속(예컨대, 니켈/금(Ni/Au))일 수 있다. 트레이스(372)는 기판 에지에서의 트레이스(372)가 본드 핑거 패드(350)와 전기적으로 커플링되도록 제1 금속화 층(M1) 내에서 본드 핑거 패드(350)로부터 기판의 에지까지 연장될 수 있다. 이러한 방식으로, 트레이스(372)는 본드 핑거 패드(350)의 전해 도금을 위해 기판 에지에서 하나 이상의 도금 라인들(도시되지 않음)에 연결될 수 있다.
[0044] 도 3에서, 본드 핑거 패드(350)의 부근이 파선 원으로 강조된다. 본드 핑거 패드(350)는 솔더 마스크(378)의 개구, 즉, SMO(solder mask opening) 내에 형성될 수 있다. 그러나, 종래의 IC 패키지(100)의 본드 핑거 패드(150)와 달리, 본드 핑거 패드(350)와 솔더 마스크(378) 사이에 갭이 없다. 즉, SMO는 본드 핑거 패드(350)보다 더 넓지 않다.
[0045] 본드 핑거 패드 부근의 M1 층의 평면도가 도 4에 예시된다. 여기서, 단일 본드 핑거 패드(350)가 SMO 내에 형성된 것으로 예시된다. SMO는 솔더 마스크(378)에 의해 덮이지 않은 트레이스(372) 및 제1 기판 층(370) 위의 영역으로서 정의될 수 있다. 제1 기판 층(370) 및 트레이스(372)는 이 평면도에서 보이지 않는다는 점에 유의한다. 이는 제1 기판 층(370) 및 트레이스(372)가 적어도 본드 핑거 패드(350)의 부근 내에서 솔더 마스크(378) 및 본드 핑거 패드(350)에 의해 완전히 덮이기 때문이다.
[0046] 종래의 본드 핑거 패드(150)와 달리, 본드 핑거 패드(350)(예컨대, 형성된 금속(예컨대, Ni/Au) 도금)의 형상은 원형이거나 또는 실질적으로 원형일 수 있다. 또한, 본드 핑거 패드(350)의 치수 또는 사이즈는 작게 제조될 수 있다. 예컨대, 본드 핑거 패드(350)는 직경이 50 μm 이하일 수 있는데, 이는 SMO가 또한 50 μm 이하일 수 있다는 것을 의미한다. 본드 핑거 패드(350)는 SMD(solder mask defined) 패드의 예이다. 다시 말하면, 본드 핑거 패드(350)의 특성들(예컨대, 사이즈, 형상 등)은 솔더 마스크(378)에 의해 적어도 부분적으로 정의될 수 있다.
[0047] 위로부터 종래의 IC 패키지(100)의 경우 느슨한 간격 설계가 필요하다는 것을 상기한다. 그러나, SMD 본드 핑거 패드들(350)의 경우, 간격들이 좁아질 수 있다. 이는 트레이스(372)가 솔더 마스크(378)에 의해 덮이기 때문인데, 즉, 트레이스(372)가 노출되지 않기 때문이다. 더 구체적으로, 본드 핑거 패드(350)가 상부에 형성되는 트레이스(372)의 부분 이외에, 즉, SMO에 대응하는 트레이스(372)의 부분 이외에, 트레이스(372)는 노출되지 않는다.
[0048] 따라서, 트레이스(372)가 본드 핑거 패드(350)를 형성하기 위해 전해 도금 프로세스에서 사용될 때에도, 트레이스(372) 자체는 도금되지 않는다. 따라서, 트레이스(372)의 사이즈는 도금 동안 변경되지 않는데, 적어도 상당히 변경되지는 않는다. 이는 트레이스들(372) 사이에서 단락들이 발생할 가능성이 상당히 감소될 수 있다는 것을 의미한다. 그 결과, 본드 핑거 패드들(350) 사이의 간격들이, 예컨대, 15 μm 이하까지 감소될 수 있다.
[0049] 트레이스들(372) 사이의 간격들이 감소될 수 있기 때문에, 이는 트레이스들(372)의 밀도가 대응하여 증가될 수 있다는 것을 암시한다. 다시 말하면, 금속 밀도(예컨대, Cu 밀도)가 SMD 본드 핑거 패드들(350)에 의해 증가될 수 있다. 이는 휨이 감소되거나(예컨대, 2 mm 미만) 또는 심지어 제거될 수 있다는 점에서 유리하다.
[0050] 도 3을 다시 참조하면, 본드 핑거 패드(350)가 와이어 본드 다이(320)에 가까이 로케이팅된다는 점에 유의한다. 실제로, 와이어 본드 다이(320)로부터 본드 핑거 패드(350)까지의 거리로서 정의될 수 있는 다이-패드 거리가 기판의 에지로부터 본드 핑거 패드(350)까지의 거리로서 정의될 수 있는 에지-패드 거리보다 더 짧도록 본드 핑거 패드(350)가 로케이팅될 수 있다고 말할 수 있다. 이는 다이-패드 거리가 에지-패드 거리보다 훨씬 더 긴 종래의 IC 패키지와 반대이다. 짧은 다이-패드 거리로 인해, 와이어 본드(360)가 대응하여 짧게 제조될 수 있다. 그 결과, 전기 특성들이 개선될 수 있고(예컨대, 더 낮은 저항), 프로세스 고려사항들이 감소될 수 있다(예컨대, 와이어 단락들의 더 낮은 가능성).
[0051] 또한, 와이어 본드(360)는 리버스(reverse) 와이어 본드일 수 있다. 즉, 와이어 본드(360)의 하나의 단부는 본드 핑거 패드(350)에 볼 본딩(ball bond)될 수 있고, 다른 단부는 와이어 본드 다이(320)에 스티치 본딩(stitch bond)될 수 있다. 도시되어 있지 않지만, 다수의 와이어 본드 다이들(320)이 FC 다이(310) 위에 있을 수 있고, 모든 와이어 본드 다이들(320) 및 FC 다이(310)가 몰드(340)에 의해 캡슐화될 수 있다. 또한, 다수의 와이어 본드 다이들(320) 각각은 대응하는 와이어 본드들(360) 및 본드 핑거 패드들(350)을 통해 FC 다이(310)에 전기적으로 커플링될 수 있다.
[0052] 도 5는 본 개시내용의 하나 이상의 양상들에 따른 IC 패키지(500)의 다른 예를 예시한다. IC 패키지(500)는 기판 상의 FC(flip-chip) 다이(510)(예컨대, 기저대역 모뎀), 다이 부착 접착제(530)를 사이에 두고 FC 다이(510) 위에 배치된 와이어 본드 다이(520)(예컨대, 메모리 다이), 기판 상에서 그리고 기판 위에서 FC 다이(510) 및 와이어 본드 다이(520)를 캡슐화하는 몰드(540)를 포함할 수 있다. 기판은 하나 이상의 금속화 층들(예컨대, M1, M2, M3 등)을 포함할 수 있고, 각각의 금속화 층은 대응하는 기판 층(예컨대, 제1 기판 층(570), 제2 기판 층(580), 제3 기판 층(590) 등)을 포함할 수 있다.
[0053] 금속화 층들 중 하나, 일부, 전부 내에서, 트레이스들이 FC 다이(510)의 FC 상호연결부들(515)(예컨대, 범프들)과 전기적으로 커플링되도록 라우팅될 수 있다. 예컨대, 도 5에서, 제1 금속화 층(M1) 내에서, 트레이스(572-1)가 제1 기판 층(570) 상에 형성되고, FC 상호연결부들(515)과 전기적으로 커플링되도록 라우팅될 수 있다. 아래에서 논의되는 이유들로 인해, 트레이스(572-1)는 제1 층-1 트레이스(572-1)로 또한 지칭될 수 있다.
[0054] 또한, 제1 금속화 층(M1) 내에서, SM(solder mask)(578)(예컨대, 솔더 레지스트)이 제1 층-1 트레이스(572-1)뿐만 아니라 제1 기판 층(570) 상에 형성될 수 있다. 본드 핑거 패드(550)가 SMO 내에서 제1 층-1 트레이스(572-1) 상에 형성될 수 있다. 외부 상호연결부들(565)(예컨대, 솔더 볼들)이 기판의 하부 표면(예컨대, 기판의 가장 낮은 기판 층인 제3 기판 층(590)의 하부 표면) 상에 형성될 수 있다.
[0055] 몰드(540) 내에서, 와이어 본드(560)가 와이어 본드 다이(520)를 FC 다이(510)와 전기적으로 커플링하기 위해 형성될 수 있다. 예컨대, 와이어 본드(560)의 단부들은 와이어 본드 다이(520) 및 본드 핑거 패드(550)에 연결될 수 있다. 이러한 방식으로, 와이어 본드 다이(520)는 와이어 본드(560), 본드 핑거 패드(550) 및 트레이스 제1 층-1 트레이스(572-1)를 통해 FC 다이(510)와 전기적으로 커플링될 수 있다. 와이어 본드(560)는 금(Au), 은(Ag), 구리(Cu) 등과 같은 금속들로 형성될 수 있다.
[0056] 도 5의 IC 패키지(500)는 도 3의 IC 패키지(300)와 유사하다. IC 패키지들(500 및 300) 사이의 하나의 주요 차이는 트레이스들의 라우팅에 있다. 도 3에서, 트레이스(372)는 제1 금속화 층(M1) 내에서 본드 핑거 패드(350)로부터 기판의 에지까지 완전히 연장될 수 있다는 것을 상기한다. 도금 라인(도시되지 않음)은 전해 도금을 위해 제1 금속화 층(M1)에서 트레이스(372)와 전기적으로 커플링될 수 있다.
[0057] 도 5에서, 본드 핑거 패드(550)를 도금하기 위한 도금 라인의 전기 커플링이 또한 제1 금속화 층(M1)에서 발생한다. 그러나, 단순히 제1 금속화 층(M1) 내에서 본드 핑거 패드(550)로부터 기판의 에지까지 트레이스를 연장하는 것은 어렵거나 또는 심지어 불가능할 수 있다. 예컨대, 제1 금속화 층(M1) 내에서 라우팅될 필요가 있는 다수의 트레이스들이 있을 수 있고, 본드 핑거 패드(550)로부터 에지까지 트레이스를 연장하는 것은 제1 금속화 층(M1) 내에서 다른 트레이스들을 라우팅하는 것을 어렵게 만들 수 있다.
[0058] 그러나, 도금을 위한 트레이스 라우팅이 다른 금속화 층들을 통해 달성될 수 있는 경우, 트레이스들의 라우팅이 전체적으로 더 최적화될 수 있다. 도 5에서 보이는 바와 같이, 제1 층-1 트레이스(572-1)에 추가하여, 제1 금속화 층(M1)은 또한 제2 층-1 트레이스(572-2), 제1 층-1 비아(574-1) 및 제2 층-1 비아(574-2)를 포함할 수 있다. 제2 층-1 트레이스(572-2)는 제1 기판 층(570) 상에 형성될 수 있다. 제1 및 제2 층-1 비아들(574-1, 574-2)은 제1 기판 층(570)을 통해 각각 제1 및 제2 층-1 트레이스들(572-1, 572-2)로부터 제1 금속화 층(M1)의 하부 표면까지 형성될 수 있다. 제1 및 제2 층-1 비아들(574-1, 574-2)뿐만 아니라 제1 및 제2 층-1 트레이스들(572-1, 572-2) 각각은 Cu, Al 등과 같은 전도성 금속들로 형성될 수 있다.
[0059] 제2 금속화 층(M2)은 제2 기판 층(580) 상에 형성된 층-2 트레이스(582)를 포함할 수 있다. 층-2 트레이스(582)는 또한 Cu, Al 등과 같은 전도성 금속으로 형성될 수 있다. 보이는 바와 같이, 본드 핑거 패드(550)로부터 기판의 에지까지의 도금을 위한 라우팅은 순서대로 제1 층-1 트레이스(572-1), 제1 층-1 비아(574-1), 층-2 트레이스(582), 제2 층-1 비아(574-2) 및 제2 층-1 트레이스(572-2)를 통해 이루어질 수 있다.
[0060] 제2 층-1 트레이스(572-2)는 기판 에지에서의 제2 층-1 트레이스(572-2)가 본드 핑거 패드(550)와 전기적으로 커플링되도록 제1 금속화 층(M1) 내에서 기판의 내부로부터 에지까지 연장될 수 있다. 이러한 방식으로, 제2 층-1 트레이스(572-2)는 본드 핑거 패드(550)의 전해 도금을 위해 기판 에지에서 하나 이상의 도금 라인들(도시되지 않음)에 연결될 수 있다.
[0061] 다수의 금속화 층들이 있을 때, 도금 라인이 항상 제1 금속화 층(M1)에서의 트레이스(예컨대, 트레이스(372), 제2 층-1 트레이스(572-2) 등)와 커플링될 필요는 없다. 예컨대, 도 5와 관련하여, 층-2 트레이스(582)를 기판의 에지까지 연장하는 것(도시되지 않음)은 옵션일 수 있다. 이어서, 층-2 트레이스(582)는 본드 핑거 패드(550)의 전해 도금을 위해 하나 이상의 도금 라인들에 연결될 수 있다.
[0062] 본 개시내용의 하나 이상의 양상들에 따른 예시적인 IC 패키지(600)를 예시하는 도 6에서 다른 대안이 도시된다. IC 패키지(600)는 기판 상의 FC(flip-chip) 다이(610)(예컨대, 기저대역 모뎀), 다이 부착 접착제(630)를 사이에 두고 FC 다이(610) 위에 배치된 와이어 본드 다이(620)(예컨대, 메모리 다이), 기판 상에서 그리고 기판 위에서 FC 다이(610) 및 와이어 본드 다이(620)를 캡슐화하는 몰드(640)를 포함할 수 있다. 기판은 하나 이상의 금속화 층들(예컨대, M1, M2, M3 등)을 포함할 수 있고, 각각의 금속화 층은 대응하는 기판 층(예컨대, 제1 기판 층(670), 제2 기판 층(680), 제3 기판 층(690) 등)을 포함할 수 있다.
[0063] 금속화 층들 중 하나, 일부, 전부 내에서, 트레이스들이 FC 다이(610)의 FC 상호연결부들(615)(예컨대, 범프들)과 전기적으로 커플링되도록 라우팅될 수 있다. 예컨대, 도 6에서, 제1 금속화 층(M1) 내에서, 층-1 트레이스(672)가 제1 기판 층(670) 상에 형성되고, FC 상호연결부들(615)과 전기적으로 커플링되도록 라우팅될 수 있다.
[0064] 또한, 제1 금속화 층(M1) 내에서, SM(solder mask)(678)(예컨대, 솔더 레지스트)이 층-1 트레이스(672)뿐만 아니라 제1 기판 층(670) 상에 형성될 수 있다. 본드 핑거 패드(650)가 SMO 내에서 층-1 트레이스(672-1) 상에 형성될 수 있다. 외부 상호연결부들(665)(예컨대, 솔더 볼들)이 기판의 하부 표면(예컨대, 기판의 가장 낮은 기판 층인 제3 기판 층(690)의 하부 표면) 상에 형성될 수 있다.
[0065] 몰드(640) 내에서, 와이어 본드(660)가 와이어 본드 다이(620)를 FC 다이(610)와 전기적으로 커플링하기 위해 형성될 수 있다. 예컨대, 와이어 본드(660)의 단부들은 와이어 본드 다이(620) 및 본드 핑거 패드(650)에 연결될 수 있다. 이러한 방식으로, 와이어 본드 다이(620)는 와이어 본드(660), 본드 핑거 패드(650) 및 층-1 트레이스(672)를 통해 FC 다이(610)와 전기적으로 커플링될 수 있다. 와이어 본드(360)는 금(Au), 은(Ag), 구리(Cu) 등과 같은 금속들로 형성될 수 있다.
[0066] 도 6의 IC 패키지(600)는 도 3 및 도 5의 IC 패키지들(300 및 500)과 유사하다. 하나의 주요 차이는 도금 라인(도시되지 않음)이 본드 핑거 패드(650)의 전해 도금을 위해 제1 금속화 층(M1) 이외의 금속화 층에서의 트레이스와 전기적으로 커플링될 수 있다는 것이다.
[0067] 도 6에서, 제1 금속화 층(M1)은 또한 층-1 트레이스(672)에 추가하여 층-1 비아(674)를 포함할 수 있다. 층-1 비아(674)는 제1 기판 층(370)을 통해 형성될 수 있다. 제2 금속화 층(M2)은 층-2 트레이스(682) 및 층-2 비아(684)를 포함할 수 있다. 층-2 트레이스(682)는 제2 기판 층(680) 상에 형성될 수 있고, 층-2 비아(684)는 제2 기판 층(680)을 통해 형성될 수 있다. 제3 금속화 층(M3)은 제3 기판 층(690) 상에 형성된 층-3을 포함할 수 있다. 층-1 트레이스(672), 층-1 비아(674), 층-2 트레이스(682), 층-2 비아(684) 및 층-3 트레이스(692) 각각은 Cu, Al 등과 같은 전도성 금속들로 형성될 수 있다.
[0068] 보이는 바와 같이, 본드 핑거 패드(650)로부터 기판의 에지까지의 도금을 위한 라우팅은 순서대로 층-1 트레이스(672), 층-1 비아(674), 층-2 트레이스(682), 층-2 비아(684) 및 층-3 트레이스(692)를 통해 이루어질 수 있다. 층-3 트레이스(692)는 기판 에지에서의 층-3 트레이스(692)가 본드 핑거 패드(650)와 전기적으로 커플링되도록 제3 금속화 층(M3) 내에서 기판의 내부로부터 에지까지 연장될 수 있다. 이러한 방식으로, 층-3 트레이스(692)는 본드 핑거 패드(650)의 전해 도금을 위해 기판 에지에서 하나 이상의 도금 라인들(도시되지 않음)에 연결될 수 있다.
[0069] 도 7은 IC 패키지를 위한 기판을 제작하는 상이한 스테이지들의 프로세스 흐름(700)을 예시한다. 블록(705)에서, 솔더 레지스트가 도포될 수 있다. 블록(710)에서, 플라즈마 에칭이 발생할 수 있다. 블록(715)에서 DFR(dry film resist) 라미네이션이 발생할 수 있고, 이어서, 블록(720)에서 노광이 발생할 수 있고, 블록(725)에서 현상이 발생할 수 있다. 블록(730)에서, (예컨대, 본드 핑거 패드(350, 550, 650)를 형성하기 위해) Ni/Au 도금이 수행될 수 있다. 블록(735)에서, 기판이 박리될 수 있다.
[0070] 블록(740)에서 다른 DFR 라미네이션이 수행될 수 있고, 이어서, 블록(745)에서 다른 노광이 수행될 수 있고, 블록(750)에서 다른 현상이 수행될 수 있다. 이어서, 블록(755)에서 도금 바 에칭이 수행될 수 있고, 이어서, 블록(760)에서 박리가 수행될 수 있고, 블록(765)에서 스트립 라우팅이 수행될 수 있다. 블록(770)에서, OSP(organic solderability preservative)와 같은 방부제가 도포될 수 있다. 블록(775)에서, 기판이 팩킹(pack)될 수 있다.
[0071] 도 8은 IC 패키지(300, 500, 600)를 조립하는 상이한 스테이지들의 프로세스 흐름(800)을 예시한다. 블록(805)에서, 다이 준비가 수행될 수 있다. 블록(810)에서, FC(flip-chip) 다이(310, 510, 610)가 기판에 본딩될 수 있다. 블록(815)에서, 다이 부착 접착제(330, 530, 630)가 FC 다이(310, 510, 610) 상에 배치될 수 있다. 블록(820)에서, 와이어 본드 다이(320, 520, 620)가 다이 부착 접착제(330, 530, 630)를 통해 FC 다이(310, 510, 610)에 부착될 수 있다.
[0072] 블록(825)에서 리플로우(reflow)가 수행될 수 있고, 이어서, 블록(830)에서 플럭스 세정(flux clean)이 수행될 수 있다. 블록(835)에서, 본드 핑거 패드(350, 550, 650) 및 와이어 본드 다이(320, 520, 620)와 연결되는 와이어 본드(360, 560, 660)를 형성하기 위해 리버스 와이어 본딩이 수행될 수 있다. 블록(840)에서, FC 다이(310, 510, 610), 와이어 본드 다이(320, 520, 620) 및 와이어 본드(360, 560, 660)를 캡슐화하기 위해 몰드(340, 540, 640)가 형성될 수 있다.
[0073] 블록(845)에서 레이저 마킹이 발생할 수 있고, 이어서, 블록(850)에서 볼 장착이 발생할 수 있고, 블록(855)에서 기판 소잉(sawing)이 발생할 수 있다. 블록(860)에서, FT O/S가 수행될 수 있다. IC 패키지(300, 500, 600)는 블록(865)에서 검사될 수 있고, 블록(870)에서 배송될 수 있다.
[0074] 도 9는 IC 패키지들(300, 500, 600) 중 임의의 것과 같은 IC 패키지를 제작하는 예시적인 방법(900)의 흐름도를 예시한다. 블록(910)에서, 기판이 형성될 수 있다.
[0075] 블록(920)에서, FC(flip-chip) 다이(예컨대, FC 다이(310, 510, 610))가 기판 상에 배치될 수 있다.
[0076] 블록(930)에서, 와이어 본드 다이(예컨대, 와이어 본드 다이(320, 520, 620))가 FC 다이 위에 배치될 수 있다. 예컨대, 다이 부착 접착제(예컨대, 다이 부착 접착제(330, 530, 630)가 사용될 수 있다.
[0077] 블록(940)에서, 와이어 본드(예컨대, 와이어 본드(360, 560, 660))가 와이어 본드 다이에 연결되도록 형성될 수 있다.
[0078] 블록(950)에서, FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화하기 위해 몰드가 기판 상에 형성될 수 있다.
[0079] 양상에서, 블록(910)에서, 기판은 제1 금속화 층(M1)(예컨대, 금속화 층(M1))을 포함하는 하나 이상의 금속화 층들을 포함하도록 형성될 수 있다. 제1 금속화 층은 제1 기판 층(예컨대, 제1 기판 층(370, 570, 670)); 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅되어 하나 이상의 FC 상호연결부들(예컨대, FC 상호연결부들(315, 515, 615)과 전기적으로 커플링된 트레이스(예컨대, 트레이스(372), 제1 층-1 트레이스(572-1), 층-1 트레이스(672)); 및 트레이스 상에 형성된 본드 핑거 패드(예컨대, 본드 핑거 패드(350, 550, 650))를 포함한다. 본드 핑거 패드의 형상은 원형이거나 또는 실질적으로 원형일 수 있다. 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 본드 핑거 패드에 전기적으로 연결되도록 형성될 수 있다.
[0080] 제1 금속화 층은 트레이스 및 제1 기판 층 상에 형성된 솔더 마스크(예컨대, 솔더 마스크(378, 578, 678))를 더 포함할 수 있다. 본드 핑거 패드는 SMO 내에 형성될 수 있다.
[0081] 일 양상에서, 트레이스(예컨대, 트레이스(372))는 제1 금속화 층 내에서 본드 핑거 패드로부터 기판의 에지까지 연장될 수 있다(예컨대, 도 3 참조).
[0082] 다른 양상에서, 트레이스는 제1 층-1 트레이스(예컨대, 제1 층-1 트레이스(572-1))일 수 있고, 제1 금속화 층은 제1 기판 층(예컨대, 제1 기판 층(570)) 상에 형성되고 제1 금속화 층 내에서 라우팅된 제2 층-1 트레이스(예컨대, 제2 층-1 트레이스(572-2))를 더 포함할 수 있다. 제2 층-1 트레이스는 제1 층-1 트레이스와 전기적으로 커플링되고, 제1 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장될 수 있다(예컨대, 도 5 참조).
[0083] 또 다른 양상에서, 트레이스는 층-1 트레이스(예컨대, 층-1(672))일 수 있고, 기판은 제1 금속화 층(M1) 아래의 추가적인 금속화 층(예컨대, 제3 금속화 층(M3))을 더 포함한다. 추가적인 금속화 층은 추가적인 기판 층(예컨대, 제3 기판 층(690)), 및 추가적인 기판 층 상에 형성되고 추가적인 금속화 층 내에서 라우팅된 추가적인 트레이스(예컨대, 층-3 트레이스(692))를 포함할 수 있다. 추가적인 트레이스는 층-1 트레이스(672)와 전기적으로 커플링되고, 추가적인 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장될 수 있다(예컨대, 도 6 참조).
[0084] 도 10은 본 개시내용의 다양한 양상들에 따른, 전술된 집적 회로 패키지들(300, 500, 600) 중 임의의 것과 통합될 수 있는 다양한 전자 디바이스들을 예시한다. 예컨대, 모바일 폰 디바이스(1002), 랩톱 컴퓨터 디바이스(1004) 및 고정 로케이션 단말 디바이스(1006)는 각각 사용자 장비(UE)로서 일반적으로 고려될 수 있고, 본원에서 설명되는 바와 같은 IC 패키지(300, 500, 600)를 포함하는 장치(1000)를 포함할 수 있다. 도 10에 예시된 디바이스들(1002, 1004, 1006)은 단지 예시적인 것일 뿐이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드 헬드 PCS(personal communication systems) 유닛들, 개인용 정보 단말(personal digital assistant)들과 같은 휴대용 데이터 유닛들, GPS(global positioning system) 지원 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 뮤직 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 계기 검침 장비와 같은 고정 로케이션 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들, 서버들, 라우터들, 자동차들에 구현된 전자 디바이스들, IoT(Internet of things) 디바이스들 또는 데이터 또는 컴퓨터 명령들을 저장 또는 검색하는 임의의 다른 디바이스, 또는 그들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하는(그러나 이에 제한되지는 않음) IC 패키지(300, 500, 600)를 포함할 수 있다.
[0085] 앞서 개시된 디바이스들 및 기능성들은 컴퓨터 판독가능 매체들 상에 저장된 컴퓨터 파일들(예컨대, RTL, GDSII, GERBER 등)로 설계 및 구성될 수 있다. 이러한 파일들의 일부 또는 전부는 이러한 파일들에 기초하여 디바이스들을 제작하는 제작 취급자들에게 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함할 수 있고, 이어서, 그 반도체 웨이퍼들은 반도체 다이로 커팅되고 본원에서 설명되는 바와 같이 패키징된다.
[0086] 다음은 본 개시내용의 예들의 개요를 제공한다.
[0087] 예 1: IC(integrated circuit) 패키지는, 기판; 기판 상에 배치된 FC(flip-chip) 다이; FC 다이 위에 배치된 와이어 본드 다이; 와이어 본드 다이에 연결된 와이어 본드; 및 기판 상에 있고 FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화하는 몰드를 포함하고, 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함하고, 제1 금속화 층은, 제1 기판 층; 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅되어 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링된 트레이스; 및 트레이스 상에 형성된 본드 핑거 패드를 포함하고, 본드 핑거 패드의 형상은 실질적으로 원형이고, 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 본드 핑거 패드에 전기적으로 연결된다.
[0088] 예 2: 예 1의 IC 패키지에서, 제1 금속화 층은, 트레이스 및 제1 기판 층 상에 형성된 솔더 마스크를 더 포함하고, 본드 핑거 패드는 솔더 마스크에 의해 덮이지 않은 제1 기판 층 위의 영역을 정의하는 SMO(solder mask opening) 내에 형성된다.
[0089] 예 3: 예 2의 IC 패키지에서, 본드 핑거 패드와 솔더 마스크 사이에 갭이 없다.
[0090] 예 4: 예 1 내지 예 3 중 어느 하나의 예의 IC 패키지에서, 트레이스는 제1 금속화 층 내에서 본드 핑거 패드로부터 기판의 에지까지 연장된다.
[0091] 예 5: 예 1 내지 예 3 중 어느 하나의 예의 IC 패키지에서, 트레이스는 제1 층-1 트레이스이고, 제1 금속화 층은, 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅된 제2 층-1 트레이스를 더 포함하고, 제2 층-1 트레이스는 제1 층-1 트레이스와 전기적으로 커플링되고, 제1 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장된다.
[0092] 예 6: 예 5의 IC 패키지에서, 제1 금속화 층은, 제1 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 제1 층-1 비아; 및 제2 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 제2 층-1 비아를 더 포함하고, 기판은 제1 금속화 층 아래의 제2 금속화 층을 더 포함하고, 제2 금속화 층은, 제2 기판 층; 및 제2 기판 층 상에 형성되고 제2 금속화 층 내에서 라우팅되어 제1 층-1 비아 및 제2 층-1 비아와 전기적으로 커플링된 층-2 트레이스를 포함하고, 본드 핑거 패드는 순서대로 제1 층-1 트레이스, 제1 층-1 비아, 층-2 트레이스 및 제2 층-1 비아를 통해 제2 층-1 트레이스와 전기적으로 커플링된다.
[0093] 예 7: 예 1 내지 예 3 중 어느 하나의 예의 IC 패키지에서, 트레이스는 층-1 트레이스이고, 기판은 제1 금속화 층 아래의 추가적인 금속화 층을 더 포함하고, 추가적인 금속화 층은, 추가적인 기판 층; 및 추가적인 기판 층 상에 형성되고 추가적인 금속화 층 내에서 라우팅된 추가적인 트레이스를 포함하고, 추가적인 트레이스는 층-1 트레이스와 전기적으로 커플링되고, 추가적인 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장된다.
[0094] 예 8: 예 7의 IC 패키지에서, 추가적인 금속화 층은 제3 금속화 층이고, 추가적인 기판 층은 제3 기판 층이고, 추가적인 트레이스는 층-3 트레이스이고, 기판은 제1 금속화 층과 제3 금속화 층 사이에 제2 금속화 층을 더 포함하고, 제1 금속화 층은, 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 층-1 비아를 더 포함하고, 제2 금속화 층은, 제2 기판 층; 제2 기판 층 상에 형성되고 제2 금속화 층 내에서 라우팅된 층-2 트레이스; 및 층-2 트레이스로부터 제2 금속화 층의 하부 표면까지 제2 기판 층을 통해 형성된 층-2 비아를 포함하고, 본드 핑거 패드는 순서대로 층-1 트레이스, 층-1 비아, 층-2 트레이스 및 층-2 비아를 통해 층-3 트레이스와 전기적으로 커플링된다.
[0095] 예 9: 예 1 내지 예 8 중 어느 하나의 예의 IC 패키지에서, 다이-패드 거리는 에지-패드 거리보다 더 짧고, 다이-패드 거리는 와이어 본드 다이로부터 본드 핑거 패드까지의 거리이고, 에지-패드 거리는 기판의 에지로부터 본드 핑거 패드까지의 거리이다.
[0096] 예 10: 예 1 내지 예 9 중 어느 하나의 예의 IC 패키지에서, IC 패키지는 FC 다이 위의 다수의 와이어 본드 다이들을 포함하고, 다수의 와이어 본드 다이들 각각은 대응하는 와이어 본드들 및 본드 핑거 패드들을 통해 FC 다이에 전기적으로 커플링된다.
[0097] 예 11: 예 1 내지 예 10 중 어느 하나의 예의 IC 패키지에서, 트레이스는 구리(Cu) 또는 알루미늄(Al)으로 형성된다.
[0098] 예 12: 예 1 내지 예 11 중 어느 하나의 예의 IC 패키지에서, 본드 핑거 패드는 도금된 금속이다.
[0099] 예 13: 예 12의 IC 패키지에서, 도금된 금속은 도금된 니켈 또는 금 또는 그들 둘 모두를 포함한다.
[0100] 예 14: 예 1 내지 예 13 중 어느 하나의 예의 IC 패키지에서, 와이어 본드는, 하나의 단부가 본드 핑거 패드에 볼 본딩되고 다른 단부가 와이어 본드 다이에 스티치 본딩된 리버스 와이어 본드이다.
[0101] 예 15: 예 1 내지 예 14 중 어느 하나의 예의 IC 패키지에서, FC 다이는 기저대역 모뎀 다이이다.
[0102] 예 16: 예 1 내지 예 15 중 어느 하나의 예의 IC 패키지에서, 와이어 본드 다이는 메모리 다이이다.
[0103] 예 17: 예 1 내지 예 16 중 어느 하나의 예의 IC 패키지에서, IC 패키지는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, IoT(Internet of things) 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 내의 디바이스로 구성된 그룹으로부터 선택되는 장치에 포함된다.
[0104] 예 18: IC(integrated circuit) 패키지를 제작하는 방법은, 기판을 형성하는 단계; 기판 상에 FC(flip-chip) 다이를 배치하는 단계; FC 다이 위에 와이어 본드 다이를 배치하는 단계; 와이어 본드 다이에 연결된 와이어 본드를 형성하는 단계; 및 FC 다이, 와이어 본드 다이 및 와이어 본드를 캡슐화하는 몰드를 기판 상에 형성하는 단계를 포함하고, 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함하도록 형성되고, 제1 금속화 층은, 제1 기판 층; 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅되어 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링된 트레이스; 및 트레이스 상에 형성된 본드 핑거 패드를 포함하고, 본드 핑거 패드의 형상은 실질적으로 원형이고, 와이어 본드는 와이어 본드 다이가 와이어 본드, 본드 핑거 패드 및 트레이스를 통해 FC 다이와 전기적으로 커플링되도록 본드 핑거 패드에 전기적으로 연결되도록 형성된다.
[0105] 예 19: 예 18의 방법에서, 기판은 제1 금속화 층이, 트레이스 및 제1 기판 층 상에 형성된 솔더 마스크를 더 포함하도록 형성되고, 본드 핑거 패드는 솔더 마스크에 의해 덮이지 않은 제1 기판 층 위의 영역을 정의하는 SMO(solder mask opening) 내에 형성된다.
[0106] 예 20: 예 19의 방법에서, 본드 핑거 패드와 솔더 마스크 사이에 갭이 없다.
[0107] 예 21: 예 18 내지 예 20 중 어느 하나의 예의 방법에서, 기판은 트레이스가 제1 금속화 층 내에서 본드 핑거 패드로부터 기판의 에지까지 연장되도록 형성된다.
[0108] 예 22: 예 18 내지 예 20 중 어느 하나의 예의 방법에서, 트레이스는 제1 층-1 트레이스이고, 기판은 제1 금속화 층이, 제1 기판 층 상에 형성되고 제1 금속화 층 내에서 라우팅된 제2 층-1 트레이스를 더 포함하도록 형성되고, 제2 층-1 트레이스는 제1 층-1 트레이스와 전기적으로 커플링되고, 제1 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장된다.
[0109] 예 23: 예 22의 방법에서, 기판은 제1 금속화 층이, 제1 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 제1 층-1 비아; 및 제2 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 제2 층-1 비아를 더 포함하도록 형성되고, 기판은 제1 금속화 층 아래의 제2 금속화 층을 더 포함하도록 형성되고, 제2 금속화 층은, 제2 기판 층; 및 제2 기판 층 상에 형성되고 제2 금속화 층 내에서 라우팅되어 제1 층-1 비아 및 제2 층-1 비아와 전기적으로 커플링된 층-2 트레이스를 포함하고, 본드 핑거 패드는 순서대로 제1 층-1 트레이스, 제1 층-1 비아, 층-2 트레이스 및 제2 층-1 비아를 통해 제2 층-1 트레이스와 전기적으로 커플링된다.
[0110] 예 24: 예 18 내지 예 20 중 어느 하나의 예의 방법에서, 트레이스는 층-1 트레이스이고, 기판은 제1 금속화 층 아래의 추가적인 금속화 층을 더 포함하도록 형성되고, 추가적인 금속화 층은, 추가적인 기판 층; 및 추가적인 기판 층 상에 형성되고 추가적인 금속화 층 내에서 라우팅된 추가적인 트레이스를 포함하고, 추가적인 트레이스는 층-1 트레이스와 전기적으로 커플링되고, 추가적인 금속화 층 내에서 기판의 내부로부터 기판의 에지까지 연장된다.
[0111] 예 25: 예 24의 방법에서, 추가적인 금속화 층은 제3 금속화 층이고, 추가적인 기판 층은 제3 기판 층이고, 추가적인 트레이스는 층-3 트레이스이고, 기판은 제1 금속화 층과 제3 금속화 층 사이에 제2 금속화 층을 더 포함하도록 형성되고, 기판은 제1 금속화 층이, 층-1 트레이스로부터 제1 금속화 층의 하부 표면까지 제1 기판 층을 통해 형성된 층-1 비아를 더 포함하도록 형성되고, 기판은 제2 금속화 층이, 제2 기판 층; 제2 기판 층 상에 형성되고 제2 금속화 층 내에서 라우팅된 층-2 트레이스; 및 층-2 트레이스로부터 제2 금속화 층의 하부 표면까지 제2 기판 층을 통해 형성된 층-2 비아를 포함하도록 형성되고, 본드 핑거 패드는 순서대로 층-1 트레이스, 층-1 비아, 층-2 트레이스 및 층-2 비아를 통해 층-3 트레이스와 전기적으로 커플링되도록 형성된다.
[0112] 예 26: 예 18 내지 예 25 중 어느 하나의 예의 방법에서, 다이-패드 거리는 에지-패드 거리보다 더 짧고, 다이-패드 거리는 와이어 본드 다이로부터 본드 핑거 패드까지의 거리이고, 에지-패드 거리는 기판의 에지로부터 본드 핑거 패드까지의 거리이다.
[0113] 예 27: 예 18 내지 예 26 중 어느 하나의 예의 방법에서, FC 다이 위에 다수의 와이어 본드 다이들이 형성되고, 다수의 와이어 본드 다이들 각각은 대응하는 와이어 본드들 및 본드 핑거 패드들을 통해 FC 다이에 전기적으로 커플링된다.
[0114] 예 28: 예 18 내지 예 27 중 어느 하나의 예의 방법에서, 와이어 본드는, 하나의 단부가 본드 핑거 패드에 볼 본딩되고 다른 단부가 와이어 본드 다이에 스티치 본딩된 리버스 와이어 본드로서 형성된다.
[0115] 본원에서 사용되는 바와 같이, "사용자 장비"(또는 "UE"), "사용자 디바이스", "사용자 단말", "클라이언트 디바이스", "통신 디바이스", "무선 디바이스", "무선 통신 디바이스", "핸드헬드 디바이스", "모바일 디바이스", "모바일 단말", "모바일 스테이션", "핸드셋", "액세스 단말", "가입자 디바이스", "가입자 단말", "가입자 스테이션", "단말"이라는 용어들 및 그들의 변형들은 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 임의의 적합한 모바일 또는 고정형 디바이스를 상호교환가능하게 지칭할 수 있다. 이러한 용어들은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 스마트폰, 개인용 정보 단말, 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 자동차 내의 자동차 디바이스, 및/또는 전형적으로는 사람에 의해 보유되고/되거나 통신 능력들(예컨대, 무선, 셀룰러, 적외선, 단거리 라디오 등)을 갖는 다른 타입들의 휴대용 전자 디바이스들을 포함한다(그러나 이에 제한되지는 않음). 이러한 용어들은 또한, 위성 신호 수신이든, 보조 데이터 수신이든 그리고/또는 디바이스 또는 다른 디바이스에서 발생하는 포지션 관련 프로세싱이든 상관없이, 이를테면, 단거리 무선, 적외선, 유선 연결 또는 다른 연결에 의해, 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 다른 디바이스와 통신하는 디바이스들을 포함하는 것으로 의도된다. 추가하여, 이러한 용어들은 RAN(radio access network)을 통해 코어 네트워크와 통신할 수 있는 무선 및 유선 통신 디바이스들을 포함하는 모든 디바이스들을 포함하는 것으로 의도되고, 코어 네트워크를 통해 UE들은 인터넷과 같은 외부 네트워크들 및 다른 UE들과 연결될 수 있다. 물론, 코어 네트워크 및/또는 인터넷에 연결하는 다른 메커니즘들이 또한, 이를테면, 유선 액세스 네트워크, WLAN(wireless local area network)(예컨대, IEEE 802.11 등에 기초함) 등을 통해 UE들에 대해 가능하다. UE들은 PC(printed circuit) 카드들, 콤팩트 플래시 디바이스들, 외부 또는 내부 모뎀들, 무선 또는 유선 폰들, 스마트폰들, 태블릿들, 추적 디바이스들, 자산 태그들 등을 포함하는(그러나 이에 제한되지는 않음) 다수의 타입들의 디바이스들 중 임의의 것에 의해 구현될 수 있다. UE들이 RAN으로 신호들을 전송할 수 있게 하는 통신 링크는 업링크 채널(예컨대, 역방향 트래픽 채널, 역방향 제어 채널, 액세스 채널 등)로 지칭된다. RAN이 UE들로 신호들을 전송할 수 있게 하는 통신 링크는 다운링크 또는 순방향 링크 채널(예컨대, 페이징 채널, 제어 채널, 브로드캐스트 채널, 순방향 트래픽 채널 등)로 지칭된다. 본원에서 사용되는 바와 같이, TCH(traffic channel)라는 용어는 업링크/역방향 또는 다운링크/순방향 트래픽 채널을 지칭할 수 있다.
[0116] 전자 디바이스들 사이의 무선 통신은 CDMA(code division multiple access), W-CDMA, TDMA(time division multiple access), FDMA(frequency division multiple access), OFDM(Orthogonal Frequency Division Multiplexing), GSM(Global System for Mobile Communications), 3GPP LTE(Long Term Evolution), 5G 뉴 라디오, BT(Bluetooth), BLE(Bluetooth Low Energy), IEEE 802.11(WiFi) 및 IEEE 802.15.4(Zigbee/Thread), 또는 무선 통신 네트워크 또는 데이터 통신 네트워크에서 사용될 수 있는 다른 프로토콜들과 같은 상이한 기술들에 기초할 수 있다. 저전력 블루투스(Bluetooth Low Energy)(블루투스 LE, BLE 및 블루투스 스마트로 또한 알려져 있음)는 유사한 통신 범위를 유지하면서 상당히 감소된 전력 소비 및 비용을 제공하도록 의도된 블루투스 SIG(Bluetooth Special Interest Group)에 의해 설계 및 판매되는 무선 개인 영역 네트워크이다. BLE는 2010년에 블루투스 코어 사양 버전 4.0(Bluetooth Core Specification Version 4.0)의 채택과 함께 주요 블루투스 표준에 병합되었고 블루투스 5에서 업데이트되었다.
[0117] "예시적인"이라는 단어는 "예, 예시 또는 예증으로서 역할을 하는 것"을 의미하는 것으로 본원에서 사용된다. "예시적인" 것으로서 본원에서 설명되는 임의의 세부사항들은 다른 예들에 비해 유리한 것으로서 해석되지 않아야 한다. 마찬가지로, "예들"이라는 용어는 모든 예들이 논의되는 피처, 이점 또는 동작 모드를 포함한다는 것을 의미하지 않는다. 게다가, 특정 피처 및/또는 구조는 하나 이상의 다른 피처들 및/또는 구조들과 조합될 수 있다. 더욱이, 본원에서 설명되는 장치의 적어도 일부는 본원에서 설명되는 방법의 적어도 일부를 수행하도록 구성될 수 있다.
[0118] "연결된", "커플링된" 또는 그들의 임의의 변형과 같은 용어들은 엘리먼트들 사이의 직접적인 또는 간접적인 임의의 연결 또는 커플링을 의미하고, 연결이 직접 연결되는 것으로 명시적으로 개시되지 않는 한, 중간 엘리먼트를 통해 함께 "연결된" 또는 "커플링된" 2개의 엘리먼트들 사이의 중간 엘리먼트의 존재를 포함할 수 있다는 점에 유의해야 한다.
[0119] "제1", "제2" 등과 같은 지정을 사용하는 엘리먼트에 대한 본원의 임의의 참조는 그러한 엘리먼트들의 수량 및/또는 순서를 제한하지 않는다. 오히려, 이러한 지정들은 2개 이상의 엘리먼트들 및/또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 사용된다. 또한, 달리 진술되지 않는 한, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.
[0120] 당업자는 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 것을 인식할 것이다. 예컨대, 위의 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 그들의 임의의 조합에 의해 표현될 수 있다.
[0121] 본 출원에서 진술 또는 예시되어 묘사되는 어떠한 것도 임의의 컴포넌트, 액션, 피처, 이익, 이점 또는 등가물이 청구항들에서 기재되는지 여부와 상관없이 그러한 컴포넌트, 액션, 피처, 이익, 이점 또는 등가물을 대중에게 헌정하는 것으로 의도되지 않는다.
[0122] 위의 상세한 설명에서, 상이한 피처들이 예들에서 함께 그룹화된다는 것을 알 수 있다. 본 개시내용의 이러한 방식은 청구되는 예들이 개개의 청구항에서 명시적으로 언급되는 것보다 더 많은 피처들을 갖는다는 의도로서 이해되지 않아야 한다. 오히려, 본 개시내용은 개시되는 개별 예의 모든 피처들보다 더 적은 피처들을 포함할 수 있다. 따라서, 이로써, 다음의 청구항들은 설명에 포함되는 것으로 간주되어야 하고, 여기서, 각각의 청구항은 자체적으로 별개의 예로서 성립할 수 있다. 각각의 청구항이 자체적으로 별개의 예로서 성립할 수 있지만, 종속 청구항이 청구항들에서 하나 또는 하나 이상의 청구항들과의 특정 조합을 나타낼 수 있더라도, 다른 예들이 또한, 그 종속 청구항과 임의의 다른 종속 청구항의 내용의 조합, 또는 임의의 피처와 다른 종속 및 독립 청구항들의 조합을 포괄 또는 포함할 수 있다는 점에 유의해야 한다. 이러한 조합들은 특정 조합이 의도되지 않는다는 것이 명시적으로 표현되지 않는 한 본원에서 제안된다. 게다가, 청구항이 독립 청구항에 직접 종속되지 않는 경우에도 그 청구항의 피처들은 임의의 다른 독립 청구항에 포함될 수 있는 것으로 또한 의도된다.
[0123] 게다가, 설명 또는 청구항들에서 개시되는 방법들, 시스템들 및 장치가 개시되는 방법들의 개개의 액션들 및/또는 기능성들을 수행하기 위한 수단을 포함하는 디바이스에 의해 구현될 수 있다는 점에 유의해야 한다.
[0124] 게다가, 일부 예들에서, 개별 액션은 하나 이상의 하위 액션들로 세분화될 수 있거나 또는 하나 이상의 하위 액션들을 포함할 수 있다. 이러한 하위 액션들은 개별 액션의 개시내용에 포함될 수 있거나 또는 개별 액션의 개시내용의 일부일 수 있다.
[0125] 전술된 개시내용이 본 개시내용의 예시적인 예들을 나타내지만, 다양한 변화들 및 수정들이 첨부 청구항들에 의해 정의되는 바와 같은 본 개시내용의 범위로부터 벗어나지 않으면서 본원에서 이루어질 수 있다는 점에 유의해야 한다. 본원에서 설명되는 본 개시내용의 예들에 따른 방법 청구항들의 기능들 및/또는 액션들은 임의의 특정 순서로 수행될 필요가 없다. 추가적으로, 잘 알려져 있는 엘리먼트들은 본원에서 개시되는 양상들 및 예들의 관련 세부사항들을 모호하게 하지 않기 위해 상세히 설명되지 않을 것이거나 또는 생략될 수 있다. 게다가, 본 개시내용의 엘리먼트들이 단수로 설명 또는 청구될 수 있지만, 단수로의 제한이 명시적으로 진술되지 않는 한 복수가 고려된다.

Claims (28)

  1. IC(integrated circuit) 패키지로서,
    기판;
    상기 기판 상에 배치된 FC(flip-chip) 다이;
    상기 FC 다이 위에 배치된 와이어 본드 다이;
    상기 와이어 본드 다이에 연결된 와이어 본드; 및
    상기 기판 상에 있고 상기 FC 다이, 상기 와이어 본드 다이 및 상기 와이어 본드를 캡슐화(encapsulate)하는 몰드(mold)를 포함하고,
    상기 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함하고,
    상기 제1 금속화 층은:
    제1 기판 층;
    상기 제1 기판 층 상에 형성되고 상기 제1 금속화 층 내에서 라우팅되어 상기 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링된 트레이스; 및
    상기 트레이스 상에 형성된 본드 핑거 패드를 포함하고,
    상기 본드 핑거 패드의 형상은 실질적으로 원형이고,
    상기 와이어 본드는 상기 와이어 본드 다이가 상기 와이어 본드, 상기 본드 핑거 패드 및 상기 트레이스를 통해 상기 FC 다이와 전기적으로 커플링되도록 상기 본드 핑거 패드에 전기적으로 연결되는,
    IC 패키지.
  2. 제1항에 있어서,
    상기 제1 금속화 층은:
    상기 트레이스 및 상기 제1 기판 층 상에 형성된 솔더 마스크를 더 포함하고,
    상기 본드 핑거 패드는 상기 솔더 마스크에 의해 덮이지 않은 상기 제1 기판 층 위의 영역을 정의하는 SMO(solder mask opening) 내에 형성되는,
    IC 패키지.
  3. 제2항에 있어서,
    상기 본드 핑거 패드와 상기 솔더 마스크 사이에 갭이 없는,
    IC 패키지.
  4. 제1항에 있어서,
    상기 트레이스는 상기 제1 금속화 층 내에서 상기 본드 핑거 패드로부터 상기 기판의 에지까지 연장되는,
    IC 패키지.
  5. 제1항에 있어서,
    상기 트레이스는 제1 층-1 트레이스이고,
    상기 제1 금속화 층은:
    상기 제1 기판 층 상에 형성되고 상기 제1 금속화 층 내에서 라우팅된 제2 층-1 트레이스를 더 포함하고,
    상기 제2 층-1 트레이스는 상기 제1 층-1 트레이스와 전기적으로 커플링되고, 상기 제1 금속화 층 내에서 상기 기판의 내부로부터 상기 기판의 에지까지 연장되는,
    IC 패키지.
  6. 제5항에 있어서,
    상기 제1 금속화 층은:
    상기 제1 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 제1 층-1 비아; 및
    상기 제2 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 제2 층-1 비아를 더 포함하고,
    상기 기판은 상기 제1 금속화 층 아래의 제2 금속화 층을 더 포함하고,
    상기 제2 금속화 층은:
    제2 기판 층; 및
    상기 제2 기판 층 상에 형성되고 상기 제2 금속화 층 내에서 라우팅되어 상기 제1 층-1 비아 및 상기 제2 층-1 비아와 전기적으로 커플링된 층-2 트레이스를 포함하고, 상기 본드 핑거 패드는 순서대로 상기 제1 층-1 트레이스, 상기 제1 층-1 비아, 상기 층-2 트레이스 및 상기 제2 층-1 비아를 통해 상기 제2 층-1 트레이스와 전기적으로 커플링되는,
    IC 패키지.
  7. 제1항에 있어서,
    상기 트레이스는 층-1 트레이스이고,
    상기 기판은 상기 제1 금속화 층 아래의 추가적인 금속화 층을 더 포함하고,
    상기 추가적인 금속화 층은:
    추가적인 기판 층; 및
    상기 추가적인 기판 층 상에 형성되고 상기 추가적인 금속화 층 내에서 라우팅된 추가적인 트레이스를 포함하고,
    상기 추가적인 트레이스는 상기 층-1 트레이스와 전기적으로 커플링되고, 상기 추가적인 금속화 층 내에서 상기 기판의 내부로부터 상기 기판의 에지까지 연장되는,
    IC 패키지.
  8. 제7항에 있어서,
    상기 추가적인 금속화 층은 제3 금속화 층이고, 상기 추가적인 기판 층은 제3 기판 층이고, 상기 추가적인 트레이스는 층-3 트레이스이고,
    상기 기판은 상기 제1 금속화 층과 상기 제3 금속화 층 사이에 제2 금속화 층을 더 포함하고,
    상기 제1 금속화 층은:
    상기 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 층-1 비아를 더 포함하고,
    상기 제2 금속화 층은:
    제2 기판 층;
    상기 제2 기판 층 상에 형성되고 상기 제2 금속화 층 내에서 라우팅된 층-2 트레이스; 및
    상기 층-2 트레이스로부터 상기 제2 금속화 층의 하부 표면까지 상기 제2 기판 층을 통해 형성된 층-2 비아를 포함하고,
    상기 본드 핑거 패드는 순서대로 상기 층-1 트레이스, 상기 층-1 비아, 상기 층-2 트레이스 및 상기 층-2 비아를 통해 상기 층-3 트레이스와 전기적으로 커플링되는,
    IC 패키지.
  9. 제1항에 있어서,
    다이-패드 거리는 에지-패드 거리보다 더 짧고, 상기 다이-패드 거리는 상기 와이어 본드 다이로부터 상기 본드 핑거 패드까지의 거리이고, 상기 에지-패드 거리는 상기 기판의 에지로부터 상기 본드 핑거 패드까지의 거리인,
    IC 패키지.
  10. 제1항에 있어서,
    상기 IC 패키지는 상기 FC 다이 위의 다수의 와이어 본드 다이들을 포함하고, 상기 다수의 와이어 본드 다이들 각각은 대응하는 와이어 본드들 및 본드 핑거 패드들을 통해 상기 FC 다이에 전기적으로 커플링되는,
    IC 패키지.
  11. 제1항에 있어서,
    상기 트레이스는 구리(Cu) 또는 알루미늄(Al)으로 형성되는,
    IC 패키지.
  12. 제1항에 있어서,
    상기 본드 핑거 패드는 도금된 금속인,
    IC 패키지.
  13. 제12항에 있어서,
    상기 도금된 금속은 도금된 니켈 또는 금 또는 그들 둘 모두를 포함하는,
    IC 패키지.
  14. 제1항에 있어서,
    상기 와이어 본드는, 하나의 단부가 상기 본드 핑거 패드에 볼 본딩(ball bond)되고 다른 단부가 상기 와이어 본드 다이에 스티치 본딩(stitch bond)된 리버스 와이어 본드(reverse wire bond)인,
    IC 패키지.
  15. 제1항에 있어서,
    상기 FC 다이는 기저대역 모뎀 다이인,
    IC 패키지.
  16. 제1항에 있어서,
    상기 와이어 본드 다이는 메모리 다이인,
    IC 패키지.
  17. 제1항에 있어서,
    상기 IC 패키지는 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 개인용 정보 단말(personal digital assistant), 고정 로케이션 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, IoT(Internet of things) 디바이스, 랩톱 컴퓨터, 서버, 및 자동차 내의 디바이스로 구성된 그룹으로부터 선택되는 장치에 포함되는,
    IC 패키지.
  18. IC(integrated circuit) 패키지를 제작하는 방법으로서,
    기판을 형성하는 단계;
    상기 기판 상에 FC(flip-chip) 다이를 배치하는 단계;
    상기 FC 다이 위에 와이어 본드 다이를 배치하는 단계;
    상기 와이어 본드 다이에 연결된 와이어 본드를 형성하는 단계; 및
    상기 FC 다이, 상기 와이어 본드 다이 및 상기 와이어 본드를 캡슐화하는 몰드를 상기 기판 상에 형성하는 단계를 포함하고,
    상기 기판은 제1 금속화 층을 포함하는 하나 이상의 금속화 층들을 포함하도록 형성되고,
    상기 제1 금속화 층은:
    제1 기판 층;
    상기 제1 기판 층 상에 형성되고 상기 제1 금속화 층 내에서 라우팅되어 상기 FC 다이의 하나 이상의 FC 상호연결부들과 전기적으로 커플링된 트레이스; 및
    상기 트레이스 상에 형성된 본드 핑거 패드를 포함하고,
    상기 본드 핑거 패드의 형상은 실질적으로 원형이고,
    상기 와이어 본드는 상기 와이어 본드 다이가 상기 와이어 본드, 상기 본드 핑거 패드 및 상기 트레이스를 통해 상기 FC 다이와 전기적으로 커플링되도록 상기 본드 핑거 패드에 전기적으로 연결되도록 형성되는,
    IC 패키지를 제작하는 방법.
  19. 제18항에 있어서,
    상기 기판은 상기 제1 금속화 층이:
    상기 트레이스 및 상기 제1 기판 층 상에 형성된 솔더 마스크를 더 포함하도록 형성되고,
    상기 본드 핑거 패드는 상기 솔더 마스크에 의해 덮이지 않은 상기 제1 기판 층 위의 영역을 정의하는 SMO(solder mask opening) 내에 형성되는,
    IC 패키지를 제작하는 방법.
  20. 제19항에 있어서,
    상기 본드 핑거 패드와 상기 솔더 마스크 사이에 갭이 없는,
    IC 패키지를 제작하는 방법.
  21. 제18항에 있어서,
    상기 기판은 상기 트레이스가 상기 제1 금속화 층 내에서 상기 본드 핑거 패드로부터 상기 기판의 에지까지 연장되도록 형성되는,
    IC 패키지를 제작하는 방법.
  22. 제18항에 있어서,
    상기 트레이스는 제1 층-1 트레이스이고,
    상기 기판은 상기 제1 금속화 층이:
    상기 제1 기판 층 상에 형성되고 상기 제1 금속화 층 내에서 라우팅된 제2 층-1 트레이스를 더 포함하도록 형성되고,
    상기 제2 층-1 트레이스는 상기 제1 층-1 트레이스와 전기적으로 커플링되고, 상기 제1 금속화 층 내에서 상기 기판의 내부로부터 상기 기판의 에지까지 연장되는,
    IC 패키지를 제작하는 방법.
  23. 제22항에 있어서,
    상기 기판은 상기 제1 금속화 층이:
    상기 제1 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 제1 층-1 비아; 및
    상기 제2 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 제2 층-1 비아를 더 포함하도록 형성되고,
    상기 기판은 상기 제1 금속화 층 아래의 제2 금속화 층을 더 포함하도록 형성되고,
    상기 제2 금속화 층은:
    제2 기판 층; 및
    상기 제2 기판 층 상에 형성되고 상기 제2 금속화 층 내에서 라우팅되어 상기 제1 층-1 비아 및 상기 제2 층-1 비아와 전기적으로 커플링된 층-2 트레이스를 포함하고, 상기 본드 핑거 패드는 순서대로 상기 제1 층-1 트레이스, 상기 제1 층-1 비아, 상기 층-2 트레이스 및 상기 제2 층-1 비아를 통해 상기 제2 층-1 트레이스와 전기적으로 커플링되는,
    IC 패키지를 제작하는 방법.
  24. 제18항에 있어서,
    상기 트레이스는 층-1 트레이스이고,
    상기 기판은 상기 제1 금속화 층 아래의 추가적인 금속화 층을 더 포함하도록 형성되고,
    상기 추가적인 금속화 층은:
    추가적인 기판 층; 및
    상기 추가적인 기판 층 상에 형성되고 상기 추가적인 금속화 층 내에서 라우팅된 추가적인 트레이스를 포함하고,
    상기 추가적인 트레이스는 상기 층-1 트레이스와 전기적으로 커플링되고, 상기 추가적인 금속화 층 내에서 상기 기판의 내부로부터 상기 기판의 에지까지 연장되는,
    IC 패키지를 제작하는 방법.
  25. 제24항에 있어서,
    상기 추가적인 금속화 층은 제3 금속화 층이고, 상기 추가적인 기판 층은 제3 기판 층이고, 상기 추가적인 트레이스는 층-3 트레이스이고,
    상기 기판은 상기 제1 금속화 층과 상기 제3 금속화 층 사이에 제2 금속화 층을 더 포함하도록 형성되고,
    상기 기판은 상기 제1 금속화 층이:
    상기 층-1 트레이스로부터 상기 제1 금속화 층의 하부 표면까지 상기 제1 기판 층을 통해 형성된 층-1 비아를 더 포함하도록 형성되고,
    상기 기판은 상기 제2 금속화 층이:
    제2 기판 층;
    상기 제2 기판 층 상에 형성되고 상기 제2 금속화 층 내에서 라우팅된 층-2 트레이스; 및
    상기 층-2 트레이스로부터 상기 제2 금속화 층의 하부 표면까지 상기 제2 기판 층을 통해 형성된 층-2 비아를 포함하도록 형성되고,
    상기 본드 핑거 패드는 순서대로 상기 층-1 트레이스, 상기 층-1 비아, 상기 층-2 트레이스 및 상기 층-2 비아를 통해 상기 층-3 트레이스와 전기적으로 커플링되도록 형성되는,
    IC 패키지를 제작하는 방법.
  26. 제18항에 있어서,
    다이-패드 거리는 에지-패드 거리보다 더 짧고, 상기 다이-패드 거리는 상기 와이어 본드 다이로부터 상기 본드 핑거 패드까지의 거리이고, 상기 에지-패드 거리는 상기 기판의 에지로부터 상기 본드 핑거 패드까지의 거리인,
    IC 패키지를 제작하는 방법.
  27. 제18항에 있어서,
    상기 FC 다이 위에 다수의 와이어 본드 다이들이 형성되고, 상기 다수의 와이어 본드 다이들 각각은 대응하는 와이어 본드들 및 본드 핑거 패드들을 통해 상기 FC 다이에 전기적으로 커플링되는,
    IC 패키지를 제작하는 방법.
  28. 제18항에 있어서,
    상기 와이어 본드는, 하나의 단부가 상기 본드 핑거 패드에 볼 본딩되고 다른 단부가 상기 와이어 본드 다이에 스티치 본딩된 리버스 와이어 본드로서 형성되는,
    IC 패키지를 제작하는 방법.
KR1020237024938A 2021-01-28 2021-12-28 원형 본드 핑거 패드 KR20230137322A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/161,105 2021-01-28
US17/161,105 US12021063B2 (en) 2021-01-28 2021-01-28 Circular bond finger pad
PCT/US2021/065329 WO2022164565A1 (en) 2021-01-28 2021-12-28 Circular bond finger pad

Publications (1)

Publication Number Publication Date
KR20230137322A true KR20230137322A (ko) 2023-10-04

Family

ID=80225380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024938A KR20230137322A (ko) 2021-01-28 2021-12-28 원형 본드 핑거 패드

Country Status (8)

Country Link
US (1) US12021063B2 (ko)
EP (1) EP4285412A1 (ko)
JP (1) JP2024505483A (ko)
KR (1) KR20230137322A (ko)
CN (1) CN116711076A (ko)
BR (1) BR112023014131A2 (ko)
TW (1) TW202247406A (ko)
WO (1) WO2022164565A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3581086B2 (ja) 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
US6972152B2 (en) * 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
JP5356876B2 (ja) 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6196092B2 (ja) 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
US20180005944A1 (en) 2016-07-02 2018-01-04 Intel Corporation Substrate with sub-interconnect layer
KR20200143885A (ko) * 2019-06-17 2020-12-28 에스케이하이닉스 주식회사 서포팅 기판을 포함한 스택 패키지

Also Published As

Publication number Publication date
BR112023014131A2 (pt) 2024-01-23
US20220238488A1 (en) 2022-07-28
US12021063B2 (en) 2024-06-25
TW202247406A (zh) 2022-12-01
JP2024505483A (ja) 2024-02-06
WO2022164565A1 (en) 2022-08-04
EP4285412A1 (en) 2023-12-06
CN116711076A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
US20110248389A1 (en) Semiconductor device and manufacturing method thereof
US20130320547A1 (en) Enabling package-on-package (pop) pad surface finishes on bumpless build-up layer (bbul) package
US11804428B2 (en) Mixed pad size and pad design
US12021063B2 (en) Circular bond finger pad
US11929299B2 (en) High-power die heat sink with vertical heat path
US11948853B2 (en) High-power die heat sink
US11516914B2 (en) Printed circuit board
KR20230049090A (ko) 절연층 내에 임베딩된 로컬 고밀도 라우팅 영역을 갖는 패키지들
US20210057397A1 (en) Electrodeless passive embedded substrate
US11177223B1 (en) Electromagnetic interference shielding for packages and modules
US20240088081A1 (en) Die package with sealed die enclosures
US20230154829A1 (en) Recess structure for padless stack via
KR20240006529A (ko) 수직 히트 핀을 갖는 고전력 다이 히트 싱크
US20230197554A1 (en) Thermal bridge interposer structure
KR20240005699A (ko) 다중 다이 상호연결
CN115943490A (zh) 倒装芯片柔性凸块下金属化部尺寸
KR20240073015A (ko) 하이-q 필터를 위한 백엔드 및 음향 프로세스 통합
CN118055558A (zh) 印刷电路板