KR20240006529A - 수직 히트 핀을 갖는 고전력 다이 히트 싱크 - Google Patents

수직 히트 핀을 갖는 고전력 다이 히트 싱크 Download PDF

Info

Publication number
KR20240006529A
KR20240006529A KR1020237037471A KR20237037471A KR20240006529A KR 20240006529 A KR20240006529 A KR 20240006529A KR 1020237037471 A KR1020237037471 A KR 1020237037471A KR 20237037471 A KR20237037471 A KR 20237037471A KR 20240006529 A KR20240006529 A KR 20240006529A
Authority
KR
South Korea
Prior art keywords
heat sink
interconnects
die
coupled
transfer layer
Prior art date
Application number
KR1020237037471A
Other languages
English (en)
Inventor
조제 모레이라
마르쿠스 팔테레
바르트 카스텐
데 퀘이로스 알베르투 조제 테이세이라
Original Assignee
퀄컴 테크놀로지스, 인크.
알에프360 유럽 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/313,380 external-priority patent/US11948853B2/en
Priority claimed from US17/313,412 external-priority patent/US11929299B2/en
Application filed by 퀄컴 테크놀로지스, 인크., 알에프360 유럽 게엠베하 filed Critical 퀄컴 테크놀로지스, 인크.
Publication of KR20240006529A publication Critical patent/KR20240006529A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

장치들 및 그 장치들을 제조하기 위한 방법들이 개시된다. 일 양태에서, 장치는 패키지 기판의 후면 상에 실장되는 고전력 다이를 포함한다. 열 전달층이 고전력 다이의 후면 상에 배치된다. 복수의 히트 싱크 인터커넥트들이 열 전달층에 커플링되며, 여기서 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링된다.

Description

수직 히트 핀을 갖는 고전력 다이 히트 싱크
개시의 배경
1. 개시의 분야
본 개시의 양태들은 일반적으로 반도체 디바이스들을 통합하는 전자 디바이스들을 포함하는 반도체 디바이스들에 관한 것으로, 보다 구체적으로는, 그러나 배타적이지 않게, 고전력 다이(high-power die)들, 전력 증폭기 모듈들 및 관련 디바이스들 및 이들의 제조 기법들에 관한 것이다.
2. 배경
집적 회로 기술은 액티브 컴포넌트들의 소형화를 통해 컴퓨팅 파워를 진전시키는데 있어서 장족의 발전을 달성했다. 플립칩(flip-chip) 디바이스와 같은 다양한 패키징 기술은, 프로세서들, 서버들, 무선 주파수(RF) 집적 회로들 등을 포함하는 많은 전자 디바이스들에서 발견될 수 있다. 플립칩 패키징 기술은 하이 핀 카운트(high pin count)디바이스에서 비용효과적(cost-effective)이게 된다. 진보된 패키징 및 프로세싱 기법들은 다수의 기능 블록들을 포함할 수도 있는 시스템 인 패키지(SiP) 디바이스들을 고려하며, 각각의 기능 블록은, 예를 들어 마이크로프로세서 기능, 그래픽 프로세싱 유닛(GPU) 기능, RF 프론트 엔드(RFFE) 기능, 통신 기능(예컨대, Wi-Fi, 블루투스, 및 다른 통신들) 등과 같은 특정 기능을 수행하도록 설계된다.
새로운 RF 기술에서 지원될 대역들 및 CA(carrier-aggregation) 조합들의 수의 증가는, RFFE 모듈들에 통합될 컴포넌트들의 복잡성 및 수의 증가를 초래한다. 결국 이는 모듈의 사이즈를 제한하기 위해, 집적 기법들을 개선하는데 압력을 가한다. 모듈의 사이즈를 제한하는 것은 모바일 디바이스 내 RFFE 모듈들에 의해 점유되는 영역에 영향을 줄 뿐만 아니라, RFFE 모듈들 자체 내의 연결부들의 길이를 감소시키며, 즉 더 긴 연결부들은 성능을 저하시킨다. 이에 따라, 양면 실장(mounting)의 패키지 기판들이 개발되기 시작하였다. 통상적인 패키지 기판들에서, 컴포넌트들(전력 증폭기(Pa)들, 스위치들, 필터들 등)은 모두 (RFFE 모듈들의 코어인) 패키지 기판의 상부 면 상에 실장된다. 하부 면은 패드, 즉 PCB에 대한 연결부들을 위해 예비된다. 양면 실장된 패키지 기판들에서, 일부 컴포넌트들은 패키지 기판의 하부 면에 실장된다. 모든 경우에서 PA는 패키지 기판의 상부 면에 실장된다. 상부 면 실장은, PCB를 향한 히트 싱크(heat sink)를 위해 PA 다이 아래의 모든 패키지 기판 층들이 사용되는 것으로 이어진다. 히트 싱크의 효율성은 패키지 기판을 통한 비아(via) 홀들의 열 전도성에 의해 제한된다. 또한, 이러한 설계는 큰 킵 아웃(keep out) 공간들 및 감소된 라우팅 유연성을 야기한다.
따라서, 종래의 전력 증폭기 모듈들, RFFE 모듈들 및 다음의 개시에서 본 명세서에 제공된 방법들, 시스템들 및 장치들을 포함하는 고전력 SiP 설계들의 결함들을 극복하는 시스템들, 장치들 및 방법들이 필요하다.
다음은 본 명세서에 개시된 하나 이상의 양태들에 관한 간략화된 개요를 제시한다. 따라서, 다음의 개요는 모든 고려된 양태들에 관련한 광범위한 개관으로 간주되지도 않아야 하고, 다음의 개요가 모든 고려된 양태들에 관련한 핵심적인 또는 중요한 엘리먼트들을 식별하거나 임의의 특정 양태와 연관된 범위를 기술하는 것으로 간주되지도 않아야 한다. 이에 따라, 다음의 개요는 아래에 제시된 상세한 설명에 선행하는 간략화된 형태로 본 명세서에 개시된 메커니즘들에 관련한 하나 이상의 양태들에 관한 소정의 개념들을 제시하는 유일한 목적을 갖는다.
일 양태에서, 장치는: 패키지 기판의 후면 상에 실장되는 고전력 다이; 고전력 다이의 후면 상에 배치되는 열 전달층; 및 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트(interconnect)들을 포함하며, 여기서 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링된다.
일 양태에서, 장치를 제조하기 위한 방법은: 패키지 기판의 후면 상에 고전력 다이를 실장하는 단계; 고전력 다이의 후면 상에 열 전달층을 디포짓(deposit)하는 단계; 및 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트들을 형성하는 단계를 포함하며, 여기서 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링된다.
본 명세서에 개시된 양태들과 연관된 다른 목적들 및 이점들은 첨부 도면들 및 상세한 설명에 기초하여 당업자에게 자명할 것이다.
본 개시의 한정이 아닌 예시만을 위해서 제시되는 첨부 도면들과 관련하여 고려될 때 본 개시의 양태들 및 그의 다수의 수반되는 이점들의 보다 완전한 이해가, 다음의 상세한 설명을 참조하여 더 잘 이해되는 것과 같이 용이하게 획득될 것이다.
도 1a 내지 도 1d는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)의 부분 단면도를 예시한다.
도 2a 내지 도 2e는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)의 부분 단면도를 예시한다.
도 3a 내지 도 3e는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)의 부분 단면도를 예시한다.
도 4a 내지 도 4e는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)의 부분 단면도를 예시한다.
도 5는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)를 제조하기 위한 부분 방법을 예시한다.
도 6은 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)를 제조하기 위한 부분 방법을 예시한다.
도 7은 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)를 제조하기 위한 부분 방법을 예시한다.
도 8들은 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)를 제조하기 위한 부분 방법을 예시한다.
도 9는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)를 제조하기 위한 방법의 플로우차트를 예시한다.
도 10은 본 개시의 하나 이상의 양태에 따른 디바이스를 제조하기 위한 방법의 플로우차트를 예시한다.
도 11은 본 개시의 하나 이상의 양태들에 따른 집적 디바이스의 컴포넌트들을 예시한다.
도 12는 본 개시의 하나 이상의 양태들에 따른 예시적인 모바일 디바이스를 예시한다.
도 13은 본 개시의 하나 이상의 양태들에 따른, 상기 언급된 디바이스들 중 임의의 것과 집적될 수도 있는 다양한 전자 디바이스들을 예시한다.
일반적인 관례에 따르면, 도면들에 의해 도시된 피처(feature)들은 일정한 스케일로 도시되지 않을 수도 있다. 이에 따라, 도시된 피처들의 치수들은 명료화를 위해 임의적으로 확장되거나 감소될 수도 있다. 일반적인 관례에 따르면, 도면들 중 일부는 명료화를 위해 단순화된다. 따라서, 도면들은 특정 장치 또는 방법의 모든 컴포넌트들을 도시하지 않을 수도 있다. 추가로, 비슷한 참조 번호들은 명세서 및 도면들 전체에 걸쳐 비슷한 피처들을 표기한다.
본 개시의 양태들은 특정 양태들로 지향된 상세한 설명 및 관련 도면들에서 예시된다. 대안적인 양태들이 본 개시의 교시들의 범위로부터 일탈함 없이 고안될 수도 있다. 추가적으로, 본 개시에서의 교시들의 관련 세부사항들을 모호하게 하지 않기 위해 본 명세서의 예시적인 양태들의 잘 알려진 엘리먼트들은 상세히 설명되지 않거나 생략될 수도 있다.
특정 설명된 예시적인 구현에서, 다양한 컴포넌트 구조들 및 동작들의 부분들이 알려진 종래 기법들로부터 취해진 다음 하나 이상의 예시적인 양태들에 따라 배열될 수 있는 실례들이 식별된다. 그러한 실례들에서, 알려진 종래의 컴포넌트 구조들 및/또는 동작들의 부분의 내부 세부사항들은 본 명세서에 개시된 예시적인 양태들에서 예시된 개념의 잠재적 불명료화를 피하는 것을 돕기 위해 생략될 수도 있다.
본 명세서에서 사용한 용어는 단지 특정한 양태들을 설명하는 목적을 위한 것이며, 한정하는 것으로 의도되지 않는다. 본 명세서에서 사용되는 바와 같이, 단수 형태들 "a, "an" 및 "the"는, 문맥상 달리 명확하게 나타내지 않는 한, 복수 형태들 또한 포함하도록 의도된다. 용어들 "포함하다(comprises, includes)", 및/또는 "포함하는(comprising, including)"은, 본 명세서에서 사용될 경우, 언급된 피처들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 이상의 다른 피처들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들, 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않음이 추가로 이해될 것이다.
위에서 논의된 바와 같이 RFFE 모듈들은, RFFE에서 고도로 집적된 송신 및 수신 체인들을 가능하게 하도록 단일 패키지 PA들, 멀티플렉서들, 필터들, RF 스위치들 및 LNA들을 한데 모을 수 있는 PAMiD(Power Amplifier Modules with integrated Duplexer)들을 포함하는 다양한 컴포넌트들을 포함할 수도 있다. 또한, 이는 강화된 RF 성능을 위한 개선된 엔벨로프 추적(envelope tracking)을 가능하게 하면서 제조자의 신제품들 / 기술의 출시 시간을 감소시키는 것을 돕는다. 진보된 PAMiD들은 5G 멀티밴드 멀티모드 동작을 지원할 수 있다.
전술한 바와 같이, 지원될 대역들 및 CA(carrier-aggregation) 조합들의 수의 증가는 RFFE 모듈들에 집적될 컴포넌트들의 수 및 복잡성의 증가로 이어진다. 통상적인 패키지 기판 설계들에서, 컴포넌트들(PA들, 스위치들, 필터들 등)은 (RFFE 모듈의 코어인) 라미네이트 / 패키지 기판의 상부 면 상에 실장된다. 하부 면은 패드, 즉 PCB에 대한 연결부들을 위해 예비된다. 양면 실장된 패키지 기판들에서, 일부 컴포넌트들은 패키지 기판의 하부 면에 실장된다.
양면 패키지 기판들에서, PA들은 일반적으로 상부 면에 실장된다. 이는 PA들에 의해 생성되는 높은 가열 때문이다. PAMiD의 과열을 피하기 위해, 발생된 열은 효과적으로 소산(dissipate)되어야 한다. 일반적으로, 히트 싱크가 PA 바로 아래에 연결되어, 가능한 많은 열을 PCB에서 접지면(ground plane)들을 향해 패키지 기판을 통해 수직으로 이동시킨다. 열 싱크의 효율성은 열 전도도에 의존한다: 가능한 크고 짧아야 하고 높은 열 전도도를 갖는 재료로 이루어져야 한다 - 범프(bump)들 및 비아 홀들의 밀도는 높아야 한다.
PA 다이들은 본드 와이어들 또는 범프들(예를 들어, 솔더(solder) 범프들 또는 구리 필라(pillar)들)을 통해 패키지 기판에 전기적으로 연결될 수 있다. 접지 연결부들이 열 소산을 위해 사용될 수 있다. 범프들은 일반적으로, 더 낮은 열 저항으로 인해 열 전달을 위해 본드 와이어들보다 더 적합하다. 3 개의 실장 기법들이 PA 다이들에 대해 통상적으로 사용된다:
(i) 플립칩, 여기서 패키지 기판으로의 연결부들은 범프들을 통해 제공된다
(ii) 본드와이어 및 후면 접지 범프들, 여기서 접지는 기판 비아들을 통해 다이의 후면에, 이어서 범프들을 통해 패키지 기판에 연결된다. 나머지 연결들은 본드 와이어들을 통해 이루어진다. 대안적으로, 후면 범프들 대신에, 전도성 페이스트가 후면 접지를 패키지 기판에 부착시키는데 사용될 수 있다. GaAs PA들에서 자주 채용되는 기판 비아 기법으로, 다이는 50 내지 100 um 두께로 그라인딩될 수 있으며, 이는 매우 짧은 접지 연결부들을 허용한다.
(iii) (ii)와 동일하지만 본드 와이어들이 없음. 신호들은 소위 핫 비아(hot via)들을 통해 다이의 후면에 연결된다. 이 기법이, 다이가 패키지 기판 상에 실장될 때 플립되지 않는 것을 제외하고는 (i)와 동등하다는 것이 인식될 것이다.
그러나, 전술한 바와 같이, PA는 패키지 기판의 상부 면(전면) 상에 실장된다. 상부 면 실장은 PA 다이 아래의 패키지 기판 층들이 PCB를 향한 열 전도를 위한 히트 싱크 경로로서 사용되는 것으로 이어지고, 이는 이들 부분들이 다른 사용들을 위한 킵 아웃 영역이 되는 결과를 초래한다. 히트 싱크의 효율성은 패키지 기판을 통한 비아 홀들의 열 전도성에 의해 제한된다.
하부 면 상에 PA 다이를 실장하는 것은 보통 덜 효과적인 히트 싱크를 초래할 것인데, 이는 열이 패키지 기판까지, 그 다음 PA 다이의 면들까지 그리고 그 다음 PCB까지 흘러야 하기 때문이다. 큰 히트 싱크 경로는 PA 신호 경로들을 위한 이용가능한 공간을 감소시킬 것이다. PA 신호 연결들을 위해 본드 와이어들을 사용하는 것은 이러한 상충을 해결하는 데 도움이 되지만, 패키지 기판과 인쇄 회로 기판(PCB) 사이의 불충분한 높이로 인해 일반적으로 실현 가능하지 않을 것이다.
개시된 다양한 양태에서, 하부 면 실장은 PCB를 향한 직접 히트 싱크와 함께 사용될 수 있다. 이는, 낮은 열 저항률을 갖는 PA 대 PCB 연결을 포함한다. 패키지 기판 및 PCB 양자 모두에 대한 PA의 하부 면 실장 및 부착은 PA 다이를 더 강한 외부 기계적 부하들에 노출시킬 가능성이 있으며, 이는 PA의 조기 신뢰성 부족을 야기할 수도 있다. 따라서, 본 명세서에 개시된 다양한 양태들은 또한 종래의 설계들과 비교할 때 감소된 면적을 갖는 더 큰 열 추출뿐만 아니라, PCB로의 PA 다이의 기계적으로 유연한 연결을 가능하게 한다.
개시된 다양한 양태들은 RFFE 모듈 상에 실장된 PA 다이의 특정 예시들을 포함하지만, 예를 들어 벌크 탄성파(bulk acoustic wave; BAW) 및 표면 탄성파(surface acoustic wave; SAW) 필터들과 같은 고전력 RF 컴포넌트들을 포함하는, 임의의 고전력 다이에 그 다양한 양태들이 적용될 수도 있다는 것이 인식될 것이다. 따라서, "PA 다이"와 같이 본 명세서에서 사용되는 용어들은 임의의 고전력 다이를 또한 포함하는 것으로 해석되어야 한다. 본 명세서에서 사용되는 바와 같이, 용어 "고전력 다이"는 일반적으로, 히트 싱크가 사용되는 임의의 다이를 지칭하고, 일부 양태들에서는, 0.25 와트 이상의 전력 소산 정격을 갖는 다이들을 포함한다.
본 명세서에 개시된 다양한 양태들에서, PA 다이는 패키지 기판의 하부 면 상에 실장될 수 있다. 효과적인 히트 싱크가 PCB에 직접적으로 커플링되어, PA 다이 위의 패키지 기판에서의 영역을 확보(free up)할 수 있다. 추가적으로, 다양한 양태들은 아래에서 논의되는 바와 같이, 개선된 RF 성능을 가능하게 한다.
도 1a는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)(100)의 부분 단면도를 예시한다. 하나 이상의 양태들에서, 예시된 바와 같이, SiP(100)는 RFFE일 수 있다. SiP(100)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스 등을 포함할 수도 있는 하나 이상의 상부 면 컴포넌트들(102)을 포함할 수도 있다. 마찬가지로, PA 다이(110)에 더하여, SiP(100)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스들 등을 포함할 수도 있는 하나 이상의 하부 면 컴포넌트들(104)을 포함할 수도 있다. 일부 양태들에서, PA 다이(110)는 패키지 기판(140)의 하부 면에 플립칩 실장된다. 따라서, PA 다이(110)의 후면(또는 하부)은 PCB(도시되지 않음)를 향하는 반면, 전면(또는 상부)은 패키지 기판(140)을 향한다. 용어들 "후면", "하부", "전면", "상부" 등은 단지 편의를 위해 사용되고 배향은 다양한 설계들에서 변경될 수도 있으며 본 명세서에 개시된 양태들을 특정 배향으로 제한하도록 의도되지 않는다는 것이 이해될 것이다. PA 다이(110) 신호들 및 접지는, 상부 면 범프들 또는 금속 필라들일 수도 있는 전면 콘택(contact)들(114)에 의해 패키지 기판에 연결된다. PA 다이(110)에 의해 발생된 열을 직접적으로 PCB를 향해 효율적으로 추출할 수 있는 효과적인 히트 싱크를 제공하기 위해, 히트 싱크 인터커넥트들(130)을 통해서, PCB를 향해 주로 PA 다이(110)의 후면을 통해 히트 싱크가 수행된다. 예시된 구성에서, 히트 싱크 인터커넥트들(130)은 PA 다이(110)의 둘레 또는 주변부 주위에서 수평 방향으로 PA 다이(110) 주위에 분포된다. 일부 양태들에서, PA 다이(110)는 얇게 그라인딩될 수 있다. 예를 들어, PA 다이(110)는 40 um 내지 100 um 범위의 두께로 그라인딩될 수도 있다. PA 다이(110)를 패키지 기판(140)의 후면 상에 실장함으로써, PA 다이(110) 위의 패키지 기판(140)의 확보된 부분(141)은 확보된 부분(141)에서의 신호와 열적 연결들 사이의 임의의 상충으로부터 자유로워진다는 것이 이해될 것이다. 위에서 논의된 바와 같이, 상부 실장된 PA 다이들을 갖는 종래의 설계들에서 PA 다이 아래의 부분은, 패키지 기판의 하부 면으로의 열 경로로서 사용되는 금속 층들 및 비아들을 갖는다.
일부 양태들에서, PA 다이(110) 위의 패키지 기판(140)의 확보된 부분(141)은 다른 컴포넌트, 예컨대 PA 모드 스위치, 추가적인 수동 컴포넌트들 등을 부착하기 위해 사용될 수 있다. PA 다이(110) 위의 확보된 부분(141) 내 금속 층들은, 상호연결들을 위해 또는 집적된 코일들, 인덕터들, 변압기들, 또는 다른 컴포넌트들을 위해 사용될 수 있다. 예를 들어, 다양한 집적 코일들, 인덕터들 및/또는 변압기들은 PA 매칭을 위해 사용될 수 있다.
개시된 다양한 양태들에서, PA 다이로부터 PCB로의 열 전달 경로가 종래의 설계보다 훨씬 짧으므로 PA 히트 싱크의 효율성이 개선된다. 일부 양태에서 패키지 기판(140)의 일부분은, 히트 스프레더(145)로서 구성될 수도 있다. 추가적으로, 고객 보드(customer board)(즉, 예시되지 않은 PCB)의 일부분은 또한, PA 다이(110)를 위한 히트 스프레더로서 작용할 수도 있다. 이러한 방식으로, PA 다이(110) 자기 가열(self-heating)이 감소하며, 이는 개선된 PA 성능을 초래한다.
또한, 개시된 다양한 양태들에 따르면, PA 다이(110) 열 소산 경로 및 히트 싱크 기능은 종래의 설계들에서와 같이, 전체 패키지 기판(140)을 가로지를 필요가 없다. 종래의 설계들에서, 이러한 열 소산 경로는 패키지 기판 및 그에 부착된 필터들 및 다른 컴포넌트들을 가열하는 것을 초래한다. 개시된 다양한 양태에서, PA 다이(110) 자기 가열로 인한 필터의 추가적인 가열은 실질적으로 감소한다. 따라서, 온도 상승으로 인한 필터 통과 대역의 주파수 드리프트가 감소한다. 이는, 송신기 대역과 수신기 대역 사이에 단지 15 MHz만이 있는 대역 25와 같이, 낮은 듀플렉스 거리를 갖는 대역들에서 특히 유리하다. 이 거리는 통과대역들과 정지대역들 사이의 전이뿐만 아니라, 프로세스 및 온도 변화들로 인한 시프트들을 커버해야 한다. 이들은 15 MHz 버짓(budget)의 절반보다 많이 소비할 수 있어, 새로운 필터 기술들의 개발에 상당한 압력을 가할 수 있음이 이해될 것이다. 더 적은 온도 변화들로 인해 주파수 드리프트에 대한 버짓을 감소시키는 것은, 통과대역에서 필터 성능의 개선을 가능하게 한다(예를 들어, 수신기 필터의 통과대역의 낮은 코너는 더 낮은 주파수로 재설계될 수 있다). 증가된 온도는 보통 주파수 응답 드리프트 다운을 초래하기 때문에, 더 낮은 온도 변화는 공칭 로우(low) 코너의 다운 시프트를 허용하여, 낮은 수신기 채널들에서 더 낮은 손실을 초래한다.
개시된 다양한 양태들은 PA 다이(110)를 패키지 기판 및 PCB 양자 모두에 부착하는 것과 함께 발생하는 제조 이슈들을 해결한다. 이 구성에서, PCB에 실장하는 동안, PA 다이(110)는 훨씬 더 강한 외부 기계적 부하들에 노출되고, 이에 의해 PA 다이(110)의 조기 신뢰성 부족의 위험을 증가시킨다. 이러한 위험을 완화하기 위해, 개시된 다양한 양태들은 아래에서 논의되는 바와 같이 몇몇 구성들을 포함한다.
일부 양태들에서, PA 다이(110)의 후면은 히트 싱크 플레이트(112)(예컨대, 20 um 두께)로 덮일 수도 있다. 히트 싱크 플레이트(112)는 은, 구리, 금, 알루미늄, 티타늄, 니켈, 합금들 또는 이들의 적층된 조합들 중 적어도 하나를 포함하는 임의의 열 전도성 재료로부터 형성될 수도 있다. 열 전달층(220)은 또한, 하나 이상의 히트 싱크 인터커넥트들(230)에 연결된다. PA 다이(110)는, 패키지 기판(140)을 클라이언트 보드(PCB)와 연결시키는 (금속 포스트들, 필라들, 또는 임의의 적합한 커넥터로서 구성될 수도 있는) 히트 싱크 인터커넥트들(130)에 의해 둘러싸인다. 히트 싱크 인터커넥트들(130)은 열 추출을 위해 사용된다. 추가적으로, 히트 싱크 인터커넥트들(130)은 또한 접지 연결부들로서 기능할 수도 있다. 히트 싱크 플레이트(112)는 전도성 스프레이(예를 들어, 은(Ag) 스프레이)에 의해 코팅될 수도 있으며, 이는 히트 싱크 인터커넥트들(130) 중 다수에 연결되는 열 전달층(120)을 형성한다. 히트 싱크 인터커넥트들(130)은 패키지 기판과 몰드(150) 매스 사이에서 패키지 기판(140)과 직접 접촉하여 위치된다. 인가된 외부 기계적 부하들은 (도 1b에 예시된) 히트 싱크 인터커넥트들(130) 및 신호 인터커넥트들(160)에만 영향을 미칠 것이라는 것이 이해될 것이다. 예시된 구성은 PA 다이(110)에 인가되는 기계적 응력을 상당히 감소시키고, PA 다이(110)의 신뢰성을 향상시킨다.
히트 스프레더(145)를 통한 PA 다이(110)의 전면 콘택들(114)은, 또한 패키지 기판(140)을 향해 히트 싱크로서 작용한다는 것이 추가로 이해될 것이다. 후면 히트 싱크 플레이트(112) 및 열 전달층(120)은 PA 다이(110)를 위한 추가적인 히트 싱크로서 작용한다. 개선된 열 기능에 더하여, 후면 히트 싱크 플레이트(112)의 다른 이점은 PA 다이(110)에 추가적인 기계적 안정성을 제공한다는 것이다. 그러나, 일부 양태에서, 열 전달층(120)은 다이(110)의 후면에 직접적으로 적용될 수도 있다는 것이 이해될 것이다. 예를 들어, 은 스프레이 또는 은 코팅된 금속이 사용될 수 있다.
도 1b는 열 전달층(120) 및 인터커넥트들의 후면도를 예시한다. 예시된 구성에서, PA 다이(110)의 각 면 상에 배치되고(보이지 않음) 열 전달층(120)에 커플링되는 4 개의 히트 싱크 인터커넥트들(130)이 있다. 신호 인터커넥트들(160)은 PA 다이(110)와 열 전달층(120)의 둘레 주위에서 히트 싱크 인터커넥트들(130) 사이에 배치되지만, 열 전달층(120)과 접촉하지 않는다. 신호 인터커넥트들(160)은 전력, 접지, 제어 신호들, RF 신호들, 디지털 신호들 등을 위해 사용될 수도 있다. 추가적으로, 일부 양태에서 신호 인터커넥트들(160) 중 하나 이상은 PA 다이(110) 또는 패키지 기판(140)에 전기적으로 커플링되지 않을 수도 있고 기계적 지지를 제공하는 데 사용될 수도 있다. 이 예시는 단지 예로서 제공되고 개시 및 청구된 다양한 양태들을 제한하는 것으로 해석되어서는 안 된다는 것이 이해될 것이다. 예를 들어, 다양한 양태들은 예시된 것보다 더 많거나 더 적은 히트 싱크 인터커넥트들(130) 및 신호 인터커넥트들(160)을 포함할 수도 있고, 이들의 위치들 및 배열들이 바뀔 수도 있다.
도 1c는 신호 인터커넥트(160)의 단면을 예시한다. 예시된 구성에서, 신호 인터커넥트(160)는 패드(142)를 통해 패키지 기판(140)에 커플링된다. 신호 인터커넥트들(160)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(150)를 통해 돌출한다. 몰드(150)는, PA 다이(110)에 커플링된 후면 히트 싱크 플레이트(112) 상에 배치된 열 전달층(120)으로부터 신호 인터커넥트(160)를 격리시킨다.
도 1d는 히트 싱크 인터커넥트(130)의 단면도를 예시한다. 예시된 구성에서, 히트 싱크 인터커넥트(130)는 패드(142)를 통해 패키지 기판(140)에 커플링된다. 히트 싱크 인터커넥트들(130)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(150)를 통해 돌출한다. 또한, 히트 싱크 인터커넥트(130)는 외부 디바이스들에 대한 연결을 용이하게 하기 위해 솔더 부분(136)을 포함할 수도 있다. 히트 싱크 인터커넥트(130)의 일부분은 언더컷(undercut)되고, 언더컷 부분에 배치된 열 전달층(120)의 부분(122)은 히트 싱크 인터커넥트(130)와 접촉한다. 따라서, 열 전달층(120)은 PA 다이(110)에 커플링된 후면 히트 싱크 플레이트(112)로부터 히트 싱크 인터커넥트(130)로 열을 전도할 수 있다.
도 2a는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)(200)의 부분 단면도를 예시한다. 하나 이상의 양태들에서, 예시된 바와 같이, SiP(200)는 RFFE일 수 있다. SiP(200)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스 등을 포함할 수도 있는 하나 이상의 상부 면 컴포넌트들(202)을 포함할 수도 있다. 마찬가지로, PA 다이(210)에 더하여, SiP(200)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스들 등을 포함할 수도 있는 하나 이상의 하부 면 컴포넌트들(204)을 포함할 수도 있다. 일부 양태들에서, PA 다이(210)는 패키지 기판(240)의 하부 면에 플립칩 실장된다. 따라서, PA 다이(210)의 후면은 PCB(도시되지 않음)를 향하는 반면, 전면은 패키지 기판(240)을 향한다. 모든 신호들 및 접지는, 상부 면 범프들 또는 금속 필라들일 수도 있는 전면 콘택들(214)에 의해 패키지 기판에 연결된다. 히트 싱크는 히트 싱크 인터커넥트들(230)을 통해, PCB를 향해 주로 PA 다이(210)의 후면을 통해 전도된다. PA 다이(210)에 의해 발생된 열을 직접 PCB를 향해 효율적으로 추출할 수 있는 효과적인 히트 싱크를 얻기 위해. 일부 양태들에서, PA 다이(210)는 얇게 그라인딩될 수 있다. 예를 들어, PA 다이(210)는 40 um 내지 100 um 범위의 두께로 그라인딩될 수도 있다. PA 다이(210)를 패키지 기판(240)의 후면 상에 실장함으로써, PA 다이(210) 위의 패키지 기판(240)의 확보된 부분(241)은 확보된 부분(241)에서의 신호와 열적 연결들 사이의 임의의 상충으로부터 자유로워진다는 것이 이해될 것이다. 위에서 논의된 바와 같이, 상부 실장된 PA 다이들을 갖는 종래의 설계들에서 PA 다이 아래의 부분은, 패키지 기판의 하부 면으로의 열 경로로서 사용되는 금속 층들 및 비아들을 갖는다.
일부 양태들에서, PA 다이(210) 위의 패키지 기판(240)의 확보된 부분(241)은 다른 컴포넌트, 예컨대 PA 모드 스위치, 추가적인 수동 컴포넌트들 등을 부착하기 위해 사용될 수 있다. PA 다이(210) 위의 확보된 부분(241) 내 금속 층들은, 상호연결들을 위해 또는 집적된 코일들, 인덕터들, 변압기들 등을 위해 사용될 수 있다. 예를 들어, 다양한 집적 코일들, 인덕터들 및/또는 변압기들은 PA 매칭을 위해 사용될 수 있다.
개시된 다양한 양태들에서, PA 다이로부터 PCB로의 열 전달 경로가 종래의 설계보다 훨씬 짧으므로 PA 히트 싱크의 효율성이 개선된다. 일부 양태에서 패키지 기판(240)의 일부분은, 히트 스프레더(245)로서 구성될 수도 있다. 추가적으로, 고객 보드(즉, 예시되지 않은 PCB)의 일부분은 또한, PA 다이(210)용 히트 스프레더로서 작용할 수도 있다. 이러한 방식으로, PA 다이(210) 자기 가열이 감소하며, 이는 개선된 PA 성능을 초래한다.
또한, 개시된 다양한 양태들에 따르면, PA 다이(210) 열 소산 경로 및 히트 싱크 기능은 종래의 설계들에서와 같이, 전체 패키지 기판(240)을 가로지를 필요가 없다. 종래의 설계들에서, 이러한 열 소산 경로는 패키지 기판 및 그에 부착된 필터들 및 다른 컴포넌트들을 가열하는 것을 초래한다. 개시된 다양한 양태들에서, PA 다이(210) 자기 가열로 인한, 필터들의 추가적인 가열은 실질적으로 감소하며, 이는 위에서 논의된 바와 같이, 필터 통과 대역의 주파수 드리프트를 개선한다.
개시된 다양한 양태들은 PA 다이(210)를 패키지 기판 및 PCB 양자 모두에 부착하는 것과 함께 발생하는 제조 이슈들을 해결한다. 이 구성에서, PCB에 실장하는 동안, PA 다이(210)는 훨씬 더 강한 외부 기계적 부하들에 노출되고, 이에 의해 PA 다이(210)의 조기 신뢰성 부족의 위험을 증가시킨다. 이러한 위험을 완화하기 위해, 개시된 다양한 양태들은 아래에서 논의되는 바와 같이 몇몇 구성들을 포함한다.
일부 양태들에서, PA 다이(210)의 후면은 히트 싱크 플레이트(212)(예컨대, 20 um 두께)로 덮일 수도 있다. PA 다이(210)는, 패키지 기판(240)을 클라이언트 보드(PCB)와 연결시키는 (금속 포스트들, 필라들, 또는 임의의 적합한 커넥터로서 구성될 수도 있는) 히트 싱크 인터커넥트들(230)에 의해 둘러싸인다. 히트 싱크 인터커넥트들(230)은 열 추출을 위해 사용된다. 추가적으로, 히트 싱크 인터커넥트들(230)은 또한 접지 연결부들로서 기능할 수도 있다. 선택적인 히트 싱크 플레이트(212)는 증가된 열 전달 및 기계적 지지를 가능하게 하기 위해 PA 다이(210)의 후면에 부착될 수도 있다. 예시된 양태에서, 열 전달층(220)은, (히트 싱크 플레이트(212)를 갖거나 갖지 않는) PA 다이(210)의 후면 상에 배치되는 금속 플레이트, 층 또는 필름일 수도 있다. 히트 싱크 플레이트(212) 및 열 전달층(220)은 각각, 은, 구리, 금, 알루미늄, 티타늄, 니켈, 합금들 또는 이들의 적층된 조합들 중 적어도 하나로부터 형성될 수도 있다. 열 전달층(220)은 또한, 하나 이상의 히트 싱크 인터커넥트들(230)에 연결된다. 히트 싱크 인터커넥트들(230)은 패키지 기판과 몰드(250) 매스 사이에서 패키지 기판(240)과 직접 접촉하여 위치된다. 인가된 외부 기계적 부하들은 히트 싱크 인터커넥트들(230) 및 신호 인터커넥트들(260)에만 영향을 미칠 것임이 이해될 것이다. 예시된 구성은 PA 다이(210)로부터 PCB 또는 다른 외부 컴포넌트로의 열 전달을 용이하게 하면서, PA 다이(210)에 인가되는 기계적 응력을 상당히 감소시키고 PA 다이(210)의 신뢰성을 향상시킨다.
전술한 바와 같이, 열 전달층(220) 및 선택적인 후면 히트 싱크 플레이트(212)는 PA 다이(210)를 위한 히트 싱크로서 작용한다. 히트 스프레더(245)를 통한 PA 다이(210)의 전면 콘택들(214)은 또한 PA 다이(210)를 위한 히트 싱크로서 작용할 수 있음이 추가로 이해될 것이다. 열 전달은 PA 다이(210)로부터 패키지 기판(240)을 향해 흐를 수도 있고, 그 후 패키지 기판으로부터 히트 싱크 인터커넥트들(230)을 통해 분산될 수도 있다. 개선된 열 기능에 더하여, 후면 히트 싱크 플레이트(212)의 다른 이점은 PA 다이(210)에 추가적인 기계적 안정성을 제공한다는 것이다. 그러나, 일부 양태에서, 열 전달층(220)은 다이(210)의 후면에 직접적으로 적용될 수도 있다는 것이 이해될 것이다.
도 2b는 열 전달층(220) 및 인터커넥트들의 후면도를 예시한다. 예시된 구성에서, PA 다이(210)의 각 면 상에 배치되고(보이지 않음) 열 전달층(220)에 커플링되는 4 개의 히트 싱크 인터커넥트들(230)이 있다. 신호 인터커넥트들(260)은 열 전달층(220) 주위의 히트 싱크 인터커넥트들(230) 사이에 배치되지만, 그와 접촉하지 않는다. 신호 인터커넥트들(260)은 전력, 접지, 제어 신호들, RF 신호들, 디지털 신호들 등을 위해 사용될 수도 있다. 이 예시는 단지 예로서 제공되고 개시 및 청구된 다양한 양태들을 제한하는 것으로 해석되어서는 안 된다는 것이 이해될 것이다. 예를 들어, 다양한 양태들은 예시된 것보다 더 많거나 더 적은 히트 싱크 인터커넥트들(230) 및 신호 인터커넥트들(260)을 포함할 수도 있고, 이들의 위치들 및 배열들이 바뀔 수도 있다.
도 2c는 SiP(200)의 다른 양태의 단면 부분을 예시한다. 예시된 구성에서, PA 다이(210)는, (선택적인 히트 싱크 플레이트(212)를 포함할 수도 있는) 열 전달층(220)과 PA 다이(210)의 전면 사이에 커플링되는 복수의 히트 싱크 비아들(215)을 갖는다. 일부 양태들에서, 히트 싱크 비아들(215)은 히트 스프레더(245)에 커플링되는 전면 상의 하나 이상의 콘택들에 커플링될 수도 있다. 히트 싱크 비아들(215)은 PA 다이(210)를 통해 개선된 열 전도를 제공할 수 있다는 것이 이해될 것이다. 또한, 명시적으로 예시되지는 않았지만, 히트 싱크 비아들이 개시된 다양한 양태들에서 (예를 들어, PA 다이(110)에) 포함될 수도 있다는 것이 이해될 것이다.
도 2d는 신호 인터커넥트(260)의 단면을 예시한다. 예시된 구성에서, 신호 인터커넥트(260)는 패드(242)를 통해 패키지 기판(240)에 커플링된다. 신호 인터커넥트들(260)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(250)를 통해 돌출한다. 몰드(250)는 PA 다이(210)에 커플링된 후면 히트 싱크 플레이트(212)로부터 신호 인터커넥트(260)를 격리시킨다.
도 2e는 히트 싱크 인터커넥트(230)의 단면도를 예시한다. 예시된 구성에서, 히트 싱크 인터커넥트(230)는 패드(242)를 통해 패키지 기판(240)에 커플링된다. 히트 싱크 인터커넥트들(230)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(250)를 통해 돌출한다. 열 전달층(220)은, 열 전달층(220)과 패드(242) 사이에 커플링되는 금속 필라(232)와 함께 히트 싱크 인터커넥트(230)의 일부를 접촉 및 형성하도록 연장된다. 따라서, 열 전달층(220)은 PA 다이(210)에 커플링된 후면 히트 싱크 플레이트(212)로부터 히트 싱크 인터커넥트(230)로 열을 전도할 수 있다. 또한, 히트 싱크 인터커넥트(230)는 열 전달층(220)에 커플링된 솔더 부분(236)을 포함할 수도 있다. 솔더 부분은, 알려진 바와 같이 PCB 또는 다른 외부 디바이스에 대한 부착을 위해 사용될 수 있다. 솔더 레지스트(270)는 히트 싱크 인터커넥트(230)를 위해 개방된 부분을 제외하고, 열 전달층(220)의 후면 위에 배치되어 이를 덮을 수도 있다. 전술한 예시된 양태들은 단지 다양한 양태들의 논의를 돕기 위해 제공되며, 히트 싱크 인터커넥트(230)는 예시된 구성에 한정되지 않는다는 것이 이해될 것이다. 예를 들어, 일부 양태에서 열 전달층(220)은 솔더 레지스트에 의해 부분적으로 덮이거나 노출될 수도 있다.
전술한 관점에서, 개시된 다양한 양태들은 장치(예를 들어, SiP(100, 200))를 포함할 수 있다는 것이 이해될 것이다. 장치는 또한 패키지 기판(140, 240)의 후면 상에 실장된 고전력 다이(예컨대, PA 다이(110, 210))를 포함한다. 열 전달층(예를 들어, 120, 220)은 고전력 다이(예를 들어, 110, 210)의 후면에 실장되고, 복수의 히트 싱크 인터커넥트들(예를 들어, 130, 230)은 열 전달층(예를 들어, 120, 220)에 커플링된다. 일부 양태들에서, 열 전달층(예를 들어, 120, 220)은 또한 열 전달층의 기능적 부분으로서 금속 플레이트(예를 들어, 112, 212)를 포함할 수도 있다는 것이 이해될 것이다. 구성에 관계없이, 다양한 양태들의 적어도 하나의 기술적 이점들은 본 명세서에서 논의된 바와 같이, SiP(100, 200)의 개선된 성능을 제공하기 위해 고전력 다이로부터 실장된 후면으로부터 측방으로 열을 전달하는 능력을 포함한다는 것이 이해될 것이다.
또한, 양태들은 음향파(acoustic wave) 다이 또는 전력 증폭기인 고전력 다이(예컨대, 110, 210)를 포함할 수도 있다. 히트 스프레더(예컨대, 145, 245)는 고전력 다이(예컨대, 110, 210)의 복수의 전면 콘택들(예컨대, 114, 214)에 커플링될 수도 있다. 히트 스프레더(예컨대, 145, 245)는 패키지 기판(예컨대, 140, 240)의 복수의 금속 층들로부터 형성될 수도 있다. 히트 스프레더(예를 들어, 145, 245)는 복수의 히트 싱크 인터커넥트들(예를 들어, 130, 230), 또는 접지에 커플링되는 복수의 신호 커넥터들(예를 들어, 160, 260)에 커플링될 수 있다. 고전력 다이(예컨대, 110, 210)는 다음을 더 포함할 수도 있다: 열 전달층으로부터 고전력 다이 내로 연장되는 복수의 히트 싱크 비아들(예컨대, 215). 다른 다이들 중 적어도 하나는 패키지 기판을 통해 고전력 다이에 전기적으로 커플링된다. 일부 양태들에서, 복수의 히트 싱크 인터커넥트들(예를 들어, 130, 230)은, 일반적으로 원통형 또는 원주형(columnar) 형상을 각각 가질 수도 있다. 일부 양태들에서의 열 전달층은 은, 구리, 금, 알루미늄, 티타늄, 니켈, 이들의 합금들 또는 적층된 조합들 중 적어도 하나로부터 형성될 수도 있다. 일부 양태들에서, 열 전달층은 은(silver) 페이스트로부터 형성된다. 복수의 히트 싱크 인터커넥트들들(130)의 각각은 다음을 포함할 수도 있다: 리세스된(recessed) 부분(134)을 갖는 금속 필라(132)로서, 열 전달층이 금속 필라의 리세스된 부분에 커플링되는, 상기 금속 필라; 및 금속 필라에 커플링되는 솔더 부분. 금속 필라는 구리일 수도 있다. 몰드 컴파운드는 열 전달층에 인접하게 배치되고, 열 전달층의 후면이 열 전달층 위에 배치되는 곳이 몰드 화합물로부터 노출된다. 열 전달층은 금속 도금으로부터 형성된다. 복수의 히트 싱크 인터커넥트들(230)의 각각은 다음을 포함할 수도 있다: 금속 필라(232); 금속 필라에 걸쳐 연장되고 금속 필라에 커플링되는 열 전달층(220)의 일부분; 및 열 전달층(220)의 상기 일부분에 커플링되는 솔더 부분(236).
도 3a는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)(300)의 부분 단면도를 예시한다. 하나 이상의 양태들에서, 예시된 바와 같이, SiP(300)는 RFFE일 수 있다. SiP(300)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스 등을 포함할 수도 있는 하나 이상의 상부 면 컴포넌트들(302)을 포함할 수도 있다. 마찬가지로, PA 다이(310)에 더하여, SiP(300)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스들 등을 포함할 수도 있는 하나 이상의 하부 면 컴포넌트들(304)을 포함할 수도 있다. 일부 양태들에서, PA 다이(310)는 패키지 기판(340)의 하부 면에 플립칩 실장된다. 따라서, PA 다이(310)의 후면은 PCB(380)를 향하는 반면, 전면은 패키지 기판(340)을 향한다. 모든 신호들, 전력 및 접지 연결부들은, 상부 면 범프들 또는 금속 필라들일 수도 있는 전면 콘택들(314)에 의해 패키지 기판에 연결된다. 히트 싱크는 히트 싱크 인터커넥트들(330)을 통해, PCB(380)를 향해 주로 PA 다이(310)의 후면을 통해 전도된다. PA 다이(310)에 의해 발생된 열을 직접 PCB(380)를 향해 효율적으로 추출할 수 있는 효과적인 히트 싱크를 얻기 위해. 일부 양태들에서, PA 다이(310)는 얇게 그라인딩될 수 있다. 예를 들어, PA 다이(310)는 40 um 내지 100 um 범위의 두께로 그라인딩될 수도 있다. PA 다이(310)를 패키지 기판(340)의 후면 상에 실장함으로써, PA 다이(310) 위의 패키지 기판(340)의 확보된 부분(341)은 확보된 부분(341)에서의 신호와 열적 연결들 사이의 임의의 상충으로부터 자유로워진다는 것이 이해될 것이다. 위에서 논의된 바와 같이, 상부 실장된 PA 다이들을 갖는 종래의 설계들에서 PA 다이 아래의 부분은, 패키지 기판(340)의 하부 면으로의 열 경로로서 사용되는 금속 층들 및 비아들을 갖는다.
일부 양태들에서, PA 다이(310) 위의 패키지 기판(340)의 확보된 부분(341)은 다른 컴포넌트, 예컨대 PA 모드 스위치, 추가적인 수동 컴포넌트들 등을 부착하기 위해 사용될 수 있다. PA 다이(310) 위의 확보된 부분(341) 내 금속 층들은, 상호연결들을 위해 또는 집적된 코일들, 인덕터들, 변압기들 등을 위해 사용될 수 있다. 예를 들어, 다양한 집적 코일들, 인덕터들 및/또는 변압기들은 PA 매칭을 위해 사용될 수 있다.
개시된 다양한 양태들에서, PA 다이(310)로부터 PCB(380)로의 열 전달 경로가 종래의 설계보다 훨씬 짧으므로 PA 히트 싱크의 효율성이 개선된다. 일부 양태들에서, 고객 보드(즉, PCB(380))의 일부분은 또한, PA 다이(310)를 위한 히트 스프레더로서 작용할 수도 있다. 또한, 개시된 다양한 양태들에 따르면, PA 다이(310) 열 소산 경로 및 히트 싱크 기능은 종래의 설계들에서와 같이, 전체 패키지 기판(340)을 가로지를 필요가 없다. 종래의 설계들에서, 이러한 열 소산 경로는 패키지 기판 및 그에 부착된 필터들 및 다른 컴포넌트들을 가열하는 것을 초래한다. 개시된 다양한 양태들에서, PA 다이(310) 자기 가열로 인한, 필터들의 추가적인 가열은 실질적으로 감소하며, 이는 위에서 논의된 바와 같이, 필터 통과 대역의 주파수 드리프트를 개선한다.
개시된 다양한 양태들은 PA 다이(310)를 패키지 기판 및 PCB 양자 모두에 부착하는 것과 함께 발생하는 제조 이슈들을 해결한다. 이 구성에서, PCB에 실장하는 동안, PA 다이(310)는 훨씬 더 강한 외부 기계적 부하들에 노출되고, 이에 의해 PA 다이(310)의 조기 신뢰성 부족의 위험을 증가시킨다. 이러한 위험을 완화하기 위해, 개시된 다양한 양태들은 아래에서 논의되는 바와 같이 몇몇 구성들을 포함한다.
일부 양태들에서, PA 다이(310)의 후면은 열 전달층(320)으로 덮일 수도 있다. PA 다이(310)는 PA 다이(310)의 후면으로부터 PCB(380)까지 수직으로 배치된 히트 싱크 인터커넥트들(330)을 가질 수도 있다. 히트 싱크 인터커넥트들(330)은 열 추출을 위해 사용된다. 추가적으로, 히트 싱크 인터커넥트들(330)은 또한 접지 연결부들로서 기능할 수도 있다. 열 전달층(320)은 PA 다이(310)의 기계적 지지 및 증가된 열 전달을 가능하게 하기 위해 PA 다이(310)의 후면에 직접적으로 부착된 히트 싱크 플레이트일 수도 있다. 대안적으로, 열 전달층(320)은 PA 다이(310)의 후면 상에 배치된 금속 필름, 스퍼터링 등일 수도 있다. 다양한 양태에서, 열 전달층(320)은 PA 다이(310)의 후면 상에 배치되는 금속 플레이트, 금속 층 또는 금속 필름일 수도 있다. 일부 양태들에서, 열 전달층(320)은 히트 싱크 플레이트 및 히트 싱크 플레이트 위에 배치되는 전도층으로 구성될 수도 있다는 것이 이해될 것이다. 열 전달층(320)은 은, 구리, 금, 알루미늄, 티타늄, 니켈, 이들의 합금들 또는 적층된 조합들 중 적어도 하나로부터 형성될 수도 있다. 열 전달층(320)은 하나 이상의 히트 싱크 인터커넥트들(330)에 연결된다. 히트 싱크 인터커넥트들(330)은 열 전달층(320)과 직접 접촉하여 위치되고, 몰드(350) 질량체의 부분들은 히트 싱크 인터커넥트들(330) 사이에 배치될 수 있다. 이 구성에서, 인가되는 외부 기계적 부하들이 히트 싱크 인터커넥트들(330) 및 신호 인터커넥트들(360)에 영향을 미칠 것이라는 것이 이해될 것이다. 히트 싱크 인터커넥트들(330)에 인가되는 외부 기계적 부하들은 또한 PA 다이(310)에 영향을 미칠 것이다. 예시된 구성은, 히트 싱크 인터커넥트들(330)의 각각에서 압축성(compressible) 패드(334)를 제공함으로써, PA 다이(310)에 인가되는 기계적 응력을 상당히 감소시키고 PA 다이(310)의 신뢰성을 향상시킨다. 히트 싱크 인터커넥트들(330)은 PA 다이(310)로부터 PCB(380) 또는 다른 외부 컴포넌트로의 열 전달을 용이하게 한다. 일부 양태들에서 압축성 패드는 회복성(resilient) 또는 탄성(elastic) 재료일 수도 있음이 이해될 것이다.
위에서 논의된 바와 같이, 열 전달층(320) 및 히트 싱크 인터커넥트들(330)은 PA 다이(310)를 위한 히트 싱크를 제공한다. PA 다이(310)의 전면 콘택들(314)이, 일부 양태들에서는, 히트 스프레더(도시되지 않음)를 포함할 수도 있다는 것이 추가로 이해될 것이다. 예시된 구성에서, PA 다이(310)는 또한 열 전달층(320) 사이에 커플링되는 복수의 히트 싱크 비아들(315)을 갖는다. 일부 양태들에서, 히트 싱크 비아들(315)은 또한, 히트 스프레더에 커플링되는 전면 상의 하나 이상의 콘택들에 커플링될 수도 있다. 히트 싱크 비아들(315)은 PA 다이(310)를 통해 개선된 열 전도를 제공할 수 있음이 이해될 것이다. 몰드 컴파운드(350)는 SiP(300)의 다른 컴포넌트들과 함께 고전력 다이(310), 열 전달층(320) 및 복수의 히트 싱크 인터커넥트들(330)의 각각의 일부분을 캡슐화하도록 구성된다.
도 3b는 열 전달층(320) 및 인터커넥트들의 후면도를 예시한다. 예시된 구성에서, PA 다이(310)의 후면 상에 내부에 배치되고(보이지 않음) 열 전달층(320)에 커플링된 4 개의 히트 싱크 인터커넥트들(330)이 있다. 신호 인터커넥트들(360)은 열 전달층(320) 주위에 히트 싱크 인터커넥트들(330) 사이에 배치되지만, 그와 접촉하지 않는다. 신호 인터커넥트들(360)은 전력, 접지, 제어 신호들, RF 신호들, 디지털 신호들 등을 위해 사용될 수도 있다. 이 예시는 단지 예로서 제공되고 개시 및 청구된 다양한 양태들을 제한하는 것으로 해석되어서는 안 된다는 것이 이해될 것이다. 예를 들어, 다양한 양태들은 예시된 것보다 더 많거나 더 적은 히트 싱크 인터커넥트들(330) 및 신호 인터커넥트들(360)을 포함할 수도 있고, 이들의 위치들 및 배열들이 바뀔 수도 있다.
도 3c는 SiP(300)의 일부분의 단면도를 예시한다. 예시된 구성에서, 신호 인터커넥트(360)는 패드(342)를 통해 패키지 기판(340)에 커플링된다. 신호 인터커넥트들(360)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(350)를 통해 돌출한다. 몰드(350)는, PA 다이(310)에 커플링된 히트 싱크 인터커넥트들(330)로부터 신호 인터커넥트(360)를 격리시킨다. 또한, 예시된 구성에서 히트 싱크 인터커넥트(330)는, 압축성 패드(334)에 커플링된 금속 필라(332) 및 금속 필라(332)에 커플링된 솔더 부분(336)을 포함할 수도 있다. 일부 양태들에서, 금속 필라(332)는 구리일 수 있다. 일부 양태들에서, 압축성 패드(334)는 금속으로 둘러싸인 폴리머 패드를 포함할 수도 있다. 일부 양태들에서, 압축성 패드(334)는 금속 필라(332)의 직경을 넘어 연장될 수도 있다.
도 3d는 SiP(300)의 단면 부분을 예시한다. 예시된 구성에서, 신호 인터커넥트(360)는 패드(342)를 통해 패키지 기판(340)에 커플링된다. 이 구성에서, 신호 인터커넥트(360)는 몰드(350)를 통해 돌출하고, 신호 인터커넥트(360)의 상당한 부분이 노출된다. 몰드(350)는, PA 다이(310)에 커플링된 열 전달층(320)로부터 신호 인터커넥트(360)를 격리시킨다. 예시된 구성에서, 몰드(350)는 일반적으로 열 전달층(320)과 비등하며, 이는 열 전달층(320)의 후면 및 히트 싱크 인터커넥트(360)가 몰드(350)로부터 노출되는 결과를 초래한다.
도 3e는 SiP(300)의 일부분의 단면도를 예시한다. 예시된 구성에서, 신호 인터커넥트(360)는 PCB(380) 내의 연관된 패드(381)에 커플링된다. 히트 싱크 인터커넥트(370)는 PCB(380)의 부분들로부터 형성된다. 솔더 부분(336)은 열 전달층(320)을 PCB(380)의 압축성 패드(374) 패드(376)에 커플링된 금속 필라(372)에 연결시킨다. 예시된 구성에서, 압축성 패드가 PCB(380) 상에 형성된다는 것이 이해될 것이다. PCB(380) 상에 형성되는 것과 관계없이, 히트 싱크 인터커넥트(370)의 일부로서 압축성 패드(374)는 히트 싱크를 제공하기 위해 열 전달층(320)의 후면에 열적 연결을 제공한다. 추가적으로, 압축성 패드(374)는 PA 다이(310) 상의 기계적 부하 및 응력을 감소시킨다. 전술한 예시된 양태들은 단지 다양한 양태들의 논의를 돕기 위해 제공되며, 히트 싱크 인터커넥트들은 예시된 구성들에 한정되지 않는다는 것이 이해될 것이다.
도 4a는 본 개시의 하나 이상의 양태들에 따른 시스템 인 패키지(SiP)(400)의 부분 단면도를 예시한다. 하나 이상의 양태들에서, 예시된 바와 같이, SiP(400)는 RFFE일 수 있다. SiP(400)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스 등을 포함할 수도 있는 하나 이상의 상부 면 컴포넌트들(402)을 포함할 수도 있다. 마찬가지로, PA 다이(410)에 더하여, SiP(400)는 다양한 다이들, 표면 실장 디바이스들, 집적 수동 디바이스들 등을 포함할 수도 있는 하나 이상의 하부 면 컴포넌트들(404)을 포함할 수도 있다. 일부 양태들에서, PA 다이(410)는 패키지 기판(440)의 하부 면에 플립칩 실장된다. 따라서, PA 다이(410)의 후면은 PCB(480)를 향하는 반면, 전면은 패키지 기판(440)을 향한다. 모든 신호들, 전력 및 접지 연결부들은, 상부 면 범프들 또는 금속 필라들일 수도 있는 전면 콘택들(414)에 의해 패키지 기판에 연결된다. 히트 싱크는 히트 싱크 인터커넥트들(430)을 통해, PCB(480)를 향해 주로 PA 다이(410)의 후면을 통해 전도된다. PA 다이(410)에 의해 발생된 열을 직접 PCB(480)를 향해 효율적으로 추출할 수 있는 효과적인 히트 싱크를 얻기 위해. 일부 양태들에서, PA 다이(410)는 얇게 그라인딩될 수 있다. 예를 들어, PA 다이(410)는 40 um 내지 100 um 범위의 두께로 그라인딩될 수도 있다. PA 다이(410)를 패키지 기판(440)의 후면 상에 실장함으로써, PA 다이(410) 위의 패키지 기판(440)의 확보된 부분(441)은 확보된 부분(441)에서의 신호 및 열적 연결들 사이의 임의의 상충으로부터 자유로워진다는 것이 이해될 것이다. 위에서 논의된 바와 같이, 상부 실장된 PA 다이들을 갖는 종래의 설계들에서 PA 다이 아래의 부분은, 패키지 기판(440)의 하부 면으로의 열 경로로서 사용되는 금속 층들 및 비아들을 갖는다.
일부 양태들에서, PA 다이(410) 위의 패키지 기판(440)의 확보된 부분(441)은 다른 컴포넌트, 예컨대 PA 모드 스위치, 추가적인 수동 컴포넌트들 등을 부착하기 위해 사용될 수 있다. PA 다이(410) 위의 확보된 부분(441) 내 금속 층들은, 상호연결들을 위해 또는 집적된 코일들, 인덕터들, 변압기들 등을 위해 사용될 수 있다. 예를 들어, 다양한 집적 코일들, 인덕터들 및/또는 변압기들은 PA 매칭을 위해 사용될 수 있다.
개시된 다양한 양태들에서, PA 다이(410)로부터 PCB(480)로의 열 전달 경로가 종래의 설계보다 훨씬 짧으므로 PA 히트 싱크의 효율성이 개선된다. 일부 양태들에서, 고객 보드(즉, PCB(480))의 일부분은 또한, PA 다이(410)를 위한 히트 스프레더로서 작용할 수도 있다. 또한, 개시된 다양한 양태들에 따르면, PA 다이(410) 열 소산 경로 및 히트 싱크 기능은 종래의 설계들에서와 같이, 전체 패키지 기판(440)을 가로지를 필요가 없다. 종래의 설계들에서, 이러한 열 소산 경로는 패키지 기판 및 그에 부착된 필터들 및 다른 컴포넌트들을 가열하는 것을 초래한다. 개시된 다양한 양태들에서, PA 다이(410) 자기 가열로 인한, 필터들의 추가적인 가열은 실질적으로 감소하며, 이는 위에서 논의된 바와 같이, 필터 통과 대역의 주파수 드리프트를 개선한다.
개시된 다양한 양태들은 PA 다이(410)를 패키지 기판 및 PCB 양자 모두에 부착하는 것과 함께 발생하는 제조 이슈들을 해결한다. 이 구성에서, PCB에 실장하는 동안, PA 다이(410)는 훨씬 더 강한 외부 기계적 부하들에 노출되고, 이에 의해 PA 다이(410)의 조기 신뢰성 부족의 위험을 증가시킨다. 이러한 위험을 완화하기 위해, 개시된 다양한 양태들은 아래에서 논의되는 바와 같이 몇몇 구성들을 포함한다.
일부 양태들에서, PA 다이(410)의 후면은 열 전달층(420)으로 덮일 수도 있다. PA 다이(410)는 PA 다이(410)의 후면으로부터 PCB(480)까지 수직으로 배치된 히트 싱크 인터커넥트들(430)을 가질 수도 있다. 히트 싱크 인터커넥트들(430)은 열 추출을 위해 사용된다. 추가적으로, 히트 싱크 인터커넥트들(430)은 또한 접지 연결부들로서 기능할 수도 있다. 열 전달층(420)은 PA 다이(410)의 기계적 지지 및 증가된 열 전달을 가능하게 하기 위해 PA 다이(410)의 후면에 직접적으로 부착된 히트 싱크 플레이트일 수도 있다. 대안적으로, 열 전달층(420)은 PA 다이(410)의 후면 상에 배치된 금속 필름, 스퍼터링 등일 수도 있다. 다양한 양태에서, 열 전달층(420)은 PA 다이(410)의 후면 상에 배치되는 금속 플레이트, 금속 층 또는 금속 필름일 수도 있다. 일부 양태들에서, 열 전달층(420)은 히트 싱크 플레이트 및 히트 싱크 플레이트 위에 배치되는 전도층으로 구성될 수도 있다는 것이 이해될 것이다. 열 전달층(420)은 은, 구리, 금, 알루미늄, 티타늄, 니켈, 이들의 합금들 또는 적층된 조합들 중 적어도 하나로부터 형성될 수도 있다. 열 전달층(420)은 하나 이상의 히트 싱크 인터커넥트들(430)에 연결된다. 히트 싱크 인터커넥트들(430)은 PCB(480)로의 수직 열 전달을 용이하게 하기 위해 열 전달층(420)과 직접 접촉하여 위치된다. 추가적으로, 일부 양태들에서, 몰드(450)의 부분들은 히트 싱크 인터커넥트들(430) 사이에 배치될 수도 있다. 예시된 구성에서, 인가되는 외부 기계적 부하들이 히트 싱크 인터커넥트들(430) 및 신호 인터커넥트들(460)에 영향을 미칠 것이라는 것이 이해될 것이다. 히트 싱크 인터커넥트들(430)에 인가되는 외부 기계적 부하들은 또한 PA 다이(410)에 영향을 미칠 것이고, PA 다이(410)를 잠재적으로 손상시킬 수 있다. 그러나, 예시된 구성은 히트 싱크 인터커넥트들(430)의 각각에서 압축성 금속 필라(432)(일부 양태들에서는 다공성 금속 필라, 그리고 다른 양태들에서는 본 명세서에서 논의되는 바와 같은 압축성 및 회복성의 전도성 재료일 수 있음)를 제공함으로써, PA 다이(410)에 인가되는 기계적 응력을 상당히 감소시키고 PA 다이(410)의 신뢰성을 향상시킨다. 히트 싱크 인터커넥트들(430)은, 열 전달층(420)에 대한 직접 커플링 및 짧은 수직 열 전달 경로로 인해, PA 다이(410)로부터 PCB(480)로의 또는 히트 싱크 인터커넥트들(430)에 커플링될 다른 외부 컴포넌트로의 열 전달을 용이하게 한다.
위에서 논의된 바와 같이, 열 전달층(420) 및 히트 싱크 인터커넥트들(430)은 PA 다이(410)를 위한 히트 싱크를 제공한다. 일부 양태들에서, PA 다이(410)의 전면 콘택들(414)이 히트 스프레더(445)에 커플링될 수도 있다는 것이 추가로 이해될 것이다. 일부 양태들에서, 몰드 컴파운드(450)는 SiP(400)의 다른 컴포넌트들과 함께 고전력 다이(410), 열 전달층(420) 및 복수의 히트 싱크 인터커넥트들(430)의 각각의 일부분을 캡슐화하도록 구성된다.
도 4b는 열 전달층(420) 및 인터커넥트들의 후면도를 예시한다. 예시된 구성에서, PA 다이(410)의 후면 상에 배치되고(보이지 않음) 열 전달층(420)에 커플링되는 4 개의 히트 싱크 인터커넥트들(430)이 있다. 신호 인터커넥트들(460)은 히트 싱크 인터커넥트들(430) 및 열 전달층(420) 주위에 배치되지만, 열 전달층(420)과 접촉하지 않는다. 신호 인터커넥트들(460)은 전력, 접지, 제어 신호들, RF 신호들, 디지털 신호들 등을 위해 사용될 수도 있다. 일부 양태들에서, 일부 신호 인터커넥트들(460)은 PA 다이(410)에 히트 싱크를 제공하기 위해 (예를 들어, 히트 스프레더(445)에 커플링된) 추가적인 열 경로들로서 사용될 수 있다. 이 예시는 단지 예로서 제공되고 개시 및 청구된 다양한 양태들을 제한하는 것으로 해석되어서는 안 된다는 것이 이해될 것이다. 예를 들어, 다양한 양태들은 예시된 것보다 더 많거나 더 적은 히트 싱크 인터커넥트들(430) 및 신호 인터커넥트들(460)을 포함할 수도 있고, 이들의 위치들 및 배열들이 바뀔 수도 있다.
도 4c는 SiP(400)의 일부분의 단면도를 예시한다. 예시된 구성에서, 신호 인터커넥트(460)는 패드(442)를 통해 패키지 기판(440)에 커플링된다. 신호 인터커넥트들(460)은 외부 디바이스(예컨대, PCB)에 대한 연결을 가능하게 하기 위해 몰드(450)를 통해 돌출한다. 몰드(450)는, PA 다이(410)에 커플링된 히트 싱크 인터커넥트들(430)로부터 신호 인터커넥트(460)를 격리시킨다. 또한, 예시된 구성에서, 히트 싱크 인터커넥트(430)는 압축성 금속 필라(432), 및 압축성 금속 필라(432)에 커플링되는 솔더 부분(436)을 포함할 수도 있다. 일부 양태들에서, 압축성 금속 필라(432)는 다공성 전도성 재료로부터 형성된다. 일부 양태들에서, 다공성 전도성 재료는 적어도 4%의 다공성을 갖는다. 일부 양태들에서, 다공성 전도성 재료는 5% 내지 40% 범위의 다공성을 갖는다. 일부 양태들에서, 다공성 전도성 재료는 구리 나노 페이스트 또는 과도 액상 소결 페이스트(transient liquid phase sintering paste)이다. 다른 양태들에서, 과도 액상 소결 페이스트의 영역들은 레진으로 충전될 수도 있고, 레진 충전과 입자 사이즈의 조합은 과도 액상 소결 페이스트가 본 명세서에서 논의된 압축성 금속 필라(432)로서 사용될 수 있는 압축성 및 회복성의 전도성 재료로서 기능하도록 허용한다는 것이 이해될 것이다.
도 4d는 SiP(400)의 단면 부분을 예시한다. 예시된 구성에서, 신호 인터커넥트(460)는 제1 PCB 패드(481)를 통해 패키지 기판(440)에 커플링되고, 히트 싱크 인터커넥트(430)는 솔더 레지스트(486) 내의 개구들을 통해 PCB(480)의 제2 PCB 패드(482)에 연결된다. 이 구성에서, 히트 싱크 인터커넥트들(430)은 위에서 논의된 바와 같이 PA 다이(410)에 커플링된다. 히트 싱크 인터커넥트(430)는 압축성 금속 필라(432) 및 솔더 부분(436)을 포함할 수도 있다. 솔더 부분(436)은 압축성 금속 필라(432) 및 제2 PCB 패드(482)에 커플링되며, 이는 PA 다이(410)로부터의 기계적 연결 및 수직 열 경로를 제공한다. 예시된 바와 같이, PA 다이(410)로부터의 열은 열 전달층(420)을 통해 그리고 히트 싱크 인터커넥트(430)를 통해 PCB(480)로 흐를 수 있다.
도 4e는 SiP(401)의 일부분의 단면도를 예시한다. 예시된 구성에서 SiP(401)는, 히트 싱크 인터커넥트가 PCB(480) 내의 압축성 패드로 상이하게 구성되는 것을 제외하고는, 위에서 논의된 SiP(400)와 유사하다. 따라서, 유사한 엘리먼트들은 유사하게 라벨링될 것이고, SiP(401)의 모든 세부사항들이 예시되지는 않는다. 신호 인터커넥트(460)는 솔더 레지스트(486) 내의 개구를 통해 PCB(480) 내 제1 패드(481)에 커플링된다. 이 양태에서, 히트 싱크 인터커넥트(470)는 PCB(480)의 부분들로부터 형성된다. 솔더 부분(476)은 솔더 레지스트(456) 내의 개구를 통해 열 전달층(420)에 연결된다. 솔더 부분(476)은 솔더 레지스트(486) 내의 개구를 통해 PCB(480)의 압축성 콘택(474)에 커플링된다. 예시된 구성에서, 압축성 콘택(474)이 PCB(480) 내에 형성되고 제2 PCB 패드(472)에 커플링되는 것이 이해될 것이다. PCB(480)에 형성되는 것과 관계없이, 압축성 콘택(474)은 히트 싱크 인터커넥트(470)의 일부인 것으로 간주될 수 있다. 기능적으로, 히트 싱크 인터커넥트(470)는 PA 다이(410)를 위한 히트 싱크를 제공하도록 열 전달층(420)의 후면에 수직 열적 연결을 제공한다. 또한, 압축성 콘택(474)은 PCB(480)에 대한 부착 및 후속 프로세싱 동안 PA 다이(410) 상의 기계적 부하 및 응력을 감소시킨다. 예시된 바와 같이, 열 전달층(420)의 후면은 솔더 레지스트(456)에 의해 덮이고, 복수의 히트 싱크 인터커넥트들(470)은 솔더 레지스트 내의 개구들에서 형성될 수 있다. PCB(480)는 복수의 히트 싱크 인터커넥트들(470)을 통해 RF 다이(410)에 커플링되는 복수의 압축성 콘택들(474)을 가질 수 있으며, 여기서 복수의 압축성 콘택들의 각각은 다음을 더 포함한다: 제2 PCB 패드(472)를 통해 PCB에 커플링되는 압축성 패드. 일부 양태들에서, 복수의 압축성 콘택들(474)의 각각은 다음을 더 포함한다: PCB(480)에 매립되고 솔더 레지스트(486)에 의해 덮이는 압축성 콘택(474). 압축성 콘택(474)은 연관된 히트 싱크 인터커넥트에 커플링된다. 압축성 콘택(474)은 다공성 전도성 재료로부터 형성될 수 있다. 다공성 전도성 재료는, 일부 양태들에서, 적어도 4%의 다공성을 갖고, 추가 양태들에서, 5 % 내지 40 % 범위의 다공성을 갖는다. 일부 양태들에서, 다공성 전도성 재료는 구리 나노 페이스트이다. 일부 양태들에서, 다공성 전도성 재료는 구리 나노 페이스트 또는 과도 액상 소결 페이스트이다. 다른 양태들에서, 다공성 전도성 재료 대신에, 압축성 콘택(474)은 과도 액상 소결 페이스트로부터 형성될 수 있다. 과도 액상 소결 페이스트의 영역들은 레진으로 충전될 수도 있고, 레진 충전과 입자 사이즈의 조합은 과도 액상 소결 페이스트가 압축성 및 회복성의 전도성 재료로서 기능하도록 허용함이 이해될 것이다. 또한, 전술한 예시된 양태들은 단지 다양한 양태들의 논의를 돕기 위해 제공되며, 히트 싱크 인터커넥트들 구성들은 예시된 예들에 한정되지 않는다는 것이 이해될 것이다.
도 5는 본 개시의 하나 이상의 양태에 따른 SiP(500)를 형성하기 위한 제조 프로세스를 예시한다. 예시된 프로세스들은 신호 인터커넥트들("a" 측) 및 히트 싱크 인터커넥트들("b" 측)을 형성하는 것에 초점을 두는 것이 이해될 것이다. 각각의 개별 인터커넥트들 중 하나의 세부사항들이 예시되더라도, 제조 프로세스는 SiP(500)의 다른 유사한 인터커넥트들에 적용될 수 있다는 것이 이해될 것이다. 또한, SiP(500)는 위에서 설명된 SiP(100)와 유사해서, 모든 엘리먼트들의 세부사항들이 제공되지 않을 것이라는 점이 이해될 것이다. 프로세스의 부분들 (a1) 및 (b1)에서, 패키지 기판(540)에는 패드들(542)이 제공되고, 고전력 다이(510)는 패드들(542) 중 일부를 사용하여 패키지 기판(540)에 커플링된다. 구리 시드층(seed layer)(512)이 고전력 다이(510) 및 노출된 패드들(542)(고전력 다이(510)에 커플링되지 않음) 위에 디포짓된다. 드라이 필름 레지스트(DFR) 라미네이팅 프로세스가 수행되었고, DFR은 레이저 직접 이미징(LDI) 또는 임의의 적합한 프로세스를 사용하여 패터닝 및 에칭되었다. 프로세스 부분 (a1)에서, DFR 부분(502)은 신호 인터커넥트들을 위해 패드들(542) 위에 형성된다. 프로세스 부분 (b1)에서, DFR 부분(504)은 히트 싱크 인터커넥트들을 위해 패드들(542) 위에 형성된다. DFR 부분(504)은 히트 싱크 인터커넥트들의 접촉 패드(542)의 일부분만을 덮는다는 것이 이해될 것이다.
고전력 다이(510) 위에, 예를 들어 은(Ag) 페이스트를 스프레이 코팅함으로써, 전도성 층이 적용되는, 부분들 (a2) 및 (b2)에서 프로세스가 계속된다. 전도층은 열 전달층(520)을 형성한다. 열 전달층(520)은 또한 히트 싱크 인터커넥트들을 위해, DFR 부분(504)에 인접한, 부분 (b2)에서 노출된 부분들 패드들(542)까지 구리 시드층(512) 위에서 연장된다. 프로세스 부분 (a2)에서, DFR 부분(502)은 신호 인터커넥트들을 위해 패드들(542)로부터 열 전달층(520)을 차단한다. 추가적으로, 스프레이 코팅이 경화되고, 그후 그라인딩되고/되거나 플라이 컷(fly cut)되어 융기된 영역들에서 코팅된 재료를 제거할 수 있다.
오래된 DFR 부분들(502 및 504)의 박리(stripping) 및 (a3)에서의 DFR 부분(561) 및 (b3)에서의 DFR 부분(531)의 디포짓 및 패터닝으로, 부분들 (a3) 및 (b3)에서 프로세스가 계속된다. 프로세스 부분 (a3)에서, DFR 부분(561)은 신호 인터커넥트들을 위해 패드들(542)에 대한 개구를 형성하고 인접한 다이(510) 및 열 전달층(520) 부분들을 차폐(shield)한다. 프로세스 부분 (b3)에서, DFR 부분(561)은 히트 싱크 인터커넥트들을 위해 패드들(542)에 개구를 형성하고, 인접한 다이(510) 및 다이(510)에 인접한 열 전달층(520) 부분들을 차폐한다. 그러나, 콘택들(542)의 일부 위에 배치된 열 전달층(520)의 일부분은 DFR 부분(531)의 개구에서 노출된다.
신호 인터커넥트(560)를 위해 구리 도금에 의해 형성된 필라들/포스트들(562) 및 박리(습식 박리)되는 이전의 DFR 부분들로 부분들 (a4)에서 프로세스가 계속된다. 추가적으로, 구리 시드층은 (예를 들어, 에칭을 통해) 제거된다. 부분 (b4)에서, 히트 싱크 인터커넥트(530) 필라들/포스트들(532)은 구리 도금에 의해 형성되고 이전의 DFR 부분들은 박리(예컨대, 습식 박리)된다. 추가적으로, 구리 시드층의 노출된 부분은 (예를 들어, 에칭을 통해) 제거된다. 열 전달층(520)은 여전히 접촉 패드(542)까지 연장되고 필라(532)의 언더컷 부분을 채운다. (a4) 및 (b4) 양자 모두에서, 몰드(550)가 디포짓될 수 있다. 노출된 표면들을 평탄화하기 위해 후면이 그라인딩될 수 있고, 그 후 신호 인터커넥트들(560)을 위한 솔더 볼들(566) 및 히트 싱크 인터커넥트(530)를 위한 솔더 볼들(536)을 형성하기 위해 볼 부착 프로세스가 수행될 수 있다. SiP(500)의 최종 구조가 SiP(100)의 것과 유사하다는 것이 이해될 것이다.
도 6은 본 개시의 하나 이상의 양태들에 따른 SiP(600)를 형성하기 위한 제조 프로세스를 예시한다. 예시된 프로세스들은 신호 인터커넥트들("a" 측) 및 히트 싱크 인터커넥트들("b" 측)을 형성하는 것에 초점을 두는 것이 이해될 것이다. 각각의 개별 인터커넥트들 중 하나의 세부사항들이 예시되더라도, 제조 프로세스는 SiP(600)의 다른 유사한 인터커넥트들에 적용될 수 있다는 것이 이해될 것이다. 또한, SiP(600)는 위에서 설명된 SiP(200)와 유사해서, 모든 엘리먼트들의 세부사항들이 제공되지 않을 것이라는 점이 이해될 것이다. 프로세스의 부분들 (a1) 및 (b1)에서, 패키지 기판(640)에는 패드들(642)이 제공되고, 고전력 다이(610)는 패드들(642) 중 일부를 사용하여 패키지 기판(640)에 커플링된다. 구리 시드층(613)이 고전력 다이(610) 위에 디포짓된다. 예시된 양태에서, 고전력 다이(610)는 히트 싱크 플레이트(612)를 가지며, 이는 열 전달을 보조하지만, 다른 양태들에서는 시드층(613)이 고전력 다이(610)에 직접적으로 적용될 수도 있기 때문에 선택적이다. 시드층(613)은 또한, 히트 싱크 인터커넥트(630)(아직 완전히 형성되지 않음)의 일부인 금속 필라(632) 및 신호 인터커넥트(660)(아직 완전히 형성되지 않음)의 일부인 금속 필라(662) 위에 연장된다. 금속 필라(662), 금속 필라(632), 및 히트 싱크 플레이트(612) 위에 개구들을 제공하는 패터닝된 DFR 부분(602)을 형성하도록, 드라이 필름 레지스트(DFR) 라미네이팅 프로세스가 수행되었고 DFR은 레이저 직접 이미징(LDI) 또는 임의의 적합한 프로세스를 사용하여 패터닝 및 에칭되었다.
DFR 부분들(602)에 의해 정의된 개구들에서의 시드층(613)에 전도성 재료, 예를 들어 Cu 도금, 스퍼터링 또는 임의의 적합한 프로세스가 적용되는, 부분들 (a2) 및 (b2)에서 프로세스가 계속된다. 부분 (a2)에서, 전도성 재료는 신호 인터커넥트(660)의 부분(663)을 형성한다. 부분 (b2)에서, 전도성 재료는 열 전달층(620)을 형성되며 이는 금속 필라(632)에서부터 히트 싱크 플레이트(612) 및 고전력 다이(610)까지 연장된다. 프로세스 부분 (a2) 및 (b2)에서, DFR 부분(602)은 전도성 재료의 디포짓 후에 박리(예컨대, 습식 박리)된다. 또한, DFR(602) 아래에 있었던 시드층(613)의 노출된 부분들은 에칭 또는 임의의 적합한 프로세스에 의해 제거된다.
솔더 레지스트(651)가 (예를 들어, 인쇄 또는 다른 적절한 프로세스를 통해) 몰드 컴파운드(650) 및 열 전달층(620)의 부분들 위에 적용되는, 부분들 (a3) 및 (b3)에서 프로세스가 계속된다. 솔더 레지스트(651)는 신호 인터커넥트들(660) 및 히트 싱크 인터커넥트(630) 위에 개구들을 갖는다. (a3)에서 신호 인터커넥트들(660)을 위한 솔더 볼들(661) 및 (b3)에서 히트 싱크 인터커넥트(630)를 위한 솔더 볼들(636)을 형성하기 위해 볼 부착 프로세스가 수행될 수 있다. SiP(600)의 최종 구조가 SiP(200)의 것과 유사하다는 것이 이해될 것이다.
도 7은 본 개시의 하나 이상의 양태들에 따른 SiP(700)를 형성하기 위한 제조 프로세스를 예시한다. 예시된 프로세스들은 신호 인터커넥트들(760) 및 히트 싱크 인터커넥트들(730)을 형성하는 것에 초점을 두는 것이 이해될 것이다. 각각의 개별 인터커넥트들 중 하나의 세부사항들이 예시되더라도, 제조 프로세스는 SiP(700)의 다른 유사한 인터커넥트들에 적용될 수 있다는 것이 이해될 것이다. 또한, SiP(700)는 위에서 설명된 SiP(300)와 유사해서, 모든 엘리먼트들의 세부사항들이 제공되지 않을 것이라는 점이 이해될 것이다. 프로세스의 부분 (a1)에서, 패키지 기판(740)에는 패드들(742)이 제공되고, 고전력 다이(710)는 패드들(742) 중 일부를 사용하여 패키지 기판(740)에 커플링된다. 구리 시드층(713)이 고전력 다이(710) 위에 디포짓된다. 예시된 양태에서, 고전력 다이(710)는 히트 싱크 플레이트일 수도 있는 열 전달층(720)을 가지며, 이는 열 전달을 돕지만, 시드층(713)이 다른 양태들에서 고전력 다이(710)에 직접적으로 적용될 수도 있으므로 선택적이고 대안적인 양태들에서 열 전달층으로서 기능한다. 예시된 구성에서, 신호 인터커넥트(760)는 패드(742)를 통해 패키지 기판(740)에 커플링된다. 신호 인터커넥트들(760)은 몰드(750)를 통과해 돌출하고, 또한 시드층(713)에 의해 덮인다. 추가로, 예시된 구성에서, 히트 싱크 인터커넥트(730)는 압축성 패드(734)를 포함할 수도 있다. 일부 양태들에서, 압축성 패드(734)는 구리와 같은 금속으로 둘러싸인 폴리머 패드를 포함할 수도 있다. 시드층(713)은 또한 신호 인터커넥트(760)(아직 완전히 형성되지 않음)의 금속 필라 부분(761) 위에 연장된다. 금속 필라 부분(761) 및 압축성 패드(734) 위에 개구들을 제공하는 패터닝된 DFR 부분(702)을 형성하도록, 드라이 필름 레지스트(DFR) 라미네이팅 프로세스가 수행되었고 DFR은 레이저 직접 이미징(LDI) 또는 임의의 적합한 프로세스를 사용하여 패터닝 및 에칭되었다.
DFR 부분들(702)에 의해 정의된 개구들에서의 시드층(713)에 전도성 재료, 예를 들어 Cu 도금, 스퍼터링 또는 임의의 적합한 프로세스가 적용되는, 부분 (a2)에서 프로세스가 계속된다. 부분 (a2)에서, 전도성 재료는 신호 인터커넥트(760)의 일부분(763)을 형성한다. 전도성 재료는 또한, 금속으로 인케이싱된(encased) 압축성 패드(734)를 통해 열 전달층(720) 및 고전력 다이(710)에 커플링되는 금속 필라(732)를 형성한다. 프로세스 부분 (a2)에서, DFR 부분(702)은 전도성 재료의 디포짓 후에 박리(예컨대, 습식 박리)되었다. 또한, DFR(702) 아래에 있었던 시드층(713)의 노출된 부분들은 에칭 또는 임의의 적합한 프로세스에 의해 제거된다.
신호 인터커넥트(760)의 금속 필라(762)의 부분(763) 및 열 전달층(720)의 부분들, 금속 인케이싱된 압축성 패드(734) 및 금속 필라(732)를 덮는 몰드(750)를 형성하도록 이전의 몰드 부분 위에 적용되는 추가적인 몰드 화합물 부분을 갖는 부분 (a3)에서 프로세스가 계속된다. 이러한 추가적인 몰드 컴파운드 부분은 선택적이고, 일부 양태들은 (도 3d에서와 같이) 몰드(750)로부터 연장되고 신호 인터커넥트들을 가질 수도 있음이 이해될 것이다. 몰드를 평탄화하고 금속 필라(762) 및 금속 필라(732)의 단부를 노출시키기 위해 그라인딩 프로세스가 수행될 수도 있다. 신호 인터커넥트들(760)을 위한 솔더 볼들(766) 및 히트 싱크 인터커넥트(730)를 위한 솔더 볼들(736)을 형성하기 위해 볼 부착 프로세스가 수행될 수 있다. SiP(700)의 최종 구조가 위에서 논의된 SiP(300)의 것과 유사하다는 것이 이해될 것이다. 또한, 다양한 양태들은 본 명세서에 제공된 예들에 한정되지 않는다는 것이 이해될 것이다. 예를 들어, 몰드(750)는 본 명세서에서 논의된 것보다 더 많거나 더 적은 층들로 형성될 수도 있지만, 최종 제품에서 1 개의 몰드(750)로서 기능한다는 것이 이해될 것이다. 마찬가지로, 시드층(713)과 함께 금속 필라 부분들(761 및 763)은 최종 제품에서 금속 필라(762)를 형성하는 것으로서 예시되는 것이 이해될 것이다. 이들 층들의 각각이 동일한 재료이면, 결과적인 금속 필라(762)는 1 개의 연속적인 엘리먼트로서 나타날 수도 있다. 이에 상관없이, 금속 필라(762)는 1 개의 전도성 엘리먼트로서 기능하므로, 제조의 세부사항들은, 금속 필라(762)를 예시된 제조 예로 제한하는 것으로 해석되어서는 안 된다.
도 8은 본 개시의 하나 이상의 양태들에 따른 SiP(800)를 형성하기 위한 제조 프로세스를 예시한다. 예시된 프로세스들은 신호 인터커넥트들(860) 및 히트 싱크 인터커넥트들(830)을 형성하는 것에 초점을 두는 것이 이해될 것이다. 각각의 개별 인터커넥트들 중 하나의 세부사항들이 예시되더라도, 제조 프로세스는 SiP(800)의 다른 유사한 인터커넥트들에 적용될 수 있다는 것이 이해될 것이다. 또한, SiP(800)는 위에서 설명된 SiP(400)와 유사해서, 모든 엘리먼트들의 세부사항들이 제공되지 않을 것이라는 점이 이해될 것이다. 프로세스의 부분 (a1)에서, 히트 싱크 인터커넥트들(830)이 형성되지 않거나 또는 솔더 볼들이 부착되는 것을 제외하고, 도 7의 프로세스 (a3)와 유사하게 프로세스가 계속된다는 것이 이해될 것이다. 따라서, 이전 프로세스 부분들은 반복되지 않을 것이다. 예시된 바와 같이, 패키지 기판(840)에는 패드들(842)이 제공되고, 고전력 다이(810)는 패드들(842) 중 일부를 사용하여 패키지 기판(840)에 커플링된다. 예시된 양태에서, 고전력 다이(810)는 열 전달층(820)을 가지며, 이는 히트 싱크 플레이트, 또는 대안적인 양태들에서 열 전달층으로서 기능하기 위한 임의의 적합한 전도체일 수도 있다. 예시된 구성에서, 신호 인터커넥트(860)는 패드(842)를 통해 패키지 기판(840)에 커플링된다. 몰드(850)를 평탄화하고 금속 필라(862)의 단부를 노출시키기 위해 그라인딩 프로세스가 수행되었다. 몰드(850)는 또한 고전력 다이(810) 및 열 전달층(820) 위에 연장된다.
히트 싱크 층(820)에 대한 개구들의 어레이를 형성하도록 몰드(850)의 부분들을 제거하기 위해 레이저 어블레이션(ablation) 프로세스 또는 임의의 적합한 프로세스로, 부분 (a2)에서 프로세스가 계속된다. 히트 싱크 층(820)은 또한 레이저 어블레이션 프로세스 동안 고전력 다이(810)에 대한 손상을 방지하기 위해 버퍼로서 역할을 한다는 것이 이해될 것이다. 압축성 금속 필라들(832)(일부 양태들에서 다공성 금속 필라들)은 몰드(850) 내 개구들의 어레이로 형성될 수도 있다. 예시된 구성에서, 히트 싱크 인터커넥트(830)는 압축성 금속 필라(832)를 포함할 수도 있다. 일부 양태들에서, 압축성 금속 필라(832)는 다공성 전도성 재료로부터 형성될 수 있다. 일부 양태들에서, 다공성 전도성 재료는 적어도 4%의 다공성을 갖는다. 일부 양태들에서, 다공성 전도성 재료는 5% 내지 40% 범위의 다공성을 갖는다. 일부 양태들에서, 다공성 전도성 재료는 구리 나노 페이스트이며, 이는 스텐실 인쇄 프로세스에 의해 히트 싱크 층(820) 상에 디포짓되고 후에 경화될 수도 있다. 압축성 금속 필라(832)가 형성된 후에, 신호 인터커넥트들(860)을 위한 금속 필라들(862)에 부착된 솔더 볼들(866), 및 히트 싱크 인터커넥트들(830)을 위한 압축성 금속 필라(832)에 부착된 솔더 볼들(836)을 형성하기 위해 볼 부착 프로세스가 수행될 수 있다. SiP(800)의 최종 구조가 위에서 논의된 SiP(400)의 것과 유사하다는 것이 이해될 것이다. 또한, 다양한 양태들은 본 명세서에 제공된 제조 예들에 한정되지 않는다는 것이 이해될 것이다.
본 개시의 다양한 양태들을 예시하기 위해, 예시적인 제조 방법들이 제시된다. 다른 제조 방법들이 가능하고, 논의된 제조 방법들은 본 명세서에 개시된 개념들의 이해를 돕기 위해서만 제시된다.
도 9는 본 개시의 하나 이상의 양태들에 따른 제조 기법들을 예시한다. 장치(예를 들어, SiP(100, 200, 300, 400 등))를 제조하기 위한 방법(900)은, 블록 902에서, 패키지 기판(예를 들어, 140, 240, 340, 440 등)의 후면 상에 고전력 다이(예를 들어, 110, 210, 310, 410 등)를 실장하는 단계를 포함한다. 고전력 다이(예컨대, 110, 210, 310, 410 등)의 후면 상에 열 전달층(예컨대, 120, 220, 320, 420 등)을 디포짓하는, 블록 904에서 방법(900)이 계속된다. 열 전달층(예를 들어, 120, 220, 320, 420 등)에 커플링된 복수의 히트 싱크 인터커넥트들(예를 들어, 130, 230, 330, 430 등)을 형성하는, 블록 906에서 방법(900)이 계속된다. 복수의 히트 싱크 인터커넥트들은 수평 방향으로 고전력 다이에 인접하게 위치된다.
도 10은 본 개시의 하나 이상의 양태들에 따른 제조 기법들을 예시한다. 장치(예를 들어, SiP(300, 400, 700, 및 800 등))를 제조하기 위한 방법(1000)은, 블록 1002에서, 패키지 기판(예를 들어, 340, 440, 740, 및 840 등)의 후면 상에 고전력 다이(예를 들어, 310, 410, 710, 및 810 등)를 실장하는 단계를 포함한다. 고전력 다이(예컨대, 310, 410, 710, 및 810 등)의 후면 상에 열 전달층(예컨대, 320, 420, 720, 및 820 등)을 디포짓하는, 블록 1004에서 방법(1000)이 계속된다. 방법(1000)은, 블록 1006에서, 열 전달층(예컨대, 320, 420, 720, 및 820)에 커플링되는 복수의 히트 싱크 인터커넥트들(예컨대, 330, 430, 730, 및 830)을 형성하는 단계로 계속되며, 여기서 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링된다.
전술한 제조 프로세서들은 단지 본 개시의 양태들의 일부의 일반적인 예시로서 제공되었으며 본 개시 또는 첨부된 청구항들을 제한하도록 의도된 것이 아님을 이해할 것이다. 또한, 당업자들에게 알려진 제조 프로세스에서의 많은 세부사항들은 각각의 세부사항 및/또는 모든 가능한 프로세스 변형들의 상세한 제시 없이 개시된 다양한 양태들의 이해를 용이하게 하기 위해 요약 프로세스 부분들에서 생략되거나 조합되었을 수도 있다.
도 11은 본 개시의 하나 이상의 양태들에 따른 집적 디바이스(1100)의 컴포넌트들을 예시한다. 위에서 논의된 SiP들(예컨대, 100, 200, 300, 400 등)의 다양한 구성들에 관계없이, SiP(1101)는 PCB(1190)에 SiP(1101)를 커플링시키도록 구성될 수도 있으며, 이는 히트 싱크 인터커넥트들(1130)을 통해 히트 싱크를 제공할 수도 있음이 이해될 것이다. 일부 양태들에서, 히트 싱크는 또한 접지(GND)에 커플링된 하나 이상의 신호 인터커넥트들(1160)을 통해 제공될 수도 있다. 그러나, 다른 양태들에서 히트 싱크 인터커넥트들(1130)은, 구조가 히트 싱크 기능을 제공하는 한, 접지 또는 다른 전위에 있을 수도 있는 임의의 구조에 커플링될 수도 있다. PCB(1190)는 또한 전원(power supply)(1180)(예를 들어, 전력 관리 집적 회로(PMIC))에 커플링되며, 이는 패키지 SiP(1101)가 PMIC(1180)에 전기적으로 커플링되도록 허용한다. 구체적으로, 하나 이상의 전원 (VDD) 라인들(1191) 및 하나 이상의 접지(GND) 라인들(1192)은 PMIC(1180)에 커플링되어 신호 인터커넥트들(1160) 및/또는 히트 싱크 인터커넥트들(1130)을 통해 PCB(1190), SiP(1101)에 전력을 분배할 수도 있다. VDD 라인(1191) 및 GND 라인(1192) 각각은, PCB(1190)에서 금속 층들 1 내지 6을 분리하는 절연층들을 통해 하나 이상의 비아들에 의해 커플링된 PCB(1190)의 하나 이상의 금속 층(예를 들어, 층 1 내지 층 6)의 트레이스들, 형상들, 또는 패턴들로부터 형성될 수도 있다. PCB(1190)는 당업자에게 알려진 바와 같이, 전원 신호들을 컨디셔닝하는 데 사용될 수 있는 하나 이상의 PCB 커패시터(PCB cap)들(1195)을 가질 수도 있다. 추가적인 연결부들 및/또는 디바이스들은, 하나 이상의 신호 인터커넥트들(1160)를 통해 SiP(1101)에 대해 PCB(1190)에 커플링되고/되거나 그를 통과할 수도 있다. 예시된 구성 및 설명들은 단지 본 명세서에 개시된 다양한 양태들의 설명을 돕기 위해 제공된다는 것이 이해될 것이다. 예를 들어, PCB(1190)는 더 많거나 더 적은 금속 층들 및 절연 층들을 가질 수도 있고, 코어드(cored) 또는 코어리스(coreless)일 수도 있고, 다양한 컴포넌트들에 전력을 제공하는 다수의 라인들이 있을 수도 있는 등이다. 따라서, 전술한 예시적인 예들 및 연관된 도면들은 본 명세서에 개시되고 청구된 다양한 양태들을 제한하는 것으로 해석되어서는 안 된다.
본 명세서에 개시된 다양한 양태들에 따르면, 적어도 하나의 양태는 패키지 기판(예를 들어, 140, 240, 340, 440 등)의 후면 상의 고전력 다이(예를 들어, 110, 210, 310, 410 등)를 포함하는 장치(예를 들어, SiP(100, 200, 300, 400 등))를 포함한다. 열 전달층(예컨대, 120, 220, 320, 420 등)은 고전력 다이(예컨대, 110, 210, 310, 410 등)의 후면 상에 배치된다. 복수의 히트 싱크 인터커넥트들(예를 들어, 130, 230, 330, 430 등)은 열 전달층(예를 들어, 120, 220, 320, 420 등)에 커플링된다. 개시된 다양한 양태들은 적어도 일부 양태들에서, 고전력 다이의 피처(들)이 패키지 기판의 후면에 실장되어 고전력 다이 및 SiP로부터 외부 컴포넌트(예컨대, PCB)로의 열 싱크 인터커넥트들을 사용하여 개선된 열 전달을 제공하는 것과 같은, 다양한 기술적 이점들을 제공한다. 추가적으로, 패키지 기판의 후면 상의 고전력 다이의 위치는 고전력 다이 위의 확보된 공간 내 패키지 기판에서의 라우팅 및 금속 층들의 개선된 활용을 제공한다. 또한, 히트싱크 인터커넥트들이 패키지 기판으로부터 먼 고전력 다이로부터의 짧은 열 경로를 제공하기 때문에, 패키지 기판에서의 가열이 또한 감소된다. 다른 기술적 이점들은 본 명세서에 개시된 다양한 양태들로부터 인식될 것이고, 이들 기술적 이점들은 단지 예들로서 제공되며 본 명세서에 개시된 다양한 양태들 중 임의의 것으로 한정하는 것으로 해석되어서는 안 된다.
도 12는 본 개시의 일부 예들에 따른 예시적인 모바일 디바이스를 예시한다. 이제 도 12를 참조하면, 예시적인 양태들에 따라 구성되는 모바일 디바이스의 블록도가 도시되고 일반적으로 모바일 디바이스(1200)로 지정된다. 일부 양태들에서, 모바일 디바이스(1200)는 무선 통신 디바이스로서 구성될 수도 있다. 도시된 바와 같이, 모바일 디바이스(1200)는 프로세서(1201)를 포함한다. 프로세서(1201)는 다이-다이(die-to-die) 또는 칩-칩(chip-to-chip) 링크일 수도 있는 링크를 통해 메모리(1232)에 통신가능하게 커플링될 수도 있다. 모바일 디바이스(1200)는 또한, 디스플레이(1228) 및 디스플레이 제어기(1226)를 포함하며, 디스플레이 제어기(1226)는 프로세서(1201)에 그리고 디스플레이(1228)에 커플링된다.
일부 양태들에서, 도 12는 프로세서(1201)에 커플링된 코더/디코더(CODEC)(1234)(예컨대, 오디오 및/또는 음성 CODEC); CODEC(1234)에 커플링된 스피커(1236) 및 마이크로폰(1238); 및 무선 안테나(1242)에 그리고 프로세서(1201)에 커플링된 무선 회로들(1240)(본 명세서에 개시된 바와 같이, 하나 이상의 SiP들(예컨대, 100, 200, 300, 400 등)을 사용하여 구현될 수도 있는, 모뎀, RF 회로부, 필터들 등을 포함할 수도 있음)을 포함할 수도 있다.
특정 양태에서, 상기 언급된 블록들 중 하나 이상이 존재하는 경우, 프로세서(1201), 디스플레이 제어기(1226), 메모리(1232), CODEC(1234), 및 무선 회로들(1240)은, 본 명세서에 개시된 설계들 및 제조 기법들을 사용하여 전체적으로 또는 부분적으로 구현될 수도 있는 시스템 인 패키지(system-in-package) 또는 시스템 온 칩(system-on-chip) 디바이스(1222)에 포함될 수 있다. 입력 디바이스(1230)(예컨대, 물리 또는 가상 키보드), 전원(1244)(예컨대, 배터리), 디스플레이(1228), 입력 디바이스(1230), 스피커(1236), 마이크로폰(1238), 무선 안테나(1242), 및 전원(1244)은 시스템 온 칩 디바이스(1222) 외부에 있을 수도 있고, 인터페이스 또는 제어기와 같은 시스템 온 칩 디바이스(1222)의 컴포넌트에 커플링될 수도 있다.
도 12가 모바일 디바이스(1200)를 도시하지만, 프로세서(1201) 및 메모리(1232) 및 무선 회로들(1240)은 또한 당업자에 의해 인식되는 바와 같이, 더 많거나 더 적은 컴포넌트들을 가질 수도 있는, 상이한 타입들의 디바이스들에 통합될 수도 있다는 점에 유의해야 한다. 예를 들어, 디스플레이 제어기(1226), 디스플레이(1228) 및 코덱(1234)은 다양한 디바이스들에서 사용되지 않을 수도 있다. 모바일 디바이스에 더하여, 개시된 다양한 양태들은 셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 퍼스널 디지털 어시스턴트(PDA), 고정 위치 데이터 유닛, 컴퓨터, 랩톱, 태블릿, 통신 디바이스, 서버, 모바일 폰, 또는 다른 유사한 디바이스들과 같은 디바이스들에 집적될 수 있다는 것이 이해될 것이다.
도 13은, 본 개시의 다양한 예들에 따라, 상기 언급된 집적 또는 SiP 디바이스들 중 임의의 것과 집적될 수도 있는 다양한 전자 디바이스들을 예시한다. 예를 들어, 모바일 폰 디바이스(1302), 랩톱 컴퓨터 디바이스(1304), 및 고정 위치 단말 디바이스(1306)는 일반적으로 사용자 장비(UE)로 각각 간주될 수도 있고 본 명세서에서 설명된 바와 같은 SiP 디바이스(1300)를 포함할 수도 있다. SiP 디바이스(1300)는 예를 들어, 본 명세서에서 설명된 집적 회로들, 다이들, 집적 디바이스들, 집적 디바이스 패키지들, 집적 회로 디바이스들, 디바이스 패키지들, 집적 회로(IC) 패키지들, 패키지 온 패키지(package-on-package) 디바이스들 중 임의의 것일 수도 있다. 도 13에 예시된 디바이스들(1302, 1304, 1306)은 단지 예시적이다. 다른 전자 디바이스들은 또한, 모바일 디바이스들, 핸드헬드 개인용 통신 시스템들(PCS) 유닛들, 퍼스널 디지털 어시스턴트들과 같은 휴대용 데이터 유닛들, 글로벌 포지셔닝 시스템(GPS) 인에이블드 디바이스들, 내비게이션 디바이스들, 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 검침(meter reading) 장비와 같은 고정 위치 데이터 유닛들, 통신 디바이스들, 스마트폰들, 태블릿 컴퓨터들, 컴퓨터들, 웨어러블 디바이스들, 서버들, 라우터들, 자동차들(예컨대, 자율주행 차량들)에서 구현되는 전자 디바이스들, 사물 인터넷(IoT) 디바이스 또는 데이터 또는 컴퓨터 명령들을 저장 또는 검색(retrieve)하는 임의의 다른 디바이스, 또는 이들의 임의의 조합을 포함하는 디바이스들(예컨대, 전자 디바이스들)의 그룹을 포함하는, 그러나 이에 한정되지 않는, SiP 디바이스(1300)를 특징으로 할 수도 있다.
전술한 개시된 디바이스들 및 기능들은 컴퓨터 판독가능 매체들 상에 저장된 컴퓨터 파일들(예를 들어, 레지스터-전송 레벨(RTL), 기하학적 데이터 스트림(GDS) 거버 등)로 설계 및 구성될 수도 있다. 일부 또는 모든 그러한 파일들은 그러한 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에 제공될 수도 있다. 결과적인 제품들은, 그후 반도체 다이로 절단되고 반도체 패키지들, 집적 디바이스들, 시스템 온 칩 디바이스들 등으로 패키징되는 반도체 웨이퍼들을 포함할 수도 있으며, 이는 이어서 본 명세서에 설명된 다양한 디바이스들에 채용될 수도 있다.
본 명세서에 개시된 다양한 양태들은 당업자에 의해 설명되고/되거나 인식되는 구조들, 재료들 및/또는 디바이스들에 대한 기능적 균등물들로서 설명될 수 있음이 인식될 것이다. 예를 들어, 일 양태에서, 장치는 위에서 논의된 다양한 기능성들을 수행하기 위한 수단을 포함할 수도 있다. 상기 언급된 양태들은 단지 예들로서 제공될 뿐이고, 청구된 다양한 양태들은 예들로서 언급된 특정 참조들 및/또는 예시들로 제한되지 않음이 이해될 것이다.
도 1a 내지 도 13에 예시된 컴포넌트들, 프로세스들, 피처들, 및/또는 기능들 중 하나 이상은 단일 컴포넌트, 프로세스, 피처, 또는 기능으로 재배열되고/되거나 결합되거나 또는 여러 컴포넌트들, 프로세스들, 또는 기능들에 통합될 수도 있다. 추가적인 엘리먼트들, 컴포넌트들, 프로세스들, 및/또는 기능들이 또한 본 개시로부터 벗어나지 않고 추가될 수도 있다. 본 개시에서의 도 1a 내지 도 13및 대응하는 설명은 다이들 및/또는 IC들에 한정되지 않는다는 것을 또한 유의해야 한다. 일부 구현들에서, 도 1a 내지 도 13 및 이의 대응하는 설명이 집적 디바이스들을 제조, 생성, 제공, 및/또는 생산하는데 사용될 수도 있다. 일부 구현들에서, 디바이스는 다이, 집적 디바이스, 다이 패키지, 집적 회로(IC), 디바이스 패키지, 집적 회로(IC) 패키지, 웨이퍼, 반도체 디바이스, 패키지 온 패키지(PoP) 디바이스, 및/또는 인터포저를 포함할 수도 있다.
본 명세서에서 사용된 바와 같이, 용어들 "사용자 장비" (또는 "UE"), "사용자 디바이스", "사용자 단말", "클라이언트 디바이스", "통신 디바이스", "무선 디바이스", "무선 통신 디바이스", "핸드헬드 디바이스", "모바일 디바이스", "모바일 단말", "이동국", "핸드셋", "액세스 단말", "가입자 디바이스", "가입자 단말", "가입자 국", "단말", 및 이들의 변형들은 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 임의의 적합한 모바일 또는 정지식 디바이스를 상호교환가능하게 지칭할 수도 있다. 이들 용어들은 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 스마트폰, 퍼스널 디지털 어시스턴트, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 랩톱 컴퓨터, 서버, 자동차 내 자동차용 디바이스, 및/또는 통상적으로 사람에 의해 휴대되고/되거나 통신 능력들(예를 들어, 무선, 셀룰러, 적외선, 근거리 라디오 등)을 갖는 다른 타입들의 휴대용 전자 디바이스들을 포함하지만, 이에 한정되는 것은 아니다. 이들 용어들은 또한, 근거리 무선, 적외선, 유선 접속, 또는 다른 접속에 의해서와 같이 무선 통신 및/또는 내비게이션 신호들을 수신할 수 있는 다른 디바이스와 통신하는 디바이스들을, 위성 신호 수신, 보조 데이터 수신, 및/또는 포지션 관련 프로세싱이 그 디바이스에서 또는 다른 디바이스에서 발생하는지 여부에 상관없이 포함하도록 의도된다. UE들은 인쇄 회로(PC) 카드들, 콤팩트 플래시 디바이스들, 외부 또는 내부 모뎀들, 무선 또는 유선 전화들, 스마트폰들, 태블릿들, 고객 추적 디바이스들, 자산(asset) 태그들 등을 포함하지만 이에 한정되는 것은 아닌 다수의 타입들의 디바이스들 중 임의의 것에 의해 구현될 수 있다.
전자 디바이스들 간의 무선 통신은 코드 분할 다중 액세스(CDMA), W-CDMA, 시간 분할 다중 액세스(TDMA), 주파수 분할 다중 액세스(FDMA), 직교 주파수 분할 멀티플렉싱(OFDM), 모바일 통신을 위한 글로벌 시스템(GSM), 3GPP 롱 텀 에볼루션(LTE), 5G 뉴 라디오, 블루투스(BT), 블루투스 저에너지(BLE), IEEE 802.11(WiFi), 및 IEEE 802.15.4(Zigbee/Thread) 또는 무선 통신 네트워크 또는 데이터 통신 네트워크에서 사용될 수도 있는 다른 프로토콜들과 같은 상이한 기술들에 기초할 수 있다. 블루투스 저에너지(블루투스 LE, BLE 및 블루투스 스마트로서 또한 알려짐).
단어 "예시적인"은 "예, 실례, 또는 예시로서 역할을 하는" 것을 의미하도록 본 명세서에 사용된다. "예시적인" 것으로서 본 명세서에서 설명된 임의의 세부사항들은 다른 예들에 비해 유리한 것으로서 해석되지 않아야 한다. 마찬가지로, 용어 "예들"은 모든 예들이 논의된 피처, 이점, 또는 동작 모드를 포함함을 의미하지는 않는다. 더욱이, 특정 피처 및/또는 구조는 하나 이상의 다른 피처들 및/또는 구조들과 결합될 수 있다. 또한, 본 명세서에 의해 설명된 장치의 적어도 일부분은 본 명세서에 의해 설명된 방법의 적어도 일부분을 수행하도록 구성될 수 있다.
용어들 "연결되는", "커플링되는", 또는 이들의 임의의 변형은 엘리먼트들 사이의, 직접적 혹은 간접적인, 임의의 연결 또는 커플링을 의미하고, 연결이 직접적으로 연결되는 것으로서 명백히 개시되지 않는 한 중간 엘리먼트를 통해 함께 "연결되는" 또는 "커플링되는" 2 개의 엘리먼트들 사이의 중간 엘리먼트의 존재를 포괄할 수 있음을 유의해야 한다.
"제1", "제2" 등과 같은 지정을 사용한 엘리먼트에 대한 본 명세서에서의 임의의 언급은 그 엘리먼트들의 양 및/또는 순서를 제한하지 않는다. 대신, 이들 지정들은 2 개 이상의 엘리먼트들 및/또는 엘리먼트의 인스턴스들을 구별하는 편리한 방법으로서 사용된다. 또한, 달리 언급되지 않는 한, 엘리먼트들의 세트는 하나 이상의 엘리먼트들을 포함할 수 있다.
당업자는 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수도 있음을 이해할 것이다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수도 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학장들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수도 있다.
본 출원에서 언급된 또는 예시되어 도시된 어떠한 것도, 컴포넌트, 액션, 피처, 이익, 이점, 또는 균등물이 청구항들에 언급되어 있는지 여부에 관계 없이, 임의의 컴포넌트, 액션, 피처, 이익, 이점, 또는 균등물을 공중에 전용하도록 의도되지 않는다.
또한, 당업자는 본 명세서에 개시된 예들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 액션들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 양자 모두의 조합들로서 구현될 수도 있음을 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 액션들은 일반적으로 이들의 기능성의 관점에서 위에 설명되었다. 그러한 기능성이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지는 전체 시스템에 부과되는 특정한 애플리케이션 및 설계 제약들에 의존한다. 당업자는 설명된 기능성을 각각의 특정한 애플리케이션에 대해 다양한 방식들로 구현할 수도 있지만, 이러한 구현 결정들은 본 개시의 범위로부터 벗어남을 야기하는 것으로 해석되지 않아야 한다.
일부 양태들이 디바이스와 관련하여 설명되었지만, 이러한 양태들은 또한 대응하는 방법의 설명을 구성한다는 것은 말할 것도 없고, 따라서 디바이스의 블록 또는 컴포넌트가 또한, 대응하는 방법 액션으로서 또는 방법 액션의 피처로서 이해되어야 한다. 이와 유사하게, 방법 액션과 관련하여 또는 방법 액션으로서 설명된 양태들은 또한, 대응하는 블록의 설명 또는 대응하는 디바이스의 세부사항 또는 피처를 구성한다. 방법 액션들의 일부 또는 전부는, 예를 들어 마이크로프로세서, 프로그램가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해 (또는 하드웨어 장치를 사용하여) 수행될 수 있다. 일부 예들에서, 일부 또는 복수의 가장 중요한 방법 액션들이 그러한 장치에 의해 수행될 수 있다.
상기 상세한 설명에서, 상이한 피처들이 예들에서 함께 그룹화됨을 알 수 있다. 이러한 개시의 방식은 예시적인 조항들이 각 조항에서 명시적으로 언급된 것보다 더 많은 피처들을 갖는다는 의도로서 이해되어서는 안 된다. 오히려, 본 개시의 다양한 양태들은 개시된 개개의 예시적인 조항의 모든 피처들보다 더 적게 포함할 수도 있다. 따라서, 다음의 조항들은 이로써 본 설명에 통합되는 것으로 간주되어야 하며, 여기서 각 조항은 그 자체로 별개의 예로서 있을 수 있다. 각각의 종속 조항은 조항들에서 나머지 조항들 중 하나와의 특정 조합을 참조할 수 있더라도, 종속 조항의 양태(들)는 그 특정 조합으로 한정되지 않는다. 다른 예시적인 조항들은 또한 임의의 다른 종속 조항 또는 독립 조항의 주제와 종속 조항 양태(들)의 조합 또는 다른 종속 및 독립 조항들과 임의의 피처의 조합을 포함할 수 있음이 인식될 것이다. 특정 조합이 의도되지 않음(예를 들어, 엘리먼트를 절연체 및 전도체 양자 모두로서 정의하는 것과 같은 모순되는 양태들)이 명시적으로 표현되거나 용이하게 추론될 수 있지 않는 한, 본 명세서에 개시된 다양한 양태들은 상기 조합들을 명시적으로 포함한다. 더욱이, 조항이 임의의 다른 독립 조항에 직접적으로 종속되지 않더라도, 그 조항의 양태들이 그 독립 조항에 포함될 수 있음이 또한 의도된다.
구현 예들이 다음의 넘버링된 조항들에서 기술된다:
조항 1. 장치로서, 패키지 기판의 후면 상에 실장되는 고전력 다이; 고전력 다이의 후면 상에 배치되는 열 전달층; 및 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트들을 포함하며, 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링되는, 장치.
조항 2. 조항 1에 있어서, 고전력 다이는 음향파 다이 또는 전력 증폭기인, 장치.
조항 3. 조항 1 내지 조항 2 중 임의의 조항에 있어서, 패키지 기판 내에 배치되는 히트 스프레더를 더 포함하며, 히트 스프레더는 고전력 다이의 복수의 전면 콘택들에 커플링되는, 장치.
조항 4. 조항 3에 있어서, 히트 스프레더는 패키지 기판의 복수의 금속 층들을 포함하는, 장치.
조항 5. 조항 3 내지 조항 4 중 임의의 조항에 있어서, 히트 스프레더는 복수의 히트 싱크 인터커넥트들, 또는 접지에 커플링된 복수의 신호 인터커넥트들에 커플링되는, 장치.
조항 6. 조항 1 내지 조항 5 중 임의의 조항에 있어서, 복수의 히트 싱크 인터커넥트들은 접지에 커플링되는, 장치.
조항 7. 조항 1 내지 조항 6 중 임의의 조항에 있어서, 고전력 다이는: 열 전달층으로부터 고전력 다이 내로 연장되는 복수의 히트 싱크 비아들을 더 포함하는, 장치.
조항 8. 조항 1 내지 조항 7 중 임의의 조항에 있어서, 패키지 기판의 전면에 커플링되는 적어도 하나의 다른 다이 또는 표면 실장 디바이스를 더 포함하며, 적어도 하나의 다른 다이 또는 표면 실장 디바이스는 패키지 기판을 통해 고전력 다이에 전기적으로 커플링되는, 장치.
조항 9. 조항 1 내지 조항 8 중 임의의 조항에 있어서, 상기 복수의 히트 싱크 인터커넥트들은 각각 일반적으로 원주형 형상을 갖는, 장치.
조항 10. 조항 1 내지 조항 9 중 어느 한 항에 있어서, 장치는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 퍼스널 디지털 어시스턴트, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 사물 인터넷(IoT) 디바이스, 랩톱 컴퓨터, 서버, 액세스 포인트, 기지국, 소형 셀 디바이스 및 자동차 내 디바이스로 이루어진 그룹으로부터 선택되는, 장치.
조항 11. 조항 1 내지 조항 10 중 임의의 조항에 있어서, 고전력 다이의 주변부 주위에 배치되는 복수의 신호 인터커넥트들을 더 포함하며, 복수의 히트 싱크 인터커넥트들은 복수의 신호 인터커넥트들 내부에 위치되는, 장치.
조항 12. 조항 1 내지 조항 11 중 임의의 조항에 있어서, 복수의 히트 싱크 인터커넥트들의 각각은: 금속 필라; 압축성 패드; 및 금속 필라에 커플링되는 솔더 부분을 포함하는, 장치.
조항 13. 조항 12에 있어서, 금속 필라는 구리인, 장치.
조항 14. 조항 12 내지 조항 13 중 임의의 조항에 있어서, 고전력 다이, 열 전달층, 및 복수의 히트 싱크 인터커넥트들의 각각의 일부분을 캡슐화하도록 구성된 몰드 컴파운드를 더 포함하는, 장치.
조항 15. 조항 12 내지 조항 14 중 임의의 조항에 있어서, 고전력 다이 및 열 전달 층의 일부분을 캡슐화하도록 구성된 몰드 컴파운드를 더 포함하며, 열 전달층의 후면 및 복수의 히트 싱크 인터커넥트들은 몰드 컴파운드로부터 노출되는, 장치.
조항 16. 조항 12 내지 조항 15 중 임의의 조항에 있어서, 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치.
조항 17. 조항 12 내지 조항 16 중 임의의 조항에 있어서, 압축성 패드는 금속 필라의 직경을 넘어 연장되는, 장치.
조항 18. 조항 1 내지 조항 17 중 임의의 조항에 있어서, 복수의 히트 싱크 인터커넥트들의 각각은: 압축성 금속 필라; 및 압축성 금속 필라에 커플링되는 솔더 부분을 포함하는, 장치.
조항 19. 조항 18에 있어서, 압축성 금속 필라는 적어도 4%의 다공성을 갖는 다공성 금속을 포함하는, 장치.
조항 20. 조항 19에 있어서, 다공성은 5% 내지 40% 범위인, 장치.
조항 21. 조항 18 내지 20 중 임의의 조항에 있어서, 압축성 금속 필라는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 장치.
조항 22. 조항 1 내지 조항 21 중 임의의 조항에 있어서, 열 전달층의 후면의 적어도 일부분은 솔더 레지스트에 의해 덮이고, 복수의 히트 싱크 인터커넥트들은 솔더 레지스트 내의 개구들을 통해 연장되는, 장치.
조항 23. 조항 22에 있어서, 복수의 히트 싱크 인터커넥트들을 통해 고전력 다이에 커플링되는 복수의 압축성 콘택들을 갖는 인쇄 회로 기판(PCB)을 더 포함하는, 장치.
조항 24. 조항 23에 있어서, 복수의 압축성 콘택들의 각각은: PCB 및 금속 필라에 커플링되는 압축성 패드를 더 포함하며, 금속 필라는 연관된 히트 싱크 인터커넥트에 커플링되는, 장치.
조항 25. 조항 24에 있어서, 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치.
조항 26. 조항 23 내지 조항 25 중 임의의 조항에 있어서, 복수의 압축성 콘택들의 각각은: PCB에 매립되고 솔더 레지스트에 의해 덮이는 압축성 패드를 더 포함하며, 압축성 패드는 연관된 히트 싱크 인터커넥트에 커플링되는, 장치.
조항 27. 조항 26에 있어서, 압축성 패드는 다공성 전도성 재료를 포함하는, 장치.
조항 28. 조항 27에 있어서, 다공성 전도성 재료는 적어도 4%의 다공성을 갖는, 장치.
조항 29. 조항 28에 있어서, 다공성은 5% 내지 40% 범위인, 장치.
조항 30. 조항 24 내지 29 중 임의의 조항에 있어서, 압축성 패드는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 장치.
조항 31. 장치를 제조하기 위한 방법으로서, 패키지 기판의 후면 상에 고전력 다이를 실장하는 단계; 고전력 다이의 후면 상에 열 전달층을 디포짓하는 단계; 및 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트들을 형성하는 단계를 포함하며, 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 열 전달층에 직접적으로 커플링되는, 방법.
조항 32. 조항 31에 있어서, 고전력 다이의 주변부 주위에 배치되는 복수의 신호 인터커넥트들을 형성하는 단계를 더 포함하며, 복수의 히트 싱크 인터커넥트들은 복수의 신호 인터커넥트들 내부에 위치되는, 방법.
조항 33. 조항 31 내지 조항 32 중 임의의 조항에 있어서, 복수의 히트 싱크 인터커넥트들의 각각을 형성하는 것은: 금속 필라를 형성하는 것; 압축성 패드를 형성하는 것; 및 금속 필라에 커플링되는 솔더 부분을 형성하는 것을 포함하는, 방법.
조항 34. 조항 33에 있어서, 고전력 다이, 열 전달층, 및 복수의 히트 싱크 인터커넥트들의 각각의 일부분을 몰드 화합물에 캡슐화하는 단계를 더 포함하는, 방법.
조항 35. 조항 33 내지 조항 34 중 임의의 조항에 있어서, 열 전달 층의 일부분, 및 고전력 다이를 몰드 컴파운드에 캡슐화하는 단계를 더 포함하며, 열 전달층의 후면 및 복수의 히트 싱크 인터커넥트들은 몰드 컴파운드로부터 노출되는, 방법.
조항 36. 조항 33 내지 조항 35 중 임의의 조항에 있어서, 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 방법.
조항 37. 조항 33 내지 조항 36 중 임의의 조항에 있어서, 압축성 패드는 금속 필라의 직경을 넘어 연장되는, 방법.
조항 38. 조항 31 내지 조항 37 중 임의의 조항에 있어서, 복수의 히트 싱크 인터커넥트들의 각각을 형성하는 것은: 압축성 금속 필라를 형성하는 것; 및 압축성 금속 필라 상에 솔더 부분을 디포짓하는 것을 포함하는, 방법.
조항 39. 조항 38에 있어서, 압축성 금속 필라는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 방법.
조항 40. 조항 31 내지 조항 39 중 임의의 조항에 있어서, 열 전달층의 후면을 솔더 레지스트로 덮는 단계; 및 솔더 레지스트 내의 개구들에서 복수의 히트 싱크 인터커넥트들을 형성하는 단계를 더 포함하는, 방법.
조항 41. 조항 40에 있어서, 복수의 압축성 콘택들을 갖는 인쇄 회로 기판(PCB)을 복수의 히트 싱크 인터커넥트들을 통해 고전력 다이에 커플링시키는 단계를 더 포함하는, 방법.
조항 42. 조항 41에 있어서, 복수의 압축성 콘택들의 각각을 형성하는 것은: PCB 및 금속 필라에 커플링되는 압축성 패드를 형성하는 것을 포함하며, 금속 필라는 연관된 히트 싱크 인터커넥트에 커플링되는, 방법.
조항 43. 조항 42에 있어서, 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 방법.
조항 44. 조항 41 내지 조항 43 중 임의의 조항에 있어서, 복수의 압축성 콘택들의 각각을 형성하는 것은: PCB에 매립된 압축성 패드를 형성하는 것; 솔더 레지스트에 의해 압축성 패드를 덮는 것; 및 솔더 레지스트에 개구를 형성하는 것을 포함하며, 압축성 패드는 솔더 레지스트 내의 개구를 통해 연관된 히트 싱크 인터커넥트에 커플링되는, 방법.
조항 45. 조항 44에 있어서, 압축성 패드는 다공성 전도성 재료를 포함하는, 방법.
본 설명 또는 청구항들에 개시된 방법들, 시스템들, 및 장치는 개시된 방법들의 각각의 액션들 및/또는 기능성들을 수행하기 위한 수단을 포함하는 디바이스에 의해 구현될 수 있음이 더욱이 유의되어야 한다.
또한, 일부 예들에서, 개개의 액션은 복수의 서브액션들로 세분되거나 복수의 서브액션들을 포함할 수 있다. 그러한 서브액션들은 개개의 액션의 개시에서 포함되고 개개의 액션의 개시의 부분일 수 있다.
전술한 개시는 본 개시의 예시적인 예들을 나타내지만, 첨부된 청구항들에 의해 정의된 바와 같은 본 개시의 범위로부터 일탈함없이 다양한 변경들 및 수정들이 이루어질 수 있음을 유의해야 한다. 본 명세서에서 설명된 본 개시의 예들에 따른 방법 청구항들의 기능들 및/또는 액션들이 임의의 특정 순서로 수행될 필요는 없다. 추가적으로, 잘 알려진 엘리먼트들은 본 명세서에서 개시된 양태들 및 예들의 관련 세부사항들을 모호하게 하지 않도록 상세히 설명되지 않거나 또는 생략될 수도 있다. 더욱이, 본 개시의 엘리먼트들이 단수로 설명되거나 또는 청구될 수도 있지만, 단수로의 제한이 명시적으로 언급되지 않는 한, 복수가 고려된다.

Claims (45)

  1. 장치로서,
    패키지 기판의 후면 상에 실장되는 고전력 다이;
    상기 고전력 다이의 후면 상에 배치되는 열 전달층; 및
    상기 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트들을 포함하며, 상기 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 상기 열 전달층에 직접적으로 커플링되는, 장치.
  2. 제 1 항에 있어서,
    상기 고전력 다이는 음향파 다이 또는 전력 증폭기인, 장치.
  3. 제 1 항에 있어서,
    상기 패키지 기판 내에 배치되는 히트 스프레더를 더 포함하며, 상기 히트 스프레더는 상기 고전력 다이의 복수의 전면 콘택들에 커플링되는, 장치.
  4. 제 3 항에 있어서,
    상기 히트 스프레더는 상기 패키지 기판의 복수의 금속 층들을 포함하는, 장치.
  5. 제 3 항에 있어서,
    상기 히트 스프레더는 상기 복수의 히트 싱크 인터커넥트들, 또는 접지에 커플링된 복수의 신호 인터커넥트들에 커플링되는, 장치.
  6. 제 1 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들은 접지에 커플링되는, 장치.
  7. 제 1 항에 있어서,
    상기 고전력 다이는:
    상기 열 전달층으로부터 상기 고전력 다이 내로 연장되는 복수의 히트 싱크 비아들을 더 포함하는, 장치.
  8. 제 1 항에 있어서,
    상기 패키지 기판의 전면에 커플링되는 적어도 하나의 다른 다이 또는 표면 실장 디바이스를 더 포함하며, 상기 적어도 하나의 다른 다이 또는 표면 실장 디바이스는 상기 패키지 기판을 통해 상기 고전력 다이에 전기적으로 커플링되는, 장치.
  9. 제 1 항에 있어서,
    상기 고전력 다이는 적어도 0.25 와트의 전력 소산 정격을 갖는, 장치.
  10. 제 1 항에 있어서,
    상기 장치는, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 모바일 디바이스, 모바일 폰, 스마트폰, 퍼스널 디지털 어시스턴트, 고정 위치 단말, 태블릿 컴퓨터, 컴퓨터, 웨어러블 디바이스, 사물 인터넷(IoT) 디바이스, 랩톱 컴퓨터, 서버, 액세스 포인트, 기지국, 소형 셀 디바이스 및 자동차 내 디바이스로 이루어진 그룹으로부터 선택되는, 장치.
  11. 제 1 항에 있어서,
    상기 고전력 다이의 주변부 주위에 배치되는 복수의 신호 인터커넥트들을 더 포함하며, 상기 복수의 히트 싱크 인터커넥트들은 상기 복수의 신호 인터커넥트들 내부에 위치되는, 장치.
  12. 제 1 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들의 각각은:
    금속 필라;
    압축성 패드; 및
    금속 필라에 커플링되는 솔더 부분
    을 포함하는, 장치.
  13. 제 12 항에 있어서,
    상기 금속 필라는 구리인, 장치.
  14. 제 12 항에 있어서,
    상기 고전력 다이, 상기 열 전달층, 및 상기 복수의 히트 싱크 인터커넥트들의 각각의 일부분을 캡슐화하도록 구성된 몰드 컴파운드를 더 포함하는, 장치.
  15. 제 12 항에 있어서,
    상기 고전력 다이, 및 상기 열 전달 층의 일부분을 캡슐화하도록 구성된 몰드 컴파운드를 더 포함하며,
    상기 열 전달층의 후면 및 상기 복수의 히트 싱크 인터커넥트들은 상기 몰드 컴파운드로부터 노출되는, 장치.
  16. 제 12 항에 있어서,
    상기 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치.
  17. 제 12 항에 있어서,
    상기 압축성 패드는 상기 금속 필라의 직경을 넘어 연장되는, 장치.
  18. 제 1 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들의 각각은:
    압축성 금속 필라; 및
    상기 압축성 금속 필라에 커플링되는 솔더 부분
    을 포함하는, 장치.
  19. 제 18 항에 있어서,
    상기 압축성 금속 필라는 적어도 4%의 다공성을 갖는 다공성 금속을 포함하는, 장치.
  20. 제 19 항에 있어서,
    상기 다공성은 5% 내지 40% 범위인, 장치.
  21. 제 18 항에 있어서,
    상기 압축성 금속 필라는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 장치.
  22. 제 1 항에 있어서,
    상기 열 전달층의 후면의 적어도 일부분은 솔더 레지스트에 의해 덮이고, 상기 복수의 히트 싱크 인터커넥트들은 상기 솔더 레지스트 내의 개구들을 통해 연장되는, 장치.
  23. 제 22 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들을 통해 상기 고전력 다이에 커플링되는 복수의 압축성 콘택들을 갖는 인쇄 회로 기판(PCB)을 더 포함하는, 장치.
  24. 제 23 항에 있어서,
    상기 복수의 압축성 콘택들의 각각은:
    상기 PCB 및 금속 필라에 커플링되는 압축성 패드를 더 포함하며, 상기 금속 필라는 연관된 히트 싱크 인터커넥트에 커플링되는, 장치.
  25. 제 24 항에 있어서,
    상기 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치.
  26. 제 23 항에 있어서,
    상기 복수의 압축성 콘택들의 각각은:
    상기 PCB에 매립되고 솔더 레지스트에 의해 덮이는 압축성 패드를 더 포함하며, 상기 압축성 패드는 연관된 히트 싱크 인터커넥트에 커플링되는, 장치.
  27. 제 26 항에 있어서,
    상기 압축성 패드는 다공성 전도성 재료를 포함하는, 장치.
  28. 제 27 항에 있어서,
    상기 다공성 전도성 재료는 적어도 4%의 다공성을 갖는, 장치.
  29. 제 28 항에 있어서,
    상기 다공성은 5% 내지 40% 범위인, 장치.
  30. 제 24 항에 있어서,
    상기 압축성 패드는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 장치.
  31. 장치를 제조하기 위한 방법으로서,
    패키지 기판의 후면 상에 고전력 다이를 실장하는 단계;
    상기 고전력 다이의 후면 상에 열 전달층을 디포짓하는 단계; 및
    상기 열 전달층에 커플링되는 복수의 히트 싱크 인터커넥트들을 형성하는 단계를 포함하며, 상기 복수의 히트 싱크 인터커넥트들의 각각은 수직 배향으로 상기 열 전달층에 직접적으로 커플링되는, 장치를 제조하기 위한 방법.
  32. 제 31 항에 있어서,
    상기 고전력 다이의 주변부 주위에 배치되는 복수의 신호 인터커넥트들을 형성하는 단계를 더 포함하며, 상기 복수의 히트 싱크 인터커넥트들은 상기 복수의 신호 인터커넥트들 내부에 위치되는, 장치를 제조하기 위한 방법.
  33. 제 31 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들의 각각을 형성하는 것은:
    금속 필라를 형성하는 것;
    압축성 패드를 형성하는 것; 및
    금속 필라에 커플링되는 솔더 부분을 형성하는 것
    을 포함하는, 장치를 제조하기 위한 방법.
  34. 제 33 항에 있어서,
    상기 고전력 다이, 상기 열 전달층, 및 상기 복수의 히트 싱크 인터커넥트들의 각각의 일부분을 몰드 화합물에 캡슐화하는 단계를 더 포함하는, 장치를 제조하기 위한 방법.
  35. 제 33 항에 있어서,
    상기 열 전달 층의 일부분, 및 상기 고전력 다이를 몰드 컴파운드에 캡슐화하는 단계를 더 포함하며,
    상기 열 전달층의 후면 및 상기 복수의 히트 싱크 인터커넥트들은 상기 몰드 컴파운드로부터 노출되는, 장치를 제조하기 위한 방법.
  36. 제 33 항에 있어서,
    상기 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치를 제조하기 위한 방법.
  37. 제 33 항에 있어서,
    상기 압축성 패드는 상기 금속 필라의 직경을 넘어 연장되는, 장치를 제조하기 위한 방법.
  38. 제 31 항에 있어서,
    상기 복수의 히트 싱크 인터커넥트들의 각각을 형성하는 것은:
    압축성 금속 필라를 형성하는 것; 및
    상기 압축성 금속 필라 상에 솔더 부분을 디포짓하는 것
    을 포함하는, 장치를 제조하기 위한 방법.
  39. 제 38 항에 있어서,
    상기 압축성 금속 필라는 구리 나노 페이스트 또는 과도 액상 소결 페이스트를 포함하는, 장치를 제조하기 위한 방법.
  40. 제 31 항에 있어서,
    상기 열 전달층의 후면을 솔더 레지스트로 덮는 단계; 및
    상기 솔더 레지스트 내의 개구들에서 상기 복수의 히트 싱크 인터커넥트들을 형성하는 단계를 더 포함하는, 장치를 제조하기 위한 방법.
  41. 제 40 항에 있어서,
    복수의 압축성 콘택들을 갖는 인쇄 회로 기판(PCB)을 상기 복수의 히트 싱크 인터커넥트들을 통해 상기 고전력 다이에 커플링시키는 단계를 더 포함하는, 장치를 제조하기 위한 방법.
  42. 제 41 항에 있어서,
    상기 복수의 압축성 콘택들의 각각을 형성하는 것은:
    상기 PCB 및 금속 필라에 커플링되는 압축성 패드를 형성하는 것을 포함하며, 상기 금속 필라는 연관된 히트 싱크 인터커넥트에 커플링되는, 장치를 제조하기 위한 방법.
  43. 제 42 항에 있어서,
    상기 압축성 패드는 금속으로 둘러싸인 폴리머 패드를 포함하는, 장치를 제조하기 위한 방법.
  44. 제 41 항에 있어서,
    상기 복수의 압축성 콘택들의 각각을 형성하는 것은:
    상기 PCB에 매립된 압축성 패드를 형성하는 것;
    솔더 레지스트에 의해 상기 압축성 패드를 덮는 것; 및
    상기 솔더 레지스트에 개구를 형성하는 것
    을 포함하며, 상기 압축성 패드는 상기 솔더 레지스트 내의 상기 개구를 통해 연관된 히트 싱크 인터커넥트에 커플링되는, 장치를 제조하기 위한 방법.
  45. 제 44 항에 있어서,
    상기 압축성 패드는 다공성 전도성 재료를 포함하는, 장치를 제조하기 위한 방법.
KR1020237037471A 2021-05-06 2022-04-06 수직 히트 핀을 갖는 고전력 다이 히트 싱크 KR20240006529A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US17/313,412 2021-05-06
US17/313,380 US11948853B2 (en) 2021-05-06 2021-05-06 High-power die heat sink
US17/313,380 2021-05-06
US17/313,412 US11929299B2 (en) 2021-05-06 2021-05-06 High-power die heat sink with vertical heat path
PCT/US2022/071577 WO2022236216A1 (en) 2021-05-06 2022-04-06 High power die heat sink with vertical heat pin

Publications (1)

Publication Number Publication Date
KR20240006529A true KR20240006529A (ko) 2024-01-15

Family

ID=81449075

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237037470A KR20240006528A (ko) 2021-05-06 2022-04-06 수직 열 경로를 갖는 고전력 다이 히트 싱크
KR1020237037471A KR20240006529A (ko) 2021-05-06 2022-04-06 수직 히트 핀을 갖는 고전력 다이 히트 싱크

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237037470A KR20240006528A (ko) 2021-05-06 2022-04-06 수직 열 경로를 갖는 고전력 다이 히트 싱크

Country Status (5)

Country Link
EP (2) EP4334974A1 (ko)
KR (2) KR20240006528A (ko)
BR (2) BR112023022547A2 (ko)
TW (2) TW202247377A (ko)
WO (2) WO2022236216A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004040414B4 (de) * 2004-08-19 2006-08-31 Infineon Technologies Ag Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
CN1992246A (zh) * 2005-12-29 2007-07-04 财团法人工业技术研究院 复合凸块
US10916488B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US10867879B2 (en) * 2018-09-28 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Also Published As

Publication number Publication date
BR112023022565A2 (pt) 2024-01-02
KR20240006528A (ko) 2024-01-15
EP4334974A1 (en) 2024-03-13
TW202247377A (zh) 2022-12-01
WO2022236216A1 (en) 2022-11-10
EP4334973A1 (en) 2024-03-13
BR112023022547A2 (pt) 2024-02-27
TW202245173A (zh) 2022-11-16
WO2022236215A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
US20210313276A1 (en) Semiconductor package and antenna module comprising the same
US10867882B2 (en) Semiconductor package, semiconductor device and method for packaging semiconductor device
US20070170583A1 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
CN113725170A (zh) 芯片封装结构以及制作方法、电子设备
CN116547865A (zh) 天线模块
US11948853B2 (en) High-power die heat sink
US11929299B2 (en) High-power die heat sink with vertical heat path
KR20240006529A (ko) 수직 히트 핀을 갖는 고전력 다이 히트 싱크
WO2021035233A1 (en) Electrodeless passive embedded substrate
US20240088081A1 (en) Die package with sealed die enclosures
US12046530B2 (en) Thermal bridge interposer structure
US11594491B2 (en) Multi-die interconnect
US20240274516A1 (en) Interposer with solder resist posts
US12021063B2 (en) Circular bond finger pad
US20230121565A1 (en) Backend and acoustic process integration for high-q filter
EP4454010A1 (en) Thermal bridge interposer structure
WO2022103539A1 (en) Mixed pad size and pad design