KR20230135540A - 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 - Google Patents

저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 Download PDF

Info

Publication number
KR20230135540A
KR20230135540A KR1020230034769A KR20230034769A KR20230135540A KR 20230135540 A KR20230135540 A KR 20230135540A KR 1020230034769 A KR1020230034769 A KR 1020230034769A KR 20230034769 A KR20230034769 A KR 20230034769A KR 20230135540 A KR20230135540 A KR 20230135540A
Authority
KR
South Korea
Prior art keywords
deposition
film
formula
thickness
low
Prior art date
Application number
KR1020230034769A
Other languages
English (en)
Inventor
이승현
정재선
조덕현
천기준
남지현
연창봉
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Publication of KR20230135540A publication Critical patent/KR20230135540A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
    • C07C69/00—Esters of carboxylic acids; Esters of carbonic or haloformic acids
    • C07C69/96—Esters of carbonic or haloformic acids
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자에 관한 것으로, 소정 구조의 증착 화합물의 장시간 주입, 확산 및 분포를 개선하여 저온에서 증착막을 형성하는 경우에도 증착막의 불균일도가 개선되는 효과가 있다.

Description

저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자{LOW TEMPERATURE DEPOSITION RATE REDUCING AGENT, METHOD FOR PREPARING DEPOSITION FILM USING THE SAME, SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE PREPARED THEREFROM}
본 발명은 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법 및 이로부터 제조된 반도체 기판 및 반도체 소자에 관한 것으로, 보다 상세하게는 소정 구조의 증착 화합물의 장시간 주입, 확산 및 분포를 개선하여 저온에서 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 증착 사이클당 증착 두께와 성장률, 불균일도 등을 개선시킬 수 있는 증착속도 저감제, 이를 이용한 증착막 형성 방법 및 이로부터 제조된 반도체 기판에 관한 것이다.
메모리 및 비메모리 반도체 소자의 집적도 향상으로 인해 기판을 2층 이상 다층으로 제작하고 있다.
상기 다층막의 하부에 위치한 막의 산화를 방지하도록 저온 증착 산화막 형성 공정을 필요로 한다.
상기 산화막으로는 산화실리콘막, 산화티탄막, 산화하프늄막, 산화지르코늄막, 산화텅스텐막, 산화알루미늄막, 산화니오븀막, 산화란탄막, 산화세륨막, 산화바나듐막, 산화게르마늄막, 산화주석막, 산화스트론튬막, 산화바륨막 또는 산화탈루륨막 등이 있다.
특히, 산화알루미늄의 경우 대상 기재가 갖는 표면반응 특성으로 인해 저온 증착 산화막 형성 공정시 증착속도 제어를 위해 성장 억제제를 공정에 반영하여도 높은 증착 속도 저감율을 제공하기 어렵다.
이러한 문제점을 극복한 저온 증착 산화막 형성 공정에 대한 개발이 필요하다.
한국공개특허 제10-2017-0093342호
상기와 같은 종래기술의 문제점을 해결하고자, 본 발명은 저온 증착속도 저감제의 주입, 확산, 분포를 개선하여 저온에서 증착막을 형성하는 경우에도 단차 피복성(step coverage), 증착막의 증착 사이클당 증착 두께와 성장률, 두께 불균일도 등을 크게 개선시킬 수 있는 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법 및 이로부터 제조된 반도체 기판을 제공하는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명된 본 발명에 의하여 모두 달성될 수 있다.
상기의 목적을 달성하기 위하여, 하기 화학식 1 내지 4
[화학식 1]
(상기 화학식 1에서, A 및 B는 독립적으로 -OR1 또는 -SR2이고, 여기서 R1 및 R2는 서로 독립적으로 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; -CH2-O-CH3, -CH2CH2-O-CH3, -CH2-O-CH2CH3, -CH2CH2-O-CH2CH3, -CH2-O-CH2CH2CH3, 및 -CH2CH2-O-CH2CH2CH3로부터 선택된다.)
[화학식 2]
[화학식 3]
[화학식 4]
(상기 화학식 2 내지 4에서, A', A”, A”', B', B” 및 B”'는 독립적으로 O(산소) 및 S(황)로부터 선택되고, R1'은 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 및 탄소수 1 내지 5의 알콕시기로부터 선택되고, R2' 내지 R6'은 독립적으로 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 탄소수 1 내지 5의 알콕시기; 및 결합(단, 서로 인접한 두 개의 기가 결합으로 선택되어야 하며, 고리 내 이중결합을 형성한다)으로부터 선택된다.)로 표시되는 화합물 중에서 선택된 1종 이상의 화합물; 및 비활성기체 캐리어;를 포함하는 저온 증착속도 저감제를 제공한다.
상기 화학식 1로 표시되는 화합물은 하기 화학식 1-1 내지 1-4로 표시되는 화합물 중에서 1종 이상 선택될 수 있다.
[화학식 1-1]
[화학식 1-2]
[화학식 1-3]
[화학식 1-4]
상기 화학식 3으로 표시되는 화합물은 하기 화학식 3-1 내지 3-5로 표시되는 화합물 중에서 1종 이상 선택될 수 있다.
[화학식 3-1]
[화학식 3-2]
[화학식 3-3]
[화학식 3-4]
[화학식 3-5]
상기 저온 증착속도 저감제는 산화실리콘막, 산화티탄막, 산화하프늄막, 산화지르코늄막, 산화텅스텐막, 산화알루미늄막, 산화니오븀막, 산화란탄막, 산화세륨막, 산화바나듐막, 산화게르마늄막, 산화주석막, 산화스트론튬막, 산화바륨막 또는 산화탈루륨막 형성에 사용될 수 있다.
상기 비활성기체 캐리어의 혼합량(sccm)은 상기 화학식 1로 표시되는 화합물의 증착 챔버 내 총 주입량(mg) 기준으로 10 sccm/mg 이하일 수 있다.
상기 비활성기체 캐리어는 아르곤, 네온 또는 이들과 질소의 혼합물일 수 있다.
본 발명은 상기 저온 증착속도 저감제로 증착 챔버 내에서 기판의 표면을 처리하는 단계; 및 상기 처리된 기판에 금속 전구체 화합물과 증착막 형성용 반응 가스를 증착 챔버 내로 순차 주입하여 로딩(loading)된 기판 표면에 증착막을 형성하는 단계;를 포함하고, 상기 기판의 표면을 처리하는 단계, 기판 표면에 증착막을 형성하는 단계 또는 이들 모두는 단계 전, 단계 후 또는 단계 전후에 불활성기체를 사용한 퍼징 공정을 수행하는 것을 특징으로 하는 증착막 형성 방법을 제공한다.
상기 저온 증착속도 저감제의 증착 챔버 내 주입량은, 증착 챔버 내 부피가 10L 일 때를 기준으로, 10 mg/s 이상의 유량일 수 있다.
상기 기판 표면 처리 단계는 상기 저온 증착속도 저감제와 비활성기체 캐리어를 챔버 내에 로딩(loading)된 기판에 20 내지 800 ℃ 하에 주입하여 수행될 수 있다.
상기 증착막 형성 방법은 400 ℃ 미만에서 수행할 수 있다.
본 기재에서 달리 특정하지 않는 한, 저온은 전술한 400 ℃ 미만의 온도 조건을 지칭한다.
상기 저온 증착속도 저감제와 금속 전구체 화합물은 액상물질전달 (LDS, liquid delivery system) 방식 또는 기화물질전달(VFC, vapor flow control) 방식으로 챔버 내로 이송될 수 있다.
상기 챔버는 ALD 챔버, CVD 챔버, PEALD 챔버 또는 PECVD 챔버일 수 있다.
상기 기판 표면 처리 단계는 상기 저온 증착속도 저감제와 비활성기체 캐리어를 챔버 내에 로딩(loading)된 기판에 20 내지 800 ℃ 하에 주입하여 수행될 수 있다.
본 기재에서 달리 특정하지 않는 한, 저온은 전술한 400 ℃ 미만을 지칭한다.
상기 반응 가스는 O2, O3, N2O, NO2, H2O, 또는 O2 플라즈마를 포함할 수 있다.
상기 각 단계에서 챔버 내부로 투입되는 퍼지 가스의 양은 투입된 증착속도 저감제 또는 전구체 화합물의 부피를 기준으로 10 내지 100,000배일 수 있다.
상기 챔버 내 로딩된 기판은 100 내지 800 ℃로 가열될 수 있다.
상기 증착속도 저감제와 상기 전구체 화합물의 챔버 내 주입량(mg/cycle) 비는 1 : 1 내지 1 : 20일 수 있다.
상기 증착막은 하기 수학식 2로 계산된 불균일도(% in wafer)가 5.5 % 이하일 수 있다.
[수학식 2]
불균일도% = [{(최고 두께-최소 두께)/2}/평균 두께]×100
(상기 수학식 2에서, 최고 두께와 최소 두께는 엘립소미터 장비로 측정한 증착막의 두께 중에서 각각 선정하며, 도2와 같이, 증착막의 두께는 300mm 웨이퍼를 6*6㎠ 크기로 13 영역으로 나눠 바둑판식으로 구분하여, 해당 영역의 정중앙부 두께를 각기 측정한 것이고, 평균 두께(nm)는 상기 측정한 13영역에서 측정된 두께의 평균값을 계산하여 사용한다.)
상기 증착막은 증착 사이클당 증착 두께가 0.7 내지 1.7 Å/cycle 일 수 있다.
상기 증착막은 증착 사이클당 증착막 성장 저감률이 20 내지 60 %일 수 있다.
상기 증착막 형성 방법은 2층 또는 3층 이상의 다층 구조의 증착막을 형성하는 증착막 형성 방법일 수 있다.
상기 증착막은 Al, Si, Ti, V, Co, Ni, Cu, Zn, Ga, Ge, Se, Zr, Nb, Mo, Ru, Rh, In, Sn, Sb, Te, Hf, Ta, W, Re, Os, Ir, La, Ce, Sr, Ba 및 Nd로 이루어지는 그룹으로부터 1종 이상 선택된 금속이 1층 또는 2층 이상 적층된 증착막일 수 있다.
본 발명은 상기 증착막 형성 방법으로 제조된 증착막을 포함함을 특징으로 하는 반도체 부품을 제공한다.
상기 증착막은 확산방지막, 에칭정지막, 전극막, 유전막, 게이트절연막, 블럭증착막 또는 차지트랩 용도일 수 있다.
상기 반도체 부품은 반도체 기판 또는 반도체 소자를 포함할 수 있다.
또한, 본 발명은 전술한 증착막 형성 방법으로 제조된 증착막을 포함함을 특징으로 하는 반도체 기판을 제공한다.
또한, 본 발명은 전술한 반도체 기판을 포함하는 반도체 소자를 제공한다.
상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around), 또는 3D NAND 플래시메모리일 수 있다.
본 발명에 따르면, 기판 표면에 흡착을 효과적으로 차폐하여 증착막의 증착 사이클당 증착 두께와 성장률을 적절히 낮추어 저온에서 증착막을 형성하는 경우에도 불균일도를 감소시키는 저온 증착속도 저감제를 제공하는 효과가 있다.
또한 증착막 형성시 공정 부산물이 감소되고 단차 피복성과 증착막 밀도를 개선시킬 수 있고, 나아가 이를 이용한 증착막 형성 방법 및 이로부터 제조된 반도체 기판을 제공하는 효과가 있다.
도 1은 본 발명의 증착속도 저감제를 사용하여 증착된 실시예 1 내지 3의 증착막과, 증착속도 저감제를 사이클당 적절한 범위를 벗어나 사용하여 증착된 추가 비교예 1의 증착막에서 증착 사이클당 증착막 성장 저감률 변화를 살펴본 그래프이다.
도 2는 본 발명의 증착속도 저감제를 사용하여 증착된 실시예 1 내지 3의 증착막과, 증착속도 저감제를 사이클당 적절한 범위를 벗어나 사용하여 증착된 추가 비교예 1의 증착막에서 불균일도 변화를 살펴본 그래프이다.
도 3은 본 발명의 증착속도 저감제를 사용하여 증착된 실시예 1 내지 3의 Al2O3 증착막의 지형도와, 종래 기술에 따라 증착속도 저감제를 사용하지 않고 증착된 비교예 1의 Al2O3 증착막 지형도, 그리고 증착속도 저감제를 사이클당 적절한 범위를 벗어나 사용하여 증착된 추가 비교예 1의 Al2O3 증착막 지형도를 나타낸 도면이다.
이하 본 기재의 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법 및 이로부터 제조된 반도체 기판을 상세하게 설명한다.
본 기재에서 용어 “증착속도 저감”은 달리 특정하지 않는 한, 달리 특정하지 않는 한, 400 ℃ 미만의 저온 증착 공정으로 증착막을 원자층 장비를 사용하여 형성할 경우 불량한 증착속도를 저감시키는 것을 의미한다.
상기 증착속도는 증착막 성장률 감소율로 확인될 수 있다.
본 기재에서 용어 “증착막 성장률 감소율”은 하기 도 1에서 보듯이, 엘립소미터를 사용하여 1장의 기판 내의 13곳에서 측정된 최대, 최소 두께로부터 고려된 증착막의 두께 불균일도를 의미할 수 있다.
상기 증착막 성장률 감소율은 달리 특정하지 않는 한, 하기 수학식 1을 사용하여 계산될 수 있다.
[수학식 1]
증착막 성장 저감률 = [{(DRi)-(DRf)}/(DRi)]×100
(상기 식에서, DR (Deposition rate, Å/cycle)은 증착막이 증착되는 속도이다. 전구체와 반응물로 형성되는 증착막 증착에 있어서, DRi (initial deposition rate)은 증착 속도 저감제를 투입하지 않고 형성된 증착막의 증착속도이다. DRf (final deposition rate)은 상기 같은 공정을 진행할 때 증착속도 저감제를 투입하며 형성된 증착막의 증착속도이다. 여기서 증착속도(DR)은 엘립소미터 장비를 사용하여 3 내지 30 nm 두께의 증착막을 상온, 상압 조건에서 측정된 값으로, Å/cycle 단위를 사용한다.)
본 발명자들은 챔버 내부에 로딩된 기판에 증착막을 형성하기 위한 전구체 화합물이 반응하는 반응면의 흡착 속도를 저감할 증착속도 저감제로서 소정 구조의 화합물을 비활성기체 캐리어와 함께 사용하여 주입, 확산, 분포를 개선하여 증착막의 증착 사이클당 증착 두께와 성장률이 크게 낮아져서 복잡한 구조의 기판에 저온 하에 적용하더라도 증착막의 불균일성 저감을 확보하여 단차 커버리지가 크게 향상되는 것을 확인하였다. 이를 토대로 증착속도 저감제에 대한 연구에 매진하여 본 발명을 완성하게 되었다.
본 발명의 저온 증착속도 저감제는 하기 화학식 1 내지 4로 표시되는 화합물 중에서 선택된 1종 이상을 포함할 수 있고, 이와 같은 경우 불균일도가 5.5 % 이하인 증착막을 제공하는 효과가 있다.
[화학식 1]
상기 화학식 1에서, A 및 B는 독립적으로 -OR1 또는 -SR2이고, 여기서 R1 및 R2는 서로 독립적으로 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; -CH2-O-CH3, -CH2CH2-O-CH3, -CH2-O-CH2CH3, -CH2CH2-O-CH2CH3, -CH2-O-CH2CH2CH3, 및 -CH2CH2-O-CH2CH2CH3로부터 선택될 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 이점이 있다.
[화학식 2]
상기 화학식 2에서, A 및 B는 독립적으로 O 및 S로부터 선택되고, R'은 독립적으로 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 및 탄소수 1 내지 5의 알콕시기;로부터 선택되고, 고리는 알킬 또는 알켄으로 이루어질 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 이점이 있다.
[화학식 3]
상기 화학식 3에서, A 및 B는 독립적으로 O 및 S로부터 선택되고, R'은 독립적으로 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 및 탄소수 1 내지 5의 알콕시기;로부터 선택되고, 고리는 알킬 또는 알켄으로 이루어질 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 이점이 있다.
[화학식 4]
상기 화학식 4에서, A 및 B는 독립적으로 O 및 S로부터 선택되고, R'은 독립적으로 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 및 탄소수 1 내지 5의 알콕시기;로부터 선택되고, 고리는 알킬 또는 알켄으로 이루어질 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 이점이 있다.
상기 화학식 1 내지 4로 표시되는 화합물은 바람직하게 상온(22℃)에서 액체이고, 밀도가 0.8 내지 2.5 g/cm3 또는 0.8 내지 1.5 g/cm3이며, 증기압(20℃)이 0.1 내지 300 mmHg 또는 1 내지 300 mmHg일 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 이점이 있다.
보다 바람직하게는, 상기 화학식 1 내지 4로 표시되는 화합물은 밀도가 0.75 내지 2.0 g/cm3 또는 0.8 내지 1.3 g/cm3이며, 증기압(20℃)이 1 내지 260 mmHg일 수 있으며, 이 범위 내에서 차폐 영역을 효과적으로 형성하고, 단차 피복성, 증착막의 두께 균일성 및 막질 개선이 우수한 효과가 있다.
구체적인 예로, 상기 화학식 1로 표시되는 화합물은 하기 화학식 1-1 내지 1-4로 표시되는 화합물 중에서 1종 이상 선택될 수 있고, 이 경우 증착막을 저온에서 형성 시 증착막 두께와 성장률을 크게 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 개선하는 효과가 우수하다.
[화학식 1-1 내지 1-4]
, ,,
구체적인 예로, 상기 화학식 3으로 표시되는 화합물은 하기 화학식 3-1 내지 3-5로 표시되는 화합물 중에서 1종 이상 선택될 수 있고, 이 경우 증착막을 저온에서 형성 시 증착막 두께와 성장률을 크게 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 개선하는 효과가 우수하다.
[화학식 3-1 내지 3-5]
구체적인 예로, 상기 저온 증착속도 저감제는 하기 화학식 1-1 내지 1-4, 하기 화학식 3-1 내지 3-5로 표시되는 화합물 중에서 1종 이상 선택되는 화합물을 포함할 수 있고, 이 경우 증착막을 저온에서 형성 시 증착막 두께와 성장률을 크게 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 개선하는 효과가 우수하다.
[화학식 1-1 내지 1-4]
,,,
[화학식 3-1 내지 3-5]
상기 화학식 1 내지 4로 표시되는 화합물의 증착 챔버 내 주입량은, 증착챔버 내 부피가 10L 일 때를 기준으로, 일례로 10 mg/s 이상의 유량, 구체적인 예로 10 내지 150 mg/s, 바람직하게는 10 내지 100 mg/s 범위 내일 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 크게 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 개선하는 효과가 우수하다.
상기 비활성기체 캐리어의 혼합량(sccm)은 상기 화학식 1 내지 4로 표시되는 화합물의 증착 챔버 내 총 주입량(mg) 기준으로 일례로 10 sccm/mg 이하, 구체적인 예로 1 내지 10 sccm/mg, 바람직하게는 1 내지 8 sccm/mg, 보다 바람직하게는 1 내지 6 sccm/mg , 더욱 바람직하게는 1 내지 5 sccm/mg 범위 내일 수 있으며, 이 경우에 증착막을 저온에서 형성 시 증착막 두께와 성장률을 크게 조절하여, 다층 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 개선하는 효과가 우수하다.
여기서 sccm은 Standard Cubic Centimeter per Minute를 지칭한다.
상기 저온 증착속도 저감제는 일례로 원자층 증착(ALD) 공정에 사용되는 것이며, 바람직하게는 배치형 원자층 증착 장비에 사용될 수 있다. 이 경우에 전구체 화합물의 흡착을 방해하지 않으면서 저온 증착속도 저감제로서 기판의 표면을 효과적으로 보호(protection)하고 공정 부산물을 효과적으로 제거하는 이점이 있다.
상기 저온 증착속도 저감제의 증착 챔버 내 주입량은 주입시간 10초 기준으로 일례로 100 내지 2000 mg, 바람직하게 200 내지 1600 mg, 보다 바람직하게 300 내지 1200 mg이고, 이 범위 내에서 불균일도가 개선되어 단차 피복성 및 경제성이 우수한 이점이 있다.
본 발명의 증착막 형성 방법은 전술한 저온 증착속도 저감제로 기판의 표면을 처리하는 단계; 및 상기 처리된 기판에 전구체 화합물과 반응 가스를 챔버 내로 순차 주입하여 로딩(loading)된 기판 표면에 증착막을 형성하는 단계;를 포함하는 것을 특징으로 하고, 이와 같은 경우 기판에 증착막의 증착 속도를 저감시키고 증착막 성장률을 적절히 낮추어 저온에서 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 두께 불균일도를 크게 개선시키는 효과가 있다.
상기 각 단계는 불활성기체를 사용한 퍼징 공정을 수행할 수 있다.
상기 저온 증착속도 저감제로 기판의 표면을 처리하는 단계는 기판 표면에 저온 증착속도 저감제의 공급 시간(Feeding Time, sec)이 이 사이클당 바람직하게 1초 이상, 보다 바람직하게 2 내지 15초, 더욱 바람직하게 3 내지 15초이고, 이 범위 내에서 증착막 성장률이 낮고 단차 피복성 및 경제성이 우수한 이점이 있다.
본 기재에서 전구체 화합물의 공급 시간(Feeding Time)은 챔버의 부피 15 내지 20 L 기준에서 유량 0.1 내지 500 mg/cycle을 기준으로 하고, 보다 구체적으로는 챔버의 부피 18 L에서 유량 0.8 내지 200 mg/cycle을 기준으로 한다.
상기 증착막 형성 방법은 바람직한 일 실시예로 i)상기 저온 증착속도 저감제를 기화하여 원자층 증착장비 내 (증착) 챔버에 로딩된 기판 표면에 처리하는 단계; ⅱ)상기 챔버 내부를 퍼지 가스로 1차 퍼징하는 단계; ⅲ)전구체 화합물을 기화하여 챔버 내 로딩된 기판 표면에 흡착시키는 단계; ⅳ)상기 챔버 내부를 퍼지 가스로 2차 퍼징하는 단계; v)상기 챔버 내부에 반응 가스를 공급하는 단계; 및 ⅵ)상기 챔버 내부를 퍼지 가스로 3차 퍼징하는 단계를 포함할 수 있다.
이때, 상기 i)단계 내지 ⅵ)단계를 단위 사이클(cycle)로 하여 목적하는 두께의 증착막을 얻을 때까지 상기 사이클을 반복하여 수행할 수 있고, 이와 같이 한 사이클 내에서 본 발명의 저온 증착속도 저감제를 전구체 화합물보다 먼저 투입하여 기판에 흡착시키는 경우, 저온에서 증착하더라도 증착막 성장률이 적절히 낮출 수 있고, 생성되는 공정 부산물이 효과적으로 제거되어 증착막의 비저항이 감소되고 단차 피복성이 크게 향상되는 이점이 있다.
바람직한 또 다른 실시예로, 상기 저온 증착속도 저감제를 챔버 내에 로딩(loading)된 기판에 20 내지 800 ℃ 하에 도포하여 제조될 수 있다.
본 발명의 증착막 형성 방법은 일례로 원자층 증착 장비를 사용하여 저온에서 제공될 수 있고, 이 경우 저온에서 증착막을 증착시키더라도 증착막 성장률을 적절히 감소시킴으로써 공정 부산물이 크게 감소되고 단차 피복성이 크게 향상될 수 있고, 증착막의 결성성이 증가하여 증착막의 비저항이 감소될 수 있으며, 종횡비가 큰 반도체 소자에 적용하더라도 증착막의 두께 균일도가 크게 향상되어 반도체 소자의 신뢰성을 확보하는 이점이 있다.
상기 증착막 형성 방법은 일례로 상기 전구체 화합물을 전구체 화합물의 증착 전 또는 후에 증착시키는 경우, 필요에 따라 단위 사이클을 1 내지 99,999회 반복 수행할 수 있고, 바람직하게는 단위 사이클을 10 내지 10,000회, 보다 바람직하게는 50 내지 5,000회, 보다 더욱 바람직하게는 100 내지 2,000회 반복 수행할 수 있으며, 이 범위 내에서 목적하는 증착막의 두께를 얻으면서 본 발명에서 달성하고자 하는 효과를 충분히 얻을 수 있다.
상기 전구체 화합물은 Al, Si, Ti, V, Co, Ni, Cu, Zn, Ga, Ge, Se, Zr, Nb, Mo, Ru, Rh, In, Sn, Sb, Te, Hf, Ta, W, Re, Os, Ir, La, Ce, Sr, Ba 및 Nd로 이루어지는 그룹으로부터 선택된 1종 이상을 중심 금속원자(M)로 하여, C, N, O, H, X(할로겐), Si(실릴기), Cp(시클로펜타디엔)로 이루어진 리간드를 1종 이상으로 갖는 분자로서 25 ℃에서 증기압이 1 mTorr 내지 100 Torr인 전구체의 경우에, 자연 산화에도 불구하고 전술한 저온 증착속도 저감제에 의한 차폐 영역을 형성하는 효과를 극대화할 수 있다.
상기 리간드는 구체적인 예로 탄소수 1 내지 3의 알킬기일 수 있고, 상기 리간드는 분자 내에 1 내지 3개, 또는 2 내지 3개 포함될 수 있다.
본 발명에서 상기 챔버는 일례로 ALD 챔버, CVD 챔버, PEALD 챔버 또는 PECVD 챔버일 수 있다.
상기 증착막은 산화실리콘막, 산화티탄막, 산화하프늄막, 산화지르코늄막, 산화텅스텐막, 산화알루미늄막, 산화니오븀막, 산화란탄막, 산화세륨막, 산화바나듐막, 산화게르마늄막, 산화주석막 또는 산화탈루륨막, 산화스트론튬막, 산화바륨막일 수 있다.
본 발명에서 상기 증착속도 저감제, 또는 전구체 화합물은 기화하여 주입된 다음 플라즈마 후처리하는 단계를 포함할 수 있고, 이 경우에 증착막의 성장률을 개선하면서 공정 부산물을 줄일 수 있다.
기판 상에 상기 저온 증착속도 저감제를 먼저 흡착시킨 후 상기 전구체 화합물을 흡착시키고 이어서 전구체 화합물을 흡착시키는 경우, 상기 미흡착 저온 증착속도 저감제를 퍼징하는 단계에서 상기 챔버 내부로 투입되는 퍼지 가스의 양은 상기 미흡착 저온 증착속도 저감제를 제거하는 데 충분한 양이면 특별히 제한되지 않으나, 일례로 10 내지 100,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 미흡착 저온 증착속도 저감제를 충분히 제거하여 증착막이 고르게 형성되고 막질의 열화를 방지할 수 있다. 여기서, 상기 퍼지 가스 및 저온 증착속도 저감제의 투입량은 각각 한 사이클을 기준으로 하며, 상기 저온 증착속도 저감제의 부피는 기회된 저온 증착속도 저감제 증기의 부피를 의미한다.
구체적인 일례로, 상기 증착속도 저감제를 주입량을 200 sccm으로 하고, 미흡착 증착속도 저감제를 퍼징하는 단계에서 퍼지 가스를 유량 5000 sccm 으로 하는 경우, 퍼지 가스의 주입량은 증착속도 저감제 주입량의 25배이다.
또한, 상기 미흡착 전구체 화합물을 퍼징하는 단계에서 상기 챔버 내부로 투입되는 퍼지 가스의 양은 상기 미흡착 전구체 화합물을 제거하는 데 충분한 양이면 특별히 제한되지 않으나, 일례로 상기 챔버 내부로 투입된 전구체 화합물의 부피를 기준으로 10 내지 10,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 미흡착 전구체 화합물을 충분히 제거하여 증착막이 고르게 형성되고 막질의 열화를 방지할 수 있다. 여기서, 상기 퍼지 가스 및 전구체 화합물의 투입량은 각각 한 사이클을 기준으로 기준으로 하며, 상기 전구체 화합물의 부피는 기회된 전구체 화합물 증기의 부피를 의미한다.
또한, 상기 반응 가스 공급 단계 직후 수행하는 퍼징 단계에서 상기 챔버 내부로 투입되는 퍼지 가스의 양은 일례로 상기 챔버 내부로 투입된 반응 가스의 부피를 기준으로 10 내지 10,000배일 수 있고, 바람직하게는 50 내지 50,000배, 보다 바람직하게는 100 내지 10,000배일 수 있으며, 이 범위 내에서 원하는 효과를 충분히 얻을 수 있다. 여기서, 상기 퍼지 가스 및 반응 가스의 투입량은 각각 한 사이클을 기준으로 한다.
상기 저온 증착속도 저감제와 금속 전구체 화합물은 바람직하게 액상물질전달 (LDS, liquid delivery system) 방식 또는 기화물질전달(VFC, vapor flow control) 방식으로 원자층 증착 챔버 내로 이송될 수 있다.
상기 챔버 내 로딩된 기판은 일례로 100 내지 650 ℃, 구체적인 예로 150 내지 550 ℃로 가열될 수 있으며, 상기 저온 증착속도 저감제 또는 전구체 화합물은 상기 기판 상에 가열되지 않은 채로 혹은 가열된 상태로 주입될 수 있으며, 증착 효율에 따라 가열되지 않은 채 주입된 다음 증착 공정 도중에 가열 조건을 조절하여도 무방하다. 일례로 100 내지 650 ℃ 하에 1 내지 20초간 기판 상에 주입할 수 있다.
상기 전구체 화합물과 저온 증착속도 저감제의 챔버 내 투입량(mg/cycle) 비는 바람직하게 1:1.5 내지 1:20일 수 있고, 보다 바람직하게 1:2 내지 1:15이며, 더욱 바람직하게 1:2 내지 1:12이고, 보다 더욱 바람직하게 1:2.5 내지 1:10이며, 이 범위 내에서 단차 피복성 향상 효과 및 공정 부산물의 저감 효과가 크다.
상기 증착막 형성 방법은 일례로 400 ℃ 미만, 구체적인 100 내지 350 ℃, 바람직하게는 100 내지 300 ℃, 보다 바람직하게는 100 내지 280 ℃에서 수행할 수 있으며, 이 범위 내에서 증착막의 증착 사이클당 증착막 성장 저감률과 증착 두께의 개선 효과가 크다.
증착막의 증착 사이클당 증착막 성장 저감률(%)가 바람직하게 20 내지 60 %, 보다 바람직하게 30 내지 60 %, 더욱 바람직하게 40 내지 60 %일 수 있으며, 이 범위 내에서 사이클당 증착막 성장률이 적절히 제어되고, 단일 원자층(atomic mono-layer)으로 혹은 이에 가깝게 증착이 이루어져 막질 측면에서 유리한 이점이 있다.
상기 증착 사이클 당 성장 저감률(%)은 증착속도 저감제 투입 전의 성장률과 증착속도 저감제 투입 후 퇴적속도가 저감된 비율을 의미하는 것으로 각각 측정된 A/cycle 값을 사용하여 백분율로 계산하였다.
구체적으로, 제조된 증착막에 대하여 빛의 편광 특성을 이용하여 증착막의 두께나 굴절률과 같은 광학적 특성을 측정할 수 있는 장치인 엘립소미터(Ellipsometer)로 측정한 증착막의 두께를 사이클 횟수로 나누어 1 사이클당 증착되는 증착막의 두께를 계산하여 증착막 성장률 감소율을 계산하였다. 구체적으로 하기 수학식 1을 이용하여 계산하였다.
[수학식 1]
증착막 성장 저감률 = [{(DRi)-(DRf)}/(DRi)]×100
(상기 수학식 1에서, DR (Deposition rate, Å/cycle)은 증착막이 증착되는 속도이다. 전구체와 반응물로 형성되는 증착막 증착에 있어서, DRi (initial deposition rate)은 증착 속도 저감제를 투입하지 않고 형성된 증착막의 증착속도이다. DRf (final deposition rate)은 상기 같은 공정을 진행할 때 증착속도 저감제를 투입하며 형성된 증착막의 증착속도이다. 여기서 증착속도(DR)은 엘립소미터 장비를 사용하여 3 내지 30 nm 두께의 증착막을 상온, 상압 조건에서 측정된 값으로, Å/cycle 단위를 사용한다.)
상기 저온 증착속도 저감제와 상기 전구체 화합물을 사용할 경우, 하기 수학식 2로 계산된 불균일도(% in wafer)가 5.5 % 이하, 구체적인 예로 0.5 내지 5.5 %, 바람직한 예로 1.0 내지 5.3 %, 보다 바람직하게는 1.5 내지 4.3 %일 수 있고, 이 경우에 저온에서 증착막을 형성하는 경우에도 단차 피복성(step coverage) 및 증착막의 증착 사이클당 증착 두께와 성장률, 불균일도 등을 개선시킬 수 있다.
[수학식 2]
불균일도% = [{(최고 두께-최소 두께)/2}/평균 두께]×100
(상기 수학식 2에서, 최고 두께와 최소 두께는 엘립소미터 장비로 측정한 증착막의 두께 중에서 각각 선정하며, 도2와 같이, 증착막의 두께는 300mm 웨이퍼를 6*6㎠ 크기로 13 영역으로 나눠 바둑판식으로 구분하여, 해당 영역의 정중앙부 두께를 각기 측정한 것이고, 평균 두께(nm)는 상기 측정한 13영역에서 측정된 두께의 평균값을 계산하여 사용한다.)
상기 증착막 형성 방법은 증착막의 증착 사이클당 증착 두께(Å/cycle)가 바람직하게 0.8 Å/cycle 이하, 보다 바람직하게 0.3 내지 0.8 Å/cycle, 더욱 바람직하게 0.4 내지 0.8 Å/cycle일 수 있으며, 이 범위 내에서 사이클당 증착막 성장률이 적절히 제어되고, 단일 원자층(atomic mono-layer)으로 혹은 이에 가깝게 증착이 이루어져 막질 측면에서 유리한 이점이 있다.
상기 증착 사이클당 증착 두께(Å/cycle)는 증착속도(DR)은 엘립소미터 장비를 사용하여 3 내지 30 nm 두께의 증착막을 상온, 상압 조건에서 측정한 것일 수 있다.
상기 ALD(원자층 증착공정)은 높은 종횡비가 요구되는 집적회로(IC: Integrated Circuit) 제작에 있어서 매우 유리하며, 특히 자기제한적인 증착막 성장 메커니즘에 의해 우수한 단차 도포성 (conformality), 균일한 피복성 (uniformity) 및 정밀한 두께 제어 등과 같은 이점이 있다.
상기 증착막 형성 방법은 일례로 400 ℃ 미만 범위의 증착 온도에서 실시할 수 있고, 바람직하게는 150 ℃ 이상, 400 ℃ 미만의 증착 온도에서, 보다 바람직하게는 150 내지 350 ℃ 범위의 증착 온도에서 실시하는 것이며, 더욱 바람직하게는 200 내지 300 ℃ 범위의 증착 온도에서 실시하는 것인데, 이 범위 내에서 ALD 공정 특성을 구현하면서 우수한 막질의 증착막으로 성장시키는 효과가 있다
상기 증착막 형성 방법은 일례로 0.01 내지 20 Torr 범위의 증착 압력에서 실시할 수 있고, 바람직하게는 0.1 내지 20 Torr 범위의 증착 압력에서, 보다 바람직하게는 0.1 내지 10 Torr 범위의 증착 압력에서, 가장 바람직하게는 0.3 내지 7 Torr 범위의 증착 압력에서 실시하는 것인데, 이 범위 내에서 균일한 두께의 증착막을 얻는 효과가 있다.
본 기재에서 증착 온도 및 증착 압력은 증착 챔버 내 형성되는 온도 및 압력으로 측정되거나, 증착 챔버 내 기판에 가해지는 온도 및 압력으로 측정될 수 있다.
상기 증착막 형성 방법은 바람직하게 상기 전구체 화합물을 챔버 내에 투입하기 전에 챔버 내 온도를 증착 온도로 승온하는 단계; 및/또는 상기 전구체 화합물을 챔버 내에 투입하기 전에 챔버 내에 비활성 기체를 주입하여 퍼징하는 단계를 포함할 수 있다.
또한, 본 발명은 상기 증착막 제조 방법을 구현할 수 있는 증착막 제조 장치로 일반형 원자층 증착장비, 배치형(퍼니스타입) 원자층 증착장비 등을 사용 조건에 따라 선택 사용할 수 있으며, 일례로, 배치형(퍼니스타입) 원자층 증착장비는 재료를 챔버에 장시간 주입하는 경우 선택할 수 있다.
상기 일반형 원자층 증착장비로는 공간분할형 싱글챔버 시분할형 싱글챔버 등을 사용할 수 있으나, 이에 한정하는 것은 아니다.
전술한 원자층 증착장비는 일례로 ALD 챔버, 전구체 화합물을 기화하는 제1 기화기, 기화된 전구체 화합물을 ALD 챔버 내로 이송하는 제1 이송수단, 증착막 전구체를 기화하는 제2 기화기 및 기화된 증착막 전구체를 ALD 챔버 내로 이송하는 제2 이송수단을 포함할 수 있다. 여기에서 기화기 및 이송수단은 본 발명이 속한 기술분야에서 통상적으로 사용되는 기화기 및 이송수단인 경우 특별히 제한되지 않는다.
구체적인 예로서, 상기 증착막 형성 방법에 대해 설명하면, 먼저 상부에 증착막이 형성될 기판을 원자층 증착이 가능한 증착 챔버 내에 위치시킨다.
상기 기판은 실리콘 기판, 실리콘 옥사이드 등의 반도체 기판을 포함할 수 있다.
상기 기판은 그 상부에 도전층 또는 절연층이 더 형성되어 있을 수 있다.
상기 증착 챔버 내에 위치시킨 기판 상에 증착막을 증착하기 위해서 상술한 저온 증착속도 저감제와, 전구체 화합물 또는 이와 비극성 용매의 혼합물을 각각 준비한다.
이후 준비된 저온 증착속도 저감제를 기화기 내로 주입한 후 증기상으로 변화시켜 증착 챔버로 전달하여 기판 상에 흡착시키고, 퍼징(purging)하여 미흡착된 저온 증착속도 저감제를 제거시킨다.
다음으로, 준비된 전구체 화합물 또는 이와 비극성 용매의 혼합물(증착막 형성용 조성물)을 기화기 내로 주입한 후 증기상으로 변화시켜 증착 챔버로 전달하여 기판 상에 흡착시키고, 미흡착된 전구체 화합물을 퍼징(purging)시킨다.
본 기재에서 상기 전구체 화합물을 기판 상에 흡착시킨 후 퍼징하여 미흡착 저온 증착속도 저감제를 제거시키는 공정; 및 전구체 화합물을 기판 상에 흡착시키고 퍼징하여 미흡착 전구체 화합물을 제거시키는 공정은 필요에 따라 순서를 바꾸어 실시할 수 있다.
본 기재에서 저온 증착속도 저감제와 금속 전구체 화합물 및 전구체 화합물을 증착 챔버로 전달하는 방식은 일례로 액상물질전달 (LDS, liquid delivery system) 방식 또는 기화물질전달(VFC, vapor flow control) 방식을 사용할 수 있다.
이때 저온 증착속도 저감제, 금속 전구체 화합물 등을 기판 상에 이동시키기 위한 운송 가스 또는 희석 가스로는 아르곤(Ar), 질소(N2), 헬륨(He)으로 이루어진 군으로부터 선택되는 하나 또는 둘 이상의 혼합 기체를 사용할 수 있으나, 제한되는 것은 아니다.
본 기재에서 퍼지 가스로는 일례로 비활성 가스가 사용될 수 있고, 바람직하게는 상기 운송 가스 또는 희석 가스를 사용할 수 있다.
다음으로, 반응 가스를 공급한다. 상기 반응 가스로는 본 발명이 속한 기술분야에서 통상적으로 사용되는 반응 가스인 경우 특별히 제한되지 않고, 바람직하게 산화제를 포함할 수 있다. 상기 산화제와 기판에 흡착된 전구체 화합물이 반응하여 증착막이 형성된다.
바람직하게는 상기 산화제(반응가스)는 O2, O3, N2O, NO2, H2O, 또는 O2 플라즈마이다.
다음으로, 비활성 가스를 이용하여 반응하지 않은 잔류 반응 가스를 퍼징시킨다. 이에 따라, 과량의 반응 가스뿐만 아니라 생성된 부산물도 함께 제거할 수 있다.
위와 같이, 상기 증착막 형성 방법은 일례로 저온 증착속도 저감제를 기판 상에 처리하는 단계, 전구체 화합물을 기판 상에 차폐시키는 단계, 미흡착된 저온 증착속도 저감제를 퍼징하는 단계, 전구체 화합물을 기판 상에 흡착시키는 단계, 미흡착된 전구체 화합물을 퍼징하는 단계, 반응 가스를 공급하는 단계, 잔류 반응 가스를 퍼징하는 단계를 단위 사이클로 하며, 원하는 두께의 증착막을 형성하기 위해, 상기 단위 사이클을 반복할 수 있다.
상기 증착막 형성 방법은 다른 일례로 전구체 화합물을 기판 상에 흡착시키는 단계, 미흡착된 전구체 화합물을 퍼징하는 단계, 저온 증착속도 저감제를 기판 상에 흡착시키는 단계, 미흡착된 저온 증착속도 저감제를 퍼징하는 단계, 반응 가스를 공급하는 단계, 잔류 반응 가스를 퍼징하는 단계를 단위 사이클로 하며, 원하는 두께의 증착막을 형성하기 위해, 상기 단위 사이클을 반복할 수 있다.
상기 단위 사이클은 일례로 1 내지 99,999회, 바람직하게는 10 내지 1,000회, 보다 바람직하게는 50 내지 5,000회, 보다 더욱 바람직하게는 100 내지 2,000회 반복될 수 있고, 이 범위 내에서 목적하는 증착막 특성이 잘 발현되는 효과가 있다.
본 발명은 또한 반도체 기판을 제공하고, 상기 반도체 기판은 본 기재의 증착막 형성 방법으로 제조됨을 특징으로 하며, 이러한 경우 증착막의 단차 피복성(step coverage) 및 증착막의 두께 균일성이 크게 뛰어나고, 증착막의 밀도 및 전기적 특성이 뛰어난 효과가 있다.
상기 증착막은 두께가 일례로 0.1 내지 20 nm, 바람직하게는 0.5 내지 20 nm, 보다 바람직하게는 1.5 내지 15 nm, 더욱 바람직하게는 2 내지 10 nm일 수 있고, 이 범위 내에서 증착막 특성이 우수한 효과가 있다.
상기 증착막은 탄소 불순물 함량이 바람직하게는 5,000 counts/sec 이하 또는 1 내지 3,000 counts/sec, 더욱 바람직하게는 10 내지 1,000 counts/sec, 보다 더욱 바람직하게는 50 내지 500 counts/sec일 수 있고, 이 범위 내에서 증착막 특성이 우수하면서도 증착막 성장률이 저감되는 효과가 있다.
상기 제조된 증착막은 바람직하게 두께가 20 nm 이하이고, 증착막 두께 10 nm 기준 유전상수(Dielectric constants)가 5 내지 29 이며, 탄소, 질소, 할로겐 함량이 5,000 counts/sec 이하이고, 단차피복율이 90% 이상이며, 이 범위 내에서 유전막 또는 블록킹막으로서 성능이 뛰어난 효과가 있지만, 이에 한정하는 것은 아니다.
상기 증착막은 일례로 필요에 따라 2층 또는 3층 이상의 다층 구조, 바람직하게는 2층 또는 3층의 다층 구조일 수 있다. 상기 2층 구조의 다층막은 구체적인 일례로 하층막-중층막 구조일 수 있고, 상기 3층 구조의 다층막은 구체적인 일례로 하층막-중층막-상층막 구조일 수 있다.
상기 하층막은 일례로 Si, SiO2, MgO, Al2O3, CaO, ZrSiO4, ZrO2, HfSiO4, Y2O3, HfO2, LaLuO2, Si3N4, SrO, La2O3, Ta2O5, BaO, TiO2로 이루어진 군에서 선택된 1종 이상을 포함하여 이루어질 수 있다.
상기 중층막은 일례로 TixNy, 바람직하게는 TN을 포함하여 이루어질 수 있다.
상기 상층막은 일례로 W, Mo로 이루어진 군에서 선택된 1종 이상을 포함하여 이루어질 수 있다.
상기 반도체 기판은 저 저항 금속 게이트 인터커넥트(low resistive metal gate interconnects), 고 종횡비 3D 금속-절연체-금속(MIM) 커패시터(high aspect ratio 3D metal-insulator-metal capacitor), DRAM 트렌치 커패시터(DRAM trench capacitor), 3D 게이트-올-어라운드(GAA; Gate-All-Around), 또는 3D NAND 플래시메모리일 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예 및 도면을 제시하나, 하기 실시예 및 도면은 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
[실시예]
실시예 1 내지 3, 비교예 1 내지 2
하기 표 1에 나타낸 성분들과 공정조건을 사용하여 ALD 증착 공정을 수행하였다.
아르곤 5000 ml/min으로 원자층 증착 장비 내 챔버 내부에 유입시키며, 진공펌프로 챔버내 압력이 1.5 Torr가 되도록 하여 희박한 불활성 분위기를 형성시켰다.
하기 표 1에 나타낸 화합물을 캐니스터에 담아 액상물질전달 (LDS, liquid delivery system) 방식 또는 기화물질전달(VFC, vapor flow control) 방식을 통해서 주입량(mg/cycle)이 되도록 분압과 온도를 조절하고, 1초 동안 기판이 로딩된 증착 챔버에 투입하여 기판에 도포하면서 아르곤을 하기 표 1에 나타낸 함량으로 혼합하고, 10초 동안 챔버를 퍼지 시켰다.
이어서, 전구체 화합물을 캐니스터에 담아 VFC (vapor flow controller)를 통해서 하기 표 1과 같이 증착 챔버에 투입하고, 10초 동안 챔버를 퍼지시켰다.
다음으로 반응성 가스로서 O3의 농도가 200g/m3이 되게 하여 증착챔버에 투입하고 10초 동안 챔버를 퍼지 시켰다. 이때 증착막이 형성될 기판을 하기 표 1에 나타낸 온도 조건으로 가열하였다.
이와 같은 공정을 하기 표 1에 나타낸 온도 조건에서 100 내지 400회 반복하여 자기-제한 원자층 증착막을 형성하였다.
수득된 실시예 1 내지 3, 비교예 1 내지 2의 각 증착막에 대하여 아래와 같은 방식으로 증착 사이클당 증착 두께, 증착 평균두께, 증착 사이클당 성장 저감률, 불균일도를 측정하고 하기 표 1에 나타내었다.
* 증착 사이클당 증착 두께(Å/cycle): 증착속도(DR)은 엘립소미터 장비를 사용하여 3 내지 30 nm 두께의 증착막을 상온, 상압 조건에서 측정하였다.
* 증착 평균두께(nm): 3회 반복하여 두께를 측정한 다음 평균값을 계산하였다.
* 증착 사이클 당 성장 저감률(%): 증착속도 저감제 투입 전의 성장률과 증착속도 저감제 투입 후 퇴적속도가 저감된 비율을 의미하는 것으로 각각 측정된 A/cycle 값을 사용하여 백분율로 계산하였다.
구체적으로, 제조된 증착막에 대하여 빛의 편광 특성을 이용하여 증착막의 두께나 굴절률과 같은 광학적 특성을 측정할 수 있는 장치인 엘립소미터(Ellipsometer)로 측정한 증착막의 두께를 사이클 횟수로 나누어 1 사이클당 증착되는 증착막의 두께를 계산하여 증착막 성장률 감소율을 계산하였다. 구체적으로 하기 수학식 1을 이용하여 계산하였다.
[수학식 1]
증착막 성장 저감률 = [{(DRi)-(DRf)}/(DRi)]×100
(상기 식에서, DR (Deposition rate, Å/cycle)은 증착막이 증착되는 속도이다. 전구체와 반응물로 형성되는 증착막 증착에 있어서, DRi (initial deposition rate)은 증착 속도 저감제를 투입하지 않고 형성된 증착막의 증착속도이다. DRf (final deposition rate)은 상기 같은 공정을 진행할 때 증착속도 저감제를 투입하며 형성된 증착막의 증착속도이다. 여기서 증착속도(DR)은 엘립소미터 장비를 사용하여 3 내지 30 nm 두께의 증착막을 상온, 상압 조건에서 측정된 값으로, Å/cycle 단위를 사용한다.)
*불균일도는 상기 엘립소미터 장비로 측정한 증착막의 두께 중에서 최고 두께와 최소 두께를 선정하며, 증착막의 두께는 300mm 웨이퍼를 6*6㎠ 영역으로 나눠 바둑판식으로 구분하여, 해당 영역의 중앙부분 두께를 각기 측정하였다.
[수학식 2]
불균일도% = [{(최고 두께-최소 두께)/2}/평균 두께]×100
(상기 수학식 2에서, 최고 두께와 최소 두께는 엘립소미터 장비로 측정한 증착막의 두께 중에서 각각 선정하며, 도2와 같이, 증착막의 두께는 300mm 웨이퍼를 6*6㎠ 크기로 13 영역으로 나눠 바둑판식으로 구분하여, 해당 영역의 정중앙부 두께를 각기 측정한 것이고, 평균 두께(nm)는 상기 측정한 13영역에서 측정된 두께의 평균값을 계산하여 사용한다.)
구분 실시예1 실시예2 실시예3 비교예1 비교예 2
화학식 1-1의 화합물 주입량(mg/s) 36 36 36 - 1.5
화합물 주입시간(s) 3 5 10 - 5
비활성기체 캐리어(sccm) 500 500 500 - -
증착온도(℃) 250 250 250 250 250
증착 평균두께(Å) 102.3 102.9 99.8 99.7 99.9
증착 사이클당 증착 두께(Å/cycle) 0.55 0.51 0.44 0.93 0.78
증착 사이클당 성장 저감률(%) 40.7 45.3 53.1 - 16.1
불균일도(%) 1.9 1.8 1.9 13.0 8.6
상기 표 1에 나타낸 바와 같이, 본 발명에 따른 증착속도 저감제와 전구체 화합물을 사용한 실시예 1 내지 3은 이를 사용하지 않은 비교예 1에 비하여 증착 사이클당 증착 두께, 증착 사이클당 성장 저감율이 현저하게 개선됨을 확인할 수 있었다.
또한, 본 발명에 따른 증착속도 저감제를 사용한 실시예 1 내지 3은 비활성기체 캐리어를 포함하지 않은 비교예 2에 비하여 증착속도 저감율이 현저하게 개선될 뿐 아니라 기판상에 성장하는 박막의 두께가 균일해지고, 불순물 저감 특성과 단차 피복성이 뛰어남을 확인할 수 있었다.
구체적으로, 본 발명에 따른 비활성기체 캐리어를 사용하지 않은 비교예 2의 증착 사이클당 증착 두께가 0.78 Å/cycle로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 증착 두께가 0.44 내지 0.55 Å/cycle로 뛰어난 것을 확인할 수 있었다.
또한, 본 발명에 따른 비활성기체 캐리어를 사용하지 않은 비교예 2의 증착 사이클당 성장 저감률이 16.1%로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 성장 저감률이 40.7 내지 53.1%로 뛰어난 것을 확인할 수 있었다.
또한, 본 발명에 따른 비활성기체 캐리어를 사용하지 않은 비교예 2의 성장 속도간 차이를 통해 확인된 불균일도가 8.6 %로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 성장 속도간의 차이를 통해 확인된 불균일도가 1.8 내지 1.9%로 저감된 것을 확인할 수 있었다.
[추가 비교예 1 내지 5]
상기 실시예 1에서 사용하는 주입량 및 조건을 하기 표 2에 나타낸 값으로 대체한 것을 제외하고는 상기 실시예 1과 동일한 공정을 반복하였다.
결과 수득된 증착막에 대해서도 동일하게 측정하고, 하기 표 2에 나타내었다.
구분 추가 비교예1 추가 비교예2 추가 비교예3 추가 비교예4 추가 비교예5
화학식 1의 화합물 주입량(mg/s) 1.5 1.5 1.5 1.5 1.5
화합물 주입시간(s) 5 5 5 5 5
비활성기체 캐리어(sccm) 100 100 100 100 100
증착온도(℃) 250 300 350 400 450
증착 평균두께(Å) 99.0 100.1 98.6 104.1 101.0
증착 사이클당 증착 두께 (Å/cycle) 0.75 0.59 0.48 0.37 0.27
증착 사이클당 성장 저감률(%) 19.7 36.2 46.0 55.8 65.8
불균일도(%) 4.8 3.4 5.3 7.0 5.6
상기 표 2에 나타낸 바와 같이, 본 발명에 따른 증착속도 저감제와 전구체 화합물을 사용한 실시예 1 내지 3은 증착속도 저감제의 주입량, 온도 조건 등이 적절한 범위에서 벗어난 추가 비교예 1 내지 5에 비하여 증착 평균두께와 증착 사이클당 증착 두께, 불균일도가 현저하게 개선됨을 확인할 수 있었다.
구체적으로, 본 발명에 따른 화합물을 소량 주입한 추가 비교예 1의 증착 사이클당 증착 두께가 0.75 Å/cycle로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 증착 두께가 0.44 내지 0.55 /cycle로 뛰어난 것을 확인할 수 있었다.
또한, 본 발명에 따른 화합물을 소량 주입하면서 400 ℃의 온도에서 증착시킨 추가 비교예 4의 증착 사이클당 증착 두께가 0.37 Å/cycle로 나타났으며, 450 ℃의 온도에서 증착시킨 추가 비교예 5의 증착 사이클당 증착 두께가 0.27 Å/cycle로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 증착 두께가 0.44 내지 0.55 Å/cycle로 더욱 개선된 것을 확인할 수 있었다.
또한, 본 발명에 따른 화합물을 소량 주입한 추가 비교예 1, 본 발명에 따른 화합물을 소량 주입하면서 승온된 온도에서 증착시킨 추가 비교예 2의 증착 사이클당 성장 저감률이 19.7%와 36.2%로 각각 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 성장 저감률이 40.7 내지 53.1%로 뛰어난 것을 확인할 수 있었다.
또한, 본 발명에 따른 화합물을 소량 주입하면서 400 ℃ 이상으로 승온된 온도에서 증착시킨 추가 비교예 4 내지 5의 증착 사이클당 성장 저감률이 55.8%와 65.8%로 각각 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 증착 사이클당 성장 저감률이 19.7 내지 46.0%로 뛰어난 것을 확인할 수 있었다.
또한, 본 발명에 따른 화합물을 소량 주입하면서 승온된 온도에서 증착시킨 추가 비교예 5의 불균일도가 5.6%로 나타난 반면, 본 발명에 따른 비활성기체 캐리어를 함께 사용한 실시예 1 내지 3은 성장 속도간의 차이를 통해 확인된 불균일도가 4.8 내지 5.3 %로 뛰어난 것을 확인할 수 있었다.
실제로, 하기 도 2 내지 도 3에서 보듯이, 추가 비교예 1과 실시예 1 내지 3에 따른 증착막의 증착 사이클당 성장률과 불균일도 각각 본 발명에 따른 증착속도 저감제를 사용할 경우에 개선된 것을 알 수 있었다.
상기 불균일도 계산값에 추가하여 실제 증착된 Al2O3의 지형도를 엘립소미터 장비를 사용하여 측정하였으며, 그 결과를 도 3에 나타내었다.
하기 도 3은 증착속도 저감제를 사용한 실시예 1 내지 3, 증착속도 저감제를 사용하지 않은 비교예 1, 증착속도 저감제를 구성하는 화합물을 소량 주입한 추가 비교예 1의 Al2O3 증착막 지형도(topographic map)이다.
해당 지형도에서 각각의 사각형 맵 크기는 300mm wafer를 바둑판식으로 6*6㎠ 영역으로 구분하여, 해당 영역의 정중앙부 두께를 엘립소미터로 측정한 것을 범례와 같은 등고로 나타낸 것이다.
하기 도 3에서 보듯이, 본 발명에 따라 증착속도 저감제를 사용한 실시예 1 내지 3의 경우 미사용한 비교예 1, 혹은 사용하더라도 소량 사용에 불과한 추가 비교예 1 대비 정중앙부 두께가 가장 큰 값을 나타내었으며, 이로부터 전술한 불균일도와 마찬가지로 실시예 1 내지 3에 따른 경우 개선된 두께비를 나타내는 것을 알 수 있다.

Claims (15)

  1. 하기 화학식 1 내지 4
    [화학식 1]

    (상기 화학식 1에서, A 및 B는 독립적으로 -OR1 또는 -SR2이고, 여기서 R1 및 R2는 서로 독립적으로 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; -CH2-O-CH3, -CH2CH2-O-CH3, -CH2-O-CH2CH3, -CH2CH2-O-CH2CH3, -CH2-O-CH2CH2CH3, 및 -CH2CH2-O-CH2CH2CH3로부터 선택된다.)
    [화학식 2]

    [화학식 3]

    [화학식 4]

    (상기 화학식 2 내지 4에서, A', A”, A”', B', B” 및 B”'는 독립적으로 O(산소) 및 S(황)로부터 선택되고, R1'은 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 및 탄소수 1 내지 5의 알콕시기로부터 선택되고, R2' 내지 R6'은 독립적으로 수소; 탄소수 1 내지 5의 알킬기; 탄소수 1 내지 5의 알켄기; 탄소수 1 내지 5의 알콕시기; 및 결합(단, 서로 인접한 두 개의 기가 결합으로 선택되어야 하며, 고리 내 이중결합을 형성한다)으로부터 선택된다.)로 표시되는 화합물 중에서 선택된 1종 이상의 화합물; 및 비활성기체 캐리어;를 포함하는 저온 증착속도 저감제.
  2. 제1항에 있어서,
    상기 화학식 1로 표시되는 화합물은 하기 화학식 1-1 내지 1-4로 표시되는 화합물 중에서 1종 이상 선택되는 것을 특징으로 하는 저온 증착속도 저감제.
    [화학식 1-1]

    [화학식 1-2]

    [화학식 1-3]

    [화학식 1-4]
  3. 제1항에 있어서,
    상기 화학식 3으로 표시되는 화합물은 하기 화학식 3-1 내지 3-5로 표시되는 화합물 중에서 1종 이상 선택되는 것을 특징으로 하는 저온 증착속도 저감제.
    [화학식 3-1]

    [화학식 3-2]

    [화학식 3-3]

    [화학식 3-4]

    [화학식 3-5]
  4. 제1항에 있어서,
    상기 저온 증착속도 저감제는 산화실리콘막, 산화티탄막, 산화하프늄막, 산화지르코늄막, 산화텅스텐막, 산화알루미늄막, 산화니오븀막, 산화란탄막, 산화세륨막, 산화바나듐막, 산화게르마늄막, 산화주석막, 산화스트론튬막, 산화바륨막 또는 산화탈루륨막 형성에 사용되는 것을 특징으로 하는 저온 증착속도 저감제.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 비활성기체 캐리어의 혼합량(sccm)은 상기 화학식 1 내지 4로 표시되는 화합물의 증착 챔버 내 총 주입량(mg) 기준으로 10 sccm/mg 이하인 것을 특징으로 하는 저온 증착속도 저감제.
  6. 제1항에 있어서,
    상기 비활성기체 캐리어는 아르곤, 네온 또는 이들과 질소의 혼합물인 것을 특징으로 하는 저온 증착속도 저감제.
  7. 제1항 또는 제2항의 저온 증착속도 저감제로 증착 챔버 내에서 기판의 표면을 처리하는 단계; 및
    상기 처리된 기판에 금속 전구체 화합물과 증착막 형성용 반응 가스를 증착 챔버 내로 순차 주입하여 로딩(loading)된 기판 표면에 증착막을 형성하는 단계;를 포함하고,
    상기 기판의 표면을 처리하는 단계, 기판 표면에 증착막을 형성하는 단계 또는 이들 모두는 단계 전, 단계 후 또는 단계 전후에 불활성기체를 사용한 퍼징 공정을 수행하는 것을 특징으로 하는 증착막 형성 방법.
  8. 제7항에 있어서,
    상기 저온 증착속도 저감제의 증착 챔버 내 주입량은, 증착 챔버 내 부피가 10L 일 때를 기준으로, 10 mg/s 이상의 유량인 것을 특징으로 하는 저온 증착속도 저감제.
  9. 제7항에 있어서,
    상기 기판 표면 처리 단계는 상기 저온 증착속도 저감제와 비활성기체 캐리어를 챔버 내에 로딩(loading)된 기판에 20 내지 800 ℃ 하에 주입하여 수행되는 것을 특징으로 하는 증착막 형성 방법.
  10. 제7항에 있어서,
    상기 증착막 형성 방법은 400 ℃ 미만에서 수행하는 것을 특징으로 하는 증착막 형성 방법.
  11. 제7항에 있어서,
    상기 저온 증착속도 저감제와 금속 전구체 화합물은 액상물질전달 (LDS, liquid delivery system) 방식 또는 기화물질전달(VFC, vapor flow control) 방식으로 챔버 내로 이송되는 것을 특징으로 하는 증착막 형성 방법.
  12. 제7항에 있어서,
    상기 증착속도 저감제와 상기 전구체 화합물의 챔버 내 주입량(mg/cycle) 비는 1 : 1 내지 1 : 20인 것을 특징으로 하는 증착막 형성 방법.
  13. 제7항에 있어서,
    상기 증착막은 하기 수학식 2로 계산된 불균일도(% in wafer)가 5.5 % 이하인 것을 특징으로 하는 증착막 형성 방법.
    [수학식 2]
    불균일도% = [{(최고 두께-최소 두께)/2}/평균 두께]×100
    (상기 수학식 2에서, 최고 두께와 최소 두께는 엘립소미터 장비로 측정한 증착막의 두께 중에서 각각 선정하며, 증착막의 두께는 300mm 웨이퍼를 6*6㎠ 크기로 바둑판식으로 구분하고 각 영역의 정중앙부 두께를 각기 측정한 것이고, 평균 두께(nm)는 측정된 두께의 평균값을 계산하여 사용한다.)
  14. 제7항에 있어서,
    상기 증착막 형성 방법은 2층 또는 3층 이상의 다층 구조의 증착막을 형성하는 것을 특징으로 증착막 형성 방법.
  15. 제7항에 따른 증착막 형성 방법으로 제조된 증착막을 포함함을 특징으로 하는 반도체 부품.
KR1020230034769A 2022-03-16 2023-03-16 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자 KR20230135540A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020220032781 2022-03-16
KR20220032781 2022-03-16
KR20220037733 2022-03-28
KR1020220037733 2022-03-28
KR20220042351 2022-04-05
KR1020220042351 2022-04-05
KR1020220042354 2022-04-05
KR20220042354 2022-04-05

Publications (1)

Publication Number Publication Date
KR20230135540A true KR20230135540A (ko) 2023-09-25

Family

ID=88190538

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020230034769A KR20230135540A (ko) 2022-03-16 2023-03-16 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR1020230034768A KR20230135539A (ko) 2022-03-16 2023-03-16 고온 증착 개선제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230034768A KR20230135539A (ko) 2022-03-16 2023-03-16 고온 증착 개선제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Country Status (1)

Country Link
KR (2) KR20230135540A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170093342A (ko) 2016-02-05 2017-08-16 연세대학교 산학협력단 박막 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170093342A (ko) 2016-02-05 2017-08-16 연세대학교 산학협력단 박막 형성 방법

Also Published As

Publication number Publication date
KR20230135539A (ko) 2023-09-25

Similar Documents

Publication Publication Date Title
KR102640895B1 (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20220009859A (ko) 박막 형성용 성장 억제제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20200072407A (ko) 금속막 형성용 전구체 조성물, 이를 이용한 금속막 형성 방법 및 상기 금속막을 포함하는 반도체 소자.
KR20220010764A (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
TW202348607A (zh) 活化劑、利用其的薄膜形成方法、由此製造的半導體基板及半導體裝置
KR20230135540A (ko) 저온 증착속도 저감제, 이를 이용한 증착막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20220120505A (ko) 보조 전구체, 박막 전구체 조성물, 박막 형성 방법, 및 이로부터 제조된 반도체 기판
KR20220109350A (ko) 박막 형성용 성장 조절제, 이를 이용한 박막 형성 방법 및 이로부터 제조된 반도체 기판
KR20230143546A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230143545A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230120968A (ko) 산화막 반응면제어제, 이를 이용한 산화막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230143547A (ko) 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
EP4253595A1 (en) Oxide film reaction surface control agent, method for forming oxide film by using same, and semiconductor substrate and semiconductor device manufactured therefrom
KR20230139760A (ko) 계단율 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20240058557A (ko) 진공 기반 박막 개질제, 이를 포함한 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202348744A (zh) 薄膜改性組合物、使用其形成薄膜的方法、由其製造的半導體基板及半導體裝置
TW202347056A (zh) 薄膜改性組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20230143549A (ko) 활성화제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230131086A (ko) 박막 개질 조성물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
KR20230143548A (ko) 박막 형성 방법, 박막 형성 장치, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202347055A (zh) 薄膜改性組合物、利用其的薄膜形成方法、由此製造的半導體基板以及半導體裝置
KR20240034680A (ko) 차폐 화합물, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자
TW202348743A (zh) 階梯覆蓋率改善劑、利用其的薄膜形成方法、由該方法製造的半導體基板以及半導體裝置
JP2024508455A (ja) 金属薄膜前駆体組成物、これを用いた薄膜形成方法、及びこれから製造された半導体基板
KR20230077631A (ko) 막질 개선제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자