KR20230127422A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20230127422A
KR20230127422A KR1020220024511A KR20220024511A KR20230127422A KR 20230127422 A KR20230127422 A KR 20230127422A KR 1020220024511 A KR1020220024511 A KR 1020220024511A KR 20220024511 A KR20220024511 A KR 20220024511A KR 20230127422 A KR20230127422 A KR 20230127422A
Authority
KR
South Korea
Prior art keywords
area
layer
optical sensor
photosensor
light emitting
Prior art date
Application number
KR1020220024511A
Other languages
English (en)
Inventor
조성민
권대기
김성민
김찬영
조현덕
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220024511A priority Critical patent/KR20230127422A/ko
Priority to US18/050,974 priority patent/US20230269990A1/en
Priority to CN202320026484.1U priority patent/CN219124697U/zh
Priority to CN202310014840.2A priority patent/CN116709863A/zh
Publication of KR20230127422A publication Critical patent/KR20230127422A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H10K39/34—Organic image sensors integrated with organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 복수의 화소를 포함하는 표시 영역; 상기 표시 영역의 내에 위치하며, 화소 회로부를 각각 포함하는 복수의 화소를 포함하며, 상기 복수의 화소의 사이에 제1 광센서 영역 및 제2 광센서 영역을 포함하는 제1 컴포넌트 영역을 포함하며, 상기 제1 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제1 부 광센서 영역; 및 상기 제1 부 광센서 영역의 전면에 위치하며, 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지는 차광 부재 또는 블랙 화소 정의막을 포함하고, 상기 제2 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제2 부 광센서 영역; 및 상기 제2 부 광센서 영역의 전면에 위치하며, 상기 제2 부 광센서 영역과 상기 차광 부재 또는 상기 블랙 화소 정의막이 평면상 중첩한다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 개시는 발광 표시 장치에 관한 것으로서, 발광 표시 장치 중 표시 영역의 배면에 센서를 가지는 발광 표시 장치에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치와 같은 표시 장치는 플렉서블 기판을 사용하여 표시 장치가 휘거나 접힐 수 있는 구조를 가질 수 있다.
또한, 휴대 전화와 같은 소형 전자 기기에서는 카메라나 광학 센서 등의 광학 소자가 표시 영역의 주변인 베젤 영역에 형성되었지만, 표시하는 화면의 크기를 크게 형성하면서 표시 영역의 주변 영역의 크기는 점차 줄어들면서 카메라나 광학 센서가 표시 영역의 배면에 위치시킬 수 있는 기술이 개발되고 있다.
실시예들은 발광 표시 장치에서 센서의 전면에 위치하는 컴포넌트 영역의 투과율을 조절하여 센서가 동작할 수 있도록 하면서 추가적으로 컴포넌트 영역의 반사 색감도 개선하기 위한 것이다.
실시예에 따른 발광 표시 장치는 복수의 화소를 포함하는 표시 영역; 상기 표시 영역의 내에 위치하며, 화소 회로부를 각각 포함하는 복수의 화소를 포함하며, 상기 복수의 화소의 사이에 제1 광센서 영역 및 제2 광센서 영역을 포함하는 제1 컴포넌트 영역을 포함하며, 상기 제1 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제1 부 광센서 영역; 및 상기 제1 부 광센서 영역의 전면에 위치하며, 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지는 차광 부재를 포함하고, 상기 제2 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제2 부 광센서 영역; 및 상기 제2 부 광센서 영역의 전면에 위치하며, 상기 제2 부 광센서 영역과 상기 차광 부재가 평면상 중첩한다.
상기 제1 부 광센서 영역 및 상기 제2 부 광센서 영역 중 하나는 상기 제1 컴포넌트 영역에 위치하는 모든 화소 회로부에 인접하여 형성되어 있으며, 상기 제1 컴포넌트 영역은 상기 제1 광센서 영역의 개수가 상기 제2 광센서 영역의 개수와 같거나 보다 작게 포함될 수 있다.
상기 제1 컴포넌트 영역은 한 개의 상기 제1 광센서 영역에 대하여 1개의 상기 제2 광센서 영역이 형성되어 있는 1/2 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 3개의 상기 제2 광센서 영역이 형성되어 있는 1/4 주기를 가지거나, 세 개의 상기 제1 광센서 영역에 대하여 5개의 상기 제2 광센서 영역이 형성되어 있는 3/8 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 7개의 상기 제2 광센서 영역이 형성되어 있는 1/8 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 8개의 상기 제2 광센서 영역이 형성되어 있는 1/9 주기를 가질 수 있다.
상기 제1 컴포넌트 영역은 투과율이 0.12%를 초과하며, 0.1% 이하의 값을 가질 수 있다.
상기 제1 컴포넌트 영역은 제1 컴포넌트 영역의 중심 영역과 제1 컴포넌트 영역의 주변 영역으로 구분되며, 상기 제1 컴포넌트 영역의 중심 영역에 상기 제1 광센서 영역이 형성되는 제1 주기가 상기 제1 컴포넌트 영역의 주변 영역에 상기 제1 광센서 영역이 형성되는 제2 주기와 다를 수 있다.
상기 제1 주기가 상기 제2 주기보다 큰 값을 가질 수 있다.
상기 화소 회로부와 상기 차광 부재의 사이에 위치하는 블랙 화소 정의막을 더 포함하며, 상기 블랙 화소 정의막은 상기 제1 광센서 영역에서 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지며, 상기 제2 광센서 영역에서 상기 제2 부 광센서 영역과는 평면상 중첩할 수 있다.
상기 화소 회로부와 상기 차광 부재의 사이에 위치하는 블랙 화소 정의막을 더 포함하며, 상기 블랙 화소 정의막은 상기 제1 광센서 영역에서 상기 제1 부 광센서 영역과 평면상 중첩하는 부분 및 상기 제2 광센서 영역에서 상기 제2 부 광센서 영역과는 평면상 중첩하는 부분에 추가 오프닝을 가질 수 있다.
상기 차광 부재의 위에 형성되어 있는 컬러 필터를 더 포함할 수 있다.
상기 복수의 화소는 상기 화소 회로부 및 발광 소자를 포함하며, 상기 발광 소자는 애노드, 발광층 및 캐소드를 포함하고, 상기 발광 소자 및 상기 화소 회로부를 덮으며, 상기 차광 부재의 하부에 위치하는 봉지층; 및 상기 차광 부재의 전면에 형성되어 있으며, 일부 대역 파장의 빛을 선택적으로 흡수하는 반사 조정층을 더 포함할 수 있다.
상기 캐소드와 상기 봉지층의 사이에 위치하며, 상기 캐소드의 위에 위치하는 캡핑층 및 상기 캐핑층의 위에 위치하는 저반사층을 더 포함할 수 있다.
실시예에 따른 발광 표시 장치는 복수의 화소를 포함하는 표시 영역; 상기 표시 영역의 내에 위치하며, 화소 회로부를 각각 포함하는 복수의 화소를 포함하며, 상기 복수의 화소의 사이에 제1 광센서 영역 및 제2 광센서 영역을 포함하는 제1 컴포넌트 영역을 포함하며, 상기 제1 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제1 부 광센서 영역; 및 상기 제1 부 광센서 영역의 전면에 위치하며, 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지는 블랙 화소 정의막을 포함하고, 상기 제2 광센서 영역은 인접하는 화소 회로부의 사이에 위치하는 제2 부 광센서 영역; 및 상기 제2 부 광센서 영역의 전면에 위치하며, 상기 제2 부 광센서 영역과 상기 블랙 화소 정의막이 평면상 중첩한다.
상기 제1 부 광센서 영역 및 상기 제2 부 광센서 영역 중 하나는 상기 제1 컴포넌트 영역에 위치하는 모든 화소 회로부에 인접하여 형성되어 있으며, 상기 제1 컴포넌트 영역은 상기 제1 광센서 영역의 개수가 상기 제2 광센서 영역의 개수와 같거나 보다 작게 포함될 수 있다.
상기 제1 컴포넌트 영역은 한 개의 상기 제1 광센서 영역에 대하여 1개의 상기 제2 광센서 영역이 형성되어 있는 1/2 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 3개의 상기 제2 광센서 영역이 형성되어 있는 1/4 주기를 가지거나, 세 개의 상기 제1 광센서 영역에 대하여 5개의 상기 제2 광센서 영역이 형성되어 있는 3/8 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 7개의 상기 제2 광센서 영역이 형성되어 있는 1/8 주기를 가지거나, 한 개의 상기 제1 광센서 영역에 대하여 8개의 상기 제2 광센서 영역이 형성되어 있는 1/9 주기를 가질 수 있다.
상기 제1 컴포넌트 영역은 투과율이 0.12%를 초과하며, 0.1% 이하의 값을 가질 수 있다.
상기 제1 컴포넌트 영역은 제1 컴포넌트 영역의 중심 영역과 제1 컴포넌트 영역의 주변 영역으로 구분되며, 상기 제1 컴포넌트 영역의 중심 영역에 상기 제1 광센서 영역이 형성되는 제1 주기가 상기 제1 컴포넌트 영역의 주변 영역에 상기 제1 광센서 영역이 형성되는 제2 주기와 다를 수 있다.
상기 제1 주기가 상기 제2 주기보다 큰 값을 가질 수 있다.
상기 상기 블랙 화소 정의막의 상부에 위치하는 차광 부재; 및 상기 차광 부재의 위에 형성되어 있는 컬러 필터를 더 포함할 수 있다.
상기 복수의 화소는 상기 화소 회로부 및 발광 소자를 포함하며, 상기 발광 소자는 애노드, 발광층 및 캐소드를 포함하고, 상기 발광 소자 및 상기 화소 회로부를 덮는 봉지층; 상기 봉지층의 상부에 위치하는 차광 부재; 및 상기 차광 부재의 전면에 형성되어 있으며, 일부 대역 파장의 빛을 선택적으로 흡수하는 반사 조정층을 더 포함할 수 있다.
상기 캐소드와 상기 봉지층의 사이에 위치하며, 상기 캐소드의 위에 위치하는 캡핑층 및 상기 캐핑층의 위에 위치하는 저반사층을 더 포함할 수 있다.
실시예들에 따르면, 화소 회로부와 발광 다이오드를 포함하는 화소 중 화소 회로부는 빛이 투과할 수 있는 부 광센서 영역(OPS)을 포함하며, 복수의 부 광센서 영역(OPS) 중 일부는 차광 부재 또는 블랙 화소 정의막에 위치하는 오프닝과 평면상 중첩되어 빛이 투과할 수 있는 제1 광센서 영역(OPS1)을 형성하고, 나머지 부 광센서 영역(OPS)은 차광 부재 또는 블랙 화소 정의막과 평면상 중첩되어 빛이 투과할 수 없는 제2 광센서 영역(OPS2)을 형성하여, 제1 컴포넌트 영역의 배면에 위치하는 센서가 발광 표시 장치의 전면을 감지할 수 있도록 하면서 추가적으로 제1 컴포넌트 영역에서의 빛의 반사 색감이 개선되도록 할 수 있다. 한편, 실시예에 따라서는 컴포넌트 영역이 컴포넌트 영역을 둘러싸는 표시 영역과 반사율 또는 반사 색감이 달라 사용자에게 시인되는 것을 방지할 수 있다.
도 1은 일 실시예에 따른 표시 장치의 사용 상태를 도시하는 개략 사시도이다.
도 2는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 일 실시예에 따른 표시 장치의 블록도이다.
도 4는 또 다른 일 실시예에 따른 발광 표시 장치를 개략적으로 도시한 사시도이다.
도 5는 일 실시예에 따른 발광 표시 장치의 일부 영역을 확대하여 도시한 평면도이다.
도 6은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
도 7 내지 도 19는 일 실시예에 따른 발광 표시 장치 중 하부 패널층의 제조 순서에 따른 각 층의 구조를 구체적으로 도시한 도면이다.
도 20은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 21 내지 도 23은 실시예에 따른 제1 컴포넌트 영역의 평면도이다.
도 24 및 도 25는 실시예에 따른 광센서 영역의 평면 모양을 도시한 평면도이다.
도 26 및 도 27은 실시예에 따른 제1 컴포넌트 영역을 촬영한 도면이다.
도 28 내지 도 33은 주기에 따른 투과율의 차이를 보여주는 도면이다.
도 34는 일 실시예에 따른 제1 컴포넌트 영역의 개략 평면도이다.
도 35 및 도 36은 일 실시예에 따른 제1 컴포넌트 영역 중 제1 광센서 영역과 제2 광센서 영역을 개략적으로 도시한 단면도이다.
도 37 내지 도 39는 일 실시예에 따른 제1 컴포넌트 영역의 개략 평면도이다.
도 40 내지 도 42는 또 다른 실시예에 따른 발광 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
또한, 명세서 전체에서, 배선, 층, 막, 영역, 판, 구성 요소 등의 부분이 "제1 방향 또는 제2 방향으로 연장된다"라고 할 때, 이는 해당 방향으로 곧게 뻗은 직선 형상만을 의미하는 것이 아니고, 제1 방향 또는 제2 방향을 따라 전반적으로 연장되는 구조로, 일 부분에서 꺾이거나, 지그재그 구조를 가지거나, 곡선 구조를 포함하면서 연장되는 구조도 포함한다.
또한, 명세서에서 설명된 표시 장치, 표시 패널 등이 포함된 전자 기기(예를 들면, 휴대폰, TV, 모니터, 노트북 컴퓨터, 등)나 명세서에서 설명된 제조 방법에 의하여 제조된 표시 장치, 표시 패널 등이 포함된 전자 기기도 본 명세서의 권리 범위에서 배제되지 않는다.
이하에서는 도 1 내지 도 3을 통하여 개략적인 표시 장치의 구조에 대하여 살펴본다. 도 1은 일 실시예에 따른 표시 장치의 사용 상태를 도시하는 개략 사시도이고, 도 2는 일 실시예에 따른 표시 장치의 분해 사시도이고, 도 3은 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 일 실시예에 따른 발광 표시 장치(1000)는 동영상이나 정지 영상을 표시하는 장치로, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기 뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1000)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1000)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 디스플레이로 사용될 수 있다. 도 1은 설명의 편의를 위하여 표시 장치(1000)가 스마트 폰으로 사용되는 것을 도시한다.
표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면에 제3 방향(DR3)을 향해 영상을 표시할 수 있다. 영상이 표시되는 표시면은 표시 장치(1000)의 전면(front surface)과 대응될 수 있으며, 커버 윈도우(WU)의 전면과 대응될 수 있다. 영상은 동적인 영상은 물론 정지 영상을 포함할 수 있다.
본 실시예에서는 영상이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 전면과 배면 사이의 제3 방향(DR3)에서의 이격 거리는 표시 패널의 제3 방향(DR3)에서의 두께와 대응될 수 있다.
일 실시예에 따른 표시 장치(1000)는 외부에서 인가되는 사용자의 입력(도 1의 손 참고)을 감지할 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함할 수 있다. 일 실시예에서, 사용자의 입력은 전면에 인가되는 사용자의 손으로 도시 되었다. 다만, 본 발명이 이에 한정되는 것은 아니다. 사용자의 입력은 다양한 형태로 제공될 수 있고, 또한, 표시 장치(1000)는 표시 장치(1000)의 구조에 따라 표시 장치(1000)의 측면이나 배면에 인가되는 사용자의 입력을 감지할 수도 있다.
도 1 및 도 2를 참조하면, 표시 장치(1000)는 커버 윈도우(WU), 하우징(HM), 표시 패널(DP) 및 광학 소자(ES)를 포함할 수 있다. 일 실시예에서, 커버 윈도우(WU)와 하우징(HM)은 결합되어 표시 장치(1000)의 외관을 구성할 수 있다.
커버 윈도우(WU)는 절연 패널을 포함할 수 있다. 예를 들어, 커버 윈도우(WU)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다.
커버 윈도우(WU)의 전면은 표시 장치(1000)의 전면을 정의할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
차단 영역(BA)은 투과 영역(TA)의 형상을 정의할 수 있다. 차단 영역(BA)은 투과 영역(TA)에 인접하며 투과 영역(TA)을 둘러쌀 수 있다. 차단 영역(BA)은 투과 영역(TA)에 비해 상대적으로 광투과율이 낮은 영역일 수 있다. 차단 영역(BA)은 광을 차광하는 불투명한 물질을 포함할 수 있다. 차단 영역(BA)은 소정의 컬러를 가질 수 있다. 차단 영역(BA)은 투과 영역(TA)을 정의하는 투명 기판과 별도로 제공되는 베젤층에 의해 정의되거나, 투명 기판에 삽입 또는 착색되어 형성된 잉크층에 의해 정의될 수 있다.
표시 패널(DP)은 영상을 표시하는 표시 패널(DP) 및 구동부(50)를 포함할 수 있다. 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)을 포함하는 전면을 포함할 수 있다. 표시 영역(DA)은 전기적 신호에 따라 화소가 동작하여 빛을 방출하는 영역일 수 있다.
일 실시예에서, 표시 영역(DA)은 화소를 포함하여 영상이 표시되는 영역이며, 동시에 화소의 제3 방향(DR3)으로 상측에 터치 센서가 위치하여 외부 입력이 감지되는 영역일 수 있다.
커버 윈도우(WU)의 투과 영역(TA)은 표시 패널(DP)의 표시 영역(DA)과 적어도 일부 중첩될 수 있다. 예를 들어, 투과 영역(TA)은 표시 영역(DA)의 전면과 중첩되거나, 표시 영역(DA)의 적어도 일부와 중첩될 수 있다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상을 시인하거나, 영상에 기초하여 외부 입력을 제공할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 표시 영역(DA) 내에서 영상이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있다.
표시 패널(DP)의 비표시 영역(PA)은 커버 윈도우(WU)의 차단 영역(BA)과 적어도 일부 중첩될 수 있다. 비표시 영역(PA)은 차단 영역(BA)에 의해 커버되는 영역일 수 있다. 비표시 영역(PA)은 표시 영역(DA)에 인접하며, 표시 영역(DA)을 둘러쌀 수 있다. 비표시 영역(PA)은 영상이 표시되지 않으며, 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다. 비표시 영역(PA)은 표시 영역(DA)이 외측에 위치하는 제1 주변 영역(PA1)과 구동부(50), 연결 배선 및 벤딩 영역을 포함하는 제2 주변 영역(PA2)을 포함할 수 있다. 도 2의 실시예에서는 제1 주변 영역(PA1)은 표시 영역(DA)의 3측에 위치하며, 제2 주변 영역(PA2)은 표시 영역(DA)의 나머지 일측에 위치한다.
일 실시예에서, 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(PA)이 커버 윈도우(WU)를 향하는 평탄한 상태로 조립될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 표시 패널(DP)의 비표시 영역(PA)의 일부는 휘어질 수 있다. 이때, 비표시 영역(PA) 중 일부는 표시 장치(1000)의 배면을 향하게 되어, 표시 장치(1000) 전면에 보여지는 차단 영역(BA)이 감소될 수 있으며, 도 2에서는 제2 주변 영역(PA2)이 벤딩되어 표시 영역(DA)의 배면에 위치시킨 후 조립할 수 있다.
또한 표시 패널(DP)은 컴포넌트 영역(EA)을 포함할 수 있으며, 구체적으로 제1 컴포넌트 영역(EA1) 및 제2 컴포넌트 영역(EA2)을 포함할 수 있다. 제1 컴포넌트 영역(EA1) 및 제2 컴포넌트 영역(EA2)은 표시 영역(DA)에 의해 적어도 부분적으로 둘러싸일 수 있다. 제1 컴포넌트 영역(EA1) 및 제2 컴포넌트 영역(EA2)은 서로 이격된 형태로 도시되어 있으나, 이에 제한되지 않고 적어도 일부 연결될 수도 있다. 제1 컴포넌트 영역(EA1) 및 제2 컴포넌트 영역(EA2)은 그 하부에 적외선, 가시광선이나 음향 등을 이용하는 컴포넌트가 배치되는 영역일 수 있다.
표시 영역(DA)은 복수의 발광 다이오드, 및 복수의 발광 다이오드 각각에 발광 전류를 생성하고 전달하는 복수의 화소 회로부가 형성되어 있다. 여기서, 하나의 발광 다이오드와 하나의 화소 회로부를 화소(PX)라고 한다. 표시 영역(DA)에는 하나의 화소 회로부와 하나의 발광 다이오드가 일대일로 형성되어 있다.
제1 컴포넌트 영역(EA1)은 빛이 투과할 수 있도록 투명한 층으로 구성된 영역을 포함하며, 도전층이나 반도체층이 위치하지 않으며, 차광 물질을 포함하는 화소 정의층, 차광층 등이 제1 컴포넌트 영역(EA1)에 대응하는 위치와 중첩하는 개구를 포함함으로써 빛을 막지 않는 구조를 가질 수 있다.
제2 컴포넌트 영역(EA2)은 빛 또는/및 음향이 투과할 수 있는 투과부 및 복수의 화소를 포함하는 표시부를 포함할 수 있다. 투과부는 인접하는 화소의 사이에 위치하며 빛 또는/및 음향이 투과할 수 있는 투명한 층으로 구성된다. 표시부는 복수의 화소를 합하여 하나의 단위 구조를 가지도록 형성할 수 있으며, 인접하는 단위 구조의 사이에는 투과부가 위치할 수 있다.
도 1 및 도 2에 도 3을 참조하면, 표시 패널(DP)은 표시 화소가 포함되는 표시 영역(DA)과 터치 센서(TS)를 포함할 수 있다. 표시 패널(DP)은 영상을 생성하는 구성인 화소를 포함하여 투과 영역(TA)을 통해 외부에서 사용자에게 시인될 수 있다. 또한, 터치 센서(TS)는 화소의 상부에 위치할 수 있으며, 외부에서 인가되는 외부 입력을 감지할 수 있다. 터치 센서(TS)는 커버 윈도우(WU)에 제공되는 외부 입력을 감지할 수 있다.
다시, 도 2를 참조하면, 제2 주변 영역(PA2)은 벤딩부를 포함할 수 있다. 표시 영역(DA) 및 제1 주변 영역(PA1)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면과 실질적으로 평행한 상태로 평편한 상태를 가질 수 있으며, 제2 주변 영역(PA2)의 일측은 평편한 상태에서부터 연장되어 벤딩부를 거친 후 다시 평편한 상태를 가질 수도 있다. 그 결과, 제2 주변 영역(PA2)의 적어도 일부는 벤딩되어 표시 영역(DA)의 배면 측에 위치하도록 조립될 수 있다. 제2 주변 영역(PA2)의 적어도 일부는 조립될 때, 표시 영역(DA)과 평면상에서 중첩되므로, 표시 장치(1000)의 차단 영역(BA)이 감소될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제2 주변 영역(PA2)은 벤딩되지 않을 수도 있다.
구동부(50)는 제2 주변 영역(PA2)상에 실장될 수 있으며, 벤딩부 상에 실장되거나 벤딩부의 양측중 한 곳에 위치할 수 있다. 구동부(50)는 칩 형태로 구비될 수 있다.
구동부(50)는 표시 영역(DA)과 전기적으로 연결되어 표시 영역(DA)에 전기적 신호를 전달할 수 있다. 예를 들어, 구동부(50)는 표시 영역(DA)에 배치된 화소들(PX)에 데이터 신호들을 제공할 수 있다. 또는, 구동부(50)는 터치 구동 회로를 포함할 수 있고, 표시 영역(DA)에 배치된 터치 센서(TS)와 전기적으로 연결될 수도 있다. 한편, 구동부(50)는 상술한 회로들 외에도 다양한 회로를 포함하거나 다양한 전기적 신호들을 표시 영역(DA)에 제공하도록 설계될 수 있다.
한편, 표시 장치(1000)는 제2 주변 영역(PA2)의 끝단에는 패드부가 위치할 수 있으며, 패드부에 의하여 구동칩을 포함하는 가요성 인쇄 회로 기판(Flexible Printed circuit board, FPCB)과 전기적으로 연결될 수 있다. 여기서 가요성 인쇄 회로 기판에 위치하는 구동칩은 표시 장치(1000)를 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 실시예에 따라서 가요성 인쇄 회로 기판 대신, 리지드한 인쇄 회로 기판(Printed circuit board, PCB)이 사용될 수 있다.
광학 소자(ES)는 표시 패널(DP)의 하부에 배치될 수 있다. 광학 소자(ES)는 제1 컴포넌트 영역(EA1)과 중첩하는 제1 광학 소자(ES1) 및 제2 컴포넌트 영역(EA2)과 중첩하는 제2 광학 소자(ES2)를 포함할 수 있다.
제1 광학 소자(ES1)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예를 들어, 제1 광학 소자(ES1)는 적외선 센서와 같이 광을 수광하여 이용하는 센서, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등일 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있음은 물론이다.
제2 광학 소자(ES2)는 카메라, 적외선 카메라(IR camera), 도트 프로젝터(dot projector), 적외선 조명기(IR illuminator), 및 비과시간법 센서(ToF sensor, Time-of-Flight sensor) 중 적어도 하나일 수 있다.
도 3을 참조하면, 표시 장치(1000)는 표시 패널(DP), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 표시 패널(DP), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 3에는 표시 패널(DP)의 구성 중 표시 영역(DA)에 위치하는 표시 화소와 터치 센서(TS)가 예시적으로 도시되었다.
전원공급 모듈(PM)은 표시 장치(1000)의 전반적인 동작에 필요한 전원을 공급할 수 있다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 표시 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함할 수 있다. 제1 전자 모듈(EM1)은 표시 패널(DP)과 전기적으로 연결된 마더보드에 직접 실장 되거나 별도의 기판에 실장 되어 커넥터(미도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 모듈들 중 일부는 마더보드에 실장되지 않고, 이와 연결되어 있는 가요성 인쇄 회로 기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 표시 장치(1000)의 전반적인 동작을 제어할 수 있다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 표시 패널(DP)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 표시 패널(DP)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 표시 패널(DP)에 표시 가능한 영상 데이터로 변환할 수 있다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환할 수 있다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 할 수 있다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있으며, 이 중 적어도 일부는 광학 소자(ES)로 도 1 및 도 2와 같이 표시 패널(DP) 의 배면에 위치할 수 있다. 광학 소자(ES)로는 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 또한, 제2 전자 모듈(EM2)은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미도시) 등을 통해 표시 패널(DP)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력할 수 있다.
발광 모듈(LM)은 광을 생성하여 출력할 수 있다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영할 수 있다.
일 실시예에서, 광학 소자(ES)는 추가적으로, 광 감지 센서나 열 감지 센서를 포함할 수 있다. 광학 소자(ES)는 전면을 통해 수신되는 외부 피사체를 감지하거나 전면을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 광학 소자(ES)는 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
다시, 도 2를 참조하면, 하우징(HM)은 커버 윈도우(WU)와 결합될 수 있다. 커버 윈도우(WU)는 하우징(HM)의 전면에 배치될 수 있다. 하우징(HM)은 커버 윈도우(WU)와 결합되어 소정의 수용공간을 제공할 수 있다. 표시 패널(DP) 및 광학 소자(ES)는 하우징(HM)과 커버 윈도우(WU) 사이에 제공된 소정의 수용공간에 수용될 수 있다.
하우징(HM)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HM)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HM)은 내부 공간에 수용된 표시 장치(1000)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
이하에서는 도 4를 통하여 다른 실시예에 따른 표시 장치(1000)의 구조를 살펴본다. 도 4는 다른 일 실시예에 따른 표시 장치를 개략적으로 도시한 사시도이다. 전술한 구성요소와 동일한 구성에 대한 설명은 생략하기로 한다.
도 4의 실시예에서는 표시 장치(1000)가 폴딩 라인(FAX)을 통하여 접히는 구조의 폴더블 표시 장치를 도시하고 있다.
도 4를 참조하면, 일 실시예에서, 표시 장치(1000)는 폴더블 표시 장치일 수 있다. 표시 장치(1000)는 폴딩축(FAX)을 기준으로 외측 또는 내측으로 접힐 수 있다. 폴딩축(FAX)을 기준으로 외측으로 접히는 경우, 표시 장치(1000)의 표시면은 제3 방향(DR3)으로 외측에 각각 위치하여 양 방향으로 화상이 표시될 수 있다. 폴딩축(FAX)을 기준으로 내측으로 접히는 경우에는 표시면이 외부에서 시인되지 않을 수 있다.
일 실시예에서, 표시 장치(1000)는 표시 영역(DA), 컴포넌트 영역(EA) 및 비표시 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 제1-1 표시 영역(DA1-1), 제1-2 표시 영역(DA1-2) 및 폴딩 영역(FA)으로 구분될 수 있다. 제1-1 표시 영역(DA1-1)과 제1-2 표시 영역(DA1-2)은 폴딩축(FAX)을 기준으로(또는, 중심으로) 각각 좌측과 우측에 위치할 수 있고, 제1-1 표시 영역(DA1-1)과 제1-2 표시 영역(DA1-2)의 사이에 폴딩 영역(FA)이 위치할 수 있다. 이 때, 폴딩축(FAX)을 기준으로 외측으로 폴딩되면 제1-1 표시 영역(DA1-1)과 제1-2 표시 영역(DA1-2)은 제3 방향(DR3)으로 양 측에 위치하게 되며 양 방향으로 화상을 표시할 수 있다. 또한, 폴딩축(FAX)을 기준으로 내측으로 폴딩되면 제1-1 표시 영역(DA1-1)과 제1-2 표시 영역(DA1-2)은 외부에서 시인되지 않을 수 있다.
도 5는 일 실시예에 따른 발광 표시 장치의 일부 영역을 확대하여 도시한 평면도이다.
도 5에는 일 실시예에 따른 발광 표시 장치 중 발광 표시 패널(DP)의 일부분이 도시되어 있으며, 휴대폰용 표시 패널을 이용하여 도시하였다.
발광 표시 패널(DP)은 전면에 표시 영역(DA)이 위치하며, 전면에 컴포넌트 영역(EA)을 포함할 수 있으며, 구체적으로 제1 컴포넌트 영역(EA1) 및 제2 컴포넌트 영역(EA2)을 포함할 수 있다. 추가적으로 도 5의 실시예에서는 제2 컴포넌트 영역(EA2)에 인접하는 위치에는 제1 컴포넌트 영역(EA1)이 위치하고 있다. 도 5의 실시예에서 제1 컴포넌트 영역(EA1)은 제2 컴포넌트 영역(EA2)의 좌측에 위치하고 있다. 제1 컴포넌트 영역(EA1)의 위치 및 개수는 실시예 별로 다양할 수 있다. 도 5에서 제2 컴포넌트 영역(EA2)에 대응하는 광학 소자는 카메라일 수 있으며, 제1 컴포넌트 영역(EA1)에 대응하는 광학 소자는 광 센서일 수 있다.
표시 영역(DA)은 복수의 발광 다이오드, 및 복수의 발광 다이오드 각각에 발광 전류를 생성하고 전달하는 복수의 화소 회로부가 형성되어 있다. 여기서, 하나의 발광 다이오드와 하나의 화소 회로부를 화소(PX)라고 한다. 표시 영역(DA)에는 하나의 화소 회로부와 하나의 발광 다이오드가 일대일로 형성되어 있다. 표시 영역(DA)은 이하 '노멀 표시 영역'이라고도 한다. 도 5에서는 절단선 아래의 발광 표시 패널(DP)의 구조는 도시하고 있지 않지만, 절단선 아래에는 표시 영역(DA)이 위치할 수 있다.
제1 컴포넌트 영역(EA1)은 빛이 투과할 수 있도록 투명한 층을 포함하여 투명한 층은 도전층이나 반도체층이 위치하지 않으며, 하부 패널층에 부 광센서 영역(OPS)을 가지고, 상부 패널층의 차광 부재(220) 및 컬러 필터층(230)에는 부 광센서 영역(OPS)에 대응하는 위치에 오프닝(이하 추가 오프닝이라고도 함)이 형성되어 빛을 막지 않는 구조를 가질 수 있다. 또한, 하부 패널층에서 부 광센서 영역(OPS)의 상부에 위치하는 블랙 화소 정의막(380)도 부 광센서 영역(OPS)에 대응하여 추가 오프닝을 가질 수 있다.
인접하는 복수개의 부 광센서 영역(OPS)은 하나의 제1 컴포넌트 영역(EA1)을 구성할 수 있다. 하부 패널층에 부 광센서 영역(OPS)이 위치하더라도 상부 패널층이나 블랙 화소 정의막(380)에 대응하는 오프닝이 없을 수 있다. 즉, 제1 컴포넌트 영역(EA1)에 위치하는 부 광센서 영역(OPS) 중 일부의 위에 위치하는 블랙 화소 정의막(380) 및 차광 부재(220)에 오프닝이 형성되고, 나머지의 위에는 블랙 화소 정의막(380) 및/또는 차광 부재(220)로 막혀 있을 수 있다. 제1 컴포넌트 영역(EA1) 중 일부 부 광센서 영역(OPS)은 빛의 투과될 수 있어 발광 표시 장치의 배면에 센서를 형성하더라도 전면을 감지할 수 있다. 이에 반하여 표시 영역에는 부 광센서 영역(OPS)이 위치하지만, 모든 부 광센서 영역(OPS)의 위에는 블랙 화소 정의막(380) 및/또는 차광 부재(220)에 의하여 막혀 있어 광이 투과할 수 있는 영역이 존재하지 않을 수 있고, 그 배면에 센서가 위치할 수 없다. 후술하는 도 7 내지 도 19에서는 하나의 화소와 하나의 부 광센서 영역(OPS)을 도시하고 있어 제1 컴포넌트 영역(EA1)이나 표시 영역(DA)의 화소 구조일 수 있다. 한편, 실시예에 따라서는 도 7 내지 도 19의 화소는 제2 컴포넌트 영역(EA2)에도 형성될 수 있다.
실시예에 따른 발광 표시 패널(DP)은 크게 하부 패널층과 상부 패널층로 구분할 수 있다. 하부 패널층은 화소를 구성하는 발광 다이오드 및 화소 회로부가 위치하는 부분이며, 이를 덮는 봉지층(도 20의 400 참고)까지 포함할 수 있다. 즉, 하부 패널층은 기판(도 20의 110 참고)에서부터 봉지층까지로 애노드(Anode), 블랙 화소 정의막(도 20의 380 참고), 발광층(도 20의 EML 참고), 스페이서(도 20의 385 참고), 기능층(도 20의 FL 참고), 캐소드(도 20의 Cathode 참고)도 포함하며, 기판과 애노드 사이의 절연막, 반도체층, 및 도전층을 포함한다. 한편, 상부 패널층은 봉지층의 상부에 위치하는 부분으로, 터치를 감지할 수 있는 감지 절연층(도 20의 501, 510, 511 참고) 및 복수의 감지 전극(도 20의 540, 541 참고)을 포함하고, 차광 부재(도 20의 220 참고), 컬러 필터(도 20의 230 참고), 및 평탄화층(도 20의 550 참고) 등을 포함할 수 있다.
한편, 표시 영역(DA)의 하부 패널층의 구조는 도 7 내지 도 20을 중심으로 살펴본다.
도 5에서 도시하고 있지 않지만, 표시 영역(DA)의 외측에는 주변 영역이 더 위치할 수 있다. 또한, 도 5에서는 휴대폰용 표시 패널을 도시하고 있으나, 표시 패널의 배면에 광학 소자가 위치할 수 있는 표시 패널이면 본 실시예가 적용될 수 있고, 플렉서블 표시 장치일 수도 있다. 플렉서블 표시 장치 중 폴더블 표시 장치인 경우에는 제2 컴포넌트 영역(EA2) 및 제1 컴포넌트 영역(EA1)의 위치가 도 5와 다른 위치에 형성될 수 있다.
이하에서는 발광 표시 패널(DP)의 하부 패널층에 위치하는 화소의 회로 구조를 도 6을 통하여 구체적으로 살펴본다.
이하의 화소의 구조는 부 광센서 영역(OPS)을 포함하는 표시 영역(DA) 및/또는 제1 컴포넌트 영역(EA1)의 화소 구조일 수 있다. 여기서, 인접하는 복수개의 부 광센서 영역(OPS)은 하나의 제1 컴포넌트 영역(EA1)을 구성할 수 있다. 즉, 부 광센서 영역(OPS)은 상부에 차광 부재 등 빛을 차단하는 부분이 제거되면 제1 컴포넌트 영역(EA1)에 위치할 수 있으며, 부 광센서 영역(OPS)의 상부에 차광 부재 등으로 빛을 차단하게 되면 표시 영역(DA)에 포함될 수 있다. 한편, 일부의 부 광센서 영역(OPS)은 상부에 차광 부재 등으로 빛을 차단하게 되더라도 제1 컴포넌트 영역(EA1)에 위치할 수 있다. 한편, 실시예에 따라서는 제2 컴포넌트 영역(EA2)에도 화소가 형성될 수 있으며, 해당 화소의 회로도도 도 6과 같을 수 있다.
먼저, 도 6을 통하여 화소의 회로 구조를 살펴본다.
도 6은 일 실시예에 따른 발광 표시 장치에 포함된 하나의 화소의 회로도이다.
도 6에서 도시된 회로 구조는 표시 영역(DA), 제1 컴포넌트 영역(EA1), 및 제2 컴포넌트 영역(EA2)에 형성되는 화소 회로부 및 발광 다이오드의 회로 구조이다.
일 실시예에 따른 하나의 화소는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cboost) 그리고 발광 다이오드(LED)를 포함한다. 여기서, 발광 다이오드(LED)를 제외한 트랜지스터 및 커패시터는 화소 회로부를 구성한다. 실시예에 따라서는 부스트 커패시터(Cboost)가 생략될 수 있다. 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 다결정 반도체를 포함하는 다결정 반도체 트랜지스터와 산화물 반도체를 포함하는 산화물 반도체 트랜지스터로 구분될 수 있으며, 다결정 반도체 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)이며, 산화물 반도체 트랜지스터는 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제7 트랜지스터(T7)일 수 있다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔선(151), 제2 스캔선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔선(151)은 스캔 구동부(도시되지 않음)에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2) 및 제7 트랜지스터(T7)에 전달한다. 제2 스캔선(152)은 제1 스캔선(151)의 신호와 동일한 타이밍에 제1 스캔선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔선(151)에 부극성의 전압이 인가될 때, 제2 스캔선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다. 초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달하고, 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달하며, 바이패스 제어선(154)은 바이패스 제어 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어 신호(GB)는 제1 스캔 신호(GW)와 동일한 타이밍에 반대 극성의 전압이 인가될 수 있으며, 이 때, 제2 스캔 신호(GC)와 동일한 신호를 가질 수 있다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 이에 따라 발광 다이오드(LED)에 전달되는 발광 전류의 크기가 변하여 발광 다이오드(LED)가 발광하는 휘도도 변한다. 구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(Vinit)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AVinit)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
구동 트랜지스터(T1; 또는 제1 트랜지스터라고도 함)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체(다결정 반도체)를 가진다. 구동 트랜지스터(T1)의 게이트 전극의 전압(즉, 유지 커패시터(Cst)에 저장된 전압)의 크기에 따라서 발광 다이오드(LED)의 애노드로 출력되는 발광 전류의 크기를 조절하는 트랜지스터이다. 발광 다이오드(LED)의 애노드 전극으로 출력되는 발광 전류의 크기에 따라서 발광 다이오드(LED)의 밝기가 조절되므로 화소에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)의 발광 휘도를 조절할 수 있다. 이를 위하여 구동 트랜지스터(T1)의 제1 전극은 구동 전압(ELVDD)을 인가 받을 수 있도록 배치되어, 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)의 제2 전극과도 연결되어 데이터 전압(DATA)도 인가 받는다. 한편, 구동 트랜지스터(T1)의 제2 전극은 발광 다이오드(LED)로 발광 전류를 출력하여 제6 트랜지스터(T6; 이하 출력 제어 트랜지스터라고도 함)를 경유하여 발광 다이오드(LED)의 애노드와 연결되어 있다. 또한, 구동 트랜지스터(T1)의 제2 전극은 제3 트랜지스터(T3)와도 연결되어, 제1 전극으로 인가되는 데이터 전압(DATA)을 제3 트랜지스터(T3)로 전달한다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 유지 커패시터(Cst)의 일 전극(이하 '제2 유지 전극'이라고 함)과 연결되어 있다. 이에 유지 커패시터(Cst)에 저장된 전압에 따라서 구동 트랜지스터(T1)의 게이트 전극의 전압이 변하고 그에 따라 구동 트랜지스터(T1)가 출력하는 발광 전류가 변경된다. 유지 커패시터(Cst)는 한 프레임 동안 구동 트랜지스터(T1)의 게이트 전극의 전압을 일정하게 유지시키는 역할을 한다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 제3 트랜지스터(T3)와도 연결되어 구동 트랜지스터(T1)의 제1 전극으로 인가되는 데이터 전압(DATA)이 제3 트랜지스터(T3)를 지나 구동 트랜지스터(T1)의 게이트 전극으로 전달되도록 할 수 있다. 한편, 구동 트랜지스터(T1)의 게이트 전극은 제4 트랜지스터(T4)와도 연결되어 제1 초기화 전압(Vinit)을 전달받아 초기화 될 수 있다.
제2 트랜지스터(T2)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체를 가진다. 제2 트랜지스터(T2)는 데이터 전압(DATA)을 화소내로 받아들이는 트랜지스터이다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔선(151) 및 부스트 커패시터(Cboost)의 일 전극(이하 '하부 부스트 전극'이라 함)과 연결되어 있다. 제2 트랜지스터(T2)의 제1 전극은 데이터선(171)과 연결되어 있다. 제2 트랜지스터(T2)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다. 제1 스캔선(151)을 통해 전달되는 제1 스캔 신호(GW) 중 부극성의 전압에 의하여 제2 트랜지스터(T2)가 턴 온 되면, 데이터선(171)을 통해 전달되는 데이터 전압(DATA)이 구동 트랜지스터(T1)의 제1 전극으로 전달되며, 최종적으로 데이터 전압(DATA)은 구동 트랜지스터(T1)의 게이트 전극으로 전달되고 유지 커패시터(Cst)에 저장된다.
제3 트랜지스터(T3)는 n형 트랜지스터로, 반도체층으로는 산화물 반도체를 가진다. 제3 트랜지스터(T3)는 구동 트랜지스터(T1)의 제2 전극과 구동 트랜지스터(T1)의 게이트 전극을 전기적으로 연결한다. 그 결과 데이터 전압(DATA)이 구동 트랜지스터(T1)의 문턱 전압만큼 보상된 후 유지 커패시터(Cst)의 제2 유지 전극에 저장되도록 하는 트랜지스터이다. 제3 트랜지스터(T3)의 게이트 전극이 제2 스캔선(152)과 연결되어 있고, 제3 트랜지스터(T3)의 제1 전극이 구동 트랜지스터(T1)의 제2 전극과 연결되어 있다. 제3 트랜지스터(T3)의 제2 전극은 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극 및 부스트 커패시터(Cboost)의 타 전극(이하 '상부 부스트 전극'이라 함)과 연결되어 있다. 제3 트랜지스터(T3)는 제2 스캔선(152)을 통해 전달받은 제2 스캔 신호(GC) 중 정극성의 전압에 의하여 턴 온 되어, 구동 트랜지스터(T1)의 게이트 전극과 구동 트랜지스터(T1)의 제2 전극을 연결시키고, 구동 트랜지스터(T1)의 게이트 전극에 인가된 전압을 유지 커패시터(Cst)의 제2 유지 전극으로 전달하여 유지 커패시터(Cst)에 저장시킨다. 이 때, 유지 커패시터(Cst)에 저장되는 전압은 구동 트랜지스터(T1)가 턴 오프될 때의 구동 트랜지스터(T1)의 게이트 전극의 전압이 저장되어 구동 트랜지스터(T1)의 문턱 전압(Vth)값이 보상된 상태로 저장된다.
제4 트랜지스터(T4)는 n형 트랜지스터로, 반도체층으로는 산화물 반도체를 가진다. 제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극 및 유지 커패시터(Cst)의 제2 유지 전극을 초기화시키는 역할을 한다. 제4 트랜지스터(T4)의 게이트 전극은 초기화 제어선(153)과 연결되어 있고, 제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(127)과 연결되어 있다. 제4 트랜지스터(T4)의 제2 전극은 제3 트랜지스터(T3)의 제2 전극, 유지 커패시터(Cst)의 제2 유지 전극, 구동 트랜지스터(T1)의 게이트 전극, 및 부스트 커패시터(Cboost)의 상부 부스트 전극에 연결되어 있다. 제4 트랜지스터(T4)는 초기화 제어선(153)을 통해 전달받은 초기화 제어 신호(GI) 중 정극성의 전압에 의하여 턴 온 되며, 이 때, 제1 초기화 전압(Vinit)을 구동 트랜지스터(T1)의 게이트 전극, 유지 커패시터(Cst)의 제2 유지 전극, 및 부스트 커패시터(Cboost)의 상부 부스트 전극에 전달하여 초기화한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 p형 트랜지스터로, 반도체층으로는 실리콘 반도체를 가진다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)에 전달하는 역할을 한다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제5 트랜지스터(T5)의 제1 전극은 구동 전압선(172)과 연결되어 있으며, 제5 트랜지스터(T5)의 제2 전극은 구동 트랜지스터(T1)의 제1 전극과 연결되어 있다.
제6 트랜지스터(T6)는 구동 트랜지스터(T1)에서 출력되는 발광 전류를 발광 다이오드(LED)로 전달하는 역할을 한다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(155)과 연결되어 있고, 제6 트랜지스터(T6)의 제1 전극은 구동 트랜지스터(T1)의 제2 전극과 연결되어 있으며, 제6 트랜지스터(T6)의 제2 전극은 발광 다이오드(LED)의 애노드와 연결되어 있다.
제7 트랜지스터(T7)는 n형 트랜지스터로, 반도체층으로는 산화물 반도체를 가진다. 제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드를 초기화시키는 역할을 한다. 이하에서 제7 트랜지스터(T7)는 애노드 초기화 트랜지스터라고도 한다. 제7 트랜지스터(T7)의 게이트 전극은 바이패스 제어선(154)과 연결되어 있고, 제7 트랜지스터(T7)의 제1 전극은 발광 다이오드(LED)의 애노드와 연결되어 있으며, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(128)과 연결되어 있다. 바이패스 제어선(154)을 흐르는 바이패스 제어 신호(GB) 중 정극성의 전압에 의해 제7 트랜지스터(T7)가 턴 온 되면 제2 초기화 전압(AVinit)이 발광 다이오드(LED)의 애노드로 인가되어 초기화된다.
하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 2개의 커패시터(유지 커패시터(Cst), 부스트 커패시터(Cboost))를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 실시예에 따라서는 부스트 커패시터(Cboost)가 제외될 수도 있다. 또한, 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 n형 트랜지스터로 형성된 실시예이지만, 이 들 중 하나만 n형 트랜지스터로 형성되거나 다른 트랜지스터가 n형 트랜지스터로 형성될 수도 있다.
이상에서는 도 6을 통하여 표시 영역(DA)에 형성되는 화소의 회로 구조를 살펴보았다.
이하에서는 도 7 내지 도 20을 통하여 표시 영역(DA)에 형성되는 화소의 상세 평면 구조 및 적층 구조를 살펴보며, 이하의 실시예의 각 화소는 하나의 부 광센서 영역(OPS)을 포함한다.
도 7 내지 도 19는 일 실시예에 따른 발광 표시 장치 중 하부 패널층 중 화소 회로부의 제조 순서에 따른 각 층의 구조를 구체적으로 도시한 도면이다.
도 7을 참고하면, 기판(110) 위에는 금속층(BML)이 위치한다.
기판(110)은 유리 등의 리지드(rigid)한 특성을 가져 휘지 않는 물질을 포함하거나 플라스틱이나 폴리 이미드(Polyimid)와 같이 휠 수 있는 플렉서블한 물질을 포함할 수 있다. 플렉서블한 기판인 경우, 도 20에서 도시하는 바와 같이, 폴리 이미드(Polyimid)와 그 위에 무기 절연 물질로 형성되는 베리어층의 이층 구조가 이중으로 형성된 구조를 가질 수 있다.
금속층(BML)은 복수의 확장부(BML1)와 복수의 확장부(BML1)을 서로 연결시키는 연결부(BML2)를 포함한다. 금속층(BML)의 확장부(BML1)은 후속하는 제1 반도체층 중 구동 트랜지스터(T1)의 채널(1132)과 평면상 중첩하는 위치에 형성될 수 있다. 금속층(BML)은 하부 실딩층이라고도 하며, 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 추가적으로 비정질 실리콘을 포함할 수 있고, 단일층 또는 다중층으로 구성될 수 있다.
도 20을 참고하면, 기판(110) 및 금속층(BML)의 위에는 이를 덮는 버퍼층(111)이 위치한다. 버퍼층(111)은 제1 반도체층(130)에 불순 원소의 침투를 차단하는 역할을 하며, 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
버퍼층(111)의 위에는 도 8에서 도시하고 있는 바와 같이 실리콘 반도체(예를 들면 다결정 반도체)로 형성된 제1 반도체층(130)이 위치한다. 제1 반도체층(130)은 구동 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함한다. 또한, 제1 반도체층(130)은 구동 트랜지스터(T1)뿐만 아니라 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)의 채널을 포함하며, 각 채널의 양측에 플라즈마 처리 또는 도핑에 의하여 도전층 특성을 가지는 영역을 가져 제1 전극 및 제2 전극의 역할을 수행한다. 제1 반도체층(130)을 포함하는 트랜지스터는 다결정 반도체 트랜지스터라 할 수 있다.
구동 트랜지스터(T1)의 채널(1132)은 평면 상에서 U자형으로 구부러진 형상으로 이루어질 수 있다. 다만, 구동 트랜지스터(T1)의 채널(1132)의 형상은 이에 한정되지 아니하며, 다양하게 변경될 수 있다. 예를 들면, 구동 트랜지스터(T1)의 채널(1132)은 다른 형상으로 구부러질 수도 있고, 막대 형상으로 이루어질 수도 있다. 구동 트랜지스터(T1)의 채널(1132)의 양측에 구동 트랜지스터(T1)의 제1 영역(1131) 및 제2 영역(1133)이 위치할 수 있다. 제1 반도체층에 위치하는 제1 영역(1131) 및 제2 영역(1133)은 구동 트랜지스터(T1)의 제1 전극 및 제2 전극의 역할을 수행한다.
제1 반도체층(130)에서 구동 트랜지스터(T1)의 제1 영역(1131)으로부터 하측으로 연장되어 있는 부분(1134)에는 제2 트랜지스터(T2)의 채널, 제1 영역 및 제2 영역이 위치한다. 구동 트랜지스터(T1)의 제1 영역(1131)으로부터 상측으로 연장되어 있는 부분(1135)에는 제5 트랜지스터(T5)의 채널, 제1 영역 및 제2 영역이 위치한다. 구동 트랜지스터(T1)의 제2 영역(1133)으로부터 상측으로 연장되어 있는 부분(1136)에는 제6 트랜지스터(T6)의 채널, 제1 영역 및 제2 영역이 위치한다.
도 20을 참고하면, 구동 트랜지스터(T1)의 채널(1132), 제1 영역(1131) 및 제2 영역(1133)을 포함하는 제1 반도체층(130) 위에는 제1 게이트 절연막(141)이 위치할 수 있다. 제1 게이트 절연막(141)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
도 9를 참고하면, 제1 게이트 절연막(141) 위에 구동 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전층이 위치할 수 있다. 제1 게이트 도전층은 구동 트랜지스터(T1)뿐만 아니라 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6) 각각의 게이트 전극을 포함한다. 구동 트랜지스터(T1)의 게이트 전극(1151)은 구동 트랜지스터(T1)의 채널(1132)과 중첩할 수 있다. 구동 트랜지스터(T1)의 채널(1132)은 구동 트랜지스터(T1)의 게이트 전극(1151)에 의해 덮여 있다.
제1 게이트 도전층은 제1 스캔선(151) 및 발광 제어선(155)을 더 포함할 수 있다. 제1 스캔선(151) 및 발광 제어선(155)은 대략 가로 방향(이하 제1 방향이라고도 함)으로 연장될 수 있다. 제1 스캔선(151)은 제2 트랜지스터(T2)의 게이트 전극과 연결될 수 있다. 제1 스캔선(151)은 제2 트랜지스터(T2)의 게이트 전극과 일체로 이루어질 수 있다.
한편, 발광 제어선(155)은 제5 트랜지스터(T5)의 게이트 전극 및 제6 트랜지스터(T6)의 게이트 전극과 연결될 수 있으며, 발광 제어선(155)과 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)의 게이트 전극은 일체로 이루어질 수 있다.
제1 게이트 도전층은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
구동 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 수행하여 제1 반도체층의 노출된 영역을 도체화시킬 수 있다. 즉, 제1 게이트 도전층에 의해 가려진 제1 반도체층은 도체화되지 않고, 제1 게이트 도전층에 의해 덮여 있지 않은 제1 반도체층의 부분은 도전층과 동일한 특성을 가질 수 있다. 그 결과 도체화된 부분을 포함하는 트랜지스터는 p형 트랜지스터 특성을 가져, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 p형 트랜지스터일 수 있다.
도 20을 참고하면, 구동 트랜지스터(T1)의 게이트 전극(1151)을 포함하는 제1 게이트 도전층 및 제1 게이트 절연막(141) 위에는 제2 게이트 절연막(142)이 위치할 수 있다. 제2 게이트 절연막(142)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막일 수 있다.
도 10을 참고하면, 제2 게이트 절연막(142) 위에 유지 커패시터(Cst)의 제1 유지 전극(1153), 제3 트랜지스터(T3)의 하부 실딩층(3155) 및 제4 트랜지스터(T4)의 하부 실딩층(4155)을 포함하는 제2 게이트 도전층이 위치할 수 있다. 하부 실딩층(3155, 4155)은 각각 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 채널의 하부에 위치하여 하측으로부터 채널에 제공되는 광 또는 전자기 간섭 등으로부터 실딩(shielding)하는 역할을 할 수 있다.
제1 유지 전극(1153)은 구동 트랜지스터(T1)의 게이트 전극(1151)과 중첩하여 유지 커패시터(Cst)를 이룬다. 유지 커패시터(Cst)의 제1 유지 전극(1153)에는 오프닝(1152)이 형성되어 있다. 유지 커패시터(Cst)의 제1 유지 전극(1153)의 오프닝(1152)은 구동 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다. 제1 유지 전극(1153)은 가로 방향(제1 방향)로 연장되어 인접하는 제1 유지 전극(1153)과 서로 연결되어 있다.
제3 트랜지스터(T3)의 하부 실딩층(3155)은 제3 트랜지스터(T3)의 채널(3137) 및 게이트 전극(3151)과 중첩할 수 있다. 제4 트랜지스터(T4)의 하부 실딩층(4155)은 제4 트랜지스터(T4)의 채널(4137) 및 게이트 전극(4151)과 중첩할 수 있다.
제2 게이트 도전층은 하부 제2 스캔선(152a), 하부 초기화 제어선(153a) 및 제1 초기화 전압선(127)을 더 포함할 수 있다. 하부 제2 스캔선(152a), 하부 초기화 제어선(153a) 및 제1 초기화 전압선(127)은 대략 가로 방향(제1 방향)으로 연장될 수 있다. 하부 제2 스캔선(152a)은 제3 트랜지스터(T3)의 하부 실딩층(3155)과 연결될 수 있다. 하부 제2 스캔선(152a)은 제3 트랜지스터(T3)의 하부 실딩층(3155)과 일체로 이루어질 수 있다. 하부 초기화 제어선(153a)은 제4 트랜지스터(T4)의 하부 실딩층(4155)과 연결될 수 있다. 하부 초기화 제어선(153a)은 제4 트랜지스터(T4)의 하부 실딩층(4155)과 일체로 이루어질 수 있다.
제2 게이트 도전층(GAT2)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
도 20을 참고하면, 유지 커패시터(Cst)의 제1 유지 전극(1153), 제3 트랜지스터(T3)의 하부 실딩층(3155) 및 제4 트랜지스터(T4)의 하부 실딩층(4155)을 포함하는 제2 게이트 도전층 위에는 제1 층간 절연막(161)이 위치할 수 있다. 제1 층간 절연막(161)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있으며, 실시예에 따라서는 무기 절연 물질을 두껍게 형성할 수 있다.
도 11을 참고하면, 제1 층간 절연막(161) 위에는 제3 트랜지스터(T3)의 채널(3137), 제1 영역(3136) 및 제2 영역(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 영역(4136) 및 제2 영역(4138), 및 제7 트랜지스터(T7)의 채널(7137), 제1 영역(7136) 및 제2 영역(7138)을 포함하는 산화물 반도체층이 위치할 수 있다. 또한, 산화물 반도체층은 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)을 더 포함할 수 있다.
제3 트랜지스터(T3)의 채널(3137), 제1 영역(3136) 및 제2 영역(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 영역(4136) 및 제2 영역(4138)은 서로 연결되어 일체로 이루어질 수 있다. 한편, 제7 트랜지스터(T7)의 채널(7137), 제1 영역(7136) 및 제2 영역(7138)은 제3 트랜지스터(T3)의 채널(3137) 및 제4 트랜지스터(T4)의 채널(4137)과 분리되어 있어, 산화물 반도체층은 서로 분리된 두 부분으로 구분될 수 있다.
제3 트랜지스터(T3)의 채널(3137)의 양측에 제3 트랜지스터(T3)의 제1 영역(3136) 및 제2 영역(3138)이 위치하며, 제4 트랜지스터(T4)의 채널(4137)의 양측에 제4 트랜지스터(T4)의 제1 영역(4136) 및 제2 영역(4138)이 위치한다. 제3 트랜지스터(T3)의 제2 영역(3138)은 제4 트랜지스터(T4)의 제2 영역(4138)과 연결된다. 제3 트랜지스터(T3)의 채널(3137)은 하부 실딩층(3155)과 중첩하며, 제4 트랜지스터(T4)의 채널(4137)은 하부 실딩층(4155)과 중첩한다. 제7 트랜지스터(T7)의 채널(7137)의 양측에 제7 트랜지스터(T7)의 제1 영역(7136) 및 제2 영역(7138)이 위치한다. 산화물 반도체층을 포함하는 트랜지스터는 산화물 반도체 트랜지스터라 할 수 있다.
제3 트랜지스터(T3)의 제2 영역(3138)과 제4 트랜지스터(T4)의 제2 영역(4138)의 사이에는 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)가 위치한다. 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)은 제1 스캔선(151)의 일부분(이하 부스트 커패시터(Cboost)의 하부 부스트 전극이라고도 함)과 중첩하여, 부스트 커패시터(Cboost)를 구성한다.
도 20을 참고하면, 제3 트랜지스터(T3)의 채널(3137), 제1 영역(3136) 및 제2 영역(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 영역(4136) 및 제2 영역(4138), 제7 트랜지스터(T7)의 채널(7137), 제1 영역(7136) 및 제2 영역(7138), 및 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)을 포함하는 산화물 반도체층 위에는 제3 게이트 절연막(143)이 위치할 수 있다.
제3 게이트 절연막(143)은 산화물 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치할 수 있다. 따라서, 제3 게이트 절연막(143)은 제3 트랜지스터(T3)의 채널(3137), 제1 영역(3136) 및 제2 영역(3138), 제4 트랜지스터(T4)의 채널(4137), 제1 영역(4136) 및 제2 영역(4138), 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)의 상부면 및 측면을 덮을 수 있다. 다만, 본 실시예가 이에 한정되는 것은 아니며, 제3 게이트 절연막(143)이 산화물 반도체층 및 제1 층간 절연막(161) 위의 전면에 위치하지 않을 수도 있다. 예를 들면, 제3 게이트 절연막(143)이 제3 트랜지스터(T3)의 채널(3137)과 중첩하고, 제1 영역(3136) 및 제2 영역(3138)과는 중첩하지 않을 수도 있다. 또한, 제3 게이트 절연막(143)이 제4 트랜지스터(T4)의 채널(4137)과 중첩하고, 제1 영역(4136) 및 제2 영역(4138)과는 중첩하지 않을 수도 있다.
제3 게이트 절연막(143)은 산화 규소(SiOx) 또는 질화규소(SiNx), 산질화규소(SiONx) 등을 포함하는 무기 절연막을 포함할 수 있다.
도 12를 참고하면, 제3 게이트 절연막(143) 위에는 제3 트랜지스터(T3)의 게이트 전극(3151), 제4 트랜지스터(T4)의 게이트 전극(4151), 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 포함하는 제3 게이트 도전층이 위치할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(3151)은 제3 트랜지스터(T3)의 채널(3137)과 중첩할 수 있다. 제3 트랜지스터(T3)의 게이트 전극(3151)은 제3 트랜지스터(T3)의 하부 실딩층(3155)과 중첩할 수 있다.
제4 트랜지스터(T4)의 게이트 전극(4151)은 제4 트랜지스터(T4)의 채널(4137)과 중첩할 수 있다. 제4 트랜지스터(T4)의 게이트 전극(4151)은 제4 트랜지스터(T4)의 하부 실딩층(4155)과 중첩할 수 있다.
제7 트랜지스터(T7)의 게이트 전극(7151)은 제7 트랜지스터(T7)의 채널(7137)과 중첩할 수 있다.
제3 게이트 도전층은 상부 제2 스캔선(152b), 상부 초기화 제어선(153b), 및 바이패스 제어선(154)을 더 포함할 수 있다.
상부 제2 스캔선(152b), 상부 초기화 제어선(153b), 및 바이패스 제어선(154)은 대략 가로 방향(제1 방향)으로 연장될 수 있다. 상부 제2 스캔선(152b)은 하부 제2 스캔선(152a)과 함께 제2 스캔선(152)을 이룬다. 상부 제2 스캔선(152b)은 제3 트랜지스터(T3)의 게이트 전극(3151)과 연결될 수 있다. 상부 제2 스캔선(152b)은 제3 트랜지스터(T3)의 게이트 전극(3151)과 일체로 이루어질 수 있다. 상부 초기화 제어선(153b)은 하부 초기화 제어선(153a)과 함께 초기화 제어선(153)을 이룬다. 상부 초기화 제어선(153b)은 제4 트랜지스터(T4)의 게이트 전극(4151)과 연결될 수 있다. 상부 초기화 제어선(153b)은 제4 트랜지스터(T4)의 게이트 전극(4151)과 일체로 이루어질 수 있다.
바이패스 제어선(154)은 제7 트랜지스터(T7)의 게이트 전극(7151)과 연결될 수 있으며, 바이패스 제어선(154)은 제7 트랜지스터(T7)의 게이트 전극(7151)과 일체로 이루어질 수 있다.
또한, 제3 게이트 도전층은 하부 제2 초기화 전압선(128a)을 더 포함할 수 있다. 하부 제2 초기화 전압선(128a)은 대략 가로 방향(제1 방향)으로 연장될 수 있으며, 제2 초기화 전압(AVinit)이 인가된다.
제3 게이트 도전층(GAT3)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
제3 트랜지스터(T3)의 게이트 전극(3151), 제4 트랜지스터(T4)의 게이트 전극(4151), 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 포함하는 제3 게이트 도전층을 형성한 후 플라즈마 처리 또는 도핑 공정을 통하여, 제3 게이트 도전층에 의해 가려진 산화물 반도체층의 부분은 채널로 형성하고, 제3 게이트 도전층에 의해 덮여 있지 않은 산화물 반도체층의 부분은 도체화 된다. 제3 트랜지스터(T3)의 채널(3137)은 게이트 전극(3151)과 중첩하도록 게이트 전극(3151) 아래에 위치할 수 있다. 제3 트랜지스터(T3)의 제1 영역(3136) 및 제2 영역(3138)은 게이트 전극(3151)과 중첩하지 않을 수 있다. 제4 트랜지스터(T4)의 채널(4137)은 게이트 전극(4151)과 중첩하도록 게이트 전극(4151) 아래에 위치할 수 있다. 제4 트랜지스터(T4)의 제1 영역(4136) 및 제2 영역(4138)은 게이트 전극(4151)과 중첩하지 않을 수 있다. 제7 트랜지스터(T7)의 채널(7137)은 게이트 전극(7151)과 중첩하도록 게이트 전극(7151) 아래에 위치할 수 있다. 제7 트랜지스터(T7)의 제1 영역(7136) 및 제2 영역(7138)은 게이트 전극(7151)과 중첩하지 않을 수 있다. 상부 부스트 전극(3138t)은 제3 게이트 도전층과 중첩하지 않아 도전체의 도전 특성과 동일/유사한 특성을 가질 수 있다. 산화물 반도체층을 포함하는 트랜지스터는 n형 트랜지스터의 특성을 가질 수 있다.
도 20을 참고하면, 제3 트랜지스터(T3)의 게이트 전극(3151), 제4 트랜지스터(T4)의 게이트 전극(4151), 및 제7 트랜지스터(T7)의 게이트 전극(7151)을 포함하는 제3 게이트 도전층 위에는 제2 층간 절연막(162)이 위치할 수 있다. 제2 층간 절연막(162)은 단층 또는 다층 구조를 가질 수 있다. 제2 층간 절연막(162)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있으며, 실시예에 따라서는 유기 물질을 포함할 수 있다.
도 13을 참고하면, 제2 층간 절연막(162)은 두 종류의 오프닝(OP1, OP2)가 형성될 수 있다. 두 종류의 오프닝(OP1, OP2)은 서로 다른 마스크를 사용하여 형성할 수 있다.
오프닝(OP1)은 제2 층간 절연막(162), 제3 게이트 절연막(143), 제1 층간 절연막(161), 제2 게이트 절연막(142), 및 제1 게이트 절연막(141) 중 적어도 하나에 오프닝을 형성하는 것으로, 제1 반도체층(130), 제1 게이트 도전층, 또는 제2 게이트 도전층을 노출시킬 수 있다.
오프닝(OP2)은 제2 층간 절연막(162) 및/또는 제3 게이트 절연막(143)에 오프닝를 형성하는 것으로, 산화물 반도체층 또는 제3 게이트 도전층을 노출시킬 수 있다.
오프닝(OP1) 중 하나는 구동 트랜지스터(T1)의 게이트 전극(1151)의 적어도 일부와 중첩하며, 제3 게이트 절연막(143), 제1 층간 절연막(161) 및 제2 게이트 절연막(142)에도 형성될 수 있다. 이 때, 오프닝(OP1) 중 하나는 제1 유지 전극(1153)의 오프닝(1152)와 중첩할 수 있으며, 제1 유지 전극(1153)의 오프닝(1152)의 내측에 위치할 수 있다.
오프닝(OP2) 중 하나는 부스트 커패시터(Cboost)와 적어도 일부 중첩할 수 있으며, 제3 게이트 절연막(143)에 더 형성될 수 있다.
오프닝(OP1) 중 또 다른 하나는 구동 트랜지스터(T1)의 제2 영역(1133)의 적어도 일부와 중첩하며, 제3 게이트 절연막(143), 제1 층간 절연막(161), 제2 게이트 절연막(142) 및 제1 게이트 절연막(141)에 형성될 수 있다.
오프닝(OP2) 중 또 다른 하나는 제3 트랜지스터(T3)의 제1 영역(3136)의 적어도 일부와 중첩하며, 제3 게이트 절연막(143)에 형성될 수 있다.
도 14 및 도 15를 참고하면, 제2 층간 절연막(162)의 위에는 제1 연결 전극(1175) 및 제2 연결 전극(3175)을 포함하는 제1 데이터 도전층이 위치할 수 있다. 도 14는 도 15에서 제1 데이터 도전층을 용이하게 인식하기 어려울 수 있어 제1 데이터 도전층과 오프닝(OP1, OP2)만을 빼서 도시한 평면도이고, 도 15는 제1 데이터 도전층 이하의 모든 층이 도시된 평면도이다.
제1 연결 전극(1175)의 일단은 구동 트랜지스터(T1)의 게이트 전극(1151)과 중첩할 수 있다. 제1 연결 전극(1175)의 일단은 오프닝(OP1) 및 제1 유지 전극(1153)의 오프닝(1152)를 통해 구동 트랜지스터(T1)의 게이트 전극(1151)과 연결될 수 있다. 제1 연결 전극(1175)의 타단은 부스트 커패시터(Cboost)와 중첩할 수 있다. 제1 연결 전극(1175)의 타단은 오프닝(OP2)을 통해 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)과 연결될 수 있다. 따라서, 제1 연결 전극(1175)에 의해 구동 트랜지스터(T1)의 게이트 전극(1151)과 부스트 커패시터(Cboost)의 상부 부스트 전극(3138t)이 연결될 수 있다. 이때, 제1 연결 전극(1175)에 의해 구동 트랜지스터(T1)의 게이트 전극(1151)은 제3 트랜지스터(T3)의 제2 영역(3138) 및 제4 트랜지스터(T4)의 제2 영역(4138)과도 연결될 수 있다.
제2 연결 전극(3175)의 일단은 구동 트랜지스터(T1)의 제2 영역(1133)과 중첩할 수 있다. 제2 연결 전극(3175)의 일단은 오프닝(OP1)을 통해 구동 트랜지스터(T1)의 제2 영역(1133)과 연결될 수 있다. 제2 연결 전극(3175)의 타단은 제3 트랜지스터(T3)의 제1 영역(3136)과 중첩할 수 있다. 제2 연결 전극(3175)의 타단은 오프닝(OP2)을 통해 제3 트랜지스터(T3)의 제1 영역(3136)과 연결될 수 있다. 따라서, 제2 연결 전극(3175)에 의해 구동 트랜지스터(T1)의 제2 영역(1133)과 제3 트랜지스터(T3)의 제1 영역(3136)이 연결될 수 있으며, 제1 반도체층(130)과 산화물 반도체층이 전기적으로 연결되도록 한다.
제1 데이터 도전층은 제2 초기화 전압선(128b)을 더 포함할 수 있다. 제2 초기화 전압선(128)은 세로 방향(제2 방향)으로 연장되어 있는 배선부(128b-1)와 배선부(128b-1)에서 가로 방향(제1 방향)의 양측으로 돌출되어 있는 제1 연장부(128b-2)를 가지며, 제1 연장부(128b-2)의 끝단은 확장되어 있을 수 있다. 제1 연장부(128b-2)의 확장된 끝단은 서로 다른 두 오프닝(OP2)을 통하여 제3 게이트 도전층에 위치하는 제2 초기화 전압선(128a) 및 산화물 반도체층에 위치하는 제7 트랜지스터(T7)의 제2 영역(7138)과 과 전기적으로 연결될 수 있다. 그 결과 제2 초기화 전압(AVinit)은 제3 게이트 도전층에 위치하는 제2 초기화 전압선(128a)을 통하여 가로 방향(제1 방향)으로 전달되며, 제1 데이터 도전층은 제2 초기화 전압선(128b)을 통하여 세로 방향(제2 방향)으로 전달된다. 또한, 제7 트랜지스터(T7)의 제2 영역(7138)으로 제2 초기화 전압(AVinit)을 제공한다.
제1 데이터 도전층은 추가적으로 연결부(127CM, 171CM), 애노드 연결 부재(ACM1) 및 확장부(FL-SD1)를 더 포함할 수 있다.
연결부(127CM)는 오프닝(OP1)을 통하여 제2 게이트 도전층의 제1 초기화 전압선(127)과 연결되고, 오프닝(OP2)을 통하여 제2 반도체층(산화물 반도체층)의 일 부분(4136)과 연결되어 제1 초기화 전압선(127)을 흐르는 제1 초기화 전압(Vinit)이 산화물 반도체층의 제4 트랜지스터(T4)로 전달시킨다.
연결부(171CM)는 오프닝(OP1)을 통하여 제1 반도체층(130)의 일 부분(1134)의 끝단, 즉, 제2 트랜지스터(T2)와 전기적으로 연결되어 있다.
애노드 연결 부재(ACM1)는 오프닝(OP1)을 통하여 제1 반도체층(130)의 일 부분(1136)의 끝단, 즉, 제6 트랜지스터(T6)와 전기적으로 연결되어 있다.
확장부(FL-SD1)는 상부에 위치하는 애노드를 평탄화하도록 하기 위하여 넓게 형성되어 있다. 또한, 확장부(FL-SD1)는 오프닝(OP1)을 통하여 제1 반도체층(130)의 일부분(1135), 즉, 제5 트랜지스터(T5)와 연결되고, 오프닝(OP1)을 통하여 제1 유지 전극(1153)과도 전기적으로 연결되어 있다.
제1 데이터 도전층(SD1)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
도 20을 참고하면, 제1 연결 전극(1175) 및 제2 연결 전극(3175)을 포함하는 제1 데이터 도전층 위에는 제1 유기막(181)이 위치할 수 있다. 제1 유기막(181)은 유기 물질을 포함하는 유기 절연막일 수 있으며, 유기 물질로는 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다.
도 16, 도 17, 및 도 20을 참고하면, 제1 유기막(181)에는 하부 유기막 오프닝(OP3)이 위치한다. 제1 유기막(181) 위에는 데이터선(171), 구동 전압선(172), 및 애노드 연결 부재(ACM2)를 포함하는 제2 데이터 도전층이 위치할 수 있다. 제2 데이터 도전층의 위에는 제2 유기막(182) 및 제3 유기막(183)이 위치하며, 제2 유기막(182) 및 제3 유기막(183)에는 애노드 연결용 오프닝(OP4)이 형성되어 있다. 애노드 연결 부재(ACM2)는 애노드 연결용 오프닝(OP4)을 통하여 애노드와 전기적으로 연결된다. 도 16은 도 17에서 제2 데이터 도전층을 용이하게 인식하기 어려울 수 있어 제2 데이터 도전층과 오프닝(OP3, OP4)만을 빼서 도시한 평면도이고, 도 17은 제2 데이터 도전층 및 그 주변의 모든 층이 도시된 평면도이다.
도 16 및 도 17을 참고하면, 하부 유기막 오프닝(OP3)은 제1 데이터 도전층에 위치하는 연결부(171CM), 애노드 연결 부재(ACM1), 및 확장부(FL-SD1)와 중첩하여 이들을 각각 노출시킨다.
제2 데이터 도전층은 데이터선(171), 구동 전압선(172), 및 애노드 연결 부재(ACM2)를 포함할 수 있다.
데이터선(171) 및 구동 전압선(172)은 대략 세로 방향(제2 방향)으로 연장될 수 있다. 데이터선(171)은 하부 유기막 오프닝(OP3)을 통하여 제1 데이터 도전층의 연결부(171CM)와 연결되며, 이를 통하여 제2 트랜지스터(T2)와 연결되어 있다. 데이터선(171)은 세로 방향으로 연장되다가 꺾이는 구조를 가지며, 꺾이는 부분에서의 데이터선(171)은 부 광센서 영역(OPS)의 경계를 구성할 수 있다. 인접하는 복수개의 부 광센서 영역(OPS)은 하나의 제1 컴포넌트 영역(EA1)을 구성할 수 있다.
구동 전압선(172)은 하부 유기막 오프닝(OP3)을 통하여 제1 데이터 도전층의 확장부(FL-SD1)를 통하여 제5 트랜지스터(T5) 및 제1 유지 전극(1153)과 전기적으로 연결되어 있다.
애노드 연결 부재(ACM2)는 오프닝(OP3)을 통하여 제1 데이터 도전층의 애노드 연결 부재(ACM1)와 전기적으로 연결되며, 제6 트랜지스터(T6)와 전기적으로 연결되어 있다.
도 16을 참고하면, 구동 전압선(172)은 확장부(FL-SD2) 및 돌출된 배선부(172-e)를 더 포함하며, 애노드 연결 부재(ACM2)가 형성되는 부분에는 형성되지 않는 구조를 가진다.
확장부(FL-SD2)는 상부에 위치하는 애노드를 평탄화하도록 하기 위하여 넓게 형성되어 있다.
한편, 구동 전압선(172)의 돌출된 배선부(172-e)도 그 상부에 위치하는 애노드를 평탄하게 형성하기 위하여 두 개의 데이터선(171)의 양측에 두 개가 형성되어 총 4개의 배선 구조(171, 172-e)가 애노드의 하부에 위치하도록 하는 구조를 가진다. 도 17을 참고하면, 인접하여 형성된 두 개의 데이터선(171)은 서로 반대 방향으로 꺾이면서 간격이 크게 형성된 부분을 가지며, 이 부분은 부 광센서 영역(OPS)에 대응한다. 하나의 부 광센서 영역(OPS)은 인접하는 두 개의 화소 회로부의 사이에 위치한다. 부 광센서 영역(OPS)의 좌우 경계는 두 개의 데이터선(171)으로 구성되며, 제1 스캔선(151)에 의하여 하측 경계를 구성하고, 하부 제2 스캔선(152a) 및/또는 제2 스캔선(152b)에 의하여 상측 경계를 구성할 수 있다. 실시예에 따라서는 데이터선(171)과 평면상 중첩하는 제1 반도체층(130)의 일 부분(1134)이 부 광센서 영역(OPS)의 좌우 경계를 구성할 수도 있다.
이상과 같은 애노드 하부의 구조(제1 데이터 도전층의 확장부(FL-SD1) 및 배선부(128b-1), 그리고, 제2 데이터 도전층의 확장부(FL-SD2), 데이터선(171), 및 배선부(172-e))와 유기막(181, 182, 183)에 의하여 애노드가 평탄화 특성을 가진다.
본 실시예에서 확장부(FL-SD1) 및 확장부(FL-SD2)는 구동 전압선(172)과 전기적으로 연결되어 구동 전압(ELVDD)이 전달된다.
제2 데이터 도전층(SD2)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다.
도 20을 참고하면, 제2 데이터 도전층의 위에는 제2 유기막(182) 및 제3 유기막(183)이 위치한다. 제2 유기막(182) 및 제3 유기막(183)은 유기 절연막일 수 있으며, 폴리 이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 실시예에 따라서는 제3 유기막(183)이 생략될 수도 있다.
제2 유기막(182) 및 제3 유기막(183)에는 애노드 연결용 오프닝(OP4)이 형성되어 있으며, 이를 통하여 애노드와 애노드 연결 부재(ACM2)가 전기적으로 연결된다.
도 18, 도 19, 및 도 20을 참고하면, 제3 유기막(183)의 위에는 애노드(Anode)가 형성된다. 애노드(Anode)는 애노드 연결용 오프닝(OP4)을 통하여 화소 회로부로부터 전류를 전달 받을 수 있도록 연장부(Anode-e)를 더 포함할 수 있다. 도 19를 참고하면, 두 개의 애노드 연결용 오프닝(OP4)이 서로 인접하게 위치하며, 그 중 하나는 연장부(Anode-e)가 제1 방향(DR1)으로 연장되어 녹색의 발광 다이오드에 포함되는 애노드와 연결되고, 다른 하나는 연장부(Anode-e)가 제2 방향으로 연장되어 청색 또는 적색의 발광 다이오드에 포함되는 애노드와 연결되는 구조를 가질 수 있다.
도 19 및 도 20을 참고하면, 애노드(Anode)의 위에는 블랙 화소 정의막(380)이 위치하며, 블랙 화소 정의막(380)의 오프닝(OP)은 애노드(Anode)와 중첩하도록 형성되어 있다. 애노드(Anode)의 연장부(Anode-e)는 블랙 화소 정의막(380)의 오프닝(OP)에 의하여 노출되어 있지 않고, 블랙 화소 정의막(380)과 평면상 중첩하는 구조를 가진다. 그 결과 애노드 연결용 오프닝(OP4)도 평면상 블랙 화소 정의막(380)과 중첩하는 구조를 가진다.
도 20을 참고하면, 애노드 연결용 오프닝(OP4)이 블랙 화소 정의막(380)의 오프닝(OP) 및 차광 부재(220)의 오프닝(OPBM)과 평면상 중첩하지 않으므로, 평면상 블랙 화소 정의막(380) 및 차광 부재(220)와 중첩하는 구조임을 알 수 있다.
또한, 하부 유기막 오프닝(OP3) 중 일부(제1 하부 유기막 오프닝)은 차광 부재(220)의 오프닝(OPBM)과 적어도 일부 평면상 중첩하며, 나머지 하부 유기막 오프닝(OP3), 즉 제2 하부 유기막 오프닝은 차광 부재(220)과 평면상 중첩한다. 한편, 모든 하부 유기막 오프닝(OP3)은 블랙 화소 정의막(380)과 평면상 중첩한다.
또한, 본 실시예에서는 애노드(Anode)의 하부에 위치하는 제1 데이터 도전층의 확장부(FL-SD1) 및 제2 데이터 도전층의 확장부(FL-SD2)에 의하여 애노드(Anode) 중 적어도 블랙 화소 정의막(380)의 오프닝(OP)으로 노출되는 부분이 평탄하게 형성될 수 있다.
이상과 같은 평면 구조를 기초로, 발광 표시 장치의 표시 영역, 제1 컴포넌트 영역(EA1) 및 부 광센서 영역(OPS)의 단면 구조를 도 20을 통하여 살펴본다.
도 20은 일 실시예에 따른 발광 표시 장치의 단면도이다.
도 20에서는 표시 영역(DA)의 적층 구조 외에 추가적으로 제1 컴포넌트 영역(EA1)의 적층 구조도 도시하고 있다.
도 20에 도시된 표시 영역(DA)의 화소의 상세 적층 구조 중 애노드(Anode)까지는 도 7 내지 도 19을 살펴보면서 함께 살펴보았다. 도 20의 실시예에서 화소 회로부는 제2 유기막(182) 및 제3 유기막(183)을 포함하며, 그 하부의 구성을 의미하고, 발광 다이오드는 제3 유기막(183)의 상부이며, 봉지층(400)의 하부에 위치하는 구성을 의미할 수 있다.
도 20을 참고하면, 표시 영역(DA)의 화소에서 애노드(Anode) 위의 적층 구조는 아래와 같다.
애노드(Anode) 위에는 애노드(Anode)를 노출시키는 오프닝(OP)을 가지면서 애노드(Anode)의 적어도 일부를 덮는 블랙 화소 정의막(380)이 위치할 수 있다. 블랙 화소 정의막(380)은 검은색을 띄는 유기 물질로 형성되어 외부에서 인가되는 빛이 다시 외부로 반사되지 않도록 한다. 실시예에 따라서 블랙 화소 정의막(380)은 네거티브 타입의 검은색의 유기 물질을 포함할 수 있으며, 검은색 안료를 포함할 수 있다.
블랙 화소 정의막(380)의 위에는 스페이서(385)가 위치하고 있다. 스페이서(385)는 블랙 화소 정의막(380)과 달리, 투명한 유기 절연 물질로 형성될 수 있다. 실시예에 따라서 스페이서(385)는 포지티브(positive) 타입의 투명한 유기 물질로 형성될 수 있다.
애노드(Anode), 스페이서(385), 및 블랙 화소 정의막(380)의 위에는 기능층(FL)과 캐소드(Cathode)가 순차적으로 형성되어 있으며, 표시 영역(DA) 및 제1 컴포넌트 영역(EA1)에서 기능층(FL)과 캐소드(Cathode)는 전 영역에 위치할 수 있다. 기능층(FL)의 사이에는 발광층(EML)이 위치하며, 발광층(EML)은 블랙 화소 정의막(380)의 오프닝(OP) 내에만 위치할 수 있다. 이하에서는 기능층(FL)과 발광층(EML)을 합하여 중간층이라고 할 수 있다. 기능층(FL)은 전자 주입층, 전자 전달층, 정공 전달층, 및 정공 주입층과 같은 보조층 중 적어도 하나의 층을 포함할 수 있으며, 발광층(EML)의 하부에 정공 주입층 및 정공 전달층이 위치하고, 발광층(EML)의 상부에 전자 전달층 및 전자 주입층이 위치할 수 있다.
캐소드(Cathode)의 위에는 봉지층(400)이 위치한다. 봉지층(400)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함하며, 실시예에 따라서는 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 봉지층(400)은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광층(EML)을 보호하기 위한 것일 수 있다. 실시예에 따라 봉지층(400)은 무기층과 유기층이 순차적으로 더 적층된 구조를 포함할 수 있다.
도 20의 실시예에는 봉지층(400) 위에는 터치 감지를 위하여 감지 절연층(501, 510, 511) 및 복수의 감지 전극(540, 541)이 위치한다. 도 20의 실시예에서는 두 개의 감지 전극(540, 541)을 이용하여 정전용량 방식(capacitive type)으로 터치를 감지할 수 있다.
구체적으로, 봉지층(400)의 위에는 제1 감지 절연층(501)이 형성되며, 그 위에 복수의 감지 전극(540, 541)이 형성된다. 복수의 감지 전극(540, 541)은 제2 감지 절연층(510)을 사이에 두고 절연될 수 있으며, 일부는 감지 절연층(510)에 위치하는 오프닝을 통하여 전기적으로 연결될 수 있다. 여기서 감지 전극(540, 541)은 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au), 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta) 등의 금속이나 금속 합금을 포함할 수 있으며, 단일층 또는 다중층으로 구성될 수 있다. 감지 전극(540)의 위에는 제3 감지 절연층(511)이 형성되어 있다.
상부의 감지 전극(540) 및 제3 감지 절연층(511)의 위에는 차광 부재(220) 및 컬러 필터층(230)이 위치한다.
차광 부재(220)는 감지 전극(540, 541)과 평면상 중첩하도록 위치할 수 있고, 애노드(Anode)와는 평면상 중첩하지 않도록 위치할 수 있다. 이는, 화상을 표시할 수 있는 애노드(Anode)가 차광 부재(220) 및 감지 전극(540, 541)에 의해 가려지지 않도록 하기 위함이다.
제3 감지 절연층(511) 및 차광 부재(220) 위에는 컬러 필터층(230)이 위치할 수 있다. 컬러 필터층(230)은 적색광(Red light)을 투과시키는 적색 컬러 필터, 녹색광(Green light)을 투과시키는 녹색 컬러 필터 및 청색광(Blue light)을 투과시키는 청색 컬러 필터를 포함한다. 각각의 컬러 필터층(230)은 발광 다이오드의 애노드(Anode)와 평면상 중첩하도록 위치할 수 있다. 발광층(EML)에서 방출된 빛은 컬러 필터를 지나면서 해당 색으로 변경되면서 방출될 수 있다.
차광 부재(220)는 각각의 컬러 필터층(230) 사이에 위치할 수 있다. 실시예에 따라서 컬러 필터층(230)이 색변환층으로 대체되거나, 색변환층을 더 포함할 수 있다. 색변환층은 퀀텀 닷(Quantum Dot)을 포함할 수 있다. 또한, 실시예에 따라서는 컬러 필터층(230) 대신에 차광 부재(220)의 오프닝(OPBM)을 채우는 반사 조정층이 위치할 수도 있다. 반사 조정층은 차광 부재(220)를 덮는 구조를 가질 수도 있으며, 이에 대해서는 도 35를 통하여 살펴본다.
컬러 필터층(230) 위에는 컬러 필터층(230)을 덮는 평탄화층(550)이 위치할 수 있으며, 그 위에 추가적으로 편광판이 부착되어 있을 수 있다.
한편, 도 20에서는 제1 컴포넌트 영역(EA1)의 단면 구조도 도시되어 있다.
제1 컴포넌트 영역(EA1)은 하부 패널층에 복수의 부 광센서 영역(OPS)이 위치하는 영역으로, 일부 영역에서는 표시 영역(DA)과 동일한 화소 회로부의 구조가 형성되어 있으나 도 20에서는 표시 영역(DA)과 차이가 있는 부 광센서 영역(OPS)의 단면 구조를 중심으로 도시하고 있다. 한편, 표시 영역(DA)에도 부 광센서 영역(OPS)이 위치할 수 있으나 표시 영역(DA)의 모든 부 광센서 영역(OPS)은 블랙 화소 정의막(380) 및/또는 차광 부재(220)에 의하여 빛이 투과하지 않도록 가려져 있다.
제1 컴포넌트 영역(EA1)은 빛이 투과할 수 있는 부 광센서 영역(OPS)을 포함하며, 부 광센서 영역(OPS)에는 빛이 투과될 수 있도록 도전층이나 반도체층이 위치하지 않으며, 부 광센서 영역(OPS)의 상부에 위치하는 블랙 화소 정의막(380) 및 차광 부재(220)에 부 광센서 영역(OPS)에 대응하는 위치에 추가 오프닝(OP-1, OPBM-1)이 형성되어 빛을 막지 않는 구조를 가질 수 있다. 한편, 제1 컴포넌트 영역(EA1)에 위치하는 부 광센서 영역(OPS) 중 일부는 블랙 화소 정의막(380) 및/또는 차광 부재(220)와 평면상 중첩하도록 형성하여 빛이 투과되지 않도록 형성되어 있다. 이와 같이, 제1 컴포넌트 영역(EA1)에 위치하는 복수의 부 광센서 영역(OPS) 중 일부는 빛이 투과할 수 있도록 형성하고, 나머지는 빛이 투과할 수 없도록 형성한다. 여기서, 제1 컴포넌트 영역(EA1)에서 빛을 투과할 수 있는 부 광센서 영역(OPS)은 "제1 광센서 영역 또는 투과형 광센서 영역"이라고 하며, 빛이 투과할 수 없는 부 광센서 영역(OPS)은 "제2 광센서 영역 또는 비투과형 광센서 영역"이라고 할 수 있다. 이와 같이, 하나의 제1 컴포넌트 영역(EA1)에서 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)의 개수를 조절하면, 제1 컴포넌트 영역(EA1)의 배면에 위치하는 센서가 발광 표시 장치의 전면을 감지할 수 있도록 하면서 추가적으로 제1 컴포넌트 영역(EA1)에서의 빛의 반사 색감이 개선되도록 할 수 있다. 한편, 실시예에 따라서는 제1 컴포넌트 영역(EA1)이 제1 컴포넌트 영역(EA1)을 둘러싸는 표시 영역과 반사율 또는 반사 색감이 달라 사용자에게 시인되는 것을 방지할 수 있다.
본 실시예에서 인접하는 화소 회로부의 사이에 위치하는 부 광센서 영역(OPS)의 전면에는 차광 부재(220) 및/또는 블랙 화소 정의막(380)이 위치하며, 차광 부재(220) 및/또는 블랙 화소 정의막(380)은 제1 광센서 영역(OPS1)의 부 광센서 영역(OPS)과 평면상 중첩하는 추가 오프닝(OPBM-1, OP-1)을 가지지만, 제2 광센서 영역(OPS2)의 부 광센서 영역(OPS)에는 추가 오프닝이 형성되지 않아 차광 부재(220) 및/또는 블랙 화소 정의막(380)과 부 광센서 영역(OPS)이 평면상 중첩하는 구조를 가질 수 있다.
구체적으로, 도 20을 기초로, 일 실시예에 따른 제1 컴포넌트 영역(EA1)의 적층 구조를 살펴보면 다음과 같다.
기판(110)의 위에는 무기 절연막인 버퍼층(111)이 위치하고, 그 위에는 무기 절연막인 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)이 순차적으로 위치한다. 또한, 제2 게이트 절연막(142)의 위에는 무기 절연막인 제1 층간 절연막(161), 제3 게이트 절연막(143), 및 제2 층간 절연막(162)이 순차적으로 적층되어 있다. 제2 층간 절연막(162)의 위에는 유기 절연막인 제1 유기막(181), 제2 유기막(182), 및 제3 유기막(183)이 순차적으로 적층되어 있다. 기판(110)에서 애노드(Anode)의 전까지, 즉, 도 20의 실시예에서 제3 유기막(183)까지의 적층 구조는 부 광센서 영역(OPS)에 대응할 수 있다. 이상과 같은 부 광센서 영역(OPS)에는 금속층(BML), 제1 반도체층(ACT1), 제1 게이트 도전층(GAT1), 제2 게이트 도전층(GAT2), 산화물 반도체층(ACT2), 제3 게이트 도전층(GAT3), 제1 데이터 도전층(SD1), 및 제2 데이터 도전층(SD2)이 위치하지 않는다.
부 광센서 영역(OPS)은 상부에도 빛이 투과될 수 있도록 형성되는 제1 광센서 영역(OPS1)과 빛이 투과될 수 없도록 형성되는 제2 광센서 영역(OPS2)으로 구분된다.
빛이 투과되는 제1 광센서 영역(OPS1; 투과형 광센서 영역)의 상부 적층 구조는 다음과 같을 수 있다.
부 광센서 영역(OPS)인 제3 유기막(183)의 위에는 블랙 화소 정의막(380)의 추가 오프닝(OP-1)이 위치하여 빛이 투과될 수 있는 구조를 가진다. 그러므로, 제3 유기막(183)의 위에는 기능층(FL)이 위치할 수 있으며, 그 위에는 캐소드(Cathode)가 위치할 수 있다. 캐소드(Cathode)의 위에는 봉지층(400)이 위치하고, 그 위에는 감지 절연층(501, 510, 511)이 순차적으로 위치한다. 봉지층(400)은 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 또한, 감지 절연층(501, 510, 511)은 모두 무기 절연막일 수 있다. 제3 감지 절연층(511)의 위에는 차광 부재(220)의 추가 오프닝(OPBM-1)이 위치한다. 그러므로, 제1 컴포넌트 영역(EA1) 중 빛이 투과되는 제1 광센서 영역(OPS1)에는 차광 부재(220) 및 블랙 화소 정의막(380)이 형성되지 않아 빛이 투과될 수 있다. 제1 광센서 영역(OPS1)으로 제3 감지 절연층(511)의 위에는 평탄화층(550)이 위치할 수 있다.
한편, 빛이 투과되지 않는 제2 광센서 영역(OPS2; 비투과형 광센서 영역)의 적층 구조는 다음과 같을 수 있다.
부 광센서 영역(OPS)인 제3 유기막(183)의 위에는 블랙 화소 정의막(380)이 위치하고, 추가 오프닝을 가지지 않아 빛이 투과될 수 없는 구조를 가질 수 있다. 블랙 화소 정의막(380)의 위에는 기능층(FL), 캐소드(Cathode), 및 봉지층(400)이 순차적으로 위치하고, 그 위에는 감지 절연층(501, 510, 511)이 순차적으로 위치한다. 봉지층(400)은 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함하는 삼중층 구조를 가질 수 있다. 또한, 감지 절연층(501, 510, 511)은 모두 무기 절연막일 수 있다. 제3 감지 절연층(511)의 위에는 차광 부재(220)가 위치하고 추가 오프닝을 가지지 않아 빛이 투과될 수 없는 구조를 가질 수 있다. 그러므로, 제1 컴포넌트 영역(EA1) 중 빛이 투과되지 않는 제2 광센서 영역(OPS2; 비투과형 광센서 영역)은 평면상 차광 부재(220) 및/또는 블랙 화소 정의막(380)과 중첩되어 있어 빛이 투과될 수 없다. 제2 광센서 영역(OPS2)으로 차광 부재(220)의 위에는 평탄화층(550)이 위치할 수 있다.
이상의 실시예에서는 유기막이 총 3개로 형성되며, 애노드 연결용 오프닝이 제2 유기막 및 제3 유기막에 형성되는 실시예를 살펴보았다. 하지만, 유기막은 적어도 2개로 형성될 수 있으며, 이 때, 애노드 연결용 오프닝은 기판으로부터 멀리 위치하는 상부 유기막에 위치할 수 있으며, 하부 유기막에는 하부 유기막 오프닝이 위치할 수 있다.
이상에서는 전체적인 발광 표시 장치에서 제1 컴포넌트 영역(EA1)에 포함되는 제1 광센서 영역(OPS1) 및 제2 광센서 영역(OPS2)의 단면 구조를 살펴보았다. 이하에서는 제1 컴포넌트 영역(EA1)에서 평면상 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)을 배치시키는 다양한 실시예에 대하여 도 21 내지 도 23을 통하여 살펴본다.
도 21 내지 도 23은 실시예에 따른 제1 컴포넌트 영역의 평면도이다.
도 21 내지 도 23에서는 차광 부재(220)를 도트 패턴으로 표시하여 도트 패턴이 도시된 부분은 차광 부재(220)가 위치함을 도시하였으며, 도트 패턴이 위치하지 않는 부분은 차광 부재(220)의 추가 오프닝(OPBM-1)에 대응하도록 도시하였다. 차광 부재(220)의 추가 오프닝(OPBM-1)의 하부에는 블랙 화소 정의막(380)의 추가 오프닝(OP-1)이 위치하여 빛이 투과되는 구조를 가질 수 있다.
먼저, 도 21을 통하여 제1 컴포넌트 영역의 블랙 화소 정의막(380), 차광 부재(220), 및 컬러 필터층(230)의 평면 위치 관계를 살펴본다.
도 21에 의하면, 차광 부재(220)는 오프닝(OPBM)을 포함하며, 오프닝(OPBM)은 블랙 화소 정의막(380)의 오프닝(OP)과 평면상 중첩하면서 더 넓게 형성될 수 있다. 차광 부재(220)의 위에는 컬러 필터(230R, 230G, 230B)가 위치한다. 컬러 필터(230R, 230G, 230B)는 차광 부재(220)의 오프닝(OPBM)을 채우는 구조를 가지며, 평면상 차광 부재(220)의 오프닝(OPBM)보다 넓게 형성될 수 있다. 도 21에서는 각 색의 컬러 필터별로 서로 다른 빗금으로 도시하여 용이하게 구분되도록 도시되어 있다.
이하에서는 제1 컴포넌트 영역(EA1) 중 부 광센서 영역(OPS)에서의 상부 구조를 살펴본다.
먼저, 빛이 투과되는 제1 광센서 영역(OPS1; 투과형 광센서 영역)의 상부 구조는 다음과 같을 수 있다.
제1 광센서 영역(OPS1)에서는 부 광센서 영역(OPS)에 대응하여 블랙 화소 정의막(380)에 추가 오프닝(OP-1)이 형성되고, 차광 부재(220)에 추가 오프닝(OPBM-1)이 형성되어 있다. 그 결과, 차광 부재(220)의 추가 오프닝(OPBM-1) 및 블랙 화소 정의막(380)의 추가 오프닝(OP-1)에 의하여 제1 광센서 영역(OPS1)에는 빛을 차단하는 구조가 존재하지 않는다. 그 결과 발광 표시 패널(DP)의 배면에 센서(광센서, 적외선 센서 등 포함)를 위치시키더라도 발광 표시 패널(DP)의 전면을 광으로 센싱할 수 있게 된다.
한편, 빛이 투과되지 않는 제2 광센서 영역(OPS2; 비투과형 광센서 영역)의 상부 구조는 다음과 같을 수 있다.
제2 광센서 영역(OPS2)에서는 부 광센서 영역(OPS)에 대응하여 블랙 화소 정의막(380)에 추가 오프닝(OP-1)이 위치하지 않고, 차광 부재(220)에도 추가 오프닝(OPBM-1)이 형성되어 있지 않아서, 블랙 화소 정의막(380) 및/또는 차광 부재(220)에 의하여 빛이 차단되는 구조를 가진다. 그 결과, 제1 컴포넌트 영역(EA1)에서 부 광센서 영역(OPS)을 센서의 동작을 위하여 사용하지 않으며, 반사율 또는 반사 색감을 조절하는데 사용된다. 즉, 외부의 광이 제1 컴포넌트 영역(EA1)으로 입사되면 일부 빛이 반사되는데, 표시 영역(DA)의 반사율 또는 반사 색감에 대응하도록 제1 컴포넌트 영역(EA1)을 구성하기 위하여 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)의 개수 및 배치를 조절한다. 그 결과, 제1 컴포넌트 영역(EA1)의 배면에 위치하는 센서가 발광 표시 장치의 전면을 감지할 수 있도록 하면서 추가적으로 제1 컴포넌트 영역(EA1)에서의 빛의 반사 색감이 개선되고, 표시 영역(DA)과 제1 컴포넌트 영역(EA1)이 반사율 또는 반사 색감면에서 유사할 수 있도록 한다. 그 결과 사용자는 표시 영역(DA)과 제1 컴포넌트 영역(EA1)을 구분하여 시인할 수 없다.
도 21의 실시예에서 인접하는 하나의 부 광센서 영역(OPS)은 2개의 녹색의 화소, 1개의 적색의 화소 및 1개의 청색의 화소에 둘러싸여 있다. 인접하는 4개의 부 광센서 영역(OPS) 중 하나의 부 광센서 영역(OPS)이 빛이 투과되는 제1 광센서 영역(OPS1; 투과형 광센서 영역)으로 형성되고, 나머지 3개의 부 광센서 영역(OPS)이 빛이 투과되지 않는 제2 광센서 영역(OPS2; 비투과형 광센서 영역)으로 형성되는 실시예를 도시하고 있다. 이하에서는 이러한 배치를 '1/4 주기'의 발광 표시 장치로고도 간략하게 표시한다. 또한, 인접하는 4개의 부 광센서 영역(OPS) 중 하나의 제1 광센서 영역(OPS1; 투과형 광센서 영역)의 위치는 일정한 위치에 배치되어 있어 인접하는 제1 광센서 영역(OPS1; 투과형 광센서 영역)간의 간격도 일정하게 형성되어 있다. 하지만, 동일한 '1/4 주기'로 형성되더라도, 하나의 발광 표시 장치 내에서도 제1 광센서 영역(OPS1)의 위치는 서로 다를 수 있다.
한편, 도 22에서는 도 21에서와 달리 '3/8 주기'로 형성되는 실시예가 도시되어 있으며, 도 23에서는 '1/2 주기'로 형성되는 실시예가 도시되어 있다.
도 21 내지 도 23의 배치는 일 실시예를 각각 도시한 것으로, 제1 광센서 영역(OPS1)의 개수, 주기 및 위치는 실시예 별로 다양하게 형성할 수 있다. 또한, 제1 광센서 영역(OPS1)에 따라서 제1 컴포넌트 영역(EA1)의 배면에 위치하는 센서가 전면을 감지할 수 있는지가 정해지므로, 센서의 동작한 필요한 투과율을 가질 수 있도록 제1 광센서 영역(OPS1)의 최소 개수, 배치 등이 결정될 수 있다.
본 실시예에서 도 17 또는 도 19를 참고하면, 부 광센서 영역(OPS)은 제1 컴포넌트 영역(EA1)에 위치하는 모든 화소 회로부에 인접하여 형성되어 있으며, 제1 컴포넌트 영역(EA1)에는 제1 광센서 영역(OPS1)의 개수가 제2 광센서 영역(OPS2)의 개수와 같거나 보다 작게 포함될 수 있다. 즉, 제1 컴포넌트 영역(EA1)에는 도 23에서와 같이, 한 개의 제1 광센서 영역(OPS1)에 대하여 1개의 제2 광센서 영역(OPS2)이 형성되어 있는 1/2 주기를 가지거나, 도 21 및 도 34에서와 같이, 한 개의 제1 광센서 영역(OPS1)에 대하여 3개의 제2 광센서 영역(OPS2)이 형성되어 있는 1/4 주기를 가지거나, 도 22에서와 같이, 세 개의 제1 광센서 영역(OPS1)에 대하여 5개의 제2 광센서 영역(OPS2)이 형성되어 있는 3/8 주기를 가지거나, 도 38에서와 같이, 한 개의 제1 광센서 영역(OPS1)에 대하여 7개의 제2 광센서 영역(OPS2)이 형성되어 있는 1/8 주기를 가지거나, 도 37에서와 같이, 한 개의 제1 광센서 영역(OPS1)에 대하여 8개의 제2 광센서 영역(OPS2)이 형성되어 있는 1/9 주기를 가질 수 있다.
또한, 도 39에서와 같이, 적어도 2개의 영역으로 구분되어 서로 다른 주기로 형성될 수도 있다.
이상에서는 제1 컴포넌트 영역(EA1)의 구조를 살펴보았으며, 실시예에 따라서는 이러한 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)의 배치는 제2 컴포넌트 영역(EA2)에서도 적용될 수 있다.
이하에서는 도 24 및 도 25를 통하여 실시예에 따른 하나의 부 광센서 영역(OPS)의 다양한 평면 모양 중 일부를 살펴본다.
도 24 및 도 25는 실시예에 따른 광센서 영역의 평면 모양을 도시한 평면도이다.
도 24의 부 광센서 영역(OPS)은 도 7 내지 도 19의 실시예의 부 광센서 영역(OPS)의 모양에 대응한다.
도 24의 부 광센서 영역(OPS)은 6각형 모양에 더하여 하부로 돌출된 구조를 더 포함하는 평면 모양을 가진다. 도 24의 부 광센서 영역(OPS)의 평면 모양에는 최대의 가로폭(Wdr1)과 최대의 세로폭(Wdr2)이 도시되어 있는데, 최대의 가로폭(Wdr1)을 좀 더 크게 형성할 수 있다. 이 때, 최대의 가로폭(Wdr1) 및 세로폭(Wdr2)은 각각 5㎛ 이상 15㎛이하일 수 있다. 부 광센서 영역(OPS)과 블랙 화소 정의막(380)의 추가 오프닝(OP-1) 및/또는 차광 부재(220)의 추가 오프닝(OPBM-1)의 경계가 평면상 가질 수 있는 간격은 1㎛ 이상 2㎛ 이하일 수 있으며, 이는 오정렬로 인하여 부 광센서 영역(OPS)이 가리는 것을 막기 위함이다.
한편, 도 25에서는 도 24의 부 광센서 영역(OPS)과 달리 하부에 볼록 돌출된 구조를 포함하지 않아 6각형 모양을 가진다. 도 25의 부 광센서 영역(OPS)의 평면 모양에는 최대의 가로폭(Wdr1')과 최대의 세로폭(Wdr2')이 도시되어 있는데, 최대의 가로폭(Wdr1')을 좀 더 크게 형성할 수 있다. 이 때, 최대의 가로폭(Wdr1') 및 세로폭(Wdr2')은 각각 5㎛ 이상 15㎛이하일 수 있다. 부 광센서 영역(OPS)과 블랙 화소 정의막(380)의 추가 오프닝(OP-1) 및/또는 차광 부재(220)의 추가 오프닝(OPBM-1)의 경계가 평면상 가질 수 있는 간격은 1㎛ 이상 2㎛ 이하일 수 있으며, 이는 오정렬로 인하여 부 광센서 영역(OPS)이 가리는 것을 막기 위함이다.
도 24 및 도 25에 도시된 부 광센서 영역(OPS)은 일 실시예일뿐이며, 원형, 다각형 등의 다양한 모양으로 형성될 수도 있다.
이하에서는 도 26 및 도 27을 통하여 서로 다른 주기를 가지는 발광 표시 장치의 제1 컴포넌트 영역(EA1)을 촬영한 사진을 간략하게 살펴본다.
도 26 및 도 27은 실시예에 따른 제1 컴포넌트 영역을 촬영한 도면이다.
도 26에서는 1/4 주기로 형성된 제1 광센서 영역(OPS1)을 포함하는 제1 컴포넌트 영역(EA1)을 촬영한 것이며, 도 27에서는 1/9 주기(도 37 참고)로 형성된 제1 광센서 영역(OPS1)을 포함하는 제1 컴포넌트 영역(EA1)을 촬영한 것이다. 도 26 및 도 27에서 점으로 보이는 부분이 제1 광센서 영역(OPS1)이며, 제2 광센서 영역(OPS2)은 차광 부재(220) 및/또는 블랙 화소 정의막(380)으로 덮여 있어 보이지 않는다.
도 26의 실시예에서는 1/4 주기로 형성되어 인접하는 4개의 부 광센서 영역(OPS) 중 1개만이 제1 광센서 영역(OPS1)으로 형성되며, 나머지 3개는 제2 광센서 영역(OPS2)으로 형성되어 있다. 이에 반하여 도 27의 실시예에서는 1/9 주기로 형성되어 인접하는 9개의 부 광센서 영역(OPS) 중 1개만이 제1 광센서 영역(OPS1)으로 형성되며, 나머지 8개는 제2 광센서 영역(OPS2)으로 형성되어 있다.
이와 같은 두 가지의 실시예를 기준으로 제1 광센서 영역(OPS1)이 형성되는 주기와 투과율의 관계를 이하의 도 28 내지 도 33을 통하여 살펴본다.
도 28 내지 도 33은 주기에 따른 투과율의 차이를 보여주는 도면이다.
먼저, 도 28은 1/4 주기의 제1 컴포넌트 영역(EA1)의 투과율을 도시하며, 도 29는 1/9 주기의 제1 컴포넌트 영역(EA1)의 투과율을 도시하고, 도 30은 1/1 주기의 제1 컴포넌트 영역(EA1)의 투과율을 도시하고 있다. 또한, 도 28 내지 도 30에서 세로축은 투과율을 나타내고, 가로축은 제1 광센서 영역(OPS1)에 형성되는 블랙 화소 정의막(380)의 추가 오프닝(OP-1)의 폭을 나타낸다. 여기서 투과율을 측정한 기준 파장은 550nm를 사용하였다.
도 28 내지 도 30에서는 복수의 제1 컴포넌트 영역(EA1)에서의 투과율을 각각 측정하여 도트로 위치를 표시하였으며, 이들의 관계를 선으로 도시하였다. 또한, 크게 서로 다른 크기를 가지는 두 개의 추가 오프닝을 가지는 제1 컴포넌트 영역(EA1)에서 투과율을 측정하였다.
도 28 내지 도 30에 기초하면, 블랙 화소 정의막(380)의 추가 오프닝(OP-1)의 폭이 커질수록 투과율이 상승하는 것을 확인할 수 있으며, 제1 광센서 영역(OPS1)이 형성되는 주기도 클수록 투과율이 상승하는 것을 확인할 수 있다.
투과율만을 고려하면, 도 30과 같이 모든 부 광센서 영역(OPS)을 모두 제1 광센서 영역(OPS1)으로 형성하는 것이 투과율이 높다. 하지만, 이와 같은 높은 투과율은 사용자가 표시 영역(DA)과 제1 컴포넌트 영역(EA1)의 반사율이 다르고 반사 색감이 다르게 느껴 표시 영역(DA)과 제1 컴포넌트 영역(EA1)의 경계를 구분 시인할 수 있는 문제가 발생한다. 이에 부 광센서 영역(OPS) 중 일부만을 제1 광센서 영역(OPS1)으로 형성하여 투과율을 낮추면서도 센싱이 가능하도록 하면서 추가적으로 반사율 및/또는 반사 색감을 표시 영역(DA)에 준하게 맞추어 사용자가 표시 영역(DA)과 제1 컴포넌트 영역(EA1)의 경계를 구분 시인하지 못하도록 하여 표시 품질을 향상시킬 수 있다.
한편, 도 31에서는 도 28에서 측정된 1/4 주기의 제1 컴포넌트 영역(EA1)의 투과율과 도 29에서 측정된 1/9 주기의 제1 컴포넌트 영역(EA1)의 투과율을 기초로 투과율의 분포를 도시하고 있다.
도 31에 도시된 수치를 표로 정리하면 아래의 표 1과 같다.
Target 측정 결과
실시예 평균
투과율		 최소
투과율		 측정
개수		 평균
투과율		 표준편차
(4σ)		 예상 최소
투과율
1/9 주기 0.16 0.12 46 0.17 0.25 0.00
1/4 주기 0.36 0.26 37 0.37 0.20 0.17
이상의 표 1 및 도 31을 참고하면, 요청되는 최소 투과율이 0.12%인데, 이 중 1/9 주기의 실시예는 평균 투과율이 0.17%로 최소 투과율보다는 높지만, 예상되는 최소 투과율이 0.00%일 수도 있고, 일부 측정된 투과율이 0.12%보다 낮을 수 있어 제1 컴포넌트 영역(EA1)에 적용시 센서가 필요한 광량을 얻지 못하는 문제가 발생할 수 있다. 그 결과 0.12%의 투과율 보다 높게 형성하기 위하여, 블랙 화소 정의막(380)의 추가 오프닝(OP-1)이나 차광 부재(220)의 추가 오프닝(OPBM-1)의 폭을 더 키우거나, 동일한 크기의 추가 오프닝을 가지는 경우에는 주기를 증가시켜 투과율을 향상시키는 것이 적절할 수 있다.
도 28 및 도 29를 참고하면, 제1 컴포넌트 영역(EA1)의 투과율은 0.12%를 초과하는 값을 가질 수 있으며, 0.1% 이하의 값을 가질 수 있다.
한편, 도 32 및 도 33에서는 또 다른 방식으로 투과율을 살펴보았으며 이에 대하여 먼저 도 32를 통하여 살펴본다.
도 32에서 도시된 원은 촬영을 진행하는 하나의 스폿을 나타내며, 하나의 스폿의 지름은 300㎛이다. 하나의 스폿 내에서 총 9 곳의 위치의 투과율을 촬영하고 각 위치 별로 투과율을 차이를 살펴보았다.
실험한 결과는 도 33 및 아래의 표 2와 같다.
1/9 주기 1/4 주기
① 0.1697 0.3454
② 0.1694 0.2817
③ 0.0888 0.2811
④ 0.1427 0.3947
⑤ 0.0814 0.259
⑥ 0.1469 0.2981
⑦ 0.0951 0.3829
⑧ 0.1871 0.2313
⑨ 0.1122 0.3648
평균 0.1326 0.3154
최대값 0.1871 0.3947
최소값 0.0814 0.2313
최대값과 최소값의 차이 0.1057 0.1634
표 2에 따른 결과를 분포를 확인할 수 있도록 도 33으로 도시하였다.
도 33을 참고하면, 위치별 투과율의 산포는 1/9 주기의 실시예나 1/4 주기의 실시예 모두에서 발생하지만, 1/9 주기의 실시예에서는 목표하고 있는 최소 투과율인 0.12% 보다 낮게 측정되는 부분이 많아 보다 투과율을 향상시킬 필요가 있다. 이에 반하여 1/4 주기의 실시예에서는 적절한 투과율을 가져 배면에 위치하는 센서가 센싱 동작을 하는데 문제가 발생하지 않을 수 있다. 1/4 주기의 실시예는 추가적으로 표시 영역(DA)의 반사율 및 반사 색감과 유사한지를 추가적으로 체크하여 표시 영역(DA)과 제1 컴포넌트 영역(EA1)의 경계를 구분 시인하지 못하도록 하여 표시 품질을 향상시킬 수 있다.
한편, 1/9 주기의 실시예는 먼저 투과율 보다 높게 형성하기 위하여, 블랙 화소 정의막(380)의 추가 오프닝(OP-1)이나 차광 부재(220)의 추가 오프닝(OPBM-1)의 폭을 더 키우거나, 동일한 크기의 추가 오프닝을 가지는 경우에는 주기를 증가시켜 투과율을 향상시키면서, 표시 영역(DA)의 반사율 및 반사 색감과 유사하게 세팅하여, 배면의 센서의 동작에도 문제가 없고, 표시 영역(DA)과 제1 컴포넌트 영역(EA1)의 경계를 구분 시인하지 못하도록 할 수 있다.
이상에서는 실험한 결과를 중심으로 1/4 주기 및 1/9 주기의 투과율 관계를 살펴보았다.
이하에서는 도 34 내지 도 39를 통하여 주기 별로 다양한 실시예를 살펴본다.
먼저, 도 34 내지 도 36을 통하여 1/4 주기의 구조를 개략적으로 살펴본다.
도 34는 일 실시예에 따른 제1 컴포넌트 영역의 개략 평면도이고, 도 35 및 도 36은 일 실시예에 따른 제1 컴포넌트 영역 중 제1 광센서 영역과 제2 광센서 영역을 개략적으로 도시한 단면도이다.
먼저, 도 34의 평면도는 도 21에 대응하며, 도 21의 구조를 본 발명의 특징에 기초하여 보다 개략적으로 도시하였으며, 도트 패턴이 없는 제1 광센서 영역(OPS1)과 도트 패턴이 포함된 제2 광센서 영역(OPS2)으로 도시하고 있다. 또한, 도 34에서는 하나의 제1 컴포넌트 영역(EA1)이 도시되어 있으며, 하나의 제1 컴포넌트 영역(EA1)에 복수의 제1 광센서 영역(OPS1) 및 복수의 제2 광센서 영역(OPS2)이 포함되는 것을 확인할 수 있다.
도 34에서의 제1 광센서 영역(OPS1)의 단면 구조는 도 35와 같을 수 있으며, 제2 광센서 영역(OPS2)의 단면 구조는 도 36과 같을 수 있다.
도 35 및 도 36은 도 20에 비하여 블랙 화소 정의막(380)의 하부의 구조가 보다 개략적으로 도시된 것으로, 도 7 내지 도 20의 실시예와 달리 실시예에 따라서는 기판(110)과 블랙 화소 정의막(380)의 사이에 도 20보다 적은 층수를 가질 수도 있음을 나타내고 있다. 도 35 및 도 36에서는 기판(110)의 위에 위치하는 반도체층이 생략되어 있으며, 그 위에 제1 게이트 절연막(141), 제1 게이트 도전층(GAT1), 제2 게이트 절연막(142), 제1 데이터 도전층(SD1), 및 제1 유기막(181)이 순차적으로 위치한다.
제1 유기막(181)의 위에는 애노드가 위치하지만, 도시하지 않았으며, 제1 유기막(181)의 위에는 블랙 화소 정의막(380)이 위치한다. 도 35와 도 36을 비교하면, 블랙 화소 정의막(380)에는 제1 광센서 영역(OPS1)에 대응하는 추가 오프닝(OP-1)이 위치하지만, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝이 없어 블랙 화소 정의막(380)으로 빛이 투과되지 않도록 차단한다.
블랙 화소 정의막(380)의 위에는 캐소드가 위치하지만, 도 35 및 도 36에서는 생략하였으며, 그 위에는 봉지층(400)이 위치한다. 봉지층의 위에는 차광 부재(220)가 위치하고, 도 35와 도 36을 비교하면, 차광 부재(220)에는 제1 광센서 영역(OPS1)에 대응하는 추가 오프닝(OPBM-1)이 위치하지만, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝이 없어 차광 부재(220)으로 빛이 투과되지 않도록 차단한다.
차광 부재(220)의 오프닝(OPBM) 및 차광 부재(220)의 일 부분의 위에는 컬러 필터층(230)이 위치한다. 컬러 필터층(230)은 삼원색에 해당하는 각 색의 컬러 필터를 포함할 수 있다. 도 35와 도 36을 비교하면, 컬러 필터층(230)은 제1 광센서 영역(OPS1)에 대응하는 부분에는 형성되지 않으며, 제2 광센서 영역(OPS2)에 대응하는 부분에는 컬러 필터층(230)이 형성될 수 있다.
차광 부재(220) 및 컬러 필터층(230)의 위에는 평탄화층(550)이 위치할 수 있으며, 그 위에는 커버 윈도우(WU)가 위치할 수 있다.
도 35 및 도 36과 같은 구조를 가질 수 있는 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)은 도 37 내지 도 39와 같이 평면상 배열될 수 있다.
도 37 내지 도 39는 일 실시예에 따른 제1 컴포넌트 영역의 개략 평면도이다.
도 37에서는 1/9 주기로 배열된 제1 광센서 영역(OPS1)을 가지는 제1 컴포넌트 영역(EA1)이 도시되어 있다.
도 28 내지 도 33의 실험 결과를 참고할 때, 최소 투과율이 0.12%를 넘어야 하는 경우에는 1/9 주기로 제1 광센서 영역(OPS1)을 배치할 때에는 블랙 화소 정의막(380)의 추가 오프닝(OP-1)이나 차광 부재(220)의 추가 오프닝(OPBM-1)의 폭을 더 키워 최소 투과율을 향상시킬 필요가 있다. 이에 보다 크게 형성된 추가 오프닝(OP-1) 및/또는 추가 오프닝(OPBM-1)을 이용하여 1/9 주기를 가지면서도 최소 투과율을 넘는 투과율을 가지도록 하여 센서가 정확하게 동작할 수 있도록 할 수 있다.
도 38에서는 1/8 주기로 배열된 제1 광센서 영역(OPS1)을 가지는 제1 컴포넌트 영역(EA1)이 도시되어 있다.
도 38의 1/8 주기로 배열된 제1 광센서 영역(OPS1)의 투과율은 1/9 주기로 배열된 제1 광센서 영역(OPS1)의 투과율에 비하여 높은 투과율을 가지므로 최소 투과율인 0.12%를 넘는 투과율을 가질 수 있으며, 배면에 위치하는 센서가 필요로 하는 투과율을 가져 센서가 정확하게 동작할 수 있도록 할 수 있다.
한편, 도 39에서는 제1 컴포넌트 영역(EA1)에 서로 다른 주기를 가지는 두 영역을 포함하는 실시예가 도시되어 있다. 즉, 도 39에서 제1 컴포넌트 영역(EA1)의 A 영역(이하 '제1 컴포넌트 영역의 중심 영역'이라고도 함)에는 1/8 주기로 배열된 제1 광센서 영역(OPS1)을 가지며, B 영역(이하 '제1 컴포넌트 영역의 주변 영역'이라고도 함)에는 1/9 주기로 배열된 제1 광센서 영역(OPS1)이 형성되어 있다. 즉, 도 39의 실시예에서는 A 영역(제1 컴포넌트 영역의 중심 영역)의 제1 주기가 B 영역(제1 컴포넌트 영역의 주변 영역)의 제2 주기보다 큰 값을 가진다. 이러한 실시예에서는 배면의 센서가 A 영역(제1 컴포넌트 영역의 중심 영역)에 대응하는 부분을 통하여 주로 감지하는 경우에 적용될 수 있다.
도 39의 실시예에서 A 영역과 B 영역을 모두 포함하는 제1 컴포넌트 영역(EA1)의 전체 주기는 1/8보다 작고, 1/9보다 큰 주기를 가질 수 있다. 그 결과 제1 컴포넌트 영역(EA1)의 투과율도 1/9 주기를 가지는 실시예에 비하여 높을 수 있으며, 그 결과 최소 투과율인 0.12%를 넘는 투과율을 가질 수 있으며, 배면에 위치하는 센서가 필요로 하는 투과율을 가져 센서가 정확하게 동작할 수 있도록 할 수 있다.
한편, 실시예에 따라서는 도 39의 실시예와 달리 A 영역(제1 컴포넌트 영역의 중심 영역)의 제1 주기가 B 영역(제1 컴포넌트 영역의 주변 영역)의 제2 주기보다 작은 값을 가지는 실시예도 가능하다. 다만, 이 때, 센서에서 요구되는 투과율을 만족시킬 수 있는 투과율을 가지도록 형성할 필요가 있다.
제1 컴포넌트 영역(EA1)은 도 34, 도 37, 도 38, 및 도 39의 실시예와 다른 다양한 주기 및 배치로 형성될 수도 있다.
이하에서는 도 20의 변형 실시예로 다양한 실시예를 살펴본다.
도 40 내지 도 42는 또 다른 실시예에 따른 발광 표시 장치의 단면도이다.
먼저, 도 40의 구조를 살펴보며, 도 40은 도 20과 달리, 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)의 단면 구조의 차이는 차광 부재(220)에만 존재하여, 차광 부재(220)에 추가 오프닝(OPBM-1)이 형성되는 영역이 제1 광센서 영역(OPS1)이며, 추가 오프닝(OPBM-1)이 형성되지 않는 영역이 제2 광센서 영역(OPS2)이다. 한편, 블랙 화소 정의막(380)은 제1 컴포넌트 영역(EA1)에 위치하는 부 광센서 영역(OPS) 모두에 대응하여 추가 오프닝(OP-1)이 형성되어 있다. 그 결과 블랙 화소 정의막(380)과 평면상 부 광센서 영역(OPS)이 중첩하는지 여부로는 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)이 구분되지 않는다.
한편, 실시예에 따라서는 도 40과 달리, 제1 광센서 영역(OPS1)과 제2 광센서 영역(OPS2)의 단면 구조의 차이가 블랙 화소 정의막(380)에만 존재할 수 있다. 즉, 이러한 실시예에서는 블랙 화소 정의막(380)만이 제1 광센서 영역(OPS1)에 대응하는 추가 오프닝(OP-1)을 가지고, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝(OP-1)이 형성되지 않고 블랙 화소 정의막(380)을 통하여 가리는 구조를 가진다. 이 때, 차광 부재(220)는 제1 컴포넌트 영역(EA1)에 위치하는 부 광센서 영역(OPS) 모두에 대응하여 추가 오프닝(OPBM-1)이 형성되어 있다.
한편, 실시예에 따라서는 컬러 필터층(230) 대신에 반사 조정층(235)이 적용될 수도 있으며, 이에 대해서는 도 41 및 도 42를 통하여 살펴본다.
먼저, 도 41은 도 20에서 컬러 필터층(230) 대신에 반사 조정층(235)이 적용된 실시예이며, 도 42는 도 40에서 컬러 필터층(230) 대신에 반사 조정층(235)이 적용된 실시예이다.
도 41 및 도 42에서 도 20 및 도 40과 차이가 있는 부분만을 살펴보면 다음과 같다.
차광 부재(220) 상에는 반사 조정층(235)이 배치될 수 있다. 반사 조정층(235)은 표시 장치 내부에서 반사된 빛 또는 표시 장치 외부에서 입사하는 빛 중 일부 대역의 파장의 빛을 선택적으로 흡수할 수 있다. 반사 조정층(235)은 차광 부재(220)의 오프닝(OP)을 채울 수 있다.
일 예로 반사 조정층(235)은 490 nm 내지 505 nm 의 제1 파장 영역 및 585 nm 내지 600 nm의 제2 파장 영역을 흡수하여, 상기 제1 파장 영역 및 제2 파장 영역에서의 광투과율이 40% 이하로 구비될 수 있다. 반사 조정층(235)은 발광 다이오드(LED)에서 방출되는 적색, 녹색 또는 청색의 발광 파장 범위를 벗어난 파장의 빛을 흡수할 수 있다. 이와 같이, 반사 조정층(235)은 발광 소자로부터 방출되는 적색, 녹색, 또는 청색의 파장 범위에 속하지 않는 파장의 광을 흡수함으로써, 표시 장치의 휘도가 감소되는 것을 방지 또는 최소화할 수 있고 동시에 표시 장치의 발광 효율이 저하되는 것을 방지 또는 최소화할 수 있고 시인성을 향상시킬 수 있다.
일 실시예에서, 반사 조정층(235)은 염료, 안료 또는 이들의 조합을 포함하는 유기물층으로 구비될 수 있다. 반사 조정층(235)은 테트라아자포르피린(Tetra aza porphyrin, TAP)계 화합물, 포피린(Porphyrin)계 화합물, 메탈 포피린(Metal Porphyrin)계 화합물, 옥사진(Oxazine)계 화합물, 스쿠아릴륨(Squarylium)계 화합물, 트리아릴메탄(Triarylmethane)계 화합물, 폴리메틴(Polymethine)계 화합물, 트라퀴논(anthraquinone)계 화합물, 프탈로시아닌(Phthalocyanine)계 화합물, 아조(azo)계 화합물, 퍼릴렌(perylene)계 화합물, 크산텐(Xanthene)계 화합물, 디이모늄(diimmonium)계　화합물, 디피로메텐계(Dipyrromethene)계 화합물, 시아닌(Cyanine)계 화합물, 및 이들의 조합을 포함할 수 있다.
일 실시예에 있어서, 반사 조정층(235) 표면에서 SCI (Specular Component Included) 모드로 측정된 반사율이 10% 이하일 수 있다. 즉, 반사 조정층이 표시 장치의 외광 반사를 흡수하여 시인성이 향상될 수 있다.
일 실시예에서, 반사 조정층(235)은 약 64% 내지 72%의 투과율을 가질 수 있다. 반사 조정층(235)의 투과율은 반사 조정층(235)에 포함된 안료 및/또는 염료의 함량에 따라 조절할 수 있다.
실시예에 따라서, 반사 조정층(235)은 제1 컴포넌트 영역(EA1)에는 위치하지 않을 수 있다.
또한, 반사 조정층(235)을 포함하는 실시예에서는 캐소드(Cathode)와 봉지층(400)의 사이에 캡핑층(AL1) 및 저반사층(AL2)이 추가적으로 형성될 수 있다.
캡핑층(AL1)은 보강 간섭의 원리에 의하여 발광 소자의 발광 효율을 향상시키는 역할을 할 수 있다. 캡핑층(AL1)은 예컨대 589nm의 파장을 갖는 광에 대해 1.6 이상의 굴절률을 갖는 물질을 포함할 수 있다.
캡핑층(AL1)은 유기물을 포함한 유기 캡핑층, 무기물을 포함한 무기 캡핑층, 또는 유기물 및 무기물을 포함한 복합 캡핑층일 수 있다. 예컨대, 캡핑층(AL1)은 카보시클릭 화합물, 헤테로시클릭 화합물, 아민 그룹-함유 화합물, 포르핀 유도체(porphine derivatives), 프탈로시아닌 유도체(phthalocyanine derivatives), 나프탈로시아닌 유도체(naphthalocyanine derivatives), 알칼리 금속 착체, 알칼리 토금속 착체, 또는 이의 임의의 조합을 포함할 수 있다. 카보시클릭 화합물, 헤테로시클릭 화합물 및 아민 그룹-함유 화합물은 선택적으로, O, N, S, Se, Si, F, Cl, Br, I, 또는 이의 임의의 조합을 포함한 치환기로 치환될 수 있다.
캡핑층(AL1) 상에는 저반사층(AL2)이 배치될 수 있다. 저반사층(AL2)은 기판(110)의 전면과 중첩할 수 있다.
저반사층(AL2)은 반사율이 낮은 무기 재료를 포함할 수 있으며, 일 실시예로 금속 또는 금속 산화물을 포함할 수 있다. 저반사층(AL2)이 금속을 포함하는 경우, 예컨대, 이터븀(Yb), 비스무스(Bi), 코발트(Co), 몰리브덴(Mo), 티타늄(Ti), 지르코늄(Zr), 알루미늄(Al), 크롬(Cr), 니오븀(Nb), 백금(Pt), 텅스텐(W), 인듐(In), 주석(Sn), 철(Fe), 니켈(Ni), 탄탈륨(Ta), 망간(Mn), 아연(Zn), 게르마늄(Ge), 은(Ag), 마그네슘(Mg), 금(Au), 구리(Cu), 칼슘(Ca) 또는 이들의 조합을 포함할 수 있다. 또한, 저반사층(AL2)이 금속 산화물을 포함하는 경우, 예컨대, SiO2, TiO2, ZrO2, Ta2O5, HfO2, Al2O3, ZnO, Y2O3, BeO, MgO, PbO2, WO3, SiNx, LiF, CaF2, MgF2, CdS 또는 이들의 조합을 포함할 수 있다.
일 실시예에서, 저반사층(AL2)에 포함된 무기 재료의 흡수 계수(k)는 4.0 이하 0.5 이상 (0.5 ≤ k ≤ 4.0) 일 수 있다. 또한, 저반사층(AL2)에 포함된 무기 재료는 굴절률(n)이 1 이상 (n ≥1.0) 일 수 있다.
저반사층(AL2)은 표시 장치의 내부로 입사한 광과 저반사층(AL2)의 하부에 배치된 금속에서 반사되는 광 간의 소멸 간섭을 유도하여, 외광 반사율을 감소시킬 수 있다. 따라서, 저반사층(AL2)을 통해 표시 장치의 외광 반사율을 감소시킴으로써 표시 장치의 표시 품질 및 시인성을 향상시킬 수 있다.
실시예에 따라서는 캡핑층(AL1)이 생략되어 저반사층(AL2)이 캐소드(Cathode)와 접할 수도 있다.
저반사층(AL2) 상에 봉지층(400)이 위치하며, 그 외의 구조는 도 20과 동일하여 설명을 생략한다.
도 40의 실시예에서는 블랙 화소 정의막(380) 및 차광 부재(220) 모두 제1 광센서 영역(OPS1)에 대응하는 부분에 추가 오프닝(OP-1, OPBM-1)을 가지고, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝이 형성되지 않아 블랙 화소 정의막(380) 및 차광 부재(220)가 평면상 부 광센서 영역(OPS)과 중첩하는 구조를 가진다. 한편, 도 41에서는 차광 부재(220)만이 제1 광센서 영역(OPS1)에 대응하는 추가 오프닝(OPBM-1)을 가지고, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝이 형성되지 않고 차광 부재(220)가 평면상 부 광센서 영역(OPS)과 중첩하는 구조를 가진다. 하지만, 실시예에 따라서는 블랙 화소 정의막(380)만이 제1 광센서 영역(OPS1)에 대응하는 추가 오프닝(OP-1)을 가지고, 제2 광센서 영역(OPS2)에 대응하는 부분에는 추가 오프닝이 형성되지 않고 블랙 화소 정의막(380)이 평면상 부 광센서 영역(OPS)과 중첩하는 구조를 가질 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1000: 발광 표시 장치 DP: 표시 패널
DA: 표시 영역 EA, EA1, EA2: 컴포넌트 영역
OPS: 부 광센서 영역 OPS1: 제1 광센서 영역
OPS2: 제2 광센서 영역 220: 차광 부재
380: 블랙 화소 정의막 OP-1: 추가 오프닝
OPBM-1: 추가 오프닝 110: 기판
111: 버퍼층 141: 제1 게이트 절연막
142: 제2 게이트 절연막 143: 제3 게이트 절연막
161: 제1 층간 절연막 162: 제2 층간 절연막
181, 182, 183: 유기막 230: 컬러 필터층
235: 반사 조정층 385: 스페이서
400: 봉지층 501, 510, 511: 감지 절연층
540, 541: 감지 전극 550: 평탄화층
Anode: 애노드 BML: 금속층
Cathode: 캐소드 FL: 기능층
EML: 발광층 AL1: 캡핑층
AL2: 저반사층 LED: 발광 다이오드
Cboost: 부스트 커패시터 Cst: 유지 커패시터
T1, T2, T3, T4, T5, T6, T7: 트랜지스터

Claims (20)

  1. 복수의 화소를 포함하는 표시 영역;
    상기 표시 영역의 내에 위치하며, 화소 회로부를 각각 포함하는 복수의 화소를 포함하며, 상기 복수의 화소의 사이에 제1 광센서 영역 및 제2 광센서 영역을 포함하는 제1 컴포넌트 영역을 포함하며,
    상기 제1 광센서 영역은
    인접하는 화소 회로부의 사이에 위치하는 제1 부 광센서 영역; 및
    상기 제1 부 광센서 영역의 전면에 위치하며, 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지는 차광 부재를 포함하고,
    상기 제2 광센서 영역은
    인접하는 화소 회로부의 사이에 위치하는 제2 부 광센서 영역; 및
    상기 제2 부 광센서 영역의 전면에 위치하며, 상기 제2 부 광센서 영역과 상기 차광 부재가 평면상 중첩하는 발광 표시 장치.
  2. 제1항에서,
    상기 제1 부 광센서 영역 및 상기 제2 부 광센서 영역 중 하나는 상기 제1 컴포넌트 영역에 위치하는 모든 화소 회로부에 인접하여 형성되어 있으며,
    상기 제1 컴포넌트 영역은 상기 제1 광센서 영역의 개수가 상기 제2 광센서 영역의 개수와 같거나 보다 작게 포함되어 있는 발광 표시 장치.
  3. 제2항에서,
    상기 제1 컴포넌트 영역은 한 개의 상기 제1 광센서 영역에 대하여 1개의 상기 제2 광센서 영역이 형성되어 있는 1/2 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 3개의 상기 제2 광센서 영역이 형성되어 있는 1/4 주기를 가지거나,
    세 개의 상기 제1 광센서 영역에 대하여 5개의 상기 제2 광센서 영역이 형성되어 있는 3/8 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 7개의 상기 제2 광센서 영역이 형성되어 있는 1/8 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 8개의 상기 제2 광센서 영역이 형성되어 있는 1/9 주기를 가지는 발광 표시 장치.
  4. 제3항에서,
    상기 제1 컴포넌트 영역은 투과율이 0.12%를 초과하며, 0.1% 이하의 값을 가지는 발광 표시 장치.
  5. 제1항에서,
    상기 제1 컴포넌트 영역은 제1 컴포넌트 영역의 중심 영역과 제1 컴포넌트 영역의 주변 영역으로 구분되며,
    상기 제1 컴포넌트 영역의 중심 영역에 상기 제1 광센서 영역이 형성되는 제1 주기가 상기 제1 컴포넌트 영역의 주변 영역에 상기 제1 광센서 영역이 형성되는 제2 주기와 다른 발광 표시 장치.
  6. 제5항에서,
    상기 제1 주기가 상기 제2 주기보다 큰 값을 가지는 발광 표시 장치.
  7. 제1항에서,
    상기 화소 회로부와 상기 차광 부재의 사이에 위치하는 블랙 화소 정의막을 더 포함하며,
    상기 블랙 화소 정의막은 상기 제1 광센서 영역에서 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지며, 상기 제2 광센서 영역에서 상기 제2 부 광센서 영역과는 평면상 중첩하는 발광 표시 장치.
  8. 제1항에서,
    상기 화소 회로부와 상기 차광 부재의 사이에 위치하는 블랙 화소 정의막을 더 포함하며,
    상기 블랙 화소 정의막은 상기 제1 광센서 영역에서 상기 제1 부 광센서 영역과 평면상 중첩하는 부분 및 상기 제2 광센서 영역에서 상기 제2 부 광센서 영역과는 평면상 중첩하는 부분에 추가 오프닝을 가지는 발광 표시 장치.
  9. 제1항에서,
    상기 차광 부재의 위에 형성되어 있는 컬러 필터를 더 포함하는 발광 표시 장치.
  10. 제1항에서,
    상기 복수의 화소는 상기 화소 회로부 및 발광 소자를 포함하며,
    상기 발광 소자는 애노드, 발광층 및 캐소드를 포함하고,
    상기 발광 소자 및 상기 화소 회로부를 덮으며, 상기 차광 부재의 하부에 위치하는 봉지층; 및
    상기 차광 부재의 전면에 형성되어 있으며, 일부 대역 파장의 빛을 선택적으로 흡수하는 반사 조정층을 더 포함하는 발광 표시 장치.
  11. 제10항에서,
    상기 캐소드와 상기 봉지층의 사이에 위치하며, 상기 캐소드의 위에 위치하는 캡핑층 및 상기 캐핑층의 위에 위치하는 저반사층을 더 포함하는 발광 표시 장치.
  12. 복수의 화소를 포함하는 표시 영역;
    상기 표시 영역의 내에 위치하며, 화소 회로부를 각각 포함하는 복수의 화소를 포함하며, 상기 복수의 화소의 사이에 제1 광센서 영역 및 제2 광센서 영역을 포함하는 제1 컴포넌트 영역을 포함하며,
    상기 제1 광센서 영역은
    인접하는 화소 회로부의 사이에 위치하는 제1 부 광센서 영역; 및
    상기 제1 부 광센서 영역의 전면에 위치하며, 상기 제1 부 광센서 영역과 평면상 중첩하는 추가 오프닝을 가지는 블랙 화소 정의막을 포함하고,
    상기 제2 광센서 영역은
    인접하는 화소 회로부의 사이에 위치하는 제2 부 광센서 영역; 및
    상기 제2 부 광센서 영역의 전면에 위치하며, 상기 제2 부 광센서 영역과 상기 블랙 화소 정의막이 평면상 중첩하는 발광 표시 장치.
  13. 제12항에서,
    상기 제1 부 광센서 영역 및 상기 제2 부 광센서 영역 중 하나는 상기 제1 컴포넌트 영역에 위치하는 모든 화소 회로부에 인접하여 형성되어 있으며,
    상기 제1 컴포넌트 영역은 상기 제1 광센서 영역의 개수가 상기 제2 광센서 영역의 개수와 같거나 보다 작게 포함되어 있는 발광 표시 장치.
  14. 제13항에서,
    상기 제1 컴포넌트 영역은 한 개의 상기 제1 광센서 영역에 대하여 1개의 상기 제2 광센서 영역이 형성되어 있는 1/2 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 3개의 상기 제2 광센서 영역이 형성되어 있는 1/4 주기를 가지거나,
    세 개의 상기 제1 광센서 영역에 대하여 5개의 상기 제2 광센서 영역이 형성되어 있는 3/8 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 7개의 상기 제2 광센서 영역이 형성되어 있는 1/8 주기를 가지거나,
    한 개의 상기 제1 광센서 영역에 대하여 8개의 상기 제2 광센서 영역이 형성되어 있는 1/9 주기를 가지는 발광 표시 장치.
  15. 제14항에서,
    상기 제1 컴포넌트 영역은 투과율이 0.12%를 초과하며, 0.1% 이하의 값을 가지는 발광 표시 장치.
  16. 제12항에서,
    상기 제1 컴포넌트 영역은 제1 컴포넌트 영역의 중심 영역과 제1 컴포넌트 영역의 주변 영역으로 구분되며,
    상기 제1 컴포넌트 영역의 중심 영역에 상기 제1 광센서 영역이 형성되는 제1 주기가 상기 제1 컴포넌트 영역의 주변 영역에 상기 제1 광센서 영역이 형성되는 제2 주기와 다른 발광 표시 장치.
  17. 제16항에서,
    상기 제1 주기가 상기 제2 주기보다 큰 값을 가지는 발광 표시 장치.
  18. 제12항에서,
    상기 상기 블랙 화소 정의막의 상부에 위치하는 차광 부재; 및
    상기 차광 부재의 위에 형성되어 있는 컬러 필터를 더 포함하는 발광 표시 장치.
  19. 제12항에서,
    상기 복수의 화소는 상기 화소 회로부 및 발광 소자를 포함하며,
    상기 발광 소자는 애노드, 발광층 및 캐소드를 포함하고,
    상기 발광 소자 및 상기 화소 회로부를 덮는 봉지층;
    상기 봉지층의 상부에 위치하는 차광 부재; 및
    상기 차광 부재의 전면에 형성되어 있으며, 일부 대역 파장의 빛을 선택적으로 흡수하는 반사 조정층을 더 포함하는 발광 표시 장치.
  20. 제19항에서,
    상기 캐소드와 상기 봉지층의 사이에 위치하며, 상기 캐소드의 위에 위치하는 캡핑층 및 상기 캐핑층의 위에 위치하는 저반사층을 더 포함하는 발광 표시 장치.
KR1020220024511A 2022-02-24 2022-02-24 발광 표시 장치 KR20230127422A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220024511A KR20230127422A (ko) 2022-02-24 2022-02-24 발광 표시 장치
US18/050,974 US20230269990A1 (en) 2022-02-24 2022-10-28 Light emitting display device
CN202320026484.1U CN219124697U (zh) 2022-02-24 2023-01-05 发光显示装置
CN202310014840.2A CN116709863A (zh) 2022-02-24 2023-01-05 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220024511A KR20230127422A (ko) 2022-02-24 2022-02-24 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230127422A true KR20230127422A (ko) 2023-09-01

Family

ID=86527844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220024511A KR20230127422A (ko) 2022-02-24 2022-02-24 발광 표시 장치

Country Status (3)

Country Link
US (1) US20230269990A1 (ko)
KR (1) KR20230127422A (ko)
CN (2) CN116709863A (ko)

Also Published As

Publication number Publication date
US20230269990A1 (en) 2023-08-24
CN219124697U (zh) 2023-06-02
CN116709863A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
EP4113617A1 (en) Light emitting display device
EP4109545A1 (en) Light emitting display device
EP4277452A1 (en) Light emitting display device and electronic device having the same
CN219832689U (zh) 发光显示设备
CN217641344U (zh) 发光显示装置
CN218868606U (zh) 发光显示装置
US20230217717A1 (en) Light emitting display device
KR20240015811A (ko) 발광 표시 장치
KR20230127422A (ko) 발광 표시 장치
KR20230134023A (ko) 발광 표시 장치 및 이를 포함하는 전자 기기
US20230093816A1 (en) Light emitting display device
US20230354679A1 (en) Light emitting display device and manufacturing method thereof
CN217562576U (zh) 发光显示装置
EP4376576A1 (en) Light emitting display device
KR20240034950A (ko) 표시 장치
KR20240020298A (ko) 발광 표시 장치
KR20230156203A (ko) 표시 장치
KR20230006720A (ko) 발광 표시 장치
KR20240053096A (ko) 표시 패널