KR20230124289A - 광대역 포토다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은 포토다이오드 및 그 제조방법에 관한 것으로, 블랙 실리콘을 포함하는 포토다이오드로서, 상기 블랙 실리콘은 기판의 상면으로부터 하부측으로 역전된 원추형 홀(ICH, inverted conical hole)을 다수로 형성하여 된 것을 특징으로 한다.

Description

광대역 포토다이오드 및 그 제조방법{Broadband photodiode and manufacturing method thereof}

본 발명은 광대역 포토다이오드 및 그 제조방법에 관한 것으로, 더 상세하게는 광센서로서 수광 파장이 UV에서 IR 대역까지인 광대역 포토다이오드 및 그 제조방법에 관한 것이다.

본 발명과 관련된 선행 기술로서, 등록특허 10-0595876호(2006년 6월 23일 등록, 이미지센서의 포토다이오드 제조방법, 이하 종래 기술1로 약칭함)가 알려져 있다.

종래 기술1은 이미지 센서용 포토다이오드에 관한 것이며, 웨이브 패턴을 형성하여 P이온주입층이 웨이브 형태로 p-n 접합을 형성하는 기술에 대하여 기재하고 있다. 그러나 웨이브 형태의 전사 균일성과 재현성 확보에 어려움이 예상된다.

종래 기술2는 미국등록특허 06,809,391호(2004년 10월 26일 등록, Short-wavelength photodiode of enhanced sensitivity with low leak current and method of manufacturing photodiode)가 있다.

종래 기술2는 웨이퍼 표면에 리세스 식각한 영역을 형성하고, 이온주입을 통해 p-n 접합을 형성하는 구성이 기재되어 있다.

또한, 종래 기술3인 미국등록특허 US4,107,722(1978. 08. 15 등록)에는 이온주입을 2회 실시하여 p-n 접합을 형성하는데 표면의 농도가 높아서, 운반자의 재결합이 증가하며, 따라서 운반자 집속 효율이 낮다는 문제점이 예측된다.

그리고 한국 공개특허 10-2013-0123177(2013. 11. 12 공개, 초박형 에미터 접합을 갖는 블랙 실리콘 태양전지 및 그 제조방법, 이하 종래 기술4라 약칭함)에는 피라미드 구조를 갖는 텍스쳐링 구조에 초박형 에미터 접합층(USE)을 형성하여 높은 입사광량 및 양자효율(quantum efficiency) 개선에 의해 고효율의 태양전지를 제공할 수 있는 장점이 있다.

그러나 종래 기술4는 일반적인 식각을 이용한 피라미드 형태의 텍스쳐링 구조를 형성하여 랜덤한 구조를 사용하는 한계가 있으며, 저가형의 태양전지를 제조하는데 유용하며 고감도의 수광소자용 제조공정으로는 충분하지 않다.

다른 종래 기술의 예로 'T. Tsang, A. Bolotnikov, A. Haarahiltunen, J. Heinonen, “Quantum efficiency of black silicon photodiodes at VUV wavelengths,” Optical Express, Vol. 28, No. 9/27 (April, 2020), 이하 종래 기술5라 약칭함'이 있다.

종래 기술5는 블랙실리콘(black silicon)을 형성하여 포토다이오드를 제작하여 광특성을 평가하였다.

실리콘의 밴드갭인 1.1 eV 주변에서 100%의 양자효율을 보이고, 3.6eV (175nm) 주변에는 0.2 A/W의 감도를 보였고, 7eV에서는 150%의 양자효율을 보였다. 이로써 블랙실리콘을 이용하여 VUV에 유용한 PM(광증폭소자)의 제조 가능성을 제시하였다.

그러나 깊이가 서로 다르고, 불균일한(non-uniform) 나노 컬럼 구조로 형성되어 재현성, 균일성, 암전류, 신뢰성에 대한 개선이 필요하다.

다른 종래 기술의 예로 "A. Ghazi, H. Zimmermann, P. Seegebrecht, “CMOS photodiode with enhanced responsivity for the UV/blue spectral range,” IEEE Trans. on Electron Devices, Vol. 49, No. 7 (JULY 2002), 이하 종래 기술6이라 약칭함"가 있다.

종래 기술6은 기판에 n- 에피층을 성장시키고, 그리드 형태로 p+ 이온주입층을 형성하며, 그리드의 폭과 간격을 조절하고, 기판의 농도를 다양하게 조절하여 그 효과를 연구하였다.

마지막으로, "M.L.F. Lerch, A.B. Rosenfeld, P.E. Simmonds, G.N. Taylor, V.L. Perevertailo, “Spectral Charaterization of a blue-enhanced silicon photodetector,” IEEE Trans. on Nuclear Science, Vol. 48, No. 4, (Aug. 2001), 이하 종래 기술7이라 약칭함"이 알려져 있다.

종래 기술7은 얕은(Shallow) p층과 p+ 스트라이프(stripe)를 이온주입으로 형성하는 구조에 대하여 기술하고 있지만, 도핑 농도와 접합 깊이의 한정에 의해 360nm 이상의 파장대에서는 유용하나, 350nm 이하의 UV 파장대에서 수광 성능이 매우 낮은 문제점이 있었다.

이처럼 종래 기술들은 p-n 접합에서 공핍영역이 기판의 하단부에 매우 깊게 존재하여 400nm 이하의 단파장(UV) 대역에서 응답성(responsivity)이 심하게 감소하는 한계가 있다.

또한, 형성되는 p-n 접합에서 p형 불순물의 농도가 높아서 운반자의 재결합(Auger recombination) 현상이 심해지고, 공핍 영역의 폭이 좁아서 정전용량이 크게 인가되므로 동작속도를 높이는데 불리하게 작용한다.

아울러 블랙 실리콘을 이용하는 기술은 불균일한 원추형 기둥(conical column)의 형성과 관련된 다수의 문제점이 존재한다.

상기와 같은 종래 문제점을 감안한 본 발명이 해결하고자 하는 기술적 과제는, UV-IR 대역에서 유용한 광대역 포토다이오드 및 그 제조방법을 제공함에 있다.

본 발명의 일측면에 따른 포토다이오드는, 블랙 실리콘을 포함하는 포토다이오드로서, 상기 블랙 실리콘은 기판의 상면으로부터 하부측으로 역전된 원추형 홀(ICH, inverted conical hole)을 다수로 형성하여 된 것을 특징으로 한다.

본 발명의 실시 예에서, 상기 블랙 실리콘의 ICH의 밀도는, 1x10⁹cm^-2 이상일 수 있다.

본 발명의 실시 예에서, 상기 블랙 실리콘의 둘레에 p형 불순물인 B⁺ 이온이 10¹⁵cm^-2 이상으로 주입된가드링을 포함할 수 있다.

본 발명의 실시 예에서, 상기 반도체 기판의 블랙 실리콘의 중앙에는 p++ 접합층과, 상기 p++ 접합층의 상부에 위치하는 금속층을 더 포함할 수 있다.

본 발명의 실시 예에서, 상기 블랙 실리콘의 표면에 위치하는 산화막과, 상기 산화막의 표면에 증착된 Al₂O₃ 박막을 더 포함할 수 있다.

또한, 본 발명의 다른 측면에 따른 포토다이오드 제조방법은, 블랙 실리콘을 포함하는 포토다이오드 제조방법으로서, 상기 블랙 실리콘은, a) 기판의 상부에 포토레지스트 패턴을 이용한 1차 식각공정으로 다수의 홀을 형성하는 단계와, b) 종횡비가 큰 2차 식각을 통해 상기 홀을 식각하여 기판의 상면으로부터 하부측으로 역전된 원추형 홀(ICH, inverted conical hole)을 다수로 형성하는 단계로 제조될 수 있다.

본 발명의 실시 예에서, 상기 a) 단계에서 상기 포토레지스트 패턴간의 피치는 200~400nm일 수 있다.

본 발명의 실시 예에서, 상기 a) 단계의 1차 식각은, 기판과 포토레지스트 패턴간의 선택비가 우수한 제1플라즈마 식각일 수 있다.

본 발명의 실시 예에서, 상기 b) 단계의 2차 식각은, 기판의 식각 종횡비가 큰 제2플라즈마 식각일 수 있다.

본 발명의 실시 예에서, 상기 제2플라즈마는, SF₆와 O₂의 혼합가스를 사용할 수 있다.

본 발명 포토다이오드 및 그 제조방법은, BB-PD 소자에 있어서 블랙 실리콘(black silicon)의 형태와 분포를 변경하여, VUV(<200nm), Green(530 nm), Red(660 nm), NIR(>940 nm)의 파장대의 광흡수가 가능하여, 보다 넓은 영역의 광을 수광할 수 있는 효과가 있다.

또한, 생성된 운반자의 집속(collection) 확률을 높이며, 다파장 광에 대해 입력 광의 강도가 높은 구역까지 선형적으로 동작하여, 정밀도가 높은 센서 모듈의 제작에 매우 유용한 효과가 있다.

아울러 낮은 운반자 재결합 및 암전류, 안정한 금속-반도체 접합은 소자의 항복전압과 신뢰성을 최대한 높일 수 있는 효과가 있다.

도 1은 본 발명의 바람직한 실시예에 따른 포토다이오드에 적용되는 블랙 실리콘과 종래 블랙 실리콘의 비교도이다.
도 2는 본 발명에 적용되는 블랙 실리콘과 종래 블랙 실리콘의 단면 비교 모식도이다.
도 3은 본 발명에 적용된 블랙 실리콘의 광의 집속 형태와 반도체 내부의 도핑에 의해 형성되는 전위(electro potential) 및 공핍(depletion)을 나타낸 모식도이다.
도 4 내지 도 8은 본 발명에 적용되는 블랙 실리콘의 제조 공정 수순 단면도이다.
도 9 내지 도 14는 본 발명의 바람직한 실시예에 따른 포토다이오드 제조공정 수순 단면도이다.
도 15와 도 16은 각각 본 발명과 종래 기술의 특성 비교 그래프이다.

이하, 본 발명 포토다이오드 및 그 제조방법에 대하여 첨부한 도면을 참조하여 상세히 설명한다.

본 발명의 실시 예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이며, 아래에 설명되는 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 발명을 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.

본 명세서에서 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는"포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.　

본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되지 않음은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.

이하, 본 발명의 실시 예들은 본 발명의 실시 예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시 예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.

도 1은 본 발명의 바람직한 실시예에 따른 포토다이오드에 적용되는 블랙 실리콘과 종래 블랙 실리콘의 비교도이다.

도 1의 (a)에는 종래 포토다이오드에 적용되는 블랙 실리콘을 도시하였다.

종래의 기술은 마스크 패턴 없이 플라즈막 식각을 이용하여 랜덤(random)하게 원추형(conical)의 기둥(column)으로 블랙 실리콘을 형성한다.

반면에 도 1의 (b)에 도시한 본 발명은, 패턴 마스크를 이용하여 초기에 플라즈마의 1차 식각으로 작은 홀(hole)을 일정한 위치에 고밀도로 형성시키고, 종횡비(aspect ratio)가 큰 2차 식각으로 반전된 원추형 홀(inverted conical hole, 이하 ICH로 약칭함) 형태를 갖는 블랙 실리콘을 형성한다.

이와 같은 구성 차이에 의한 블랙 실리콘의 형태 차이를 도 2에 도시하였다.

도 2의 (a)는 종래 블랙 실리콘의 단면 모식도로서, 불균일한 높이(또는 깊이)를 가지는 원추형 기둥 구조를 가지며, 도 2의 (b)에 도시한 본 발명의 경우는, ICH의 구조로 균일하게 형성되었다.

따라서 종래기술의 경우는 원추형 기둥 하단부의 반도체 기판과 만나는 팁(tip) 부분의 위치와 형태가 불균일하여 불균일한 광 집속이 이루어진다.

반면에 본 발명의 경우 팁의 모양, 위치, 깊이가 균일하며, 균일한 광 집속이 이루어지는 특징이 있다.

도 3은 본 발명에 적용된 블랙 실리콘의 광의 집속 형태와 반도체 내부의 도핑에 의해 형성되는 전위(electro potential) 및 공핍(depletion)을 나타낸 모식도이다.

도 3을 참조하면, 본 발명에 적용되는 블랙 실리콘의 상부에서 표면으로 입사하는 광은 블랙 실리콘의 표면에서 수차례의 반사(reflection)를 통해 홀(hole) 내부의 팁(tip) 부분으로 집속된다.

따라서 광이 집속하여 흡수되는 팁 부분을 공핍 영역으로부터 일정하게 정확한 위치에 위치 시킬 수 있으며, 따라서 생성된 EPH(electron hole pair)을 전기적 신호로 변환하는 효율을 높일 수 있다.

반도체의 공핍 영역(depletion)에서 팁의 위치가 멀리 떨어진 경우는 생성된 EHP들이 중간에 재결합(recombination)하는 확률이 증가하여 효율이 낮아진다.

블랙 실리콘의 내부에는 p형의 이온주입이 되어 있어서 하단부에 위치한 n형의 기판과 사이에 공핍 영역이 형성된다.

반도체 p-n 접합은 애노드와 캐소드에 전압이 인가되는 경우 암전류의 발생원으로 동작하게 된다. 그런데 본 발명에서와 같이 ICH의 경우 일정한 피치(p)와 높이(h)로 제조되며, 따라서 그 위치와 모양이 최대한 균일하게 형성되므로 암전류의 발생을 최소화하게 된다.

애노드와 캐소드의 사이에 역전압이 인가되는 경우 공핍 영역과 팁의 형태와 위치가 일정하므로, 불연속적으로 전계가 집속되어 암전류가 증가하거나 신뢰성이 낮아지는 정도를 혁신적으로 감소시킬 수 있다.

도 4 내지 도 8은 본 발명에 적용되는 블랙 실리콘의 제조 공정 수순 단면도이다.

도 4 내지 도 8을 각각 참조하면, 먼저 도 4에 도시한 바와 같이 실리콘 반도체 기판(10)에 광사진전사를 하여 포토레지스트 패턴(11)을 형성한다.

이때 포토레지스트 패턴(11)의 사이 공간인 실리콘 반도체 기판(10)의 노출 영역(12)은 최대한 고밀도로 존재하도록 한다.

포토레지스트 패턴(11)의 피치는 200~400nm로 조절하여 최종적으로 제조되는 ICH가 1x10⁹cm^-2 이상의 고밀도로 형성될 수 있도록 제어한다.

그 다음, 도 5에 도시한 바와 같이 제1플라즈마(13)를 이용하여 포토레지스트 패턴(11)의 사이에 노출된 실리콘 반도체 기판(10)을 1차 식각하여, 홀(14)을 형성한다.

가능한 포토레지스트 패턴(11)과 실리콘 반도체 기판(10)의 식각에 대한 식각률의 차이를 높여서 홀(14)의 측면이 수직으로 식각되도록 제어하는 것이 바람직하다.

그 다음, 도 6에 도시한 바와 같이 1차 식각이 완료된 후, 포토레지스트 패턴(11)을 제거한다.

이때 실리콘 반도체 기판(10)의 표면에는 작은 형태의 홀(14)들이 고밀도로 배치되어 있으며, 홀(14)의 하부 중앙인 높이가 가장 낮은 실리콘 반도체 기판(10)의 표면인 팁(15)이 정확하게 배열된다.

그 다음, 도 7에 도시한 바와 같이 2차 식각을 진행한다. 2차 식각은 1차 식각으로 형성된 작은 홀(14)들을 더 깊게 형성하는 것으로 한다.

2차 식각은 1차 식각과는 다른 제2플라즈마(16)를 사용할 수 있다.

2차 식각은 SF₆ 에 O₂를 혼합한 반응가스를 이용한다. SiOF가 식각이 진행되는 동안에 발생되어 홀(14)의 측면에 위치하는 실리콘 반도체 기판(10) 영역의 식각율을 감소시키게 되면서, 하부로의 식각이 주로 이루어지도록 하는 이방성(anisotropic) 식각을 수행한다.

이로써 종횡비(aspect ratio)가 큰 2차 식각을 진행하는 동안에 일정한 깊이로 균일하게 식각이 진행되도록 제어한다.

도 8은 2차 식각이 완료된 후에 ICH(inverted conical hole, 17)들이 형성된 모양을 도시하였다.

이렇게 형성된 블랙 실리콘(black silicon)은 ICH(17)의 하단부의 팁(15)들이 앞서 도 5에서 정의된 팁(15)의 위치에서 하향으로 이동한 상태이기 때문에, 일정한 위치에 균일한 형태로 자리하게 된다.

사용하는 광의 파장대에서 수광성능을 높이기 위해 ICH(17)의 피치는 200~400nm로 깊이는 2~4um로 제작하는 것이 바람직하다.

도 9 내지 도 14는 본 발명의 바람직한 실시예에 따른 포토다이오드의 제조공정 수순 단면도이다.

본 발명의 설명에서 통상적인 반도체 공정에 해당하는 광리소그래피, 유전체박막증착 및 식각, 금속박막 증착 및 식각과 같은 공정기술 및 단계에 대해서는 설명의 편의상 상세한 언급을 하지 않는다. 이와 같은 공정기술의 설명을 생략하더라도 당업자가 본 발명을 이해하고 실시하는데 전혀 어려움이 없다.

도 9에 도시한 바와 같이 반도체 기판(1)을 준비하고, 절연막(2)을 이온주입 버퍼로 사용하는 이온주입공정을 통해 고농도 p형 이온주입층(3)을 형성한다.

반도체 기판(1)은 저농도의 n^-형으로 불순물이 도핑된 웨이퍼를 사용할 수 있다. 반도체 기판(1)은 n-type 불순물의 농도가 10¹²~10¹⁵ cm^-3로 극 저농도 상태로 도핑된 것을 사용한다. 또한, 소자의 응용에 따라서는 n⁺ 기판에 n^-의 에피층을 성장시킨 반도체 기판(1)을 사용할 수 있다.

그 다음, 반도체 기판(1)에 절연막(2)을 성장시키고, 이어서 광리소그래피를 이용해 고농도의 p 형 이온주입층(3)을 형성한다.

고농도 p형 이온주입층(3)은 p형 불순물인 B⁺ 이온을 고에너지 (100 keV 이상)로 높은 도즈(10¹⁵cm^-2 이상)를 주입하여 형성할 수 있다.

그 다음, 퍼니스(Furnace)를 이용해 1000℃ 이상의 고온에서 드라이브 인(drive-in) 확산 시켜, p-n 접합 가드링(guard ring)의 깊이가 2~4um가 되도록 조절한다.

그 다음, 도 10에 도시한 바와 같이 상기 고농도 p형 이온주입층(3)으로 정의된 액티브 영역에 p형 이온주입층(4)을 형성하고, p형 이온주입층(4)의 중앙 상부측에 오믹접촉을 위한 고농도의 p⁺⁺ 접합층(5)을 형성한다.

p형 이온주입층(4)과 p++ 접합층(5)은 보론(Boron) 이온을 고에너지(100keV 이상)에서 각각 도즈량이 1x10¹³cm^-2 이상과 2x10¹⁵cm^-2이상으로 주입한다.

여기에서 p형 이온주입층(4)의 깊이는 드라이브 인 열처리 과정을 통하여 2 um이상의 수준으로 제어한다.

그 다음, 도 11 내지 도 13에 도시한 바와 같이 블랙 실리콘 영역(9)을 형성한다.

블랙 실리콘 영역(9)의 형성은 앞서 도 4 내지 도 8을 참조하여 설명한 방법과 동일한 것으로 한다.

이를 위하여 도 11에 도시한 바와 같이 절연막(2)을 제거하여 액티브 영역에 형성된 p형 이온주입층(4)의 상부를 노출시킨다.

그 다음, 도 12에 도시한 바와 같이 포토레지스트 패턴(6)을 형성하고, 하부에 노출된 p형 이온주입층(4)의 상부를 일부 식각한다.

이때의 식각은 앞서 설명한 1차 식각으로, 포토레지스트 패턴(6)과 p형 이온주입층(4)인 실리콘 반도체 사이의 선택도가 높은 플라즈마 식각조건을 이용하여 홀(7)을 형성한다.

그 다음, 도 13에 도시한 바와 같이 2차 식각을 통하여 ICH형의 블랙 실리콘 영역(9)을 형성한다.

2차 식각에서는 SF₆와 O₂의 혼합가스를 사용한다. 공급된 O₂ 가스는 식각되는 홀(7)의 측벽표면에 SiOF를 형성하여 횡 방향의 식각을 방지하여 종횡비(aspect ratio)가 큰 식각이 진행되도록 한다.

2차 식각과정에서 ICH는 깊이와 폭이 홀(7)의 10배 이상이 되어 깊게 제조된다.

이후의 공정에서는 습식식각과 고온의 수소분위기 열처리를 통하여 블랙 실리콘 영역(9)의 결함을 제거한다. 표면의 수소화 처리를 통하여 반도체-산화막의 계면에 존재하는 트랩이나 인터페이스 스테이트(interface state)를 최소화 한다.

그 다음, 도 14에 도시한 바와 같이 블랙 실리콘 영역(9)의 표면에 산화막(8)을 형성한다.

그 다음, 상기 블랙 실리콘 영역(9)의 표면에 형성된 산화막(8)의 상부에 Al₂O₃ 박막(8-1)을 증착한다.

여기에서는 원자층증착(Atomic Layer Deposition)을 이용하여 300^oC 이하의 저온에서 Al₂O₃ 박막(8-1)을 증착하고 이어서 500~700^oC의 고온에서 열처리하여 안정화한다.

상기 SiO₂ 등의 산화막(8)과 Al₂O₃ 박막(8-1)인 유전체는 ICH의 표면보호와 ARC(Anti Reflection Coating) 박막으로 역할을 한다.

이때 사용되는 유전체 박막은 굴절율(refractive index)를 고려하여 IR 영역에서 투과가 최대적화 할 수 있는 10nm 내지 200nm의 두께로 증착하는 것이 바람직하다.

그 다음, 광사진전사 및 식각공정으로 p++ 접합층(5)을 노출시키고, 금속층(8-2)을 형성하여 금속 반도체 오믹 접합을 형성한다. 이때 사용하는 금속으로는 Al, Ti/Al, Ti/Ai/TiN과 같이 다양한 금속류와 다층의 구조로 사용할 수 있다.

이후의 공정에서 반도체 기판(1)의 뒷면을 후면 연마하여, 반도체 기판(1)의 두께를 100~300um로 조절하고, 백사이드(backside) 이온주입으로 n⁺ 접합층(20)을 형성하고, 배면 금속층(21)을 증착한다.

이때 사용하는 배면 금속층(21)은 Al, Ti/Al, Ti/Ai/TiN, Cr/Au, Ni/Al과 같이 다양한 금속류와 다층의 구조로 사용할 수 있다.

단, 위의 반도체 기판을 n⁺ 웨이퍼에 n^- 에피층을 성장하여 소자를 제작하는 경우 백사이드 이온주입은 필요하지 않으므로 바로 배면 금속층(21)을 증착한다.

그리고 이후의 제조공정으로는 안정화 열처리 등의 단계가 있으나, 이후 공정에는 과거로부터 사용되는 통상적인 공정기술을 이용하므로 이에 대한 상세한 설명을 여기에는 기록하지 않기로 한다.

본 발명은 소자 상부의 고농도 p형 이온주입층(3)인 가드링을 사용하고, pㅎ형 이온주입층, p⁺⁺ 접합층의 프로파일이 제어된다.

액티브 영역의 가장자리에 고농도의 이온주입으로 가드링을 반도체 기판(1)의 내부로 깊숙하게 형성하여 누설전류를 줄이고, p⁺⁺ 접합층(5)은 접촉 저항을 감소시키며, p형으로 도핑된 액티브 영역인 p형 이온주입층(4)은 역방향 항복전압을 60V 이상으로 조절할 수 있게 한다.

광이 입사되는 액티브 영역에는 ICH로 구성된 블랙 실리콘 영역(9)이 형성되어 광의 반사(reflection)를 최소화한다. 또한, 본 발명은 ICH의 하단 팁 부분의 깊이와 형태를 최대한 균일하게 제어함으로써, 소자동작의 균일성, 암전류, 신뢰성에 대한 개량이 이루어진다. 이러한 소자구조는 파장이 200nm 이하인 VUV 대역 단파장까지, 그리고 파장이 1100nm인 NIR까지 광대역에서 동작하며 또한 수광효율을 최대로 높일 수 있다.

도 15는 본 발명과 종래 기술에 의한 포토다이오드의 특성 비교 그래프이다.

종래 기술의 경우 원추형 형태로 형성된 기둥 구조들을 포함하는 것이고, 하단부 팁 부분의 깊이가 불균일하여 암전류가 역방향 전압의 증가에 따라 불연속으로 증가하는 형태를 보인다.

종래기술의 경우 깊이의 불균일성에 따라 전류와 전압이 집속되는 현상이 심한 경우에는 소자의 신뢰성에 치명적이다.

본 발명은 블랙 실리콘이 ICH 구조로 매우 균일한 팁의 형태와 깊이를 가지고 있으며, 따라서 안정된 암전류 특성을 보인다.

이렇게 안정한 암전류 특성은 광감도, SNR(signal-to-noise)는 물론 신뢰성을 확보하는데 매우 중요하다.

도 16은 본 발명과 종래 기술의 수광 범위를 비교한 그래프이다.

종래기술은 광에 대한 응답성(Responsitivity(A/W))이 낮음은 물론 파장대별 차이가 크다.

종래기술은 자외선(UV)의 파장가 적외선(>1000nm)에서 광감도가 매우 낮다.

이와 같이 보통의 종래기술은 광흡수율이 낮고 생성된 운반자들이 빠르게 재결합하여 수광특성이 불량하게 동작한다.

본 발명의 경우 UV, Green, Red, IR 각각의 파장에 해당하는 빛에 대해 수광성능이 우수하다. 단파장인 UV, Green의 광전류가 크게 증가하여 Red에 근접한다.

특히 IR의 감도는 대응 파장이 더욱 장파장으로 증가한다. 따라서 VUV에서 NIR 영역인 100~1100nm 파장대에서 사용이 가능한 성능을 보인다.

본 발명의 경우 상술된 바와 같이 예를 들어 VUV, Green, Red, NIR 각각의 파장에 대해 높아진 광전류를 보인다. 그리고 수광효율이 높아 우수하게 개량된 선형성을 유지한다.

이처럼 본 발명이 제공하는 소자의 광특성은 광센서를 제작하는 회로에 있어서 단순하고 안정적인 설계 및 구현을 가능하게 하여 매우 유용하다.

본 발명에 의하여 소자구조와 제조공정이 종래의 기술과 매우 상이하며 이로 인하여 이득특성의 안정한 제어와 신뢰성 향상으로 동작함은 물론 항복전압 주변에서 매우 재현성이 높고 안정하게 제작할 수 있는 장점을 제공하게 된다.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다. 즉 Si 반도체 기판을 이용하는 소자구조 및 제조방법을 설명하였으나, 반도체 기판으로 GaAs, SiC, GaN과 같은 반도체 기판에도 ICH를 적용하여 수광소자를 제조할 수 있다.

본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정, 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.

1: 반도체 기판 2: 절연막
3: 고농도 p형 이온주입층(가드링) 4: p형 이온주입층
5: p⁺⁺ 접합층 6: 포토레지스트 패턴
7: 홀 9: 블랙 실리콘

Claims (10)

1. 블랙 실리콘을 포함하는 포토다이오드로서,
   상기 블랙 실리콘은 기판의 상면으로부터 하부측으로 역전된 원추형 홀(ICH, inverted conical hole)을 다수로 형성하여 된 것을 특징으로 하는 포토다이오드.
2. 제1항에 있어서,
   상기 블랙 실리콘의 ICH의 밀도는,
   1x10⁹cm^-2 이상인 것을 특징으로 하는 포토다이오드.
3. 제1항 또는 제2항에 있어서,
   상기 블랙 실리콘의 둘레에 p형 불순물인 B⁺ 이온이 10¹⁵cm^-2 이상으로 주입된가드링을 포함하는 포토다이오드.
4. 제1항 또는 제2항에 있어서,
   상기 기판의 블랙 실리콘의 중앙에는 p++ 접합층과,
   상기 p++ 접합층의 상부에 위치하는 금속층을 더 포함하는 포토다이오드.
5. 제1항 또는 제2항에 있어서,
   상기 블랙 실리콘의 표면에 위치하는 산화막과,
   상기 산화막의 표면에 증착된 Al₂O₃ 박막을 더 포함하는 포토다이오드.
6. 블랙 실리콘을 포함하는 포토다이오드 제조방법으로서,
   상기 블랙 실리콘은,
   a) 기판의 상부에 포토레지스트 패턴을 이용한 1차 식각공정으로 다수의 홀을 형성하는 단계; 및
   b) 종횡비가 큰 2차 식각을 통해 상기 홀을 식각하여 기판의 상면으로부터 하부측으로 역전된 원추형 홀(ICH, inverted conical hole)을 다수로 형성하는 단계로 제조되는 것을 특징으로 하는 포토다이오드 제조방법.
7. 제6항에 있어서,
   상기 a) 단계에서 상기 포토레지스트 패턴간의 피치는 200~400nm인 것을 특징으로 하는 포토다이오드 제조방법.
8. 제6항에 있어서,
   상기 a) 단계의 1차 식각은,
   기판과 포토레지스트 패턴간의 선택비가 우수한 제1플라즈마 식각인 것을 특징으로 하는 포토다이오드 제조방법.
9. 제6항에 있어서,
   상기 b) 단계의 2차 식각은,
   기판의 식각 종횡비가 큰 제2플라즈마 식각인 것을 특징으로 하는 포토다이오드 제조방법.
10. 제9항에 있어서,
    상기 제2플라즈마는,
    SF₆와 O₂의 혼합가스를 사용하는 것을 특징으로 하는 포토다이오드 제조방법.
    

Images