KR20230119577A

KR20230119577A - 이미지 센서 및 그것의 구동 방법

Info

Publication number: KR20230119577A
Application number: KR1020220052722A
Authority: KR
Inventors: 임정욱; 심은섭
Original assignee: 삼성전자주식회사
Priority date: 2022-02-07
Filing date: 2022-04-28
Publication date: 2023-08-16

Abstract

본 발명은 이미지 센서에 대한 것이다. 본 발명의 실시 예에 따른 이미지 센서는 입사되는 광에 반응하여 전하를 생성하는 포토 다이오드, 상기 포토 다이오드에서 전달되는 전하를 저장하는 제1 및 제2 플로팅 확산 영역, 전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터, 및 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하며, 상기 제1 플로팅 확산 영역의 전압 레벨은 상기 제2 플로팅 확산 영역의 전압 레벨보다 낮다. 본 발명의 실시 예에 따른 이미지 센서는 전하 주입으로 인한 신호 손실을 최소화하여 고화질의 이미지를 얻을 수 있다.

Description

이미지 센서 및 그것의 구동 방법{IMAGE SENSOR AND OPERATION METHOD THEREOF}

본 발명은 이미지 센서에 대한 것이다.

이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.

고화질의 이미지 센서를 구현하기 위해서는, 포토 다이오드에서 생성된 전하가 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동할 수 있어야 하며, 이에 대한 기술이 요구되는 실정이다.

본 발명의 목적은 포토 다이오드에서 생성된 전하를 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동시킬 수 있는 이미지 센서를 제공하는데 있다.

본 발명의 실시 예에 따른 이미지 센서는 입사되는 광에 반응하여 전하를 생성하는 포토 다이오드; 상기 포트 다이오드에서 생성된 전하를 저장하는 제1 플로팅 확산 영역; 상기 제1 플로팅 확산 영역에 연결된 제1 부스팅 커패시터; 상기 제1 플로팅 확산 영역과 이격되어 배치되고, 일단이 구동 트랜지스터의 게이트에 연결된 제2 플로팅 확산 영역; 전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함한다.

본 발명의 실시 예에 따른 이미지 센서는 입사되는 광에 반응하여 전하를 생성하는 포토 다이오드; 상기 포트 다이오드에서 생성된 전하를 저장하는 제1 플로팅 확산 영역; 제1 리셋 신호에 응답하여 제1 전원 전압 단자를 상기 제1 플로팅 확산 영역에 연결하는 제1 리셋 트랜지스터; 상기 제1 플로팅 확산 영역과 이격되어 배치되고, 일단이 구동 트랜지스터의 게이트에 연결된 제2 플로팅 확산 영역; 제2 리셋 신호에 응답하여 상기 제1 전원 전압 단자와 다른 제2 전원 전압 단자를 상기 제2 플로팅 확산 영역에 연결하는 제2 리셋 트랜지스터; 전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함한다.

본 발명의 실시 예에 따른 이미지 센서는 입사되는 광에 반응하여 전하를 생성하는 포토 다이오드; 상기 포트 다이오드에서 생성된 전하를 저장하는 제1 및 제2 플로팅 확산 영역; 전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및 소스 영역이 상기 제1 플로팅 확산 영역에 연결되고, 드레인 영역이 상기 제2 플로팅 확산 영역에 연결되며, 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하며, 수평 방향에서 볼 때에 상기 소스 영역의 제1 방향으로의 너비는 상기 드레인 영역의 상기 제1 방향으로의 너비보다 작다.

본 발명의 실시 예에 따른 이미지 센서는 입사되는 광에 반응하여 전하를 생성하는 포토 다이오드; 상기 포트 다이오드에서 생성된 전하를 저장하는 제1 및 제2 플로팅 확산 영역; 전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및 소스 영역이 상기 제1 플로팅 확산 영역에 연결되고, 드레인 영역이 상기 제2 플로팅 확산 영역에 연결되며, 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하며, 상기 플로팅 확산 영역 트랜지스터의 상기 소스의 도핑 농도는 상기 플로팅 확산 영역 트랜지스터의 상기 드레인의 도핑 농도보다 낮다.

본 발명의 실시 예에 따른 이미지 센서의 구동 방법은, 전송 트랜지스터를 턴-온 시켜, 포토 다이오드로부터 생성된 전하를 제1 플로팅 확산 영역에 전달하는 단계; 상기 전송 트랜지스터가 턴-오프 된 후에, 상기 제1 플로팅 확산 영역의 전압 레벨을 낮추는 단계; 상기 제1 플로팅 확산 영역의 전압 레벨이 낮아진 상태에서 플로팅 확산 영역 트랜지스터를 턴-온 시켜, 상기 제1 플로팅 확산 영역에 집적된 전하를 상기 제1 플로팅 확산 영역과 물리적으로 이격된 제2 플로팅 확산 영역으로 전달하는 단계; 및 상기 제2 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계를 포함한다.

본 발명의 실시 예에 따른 이미지 센서의 구동 방법은, 전송 트랜지스터를 턴-온 시켜, 포토 다이오드로부터 생성된 전하를 전기적으로 연결된 적어도 두 개의 플로팅 확산 영역들에 전달하는 단계; 전기적으로 연결된 상기 적어도 두 개의 플로팅 확산 영역들에 형성된 전압을 샘플링하는 단계; 상기 적어도 두 개의 플로팅 확산 영역들 중 상기 전송 트랜지스터에 연결된 제1 플로팅 확산 영역의 전압 레벨을 낮추는 단계; 상기 제1 플로팅 확산 영역의 전하를 상기 제1 플로팅 확산 영역과 다른 적어도 하나의 플로팅 확산 영역으로 전달하는 단계; 및 상기 적어도 하나의 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계를 포함한다.

본 발명의 실시 예에 따른 이미지 센서는 포토 다이오드에서 생성된 전하를 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동시킬 수 있다. 따라서, 고화질 이미지가 생성될 수 있다.

도 1은 본 발명의 실시 예에 따른 이미지 센서를 보여주는 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 3 및 도 4는 도 2의 단위 픽셀에 포함된 플로팅 확산 영역 트랜지스터(FX)의 동작을 설명하기 위한 도면이다.
도 5는 도 2의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이다.
도 6은 도 2의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 8은 도 7의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이다.
도 9는 도 8의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.
도 10은 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 11은 도 9의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이다.
도 12는 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 13은 도 12의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이다.
도 14는 도 12의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.
도 15는 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 16은 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 17 및 도 18은 본 발명의 일 실시 예에 따른 단위 픽셀들을 보여주는 회로도이다.
도 19는 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 20은 도 19의 구동 방법의 일 예를 보여주는 타이밍도이다.
도 21은 본 발명의 일 실시 예에 따른 단위 픽셀을 보여주는 회로도이다.
도 22는 도 21의 단위 픽셀의 구동 방법의 일 예를 보여주는 타이밍도이다.
도 23은 본 발명의 일 실시 예에 따른 트랜지스터 구조의 일 예를 보여주는 도면이다.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.

도 1은 본 발명의 실시 예에 따른 이미지 센서를 보여주는 블록도이다. 도1을 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 행 디코더(120), 아날로그-디지털 컨버터(ADC, 130), 출력 버퍼(140), 그리고 타이밍 컨트롤러(150)를 포함한다.

픽셀 어레이(110)는 복수의 단위 픽셀(Unit Pixel, 112)들을 포함한다. 복수의 단위 픽셀(112)들은, 예를 들어, 매트릭스(matrix) 형태로 배열될 수 있다. 픽셀 어레이(110)는 행 디코더(120)로부터 선택 신호(SEL), 리셋 신호(RG), 전송 신호(TG) 및 플로팅 제어 신호(FG)와 같은 픽셀 구동 신호들을 수신할 수 있다. 픽셀 어레이(110)는 수신된 픽셀 구동 신호들의 제어에 따라 동작하며, 각각의 단위 픽셀(112)들은 광신호를 전기적 신호로 변환할 수 있다. 또한, 각각의 단위 픽셀(112)들에 의하여 생성된 전기적 신호는 복수의 컬럼 라인들(CLm)을 통해서 아날로그-디지털 컨버터(130)에 제공될 수 있다.

본 발명의 기술적 사상에 따른 실시 예에 있어서, 픽셀 어레이(110)에 포함된 복수의 단위 픽셀(112)들 각각은 물리적으로 서로 이격된 플로팅 확산 영역들을 포함할 수 있다. 플로팅 확산 영역 트랜지스터는 플로팅 확산 영역들 사이에 배치되며, 플로팅 제어 신호(FG)에 응답하여 플로팅 확산 영역들을 서로 연결하거나 차단할 수 있다.

특히, 턴-온 시간 동안에 플로팅 확산 영역 트랜지스터의 게이트 하부의 채널에 쌓인 전하들이 턴-오프 시에 소스(source) 방향으로 이동하는 전하 주입(charge injection) 현상 및 이로 인한 신호 손실(signal loss)이 발생하지 않도록, 본 발명의 실시 예에 따른 플로팅 확산 영역 트랜지스터는 전하가 드레인(drain) 방향으로 이동하기 쉬운 비-대칭적인 퍼텐셜(potential) 구조를 갖거나, 소스와 드레인 사이에서 비-대칭적인 소자 구조를 갖도록 구현될 수 있다. 이에 따라, 포토 다이오드에서 생성된 전하가 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동할 수 있다. 본 발명의 실시 예에 따른 단위 픽셀(112)들 각각의 구조 및 동작은 후술하는 도면들을 통해서 상세히 설명하기로 한다.

행 디코더(120)는 타이밍 컨트롤러(150)의 제어에 따라 픽셀 어레이(110)의 어느 하나의 행을 선택할 수 있다. 행 디코더(120)는 복수의 행들 중 어느 하나의 행을 선택하기 위해서 선택 신호(SEL)를 생성할 수 있다. 그리고, 행 디코더(120)는 선택된 행에 대응하는 단위 픽셀들에 대해 리셋 신호(RG), 전송 신호(TG) 및 플로팅 제어 신호(FG)를 정해진 순서에 따라 활성화시킬 수 있다. 이후, 선택된 행의 단위 픽셀(112)들 각각으로부터 생성되는 리셋 레벨 신호 및 센싱 신호 등이 아날로그-디지털 컨버터(130)로 전달될 수 있다.

아날로그-다지털 컨버터(130)는 리셋 레벨 신호 및 센싱 신호를 디지털 신호로 변환하여 출력할 수 있다. 예를 들어, 아날로그-디지털 컨버터(130)는 상관 이중 샘플링(Correlated Double Sampling) 방식으로 리셋 레벨 신호 및 센싱 신호를 샘플링한 후에 이를 디지털 신호로 변환할 수 있다. 이를 위해, 아날로그-디지털 컨버터(130)의 전단에는 상관 이중 샘플러(Correlated Double Sampler: CDS)가 더 배치될 수 있다.

출력 버퍼(140)는 아날로그-디지털 컨버터(130)에 의해서 제공되는 각각의 컬럼 단위의 이미지 데이터를 래치하여 출력할 수 있다. 출력 버퍼(140)는 타이밍 컨트롤러(150)의 제어에 따라 아날로그-디지털 컨버터(130)에서 출력되는 이미지 데이터를 일시 저장하고, 이후 컬럼 디코더에 의해서 순차적으로 래치된 이미지 데이터를 출력할 수 있다.

타이밍 컨트롤러(150)는 픽셀 어레이(110), 행 디코더(120), 아날로그-디지털 컨버터(ADC, 130), 출력 버퍼(140) 등을 제어할 수 있다. 타이밍 컨트롤러(150)는 픽셀 어레이(110), 행 디코더(120), 아날로그-디지털 컨버터(ADC, 130), 출력 버퍼(140) 등의 동작에 클록 신호(clock signal), 타이밍 컨트롤 신호(timing control signal) 등과 같은 제어 신호들을 공급할 수 있다. 타이밍 컨트롤러(150)는 로직 제어 회로(logic control circuit), 위상 고정 로프(phase lock loop: PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.

이상에서, 본 발명의 실시 예에 따른 이미지 센서(100)의 구성이 간략히 설명되었다. 본 발명의 실시 예에 따르면, 픽셀 어레이(110)를 구성하는 단위 픽셀(112)들 각각은 서로 다른 플로팅 확산 영역들을 전기적으로 연결하거나 차단하는 플로팅 확산 영역 트랜지스터를 포함하며, 플로팅 확산 영역 트랜지스터는 소스와 드레인 사이에서 비-대칭적인 퍼텐셜 구조를 갖거나 비-대칭적인 소자 구조를 가질 수 있다. 이에 따라, 포토 다이오드에서 생성된 전하가 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동할 수 있으며, 결과적으로 이미지 센서(100)의 화질이 개선될 수 있다.

[듀얼 변환 이득 모드를 제공하는 이미지 센서]

도 2는 본 발명의 일 실시 예에 따른 단위 픽셀(112)을 보여주는 회로도이고, 도 3 및 도 4는 도 2의 단위 픽셀(112)에 포함된 플로팅 확산 영역 트랜지스터(FX)의 동작을 설명하기 위한 도면이다.

본 발명의 실시 예에 따른 단위 픽셀(112)은 높은 변환 이득(High Conversion Gain: HCG)과 낮은 변환 이득(Low Conversion Gain: LCG)을 제공하는 듀얼 변환 이득(Dual Conversion Gain) 모드를 지원할 수 있다. 특히, 높은 변환 이득(HCG)을 제공하는 저조도 모드 시에, 제1 플로팅 확산 영역(FD1)에 저장된 전하들은 손실 없이 제2 플로팅 확산 영역(FD2)으로 이동할 수 있다. 이를 위해 플로팅 확산 영역 트랜지스터(FX)는 비-대칭적 퍼텐셜 구조를 가질 수 있다.

도 2를 참조하면, 단위 픽셀(112)은 하나의 포토 다이오드(PD)와 5개의 NMOS 트랜지스터들(TX, FX, RX, DX, SX), 그리고 2개의 부스팅 커패시터(Cbst1, Cbst2)를 포함할 수 있다.

포토 다이오드(PD)는 입사광의 광량이나 광의 세기에 따라 전하를 생성 및 축적하는 광감지 소자이다. 포토 다이오드(PD)는 포토 트랜지스터(Photo Transistor), 포토 게이트(Photo Gate), 핀드 포토 다이오드(Pinned Photo Diode: PPD), 유기 포토 다이오드(Organic Photo Diode: OPD), 퀀텀닷(Quantum Dot: QD) 등으로도 구현될 수 있다.

전송 트랜지스터(TX)는 행 디코더(120)로부터 제공되는 전송 신호(TG)에 응답하여 턴-온 또는 턴-오프 되며, 포토 다이오드(PD)에서 축적된 전하를 제1 플로팅 확산 영역(FD1)으로 전송할 수 있다.

플로팅 확산 영역 트랜지스터(FX)는 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산영역(FD2) 사이에 배치된다. 플로팅 확산 영역 트랜지스터(FX)는 플로팅 제어 신호(FG)에 응답하여 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)을 전기적으로 연결하거나 차단할 수 있다.

플로팅 확산 영역은 물리적으로 서로 분리된 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)을 포함할 수 있다. 제1 플로팅 확산 영역(FD1)의 일단은 전송 트랜지스터(TX)의 드레인에 연결되고, 타단은 플로팅 확산 영역 트랜지스터(FX)의 소스에 연결될 수 있다. 제2 플로팅 확산 영역(FD2)의 일단은 플로팅 확산 영역 트랜지스터(FX)의 드레인에 연결되고, 타단은 소스 팔로워(source follower) 증폭기로 구동되는 드라이브 트랜지스터(DX)의 게이트에 연결될 수 있다.

제1 부스팅 커패시터(Cbst1)는 제1 플로팅 확산 영역(FD1)에 연결된다. 제1 부스팅 커패시터(Cbst1)는 제1 플로팅 확산 영역(FD1)에 커플링 되어, 제1 플로팅 확산 영역(FD1)의 전압 레벨을 상승시키거나 하강시킬 수 있다. 예를 들어, 제1 부스팅 신호(FDB1)로 양(positive)의 전압이 제공되면, 제1 플로팅 확산 영역(FD1)의 전압 레벨이 상승할 수 있다. 다른 예로, 제1 부스팅 신호(FDB1)로 음(negative)의 전압이 제공되면, 제1 플로팅 확산 영역(FD1)의 전압 레벨이 하강할 수 있다.

제2 부스팅 커패시터(Cbst2)는 제2 플로팅 확산 영역(FD2)에 연결된다. 제2 부스팅 신호(FDB2)로는 양의 전압만이 제공되며, 제2 부스팅 커패시터(Cbst2)는 제2 플로팅 확산 영역(FD2)에 커플링되어 제2 플로팅 확산 영역(FD2)의 전압 레벨을 상승시킬 수 있다.

제1 및 제2 부스팅 커패시터(Cbst1, Cbst2)는 다양한 방식으로 형성될 수 있다. 예를 들어, 제1 부스팅 커패시터(Cbst1)를 형성하기 위하여, 제1 부스팅 메탈(Boosting Metal 1)이 구비될 수 있다. 제1 부스팅 메탈은 제1 플로팅 확산 영역(FD1)을 구성하는 메탈(이하, 제1 FD 메탈)과 평행하게 배치될 수 있다. 이에 따라, 제1 부스팅 메탈과 제1 FD 메탈 사이에 제1 부스팅 커패시터(Cbs12)가 형성될 수 있다. 마찬가지로, 제2 부스팅 커패시터(Cbst2)를 형성하기 위하여, 제2 플로팅 확산 영역(FD2)을 구성하는 메탈(이하, 제2 FD 메탈)과 평행하게 배치된 제2 부스팅 메탈(Boosting Metal 2)이 구비될 수 있다.

또한, 다른 예로, 제1 및 제2 부스팅 커패시터(Cbst1, Cbst2)는 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 상부의 절연체 상에 메탈을 형성시키는 방법으로 구현될 수 있다. 일반적으로 플로팅 확산 영역의 상부에는 절연체가 도포된다. 따라서, 플로팅 확산 영역 상부의 절연체 상에 메탈을 형성하면, 상기 메탈은 부스팅 커패시터의 일 전극을 구성하게 된다. 따라서, 제1 및 제2 플로팅 확산 영역(FD1, FD2) 상부의 절연체 상에 각각 제1 및 제2 부스팅 메탈을 형성함으로써, 제1 및 제2 부스팅 커패시터(Cbst1, Cbst2)를 형성할 수 있다. 이 경우, 제1 및 제2 부스팅 커패시터(Cbst1, Cbst2) 값은 부스팅 커패시터가 정의되는 영역의 절연체의 두께 또는 재질을 조절함으로써 제어될 수 있다.

리셋 트랜지스터(RX)는 리셋 신호(RG)에 응답하여 제1 및 제2 플로팅 확산 영역들(FD1, FD2)을 리셋시킬 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 리셋 트랜지스터(RX)의 소스(Source)는 제2 플로팅 확산 영역(FD2)에 연결될 수 있다. 플로팅 제어 신호(FG)가 활성화된 상태에서 리셋 신호(RG)가 활성화되면, 리셋 트랜지스터(RX)가 턴-온 되고, 전원 전압(Vpix)이 제1 및 제2 플로팅 확산 영역(FD1, FD2)으로 전달된다. 이 경우, 제1 및 제2 플로팅 확산 영역(FD1, FD2)에 집적된 전하는 전원 전압(Vpix) 단자로 드레인되고, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압은 전원 전압(Vpix) 레벨로 리셋될 수 있다.

한편, 도 2에서 리셋 트랜지스터(RX)는 제2 플로팅 확산 영역(FD2)에 연결된 것으로 도시되었으나, 이에 한정되는 것은 아니며, 제1 플로팅 확산 영역(FD1)에 연결될 수도 있다.

드라이브 트랜지스터(DX)의 게이트는 제2 플로팅 확산 영역(FD2)에 연결되며, 소스 팔로워 증폭기(Source Follower Amplifier) 역할을 제공할 수 있다. 예를 들어, 드라이브 트랜지스터(DX)는 제2 플로팅 확산 영역(FD2)의 퍼텐셜 변화 또는 전기적으로 서로 연결된 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 퍼텐셜 변화를 증폭하고, 이를 선택 트랜지스터(SX)를 경유하여 칼럼 라인(CLi)으로 전달할 수 있다.

선택 트랜지스터(SX)는 행 단위로 읽어낼 단위 픽셀을 선택할 때 사용된다. 선택 트랜지스터(SX)는 행 단위로 제공되는 선택 신호(SEL)에 의해 구동될 수 있다. 선택 트랜지스터(SX)가 턴-온 되면, 드라이브 트랜지스터(DX)를 통해서 제2 플로팅 확산 영역(FD2)의 퍼텐셜 또는 전기적으로 서로 연결된 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 퍼텐셜이 선택 트랜지스터(SX)의 드레인으로 증폭되어 전달될 수 있다.

본 발명의 일 실시 예에 있어서, 고조도 모드 시에, 플로팅 확산 영역 트랜지스터(FX)가 턴-온 된 상태에서 전송 트랜지스터(TG)가 턴-온 될 수 있다. 이 경우, 제1 플로팅 확산 영역(FD1)과 제1 플로팅 확산 영역(FD2)은 전기적으로 연결된 상태에서, 포토 다이오드(PD)에 축적된 전하가 제1 및 제2 플로팅 확산 영역(FD1, FD2)으로 이동할 수 있다. 이후, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 샘플링될 수 있다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)에 의해서 제공되는 용량(즉, C1+C2)에 저장된 전하들을 이용해서 샘플링을 수행하므로, 상대적으로 낮은 변환 이득(LCG)이 제공되며, 샘플링 값은 상대적으로 높은 조도에서 센싱된 이미지 정보로 사용될 수 있다.

본 발명의 일 실시 예에 있어서, 저조도 모드 시에, 제1 및 제2 플로팅 확산 영역(FD1, FD2)에 집적된 전하 중 제1 플로팅 확산 영역(FD1)의 전하들이 제2 플로팅 확산 영역(FD2)으로 이동할 수 있다. 이를 위하여, 플로팅 확산 영역 트랜지스터(FX)를 기준으로 비-대칭적인 퍼텐셜 구조가 형성될 수 있다.

좀 더 구체적으로, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공될 수 있다. 이에 따라, 제1 플로팅 확산 영역(FD1) 및 이에 연결된 플로팅 확산 영역 트랜지스터(FX)의 소스의 전압 레벨은 하강하고, 제2 플로팅 확산 영역(FD2) 및 이에 연결된 플로팅 확산 영역 트랜지스터(FX)의 드레인의 전압 레벨은 상승할 수 있다. 이에 따라, 전하들이 소스에서 드레인으로 이동하기 쉬운 비-대칭적인 퍼텐셜 구조가 형성될 수 있다. 이후, 플로팅 확산 영역 트랜지스터(FX)가 턴-온 되면, 제1 플로팅 확산 영역(FD1)에 집적된 전하들이 제2 플로팅 확산 영역(FD2)으로 이동할 수 있다. 이후, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 되고, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링될 수 있다. 제2 플로팅 확산 영역(FD2)에 의해서 제공되는 용량(C2)에 저장된 전하만을 이용하여 샘플링을 수행하므로, 상대적으로 높은 변환 이득(HCG)이 제공될 수 있다.

일반적으로, 도 3a 및 도 3b에 도시된 바와 같이, 트랜지스터가 턴-온 이후에 다시 턴-오프 되면, 게이트 하부의 채널에 쌓인 전하들은 소스와 드레인 사이의 저항 비율에 따라 이동하게 된다. 이 경우, 소스 방향으로 이동하는 전하들만큼 신호 손실(signal loss)이 발생하게 된다.

이에 반하여, 본 발명의 실시 예에 따른 플로팅 확산 영역 트랜지스터(FX)는, 도 4a 및 도 4b에 도시된 바와 같이, 턴-오프 되기 전에 소스와 드레인 사이의 비-대칭적 퍼텐셜 구조를 형성한다. 예를 들어, 제1 부스팅 신호(FDB1)에 의하여 소스의 전압 레벨(Vs)은 하강하고 제2 부스팅 신호(FDB2)에 의하여 드레인의 전압 레벨(Vd)은 상승함으로써, 비-대칭적 퍼텐셜 구조가 형성될 수 있다. 이후, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 되면, 채널에 쌓인 전하들은 비-대칭적 퍼텐셜 구조에 의하여 드레인 방향으로만 이동하게 된다. 결과적으로, 전하 주입(charge injection)에 의한 신호 손실이 최소화되어, 포토 다이오드에서 생성된 전하가 손실 없이 센싱 동작이 수행되는 노드 방향으로 이동할 수 있게 된다.

도 5는 도 2의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이고, 도 6은 도 2의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.

도 5를 참조하면, T0 시점에서, 단위 픽셀(112)에 제공되는 리셋 신호(RG), 플로팅 제어 신호(FG) 및 전송 신호(TG)는 하이 레벨이다. 이에 따라, 리셋 트랜지스터(RX)는 턴-온 되며, 전원 전압(Vpix) 단자가 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2) 및 포토 다이오드(PD)에 전기적으로 연결된다. 따라서, 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2) 및 포토 다이오드(PD)에 존재하는 전하들이 전원 전압(Vpix) 단자로 드레인된다. 결과적으로, 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2) 및 포토 다이오드(PD)가 리셋된다.

T1 시점에서, 리셋 신호(RG), 플로팅 제어 신호(FG) 및 전송 신호(TG)가 로우 레벨로 천이된다. 이에 따라, 리셋 트랜지스터(RX), 플로팅 확산 영역 트랜지스터(FX) 및 전송 트랜지스터(TX)가 턴-오프 된다. 그러면, 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 서로 전기적으로 차단되어 각각 플로팅(floating) 상태가 된다.

T2 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링된다. 도 6a에 도시된 바와 같이, 제2 플로팅 확산 영역(FD2)은 플로팅 확산 영역 트랜지스터(FX)의 전위 장벽에 의하여 제1 플로팅 확산 영역(FD1)과 차단되어 있다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 제1 기준 전압(1^st reference voltage)으로 정의되며, 저조도 모드에서의 기준 전압으로 사용될 수 있다.

T3 시점에서, 플로팅 제어 신호(FG)가 하이 레벨로 천이된다. 이에 따라, 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 전기적으로 서로 연결된다.

T4 시점에서, 전기적으로 서로 연결된 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 샘플링된다. 도 6b에 도시된 바와 같이, 제1 및 제2 플로팅 확산 영역(FD1, FD2)은 서로 연결되어 있으며, 이에 따라 전하를 수용할 수 있는 전체 용량이 증가된 상태임을 확인할 수 있다. 즉, 전체 용량은 제1 플로팅 확산 영역(FD1)의 용량과 제2 플로팅 확산 영역(FD2)의 용량의 합(C1+C2)으로 제공됨을 확인할 수 있다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨은 제2 기준 전압(2^ndreference voltage)으로 정의되며, 고조도 모드에서의 기준 전압으로 사용될 수 있다.

T5 시점에서, 제1 부스팅 신호(FDB1)로 양의 전압이 제공된다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)이 서로 전기적으로 연결된 상태이므로, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 상승하게 된다. 이에 따라, 포토 다이오드(PD)에 축적된 전하들은 제1 및 제2 플로팅 확산 영역(FD1)으로 용이하게 이동할 수 있는 상태가 된다. 즉, 전송 트랜지스터(TX)를 기준으로 포토 다이오드(PD)의 전하들이 이동하기 쉬운 비-대칭적인 퍼텐셜 구조가 형성된다.

T6 시점에서, 전송 신호(TG)가 하이 레벨로 천이된다. 이에 따라, 포토 다이오드(PD)에 축적된 전하들이 제1 및 제2 플로팅 확산 영역(FD1, FD2)으로 이동한다.

T7 시점에서, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 샘플링 된다. 도 6c에 도시된 바와 같이, 전체 용량은 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 용량의 합(C1+C2)으로 확장된 상태이며, 따라서 많은 양의 전하를 수용할 수 있다.

예를 들어, 고조도 모드 시에, 포토 다이오드(PD) 내에 담을 수 있는 최대 용량치를 넘는 전하가 생성되어, 전하들이 전송 트랜지스터(TX)의 채널 전위 장벽을 넘는 오버-플로우(over-flow)가 발생할 수 있다. 오버-플로우가 발생하더라도 확장된 전체 용량은 이를 충분히 수용할 수 있다. 다시 말해, 오버-플로우 된 전하가 버려지지 않고 샘플링 하는데 사용될 수 있다.

한편, 샘플링된 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨은 제2 신호 전압(2^ndsignal voltage)으로 정의될 수 있다. 제2 신호 전압을 T4 시점에서 샘플링된 제2 기준 전압과 비교함으로써, 디지털 코드가 출력될 수 있다. 이와 같이, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 용량을 모두 이용함으로써, 낮은 변환 이득(LCG)이 제공될 수 있다.

T8 시점에서, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공된다. 이에 따라, 플로팅 확산 영역 트랜지스터(FX)를 기준으로 소스의 전압 레벨이 드레인의 전압 레벨보다 낮아지게 되어, 비-대칭적인 퍼텐셜 구조가 형성된다. 이때, 플로팅 확산 영역 트랜지스터(FX)가 턴-온 상태이기 때문에, 제1 플로팅 확산 영역(FD1)의 전하들이 제2 플로팅 확산 영역(FD2)으로 이동하게 된다.

T9 시점에서, 플로팅 제어 신호(FG)가 로우 레벨로 천이된다. 이에 따라, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T10 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링된다. 도 6d에 도시된 바와 같이, 제1 플로팅 확산 영역(FD1)의 전하들이 모두 제2 플로팅 확산 영역(FD2)으로 이동하였으며, 이에 따라 제2 플로팅 확산 영역(FD2)에 저장된 전하들만이 샘플링에 사용된다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 제1 신호 전압(1^st signal voltage)으로 정의될 수 있다. 제1 신호 전압을 T2 시점에서 샘플링된 제1 기준 전압과 비교함으로써, 디지털 코드가 출력될 수 있다. 이와 같이, 제2 플로팅 확산 영역(FD2)의 용량(C2)만을 사용함으로써, 높은 변환 이득(HCG)을 제공하여 고감도 샘플링을 수행할 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 단위 픽셀(112)은 높은 변환 이득(HCG)과 낮은 변환 이득(LCG)을 모두 제공하는 듀얼 변환 이득(DCG) 모드를 제공할 수 있다. 아울러, 플로팅 확산 영역 트랜지스터(FX)의 비-대칭적 퍼텐셜 구조를 통하여 전하 주입 현상을 방지하여 신호 손실을 최소화할 수 있다.

[추가적인 플로팅 확산 영역 트랜지스터를 구비하는 이미지 센서]

도 7은 본 발명의 일 실시 예에 따른 단위 픽셀(112_1)을 보여주는 회로도이다. 도 7의 단위 픽셀(112_1)의 구조는 도 2의 단위 픽셀(112)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 7을 참조하면, 단위 픽셀(112_1)은 하나의 포토 다이오드(PD)와 6개의 NMOS 트랜지스터들(TX, FX1, FX2, RX, DX, SX), 그리고 3개의 부스팅 커패시터(Cbst1, Cbst2, Cbst3)를 포함할 수 있다.

도 2의 단위 픽셀(112)과 비교하여 볼 때, 도 7의 단위 픽셀(112_1)은 제3 플로팅 확산 영역(FD3)을 더 포함한다. 이에 더하여, 제3 플로팅 확산 영역(FD3)을 제2 플로팅 확산 영역(FD2)에 연결하기 위한 제2 플로팅 확산 영역 트랜지스터(FX2) 및 제3 플로팅 확산 영역(FD3)의 전압 레벨을 부스팅하기 위한 제3 부스팅 커패시터(Cbst3)를 더 구비한다. 이를 통하여, 도 7의 단위 픽셀(112_1)은 좀 더 넓은 다이나믹 레인지(Wide Dynamic Range)를 제공할 수 있다.

본 발명의 일 실시 예에 따른 제1 모드 시에, 제1 및 제2 플로팅 확산 영역 트랜지스터(FX1, FX2)가 모두 턴-온 된 상태에서 전송 트랜지스터(TG)가 턴-온 될 수 있다. 이 경우, 제1 내지 제3 플로팅 확산 영역들(FD1~FD3)은 서로 전기적으로 연결된 상태에서, 포토 다이오드(PD)에 축적된 전하는 제1 내지 제3 플로팅 확산 영역(FD1~FD3)으로 이동할 수 있다.

이후, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨이 샘플링될 수 있다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)에 의해서 제공되는 용량(즉, C1+C2+C3)에 전하가 저장되므로, 상대적으로 낮은 변환 이득(LCG)이 제공될 수 있다.

본 발명의 일 실시 예에 따른 제2 모드 시에, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 비-대칭적인 퍼텐셜 구조가 형성될 수 있다. 예를 들어, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공될 수 있다. 이에 따라, 제1 플로팅 확산 영역(FD1)의 전압 레벨은 하강하고, 제2 및 제3 플로팅 확산 영역(FDB2, FDB3)의 전압 레벨은 상승할 수 있다. 따라서, 제1 플로팅 확산 영역(FDB1)의 전하들이 제2 및 제3 플로팅 확산 영역(FD2, FD3)으로 이동하기 쉬운 비-대칭적인 퍼텐셜 구조가 형성되고, 제1 플로팅 확산 영역(FD1)의 전하들이 제2 및 제3 플로팅 확산 영역(FD2, FD3)으로 이동할 수 있다.

이후, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링될 수 있다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)에 의해서 제공되는 용량(즉, C2+C3)에 전하가 저장되므로, 중간 정도의 변환 이득(MCG)이 제공될 수 있다.

본 발명의 일 실시 예에 따른 제3 모드 시에, 제2 및 제3 플로팅 확산 영역(FD2, FD3)에 집적된 전하 중 제2 플로팅 확산 영역(FD2)의 전하들이 제3 플로팅 확산 영역(FD3)으로 이동할 수 있다. 이를 위하여, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 비-대칭적인 퍼텐셜 구조가 형성될 수 있다. 예를 들어, 제2 부스팅 신호(FDB2)로 음의 전압이 제공되고, 제3 부스팅 신호(FDB3)로 양의 전압이 제공될 수 있다. 이에 따라, 제2 플로팅 확산 영역(FD2)의 전압 레벨은 하강하고, 제3 플로팅 확산 영역(FD3)의 전압 레벨은 상승하며, 제2 플로팅 확산 영역(FD2)의 전하들이 제3 플로팅 확산 영역(FD3)으로 이동할 수 있다.

이후, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링될 수 있다. 제3 플로팅 확산 영역(FD3)에 의해서 제공되는 용량(즉, C3)에 저장된 전하만을 이용하여 샘플링을 수행하므로, 상대적으로 높은 변환 이득(HCG)이 제공될 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 단위 픽셀(112_1)은 추가적인 플로팅 확산 영역 및 플로팅 확산 트랜지스터를 구비함으로써, 더 넓은 다이나믹 레인지를 제공할 수 있다.

도 8은 도 7의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이고, 도 9는 도 8의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.

도 8을 참조하면, T0 시점에서, 단위 픽셀(112_1)에 제공되는 리셋 신호(RG), 제1 및 제2 플로팅 제어 신호(FG1, FG2) 및 전송 신호(TG)가 하이 레벨이다. 이에 따라, 리셋 트랜지스터(RX)는 턴-온 되며, 전원 전압(Vpix) 단자가 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 및 포토 다이오드(PD)에 연결된다. 따라서, 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 및 포토 다이오드(PD)가 전원 전압(Vpix)으로 리셋된다.

T1 시점에서, 리셋 신호(RG), 제1 및 제2 플로팅 제어 신호(FG1, FG2) 및 전송 신호(TG)가 로우 레벨로 천이된다. 이에 따라, 리셋 트랜지스터(RX), 제1 및 제2 플로팅 확산 영역 트랜지스터(FX1, FX2) 및 전송 트랜지스터(TX)가 턴-오프 된다. 이에 따라, 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 각각이 서로 전기적으로 차단되어 플로팅(floating) 상태가 된다.

T2 시점에서, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링된다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제3 기준 전압(3^rd reference voltage)으로 정의되며, 제3 모드에서의 기준 전압으로 사용될 수 있다.

T3 시점에서, 제2 플로팅 제어 신호(FG2)가 하이 레벨로 천이된다. 이에 따라, 제2 플로팅 확산 영역(FD2)과 제3 플로팅 확산 영역(FD3)이 전기적으로 서로 연결된다.

T4 시점에서, 전기적으로 서로 연결된 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링된다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 기준 전압(2^ndreference voltage)으로 정의되며, 제2 모드에서의 기준 전압으로 사용될 수 있다.

T5 시점에서, 제1 플로팅 제어 신호(FG1)가 하이 레벨로 천이된다. 이에 따라, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)이 서로 전기적으로 연결된다.

T6 시점에서, 전기적으로 서로 연결된 제1 내지 제3 플로팅 확산 영역(FD1~ FD3)의 전압 레벨이 샘플링된다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨은 제1 기준 전압(1^st reference voltage)으로 정의되며, 제1 모드에서의 기준 전압으로 사용될 수 있다.

T7 시점에서, 제1 부스팅 신호(FDB1)로 양의 전압이 제공된다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)이 서로 전기적으로 연결된 상태이므로, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨이 상승한다. 이에 따라, 포토 다이오드(PD)의 전하들이 이동하기 쉬운 비-대칭적인 퍼텐셜 구조가 형성된다.

T8 시점에서, 전송 신호(TG)가 하이 레벨로 천이된다. 이에 따라, 포토 다이오드(PD)에 축적된 전하들이 제1 내지 제3 플로팅 확산 영역(FD1~FD3)으로 이동한다.

T9 시점에서, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨이 샘플링 된다. 도 9a에 도시된 바와 같이, 전체 용량은 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 용량의 합(즉, C1+C2+C3)이며, 이에 따라 많은 양의 전하를 수용할 수 있다. 예를 들어, 포토 다이오드(PD) 내에 담을 수 있는 최대 용량치를 넘는 전하가 생성되더라도, 전체 용량(즉, C1+C2+C3)은 오버-플로우 된 전하를 버리지 않고 모두 수용할 수 있다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨은 제1 신호 전압(1^st signal voltage)으로 정의될 수 있으며, T6 시점에서 샘플링 된 제1 기준 전압과 비교하여 디지털 코드가 출력될 수 있다. 이와 같이, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 용량을 모두 사용하는 제1 모드에서는 낮은 변환 이득(LCG)이 제공될 수 있다.

T10 시점에서, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공된다. 이에 따라, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 소스의 전압 레벨이 드레인의 전압 레벨보다 낮은 비-대칭적인 퍼텐셜 구조가 형성된다. 또한, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-온 상태이므로, 제1 플로팅 확산 영역(FD1)의 전하들이 제2 및 제3 플로팅 확산 영역(FD2, FD3)으로 이동하게 된다.

T11 시점에서, 제1 플로팅 제어 신호(FG1)가 로우 레벨로 천이된다. 이에 따라, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T12 시점에서, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링 된다. 도 9b에 도시된 바와 같이, 전체 용량은 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 용량의 합(즉, C2+C3)이다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 신호 전압(2^nd signal voltage)으로 정의될 수 있으며, T4 시점에서 샘플링 된 제2 기준 전압과 비교하여 디지털 코드가 출력될 수 있다. 이와 같이, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 용량을 사용하는 제2 모드에서는 중간 정도의 변환 이득(MCG)이 제공될 수 있다.

T13 시점에서, 제2 부스팅 신호(FDB2)로 음의 전압이 제공되고, 제3 부스팅 신호(FDB3)로 양의 전압이 제공된다. 이에 따라, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 소스의 전압 레벨이 드레인의 전압 레벨보다 낮은 비-대칭적인 퍼텐셜 구조가 형성되고, 전하들이 제3 플로팅 확산 영역(FD3)으로 이동하게 된다.

T14 시점에서, 제2 플로팅 제어 신호(FG2)가 로우 레벨로 천이된다. 이에 따라, 제2 플로팅 확산 영역 트랜지스터(FX2)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T15 시점에서, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링 된다. 도 9c에 도시된 바와 같이, 전하들이 모두 제3 플로팅 확산 영역(FD3)에 저장되므로, 제3 모드에서는 높은 변환 이득(HCG)을 제공하여 고감도 샘플링을 수행할 수 있다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제3 신호 전압(3^rd signal voltage)으로 정의될 수 있으며, T2 시점에서 샘플링 된 제3 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다.

[플로팅 확산 영역 공유 구조의 이미지 센서]

도 10은 본 발명의 일 실시 예에 따른 단위 픽셀(112_2)을 보여주는 회로도이다. 도 10의 단위 픽셀(112_2)의 구조는 도 2의 단위 픽셀(112)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 10을 참조하면, 단위 픽셀(112_2)은 복수의 포토 다이오드들(PD1~PD8)과 복수의 NMOS 트랜지스터들(TX1~TX8, FX, RX, DX, SX), 그리고 2개의 부스팅 커패시터(Cbst1, Cbst2)를 포함할 수 있다.

도 2의 단위 픽셀(112)과 비교하여 볼 때, 도 10의 단위 픽셀(112_2)은 복수의 포토 다이오드들이 동일한 플로팅 확산 영역을 공유하는 구조를 갖는다. 예시적으로, 도 10에서는 8개의 포토 다이오드들(PD1~PD8)이 플로팅 확산 영역을 공유하는 예가 도시되어 있다.

일반적인 플로팅 확산 영역 공유 구조의 경우, 복수의 포토 다이오드들은 각각 대응하는 전송 트랜지스터를 통하여 동일한 플로팅 확산 영역에 연결된다. 다시 말해, 플로팅 확산 영역은 복수의 전송 트랜지스터들(TX)의 드레인들에 연결되며, 그 일단은 구동 트랜지스터(DX)의 게이트에 연결된다. 이 경우, 복수의 전송 트랜지스터들(TX)의 게이트들과 플로팅 확산 영역 사이에는 기생 커패시터가 생성될 수 있다. 기생 커패시터의 용량은 공유하는 포토 다이오드들이 많을수록 커지게 되며, 이는 높은 변환 이득(HCG)과 고감도의 샘플링을 수행하는데 걸림돌로 작용한다.

이러한 기생 커패시터로 인한 노이즈가 최소화될 수 있도록, 본 발명의 실시 예에 따른 단위 픽셀(112_2)은 샘플링 동작 시에 샘플링의 대상이 되는 플로팅 확산 영역을 전송 트랜지스터들로부터 완전히 차단시킬 수 있다. 이를 위하여, 본 발명의 실시 예에 따른 단위 픽셀(112_2)은 물리적으로 서로 이격된 제1 및 제2 플로팅 확산 영역(FD1, FD2) 그리고 그 사이에 배치된 플로팅 확산 영역 트랜지스터(FX)를 포함하는 구조를 가질 수 있다. 제1 플로팅 확산 영역(FD1)은 복수의 전송 트랜지스터들(TG1~TG8)에 연결되고, 제2 플로팅 확산 영역(FD2)은 구동 트랜지스터(DX)에 연결될 수 있다.

이하에서 설명될 바와 같이, 단위 픽셀(112_2)은 제1 플로팅 확산 영역(FD1)에 집적된 전하들을 모두 제2 플로팅 확산 영역(FD2)으로 이동시키고 난 후에, 제2 플로팅 확산 영역(FD2)에 대해서만 샘플링 동작을 수행한다. 플로팅 확산 영역 트랜지스터(FX)을 통하여 제1 플로팅 확산 영역(FD1)을 제2 플로팅 확산 영역(FD2)과 분리시키고 난 이후에 샘플링 동작이 수행되기 때문에, 제1 플로팅 확산 영역(FD1)과 전송 트랜지스터들(TX1~TX8)의 게이트들 사이의 기생 커패시터에 의한 노이즈가 최소화될 수 있다. 더불어, 앞서 설명된 바와 같은 플로팅 확산 영역 트랜지스터(FX)의 비-대칭적 퍼텐셜 구조를 통하여 게이트 하부의 채널에 쌓인 전하들도 손실 없이 제2 플로팅 확산 영역(FD2)으로 이동할 수 있다. 결과적으로, 본 발명의 실시 예에 따른 단위 픽셀(112_2)은 포토 다이오드들(PD1~PD8)에서 생성된 전하를 손실 없이 센싱 동작이 수행되는 노드로 이동시킬 수 있고, 높은 변환 이득(HCG)을 갖는 고감도 샘플링을 제공할 수 있다.

도 11은 도 10의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이다. 설명의 편의상, 도 11에서는 제1 포토 다이오드(PD1)를 중심으로 단위 픽셀의 구동 방법이 예시적으로 설명될 것이다.

T0 시점에서, 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2) 및 포토 다이오드(PD)가 전원 전압(Vpix)으로 리셋된다.

T1 시점에서, 리셋 트랜지스터(RX), 플로팅 확산 영역 트랜지스터(FX) 및 전송 트랜지스터(TX)가 턴-오프 되고, 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 서로 전기적으로 차단되어 각각 플로팅 된다.

T2 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링된다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 기준 전압(reference voltage)으로 정의될 수 있다.

T3 시점에서, 제1 부스팅 신호(FDB1)로 양의 전압이 제공된다. 이에 따라, 제1 플로팅 확산 영역(FD1)의 전압 레벨이 상승하며, 포토 다이오드(PD)에 축적된 전하들은 제1 플로팅 확산 영역(FD1)으로 용이하게 이동할 수 있는 비-대칭적인 퍼텐셜 구조가 형성된다.

T4 시점에서, 전송 신호(TG)가 하이 레벨로 천이되고, 포토 다이오드(PD)에 축적된 전하들이 제1 플로팅 확산 영역(FD1)으로 이동한다.

T5 시점에서, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공된다. 이에 따라, 플로팅 확산 영역 트랜지스터(FX)를 기준으로 비-대칭적인 퍼텐셜 구조가 형성된다.

T6 시점에서, 플로팅 제어 신호(FG)가 하이 레벨로 천이되어, 플로팅 확산 영역 트랜지스터(FX)가 턴-온 된다. 이에 따라, 제1 플로팅 확산 영역(FD1)에 집적된 전하들이 제2 플로팅 확산 영역(FD2)으로 이동한다.

T7 시점에서, 플로팅 제어 신호(FG)가 로우 레벨로 천이되어, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 된다. 이 때, 비-대칭적인 퍼텐셜 구조로 인하여, 게이트 하부의 채널에 쌓인 전하들은 모두 드레인 방향으로 이동한다.

T8 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링 된다. 이 때, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 상태이므로, 제2 플로팅 확산 영역(FD2)은 제1 플로팅 확산 영역(FD1)과 물리적으로 분리된다. 따라서, 제1 플로팅 확산 영역(FD1)과 전송 트랜지스터들(TG1~TG8)의 게이트들 사이에 형성된 기생 커패시터의 영향이 최소화된 상태에서, 샘플링 동작이 수행될 수 있다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 신호 전압(signal voltage)으로 정의되며, 신호 전압을 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 단위 픽셀(112_2)은 제1 플로팅 확산 영역(FD1)과 전송 트랜지스터들(TX1~TX8)의 게이트들 사이의 기생 커패시터에 의한 노이즈의 영향을 최소화하여 샘플링 동작을 수행할 수 있다. 아울러, 비-대칭적인 퍼텐셜 구조를 통하여손실 없이 전하를 센싱 동작이 수행되는 노드로 이동시킬 수 있으며, 결과적으로 높은 변환 이득(HCG)을 갖는 고감도 샘플링을 제공할 수 있다.

[듀얼 변환 이득 모드를 지원하는 플로팅 확산 영역 공유 구조의 이미지 센서]

도 12는 본 발명의 일 실시 예에 따른 단위 픽셀(112_3)을 보여주는 회로도이다. 도 12의 단위 픽셀(112_3)의 구조는 도 10의 단위 픽셀(112_2)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 12를 참조하면, 단위 픽셀(112_3)은 복수의 포토 다이오드들(PD1~PD8)과 복수의 NMOS 트랜지스터들(TX1~TX8, FX1, FX2, RX, DX, SX), 그리고 복수의 부스팅 커패시터(Cbst1, Cbst2, Cbst3)를 포함할 수 있다.

도 10의 단위 픽셀(112_2)과 비교하여 볼 때, 도 12의 단위 픽셀(112_3)은 제3 플로팅 확산 영역(FD3), 제3 플로팅 확산 영역(FD3)을 제2 플로팅 확산 영역(FD2)에 연결하기 위한 제2 플로팅 확산 영역 트랜지스터(FX2), 그리고 제3 플로팅 확산 영역(FD3)의 전압 레벨을 부스팅하기 위한 제3 부스팅 커패시터(Cbst3)를 더 구비한다. 이를 통하여, 도 12의 단위 픽셀(112_3)은 높은 변환 이득(HCG)과 낮은 변환 이득(LCG)을 제공하는 듀얼 변환 이득 모드를 제공할 수 있다.

도 13은 도 12의 단위 픽셀의 구동 방법을 예시적으로 보여주는 타이밍도이고, 도 14는 도 12의 단위 픽셀의 퍼텐셜 상태를 예시적으로 보여주는 도면이다.

도 13을 참조하면, T0 시점에서, 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 및 포토 다이오드(PD)가 전원 전압(Vpix)으로 리셋된다.

T1 시점에서, 리셋 트랜지스터(RX), 제1 및 제2 플로팅 확산 영역 트랜지스터(FX1, FX2) 및 전송 트랜지스터(TX)가 턴-오프 된다. 이에 따라, 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 각각이 플로팅 된다.

T2 시점에서, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링된다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제1 기준 전압(1^st reference voltage)으로 정의되며, 저조도 모드에서의 기준 전압으로 사용된다.

T3 시점에서, 제2 플로팅 제어 신호(FG2)가 하이 레벨로 천이되고, 제2 플로팅 확산 영역(FD2)과 제3 플로팅 확산 영역(FD3)이 전기적으로 서로 연결된다.

T4 시점에서, 전기적으로 서로 연결된 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링된다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 기준 전압(2^ndreference voltage)으로 정의되며, 고조도 모드에서의 기준 전압으로 사용된다.

T5 시점에서, 제1 부스팅 신호(FDB1)로 양의 전압이 제공되고, 제1 플로팅 확산 영역(FD1)의 전압 레벨이 상승한다. 이에 따라, 포토 다이오드(PD)의 전하들이 제1 플로팅 확산 영역(FD1)으로 이동하기 쉬운 비-대칭적인 퍼텐셜 구조가 형성된다.

T6 시점에서, 전송 신호(TG)가 하이 레벨로 천이되고, 포토 다이오드(PD)에 축적된 전하들이 제1 플로팅 확산 영역(FD1)으로 이동한다. 이 경우, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-오프 상태이므로, 도 14a에 도시된 바와 같이 포토 다이오드(PD)에서 생성된 전하들은 제1 플로팅 확산 영역(FD1)에만 집적된다.

T7 시점에서, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고, 제2 부스팅 신호(FDB2)로 양의 전압이 제공된다. 이에 따라, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 비-대칭적인 퍼텐셜 구조가 형성된다.

T8 시점에서, 제1 플로팅 제어 신호(FG1)가 하이 레벨로 천이되어, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-온 된다. 이에 따라, 제1 플로팅 확산 영역 (FD1)의 전하들이 제2 및 제3 플로팅 확산 영역(FD2, FD3)으로 이동하게 된다.

T9 시점에서, 제1 플로팅 제어 신호(FG1)가 로우 레벨로 천이되어, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-오프 된다. 이 때, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T10 시점에서, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링 된다. 도 14b에 도시된 바와 같이, 전체 용량은 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 용량의 합(C2+C3)이다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 신호 전압(2^nd signal voltage)으로 정의될 수 있으며, 제2 기준 전압과 비교하여 디지털 코드가 출력될 수 있다. 이와 같이, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 용량을 사용하는 고조도 모드에서는 낮은 변환 이득(LCG)이 제공될 수 있다.

T11 시점에서, 제2 부스팅 신호(FDB2)로 음의 전압이 제공되고, 제3 부스팅 신호(FDB3)로 양의 전압이 제공된다. 이에 따라, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 소스의 전압 레벨이 드레인의 전압 레벨보다 낮은 비-대칭적인 퍼텐셜 구조가 형성되고, 전하들이 제3 플로팅 확산 영역(FD3)으로 이동하게 된다.

T12 시점에서, 제2 플로팅 제어 신호(FG2)가 로우 레벨로 천이되고, 제2 플로팅 확산 영역 트랜지스터(FX2)가 턴-오프 된다. 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T13 시점에서, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링 된다. 도 14c에 도시된 바와 같이, 전하들이 모두 제3 플로팅 확산 영역(FD3)에 저장되므로, 저조도 모드에서는 높은 변환 이득(HCG)을 제공하여 고감도 샘플링을 수행할 수 있다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제1 신호 전압(1^st signal voltage)으로 정의될 수 있으며, 제1 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 단위 픽셀(112_3)은 높은 변환 이득(HCG)과 낮은 변환 이득(LCG)을 제공하는 듀얼 변환 이득 모드를 제공할 수 있다. 더불어, 제1 플로팅 확산 영역(FD1)과 전송 트랜지스터들(TX1~TX8)의 게이트들 사이의 기생 커패시터에 의한 노이즈 및 전하 주입으로 인한 신호 손실이 최소화될 수 있다.

한편, 상술한 설명은 예시적인 것이며, 본 발명의 기술적 사상은 이에 한정되지 않음이 이해될 것이다. 이하에서는, 본 발명의 기술적 사상에 따른 다양한 변형 예들이 좀 더 자세히 설명될 것이다.

[3개 이상의 플로팅 확산 영역 트랜지스터의 구비가 가능한 이미지 센서]

도 15는 본 발명의 일 실시 예에 따른 단위 픽셀(112_4)을 보여주는 회로도이다. 도 15의 단위 픽셀(112_4)의 구조는 도 12의 단위 픽셀(112_3)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 12에서, 플로팅 확산 영역 공유 구조를 갖는 단위 픽셀(112_3)은 2개의 플로팅 확산 영역 트랜지스터들(FX1, FX2)을 포함하는 것으로 도시되고 설명되었다. 다만, 이는 예시적인 것이며, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 도 15에 도시된 바와 같이, 플로팅 확산 영역 트랜지스터들은 k-1개 구비될 수 있으며, 이 경우에 플로팅 확산 영역들은 k개로 분리될 수 있다.

앞서 설명된 바와 같이, 플로팅 확산 영역 트랜지스터 및 플로팅 확산 영역의 개수가 늘어날수록, 샘플링 가능한 플로팅 확산 영역의 전체 용량의 개수 역시 증가할 수 있다. 예를 들어, 3개의 플로팅 확산 영역 트랜지스터들 및 4개의 플로팅 확산 영역을 구비하는 경우, 샘플링이 수행되는 플로팅 확산 영역의 전체 용량은 C2+C3+C4, C3+C4 및 C4 일 수 있다. 따라서, 플로팅 확산 영역 트랜지스터 및 플로팅 확산 영역의 개수가 늘어날수록 다이나믹 레인지가 더욱 확장될 수 있다.

[부스팅 커패시터의 개수가 조절된 이미지 센서]

한편, 앞서 설명된 본 발명의 실시 예에 따른 단위 픽셀들은 적어도 두 개의 부스팅 커패시터들을 구비하는 것으로 도시되고 설명되었다. 다만, 이는 예시적인 것이며, 부스팅 커패시터들의 개수는 설계자에 따라 조절될 수 있다.

도 16은 본 발명의 일 실시 예에 따른 단위 픽셀(112_5)을 보여주는 회로도이다. 도 16의 단위 픽셀(112_5)의 구조는 도 2의 단위 픽셀(112)의 구조와 유사하다. 다만, 도 2의 단위 픽셀(112)과 달리, 도 16의 단위 픽셀(112_5)은 제2 부스팅 커패시터(Cbst2)를 구비하지 않는다. 다시 말해, 도 16의 단위 픽셀(112_5)은 하나의 부스팅 커패시터만을 이용하여 비-대칭적인 퍼텐셜 구조를 형성할 수 있다.

예를 들어, 전송 트랜지스터(TX)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에, 제1 부스팅 신호(FDB1)로 양의 전압이 제공될 수 있다. 그리고, 플로팅 확산 영역 트랜지스터(FX)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에, 제1 부스팅 신호(FDB1)로 음의 전압이 제공될 수 있다. 이와 같이, 제2 부스팅 커패시터(Cbst2)를 구비하지 않고도, 도 16의 단위 픽셀(112_5)은 도 2의 단위 픽셀(112)과 유사하게 구동될 수 있다. 아울러, 제2 부스팅 커패시터(Cbst2)가 형성되지 않기 때문에, 도 16의 단위 픽셀(112_5)을 구현하기 위하여 필요한 면적이 감소할 있다.

도 17 및 도 18은 본 발명의 일 실시 예에 따른 단위 픽셀들을 보여주는 회로도이다. 도 17 및 도 18의 단위 픽셀들(112_6, 112_7)의 구조는 도 7의 단위 픽셀(112_1)의 구조와 유사하다. 다만, 도 7의 단위 픽셀(112_1)이 3개의 부스팅 커패시터(Cbst1, Cbst2, Cbst3)를 구비하는데 반하여, 도 17 및 도 18의 단위 픽셀들(112_6, 12_7)은 하나 또는 두 개의 부스팅 커패시터만을 구비한다.

도 17을 참조하면, 단위 픽셀(112_6)은 제3 부스팅 커패시터(Cbst3)를 구비하지 않는다. 제3 부스팅 커패시터(Cbst3)를 구비하지 않고도, 도 17의 단위 픽셀(112_6)은 도 7의 단위 픽셀(112_1)과 같이 비-대칭적인 퍼텐셜 구조를 형성할 수 있다.

예를 들어, 전송 트랜지스터(TX)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에, 제1 부스팅 신호(FDB1)로 양의 전압이 제공될 수 있다. 또한, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에, 제1 부스팅 신호(FDB1)로 음의 전압이 제공되고 제2 부스팅 신호(FDB2)로 양의 전압이 제공될 수 있다. 또한, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에는, 제2 부스팅 신호(FDB2)로 음의 전압이 제공될 수 있다.

도 18을 참조하면, 단위 픽셀(112_7)은 제1 및 제3 부스팅 커패시터(Cbst1, Cbst3)를 구비하지 않는다. 이 경우, 단위 픽셀(112_7)은 제1 또는 제2 플로팅 확산 영역 트랜지스터들(FX1, FX2)을 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 수 있다.

예를 들어, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에, 제2 부스팅 신호(FDB2)로 양의 전압이 제공될 수 있다. 또한, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 비-대칭적인 퍼텐셜 구조를 형성할 때에는, 제2 부스팅 신호(FDB2)로 음의 전압이 제공될 수 있다.

이와 같이, 하나 또는 두 개의 부스팅 커패시터만을 구비하고도, 도 17 및 도 18의 단위 픽셀들(112_6, 112_7)은 도 7의 단위 픽셀(112_1)과 유사하게 구동될 수 있다. 아울러, 부스팅 커패시터의 개수가 줄어들었기 때문에, 단위 픽셀들(112_6, 112_7)을 구현하기 위해 필요한 면적이 줄어들 수 있다.

[독립적인 전원 전압 단자를 구비하는 이미지 센서]

한편, 앞서 설명된 본 발명의 실시 예에 따른 단위 픽셀들은 부스팅 커패시터들을 활용하여 비-대칭적인 퍼텐셜 구조를 형성하는 것으로 도시되고 설명되었다. 다만, 이는 예시적인 것이며, 부스팅 커패시터를 대신하여 다양한 방법으로 비-대칭적인 퍼텐셜 구조가 형성될 수 있다. 예를 들어, 이하에서 설명될 바와 같이, 서로 다른 전원 전압 단자를 형성하고, 서로 다른 전원 전압 단자에 각각 서로 다른 전원 전압을 제공함으로써, 비-대칭적인 퍼텐셜 구조가 형성될 수 있다.

도 19는 본 발명의 일 실시 예에 따른 단위 픽셀(112_8)을 보여주는 회로도이고, 도 20은 도 19의 구동 방법의 일 예를 보여주는 타이밍도이다. 도 19의 단위 픽셀(112_8)의 구조는 도 2의 단위 픽셀(112)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 19를 참조하면, 단위 픽셀(112_8)은 하나의 포토 다이오드(PD) 및 6개의 NMOS 트랜지스터들(TX, FX, RX1, RX2, DX, SX)를 포함한다. 도 2의 단위 픽셀(112)과 달리, 도 19의 단위 픽셀(112_8)은 부스팅 커패시터들을 구비하지 않는다. 또한, 단위 픽셀(112_8)은 서로 독립적인 제1 전원 전압(Vpix_1) 단자 및 제2 전원 전압(Vpix_2)를 구비한다. 제1 전원 전압 단자는 제1 리셋 트랜지스터(RX1)를 통하여 제1 플로팅 확산 영역(FD1)에 연결된다. 설명의 편의상, 제1 전원 전압(Vpix_1)으로 1.8V의 전압이 제공되고, 제2 전원 전압(Vpix_2)으로 2.8V의 전압이 제공된다고 가정된다.

도 20을 참조하면, T0 시점에서, 제2 리셋 트랜지스터(RX2), 플로팅 확산 영역 트랜지스터(FX) 및 전송 트랜지스터(TX)가 턴-온 된다. 따라서, 제1 플로팅 확산 영역(FD1), 제2 플로팅 확산 영역(FD2) 및 포토 다이오드(PD)가 제2 전원 전압(Vpix_2)으로 리셋된다.

T1 시점에서, 제2 리셋 트랜지스터(RX2), 플로팅 확산 영역 트랜지스터(FX) 및 전송 트랜지스터(TX)가 턴-오프 되고, 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 각각 플로팅 된다.

T2 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링된다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 제1 기준 전압(1^st reference voltage)으로 정의될 수 있다.

T3 시점에서, 플로팅 제어 신호(FG)가 하이 레벨로 천이되어, 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 전기적으로 서로 연결된다.

T4 시점에서, 전기적으로 서로 연결된 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 샘플링된다. 이 때, 제1 및 제2 플로팅 확산 영역(FD1, FD2)은 서로 연결되어 있으므로, 전체 용량은 제1 플로팅 확산 영역(FD1)의 용량과 제2 플로팅 확산 영역(FD2)의 용량의 합(즉, C1+C2)으로 제공될 수 있다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨은 제2 기준 전압(2^ndreference voltage)으로 정의되며, 고조도 모드에서의 기준 전압으로 사용될 수 있다.

T5 시점에서, 전송 트랜지스터(TX)가 턴-온 되어, 포토 다이오드(PD)에 축적된 전하들이 제1 및 제2 플로팅 확산 영역(FD1, FD2)으로 이동한다.

T6 시점에서, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨이 샘플링 된다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 전압 레벨은 제2 신호 전압(2^ndsignal voltage)으로 정의될 수 있으며, 제2 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다. 이 경우, 제1 및 제2 플로팅 확산 영역(FD1, FD2)의 용량을 모두 사용하기 때문에, 낮은 변환 이득(LCG)이 제공될 수 있다.

T7 시점에서, 제1 리셋 신호(RG1)가 하이 레벨로 천이되어 제1 리셋 트랜지스터(RX1)가 턴-온 되고, 제2 전원 전압(Vpix_2)보다 낮은 제1 전원 전압(Vpix_1)이 제1 플로팅 확산 영역(FD1)으로 제공된다. 이에 따라, 플로팅 확산 영역 트랜지스터(FX)를 기준으로 소스의 전압 레벨은 1.8V이고 드레인의 전압 레벨은 2.8V인 비-대칭적인 퍼텐셜 구조가 형성된다. 이때, 플로팅 확산 영역 트랜지스터(FX)가 턴-온 상태이기 때문에, 제1 플로팅 확산 영역(FD1)의 전하들이 제2 플로팅 확산 영역(FD2)으로 이동하게 된다.

T8 시점에서, 플로팅 제어 신호(FG)가 로우 레벨로 천이된다. 이에 따라, 플로팅 확산 영역 트랜지스터(FX)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 드레인 방향으로 이동하게 된다.

T9 시점에서, 제2 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링 된다. 제2 플로팅 확산 영역(FD2)의 전압 레벨은 제1 신호 전압(1^st signal voltage)으로 정의될 수 있으며, 제1 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다. 이와 같이, 제2 플로팅 확산 영역(FD2)의 용량(C2)만을 사용하므로, 높은 변환 이득(HCG)이 제공될 수 있다.

상술한 바와 같이, 본 발명의 일 실시 예에 따른 단위 픽셀(112_8)은 부스팅 커패시터를 대신하여 독립적인 전원 전압을 이용할 수 있으며, 도 2의 단위 픽셀(112)과 유사하게 동작할 수 있다. 아울러, 도시되지는 않았으나, 본 발명의 일 실시 예에 따른 단위 픽셀(112_8)은 플로팅 확산 영역을 공유하는 도 10의 단위 픽셀(112_2)과 유사하게 동작할 수 있음이 이해될 것이다.

도 21은 본 발명의 일 실시 예에 따른 단위 픽셀(112_9)을 보여주는 회로도이고, 도 22는 도 21의 단위 픽셀(112_9)의 구동 방법의 일 예를 보여주는 타이밍도이다. 도 21의 단위 픽셀(112_9)의 구조는 도 7의 단위 픽셀(112_1)의 구조와 유사하다. 따라서, 동일하거나 유사한 구성 요소는 동일하거나 유사한 참조 번호를 사용하여 표기되며, 반복되는 설명은 이하 생략될 것이다.

도 21을 참조하면, 단위 픽셀(112_9)은 하나의 포토 다이오드(PD) 및 8개의 NMOS 트랜지스터들(TX, FX1, FX2, RX1, RX2, RX3, DX, SX)를 포함한다. 단위 픽셀(112_9)은 부스팅 커패시터들을 구비하지 않으며, 이를 대신하여 서로 독립적인 제1 전원 전압(Vpix_1) 단자 및 제2 전원 전압(Vpix_2)를 구비한다.

제1 전원 전압 단자는 제1 및 제3 리셋 트랜지스터(RX1, RX3)를 통하여 제1 및 제2 플로팅 확산 영역(FD1, FD2)에 연결되고, 제2 전원 전압 단자는 제2 리셋 트랜지스터(RX2)를 통하여 제1 플로팅 확산 영역(FD1)에 연결된다. 설명의 편의상, 제1 전원 전압(Vpix_1)으로 1.8V의 전압이 제공되고, 제2 전원 전압(Vpix_2)으로 2.8V의 전압이 제공된다고 가정된다.

도 22를 참조하면, T0 시점에서, 제2 리셋 트랜지스터(RX2), 제1 및 제2 플로팅 확산 영역 트랜지스터(FX1, FX2), 그리고 전송 트랜지스터(TX)가 턴-온 된다. 따라서, 제1 내지 제3 플로팅 확산 영역(FD1~FD3) 및 포토 다이오드(PD)가 제2 전원 전압(Vpix_2)으로 리셋된다.

T1 시점에서, 제2 리셋 트랜지스터(RX2), 제1 및 제2 플로팅 확산 영역 트랜지스터(FX1, FX2) 및 전송 트랜지스터(TX)가 턴-오프 된다. 이에 따라, 제1 내지 제3 플로팅 확산 영역들(FD1~FD3)이 각각 플로팅 된다.

T2 시점에서, 제3 플로팅 확산 영역(FD2)의 전압 레벨이 샘플링된다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제1 기준 전압(1^st reference voltage)으로 정의될 수 있다.

T3 시점에서, 제2 플로팅 제어 신호(FG2)가 하이 레벨로 천이되어, 제2 플로팅 확산 영역(FD2)과 제3 플로팅 확산 영역(FD3)이 전기적으로 서로 연결된다.

T4 시점에서, 전기적으로 서로 연결된 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링된다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 기준 전압(2^ndreference voltage)으로 정의될 수 있다.

T6 시점에서, 전기적으로 서로 연결된 제1 내지 제3 플로팅 확산 영역(FD1~ FD3)의 전압 레벨이 샘플링된다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨은 제3 기준 전압(3^rd reference voltage)으로 정의될 수 있다.

T7 시점에서, 전송 신호(TG)가 하이 레벨로 천이된다. 이에 따라, 포토 다이오드(PD)에 축적된 전하들이 전기적으로 서로 연결된 제1 내지 제3 플로팅 확산 영역(FD1~FD3)으로 이동한다.

T8 시점에서, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨이 샘플링 된다. 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 전압 레벨은 제3 신호 전압(3^rd signal voltage)으로 정의될 수 있으며, 제3 기준 전압과 비교하여 디지털 코드가 출력될 수 있다. 이 경우, 제1 내지 제3 플로팅 확산 영역(FD1~FD3)의 용량이 모두 사용되므로, 낮은 변환 이득(LCG)이 제공될 수 있다.

T9 시점에서, 제1 리셋 트랜지스터(RX)가 턴-온 되어, 1.8V의 제1 전원 전압(Vpix_1)이 제1 플로팅 확산 영역(FD1)에 제공된다. 이에 따라, 제1 플로팅 확산 영역 트랜지스터(FX1)를 기준으로 소스의 전압 레벨은 1.8V이고 드레인의 전압 레벨은 2.8V인 비-대칭적인 퍼텐셜 구조가 형성된다. 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-온 상태이므로, 제1 플로팅 확산 영역(FD1)의 전하들이 제2 및 제3 플로팅 확산 영역(FD2, FD3)으로 이동한다.

T10 시점에서, 제1 플로팅 확산 영역 트랜지스터(FX1)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동한다.

T11 시점에서, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨이 샘플링 된다. 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 전압 레벨은 제2 신호 전압(2^nd signal voltage)으로 정의될 수 있으며, 제2 기준 전압과 비교하여 디지털 코드가 출력될 수 있다. 이 경우, 제2 및 제3 플로팅 확산 영역(FD2, FD3)의 용량이 사용되므로, 중간 정도의 변환 이득(MCG)이 제공될 수 있다.

T12 시점에서, 제3 리셋 트랜지스터(RX3)가 턴-온 되며, 1.8V의 제1 전원 전압(Vpix_1)이 제2 플로팅 확산 영역(FD2)에 제공된다. 이에 따라, 제2 플로팅 확산 영역 트랜지스터(FX2)를 기준으로 소스의 전압이 드레인의 전압보다 낮은 비-대칭적인 퍼텐셜 구조가 형성되고, 전하들이 제3 플로팅 확산 영역(FD3)으로 이동하게 된다.

T13 시점에서, 제2 플로팅 확산 영역 트랜지스터(FX2)가 턴-오프 되며, 게이트 하부의 채널에 쌓인 전하들은 비-대칭적인 퍼텐셜 구조로 인하여 모두 드레인 방향으로 이동하게 된다.

T14 시점에서, 제3 플로팅 확산 영역(FD3)의 전압 레벨이 샘플링 된다. 제3 플로팅 확산 영역(FD3)의 전압 레벨은 제1 신호 전압(1^st signal voltage)으로 정의될 수 있으며, 제1 기준 전압과 비교함으로써 디지털 코드가 출력될 수 있다.

상술한 바와 같이, 본 발명의 일 실시 예에 따른 단위 픽셀(112_9)은 부스팅 커패시터를 대신하여 독립적인 전원 전압을 이용할 수 있으며, 도 7의 단위 픽셀(112)과 유사하게 동작할 수 있다. 아울러, 도시되지는 않았으나, 본 발명의 일 실시 예에 따른 단위 픽셀(112_9)은 플로팅 확산 영역을 공유하는 도 12의 단위 픽셀(112_3)과도 유사하게 동작할 수 있음이 이해될 것이다.

[비-대칭적인 소자 구조를 갖는 트랜지스터]

지금까지는, 플로팅 확산 영역 트랜지스터가 소스와 드레인 사이에서 비-대칭적인 퍼텐셜 구조를 갖는 본 발명의 실시 예들이 도시되고 설명되었다. 다만, 이는 예시적인 것이며, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 본 발명의 실시 예에 따른 플로팅 확산 영역 트랜지스터는 비-대칭적인 소자 구조를 갖도록 구현될 수 있으며, 비-대칭적인 소자 구조를 통하여 전하 주입에 따른 신호 손실을 최소화할 수 있다.

도 23은 본 발명의 일 실시 예에 따른 트랜지스터 구조의 일 예를 보여주는 도면이다. 도 23의 트랜지스터는, 예를 들어, 도 1 내지 도 22를 통하여 설명된 플로팅 확산 영역 트랜지스터들 중 어느 하나일 수 있다.

본 발명의 일 실시 예에 있어서, 소스와 드레인의 너비를 다르게 하여 비-대칭적인 소자 구조를 갖는 트랜지스터를 구현할 수 있다. 예를 들어, 도 23에 도시된 바와 같이, 소스의 너비(W1)가 드레인의 너비(W2)보다 작도록 트랜지스터가 형성될 수 있다. 여기서, 너비는 수평 방향에서 바라봤을 때의 소스 또는 드레인이 정의되는 영역의 폭을 의미할 수 있다. 이 경우, 소스의 저항이 드레인의 저항보다 크게 되며, 이에 따라 트랜지스터의 턴-온 동안에 게이트 하부의 채널에 쌓인 전하들은 턴-오프 시에 저항이 작은 드레인 방향으로 이동하게 된다. 따라서, 전하 주입으로 인한 신호 손실이 최소화될 수 있다.

또한, 본 발명의 일 실시 예에 있어서, 소스와 드레인의 도핑 농도를 다르게 하여 비-대칭적인 소자 구조를 갖는 트랜지스터를 구현할 수 있다. 예를 들어, 소스의 도핑 농도가 드레인의 도핑 농도보다 낮도록 구현될 수 있다. 이 경우, 도핑 농도가 낮은 소스의 저항이 도핑 농도가 높은 드레인의 저항 보다 실질적으로 크기 때문에, 트랜지스터의 턴-온 시간 동안에 게이트 하부의 채널에 쌓인 전하들은 턴-오프 시에 드레인 방향으로 이동하게 된다. 따라서, 전하 주입으로 인한 신호 손실이 최소화될 수 있다.

상술한 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술한 실시 예들 이외에도, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들도 포함될 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술한 실시 예들에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

PD: 포토 다이오드
FD: 플로팅 확산 영역
FX: 플로팅 확산 영역 트랜지스터
TX: 전송 트랜지스터
DX: 구동 트랜지스터
SX: 선택 트랜지스터
RX: 리셋 트랜지스터
Cbst: 부스팅 커패시터

Claims

입사되는 광에 반응하여 전하를 생성하는 포토 다이오드;
상기 포트 다이오드에서 생성된 전하를 저장하는 제1 플로팅 확산 영역;
상기 제1 플로팅 확산 영역에 연결된 제1 부스팅 커패시터;
상기 제1 플로팅 확산 영역과 이격되어 배치되고, 일단이 구동 트랜지스터의 게이트에 연결된 제2 플로팅 확산 영역;
전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및
플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하는 이미지 센서.
제1 항에 있어서,
상기 전송 트랜지스터가 턴-온 된 상태에서, 상기 제1 부스팅 커패시터로 양의 전압이 제공되는 이미지 센서.
제1 항에 있어서,
상기 제2 플로팅 확산 영역에 연결된 제2 부스팅 커패시터를 더 포함하는 이미지 센서.
제3 항에 있어서,
상기 제1 부스팅 커패시터에 음의 전압이 제공되는 동안에 상기 제2 부스팅 커패시터에는 양의 전압이 제공되는 이미지 센서.
제3 항에 있어서,
상기 제1 및 제2 플로팅 확산 영역 사이에 이격되어 배치된 제3 플로팅 확산 영역; 및
상기 제3 플로팅 확산 영역과 상기 제2 플로팅 확산 영역 사이에 배치된 추가적인 플로팅 확산 영역 트랜지스터를 더 포함하며,
상기 플로팅 확산 영역 트랜지스터는 상기 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제3 플로팅 확산 영역에 전기적으로 연결하거나 차단하고,
상기 추가적인 플로팅 확산 영역 트랜지스터는 추가적인 플로팅 제어 신호에 응답하여 상기 제3 플로팅 확산 영역을 상기 제1 플로팅 확산 영역에 전기적으로 연결하거나 차단하는 이미지 센서.
제5 항에 있어서,
상기 제3 플로팅 확산 영역에 연결된 제3 부스팅 커패시터를 더 포함하는 이미지 센서.
제6 항에 있어서,
상기 제1 부스팅 커패시터에 음의 전압이 제공되는 동안에 상기 제3 부스팅 커패시터에는 양의 전압이 제공되고, 상기 제3 부스팅 커패시터에 음의 전압이 제공되는 동안에 상기 제2 부스팅 커패시터에는 양의 전압이 제공되는 이미지 센서.
제1 항에 있어서,
상기 플로팅 확산 영역 트랜지스터의 소스 영역은 상기 제1 플로팅 확산 영역에 연결되고, 상기 플로팅 확산 영역 트랜지스터의 드레인 영역은 상기 제2 플로팅 확산 영역에 연결되며, 수평 방향에서 볼 때에 상기 소스 영역의 제1 방향으로의 너비는 상기 드레인 영역의 상기 제1 방향으로의 너비보다 작은 이미지 센서.
제1 항에 있어서,
상기 플로팅 확산 영역 트랜지스터의 소스 영역은 상기 제1 플로팅 확산 영역에 연결되고, 상기 플로팅 확산 영역 트랜지스터의 드레인 영역은 상기 제2 플로팅 확산 영역에 연결되며, 상기 플로팅 확산 영역 트랜지스터의 상기 소스의 도핑 농도는 상기 플로팅 확산 영역 트랜지스터의 상기 드레인의 도핑 농도보다 낮은 이미지 센서.
입사되는 광에 반응하여 전하를 생성하는 포토 다이오드;
상기 포트 다이오드에서 생성된 전하를 저장하는 제1 플로팅 확산 영역;
제1 리셋 신호에 응답하여 제1 전원 전압 단자를 상기 제1 플로팅 확산 영역에 연결하는 제1 리셋 트랜지스터;
상기 제1 플로팅 확산 영역과 이격되어 배치되고, 일단이 구동 트랜지스터의 게이트에 연결된 제2 플로팅 확산 영역;
제2 리셋 신호에 응답하여 상기 제1 전원 전압 단자와 다른 제2 전원 전압 단자를 상기 제2 플로팅 확산 영역에 연결하는 제2 리셋 트랜지스터;
전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및
플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하는 이미지 센서.
제10 항에 있어서,
상기 제1 전원 전압 단자에 제공되는 전압 레벨은 상기 제2 전원 전압 단자에 제공되는 전압 레벨보다 낮은 이미지 센서.
제10 항에 있어서,
상기 플로팅 확산 영역 트랜지스터가 턴-온 된 상태에서, 상기 제1 리셋 트랜지스터가 턴-온 되는 이미지 센서.
제10 항에 있어서,
상기 제1 및 제2 플로팅 확산 영역 사이에 배치된 제3 플로팅 확산 영역;
상기 제3 플로팅 확산 영역과 상기 제2 플로팅 확산 영역 사이에 배치된 추가적인 플로팅 확산 영역 트랜지스터; 및
상기 제1 리셋 신호에 응답하여 상기 제1 전원 전압 단자를 상기 제3 플로팅 확산 영역에 연결하는 제3 리셋 트랜지스터를 포함하며,
상기 플로팅 확산 영역 트랜지스터는 상기 제1 및 제3 플로팅 확산 영역 사이에 배치되며, 상기 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제3 플로팅 확산 영역에 전기적으로 연결하거나 차단하고,
상기 추가적인 플로팅 확산 영역 트랜지스터는 추가적인 플로팅 제어 신호에 응답하여 상기 제3 플로팅 확산 영역을 상기 제1 플로팅 확산 영역에 전기적으로 연결하거나 차단하는 이미지 센서.
제13 항에 있어서,
상기 플로팅 확산 영역 트랜지스터가 턴-온 된 상태에서, 상기 제1 리셋 트랜지스터는 턴-온 되고 상기 제3 리셋 트랜지스터는 턴-오프 되는 이미지 센서.
제13 항에 있어서,
상기 추가적인 플로팅 확산 영역 트랜지스터가 턴-온 된 상태에서, 상기 제3 리셋 트랜지스터는 턴-온 되는 이미지 센서.
입사되는 광에 반응하여 전하를 생성하는 포토 다이오드;
상기 포트 다이오드에서 생성된 전하를 저장하는 제1 및 제2 플로팅 확산 영역;
전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및
소스 영역이 상기 제1 플로팅 확산 영역에 연결되고, 드레인 영역이 상기 제2 플로팅 확산 영역에 연결되며, 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하며,
수평 방향에서 볼 때에 상기 소스 영역의 제1 방향으로의 너비는 상기 드레인 영역의 상기 제1 방향으로의 너비보다 작은 이미지 센서.
입사되는 광에 반응하여 전하를 생성하는 포토 다이오드;
상기 포트 다이오드에서 생성된 전하를 저장하는 제1 및 제2 플로팅 확산 영역;
전송 신호에 응답하여 상기 포토 다이오드를 상기 제1 플로팅 확산 영역에 전기적으로 연결하는 전송 트랜지스터; 및
소스 영역이 상기 제1 플로팅 확산 영역에 연결되고, 드레인 영역이 상기 제2 플로팅 확산 영역에 연결되며, 플로팅 제어 신호에 응답하여 상기 제1 플로팅 확산 영역을 상기 제2 플로팅 확산 영역에 전기적으로 연결하는 플로팅 확산 영역 트랜지스터를 포함하며,
상기 플로팅 확산 영역 트랜지스터의 상기 소스의 도핑 농도는 상기 플로팅 확산 영역 트랜지스터의 상기 드레인의 도핑 농도보다 낮은 이미지 센서.
이미지 센서의 구동 방법에 있어서:
전송 트랜지스터를 턴-온 시켜, 포토 다이오드로부터 생성된 전하를 제1 플로팅 확산 영역에 전달하는 단계;
상기 전송 트랜지스터가 턴-오프 된 후에, 상기 제1 플로팅 확산 영역의 전압 레벨을 낮추는 단계;
상기 제1 플로팅 확산 영역의 전압 레벨이 낮아진 상태에서 플로팅 확산 영역 트랜지스터를 턴-온 시켜, 상기 제1 플로팅 확산 영역에 집적된 전하를 상기 제1 플로팅 확산 영역과 물리적으로 이격된 제2 플로팅 확산 영역으로 전달하는 단계; 및
상기 제2 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계를 포함하는 구동 방법.
제18 항에 있어서,
상기 제1 플로팅 확산 영역에 집적된 전하를 상기 제2 플로팅 확산 영역에 전달하는 단계가 수행되기 전에, 상기 제2 플로팅 확산 영역의 전압 레벨을 높이는 단계를 더 포함하는 구동 방법.
제18 항에 있어서,
상기 제1 플로팅 확산 영역에 집적된 전하를 상기 제2 플로팅 확산 영역으로 전달하는 단계가 수행되기 전에, 상기 제2 플로팅 확산 영역을 상기 제1 및 제2 플로팅 확산 영역 사이에 배치된 제3 플로팅 확산 영역에 전기적으로 연결하는 단계를 더 포함하는 구동 방법.
제20 항에 있어서,
전기적으로 연결된 상기 제2 및 제3 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계를 더 포함하는 구동 방법.
제21 항에 있어서,
상기 제2 및 제3 플로팅 확산 영역에 형성된 전압을 샘플링한 후에, 상기 제3 플로팅 확산 영역의 전압 레벨을 낮추는 단계를 더 포함하는 구동 방법.
제22 항에 있어서,
상기 제3 플로팅 확산 영역의 전압 레벨이 낮아진 상태에서, 상기 제3 플로팅 확산 영역과 상기 제2 플로팅 확산 영역을 전기적으로 차단하는 단계를 더 포함하는 구동 방법.
제23 항에 있어서,
상기 제2 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계는 상기 제3 플로팅 확산 영역과 상기 제2 플로팅 확산 영역을 전기적으로 차단한 후에 수행되는 구동 방법.
제21 항에 있어서,
상기 제2 및 제3 플로팅 확산 영역에 형성된 전압을 샘플링한 후에, 상기 제2 플로팅 확산 영역의 전압 레벨을 높이는 단계를 더 포함하는 구동 방법.
이미지 센서의 구동 방법에 있어서:
전송 트랜지스터를 턴-온 시켜, 포토 다이오드로부터 생성된 전하를 전기적으로 연결된 적어도 두 개의 플로팅 확산 영역들에 전달하는 단계;
전기적으로 연결된 상기 적어도 두 개의 플로팅 확산 영역들에 형성된 전압을 샘플링하는 단계;
상기 적어도 두 개의 플로팅 확산 영역들 중 상기 전송 트랜지스터에 연결된 제1 플로팅 확산 영역의 전압 레벨을 낮추는 단계;
상기 제1 플로팅 확산 영역의 전하를 상기 제1 플로팅 확산 영역과 다른 적어도 하나의 플로팅 확산 영역으로 전달하는 단계; 및
상기 적어도 하나의 플로팅 확산 영역에 형성된 전압을 샘플링하는 단계를 포함하는 구동 방법.
제26 항에 있어서,
상기 포토 다이오드로부터 생성된 전하를 전기적으로 연결된 상기 적어도 두 개의 플로팅 확산 영역들로 전달하는 단계가 수행되기 전에, 상기 제1 플로팅 확산 영역의 전압 레벨을 높이는 단계를 더 포함하는 구동 방법.
제26 항에 있어서,
전기적으로 연결된 상기 적어도 두 개의 플로팅 확산 영역들에 형성된 전압을 샘플링한 후에, 상기 제1 플로팅 확산 영역과 다른 상기 적어도 하나의 플로팅 확산 영역의 전압 레벨을 높이는 단계를 더 포함하는 구동 방법.
제26 항에 있어서,
상기 적어도 하나의 플로팅 확산 영역에 형성된 전압을 샘플링하기 전에, 상기 제1 플로팅 확산 영역과 상기 적어도 하나의 플로팅 확산 영역을 서로 전기적으로 차단하는 단계를 더 포함하는 구동 방법.
제26 항에 있어서,
상기 적어도 하나의 플로팅 확산 영역은 제2 및 제3 플로팅 확산 영역을 포함하며, 상기 제2 플로팅 확산 영역은 상기 제1 및 제3 플로팅 확산 영역 사이에 배치되고,
상기 적어도 하나의 플로팅 확산 영역에 형성된 전압을 샘플링한 후에, 상기 제2 플로팅 확산 영역의 전압 레벨을 낮추는 단계;
상기 제2 플로팅 확산 영역과 상기 제3 플로팅 확산 영역을 서로 전기적으로 차단하는 단계; 및
상기 제3 플로팅 확산 영역에 형성된 전압 레벨을 샘플링하는 단계를 더 포함하는 구동 방법.
제30 항에 있어서,
상기 적어도 하나의 플로팅 확산 영역에 형성된 전압을 샘플링한 후에, 상기 제3 플로팅 확산 영역의 전압 레벨을 높이는 단계를 더 포함하는 구동 방법.