KR20230118637A - 무결함 게르마늄 산화물 갭 충전 - Google Patents

무결함 게르마늄 산화물 갭 충전 Download PDF

Info

Publication number
KR20230118637A
KR20230118637A KR1020237023221A KR20237023221A KR20230118637A KR 20230118637 A KR20230118637 A KR 20230118637A KR 1020237023221 A KR1020237023221 A KR 1020237023221A KR 20237023221 A KR20237023221 A KR 20237023221A KR 20230118637 A KR20230118637 A KR 20230118637A
Authority
KR
South Korea
Prior art keywords
gap fill
fill material
feature
precursor
oxidant
Prior art date
Application number
KR1020237023221A
Other languages
English (en)
Inventor
후이위안 왕
서스밋 싱하 로이
타케히토 코시자와
보 치
아비짓 바수 말릭
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230118637A publication Critical patent/KR20230118637A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

게르마늄 산화물을 포함하는 무결함 갭 충전 재료들을 형성하기 위한 방법들이 개시된다. 일부 실시예들에서, 갭 충전 재료는, 기판 표면을 게르만 전구체 및 산화제에 동시에 노출시킴으로써 증착된다. 게르만 전구체는 간헐적으로 유동될 수 있다. 기판은 또한, 갭 충전 재료 내의 산소의 상대적인 농도를 증가시키기 위해 제2 산화제에 노출될 수 있다.

Description

무결함 게르마늄 산화물 갭 충전
[0001] 본 개시내용의 실시예들은 일반적으로, 게르마늄 산화물 재료들을 형성하기 위한 방법들에 관한 것이다. 특히, 본 개시내용의 실시예는 무결함 게르마늄 산화물 갭 충전을 형성하기 위한 방법들에 관한 것이다.
[0002] 게르마늄 산화물은 반도체 제조에서 점점 더 중요한 재료이다. 게르마늄은 실리콘과 같은 14족 원소이며, 따라서 게르마늄 함유 재료들은 종종 그들의 실리콘 기반 유사체들과 유사한 특성들을 갖는다. 반도체 제조에서의 실리콘 산화물의 보급을 고려하면, 게르마늄 산화물, 그의 특성들, 및 다양한 프로세싱 방식들에서 게르마늄 산화물 재료들을 형성하기 위한 방법들에 대한 관심이 증가되고 있다.
[0003] 관심있는 하나의 방식은 갭 충전 재료로 기판 피쳐들(예컨대, 비아들, 트렌치들 등)을 충전하는 것이다. 불행하게도, 통상적인 갭 충전 방법들은 종종, 시임(seam)들 및 공극들을 포함한 결함들을 포함하는 갭 충전 재료들을 초래한다. 결함들은 다운스트림 프로세싱 동안 다수의 문제들을 야기할 수 있다. 문제들은 종종, 주변 갭 충전과는 상이하게 결함들에 영향을 미치는 에칭 프로세스들에 의해 가장 명확하게 입증된다. 이 결함들은 또한, 시간이 지남에 따라 갭 충전이 포함되는 패턴/디바이스의 열화를 야기할 수 있다.
[0004] 따라서, 증착되는 재료들 내에 시임들, 공극들, 또는 다른 결함들을 생성하지 않는 신규한 갭 충전 증착 방법들이 필요하다.
[0005] 본 개시내용의 하나 이상의 실시예들은 갭 충전 재료를 증착하기 위한 방법에 관한 것이다. 방법은, 적어도 하나의 피쳐 내에 게르마늄 산화물을 포함하는 갭 충전 재료를 증착하기 위해, 적어도 하나의 피쳐를 포함하는 기판 표면을 게르만 전구체 및 제1 산화제에 노출시키는 단계를 포함한다. 적어도 하나의 피쳐는 개구 폭을 갖고 기판 내로 깊이가 연장된다. 갭 충전 재료는 실질적으로 공극들 또는 시임을 갖지 않는다.
[0006] 본 개시내용의 부가적인 실시예들은 갭 충전 재료를 증착하기 위한 방법에 관한 것이다. 방법은, 적어도 하나의 피쳐 내에 게르마늄 산화물을 포함하는 갭 충전 재료를 증착하기 위해, 적어도 하나의 피쳐를 포함하는 기판 표면을 제1 산화제의 일정한 유동 및 게르만 전구체와 제2 산화제가 교번하는 유동에 노출시키는 단계를 포함한다. 적어도 하나의 피쳐는 개구 폭을 갖고 기판 내로 깊이가 연장된다. 게르만 전구체 및 제2 산화제는 각각 25% 이하의 듀티 사이클(duty cycle)을 갖는다. 갭 충전 재료는 실질적으로 공극들 또는 시임을 갖지 않는다.
[0007] 본 개시내용의 추가적인 실시예들은 게르마늄 산화물을 선택적으로 제거하는 방법에 관한 것이다. 방법은, 게르마늄 산화물 층을 염기성 수용액에 노출시키는 단계를 포함한다.
[0008] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 개시내용의 단지 전형적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0009] 도 1은 본 개시내용의 하나 이상의 실시예에 따른, 프로세싱 전의 피쳐를 갖는 예시적인 기판을 예시한다.
[0010] 도 2는 본 개시내용의 하나 이상의 실시예에 따른, 갭 충전 재료를 형성하기 위한 프로세싱 후의 예시적인 기판을 예시한다.
[0011] 도 3은 본 개시내용의 하나 이상의 실시예에 따른, 초-컨포멀(super-conformal) 막을 형성하기 위한 프로세싱 후의 예시적인 기판을 예시한다.
[0012] 본 개시내용의 여러 예시적인 실시예들을 설명하기 전에, 본 개시내용은 다음 설명에서 제시되는 구성 또는 프로세스 단계들의 세부사항들에 제한되지 않는다고 이해되어야 한다. 본 개시내용은 다른 실시예들이 가능하며, 다양한 방식들로 실시되거나 또는 수행될 수 있다.
[0013] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, "기판"이라는 용어는 프로세스가 작용하는 표면 또는 표면의 일부를 지칭한다. 또한, 기판에 대한 언급은 맥락이 명백하게 달리 지시하지 않는 한, 기판의 일부만을 또한 지칭할 수 있다고 당업자들에 의해 이해될 것이다. 부가적으로, 기판 상에 증착하는 것에 대한 언급은 베어(bare) 기판, 및 하나 이상의 막들 또는 피쳐들이 상부에 증착 또는 형성된 기판 둘 모두를 의미할 수 있다.
[0014] 본원에서 사용되는 바와 같은 "기판"은 제조 프로세스 동안 막 프로세싱이 수행되는 임의의 기판 또는 기판 상에 형성된 재료 표면을 지칭한다. 예컨대, 프로세싱이 수행될 수 있는 기판 표면은 애플리케이션에 따라, 실리콘, 실리콘 산화물, 변형된 실리콘, SOI(silicon on insulator), 탄소 도핑된 실리콘 산화물들, 비정질 실리콘, 도핑된 실리콘, 게르마늄, 갈륨 비소, 유리, 사파이어와 같은 재료들, 및 금속들, 금속 질화물들, 금속 합금들 및 다른 전도성 재료들과 같은 임의의 다른 재료들을 포함한다. 기판들은 제한 없이, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 연마, 에칭, 환원, 산화, 수산화, 어닐링, UV 경화, e-빔 경화 및/또는 베이크(bake)하기 위한 전처리 프로세스에 노출될 수 있다. 본 개시내용에서는, 기판의 표면 자체에 대해 직접 막을 프로세싱하는 것 외에도, 아래에서 보다 상세히 개시되는 바와 같이 기판 상에 형성된 하층에 대해서도, 개시된 막 프로세싱 단계들 중 임의의 단계가 또한 수행될 수 있으며, "기판 표면"이라는 용어는 맥락이 나타내는 것과 같은 그러한 하층을 포함하는 것으로 의도된다. 따라서, 예컨대, 막/층 또는 부분 막/층이 기판 표면 상에 증착된 경우, 새로 증착된 막/층의 노출된 표면이 기판 표면이 된다.
[0015] 도 1은 피쳐(110)를 갖는 기판(100)의 단면도를 도시한다. 본 개시내용은 적어도 하나의 피쳐를 포함하는 기판들 및 기판 표면들에 관한 것이다. 도 1은 예시적인 목적들을 위해 단일 피쳐(110)를 갖는 기판(100)을 도시하지만, 당업자들은 하나 초과의 피쳐가 존재할 수 있다는 것을 이해할 것이다. 피쳐(110)의 형상은 트렌치들, 원통형 비아들, 또는 직사각형 비아들을 포함하는(그러나 이에 제한되지 않음) 임의의 적절한 형상일 수 있다.
[0016] 이와 관련하여 사용되는 바와 같이, "피쳐"라는 용어는 임의의 의도적인 표면 불규칙성을 의미한다. 피쳐들의 적절한 예들은, 최상부, 2개의 측벽들 및 최하부를 갖는 트렌치들, 및 최하부가 없이 2개의 측벽들 및 최상부를 갖는 피크들을 포함한다(그러나 이에 제한되지 않음). 피쳐들은 아래에서 논의되는 바와 같이 임의의 적절한 종횡비(피쳐의 깊이 대 피쳐의 폭의 비)를 가질 수 있다.
[0017] 기판(100)은 기판 표면(120)을 갖는다. 적어도 하나의 피쳐(110)는 기판 표면(120)에 개구를 형성한다. 피쳐(110)는 기판 표면(120)(또한 최상부 표면으로 지칭됨)으로부터 최하부 표면(112)까지 깊이(D)로 연장된다. 피쳐(110)는 제1 측벽(114) 및 제2 측벽(116)을 갖는다. 도 1에 도시된 피쳐는 평행한 측벽들(114, 116)을 갖지만, 피쳐의 폭은 가장 자주, 피쳐(110)의 최상부 개구에서의 피쳐의 폭(W)에 의해 정의되고; 이러한 측정은 또한 개구 폭으로 지칭될 수 있다. 측벽들(114, 116) 및 최하부(112)에 의해 형성된 개방 영역은 또한 갭으로 지칭된다.
[0018] 본 개시내용의 하나 이상의 실시예는 실질적으로 결함들이 없는 갭 충전 재료를 증착하기 위한 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 실질적으로 시임(들)이 없는 갭 충전 재료를 증착한다. 본 개시내용의 일부 실시예들은 실질적으로 공극(들)이 없는 갭 충전 재료를 증착한다. 본 개시내용의 일부 실시예들은 유리하게, 플라즈마 없이 갭 충전 재료를 증착한다. 본 개시내용의 일부 실시예들은 유리하게, 별개의 고밀화 단계를 사용하지 않고 갭 충전 재료를 증착한다.
[0019] 본 개시내용의 하나 이상의 실시예는 초-컨포멀 막을 증착하기 위한 방법들에 관한 것이다. 본 개시내용의 일부 실시예들은 최상부 표면 상에서보다 측벽 및/또는 최하부 상에 더 큰 두께를 갖는 초-컨포멀 막을 증착한다. 본 개시내용의 일부 실시예들은 유리하게, 플라즈마 없이 초-컨포멀 막을 증착한다. 본 개시내용의 일부 실시예들은 유리하게, 별개의 에칭 프로세스를 사용하지 않고 초-컨포멀 막을 증착한다.
[0020] 도 2를 참조하면, 본 개시내용의 일부 실시예들은 기판(100)의 피쳐(110) 내에 갭 충전 재료(210)를 증착하기 위한 방법들에 관한 것이다. 일부 실시예들에서, 갭 충전 재료(210)에는 실질적으로 시임들 및 공극들을 포함하는(그러나 이에 제한되지 않음) 결함들이 없다. 일부 실시예들에서, 갭 충전 재료(210)에는 실질적으로 시임들이 없다. 일부 실시예들에서, 갭 충전 재료(210)에는 실질적으로 공극들이 없다.
[0021] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 시임은 피쳐(110)의 측벽들 사이에 피쳐에 형성되는(그러나 반드시 피쳐(110)의 측벽들의 중간에 있는 것은 아님) 갭 또는 균열(fissure)이다. 이론에 의해 구속되는 것은 아니지만, 피쳐의 측벽들로부터 성장된 막들의 격자 구조들이 피쳐의 중심 근처에서 만날 때 그 격자 구조들이 조화를 이루지 않을 경우에, 시임이 형성될 수 있다.
[0022] 본 명세서 및 첨부된 청구항들에서 사용되는 바와 같이, 공극은 갭 충전 재료(210)가 피쳐(110) 내에 증착되지 않은 빈 영역이다. 이론에 의해 구속되는 것은 아니지만, 공극들은, 재료가 피쳐의 최상부 근처에서 더 빠르게 증착되고 갭 충전 재료가 피쳐를 완전히 충전할 수 있기 전에 피쳐의 개구를 핀치들이 닫을 때, 종종 형성된다. 나머지 채워지지 않은 공간이 공극이다.
[0023] 이와 관련하여 사용되는 바와 같이, "실질적으로 시임들이 없는" 또는 "실질적으로 공극들이 없는"이라는 용어는, 피쳐의 측벽들 사이의 공간에 재료가 형성되지 않는 임의의 결정질 불규칙성 또는 밀폐된 공간이 피쳐의 단면적의 약 1% 미만임을 의미한다.
[0024] 도 3을 참조하면, 본 개시내용의 일부 실시예들은 기판(100)의 피쳐(110) 내에 초-컨포멀 막(310)을 증착하는 것에 관한 것이다. 초-컨포멀 막(310)은 피쳐(110) 외부의 기판 표면(120) 상의 최상부 두께(TT)보다 더 두꺼운, 최하부 표면(112) 상의 최하부 두께(TB) 및/또는 측벽들(114, 116) 상의 측벽 두께(TS)를 갖는다. 일부 실시예들에서, TS와 TT 사이의 비는 1.2 이상, 1.5 이상, 2 이상, 3 이상, 또는 4 이상이다. 일부 실시예들에서, TB와 TT 사이의 비는 1.2 이상, 1.5 이상, 2 이상, 3 이상, 또는 4 이상이다.
[0025] 갭 충전 재료(210)를 증착하기 위한 방법들은, 피쳐(110) 내에 갭 충전 재료(210)를 증착하기 위해, 기판(100), 및 적어도 하나의 피쳐(110)를 포함하는 기판 표면(120)을 게르만 전구체 및 제1 산화제에 노출시키는 단계를 포함한다. 갭 충전 재료(210)는 게르마늄 산화물을 포함한다.
[0026] 초-컨포멀 막(310)을 증착하기 위한 방법들은, 피쳐(110) 내에 초-컨포멀 막(310)을 증착하기 위해, 기판(100) 및 적어도 하나의 피쳐(110)를 포함하는 기판 표면(120)을 게르만 전구체 및 제1 산화제에 노출시키는 단계를 포함한다. 초-컨포멀 막(310)은 게르마늄 산화물을 포함한다.
[0027] 갭 충전 재료(210)를 증착하기 위한 방법과 초-컨포멀 막(310)을 증착하는 방법은 몇몇 면들에서 유사하다. 본 개시내용의 나머지는 이러한 프로세스들에 대한 부가적인 세부사항들을 제공한다. 명확하게 식별되는 경우를 제외하고, 제공된 세부사항들은 갭 충전 재료(210) 및 초-컨포멀 막(310)의 증착 둘 모두와 관련된다.
[0028] 갭 충전 재료(210)의 증착을 위해, 일부 실시예들에서, 피쳐(110)는 10 nm 내지 30 nm, 10 nm 내지 20 nm, 15 nm 내지 30 nm, 20 nm 내지 30 nm 또는 25 nm 내지 30 nm의 범위의 개구 폭을 갖는다. 일부 실시예들에서, 피쳐(110)는 2 내지 10, 2 내지 5, 또는 5 내지 10의 범위의 종횡비(깊이를 개구 폭으로 나눈 것)를 갖는다. 일부 실시예들에서, 종횡비는 2.5 내지 3.5의 범위 또는 7.5 내지 8.5의 범위 내에 있다.
[0029] 이론에 의해 구속되는 것은 아니지만, 갭 충전 재료(210)는 더 좁은 개구 폭을 갖는 피쳐들 상에 증착될 때, 약간의 유동성이 있고 모세관력(capillary force)들에 취약한 것으로 여겨진다. 개구가 좁을 수록, 갭 충전 재료(210)가 피쳐(110) 내로, 아래로 끌어 당겨져 실질적으로 시임들 또는 공극들이 없는 갭 충전 재료(210)를 형성할 가능성을 증가시킨다.
[0030] 일부 실시예들에서, 초-컨포멀 막(310)의 증착을 위해, 피쳐(110)는 50 nm 내지 200 nm, 80 nm 내지 120 nm, 50 nm 내지 100 nm, 또는 100 nm 내지 200 nm의 범위의 개구 폭을 갖는다. 일부 실시예들에서, 피쳐(110)는 2 내지 10, 2 내지 5, 또는 5 내지 10의 범위의 종횡비(깊이를 개구 폭으로 나눈 것)를 갖는다. 일부 실시예들에서, 종횡비는 4.5 내지 5.5의 범위 내에 있다.
[0031] 갭 충전 재료(210)와 대조적으로, 초-컨포멀 막(310)은 전형적으로, 비교적 넓은 개구 폭을 갖는 피쳐들 상에 증착된다. 이러한 더 넓은 폭은 초-컨포멀 막(310)에 의해 경험되는 모세관 효과를 감소시키고, 초-컨포멀 막(310)이 피쳐(110)의 최하부로 흐르지 않고 피쳐 표면들 각각 상에 남아있게 한다.
[0032] 기판(100) 또는 기판 표면(120)은 게르만 전구체 및 제1 산화제에 동시에 노출된다. 이와 관련하여, 당업자는 게르만 전구체 및 제1 산화제가 갭 충전 재료(210) 및/또는 초-컨포멀 막(310)을 증착하기 위해 가스상으로 반응할 것임을 이해할 것이다.
[0033] 게르만 전구체는 게르마늄 산화물 갭 충전 재료의 증착을 위한 임의의 적절한 화합물들을 포함할 수 있다. 일부 실시예들에서, 게르만 전구체는 게르만(GeH4) 및/또는 디게르만(Ge2H6) 중 하나 이상을 포함한다.
[0034] 일부 실시예들에서, 게르만 전구체는 수소 가스(H2)를 더 포함한다. 일부 실시예들에서, 수소 가스 대 게르만의 비는 5 내지 20, 7 내지 15 또는 8 내지 12의 범위 내에 있다. 일부 실시예들에서, 게르만 전구체는 수소 가스 내의 10% 게르만을 필수적 요소로 하여 구성된다(consist essentially of). 이와 관련하여 사용되는 바와 같이, 명시된 가스 또는 가스들의 혼합물을 "필수적 요소로 하여 구성되는" 프로세스 가스는 임의의 불활성 캐리어 또는 희석 가스들을 배제한 몰 기준으로, 95% 초과, 98% 초과, 99% 초과 또는 99.5% 초과의 명시된 가스 또는 가스들의 혼합물을 포함한다.
[0035] 제1 산화제는 게르마늄 산화물 갭 충전 재료에 산소 원자들을 공급할 수 있는 임의의 산소 공급 화합물일 수 있다. 일부 실시예들에서, 제1 산화제는 아산화질소(N2O), 산소 가스(O2), 오존(O3), 또는 물(H2O) 중 하나 이상을 포함한다. 일부 실시예들에서, 제1 산화제는 아산화질소(N2O)를 필수적 요소로 하여 구성된다.
[0036] 일부 실시예들에서, 게르만 전구체와 제1 산화제의 비가 제어된다. 일부 실시예들에서, 갭 충전 재료(210)를 증착할 때, 제1 산화제 대 게르만 전구체의 비는 5 내지 200, 10 내지 100, 10 내지 50 또는 30 내지 50의 범위 내에 있다. 일부 실시예들에서, 초-컨포멀 막(310)을 증착할 때, 제1 산화제 대 게르만 전구체의 비는 50 내지 2000, 100 내지 1000, 100 내지 500, 또는 300 내지 500의 범위 내에 있다.
[0037] 일부 실시예들에서, 기판(100) 또는 기판 표면(120)은 제1 산화제에 지속적으로 노출되고, 게르만 전구체에 간헐적으로 노출된다. 달리 말하면, 일부 실시예들에서, 방법들은, 하나의 반응물이 지속적으로 유동되고 다른 반응물이 규칙적인 간격으로 챔버 내로 펄싱되는 펄스형-CVD 타입 방법들이다. 일부 실시예들에서, 기판(100) 또는 기판 표면(120)은, 제1 산화제 및 게르만 전구체에 동시에 노출되기 전에, 일정 기간 동안 제1 산화제에 노출된다.
[0038] 게르만 전구체가 간헐적으로 유동되거나 또는 펄싱되는 경우, 게르만 전구체의 유동이 활성인 시간의 퍼센티지는 듀티 사이클로 설명될 수 있다. 일부 실시예들에서, 게르만 전구체의 듀티 사이클은 50% 이하, 33% 이하, 25% 이하 또는 10% 이하이다.
[0039] 증착 사이클의 길이는 임의의 적절한 길이일 수 있다. 일부 실시예들에서, 사이클 길이는 10초 내지 60초의 범위, 또는 15초 내지 50초의 범위 내에 있다. 따라서, 게르만 전구체 펄스의 길이는 1초 내지 30초의 범위 내에 있다.
[0040] 일부 실시예들에서, 게르만 전구체가 유동하고 있지 않을 때, 기판(100) 또는 기판 표면(120)은 제2 산화제에 노출된다. 일부 실시예들에서, 제1 산화제 및 제2 산화제는 조성이 상이하다. 일부 실시예들에서, 제2 산화제는 아산화질소(N2O), 산소 가스(O2), 오존(O3), 또는 물(H2O) 중 하나 이상을 포함한다. 일부 실시예들에서, 제1 산화제는 아산화 질소(N2O)를 필수적 요소로 하여 구성되고, 제2 산화제는 산소 가스(O2)를 필수적 요소로 하여 구성된다.
[0041] 일부 실시예들에서, 게르만 전구체 및 제2 산화제에 대한 노출 시간은 대략 동일하다. 일부 실시예들에서, 게르만 전구체 및 제2 산화제는 대략 동일한 길이의 기간들에 의해 분리된다. 일부 실시예들에서, 기판은 증착 사이클에 노출되며, 증착 사이클은 제1 산화제의 일정한 유동, 증착 사이클의 25% 동안의 게르만 전구체 펄스, 증착 사이클의 25% 동안의 제1 일시정지, 증착 사이클의 25%의 동안의 제2 산화제 펄스 및 증착 사이클의 25% 동안의 제2 일시정지를 포함한다.
[0042] 일부 실시예들에서, 갭 충전 재료(210)를 증착하는 방법은 플라즈마를 사용하지 않고 수행된다. 일부 실시예들에서, 초-컨포멀 막(310)을 증착하는 방법은 플라즈마를 사용하지 않고 수행된다. 달리 말하면, 본 개시내용의 방법들은 플라즈마-기반 반응물이 존재하지 않는 열적 프로세스들이다.
[0043] 프로세싱 환경의 압력이 또한 제어될 수 있다. 일부 실시예들에서, 방법들은, 100 Torr 내지 500 Torr의 범위, 200 Torr 내지 500 Torr의 범위, 250 Torr 내지 400 Torr의 범위, 또는 280 Torr 내지 350 Torr의 범위의 압력에서 수행된다.
[0044] 기판(100)의 온도가 또한 제어될 수 있다. 일부 실시예들에서, 기판(100)은 400℃ 내지 600℃의 범위, 450℃ 내지 550℃의 범위, 400℃ 내지 500℃의 범위 또는 500℃ 내지 600℃의 범위의 온도에서 유지된다.
[0045] 갭 충전 재료(210) 및 초-컨포멀 막(310)은 일부 유사한 재료 특성들을 공유한다. 일부 실시예들에서, 게르마늄 대 산소의 원자비는 0.2 내지 1의 범위, 0.2 내지 0.5의 범위, 0.5 내지 1의 범위, 0.7 내지 1의 범위 또는 0.7 내지 0.9의 범위 내에 있다.
[0046] 이론에 의해 구속되는 것은 아니지만, 위에서 설명된 바와 같은 제2 산화제의 사용은 게르마늄 산화물 재료의 상대적인 산소 함량을 증가시키는 것으로 여겨진다. 따라서, 개시된 방법들에 의해 증착된 갭 충전 재료(210) 또는 초-컨포멀 막(310)은, 제2 산화제가 사용되는 경우에, 비교적 낮은 게르마늄 대 산소 원자비를 가질 것이다.
[0047] 본 개시내용의 하나 이상의 실시예는 게르마늄 산화물을 제거 또는 에칭하는 방법들에 관한 것이다. 일부 실시예들에서, 게르마늄 산화물은 선택적으로 제거된다. 이와 관련하여 사용되는 바와 같이, 선택적 제거 프로세스는 타깃 재료(예컨대, 게르마늄 산화물)가 주변 재료보다 더 신속하게 제거되는 프로세스이다. 일부 실시예들에서, 게르마늄 산화물을 제거하기 위한 방법은 실리콘 산화물 또는 실리콘 질화물 중 하나 이상에 대해 선택적이다. 일부 실시예들에서, 선택비(GeOx의 에칭 레이트/SiO 또는 SiN의 에칭 레이트)는 10 이상, 20 이상, 50 이상 또는 100 이상이다.
[0048] 일부 실시예들에서, 게르마늄 산화물을 제거하기 위한 방법은 게르마늄 산화물을 수용액에 노출시키는 단계를 포함한다. 일부 실시예들에서, 수용액은 과산화 수소(H2O2)를 더 포함한다.
[0049] 일부 실시예들에서, 수용액은 산성이다. 일부 실시예들에서, 수용액은 황산(H2SO4)을 포함한다. 일부 실시예들에서, 수용액은 염기성이다. 일부 실시예들에서, 수용액은 NaOH 또는 NH4OH 중 하나 이상을 포함한다. 일부 실시예들에서, 수용액은 0.05 M NaOH를 필수적 요소로 하여 구성된다.
[0050] 일부 실시예들에서, 수용액은 게르마늄 산화물의 제거를 가능하게 하기 위해 가열된다. 일부 실시예들에서, 수용액은 60℃ 내지 100℃의 범위, 70℃ 내지 90℃의 범위, 65℃ 내지 75℃의 범위, 또는 85℃ 내지 95℃의 범위의 온도로 가열된다.
[0051] 본 명세서 전반에 걸쳐 "일 실시예", "특정 실시예들", "하나 이상의 실시예들" 또는 "실시예"에 대한 언급은 실시예와 관련하여 설명된 특정 특징, 구조, 재료 또는 특성이 본 개시내용의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 위치들에서 "하나 이상의 실시예들에서", "특정 실시예들에서", "일 실시예에서" 또는 "실시예에서"와 같은 문구들의 출현들이 반드시 본 개시내용의 동일한 실시예를 지칭하는 것은 아니다. 또한, 특정 특징들, 구조들, 재료들, 또는 특성들은 하나 이상의 실시예들에서 임의의 적절한 방식으로 조합될 수 있다.
[0052] 본 명세서의 개시내용이 특정 실시예들을 참조하여 기술되었지만, 당업자들은 기술된 실시예들이 단지 본 개시내용의 원리들 및 애플리케이션들을 예시할 뿐이라는 것을 이해할 것이다. 본 개시내용의 사상 및 범위를 벗어나지 않으면서 본 개시내용의 방법 및 장치에 대해 다양한 수정들 및 변형들이 행해질 수 있다는 것이 당업자들에게 자명할 것이다. 따라서, 본 개시내용은 첨부된 청구항들 및 이들의 등가물들의 범위 내에 있는 수정들 및 변형들을 포함할 수 있다.

Claims (20)

  1. 갭 충전 재료를 증착하기 위한 방법으로서, 상기 방법은 적어도 하나의 피쳐 내에 게르마늄 산화물을 포함하는 갭 충전 재료를 증착하기 위해, 상기 적어도 하나의 피쳐를 포함하는 기판 표면을 게르만 전구체 및 제1 산화제에 노출시키는 단계를 포함하며, 상기 적어도 하나의 피쳐는 개구 폭을 갖고 상기 기판 내로 깊이가 연장되고, 상기 갭 충전 재료는 실질적으로 공극들 또는 시임을 갖지 않는, 방법.
  2. 제1항에 있어서, 상기 개구 폭은 15 nm 내지 30 nm의 범위 내에 있는, 방법.
  3. 제1항에 있어서, 상기 깊이와 개구 폭 사이의 비는 2 내지 10의 범위 내에 있는, 방법.
  4. 제1항에 있어서, 상기 게르만 전구체는 게르만(GeH4)을 포함하는, 방법.
  5. 제4항에 있어서, 상기 게르만 전구체는 수소 가스(H2)를 더 포함하는, 방법.
  6. 제5항에 있어서, 상기 수소 가스 대 게르만의 비는 5 내지 20의 범위 내에 있는, 방법.
  7. 제1항에 있어서, 상기 제1 산화제는 아산화 질소(N2O), 산소 가스(O2), 오존(O3), 또는 물(H2O) 중 하나 이상을 포함하는, 방법.
  8. 제1항에 있어서, 상기 제1 산화제 대 게르만 전구체의 비는 10 내지 50의 범위 내에 있는, 방법.
  9. 제1항에 있어서, 상기 방법은 플라즈마를 사용하지 않고 수행되는, 방법.
  10. 제1항에 있어서, 상기 방법은 100 Torr 내지 500 Torr 범위의 압력에서 수행되는, 방법.
  11. 제1항에 있어서, 상기 기판은 400℃ 내지 600℃ 범위의 온도로 유지되는, 방법.
  12. 제1항에 있어서, 상기 갭 충전 재료는 0.5 내지 1의 범위의 게르마늄 대 산소의 원자비를 포함하는, 방법.
  13. 제1항에 있어서, 상기 기판 표면은 상기 제1 산화제에 지속적으로, 그리고 상기 게르만 전구체에 간헐적으로 노출되는, 방법.
  14. 제13항에 있어서, 상기 게르만 전구체는 33% 이하의 듀티 사이클(duty cycle)을 갖는, 방법.
  15. 제13항에 있어서, 상기 게르만 전구체가 유동하고 있지 않은 동안 상기 기판 표면을 제2 산화제에 노출시키는 단계를 더 포함하는, 방법.
  16. 제15항에 있어서, 상기 제1 산화제는 N2O를 필수적 요소로 하여 구성되고, 상기 제2 산화제는 O2를 필수적 요소로 하여 구성되는, 방법.
  17. 제15항에 있어서, 상기 갭 충전 재료는 0.2 내지 0.5 범위의 게르마늄 대 산소의 원자비를 포함하는, 방법.
  18. 갭 충전 재료를 증착하기 위한 방법으로서, 상기 방법은 게르마늄 산화물을 포함하는 갭 충전 재료를 적어도 하나의 피쳐 내에서 증착하기 위해, 상기 적어도 하나의 피쳐를 포함하는 기판 표면을 제1 산화제의 일정한 유동 및 게르만 전구체와 제2 산화제가 교번하는 유동에 노출시키는 단계를 포함하며, 상기 적어도 하나의 피쳐는 개구 폭을 갖고 상기 기판 내로 깊이가 연장되고, 상기 게르만 전구체 및 상기 제2 산화제는 각각 25% 이하의 듀티 사이클을 갖고, 상기 갭 충전 재료는 실질적으로 공극들 또는 시임이 없는, 방법.
  19. 제18항에 있어서, 상기 제1 산화제는 N2O를 필수적 요소로 하여 구성되고, 상기 제2 산화제는 O2를 필수적 요소로 하여 구성되는, 방법.
  20. 게르마늄 산화물을 선택적으로 제거하는 방법으로서, 게르마늄 산화물 층을 염기성 수용액에 노출시키는 단계를 포함하는, 방법.
KR1020237023221A 2020-12-11 2021-12-10 무결함 게르마늄 산화물 갭 충전 KR20230118637A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/119,648 US11781218B2 (en) 2020-12-11 2020-12-11 Defect free germanium oxide gap fill
US17/119,648 2020-12-11
PCT/US2021/062875 WO2022125942A1 (en) 2020-12-11 2021-12-10 Defect free germanium oxide gap fill

Publications (1)

Publication Number Publication Date
KR20230118637A true KR20230118637A (ko) 2023-08-11

Family

ID=81942991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237023221A KR20230118637A (ko) 2020-12-11 2021-12-10 무결함 게르마늄 산화물 갭 충전

Country Status (6)

Country Link
US (2) US11781218B2 (ko)
JP (1) JP2024500355A (ko)
KR (1) KR20230118637A (ko)
CN (1) CN116648776A (ko)
TW (1) TW202225455A (ko)
WO (1) WO2022125942A1 (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290036A (ja) * 1997-04-11 1998-10-27 Nissan Motor Co Ltd 表面マイクロマシンの製造方法
US6475865B1 (en) * 1997-08-21 2002-11-05 United Microelectronics Corp. Method of fabricating semiconductor device
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6333245B1 (en) * 1999-12-21 2001-12-25 International Business Machines Corporation Method for introducing dopants into semiconductor devices using a germanium oxide sacrificial layer
US7189639B2 (en) * 2005-02-10 2007-03-13 Applied Materials, Inc. Use of germanium dioxide and/or alloys of GeO2 with silicon dioxide for semiconductor dielectric applications
US7745312B2 (en) 2008-01-15 2010-06-29 Sandisk 3D, Llc Selective germanium deposition for pillar devices
US9330899B2 (en) * 2012-11-01 2016-05-03 Asm Ip Holding B.V. Method of depositing thin film
US9048087B2 (en) 2013-03-14 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for wet clean of oxide layers over epitaxial layers
US9553012B2 (en) * 2013-09-13 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and the manufacturing method thereof
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
CN106068335A (zh) 2014-03-04 2016-11-02 皮考逊公司 锗或氧化锗的原子层沉积
JP7125343B2 (ja) 2015-10-23 2022-08-24 アプライド マテリアルズ インコーポレイテッド 表面毒化処理によるボトムアップ式間隙充填
JP6713878B2 (ja) * 2016-08-25 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10680083B2 (en) 2018-09-18 2020-06-09 International Business Machines Corporation Oxide isolated fin-type field-effect transistors
KR20200048233A (ko) * 2018-10-29 2020-05-08 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법

Also Published As

Publication number Publication date
CN116648776A (zh) 2023-08-25
US20230407468A1 (en) 2023-12-21
US20220189824A1 (en) 2022-06-16
US11781218B2 (en) 2023-10-10
TW202225455A (zh) 2022-07-01
WO2022125942A1 (en) 2022-06-16
JP2024500355A (ja) 2024-01-09

Similar Documents

Publication Publication Date Title
US10186420B2 (en) Formation of silicon-containing thin films
US11562900B2 (en) Formation of SiOC thin films
US11158500B2 (en) Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US10510529B2 (en) Formation of SiOCN thin films
US10056249B2 (en) Atomic layer deposition of antimony oxide films
KR102484303B1 (ko) 3d-nand 디바이스들에서의 워드라인 분리를 위한 방법들
US9786491B2 (en) Formation of SiOCN thin films
US20190330736A1 (en) Low Temperature Atomic Layer Deposition Of Silicon Nitride
US7994066B1 (en) Si surface cleaning for semiconductor circuits
JP2007519241A (ja) 半導体材料の堆積方法
US11781218B2 (en) Defect free germanium oxide gap fill
US12018364B2 (en) Super-conformal germanium oxide films
TWI754684B (zh) 用於半導體表面之氣相鈍化的系統及方法
JP2006093242A (ja) 半導体装置の製造方法