KR20230110791A - 전자 부품 및 전자 장치 - Google Patents

전자 부품 및 전자 장치 Download PDF

Info

Publication number
KR20230110791A
KR20230110791A KR1020237021530A KR20237021530A KR20230110791A KR 20230110791 A KR20230110791 A KR 20230110791A KR 1020237021530 A KR1020237021530 A KR 1020237021530A KR 20237021530 A KR20237021530 A KR 20237021530A KR 20230110791 A KR20230110791 A KR 20230110791A
Authority
KR
South Korea
Prior art keywords
circuit
cover plate
enclosure frame
electronic parts
electronic
Prior art date
Application number
KR1020237021530A
Other languages
English (en)
Inventor
제 쑨
루이밍 모
시아첸 양
이 쉬
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20230110791A publication Critical patent/KR20230110791A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/047—Box-like arrangements of PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)
  • Casings For Electric Apparatus (AREA)
  • Amplifiers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 출원의 실시예는 3차원 적층 구조를 달성하고, 면적을 감소시키며, 방열성을 향상시키기 위한 전자 부품 및 전자 장치를 개시한다. 본 출원의 실시예에서, 전자 부품은 상부 커버 플레이트, 하부 커버 플레이트 및 인클로저 프레임을 포함한다. 상부 커버 플레이트는 제1 회로를 운반한다. 하부 커버 플레이트는 제2 회로를 운반한다. 인클로저 프레임은 상부 커버 플레이트와 하부 커버 플레이트에 개별적으로 연결된다. 인클로저 프레임에는 상호연결 회로가 배치되고, 상호연결 회로는 제1 회로와 제2 회로 사이의 상호연결을 구현하도록 구성된다. 제1 회로와 제2 회로는 서로 간섭하지 않고 수직 방향으로 중첩된다. 인클로저 프레임의 높이가 미리 설정된 높이보다 낮지 않고, 미리 설정된 높이가 제1 회로의 높이와 제2 회로의 높이의 합보다 높기 때문에, 상부 커버 플레이트와 하부 커버 플레이트 사이에 3차원 적층 구조가 달성됨으로써, 전자 장치의 면적을 줄일 수 있다.

Description

전자 부품 및 전자 장치
본 출원은 2020년 11월 30일에 중국 특허청에 출원된 중국 특허 출원 제202011374920.1호 ('전자 부품 및 전자 장치')에 대한 우선권을 주장하며, 그 전체가 참조로서 본 명세서에 포함된다.
본 출원은 전자 장치 기술 분야에 관한 것으로, 구체적으로는, 전자 부품 및 전자 장치에 관한 것이다.
전력 증폭기(power amplifier, PA)는 무선 기지국에서 전력 증폭을 위한 핵심 부품이다. PA의 성능 지표에는 기지국의 전력 소비, 크기 및 방열 형태 요구사항을 결정하는 포화 전력 및 효율이 포함된다. 기존의 원격 무선 유닛(remote radio unit, RRU)의 전력 증폭기와 비교하면, 대량 다중 입력 다중 출력(massive multiple-input multiple-output, massive MIMO, MM) 기술에서의 PA는 저전력, 높은 무결성 등의 특징이 있다.
도 1a는 PA를 위한 패키징된 칩 기반 평면 레이아웃 해결수단의 개략도이며, 바이어스 회로, 제어 회로, 정합 회로 및 능동 회로와 같은 부품을 포함하는 일반적인 2단 증폭 회로를 도시한다. 그러나, 4개의 부품이 동일한 평면에 배치되어 크기가 과도하게 커진다. 따라서, MM 제품의 요구사항을 충족시키기 위해서는 소형화 방안이 강구되어야 한다.
현재, 도 1b에 도시된 바와 같이, 모놀리식 마이크로파 집적 회로(monolithic microwave integrated circuit, MMIC) 해결수단에서, 정합 회로의 일부, 바이어스 회로의 일부, 및 심지어 제어 회로의 일부까지 능동 칩에 집적된다. 이것은 MM 제품의 소형화 요구사항을 충족시키기 위해 전체 링크의 면적을 크게 줄일 수 있다.
그러나, 수동 회로와 능동 회로를 능동 칩에 집적하기 위해, 능동 회로와 동일한 기술을 사용하여 수동 회로가 제작되어야 하므로 비용이 많이 든다. 기존의 표면 실장 장치(surface-mounted device, SMD)와 비교하면, 칩에 집적된 수동 회로는 전압 저항과 Q 값이 만족스럽지 않아 링크 성능(이득, 효율, 포화 전력 등)에 영향을 미친다. 또한, 칩은 매우 긴 테이프 아웃(tape-out) 시간(일반적으로 수개월)을 필요로하고, 성능 반복 주기가 매우 길며, 매우 높은 테이프 아웃 비용을 필요로 한다.
본 출원은 3차원 적층 구조를 달성하고, 면적을 감소시키며, 방열성을 향상시키기 위한 전자 부품 및 전자 장치를 제공한다.
본 출원의 제1 측면은 상부 커버 플레이트, 하부 커버 플레이트 및 인클로저 프레임을 포함하는 전자 부품을 제공한다. 상부 커버 플레이트는 제1 회로를 운반한다. 하부 커버 플레이트는 제2 회로를 운반한다. 인클로저 프레임은 상부 커버 플레이트와 하부 커버 플레이트에 개별적으로 연결된다. 인클로저 프레임에는 상호연결 회로가 배치된다. 상호연결 회로는 제1 회로와 제2 회로 사이의 상호연결을 구현하도록 구성된다. 제1 회로와 제2 회로는 서로 간섭하지 않고 수직 방향으로 중첩된다. 인클로저 프레임의 높이가 미리 설정된 높이보다 낮지 않고, 미리 설정된 높이가 제1 회로의 높이와 제2 회로의 높이의 합보다 높기 때문에, 상부 커버 플레이트와 하부 커버 플레이트 사이에 3차원 적층 구조가 달성됨으로써, 전자 장치의 면적을 줄일 수 있다.
일부 가능한 구현에서, 인클로저 프레임의 재료는 PCB 또는 플라스틱 아티클(article)이고, 인클로저 프레임은 상부 커버 플레이트 및 하부 커버 플레이트에 고정적으로 연결되도록 구성된다.
일부 가능한 구현에서, 인클로저 프레임의 재료가 PCB인 경우, 집적 수동 회로는 인클로저 프레임에 배치될 수 있고, 제1 회로와 제2 회로 사이에 직류 바이어스 신호, 스위치 제어 신호, 및/또는 무선 주파수 신호를 전송하도록 구성된다. 일반적으로 사용되는 집적 수동 회로는 전력 스플리터(splitter) 및/또는 결합(coupling) 회로를 포함한다.
일부 가능한 구현예에서, 인클로저 프레임의 재료가 플라스틱 아티클인 경우, 집적 수동 회로는 인클로저 프레임이 아닌 상부 커버 플레이트에 배치될 수 있다.
일부 가능한 구현에서, 인클로저 프레임이 신호를 차폐하기 위해 신호 차폐 능력을 가질 수 있도록 금속화 처리가 인클로저 프레임에 대해 수행될 수 있다. 구체적으로, 금속화 처리는 전기 도금일 수 있으며, 사용되는 금속은 구리, 금, 니켈, 팔라듐 등일 수 있다.
일부 가능한 구현에서, 제1 회로는 보조 회로 장치를 포함하고, 보조 회로 장치는 제어 회로 및/또는 바이어스 회로를 포함한다. 보조 회로 장치는 제어, 측정, 신호 및 조정, 완전한 장비 세트(1차 회로 제외)의 데이터 처리를 위한 것과 같은 회로의 모든 전기 전도성 부분이라는 점에 유의해야 한다.
일부 가능한 구현에서, 표면 실장 장치(surface-mounted device, SMD)는 제1 회로에서의 정합을 위해 사용될 수도 있다. 고집적 MMIC 해결수단과 비교하면, SMD는 더 낮은 Q 값 및 손실을 가지며 링크 성능(예: 이득, 효율 및 포화 전력)이 더 우수하고 비용이 적게 든다.
일부 가능한 구현에서, 상부 커버 플레이트는 TRX 보드 상에 배치된다. 일부 가능한 구현에서, 상부 커버 플레이트는 TRX 보드이다. 이것은 재료를 절약하고 중량을 감소시킨다. 일부 가능한 구현에서, 상부 커버 플레이트의 재료는 무선 주파수 보드이고 상부 커버 플레이트는 LGA를 통해 TRX 보드에 연결된다.
일부 가능한 구현에서, 제2 회로는 전자 부품 정합 회로, 코어 무선 주파수 정합 회로 및 능동 칩을 포함한다. 따라서, 플랫폼에서 전자 부품을 개발하는 동안, 상이한 통신 대역을 정합시키는 데 상이한 구조가 사용될 수 있다. 하부 커버 플레이트(220)에 배치된 제1 회로는 능동 회로이므로, 하부 커버 플레이트(220)에만 설계가 수행될 수 있다. 구체적으로, 인클로저 프레임(230) 및 상부 커버 플레이트(210)가 재사용되며, 수동 회로 정합만이 설계될 필요가 있으므로, 공급 연속성과 개발 유연성을 향상킬 수 있다.
일부 가능한 구현에서, 표면 실장 장치(surface-mounted device, SMD)는 또한 제2 회로에서의 정합을 위해 사용될 수 있다. 고집적 MMIC 해결수단과 비교하면, SMD는 더 낮은 Q 값과 손실을 가지며 링크 성능(예: 이득, 효율 및 포화 전력)이 더 우수하고 비용이 적게 든다.
일부 가능한 구현에서, 제2 회로는 이산 장치 또는 패키징되지 않은 능동 칩이다. 하부 커버 플레이트 상에 수동 회로를 배치할 필요가 없기 때문에, 기존 기술에서 수동 회로와 능동 부분을 하나의 단일 칩으로 집적하기 위해 수동 회로와 능동 부분에 대해 동일한 기술이 사용되어야 함으로 인해 비용이 많이 드는 단점이 극복된다. 또한, MMIC 해결수단과 비교하여, 제2 회로가 이산 장치 또는 패키징되지 않은 능동 칩이기 때문에, 칩이 매우 짧은 테이프 아웃 시간을 필요로 하고 성능 반복 주기가 짧다. 테이프 아웃이 비용이 매우 많이 든다는 점을 고려하면, 이것은 비용을 절감하고 높은 공급 연속성을 달성한다.
일부 가능한 구현에서, 하부 커버 플레이트는 라디에이터(radiator) 상에 배치된다.
일부 가능한 구현에서, 소결 블록이 하부 커버 플레이트와 라디에이터 사이에 배치된다.
본 출원의 제2 측면은 제1 측면에 따른 구현에서의 전자 부품을 포함하는 전자 장치를 제공한다.
전술한 기술적 해결수단으로부터 본 출원의 실시예가 다음과 같은 이점을 갖는다는 것을 알 수 있다:
상부 커버 플레이트는 제1 회로를 운반한다. 하부 커버 플레이트는 제2 회로를 운반한다. 인클로저 프레임은 상부 커버 플레이트와 하부 커버 플레이트에 개별적으로 연결된다. 인클로저 프레임에는 상호연결 회로가 배치된다. 상호연결 회로는 제1 회로와 제2 회로 사이의 상호연결을 구현하도록 구성된다. 제1 회로와 제2 회로는 서로 간섭하지 않고 수직 방향으로 중첩된다. 인클로저 프레임의 높이가 미리 설정된 높이보다 낮지 않고, 미리 설정된 높이가 제1 회로의 높이와 제2 회로의 높이의 합보다 높기 때문에, 상부 커버 플레이트와 하부 커버 플레이트 사이에 3차원 적층 구조가 달성됨으로써, 전자 장치의 면적을 줄일 수 있다.
도 1a는 2단 증폭 회로의 개략도이다.
도 1b는 MMIC 해결수단의 집적 칩의 개략도이다.
도 2a는 본 출원의 실시예에 따른 전자 부품의 개략도이다.
도 2b는 본 출원의 실시예에 따른 물리적 전자 부품의 개략도이다.
도 2c는 본 출원의 실시예에 따른 전자 부품의 다른 개략도이다.
도 2d는 본 출원의 실시예에 따라 수평 방향에서 관찰된 전자 부품의 분해도이다.
도 2e는 본 출원의 실시예에 따라 상부 커버 플레이트가 TRX 기판 상에 배치될 수 있는 전자 부품의 개략도이다.
도 2f는 본 출원의 실시예에 따라 TRX 기판이 상부 커버 플레이트로서 사용되는 전자 부품의 개략도이다.
도 2g는 본 출원의 실시예에 따라 하부 커버 플레이트가 라디에이터 상에 배치되는 개략도이다.
도 2h는 본 출원의 실시예에 따라 하부 커버 플레이트가 보조 소결 블록에 용접된 개략도이다.
도 3은 본 출원의 실시예에 따른 전자 장치 실시예의 개략도이다.
본 출원의 실시예들은 3차원 적층형 구조를 달성하고, 면적을 감소시키며, 방열을 향상시키기 위한 전자 부품 및 전자 장치를 제공한다.
본 출원의 실시예에서, 전자 컴포넌트는 전자 회로의 기본 요소이며, 일반적으로 개별적으로 패키징되고, 2개 이상의 핀을 갖는다. 예를 들어, 전자 부품은 전력 증폭기 모듈(power amplifier module, PAM)이다. 전자 장치는 내부에 전자 회로를 갖고 전자 기술 및 소프트웨어를 통해 기능을 달성하는 장치이다. 회로는 유전체층과 유전체층 상에 배치된 라인, 패드 및 비아(via)를 포함하는 구조이며, 특정 기능을 갖는 전자 회로, 예를 들어 무선 기지국의 대량 다중 입력 다중 출력(massive multiple-input multiple-output, Massive MIMO) 안테나 트랜시버 회로를 형성하기 위해 전자 부품 간의 상호연결을 구현하도록 구성된다.
전력 증폭기(PA)는 무선 기지국에서 전력 증폭을 위한 핵심 부품이다. PA의 성능 지표에는 기지국의 전력 소비, 크기 및 방열 형태 요구사항을 결정하는 포화 전력 및 효율이 포함된다. RRU의 기존 전력 증폭기와 비교하면, MM 기술에서의 PA는 저전력, 높은 무결성 등의 특징이 있다. 일반적인 2단 증폭 회로는 바이어스 피드(feed) 회로, 제어 회로, 무선 주파수 정합 회로 및 능동 칩과 같은 부품을 포함한다. 그러나, 이러한 부품은 동일한 평면에 배치되어 크기가 과도하게 커진다. 따라서, MM 제품의 요구사항을 충족시키기 위해서는 소형화 방안이 강구되어야 한다.
모놀리식 마이크로파 집적 회로(monolithic microwave integrated circuit, MMIC) 해결수단에서, 정합 회로의 일부, 바이어스 회로의 일부 및 제어 회로의 일부까지도 하나의 칩에 집적된다. 이것은 MM 제품의 소형화 요구사항을 충족시키기 위해 전체 링크의 면적을 크게 줄일 수 있다. 그러나, 수동 회로와 능동 회로를 하나의 칩으로 집적시키기 위해, 능동 회로와 동일한 기술을 사용하여 수동 회로가 제작되어야 하므로 비용이 많이 든다. 기존의 SMD와 비교하면, 칩에 집적된 수동 회로는 전압 저항과 Q 값이 만족스럽지 않아 링크 성능(이득, 효율 및 포화 전력 등)에 영향을 미친다. 또한, 칩은 매우 긴 테이프 아웃 시간(일반적으로 수개월)을 필요로 하고, 성능 반복 주기가 매우 길며, 매우 높은 테이프 아웃 비용을 필요로 한다.
도 2a를 참조한다. 이를 고려하면, 본 출원은 상부 커버 플레이트(210), 하부 커버 플레이트(220) 및 인클로저(enclosure) 프레임(230)을 포함하는 전자 부품(200)을 제공한다. 상부 커버 플레이트(210)는 제1 회로를 운반한다. 하부 커버 플레이트(220)는 제2 회로를 운반한다. 인클로저 프레임(230)은 상부 커버 플레이트(210)와 하부 커버 플레이트(220)에 개별적으로 연결된다. 인클로저 프레임(230)에는 상호연결 회로가 배치된다. 상호연결 회로는 제1 회로와 제2 회로 사이의 상호연결을 구현하도록 구성된다.
본 출원의 실시예에서, 전자 부품(200)은 전력 증폭기 또는 기지국의 다른 전자 부품일 수 있다. 이것은 여기에서 제한되지 않는다.
구체적으로, 도 2b는 전자 부품(200)의 분해도이다. 도 2c는 수평 방향에서 관찰된 전자 부품(200)의 조립도이다. 도 2d는 수평 방향에서 관찰된 전자 부품(200)의 분해도이다.
이하에서는 본 출원의 실시예의 인클로저 프레임(230), 상부 커버 플레이트(210) 및 하부 커버 플레이트(220)를 개별적으로 상세하게 설명한다.
I. 인클로저 프레임(230).
1. 인클로저 프레임(230)의 높이.
본 출원의 n 실시예에서, 인클로저 프레임(230)의 높이가 미리 설정된 높이보다 낮지 않고, 미리 설정된 높이가 제1 회로의 높이와 제2 회로의 높이의 합보다 높기 때문에, 상부 커버 플레이트(210)와 하부 커버 플레이트(220) 사이에 3차원 적층 구조가 달성됨으로써, 전자 장치(200)의 면적을 줄일 수 있다.
예를 들어, 도 2c에 도시된 바와 같이, 제1 회로의 높이는 1 밀리미터(mm)이고, 제2 회로의 높이는 1.5 mm이며, 인클로저 프레임(230)의 높이는 3 mm이다. 3 mm > 1 mm + 1.5 mm이기 때문에, 상부 커버 플레이트(210)가 제1 회로를 운반하고 하부 커버 플레이트(220)가 제2 회로를 운반하는 경우에 3차원 적층 구조가 달성됨으로써, 전자 부품(200)의 면적을 줄일 수 있다. 즉, 동일한 면적이 주어지는 경우, 전자 부품(200)에 더 많은 회로가 배치될 수 있다.
반대로, 제1 회로의 높이가 2 밀리미터(mm)이고, 제2 회로의 높이가 2 mm이며, 인클로저 프레임(230)의 높이가 3.5 mm이면, 3.5 mm < 2 mm + 2 mm이기 때문에 상부 커버 플레이트(210)가 제1 회로를 운반하고 하부 커버 플레이트(220)가 제2 회로를 운반하는 경우에 3차원 적층 구조가 구현될 수 없으므로, 결과적으로 전자 부품의 면적이 줄어들 수 없다.
바람직하게는, 인클로저 프레임(230)의 높이는 다른 미리 설정된 값을 초과하지 않아 공간을 낭비하지 않고, 제1 회로와 제2 회로 사이의 통신의 어려움을 증가시키지 않으며, 정합의 어려움을 증가시키지 않고, 구조 강도에 영향을 미치지 않는다. 예를 들어, 제1 회로의 높이가 1 mm이고, 제2 회로의 높이가 1 mm이며, 제1 회로의 높이와 제2 회로의 높이의 합은 2 mm이다. 인클로저 프레임(230)의 높이가 10 mm로 설정되면, 불필요한 공간 낭비가 발생한다.
제1 회로와 제2 회로는 서로 간섭하지 않고 수직 방향으로 중첩되는 회로이다. 예를 들어, 도 2c에 도시된 회로 1과 회로 2, 또는 회로 3과 회로 4, 또는 회로 2와 회로 3이다. 회로 1과 회로 4의 경우는 그렇지 않다. 본 출원의 실시예에서, "서로 간섭하지 않고"는 두 회로가 서로 접촉하지 않음을 의미한다.
본 출원의 실시예에서, 도 2c에 도시된 바와 같이, 상호연결 회로는 인클로저 프레임(230)에 배치된다. 상호연결 회로는 인클로저 프레임(230)의 측벽에 배치될 수 있다. 상호연결 회로는 제1 회로와 제2 회로에 개별적으로 연결되도록 구성되어 제1 회로와 제2 회로 사이의 상호연결을 구현한다.
2. 인클로저 프레임(230)의 재료.
일부 가능한 구현에서, 인클로저 프레임(230)의 재료는 인쇄 회로 기판(printed circuit board, PCB) 또는 플라스틱 아티클일 수 있으며, 인클로저 프레임(230)은 상부 커버 플레이트(210)와 하부 커버 플레이트(210)를 고정하도록 구성된다.
PCB는 중요한 전자 부분이며 전자 제품의 제조에 널리 사용된다. PCB는 회로의 부품 사이의 전자 연결을 구현하기 위해 복잡한 배선을 대체할 수 있다. 이는 전자 제품의 조립 및 용접 작업을 단순화하고 기존 공정에서 요구되는 배선 작업량을 줄이며, 작업자의 노동 강도를 크게 줄인다.
일부 가능한 구현에서, 인클로저 프레임(230)은 또한 다른 재료로 제조될 수 있다. 이것은 여기에서 제한되지 않는다.
3. 집적 수동 회로는 인클로저 프레임(230)에 배치된다.
일부 가능한 구현에서, 인클로저 프레임(230)의 재료가 PCB인 경우, 제1 회로와 제2 회로 사이를 통신하도록 구성된 집적 수동 회로는 인클로저 프레임(230)에 배치될 수 있다.
일반적으로 사용되는 집적 수동 회로는 전력 스플리터 및/또는 결합(coupling) 회로를 포함한다. 전력 스플리터는 하나의 입력 신호의 에너지를 에너지가 같거나 다른 두 개 이상의 출력으로 분리하는 장치이며, 여러 신호의 에너지를 하나의 출력으로 결합할 수도 있다. 이러한 경우, 전력 스플리터는 결합기(combiner)로도 지칭될 수 있다. 결합 회로는 기능 회로를 연결하여 에너지 및 신호 전송을 구현하는 회로이다.
본 출원의 실시예에서, 집적 수동 회로가 인클로저 프레임(230)에 배치된 후, 직류 바이어스 신호, 스위치 제어 신호 및/또는 무선 주파수 신호가 제1 회로와 제2 회로 사이에 전송될 수 있다.
일부 가능한 구현예에서, 인클로저 프레임(230)의 재료가 플라스틱 아티클인 경우, 집적 수동 회로는 인클로저 프레임이 아닌 상부 커버 플레이트(210) 상에 배치될 수 있다.
4. 인클로저 프레임(230)은 금속화 처리된다.
제1 회로와 제2 회로 사이의 통신 중에 신호 누설을 방지하기 위해, 인클로저 프레임(230)에 금속화 처리가 수행되어 신호를 차폐할 수 있다. 구체적으로, 금속화 처리는 전기 도금일 수 있으며, 사용되는 금속은 구리, 금, 니켈, 팔라듐 등일 수 있다. 본 출원의 실시예에서, 인클로저 프레임(230)이 신호 차폐 능력을 가질 수 있도록 인클로저 프레임(230)에 대해 금속화 처리가 수행된다.
II. 상부 커버 플레이트(210).
1. 제1 회로의 구성.
일부 가능한 구현에서, 제1 회로는 보조 회로 장치를 포함할 수 있고, 보조 회로 장치는 제어 회로 및/또는 바이어스 회로와 같은 수동 회로를 포함한다.
보조 회로 장치는 제어, 측정, 신호 및 조정, 완전한 장비 세트(1차 회로 제외)의 데이터 처리를 위한 것과 같은 회로 상의 모든 전기 전도성 부품이라는 것에 유의해야 한다.
본 출원의 실시예에서, 제어 회로는 GB/T 5226.1-2019/IEC 60204-1:2016에서의 용어 및 정의에 따라 기계 및 전기 장치 제어(검사 포함)에 사용되는 회로이다.
트랜지스터로 형성된 증폭기가 왜곡 없이 신호 전압을 증폭할 수 있도록 하기 위해, 트랜지스터에서 이미터(emitter) 접합이 정바이어스되고 컬렉터(collector) 접합이 역바이어스되도록 보장될 필요가 있음에 유의해야 한다. 즉, 트랜지스터의 동작점이 설정되어야 한다. 동작점은 트랜지스터의 베이스, 이미터 및 컬렉터가 외부 회로의 배치를 통해 필요한 전위(계산을 통해 획득될 수 있음)에 도달하는 지점이다. 이러한 외부 회로는 바이어스 회로로 지칭된다.
일부 가능한 구현에서, 표면 실장 장치(surface-mounted device, SMD)는 또한 제1 회로에서의 정합을 위해 사용될 수 있다. 고집적 MMIC 해결수단과 비교하면, SMD는 더 작은 Q 값과 손실을 갖고 링크 성능(예: 이득, 효율 및 포화 전력)이 더 우수하며 비용이 적게 든다.
2. 상부 커버 플레이트(210)는 트랜시버 유닛(transceiver, TRX) 보드 상에 배치된다.
일부 가능한 구현에서, 전자 부품(200)은 전력 증폭기일 수 있고, 도 2e에 도시된 바와 같이, TRX 보드를 가질 수 있다. 상부 커버 플레이트(210)는 TRX 보드 상에 배치될 수 있다.
일부 가능한 구현에서, 상부 커버 플레이트(210)의 재료는 무선 주파수 기판이고, 상부 커버 플레이트(210)는 랜드 그리드 어레이(land grid array, LGA)를 통해 TRX 기판과 상호연결될 수 있다. LGA는 인텔 프로세서의 이전 패키징 기술인 소켓 478에 대응하며, 소켓 T로도 지칭된다. LGA는 주로 금속 접촉 패키징을 사용하여 기존의 바늘 모양 핀을 대체한다.
3. 상부 커버 플레이트(210)는 TRX 보드이다.
일부 가능한 구현에서, 도 2f에 도시된 바와 같이, TRX 기판은 상부 커버 플레이트(210)로서 사용될 수 있으므로, 재료를 절약하고 중량을 줄일 수 있다.
플랫폼에서 전자 부품을 개발하는 동안, 상이한 통신 대역을 정합하는 데 상이한 구조가 사용될 수 있다. 하부 커버 플레이트(220)에 배치된 제1 회로는 능동회로이므로, 하부 커버 플레이트(220)에 대해서만 설계가 수행될 수 있다. 구체적으로, 인클로저 프레임(230)과 상부 커버 플레이트(210)가 재사용되므로, 수동 회로만이 설계될 필요가 있어, 공급 연속성 및 개발 유연성을 높일 수 있다.
III. 하부 커버 플레이트(220).
본 출원의 실시예에서, 하부 커버 플레이트(220)의 재료는 PCB이고, 하부 커버 플레이트는 제2 회로를 운반하도록 구성된다.
1. 제2 회로의 구성.
일부 가능한 구현에서, 제2 회로는 전력 증폭기 정합 회로, 코어 무선 주파수 정합 회로 및 능동 칩과 같은 능동 회로를 포함한다. 하부 커버 플레이트(220) 상에 수동 회로를 배치할 필요가 없기 때문에, 기존 기술에서 수동 회로와 능동 부분을 하나의 단일 칩으로 집적하기 위해 수동 회로와 능동 부분에 대해 동일한 기술이 사용되어야 하므로 비용이 많이 드는 단점이 극복된다.
일부 가능한 구현에서, 표면 실장 장치(surface-mounted device, SMD)는 또한 제2 회로에서의 정합을 위해 사용될 수 있다. 고집적 MMIC 해결수단과 비교하면, SMD는 더 작은 Q 값과 손실을 갖고 링크 성능(예: 이득, 효율 및 포화 전력)이 더 우수하며 비용이 적게 든다.
2. 제2 회로의 형태.
일부 가능한 구현에서, 제2 회로는 이산 장치 또는 패키징되지 않은 능동 칩이다.
개별 장치는 소형 전자 부품 또는 부분이라는 점에 유의해야 한다. 트랜지스터, 다이오드, 저항, 커패시터 및 인덕터 등의 부품과 회로에 필요한 배선이 특정 공정을 통해 상호연결되고, 하나 또는 여러 개의 소형 반도체 웨이퍼나 유전체 기판 상에 집적되며, 그런 다음 필요한 회로 기능을 갖는 소형 구조체를 형성하기 위해 관형 케이싱에 패키징된다.
패키징되지 않은 능동 칩, 또는 다이(die)로 지칭되는 능동 칩은 파운드리(foundry)에서 생산되는 칩으로, 패키징을 위한 접착 패드(pad)만을 가지며, 실제 회로에 직접 사용될 수 없다. 다이는 파운드리(제조 공장)에서 생산되는 칩으로, 구체적으로는, 웨이퍼 다이싱 및 테스트 후 패키징되지 않은 칩이다.
MMIC 해결수단과 비교하면, 제2 회로는 이산 장치 또는 패키징되지 않은 능동 칩이기 때문에, 칩은 매우 짧은 테이프 아웃 시간을 필요로 하고 짧은 성능 반복 주기를 갖는다. 테이프 아웃이 비용이 매우 많이 든다는 점을 고려하면, 이것은 비용을 절감하고 높은 공급 연속성을 달성한다.
3. 하부 커버 플레이트(220)는 라디에이터 상에 배치된다.
현재, 업계의 주류 MIMO 해결수단에서, TRX 보드는 능동 칩과 라디에이터 사이에 존재한다. 본 출원의 실시예에서, 상부 커버 플레이트(210)가 TRX 보드에 연결되거나, 또는 상부 커버 플레이트(210)가 TRX 보드이기 때문에, 도 2g에 도시된 바와 같이, 하부 커버 플레이트(220)는 라디에이터 상에 배치될 수 있다. 이는 하부 커버 플레이트(220) 상의 능동 회로(제2 회로)의 방열에 더 좋다.
선택적으로, 도 2g에 도시된 바와 같이, 하부 커버 플레이트(220)와 라디에이터 사이에 소결 블록이 배치될 수 있다. 소결 블록은 방열을 돕고, 제2 회로의 온도를 낮추며, 전체 모듈의 방열 능력 및 전력 용량을 향상시키도록 구성된다.
도 3을 참조한다. 본 출원은 전술한 전자 부품(200)을 포함하는 전자 장치(300)를 더 제공한다. 전자 장치(300)는 전력 증폭기를 포함하지만 이에 제한되지 않는다.
본 명세서의 설명에서, 특정 특징, 구조, 재료 또는 특성은 임의의 하나 이상의 실시예 또는 예에서 적절한 방식으로 조합될 수 있다.
마지막으로, 전술한 실시예는 단지 본 출원의 기술적 해결수단을 설명하기 위한 것이며, 본 출원을 제한하기 위한 것이 아님에 유의해야 한다. 본 출원이 전술한 실시예를 참조하여 상세하게 설명되었지만, 당업자는 여전히 전술한 실시예에서 설명된 기술적 해결수단에 대한 수정이 이루어질 수 있거나 또는 일부 기술적 특징에 대해 등가의 대체가 이루어질 수 있으며, 이러한 수정 및 교체로 인해 해당 기술적 해결수단의 본질이 본 출원 실시예의 기술적 해결수단의 사상 및 범위에서 벗어나지 않음을 이해해야 한다.

Claims (15)

  1. 전자 부품으로서,
    상부 커버 플레이트, 하부 커버 플레이트 및 인클로저(enclosure) 프레임
    을 포함하며,
    상기 상부 커버 플레이트는 제1 회로를 운반하고, 상기 하부 커버 플레이트는 제2 회로를 운반하며, 상기 인클로저 프레임은 상기 상부 커버 플레이트 및 상기 하부 커버 플레이트에 개별적으로 연결되고,
    상기 제1 회로와 상기 제2 회로 사이의 상호연결을 구현하도록 구성된 상호연결 회로는 상기 인클로저 프레임에 배치되고, 상기 제1 회로와 상기 제2 회로는 서로 간섭하지 않고 수직 방향으로 중첩되며,
    상기 인클로저 프레임의 높이는 미리 설정된 높이보다 낮지 않고, 상기 미리 설정된 높이는 상기 제1 회로의 높이와 상기 제2 회로의 높이의 합보다 높은,
    전자 부품.
  2. 제1항에 있어서,
    상기 인클로저 프레임에 집적 수동 회로가 배치되고, 상기 제1 회로와 상기 제2 회로 사이에 직류 바이어스 신호, 스위치 제어 신호 및/또는 무선 주파수 신호를 전송하도록 구성되는,
    전자 부품.
  3. 제2항에 있어서,
    상기 집적 수동 회로는 전력 스플리터(splitter) 및/또는 결합(coupling) 회로를 포함하는,
    전자 부품.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 인클로저 프레임의 재료는 PCB 또는 플라스틱 아티클(article)인,
    전자 부품.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 인클로저 프레임은 신호를 차폐하기 위해 금속화 처리되는,
    전자 부품.
  6. 제5항에 있어서,
    상기 금속화 처리는 전기 도금 처리인,
    전자 부품.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 회로는 보조 회로 장치를 포함하고, 상기 보조 회로 장치는 제어 회로 및/또는 바이어스 회로를 포함하는,
    전자 부품.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 상부 커버 플레이트는 TRX 보드인,
    전자 부품.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 상부 커버 플레이트는 TRX 보드 상에 배치되는,
    전자 부품.
  10. 제9항에 있어서,
    상기 상부 커버 플레이트의 재료는 무선 주파수 보드이고, 상기 상부 커버 플레이트는 LGA를 통해 상기 TRX 보드와 연결되는,
    전자 부품.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제2 회로는 전자 부품 정합 회로, 코어 무선 주파수 정합 회로 및 능동 칩을 포함하는,
    전자 부품.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제2 회로는 이산 장치 또는 패키징되지 않은 능동 칩인,
    전자 부품.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 하부 커버 플레이트는 라디에이터(radiator) 상에 배치되는,
    전자 부품.
  14. 제13항에 있어서,
    상기 하부 커버 플레이트와 상기 라디에이터 사이에 소결 블록이 배치되는,
    전자 부품.
  15. 전자 장치로서,
    제1항 내지 제14항 중 어느 한 항에 따른 전자 부품을 포함하는,
    전자 장치.
KR1020237021530A 2020-11-30 2021-10-21 전자 부품 및 전자 장치 KR20230110791A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011374920.1A CN114582850A (zh) 2020-11-30 2020-11-30 一种电子元件和电子设备
CN202011374920.1 2020-11-30
PCT/CN2021/125241 WO2022111151A1 (zh) 2020-11-30 2021-10-21 一种电子元件和电子设备

Publications (1)

Publication Number Publication Date
KR20230110791A true KR20230110791A (ko) 2023-07-25

Family

ID=81755328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021530A KR20230110791A (ko) 2020-11-30 2021-10-21 전자 부품 및 전자 장치

Country Status (6)

Country Link
US (1) US20230300985A1 (ko)
EP (1) EP4243072A1 (ko)
JP (1) JP2023552737A (ko)
KR (1) KR20230110791A (ko)
CN (1) CN114582850A (ko)
WO (1) WO2022111151A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115279027A (zh) * 2022-06-22 2022-11-01 苏州博海创业微系统有限公司 一种大尺寸复杂微波电路及其多腔体局部气密性封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158838A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 電子機器
CN102056448B (zh) * 2009-11-04 2013-02-27 环旭电子股份有限公司 电子模组
CN103249273B (zh) * 2012-02-08 2016-04-13 环旭电子股份有限公司 堆叠式基板结构
CN104284550A (zh) * 2013-07-09 2015-01-14 三星电机株式会社 高频模块及其制造方法
CN107301982B (zh) * 2017-05-11 2019-11-29 西安空间无线电技术研究所 基于ltcc的cga一体化封装结构及其实现方法

Also Published As

Publication number Publication date
EP4243072A1 (en) 2023-09-13
WO2022111151A1 (zh) 2022-06-02
CN114582850A (zh) 2022-06-03
JP2023552737A (ja) 2023-12-19
US20230300985A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
JP2020126921A (ja) 高周波モジュールおよび通信装置
KR20210025101A (ko) 고주파 모듈, 송신 전력 증폭기 및 통신 장치
WO1999039449A1 (en) Amplifier module with two power amplifiers for dual band cellular phones
AU2019209940B2 (en) Modularized power amplifier devices and architectures
US20230300985A1 (en) Electronic component and electronic device
US20210242889A1 (en) Radio frequency module and communication device
CN114362698A (zh) 功率放大器模块
JP3539549B2 (ja) 半導体装置
CN113540777B (zh) 基于有源aip单元的平板相控阵天线架构
US7250673B2 (en) Signal isolation in a package substrate
WO2022034715A1 (ja) 高周波モジュール及び通信装置
WO2022091830A1 (ja) 高周波モジュールおよび通信装置
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
JP7073614B2 (ja) ドハティアンプ
US20120068771A1 (en) Heterogeneous integration of harmonic loads and transistor feedback for improved amplifier performance
US20230411377A1 (en) High frequency module and communication apparatus
WO2022209755A1 (ja) 高周波モジュール
US20240022276A1 (en) Radio-frequency module and communication device
US20240030165A1 (en) High-frequency module
US20240015914A1 (en) Radio-frequency module and communication device
US20240030166A1 (en) Radio-frequency module
WO2022209730A1 (ja) 高周波モジュール
WO2022209741A1 (ja) 高周波モジュール及び通信装置
JP2013084749A (ja) 電子部品
CN116996024A (zh) 一种抗干扰的混频器件