CN107301982B - 基于ltcc的cga一体化封装结构及其实现方法 - Google Patents

基于ltcc的cga一体化封装结构及其实现方法 Download PDF

Info

Publication number
CN107301982B
CN107301982B CN201710331041.2A CN201710331041A CN107301982B CN 107301982 B CN107301982 B CN 107301982B CN 201710331041 A CN201710331041 A CN 201710331041A CN 107301982 B CN107301982 B CN 107301982B
Authority
CN
China
Prior art keywords
cga
ltcc
ltcc substrate
peripheral frame
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710331041.2A
Other languages
English (en)
Other versions
CN107301982A (zh
Inventor
石伟
张婷
张保
王宏
王升
赵雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Institute of Space Radio Technology
Original Assignee
Xian Institute of Space Radio Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Institute of Space Radio Technology filed Critical Xian Institute of Space Radio Technology
Priority to CN201710331041.2A priority Critical patent/CN107301982B/zh
Publication of CN107301982A publication Critical patent/CN107301982A/zh
Application granted granted Critical
Publication of CN107301982B publication Critical patent/CN107301982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

基于LTCC的CGA一体化封装结构及其实现方法，将LTCC技术与CGA技术进行结合，LTCC基板底面使用工装通过焊接的方式制作CGA阵列，LTCC同时作为模块的互联基板、封装体、无源元件集成载体，基板上面的全部区域或局部区域焊接金属围框，通过平行缝焊或激光熔缝的方式实现金属围框内区域的气密封装。该封装结构主要应用于系统集成领域，作为封装平台进行使用，使用CGA实现模块与外界的高可靠互联，可以实现大的模块封装尺寸；使用LTCC可以同时实现有源器件和无源元件的集成，极大的提高了系统集成密度；金属围框高精度的焊接实现高的封装效率，金属围框位置和形状的变化，可以同时实现电磁屏蔽、气密等多种不同应用。该封装结构具有良好的基础性和可拓展性。

Description

基于LTCC的CGA一体化封装结构及其实现方法
技术领域
本发明涉及基于LTCC的CGA一体化封装结构及其实现方法，属于电子产品系统集成封装领域。
背景技术
数字处理电路目前的主要结构是对分立的已封装芯片采用SMT技术组装到PCB板上，但随着产品小型化、轻量化、高可靠的要求，常规的工艺安装方式已经难以满足产品的要求。
对多个裸芯片或芯片级封装的芯片进行二次集成，将多个超大规模集成电路(裸芯片)以及无源元件一次性封装到一个封装体内，可以极大的减小系统体积，提高系统可靠性，简化系统的热设计，简化PCB的组装。
目前常用的封装结构为HTCC一体化封装结构。HTCC一体化封装结构使用HTCC作为封装和元器件互联的基板，HTCC底面制作PGA阵列，通过插装的方式焊接到印制板上。该封装结构存在如下缺陷：无法集成无源元件，系统集成密度较低；HTCC线阻较大，信号压降较大；HTCC材料性能不能应用于高频领域；HTCC的收缩一致性较差，为保证金属围框良好焊接，需要留有较大的边缘空间，且其侧壁宽随着尺寸的增大而加宽，导致封装效率较低。
发明内容：
本发明的目的在于克服现有技术的不足，提供基于LTCC的CGA一体化封装结构，能够集成裸芯片以及无源元件，线阻和信号压降小，I/O口密度高，提高了封装效率，能够应用于高频领域。
本发明的另外一个目的在于提供了基于LTCC的CGA一体化封装结构的实现方法。
本发明的上述目的是通过如下技术方案予以实现的：
基于LTCC的CGA一体化封装结构，包括CGA阵列、LTCC基板、围框和盖板；
围框焊接在LTCC基板上表面，CGA阵列焊接在LTCC基板底面，LTCC基板通过CGA阵列实现与下层PCB的电互联和机械互联，盖板焊接在围框上；所述LTCC基板上表面用于组装裸芯片和无源元件。
所述LTCC基板为带有n个盲腔的平面结构，n＝0，1，2，……N，N为自然数。
所述围框和盖板的材料为铁镍合金。
所述LTCC基板厚度不低于2mm，围框高度不低于3mm，围框每一条边与LTCC基板的接触宽度为2mm。
所述围框的个数为1个或多个，如果围框个数为1个时，该围框包围整个LTCC基板上表面区域，或仅包围LTCC基板上表面局部区域；如果围框个数为多个时，每个围框仅包围LTCC基板上表面局部区域，通过各个围框实现元器件的隔离。
基于LTCC的CGA一体化封装结构的实现方法，步骤如下：
(1)依据封装对象的数量和尺寸确定LTCC基板的平面尺寸，根据封装对象电性能特点进行封装对象的布局；由无源元件的要求及LTCC对无源元件的集成能力决定LTCC基板内部是否需要集成无源元件；依据封装功能单元间的隔离、互联关系设计围框的个数和每个围框的几何尺寸；由封装对象的原理图进行封装对象间的布线互联；由围框的几何尺寸和封装方法确定盖板的几何尺寸和表面膜层结构；依据封装对象的I/O口数量要求确定CGA阵列最小焊料柱数量；
(2)根据封装后产品的结构强度和热耗散需求，确定LTCC基板是否需要制作盲腔、盲腔的数量、深度以及CGA阵列布局；
(3)加工LTCC基板、围框和金属盖板，并在LTCC基板内部集成无源元件；
(4)将围框焊接到LTCC基板上表面指定的区域；
(5)围框焊接完成后，将LTCC基板下表面朝上放置，根据CGA阵列布局在LTCC下表面上使用不锈钢漏板印刷焊膏，利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面；
(6)步骤(5)完成后，翻转LTCC基板，使其上表面朝上放置，在LTCC基板上表面、围框包围的范围内焊接和粘接裸芯片及无源元件，将已封装的元器件布置在围框外；
(7)使用金丝或铝丝完成裸芯片与LTCC基板的键合互联；
(8)键合完成后，进行电性能测试验证，测试合格的组件转入步骤(9)进行盖板缝焊；电性能测试不合格的组件，进行返修处理，待测试合格后，转入步骤(9)；
(9)将盖板放置于围框上进行焊接，实现围框、盖板、基板构成的闭合空间的电磁屏蔽及气密封装。
所述步骤(5)中CGA焊接工装包括矩形腔体、定位销和CGA支板，矩形腔体四边制作定位销，CGA支板上加工有与LTCC基板上焊膏位置对应的预留孔，CGA支板外缘上制备有定位孔，通过定位孔与定位销的配合实现CGA支板与矩形腔体的连接和定位。
所述步骤(5)中利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面的实现方法如下：
(a)将印刷完焊膏的LTCC基板下表面朝上放置在矩形腔体中；
(b)将CGA支板穿过定位销，通过调整位置保证LTCC基板上每个焊膏的位置与CGA支板上的一个预留孔相对应，通过销钉将CGA支板固定在定位销上；
(c)在CGA支板与焊膏相对应的各个预留孔内装入焊料柱，通过真空载体焊接或回流焊的方式，实现焊料柱与LTCC基板的焊接；
(d)拆去CGA焊接工装，得到焊接后的组件，清洗组件上残留的助焊剂。
本发明与现有技术相比有益效果为：
(1)本发明LTCC基板与PCB之间使用CGA方式实现互联，CGA焊料柱为圆柱形几何结构，焊料柱直径φ＝0.51mm,LTCC上焊盘的直径φ＝0.7mm，Pitch(间距)＝1.27mm，在35mm*35mm的面积下，本发明可以实现717个焊料柱的焊接。PGA直径φ＝0.51mm，由于PGA存在钉头，钉头直径φ＝0.8mm，焊盘直径φ＝1.27mm，当Pitch(间距)＝2.54mm时，在同样的面积下只能实现168个PGA的焊接。因此，在同样的封装尺寸下，本发明具有更高的I/O口密度。
(2)本发明金属围框直接焊接到LTCC平面上，省略掉HTCC陶瓷封装常见的陶瓷台阶，LTCC基板的加工精度较高，焊接区宽度不随封装尺寸大小的变化而变化，封装效率较HTCC一体化封装结构明显提高。且本发明的封装效率随着模块尺寸的增大而提高。
(3)采用CGA技术解决LTCC与PCB之间的热应力，可以实现较大的封装尺寸(如50mm*50mm)。同时，采用CGA阵列，提高了封装的热量耗散能力，可以集成更大热耗的器件。
(4)围框的尺寸和在LTCC上的位置可以任意调节，满足局部气密封装和电磁屏蔽的设计需求，可以很好的满足模块电性能的设计需求。
(5)LTCC内部可以集成电阻、电容等无源元件，在单一封装内，可以实现有源元件和无源元件的集成，极大的提高系统集成密度。
(6)LTCC采用金或银等高电导率的金属布线，其导线方阻是HTCC导线方阻的1/2,信号压降明显减小，另外LTCC材料拥有出色的射频性能，能够应用于高频领域，工作频率可以从直流到110GHz。
附图说明
图1为本发明封装结构立体图；
图2为本发明封装结构主视图；
图3为围框焊接到LTCC基板上表面指定区域示意图；
图4为LTCC基板上印刷焊膏示意图；
图5为利用CGA焊接工装将CGA阵列焊接在LTCC基板上的示意图；
图6为LTCC上表面涂覆焊膏示意图；
图7为LTCC上表面焊接元器件后示意图；
图8为LTCC上表面粘接元器件示意图；
图9为裸芯片键合示意图。
具体实施方式：
如图1所示，本发明的封装结构包括CGA阵列1、LTCC基板2、围框3和盖板4。围框3焊接在LTCC基板2上表面，CGA阵列1焊接在LTCC基板2底面，LTCC基板2通过CGA阵列1实现与下层PCB的电互联和机械互联，盖板4焊接在围框3上。LTCC基板2上表面用于组装元器件。
LTCC基板2为平面结构，平面上带有n个盲腔，n为自然数。
围框3和盖板4的材料为金属，优选为铁镍合金。
LTCC基板2厚度不低于2mm，围框3高度不低于3mm，围框3每一条边与LTCC基板2的接触宽度为2mm。
围框3的个数为1个或多个，如果围框个数为1个时，该围框包围整个LTCC基板2上表面区域，或仅包围LTCC基板2上表面局部区域；如果围框个数为多个时，每个围框仅包围LTCC基板2上表面局部区域，通过各个围框实现元器件的隔离。
LTCC基板2上表面焊接和粘接裸芯片及无源元件处于金属围框中，已封装元器件处于金属围框外，LTCC基板内部可以制作电阻、电容、电感等无源元件。
图1为本发明封装结构的立体示意图，图2为主视图。
本发明基于LTCC的CGA一体化封装结构的实现方法如下：
(1)依据封装对象(元器件的数量和尺寸)设计LTCC基板的平面尺寸，根据封装对象电性能特点进行封装对象的布局；由无源元件的要求及LTCC对无源元件的集成能力决定LTCC基板内部是否需要集成无源元件；依据封装功能单元间的隔离、互联关系设计围框的个数和每个围框的几何尺寸；由封装对象的原理图进行封装对象间的布线互联；由围框的几何尺寸和封装方法确定盖板的几何尺寸和表面膜层结构(当有多个围框时，盖板4的尺寸必须覆盖所有围框)；依据封装对象的I/O口数量要求确定CGA阵列最小焊料柱数量，其中CGA阵列最小焊料柱数量＝封装对象的I/O数。例如，模块的电性能需要450个I/O端口，则CGA的最小焊料柱数量是450。
(2)根据封装后产品的结构强度和热耗散需求，确定LTCC基板是否需要制作盲腔、盲腔的数量和深度以及CGA阵列布局。具体方法如下：
根据模块的应用力学环境，进行模块结构强度仿真，优化和确定CGA的阵列布局。例如35mm*35mm的封装，使用450根均匀分布的CGA就可以满足电性能的要求，但是在结构强度分析时，使用450根均匀分布的CGA作为模块与PCB的互联，可能会出现部分焊料柱应力大于材料屈服强度，为满足结构强度的要求，在阵列布局仍然是均匀分布的前提下增加焊料柱的数量，使焊料柱上的应力小于材料的屈服强度，并留有足够的余量。
依据模块的温度边界条件，进行模块的温度场计算，确定LTCC基板上热源区域是否需要制作盲腔以及盲腔的个数和深度。例如，一个没有制作盲腔的LTCC基板，温度场仿真计算结果显示，芯片的温升不满足热设计降额要求，因此需要在对应芯片的底部制作盲腔。将芯片放入盲腔内，减小芯片到PCB(温度边界)的热阻，降低芯片的温升。又因为盲腔越深，个数越多，散热效果越好，因此需要综合散热和结构强度需求，进行仿真设计，确定盲腔的个数和深度。
(3)进行LTCC基板、金属围框、金属盖板的加工，金属围框、盖板的加工依据设计数据进行加工，其表面膜层状态需满足焊接以及盖板缝焊的要求；LTCC依照设计图纸进行加工，内部互联关系满足电路设计要求，表面膜层满足结构装配、元器件组装的要求。
当使用金基焊料、铟铅类焊料时，金属围框焊接面镀镍金复合膜层，LTCC对应的焊接区制作金膜层；当使用铅锡、锡银铜类焊料时，金属围框焊接面镀镍膜层，LTCC对应的焊接区制作铂金或钯银膜层。
金属围框与盖板采用激光熔封时，围框与盖板的焊接面无镀层；金属围框与盖板采用平行封焊时，围框与盖板的焊接面镀镍层。
(4)将围框焊接到LTCC基板上表面指定的区域。焊接时的放置方式如图3所示，LTCC基板2在下、金属围框3在上的放置方式，以利于热传导和金属围框的放置和焊接。为简化生产操作，通常使用预成型焊料片5进行金属围框的焊接。焊接过程如下：
(4.1)先在LTCC基板上表面和预成型焊料片5上涂覆助焊剂，以实现良好的焊接质量；
(4.2)将预成型焊料片5焊接在LTCC基板上表面；
(4.3)将金属围框焊接在预成型焊料片5上；
(4.4)焊接完成后清洗，去除焊接后残留的助焊剂。
(4.5)使用显微镜、X光机、检漏设备等进行焊接质量的检测。检测合格进入步骤(5)，否则返修。
(5)围框焊接完成后，将LTCC基板下表面朝上放置，根据CGA阵列布局在LTCC下表面上使用不锈钢漏板印刷焊膏，如图4所示。利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面。
如图5所示，CGA焊接工装包括矩形腔体7、定位销和CGA支板8，矩形腔体7四边的顶端分别制作定位销，CGA支板8上加工有多个预留孔，CGA支板8上的定位孔通过与定位销配合实现与矩形腔体7连接和高精度定位。
利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面的实现方法如下：
(5.1)将印刷完焊膏的LTCC基板下表面朝上放置在矩形腔体7中；
(5.2)将CGA支板8定位孔通过与定位销的配合，保证LTCC基板上每个焊膏的位置与CGA支板8上的一个预留孔相对应，通过销钉将CGA支板8固定在定位销上；
(5.3)在CGA支板8与焊膏相对应的各个预留孔内装入焊料柱，通过真空载体焊接或回流焊的方式，实现焊料柱与LTCC基板的焊接；
(5.4)拆去CGA焊接工装，得到焊接后的组件，清洗组件上残留的助焊剂。
(5.5)使用显微镜、X光机、检漏设备等进行焊接质量的检测。检测合格进入步骤(6)，否则返修。
(6)步骤(5)完成后，翻转LTCC基板，使其上表面朝上放置，在LTCC基板上表面、围框围住的范围内焊接和粘接裸芯片及无源元件，将已封装芯片及元器件布置在围框外。
LTCC表面的部分元器件(电阻、电容、BGA封装、CSP封装等)需要采用焊接的方式进行固定。在需要焊接的区域，采用手工涂覆或焊膏自动打印的方式进行焊膏9的涂覆，如图6所示；位置精度要求较低的元器件可以使用手动贴装或设备贴装，对于位置精度要求高的元器件需要使用高精度贴片机进行贴装。贴装完成后，使用回流焊机或载体焊接设备进行元器件的焊接，如图7所示。进行组件的清洗，完全清理组件上残留的助焊剂；最后使用显微镜、AOI等设备进行焊接质量检测。质量合格进入表面粘接，否则返修。
表面粘接如图8所示，需要粘接的元器件，依据电设计的要求，采用导电胶或绝缘胶进行元器件的粘接，粘接后进行粘接剂加热固化。使用显微镜、AOI等设备进行粘接质量检测。质量合格进入步骤(7)，否则返修。
(7)使用金丝或铝丝完成裸芯片与LTCC基板的键合互联，如图9所示。
(8)键合完成后，模块的电互联已经全部完成。将模块安装到专用测试插座上，进行模块电性能的测试验证，测试合格的组件转入步骤(9)进行盖板缝焊；电性能测试不合格的组件，进行返修处理，待测试合格后，转入步骤(9)；
(9)将盖板放置于围框上进行焊接，采用平行缝焊、熔封、激光熔封、粘接等方式，完成围框和金属盖板的可靠连接，实现围框、盖板、基板构成的闭合空间电磁屏蔽及气密封装，使模块具备良好的电性能及可靠性。
本发明将LTCC与CGA技术结合，克服了LTCC存在的强度较低，膜层附着力较低的问题，将LTCC成功的应用于高可靠一体化封装结构，得到一种基于LTCC的全新封装结构，该封装结构主要应用于系统集成领域，作为封装平台进行使用。使用CGA阵列实现与PCB的电互联和机械互联，实现高密度I/O口的同时，极大的缓冲了LTCC与PCB之间的热失配，可以设计制作更大的封装尺寸(50mm*50mm)；采用CGA阵列，提高了封装的热量耗散能力，可以集成更大热耗的器件。使用LTCC可以同时实现有源器件和无源元件的集成，极大的提高了系统集成密度，减少或完全消除封装体内部的电阻、电容，LTCC基板表面仅用于芯片的组装，极大的提高了封装效率，简化了模块的组装难度，提高了系统的可靠性；金属围框高精度的焊接实现高的封装效率，金属围框位置和形状的变化，可以同时实现电磁屏蔽、气密等多种不同应用。该封装结构目前具有最高的封装效率。
本发明封装结构随着平面尺寸的增加，封装效率随之增加，解决现有系统级封装结构尺寸增加，封装效率不变或下降的问题。该封装结构具有良好的基础性，改变金属围框几何结构和CGA的布局，可以开发出多种类似的结构，以满足不同模块对封装的要求；该封装结构在平面方向和高度方向，可以进行尺寸的拓展，因此具有良好的可拓展性。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。

Claims (3)

1.基于LTCC的CGA一体化封装结构的实现方法，其特征在于步骤如下：
(1)依据封装对象的数量和尺寸确定LTCC基板的平面尺寸，根据封装对象电性能特点进行封装对象的布局；由无源元件的要求及LTCC对无源元件的集成能力决定LTCC基板内部是否需要集成无源元件；依据封装功能单元间的隔离、互联关系设计围框的个数和每个围框的几何尺寸；由封装对象的原理图进行封装对象间的布线互联；由围框的几何尺寸和封装方法确定盖板的几何尺寸和表面膜层结构；依据封装对象的I/O口数量要求确定CGA阵列最小焊料柱数量；
(2)根据封装后产品的结构强度和热耗散需求，确定LTCC基板是否需要制作盲腔、盲腔的数量、深度以及CGA阵列布局；
(3)加工LTCC基板、围框和金属盖板，并在LTCC基板内部集成无源元件；
(4)将围框焊接到LTCC基板上表面指定的区域；
(5)围框焊接完成后，将LTCC基板下表面朝上放置，根据CGA阵列布局在LTCC下表面上使用不锈钢漏板印刷焊膏，利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面；
(6)步骤(5)完成后，翻转LTCC基板，使其上表面朝上放置，在LTCC基板上表面、围框包围的范围内焊接和粘接裸芯片及无源元件，将已封装的元器件布置在围框外；
(7)使用金丝或铝丝完成裸芯片与LTCC基板的键合互联；
(8)键合完成后，进行电性能测试验证，测试合格的组件转入步骤(9)进行盖板缝焊；电性能测试不合格的组件，进行返修处理，待测试合格后，转入步骤(9)；
(9)将盖板放置于围框上进行焊接，实现围框、盖板、基板构成的闭合空间的电磁屏蔽及气密封装。
2.根据权利要求1所述的基于LTCC的CGA一体化封装结构的实现方法，其特征在于：所述步骤(5)中CGA焊接工装包括矩形腔体(7)、定位销和CGA支板(8)，矩形腔体(7)四边制作定位销，CGA支板(8)上加工有与LTCC基板上焊膏位置对应的预留孔，CGA支板(8)外缘上制备有定位孔，通过定位孔与定位销的配合实现CGA支板(8)与矩形腔体(7)的连接和定位。
3.根据权利要求2所述的基于LTCC的CGA一体化封装结构的实现方法，其特征在于：所述步骤(5)中利用CGA焊接工装将CGA阵列焊接在LTCC基板下表面的实现方法如下：
(a)将印刷完焊膏的LTCC基板下表面朝上放置在矩形腔体(7)中；
(b)将CGA支板(8)穿过定位销，通过调整位置保证LTCC基板上每个焊膏的位置与CGA支板(8)上的一个预留孔相对应，通过销钉将CGA支板(8)固定在定位销上；
(c)在CGA支板(8)与焊膏相对应的各个预留孔内装入焊料柱，通过真空载体焊接或回流焊的方式，实现焊料柱与LTCC基板的焊接；
(d)拆去CGA焊接工装，得到焊接后的组件，清洗组件上残留的助焊剂。
CN201710331041.2A 2017-05-11 2017-05-11 基于ltcc的cga一体化封装结构及其实现方法 Active CN107301982B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710331041.2A CN107301982B (zh) 2017-05-11 2017-05-11 基于ltcc的cga一体化封装结构及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710331041.2A CN107301982B (zh) 2017-05-11 2017-05-11 基于ltcc的cga一体化封装结构及其实现方法

Publications (2)

Publication Number Publication Date
CN107301982A CN107301982A (zh) 2017-10-27
CN107301982B true CN107301982B (zh) 2019-11-29

Family

ID=60137276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710331041.2A Active CN107301982B (zh) 2017-05-11 2017-05-11 基于ltcc的cga一体化封装结构及其实现方法

Country Status (1)

Country Link
CN (1) CN107301982B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037974B (zh) * 2018-06-26 2020-09-01 中国电子科技集团公司第二十九研究所 一种接触式宽带射频互连方法及结构
CN109326586A (zh) * 2018-08-24 2019-02-12 中国电子科技集团公司第二十九研究所 一种电源控制模块及其制造方法
CN111599691A (zh) * 2020-05-27 2020-08-28 上海芯波电子科技有限公司 一种基于fc芯片的双面挖腔陶瓷封装工艺
CN111933577B (zh) * 2020-07-15 2022-05-31 中国电子科技集团公司第二十九研究所 一种气密封装单元局部大面积焊接板级互连集成方法
CN112290772B (zh) * 2020-08-26 2022-03-04 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺
CN112349656A (zh) * 2020-09-28 2021-02-09 中国电子科技集团公司第二十九研究所 一种系统级封装结构及其制造方法
CN114582850A (zh) * 2020-11-30 2022-06-03 上海华为技术有限公司 一种电子元件和电子设备
CN113155348B (zh) * 2021-02-26 2023-09-12 西安微电子技术研究所 一种压阻式压力传感器信号处理模块及其集成方法
CN114309854A (zh) * 2021-12-28 2022-04-12 中国科学院空天信息创新研究院 一种适用于双面开腔盒体多基板一体化钎焊的方法及工装
CN114594351A (zh) * 2022-03-18 2022-06-07 国网浙江省电力有限公司电力科学研究院 一种变压器套管局部放电监测芯片装置及方法
CN115279027A (zh) * 2022-06-22 2022-11-01 苏州博海创业微系统有限公司 一种大尺寸复杂微波电路及其多腔体局部气密性封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
EP0786806A1 (en) * 1996-01-23 1997-07-30 Montpellier Technologies High I/O density package for high power wire-bonded IC chips and method for making the same
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US20040046248A1 (en) * 2002-09-05 2004-03-11 Corning Intellisense Corporation Microsystem packaging and associated methods
US7892885B2 (en) * 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
CN202120888U (zh) * 2011-06-21 2012-01-18 成都嘉纳海威科技有限责任公司 一种超宽带多功能变频芯片
US9552977B2 (en) * 2012-12-10 2017-01-24 Intel Corporation Landside stiffening capacitors to enable ultrathin and other low-Z products
CN103500737B (zh) * 2013-10-24 2017-01-18 中国兵器工业集团第二一四研究所苏州研发中心 一种基于ltcc基板的耐过载一体化lcc封装
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装
CN105185753A (zh) * 2015-08-13 2015-12-23 北京中科飞鸿科技有限公司 一种基于ltcc技术的单只裸声表面波芯片微型封装

Also Published As

Publication number Publication date
CN107301982A (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
CN107301982B (zh) 基于ltcc的cga一体化封装结构及其实现方法
US4791075A (en) Process for making a hermetic low cost pin grid array package
CN108428672B (zh) 超宽带射频微系统的陶瓷双面三维集成架构及封装方法
US6195268B1 (en) Stacking layers containing enclosed IC chips
US5831828A (en) Flexible circuit board and common heat spreader assembly
US5723907A (en) Loc simm
US6165820A (en) Package for electronic devices
US5818699A (en) Multi-chip module and production method thereof
US6249052B1 (en) Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
US7476963B2 (en) Three-dimensional stack manufacture for integrated circuit devices and method of manufacture
US20010006828A1 (en) Stacked chip packaging
EP0179577A2 (en) Method for making a semiconductor device having conductor pins
CN100527412C (zh) 电子电路模块及其制造方法
JPH0982884A (ja) マルチチップモジュール及びその製造方法
US5383269A (en) Method of making three dimensional integrated circuit interconnect module
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN100411123C (zh) 半导体芯片埋入基板的结构及制法
JPH0613436A (ja) キャリアのない集積回路パッケージ
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN115274568A (zh) 一种射频前端三维集成结构
CN212967737U (zh) 一种led产品封装结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
CN112151453A (zh) 一种电源模块的封装结构及工艺
CN114823550B (zh) 一种适于批量生产的芯片封装结构及封装方法
CN109411373A (zh) 一种采用载体支撑实现多层基板三维堆叠的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant