KR20230108806A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230108806A
KR20230108806A KR1020220004300A KR20220004300A KR20230108806A KR 20230108806 A KR20230108806 A KR 20230108806A KR 1020220004300 A KR1020220004300 A KR 1020220004300A KR 20220004300 A KR20220004300 A KR 20220004300A KR 20230108806 A KR20230108806 A KR 20230108806A
Authority
KR
South Korea
Prior art keywords
common voltage
line
disposed
wiring
layer
Prior art date
Application number
KR1020220004300A
Other languages
English (en)
Inventor
박범열
박지련
여인혁
정은애
조승환
최원석
최윤선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220004300A priority Critical patent/KR20230108806A/ko
Priority to US18/046,420 priority patent/US20230225161A1/en
Priority to CN202310038343.6A priority patent/CN116437752A/zh
Priority to EP23150838.3A priority patent/EP4210457A1/en
Publication of KR20230108806A publication Critical patent/KR20230108806A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 표시영역 및 상기 표시영역의 외측에 위치하는 주변영역을 포함하는, 기판, 상기 표시영역의 제1에지와 인접한 상기 주변영역에 배치되는 제1공통전압입력부, 제2공통전압입력부 및 상기 제1공통전압입력부와 상기 제2공통전압입력부를 연결하는 바디부를 포함하는, 공통전압공급선, 상기 제1공통전압입력부로부터 분기하는 제1분할배선 및 상기 제2공통전압입력부로부터 분기하는 제2분할배선, 및 상기 제1분할배선과 상기 제2분할배선을 연결하는 제3분할배선을 포함하는, 공통전압분할배선, 상기 표시영역을 가로지르도록 제1방향을 따라 연장되고, 상기 제3분할배선과 연결되는, 제1공통전압선, 및 상기 표시영역을 가로지르도록 상기 제1방향과 교차하는 제2방향을 따라 연장되고, 상기 제1분할배선 또는 상기 제2분할배선과 연결되는, 제2공통전압선을 포함하는, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
일반적으로 표시 장치는 발광다이오드의 휘도 등을 제어하기 위한 박막트랜지스터들이 표시영역에 배치된다. 박막트랜지스터들은 전달된 데이터신호, 구동전압, 및 공통전압을 이용하여 대응하는 발광다이오드에서 소정의 색을 갖는 빛을 방출하도록 제어한다.
데이터신호, 구동전압, 및 공통전압 등을 제공하기 위해, 표시영역 외측의 주변영역에는 데이터 구동회로, 구동전압공급선, 공통전압공급선 등이 위치한다.
표시 장치 중 이미지를 제공할 수 있는 표시영역이 표시 장치에서 차지하는 비율이 증가함에 따라, 발광다이오드들이 배치되지 않는 데드스페이스(dead space)로서 주변영역이 감소함에 따라, 발광다이오드들에서 방출되는 빛의 품질이 저하되는 문제가 발생할 수 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 데드스페이스의 면적을 줄이면서도 고품질의 이미지를 디스플레이할 수 있는 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 표시영역 및 상기 표시영역의 외측에 위치하는 주변영역을 포함하는, 기판, 상기 표시영역의 제1에지와 인접한 상기 주변영역에 배치되는 제1공통전압입력부, 제2공통전압입력부 및 상기 제1공통전압입력부와 상기 제2공통전압입력부를 연결하는 바디부를 포함하는, 공통전압공급선, 상기 제1공통전압입력부로부터 분기하는 제1분할배선 및 상기 제2공통전압입력부로부터 분기하는 제2분할배선, 및 상기 제1분할배선과 상기 제2분할배선을 연결하는 제3분할배선을 포함하는, 공통전압분할배선, 상기 표시영역을 가로지르도록 제1방향을 따라 연장되고, 상기 제3분할배선과 연결되는, 제1공통전압선, 및 상기 표시영역을 가로지르도록 상기 제1방향과 교차하는 제2방향을 따라 연장되고, 상기 제1분할배선 또는 상기 제2분할배선과 연결되는, 제2공통전압선을 포함하는, 표시 장치가 제공된다.
일 실시예에서, 표시 장치는 상기 표시영역으로부터 상기 주변영역으로 연장되고, 상기 공통전압분할배선을 덮는, 제1유기층을 더 포함하고, 상기 제1유기층은 상기 바디부와 상기 공통전압분할배선 사이에 배치되는 제1개구를 포함할 수 있다.
일 실시예에서, 상기 바디부는 상기 제1개구와 이격되어 배치될 수 있다.
일 실시예에서, 상기 표시영역에 배치되고, 화소전극, 발광층 및 대향전극을 포함하는, 발광다이오드, 및 상기 주변영역에 배치되고, 상기 바디부와 상기 대향전극을 전기적으로 연결하는, 금속패턴을 더 포함할 수 있다.
일 실시예에서, 상기 금속패턴은 상기 제1유기층 상에 배치되고, 상기 제1유기층은 상기 공통전압분할배선의 상면을 노출하는 제2개구를 포함하고, 상기 금속패턴과 상기 공통전압분할배선은 상기 제2개구에서 직접 할 수 있다.
일 실시예에서, 상기 대향전극의 경계는 상기 제1유기층의 경계와 중첩하거나, 인접하여 배치될 수 있다.
일 실시예에서, 상기 금속패턴과 상기 대향전극 사이에 개재되는 제2유기층;을 더 포함하고, 상기 제2유기층은 상기 제1유기층의 상기 제1개구와 중첩하는 제2개구를 구비하고, 상기 대향전극은 상기 제2개구에서 상기 금속패턴과 접촉할 수 있다.
일 실시예에서, 상기 화소전극과 상기 금속패턴은 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 금속패턴은 복수의 관통홀을 구비할 수 있다.
일 실시예에서, 상기 공통전압분할배선과 상기 제1공통전압선은 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 바디부는 상기 주변영역에 배치되는 제1금속배선, 상기 제1금속배선 상에 배치되는 제2금속배선, 및 상기 제2금속배선 상에 배치되는 제3금속배선을 포함할 수 있다.
일 실시예에서, 상기 공통전압분할배선은 상기 제3금속배선과 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 제2공통전압선은, 상기 제1분할배선으로부터 상기 제2방향으로 돌출된 제1수평연결부, 상기 제2분할배선으로부터 상기 제2방향의 반대방향으로 돌출된 제2수평연결부, 및 상기 제1수평연결부 및 상기 제2수평연결부 사이에 배치되는, 수평전압선을 포함할 수 있다.
일 실시예에서, 상기 제1수평연결부 및 상기 제2수평연결부는 상기 공통전압분할배선과 동일한 층에 배치되고, 상기 수평전압선은 상기 공통전압분할배선과 상이한 층에 배치될 수 있다.
일 실시예에서, 표시 장치는 상기 바디부와 상기 제1분할배선 사이에 배치되는, 제1구동회로를 더 포함할 수 있다.
일 실시예에서, 표시 장치는 상기 바디부와 상기 제2분할배선 사이에 배치되는, 제2구동회로를 더 포함할 수 있다.
일 실시예에서, 상기 공통전압공급선은 상기 제1공통전압입력부와 상기 제2공통전압입력부 사이에 배치되는 제3공통전압입력부를 더 포함하고, 상기 제1공통전압선의 일부는 상기 제3공통전압입력부로부터 상기 제3분할배선으로 연장될 수 있다.
일 실시예에서, 표시 장치는 상기 제3공통전압입력부를 지나는 가상의 선을 중심으로 일 측에 배치되는 제1데이터선, 상기 주변영역에 배치되는, 제1데이터입력선, 및 상기 표시영역에 배치되며, 상기 제1데이터입력선과 상기 제1데이터선을 연결하는, 제1연결선을 더 포함할 수 있다.
일 실시예에서, 상기 제1연결선은 상기 제1방향으로 연장된 수직연결선, 및 상기 수직연결선과 교차하는 수평연결선을 포함하고, 상기 제1공통전압선과 상기 수직연결선은 동일한 층에 배치될 수 있다.
일 실시예에서, 상기 제2공통전압선은 상기 표시영역에 상기 제2방향을 따라 배치되는 수평전압선을 포함하고, 상기 수평연결선과 상기 수평전압선은 동일한 층에 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 데드스페이스의면적을 줄이면서도 고품질의 이미지를 디스플레이 할 수 있는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 2는 도 1에 도시된 표시 장치를 개략적으로 도시하는 측면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 발광다이오드 및 이에 전기적으로 연결된 화소회로를 개략적으로 나타낸 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 발광다이오드 및 이에 전기적으로 연결된 화소회로를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 평면도로서 공통전압선들을 나타내고, 도 6은 본 발명의 일 실시예에 따른 표시 장치의 평면도로서 데이터선들 및 연결선을 나타낸다.
도 7은 본 발명의 일 실시예에 따라 표시 장치의 일부분을 개략적으로 도시한 확대 평면도이고, 도 8 및 도 9는 표시 장치의 일부분을 개략적으로 도시한 단면도들이다.
도 10은 본 발명의 다른 일 실시예에 따라 표시 장치의 일부분을 개략적으로 도시한 확대 평면도이고, 도 11 및 도 12는 표시 장치의 일부분을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이고, 도 2는 도 1에 도시된 표시 장치를 개략적으로 도시하는 측면도이다.
도 1 및 도 2를 참조하면, 표시 장치는 표시 패널(1)을 포함한다. 표시 장치는 후술할 표시 패널(1)을 포함하는 것이라면 어떤 것이든 가능하다. 예컨대 표시 장치는 스마트폰, 태블릿, 랩탑, 텔레비전 또는 광고판 등과 같은 다양한 제품일 수 있다.
표시 패널(1)은 표시영역(DA)과 표시영역(DA) 외측의 주변영역(PA)을 포함한다. 표시영역(DA)은 이미지를 표시하는 부분으로, 복수의 화소(P)들이 표시영역(DA)에 배치될 수 있다. 표시 패널(1)에서 대략 수직인 방향에서 바라볼 때, 표시영역(DA)은 예컨대, 원형, 타원형, 다각형, 특정 도형의 형상 등 다양한 형상을 가질 수 있다. 도 1에서는 표시영역(DA)이 대략 사각형의 형상을 갖는 것을 도시하지만, 다른 실시예로서 표시영역(DA)은 모서리가 둥근 대략 사각형의 형상을 가질 수 있다.
주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)의 일 부분(이하, 돌출 주변영역이라 함)은 표시영역(DA)으로부터 멀어지는 방향(-y방향)을 따라 연장될 수 있다. 다르게 말하면, 표시 패널(1)은 표시영역(DA) 및 표시영역(DA)을 둘러싸는 주변영역(PA)의 일 부분을 포함하는 메인영역(MR) 및 메인영역(MA)으로부터 일 방향을 따라 연장된 서브영역(SR)을 포함할 수 있으며, 서브영역(SR)이 전술한 돌출 주변영역에 해당할 수 있다. 서브영역(SR)의 폭(x방향으로의 폭)은 메인영역(MR)의 폭(x방향으로의 폭) 보다 작을 수 있으며, 서브영역(SR)의 일부는 도 2에 도시된 바와 같이 벤딩될 수 있다. 표시 패널(1)이 도 2에 도시된 바와 같이 벤딩되는 경우, 표시 장치를 바라볼 때 비표시영역인 주변영역(PA)이 시인되지 않도록 하거나 시인되더라도 그 시인되는 면적이 최소화되도록 할 수 있다.
전술한 표시 패널(1)의 형상은 기판(100)의 형상과 실질적으로 동일할 수 있다. 예컨대, 기판(100)이 표시영역(DA)과 주변영역(PA)을 포함한다고 할 수 있다. 또는, 기판(100)은 메인영역(MR) 및 서브영역(SR)을 포함한다고 할 수 있다. 이하에서는, 편의상 기판(100)이 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 설명한다.
화소(P)는 표시영역(DA)에 배치되며, 적색, 녹색, 청색의 광을 방출할 수 있다. 예컨대, 화소(P)는 빛을 방출하는 발광다이오드를 이용하여 소정의 색을 갖는 빛을 방출할 수 있다. 발광다이오드는 유기발광다이오드이거나, 무기발광다이오드이거나, 양자점발광다이오드일 수 있다. 이하에서는, 설명의 편의상 발광다이오드가 유기발광다이오드인 경우로 설명한다.
발광다이오드는 발광다이오드의 온/오프 및 휘도 등을 제어하기 위한 신호선 또는 전압선에 연결된 트랜지스터들에 연결될 수 있다. 이와 관련하여, 도 1은 트랜지스터들에 연결된 신호선으로서 스캔선(SL), 발광제어선(EL), 데이터선(DL)을 도시하며, 전압선으로서 구동전압선(PL)과 공통전압선(1200)을 도시한다. 주변영역(PA)에는 공통전압공급선(10), 공통전압분할배선(20), 구동전압공급선(30), 제1구동회로(41), 제2구동회로(43), 및 데이터 구동회로(50)가 배치될 수 있다.
공통전압공급선(10)은 주변영역(PA)에 배치될 수 있다. 공통전압공급선(10)은 표시영역(DA)의 제1에지(E1)에 인접하게 배치된 제1공통전압입력부(11), 제2공통전압입력부(12), 및 제3공통전압입력부(13)를 포함할 수 있다. 제1공통전압입력부(11) 및 제2공통전압입력부(12)는 상호 이격되어 배치되되, 제3공통전압입력부(13)는 제1공통전압입력부(11) 및 제2공통전압입력부(12) 사이에 위치할 수 있다. 제3공통전압입력부(13)는 제1공통전압입력부(11) 및 제2공통전압입력부(12) 각각과 이격될 수 있다. 제1공통전압입력부(11)와 제2공통전압입력부(12)는 표시영역(DA)의 제1에지(E1)의 양측에 각각 배치되고, 제3공통전압입력부(13)는 표시영역(DA)의 제1에지(E1)의 중간에 배치될 수 있다.
제1공통전압입력부(11) 및 제2공통전압입력부(12)는 표시영역(DA)의 제2에지(E2), 제3에지(E3), 및 제4에지(E4)를 따라 연장된 바디부(14)에 의해 연결될 수 있다. 다르게 말하면, 제1공통전압입력부(11), 제2공통전압입력부(12) 및 바디부(14)는 일체로 형성될 수 있다.
공통전압분할배선(20)은 제1공통전압입력부(11) 및 제2공통전압입력부(12)로부터 분기(分岐)하여 제2에지(E2), 제3에지(E3) 및 제4에지(E4)를 따라 연장될 수 있다. 예컨대, 제1분할배선(21)은 제1공통전압입력부(11)로부터 표시영역(DA)의 제3에지(E3)를 따라 연장되고, 제2분할배선(22)은 제2공통전압입력부(12)로부터 표시영역(DA)의 제4에지(E4)를 따라 연장된다. 제1분할배선(21)과 제2분할배선(22)은 표시영역(DA)의 제2에지(E2)를 따라 연장된 제3분할배선(23)에 의해 연결될 수 있다. 다르게 말하면, 제1분할배선(21), 제2분할배선(22) 및 제3분할배선(23)은 일체로 형성될 수 있다.
공통전압공급선(10) 및 공통전압분할배선(20)은 표시영역(DA)을 지나는 공통전압선(1200)들에 전기적으로 연결될 수 있다. 공통전압선(1200)은 제1방향(예, y 방향)을 따라 연장되는 제1공통전압선(1230)과, 제2방향(예, x 방향)을 따라 연장되는 제2공통전압선(1220)을 포함할 수 있다. 제1공통전압선(1230)들 중 일부는 제1 내지 제3공통전압입력부(11, 12, 13)으로부터 표시영역(DA)을 향해 연장될 수 있다. 예컨대, 어느 하나의 제1공통전압선(1230)은 제3공통전압입력부(13) 및 제3공통전압입력부(13)와 마주보는 제3분할배선(23)의 일부를 연결하도록 제1방향(예, y방향)을 따라 표시영역(DA)을 가로지를 수 있다. 다른 하나의 제1공통전압선(1230)은 제1공통전압입력부(11) 및 제1공통전압입력부(11)와 마주보는 제3분할배선(23)의 일부를 연결하도록 제1방향을 따라 표시영역(DA)을 가로지를 수 있다. 유사하게, 또 다른 하나의 제1공통전압선(1230)은 제2공통전압입력부(12) 및 제2공통전압입력부(12)와 마주보는 제3분할배선(23)의 일부를 연결하도록 제1방향을 따라 표시영역(DA)을 가로지를 수 있다. 제2공통전압선(1220)은 제1분할배선(21) 및 제1분할배선(21)과 마주보는 제2분할배선(22)의 일부를 연결하도록 제2방향(예, x방향)을 따라 표시영역(DA)을 가로지를 수 있다. 제1방향을 따라 연장된 제1공통전압선(1230)들은 제1방향과 교차하는 제2방향(예, x방향)을 따라 연장된 제2공통전압선(1220)과 전기적으로 연결될 수 있다.
공통전압공급선(10)이 제1 및 제2공통전압공급선(11, 12) 사이에 배치된 제3공통전압입력부(13)를 포함하는 경우, 제1 및 제2공통전압공급선(11, 12)만 구비하는 경우에 비하여 전류 인가 시 전류 밀도를 낮출 수 있고 발열을 억제할 수 있다.
구동전압공급선(30)은 주변영역(PA)에 배치되며, 제1방향을 따라 표시영역(DA)을 가로지르는 구동전압선(PL)에 전기적으로 연결될 수 있다. 일 실시예로, 구동전압공급선(30)은 제3공통전압입력부(13)를 사이에 두고 양측에 배치된 제1 및 2구동전압입력부(31, 32)를 포함할 수 있다.
제1 및 제2 구동회로(41, 43)는 주변영역(PA)에 배치되며, 스캔선(SL) 또는 발광제어선(EL) 과 전기적으로 연결될 수 있다. 일 실시예로, 스캔선(SL)들 중 일부는 제1 구동회로(41)에 전기적으로 연결되고, 나머지는 제2 구동회로(43)에 연결될 수 있다. 제1 및 제2 구동회로(41, 43)는 스캔 신호를 생성하며, 생성된 스캔 신호는 스캔선(SL)을 통해 발광다이오드에 전기적으로 연결된 트랜지스터에 전달될 수 있다. 일 실시예에서, 제1 및 제2 구동회로(41, 43) 중 어느 하나는 발광제어 구동회로를 포함할 수 있다. 예컨대, 도 1에 도시된 바와 같이 제1 구동회로(41)는 발광제어 구동회로를 포함하여, 발광제어선(EL)을 통해 발광다이오드에 전기적으로 연결된 트랜지스터에 발광제어신호를 전달할 수 있다. 도 1에서는 발광제어 구동회로가 표시영역(DA)의 일 측에만 배치된 것을 도시하나, 표시영역(DA)을 사이에 두고 양측에 배치될 수도 있다.
데이터 구동회로(50)는 서브영역(SR)에 배치될 수 있다. 데이터 구동회로(50)는 데이터선(DL)을 통해 데이터신호를 발광다이오드에 전기적으로 연결된 트랜지스터에 전달될 수 있다.
기판(100)의 일측, 예컨대 서브영역(SR)의 일 단부에는 제1단자부(TD1)가 위치할 수 있다. 제1단자부(TD1) 상에는 인쇄회로기판(50)이 부착될 수 있다. 인쇄회로기판(50)은 제1단자부(TD1)와 전기적으로 연결되는 제2단자부(TD2)를 포함하며, 제어부(70)는 인쇄회로기판(60) 상에 배치될 수 있다. 제어부(70)의 제어신호들은 제1 및 제2단자부(TD1, TD2)를 통해 제1 및 제2 구동회로(41, 42), 데이터 구동회로(50), 구동전압공급선(30), 및 공통전압공급선(10)에 각각 제공될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 일 화소에 대응하는 발광다이오드와 전기적으로 연결된 화소회로를 개략적으로 나타낸 등가회로도이다.
화소회로(PC)는 도 3에 도시된 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 복수의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호선들(SL1, SL2, SLp, SLn, EL, DL), 제1초기화전압선(VL1), 제2초기화전압선(VL2) 및 구동전압선(PL)에 연결될 수 있다. 이러한 배선들 중 적어도 어느 하나, 예컨대, 구동전압선(PL)은 이웃하는 화소회로(PC)들에서 공유될 수 있다.
복수의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)를 포함할 수 있다.
유기발광다이오드(OLED)는 화소전극 및 대향전극을 포함할 수 있으며, 유기발광다이오드(OLED)의 화소전극은 발광제어 트랜지스터(T6)를 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류를 제공받고, 대향전극은 공통전압(ELVSS)을 제공받을 수 있다. 유기발광다이오드(OLED)는 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 NMOS(n-channel MOSFET)이고 나머지는 PMOS(p-channel MOSFET)일 수 있다. 예컨대, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 중 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4) 및 제2초기화 트랜지스터(T7)는 NMOS이고, 나머지는 PMOS일 수 있다. 또는, 복수의 박막트랜지스터들(T1 내지 T7) 모두 NMOS이거나 모두 PMOS일 수 있다. 복수의 박막트랜지스터들(T1 내지 T7)는 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 필요에 따라, NMOS인 박막트랜지스터는 산화물 반도체를 포함할 수 있다. 이하에서는 편의상 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하는 NMOS(n-channel MOSFET)이고, 나머지는 PMOS(p-channel MOSFET)인 경우에 대해 설명한다.
신호선은 제1스캔신호(Sn)를 전달하는 제1스캔선(SL1), 제2스캔신호(Sn')를 전달하는 제2스캔선(SL2), 제1초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔선(SLp), 제2초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔선(SLn), 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어선(EL), 그리고 제1스캔선(SL1)과 교차하며 데이터신호(Dm)를 전달하는 데이터선(DL)을 포함할 수 있다.
구동전압선(PL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 제1초기화전압선(VL1)은 구동 트랜지스터(T1)를 초기화하는 제1초기화전압(Vint1)을 전달하며, 제2초기화전압선(VL2)은 유기발광다이오드(OLED)의 화소전극을 초기화하는 제2초기화전압(Vint2)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 제2노드(N2)를 통해 스토리지 커패시터(Cst)와 연결되어 있고, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 어느 하나는 제1노드(N1)를 통해 동작제어 트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 다른 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 유기발광다이오드(OLED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터신호(Dm)에 의해 달라지는 제2노드(N2)에 인가된 전압에 대응하여, 구동전압선(PL)과 전기적으로 접속된 제1노드(N1)로부터 유기발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 제1스캔신호(Sn)를 전달하는 제1스캔선(SL1)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 어느 하나는 데이터선(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 구동전압선(PL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 제1스캔선(SL1)에 인가된 전압에 대응하여, 데이터선(DL)으로부터의 데이터신호(Dm)를 제1노드(N1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 제1스캔선(SL1)을 통해 전달받은 제1스캔신호(Sn)에 따라 턴-온되어 데이터선(DL)으로 전달된 데이터신호(Dm)를 제1노드(N1)를 통해 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 제2스캔선(SL2)에 연결되어 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 발광제어 트랜지스터(T6)를 경유하여 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1) 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 제2스캔선(SL2)을 통해 전달받은 제2스캔신호(Sn')에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1초기화 트랜지스터(T4)의 제1초기화 게이트전극은 이전 스캔선(SLp)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 어느 하나는 제1초기화전압선(VL1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 다른 하나는 제2노드(N2)를 통해 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1초기화 트랜지스터(T4)는 이전 스캔선(SLp)에 인가된 전압에 대응하여, 제1초기화전압선(VL1)으로부터의 제1초기화전압(Vint1)을 제2노드(N2)에 인가할 수 있다. 즉, 제1초기화 트랜지스터(T4)는 이전 스캔선(SLp)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 제1초기화전압(Vint1)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어선(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스영역과 드레인영역 중 어느 하나는 구동전압선(PL)과 연결되어 있고 다른 하나는 제1노드(N1)를 통해 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어선(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 어느 하나는 제3노드(N3)를 통해 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 다른 하나는 유기발광다이오드(OLED)의 화소전극에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어선(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 유기발광다이오드(OLED)에 전달되어 유기발광다이오드(OLED)에 구동전류가 흐르도록 한다.
제2초기화 트랜지스터(T7)의 제2초기화 게이트전극은 이후 스캔선(SLn)에 연결되어 있고, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 어느 하나는 유기발광다이오드(OLED)의 화소전극에 연결되어 있으며, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 다른 하나는 제2초기화전압선(VL2)에 연결되어, 제2초기화전압(Vint2)을 제공받을 수 있다. 제2초기화 트랜지스터(T7)는 이후 스캔선(SLn)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 유기발광다이오드(OLED)의 화소전극을 초기화시킨다. 이후 스캔선(SLn)은 제1스캔선(SL1)과 동일할 수 있다. 이 경우 해당 스캔선은 동일한 전기적 신호를 시간차를 두고 전달하여, 제1스캔선(SL1)으로 기능하기도 하고 이후 스캔선(SLn)으로 기능할 수도 있다. 즉, 이후 스캔선(SLn)은 도 3에 도시된 화소회로(PC)에 인접하되 동일한 데이터선(DL)에 전기적으로 연결된 다른 화소회로의 제1스캔선일 수 있다.
제2초기화 트랜지스터(T7)는 도 3에 도시된 바와 같이 제1스캔선(SL1)에 연결될 수 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 제2초기화 트랜지스터(T7)는 발광제어선(EL)에 연결되어 발광제어신호(En)에 따라 구동될 수도 있다.
스토리지 커패시터(Cst)는 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 제2노드(N2)를 통해 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 구동전압선(PL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
일 실시예에 따른 화소회로(PC) 및 유기발광다이오드(OLED)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔선(SLp)을 통해 이전 스캔신호(Sn-1)가 공급되면, 이전 스캔신호(Sn-1)에 대응하여 제1초기화 트랜지스터(T4)가 턴-온(Turn on)되며, 제1초기화전압선(VL1)으로부터 공급되는 제1초기화전압(Vint1)에 의해 구동 트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 제1스캔선(SL1) 및 제2스캔선(SL2)을 통해 제1스캔신호(Sn) 및 제2스캔신호(Sn')가 공급되면, 제1스캔신호(Sn) 및 제2스캔신호(Sn')에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴-온된다. 이 때, 구동 트랜지스터(T1)는 턴-온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터선(DL)으로부터 공급된 데이터신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 구동 게이트전극(G1)에 인가된다. 스토리지 커패시터(Cst)의 양단에는 구동전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어선(EL)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)가 턴-온된다. 구동 트랜지스터(T1)의 구동 게이트전극(G1)의 전압과 구동전압(ELVDD) 간의 전압차에 따르는 구동 전류가 발생하고, 발광제어 트랜지스터(T6)를 통해 구동 전류가 유기발광다이오드(OLED)에 공급된다.
전술한 것과 같이 복수의 박막트랜지스터들(T1 내지 T7) 중 일부는 산화물 반도체를 포함할 수 있다. 예컨대 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함할 수 있다.
폴리실리콘의 경우 높은 신뢰성을 갖기에, 정확하게 의도된 전류가 흐르도록 제어할 수 있다. 따라서 표시 장치의 밝기에 직접적으로 영향을 미치는 구동 트랜지스터(T1)의 경우 높은 신뢰성을 갖는 폴리실리콘으로 구성된 반도체층을 포함하도록 하여, 이를 통해 고해상도의 표시 장치를 구현할 수 있다. 한편 산화물 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 산화물 반도체의 경우 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다. 따라서 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4)는 산화물 반도체를 포함하도록 하여, 누설전류의 발생을 방지하는 동시에 소비전력이 줄어든 표시 장치를 구현할 수 있다.
한편, 이러한 산화물 반도체는 광에 민감하여, 외부로부터의 광에 의해 전류량 등에 변동이 발생할 수 있다. 따라서 산화물 반도체 하부에 금속층을 위치시켜 외부로부터의 광을 흡수 또는 반사시킬 수 있다. 이에 따라 도 3에 도시된 것과 같이, 산화물 반도체를 포함하는 보상 트랜지스터(T3)와 제1초기화 트랜지스터(T4) 각각은 산화물 반도체층 상부와 하부 각각에 게이트전극이 위치할 수 있다. 즉, 기판(100)의 상면에 수직인 방향(z축 방향)에서 바라볼 때, 산화물 반도체 하부에 위치하는 금속층은 산화물 반도체와 중첩할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 발광다이오드 및 이에 전기적으로 연결된 화소회로를 개략적으로 나타낸 단면도이다.
도 4를 참조하면, 표시영역(DA)에 유기발광다이오드(OLED)가 배치되되, 유기발광다이오드(OLED)는 기판(100)에 수직한 방향(예, z방향)을 따라 기판(100)과 유기발광다이오드(OLED) 사이에 개재된 화소회로(PC)에 전기적으로 연결될 수 있다.
기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 고분자 수지를 포함하는 베이스층과 실리콘옥사이드나 실리콘나이트라이드와 같은 무기절연물을 포함하는 배리어층의 교번 적층 구조를 가질 수 있다. 고분자 수지는, 폴리에테르술폰, 폴리아릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이드, 폴리페닐렌 설파이드, 폴리이미드, 폴리카보네이트, 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트 등과 같은 고분자 수지를 포함할 수 있다.
화소회로(PC)가 형성되기 전에 기판(100) 상에는 불순물이 화소회로(PC)에 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
화소회로(PC)는 앞서 도 3을 참조하여 설명한 바와 같은 복수의 트랜지스터들 및 스토리지 커패시터를 포함할 수 있으며, 이와 관련하여 도 4는 구동 트랜지스터(T1), 보상 트랜지스터(T3), 및 스토리지 커패시터(Cst)를 도시한다.
구동 트랜지스터(T1)는 버퍼층(201) 상의 반도체층(이하, 구동 반도체층이라 함, A1) 및 구동 반도체층(A1)의 채널영역(C1)과 중첩하는 구동 게이트전극(GE1)을 포함할 수 있다. 구동 반도체층(A1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 구동 반도체층(A1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
구동 반도체층(A1)과 구동 게이트전극(GE1) 사이에는 제1게이트절연층(203)이 배치될 수 있다. 제1게이트절연층(203)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX), 실리콘옥시나이트라이드(SiON)와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
구동 게이트전극(GE1)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 전술한 물질을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 제1커패시터 전극(CE1) 및 제2커패시터 전극(CE2)을 포함할 수 있다. 일 실시예로, 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 구동 게이트전극(GE1)을 포함할 수 있다. 달리 말하면, 구동 게이트전극(GE1)은 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)을 포함할 수 있다. 예컨대, 구동 게이트전극(GE1)과 스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)은 일체로 형성될 수 있다.
스토리지 커패시터(Cst)의 제1커패시터 전극(CE1)과 제2커패시터 전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX), 실리콘옥시나이트라이드(SiON)와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti)과 같은 저저항의 도전 물질을 포함할 수 있으며, 전술한 물질로 이루어진 단일층 또는 다층 구조를 포함할 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX), 실리콘옥시나이트라이드(SiON)와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
보상 트랜지스터(T3)의 반도체층(이하, 보상 반도체층이라 함, A3)은 제2층간절연층(207) 상에 배치될 수 있다. 보상 반도체층(A3)은 산화물계 반도체 물질을 포함할 수 있다. 예컨대, 보상 반도체층(A3)은 Zn 산화물계 물질, 예컨대 Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 일부 실시예에서, 보상 반도체층(A3)은 ZnO에 인듐(In)과 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다.
보상 반도체층(A3)은 채널영역(C3) 및 채널영역(C3)의 양측에 배치된 제1영역(B3) 및 제2영역(D3)을 포함할 수 있다. 제1영역(B3) 및 제2영역(D3) 중 어느 하는 소스영역이고 다른 하나는 드레인 영역에 해당할 수 있다.
보상 트랜지스터(T3)는 보상 반도체층(A3)의 채널영역(C3)에 중첩하는 보상게이트전극(GE3)을 포함할 수 있다. 보상 게이트전극(GE3)은 보상 반도체층(A3)의 아래에 배치된 하부게이트전극(G3A) 및 채널영역(C3)의 위에 배치된 상부게이트전극(G3B)을 포함하는 이중 게이트 구조를 가질 수 있다.
하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)과 동일한 층(예, 제1층간절연층, 205) 상에 배치될 수 있다. 하부게이트전극(G3A)은 스토리지 커패시터(Cst)의 제2커패시터 전극(CE2)과 동일한 물질을 포함할 수 있다.
상부게이트전극(G3B)은 제2게이트절연층(209)을 사이에 두고 보상 반도체층(A3) 위에 배치될 수 있다. 제2게이트절연층(209)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX), 실리콘옥시나이트라이드(SiON)와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
제3층간절연층(210)은 상부게이트전극(G3B) 상에 배치될 수 있다. 제3층간절연층(210)은 실리콘옥사이드(SiOX), 실리콘나이트라이드(SiNX), 실리콘옥시나이트라이드(SiON)와 같은 무기절연물을 포함할 수 있으며, 전술한 무기절연물을 포함하는 단일층 또는 다층 구조를 포함할 수 있다.
구동 트랜지스터(T1)와 보상 트랜지스터(T3)는 노드연결라인(166)을 통해 전기적으로 연결될 수 있다. 노드연결라인(166)은 제3층간절연층(210) 상에 배치될 수 있다. 노드연결라인(166)의 일측은 구동 트랜지스터(T1)의 구동 게이트전극(GE1)에 접속될 수 있고, 노드연결라인(166)의 타측은 보상 트랜지스터(T3)의 보상 반도체층(A3)에 접속될 수 있다.
노드연결라인(166)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 노드연결라인(166)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1유기절연층(211)은 노드연결라인(166) 상에 배치될 수 있다. 제1유기절연층(211)은 유기절연물을 포함할 수 있다. 유기절연물은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 및/또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
제1유기절연층(211) 상에는 제2공통전압선(1220)이 배치될 수 있다. 제2공통전압선(1220)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 제2공통전압선(1220)은 각각 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제2공통전압선(1220) 상에 제2유기절연층(212)이 배치될 수 있다. 제2유기절연층(212)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있으며, 데이터선(DL) 및 제1공통전압선(1230)은 제2유기절연층(212) 상에 배치될 수 있다.
데이터선(DL) 및 제1공통전압선(1230)은 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)을 포함할 수 있으며, 전술한 물질을 포함하는 단층 또는 다층으로 이루어질 수 있다. 예컨대, 데이터선(DL) 및 제1공통전압선(1230)은 티타늄층/알루미늄층/티타늄층의 3층 구조를 가질 수 있다.
제1공통전압선(1230)은 제1공통전압선(1230)과 다른 층 상에 배치된 제2공통전압선(1220)과 전기적으로 연결될 수 있다. 예컨대, 제2공통전압선(1220)은 제1유기절연층(211) 상에 배치될 수 있으며, 제2유기절연층(212)을 관통하는 홀을 통해 제1공통전압선(1230)과 전기적으로 연결될 수 있다. 제1공통전압선(1230) 및 제2공통전압선(1220)의 전기적 연결을 통해 표시영역(DA)의 적어도 일부를 커버하는 메쉬(mesh)를 이루고, 제1공통전압선(1230) 자체의 저항에 의한 열 발생을 방지하거나 최소화할 수 있다.
제3유기절연층(213)은 데이터선(DL) 및 제1공통전압선(1230)상에 배치될 수 있다. 제3유기절연층(213)은 아크릴, BCB, 폴리이미드 및/또는 HMDSO와 같은 유기절연물을 포함할 수 있다.
발광다이오드, 예컨대 유기발광다이오드(OLED)는 제3유기절연층(213) 상에 배치될 수 있다. 유기발광다이오드(OLED)의 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위 및/또는 아래에 도전성 산화물층을 더 포함할 수 있다. 도전성 산화물층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함할 수 있다. 일 실시예로, 화소전극(221)은 ITO층/Ag층/ ITO층의 3층 구조를 가질 수 있다.
뱅크층(215)은 화소전극(221) 상에 배치될 수 있다. 뱅크층(215)은 화소전극(221)에 중첩하는 개구를 포함하되, 화소전극(221)의 에지를 커버할 수 있다. 뱅크층(215)은 유기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 유기물을 포함할 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
발광층(222b)은 뱅크층(215)의 개구를 통해 화소전극(221)과 중첩하도록 표시영역(DA) 상에 형성될 수 있다. 반면, 제1기능층(222a), 제2기능층(222c), 및 대향전극(223)은 표시영역(DA)을 전체적으로 커버할 수 있다.
뱅크층(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 뱅크층(215)과 동일한 공정에서 함께 형성되거나, 별개의 공정에서 각각 개별적으로 형셩될 수 있다. 일 실시예로, 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다.
유기발광다이오드(OLED)는 봉지층(300)으로 커버될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 도 6은 봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 평면도로서 공통전압선들을 나타내고, 도 6은 본 발명의 일 실시예에 따른 표시 장치의 평면도로서 데이터선들 및 연결선을 나타낸다.
공통전압공급선(10)의 제1공통전압입력부(11), 제2공통전압입력부(12) 및 제3공통전압입력부(13)은 표시영역(DA)을 중심으로 동일한 측에 배치될 수 있으며, 이와 관련하여, 도 1을 참조하여 설명한 바와 같이, 제1공통전압입력부(11), 제2공통전압입력부(12) 및 제3공통전압입력부(13)는 표시영역(DA)의 제1에지(E1)에 인접하게 배치될 수 있다.
앞서 설명한 바와 같이, 공통전압분할배선(20)은 제1공통전압입력부(11) 및 제2공통전압입력부(12)로부터 분기하여 제2에지(E2), 제3에지(E3) 및 제4에지(E4)를 따라 연장될 수 있다. 예컨대, 제1분할배선(21)은 제1공통전압입력부(11)로부터 표시영역(DA)의 제3에지(E3)를 따라 연장되고, 제2분할배선(22)은 제2공통전압입력부(12)로부터 표시영역(DA)의 제4에지(E4)를 따라 연장된다. 제1분할배선(21)과 제2분할배선(22)은 표시영역(DA)의 제2에지(E2)를 따라 연장된 제3분할배선(23)에 의해 연결될 수 있다.
도 5를 참조하면, 공통전압선(1200)은 제1방향(예, y 방향)을 따라 연장되는 제1공통전압선(1230)과, 제2방향(예, x 방향)을 따라 연장되는 제2공통전압선(1220)을 포함하고, 제1공통전압선(1230) 및 제2공통전압선(1220)의 적어도 일 측 단부는 공통전압분할배선(20)과 전기적으로 연결될 수 있다. 제1공통전압선(1230) 및 제2공통전압선(1220)은 표시영역(DA)의 적어도 일부를 커버하는 메쉬 구조를 형성하고, 이를 통하여 공통전압 공급 시 전류 밀도를 낮추고 발열을 억제할 수 있다.
이하에서는 설명의 편의를 위하여, 제3공통전압입력부(13)으로부터 표시영역(DA)을 가로질러 제3분할배선(23)에 전기적으로 연결되는 제1공통전압선(1230)을 제1수직전압선(1231)이라 하고, 제1공통전압입력부(11)로부터 표시영역(DA)을 가로질러 제3분할배선(23)에 전기적으로 연결되는 제1공통전압선(1230)을 제2수직전압선(1232)라 하고, 제2공통전압입력부(12)로부터 표시영역(DA)을 가로질러 제3분할배선(23)에 전기적으로 연결되는 제1공통전압선(1230)을 제3수직전압선(1233)이라 하고, 제1수직전압선(1231) 그룹과 제2수직전압선(1232) 그룹 사이에 배치된 제1공통전압선(1230)을 제4수직전압선(1234)이라 하고, 제1수직전압선(1231) 그룹과 제3수직전압선(1233) 그룹 사이에 배치된 제1공통전압선(1230)을 제5수직전압선(1235)이라 한다.
제4수직전압선(1234) 및 제5수직전압선(1235)은 제1수직전압선(1231), 제2수직전압선(1232) 및 제3수직전압선(1233) 보다 짧은 길이를 가질 수 있다. 예컨대, 제4수직전압선(1234) 및 제5수직전압선(1235)는 표시영역(DA)의 제2에지(E2)와 인접하여 제3분할배선(23)으로부터 표시영역(DA)을 향해 연장되되, 각각의 단부는 표시영역(DA)의 제1에지(E1)보다 표시영역(DA)의 중심부에 가까울 수 있다. 이와 관련하여, 도 6에 도시된 바와 같이, 제4수직전압선(1234) 및 제5수직전압선(1235)의 단부와 데이터입력선(IL)들 사이에 수직연결선들이 배치될 수 있다. 예컨대, 제4수직전압선(1234)와 이에 대응하는 수직연결선(예컨대, CV3)은 일직선 상에 배치되고, 제5수직전압선(1235)와 이에 대응하는 수직연결선(예컨대, CV9)은 일직선 상에 배치될 수 있다. 제4수직전압선(1234)의 단부와 제4수직전압선(1234)와 일직선 상에 배치되는 수직연결선(예컨대, CV3)은 일정 간격으로 이격되고, 제5수직전압선(1235)의 단부와 제5수직전압선(1235)와 일직선 상에 배치되는 수직연결선(예컨대, CV9)은 일정 간격으로 이격될 수 있다.
제2공통전압선(1220)들은 제1방향(예, y방향)에 교차하는 제2방향(예, x방향)을 따라 제1분할배선(21)으로부터 제2분할배선(22)로 연장될 수 있다. 일 실시예에서, 제2공통전압선(1220)은 제1분할배선(21)으로부터 제2방향을 따라 돌출된 제1수평연결부(1221), 제2분할배선(22)로부터 제2방향의 반대방향(예, -x방향)을 따라 돌출된 제2수평연결부(1223) 및 제1수평연결부(1221)과 제2수평연결부(1223)을 연결하는 수평전압선(1222)를 포함할 수 있다. 예컨대, 제1수평연결부(1221) 및 제2수평연결부(1223)은 공통전압분할배선(20)과 동일한 층(예컨대, 제2유기절연층(212, 도 4)) 상에 배치되고, 수평전압선(1222)은 공통전압분할배선(20)과 상이한 층(예컨대, 제1유기절연층(211, 도 4)) 상에 배치될 수 있다. 일 실시예에서, 제1수평연결부(1221)은 제1분할배선(21)과 일체를 이루고, 제2수평연결부(1223)은 제2분할배선(22)과 일체를 이루며, 수평전압선(1222)은 제2유기절연층(212)에 형성된 홀을 통하여 제1수평연결부(1221) 및 제2수평연결부(1223)에 전기적으로 연결될 수 있다.
일 실시예에서, 표시영역(DA)의 제1에지(E1)에 인접한 수평전압선(1222)들은 제1수직전압선(1231)과 전기적으로 연결되는 제1부분(1222a), 제1분할배선(21)과 전기적으로 연결되는 제2부분(1222b) 및 제2분할배선(22)과 전기적으로 연결되는 제3부분(1222c)로 분할될 수 있다. 이와 관련하여, 도 6에 도시된 바와 같이, 제1부분(1222a)와 제2부분(1222b) 사이에 제1 내지 제3수평연결선(CH1-3)이 배치되고, 제1부분(1222a)와 제3부분(1222c) 사이에 제7 내지 제9수평연결선(CH7-9)이 배치되어, 데이터선(DL)과 데이터입력선(IL)을 연결할 수 있다. 수평전압선(1222)의 제1부분(1222a), 제2부분(1222b), 제3부분(1222c)과 수평전압선(1222) 대응하는 수평연결선은 일직선 상에 배치될 수 있으며, 일정 간격으로 상호 이격될 수 있다.
도 6을 참조하면, 데이터선(DL)들은 제1방향(예, y방향)을 따라 표시영역(DA)을 가로지르도록 연장될 수 있다. 표시영역(DA)을 가로지르는 데이터선(DL)들은 도시된 바와 같이, 주변영역(PA)에 배치된 데이터입력선(IL)들에 연결될 수 있다. 이하에서는, 설명의 편의를 위하여, 데이터선(DL)들이 제1 내지 제14데이터선(DL1-DL14)을 포함하는 경우로 설명한다.
주변영역(PA)의 면적이 감소함에 따라, 일 실시예에서, 데이터입력선(IL)은 주변영역(PA)의 일 부분 중 제1공통전압입력부(11)과 제2공통전압입력부(12) 사이의 공간에 배치될 수 있다.
제3공통전압입력부(13)를 지나는 가상의 선(VL)을 중심으로, 좌측에는 제1 내지 제6데이터선(DL1-DL6)이 배치되고, 우측에는 제7 내지 제12데이터선(DL7-DL12)이 배치될 수 있다. 예컨대, 데이터선들은 전술한 가상의 선(VL)의 좌측에 배치된 제1 내지 제6데이터선(DL1-DL6), 우측에 배치된 제7 내지 제12데이터선(DL7-DL12), 및 이들 사이에 배치된 제13 및 제14데이터선(DL13, DL14)을 포함할 수 있다.
제1데이터선(DL1)은 제1수직연결선(CV1)과 제1수평연결선(CH1)을 통해 데이터입력선(IL)에 전기적으로 연결될 수 있다. 제1수직연결선(CV1) 및 제1수평연결선(CH1)은 표시영역(DA)에 위치할 수 있다. 제1수직연결선(CV1)은 제1공통전압선(1230)과 동일한 층(예컨대, 제2유기절연층(212, 도 4 참조)) 상에 배치될 수 있다. 제1수직연결선(CV1)은 데이터입력선(IL)과 상이한 층 상에 배치될 수 있으며, 제1수직연결선(CV1)과 데이터입력선(IL) 사이에 개재된 적어도 하나의 절연층을 관통하는 콘택홀을 통해 접속될 수 있다.
제1수평연결선(CH1)은 제2공통전압선(1220)과 동일한 층(예컨대, 제1유기절연층(211, 도 4 참조)) 상에 배치될 수 있다. 제1수직연결선(CV1)과 제1수평연결선(CH1)은 서로 상이한 층 상에 배치되며, 제1수직연결선(CV1)과 제1수평연결선(CH1) 사이에 개재된 적어도 하나의 절연층을 관통하는 콘택홀을 통해 접속될 수 있다.
제1수평연결선(CH1)은 제1데이터선(DL1)과 서로 상이한 층 상에 배치될 수 있으며, 제1수평연결선(CH1)과 제1데이터선(DL1) 사이에 개재되는 적어도 하나의 절연층을 관통하는 콘택홀을 통해 접속될 수 있다.
제2데이터선(DL2)은 제2수직연결선(CV2)와 제2수평연결선(CH2)를 통해 데이터입력선(IL)에 전기적으로 연결될 수 있다. 제2수직연결선(CV2)와 제2수평연결선(CH2)은 각각 앞서 설명한 제1수직연결선(CV1)과 제1수평연결선(CH1)과 동일한 층 상에 배치되며, 동일한 접속 구조를 가질 수 있다.
제3데이터선(DL3)은 제3수직연결선(CV3)와 제3수평연결선(CH3)을 통해 데이터입력선(IL)에 전기적으로 연결될 수 있다. 제3수직연결선(CV3)과 제3수평연결선(CH3)는 각각 앞서 설명한 제1수직연결선(CV1)과 제1수평연결선(CH1)과 동일한 층 상에 배치되며, 동일한 접속 구조를 가질 수 있다.
제1 내지 제3수평연결선(CH1-CH3) 각각의 길이는 서로 다를 수 있고, 제1 내지 제3수직연결선(CV1-CV3) 각각의 길이는 서로 다를 수 있다. 예컨대, 제1수평연결선(CH1), 제2수평연결선(CH2), 및 제3수평연결선(CH3)의 순서로 길이가 증가할 수 있고, 제1수직연결선(CV1), 제2수직연결선(CV2), 및 제3수직연결선(CV3)의 순서로 길이가 증가할 수 있다.
상술한 바와 같이, 제1 내지 제3 수평연결선(CH1-CH3)은 분할되어 이격된 수평전압선(1222) 사이에 배치될 수 있다. 예컨대, 제1 내지 제3 수평연결선(CH1-CH3)은 수평전압선(1222)의 제1부분(1222a)와 제2부분(1222b) 사이에 배치될 수 있다. 제1 내지 제3 수평연결선(CH1-CH3) 각각과 이에 대응하는 수평전압선(1222)의 제1 내지 제3부분(1222a, 1222b, 1222c)은 제2방향(예, x방향)을 따라 연장된 일직선 상에 배치될 수 있으며, 상호 이격될 수 있다.
상술한 바와 같이, 제1 내지 제3 수직연결선(CV1-CV3)은 제4수직전압선(1234)들 각각과 제1방향(예, y방향)을 따라 연장된 일직선 상에 배치될 수 있으며, 상호 이격될 수 있다.
전술한 제1 내지 제6데이터선(DL1-DL6)들의 구조는 제7 내지 제9데이터선(DL7-DL9)들 및 그 주변의 구조와 실질적으로 동일할 수 있다. 일부 실시예로서, 도 5 및 도 6에 도시된 바와 같이, 제1 내지 제3수직연결선(CV1-CV3) 및 제7 내지 제9수직연결선(CV7-CV9)는 제3공통전압입력부(13)를 지나 제1방향으로 연장된 가상의 선(VL)을 중심으로 대칭일 수 있다. 유사하게, 제1 내지 제3수평연결선(CH1-CH1) 및 제7 내지 제9수평연결선(CH7-CH9)도 가상의 선(VL)을 중심으로 대칭일 수 있다.
이와 같이, 제1공통전압선(1230) 및 제2공통전압선(1220)이 구성하는 메쉬 구조의 일부를 전기적으로 분리하여, 표시영역(DA)의 외측에 위치하는 데이터선(DL)들과 데이터입력선(IL)들을 연결하기 위한 연결선들로 이용할 수 있다. 따라서, 주변영역(PA)의 면적을 감소시키며, 공통전압 공급 시 전류 밀도를 낮추어 발열을 억제할 수 있다.
도 7은 본 발명의 일 실시예에 따라 도 5의 Ⅰ 영역을 확대하여 도시한 확대 평면도이고, 도 8는 도 5의 Ⅱ-Ⅱ' 선을 따라 개략적으로 도시한 단면도이고, 도 9는 도 5의 Ⅲ-Ⅲ' 선을 따라 개략적으로 도시한 단면도이다.
도 7은 주변영역(PA)에 표시영역(DA)의 제3에지(E3)를 따라 배치된 공통전압공급선(10, 도 1 참조)의 바디부(14)로부터 표시영역(DA)의 일부를 확대하여 도시한 것으로, 도시의 편의를 위하여 공통전압공급선(10), 공통전압분할배선(20, 도 1 참조) 및 제2공통전압선(1220)을 구성하는 금속층들 중 일부만을 도시하였다. 예컨대, 도 7은 제1분할배선(21), 제2공통전압선(1220), 공통전압공급선(10)의 바디부(14)를 구성하는 복수의 금속배선들 중 제1분할배선(21)과 동일한 층에 배치되는 제3금속배선(1140, 도 9 참조)과, 바디부(14)와 제1분할배선(21)을 커버하는 금속패턴(1150)을 도시하고 있다.
제1방향(예, y방향)을 따라 연장된 바디부(14)와 표시영역(DA)의 제3에지(E3) 사이의 영역에 공통전압분할배선(20)의 제1분할배선(21)이 배치될 수 있다. 바디부(14)와 제1분할배선(21) 사이에는 복수의 유기층들의 일부를 제거하여 형성된 밸리부(V)가 배치될 수 있다. 밸리부(V)는 표시영역(DA)의 적어도 일부분을 연속하여 둘러싸도록 배치되어, 기판(100)의 외측으로부터 표시영역(DA)으로 수분이 유기층을 통하여 침투하는 것을 차단하거나 감소시킬 수 있다. 밸리부(V)를 사이에 두고 바디부(14)와 제1분할배선(21)이 이격되어 배치됨으로써, 제1분할배선(21)을 통하여 표시영역(DA)에 배치되는 공통전압선(1200, 도 1 참조)들에 공통전압을 전달할 수 있다.
제1분할배선(21)으로부터 제2방향(예, x방향)을 따라 제2공통전압선(1220)이 표시영역(DA)을 향하여 연장될 수 있다. 제2공통전압선(1220)은 제1수평연결부(1221) 및 수평전압선(1222)를 포함할 수 있다. 제1수평연결부(1221)는 제1분할배선(21)으로부터 제2방향을 향하여 돌출된 부분으로, 제1분할배선(21)과 일체로 형성될 수 있다. 제1수평연결부(1221)과 수평전압선(1222)는 서로 상이한 층에 배치될 수 있으며, 제1수평연결부(1221)과 수평전압선(1222) 사이에 개재된 적어도 하나의 절연층(예컨대, 제2유기절연층(212, 도 9 참조))을 관통하는 제1컨택홀(CNT1)을 통하여 전기적으로 연결될 수 있다. 상술한 바와 같이, 수평전압선(1222)은 표시영역(DA)의 제4에지(E4, 도 5 참조)에 인접하여, 제2분할배선(22, 도 5 참조)으로부터 제2방향의 반대 방향(예, -x 방향)으로 돌출된 제2수평연결부(1223, 도 5 참조)와 전기적으로 연결될 수 있다.
바디부(14)와 제1분할배선(21) 상에 바디부(14)와 제1분할배선(21)을 커버하는 금속패턴(1150)이 배치될 수 있다. 예컨대, 기판(100)에 수직한 방향에서 바라볼 때, 금속패턴(1150)은 바디부(14)와 제1분할배선(21)과 중첩할 수 있다. 금속패턴(1150)의 내측 끝단(1150E)은 제1분할배선(21)보다 표시영역(DA)의 제3에지(E3)에 가깝게 위치할 수 있다.
금속패턴(1150)과 바디부(14) 사이에는 바디부(14)의 경계를 커버하는 적어도 하나의 유기절연층(예컨대, 제3유기절연층(213, 도 9 참조))이 배치될 수 있다. 금속패턴(1150)은 상기 적어도 하나의 유기절연층의 끝단(OE)보다 외측으로 확장되어(또는 연장되어), 바디부(14)와 전기적으로 접속할 수 있다.
금속패턴(1150)과 제1분할배선(21) 사이에는 적어도 하나의 유기절연층(예컨대, 제3유기절연층(213, 도 8 참조))이 개재되고, 적어도 하나의 유기절연층을 관통하는 개구부(213OP2)를 통하여 금속패턴(1150)과 제1분할배선(21)이 면 접촉을 할 수 있다. 따라서, 금속패턴(1150)은 바디부(14)과 제1분할배선(21)을 전기적으로 연결하여, 제1공통전압입력부(11, 도 1 참조) 및 제3공통전압입력부(13, 도 1 참조)으로부터 거리에 따라 공통전압분할배선(20, 도 1 참조)에 인가되는 전압 또는 전류가 변화하는 것을 방지하거나 감소시킬 수 있다.
일 실시예에서, 금속패턴(1150)은 도 7에 도시된 바와 같이 복수의 패턴홀(1150H)들을 포함할 수 있다. 패턴홀(1150H)들은 밸리부(V)를 사이에 두고 밸리부(V) 양 측에 배치될 수 있다. 패턴홀(1150H)들은 금속패턴(1150) 하부에 위치하는 유기절연층들의 아웃 개싱 통로로 기능할 수 있다.
도 7은 표시영역(DA)의 제3에지(E3)측에 인접한 바디부(14) 및 제1분할배선(21)을 중심으로 설명하였으나, 동일하거나 유사한 구조가 표시영역(DA)의 제2에지(E2, 도 1 참조)측에 인접한 바디부(14) 및 제3분할배선(23, 도 1 참조) 및 표시영역(DA)의 제4에지(E4, 도 1 참조) 측에 인접한 바디부(14) 및 제2분할배선(22, 도 1 참조)의 구조에 적용될 수 있다. 예컨대, 바디부(14)와 제2분할배선(22) 사이에 밸리부(V)가 배치되고, 금속패턴(1150)이 바디부(14)와 제2분할배선(22)을 커버할 수 있다. 마찬가지로, 바디부(14)와 제3분할배선(23) 사이에 밸리부(V)가 배치되고, 금속패턴(1150)이 바디부(14)와 제3분할배선(23)을 커버할 수 있다.
다시 말하면, 밸리부(V)는 바디부(14)와 마찬가지로 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있으며, 밸리부(V)의 내측에 표시영역(DA)의 적어도 일부를 둘러싸도록 제1분할배선(21), 제2분할배선(22) 및 제3분할배선(23)을 포함하는 공통전압분할배선(20, 도 5 참조)이 일체로 구비될 수 있다. 제2분할배선(22)으로부터 제2분할배선(22)으로 제2공통전압선(1220)이 연장될 수 있으며, 제3분할배선(23)으로부터 표시영역(DA)을 향해 제1공통전압선(1230)이 연장될 수 있다.
도 8을 참조하면, 기판(100) 상에 무기절연층(IIL)들이 배치된다. 무기절연층(IIL)들은 표시영역(DA) 및 주변영역(PA)에 일체로 구비될 수 있다. 무기절연층(IIL)들은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209) 및 제3층간절연층(210)을 포함할 수 있으며, 이 중 일부가 생략되거나 추가될 수 있다.
무기절연층(IIL)들 상에 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)이 배치될 수 있다. 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)은 표시영역(DA)으로부터 주변영역(PA)의 일부까지 연장될 수 있다. 일 실시예에서, 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)의 단부 중 표시영역(DA)의 제2에지(E2)로부터 가장 멀리 위치한 단부를 유기절연층의 끝단(OE)이라 할 때, 유기절연층의 끝단(OE)은 바디부(14)와 중첩할 수 있다.
제1유기절연층(211)을 관통하는 제1개구(211OP1), 제2유기절연층(212)을 관통하는 제2개구(212OP1), 제3유기절연층(213)을 관통하는 제3개구(213OP1) 및 뱅크층(215)을 관통하는 제4개구(215OP1)는 중첩하여 밸리부(V)를 형성할 수 있다. 밸리부(V)는 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)을 분리하여, 기판(100)의 외측으로부터 수분이 유기층을 통하여 표시영역(DA)으로 침투하는 경로를 차단하거나 감소시킬 수 있다.
바디부(14)의 외측 경계와 중첩하여, 제1댐(DAM1)이 배치될 수 있다.제1댐(DAM1)은 제1-1유기패턴(2110), 제1-2유기패턴(2120), 제1-3유기패턴(2130) 및 제1-4유기패턴(2140)을 포함할 수 있다. 일 실시예에서, 제1-1유기패턴(2110), 제1-2유기패턴(2120), 제1-3유기패턴(2130) 및 제1-4유기패턴(2140) 중 일부는 생략될 수 있다. 일 실시예에서, 제1-1유기패턴(2110)은 제1유기절연층(211)과 동일한 물질을 포함하고, 제1-2유기패턴(2120)은 제2유기절연층(212)과 동일한 물질을 포함하고, 제1-3유기패턴(2130)은 뱅크층(215)과 동일한 물질을 포함하고, 제1-4유기패턴(2140)은 스페이서(217, 도 4 참조)와 동일한 물질을 포함할 수 있다.
바디부(14) 상에 제2댐(DAM2)가 제1댐(DAM1)과 이격되어 배치될 수 있다. 제2댐(DAM2)은 제2-1유기패턴(2220), 제2-2유기패턴(2230), 및 제2-3유기패턴(2240)을 포함할 수 있다. 일 실시예에서, 제2-1유기패턴(2220), 제2-2유기패턴(2230), 및 제2-3유기패턴(2240) 중 일부는 생략될 수 있다. 일 실시예에서, 제2-1유기패턴(2220)은 제2유기절연층(212)과 동일한 물질을 포함하고, 제2-2유기패턴(2230)은 뱅크층(215)과 동일한 물질을 포함하고, 제2-3유기패턴(2240)은 스페이서(217)과 동일한 물질을 포함할 수 있다.
일 실시예에서, 바디부(14) 상에 서브댐이 제2댐(DAM2)과 이격되어 배치될 수 있다. 이와 관련하여, 도 8 및 도 9는 제1서브댐(SDAM1) 및 제2서브댐(SDAM2)이 바디부(14) 상에 배치된 것을 도시한다. 제1서브댐(SDAM1)은 제3-1유기패턴(2330) 및 제3-2유기패턴(2340)을 포함하고, 제2서브댐(SDAM2)은 제4-1유기패턴(2430) 및 제4-2유기패턴(2440)을 포함할 수 있다. 일 실시예에서, 제3-1유기패턴(2330) 및 제3-2유기패턴(2340) 중 적어도 어느 하나는 생략될 수 있다. 마찬가지로, 일 실시예에서, 제4-1유기패턴(2430) 및 제4-2유기패턴(2440) 중 적어도 어느 하나는 생략될 수 있다. 일 실시예에서, 제3-1유기패턴(2330) 및 제4-1유기패턴(2430)은 뱅크층(215)과 동일한 물질을 포함하고, 제3-2유기패턴(2340) 및 제4-2유기패턴(2440)은 스페이서(217)과 동일한 물질을 포함할 수 있다.
제1댐(DAM1), 제2댐(DAM2), 제1서브댐(SDAM1) 및 제2서브댐(SDAM2)은 봉지층(300)의 유기봉지층(320)을 제어하기 위한 구성일 수 있다. 예컨대, 유기봉지층(320)은 제1댐(DAM1)의 상면에 도달하지 않아, 제1댐(DAM1)의 상면에서 제1무기봉지층(310)과 제2무기봉지층(330)이 직접 접촉할 수 있다. 따라서, 기판(100)의 외측으로부터 수분이 유기봉지층(320)을 통하여 표시영역(DA)으로 침투하는 경로를 차단하거나 감소시킬 수 있다.
공통전압공급선(10, 도 5 참조)의 바디부(14)는 무기절연층(IIL)들 상에 배치될 수 있다. 상술한 바와 같이, 바디부(14)는 밸리부(V)를 사이에 두고 표시영역(DA)의 제2에지(E2)와 이격되어 배치될 수 있다. 바디부(14)는 제1금속배선(1110), 제2금속배선(1130) 및 제3금속배선(1140)을 포함할 수 있다. 제1금속배선(1110)은 노드연결라인(166, 도 4 참조)과 동일한 층(예컨대, 제3층간절연층(210)) 상에 배치될 수 있으며, 제1금속배선(1110)은 노드연결라인(166)과 동일한 물질을 포함할 수 있다.
제2금속배선(1130)은 제1금속배선(1110)과 중첩하여 배치되며, 제2금속배선(1130)의 일 측 경계(1130E)는 수평전압선(1222)과 동일한 층(예컨대, 제1유기절연층(211)) 상에 배치될 수 있다. 제2금속배선(1130)은 수평전압선(1222)와 동일한 물질을 포함할 수 있다.
제3금속배선(1140)은 제1금속배선(1110) 및 제2금속배선(1130)과 중첩하여 배치되며, 제3금속배선(1140)의 일 측 경계(1140E)는 제1공통전압선(1230) 및 데이터선(DL)과 동일한 층(예컨대, 제2유기절연층(212)) 상에 배치될 수 있다. 제3금속배선(1140)은 제1공통전압선(1230) 및 데이터선(DL)과 동일한 물질을 포함할 수 있다.
제1금속배선(1110)의 일 측 경계(1110E)는 제1유기절연층(211)에 의하여 커버될 수 있다. 마찬가지로, 제2금속배선(1130)의 일 측 경계(1130E)는 제2유기절연층(212)에 의하여 커버될 수 있으며, 제3금속배선(1140)의 일 측 경계(1140E)는 제3유기절연층(213)에 의하여 커버될 수 있다.
밸리부(V)는 제1금속배선(1110)의 일 측 경계(1110E), 제2금속배선(1130)의 일 측 경계(1130E), 및 제3금속배선(1140)의 일 측 경계(1140E)보다 표시영역(DA)에 가깝게 배치될 수 있다. 다시 말해, 제1금속배선(1110), 제2금속배선(1130), 및 제3금속배선(1140)은 밸리부(V)의 외측에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치되되, 밸리부(V)와 중첩하지 않을 수 있다.
기판(100)의 상면으로부터 수직인 방향에서 바라볼 때, 밸리부(V)의 내측으로, 제3분할배선(23)이 배치될 수 있다. 예컨대, 제3분할배선(23)은 밸리부(V)보다 표시영역(DA)의 제2에지(E2)에 가깝게 배치될 수 있다. 제3분할배선(23)은 표시영역(DA)의 제2에지(E2)를 따라, 제2방향(예, x방향)으로 연장될 수 있다.
제3분할배선(23)은 제2유기절연층(212) 상에 배치될 수 있다. 다시 말해, 제3분할배선(23)은 제1공통전압선(1230) 및 데이터선(DL)과 동일한 층 상에 배치될 수 있으며, 제1공통전압선(1230) 및 데이터선(DL)과 동일한 물질을 포함할 수도 있다.
제3분할배선(23)을 덮도록 배치되는 제3유기절연층(213)은 제3분할배선(23)과 중첩하는 개구부(213OP2)를 구비할 수 있다. 제3유기절연층(213)의 개구부(213OP2)는 제3분할배선(23)의 상면을 노출하며, 개구부(213OP2)를 통하여 금속패턴(1150)과 제3분할배선(23)이 접촉영역(CNT2)을 형성할 수 있다. 접촉영역(CNT2)을 통하여, 금속패턴(1150)과 제3분할배선(23)은 면접촉을 할 수 있으며, 제3분할배선(23)의 위치에 따른 전압 강하를 방지하거나 감소시킬 수 있다.
제3분할배선(23)으로부터 표시영역(DA)을 향하여 제1공통전압선(1230)이 연장될 수 있다. 제1공통전압선(1230)은 제2유기절연층(212) 상에 배치될 수 있으며, 일 실시예에서 제1공통전압선(1230)은 제3분할배선(23)과 동일 물질을 포함할 수 있다. 다른 일 실시예에서, 제1공통전압선(1230)은 제3분할배선(23)과 일체로 형성될 수 있다.
바디부(14) 및 제3유기절연층(213) 상에 금속패턴(1150)이 배치될 수 있다. 예컨대, 금속패턴(1150)은 바디부(14)의 제3금속배선(1140)과 접하고, 제3유기절연층(213)의 개구부(213OP2)를 통하여 제3분할배선(23)의 상면과 접할 수 있다. 즉, 금속패턴(1150)은 밸리부(V)로 인해 분리된 공통전압공급선(10, 도 5)과 제3분할배선(23)을 전기적으로 연결할 수 있다.
상술한 바와 같이, 금속패턴(1150)은 패턴홀(1150H)을 구비할 수 있다. 패턴홀(1150H)은 밸리부(V)를 사이에 두고 제3유기절연층(213) 상에 배치될 수 있다. 금속패턴(1150)을 관통하는 패턴홀(1150H)을 통하여 금속패턴(1150) 하부에 위치하는 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)로부터 발생하는 가스를 배출할 수 있다.
금속패턴(1150) 상에 뱅크층(215)이 배치될 수 있다. 뱅크층(215)은 밸리부(V)를 사이에 두고, 파티션부(215W)을 형성할 수 있다. 뱅크층(215)의 파티션부(215W)은 금속패턴(1150)의 패턴홀(1150H) 상에 배치되며, 금속패턴(1150)의 상면의 일부를 노출할 수 있다.
뱅크층(215) 상에 대향전극(223)이 배치될 수 있다. 대향전극(223)은 표시영역(DA)으로부터 유기절연층의 끝단(OE)까지 연장될 수 있다. 뱅크층(215)의 파티션(215W) 사이의 영역 및 밸리부(V)에서 금속패턴(1150)과 대향전극(223)이 접할 수 있다. 따라서, 금속패턴(1150)을 통하여, 공통전압공급선(10)의 바디부(14)로부터 공통전압이 대향전극(223)으로 인가될 수 있다.
대향전극(223) 상에 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층 및 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 8은 봉지층(300)이 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는 것을 도시하고 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 기판(100) 전면을 커버할 수 있다. 제1무기봉지층(310)과 제2무기봉지층(330) 사이에 개재되는 유기봉지층(320)은 표시영역(DA)로부터 제1댐(DAM1) 또는 제2댐(DAM2)까지 연장될 수 있다. 상술한 바와 같이 제1댐(DAM1), 제2댐(DAM2), 제1서브댐(SDAM1), 및 제2서브댐(SDAM2)은 유기봉지층(320)의 흐름을 제어할 수 있다.
도 9는 도 8과 유사하나, 공통전압공급선(10, 도 5 참조)의 바디부(14)와 제1분할배선(21) 사이에 제1구동회로(41)가 배치되며, 제1분할배선(21)이 제2공통전압선(1220)과 연결되는 점에서 차이가 있다. 이하 중복되는 구성요소에 대한 설명을 생략하고, 이러한 차이점을 중심으로 설명한다.
도 9를 참조하면, 기판(100) 상에 무기절연층(IIL) 및 제1구동회로(41)가 배치될 수 있다. 제1구동회로(41)는 주변영역(PA)에 배치되며, 표시영역(DA)의 제3에지(E3)를 따라 제1방향(예, y방향)으로 연장될 수 있다. 일 실시예에서, 제1구동회로(41)는 스캔 구동회로 및 신호배선들을 포함할 수 있으며, 스캔 구동회로와 신호배선들은 밸리부(V)를 사이에 두고 이격되어 배치될 수 있다. 바디부(14)의 제1금속배선(1110), 제2금속배선(1130) 및 제3금속배선(1140)은 제1구동회로(41)와 비중첩하므로, 제1구동회로(41)와 단락되어 불량이 발생할 확률을 감소시킬 수 있다.
기판(100)의 상면으로부터 수직인 방향에서 바라볼 때, 밸리부(V)의 내측으로, 제1분할배선(21)이 배치될 수 있다. 예컨대, 제1분할배선(21)은 밸리부(V)보다 표시영역(DA)의 제3에지(E3)에 가깝게 배치될 수 있다. 제1분할배선(21)은 표시영역(DA)의 제3에지(E3)를 따라, 제1방향(예, y방향)으로 연장될 수 있다.
제1분할배선(21)은 제2유기절연층(212) 상에 배치될 수 있다. 다시 말해, 제1분할배선(21)은 제1공통전압선(1230) 및 데이터선(DL)과 동일한 층 상에 배치될 수 있으며, 제1공통전압선(1230) 및 데이터선(DL)과 동일한 물질을 포함할 수도 있다.
제1분할배선(21)으로부터 표시영역(DA)을 향하여 제2공통전압선(1220)이 연장될 수 있다. 제2공통전압선(1220)은 제1수평연결부(1221), 제2수평연결부(1223, 도 5 참조) 및 수평전압선(1222)를 포함할 수 있다.
제1수평연결부(1221)은 제1분할배선(21)로부터 제2방향(예, x 방향)으로 돌출된 부분으로, 일 실시예에서, 제1수평연결부(1221)과 제1분할배선(21)은 동일한 층 상에 배치될 수 있다. 제1수평연결부(1221) 및 제1분할배선(21)은 동일한 물질을 포함할 수 있으며, 일체(一體)로 구비될 수도 있다.
제1수평연결부(1221)는 제2유기절연층(212)을 관통하는 제1컨택홀(CNT1)을 통하여, 수평전압선(1222)과 전기적으로 연결될 수 있다. 일 실시예에서, 수평전압선(1222)은 제2금속배선(1130)과 동일한 층 상에 배치될 수 있다. 다시 말해, 수평전압선(1222)는 제1유기절연층(211) 상에 배치될 수 있으며, 수평전압선(1222)는 제1유기절연층(211)과 동일한 물질을 포함할 수도 있다.
제1분할배선(21)을 덮도록 배치되는 제3유기절연층(213)은 제1분할배선(21)과 중첩하는 개구부(213OP2)를 구비할 수 있다. 제3유기절연층(213)의 개구부(213OP2)는 제1분할배선(21)의 상면을 노출하며, 개구부(213OP2)를 통하여 금속패턴(1150)과 제1분할배선(21)이 접촉영역(CNT2)을 형성할 수 있다. 접촉영역(CNT2)를 통하여 금속패턴(1150)과 제1분할배선(21)은 면접촉을 할 수 있으며, 제1분할배선(21)의 위치에 따른 전압 강하를 방지하거나 감소시킬 수 있다.
도 10은 본 발명의 다른 일 실시예에 따라 도 5의 Ⅰ 영역을 확대하여 도시한 확대 평면도이고, 도 11는 도 5의 Ⅱ-Ⅱ' 선을 따라 개략적으로 도시한 단면도이며, 도 12는 도 5의 Ⅲ-Ⅲ' 선을 따라 개략적으로 도시한 단면도이다.
도 10 내지 도 12는 도 7 내지 도 9와 유사하나, 제1분할배선(21) 및 제3분할배선(23)의 상면을 노출하는 제3유기절연층(213)의 개구부(213OP2)를 포함하지 않는 점에서 차이가 있다.
도 10은 도 7과 같이, 주변영역(PA)에 표시영역(DA)의 제3에지(E3)를 따라 배치된 공통전압공급선(10, 도 1 참조)의 바디부(14)로부터 표시영역(DA)의 일부를 확대하여 도시한 것으로, 도시의 편의를 위하여 공통전압공급선(10), 공통전압분할배선(20, 도 1 참조) 및 제2공통전압선(1220)을 구성하는 금속층들 중 일부만을 도시하고 있다. 예컨대, 도 10은 제1분할배선(21), 제2공통전압선(1220), 공통전압공급선(10)의 바디부(14)를 구성하는 복수의 금속배선들 중 제1분할배선(21)과 동일한 층에 배치되는 제3금속배선(1140, 도 12 참조)과, 바디부(14)와 제1분할배선(21)을 커버하는 금속패턴(1150)을 도시하고 있다.
제1방향(예, y방향)을 따라 연장된 바디부(14)와 표시영역(DA)의 제3에지(E3) 사이의 영역에 공통전압분할배선(20)의 제1분할배선(21)이 배치될 수 있다. 바디부(14)와 제1분할배선(21) 사이에는 복수의 유기층들의 일부를 제거하여 형성된 밸리부(V)가 배치될 수 있다. 밸리부(V)는 표시영역(DA)의 적어도 일부분을 연속하여 둘러싸도록 배치되어, 기판(100)의 외측으로부터 표시영역(DA)으로 수분이 유기층을 통하여 침투하는 것을 차단하거나 감소시킬 수 있다.
제1분할배선(21)으로부터 제2방향(예, x방향)을 따라 제2공통전압선(1220)이 표시영역(DA)을 향하여 연장될 수 있다. 제2공통전압선(1220)은 제1수평연결부(1221) 및 수평전압선(1222)를 포함할 수 있다. 제1수평연결부(1221)는 제1분할배선(21)으로부터 제2방향을 향하여 돌출된 부분으로, 제1분할배선(21)과 일체로 형성될 수 있다. 제1수평연결부(1221)과 수평전압선(1222)는 서로 상이한 층에 배치될 수 있으며, 제1수평연결부(1221)과 수평전압선(1222) 사이에 개재된 적어도 하나의 절연층(예컨대, 제2유기절연층(212, 도 12 참조))을 관통하는 제1컨택홀(CNT1)을 통하여 전기적으로 연결될 수 있다. 상술한 바와 같이, 수평전압선(1222)은 표시영역(DA)의 제4에지(E4, 도 5 참조)에 인접하여, 제2분할배선(22, 도 5 참조)으로부터 제2방향의 반대 방향(예, -x 방향)으로 돌출된 제2수평연결부(1223, 도 5 참조)와 전기적으로 연결될 수 있다.
바디부(14)와 제1분할배선(21) 상에 바디부(14)와 제1분할배선(21)을 커버하는 금속패턴(1150)이 배치될 수 있다. 예컨대, 기판(100)에 수직한 방향에서 바라볼 때, 금속패턴(1150)은 바디부(14)와 제1분할배선(21)과 중첩할 수 있다. 금속패턴(1150)의 내측 끝단(1150E)은 제1분할배선(21)보다 표시영역(DA)의 제3에지(E3)에 가깝게 위치할 수 있다.
금속패턴(1150)과 바디부(14) 사이에는 바디부(14)의 경계를 커버하는 적어도 하나의 유기절연층(예컨대, 제3유기절연층(213, 도 9 참조))이 배치될 수 있다. 금속패턴(1150)은 상기 적어도 하나의 유기절연층의 끝단(OE)보다 외측으로 확장되어(또는 연장되어), 바디부(14)와 전기적으로 접속할 수 있다.
금속패턴(1150)과 제1분할배선(21) 사이에는 적어도 하나의 유기절연층(예컨대, 제3유기절연층(213, 도 8 참조))이 개재된다. 제1분할배선(21)은 도 5에 도시된 바와 같이, 제1공통전압입력부(11, 도 5 참조)로부터 분기되어 연장되어, 공통전압공급선(10, 도 5 참조)의 바디부(14)와 동일하게 공통전압을 인가받는다. 공통전압공급선(10)의 바디부(14)가 제2공통전압선(1220)과 직접 연결될 경우, 밸리부(V)로 인하여 주변 구성요소들과 단락 또는 간섭될 수 있으나, 본 발명의 실시예들에서는 제1분할배선(21)과 제2공통전압선(1220)이 전기적으로 연결되어 불량 발생 가능성을 감소시킬 수 있다.
일 실시예에서, 금속패턴(1150)은 도 7에 도시된 바와 같이 복수의 패턴홀(1150H)들을 포함할 수 있다. 패턴홀(1150H)들은 밸리부(V)를 사이에 두고 밸리부(V) 양 측에 배치될 수 있다. 패턴홀(1150H)들은 금속패턴(1150) 하부에 위치하는 유기절연층들의 아웃 개싱 통로로 기능할 수 있다.
도 10은 표시영역(DA)의 제3에지(E3)측에 인접한 바디부(14) 및 제1분할배선(21)을 중심으로 설명하였으나, 동일하거나 유사한 구조가 표시영역(DA)의 제2에지(E2, 도 1 참조)측에 인접한 바디부(14) 및 제3분할배선(23, 도 1 참조) 및 표시영역(DA)의 제4에지(E4, 도 1 참조) 측에 인접한 바디부(14) 및 제2분할배선(22, 도 1 참조)의 구조에 적용될 수 있다. 예컨대, 바디부(14)와 제2분할배선(22) 사이에 밸리부(V)가 배치되고, 금속패턴(1150)이 바디부(14)와 제2분할배선(22)을 커버할 수 있다. 마찬가지로, 바디부(14)와 제3분할배선(23) 사이에 밸리부(V)가 배치되고, 금속패턴(1150)이 바디부(14)와 제3분할배선(23)을 커버할 수 있다.
다시 말하면, 밸리부(V)는 바디부(14)와 마찬가지로 표시영역(DA)의 적어도 일부를 둘러싸도록 배치될 수 있으며, 밸리부(V)의 내측에 표시영역(DA)의 적어도 일부를 둘러싸도록 제1분할배선(21), 제2분할배선(22) 및 제3분할배선(23)을 포함하는 공통전압분할배선(20, 도 5 참조)이 일체로 구비될 수 있다. 제2분할배선(22)으로부터 제2분할배선(22)으로 제2공통전압선(1220)이 연장될 수 있으며, 제3분할배선(23)으로부터 표시영역(DA)을 향해 제1공통전압선(1230)이 연장될 수 있다.
도 11을 참조하면, 기판(100) 상에 무기절연층(IIL)들이 배치된다. 무기절연층(IIL)들은 표시영역(DA) 및 주변영역(PA)에 일체로 구비될 수 있다. 무기절연층(IIL)들은 버퍼층(201), 제1게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제2게이트절연층(209) 및 제3층간절연층(210)을 포함할 수 있으며, 이 중 일부가 생략되거나 추가될 수 있다.
무기절연층(IIL)들 상에 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)이 배치될 수 있다. 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)은 표시영역(DA)으로부터 주변영역(PA)의 일부까지 연장될 수 있다. 일 실시예에서, 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)의 단부 중 표시영역(DA)의 제2에지(E2)로부터 가장 멀리 위치한 단부를 유기절연층의 끝단(OE)이라 할 때, 유기절연층의 끝단(OE)은 바디부(14)와 중첩할 수 있다.
제1유기절연층(211)을 관통하는 제1개구(211OP1), 제2유기절연층(212)을 관통하는 제2개구(212OP1), 제3유기절연층(213)을 관통하는 제3개구(213OP1) 및 뱅크층(215)을 관통하는 제4개구(215OP1)는 중첩하여 밸리부(V)를 형성할 수 있다. 밸리부(V)는 제1유기절연층(211), 제2유기절연층(212), 제3유기절연층(213) 및 뱅크층(215)을 분리하여, 기판(100)의 외측으로부터 수분이 유기층을 통하여 표시영역(DA)으로 침투하는 경로를 차단하거나 감소시킬 수 있다.
바디부(14)의 외측 경계와 중첩하여, 제1댐(DAM1)이 배치될 수 있다. 바디부(14) 상에 제2댐(DAM2) 및 서브댐들 상호 이격되어 배치될 수 있다. 이와 관련하여, 도 11 및 도 12는 제1서브댐(SDAM1) 및 제2서브댐(SDAM2)이 바디부(14) 상에 배치된 것을 도시한다. 제1댐(DAM1), 제2댐(DAM2), 제1서브댐(SDAM1) 및 제2서브댐(SDAM2)은 봉지층(300)의 유기봉지층(320)을 제어하기 위한 구성일 수 있다. 예컨대, 유기봉지층(320)은 제1댐(DAM1)의 상면에 도달하지 않아, 제1댐(DAM1)의 상면에서 제1무기봉지층(310)과 제2무기봉지층(330)이 직접 접촉할 수 있다. 따라서, 기판(100)의 외측으로부터 수분이 유기봉지층(320)을 통하여 표시영역(DA)으로 침투하는 경로를 차단하거나 감소시킬 수 있다.
공통전압공급선(10, 도 5 참조)의 바디부(14)는 무기절연층(IIL)들 상에 배치될 수 있다. 상술한 바와 같이, 바디부(14)는 밸리부(V)를 사이에 두고 표시영역(DA)의 제2에지(E2)와 이격되어 배치될 수 있다. 바디부(14)는 제1금속배선(1110), 제2금속배선(1130) 및 제3금속배선(1140)을 포함할 수 있다. 제1금속배선(1110)은 노드연결라인(166, 도 4 참조)과 동일한 층(예컨대, 제3층간절연층(210)) 상에 배치될 수 있으며, 제1금속배선(1110)은 노드연결라인(166)과 동일한 물질을 포함할 수 있다.
제2금속배선(1130)은 제1금속배선(1110)과 중첩하여 배치되며, 제2금속배선(1130)의 일 측 경계(1130E)는 수평전압선(1222)과 동일한 층(예컨대, 제1유기절연층(211)) 상에 배치될 수 있다. 제2금속배선(1130)은 수평전압선(1222)와 동일한 물질을 포함할 수 있다.
제3금속배선(1140)은 제1금속배선(1110) 및 제2금속배선(1130)과 중첩하여 배치되며, 제3금속배선(1140)의 일 측 경계(1140E)는 제1공통전압선(1230) 및 데이터선(DL)과 동일한 층(예컨대, 제2유기절연층(212)) 상에 배치될 수 있다. 제3금속배선(1140)은 제1공통전압선(1230) 및 데이터선(DL)과 동일한 물질을 포함할 수 있다.
제1금속배선(1110)의 일 측 경계(1110E)는 제1유기절연층(211)에 의하여 커버될 수 있다. 마찬가지로, 제2금속배선(1130)의 일 측 경계(1130E)는 제2유기절연층(212)에 의하여 커버될 수 있으며, 제3금속배선(1140)의 일 측 경계(1140E)는 제3유기절연층(213)에 의하여 커버될 수 있다.
밸리부(V)는 제1금속배선(1110)의 일 측 경계(1110E), 제2금속배선(1130)의 일 측 경계(1130E), 및 제3금속배선(1140)의 일 측 경계(1140E)보다 표시영역(DA)에 가깝게 배치될 수 있다. 다시 말해, 제1금속배선(1110), 제2금속배선(1130), 및 제3금속배선(1140)은 밸리부(V)의 외측에서 표시영역(DA)의 적어도 일부를 둘러싸도록 배치되되, 밸리부(V)와 중첩하지 않을 수 있다.
기판(100)의 상면으로부터 수직인 방향에서 바라볼 때, 밸리부(V)의 내측으로, 제3분할배선(23)이 배치될 수 있다. 예컨대, 제3분할배선(23)은 밸리부(V)보다 표시영역(DA)의 제2에지(E2)에 가깝게 배치될 수 있다. 제3분할배선(23)은 표시영역(DA)의 제2에지(E2)를 따라, 제2방향(예, x방향)으로 연장될 수 있다.
제3분할배선(23) 상에 제3유기절연층(213)이 배치될 수 있다. 제3유기절연층(213)은 제3분할배선(23)을 커버할 수 있다. 따라서, 제3분할배선(23)은 제1분할배선(21) 및 제2분할배선(22)를 통하여, 표시 패널(1)의 하부에 위치한 제1공통전압입력부(11)로부터 공통전압을 인가 받을 수 있다.
제3분할배선(23)으로부터 표시영역(DA)을 향하여 제1공통전압선(1230)이 연장될 수 있다. 제1공통전압선(1230)은 제2유기절연층(212) 상에 배치될 수 있으며, 일 실시예에서 제1공통전압선(1230)은 제3분할배선(23)과 동일 물질을 포함할 수 있다. 다른 일 실시예에서, 제1공통전압선(1230)은 제3분할배선(23)과 일체로 형성될 수 있다.
바디부(14) 및 제3유기절연층(213) 상에 금속패턴(1150)이 배치되고, 금속패턴(1150) 상에 뱅크층(215)이 배치될 수 있다. 뱅크층(215)은 밸리부(V)를 사이에 두고, 파티션(215W)을 형성할 수 있다. 뱅크층(215)의 파티션(215W)은 금속패턴(1150)의 패턴홀(1150H) 상에 배치되며, 금속패턴(1150)의 상면의 일부를 노출할 수 있다.
뱅크층(215) 상에 대향전극(223)이 배치될 수 있다. 대향전극(223)은 표시영역(DA)으로부터 유기절연층의 끝단(OE)까지 연장될 수 있다. 뱅크층(215)의 파티션(215W) 사이의 영역 및 밸리부(V)에서 금속패턴(1150)과 대향전극(223)이 접할 수 있다. 따라서, 금속패턴(1150)을 통하여, 공통전압공급선(10)의 바디부(14)로부터 공통전압이 대향전극(223)으로 인가될 수 있다.
대향전극(223) 상에 봉지층(300)이 배치될 수 있다. 봉지층(300)은 적어도 하나의 무기봉지층 및 유기봉지층을 포함할 수 있다. 이와 관련하여, 도 8은 봉지층(300)이 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함하는 것을 도시하고 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 기판(100) 전면을 커버할 수 있다. 제1무기봉지층(310)과 제2무기봉지층(330) 사이에 개재되는 유기봉지층(320)은 표시영역(DA)로부터 제1댐(DAM1) 또는 제2댐(DAM2)까지 연장될 수 있다. 상술한 바와 같이 제1댐(DAM1), 제2댐(DAM2), 제1서브댐(SDAM1), 및 제2서브댐(SDAM2)은 유기봉지층(320)의 흐름을 제어할 수 있다.
도 12는 도 11과 유사하나, 공통전압공급선(10, 도 5 참조)의 바디부(14)와 제1분할배선(21) 사이에 제1구동회로(41)가 배치되며, 제1분할배선(21)이 제2공통전압선(1220)과 연결되는 점에서 차이가 있다. 이하 중복되는 구성요소에 대한 설명을 생략하고, 이러한 차이점을 중심으로 설명한다.
도 12를 참조하면, 기판(100) 상에 무기절연층(IIL) 및 제1구동회로(41)가 배치될 수 있다. 제1구동회로(41)는 주변영역(PA)에 배치되며, 표시영역(DA)의 제3에지(E3)를 따라 제1방향(예, y방향)으로 연장될 수 있다. 일 실시예에서, 제1구동회로(41)는 스캔 구동회로 및 신호배선들을 포함할 수 있으며, 스캔 구동회로와 신호배선들은 밸리부(V)를 사이에 두고 이격되어 배치될 수 있다. 바디부(14)의 제1금속배선(1110), 제2금속배선(1130) 및 제3금속배선(1140)은 제1구동회로(41)와 비중첩하므로, 제1구동회로(41)와 단락되어 불량이 발생할 확률을 감소시킬 수 있다.
기판(100)의 상면으로부터 수직인 방향에서 바라볼 때, 밸리부(V)의 내측으로, 제1분할배선(21)이 배치될 수 있다. 예컨대, 제1분할배선(21)은 밸리부(V)보다 표시영역(DA)의 제3에지(E3)에 가깝게 배치될 수 있다. 제1분할배선(21)은 표시영역(DA)의 제3에지(E3)를 따라, 제1방향(예, y방향)으로 연장될 수 있다.
제1분할배선(21)은 제2유기절연층(212) 상에 배치될 수 있다. 다시 말해, 제1분할배선(21)은 제1공통전압선(1230) 및 데이터선(DL)과 동일한 층 상에 배치될 수 있으며, 제1공통전압선(1230) 및 데이터선(DL)과 동일한 물질을 포함할 수도 있다.
제1분할배선(21)으로부터 표시영역(DA)을 향하여 제2공통전압선(1220)이 연장될 수 있다. 제2공통전압선(1220)은 제1수평연결부(1221), 제2수평연결부(1223, 도 5 참조) 및 수평전압선(1222)를 포함할 수 있다.
제1수평연결부(1221)은 제1분할배선(21)로부터 제2방향(예, x 방향)으로 돌출된 부분으로, 일 실시예에서, 제1수평연결부(1221)과 제1분할배선(21)은 동일한 층 상에 배치될 수 있다. 제1수평연결부(1221) 및 제1분할배선(21)은 동일한 물질을 포함할 수 있으며, 일체(一體)로 구비될 수도 있다.
제1수평연결부(1221)는 제2유기절연층(212)을 관통하는 제1컨택홀(CNT1)을 통하여, 수평전압선(1222)과 전기적으로 연결될 수 있다. 일 실시예에서, 수평전압선(1222)은 제2금속배선(1130)과 동일한 층 상에 배치될 수 있다. 다시 말해, 수평전압선(1222)는 제1유기절연층(211) 상에 배치될 수 있으며, 수평전압선(1222)는 제1유기절연층(211)과 동일한 물질을 포함할 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 패널
10: 공통전압공급선
11: 제1공통전압입력부
12: 제2공통전압입력부
13: 제3공통전압입력부
14: 바디부
20: 공통전압분할배선
21: 제1분할배선
22: 제2분할배선
23: 제3분할배선
30: 구동전압공급선
DA: 표시영역
PA: 주변영역
MR: 메인영역
SR: 서브영역
DL: 데이터선
IL: 데이터입력선
1150: 금속패턴
1200: 공통전압선

Claims (20)

  1. 표시영역 및 상기 표시영역의 외측에 위치하는 주변영역을 포함하는, 기판;
    상기 표시영역의 제1에지와 인접한 상기 주변영역에 배치되는 제1공통전압입력부, 제2공통전압입력부 및 상기 제1공통전압입력부와 상기 제2공통전압입력부를 연결하는 바디부를 포함하는, 공통전압공급선;
    상기 제1공통전압입력부로부터 분기하는 제1분할배선 및 상기 제2공통전압입력부로부터 분기하는 제2분할배선, 및 상기 제1분할배선과 상기 제2분할배선을 연결하는 제3분할배선을 포함하는, 공통전압분할배선;
    상기 표시영역을 가로지르도록 제1방향을 따라 연장되고, 상기 제3분할배선과 연결되는, 제1공통전압선; 및
    상기 표시영역을 가로지르도록 상기 제1방향과 교차하는 제2방향을 따라 연장되고, 상기 제1분할배선 또는 상기 제2분할배선과 연결되는, 제2공통전압선;을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 표시영역으로부터 상기 주변영역으로 연장되고, 상기 공통전압분할배선을 덮는, 제1유기층;을 더 포함하고,
    상기 제1유기층은 상기 바디부와 상기 공통전압분할배선 사이에 배치되는 제1개구를 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 바디부는 상기 제1개구와 이격되어 배치되는, 표시 장치.
  4. 제2항에 있어서,
    상기 표시영역에 배치되고, 화소전극, 발광층 및 대향전극을 포함하는, 발광다이오드; 및
    상기 주변영역에 배치되고, 상기 바디부와 상기 대향전극을 전기적으로 연결하는, 금속패턴;을 더 포함하는, 표시 장치.
  5. 제4항에 있어서,
    상기 금속패턴은 상기 제1유기층 상에 배치되고,
    상기 제1유기층은 상기 공통전압분할배선의 상면을 노출하는 제2개구를 포함하고, 상기 금속패턴과 상기 공통전압분할배선은 상기 제2개구에서 직접 접하는, 표시 장치.
  6. 제4항에 있어서,
    상기 대향전극의 경계는 상기 제1유기층의 경계와 중첩하거나, 인접하여 배치되는, 표시 장치.
  7. 제4항에 있어서,
    상기 금속패턴과 상기 대향전극 사이에 개재되는 제2유기층;을 더 포함하고,
    상기 제2유기층은 상기 제1유기층의 상기 제1개구와 중첩하는 제2개구를 구비하고,
    상기 대향전극은 상기 제2개구에서 상기 금속패턴과 접촉하는, 표시 장치.
  8. 제4항에 있어서,
    상기 화소전극과 상기 금속패턴은 동일한 층에 배치되는, 표시 장치.
  9. 제4항에 있어서,
    상기 금속패턴은 복수의 관통홀을 구비하는, 표시 장치.
  10. 제1항에 있어서,
    상기 공통전압분할배선과 상기 제1공통전압선은 동일한 층에 배치되는, 표시 장치.
  11. 제1항에 있어서,
    상기 바디부는 상기 주변영역에 배치되는 제1금속배선;
    상기 제1금속배선 상에 배치되는 제2금속배선; 및
    상기 제2금속배선 상에 배치되는 제3금속배선을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 공통전압분할배선은 상기 제3금속배선과 동일한 층에 배치되는, 표시 장치.
  13. 제11항에 있어서,
    상기 제2공통전압선은,
    상기 제1분할배선으로부터 상기 제2방향으로 돌출된 제1수평연결부;
    상기 제2분할배선으로부터 상기 제2방향의 반대방향으로 돌출된 제2수평연결부; 및
    상기 제1수평연결부 및 상기 제2수평연결부 사이에 배치되는, 수평전압선;을 포함하는, 표시 장치.
  14. 제13항에 있어서,
    상기 제1수평연결부 및 상기 제2수평연결부는 상기 공통전압분할배선과 동일한 층에 배치되고,
    상기 수평전압선은 상기 공통전압분할배선과 상이한 층에 배치되는, 표시 장치.
  15. 제1항에 있어서,
    상기 바디부와 상기 제1분할배선 사이에 배치되는, 제1구동회로;를 더 포함하는, 표시 장치.
  16. 제1항에 있어서,
    상기 바디부와 상기 제2분할배선 사이에 배치되는, 제2구동회로;를 더 포함하는, 표시 장치.
  17. 제1항에 있어서,
    상기 공통전압공급선은 상기 제1공통전압입력부와 상기 제2공통전압입력부 사이에 배치되는 제3공통전압입력부를 더 포함하고,
    상기 제1공통전압선의 일부는 상기 제3공통전압입력부로부터 상기 제3분할배선으로 연장되는, 표시 장치.
  18. 제17항에 있어서,
    상기 제3공통전압입력부를 지나는 가상의 선을 중심으로 일 측에 배치되는 제1데이터선;
    상기 주변영역에 배치되는, 제1데이터입력선; 및
    상기 표시영역에 배치되며, 상기 제1데이터입력선과 상기 제1데이터선을 연결하는, 제1연결선;을 포함하는 표시 장치.
  19. 제18항에 있어서,
    상기 제1연결선은 상기 제1방향으로 연장된 수직연결선; 및
    상기 수직연결선과 교차하는 수평연결선;을 포함하고,
    상기 제1공통전압선과 상기 수직연결선은 동일한 층에 배치되는, 표시 장치.
  20. 제19항에 있어서,
    상기 제2공통전압선은 상기 표시영역에 상기 제2방향을 따라 배치되는 수평전압선을 포함하고,
    상기 수평연결선과 상기 수평전압선은 동일한 층에 배치되는, 표시 장치.
KR1020220004300A 2022-01-11 2022-01-11 표시 장치 KR20230108806A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220004300A KR20230108806A (ko) 2022-01-11 2022-01-11 표시 장치
US18/046,420 US20230225161A1 (en) 2022-01-11 2022-10-13 Display apparatus
CN202310038343.6A CN116437752A (zh) 2022-01-11 2023-01-10 显示装置
EP23150838.3A EP4210457A1 (en) 2022-01-11 2023-01-10 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220004300A KR20230108806A (ko) 2022-01-11 2022-01-11 표시 장치

Publications (1)

Publication Number Publication Date
KR20230108806A true KR20230108806A (ko) 2023-07-19

Family

ID=84901416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220004300A KR20230108806A (ko) 2022-01-11 2022-01-11 표시 장치

Country Status (4)

Country Link
US (1) US20230225161A1 (ko)
EP (1) EP4210457A1 (ko)
KR (1) KR20230108806A (ko)
CN (1) CN116437752A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552972B1 (ko) * 2003-10-09 2006-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100729078B1 (ko) * 2005-10-21 2007-06-14 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
CN113437232B (zh) * 2020-03-23 2024-04-23 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
EP4210457A1 (en) 2023-07-12
US20230225161A1 (en) 2023-07-13
CN116437752A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
KR102593534B1 (ko) 디스플레이 장치
KR102595916B1 (ko) 표시장치
KR20230104562A (ko) 표시 장치
KR102599507B1 (ko) 디스플레이 장치
EP3706107A1 (en) Display panel
US11393893B2 (en) Display device
KR20210130331A (ko) 표시장치
KR20210027688A (ko) 표시 장치
KR102519399B1 (ko) 표시 장치
US20230413620A1 (en) Display apparatus
KR20220097678A (ko) 디스플레이 장치
KR20210157512A (ko) 디스플레이 장치
KR20210134171A (ko) 화소 및 이를 구비하는 유기발광 디스플레이 장치
KR20210156923A (ko) 디스플레이 장치
KR20210041163A (ko) 표시장치
KR20230108806A (ko) 표시 장치
KR20210155444A (ko) 디스플레이 장치
KR102531674B1 (ko) 표시 패널
KR20220004858A (ko) 화소 및 이를 구비하는 디스플레이 장치
KR20230026594A (ko) 표시 장치
JP7454723B2 (ja) 重畳した画素駆動部を含む表示装置
CN217562573U (zh) 显示装置
KR20240044581A (ko) 디스플레이 장치
KR20240003402A (ko) 표시장치
KR20230041916A (ko) 디스플레이 장치