KR20230107445A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230107445A
KR20230107445A KR1020220002891A KR20220002891A KR20230107445A KR 20230107445 A KR20230107445 A KR 20230107445A KR 1020220002891 A KR1020220002891 A KR 1020220002891A KR 20220002891 A KR20220002891 A KR 20220002891A KR 20230107445 A KR20230107445 A KR 20230107445A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting elements
layer
base layer
pixel
Prior art date
Application number
KR1020220002891A
Other languages
English (en)
Inventor
이현섭
이강영
장문원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220002891A priority Critical patent/KR20230107445A/ko
Priority to US18/076,493 priority patent/US20230223423A1/en
Priority to CN202310013330.3A priority patent/CN116419636A/zh
Publication of KR20230107445A publication Critical patent/KR20230107445A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 그 제조 방법이 제공된다. 표시 장치는 서로 다른 직경을 갖는 제1 영역 및 제2 영역을 포함하는 발광 소자들, 및 상기 발광 소자들의 상기 제1 영역을 둘러싸며 상기 발광 소자들의 상기 제1 영역과 접촉하는 베이스층을 포함하며, 상기 발광 소자들의 상기 제2 영역은 상기 베이스층의 제1 면으로부터 돌출된다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조됨에 따라, 표시 장치에 대한 연구 개발이 지속적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 고해상도의 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 서로 다른 직경을 갖는 제1 영역 및 제2 영역을 포함하는 발광 소자들, 및 상기 발광 소자들의 상기 제1 영역을 둘러싸며 상기 발광 소자들의 상기 제1 영역과 접촉하는 베이스층을 포함하며, 상기 발광 소자들의 상기 제2 영역은 상기 베이스층의 제1 면으로부터 돌출된다.
상기 발광 소자들의 상기 제1 영역의 직경은 상기 발광 소자들의 상기 제2 영역의 직경보다 클 수 있다.
상기 발광 소자들은 각각 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 표시 장치는 상기 발광 소자들의 상기 제1 영역 상에 배치된 제1 전극을 더 포함할 수 있다.
상기 베이스층은 상기 발광 소자들의 상기 제1 영역의 단부를 노출하는 개구부를 포함할 수 있다.
상기 제1 전극은 상기 베이스층의 상기 개구부를 통해 상기 발광 소자들의 상기 제1 영역의 단부와 접할 수 있다.
상기 제1 전극은 상기 베이스층의 제2 면 상에 직접 배치될 수 있다.
상기 발광 소자들의 상기 제2 영역 상에 배치된 제2 전극을 더 포함할 수 있다.
상기 제2 전극은 상기 베이스층의 상기 제1 면 상에 직접 배치될 수 있다.
상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께보다 두꺼울 수 있다.
상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께와 동일할 수 있다.
상기 발광 소자들은, 제1 색을 방출하는 제1 발광 소자, 제2 색을 방출하는 제2 발광 소자, 및 제3 색을 방출하는 제3 발광 소자를 포함할 수 있다.
상기 표시 장치는 상기 발광 소자들 상에 배치된 컬러 변환층을 더 포함할 수 있다.
상기 표시 장치는 상기 컬러 변환층 상에 배치된 컬러 필터층을 더 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 서로 다른 직경을 갖는 제1 영역 및 제2 영역을 포함하는 발광 소자들을 준비하는 단계, 웨이퍼에 상기 발광 소자들의 상기 제2 영역을 고정하는 단계, 상기 웨이퍼로부터 돌출된 상기 발광 소자들의 상기 제1 영역 상에 베이스층을 형성하는 단계, 및 상기 베이스층과 상기 발광 소자들의 상기 제2 영역을 상기 웨이퍼로부터 분리하는 단계를 포함한다.
상기 발광 소자들의 상기 제1 영역의 직경은 상기 발광 소자들의 상기 제2 영역의 직경보다 클 수 있다.
상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께보다 두꺼울 수 있다.
상기 표시 장치의 제조 방법은 상기 베이스층을 식각하여 상기 발광 소자들의 상기 제1 영역의 단부를 노출하는 개구부를 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 베이스층의 상기 개구부에 의해 노출된 상기 발광 소자들의 상기 제1 영역의 단부 상에 제1 전극을 형성하는 단계를 더 포함할 수 있다.
상기 표시 장치의 제조 방법은 상기 웨이퍼로부터 분리되어 노출된 상기 발광 소자들의 상기 제2 영역 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예에 의하면, 서로 다른 직경을 갖는 제1 영역과 제2 영역을 포함하는 발광 소자들을 웨이퍼에 집적시킨 후 베이스층에 전사하여 고해상도 표시 장치를 구현할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 3은 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 4는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 6은 일 실시예에 따른 화소를 나타내는 회로도이다.
도 7 내지 도 10은 일 실시예에 따른 화소들의 단면도들이다.
도 11은 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 12 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자에 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, "연결" 또는 "접속"이라 함은 물리적 및/또는 전기적인 연결 또는 접속을 포괄적으로 의미할 수 있다. 또한, 이는 직접적 또는 간접적인 연결 또는 접속과 일체형 또는 비일체형 연결 또는 접속을 포괄적으로 의미할 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 일 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 2는 일 실시예에 따른 발광 소자를 나타내는 단면도이다. 도 3은 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 4는 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 1 내지 도 4를 참조하면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및/또는 제2 반도체층(13)을 포함할 수 있다.
발광 소자(LD)는 제1 단부(EP1)와 제2 단부(EP2)를 가질 수 있다. 발광 소자(LD)의 제1 단부(EP1)에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치될 수 있다. 발광 소자(LD)의 제2 단부(EP2)에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다. 예를 들어, 발광 소자(LD)의 제1 단부(EP1)에는 제1 반도체층(11)이 배치되고, 발광 소자(LD)의 제2 단부(EP2)에는 제2 반도체층(13)이 배치될 수 있다.
발광 소자(LD)는 나노미터 스케일 내지 마이크로미터 스케일(nanometer scale to micrometer scale) 정도로 작은 크기를 가질 수 있다. 일 예로, 발광 소자(LD)는 각각 나노미터 스케일 내지 마이크로미터 스케일 범위의 직경(또는, 폭) 및/또는 길이를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 제한되는 것은 아니며, 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 발광 소자(LD)의 크기는 다양하게 변경될 수 있다.
제1 반도체층(11)은 제1 도전형의 반도체층일 수 있다. 예를 들어, 제1 반도체층(11)은 p형 반도체층을 포함할 수 있다. 일 예로, 제1 반도체층(11)은 In-AlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제1 도전형 도펀트가 도핑된 p형 반도체층을 포함할 수 있다. 다만, 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질이 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 활성층(12)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(multi quantum well, MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 활성층(12)은 GaN, InGaN, InAlGaN, AlGaN, 또는 AlN 등을 포함할 수 있으며, 이외에도 다양한 물질이 활성층(12)을 구성할 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압을 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 제2 반도체층(13)은 n형 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, 또는 AlN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제2 도전형 도펀트가 도핑된 n형 반도체층을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이외에도 다양한 물질로 제2 반도체층(13)을 구성할 수 있다.
발광 소자(LD)의 표면 상에는 절연막(14)이 제공될 수 있다. 절연막(14)은 제1 반도체층(11), 활성층(12), 및/또는 제2 반도체층(13)의 표면 상에 직접 배치될 수 있다. 절연막(14)은 서로 다른 극성을 가지는 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)을 노출할 수 있다. 실시예에 따라, 절연막(14)은 발광 소자(LD)의 제1 및 제2 단부들(EP1, EP2)에 인접한 제1 반도체층(11) 및/또는 제2 반도체층(13)의 측부를 노출할 수 있다.
절연막(14)은 활성층(12)이 제1 및 제2 반도체층들(11, 13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(14)은 발광 소자들(LD)의 표면 결함을 최소화하여 발광 소자들(LD)의 수명 및 발광 효율을 향상시킬 수 있다.
절연막(14)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 예를 들어, 절연막(14)은 이중층으로 구성되며, 상기 이중층을 구성하는 각 층은 서로 상이한 물질을 포함할 수 있다. 일 예로, 절연막(14)은 알루미늄 산화물(AlOx)과 실리콘 산화물(SiOx)로 구성된 이중층으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 절연막(14)은 생략될 수도 있다.
발광 소자들(LD)은 영역에 따라 서로 다른 직경을 가질 수 있다. 일 예로, 발광 소자들(LD)은 제1 단부(EP1)와 제2 단부(EP2)의 직경이 서로 다를 수 있다. 발광 소자들(LD)은 제1 단부(EP1)의 직경이 제2 단부(EP2)의 직경보다 큰 원기둥 형상을 가질 수 있다. 일 예로, 도 1 및 도 2에 도시된 바와 같이 발광 소자들(LD)의 직경은 제1 단부(EP1)에서 제2 단부(EP2)로 갈수록 점진적으로 작아질 수 있다. 또는 도 3 및 도 4에 도시된 바와 같이, 발광 소자들(LD)은 제1 직경을 갖는 원기둥과 상기 제1 직경보다 작은 제2 직경을 갖는 원기둥이 결합된 형상을 가질 수 있다. 다만, 발광 소자들(LD)의 형상이 도 1 내지 도 4에 도시된 형상에 제한되는 것은 아니며, 영역에 따라 서로 다른 직경을 갖는 범위에서 다양하게 변경될 수 있다.
상술한 바와 같이, 발광 소자들(LD)이 영역에 따라 서로 다른 직경을 가질 경우, 특정 직경을 갖는 발광 소자들(LD)의 일 영역을 웨이퍼 등에 조립 또는 고정한 후 베이스층으로 전사할 수 있다. 이에 대한 상세한 설명은 도 12 내지 도 16을 참조하여 후술하기로 한다.
상술한 발광 소자(LD)를 포함한 발광 장치는 표시 장치를 비롯하여 광원을 필요로 하는 다양한 종류의 장치에서 이용될 수 있다. 예를 들어, 표시 패널의 각 화소 내에 발광 소자들(LD)을 배치하고, 발광 소자들(LD)을 각 화소의 광원으로 이용할 수 있다. 다만, 발광 소자(LD)의 적용 분야가 상술한 예에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)는 조명 장치 등과 같이 광원을 필요로 하는 다른 종류의 장치에도 이용될 수 있다.
도 5는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 5에서는 도 1 내지 도 4의 실시예들에서 설명한 발광 소자(LD)를 광원으로서 이용할 수 있는 전자 장치의 일 예로서, 표시 장치, 특히 표시 장치에 구비되는 표시 패널(PNL)을 도시하기로 한다.
설명의 편의를 위해 도 5에서는 표시 영역(DA)을 중심으로 표시 패널(PNL)의 구조를 간략하게 도시하기로 한다. 다만, 실시예에 따라 도시되지 않은 적어도 하나의 구동 회로부(일 예로, 스캔 구동부 및 데이터 구동부 중 적어도 하나), 배선들 및/또는 패드들이 표시 패널(PNL)에 더 배치될 수 있다.
도 5를 참조하면, 표시 패널(PNL) 및 이를 형성하기 위한 기판(SUB)은 영상을 표시하기 위한 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상이 표시되는 화면을 구성할 수 있고, 비표시 영역(NDA)은 표시 영역(DA)을 제외한 나머지 영역일 수 있다.
기판(SUB)은 각 화소(PXL)의 화소 회로(도 6 등의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다.
표시 영역(DA)에는 화소 유닛(PXU)이 배치될 수 있다. 화소 유닛(PXU)은 제1 화소(PXL1), 제2 화소(PXL2) 및/또는 제3 화소(PXL3)를 포함할 수 있다. 이하에서는, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3) 중 적어도 하나의 화소를 임의로 지칭하거나 두 종류 이상의 화소들을 포괄적으로 지칭할 때, "화소(PXL)" 또는 "화소들(PXL)"이라 하기로 한다.
화소들(PXL)은 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 규칙적으로 배열될 수 있다. 다만, 화소들(PXL)의 배열 구조가 이에 한정되지는 않으며, 화소들(PXL)은 다양한 구조 및/또는 방식으로 표시 영역(DA)에 배열될 수 있다.
실시예에 따라, 표시 영역(DA)에는 서로 다른 색의 광을 방출하는 두 종류 이상의 화소들(PXL)이 배치될 수 있다. 일 예로, 표시 영역(DA)에는 제1 색의 광을 방출하는 제1 화소들(PXL1), 제2 색의 광을 방출하는 제2 화소들(PXL2), 및 제3 색의 광을 방출하는 제3 화소들(PXL3)이 배열될 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 소정 색의 광을 방출하는 화소일 수 있다. 실시예에 따라, 제1 화소(PXL1)는 적색의 광을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 광을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 광을 방출하는 청색 화소일 수 있으나, 이에 한정되지는 않는다.
일 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 서로 동일한 색의 광을 방출하는 발광 소자들을 구비하되, 각각의 발광 소자 상에 배치된 서로 다른 색상의 컬러 변환층 및/또는 컬러 필터층을 포함함으로써, 각각 제1 색, 제2 색, 및 제3 색의 광을 방출할 수 있다. 다른 실시예에서, 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 각각 제1 색의 발광 소자, 제2 색의 발광 소자, 및 제3 색의 발광 소자를 광원으로 구비함으로써, 각각 제1 색, 제2 색, 및 제3 색의 광을 방출할 수도 있다. 다만, 각각의 화소 유닛(PXU)을 구성하는 화소들(PXL)의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다. 즉, 각각의 화소(PXL)가 방출하는 광의 색은 다양하게 변경될 수 있다.
화소(PXL)는 소정의 제어 신호(일 예로, 주사 신호 및 데이터 신호) 및/또는 소정의 전원(일 예로, 제1 전원 및 제2 전원)에 의해 구동되는 적어도 하나의 광원을 포함할 수 있다. 일 실시예에서, 상기 광원은 도 1 내지 도 4의 실시예들 중 어느 하나의 실시예에 의한 적어도 하나의 발광 소자(LD), 일 예로, 나노미터 스케일 내지 마이크로미터 스케일 정도로 작은 크기를 가지는 초소형 기둥형 발광 소자들(LD)을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 이외에도 다양한 종류의 발광 소자(LD)가 화소(PXL)의 광원으로 이용될 수 있다.
일 실시예에서, 각각의 화소(PXL)는 능동형 화소로 구성될 수 있다. 다만, 표시 장치에 적용될 수 있는 화소들(PXL)의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다. 예를 들어, 각각의 화소(PXL)는 다양한 구조 및/또는 구동 방식이 수동형 또는 능동형 발광 표시 장치의 화소로 구성될 수 있다.
도 6은 일 실시예에 따른 화소를 나타내는 회로도이다.
실시예에 따라, 도 6에 도시된 화소(PXL)는 도 5의 표시 패널(PNL)에 구비된 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3) 중 어느 하나일 수 있다. 제1 화소(PXL1), 제2 화소(PXL2) 및 제3 화소(PXL3)는 실질적으로 서로 동일 또는 유사한 구조를 가질 수 있다.
도 6을 참조하면, 화소(PXL)는 데이터 신호에 대응하는 휘도의 광을 생성하는 발광 유닛(EMU)(또는 발광부)을 포함할 수 있다. 또한, 화소(PXL)는 발광 유닛(EMU)을 구동하기 위한 화소 회로(PXC)를 선택적으로 더 포함할 수 있다.
실시예에 따라, 발광 유닛(EMU)은 제1 구동 전원(VDD)에 접속하여 제1 구동 전원(VDD)의 전압이 인가되는 제1 전원 라인(PL1)과 제2 구동 전원(VSS)에 접속하여 제2 구동 전원(VSS)의 전압이 인가되는 제2 전원 라인(PL2) 사이에 병렬 연결된 복수의 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 발광 유닛(EMU)은, 화소 회로(PXC) 및 제1 전원 라인(PL1)을 경유하여 제1 구동 전원(VDD)에 접속된 제1 전극(ET1), 제2 전원 라인(PL2)을 통해 제2 구동 전원(VSS)에 연결된 제2 전극(ET2), 상기 제1 및 제2 전극들(ET1, ET2) 사이에 서로 동일한 방향으로 병렬 연결되는 복수의 발광 소자들(LD)을 포함할 수 있다. 실시예에 있어서, 제1 전극(ET1)은 애노드(anode)일 수 있고, 제2 전극(ET2)은 캐소드(cathode)일 수 있다.
발광 유닛(EMU)에 포함된 발광 소자들(LD) 각각은, 제1 전극(ET1)을 통하여 제1 구동 전원(VDD)에 연결된 일 단부 및 제2 전극(ET2)을 통하여 제2 구동 전원(VSS)에 연결된 타 단부를 포함할 수 있다. 제1 구동 전원(VDD)과 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 구동 전원(VDD)은 고전위 전원으로 설정되고, 제2 구동 전원(VSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 구동 전원들(VDD, VSS)의 전위차는 화소(PXL)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.
상술한 바와 같이, 서로 상이한 전원의 전압이 공급되는 제1 전극(ET1)과 제2 전극(ET2) 사이에 동일한 방향(일 예로, 순 방향)으로 병렬 연결된 각각의 발광 소자(LD)는 각각의 유효 광원을 구성할 수 있다.
발광 유닛(EMU)의 발광 소자들(LD)은 해당 화소 회로(PXC)를 통해 공급되는 구동 전류에 대응하는 휘도로 발광할 수 있다. 예를 들어, 각각의 프레임 기간 동안 화소 회로(PXC)는 해당 프레임 데이터의 계조 값에 대응하는 구동 전류를 발광 유닛(EMU)으로 공급할 수 있다. 발광 유닛(EMU)으로 공급되는 구동 전류는 발광 소자들(LD) 각각으로 나뉘어 흐를 수 있다. 이에 따라, 각각의 발광 소자(LD)가 그에 흐르는 전류에 상응하는 휘도로 발광하면서, 발광 유닛(EMU)이 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
상술한 실시예에서는, 발광 소자들(LD)의 양 단부가 제1 및 제2 구동 전원들(VDD, VSS)의 사이에 동일한 방향으로 연결된 실시예에 대하여 설명하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은, 각각의 유효 광원을 구성하는 발광 소자들(LD) 외에 적어도 하나의 비유효 광원, 일 예로 역방향 발광 소자(LDr)를 더 포함할 수 있다. 이러한 역방향 발광 소자(LDr)는 유효 광원들을 구성하는 발광 소자들(LD)과 함께 제1 및 제2 전극들(ET1, ET2)의 사이에 병렬로 연결되되, 발광 소자들(LD)과는 반대 방향으로 상기 제1 및 제2 전극들(ET1, ET2)의 사이에 연결될 수 있다. 이러한 역방향 발광 소자(LDr)는, 제1 및 제2 전극들(ET1, ET2) 사이에 소정의 구동 전압(일 예로, 순방향의 구동 전압)이 인가되더라도 비활성된 상태를 유지하게 되고, 이에 따라 역방향 발광 소자(LDr)에는 실질적으로 전류가 흐르지 않게 된다.
화소 회로(PXC)는 화소(PXL)의 스캔 라인(Si) 및 데이터 라인(Dj)에 접속될 수 있다. 또한, 화소 회로(PXC)는 화소(PXL)의 제어 라인(CLi) 및 센싱 라인(SENj)에 접속될 수 있다. 일 예로, 화소(PXL)가 표시 영역(DA)의 i번째 행 및 j번째 열에 배치되는 경우, 상기 화소(PXL)의 화소 회로(PXC)는 표시 영역(DA)의 i번째 스캔 라인(Si), j번째 데이터 라인(Dj), i번째 제어 라인(CLi), 및 j번째 센싱 라인(SENj)에 접속될 수 있다.
화소 회로(PXC)는 제1 내지 제3 트랜지스터들(T1, T2, T3)과 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1)는 발광 유닛(EMU)으로 인가되는 구동 전류를 제어하기 위한 구동 트랜지스터로써, 제1 구동 전원(VDD)과 발광 유닛(EMU) 사이에 연결될 수 있다. 구체적으로, 제1 트랜지스터(T1)의 제1 단자는 제1 전원 라인(PL1)을 통하여 제1 구동 전원(VDD)에 연결(또는 접속)될 수 있고, 제1 트랜지스터(T1)의 제2 단자는 제2 노드(N2)와 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 따라, 제1 구동 전원(VDD)에서 제2 노드(N2)를 통하여 발광 유닛(EMU)으로 인가되는 구동 전류의 양을 제어할 수 있다. 실시예에 있어서, 제1 트랜지스터(T1)의 제1 단자는 드레인 전극이고, 제1 트랜지스터(T1)의 제2 단자는 소스 전극일 수 있으나, 이에 한정되는 것은 아니다. 실시예에 따라, 제1 단자가 소스 전극일 수 있고 제2 단자가 드레인 전극일 수도 있다.
제2 트랜지스터(T2)는 스캔 신호에 응답하여 화소(PXL)를 선택하고, 화소(PXL)를 활성화하는 스위칭 트랜지스터로써 데이터 라인(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자는 데이터 라인(Dj)에 연결되고, 제2 트랜지스터(T2)의 제2 단자는 제1 노드(N1)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(Si)에 연결될 수 있다. 제2 트랜지스터(T2)의 제1 단자와 제2 단자는 서로 다른 단자로, 예컨대 제1 단자가 드레인 전극이면 제2 단자는 소스 전극일 수 있다.
이와 같은 제2 트랜지스터(T2)는, 스캔 라인(Si)으로부터 게이트-온 전압(일 예로, 하이 레벨 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 제1 노드(N1)는 제2 트랜지스터(T2)의 제2 단자와 제1 트랜지스터(T1)의 게이트 전극이 연결되는 지점으로써, 제2 트랜지스터(T2)는 제1 트랜지스터(T1)의 게이트 전극에 데이터 신호를 전달할 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)를 센싱 라인(SENj)에 연결함으로써, 센싱 라인(SENj)을 통하여 센싱 신호를 획득하고, 센싱 신호를 이용하여 제1 트랜지스터(T1)의 문턱 전압 등을 비롯한 화소(PXL)의 특성을 검출할 수 있다. 화소(PXL)의 특성에 대한 정보는 화소들(PXL) 사이의 특성 편차가 보상될 수 있도록 영상 데이터를 변환하는 데 이용될 수 있다. 제3 트랜지스터(T3)의 제2 단자는 제1 트랜지스터(T1)의 제2 단자에 연결될 수 있고, 제3 트랜지스터(T3)의 제1 단자는 센싱 라인(SENj)에 연결될 수 있으며, 제3 트랜지스터(T3)의 게이트 전극은 제어 라인(CLi)에 연결될 수 있다. 또한, 제3 트랜지스터(T3)의 제1 단자는 초기화 전원에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 노드(N2)를 초기화할 수 있는 초기화 트랜지스터로써, 제어 라인(CLi)으로부터 센싱 제어 신호가 공급될 때 턴-온되어 초기화 전원의 전압을 제2 노드(N2)에 전달할 수 있다. 이에 따라, 제2 노드(N2)에 연결된 스토리지 커패시터(Cst)의 제2 스토리지 전극은 초기화될 수 있다.
스토리지 커패시터(Cst)의 제1 스토리지 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(Cst)의 제2 스토리지 전극은 제2 노드(N2)에 연결될 수 있다. 이러한 스토리지 커패시터(Cst)는 한 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 데이터 전압을 충전한다. 이에 따라, 스토리지 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극의 전압과 제2 노드(N2)의 전압 차이에 해당하는 전압을 저장할 수 있다.
도 6에서는, 발광 유닛(EMU)을 구성하는 발광 소자들(LD)이 모두 병렬로 연결된 실시예를 도시하였으나, 이에 한정되지는 않는다. 실시예에 따라, 발광 유닛(EMU)은 서로 병렬로 연결된 복수의 발광 소자들(LD)을 포함하는 적어도 하나의 직렬단(또는 스테이지)을 포함하도록 구성될 수 있다. 즉, 발광 유닛(EMU)은 직/병렬 혼합 구조로 구성될 수도 있다.
도 7 내지 도 10은 일 실시예에 따른 화소들의 단면도들이다. 도 10은 기판(SUB) 등과 관련하여 도 7의 변형 실시예를 나타낸다.
도 7 내지 도 10을 참조하면, 화소(PXL) 및 이를 구비한 표시 장치는 베이스층(PI), 발광 소자들(LD), 제1 전극(ET1), 및/또는 제2 전극(ET2)을 포함할 수 있다.
베이스층(PI)은 가요성, 내열성, 절연성 등의 물질적 특성이 우수한 폴리이미드(polyimide)로 이루어질 수 있으나, 반드시 이에 제한되는 것은 아니다. 베이스층(PI)은 서로 대향하는 제1 면(S1)과 제2 면(S2)을 포함할 수 있다. 일 예로, 제1 면(S1)은 화소(PXL)로부터 광이 방출되는 표시 패널(PNL)의 표시면(또는, 전면)에 해당할 수 있다.
제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 각각 서로 다른 색의 광을 방출하는 발광 소자들(LD)을 구비할 수 있다. 예를 들어, 제1 화소(PXL1)는 제1 색을 방출하는 제1 발광 소자(LD1)를 포함하고, 제2 화소(PXL2)는 제2 색을 방출하는 제2 발광 소자(LD2)를 포함하고, 제3 화소(PXL3)는 제3 색을 방출하는 제3 발광 소자(LD3)를 포함할 수 있다. 실시예에 따라, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 및 제3 발광 소자(LD3)는 각각 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자일 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 소자들(LD)은 베이스층(PI) 내부에 배치된 제1 영역(A1)과 제1 영역(A1)을 제외한 제2 영역(A2)을 포함할 수 있다. 발광 소자들(LD)의 제1 영역(A1)과 제2 영역(A2)은 서로 다른 직경을 가질 수 있다. 일 예로, 발광 소자들(LD)의 제1 영역(A1)의 직경(D1)은 발광 소자들(LD)의 제2 영역(A2)의 직경(D2)보다 클 수 있다. 도 7은 도 1 및 도 2를 참조하여 설명한 발광 소자들(LD)이 적용된 예를 도시하며, 도 8은 도 3 및 도 4를 참조하여 설명한 발광 소자들(LD)이 적용된 예를 도시한다.
베이스층(PI)은 발광 소자들(LD)의 제1 영역(A1)을 둘러쌀 수 있다. 베이스층(PI)은 발광 소자들(LD)의 제1 영역(A1)의 외면을 직접 둘러쌀 수 있다. 즉, 베이스층(PI)은 발광 소자들(LD)의 제1 영역(A1)과 접촉할 수 있다. 발광 소자들(LD)의 제2 영역(A2)은 베이스층(PI)의 제1 면(S1)으로부터 돌출될 수 있다.
베이스층(PI)의 제2 면(S2)은 발광 소자들(LD)의 제1 영역(A1)의 단부를 노출하는 개구부(OP)를 포함할 수 있다. 베이스층(PI)의 개구부(OP)는 발광 소자들(LD)의 제1 단부(EP1)를 노출할 수 있다.
발광 소자들(LD)의 제1 영역(A1) 상에는 제1 전극(ET1)이 배치될 수 있다. 제1 전극(ET1)은 발광 소자들(LD)의 제1 단부(EP1) 상에 배치될 수 있다. 제1 전극(ET1)은 베이스층(PI)의 제2 면(S2) 상에 배치될 수 있다. 제1 전극(ET1)은 베이스층(PI)의 제2 면(S2) 상에 직접 배치될 수 있다. 제1 전극(ET1)은 베이스층(PI)의 개구부(OP)를 통해 발광 소자들(LD)의 제1 영역(A1)의 단부, 즉 발광 소자들(LD)의 제1 단부(EP1)와 접할 수 있다.
발광 소자들(LD)의 제2 영역(A2) 상에는 제2 전극(ET2)이 배치될 수 있다. 제2 전극(ET2)은 발광 소자들(LD)의 제2 단부(EP2) 상에 배치될 수 있다. 제2 전극(ET2)은 발광 소자들(LD)의 제2 영역(A2)의 단부, 즉 발광 소자들(LD)의 제2 단부(EP2)와 접할 수 있다. 제2 전극(ET2)은 베이스층(PI)의 제1 면(S1) 상에 배치될 수 있다. 제2 전극(ET2)은 베이스층(PI)의 제1 면(S1) 상에 직접 배치될 수 있다.
베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께와 다를 수 있다. 일 예로, 도 7 및 도 8에 도시된 바와 같이 베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께보다 클 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 9에 도시된 바와 같이 베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께와 동일할 수 있다. 여기서 동일은 제조 공차와 측정 오차를 포함하는 범위 내의 실질적 동일을 포함할 수 있다.
베이스층(PI)의 제2 면(S2) 상에는 기판(SUB)이 위치할 수 있다. 기판(SUB)은 각 화소(PXL)의 화소 회로(도 6의 PXC)를 구성하는 트랜지스터들을 비롯한 회로 소자 등을 포함하는 구동 기판일 수 있다.
발광 소자들(LD)과 기판(SUB) 사이에는 연결 전극(CE)이 배치될 수 있다. 발광 소자들(LD)의 제1 단부(EP1)는 기판(SUB) 상에 제공된 연결 전극(CE)과 전기적으로 연결될 수 있다. 예를 들어, 발광 소자들(LD)의 제1 단부(EP1) 상에는 제1 전극(ET1)이 배치되고, 발광 소자들(LD)의 제1 단부(EP1)는 제1 전극(ET1)을 통해 기판(SUB) 상에 제공된 연결 전극(CE)과 전기적으로 연결될 수 있다.
상술한 바와 같이, 발광 소자들(LD)이 영역에 따라 서로 다른 직경을 가질 경우, 특정 직경을 갖는 발광 소자들(LD)의 일 영역을 웨이퍼 등에 조립 또는 고정한 후 가요성을 갖는 베이스층(PI)에 용이하게 전사할 수 있다.
이하, 다른 실시예에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 11은 다른 실시예에 따른 화소를 나타내는 단면도이다.
도 11을 참조하면, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 서로 동일한 색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)은 제3 색, 일 예로 청색의 광을 방출하는 발광 소자들(LD)을 포함할 수 있다. 이러한 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 중 적어도 일부의 화소들(PXL) 상에 컬러 변환층(CCL)이 배치됨으로써 풀-컬러의 영상을 표시할 수 있다.
베이스층(PI) 상에는 격벽(WL), 컬러 변환층(CCL), 광학층(OPL), 및/또는 컬러 필터층(CFL)이 배치될 수 있다.
격벽(WL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 사이 또는 경계에 배치되며, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)과 각각 중첩하는 개구부를 포함할 수 있다. 격벽(WL)의 개구부는 컬러 변환층(CCL)이 제공될 수 있는 공간을 제공할 수 있다.
격벽(WL)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 격벽(WL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
실시예에 따라, 격벽(WL)은 적어도 하나의 차광성 및/또는 반사성 물질을 포함할 수 있다. 이에 따라 인접한 화소들(PXL)의 사이에서 빛샘을 방지할 수 있다. 예를 들어, 격벽(WL)은 적어도 하나의 블랙 매트릭스 물질 및/또는 컬러 필터 물질 등을 포함할 수 있다. 일 예로, 격벽(WL)은 광의 투과를 차단할 수 있는 흑색의 불투명 패턴으로 형성될 수 있다. 일 실시예에서, 각 화소(PXL)의 광 효율을 높일 수 있도록 격벽(WL)의 표면(일 예로, 측벽)에 도시되지 않은 반사막 등이 형성될 수도 있다.
컬러 변환층(CCL)은 격벽(WL)의 개구부 내에서 발광 소자들(LD)을 비롯한 베이스층(PI) 상에 배치될 수 있다. 컬러 변환층(CCL)은 제1 화소(PXL1)에 배치된 제1 컬러 변환층(CCL1), 제2 화소(PXL2)에 배치된 제2 컬러 변환층(CCL2), 및 제3 화소(PXL3)에 배치된 산란층(LSL)을 포함할 수 있다.
제1 컬러 변환층(CCL1)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제1 색의 광으로 변환하는 제1 색 변환 입자들을 포함할 수 있다. 예를 들어, 제1 컬러 변환층(CCL1)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제1 퀀텀 닷(QD1)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제1 화소(PXL1)가 적색 화소인 경우, 제1 컬러 변환층(CCL1)은 상기 청색 발광 소자에서 방출되는 청색의 광을 적색의 광으로 변환하는 제1 퀀텀 닷(QD1)을 포함할 수 있다. 제1 퀀텀 닷(QD1)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 적색 광을 방출할 수 있다. 한편, 제1 화소(PXL1)가 다른 색의 화소인 경우, 제1 컬러 변환층(CCL1)은 제1 화소(PXL1)의 색에 대응하는 제1 퀀텀 닷(QD1)을 포함할 수 있다.
제2 컬러 변환층(CCL2)은 발광 소자(LD)에서 방출되는 제3 색의 광을 제2 색의 광으로 변환하는 제2 색 변환 입자들을 포함할 수 있다. 예를 들어, 제2 컬러 변환층(CCL2)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제2 화소(PXL2)가 녹색 화소인 경우, 제2 컬러 변환층(CCL2)은 상기 청색 발광 소자에서 방출되는 청색의 광을 녹색의 광으로 변환하는 제2 퀀텀 닷(QD2)을 포함할 수 있다. 제2 퀀텀 닷(QD2)은 청색 광을 흡수하여 에너지 천이에 따라 파장을 시프트시켜 녹색 광을 방출할 수 있다. 한편, 제2 화소(PXL2)가 다른 색의 화소인 경우, 제2 컬러 변환층(CCL2)은 제2 화소(PXL2)의 색에 대응하는 제2 퀀텀 닷(QD2)을 포함할 수 있다.
일 실시예에서, 가시광선 영역 중 비교적 짧은 파장을 갖는 청색의 광을 각각 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)에 입사시킴으로써, 제1 퀀텀 닷(QD1) 및 제2 퀀텀 닷(QD2)의 흡수 계수를 증가시킬 수 있다. 이에 따라, 최종적으로 제1 화소(PXL1) 및 제2 화소(PXL2)에서 방출되는 광 효율을 향상시킴과 동시에, 우수한 색 재현성을 확보할 수 있다. 또한, 동일한 색의 발광 소자들(LD)(일 예로, 청색 발광 소자)을 이용하여 제1 내지 제3 화소들(PXL1, PXL2, PXL3)의 발광 유닛(EMU)을 구성함으로써, 표시 장치의 제조 효율을 높일 수 있다.
산란층(LSL)은 발광 소자(LD)에서 방출되는 제3 색(또는, 청색)의 광을 효율적으로 이용하기 위해 구비될 수 있다. 일 예로, 발광 소자(LD)가 청색의 광을 방출하는 청색 발광 소자이고 제3 화소(PXL3)가 청색 화소인 경우, 산란층(LSL)은 발광 소자(LD)로부터 방출되는 광을 효율적으로 이용하기 위하여 적어도 한 종류의 산란체(SCT)를 포함할 수 있다.
예를 들어, 산란층(LSL)은 베이스 수지 등과 같은 소정의 매트릭스 재료 내에 분산된 다수의 산란체(SCT)를 포함할 수 있다. 일 예로, 산란층(LSL)은 실리카(silica)와 같은 산란체(SCT)를 포함할 수 있으나, 산란체(SCT)의 구성 물질이 이에 한정되는 것은 아니다. 한편, 산란체(SCT)가 제3 화소(PXL3)에만 배치되는 것은 아니며, 제1 컬러 변환층(CCL1) 또는 제2 컬러 변환층(CCL2)의 내부에도 선택적으로 포함될 수 있다. 실시예에 따라, 산란체(SCT)가 생략되어 투명 폴리머로 구성된 산란층(LSL)이 제공될 수도 있다.
컬러 변환층(CCL) 상에는 제1 캡핑층(CPL1)이 배치될 수 있다. 제1 캡핑층(CPL1)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제1 캡핑층(CPL1)은 컬러 변환층(CCL)을 커버할 수 있다. 제1 캡핑층(CPL1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 변환층(CCL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제1 캡핑층(CPL1)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제1 캡핑층(CPL1) 상에는 광학층(OPL)이 배치될 수 있다. 광학층(OPL)은 컬러 변환층(CCL)으로부터 제공된 광을 전반사에 의해 리사이클링하여 광 추출 효율을 향상시키는 역할을 할 수 있다. 이를 위해, 광학층(OPL)은 컬러 변환층(CCL)에 비해 상대적으로 낮은 굴절률을 가질 수 있다. 예를 들어, 컬러 변환층(CCL)의 굴절률은 약 1.6 내지 2.0 이고, 광학층(OPL)의 굴절률은 약 1.1 내지 1.3 일 수 있다.
광학층(OPL) 상에는 제2 캡핑층(CPL2)이 배치될 수 있다. 제2 캡핑층(CPL2)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 제2 캡핑층(CPL2)은 광학층(OPL)을 커버할 수 있다. 제2 캡핑층(CPL2)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 광학층(OPL)을 손상시키거나 오염시키는 것을 방지할 수 있다.
제2 캡핑층(CPL2)은 무기층으로서, 실리콘 질화물(SiNx), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 실리콘 산화물(SiOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 실리콘 산탄화물(SiOxCy), 또는 실리콘 산질화물(SiOxNy) 등을 포함하여 이루어질 수 있다.
제2 캡핑층(CPL2) 상에는 평탄화층(PLL)이 배치될 수 있다. 평탄화층(PLL)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다.
평탄화층(PLL)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 평탄화층(PLL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
평탄화층(PLL) 상에는 컬러 필터층(CFL)이 배치될 수 있다. 컬러 필터층(CFL)은 각 화소(PXL)의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각의 색에 부합되는 컬러 필터들(CF1, CF2, CF3)이 배치됨으로써 풀 컬러의 영상을 표시할 수 있다.
컬러 필터층(CFL)은 제1 화소(PXL1)에 배치되어 제1 화소(PXL1)에서 방출되는 광을 선택적으로 투과시키는 제1 컬러 필터(CF1), 제2 화소(PXL2)에 배치되어 제2 화소(PXL2)에서 방출되는 광을 선택적으로 투과시키는 제2 컬러 필터(CF2), 및 제3 화소(PXL3)에 배치되어 제3 화소(PXL3)에서 방출되는 광을 선택적으로 투과시키는 제3 컬러 필터(CF3)를 포함할 수 있다.
일 실시예에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)는 각각 적색 컬러 필터, 녹색 컬러 필터 및 청색 컬러 필터일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서, 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3) 중 임의의 컬러 필터를 지칭하거나, 두 종류 이상의 컬러 필터들을 포괄적으로 지칭할 때, "컬러 필터(CF)" 또는 "컬러 필터들(CF)"이라 하기로 한다.
제1 컬러 필터(CF1)는 제1 화소(PXL1)의 발광 소자(LD) 및 제1 컬러 변환층(CCL1)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제1 컬러 필터(CF1)는 제1 색(또는, 적색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제1 화소(PXL1)가 적색 화소일 때, 제1 컬러 필터(CF1)는 적색 컬러 필터 물질을 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 화소(PXL2)의 발광 소자(LD) 및 제2 컬러 변환층(CCL2)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제2 컬러 필터(CF2)는 제2 색(또는, 녹색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제2 화소(PXL2)가 녹색 화소일 때, 제2 컬러 필터(CF2)는 녹색 컬러 필터 물질을 포함할 수 있다.
제3 컬러 필터(CF3)는 제3 화소(PXL3)의 발광 소자(LD) 및 산란층(LSL)과 제3 방향(Z축 방향)으로 중첩할 수 있다. 제3 컬러 필터(CF3)는 제3 색(또는, 청색)의 광을 선택적으로 투과시키는 컬러 필터 물질을 포함할 수 있다. 예를 들어, 제3 화소(PXL3)가 청색 화소일 때, 제3 컬러 필터(CF3)는 청색 컬러 필터 물질을 포함할 수 있다.
실시예에 따라, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이에는 차광층(BM)이 더 배치될 수 있다, 이와 같이, 차광층(BM)이 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이에 형성되는 경우, 표시 장치의 정면 또는 측면에서 시인되는 혼색 불량을 방지할 수 있다. 차광층(BM)의 물질은 특별히 한정되지 않으며, 다양한 차광성 물질로 구성될 수 있다. 일 예로, 차광층(BM)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)이 서로 적층되어 구현될 수도 있다.
컬러 필터층(CFL) 상에는 오버 코트층(OC)이 배치될 수 있다. 오버 코트층(OC)은 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에 걸쳐 제공될 수 있다. 오버 코트층(OC)은 컬러 필터층(CFL)을 비롯한 하부 부재를 커버할 수 있다. 오버 코트층(OC)은 상술한 하부 부재에 수분 또는 공기가 침투되는 것을 방지할 수 있다. 또한, 오버 코트층(OC)은 먼지와 같은 이물질로부터 상술한 하부 부재를 보호할 수 있다.
오버 코트층(OC)은 아크릴 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin), 폴리에스테르 수지(polyester resin), 폴리페닐렌설파이드 수지(polyphenylenesulfide resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 물질을 포함할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 오버 코트층(OC)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 알루미늄 질화물(AlNx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 또는 티타늄 산화물(TiOx)을 비롯한 다양한 종류의 무기 물질을 포함할 수 있다.
계속해서, 상술한 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 12 내지 도 16은 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다. 도 12 내지 도 16은 도 7에 기초한 표시 장치의 제조 방법을 설명하기 위한 단면도들로서, 도 7과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
먼저 도 12를 참조하면, 복수의 홀(H)이 형성된 웨이퍼(WF)에 발광 소자들(LD)을 조립하여 고정시킨다. 웨이퍼(WF)는 실리콘 웨이퍼를 이용할 수 있으나, 반드시 이에 제한되는 것은 아니다. 웨이퍼(WF)에 발광 소자들(LD)을 집적시킨 후 후술할 베이스층(PI)에 전사하여 고해상도 표시 장치를 구현할 수 있다.
상술한 바와 같이, 발광 소자들(LD)은 서로 다른 직경을 갖는 제1 영역(A1)과 제2 영역(A2)을 포함할 수 있다. 발광 소자들(LD)의 제1 영역(A1)의 직경(D1)은 발광 소자들(LD)의 제2 영역(A2)의 직경(D2)보다 클 수 있다.
웨이퍼(WF)의 홀(H)의 형상은 발광 소자들(LD)의 제2 영역(A2)의 형상에 대응할 수 있다. 즉, 웨이퍼(WF)의 홀(H)의 직경은 발광 소자들(LD)의 제2 영역(A2)의 직경(D2)과 동일할 수 있다. 이에 따라, 발광 소자들(LD)의 제2 영역(A2)은 웨이퍼(WF)의 홀(H)에 조립되어 고정될 수 있다. 발광 소자들(LD)의 제1 영역(A1)의 직경(D1)은 웨이퍼(WF)의 홀(H)의 직경보다 클 수 있다. 이에 따라, 발광 소자들(LD)의 제1 영역(A1)은 웨이퍼(WF)의 일면으로부터 돌출될 수 있다.
제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에는 서로 다른 색의 광을 방출하는 발광 소자들(LD)이 조립 또는 고정될 수 있다. 예를 들어, 제1 화소(PXL1)에는 제1 색을 방출하는 제1 발광 소자(LD1)가 조립 또는 고정되고, 제2 화소(PXL2)는 제2 색을 방출하는 제2 발광 소자(LD2)가 조립 또는 고정되고, 제3 화소(PXL3)는 제3 색을 방출하는 제3 발광 소자(LD3)가 조립 또는 고정될 수 있다. 실시예에 따라, 제1 발광 소자(LD1), 제2 발광 소자(LD2), 및 제3 발광 소자(LD3)는 각각 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자일 수 있으나, 반드시 이에 제한되는 것은 아니다.
실시예에 따라, 도 11을 참조하여 설명한 바와 같이 제1 내지 제3 화소들(PXL1, PXL2, PXL3) 각각에는 서로 동일한 색의 광을 방출하는 발광 소자들(LD)이 조립 또는 고정될 수 있다. 예를 들어, 제1 내지 제3 화소들(PXL1, PXL2, PXL3)에는 제3 색, 일 예로 청색의 광을 방출하는 발광 소자들(LD)이 조립 또는 고정될 수 있다.
도 13을 참조하면, 이어서 웨이퍼(WF) 상에 베이스층(PI)을 형성한다. 베이스층(PI)은 웨이퍼(WF)의 일면 상에 폴리이미드(polyimide) 등을 코팅하여 형성할 수 있다. 베이스층(PI)은 웨이퍼(WF)로부터 돌출된 발광 소자들(LD)의 제1 영역(A1) 상에 형성될 수 있다. 베이스층(PI)은 발광 소자들(LD)의 제1 영역(A1) 상에 직접 코팅되어 발광 소자들(LD)의 제1 영역(A1)과 접할 수 있다.
베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께와 다를 수 있다. 일 예로, 베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께보다 클 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 도 9를 참조하여 설명한 바와 같이 베이스층(PI)의 제3 방향(Z축 방향)의 두께는 발광 소자들(LD)의 제1 영역(A1)의 제3 방향(Z축 방향)의 두께와 동일할 수 있다.
도 14를 참조하면, 이어서 베이스층(PI)을 식각하여 개구부(OP)를 형성한다. 베이스층(PI)의 개구부(OP)는 베이스층(PI)의 제2 면(S2)을 적어도 부분적으로 식각하여 형성될 수 있다. 베이스층(PI)의 개구부(OP)는 발광 소자들(LD)의 제1 영역(A1)의 단부를 노출할 수 있다. 베이스층(PI)의 개구부(OP)는 발광 소자들(LD)의 제1 단부(EP1)를 노출할 수 있다.
도 15를 참조하면, 이어서 베이스층(PI)과 발광 소자들(LD)을 웨이퍼(WF)로부터 분리한다. 발광 소자들(LD)의 제2 영역(A2)은 웨이퍼(WF)로부터 분리되어 노출될 수 있다. 일 예로, 발광 소자들(LD)의 제2 영역(A2)은 베이스층(PI)의 제1 면(S1)으로부터 돌출될 수 있다. 실시예에 따라, 제조 비용 절감을 위해 분리된 웨이퍼(WF)는 도 12를 참조하여 설명한 발광 소자들(LD)의 조립 또는 고정 단계에서 재사용될 수 있다.
도 16을 참조하면, 이어서 발광 소자들(LD)의 제1 단부(EP1) 상에 제1 전극(ET1)을 형성한다. 제1 전극(ET1)은 베이스층(PI)의 개구부(OP)에 의해 노출된 발광 소자들(LD)의 제1 영역(A1)의 단부 상에 형성되어 발광 소자들(LD)의 제1 영역(A1)의 단부와 접할 수 있다. 또한, 제1 전극(ET1)은 베이스층(PI)의 제2 면(S2) 상에 배치될 수 있다. 제1 전극(ET1)은 베이스층(PI)의 제2 면(S2) 상에 직접 배치될 수 있다.
이어서 발광 소자들(LD)의 제2 단부(EP2) 상에 제2 전극(ET2)을 형성하여 도 7에 도시된 표시 장치가 완성될 수 있다. 제2 전극(ET2)은 베이스층(PI)의 제1 면(S1)으로부터 돌출된 발광 소자들(LD)의 제2 영역(A2) 상에 형성되어 발광 소자들(LD)의 제2 영역(A2)과 접할 수 있다. 또한, 제2 전극(ET2)은 베이스층(PI)의 제1 면(S1) 상에 배치될 수 있다. 제2 전극(ET2)은 베이스층(PI)의 제1 면(S1) 상에 직접 배치될 수 있다.
상술한 실시예에 의하면, 웨이퍼(WF)에 서로 다른 직경을 갖는 제1 영역(A1)과 제2 영역(A2)을 갖는 발광 소자들(LD)을 집적시킨 후 베이스층(PI)에 전사하여 고해상도 표시 장치를 구현할 수 있다.
본 실시예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
LD: 발광 소자
A1: 제1 영역
A2: 제2 영역
PI: 베이스층
WF: 웨이퍼

Claims (20)

  1. 서로 다른 직경을 갖는 제1 영역 및 제2 영역을 포함하는 발광 소자들; 및
    상기 발광 소자들의 상기 제1 영역을 둘러싸며 상기 발광 소자들의 상기 제1 영역과 접촉하는 베이스층을 포함하며,
    상기 발광 소자들의 상기 제2 영역은 상기 베이스층의 제1 면으로부터 돌출된 표시 장치.
  2. 제1 항에 있어서,
    상기 발광 소자들의 상기 제1 영역의 직경은 상기 발광 소자들의 상기 제2 영역의 직경보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 소자들은 각각 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 발광 소자들의 상기 제1 영역 상에 배치된 제1 전극을 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 베이스층은 상기 발광 소자들의 상기 제1 영역의 단부를 노출하는 개구부를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극은 상기 베이스층의 상기 개구부를 통해 상기 발광 소자들의 상기 제1 영역의 단부와 접하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 전극은 상기 베이스층의 제2 면 상에 직접 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 발광 소자들의 상기 제2 영역 상에 배치된 제2 전극을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 전극은 상기 베이스층의 상기 제1 면 상에 직접 배치되는 표시 장치.
  10. 제9 항에 있어서,
    상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께보다 두꺼운 표시 장치.
  11. 제10 항에 있어서,
    상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께와 동일한 표시 장치.
  12. 제11 항에 있어서,
    상기 발광 소자들은,
    제1 색을 방출하는 제1 발광 소자;
    제2 색을 방출하는 제2 발광 소자; 및
    제3 색을 방출하는 제3 발광 소자를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 발광 소자들 상에 배치된 컬러 변환층을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 컬러 변환층 상에 배치된 컬러 필터층을 더 포함하는 표시 장치.
  15. 서로 다른 직경을 갖는 제1 영역 및 제2 영역을 포함하는 발광 소자들을 준비하는 단계;
    웨이퍼에 상기 발광 소자들의 상기 제2 영역을 고정하는 단계;
    상기 웨이퍼로부터 돌출된 상기 발광 소자들의 상기 제1 영역 상에 베이스층을 형성하는 단계; 및
    상기 베이스층과 상기 발광 소자들의 상기 제2 영역을 상기 웨이퍼로부터 분리하는 단계를 포함하는 표시 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 발광 소자들의 상기 제1 영역의 직경은 상기 발광 소자들의 상기 제2 영역의 직경보다 큰 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 베이스층의 두께는 상기 발광 소자들의 상기 제1 영역의 두께보다 두꺼운 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 베이스층을 식각하여 상기 발광 소자들의 상기 제1 영역의 단부를 노출하는 개구부를 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제18 항에 있어서,
    상기 베이스층의 상기 개구부에 의해 노출된 상기 발광 소자들의 상기 제1 영역의 단부 상에 제1 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 웨이퍼로부터 분리되어 노출된 상기 발광 소자들의 상기 제2 영역 상에 제2 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020220002891A 2022-01-07 2022-01-07 표시 장치 및 그 제조 방법 KR20230107445A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220002891A KR20230107445A (ko) 2022-01-07 2022-01-07 표시 장치 및 그 제조 방법
US18/076,493 US20230223423A1 (en) 2022-01-07 2022-12-07 Display device and method of manufacturing the same
CN202310013330.3A CN116419636A (zh) 2022-01-07 2023-01-05 显示设备和制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220002891A KR20230107445A (ko) 2022-01-07 2022-01-07 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230107445A true KR20230107445A (ko) 2023-07-17

Family

ID=87055456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002891A KR20230107445A (ko) 2022-01-07 2022-01-07 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20230223423A1 (ko)
KR (1) KR20230107445A (ko)
CN (1) CN116419636A (ko)

Also Published As

Publication number Publication date
CN116419636A (zh) 2023-07-11
US20230223423A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
TW201946270A (zh) 發光裝置
CN114207848A (zh) 显示装置及其制造方法
US20240194831A1 (en) Display device and method of manufacturing the same
US20230246136A1 (en) Display device and method of manufacturing the same
KR20230107445A (ko) 표시 장치 및 그 제조 방법
KR20220125862A (ko) 표시 장치
KR20220038229A (ko) 표시 장치 및 그 제조 방법
KR20220033662A (ko) 표시 장치의 제조 방법 및 그에 의해 제조된 표시 장치
KR20220115713A (ko) 표시 장치
KR20220053764A (ko) 표시 장치
CN221352786U (zh) 显示装置
CN218632042U (zh) 显示装置
US20230028682A1 (en) Display device
US20230253413A1 (en) Display device and method of fabricating the same
KR20230109827A (ko) 표시 장치
US20230206836A1 (en) Display device
KR20230089634A (ko) 표시 장치 및 그 제조 방법
KR20230043299A (ko) 표시 장치
KR20230073416A (ko) 표시 장치 및 그 제조 방법
KR20240000036A (ko) 표시 장치
KR20230077019A (ko) 표시 장치
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20240046385A (ko) 표시 장치
KR20230174308A (ko) 표시 장치
KR20230143263A (ko) 표시 장치