KR20230106350A - Test apparatus for semiconductor package - Google Patents
Test apparatus for semiconductor package Download PDFInfo
- Publication number
- KR20230106350A KR20230106350A KR1020220002146A KR20220002146A KR20230106350A KR 20230106350 A KR20230106350 A KR 20230106350A KR 1020220002146 A KR1020220002146 A KR 1020220002146A KR 20220002146 A KR20220002146 A KR 20220002146A KR 20230106350 A KR20230106350 A KR 20230106350A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- contact
- package
- suction pad
- test apparatus
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000012360 testing method Methods 0.000 title claims abstract description 74
- 229920006351 engineering plastic Polymers 0.000 claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 7
- 239000000057 synthetic resin Substances 0.000 claims abstract description 6
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 6
- 239000002210 silicon-based material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000011810 insulating material Substances 0.000 description 12
- 239000003921 oil Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229920002545 silicone oil Polymers 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 6
- 230000000181 anti-adherent effect Effects 0.000 description 3
- 229920002379 silicone rubber Polymers 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Abstract
본 발명에 따른 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에서 흡착 패드는 진공 홀을 구비하는 실리콘 재질의 몸체부와, 몸체부보다 큰 직경을 가지고, 진공 홀과 대응되는 위치에 접촉 홀을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 접촉부를 포함하여 구성되며, 접촉부 하면에는 하부 반도체 패키지와 접촉하는 접촉면과 접촉하지 않는 비접촉면을 일정 간격으로 형성하여 접촉부와 하부 반도체 패키지의 접촉 면적을 줄이는 것을 특징으로 한다.In the semiconductor package test device for testing a package-on-package type (POP) semiconductor package according to the present invention, the suction pad has a body portion made of silicon having a vacuum hole and a larger diameter than the body portion, and the vacuum hole and A contact hole is provided at a corresponding position, and a contact portion made of any one of polyimide film, engineering plastic, or synthetic resin is configured. On the lower surface of the contact portion, a contact surface that contacts the lower semiconductor package and a non-contact surface that does not come into contact are fixed. It is characterized in that it is formed at intervals to reduce the contact area between the contact portion and the lower semiconductor package.
Description
본 발명은 반도체 패키지의 테스트에 관한 것으로, 더욱 상세하게는 하부 반도체 패키지와 상부 반도체 패키지가 상하로 적층되는 패키지 온 패키지 타입(POP)의 반도체 패키지의 정상 작동 여부를 검사하기 위한 반도체 패키지의 테스트 장치에 관한 것이다.The present invention relates to a test of a semiconductor package, and more particularly, a semiconductor package test apparatus for inspecting whether a package-on-package type (POP) semiconductor package in which a lower semiconductor package and an upper semiconductor package are vertically stacked operates normally. It is about.
반도체 패키지는 미세한 전자회로가 고밀도로 집적되어 형성되어 있으며, 제조공정 중에 각 전자회로의 정상 여부에 대한 테스트 공정을 거치게 된다. 테스트 공정은 반도체 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.A semiconductor package is formed by integrating minute electronic circuits at a high density, and undergoes a test process to determine whether each electronic circuit is normal during a manufacturing process. The test process is a process of sorting out good products and defective products by testing whether or not the semiconductor package operates normally.
반도체 패키지의 테스트에는 반도체 패키지의 단자와 테스트 신호를 인가하는 테스터를 전기적으로 연결하는 테스트 장치가 이용된다. 테스트 장치는 테스트 대상이 되는 반도체 패키지의 종류에 따라 다양한 구조를 갖는다.A test device that electrically connects a terminal of the semiconductor package to a tester that applies a test signal is used to test the semiconductor package. The test device has various structures depending on the type of semiconductor package to be tested.
최근, 부품 크기를 최소화하고 신호 전달이 빠르게 이루어질 수 있는 패키지 온 패키지(POP) 형태의 반도체 패키지의 사용이 증가하면서, 이러한 반도체 패키지를 테스트하기 위한 테스트 장치의 수요도 꾸준하게 이어지고 있다.Recently, as the use of a package-on-package (POP) type semiconductor package capable of minimizing a component size and fast signal transmission has increased, the demand for a test device for testing such a semiconductor package has also been steadily increasing.
도 1에 도시된 바와 같이, 패키지 온 패키지 형태의 반도체 패키지를 테스트하기 위한 종래의 테스트 장치(100)는 전기 신호 전달을 위한 하부 소켓(40) 및 상부 소켓(60)과, 상부 소켓이 탑재되는 푸셔(Pusher, 50)와, 하부 반도체 패키지(10)를 흡착할 수 있도록 상부 소켓(60)에 배치되는 흡착 패드(70)를 포함한다. 하부 소켓(40)은 하부 반도체 패키지(10)와 전기적으로 연결되도록 테스터(30)에 설치되고, 상부 반도체 패키지(20)는 상부 소켓(60)과 전기적으로 연결되도록 상부 소켓의 상부에 장착된다. As shown in FIG. 1, a
이러한 테스트 장치에서는 푸셔(50)가 하강하여 흡착 패드(70)가 검사 대상이 되는 하부 반도체 패키지(10)를 흡착(Pick)한 상태에서 하부 소켓(40) 상부에 하부 반도체 패키지(10)를 위치(Place)시킨 다음, 푸셔(50)에 의해 상부 소켓(60)이 하부 반도체 패키지(10)를 가압(Pushing)하는 것에 의해 상부 소켓(60)의 제2 도전부(61)와 하부 반도체 패키지(10)의 상부 단자(12)가 접속됨으로써 테스터(30)와, 하부 소켓(40), 하부 반도체 패키지(10)와, 상부 소켓(60) 및 상부 반도체 패키지(20)가 전기적으로 연결되어 전기적 테스트가 진행된다.In this test device, the
종래의 일반적인 반도체 패키지의 테스트 장치에서는 검사 대상인 반도체 패키지를 픽커(Picker)가 흡착(Pick)하여 테스트 소켓 위에 위치(Place)시킨 후, 픽커는 다른 반도체 패키지를 흡착하기 위해 이동하고, 푸셔(Pusher)가 테스트 소켓 위에 위치한 반도체 패키지를 가압(Pushing)하는 방식으로 전기적 테스트를 진행하고 있다. 즉, 종래의 일반적인 반도체 패키지의 테스트 장치에서는 픽커와 푸셔가 분리되어 동작하고, 픽커는 픽앤플레이스(Pick & Place) 역할만 수행하므로, 픽커는 반도체 패키지를 짧은 시간 동안만 흡착하고 있다.In a conventional general semiconductor package test device, a picker picks a semiconductor package to be inspected and places it on a test socket, then the picker moves to pick up another semiconductor package, and a pusher is conducting an electrical test by pushing the semiconductor package located on the test socket. That is, in a conventional general semiconductor package test device, since the picker and the pusher operate separately, and the picker performs only a role of pick & place, the picker absorbs the semiconductor package only for a short time.
이에 반해, 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 픽커와 푸셔가 일체로 형성되어 있고, 푸셔와 결합된 흡착 패드가 검사 대상이 되는 반도체 패키지를 흡착(Pick)하여 로딩(Place)하고 가압(Pushing)하는 역할까지 동시에 수행하므로 흡착 패드는 장시간 반도체 패키지와 접촉하는 구조를 가지고 있고, 특히 신뢰성 테스트의 경우에는 1~2주의 기간 동안 흡착 패드가 하부 반도체 패키지와 접촉한 상태를 유지하고 있는 실정이다.On the other hand, in a test device for testing a package-on-package type semiconductor package, a picker and a pusher are integrally formed, and a suction pad combined with the pusher picks and places the semiconductor package to be inspected. Since it performs the role of pushing at the same time, the suction pad has a structure in contact with the semiconductor package for a long time. The situation is.
패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서 흡착 패드(70)는 반도체 패키지를 보호하고 진공 흡착 성능을 높이기 위해 실리콘으로 제작되는데, 실리콘의 특성에 의해 하부 반도체 패키지가 흡착 패드에 달라붙는 소위 스티키(Sticky) 현상이 발생한다. 이러한 스티키 현상을 방지하기 위해 종래에는 반도체 패키지와 밀착되는 흡착 패드의 표면에 대전 방지 코팅 또는 특수 코팅을 하는 방법 등이 시행되었으나 여전히 스티키 현상이 개선되지 않고 있다.In a test device for testing a package-on-package type semiconductor package, the
최근에는 도 2의 (a)에 도시한 것과 같이, 반도체 패키지(10)와 밀착되는 흡착 패드(70)의 몸체부(710) 하부에 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 형성된 점착 방지 부재로 접촉부(720)를 형성하고, 점착 방지 부재로 이루어진 접촉부(720)를 몸체부(710)에 부착하여 스티키 현상을 방지하고자 하고 있다.Recently, as shown in (a) of FIG. 2, a polyimide film, engineering plastic, or synthetic resin is formed on the lower part of the
그런데, 흡착 패드(70)가 장시간 하부 반도체 패키지와 접속되는 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는, 도 2의 (b)에 도시된 바와 같이, 흡착 패드(70)의 몸체부(710)가 장시간 진공압에 의해 압축되는 상태에 있으므로, 실리콘으로 제작되는 몸체부에서 실리콘 오일이 용출되어 화살표(A)와 같이 몸체부(710)와 진공 홀(711)의 측면을 따라 흘러내리고, 흘러내리는 실리콘 오일은 흡착 패드와 하부 반도체 패키지 사이로 흘러 들어가게 되어 흡착 패드(70)의 접촉부(720)와 하부 반도체 패키지(10) 사이에 실리콘 오일이 쌓이게 되면서(S는 실리콘 오일이 쌓인 것을 예시적으로 표시함), 흡착 패드(70)와 하부 반도체 패키지(10)가 서로 달라붙는 스티키 현상이 더욱 빈번히 발생하는 문제가 있다.By the way, in a test apparatus for testing a package-on-package type semiconductor package in which the
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 고속 동작을 하는 패키지 온 패키지 형태의 반도체 패키지를 정밀하게 테스트할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor package test device capable of precisely testing a package-on-package type semiconductor package that operates at high speed.
또한, 본 발명은 흡착 패드에 반도체 패키지가 달라붙는 스티키 현상을 완전하게 방지할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a semiconductor package test device capable of completely preventing a sticky phenomenon in which a semiconductor package sticks to a suction pad.
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 반도체 패키지와 접속하는 하부 소켓과, 상기 푸셔에 이동 가능하게 결합되고, 상기 푸셔를 통해 진공압을 제공받아 상기 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 흡착 패드는, 진공 홀을 구비하는 실리콘 재질의 몸체부와, 상기 몸체부보다 큰 직경을 가지고, 상기 진공 홀과 대응되는 위치에 접촉 홀을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 접촉부를 포함하여 구성되며, 상기 접촉부 하면에는 상기 하부 반도체 패키지와 접촉하는 접촉면과 상기 하부 반도체 패키지와 접촉하지 않는 비접촉면이 일정 간격으로 형성되어 있는 것을 특징으로 한다.A test apparatus for a semiconductor package according to the present invention to solve the above object is an upper socket mounted on a pusher, mounted on an upper semiconductor package and connected to a lower semiconductor package placed on the lower side, and a tester mounted on the upper side. A package on package including a lower socket connected to the lower semiconductor package placed thereon, and a suction pad movably coupled to the pusher and receiving vacuum pressure through the pusher to adsorb and pressurize the lower semiconductor package. In the test apparatus for a semiconductor package for testing a semiconductor package of type (POP), the suction pad has a body portion made of silicon having a vacuum hole and a larger diameter than the body portion, and corresponds to the vacuum hole. It is configured to include a contact hole at a location and a contact portion made of any one material of polyimide film, engineering plastic, or synthetic resin, and a contact surface contacting the lower semiconductor package and a contact surface contacting the lower semiconductor package on the lower surface of the contact portion. It is characterized in that non-contact surfaces are formed at regular intervals.
상기 비접촉면은 직선 형태의 홈부에 의해 형성될 수 있다.The non-contact surface may be formed by a linear groove.
상기 비접촉면은 격자 형태의 홈부에 의해 형성될 수 있다.The non-contact surface may be formed by a lattice-shaped groove.
상기 접촉면은 담장 형상으로 돌출하는 고리 형태의 단차부에 의해 형성될 수 있다.The contact surface may be formed by a ring-shaped stepped portion protruding in a wall shape.
상기 고리형태의 단차부가 복수개 형성될 수 있다.A plurality of stepped portions of the annular shape may be formed.
상기 접촉면의 면적은 상기 접촉부의 하면 면적의 30% ~ 70%일 수 있다.The area of the contact surface may be 30% to 70% of the area of the lower surface of the contact part.
상기 접촉부의 두께는 상기 흡착 패드 두께의 5%~10%일 수 있다.A thickness of the contact portion may be 5% to 10% of a thickness of the suction pad.
본 발명에 따른 반도체 패키지의 테스트 장치는 하부 반도체 패키지를 흡착하는 흡착 패드의 접촉부를 점착 방지 소재로 구성하고, 접촉부의 외측에 몸체부에서 용출되는 실리콘 오일을 수용하는 오일 수용부와 접촉부 하면에 반도체 패키지와 접촉하지 않는 비접촉부를 추가로 형성함으로써, 검사가 완료된 하부 반도체 패키지가 흡착 패드에 달라붙는 스티키 현상을 거의 완벽하게 방지할 수 있다.In the semiconductor package test device according to the present invention, the contact part of the suction pad for adsorbing the lower semiconductor package is made of an anti-adhesive material, and the oil receiving part for receiving the silicone oil eluted from the body part outside the contact part and the semiconductor on the lower surface of the contact part By additionally forming a non-contact portion that does not contact the package, it is possible to almost completely prevent a sticky phenomenon in which the lower semiconductor package that has been inspected sticks to the suction pad.
또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정이 효율적으로 진행될 수 있다.In addition, in the semiconductor package test apparatus according to an embodiment of the present invention, even when testing a package-on-package type semiconductor package, the semiconductor package does not stick to the suction pad, so that the semiconductor package inspected after the test is easily placed in the loading device. Therefore, the whole test process can proceed efficiently.
도 1은 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 2는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.
도 3은 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서 흡착 패드에서 실리콘이 용출되어 스티키 현상이 발생하는 것을 보인 도면이다.
도 4는 본 발명의 일실시예에 따른 흡착 패드의 구조를 보여주는 단면도와 사시도이다.
도 5는 본 발명의 일실시예에 따른 접촉부 하면에 홈부가 형성된 것을 나타낸 것이다.
도 6은 본 발명의 일실시예에 따른 접촉부 하면에 단차부가 형성된 것을 나타낸 것이다.1 schematically illustrates a test apparatus for a package-on-package type semiconductor package.
2 is for explaining the operation of a test device for a semiconductor package in a package-on-package form.
3 is a view showing that a sticky phenomenon occurs due to the elution of silicon from an adsorption pad in a test device of a package-on-package type semiconductor package.
4 is a cross-sectional view and a perspective view showing the structure of a suction pad according to an embodiment of the present invention.
5 shows that a groove is formed on the lower surface of the contact part according to an embodiment of the present invention.
6 shows that a stepped portion is formed on the lower surface of the contact portion according to an embodiment of the present invention.
이하, 본 발명에 따른 반도체 패키지의 테스트 장치를 도면을 참조하여 상세히 설명한다.Hereinafter, a test apparatus for a semiconductor package according to the present invention will be described in detail with reference to the drawings.
도 1은 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이고, 도 2는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이며, 도 3은 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서 흡착 패드에서 실리콘이 용출되어 스티키 현상이 발생하는 것을 보인 도면이고, 도 4는 본 발명의 일실시예에 따른 흡착 패드의 구조를 보여주는 단면도와 사시도이며, 도 5는 본 발명의 일실시예에 따른 접촉부 하면에 홈부가 형성된 것을 나타낸 것이고, 도 6은 본 발명의 일실시예에 따른 접촉부 하면에 단차부가 형성된 것을 나타낸 것이다.1 schematically shows a test device for a package-on-package type semiconductor package, FIG. 2 is for explaining the operation of the test device for a package-on-package type semiconductor package, and FIG. 3 is a package-on-package type semiconductor package. This is a view showing that silicon is eluted from the suction pad and the sticky phenomenon occurs in the test device of, Figure 4 is a cross-sectional and perspective view showing the structure of the suction pad according to an embodiment of the present invention, Figure 5 is one of the present invention It shows that a groove part is formed on the lower surface of the contact part according to the embodiment, and FIG. 6 shows that a stepped part is formed on the lower surface of the contact part according to an embodiment of the present invention.
도 1에 나타낸 것과 같이, 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치(100)는 양품으로 미리 선별된 상부 반도체 패키지(20)를 이용하여 하부 반도체 패키지(10)를 검사하는 패키지 온 패키지 타입(POP)의 반도체 패키지의 테스트에 이용되는 것으로, 테스트 신호를 발생하는 테스터(30)와 패키지 온 패키지 타입(POP)의 반도체 패키지를 전기적으로 매개할 수 있다. As shown in FIG. 1 , the package-on-package type semiconductor
반도체 패키지의 테스트 장치(100)는 테스터(30)에 장착되는 하부 소켓(40)과, 하부 소켓(40)이 장착되는 소켓 하우징(111) 및 가이드 하우징(120)과, 상부 소켓(60)이 탑재되고 구동부(미도시)로부터 이동력을 제공받아 움직일 수 있는 푸셔(50)와, 푸셔(50)에 결합되는 상부 소켓(60)과, 하부 반도체 패키지(10)를 흡착할 수 있도록 푸셔(50)에 이동 가능하게 결합되는 흡착 패드(70)를 포함한다.The
하부 소켓(40)은 테스터(30)에 탑재되어 테스터(30)와 상측에 위치하는 하부 반도체 패키지(10)를 전기적으로 연결한다. 하부 소켓(40)은 소켓 하우징(111) 내에 배치되고, 제1 도전부(41)와 절연부(42)를 포함하여 구성된다.The
제1 도전부(41)는 탄성 절연물질 내에 도전성 입자가 정렬되어 있는 형태일 수도 있고, 스프링이 내장된 포고핀 형태일 수 있다.The first
푸셔(50)는 구동부로부터 이동력을 제공받아 하부 소켓(40) 측으로 접근하거나 하부 소켓(40)으로부터 멀어지도록 움직일 수 있다. 푸셔(50)는 내측에 상부 반도체 패키지(20)를 수용하는 챔버(52)와, 진공압을 전달하기 위한 진공 통로(51)가 구비되고, 진공 통로(51)는 외부의 진공압 발생장치(미도시)와 연결되어 진공압 발생장치에서 발생하는 진공압을 흡착 패드(70)에 전달할 수 있다.The
상부 소켓(60)은 챔버(52)를 밀폐할 수 있도록 푸셔(50)의 일측에 결합된다. 상부 소켓(60)은 챔버(52)에 놓이는 상부 반도체 패키지(20)를 탑재하고 있고(상부 반도체 패키지는 미리 선별된 양품 패키지일 수 있다), 테스트 시, 하측에 놓이는 하부 반도체 패키지(10)와 전기적으로 연결된다. 상부 소켓(60)은 챔버(52)를 덮는 절연 패드(62)와, 절연 패드(62)에 지지되는 복수의 제2 도전부(61)를 포함한다.The
절연 패드(62)는 탄성 절연소재 또는 비탄성 절연소재로 이루어질 수 있다. 비탄성 절연소재의 절연 패드(62)는 상부 소켓(60)이 하부 반도체 패키지(10)에 접속할 때 하부 반도체 패키지(10)를 하부 소켓(40) 측으로 가압하는데 유리하다. 비탄성 절연소재의 절연 패드(62)가 하부 반도체 패키지(10)를 안정적으로 가압하면 하부 반도체 패키지(10)의 하부 단자(11)가 하부 소켓(40)의 제1 도전부(41)에 안정적으로 접속될 수 있다. 이러한 비탄성 절연소재로는 폴리이미드, 엔지니어링 플라스틱, 또는 그 이외의 다양한 비탄성 절연 소재가 이용될 수 있다. 이와 달리 절연 패드(62)는 탄성 절연소재로 구성될 수 있으며, 이러한 탄성 절연소재로는 가교 구조를 갖는 내열성의 고분자 물질, 예를 들어 실리콘 고무 등이 이용될 수 있다.The insulating
절연 패드(62)에는 절연 패드 홀(63)이 구비된다. 절연 패드 홀(63)은 챔버(52)의 진공압이 전달될 수 있도록 챔버(52)의 진공 통로(51)와 연결된다. An insulating
제2 도전부(61)는 절연 패드(62)를 두께 방향으로 관통하도록 형성되고 절연 패드(62)에 의해 지지된다. 제2 도전부(61)는 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 형태로 이루어질 수 있으며, 제2 도전부(61)를 구성하는 탄성 절연물질은 절연 패드(62)의 탄성 절연소재와 동일한 소재가 이용될 수 있다.The second
흡착 패드(70)에는 진공압 발생장치의 작동에 의해 진공압이나 해제압이 진공 통로(51), 챔버(52), 절연 패드 홀(63)을 통해 전달된다. 흡착 패드(70)는 진공 상태를 유지하면서 하강하여 검사 대상인 하부 반도체 패키지(10)를 흡착하고, 푸셔(50)가 상부 소켓(60)을 가압하면 흡착 패드(70)가 압축되면서 하부 반도체 패키지(10)를 가압하거나 진공 상태를 해제하여 검사가 완료된 하부 반도체 패키지(10)를 적재 장치(미도시)에 위치시킬 수 있다. Vacuum pressure or release pressure is transmitted to the
도 2는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.2 is for explaining the operation of a test device for a semiconductor package in a package-on-package form.
도 2의 (a)에 나타낸 것과 같이, 푸셔(50)가 구동부에 의해 움직이고 흡착 패드(70)가 하강하여 하부 반도체 패키지(10)를 흡착한 다음, 흡착 패드(70)는 흡착한 하부 반도체 패키지(10)를 하부 소켓(40) 위로 운반하여 하부 반도체 패키지(10)의 하부 단자(11)가 하부 소켓(40)의 제1 도전부(41)와 접촉하도록 배치된다.As shown in (a) of FIG. 2, after the
이후, 도 2의 (b)에 나타낸 것과 같이, 푸셔(50)가 하부 소켓(40) 측으로 이동할 때 흡착 패드(70)는 압축되면서 하부 반도체 패키지(10)를 가압하게 되므로 하부 반도체 패키지(10)의 하부 단자(11)와 하부 소켓(40)의 제1 도전부(41)가 접속하게 되며, 푸셔(50)의 이동으로 상부 소켓(60)의 제2 도전부(61)는 하부 반도체 패키지(10)의 상부 단자(12)에 접속된다. 이때, 푸셔(50)의 가압력이 상부 소켓(60)을 통해 하부 반도체 패키지(10)에 전달됨으로써 테스터(30)와, 하부 소켓(40)과, 하부 반도체 패키지(10)와, 상부 소켓(60) 및 상부 반도체 패키지(20)가 전기적으로 연결된다. 이 상태에서 테스터(30)에서 발생하는 테스트 신호가 하부 반도체 패키지(10) 및 상부 반도체 패키지(20)에 전달됨으로써 하부 반도체 패키지(10)의 정상 동작 여부와 하부 반도체 패키지(10)가 상부 반도체 패키지(20)에 제대로 정합되는지 여부에 대한 전기적 테스트가 수행될 수 있다.Then, as shown in (b) of FIG. 2, when the
테스트가 완료된 후, 진공 픽커의 흡착 패드(70)는 상승하고, 흡착 패드(70)에 흡착된 하부 반도체 패키지(10)는 푸셔(50)의 움직임에 따라 하부 소켓(40)에서 언로딩되어 적재 장치(미도시)로 이송될 수 있다. After the test is completed, the
이와 같이, 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 흡착 패드(70)가 반도체 패키지를 흡착(Pick)하고 로딩(Place)하는 역할에 더하여 반도체 패키지를 실리콘 러버 소켓에 가압(Pushing)하는 역할까지 수행하여 장시간 하부 반도체 패키지와 접촉하는 구조를 가지고 있고, 특히 신뢰성 테스트의 경우에는 1~2주의 기간 동안 흡착 패드가 하부 반도체 패키지와 접촉하게 되어 흡착 패드(70)로부터 용출되는 실리콘 오일로 인해 흡착 패드(70)에 반도체 패키지가 들러붙는 스티키 현상이 발생하여 검사가 완료된 반도체 패키지가 적재장치에 제대로 안착되지 않는 문제를 해결하기 위하여 본 발명의 흡착 패드(700)를 개발하게 되었다.In this way, in the package-on-package (POP) type semiconductor package test apparatus for testing the upper semiconductor package and the lower semiconductor package, the
도 4는 본 발명의 일실시예에 따른 흡착 패드의 구조를 보여주는 단면도와 사시도이며, 도 5는 본 발명의 일실시예에 따른 접촉부 하면에 홈부가 형성된 것을 나타낸 것이고, 도 6은 본 발명의 일실시예에 따른 접촉부 하면에 단차부가 형성된 것을 나타낸 것이다. 4 is a cross-sectional view and a perspective view showing the structure of a suction pad according to an embodiment of the present invention, FIG. 5 shows a groove formed on the lower surface of the contact part according to an embodiment of the present invention, and FIG. It shows that the stepped part is formed on the lower surface of the contact part according to the embodiment.
도면에 나타낸 것과 같이, 본 발명의 일실시예에 따른 흡착 패드(700)는 진공 홀(711)을 구비하고, 실리콘 재질로 이루어진 몸체부(710)와 몸체부(710)보다 큰 직경을 가지고, 진공 홀(711)과 대응되는 위치에 접촉 홀(721)을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 접촉부(720)를 포함하여 구성되고, 접촉부(720)의 상면 중앙에는 몸체부(710)가 부착되고, 접촉부(720)의 하면(722)에는 하부 반도체 패키지(10)와 접촉하는 접촉면(730)과 하부 반도체 패키지와 접촉하지 않는 비접촉면(740)이 일정 간격으로 형성되어 있다.As shown in the drawing, the
몸체부(710)는 흡착 패드(700)의 몸체를 이루는 것으로, 중앙에는 진공 홀(711)이 관통 형성되어 있다. 진공압 발생장치의 작동에 의해 제공되는 진공압이나 해제압은 푸셔의 진공 통로(51)와 챔버(52), 절연 패드 홀(63)을 거쳐 진공 홀(711)에 전달된다. 이러한 몸체부(710)는 진공 흡착 성능을 높이기 위해 실리콘 재질로 이루어져 있다. The
접촉부(720)는 반도체 패키지와 직접 접촉하는 부분에 형성되는 것으로, 폴리이미드 필름, 엔지니어링 플라스틱, 합성수지 등 경질의 점착 방지 소재로 이루어질 수 있다. 따라서 반도체 패키지와 밀착되는 흡착 패드(700) 부분이 점착 방지 소재로 이루어져 있으므로 반도체 패키지가 흡착 패드(700)에 달라붙는 것을 방지할 수 있다.The
접촉부(720)에는 몸체부(710)의 진공 홀(711)과 대응되는 위치에 형성되는 접촉 홀(721)이 형성되어 있다. 진공 홀(711)과 연통되어 있는 접촉 홀(721)을 통해 전달된 진공압에 의해 반도체 패키지가 흡착된다.A
접촉부(720)는 몸체부(710)보다 큰 직경을 가지고 있고, 그 상면 중앙 부분에는 몸체부(710)가 부착되고, 몸체부(710)가 부착되지 않은 접촉부(720) 상면의 외측 둘레에는 몸체부(710)의 외측에서 용출되는 실리콘 오일을 수용하는 오일 수용부(712)가 형성되어 있다.The
몸체부(710)는 실리콘 재질로 이루어지는데, 반도체 패키지를 흡착하고 가압할 때 흡착 패드(700)의 몸체부(710)에는 진공압이 전달되어 압축된 상태에 있게 되고, 이렇게 압축된 상태에서는 실리콘 재질의 특성상 실리콘 오일이 용출될 수밖에 없는 구조를 가지고 있다.The
더구나, 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서처럼 장시간 흡착 패드(700)가 반도체 패키지를 흡착 및 가압하면서 눌러진 상태에 있는 경우에는 흡착 패드(700)의 몸체부(710)에서 용출되는 실리콘 오일의 양이 증가한다. 본 발명의 흡착 패드(700)는 접촉부(720)가 몸체부(710) 보다 큰 직경을 가지고, 오일 수용부(712)를 구비한 구조이므로, 몸체부(710)에서 용출되는 오일은 오일 수용부(712)에서 축적된 다음에 접촉부(720)의 하면으로 이동하게 되므로, 반도체 패키지가 흡착 패드(700)에 달라붙는 것을 방지할 수 있다.Moreover, as in a test device for a package-on-package type semiconductor package, when the
그리고 실리콘 재질의 몸체부(710)의 두께(a)가 두꺼워지면 용출되는 실리콘 오일의 양이 증가하고, 경질의 점착 방지 소재로 이루어지는 접촉부(720)의 두께(b)가 두꺼워지면 흡착 패드의 전체 하중이 증가하여 반도체 패키지의 손상을 야기할 수 있으므로, 접촉부(720)의 두께(b)는 흡착 패드(700)의 전체 두께(h)의 5%에서 10% 정도의 두께를 가지도록 형성하는 것이 바람직하다.In addition, when the thickness (a) of the
또한 도 5 및 도 6에 나타낸 것과 같이, 하부의 반도체 패키지와 대면하는 접촉부(720)의 하면(722)에 하부 반도체 패키지(10)와 접촉하는 접촉면(730)과 하부 반도체 패키지와 접촉하지 않는 비접촉면(740)을 일정 간격으로 형성하여 접촉부(720) 하면(722)의 접촉면(730)만이 하부 반도체 패키지(10)와 접촉되도록 함으로써, 접촉부(720)와 하부 반도체 패키지(10)가 접촉되는 면적을 줄여 반도체 패키지가 흡착 패드(700)에 달라붙는 것을 방지할 수 있다.5 and 6, the
도 5의 (a)에 나타낸 것과 같이, 접촉부의 하면(722)에 직선 형태의 홈부(723)를 일정 간격으로 형성함으로써 직선 형태의 홈부(723)에 의해 형성되는 비접촉면(740)과 접촉부의 하면(722)에서 홈부가 형성되지 않는 면에 형성되는 접촉면(730)을 형성할 수 있다. 직선 형태의 홈부(723)의 단면 형상은 사각형이 바람직하지만 접촉부 하면에서부터 직경이 점차 감소하는 테이퍼 형상일 수도 있으며, 홈부를 형성하는 방법에 따라 다양한 형상으로 형성될 수 있다. 도 5의 (c)에는 홈부의 단면 형상이 사각형인 것을 예시적으로 도시하고 있다. As shown in (a) of FIG. 5, the
또한 도 5의 (b)에 나타낸 것과 같이, 도 5(a)의 직선 형태의 홈부(723)와 동일한 형상을 가지고, 직선 형태의 홈부(723)과 직교하는 다른 직선 형태의 홈부(724)를 접촉부의 하면(722)에 일정 간격으로 형성함으로써 접촉부의 하면(722)에 격자 무늬 형태의 홈부(723, 724)를 형성하는 것도 가능하다. 하부 반도체 패키지와 접촉하지 않는 비접촉면(740)은 격자 무늬 형태의 홈부에 의해 형성되고, 하부 반도체 패키지와 접촉하는 접촉면(730)은 접촉부의 하면(722)에서 격자 무늬 형태의 홈부가 형성되지 않는 면에 형성될 수 있다.In addition, as shown in (b) of FIG. 5, another
도 5에 나타낸 접촉부의 하면(722)에 형성되는 홈부는 레이저를 이용하여 형성할 수 있으며, 커팅기구로 식각하는 방법 등 다양한 방법으로 형성할 수 있다.The groove formed on the
또한 도 6의 (a)에 나타낸 것과 같이, 고리 형태로 형성된 접촉부(720)의 하면 중앙 부분에 담장 형상으로 돌출되는 단차부(725)가 형성된다. 단차부(725)는 고리 형태로 접촉부(720)의 하면 중앙 부분에 접촉부(720)와 동심원상으로 배치된다. 단차부(725)의 단면 형상은 사각 형상 또는 등변 사다리꼴 형상 등으로 형성될 수 있으며, 단차부(725)의 상면에는 하부 반도체 패키지와 접촉하는 접촉면(730)이 형성된다. 따라서 단차부(725)가 형성되지 않은 접촉부의 하면은 하부 반도체 패키지와 접촉하지 않은 비접촉면(740)에 해당한다. 도 6의 (c)에는 단차부의 단면 형상이 사각형인 것을 예시적으로 도시하고 있다.In addition, as shown in (a) of FIG. 6 , a stepped
도 6의 (a)에서는 단차부(725)가 하나 형성되어 있으나, 도 6의 (b)에서처럼 단차부(725)를 2개로 형성할 수 있으며, 도시하지 않았지만 3개 이상 형성하는 것도 가능하다.In (a) of FIG. 6, one stepped
본 발명에서 접촉부의 하면(722)에 형성되는 접촉면(730)의 면적은 접촉부(720)의 하면 면적의 30% ~ 70%인 것이 바람직하다. 접촉면(730)의 면적이 접촉부(720)의 하면 면적의 30%보다 작은 경우 반도체 패키지를 흡착(Pick)하고 로딩(Place)하는 과정에서 반도체 패키지를 안정적으로 지지하는 것이 어려울 수 있고, 접촉면(730)의 면적이 접촉부(720)의 하면 면적의 70%보다 큰 경우 검사가 완료된 반도체 패키지가 접촉부(720)에 달라붙어 적재 장치에 위치시키기 어려운 스티키 현상을 충분히 방지하는 것이 어려울 수 있다.In the present invention, the area of the
이와 같이, 본 발명의 흡착 패드(700)는 하부 반도체 패키지와 접촉하는 접촉부(720) 하면의 형상을 변경하여 접촉부(720)의 하면(722)에 하부 반도체 패키지(10)와 접촉하지 않은 비접촉면(740)을 형성하는 것에 의해 접촉부(720)와 하부 반도체 패키지(10) 사이의 접촉 면적을 줄이게 되면 하부 반도체 패키지(10)가 접촉부(720)에 달라붙는 것이 방지될 수 있다.In this way, the
본 발명의 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 흡착 패드(700)가 반도체 패키지를 흡착(Pick)하고 로딩(Place)하는 역할에 더하여 반도체 패키지를 실리콘 러버 소켓에 가압(Pushing)하는 역할까지 수행하게 되고, 테스트 시 장시간 반도체 패키지를 압착하는 구조이므로, 실리콘 등 탄성 재질을 가진 몸체부(710) 하단에 점착 방지 부재로 이루어진 접촉부(720)를 몸체부(710) 하단에 부착한 흡착 패드(700)라 하더라도, 흡착 패드(700)의 몸체부(710)에서 실리콘 오일이 용출되어 용출된 오일이 접촉부(720)의 하단에 모여 들어 반도체 패키지가 흡착 패드(700)의 접촉부(720)에 달라붙는 스티키(Sticky) 현상이 발생할 수 있지만, 본 발명에서는 흡착 패드(700)의 몸체부(710)에서 용출되는 오일을 수용할 수 있는 오일 수용부가 추가로 형성되고, 흡착 패드(700)의 접촉부(720)의 하면에 비접촉부를 형성하여 접촉부(720)와 반도체 패키지 간의 접촉 면적을 줄임으로써, 반도체 패키지가 흡착 패드(700)에 달라붙는 스티키 현상이 발생하는 것을 완벽하게 차단할 수 있다.In the package on package (POP) type semiconductor package test apparatus for testing the upper semiconductor package and the lower semiconductor package of the present invention, the suction pad 700 plays a role of picking and loading the semiconductor package, in addition to Since it even plays a role of pushing the semiconductor package into the silicon rubber socket and has a structure in which the semiconductor package is compressed for a long time during testing, the contact portion 720 made of an anti-adhesive member at the bottom of the body portion 710 having an elastic material such as silicon ) is attached to the lower part of the body part 710, silicone oil is eluted from the body part 710 of the suction pad 700, and the eluted oil gathers at the lower part of the contact part 720, so that the semiconductor Although a sticky phenomenon may occur in which the package sticks to the contact portion 720 of the suction pad 700, in the present invention, oil accommodation capable of accommodating oil eluted from the body portion 710 of the suction pad 700 A sticky phenomenon in which the semiconductor package sticks to the suction pad 700 by additionally forming a portion and forming a non-contact portion on the lower surface of the contact portion 720 of the suction pad 700 to reduce the contact area between the contact portion 720 and the semiconductor package You can completely prevent this from happening.
또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치(100)는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정을 효율적으로 진행할 수 있는 효과가 있다.In addition, the semiconductor
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.In the above, the present invention has been shown and described in relation to preferred embodiments for illustrating the principles of the present invention, but the present invention is not limited to the configuration and operation as shown and described. Rather, it will be appreciated by those skilled in the art that many changes and modifications may be made to the present invention without departing from the spirit and scope of the appended claims.
10 : 하부 반도체 패키지
11 : 하부 단자
12 : 상부 단자
20 : 상부 반도체 패키지
21 : 상부 반도체 패키지 단자
30 : 테스터
40 : 하부 소켓
41 : 제1 도전부
50 : 푸셔
51 : 진공 통로
52 : 챔버
60 : 상부 소켓
61 : 제2 도전부
62 : 절연 패드
63 : 절연 패드 홀
70, 700 : 흡착 패드
100 : 반도체 패키지의 테스트 장치
710 : 몸체부
711 : 진공 홀
712 : 오일 수용부
720 : 접촉부
721 : 접촉 홀
722 : 하면
723, 724 : 홈부
725 : 단차부
730 : 접촉면
740 : 비접촉면10: lower semiconductor package 11: lower terminal
12: upper terminal 20: upper semiconductor package
21: upper semiconductor package terminal 30: tester
40: lower socket 41: first conductive part
50: pusher 51: vacuum passage
52: chamber 60: upper socket
61: second conductive part 62: insulating pad
63: insulating
100: test device of semiconductor package
710: body portion 711: vacuum hole
712: oil receiving part 720: contact part
721: contact hole 722: lower surface
723, 724: groove part 725: stepped part
730: contact surface 740: non-contact surface
Claims (7)
상기 흡착 패드는, 진공 홀을 구비하는 실리콘 재질의 몸체부와,
상기 몸체부보다 큰 직경을 가지고, 상기 진공 홀과 대응되는 위치에 접촉 홀을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 접촉부를 포함하여 구성되며,
상기 접촉부 하면에는 상기 하부 반도체 패키지와 접촉하는 접촉면과 상기 하부 반도체 패키지와 접촉하지 않는 비접촉면이 일정 간격으로 형성되어 있는 것을 특징으로 하는 반도체 패키지의 테스트 장치.An upper socket mounted on the pusher, loaded with an upper semiconductor package and connected to the lower semiconductor package placed on the lower side, a lower socket mounted on the tester and connected to the lower semiconductor package placed on the upper side, and movably coupled to the pusher, In the semiconductor package test device for testing a package-on-package type (POP) semiconductor package, including a suction pad capable of adsorbing and pressurizing the lower semiconductor package by receiving vacuum pressure through the pusher,
The suction pad includes a body portion made of silicon material having a vacuum hole;
It has a larger diameter than the body portion, has a contact hole at a position corresponding to the vacuum hole, and includes a contact portion made of any one of polyimide film, engineering plastic, and synthetic resin,
A test apparatus for a semiconductor package, characterized in that a contact surface contacting the lower semiconductor package and a non-contact surface not contacting the lower semiconductor package are formed at regular intervals on the lower surface of the contact portion.
상기 비접촉면은 직선 형태의 홈부에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to claim 1,
The test apparatus of a semiconductor package, characterized in that the non-contact surface is formed by a straight groove.
상기 비접촉면은 격자 형태의 홈부에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to claim 1,
The non-contact surface is a test device for a semiconductor package, characterized in that formed by a lattice-shaped groove.
상기 접촉면은 담장 형상으로 돌출하는 고리 형태의 단차부에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to claim 1,
The test apparatus of a semiconductor package, characterized in that the contact surface is formed by a ring-shaped stepped portion protruding in a fence shape.
상기 고리형태의 단차부가 복수개 형성되는 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to claim 4,
A test apparatus for a semiconductor package, characterized in that a plurality of step portions of the annular shape are formed.
상기 접촉면의 면적은 상기 접촉부의 하면 면적의 30% ~ 70%인 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to any one of claims 1 to 5,
The test apparatus of the semiconductor package, characterized in that the area of the contact surface is 30% to 70% of the area of the lower surface of the contact portion.
상기 접촉부의 두께는 상기 흡착 패드 두께의 5%~10%인 것을 특징으로 하는 반도체 패키지의 테스트 장치.According to any one of claims 1 to 5,
A test apparatus for a semiconductor package, characterized in that the thickness of the contact portion is 5% to 10% of the thickness of the suction pad.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220002146A KR102629075B1 (en) | 2022-01-06 | 2022-01-06 | Test apparatus for semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220002146A KR102629075B1 (en) | 2022-01-06 | 2022-01-06 | Test apparatus for semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230106350A true KR20230106350A (en) | 2023-07-13 |
KR102629075B1 KR102629075B1 (en) | 2024-01-24 |
Family
ID=87160235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220002146A KR102629075B1 (en) | 2022-01-06 | 2022-01-06 | Test apparatus for semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102629075B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041965A1 (en) * | 2008-10-10 | 2010-04-15 | Xiaoqi Chen | Non-contact lifting and locomotion device |
KR20150106848A (en) | 2014-03-12 | 2015-09-22 | 크로마 에이티이 인코포레이티드 | Apparatus for testing a package-on-package semiconductor device |
KR101555965B1 (en) | 2014-04-09 | 2015-09-25 | 주식회사 레더스 | Picker vacuum nozzle test handler |
KR20160044975A (en) * | 2014-10-16 | 2016-04-26 | 삼성전자주식회사 | Semiconductor package test blade and semiconductor package test apparatus comprising the same |
KR102179457B1 (en) * | 2020-03-25 | 2020-11-16 | (주)티에스이 | Test socket and test apparatus having the same, manufacturing method for the test socket |
US20210302468A1 (en) * | 2020-03-26 | 2021-09-30 | Tse Co., Ltd. | Test apparatus for semiconductor package |
KR20210120800A (en) * | 2020-03-26 | 2021-10-07 | (주)티에스이 | Test apparatus for semiconductor package |
-
2022
- 2022-01-06 KR KR1020220002146A patent/KR102629075B1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010041965A1 (en) * | 2008-10-10 | 2010-04-15 | Xiaoqi Chen | Non-contact lifting and locomotion device |
KR20150106848A (en) | 2014-03-12 | 2015-09-22 | 크로마 에이티이 인코포레이티드 | Apparatus for testing a package-on-package semiconductor device |
KR101555965B1 (en) | 2014-04-09 | 2015-09-25 | 주식회사 레더스 | Picker vacuum nozzle test handler |
KR20160044975A (en) * | 2014-10-16 | 2016-04-26 | 삼성전자주식회사 | Semiconductor package test blade and semiconductor package test apparatus comprising the same |
KR102179457B1 (en) * | 2020-03-25 | 2020-11-16 | (주)티에스이 | Test socket and test apparatus having the same, manufacturing method for the test socket |
US20210302468A1 (en) * | 2020-03-26 | 2021-09-30 | Tse Co., Ltd. | Test apparatus for semiconductor package |
KR20210120800A (en) * | 2020-03-26 | 2021-10-07 | (주)티에스이 | Test apparatus for semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR102629075B1 (en) | 2024-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6464511B1 (en) | IC socket and IC tester | |
JP3511031B2 (en) | Contact machine device | |
KR101071371B1 (en) | Probe card for testing film package | |
US8603840B2 (en) | Manufacturing method of semiconductor device | |
KR20080058343A (en) | Apparatus and method of testing singulated dies | |
KR102519846B1 (en) | Test apparatus for semiconductor package | |
US20140206234A1 (en) | Electrical interconnect device | |
JP6655514B2 (en) | Substrate inspection method and substrate inspection device | |
KR20190039795A (en) | Substrate Inspection Apparatus and Substrate Inspection Method | |
US11940484B2 (en) | Test apparatus for semiconductor package | |
KR101108481B1 (en) | Socket for testing semiconductor chip package | |
US20090243644A1 (en) | socket, test device and test method for testing electronic element packages with leads | |
KR102496532B1 (en) | Test apparatus for semiconductor package | |
KR20230106350A (en) | Test apparatus for semiconductor package | |
KR101112766B1 (en) | Push apparatus for test | |
KR102644477B1 (en) | Test apparatus for semiconductor package | |
KR20230031755A (en) | Test apparatus for semiconductor package | |
KR102287237B1 (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
KR20230106349A (en) | Test apparatus for semiconductor package | |
KR20230163784A (en) | Test apparatus for semiconductor package | |
WO2016200630A1 (en) | Lost motion gasket for semiconductor test, and associated systems and methods | |
KR102644471B1 (en) | Test apparatus for semiconductor package | |
US20230069125A1 (en) | Test apparatus for semiconductor package | |
JP2008008726A (en) | Inspection device of semiconductor device | |
KR101907448B1 (en) | Socket for inspecting electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |