KR102644477B1 - Test apparatus for semiconductor package - Google Patents

Test apparatus for semiconductor package Download PDF

Info

Publication number
KR102644477B1
KR102644477B1 KR1020210134944A KR20210134944A KR102644477B1 KR 102644477 B1 KR102644477 B1 KR 102644477B1 KR 1020210134944 A KR1020210134944 A KR 1020210134944A KR 20210134944 A KR20210134944 A KR 20210134944A KR 102644477 B1 KR102644477 B1 KR 102644477B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
conductive
package
test socket
buffer
Prior art date
Application number
KR1020210134944A
Other languages
Korean (ko)
Other versions
KR20230051944A (en
Inventor
이솔
김민철
Original Assignee
주식회사 티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스이 filed Critical 주식회사 티에스이
Priority to KR1020210134944A priority Critical patent/KR102644477B1/en
Publication of KR20230051944A publication Critical patent/KR20230051944A/en
Application granted granted Critical
Publication of KR102644477B1 publication Critical patent/KR102644477B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Abstract

본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 테스트 소켓과, 테스터에 탑재되어 상측에 놓이는 하부 반도체 패키지와 접속하는 하부 테스트 소켓과, 푸셔에 이동 가능하게 결합되고, 푸셔를 통해 진공압을 제공받아 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치로서, 상부 테스트 소켓은, 실리콘 재질의 탄성 물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 도전부와, 도전부를 지지하면서 인접한 도전부를 절연시키는 비탄성 절연 패드로 이루어지고, 복수의 도전부가 위치하는 도전 영역 부분과 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분을 가지며, 하부 반도체 패키지와 대면하는 주변 영역 부분의 하면에 형성된 복수의 삽입 홀에 주변 영역 부분의 하면보다 돌출되는 버퍼부가 부착되어 있다.The test device for a semiconductor package according to the present invention includes an upper test socket mounted on a pusher, mounted on an upper semiconductor package and connected to a lower semiconductor package placed on the lower side, and a lower part mounted on a tester and connected to a lower semiconductor package placed on the upper side. For testing a package-on-package type (POP) semiconductor package, including a test socket and an adsorption pad that is movably coupled to a pusher and can absorb and pressurize the lower semiconductor package by receiving vacuum pressure through the pusher. As a test device for a semiconductor package, the upper test socket is composed of a plurality of conductive parts containing a plurality of conductive particles in an elastic material made of silicon, and an inelastic insulating pad that supports the conductive parts and insulates adjacent conductive parts, and includes a plurality of conductive parts. It has a conductive region portion where the conductive portion is located and an insulating peripheral region portion located around the conductive region portion, and a plurality of insertion holes formed on the lower surface of the peripheral region portion facing the lower semiconductor package protrude from the lower surface of the peripheral region portion. A buffer part is attached.

Description

반도체 패키지의 테스트 장치{TEST APPARATUS FOR SEMICONDUCTOR PACKAGE}Test device for semiconductor package {TEST APPARATUS FOR SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 테스트에 관한 것으로, 더욱 상세하게는 하부 반도체 패키지와 상부 반도체 패키지가 상하로 적층되는 패키지 온 패키지 타입(POP)의 반도체 패키지의 정상 작동 여부를 검사하기 위한 반도체 패키지의 테스트 장치에 관한 것이다.The present invention relates to testing of semiconductor packages, and more specifically, to a semiconductor package testing device for checking whether a semiconductor package of the package-on-package type (POP), in which a lower semiconductor package and an upper semiconductor package are stacked vertically, operates normally. It's about.

반도체 패키지는 미세한 전자회로가 고밀도로 집적되어 형성되어 있으며, 제조공정 중에 각 전자회로의 정상 여부에 대한 테스트 공정을 거치게 된다. 테스트 공정은 반도체 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.Semiconductor packages are formed by high-density integration of fine electronic circuits, and during the manufacturing process, each electronic circuit goes through a test process to determine whether it is normal. The test process is a process that tests whether the semiconductor package operates normally and selects good and defective products.

반도체 패키지의 테스트에는 반도체 패키지의 단자와 테스트 신호를 인가하는 테스터를 전기적으로 연결하는 테스트 장치가 이용된다. 테스트 장치는 테스트 대상이 되는 반도체 패키지의 종류에 따라 다양한 구조를 갖는다.To test a semiconductor package, a test device is used to electrically connect a terminal of the semiconductor package to a tester that applies a test signal. Test devices have various structures depending on the type of semiconductor package being tested.

최근, 부품 크기를 최소화하고 신호 전달이 빠르게 이루어질 수 있는 패키지 온 패키지(POP) 형태의 반도체 패키지의 사용이 증가하면서, 이러한 반도체 패키지를 테스트하기 위한 테스트 장치의 수요도 꾸준하게 이어지고 있다.Recently, as the use of semiconductor packages in the form of package-on-package (POP), which minimizes component size and enables fast signal transmission, has increased, demand for test devices to test such semiconductor packages continues to grow.

도 1에 도시된 바와 같이, 패키지 온 패키지 형태의 반도체 패키지를 테스트하기 위한 종래의 테스트 장치(100)는 전기 신호 전달을 위한 하부 테스트 소켓(140) 및 상부 테스트 소켓(160)과, 상부 테스트 소켓과 결합되는 푸셔(Pusher, 150)를 포함한다. 푸셔에는 푸셔에 이동 가능하게 결합되고, 외부의 진공장치로부터 푸셔를 통해 진공압을 제공받는 흡착 패드(170)가 형성된다. 하부 테스트 소켓(140)은 하부 반도체 패키지(110)와 전기적으로 연결되도록 테스터(130)에 설치되고, 상부 반도체 패키지(121)는 상부 테스트 소켓(160)과 전기적으로 연결되도록 상부 테스트 소켓의 상부의 가이드 시트(164)에 장착된다.As shown in FIG. 1, a conventional test apparatus 100 for testing a semiconductor package in the package-on-package form includes a lower test socket 140 and an upper test socket 160 for transmitting electrical signals, and an upper test socket. It includes a pusher (150) that is coupled with. A suction pad 170 is formed on the pusher, which is movably coupled to the pusher and receives vacuum pressure from an external vacuum device through the pusher. The lower test socket 140 is installed on the tester 130 to be electrically connected to the lower semiconductor package 110, and the upper semiconductor package 121 is installed on the upper part of the upper test socket to be electrically connected to the upper test socket 160. It is mounted on the guide sheet 164.

이러한 테스트 장치에서는 푸셔(150)에 설치된 흡착 패드(170)가 하강하여 검사 대상이 되는 하부 반도체 패키지(110)를 흡착(Pick)한 상태에서 하부 테스트 소켓(140) 상부에 위치(Place)시킨 다음 더욱 하강하여 하부 반도체 패키지(110)를 가압(Pushing)하는 것에 의해 상부 테스트 소켓(160)의 제2 도전부(161)와 하부 반도체 패키지(110)의 상부 단자(112)가 접속됨으로써 테스터(130)와, 하부 테스트 소켓(140), 하부 반도체 패키지(110)와, 상부 테스트 소켓(160) 및 상부 반도체 패키지(121)가 전기적으로 연결되어 전기적 테스트가 진행된다.In this test device, the suction pad 170 installed on the pusher 150 is lowered to pick the lower semiconductor package 110 to be inspected and placed on the lower test socket 140. By further lowering and pushing the lower semiconductor package 110, the second conductive portion 161 of the upper test socket 160 and the upper terminal 112 of the lower semiconductor package 110 are connected, thereby connecting the tester 130. ), the lower test socket 140, the lower semiconductor package 110, the upper test socket 160, and the upper semiconductor package 121 are electrically connected to conduct an electrical test.

종래의 일반적인 반도체 패키지의 테스트 장치에서는 검사 대상인 반도체 패키지를 픽커(Picker)가 흡착(Pick)하여 테스트 소켓 위에 위치(Place)시킨 후, 픽커는 다른 반도체 패키지를 흡착하기 위해 이동하고, 푸셔(Pusher)가 테스트 소켓 위에 위치한 반도체 패키지를 가압(Pushing)하는 방식으로 전기적 테스트를 진행하고 있다. 즉, 종래의 일반적인 반도체 패키지의 테스트 장치에서는 픽커와 푸셔가 분리되어 동작하고, 픽커는 픽앤플레이스(Pick & Place) 역할만 수행하므로, 픽커는 반도체 패키지를 짧은 시간 동안만 흡착하고 있다.In a typical conventional semiconductor package test device, a picker picks the semiconductor package to be inspected and places it on the test socket, then the picker moves to pick up another semiconductor package, and a pusher Electrical tests are being conducted by pushing the semiconductor package located on the test socket. That is, in a typical conventional semiconductor package test device, the picker and pusher operate separately, and the picker only performs a pick and place role, so the picker only adsorbs the semiconductor package for a short period of time.

이에 반해, 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 픽커와 푸셔가 일체로 형성되어 있고, 픽커의 흡착 패드가 검사 대상이 되는 하부 반도체 패키지를 흡착(Pick)하여 로딩(Place)하고 가압(Pushing)하는 역할까지 동시에 수행하므로 픽커의 흡착 패드는 장시간 하부 반도체 패키지와 접촉하는 구조를 가지고 있고, 특히 신뢰성 테스트의 경우에는 1~2주의 기간 동안 흡착 패드가 하부 반도체 패키지와 접촉한 상태를 유지하고 있는 실정이다.On the other hand, in a test device that tests semiconductor packages in the package-on-package form, the picker and pusher are integrated, and the picker's suction pad picks the lower semiconductor package to be inspected, loads (places), and pressurizes it. Since it also performs a pushing role at the same time, the picker's suction pad has a structure that is in contact with the lower semiconductor package for a long period of time. Especially in the case of reliability testing, the suction pad remains in contact with the lower semiconductor package for a period of 1 to 2 weeks. It is currently being done.

패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서 흡착 패드(170)는 반도체 패키지를 보호하고 진공 흡착 성능을 높이기 위해 실리콘으로 제작되고, 상부 테스트 소켓(160)의 제2 도전부(161)는 반도체 패키지와 부드러운 접속을 통해 반도체 패키지 단자의 손상을 방지하기 위해 실리콘 재질의 탄성물질 내에 다수의 도전성 입자가 포함되는 형태로 형성되는데, 장시간 압축되는 상태에서 실리콘의 특성에 의해 하부 반도체 패키지가 흡착 패드 또는 상부 테스트 소켓에 달라붙는 소위 스티키(Sticky) 현상이 발생한다. In a test device that tests a semiconductor package in the package-on-package form, the suction pad 170 is made of silicon to protect the semiconductor package and increase vacuum suction performance, and the second conductive portion 161 of the upper test socket 160 is In order to prevent damage to the semiconductor package terminal through a smooth connection with the semiconductor package, it is formed in a form that contains a large number of conductive particles within an elastic material made of silicon. When compressed for a long time, the lower semiconductor package becomes an adsorption pad due to the characteristics of silicon. Alternatively, the so-called sticky phenomenon occurs where the product sticks to the upper test socket.

도 2는 흡착 패드와 상부 테스트 소켓의 제2 도전부에서 실리콘 오일(O)이 용출되는 것을 예시적으로 도시한 것이다. 도 2의 (a)에 도시한 것과 같이, 실리콘으로 제작되는 흡착 패드(170)의 몸체부(171)에서 실리콘 오일(O)이 용출되어 몸체부(171)와 진공 홀(173)의 측면을 따라 흘러내려 흡착 패드(170)의 흡착부(172)와 하부 반도체 패키지(110) 사이에 실리콘 오일이 쌓이게 되고, 또한 도 2의 (b)에 도시한 것과 같이, 상부 테스트 소켓(160)의 제2 도전부(161)에서도 미세하게 실리콘 오일(O)이 용출되어 상부 테스트 소켓(160)의 제2 도전부(161)와 하부 반도체 패키지(110) 사이에 실리콘 오일이 쌓이게 되면서, 흡착 패드 또는 상부 테스트 소켓에 하부 반도체 패키지가 달라붙어 테스트 후 검사가 완료된 하부 반도체 패키지를 적재 장치에 위치시키기 어려운 문제가 발생한다.Figure 2 exemplarily shows silicone oil (O) being eluted from the suction pad and the second conductive portion of the upper test socket. As shown in (a) of FIG. 2, silicone oil (O) is eluted from the body portion 171 of the suction pad 170 made of silicon and forms the side surfaces of the body portion 171 and the vacuum hole 173. Silicone oil flows down and accumulates between the adsorption portion 172 of the adsorption pad 170 and the lower semiconductor package 110, and as shown in (b) of FIG. 2, the upper test socket 160 2 Silicone oil (O) is slightly eluted from the conductive portion 161 and accumulated between the second conductive portion 161 of the upper test socket 160 and the lower semiconductor package 110, and the suction pad or upper The lower semiconductor package sticks to the test socket, making it difficult to place the inspected lower semiconductor package in the loading device after testing.

또한, 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 상부 테스트 소켓(160)의 중앙 부분에 결합된 흡착 패드(170)가 진공압으로 하부 반도체 패키지(110)를 흡착하면서 압착하여 상부 테스트 소켓의 제2 도전부(161)와 하부 반도체 패키지의 상부 단자(112)가 접속되도록 하는 구조이므로, 상부 테스트 소켓(160)에서는 흡착 패드(170)가 위치한 중앙 부분에 하중이 집중되어, 흡착 패드(170)와 근접한 위치에 있는 제2 도전부(161) 부분이 높은 하중으로 인해 쉽게 손상되어 상부 테스트 소켓의 전체 내구성이 저하되는 문제가 있었다.In addition, in a test device for testing a semiconductor package in the package-on-package form, the suction pad 170 coupled to the central portion of the upper test socket 160 adsorbs and compresses the lower semiconductor package 110 with vacuum pressure to the upper test socket 160. Since the second conductive portion 161 of the structure is connected to the upper terminal 112 of the lower semiconductor package, the load is concentrated on the central portion where the suction pad 170 is located in the upper test socket 160, and the suction pad ( There was a problem in that the portion of the second conductive portion 161 located close to 170) was easily damaged due to a high load, thereby deteriorating the overall durability of the upper test socket.

공개특허공보 제2015-0106848호 (2015. 9. 22.)Public Patent Publication No. 2015-0106848 (2015. 9. 22.) 등록특허공보 제10-1555965호 (2015. 9. 25.)Registered Patent Publication No. 10-1555965 (2015. 9. 25.)

본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 고속 동작을 하는 패키지 온 패키지 형태의 반도체 패키지를 정밀하게 테스트할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.The present invention was conceived in consideration of the above-described points, and its purpose is to provide a semiconductor package test device that can precisely test a semiconductor package in the form of a package-on-package that operates at high speed.

또한, 본 발명은 상부 테스트 소켓과 흡착 패드에 반도체 패키지가 달라붙는 스티키 현상을 방지할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a test device for a semiconductor package that can prevent the sticky phenomenon in which the semiconductor package sticks to the upper test socket and the suction pad.

또한, 본 발명은 상부 테스트 소켓에 전달되는 하중을 분산하여 상부 테스트 소켓의 내구성이 향상되는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a semiconductor package test device that improves the durability of the upper test socket by distributing the load transmitted to the upper test socket.

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 테스트 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 반도체 패키지와 접속하는 하부 테스트 소켓과, 상기 푸셔에 이동 가능하게 결합되고, 상기 푸셔를 통해 진공압을 제공받아 상기 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 상부 테스트 소켓은, 실리콘 재질의 탄성 물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 도전부와, 상기 도전부를 지지하면서 인접한 도전부를 절연시키는 비탄성 절연 패드로 이루어지고, 상기 복수의 도전부가 위치하는 도전 영역 부분과 상기 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분을 가지며, 상기 하부 반도체 패키지와 대면하는 상기 주변 영역 부분의 하면에 형성된 복수의 삽입 홀에 상기 주변 영역 부분의 하면보다 돌출되는 버퍼부가 부착되어 있을 수 있다.The test device for a semiconductor package according to the present invention for solving the above-described object is mounted on a pusher, has an upper test socket mounted on the upper semiconductor package and connects to the lower semiconductor package placed on the lower side, and is mounted on the tester and connects the upper semiconductor package to the upper semiconductor package. A package comprising a lower test socket connected to the lower semiconductor package placed on the lower semiconductor package, and a suction pad movably coupled to the pusher and capable of adsorbing and pressing the lower semiconductor package by receiving vacuum pressure through the pusher. In a semiconductor package test device for testing an on-package type (POP) semiconductor package, the upper test socket includes a plurality of conductive parts containing a plurality of conductive particles in an elastic material made of silicon, and the conductive part. It is made of an inelastic insulating pad that supports and insulates adjacent conductive parts, has a conductive area part where the plurality of conductive parts are located, and an insulating peripheral area part located around the conductive area part, and faces the lower semiconductor package. A buffer part that protrudes from the lower surface of the peripheral area may be attached to a plurality of insertion holes formed on the lower surface of the peripheral area.

상기 버퍼부는 상기 삽입 홀에 부착되는 실리콘 재질의 버퍼 몸체와, 상기 버퍼 몸체보다 큰 외경을 가지고, 상면에 상기 버퍼 몸체가 부착되며, 상기 버퍼 몸체보다 경질의 소재로 이루어진 접촉 패드로 구성될 수 있다.The buffer unit may be composed of a buffer body made of silicon attached to the insertion hole, a contact pad having an outer diameter larger than that of the buffer body, the buffer body attached to the upper surface, and a contact pad made of a material harder than the buffer body. .

상기 접촉 패드는 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어질 수 있다.The contact pad may be made of any one of polyimide film, engineering plastic, or synthetic resin.

상기 버퍼부는 상기 삽입 홀의 폭보다 작은 폭을 가지고, 상기 도전부보다 하측으로 더 돌출되어 있을 수 있다.The buffer portion may have a width smaller than the width of the insertion hole and may protrude further downward than the conductive portion.

또한, 상기 도전 영역 부분은 사각 형상으로 이루어지고, 상기 버퍼부는 상기 도전 영역 부분의 각각의 모서리에 근접하여 배치될 수 있다.Additionally, the conductive area portion may have a square shape, and the buffer portion may be disposed close to each corner of the conductive area portion.

상기 버퍼부는 상기 모서리를 감싸는 형상으로 형성될 수 있다.The buffer portion may be formed in a shape that surrounds the edge.

그리고 상기 접촉 패드의 상면 외측 둘레에는 오일 유출 방지부가 형성되어 있을 수 있다.Additionally, an oil leak prevention portion may be formed around the outer upper surface of the contact pad.

상기 오일 유출 방지부는 담장 형상일 수 있다.The oil leak prevention unit may have a fence shape.

상기 오일 유출 방지부는 상기 접촉 패드의 일부가 식각되어 형성된 오목한 홈 형상일 수 있다.The oil leak prevention portion may have a concave groove shape formed by etching a portion of the contact pad.

본 발명의 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 하부 반도체 패키지가 달라붙는 스티키 현상을 상부 테스트 소켓에 형성된 버퍼부에 의해 차단하는 것에 더하여, 흡착 패드에도 스티키 현상을 방지하는 수단을 추가함으로써, 검사가 완료된 하부 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙는 스티키 현상이 거의 완벽하게 차단할 수 있다.In the package-on-package (POP) type semiconductor package test device for testing the upper semiconductor package and the lower semiconductor package of the present invention, in addition to blocking the sticky phenomenon in which the lower semiconductor package sticks by the buffer portion formed in the upper test socket, By adding a means to prevent the sticky phenomenon to the suction pad, the sticky phenomenon where the inspected lower semiconductor package sticks to the upper test socket or suction pad can be almost completely prevented.

또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정을 효율적으로 진행할 수 있다.In addition, in the semiconductor package testing device according to an embodiment of the present invention, even when testing a semiconductor package in the package-on-package form, the semiconductor package does not stick to the upper test socket or suction pad, so the semiconductor package that has been inspected is loaded after the test. It can be easily placed on the device, allowing the entire testing process to proceed efficiently.

또한, 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 버퍼부를 상부 테스트 소켓의 하면 외곽에 대칭적으로 배치하여 상부 테스트 소켓의 중앙부분에 집중되던 하중이 상부 테스트 소켓 전체에 균일하게 분산되어 작용하도록 함으로써, 하중이 집중되는 상부 테스트 소켓의 일부 도전부가 쉽게 파손되거나 손상되는 것을 방지하여, 상부 테스트 소켓의 전체적인 내구성이 향상된다.In addition, in the test device for testing a semiconductor package in the package-on-package form according to an embodiment of the present invention, the buffer unit is symmetrically placed on the outer lower surface of the upper test socket, so that the load concentrated in the center of the upper test socket is transferred to the upper test socket. By having the effect uniformly distributed throughout the socket, some conductive parts of the upper test socket where the load is concentrated are prevented from being easily broken or damaged, thereby improving the overall durability of the upper test socket.

도 1은 종래 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 2는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서 흡착 패드와 상부 테스트 소켓의 도전부에서 실리콘이 용출되어 스티키 현상이 발생하는 것을 보인 도면이다.
도 3은 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 4는 본 발명의 일실시예에 따른 버퍼부가 형성된 상부 테스트 소켓을 나타낸 것이다.
도 5는 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.
도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이다.
도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.
Figure 1 schematically shows a test device for a conventional package-on-package type semiconductor package.
FIG. 2 is a diagram showing that silicon is eluted from the conductive portion of the suction pad and the upper test socket in a test device for a semiconductor package in the package-on-package type, resulting in a sticky phenomenon.
Figure 3 schematically shows a test device for a semiconductor package in the package-on-package form of the present invention.
Figure 4 shows an upper test socket with a buffer unit according to an embodiment of the present invention.
Figure 5 is for explaining the operation of a test device for a semiconductor package in the package-on-package type of the present invention.
Figure 6 shows various modifications of the buffer unit according to an embodiment of the present invention.
Figure 7 shows various modifications of the suction pad according to an embodiment of the present invention.

이하, 본 발명에 따른 반도체 패키지의 테스트 장치를 도면을 참조하여 상세히 설명한다.Hereinafter, a test device for a semiconductor package according to the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이고, 도 4는 본 발명의 일실시예에 따른 버퍼부가 형성된 상부 테스트 소켓을 나타낸 것이며, 도 5는 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이고, 도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이며, 도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.Figure 3 schematically shows a test device for a semiconductor package in the package-on-package form of the present invention, Figure 4 shows an upper test socket with a buffer portion according to an embodiment of the present invention, and Figure 5 shows a package of the present invention. It is intended to explain the operation of a test device for a semiconductor package in the form of an on-package, Figure 6 shows various modifications of the buffer unit according to an embodiment of the present invention, and Figure 7 shows a suction pad according to an embodiment of the present invention. It shows various modified examples of .

도 3에 나타낸 것과 같이, 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치(200)는 양품으로 미리 선별된 상부 반도체 패키지(20)를 이용하여 하부 반도체 패키지(10)를 검사하는 패키지 온 패키지 타입(POP)의 반도체 패키지의 테스트에 이용되는 것으로, 테스트 신호를 발생하는 테스터(30)와 패키지 온 패키지 타입(POP)의 반도체 패키지를 전기적으로 매개할 수 있다. As shown in FIG. 3, the test device 200 for a semiconductor package in the package-on-package form of the present invention is a package-on-package test device that inspects the lower semiconductor package 10 using the upper semiconductor package 20 that has been previously selected as a good product. It is used to test a semiconductor package of the POP type, and can electrically communicate between the tester 30 that generates a test signal and the semiconductor package of the package-on-package type (POP).

반도체 패키지의 테스트 장치(200)는 테스터(30)에 장착되는 하부 테스트 소켓(40)과, 하부 테스트 소켓(40)이 장착되는 소켓 하우징(111) 및 가이드 하우징(120)과, 상부 테스트 소켓(60)이 탑재되고 구동부(미도시)로부터 이동력을 제공받아 움직일 수 있는 푸셔(50)와, 푸셔(50)에 결합되는 상부 테스트 소켓(60)과, 하부 반도체 패키지(10)를 흡착할 수 있도록 푸셔(50)에 이동 가능하게 결합되는 흡착 패드(70)를 포함한다.The semiconductor package test device 200 includes a lower test socket 40 mounted on the tester 30, a socket housing 111 and guide housing 120 on which the lower test socket 40 is mounted, and an upper test socket ( 60) is mounted and can absorb the pusher 50, which can move by receiving a moving force from the driving unit (not shown), the upper test socket 60 coupled to the pusher 50, and the lower semiconductor package 10. It includes a suction pad 70 that is movably coupled to the pusher 50.

하부 테스트 소켓(40)은 테스터(30)에 탑재되어 테스터(30)와 상측에 위치하는 하부 반도체 패키지(10)를 전기적으로 연결한다. 하부 테스트 소켓(40)은 소켓 하우징(111) 내에 배치되고, 제1 도전부(41)와 절연부(42)를 포함하여 구성된다.The lower test socket 40 is mounted on the tester 30 and electrically connects the tester 30 and the lower semiconductor package 10 located above. The lower test socket 40 is disposed within the socket housing 111 and includes a first conductive portion 41 and an insulating portion 42.

제1 도전부(41)는 실리콘 재질의 탄성 절연물질 내에 도전성 입자가 정렬되어 있는 형태일 수도 있고, 스프링이 내장된 포고핀 형태일 수 있다.The first conductive portion 41 may be in the form of conductive particles aligned within an elastic insulating material made of silicon, or may be in the form of a pogo pin with a built-in spring.

푸셔(50)는 구동부로부터 이동력을 제공받아 하부 테스트 소켓(40) 측으로 접근하거나 하부 테스트 소켓(40)으로부터 멀어지도록 움직일 수 있다. 푸셔(50)는 내측에 상부 반도체 패키지(20)를 수용하는 챔버(52)와, 진공압을 전달하기 위한 진공 통로(51)가 구비되고, 진공 통로(51)는 외부의 진공압 발생장치(미도시)와 연결되어 진공압 발생장치에서 발생하는 진공압을 흡착 패드(70)에 전달할 수 있다.The pusher 50 may receive a moving force from the driving unit to move closer to the lower test socket 40 or move away from the lower test socket 40. The pusher 50 is provided with a chamber 52 for accommodating the upper semiconductor package 20 inside and a vacuum passage 51 for transmitting vacuum pressure, and the vacuum passage 51 is provided with an external vacuum pressure generator ( (not shown) can transmit the vacuum pressure generated by the vacuum pressure generator to the adsorption pad 70.

흡착 패드(70)에는 진공압 발생장치의 작동에 의해 진공압이나 해제압이 진공 통로(51), 챔버(52), 절연 패드 홀(63)을 통해 전달된다. 흡착 패드(70)는 진공 상태를 유지하면서 하강하여 검사 대상인 하부 반도체 패키지(10)를 흡착하고, 더 하강하여 하부 반도체 패키지(10)를 가압하거나 진공 상태를 해제하여 검사가 완료된 하부 반도체 패키지(10)를 적재 장치(미도시)에 위치시킬 수 있다.Vacuum pressure or release pressure is transmitted to the suction pad 70 through the vacuum passage 51, chamber 52, and insulating pad hole 63 by the operation of the vacuum pressure generator. The suction pad 70 descends while maintaining a vacuum state to adsorb the lower semiconductor package 10 to be inspected, and further descends to pressurize the lower semiconductor package 10 or release the vacuum to absorb the lower semiconductor package 10 for which the inspection has been completed. ) can be placed in a loading device (not shown).

상부 테스트 소켓(60)은 챔버(52)를 밀폐할 수 있도록 푸셔(50)의 일측에 결합된다. 상부 테스트 소켓(60)은 챔버(52)에 놓이는 상부 반도체 패키지(20)를 탑재하고 있고(상부 반도체 패키지는 미리 선별된 양품 패키지일 수 있다), 테스트 시, 하측에 놓이는 하부 반도체 패키지(10)와 전기적으로 연결된다. 상부 테스트 소켓(60)은 챔버(52)를 덮는 절연 패드(62)와, 절연 패드(62)에 지지되고 절연되는 복수의 제2 도전부(61)를 포함하고, 절연 패드(62)의 상면에는 상부 반도체 패키지 단자(21)를 가이드하는 가이드 시트(64)가 설치될 수도 있다.The upper test socket 60 is coupled to one side of the pusher 50 to seal the chamber 52. The upper test socket 60 is equipped with an upper semiconductor package 20 placed in the chamber 52 (the upper semiconductor package may be a pre-selected good quality package), and, during testing, a lower semiconductor package 10 placed on the lower side. is electrically connected to The upper test socket 60 includes an insulating pad 62 covering the chamber 52, a plurality of second conductive portions 61 supported and insulated by the insulating pad 62, and the upper surface of the insulating pad 62. A guide sheet 64 that guides the upper semiconductor package terminal 21 may be installed.

절연 패드(62)는 비탄성 절연소재로 이루어질 수 있다. 비탄성 절연소재의 절연 패드(62)는 상부 테스트 소켓(60)이 하부 반도체 패키지(10)에 접속할 때 하부 반도체 패키지(10)를 하부 테스트 소켓(40) 측으로 가압하는데 유리하다. 비탄성 절연소재의 절연 패드(62)가 하부 반도체 패키지(10)를 안정적으로 가압하면 하부 반도체 패키지(10)의 하부 단자(11)가 하부 테스트 소켓(40)의 제1 도전부(41)에 안정적으로 접속될 수 있다. 이러한 비탄성 절연소재로는 폴리이미드, 엔지니어링 플라스틱, 또는 그 이외의 다양한 비탄성 절연 소재가 이용될 수 있다.The insulating pad 62 may be made of a non-elastic insulating material. The insulating pad 62 made of a non-elastic insulating material is advantageous for pressing the lower semiconductor package 10 toward the lower test socket 40 when the upper test socket 60 is connected to the lower semiconductor package 10. When the insulating pad 62 of the inelastic insulating material stably presses the lower semiconductor package 10, the lower terminal 11 of the lower semiconductor package 10 is stably connected to the first conductive portion 41 of the lower test socket 40. can be connected. Polyimide, engineering plastic, or various other non-elastic insulating materials may be used as such inelastic insulating materials.

절연 패드(62)에는 절연 패드 홀(63)이 구비된다. 절연 패드 홀(63)은 챔버(52)의 진공압이 전달될 수 있도록 챔버(52)의 진공 통로(51)와 연결된다. The insulating pad 62 is provided with an insulating pad hole 63. The insulating pad hole 63 is connected to the vacuum passage 51 of the chamber 52 so that the vacuum pressure of the chamber 52 can be transmitted.

제2 도전부(61)는 절연 패드(62)를 두께 방향으로 관통하도록 형성되고 비탄성 절연 패드(62)에 의해 지지된다. 제2 도전부(61)는 실리콘 재질의 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 형태로 이루어지며, 절연 패드(62)의 하면보다 돌출되어 형성될 수 있다. 제2 도전부(61)를 절연 패드의 하면에서 돌출되게 형성하면 하부 반도체 패키지의 상부 단자(12)에 보다 안정적으로 접속할 수 있는 장점이 있다.The second conductive portion 61 is formed to penetrate the insulating pad 62 in the thickness direction and is supported by the inelastic insulating pad 62. The second conductive portion 61 is made of a plurality of conductive particles contained in an elastic insulating material made of silicon, and may be formed to protrude from the lower surface of the insulating pad 62. If the second conductive portion 61 is formed to protrude from the lower surface of the insulating pad, there is an advantage in that it can be more stably connected to the upper terminal 12 of the lower semiconductor package.

상부 테스트 소켓(60)의 절연 패드(62) 하면에는 복수의 버퍼부(80)가 마련된다. 도 4는 본 발명의 일실시예에 따른 버퍼부(80)가 형성된 상부 테스트 소켓을 나타낸 것으로, 도 4의 (a)는 단면도이고, 도 4의 (b)는 하면도이다.A plurality of buffer units 80 are provided on the lower surface of the insulating pad 62 of the upper test socket 60. Figure 4 shows an upper test socket with a buffer unit 80 according to an embodiment of the present invention. Figure 4 (a) is a cross-sectional view and Figure 4 (b) is a bottom view.

도 4에 나타낸 것과 같이, 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서는 상부 테스트 소켓(60)의 절연 패드(62)의 하면(즉, 하부 반도체 패키지(10)의 상면과 대면하는 부분)의 외곽에는 복수의 버퍼부(80)가 형성되어 있다. As shown in FIG. 4, in the test device for a semiconductor package in the package-on-package type of the present invention, the lower surface of the insulating pad 62 of the upper test socket 60 (i.e., the portion facing the upper surface of the lower semiconductor package 10) ) A plurality of buffer units 80 are formed on the outside of the .

도 4의 (b)에 나타낸 것과 같이, 상부 테스트 소켓(60)은 복수의 제2 도전부(61)가 위치하는 대략 사각 형상의 도전 영역 부분(A)과 도전 영역 부분(A)을 둘러싸는 형태로 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분(B)으로 구분될 수 있다. 여기서 주변 영역 부분(B)은 제2 도전부(61)가 배치되어 있지 않은 절연 패드(62) 부분이다. 도전 영역 부분(A)에 근접하는 위치의 주변 영역 부분(B)의 하면에는 복수의 삽입 홀(65)이 형성되고, 이 삽입 홀(65)에는 주변 영역 부분(B)의 하면(즉, 절연 패드의 하면)보다 돌출되고, 제2 도전부(61)의 하면보다 돌출되는 형태로 버퍼부(80)가 각각 배치되어 있다.As shown in (b) of FIG. 4, the upper test socket 60 has a conductive region portion A of approximately square shape where the plurality of second conductive portions 61 are located and a conductive region portion A surrounding the conductive region portion A. It can be divided into an insulating peripheral area portion (B) located around the conductive area portion. Here, the peripheral area portion (B) is a portion of the insulating pad 62 where the second conductive portion 61 is not disposed. A plurality of insertion holes 65 are formed on the lower surface of the peripheral area portion B at a position close to the conductive area portion A, and these insertion holes 65 are provided on the lower surface of the peripheral area portion B (i.e., insulated). The buffer portions 80 are each disposed in a manner that protrudes from the lower surface of the pad and protrudes from the lower surface of the second conductive portion 61.

본 발명의 일실시예에 따른 버퍼부(80)는 도전 영역 부분(A)의 4개의 모서리 부분에 근접하여 배치되고, 모서리를 감싸는 형상으로 형성될 수 있다. 버퍼부(80)를 사각 형상의 도전 영역 부분(A)의 모서리 각각에 근접하게 배치하여 상부 테스트 소켓(60)에 4개의 버퍼부가 형성되도록 할 수도 있고, 서로 마주보는 모서리 부분에 근접하게 배치하여 2개의 버퍼부를 형성하는 것도 가능하다. 이와 같이, 버퍼부(80)는 상부 테스트 소켓(60)에 인가되는 하중이 균일하게 분산될 수 있도록 흡착 패드(70)을 기준으로 서로 대칭적인 영역에 배치하는 것이 바람직하며, 상부 테스트 소켓(60)에 보다 균일한 하중이 가해지도록 도전 영역 부분()의 각각의 모서리 부분에 모두 버퍼부(80)를 마련하는 것이 보다 바람직하다.The buffer unit 80 according to an embodiment of the present invention is disposed close to the four corners of the conductive area portion A and may be formed in a shape that surrounds the corners. The buffer unit 80 may be placed close to each corner of the square-shaped conductive area portion A so that four buffer units are formed in the upper test socket 60, or may be placed close to the corners facing each other. It is also possible to form two buffer units. In this way, the buffer unit 80 is preferably disposed in areas symmetrical to each other with respect to the suction pad 70 so that the load applied to the upper test socket 60 can be uniformly distributed, and the upper test socket 60 It is more desirable to provide a buffer portion 80 at each corner of the conductive area portion ( ) so that a more uniform load is applied to the conductive area portion ( ).

따라서 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 상부 테스트 소켓의 하면 외곽에 복수의 버퍼부(80)를 배치하여 테스트시 상부 테스트 소켓(60)의 중앙부분에 집중되던 하중을 복수의 버퍼부(80)가 분담하여 하중이 분산하도록 함으로써, 상부 테스트 소켓(60)의 일부에만 하중이 집중되어 하중이 집중된 부분에 배치된 제2 도전부(61)가 쉽게 파손 또는 손상되는 것을 방지하여 상부 테스트 소켓의 전체적인 내구성이 향상되는 장점이 있다.Therefore, in a test device for testing a semiconductor package in the package-on-package form according to an embodiment of the present invention, a plurality of buffer units 80 are placed on the outer lower surface of the upper test socket, so that the central portion of the upper test socket 60 is used during testing. By sharing the load concentrated in the plurality of buffer units 80 to distribute the load, the load is concentrated only in a part of the upper test socket 60, so that the second conductive part 61 disposed in the concentrated portion can easily be damaged. This has the advantage of improving the overall durability of the upper test socket by preventing breakage or damage.

도 4의 (a)에 나타낸 것과 같이, 버퍼부(80)는 삽입 홀(65)에 부착되는 실리콘 재질의 버퍼 몸체(81)와, 버퍼 몸체보다 큰 외경을 가지고, 상면에 버퍼 몸체가 부착되는 접촉 패드(82)로 이루어진다. 접촉 패드(82)는 버퍼 몸체(81)보다 경질의 소재인 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지와 같은 점착 방지 소재로 이루어지도록 함으로써 하부 반도체 패키지(10)와 장시간 접촉하더라도 하부 반도체 패키지(10)가 버퍼부(80)에 달라붙는 것을 방지하고 있다.As shown in (a) of FIG. 4, the buffer unit 80 has a buffer body 81 made of silicon attached to the insertion hole 65, an outer diameter larger than the buffer body, and the buffer body is attached to the upper surface. It consists of a contact pad (82). The contact pad 82 is made of an anti-adhesion material such as polyimide film, engineering plastic, or synthetic resin, which is a harder material than the buffer body 81, so that the lower semiconductor package 10 remains intact even if it is in contact with the lower semiconductor package 10 for a long time. It prevents it from sticking to the buffer unit 80.

버퍼부의 폭(w2)은 삽입 홀(65)의 폭(w1)은 보다 작은 폭을 가지고, 버퍼부(80)는 제2 도전부(61)의 하면보다 "d"만큼 더 돌출되도록 형성된다. 여기서 "d"는 0보다 크고 1mm 보다 작은 것일 수 있다. 이와 같이 버퍼부(80)를 구성함으로써, 상부 테스트 소켓(60)이 가압될 때 실리콘 재질의 버퍼 몸체(81)가 삽입 홀(65) 내의 공간에서 충분히 압축될 수 있다. The width w2 of the buffer portion is smaller than the width w1 of the insertion hole 65, and the buffer portion 80 is formed to protrude further than the lower surface of the second conductive portion 61 by “d”. Here, “d” may be greater than 0 and less than 1 mm. By configuring the buffer unit 80 in this way, when the upper test socket 60 is pressurized, the buffer body 81 made of silicon can be sufficiently compressed in the space within the insertion hole 65.

도 5는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다. Figure 5 is for explaining the operation of a test device for a semiconductor package in the package-on-package form.

도 5의 (a)에 나타낸 것과 같이, 푸셔(50)가 구동부에 의해 움직이고 흡착 패드(70)가 하강하여 하부 반도체 패키지(10)를 흡착한 다음, 흡착 패드(70)는 흡착한 하부 반도체 패키지(10)를 하부 테스트 소켓(40) 위로 운반하여 하부 반도체 패키지(10)의 하부 단자(11)가 하부 테스트 소켓(40)의 제1 도전부(41)와 접촉하도록 배치된다.As shown in (a) of FIG. 5, the pusher 50 is moved by the driving unit and the suction pad 70 is lowered to adsorb the lower semiconductor package 10, and then the suction pad 70 absorbs the lower semiconductor package. (10) is carried over the lower test socket 40 so that the lower terminal 11 of the lower semiconductor package 10 is placed in contact with the first conductive portion 41 of the lower test socket 40.

이후, 도 5의 (b)에 나타낸 것과 같이, 푸셔(50)가 하부 테스트 소켓(40) 측으로 이동할 때 흡착 패드(70)는 더욱 하강하여 하부 반도체 패키지(10)를 가압하게 되므로 하부 반도체 패키지(10)의 하부 단자(11)와 하부 테스트 소켓(40)의 제1 도전부(41)가 접속하게 되며, 상부 테스트 소켓(60)의 제2 도전부(61)는 압축되면서 하부 반도체 패키지(10)의 상부 단자(12)에 접속된다. Thereafter, as shown in (b) of FIG. 5, when the pusher 50 moves toward the lower test socket 40, the suction pad 70 further descends to press the lower semiconductor package 10, thereby causing the lower semiconductor package ( The lower terminal 11 of 10 is connected to the first conductive portion 41 of the lower test socket 40, and the second conductive portion 61 of the upper test socket 60 is compressed to form the lower semiconductor package 10. ) is connected to the upper terminal 12.

이때, 제2 도전부(61)보다 더 돌출되어 형성된 버퍼부(80)도 압축되면서 버퍼 몸체(81)는 삽입 홀(65) 내의 공간에서 압축되고, 접촉 패드(82)의 하면이 하부 반도체 패키지(10)의 상면에 밀착된다. 버퍼부(80)가 배치되는 삽입 홀(65)의 폭(w1)은 접촉 패드(82)의 폭(w2)보다 크고, 버퍼 몸체(81)는 접촉 패드(82)의 외경보다 작으므로, 버퍼 몸체(81)는 삽입 홀(65) 내의 공간 내에서 충분히 압축될 수 있다. 또한 접촉 패드의 폭(w2)이 삽입 홀의 폭(w1)보다 작으므로 제2 도전부(61)가 압축되는 정도에 맞춰 버퍼부(80)가 압축될 수 있으며, 버퍼 몸체(81)가 압축되는 것을 접촉 패드(82)가 방해하지 않는다.At this time, the buffer portion 80, which is formed to protrude further than the second conductive portion 61, is also compressed, and the buffer body 81 is compressed in the space within the insertion hole 65, and the lower surface of the contact pad 82 is exposed to the lower semiconductor package. It is in close contact with the upper surface of (10). The width w1 of the insertion hole 65 where the buffer unit 80 is disposed is larger than the width w2 of the contact pad 82, and the buffer body 81 is smaller than the outer diameter of the contact pad 82, so the buffer The body 81 can be sufficiently compressed within the space within the insertion hole 65. In addition, since the width (w2) of the contact pad is smaller than the width (w1) of the insertion hole, the buffer unit 80 can be compressed according to the degree to which the second conductive part 61 is compressed, and the buffer body 81 is compressed. The contact pad 82 does not interfere with this.

이와 같이, 흡착 패드(70)의 진공압이 상부 테스트 소켓(60)을 통해 하부 반도체 패키지(10)에 전달됨으로써 테스터(30)와, 하부 테스트 소켓(40)과, 하부 반도체 패키지(10)와, 상부 테스트 소켓(60) 및 상부 반도체 패키지(20)가 전기적으로 연결된다. 이 상태에서 테스터(30)에서 발생하는 테스트 신호가 하부 반도체 패키지(10) 및 상부 반도체 패키지(20)에 전달됨으로써 하부 반도체 패키지(10)의 정상 동작 여부와 하부 반도체 패키지(10)가 상부 반도체 패키지(20)에 제대로 정합되는지 여부에 대한 전기적 테스트가 수행될 수 있다.In this way, the vacuum pressure of the suction pad 70 is transmitted to the lower semiconductor package 10 through the upper test socket 60, thereby connecting the tester 30, the lower test socket 40, and the lower semiconductor package 10. , the upper test socket 60 and the upper semiconductor package 20 are electrically connected. In this state, the test signal generated from the tester 30 is transmitted to the lower semiconductor package 10 and the upper semiconductor package 20 to determine whether the lower semiconductor package 10 is operating normally and whether the upper semiconductor package An electrical test can be performed to determine whether it is properly matched to (20).

테스트가 완료된 후, 진공 픽커의 흡착 패드(70)는 상승하고, 흡착 패드(70)에 흡착된 하부 반도체 패키지(10)는 흡착 패드(70)에 제공되는 진공압이 해제되면서 상부 테스트 소켓(60)에서 적재 장치로 로딩된다.After the test is completed, the suction pad 70 of the vacuum picker rises, and the lower semiconductor package 10 adsorbed on the suction pad 70 is released from the upper test socket 60 as the vacuum pressure provided to the suction pad 70 is released. ) is loaded into the loading device.

그런데, 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 흡착 패드(70)가 하부 반도체 패키지를 흡착(Pick)하고 로딩(Place)하는 역할에 더하여 하부 반도체 패키지를 하부 테스트 소켓에 가압(Pushing)하는 역할까지 수행하여 장시간 하부 반도체 패키지와 접촉하는 구조를 가지고 있고, 상부 테스트 소켓(60)도 하부 반도체 패키지와 장시간 접촉하게 되므로, 실리콘 재질의 흡착 패드(70)와 실리콘 재질의 탄성물질 내에 다수의 도전성 입자가 포함되어 형성된 제2 도전부(61)로부터 용출되는 실리콘 오일로 인해 흡착 패드(70)와 상부 테스트 소켓(60)에 하부 반도체 패키지가 들러붙는 스티키 현상이 발생하여 검사가 완료된 하부 반도체 패키지가 적재장치에 제대로 안착되지 않을 수 있지만, 본 발명에서는 버퍼부(80)를 배치하여 버퍼부(80)의 팽창력으로 하부 반도체 패키지가 쉽게 분리되도록 하여 위와 같은 문제를 해결하고 있다.However, in a package-on-package (POP) type semiconductor package test device that tests the upper semiconductor package and the lower semiconductor package, the suction pad 70 plays the role of adsorbing (picking) and loading (place) the lower semiconductor package. It has a structure that serves to push the lower semiconductor package to the lower test socket and is in contact with the lower semiconductor package for a long time. Since the upper test socket 60 is also in contact with the lower semiconductor package for a long time, the suction pad made of silicon is used. The lower semiconductor package sticks to the suction pad 70 and the upper test socket 60 due to the silicone oil eluted from the second conductive portion 61 formed by containing a plurality of conductive particles in an elastic material made of silicon. Due to the sticking phenomenon, the inspected lower semiconductor package may not be properly seated on the loading device. However, in the present invention, the buffer portion 80 is disposed so that the lower semiconductor package can be easily separated by the expansion force of the buffer portion 80. We are solving the above problem.

즉, 흡착 패드(70)에 제공되는 진공압이 해제되면 상부 테스트 소켓에 배치된 버퍼부(80)가 다시 팽창하고, 버퍼부(80)의 접촉 패드(82)는 점착 방지 소재인 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지로 이루어져 있으므로, 버퍼부(80)의 팽창에 따른 반발력이 하부 반도체 패키지(10)에 작용하여, 상부 테스트 소켓(60)과 흡착 패드(70)로부터 하부 반도체 패키지(10)를 밀어 내므로, 하부 반도체 패키지(10)가 적재장치에 안정적으로 안착될 수 있는 것이다.That is, when the vacuum pressure provided to the suction pad 70 is released, the buffer portion 80 disposed in the upper test socket expands again, and the contact pad 82 of the buffer portion 80 is made of polyimide film, which is an anti-adhesion material. Since it is made of engineering plastic or synthetic resin, the repulsive force resulting from the expansion of the buffer unit 80 acts on the lower semiconductor package 10, separating the lower semiconductor package 10 from the upper test socket 60 and the suction pad 70. By pushing out, the lower semiconductor package 10 can be stably seated on the loading device.

따라서 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 하부 반도체 패키지가 흡착 패드나 상부 테스트 소켓에 달라붙지 않아 테스트 후 검사가 완료된 하부 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정이 효율적으로 진행될 수 있는 장점이 있다.Therefore, in the semiconductor package testing device according to an embodiment of the present invention, even when testing a semiconductor package in the package-on-package form, the lower semiconductor package does not stick to the suction pad or the upper test socket, so that the lower semiconductor package that has been inspected after the test is tested. It has the advantage of being able to be easily placed in a loading device, allowing the entire testing process to proceed efficiently.

도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이다. Figure 6 shows various modifications of the buffer unit according to an embodiment of the present invention.

본 발명의 일실시예에 따른 버퍼부(80)는 테스트시에는 압축되어야 하고, 적재장치에 안착시에는 팽창되어야 하므로 실리콘 재질의 버퍼 몸체(81)를 가져야 하는데, 실리콘 재질의 버퍼 몸체(81)가 장시간 압축되면서 도 6의 (b)에 나타낸 것처럼, 버퍼 몸체(81)로부터 실리콘 오일이 용출될 수 있으므로, 버퍼 몸체(81)에서 용출되는 실리콘 오일로 인해 버퍼부(80)에 하부 반도체 패키지(10)가 달라붙는 현상이 발생할 우려가 있다. The buffer unit 80 according to an embodiment of the present invention must be compressed during testing and expanded when seated on a loading device, so it must have a buffer body 81 made of silicone. As shown in (b) of FIG. 6 during compression for the longest time, silicone oil may be eluted from the buffer body 81, so the lower semiconductor package ( 10) There is a risk that sticking may occur.

따라서 본 발명의 일실시예에 따른 버퍼부(80)는 도 6의 (a)에 나타낸 것과 같이, 버퍼 몸체(81)보다 큰 외경을 갖는 접촉 패드(82)를 형성하여 버퍼 몸체(81)에서 용출되는 실리콘 오일이 접촉 패드의 넓은 상면에 위치하도록 하여 실리콘 오일이 접촉 패드(82)의 하면까지 흐르지 않도록 방지할 수 있다.Therefore, the buffer unit 80 according to an embodiment of the present invention forms a contact pad 82 having a larger outer diameter than the buffer body 81, as shown in (a) of FIG. By ensuring that the eluted silicone oil is located on the wide upper surface of the contact pad, the silicone oil can be prevented from flowing to the lower surface of the contact pad 82.

또한 이에 추가하여, 접촉 패드(82)의 상면 외측 둘레에 버퍼 몸체(81)에서 용출되는 실리콘 오일을 가두는 오일 유출 방지부(83)를 추가로 형성할 수 있다. In addition, an oil leak prevention portion 83 that traps silicone oil eluted from the buffer body 81 may be additionally formed around the outer upper surface of the contact pad 82.

오일 유출 방지부(83)는 담장 형상으로 형성될 수 있다. 담장 형상은 도 6의 (c), (d)처럼 단면이 사각형이거나, 삼각형일 수 있으며, 그 외 다양한 단면 형상을 가지는 담장 형상으로 이루어질 수 있다. 오일 유출 방지부(83)는 실리콘, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어질 수 있다. 오일 유출 방지부(83)는 진공압 등에 의해 눌러지는 부분이 아니어서 실리콘 오일이 용출되지 않으므로, 오일 유출 방지부(83)의 재질로는 실리콘도 가능한 것이다.The oil leak prevention portion 83 may be formed in the shape of a fence. The shape of the fence may be square or triangular in cross section, as shown in Figures 6 (c) and (d), or may have various other cross sectional shapes. The oil leak prevention unit 83 may be made of any one of silicone, polyimide film, engineering plastic, or synthetic resin. Since the oil leak prevention portion 83 is not a part that is pressed by vacuum pressure or the like, silicone oil does not elute, so silicone can be used as a material for the oil leak prevention portion 83.

또한 오일 유출 방지부(83)는 접촉 패드(82)의 일부가 식각되어 형성된 오목한 홈 형상으로 형성될 수 있다. 오목한 홈 형상으로는 도 6의 (e)처럼 단면이 사각형일 수 있으나, 삼각형 등 다양한 단면 형상을 가질 수 있다. 오목한 홈 형상은 레이져, 또는 커팅기구로 식각하여 형성될 수 있다.Additionally, the oil leak prevention portion 83 may be formed in a concave groove shape formed by etching a portion of the contact pad 82. The concave groove shape may have a square cross-section as shown in (e) of FIG. 6, but may have various cross-sectional shapes such as a triangle. The concave groove shape can be formed by etching with a laser or cutting tool.

따라서 버퍼부(80)에 오일 유출 방지부(83)를 추가로 구성함으로써 버퍼 몸체(81)에서 용출되는 실리콘 오일 양이 많아지더라도 실리콘 오일이 오일 유출 방지부(83)에 의해 가둬지므로 실리콘 오일이 접촉 패드(82)의 하면으로 이동하여 하부 반도체 패키지(10)가 버퍼부(80)에 달라붙는 현상이 원천적으로 방지된다.Therefore, by adding the oil leak prevention part 83 to the buffer part 80, even if the amount of silicone oil eluted from the buffer body 81 increases, the silicone oil is confined by the oil leak prevention part 83, so the silicone oil By moving to the lower surface of the contact pad 82, the phenomenon of the lower semiconductor package 10 sticking to the buffer unit 80 is fundamentally prevented.

또한 이에 추가하여, 흡착 패드(70)에도 오일의 유출을 방지하는 오일 방지부를 설치할 수 있다. 도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.Additionally, an oil prevention portion that prevents oil from leaking may be installed on the suction pad 70. Figure 7 shows various modifications of the suction pad according to an embodiment of the present invention.

도면에 나타낸 것과 같이, 본 발명의 일실시예에 따른 흡착 패드(70)는 진공 홀(711)을 구비하고, 실리콘 재질로 이루어진 몸체부(710)와 몸체부(710)보다 큰 직경을 가지고, 진공 홀(711)과 대응되는 위치에 흡착 홀(721)을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 흡착부(720)를 포함하여 구성될 수 있다. As shown in the drawing, the suction pad 70 according to an embodiment of the present invention has a vacuum hole 711, a body portion 710 made of silicon material, and a diameter larger than the body portion 710, It may be configured to include an adsorption hole 721 at a position corresponding to the vacuum hole 711 and an adsorption unit 720 made of any one of polyimide film, engineering plastic, or synthetic resin.

몸체부(710)는 흡착 패드(70)의 몸체를 이루는 것으로, 중앙에는 진공 홀(711)이 관통 형성되어 있다. 진공압 발생장치의 작동에 의해 제공되는 진공압이나 해제압은 푸셔의 진공 통로(51)와 챔버(52), 절연 패드 홀(63)을 거쳐 진공 홀(711)에 전달된다. 이러한 몸체부(710)는 진공 흡착 성능을 높이기 위해 실리콘 재질로 이루어져 있다.The body portion 710 forms the body of the suction pad 70, and has a vacuum hole 711 formed through it in the center. The vacuum pressure or release pressure provided by the operation of the vacuum pressure generator is transmitted to the vacuum hole 711 through the vacuum passage 51 of the pusher, the chamber 52, and the insulating pad hole 63. This body portion 710 is made of silicone material to increase vacuum adsorption performance.

흡착 패드(70)의 몸체부(710)는 실리콘 재질로 이루어지는데, 반도체 패키지를 흡착하고 가압할 때 흡착 패드(70)의 몸체부(710)에는 진공압이 전달되어 압축된 상태에 있게 되고, 이렇게 압축된 상태에서는 실리콘 재질의 특성상 실리콘 오일이 용출될 수밖에 없는 구조를 가지고 있다. The body portion 710 of the suction pad 70 is made of a silicon material. When the semiconductor package is adsorbed and pressed, vacuum pressure is transmitted to the body portion 710 of the suction pad 70 and is in a compressed state. In this compressed state, due to the nature of the silicone material, the silicone oil has no choice but to elute.

이를 해결하기 위하여, 본 발명의 일실시예에 따른 테스트 장치에서는, 실리콘 재질에서 용출되는 오일을 가두기 위해 흡착 패드(70)에 오일 방지부(730, 731)를 설치하고 있다.To solve this problem, in the test device according to an embodiment of the present invention, oil prevention portions 730 and 731 are installed on the suction pad 70 to trap oil eluted from the silicone material.

흡착 패드(70)의 흡착부(720)의 상면 중앙에는 몸체부(710)가 부착되고, 외측 둘레에는 몸체부(710)에서 용출되는 실리콘 오일을 가두는 외측 오일 방지부(730)를 마련하고, 흡착 홀(721)을 진공 홀(711)보다 작은 직경을 가지도록 형성하고, 진공 홀(711)과 흡착 홀(721)의 경계 면에 흡착부(720)의 상면 일부가 남겨지도록 하여, 상기 남겨진 흡착부 상면의 내측 둘레에 흡착 홀을 둘러싸는 내측 오일 방지부(731)를 동시에 마련할 수 있다. 물론 외측 오일 방지부(730)와 내측 오일 방지부(731)를 동시에 형성하지 않고, 외측 오일 방지부나 내측 오일 방지부 어느 하나만 마련하는 것도 가능하다.A body portion 710 is attached to the center of the upper surface of the suction portion 720 of the suction pad 70, and an outer oil prevention portion 730 is provided around the outer circumference to trap the silicone oil eluted from the body portion 710. , the suction hole 721 is formed to have a smaller diameter than the vacuum hole 711, and a portion of the upper surface of the suction part 720 is left at the interface between the vacuum hole 711 and the suction hole 721, An inner oil prevention portion 731 surrounding the suction hole can be provided at the same time around the inner circumference of the upper surface of the remaining suction portion. Of course, instead of forming the outer oil prevention part 730 and the inner oil prevention part 731 at the same time, it is also possible to provide only the outer oil prevention part or the inner oil prevention part.

외측 오일 방지부(730)와 내측 오일 방지부(731)는 담장 형상으로 형성될 수 있으며, 담장 형상은 도 7의 (a), (b)처럼 단면이 삼각형이거나 사각형일 수 있고, 그 외 다양한 단면 형상을 가지는 담장 형상으로 이루어질 수도 있다. 또한 외측 오일 방지부(730)와 내측 오일 방지부(731)는 흡착부(720)의 일부가 식각되어 형성된 오목한 홈 형상으로 형성될 수 있다. 오목한 홈 형상으로는 도 7의 (c)처럼 단면이 사각형일 수 있고, 그 외 다양한 단면 형상을 가질 수 있다. 오목한 홈 형상은 레이져, 또는 커팅기구로 식각하여 형성될 수 있다.The outer oil prevention portion 730 and the inner oil prevention portion 731 may be formed in the shape of a fence, and the fence shape may have a triangular or square cross section as shown in (a) and (b) of Figures 7, and various other shapes. It may be formed in the shape of a fence with a cross-sectional shape. Additionally, the outer oil prevention portion 730 and the inner oil prevention portion 731 may be formed in a concave groove shape formed by etching a portion of the adsorption portion 720. The concave groove shape may have a square cross-section as shown in (c) of FIG. 7, or may have various other cross-sectional shapes. The concave groove shape can be formed by etching with a laser or cutting tool.

따라서 흡착 패드(70)에도 오일 방지부를 추가로 구성하는 것에 의해, 흡착 패드(70)의 몸체부(710)에서 용출되는 실리콘 오일의 양이 증가하더라도 흡착부(720)의 외측 둘레와 내측 둘레에 실리콘 오일을 가둘 수 있는 외측 오일 방지부(730)와 내측 오일 방지부(731)가 형성되어 있으므로 실리콘 오일이 흡착부(720)의 하면으로 이동하여 반도체 패키지가 흡착 패드(70)에 달라붙는 문제를 해결할 수 있다.Therefore, by additionally forming an oil prevention portion in the suction pad 70, even if the amount of silicone oil eluted from the body portion 710 of the suction pad 70 increases, the outer and inner circumferences of the suction portion 720 Since the outer oil prevention part 730 and the inner oil prevention part 731 that can trap silicone oil are formed, the silicone oil moves to the bottom of the adsorption part 720, causing the semiconductor package to stick to the adsorption pad 70. can be solved.

이와 같이, 본 발명의 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 하부 반도체 패키지가 달라붙는 스티키 현상을 상부 테스트 소켓에 형성된 버퍼부에 의해 차단하는 것에 더하여, 흡착 패드에도 스티키 현상을 방지하는 수단을 추가함으로써, 검사가 완료된 하부 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙는 스티키 현상이 거의 완벽하게 차단되는 효과가 있다.As such, in the package-on-package (POP) type semiconductor package test device for testing the upper semiconductor package and the lower semiconductor package of the present invention, the sticky phenomenon in which the lower semiconductor package sticks is blocked by the buffer portion formed in the upper test socket. In addition, by adding a means to prevent the sticky phenomenon to the suction pad, the sticky phenomenon in which the lower semiconductor package that has been inspected sticks to the upper test socket or the suction pad is almost completely prevented.

또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정을 효율적으로 진행할 수 있는 효과가 있다.In addition, in the semiconductor package testing device according to an embodiment of the present invention, even when testing a semiconductor package in the package-on-package form, the semiconductor package does not stick to the upper test socket or suction pad, so the semiconductor package that has been inspected is loaded after the test. It can be easily placed in the device, which has the effect of efficiently carrying out the entire testing process.

또한, 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 버퍼부를 상부 테스트 소켓의 하면 외곽에 대칭적으로 배치하여 상부 테스트 소켓의 중앙부분에 집중되던 하중이 상부 테스트 소켓 전체에 균일하게 분산되어 작용하도록 함으로써, 하중이 집중되는 상부 테스트 소켓의 일부 도전부가 쉽게 파손되거나 손상되는 것을 방지하여, 상부 테스트 소켓의 전체적인 내구성이 향상되는 효과가 있다.In addition, in the test device for testing a semiconductor package in the package-on-package form according to an embodiment of the present invention, the buffer unit is symmetrically placed on the outer lower surface of the upper test socket, so that the load concentrated in the center of the upper test socket is transferred to the upper test socket. By having the effect uniformly distributed throughout the socket, some conductive parts of the upper test socket where the load is concentrated are prevented from being easily broken or damaged, thereby improving the overall durability of the upper test socket.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Although the present invention has been shown and described in connection with preferred embodiments for illustrating the principles of the invention, the invention is not limited to the construction and operation as shown and described. Rather, those skilled in the art will understand that numerous changes and modifications can be made to the present invention without departing from the spirit and scope of the appended claims.

10, 110 : 하부 반도체 패키지 11 : 하부 단자
12, 112 : 상부 단자 20, 121 : 상부 반도체 패키지
21 : 상부 반도체 패키지 단자 30, 130 : 테스터
40, 140 : 하부 테스트 소켓 41 : 제1 도전부
50, 150 : 푸셔 51 : 진공 통로
52 : 챔버 60, 160 : 상부 테스트 소켓
61, 161 : 제2 도전부 62 : 절연 패드
63 : 절연 패드 홀 64, 164 : 가이드 시트
65 : 삽입 홀 70, 170 : 흡착 패드
80 : 버퍼부 81 : 버퍼 몸체
82 : 접촉 패드 83 : 오일 유출 방지부
100, 200 : 반도체 패키지의 테스트 장치
710 : 몸체부 711 : 진공 홀
720 : 흡착부 721 : 흡착 홀
730 : 외측 오일 방지부 731 : 내측 오일 방지부
10, 110: lower semiconductor package 11: lower terminal
12, 112: upper terminal 20, 121: upper semiconductor package
21: upper semiconductor package terminal 30, 130: tester
40, 140: lower test socket 41: first conductive part
50, 150: Pusher 51: Vacuum passage
52: chamber 60, 160: upper test socket
61, 161: second conductive portion 62: insulating pad
63: Insulating pad hole 64, 164: Guide sheet
65: Insertion hole 70, 170: Suction pad
80: buffer part 81: buffer body
82: contact pad 83: oil leak prevention unit
100, 200: Test device for semiconductor package
710: Body 711: Vacuum hole
720: Suction part 721: Suction hole
730: outer oil prevention part 731: inner oil prevention part

Claims (9)

푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 테스트 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 반도체 패키지와 접속하는 하부 테스트 소켓과, 상기 푸셔에 이동 가능하게 결합되고, 상기 푸셔를 통해 진공압을 제공받아 상기 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서,
상기 상부 테스트 소켓은,
실리콘 재질의 탄성 물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 도전부와, 상기 도전부를 지지하면서 인접한 도전부를 절연시키는 비탄성 절연소재의 절연 패드로 이루어지고,
상기 복수의 도전부가 위치하는 도전 영역 부분과, 상기 도전 영역 부분의 바깥쪽을 둘러싸는 형태로 상기 도전 영역 부분의 주위에 위치하는 절연 패드 부분인 주변 영역 부분을 가지며,
상기 하부 반도체 패키지의 상면과 대면하는 상기 상부 테스트 소켓의 하면의 상기 주변 영역 부분에는 복수의 삽입 홀이 형성되고, 상기 복수의 삽입 홀에는 상기 삽입 홀의 폭보다 작은 폭을 가지고, 상기 도전부보다 하측으로 더 돌출되는 형태의 버퍼부가 각각 부착되되,
상기 버퍼부는 실리콘 재질의 버퍼 몸체를 가지는 것을 특징으로 하는 테스트 장치.
An upper test socket mounted on a pusher, mounted on an upper semiconductor package and connected to a lower semiconductor package placed on the lower side, a lower test socket mounted on a tester and connected to the lower semiconductor package placed on the upper side, and movable on the pusher In a semiconductor package test device for testing a package-on-package type (POP) semiconductor package, including a suction pad that is coupled and capable of adsorbing and pressurizing the lower semiconductor package by receiving vacuum pressure through the pusher. ,
The upper test socket is,
It consists of a plurality of conductive parts containing a large number of conductive particles in an elastic material made of silicon, and an insulating pad made of a non-elastic insulating material that supports the conductive parts and insulates adjacent conductive parts,
It has a conductive region portion where the plurality of conductive portions are located, and a peripheral region portion which is an insulating pad portion located around the conductive region portion in a form surrounding the outside of the conductive region portion,
A plurality of insertion holes are formed in the peripheral area of the lower surface of the upper test socket facing the upper surface of the lower semiconductor package, the plurality of insertion holes have a width smaller than the width of the insertion hole, and the plurality of insertion holes have a width lower than the conductive part. Each buffer part is attached to a shape that protrudes further,
A test device characterized in that the buffer unit has a buffer body made of silicon.
제1항에 있어서,
상기 버퍼부는 상기 삽입 홀에 부착되는 버퍼 몸체와, 상기 버퍼 몸체보다 큰 외경을 가지고, 상면에 상기 버퍼 몸체가 부착되며, 상기 버퍼 몸체보다 경질의 소재로 이루어진 접촉 패드로 구성되는 것을 특징으로 하는 테스트 장치.
According to paragraph 1,
The buffer unit is a buffer body attached to the insertion hole, has an outer diameter larger than the buffer body, the buffer body is attached to the upper surface, and is composed of a contact pad made of a material harder than the buffer body. Device.
제2항에 있어서,
상기 접촉 패드는 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 것을 특징으로 하는 테스트 장치.
According to paragraph 2,
A test device wherein the contact pad is made of any one of polyimide film, engineering plastic, or synthetic resin.
삭제delete 제1항에 있어서,
상기 도전 영역 부분은 사각 형상으로 이루어지고, 상기 버퍼부는 상기 도전 영역 부분의 각각의 모서리에 근접하여 배치되는 것을 특징으로 하는 테스트 장치.
According to paragraph 1,
The test device is characterized in that the conductive area portion has a rectangular shape, and the buffer portion is disposed close to each corner of the conductive area portion.
제5항에 있어서,
상기 버퍼부는 상기 모서리를 감싸는 형상으로 형성된 것을 특징으로 하는 테스트 장치.
According to clause 5,
A test device characterized in that the buffer portion is formed in a shape that surrounds the edge.
제2항에 있어서,
상기 접촉 패드의 상면 외측 둘레에는 오일 유출 방지부가 형성되어 있는 것을 특징으로 반도체 패키지의 테스트장치.
According to paragraph 2,
A test device for a semiconductor package, characterized in that an oil leak prevention part is formed around the outer upper surface of the contact pad.
제7항에 있어서,
상기 오일 유출 방지부는 담장 형상인 것을 특징으로 반도체 패키지의 테스트장치.
In clause 7,
A test device for a semiconductor package, wherein the oil leak prevention portion has a fence shape.
제7항에 있어서,
상기 오일 유출 방지부는 상기 접촉 패드의 일부가 식각되어 형성된 오목한 홈 형상인 것을 특징으로 반도체 패키지의 테스트장치.
In clause 7,
A test device for a semiconductor package, wherein the oil leak prevention portion has a concave groove shape formed by etching a portion of the contact pad.
KR1020210134944A 2021-10-12 2021-10-12 Test apparatus for semiconductor package KR102644477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Publications (2)

Publication Number Publication Date
KR20230051944A KR20230051944A (en) 2023-04-19
KR102644477B1 true KR102644477B1 (en) 2024-03-07

Family

ID=86142389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Country Status (1)

Country Link
KR (1) KR102644477B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599049B1 (en) 2014-11-28 2016-03-04 주식회사 세미코어 Semiconductor chip testing device
KR102223445B1 (en) 2020-01-22 2021-03-05 (주)티에스이 Test socket

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341566B1 (en) * 2007-07-10 2013-12-16 삼성전자주식회사 A socket, a test equipment, and method for manufacturing a multi-chip semiconductor device package
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
TWM480762U (en) 2014-03-12 2014-06-21 Chroma Ate Inc Stacked package structure testing device with heat dissipation module
KR101555965B1 (en) 2014-04-09 2015-09-25 주식회사 레더스 Picker vacuum nozzle test handler
KR102519846B1 (en) * 2020-03-26 2023-04-11 (주)티에스이 Test apparatus for semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101599049B1 (en) 2014-11-28 2016-03-04 주식회사 세미코어 Semiconductor chip testing device
KR102223445B1 (en) 2020-01-22 2021-03-05 (주)티에스이 Test socket

Also Published As

Publication number Publication date
KR20230051944A (en) 2023-04-19

Similar Documents

Publication Publication Date Title
US9207259B2 (en) Probe card for probing integrated circuits
US8603840B2 (en) Manufacturing method of semiconductor device
US8550825B2 (en) Electrical interconnect device
US9039425B2 (en) Electrical interconnect device
KR100602442B1 (en) Test socket having connecting substrate
KR20010095435A (en) Loader for semiconductor package processing having a guider and method for using the same
KR102629074B1 (en) Test apparatus for semiconductor package
US20090243644A1 (en) socket, test device and test method for testing electronic element packages with leads
KR101108481B1 (en) Socket for testing semiconductor chip package
KR102644477B1 (en) Test apparatus for semiconductor package
KR101350606B1 (en) Insert assembly
KR101403048B1 (en) Semiconductor device test socket having high frequency property
KR102629075B1 (en) Test apparatus for semiconductor package
KR102496532B1 (en) Test apparatus for semiconductor package
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR102244246B1 (en) Test socket in which buffer area is formed around electrically conductive line
KR20080060078A (en) Silicon connector for testing semiconductor package
KR20230106349A (en) Test apparatus for semiconductor package
US6469257B2 (en) Integrated circuit packages
TWI802527B (en) Apparatus for testing semiconductor package
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
KR102644471B1 (en) Test apparatus for semiconductor package
KR102612764B1 (en) Test apparatus for semiconductor package
KR102108475B1 (en) Electrical Connecting Apparatus
TWI684009B (en) Socket for inspecting electronic components

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant