KR20230051944A - Test apparatus for semiconductor package - Google Patents

Test apparatus for semiconductor package Download PDF

Info

Publication number
KR20230051944A
KR20230051944A KR1020210134944A KR20210134944A KR20230051944A KR 20230051944 A KR20230051944 A KR 20230051944A KR 1020210134944 A KR1020210134944 A KR 1020210134944A KR 20210134944 A KR20210134944 A KR 20210134944A KR 20230051944 A KR20230051944 A KR 20230051944A
Authority
KR
South Korea
Prior art keywords
semiconductor package
package
test socket
conductive
buffer
Prior art date
Application number
KR1020210134944A
Other languages
Korean (ko)
Other versions
KR102644477B1 (en
Inventor
이솔
김민철
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020210134944A priority Critical patent/KR102644477B1/en
Publication of KR20230051944A publication Critical patent/KR20230051944A/en
Application granted granted Critical
Publication of KR102644477B1 publication Critical patent/KR102644477B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

According to the present invention, a test apparatus for a semiconductor package for testing a package-on-package (POP) type semiconductor package includes: an upper test socket mounted on a pusher, having an upper semiconductor package mounted thereon, and connected to a lower semiconductor package placed on a lower side thereof; a lower test socket mounted on a tester and connected to a lower semiconductor package placed on an upper side thereof; and an adsorption pad which is movably coupled to the pusher and can absorb and pressurize the lower semiconductor package by receiving vacuum pressure through the pusher. The upper test socket includes a plurality of conductive parts containing a large number of conductive particles in an elastic material made of silicon, and an inelastic insulating pad which supports conductive parts and insulates adjacent conductive parts. The upper test socket has a conductive region portion in which the plurality of conductive portions are located and an insulating peripheral region portion located around the conductive region portion. A buffer portion protruding from a lower surface of the peripheral region portion is attached to a plurality of insertion holes formed on the lower surface of the peripheral region portion facing the lower semiconductor package. According to the present invention, the overall durability of the upper test socket is improved.

Description

반도체 패키지의 테스트 장치{TEST APPARATUS FOR SEMICONDUCTOR PACKAGE}Test device of semiconductor package {TEST APPARATUS FOR SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 테스트에 관한 것으로, 더욱 상세하게는 하부 반도체 패키지와 상부 반도체 패키지가 상하로 적층되는 패키지 온 패키지 타입(POP)의 반도체 패키지의 정상 작동 여부를 검사하기 위한 반도체 패키지의 테스트 장치에 관한 것이다.The present invention relates to a test of a semiconductor package, and more particularly, a semiconductor package test apparatus for inspecting whether a package-on-package type (POP) semiconductor package in which a lower semiconductor package and an upper semiconductor package are vertically stacked operates normally. It is about.

반도체 패키지는 미세한 전자회로가 고밀도로 집적되어 형성되어 있으며, 제조공정 중에 각 전자회로의 정상 여부에 대한 테스트 공정을 거치게 된다. 테스트 공정은 반도체 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.A semiconductor package is formed by integrating minute electronic circuits at a high density, and undergoes a test process to determine whether each electronic circuit is normal during a manufacturing process. The test process is a process of sorting out good products and defective products by testing whether or not the semiconductor package operates normally.

반도체 패키지의 테스트에는 반도체 패키지의 단자와 테스트 신호를 인가하는 테스터를 전기적으로 연결하는 테스트 장치가 이용된다. 테스트 장치는 테스트 대상이 되는 반도체 패키지의 종류에 따라 다양한 구조를 갖는다.A test device that electrically connects a terminal of the semiconductor package to a tester that applies a test signal is used to test the semiconductor package. The test device has various structures depending on the type of semiconductor package to be tested.

최근, 부품 크기를 최소화하고 신호 전달이 빠르게 이루어질 수 있는 패키지 온 패키지(POP) 형태의 반도체 패키지의 사용이 증가하면서, 이러한 반도체 패키지를 테스트하기 위한 테스트 장치의 수요도 꾸준하게 이어지고 있다.Recently, as the use of a package-on-package (POP) type semiconductor package capable of minimizing a component size and fast signal transmission has increased, the demand for a test device for testing such a semiconductor package has also been steadily increasing.

도 1에 도시된 바와 같이, 패키지 온 패키지 형태의 반도체 패키지를 테스트하기 위한 종래의 테스트 장치(100)는 전기 신호 전달을 위한 하부 테스트 소켓(140) 및 상부 테스트 소켓(160)과, 상부 테스트 소켓과 결합되는 푸셔(Pusher, 150)를 포함한다. 푸셔에는 푸셔에 이동 가능하게 결합되고, 외부의 진공장치로부터 푸셔를 통해 진공압을 제공받는 흡착 패드(170)가 형성된다. 하부 테스트 소켓(140)은 하부 반도체 패키지(110)와 전기적으로 연결되도록 테스터(130)에 설치되고, 상부 반도체 패키지(121)는 상부 테스트 소켓(160)과 전기적으로 연결되도록 상부 테스트 소켓의 상부의 가이드 시트(164)에 장착된다.As shown in FIG. 1, a conventional test apparatus 100 for testing a package-on-package type semiconductor package includes a lower test socket 140 and an upper test socket 160 for transmitting electrical signals, and an upper test socket. It includes a pusher (Pusher, 150) coupled with. The pusher is formed with a suction pad 170 that is movably coupled to the pusher and receives vacuum pressure from an external vacuum device through the pusher. The lower test socket 140 is installed in the tester 130 to be electrically connected to the lower semiconductor package 110, and the upper semiconductor package 121 is installed on the top of the upper test socket to be electrically connected to the upper test socket 160. It is mounted on the guide seat 164.

이러한 테스트 장치에서는 푸셔(150)에 설치된 흡착 패드(170)가 하강하여 검사 대상이 되는 하부 반도체 패키지(110)를 흡착(Pick)한 상태에서 하부 테스트 소켓(140) 상부에 위치(Place)시킨 다음 더욱 하강하여 하부 반도체 패키지(110)를 가압(Pushing)하는 것에 의해 상부 테스트 소켓(160)의 제2 도전부(161)와 하부 반도체 패키지(110)의 상부 단자(112)가 접속됨으로써 테스터(130)와, 하부 테스트 소켓(140), 하부 반도체 패키지(110)와, 상부 테스트 소켓(160) 및 상부 반도체 패키지(121)가 전기적으로 연결되어 전기적 테스트가 진행된다.In this test device, the suction pad 170 installed on the pusher 150 descends and picks the lower semiconductor package 110 to be inspected, and places it on the upper part of the lower test socket 140, then The second conductive part 161 of the upper test socket 160 is connected to the upper terminal 112 of the lower semiconductor package 110 by further descending and pushing the lower semiconductor package 110, thereby connecting the tester 130 ), the lower test socket 140, the lower semiconductor package 110, the upper test socket 160, and the upper semiconductor package 121 are electrically connected, and an electrical test is performed.

종래의 일반적인 반도체 패키지의 테스트 장치에서는 검사 대상인 반도체 패키지를 픽커(Picker)가 흡착(Pick)하여 테스트 소켓 위에 위치(Place)시킨 후, 픽커는 다른 반도체 패키지를 흡착하기 위해 이동하고, 푸셔(Pusher)가 테스트 소켓 위에 위치한 반도체 패키지를 가압(Pushing)하는 방식으로 전기적 테스트를 진행하고 있다. 즉, 종래의 일반적인 반도체 패키지의 테스트 장치에서는 픽커와 푸셔가 분리되어 동작하고, 픽커는 픽앤플레이스(Pick & Place) 역할만 수행하므로, 픽커는 반도체 패키지를 짧은 시간 동안만 흡착하고 있다.In a conventional general semiconductor package test device, a picker picks a semiconductor package to be inspected and places it on a test socket, then the picker moves to pick up another semiconductor package, and a pusher is conducting an electrical test by pushing the semiconductor package located on the test socket. That is, in a conventional general semiconductor package test device, since the picker and the pusher operate separately, and the picker performs only a role of pick & place, the picker absorbs the semiconductor package only for a short time.

이에 반해, 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 픽커와 푸셔가 일체로 형성되어 있고, 픽커의 흡착 패드가 검사 대상이 되는 하부 반도체 패키지를 흡착(Pick)하여 로딩(Place)하고 가압(Pushing)하는 역할까지 동시에 수행하므로 픽커의 흡착 패드는 장시간 하부 반도체 패키지와 접촉하는 구조를 가지고 있고, 특히 신뢰성 테스트의 경우에는 1~2주의 기간 동안 흡착 패드가 하부 반도체 패키지와 접촉한 상태를 유지하고 있는 실정이다.On the other hand, in a test device that tests a package-on-package type semiconductor package, a picker and a pusher are integrally formed, and the picker's suction pad picks, places, and presses the lower semiconductor package to be inspected. Since it performs the role of pushing at the same time, the suction pad of the picker has a structure in contact with the lower semiconductor package for a long time. Especially in the case of a reliability test, the suction pad maintains contact with the lower semiconductor package for a period of 1 to 2 weeks is currently doing.

패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서 흡착 패드(170)는 반도체 패키지를 보호하고 진공 흡착 성능을 높이기 위해 실리콘으로 제작되고, 상부 테스트 소켓(160)의 제2 도전부(161)는 반도체 패키지와 부드러운 접속을 통해 반도체 패키지 단자의 손상을 방지하기 위해 실리콘 재질의 탄성물질 내에 다수의 도전성 입자가 포함되는 형태로 형성되는데, 장시간 압축되는 상태에서 실리콘의 특성에 의해 하부 반도체 패키지가 흡착 패드 또는 상부 테스트 소켓에 달라붙는 소위 스티키(Sticky) 현상이 발생한다. In a test device for testing a package-on-package semiconductor package, the suction pad 170 is made of silicon to protect the semiconductor package and improve vacuum suction performance, and the second conductive part 161 of the upper test socket 160 is In order to prevent damage to the semiconductor package terminal through a soft connection with the semiconductor package, it is formed in a form in which a large number of conductive particles are included in an elastic material of silicon material. Alternatively, a so-called sticky phenomenon in which the upper test socket is stuck occurs.

도 2는 흡착 패드와 상부 테스트 소켓의 제2 도전부에서 실리콘 오일(O)이 용출되는 것을 예시적으로 도시한 것이다. 도 2의 (a)에 도시한 것과 같이, 실리콘으로 제작되는 흡착 패드(170)의 몸체부(171)에서 실리콘 오일(O)이 용출되어 몸체부(171)와 진공 홀(173)의 측면을 따라 흘러내려 흡착 패드(170)의 흡착부(172)와 하부 반도체 패키지(110) 사이에 실리콘 오일이 쌓이게 되고, 또한 도 2의 (b)에 도시한 것과 같이, 상부 테스트 소켓(160)의 제2 도전부(161)에서도 미세하게 실리콘 오일(O)이 용출되어 상부 테스트 소켓(160)의 제2 도전부(161)와 하부 반도체 패키지(110) 사이에 실리콘 오일이 쌓이게 되면서, 흡착 패드 또는 상부 테스트 소켓에 하부 반도체 패키지가 달라붙어 테스트 후 검사가 완료된 하부 반도체 패키지를 적재 장치에 위치시키기 어려운 문제가 발생한다.FIG. 2 illustratively shows that silicone oil (O) is eluted from the suction pad and the second conductive part of the upper test socket. As shown in (a) of FIG. 2, silicone oil (O) is eluted from the body portion 171 of the suction pad 170 made of silicon to cover the sides of the body portion 171 and the vacuum hole 173. As it flows down, the silicone oil is accumulated between the adsorption part 172 of the adsorption pad 170 and the lower semiconductor package 110, and as shown in (b) of FIG. 2, the upper test socket 160 As the silicon oil (O) is finely eluted from the second conductive part 161 and the silicon oil is accumulated between the second conductive part 161 of the upper test socket 160 and the lower semiconductor package 110, the suction pad or the upper Since the lower semiconductor package is stuck to the test socket, it is difficult to place the lower semiconductor package on the loading device after testing.

또한, 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 상부 테스트 소켓(160)의 중앙 부분에 결합된 흡착 패드(170)가 진공압으로 하부 반도체 패키지(110)를 흡착하면서 압착하여 상부 테스트 소켓의 제2 도전부(161)와 하부 반도체 패키지의 상부 단자(112)가 접속되도록 하는 구조이므로, 상부 테스트 소켓(160)에서는 흡착 패드(170)가 위치한 중앙 부분에 하중이 집중되어, 흡착 패드(170)와 근접한 위치에 있는 제2 도전부(161) 부분이 높은 하중으로 인해 쉽게 손상되어 상부 테스트 소켓의 전체 내구성이 저하되는 문제가 있었다.In addition, in a test device for testing a package-on-package type semiconductor package, the suction pad 170 coupled to the central portion of the upper test socket 160 adsorbs and compresses the lower semiconductor package 110 with vacuum pressure, thereby compressing the upper test socket. Since the second conductive part 161 of the upper test socket 160 is connected to the upper terminal 112 of the lower semiconductor package, the load is concentrated in the central portion where the suction pad 170 is located in the upper test socket 160, and the suction pad ( 170) and a portion of the second conductive portion 161 that is in close proximity to the test socket is easily damaged due to a high load, thereby deteriorating overall durability of the upper test socket.

공개특허공보 제2015-0106848호 (2015. 9. 22.)Publication No. 2015-0106848 (2015. 9. 22.) 등록특허공보 제10-1555965호 (2015. 9. 25.)Registered Patent Publication No. 10-1555965 (2015. 9. 25.)

본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 고속 동작을 하는 패키지 온 패키지 형태의 반도체 패키지를 정밀하게 테스트할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor package test device capable of precisely testing a package-on-package type semiconductor package that operates at high speed.

또한, 본 발명은 상부 테스트 소켓과 흡착 패드에 반도체 패키지가 달라붙는 스티키 현상을 방지할 수 있는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a test device for a semiconductor package capable of preventing a sticky phenomenon in which a semiconductor package sticks to an upper test socket and a suction pad.

또한, 본 발명은 상부 테스트 소켓에 전달되는 하중을 분산하여 상부 테스트 소켓의 내구성이 향상되는 반도체 패키지의 테스트 장치를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a test apparatus for a semiconductor package in which durability of an upper test socket is improved by distributing a load transmitted to the upper test socket.

상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 테스트장치는, 푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 테스트 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 반도체 패키지와 접속하는 하부 테스트 소켓과, 상기 푸셔에 이동 가능하게 결합되고, 상기 푸셔를 통해 진공압을 제공받아 상기 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서, 상기 상부 테스트 소켓은, 실리콘 재질의 탄성 물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 도전부와, 상기 도전부를 지지하면서 인접한 도전부를 절연시키는 비탄성 절연 패드로 이루어지고, 상기 복수의 도전부가 위치하는 도전 영역 부분과 상기 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분을 가지며, 상기 하부 반도체 패키지와 대면하는 상기 주변 영역 부분의 하면에 형성된 복수의 삽입 홀에 상기 주변 영역 부분의 하면보다 돌출되는 버퍼부가 부착되어 있을 수 있다.To solve the above object, a test apparatus for a semiconductor package according to the present invention is mounted on a pusher, an upper test socket mounted on an upper semiconductor package and connected to a lower semiconductor package placed on the lower side, and a tester mounted on the upper test socket A package including a lower test socket connected to the lower semiconductor package and a suction pad movably coupled to the pusher and capable of adsorbing and pressurizing the lower semiconductor package by receiving vacuum pressure through the pusher. In a test device for a semiconductor package for testing an on-package type (POP) semiconductor package, the upper test socket includes: a plurality of conductive parts including a plurality of conductive particles in an elastic material made of silicon; made of an inelastic insulating pad that supports and insulates adjacent conductive parts, and has a conductive region portion where the plurality of conductive portions are located and an insulating peripheral region portion located around the conductive region portion, and facing the lower semiconductor package. Buffer units protruding from the lower surface of the peripheral region may be attached to the plurality of insertion holes formed on the lower surface of the peripheral region.

상기 버퍼부는 상기 삽입 홀에 부착되는 실리콘 재질의 버퍼 몸체와, 상기 버퍼 몸체보다 큰 외경을 가지고, 상면에 상기 버퍼 몸체가 부착되며, 상기 버퍼 몸체보다 경질의 소재로 이루어진 접촉 패드로 구성될 수 있다.The buffer unit may include a buffer body made of silicon attached to the insertion hole, a contact pad having a larger outer diameter than the buffer body, the buffer body attached to an upper surface, and made of a material harder than the buffer body. .

상기 접촉 패드는 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어질 수 있다.The contact pad may be made of any one of polyimide film, engineering plastic, and synthetic resin.

상기 버퍼부는 상기 삽입 홀의 폭보다 작은 폭을 가지고, 상기 도전부보다 하측으로 더 돌출되어 있을 수 있다.The buffer portion may have a width smaller than that of the insertion hole and protrude further downward than the conductive portion.

또한, 상기 도전 영역 부분은 사각 형상으로 이루어지고, 상기 버퍼부는 상기 도전 영역 부분의 각각의 모서리에 근접하여 배치될 수 있다.In addition, the conductive region portion may be formed in a quadrangular shape, and the buffer unit may be disposed adjacent to each corner of the conductive region portion.

상기 버퍼부는 상기 모서리를 감싸는 형상으로 형성될 수 있다.The buffer part may be formed in a shape surrounding the corner.

그리고 상기 접촉 패드의 상면 외측 둘레에는 오일 유출 방지부가 형성되어 있을 수 있다.An oil leakage prevention part may be formed around an outer circumference of an upper surface of the contact pad.

상기 오일 유출 방지부는 담장 형상일 수 있다.The oil spill prevention unit may have a fence shape.

상기 오일 유출 방지부는 상기 접촉 패드의 일부가 식각되어 형성된 오목한 홈 형상일 수 있다.The oil leakage prevention part may have a concave groove shape formed by etching a part of the contact pad.

본 발명의 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 하부 반도체 패키지가 달라붙는 스티키 현상을 상부 테스트 소켓에 형성된 버퍼부에 의해 차단하는 것에 더하여, 흡착 패드에도 스티키 현상을 방지하는 수단을 추가함으로써, 검사가 완료된 하부 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙는 스티키 현상이 거의 완벽하게 차단할 수 있다.In the package-on-package (POP) type semiconductor package test apparatus for testing the upper semiconductor package and the lower semiconductor package of the present invention, in addition to blocking the sticky phenomenon in which the lower semiconductor package sticks, the buffer unit formed on the upper test socket , By adding a means for preventing the sticky phenomenon to the suction pad, the stickiness phenomenon in which the lower semiconductor package that has been inspected sticks to the upper test socket or the suction pad can be almost completely prevented.

또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정을 효율적으로 진행할 수 있다.In addition, in the semiconductor package test apparatus according to an embodiment of the present invention, even when a package-on-package type semiconductor package is tested, the semiconductor package does not stick to the upper test socket or the suction pad, and the semiconductor package that has been inspected after the test is loaded. It can be easily positioned on the device, making the entire test process efficient.

또한, 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 버퍼부를 상부 테스트 소켓의 하면 외곽에 대칭적으로 배치하여 상부 테스트 소켓의 중앙부분에 집중되던 하중이 상부 테스트 소켓 전체에 균일하게 분산되어 작용하도록 함으로써, 하중이 집중되는 상부 테스트 소켓의 일부 도전부가 쉽게 파손되거나 손상되는 것을 방지하여, 상부 테스트 소켓의 전체적인 내구성이 향상된다.In addition, in the test apparatus for testing a package-on-package type semiconductor package according to an embodiment of the present invention, the buffer unit is symmetrically disposed on the outer surface of the lower surface of the upper test socket so that the load concentrated in the center of the upper test socket is transferred to the upper test socket. By uniformly distributing and acting on the entire socket, it is prevented that some conductive parts of the upper test socket where the load is concentrated are easily damaged or damaged, and thus the overall durability of the upper test socket is improved.

도 1은 종래 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 2는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서 흡착 패드와 상부 테스트 소켓의 도전부에서 실리콘이 용출되어 스티키 현상이 발생하는 것을 보인 도면이다.
도 3은 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이다.
도 4는 본 발명의 일실시예에 따른 버퍼부가 형성된 상부 테스트 소켓을 나타낸 것이다.
도 5는 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다.
도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이다.
도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.1 schematically illustrates a conventional package-on-package test apparatus for a semiconductor package.
FIG. 2 is a view showing that a sticky phenomenon occurs as silicon is eluted from a suction pad and a conductive portion of an upper test socket in a test device of a package-on-package type semiconductor package.
3 schematically illustrates a test apparatus for a package-on-package type semiconductor package according to the present invention.
4 illustrates an upper test socket in which a buffer unit is formed according to an embodiment of the present invention.
5 is for explaining the operation of the test device of the package-on-package type semiconductor package according to the present invention.
6 illustrates various modified examples of a buffer unit according to an embodiment of the present invention.
7 shows various modifications of the suction pad according to an embodiment of the present invention.

이하, 본 발명에 따른 반도체 패키지의 테스트 장치를 도면을 참조하여 상세히 설명한다.Hereinafter, a test apparatus for a semiconductor package according to the present invention will be described in detail with reference to the drawings.

도 3은 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치를 개략적으로 나타낸 것이고, 도 4는 본 발명의 일실시예에 따른 버퍼부가 형성된 상부 테스트 소켓을 나타낸 것이며, 도 5는 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이고, 도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이며, 도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.3 schematically shows a test apparatus for a semiconductor package in a package-on-package type according to the present invention, FIG. 4 shows an upper test socket in which a buffer unit is formed according to an embodiment of the present invention, and FIG. 5 is a package of the present invention This is to explain the operation of the on-package semiconductor package test device, FIG. 6 shows various modifications of the buffer unit according to an embodiment of the present invention, and FIG. 7 is a suction pad according to an embodiment of the present invention. It shows various modifications of.

도 3에 나타낸 것과 같이, 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치(200)는 양품으로 미리 선별된 상부 반도체 패키지(20)를 이용하여 하부 반도체 패키지(10)를 검사하는 패키지 온 패키지 타입(POP)의 반도체 패키지의 테스트에 이용되는 것으로, 테스트 신호를 발생하는 테스터(30)와 패키지 온 패키지 타입(POP)의 반도체 패키지를 전기적으로 매개할 수 있다. As shown in FIG. 3, the package-on-package testing device 200 of the semiconductor package of the package-on-package type of the present invention inspects the lower semiconductor package 10 using the upper semiconductor package 20 selected in advance as a good product. It is used for testing the POP type semiconductor package, and can electrically mediate the tester 30 generating the test signal and the package on package type (POP) semiconductor package.

반도체 패키지의 테스트 장치(200)는 테스터(30)에 장착되는 하부 테스트 소켓(40)과, 하부 테스트 소켓(40)이 장착되는 소켓 하우징(111) 및 가이드 하우징(120)과, 상부 테스트 소켓(60)이 탑재되고 구동부(미도시)로부터 이동력을 제공받아 움직일 수 있는 푸셔(50)와, 푸셔(50)에 결합되는 상부 테스트 소켓(60)과, 하부 반도체 패키지(10)를 흡착할 수 있도록 푸셔(50)에 이동 가능하게 결합되는 흡착 패드(70)를 포함한다.The test device 200 of the semiconductor package includes a lower test socket 40 mounted on the tester 30, a socket housing 111 and a guide housing 120 to which the lower test socket 40 is mounted, and an upper test socket ( 60) is mounted and can adsorb the pusher 50, which is movable by receiving a moving force from a driving unit (not shown), the upper test socket 60 coupled to the pusher 50, and the lower semiconductor package 10. and a suction pad 70 movably coupled to the pusher 50 so as to be.

하부 테스트 소켓(40)은 테스터(30)에 탑재되어 테스터(30)와 상측에 위치하는 하부 반도체 패키지(10)를 전기적으로 연결한다. 하부 테스트 소켓(40)은 소켓 하우징(111) 내에 배치되고, 제1 도전부(41)와 절연부(42)를 포함하여 구성된다.The lower test socket 40 is mounted on the tester 30 and electrically connects the tester 30 and the lower semiconductor package 10 located on the upper side. The lower test socket 40 is disposed within the socket housing 111 and includes a first conductive part 41 and an insulating part 42 .

제1 도전부(41)는 실리콘 재질의 탄성 절연물질 내에 도전성 입자가 정렬되어 있는 형태일 수도 있고, 스프링이 내장된 포고핀 형태일 수 있다.The first conductive part 41 may have a form in which conductive particles are aligned in an elastic insulating material made of silicon, or may have a form of a pogo pin having a built-in spring.

푸셔(50)는 구동부로부터 이동력을 제공받아 하부 테스트 소켓(40) 측으로 접근하거나 하부 테스트 소켓(40)으로부터 멀어지도록 움직일 수 있다. 푸셔(50)는 내측에 상부 반도체 패키지(20)를 수용하는 챔버(52)와, 진공압을 전달하기 위한 진공 통로(51)가 구비되고, 진공 통로(51)는 외부의 진공압 발생장치(미도시)와 연결되어 진공압 발생장치에서 발생하는 진공압을 흡착 패드(70)에 전달할 수 있다.The pusher 50 may be moved toward or away from the lower test socket 40 by receiving a moving force from the driving unit. The pusher 50 is provided with a chamber 52 accommodating the upper semiconductor package 20 and a vacuum passage 51 for transmitting vacuum pressure, and the vacuum passage 51 is an external vacuum pressure generator ( (not shown), the vacuum pressure generated by the vacuum pressure generator may be transmitted to the suction pad 70.

흡착 패드(70)에는 진공압 발생장치의 작동에 의해 진공압이나 해제압이 진공 통로(51), 챔버(52), 절연 패드 홀(63)을 통해 전달된다. 흡착 패드(70)는 진공 상태를 유지하면서 하강하여 검사 대상인 하부 반도체 패키지(10)를 흡착하고, 더 하강하여 하부 반도체 패키지(10)를 가압하거나 진공 상태를 해제하여 검사가 완료된 하부 반도체 패키지(10)를 적재 장치(미도시)에 위치시킬 수 있다.Vacuum pressure or release pressure is transmitted to the suction pad 70 through the vacuum passage 51, the chamber 52, and the insulating pad hole 63 by the operation of the vacuum pressure generator. The suction pad 70 descends while maintaining a vacuum state to adsorb the lower semiconductor package 10 to be inspected, and further descends to pressurize the lower semiconductor package 10 or releases the vacuum state so that the lower semiconductor package 10 that has been inspected is completed. ) can be placed on a loading device (not shown).

상부 테스트 소켓(60)은 챔버(52)를 밀폐할 수 있도록 푸셔(50)의 일측에 결합된다. 상부 테스트 소켓(60)은 챔버(52)에 놓이는 상부 반도체 패키지(20)를 탑재하고 있고(상부 반도체 패키지는 미리 선별된 양품 패키지일 수 있다), 테스트 시, 하측에 놓이는 하부 반도체 패키지(10)와 전기적으로 연결된다. 상부 테스트 소켓(60)은 챔버(52)를 덮는 절연 패드(62)와, 절연 패드(62)에 지지되고 절연되는 복수의 제2 도전부(61)를 포함하고, 절연 패드(62)의 상면에는 상부 반도체 패키지 단자(21)를 가이드하는 가이드 시트(64)가 설치될 수도 있다.The upper test socket 60 is coupled to one side of the pusher 50 to seal the chamber 52 . The upper test socket 60 mounts the upper semiconductor package 20 placed in the chamber 52 (the upper semiconductor package may be a pre-selected good package), and the lower semiconductor package 10 placed on the lower side during testing. is electrically connected with The upper test socket 60 includes an insulating pad 62 covering the chamber 52 and a plurality of second conductive parts 61 supported and insulated by the insulating pad 62, and the upper surface of the insulating pad 62. A guide sheet 64 for guiding the upper semiconductor package terminal 21 may be installed.

절연 패드(62)는 비탄성 절연소재로 이루어질 수 있다. 비탄성 절연소재의 절연 패드(62)는 상부 테스트 소켓(60)이 하부 반도체 패키지(10)에 접속할 때 하부 반도체 패키지(10)를 하부 테스트 소켓(40) 측으로 가압하는데 유리하다. 비탄성 절연소재의 절연 패드(62)가 하부 반도체 패키지(10)를 안정적으로 가압하면 하부 반도체 패키지(10)의 하부 단자(11)가 하부 테스트 소켓(40)의 제1 도전부(41)에 안정적으로 접속될 수 있다. 이러한 비탄성 절연소재로는 폴리이미드, 엔지니어링 플라스틱, 또는 그 이외의 다양한 비탄성 절연 소재가 이용될 수 있다.The insulating pad 62 may be made of an inelastic insulating material. The insulating pad 62 made of an inelastic insulating material is advantageous in pressing the lower semiconductor package 10 toward the lower test socket 40 when the upper test socket 60 is connected to the lower semiconductor package 10 . When the insulating pad 62 made of an inelastic insulating material stably presses the lower semiconductor package 10, the lower terminal 11 of the lower semiconductor package 10 stably touches the first conductive part 41 of the lower test socket 40. can be connected to. Polyimide, engineering plastics, or various other non-elastic insulating materials may be used as the inelastic insulating material.

절연 패드(62)에는 절연 패드 홀(63)이 구비된다. 절연 패드 홀(63)은 챔버(52)의 진공압이 전달될 수 있도록 챔버(52)의 진공 통로(51)와 연결된다. An insulating pad hole 63 is provided in the insulating pad 62 . The insulating pad hole 63 is connected to the vacuum passage 51 of the chamber 52 so that the vacuum pressure of the chamber 52 can be transmitted.

제2 도전부(61)는 절연 패드(62)를 두께 방향으로 관통하도록 형성되고 비탄성 절연 패드(62)에 의해 지지된다. 제2 도전부(61)는 실리콘 재질의 탄성 절연물질 내에 다수의 도전성 입자가 포함되어 있는 형태로 이루어지며, 절연 패드(62)의 하면보다 돌출되어 형성될 수 있다. 제2 도전부(61)를 절연 패드의 하면에서 돌출되게 형성하면 하부 반도체 패키지의 상부 단자(12)에 보다 안정적으로 접속할 수 있는 장점이 있다.The second conductive portion 61 is formed to pass through the insulating pad 62 in the thickness direction and is supported by the non-elastic insulating pad 62 . The second conductive part 61 is formed in a form in which a plurality of conductive particles are included in an elastic insulating material made of silicon, and may protrude from the lower surface of the insulating pad 62 . If the second conductive portion 61 is formed to protrude from the lower surface of the insulating pad, it can be more stably connected to the upper terminal 12 of the lower semiconductor package.

상부 테스트 소켓(60)의 절연 패드(62) 하면에는 복수의 버퍼부(80)가 마련된다. 도 4는 본 발명의 일실시예에 따른 버퍼부(80)가 형성된 상부 테스트 소켓을 나타낸 것으로, 도 4의 (a)는 단면도이고, 도 4의 (b)는 하면도이다.A plurality of buffer units 80 are provided on the lower surface of the insulating pad 62 of the upper test socket 60 . Figure 4 shows an upper test socket in which a buffer unit 80 is formed according to an embodiment of the present invention, Figure 4 (a) is a cross-sectional view, Figure 4 (b) is a bottom view.

도 4에 나타낸 것과 같이, 본 발명의 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치에서는 상부 테스트 소켓(60)의 절연 패드(62)의 하면(즉, 하부 반도체 패키지(10)의 상면과 대면하는 부분)의 외곽에는 복수의 버퍼부(80)가 형성되어 있다. As shown in FIG. 4, in the package-on-package type semiconductor package test device of the present invention, the lower surface of the insulating pad 62 of the upper test socket 60 (ie, the portion facing the upper surface of the lower semiconductor package 10) ) A plurality of buffer units 80 are formed on the outside.

도 4의 (b)에 나타낸 것과 같이, 상부 테스트 소켓(60)은 복수의 제2 도전부(61)가 위치하는 대략 사각 형상의 도전 영역 부분(A)과 도전 영역 부분(A)을 둘러싸는 형태로 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분(B)으로 구분될 수 있다. 여기서 주변 영역 부분(B)은 제2 도전부(61)가 배치되어 있지 않은 절연 패드(62) 부분이다. 도전 영역 부분(A)에 근접하는 위치의 주변 영역 부분(B)의 하면에는 복수의 삽입 홀(65)이 형성되고, 이 삽입 홀(65)에는 주변 영역 부분(B)의 하면(즉, 절연 패드의 하면)보다 돌출되고, 제2 도전부(61)의 하면보다 돌출되는 형태로 버퍼부(80)가 각각 배치되어 있다.As shown in (b) of FIG. 4 , the upper test socket 60 surrounds the substantially rectangular conductive area portion A and the conductive area portion A where the plurality of second conductive parts 61 are located. It can be divided into an insulating peripheral region portion (B) located around the conductive region portion in the form. Here, the peripheral region portion B is a portion of the insulating pad 62 where the second conductive portion 61 is not disposed. A plurality of insertion holes 65 are formed in the lower surface of the peripheral region portion B at a position close to the conductive region portion A, and in the insertion holes 65, the lower surface of the peripheral region portion B (ie, insulating The buffer parts 80 are respectively disposed in such a way that they protrude from the lower surface of the pad) and protrude from the lower surface of the second conductive part 61 .

본 발명의 일실시예에 따른 버퍼부(80)는 도전 영역 부분(A)의 4개의 모서리 부분에 근접하여 배치되고, 모서리를 감싸는 형상으로 형성될 수 있다. 버퍼부(80)를 사각 형상의 도전 영역 부분(A)의 모서리 각각에 근접하게 배치하여 상부 테스트 소켓(60)에 4개의 버퍼부가 형성되도록 할 수도 있고, 서로 마주보는 모서리 부분에 근접하게 배치하여 2개의 버퍼부를 형성하는 것도 가능하다. 이와 같이, 버퍼부(80)는 상부 테스트 소켓(60)에 인가되는 하중이 균일하게 분산될 수 있도록 흡착 패드(70)을 기준으로 서로 대칭적인 영역에 배치하는 것이 바람직하며, 상부 테스트 소켓(60)에 보다 균일한 하중이 가해지도록 도전 영역 부분()의 각각의 모서리 부분에 모두 버퍼부(80)를 마련하는 것이 보다 바람직하다.The buffer unit 80 according to an embodiment of the present invention may be disposed close to the four corners of the conductive region portion A and formed in a shape surrounding the corners. The buffer unit 80 may be placed close to each corner of the rectangular conductive area portion A so that four buffer units are formed in the upper test socket 60, or placed close to the corner portions facing each other. It is also possible to form two buffer portions. As such, the buffer unit 80 is preferably disposed in symmetrical areas with respect to the suction pad 70 so that the load applied to the upper test socket 60 can be uniformly distributed. It is more preferable to provide the buffer units 80 at all corners of the conductive area portion ( ) so that a more uniform load is applied to ( ).

따라서 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 상부 테스트 소켓의 하면 외곽에 복수의 버퍼부(80)를 배치하여 테스트시 상부 테스트 소켓(60)의 중앙부분에 집중되던 하중을 복수의 버퍼부(80)가 분담하여 하중이 분산하도록 함으로써, 상부 테스트 소켓(60)의 일부에만 하중이 집중되어 하중이 집중된 부분에 배치된 제2 도전부(61)가 쉽게 파손 또는 손상되는 것을 방지하여 상부 테스트 소켓의 전체적인 내구성이 향상되는 장점이 있다.Therefore, in the test apparatus for testing a package-on-package type semiconductor package according to an embodiment of the present invention, a plurality of buffer units 80 are disposed on the outer surface of the lower surface of the upper test socket, and the central portion of the upper test socket 60 during testing. By distributing the load by dividing the load concentrated on the load by the plurality of buffer parts 80, the load is concentrated on only a part of the upper test socket 60, so that the second conductive part 61 disposed in the part where the load is concentrated can be easily moved. There is an advantage in that the overall durability of the upper test socket is improved by preventing breakage or damage.

도 4의 (a)에 나타낸 것과 같이, 버퍼부(80)는 삽입 홀(65)에 부착되는 실리콘 재질의 버퍼 몸체(81)와, 버퍼 몸체보다 큰 외경을 가지고, 상면에 버퍼 몸체가 부착되는 접촉 패드(82)로 이루어진다. 접촉 패드(82)는 버퍼 몸체(81)보다 경질의 소재인 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지와 같은 점착 방지 소재로 이루어지도록 함으로써 하부 반도체 패키지(10)와 장시간 접촉하더라도 하부 반도체 패키지(10)가 버퍼부(80)에 달라붙는 것을 방지하고 있다.As shown in (a) of FIG. 4, the buffer unit 80 has a buffer body 81 made of silicon attached to the insertion hole 65 and a larger outer diameter than the buffer body, and the buffer body is attached to the upper surface. It consists of contact pads (82). The contact pad 82 is made of an anti-adhesive material such as polyimide film, engineering plastic, or synthetic resin, which is harder than the buffer body 81, so that the lower semiconductor package 10 can be maintained even if it is in contact with the lower semiconductor package 10 for a long time. It is prevented from sticking to the buffer part 80.

버퍼부의 폭(w2)은 삽입 홀(65)의 폭(w1)은 보다 작은 폭을 가지고, 버퍼부(80)는 제2 도전부(61)의 하면보다 "d"만큼 더 돌출되도록 형성된다. 여기서 "d"는 0보다 크고 1mm 보다 작은 것일 수 있다. 이와 같이 버퍼부(80)를 구성함으로써, 상부 테스트 소켓(60)이 가압될 때 실리콘 재질의 버퍼 몸체(81)가 삽입 홀(65) 내의 공간에서 충분히 압축될 수 있다. The width w2 of the buffer portion has a smaller width than the width w1 of the insertion hole 65, and the buffer portion 80 is formed to protrude more than the lower surface of the second conductive portion 61 by "d". Here, "d" may be larger than 0 and smaller than 1 mm. By configuring the buffer unit 80 as described above, when the upper test socket 60 is pressed, the buffer body 81 made of silicon can be sufficiently compressed in the space within the insertion hole 65 .

도 5는 패키지 온 패키지 형태의 반도체 패키지의 테스트 장치의 작용을 설명하기 위한 것이다. 5 is for explaining the operation of a test device for a package-on-package type semiconductor package.

도 5의 (a)에 나타낸 것과 같이, 푸셔(50)가 구동부에 의해 움직이고 흡착 패드(70)가 하강하여 하부 반도체 패키지(10)를 흡착한 다음, 흡착 패드(70)는 흡착한 하부 반도체 패키지(10)를 하부 테스트 소켓(40) 위로 운반하여 하부 반도체 패키지(10)의 하부 단자(11)가 하부 테스트 소켓(40)의 제1 도전부(41)와 접촉하도록 배치된다.As shown in (a) of FIG. 5, after the pusher 50 is moved by the driving unit and the suction pad 70 descends to absorb the lower semiconductor package 10, the suction pad 70 adsorbs the lower semiconductor package. 10 is carried over the lower test socket 40 so that the lower terminal 11 of the lower semiconductor package 10 contacts the first conductive part 41 of the lower test socket 40 .

이후, 도 5의 (b)에 나타낸 것과 같이, 푸셔(50)가 하부 테스트 소켓(40) 측으로 이동할 때 흡착 패드(70)는 더욱 하강하여 하부 반도체 패키지(10)를 가압하게 되므로 하부 반도체 패키지(10)의 하부 단자(11)와 하부 테스트 소켓(40)의 제1 도전부(41)가 접속하게 되며, 상부 테스트 소켓(60)의 제2 도전부(61)는 압축되면서 하부 반도체 패키지(10)의 상부 단자(12)에 접속된다. Then, as shown in (b) of FIG. 5, when the pusher 50 moves toward the lower test socket 40, the suction pad 70 further descends to pressurize the lower semiconductor package 10, so that the lower semiconductor package ( 10) and the first conductive portion 41 of the lower test socket 40 are connected, and the second conductive portion 61 of the upper test socket 60 is compressed while lower semiconductor package 10 ) is connected to the upper terminal 12 of

이때, 제2 도전부(61)보다 더 돌출되어 형성된 버퍼부(80)도 압축되면서 버퍼 몸체(81)는 삽입 홀(65) 내의 공간에서 압축되고, 접촉 패드(82)의 하면이 하부 반도체 패키지(10)의 상면에 밀착된다. 버퍼부(80)가 배치되는 삽입 홀(65)의 폭(w1)은 접촉 패드(82)의 폭(w2)보다 크고, 버퍼 몸체(81)는 접촉 패드(82)의 외경보다 작으므로, 버퍼 몸체(81)는 삽입 홀(65) 내의 공간 내에서 충분히 압축될 수 있다. 또한 접촉 패드의 폭(w2)이 삽입 홀의 폭(w1)보다 작으므로 제2 도전부(61)가 압축되는 정도에 맞춰 버퍼부(80)가 압축될 수 있으며, 버퍼 몸체(81)가 압축되는 것을 접촉 패드(82)가 방해하지 않는다.At this time, the buffer part 80 protruding more than the second conductive part 61 is also compressed, and the buffer body 81 is compressed in the space within the insertion hole 65, and the lower surface of the contact pad 82 is the lower semiconductor package. It adheres to the upper surface of (10). Since the width w1 of the insertion hole 65 where the buffer unit 80 is disposed is greater than the width w2 of the contact pad 82 and the outer diameter of the buffer body 81 is smaller than the outer diameter of the contact pad 82, the buffer The body 81 can be sufficiently compressed within the space within the insertion hole 65 . In addition, since the width w2 of the contact pad is smaller than the width w1 of the insertion hole, the buffer unit 80 can be compressed according to the degree to which the second conductive part 61 is compressed, and the buffer body 81 is compressed. The contact pads 82 do not interfere with this.

이와 같이, 흡착 패드(70)의 진공압이 상부 테스트 소켓(60)을 통해 하부 반도체 패키지(10)에 전달됨으로써 테스터(30)와, 하부 테스트 소켓(40)과, 하부 반도체 패키지(10)와, 상부 테스트 소켓(60) 및 상부 반도체 패키지(20)가 전기적으로 연결된다. 이 상태에서 테스터(30)에서 발생하는 테스트 신호가 하부 반도체 패키지(10) 및 상부 반도체 패키지(20)에 전달됨으로써 하부 반도체 패키지(10)의 정상 동작 여부와 하부 반도체 패키지(10)가 상부 반도체 패키지(20)에 제대로 정합되는지 여부에 대한 전기적 테스트가 수행될 수 있다.In this way, the vacuum pressure of the suction pad 70 is transferred to the lower semiconductor package 10 through the upper test socket 60, so that the tester 30, the lower test socket 40, and the lower semiconductor package 10 , the upper test socket 60 and the upper semiconductor package 20 are electrically connected. In this state, the test signal generated by the tester 30 is transmitted to the lower semiconductor package 10 and the upper semiconductor package 20, so that the normal operation of the lower semiconductor package 10 and the lower semiconductor package 10 are determined by the upper semiconductor package. An electrical test can be performed to see if it is properly matched to (20).

테스트가 완료된 후, 진공 픽커의 흡착 패드(70)는 상승하고, 흡착 패드(70)에 흡착된 하부 반도체 패키지(10)는 흡착 패드(70)에 제공되는 진공압이 해제되면서 상부 테스트 소켓(60)에서 적재 장치로 로딩된다.After the test is completed, the suction pad 70 of the vacuum picker rises, and the lower semiconductor package 10 adsorbed to the suction pad 70 releases the vacuum pressure provided to the suction pad 70, and the upper test socket 60 ) is loaded into the loading device.

그런데, 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 흡착 패드(70)가 하부 반도체 패키지를 흡착(Pick)하고 로딩(Place)하는 역할에 더하여 하부 반도체 패키지를 하부 테스트 소켓에 가압(Pushing)하는 역할까지 수행하여 장시간 하부 반도체 패키지와 접촉하는 구조를 가지고 있고, 상부 테스트 소켓(60)도 하부 반도체 패키지와 장시간 접촉하게 되므로, 실리콘 재질의 흡착 패드(70)와 실리콘 재질의 탄성물질 내에 다수의 도전성 입자가 포함되어 형성된 제2 도전부(61)로부터 용출되는 실리콘 오일로 인해 흡착 패드(70)와 상부 테스트 소켓(60)에 하부 반도체 패키지가 들러붙는 스티키 현상이 발생하여 검사가 완료된 하부 반도체 패키지가 적재장치에 제대로 안착되지 않을 수 있지만, 본 발명에서는 버퍼부(80)를 배치하여 버퍼부(80)의 팽창력으로 하부 반도체 패키지가 쉽게 분리되도록 하여 위와 같은 문제를 해결하고 있다.By the way, in a package on package (POP) type semiconductor package test apparatus that tests an upper semiconductor package and a lower semiconductor package, the suction pad 70 plays a role of picking and loading the lower semiconductor package in addition to It has a structure that even plays a role of pushing the lower semiconductor package to the lower test socket to contact the lower semiconductor package for a long time, and since the upper test socket 60 also comes into contact with the lower semiconductor package for a long time, the suction pad made of silicon The lower semiconductor package sticks to the suction pad 70 and the upper test socket 60 due to the silicone oil eluted from the second conductive part 61 formed by including a plurality of conductive particles in the 70 and the elastic material of silicon. A sticking phenomenon may occur and the lower semiconductor package that has been inspected may not be properly seated in the loading device. It solves the above problem.

즉, 흡착 패드(70)에 제공되는 진공압이 해제되면 상부 테스트 소켓에 배치된 버퍼부(80)가 다시 팽창하고, 버퍼부(80)의 접촉 패드(82)는 점착 방지 소재인 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지로 이루어져 있으므로, 버퍼부(80)의 팽창에 따른 반발력이 하부 반도체 패키지(10)에 작용하여, 상부 테스트 소켓(60)과 흡착 패드(70)로부터 하부 반도체 패키지(10)를 밀어 내므로, 하부 반도체 패키지(10)가 적재장치에 안정적으로 안착될 수 있는 것이다.That is, when the vacuum pressure provided to the suction pad 70 is released, the buffer unit 80 disposed in the upper test socket expands again, and the contact pad 82 of the buffer unit 80 is made of a polyimide film, which is an anti-adhesive material. , Since it is made of engineering plastic or synthetic resin, the repulsive force according to the expansion of the buffer part 80 acts on the lower semiconductor package 10, and the lower semiconductor package 10 is removed from the upper test socket 60 and the suction pad 70. Since it is pushed out, the lower semiconductor package 10 can be stably seated in the loading device.

따라서 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 하부 반도체 패키지가 흡착 패드나 상부 테스트 소켓에 달라붙지 않아 테스트 후 검사가 완료된 하부 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정이 효율적으로 진행될 수 있는 장점이 있다.Therefore, in the test apparatus for a semiconductor package according to an embodiment of the present invention, even when a package-on-package type semiconductor package is tested, the lower semiconductor package does not stick to the suction pad or the upper test socket, so that the lower semiconductor package tested after the test is completed. It has the advantage that the entire test process can be carried out efficiently because it can be easily positioned on the loading device.

도 6은 본 발명의 일실시예에 따른 버퍼부의 다양한 변형예를 나타낸 것이다. 6 illustrates various modified examples of a buffer unit according to an embodiment of the present invention.

본 발명의 일실시예에 따른 버퍼부(80)는 테스트시에는 압축되어야 하고, 적재장치에 안착시에는 팽창되어야 하므로 실리콘 재질의 버퍼 몸체(81)를 가져야 하는데, 실리콘 재질의 버퍼 몸체(81)가 장시간 압축되면서 도 6의 (b)에 나타낸 것처럼, 버퍼 몸체(81)로부터 실리콘 오일이 용출될 수 있으므로, 버퍼 몸체(81)에서 용출되는 실리콘 오일로 인해 버퍼부(80)에 하부 반도체 패키지(10)가 달라붙는 현상이 발생할 우려가 있다. Since the buffer unit 80 according to one embodiment of the present invention must be compressed during testing and expanded when seated in a loading device, it must have a buffer body 81 made of silicon. As shown in (b) of FIG. 6 while being compressed for a long time, since silicon oil may be eluted from the buffer body 81, the lower semiconductor package ( 10) may cause sticking.

따라서 본 발명의 일실시예에 따른 버퍼부(80)는 도 6의 (a)에 나타낸 것과 같이, 버퍼 몸체(81)보다 큰 외경을 갖는 접촉 패드(82)를 형성하여 버퍼 몸체(81)에서 용출되는 실리콘 오일이 접촉 패드의 넓은 상면에 위치하도록 하여 실리콘 오일이 접촉 패드(82)의 하면까지 흐르지 않도록 방지할 수 있다.Therefore, in the buffer unit 80 according to an embodiment of the present invention, as shown in (a) of FIG. By allowing the eluted silicone oil to be located on the wide upper surface of the contact pad, it is possible to prevent the silicone oil from flowing to the lower surface of the contact pad 82 .

또한 이에 추가하여, 접촉 패드(82)의 상면 외측 둘레에 버퍼 몸체(81)에서 용출되는 실리콘 오일을 가두는 오일 유출 방지부(83)를 추가로 형성할 수 있다. In addition to this, an oil leakage prevention part 83 for trapping silicone oil eluted from the buffer body 81 may be additionally formed around the outer circumference of the upper surface of the contact pad 82 .

오일 유출 방지부(83)는 담장 형상으로 형성될 수 있다. 담장 형상은 도 6의 (c), (d)처럼 단면이 사각형이거나, 삼각형일 수 있으며, 그 외 다양한 단면 형상을 가지는 담장 형상으로 이루어질 수 있다. 오일 유출 방지부(83)는 실리콘, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어질 수 있다. 오일 유출 방지부(83)는 진공압 등에 의해 눌러지는 부분이 아니어서 실리콘 오일이 용출되지 않으므로, 오일 유출 방지부(83)의 재질로는 실리콘도 가능한 것이다.The oil spill prevention unit 83 may be formed in a fence shape. The fence shape may have a rectangular cross section or a triangular cross section as shown in (c) and (d) of FIG. The oil spill prevention unit 83 may be made of any one of silicon, polyimide film, engineering plastic, or synthetic resin. Since the oil leakage prevention part 83 is not a part that is pressed by vacuum pressure or the like, silicone oil is not eluted, so silicone can be used as a material for the oil leakage prevention part 83.

또한 오일 유출 방지부(83)는 접촉 패드(82)의 일부가 식각되어 형성된 오목한 홈 형상으로 형성될 수 있다. 오목한 홈 형상으로는 도 6의 (e)처럼 단면이 사각형일 수 있으나, 삼각형 등 다양한 단면 형상을 가질 수 있다. 오목한 홈 형상은 레이져, 또는 커팅기구로 식각하여 형성될 수 있다.In addition, the oil leakage prevention part 83 may be formed in a concave groove shape formed by etching a part of the contact pad 82 . The concave groove shape may have a rectangular cross section as shown in FIG. 6(e), but may have various cross sectional shapes such as a triangle. The concave groove shape may be formed by etching with a laser or a cutting tool.

따라서 버퍼부(80)에 오일 유출 방지부(83)를 추가로 구성함으로써 버퍼 몸체(81)에서 용출되는 실리콘 오일 양이 많아지더라도 실리콘 오일이 오일 유출 방지부(83)에 의해 가둬지므로 실리콘 오일이 접촉 패드(82)의 하면으로 이동하여 하부 반도체 패키지(10)가 버퍼부(80)에 달라붙는 현상이 원천적으로 방지된다.Therefore, even if the amount of silicone oil eluted from the buffer body 81 increases by additionally configuring the oil leakage prevention part 83 in the buffer part 80, the silicone oil is confined by the oil leakage prevention part 83, so the silicone oil A phenomenon in which the lower semiconductor package 10 moves to the lower surface of the contact pad 82 and sticks to the buffer unit 80 is fundamentally prevented.

또한 이에 추가하여, 흡착 패드(70)에도 오일의 유출을 방지하는 오일 방지부를 설치할 수 있다. 도 7은 본 발명의 일실시예에 따른 흡착 패드의 다양한 변형예를 나타낸 것이다.In addition to this, an oil prevention unit may be installed on the suction pad 70 to prevent oil from leaking. 7 shows various modifications of the suction pad according to an embodiment of the present invention.

도면에 나타낸 것과 같이, 본 발명의 일실시예에 따른 흡착 패드(70)는 진공 홀(711)을 구비하고, 실리콘 재질로 이루어진 몸체부(710)와 몸체부(710)보다 큰 직경을 가지고, 진공 홀(711)과 대응되는 위치에 흡착 홀(721)을 구비하고, 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 흡착부(720)를 포함하여 구성될 수 있다. As shown in the figure, the suction pad 70 according to one embodiment of the present invention has a vacuum hole 711 and has a larger diameter than the body portion 710 made of silicon and the body portion 710, It may include an adsorption hole 721 at a position corresponding to the vacuum hole 711 and an adsorption unit 720 made of any one of polyimide film, engineering plastic, and synthetic resin.

몸체부(710)는 흡착 패드(70)의 몸체를 이루는 것으로, 중앙에는 진공 홀(711)이 관통 형성되어 있다. 진공압 발생장치의 작동에 의해 제공되는 진공압이나 해제압은 푸셔의 진공 통로(51)와 챔버(52), 절연 패드 홀(63)을 거쳐 진공 홀(711)에 전달된다. 이러한 몸체부(710)는 진공 흡착 성능을 높이기 위해 실리콘 재질로 이루어져 있다.The body part 710 constitutes the body of the suction pad 70, and a vacuum hole 711 is formed through it in the center. The vacuum pressure or release pressure provided by the operation of the vacuum pressure generator is transmitted to the vacuum hole 711 via the vacuum passage 51, the chamber 52, and the insulating pad hole 63 of the pusher. The body portion 710 is made of a silicon material to increase vacuum adsorption performance.

흡착 패드(70)의 몸체부(710)는 실리콘 재질로 이루어지는데, 반도체 패키지를 흡착하고 가압할 때 흡착 패드(70)의 몸체부(710)에는 진공압이 전달되어 압축된 상태에 있게 되고, 이렇게 압축된 상태에서는 실리콘 재질의 특성상 실리콘 오일이 용출될 수밖에 없는 구조를 가지고 있다. The body portion 710 of the suction pad 70 is made of a silicon material, and when the semiconductor package is adsorbed and pressurized, vacuum pressure is transmitted to the body portion 710 of the suction pad 70 to be in a compressed state, In such a compressed state, it has a structure in which silicone oil cannot but be eluted due to the nature of the silicone material.

이를 해결하기 위하여, 본 발명의 일실시예에 따른 테스트 장치에서는, 실리콘 재질에서 용출되는 오일을 가두기 위해 흡착 패드(70)에 오일 방지부(730, 731)를 설치하고 있다.In order to solve this problem, in the test device according to an embodiment of the present invention, oil prevention units 730 and 731 are installed in the suction pad 70 to trap oil eluted from the silicon material.

흡착 패드(70)의 흡착부(720)의 상면 중앙에는 몸체부(710)가 부착되고, 외측 둘레에는 몸체부(710)에서 용출되는 실리콘 오일을 가두는 외측 오일 방지부(730)를 마련하고, 흡착 홀(721)을 진공 홀(711)보다 작은 직경을 가지도록 형성하고, 진공 홀(711)과 흡착 홀(721)의 경계 면에 흡착부(720)의 상면 일부가 남겨지도록 하여, 상기 남겨진 흡착부 상면의 내측 둘레에 흡착 홀을 둘러싸는 내측 오일 방지부(731)를 동시에 마련할 수 있다. 물론 외측 오일 방지부(730)와 내측 오일 방지부(731)를 동시에 형성하지 않고, 외측 오일 방지부나 내측 오일 방지부 어느 하나만 마련하는 것도 가능하다.A body part 710 is attached to the center of the upper surface of the suction part 720 of the suction pad 70, and an outer oil prevention part 730 for trapping silicone oil eluted from the body part 710 is provided on the outer circumference, , The adsorption hole 721 is formed to have a smaller diameter than the vacuum hole 711, and a part of the upper surface of the adsorption unit 720 is left at the interface between the vacuum hole 711 and the adsorption hole 721, An inner oil prevention part 731 surrounding the adsorption hole may be provided on the inner circumference of the upper surface of the remaining adsorption unit at the same time. Of course, it is also possible to provide either the outer oil prevention part or the inner oil prevention part without forming the outer oil prevention part 730 and the inner oil prevention part 731 at the same time.

외측 오일 방지부(730)와 내측 오일 방지부(731)는 담장 형상으로 형성될 수 있으며, 담장 형상은 도 7의 (a), (b)처럼 단면이 삼각형이거나 사각형일 수 있고, 그 외 다양한 단면 형상을 가지는 담장 형상으로 이루어질 수도 있다. 또한 외측 오일 방지부(730)와 내측 오일 방지부(731)는 흡착부(720)의 일부가 식각되어 형성된 오목한 홈 형상으로 형성될 수 있다. 오목한 홈 형상으로는 도 7의 (c)처럼 단면이 사각형일 수 있고, 그 외 다양한 단면 형상을 가질 수 있다. 오목한 홈 형상은 레이져, 또는 커팅기구로 식각하여 형성될 수 있다.The outer oil prevention part 730 and the inner oil prevention part 731 may be formed in a fence shape, and the fence shape may have a triangular or rectangular cross section as shown in (a) and (b) of FIG. 7, and various other It may also be made of a fence shape having a cross-sectional shape. In addition, the outer oil prevention part 730 and the inner oil prevention part 731 may be formed in a concave groove shape formed by etching a part of the adsorption part 720 . The concave groove shape may have a rectangular cross section as shown in (c) of FIG. 7 and may have various other cross sectional shapes. The concave groove shape may be formed by etching with a laser or a cutting tool.

따라서 흡착 패드(70)에도 오일 방지부를 추가로 구성하는 것에 의해, 흡착 패드(70)의 몸체부(710)에서 용출되는 실리콘 오일의 양이 증가하더라도 흡착부(720)의 외측 둘레와 내측 둘레에 실리콘 오일을 가둘 수 있는 외측 오일 방지부(730)와 내측 오일 방지부(731)가 형성되어 있으므로 실리콘 오일이 흡착부(720)의 하면으로 이동하여 반도체 패키지가 흡착 패드(70)에 달라붙는 문제를 해결할 수 있다.Therefore, even if the amount of silicone oil eluted from the body 710 of the suction pad 70 increases by additionally configuring the oil prevention part in the suction pad 70, the outer circumference and the inner circumference of the suction part 720 are prevented. Since the outer oil-blocking part 730 and the inner oil-blocking part 731 capable of trapping silicon oil are formed, the silicon oil moves to the lower surface of the adsorbing part 720 and the semiconductor package sticks to the adsorbing pad 70. can solve

이와 같이, 본 발명의 상부 반도체 패키지와 하부 반도체 패키지를 테스트하는 패키지 온 패키지(POP) 타입의 반도체 패키지의 테스트 장치에서는, 하부 반도체 패키지가 달라붙는 스티키 현상을 상부 테스트 소켓에 형성된 버퍼부에 의해 차단하는 것에 더하여, 흡착 패드에도 스티키 현상을 방지하는 수단을 추가함으로써, 검사가 완료된 하부 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙는 스티키 현상이 거의 완벽하게 차단되는 효과가 있다.As described above, in the package on package (POP) type semiconductor package test apparatus for testing the upper semiconductor package and the lower semiconductor package of the present invention, the sticky phenomenon in which the lower semiconductor package sticks is blocked by the buffer unit formed in the upper test socket In addition to this, by adding a means for preventing the sticky phenomenon to the suction pad, the stickiness phenomenon in which the tested lower semiconductor package sticks to the upper test socket or the suction pad is almost completely blocked.

또한, 본 발명의 일실시예에 따른 반도체 패키지의 테스트 장치는, 패키지 온 패키지 형태의 반도체 패키지를 테스트할 때도 반도체 패키지가 상부 테스트 소켓이나 흡착 패드에 달라붙지 않아 테스트 후 검사가 완료된 반도체 패키지를 적재 장치에 쉽게 위치시킬 수 있어 전체 테스트 공정을 효율적으로 진행할 수 있는 효과가 있다.In addition, in the semiconductor package test apparatus according to an embodiment of the present invention, even when a package-on-package type semiconductor package is tested, the semiconductor package does not stick to the upper test socket or the suction pad, and the semiconductor package that has been inspected after the test is loaded. Since it can be easily positioned on the device, the entire test process can be efficiently performed.

또한, 본 발명의 일실시예에 따른 패키지 온 패키지 형태의 반도체 패키지를 테스트하는 테스트 장치에서는 버퍼부를 상부 테스트 소켓의 하면 외곽에 대칭적으로 배치하여 상부 테스트 소켓의 중앙부분에 집중되던 하중이 상부 테스트 소켓 전체에 균일하게 분산되어 작용하도록 함으로써, 하중이 집중되는 상부 테스트 소켓의 일부 도전부가 쉽게 파손되거나 손상되는 것을 방지하여, 상부 테스트 소켓의 전체적인 내구성이 향상되는 효과가 있다.In addition, in the test apparatus for testing a package-on-package type semiconductor package according to an embodiment of the present invention, the buffer unit is symmetrically disposed on the outer surface of the lower surface of the upper test socket so that the load concentrated in the center of the upper test socket is transferred to the upper test socket. By uniformly distributing and acting on the entire socket, it is possible to prevent easy breakage or damage of some conductive parts of the upper test socket where the load is concentrated, thereby improving the overall durability of the upper test socket.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.In the above, the present invention has been shown and described in relation to preferred embodiments for illustrating the principles of the present invention, but the present invention is not limited to the configuration and operation as shown and described. Rather, it will be appreciated by those skilled in the art that many changes and modifications may be made to the present invention without departing from the spirit and scope of the appended claims.

10, 110 : 하부 반도체 패키지 11 : 하부 단자
12, 112 : 상부 단자 20, 121 : 상부 반도체 패키지
21 : 상부 반도체 패키지 단자 30, 130 : 테스터
40, 140 : 하부 테스트 소켓 41 : 제1 도전부
50, 150 : 푸셔 51 : 진공 통로
52 : 챔버 60, 160 : 상부 테스트 소켓
61, 161 : 제2 도전부 62 : 절연 패드
63 : 절연 패드 홀 64, 164 : 가이드 시트
65 : 삽입 홀 70, 170 : 흡착 패드
80 : 버퍼부 81 : 버퍼 몸체
82 : 접촉 패드 83 : 오일 유출 방지부
100, 200 : 반도체 패키지의 테스트 장치
710 : 몸체부 711 : 진공 홀
720 : 흡착부 721 : 흡착 홀
730 : 외측 오일 방지부 731 : 내측 오일 방지부10, 110: lower semiconductor package 11: lower terminal
12, 112: upper terminal 20, 121: upper semiconductor package
21: upper semiconductor package terminal 30, 130: tester
40, 140: lower test socket 41: first conductive part
50, 150: pusher 51: vacuum passage
52: chamber 60, 160: upper test socket
61, 161: second conductive part 62: insulating pad
63: insulation pad hole 64, 164: guide sheet
65: insertion hole 70, 170: suction pad
80: buffer unit 81: buffer body
82: contact pad 83: oil spill prevention unit
100, 200: test device of semiconductor package
710: body portion 711: vacuum hole
720: adsorption unit 721: adsorption hole
730: outer oil prevention part 731: inner oil prevention part

Claims (9)

푸셔에 장착되고, 상부 반도체 패키지를 탑재하고 하측에 놓이는 하부 반도체 패키지와 접속하는 상부 테스트 소켓과, 테스터에 탑재되어 상측에 놓이는 상기 하부 반도체 패키지와 접속하는 하부 테스트 소켓과, 상기 푸셔에 이동 가능하게 결합되고, 상기 푸셔를 통해 진공압을 제공받아 상기 하부 반도체 패키지를 흡착하고 가압할 수 있는 흡착 패드를 포함하는, 패키지 온 패키지 타입(POP)의 반도체 패키지를 테스트하기 위한 반도체 패키지의 테스트 장치에 있어서,
상기 상부 테스트 소켓은,
실리콘 재질의 탄성 물질 내에 다수의 도전성 입자가 포함되어 있는 복수의 도전부와, 상기 도전부를 지지하면서 인접한 도전부를 절연시키는 비탄성 절연 패드로 이루어지고,
상기 복수의 도전부가 위치하는 도전 영역 부분과 상기 도전 영역 부분의 주위에 위치하는 절연성의 주변 영역 부분을 가지며,
상기 하부 반도체 패키지와 대면하는 상기 주변 영역 부분의 하면에 형성된 복수의 삽입 홀에 상기 주변 영역 부분의 하면보다 돌출되는 버퍼부가 부착되어 있는 것을 특징으로 하는 테스트 장치.An upper test socket mounted on a pusher, mounted on an upper semiconductor package and connected to a lower semiconductor package placed on a lower side, a lower test socket mounted on a tester and connected to the lower semiconductor package placed on an upper side, and movable to the pusher In a test device for a semiconductor package for testing a package-on-package type (POP) semiconductor package, including a suction pad that is coupled and receives vacuum pressure through the pusher to adsorb and pressurize the lower semiconductor package. ,
The upper test socket,
It consists of a plurality of conductive parts in which a plurality of conductive particles are included in an elastic material made of silicon, and an inelastic insulating pad that insulates adjacent conductive parts while supporting the conductive parts,
It has a conductive region portion where the plurality of conductive parts are located and an insulative peripheral region portion located around the conductive region portion,
The test apparatus of claim 1, wherein buffer units protruding from the lower surface of the peripheral region are attached to a plurality of insertion holes formed on a lower surface of the peripheral region facing the lower semiconductor package. 제1항에 있어서,
상기 버퍼부는 상기 삽입 홀에 부착되는 실리콘 재질의 버퍼 몸체와, 상기 버퍼 몸체보다 큰 외경을 가지고, 상면에 상기 버퍼 몸체가 부착되며, 상기 버퍼 몸체보다 경질의 소재로 이루어진 접촉 패드로 구성되는 것을 특징으로 하는 테스트 장치.According to claim 1,
The buffer unit is composed of a buffer body made of silicon attached to the insertion hole, a contact pad having a larger outer diameter than the buffer body, the buffer body attached to an upper surface, and made of a material harder than the buffer body. test device with 제2항에 있어서,
상기 접촉 패드는 폴리이미드 필름, 엔지니어링 플라스틱 또는 합성수지 중 어느 하나의 소재로 이루어지는 것을 특징으로 하는 테스트 장치.According to claim 2,
The test device, characterized in that the contact pad is made of any one of polyimide film, engineering plastic or synthetic resin. 제1항에 있어서,
상기 버퍼부는 상기 삽입 홀의 폭보다 작은 폭을 가지고, 상기 도전부보다 하측으로 더 돌출되어 있는 것을 특징으로 하는 테스트 장치.According to claim 1,
The test device, characterized in that the buffer portion has a width smaller than the width of the insertion hole, and protrudes more downward than the conductive portion. 제1항에 있어서,
상기 도전 영역 부분은 사각 형상으로 이루어지고, 상기 버퍼부는 상기 도전 영역 부분의 각각의 모서리에 근접하여 배치되는 것을 특징으로 하는 테스트 장치.According to claim 1,
The test device according to claim 1 , wherein the conductive region portion has a rectangular shape, and the buffer portion is disposed adjacent to each corner of the conductive region portion. 제5항에 있어서,
상기 버퍼부는 상기 모서리를 감싸는 형상으로 형성된 것을 특징으로 하는 테스트 장치.According to claim 5,
The test device, characterized in that the buffer portion is formed in a shape surrounding the corner. 제2항에 있어서,
상기 접촉 패드의 상면 외측 둘레에는 오일 유출 방지부가 형성되어 있는 것을 특징으로 반도체 패키지의 테스트장치.According to claim 2,
A test apparatus for a semiconductor package, characterized in that an oil leakage prevention part is formed on an outer circumference of the upper surface of the contact pad. 제7항에 있어서,
상기 오일 유출 방지부는 담장 형상인 것을 특징으로 반도체 패키지의 테스트장치.According to claim 7,
The oil spill prevention unit is a fence-shaped test apparatus for a semiconductor package. 제7항에 있어서,
상기 오일 유출 방지부는 상기 접촉 패드의 일부가 식각되어 형성된 오목한 홈 형상인 것을 특징으로 반도체 패키지의 테스트장치.According to claim 7,
The test apparatus of a semiconductor package, characterized in that the oil leakage prevention part has a concave groove shape formed by etching a part of the contact pad.
KR1020210134944A 2021-10-12 2021-10-12 Test apparatus for semiconductor package KR102644477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Publications (2)

Publication Number Publication Date
KR20230051944A true KR20230051944A (en) 2023-04-19
KR102644477B1 KR102644477B1 (en) 2024-03-07

Family

ID=86142389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210134944A KR102644477B1 (en) 2021-10-12 2021-10-12 Test apparatus for semiconductor package

Country Status (1)

Country Link
KR (1) KR102644477B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005875A (en) * 2007-07-10 2009-01-14 삼성전자주식회사 A socket, and test equipment and method with the socket
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
KR20150106848A (en) 2014-03-12 2015-09-22 크로마 에이티이 인코포레이티드 Apparatus for testing a package-on-package semiconductor device
KR101555965B1 (en) 2014-04-09 2015-09-25 주식회사 레더스 Picker vacuum nozzle test handler
KR101599049B1 (en) * 2014-11-28 2016-03-04 주식회사 세미코어 Semiconductor chip testing device
KR102223445B1 (en) * 2020-01-22 2021-03-05 (주)티에스이 Test socket
KR20210120800A (en) * 2020-03-26 2021-10-07 (주)티에스이 Test apparatus for semiconductor package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005875A (en) * 2007-07-10 2009-01-14 삼성전자주식회사 A socket, and test equipment and method with the socket
KR20140141881A (en) * 2013-05-31 2014-12-11 신종천 Semiconductor chip test device and method
KR20150106848A (en) 2014-03-12 2015-09-22 크로마 에이티이 인코포레이티드 Apparatus for testing a package-on-package semiconductor device
KR101555965B1 (en) 2014-04-09 2015-09-25 주식회사 레더스 Picker vacuum nozzle test handler
KR101599049B1 (en) * 2014-11-28 2016-03-04 주식회사 세미코어 Semiconductor chip testing device
KR102223445B1 (en) * 2020-01-22 2021-03-05 (주)티에스이 Test socket
KR20210120800A (en) * 2020-03-26 2021-10-07 (주)티에스이 Test apparatus for semiconductor package

Also Published As

Publication number Publication date
KR102644477B1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
JP3511031B2 (en) Contact machine device
US9207259B2 (en) Probe card for probing integrated circuits
TWI760155B (en) Test apparatus for semiconductor package
US8550825B2 (en) Electrical interconnect device
KR102519846B1 (en) Test apparatus for semiconductor package
KR20010095435A (en) Loader for semiconductor package processing having a guider and method for using the same
KR102629074B1 (en) Test apparatus for semiconductor package
US6426553B2 (en) Test socket of semiconductor device
KR20230051944A (en) Test apparatus for semiconductor package
KR102496532B1 (en) Test apparatus for semiconductor package
KR102629075B1 (en) Test apparatus for semiconductor package
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR20230031755A (en) Test apparatus for semiconductor package
KR20230106349A (en) Test apparatus for semiconductor package
KR20080060078A (en) Silicon connector for testing semiconductor package
KR102244246B1 (en) Test socket in which buffer area is formed around electrically conductive line
KR20230163784A (en) Test apparatus for semiconductor package
KR200313240Y1 (en) Test socket for ball grid array package
KR102612764B1 (en) Test apparatus for semiconductor package
US6469257B2 (en) Integrated circuit packages
KR102644471B1 (en) Test apparatus for semiconductor package
KR20230164403A (en) Test socket with stroke control means
JP7130897B2 (en) Evaluation socket device and LSI measurement evaluation method
JP2008008726A (en) Inspection device of semiconductor device
KR200144809Y1 (en) Semiconductor Device Inspection Socket

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant