KR101071371B1 - Probe card for testing film package - Google Patents

Probe card for testing film package Download PDF

Info

Publication number
KR101071371B1
KR101071371B1 KR1020090046304A KR20090046304A KR101071371B1 KR 101071371 B1 KR101071371 B1 KR 101071371B1 KR 1020090046304 A KR1020090046304 A KR 1020090046304A KR 20090046304 A KR20090046304 A KR 20090046304A KR 101071371 B1 KR101071371 B1 KR 101071371B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
circuit board
flexible circuit
socket
Prior art date
Application number
KR1020090046304A
Other languages
Korean (ko)
Other versions
KR20100127945A (en
Inventor
임이빈
허남중
조준수
Original Assignee
주식회사 프로이천
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 프로이천 filed Critical 주식회사 프로이천
Priority to KR1020090046304A priority Critical patent/KR101071371B1/en
Publication of KR20100127945A publication Critical patent/KR20100127945A/en
Application granted granted Critical
Publication of KR101071371B1 publication Critical patent/KR101071371B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

반도체칩패키지 검사용 소켓이 개시된다. 본 발명의 실시예에 따른 반도체칩패키지 검사용 소켓은 반도체칩패키지를 테스터(tester)에 전기적으로 연결시켜 상기 반도체칩패키지를 테스트하는 반도체칩패키지 검사용 소켓에 있어서, 하우징, 상부탄성부, 하부탄성부 및 연성회로기판을 구비한다. 하우징은 상기 반도체칩패키지가 놓이는 로딩부와 상기 로딩부와 일체로 형성되며 상기 로딩부를 둘러싸는 주변부로 구성되는 하우징으로서, 상기 로딩부와 상기 주변부 사이에 소정의 가이드홀이 형성된다. 상부탄성부는 상기 로딩부 상면의 제1안착홈에 안착된다. 적어도 하나 이상의 하부탄성부는 상기 로딩부 하면에 형성된 적어도 하나 이상의 제2안착홈에 삽입된다. 연성회로기판은 상기 상부탄성부 상면을 둘러싸며 상기 가이드홀을 통해 상기 로딩부 하면에 고정되어 상기 반도체칩패키지의 핀과 상기 테스터에 연결되는 로드보드를 전기적으로 연결한다. Disclosed is a socket for inspecting a semiconductor chip package. A semiconductor chip package inspection socket according to an embodiment of the present invention is a socket for inspecting a semiconductor chip package by electrically connecting a semiconductor chip package to a tester, the housing, the upper elastic portion, and the lower portion of the socket for inspecting the semiconductor chip package. An elastic part and a flexible circuit board are provided. The housing is a housing which is formed integrally with the loading part on which the semiconductor chip package is placed and the peripheral part surrounding the loading part, and a predetermined guide hole is formed between the loading part and the peripheral part. The upper elastic part is seated in the first seating groove of the upper surface of the loading part. At least one lower elastic part is inserted into at least one second seating groove formed on a lower surface of the loading part. The flexible circuit board surrounds an upper surface of the upper elastic part and is fixed to the lower surface of the loading part through the guide hole to electrically connect a pin of the semiconductor chip package to a load board connected to the tester.

Description

반도체칩패키지 검사용 소켓{Probe card for testing film package}Socket for semiconductor chip package inspection {Probe card for testing film package}

본 발명은 반도체칩패키지 검사용 소켓에 관한 것으로서, 특히 연성회로기판을 이용하여 구성된 소켓에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a socket for inspecting semiconductor chip packages, and more particularly to a socket constructed using a flexible circuit board.

반도체 소자는 전공정 즉 패브리케이션(fabrication) 공정 및 후공정 즉 어셈블리(assembly) 공정을 거쳐 제조된다. 전공정을 거친 반도체 소자 집적 회로는 프로브(probe) 장비를 이용한 전기적 다이 분류 검사(electrical die sorting: EDS)를 받게 되며, 이 단계에서 양품으로 판정된 반도체 소자는 후공정에서 일련의 패키징 공정을 거쳐 반도체 칩 패키지로 재가공된다. The semiconductor device is manufactured through a preliminary process, that is, a fabrication process and a postprocess, that is, an assembly process. The preprocessed semiconductor device integrated circuit is subjected to electrical die sorting (EDS) using probe equipment, and semiconductor devices that are judged to be good at this stage are subjected to a series of packaging processes in a later process. It is reprocessed into a semiconductor chip package.

반도체 칩 패키지는 사용자에게 제공되기 전에 전기적 특성 검사 공정을 거친다. 전기적 특성 검사 공정에서는 소켓을 이용하여 반도체 칩 패키지의 전기적 특성을 검사한다. The semiconductor chip package is subjected to an electrical property inspection process before being provided to the user. In the electrical property inspection process, a socket is used to inspect electrical characteristics of a semiconductor chip package.

반도체 칩 패키지 검사용 소켓은 테스트 장비에 설치된 테스트용 인쇄회로기판(로드보드 라고도 함)의 테스트 회로와 반도체칩패키지의 외부단자를 전기적으로 연결하기 위하여 사용된다. 즉, 반도체 소자의 테스트시, 소켓은 테스트 장비의 인쇄회로와 반도체 소자를 전기적으로 연결하기 위한 인터페이스 역할을 한다. The semiconductor chip package inspection socket is used to electrically connect the test circuit of a test printed circuit board (also called a load board) installed in the test equipment and the external terminal of the semiconductor chip package. That is, in the test of the semiconductor device, the socket serves as an interface for electrically connecting the printed circuit of the test equipment and the semiconductor device.

일반적으로 테스트 소켓은 반도체칩패키지의 외부단자와 테스트 장치의 테스트 회로를 전기적으로 연결하는 역할을 하는 도전성의 접촉 단자들과, 상기 접촉단자들이 일정한 간격으로 고정적으로 배열되도록 하며, 상기 접촉단자들을 변형이나 외부의 물리적인 충격으로부터 보호하기 위하여 상기 접촉단자들을 지지하고 있는 절연성의 몸체로 구성된다. 상기 몸체로는 일반적으로 플라스틱 또는 세라믹 등이 이용된다. 상기 도전성의 접촉단자들로 포고핀(pogo pin)이 주로 이용된다. In general, the test sockets are electrically conductive contact terminals which electrically connect the external terminals of the semiconductor chip package and the test circuit of the test apparatus, and the contact terminals are fixedly arranged at regular intervals, and the contact terminals are deformed. Or an insulating body that supports the contact terminals to protect it from external physical shocks. As the body, plastic or ceramics is generally used. Pogo pins are mainly used as the conductive contact terminals.

그런데, 반도체칩패키지의 외부단자(핀)의 피치가 점점 좁아지고 있으나, 포고핀은 기본적인 두께를 가지고 있어 반도체칩패키지의 핀과 접촉하는 포고핀 사이의 피치를 좁히는 데 한계가 있다. 또한, 포고핀에 접촉되는 로드보드 상의 테스트패드들 사이의 피치도 함께 좁아져야 하므로 그 가공이 어려운 문제가 있다.By the way, although the pitch of the external terminal (pin) of the semiconductor chip package is getting narrower, the pogo pin has a basic thickness has a limit in narrowing the pitch between the pogo pin in contact with the pin of the semiconductor chip package. In addition, since the pitch between the test pads on the load board in contact with the pogo pin should also be narrowed, so that the processing is difficult.

또한, 로드보드 상의 테스트패드의 상면은 테스트시마다 포고핀에 의해서 계속해서 물리적인 충격이 가해지게 되어 테스트패드가 손상되어 테스트 불량이 발생하는 문제가 있다. In addition, the upper surface of the test pad on the load board is a physical shock is continuously applied by the pogo pin every test, there is a problem that the test pad is damaged and the test failure occurs.

본 발명이 이루고자 하는 기술적 과제는 로드보드의 테스트패드가 받는 충격을 제거하고 파인피치를 구현할 수 있는 반도체칩패키지 검사용 소켓을 제공하는 데 있다. An object of the present invention is to provide a socket for inspecting a semiconductor chip package that can remove the impact of the test pad of the load board and implement a fine pitch.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체칩패키지 검사용 소켓은 반도체칩패키지를 테스터(tester)에 전기적으로 연결시켜 상기 반도체칩패키지를 테스트하는 반도체칩패키지 검사용 소켓에 있어서, 하우징, 상부탄성부, 하부탄성부 및 연성회로기판을 구비한다. In the semiconductor chip package inspection socket according to an embodiment of the present invention for achieving the technical problem in the semiconductor chip package inspection socket for electrically connecting the semiconductor chip package to a tester (tester), to test the semiconductor chip package, And a housing, an upper elastic part, a lower elastic part, and a flexible circuit board.

하우징은 상기 반도체칩패키지가 놓이는 로딩부와 상기 로딩부와 일체로 형성되며 상기 로딩부를 둘러싸는 주변부로 구성되는 하우징으로서, 상기 로딩부와 상기 주변부 사이에 소정의 가이드홀이 형성된다. The housing is a housing which is formed integrally with the loading part on which the semiconductor chip package is placed and the peripheral part surrounding the loading part, and a predetermined guide hole is formed between the loading part and the peripheral part.

상부탄성부는 상기 로딩부 상면의 제1안착홈에 안착된다. 적어도 하나 이상의 하부탄성부는 상기 로딩부 하면에 형성된 적어도 하나 이상의 제2안착홈에 삽입된다. The upper elastic part is seated in the first seating groove of the upper surface of the loading part. At least one lower elastic part is inserted into at least one second seating groove formed on a lower surface of the loading part.

연성회로기판은 상기 상부탄성부 상면을 둘러싸며 상기 가이드홀을 통해 상기 로딩부 하면에 고정되어 상기 반도체칩패키지의 핀과 상기 테스터에 연결되는 로드보드를 전기적으로 연결한다. The flexible circuit board surrounds an upper surface of the upper elastic part and is fixed to the lower surface of the loading part through the guide hole to electrically connect a pin of the semiconductor chip package to a load board connected to the tester.

상기 로딩부는, 상면과 하면에 상기 연성회로기판을 고정시키기 위한 가이드 핀들이 삽입되는 삽입홈들이 형성된다. The loading unit has insertion grooves into which guide pins for fixing the flexible printed circuit board are inserted into upper and lower surfaces thereof.

상기 상부탄성부는 상기 반도체칩패키지의 핀들을 포함한 면적보다 큰 평판형상이고, 상기 하부탄성부는 상기 제2안착홈에 삽입되어도 상기 로딩부 하면보다 높이 돌출된다. 상기 상부탄성부 및 상기 하부탄성부는 고무로 만들어진다. The upper elastic part has a flat plate shape larger than the area including the pins of the semiconductor chip package, and the lower elastic part protrudes higher than the lower surface of the loading part even when inserted into the second seating groove. The upper elastic part and the lower elastic part are made of rubber.

상기 연성회로기판은, 상기 가이드홀을 통과하여 상기 주변부 방향으로 접혀서 고정되며, 상기 가이드홀의 바깥쪽에 상기 제2안착홈이 형성된다. The flexible circuit board is fixed by being folded in the direction of the periphery through the guide hole, and the second seating groove is formed outside the guide hole.

상기 연성회로기판은, 상기 가이드홀을 통과하여 상기 로딩부의 중심 방향으로 접혀서 고정되며, 상기 가이드홀의 안쪽에 상기 제2안착홈이 형성된다. The flexible printed circuit board is folded and fixed to the center of the loading part through the guide hole, and the second seating groove is formed inside the guide hole.

칩가이드부는 상기 하우징에 볼트에 의해서 결합되며, 상기 반도체칩패키지가 상기 로딩부에 안착되도록 중앙홀이 형성되고, 상기 중앙홀은 상부 개구부에서 하부 개구부로 갈수록 직경이 좁아진다. The chip guide part is coupled to the housing by bolts, and a central hole is formed so that the semiconductor chip package is seated on the loading part, and the central hole is narrower in diameter from an upper opening to a lower opening.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체칩패키지 검사용 소켓은 반도체칩패키지를 테스터(tester)에 전기적으로 연결시켜 상기 반도체칩패키지를 테스트하는 반도체칩패키지 검사용 소켓에 있어서, 탄성지지부 및 연성회로기판을 구비한다. According to another aspect of the present invention, there is provided a socket for inspecting a semiconductor chip package, the socket for inspecting a semiconductor chip package by electrically connecting the semiconductor chip package to a tester. And an elastic support and a flexible circuit board.

탄성지지부는 상부에 상기 반도체칩패키지가 놓이며, 탄성을 가진다. 연성회로기판은 상기 탄성지지부의 외면을 둘러싸며, 상기 반도체칩패키지의 핀과 상기 테스터에 연결되는 로드보드를 전기적으로 연결한다. The elastic support part has the semiconductor chip package placed on top and has elasticity. The flexible circuit board surrounds the outer surface of the elastic support part and electrically connects the pin of the semiconductor chip package to the load board connected to the tester.

상기 탄성지지부의 상면 및 하면에는 상기 연성회로기판을 고정시키기 위한 가이드핀들이 삽입되는 삽입홈이 형성된다. 상기 탄성지지부는 고무로 만들어진다. Upper and lower surfaces of the elastic support are formed with insertion grooves into which guide pins for fixing the flexible circuit board are inserted. The elastic support is made of rubber.

상기 연성회로기판은, 상기 탄성지지부의 하면 중심방향으로 접혀서 고정되거나, 또는 상기 탄성지지부의 하면 중심에서 바깥방향으로 접혀서 상기 로드보드에 고정된다. The flexible circuit board is folded and fixed in the center direction of the lower surface of the elastic support, or is folded outward from the center of the bottom surface of the elastic support and fixed to the load board.

상술한 바와 같이 본 발명에 따른 반도체칩패키지 검사용 소켓은 일반적인 소켓에 이용되는 포고핀 대신에 연성회로기판을 이용하여 반도체칩패키지의 핀들과 로드보드의 패드들을 전기적으로 연결하므로, 포고핀의 자체 두께에 의하여 파인피치를 구현하지 못하는 문제를 해결할 수 있다. As described above, the socket for inspecting a semiconductor chip package according to the present invention electrically connects the pins of the semiconductor chip package and the pads of the load board by using a flexible circuit board instead of the pogo pins used for the general socket. It is possible to solve the problem of not realizing the fine pitch by the thickness.

또한, 연성회로기판의 신호라인이 테스트 패드에 접촉하고 연성회로기판의 하부에 탄성을 가지는 물질을 삽입하므로 테스트시에 패드에 가해지는 물리적인 충격을 제거하여 테스트 패드를 손상시키는 문제를 제거할 수 있다. In addition, since the signal line of the flexible circuit board is in contact with the test pad and an elastic material is inserted into the lower portion of the flexible circuit board, the problem of damaging the test pad can be eliminated by removing the physical shock applied to the pad during the test. have.

그리고, 소켓이 하우징과 연성회로기판 및 탄성체만으로 구성되어 그 구조가 매우 간단하므로 생산단가가 낮아지고, 생산시간도 줄어들어 생산효율을 높일 수 있는 장점이 있다. In addition, since the socket is composed of only the housing, the flexible circuit board, and the elastic body, the structure thereof is very simple, and thus the production cost is reduced, and the production time is reduced, thereby increasing production efficiency.

상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.In order to fully understand the present invention, operational advantages of the present invention, and objects achieved by the practice of the present invention for achieving the above technical problem, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention. do.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 실시예에 따른 반도체칩패키지 검사용 소켓의 분리 사시도이다. 도 2는 도 1의 반도체칩패키지 검사용 소켓의 평면도이다.1 is an exploded perspective view of a socket for inspecting a semiconductor chip package according to an embodiment of the present invention. FIG. 2 is a plan view of the socket for inspecting the semiconductor chip package of FIG. 1.

도 3은 도 1의 반도체칩패키지 검사용 소켓의 저면도이다. 3 is a bottom view of the socket for inspecting the semiconductor chip package of FIG. 1.

도1 내지 도 3을 참조하면, 본 발명의 실시예에 따른 반도체칩패키지 검사용 소켓(100)은 반도체칩패키지(미도시)를 테스터(미도시)에 전기적으로 연결시켜 상기 반도체칩패키지를 테스트한다. 반도체칩패키지 검사용 소켓(100)은 하우징(110), 상부탄성부(120), 하부탄성부(170) 및 연성회로기판(130)을 구비한다. 1 to 3, the semiconductor chip package inspection socket 100 according to an embodiment of the present invention electrically connects a semiconductor chip package (not shown) to a tester (not shown) to test the semiconductor chip package. do. The semiconductor chip package inspection socket 100 includes a housing 110, an upper elastic part 120, a lower elastic part 170, and a flexible circuit board 130.

하우징(110)은 상기 반도체칩패키지가 놓이는 로딩부(111)와, 로딩부(111)와 일체로 형성되며 로딩부(111)를 둘러싸는 주변부(113)로 구성된다. 로딩부(111)와 주변부(113) 사이에 소정의 가이드홀(GH)이 형성된다. The housing 110 includes a loading part 111 on which the semiconductor chip package is placed, and a peripheral part 113 formed integrally with the loading part 111 and surrounding the loading part 111. A predetermined guide hole GH is formed between the loading part 111 and the peripheral part 113.

상부탄성부(120)는 로딩부(111) 상면의 제1안착홈(미도시)에 안착된다. 적어도 하나 이상의 하부탄성부(미도시)는 로딩부(111) 하면에 형성된 적어도 하나 이상의 제2안착홈(미도시)에 삽입된다. The upper elastic part 120 is seated in a first seating groove (not shown) on the upper surface of the loading part 111. At least one lower elastic part (not shown) is inserted into at least one or more second seating grooves (not shown) formed on the lower surface of the loading part 111.

연성회로기판(130)은 상부탄성부(120) 상면을 둘러싸며 가이드홀(GH)을 통해 로딩부(111) 하면에 고정되어 상기 반도체칩패키지의 핀(미도시)과 테스터(미도시)에 연결되는 로드보드(미도시)를 전기적으로 연결한다. The flexible circuit board 130 surrounds the upper surface of the upper elastic part 120 and is fixed to the lower surface of the loading part 111 through the guide hole GH to pins (not shown) and testers (not shown) of the semiconductor chip package. Electrically connects a load board (not shown) to be connected.

도 1에 도시된 것처럼, 소켓(100)은 하우징(110)의 상부에 상부탄성부(120)가 안착되고 상부탄성부(120) 위를 연성회로기판(130)이 덮으며, 상부탄성부(120)의 상부로 칩가이드부(150)가 볼트(B)에 의하여 하우징(110)에 결합된다. 칩가이드 부(150)의 중앙에는 중앙홀(151)이 형성되어 있어, 중앙홀을 통해 반도체칩패키지가 로딩부(111)의 상부로 안착된다. As shown in FIG. 1, the socket 100 includes an upper elastic part 120 mounted on an upper portion of the housing 110, a flexible circuit board 130 covered on the upper elastic part 120, and an upper elastic part ( The chip guide part 150 is coupled to the housing 110 by a bolt B to the upper portion of the 120. A central hole 151 is formed at the center of the chip guide part 150, and the semiconductor chip package is seated on the upper portion of the loading part 111 through the central hole.

이러한 구조로 이루어지는 소켓(100)은 종래의 소켓에 필요한 포고핀이 없으며, 반도체칩패키지의 핀과 테스터(미도시)의 로드보드(미도시)를 연성회로기판(130) 상의 신호라인(미도시)이 전기적으로 연결한다. The socket 100 having such a structure does not have pogo pins required for a conventional socket, and a pin of a semiconductor chip package and a load board (not shown) of a tester (not shown) are connected to a signal line (not shown) on the flexible circuit board 130. ) Connect electrically.

그리고, 연성회로기판(130)의 하부에 탄성을 가지는 상부탄성부(120)와 하부탄성부(미도시)를 배치하여 로드보드(미도시)의 테스트패드들(미도시)에 충격을 완화시킨다.In addition, the upper elastic part 120 and the lower elastic part (not shown) having elasticity are disposed below the flexible circuit board 130 to alleviate the impact on the test pads (not shown) of the load board. .

도 4는 도 1의 반도체칩패키지 검사용 소켓의 상부구조를 설명하는 절단 사시도이다. 도 4에 하우징(110)의 로딩부(111) 상면의 제1안착홈(115)과, 제1안착홈(115)에 안착되는 상부탄성부(120)와, 하우징(110)에 볼트에 의해서 결합되며, 반도체칩패키지가 로딩부(111)에 안착되도록 중앙홀(151)이 형성되는 칩가이드부(150)가 도시된다. 4 is a cut perspective view illustrating an upper structure of the socket for inspecting the semiconductor chip package of FIG. 1. In FIG. 4, the first seating groove 115 on the upper surface of the loading part 111 of the housing 110, the upper elastic part 120 seated on the first seating groove 115, and the housing 110 are bolted to each other. The chip guide part 150 is shown to be coupled, and the central hole 151 is formed so that the semiconductor chip package is seated on the loading part 111.

칩가이드부(150)의 중앙홀(151)은 상부 개구부에서 하부 개구부로 갈수록 직경이 좁아지며, 반도체칩패키지가 중앙홀(151)에 의해 가이드되어 로딩부(111) 위의 연성회로기판(130)에 안착된다. The central hole 151 of the chip guide unit 150 is narrower in diameter from the upper opening to the lower opening, and the semiconductor chip package is guided by the central hole 151 to allow the flexible circuit board 130 on the loading unit 111. It is seated on).

도 4를 참조하면, 로딩부(111)의 상면과 하면에 연성회로기판(130)을 고정시키기 위한 가이드핀들(GP)이 삽입되는 삽입홈들(GPH)이 형성된다. 가이드핀들(GP)은 연성회로기판(130)에 형성된 홀(133)을 통해 로딩부(111)의 삽입홈(GPH)에 삽입됨으로써 연성회로기판(130)이 고정된다. Referring to FIG. 4, insertion grooves GPH into which guide pins GP for fixing the flexible circuit board 130 are inserted are formed on the upper and lower surfaces of the loading unit 111. The guide pins GP are inserted into the insertion groove GPH of the loading unit 111 through the holes 133 formed in the flexible circuit board 130 to fix the flexible circuit board 130.

상부탄성부(120)는 반도체칩패키지의 핀들을 포함한 면적보다 큰 평판형상이며, 제1안착홈(115)에 안착되고, 그 위를 연성회로기판(130)이 덮는다. 상부탄성부(120)는 고무로 만들어진다. 그러나, 고무에 한정되는 것은 아니며, 탄성을 가지는 물질이라면 실리콘 등의 다른 물질도 가능하다. The upper elastic part 120 has a flat plate shape larger than the area including the pins of the semiconductor chip package, and is seated in the first seating groove 115, and the flexible circuit board 130 covers the upper elastic part 120. The upper elastic portion 120 is made of rubber. However, the material is not limited to rubber, and other materials such as silicon may be used as long as the material has elasticity.

연성회로기판(130) 위의 신호라인(SL)에 칩가이드부(150)의 중앙홀(151)에 의해 가이드되어 안착되는 반도체칩패키지의 핀들이 접촉된다. 이 때, 상부탄성부(120)가 연성회로기판(130) 아래에 있으므로 반도체칩패키지의 핀들이 연성회로기판(130)의 신호라인(SL)과 접촉할 때 상부탄성부(120)의 탄성에 의하여 연성회로기판(130)의 신호라인(SL)이 물리적인 충격을 받지 않을 수 있다. 도 4에서 연성회로기판(130)은 로딩부(111)와 주변부(113) 사이에 형성된 가이드홀(GH)을 통해서 로딩부(111)의 하면으로 연결됨을 알 수 있다. The pins of the semiconductor chip package guided and seated by the central hole 151 of the chip guide unit 150 are in contact with the signal line SL on the flexible circuit board 130. In this case, since the upper elastic part 120 is under the flexible circuit board 130, the pins of the semiconductor chip package may be in contact with the signal line SL of the flexible circuit board 130. As a result, the signal line SL of the flexible circuit board 130 may not be subjected to physical shock. In FIG. 4, the flexible circuit board 130 may be connected to the bottom surface of the loading unit 111 through a guide hole GH formed between the loading unit 111 and the peripheral portion 113.

도 5는 도 1의 반도체칩패키지 검사용 소켓의 연성회로기판이 로딩부의 중심방향으로 접혀진 하부구조를 설명하는 저면도이다. 5 is a bottom view illustrating a lower structure in which the flexible circuit board of the socket for inspecting the semiconductor chip package of FIG. 1 is folded toward the center of the loading unit.

도 6은 도 5의 하부구조를 설명하는 절단 사시도이다.FIG. 6 is a cutaway perspective view illustrating the substructure of FIG. 5. FIG.

도 7은 도 6의 반도체칩패키지 검사용 소켓에 이용되는 연성회로기판의 구조를 설명하는 도면이다. FIG. 7 is a view for explaining the structure of a flexible circuit board used in the socket for inspecting the semiconductor chip package of FIG.

도 5 내지 도 7을 참조하면, 가이드홀(GH)을 통과한 연성회로기판(130)은 로딩부(111)의 중심 방향으로 접혀서 고정된다.(도 5참조) 그리고, 가이드홀(GH)의 안쪽에 하부탄성부(170)가 삽입되는 제2안착홈(160)이 형성된다. 5 to 7, the flexible circuit board 130 passing through the guide hole GH is folded and fixed in the center direction of the loading part 111 (see FIG. 5). A second seating groove 160 into which the lower elastic portion 170 is inserted is formed inside.

도 6에 도시된것처럼, 하부탄성부(170)는 제2안착홈(160)에 삽입되어도 로딩 부(111) 하면보다 높이 돌출된다. 하부탄성부(170)를 위의 연성회로기판(130)의 신호라인(SL)부분이 로드보드(미도시)의 테스트패드들(미도시)과 접촉한다. 연성회로기판(130)의 신호라인(SL)과 로드보드(미도시)의 테스트패드들(미도시)이 접촉할 경우, 하부탄성부(170)의 탄성에 의해서 테스트패드들에 물리적인 충격이 가해지지 않을 수 있다. 기존의 소켓의 경우 포고핀의 끝단이 테스트패드들에 충격을 가함으로써 테스트패드들이 손상되는 문제가 있었으나, 본 발명은 하부탄성부(170)의 탄성에 의해서 테스트패드들에 충격이 가해지지 않는다. As shown in FIG. 6, the lower elastic portion 170 protrudes higher than the lower surface of the loading portion 111 even when inserted into the second seating groove 160. The signal line SL of the flexible circuit board 130 on the lower elastic part 170 contacts the test pads (not shown) of the load board (not shown). When the signal line SL of the flexible circuit board 130 and the test pads (not shown) of the load board (not shown) come into contact with each other, a physical shock may be caused by the elasticity of the lower elastic part 170. May not be applied. In the conventional socket, the end of the pogo pin impacts the test pads, but the test pads are damaged. However, in the present invention, the test pads are not impacted by the elasticity of the lower elastic part 170.

도 6에는 하부탄성부(170)의 모양이 원기둥 형상이지만, 로딩부(111)의 하면에 고정되면서 연성회로기판(130)의 하부에서 연성회로기판(130)에 탄성을 줄 수 있는 형태라면 다양하게 적용될 수 있다. 하부탄성부(170)는 고무로 만들어진다. 그러나, 고무에 한정되는 것은 아니며, 탄성을 가지는 물질이라면 실리콘 등의 다른 물질도 가능하다. Although the shape of the lower elastic part 170 is a cylindrical shape in FIG. 6, the shape of the lower elastic part 170 is fixed to the bottom surface of the loading part 111 and may give elasticity to the flexible circuit board 130 at the bottom of the flexible circuit board 130. Can be applied. The lower elastic portion 170 is made of rubber. However, the material is not limited to rubber, and other materials such as silicon may be used as long as the material has elasticity.

또한, 도 6에 도시된 신호라인(SL)은 이해의 편의를 위해서 하부탄성부(170)의 윗면에만 도시되었으나, 당업자라면 신호라인(SL)이 연성회로기판(130) 전체에 배치되어 있음을 이해할 수 있을 것이다. In addition, although the signal line SL shown in FIG. 6 is shown only on the upper surface of the lower elastic portion 170 for convenience of understanding, those skilled in the art will appreciate that the signal line SL is disposed on the entire flexible circuit board 130. I can understand.

도 7을 참조하면, 연성회로기판(130) 전체에 신호라인(SL)이 분포되어 있음을 알 수 있으며, 도 7(a)는 연성회로기판(130)의 신호라인(SL)이 배치되어 있는 면이고, 도 7(b)는 그 반대면이다. 신호라인(SL) 옆으로 가이드핀(GP)이 삽입되는 홀들(133)이 도시된다. 도 7의 연성회로기판(130)은 반도체칩패키지가 사각형상이고 네 변에 모두 핀들이 나와있는 경우에 네 변의 핀들과 접촉하기 위한 형상이다. Referring to FIG. 7, it can be seen that the signal lines SL are distributed throughout the flexible circuit board 130, and FIG. 7 (a) shows that the signal lines SL of the flexible circuit board 130 are arranged. Surface, and FIG. 7 (b) is the opposite surface. Holes 133 in which the guide pin GP is inserted next to the signal line SL are shown. The flexible printed circuit board 130 of FIG. 7 has a shape for contacting the pins of the four sides when the semiconductor chip package has a quadrangular shape and all the pins are provided on the four sides.

만일 반도체칩패키지의 핀들이 반도체칩패키지의 양측면에만 형성되어 있다면, 연성회로기판(130)은 도 7에 도시된 형상과 달리 긴 직사각형 형상으로 형성될 것이다. 이처럼, 반도체칩패키지의 핀들의 위치에 따라 연성회로기판(130)의 형상은 다양하게 나타날 수 있다. If the pins of the semiconductor chip package are formed only on both sides of the semiconductor chip package, the flexible circuit board 130 will be formed in a long rectangular shape unlike the shape shown in FIG. As such, the shape of the flexible circuit board 130 may vary depending on the positions of the pins of the semiconductor chip package.

도 8은 도 1의 반도체칩패키지 검사용 소켓의 연성회로기판이 주변부 방향으로 접혀진 하부구조를 설명하는 저면도이다. FIG. 8 is a bottom view illustrating a lower structure in which the flexible circuit board of the socket for inspecting the semiconductor chip package of FIG. 1 is folded in the peripheral direction.

도 9는 도 8의 하부구조를 설명하는 절단 사시도이다.FIG. 9 is a cut perspective view illustrating the substructure of FIG. 8. FIG.

도 10은 도 8의 반도체칩패키지 검사용 소켓에 이용되는 연성회로기판의 구조를 설명하는 도면이다. FIG. 10 is a view for explaining the structure of a flexible circuit board used in the socket for inspecting the semiconductor chip package of FIG. 8.

도 8 내지 도 10을 참조하면, 가이드홀(GH)을 통과한 연성회로기판(130)은, 주변부(113) 방향으로 접혀서 고정된다.(도 8참조) 연성회로기판(130)을 로딩부(111)의 중심방향으로 접어서 고정할지 주변부(113) 방향으로 접어서 고정할지는 테스트패드들의 위치에 따라서 달라진다. 8 to 10, the flexible circuit board 130 passing through the guide hole GH is folded and fixed in the direction of the peripheral portion 113 (see FIG. 8). Whether or not to fold and fix in the direction of the center 111 of the periphery 113 depends on the position of the test pads.

가이드홀(GH)의 바깥쪽에 제2안착홈(160)이 형성된다. 연성회로기판(130)이 주변부(113) 방향으로 접히고, 주변부(113) 상부에서 로드보드(미도시)의 테스트패드들과 연성회로기판(130)의 신호라인(SL)이 접촉하게 되므로 가이드홀(GH)의 바깥쪽인 주변부(113)에 제2안착홈(160)이 형성되고, 하부탄성부(170)가 제2안착홈(160)에 삽입된다. The second seating groove 160 is formed outside the guide hole GH. Since the flexible circuit board 130 is folded in the direction of the peripheral part 113, the test pads of the load board (not shown) and the signal line SL of the flexible circuit board 130 come into contact with each other on the upper part of the peripheral part 113. The second seating groove 160 is formed in the peripheral portion 113, which is outside the hole GH, and the lower elastic part 170 is inserted into the second seating groove 160.

하부탄성부(170)는 도 9에 도시된것처럼 로딩부(111) 하면보다 높이 돌출된다. 하부탄성부(170)를 위의 연성회로기판(130)의 신호라인(SL)부분이 로드보드(미 도시)의 테스트패드들(미도시)과 접촉한다. 연성회로기판(130)의 신호라인(SL)과 로드보드(미도시)의 테스트패드들(미도시)이 접촉할 경우, 하부탄성부(170)의 탄성에 의해서 테스트패드들에 물리적인 충격이 가해지지 않을 수 있다. The lower elastic portion 170 protrudes higher than the lower surface of the loading portion 111, as shown in FIG. The signal line SL of the flexible circuit board 130 on the lower elastic part 170 contacts the test pads (not shown) of the load board (not shown). When the signal line SL of the flexible circuit board 130 and the test pads (not shown) of the load board (not shown) come into contact with each other, a physical shock may be caused by the elasticity of the lower elastic part 170. May not be applied.

하부탄성부(170)는 고무로 만들어진다. 그러나, 고무에 한정되는 것은 아니며, 탄성을 가지는 물질이라면 실리콘 등의 다른 물질도 가능하다. The lower elastic portion 170 is made of rubber. However, the material is not limited to rubber, and other materials such as silicon may be used as long as the material has elasticity.

또한, 도 9에 도시된 신호라인(SL)은 이해의 편의를 위해서 하부탄성부(170)의 윗면에만 도시되었으나, 당업자라면 신호라인(SL)이 연성회로기판(130) 전체에 배치되어 있음을 이해할 수 있을 것이다. In addition, although the signal line SL shown in FIG. 9 is shown only on the upper surface of the lower elastic portion 170 for convenience of understanding, those skilled in the art will appreciate that the signal line SL is disposed on the entire flexible circuit board 130. I can understand.

도 10(a)는 주변부(113) 방향으로 접혀서 고정되는 연성회로기판(130)의 구조로서 반도체칩패키지의 핀들과 접촉되는 신호라인(SL)이 배치되어 있는 면이고, 도 10(b)는 그 반대면으로서, 로드보드(미도시)의 테스트패드들과 접촉하는 신호라인(SL)이 배치되어 있는 면이다. 신호라인(SL) 옆으로 가이드핀(GP)이 삽입되는 홀들(133)이 도시된다. 도 10의 연성회로기판(130)은 반도체칩패키지가 사각형상이고 네 변에 모두 핀들이 나와있는 경우에 네 변의 핀들과 접촉하기 위한 형상이다. FIG. 10A illustrates a structure of a flexible circuit board 130 that is folded and fixed in a direction of a peripheral portion 113, in which signal lines SL contacting pins of a semiconductor chip package are disposed. FIG. On the other side, the signal line SL is disposed in contact with the test pads of the load board (not shown). Holes 133 in which the guide pin GP is inserted next to the signal line SL are shown. The flexible printed circuit board 130 of FIG. 10 has a shape for contacting the pins of the four sides when the semiconductor chip package has a quadrangular shape and all the pins are provided on the four sides.

만일 반도체칩패키지의 핀들이 반도체칩패키지의 양측면에만 형성되어 있다면, 연성회로기판(130)은 도 10에 도시된 형상과 달리 긴 직사각형 형상으로 형성될 것이다. 이처럼, 반도체칩패키지의 핀들의 위치에 따라 연성회로기판(130)의 형상은 다양하게 나타날 수 있다.If the pins of the semiconductor chip package are formed only on both sides of the semiconductor chip package, the flexible circuit board 130 will be formed in a long rectangular shape unlike the shape shown in FIG. As such, the shape of the flexible circuit board 130 may vary depending on the positions of the pins of the semiconductor chip package.

도 11은 본 발명의 다른 실시예에 따른 반도체칩패키지 검사용 소켓의 구조를 설명하는 단면도이다. 11 is a cross-sectional view illustrating a structure of a socket for inspecting a semiconductor chip package according to another embodiment of the present invention.

도 11을 참조하면, 본 발명의 다른 실시예에 따른 반도체칩패키지 검사용 소켓(1100)은 반도체칩패키지(1160)를 테스터(tester)에 전기적으로 연결시켜 반도체칩패키지(1160)를 테스트하는 반도체칩패키지 검사용 소켓(1100)에 있어서, 탄성지지부(1110) 및 연성회로기판(1120)을 구비한다. Referring to FIG. 11, a socket for inspecting a semiconductor chip package according to another embodiment of the present invention is a semiconductor for electrically testing a semiconductor chip package 1160 by electrically connecting the semiconductor chip package 1160 to a tester. In the chip package inspection socket 1100, an elastic support part 1110 and a flexible circuit board 1120 are provided.

탄성지지부(1110)는 상부에 반도체칩패키지(1160)가 놓이며, 탄성을 가진다. 연성회로기판(1120)은 탄성지지부(1110)의 외면을 둘러싸며, 반도체칩패키지(1160)의 핀과 테스터에 연결되는 로드보드(1130)를 전기적으로 연결한다. The elastic support 1110 has the semiconductor chip package 1160 placed thereon and has elasticity. The flexible circuit board 1120 surrounds the outer surface of the elastic support 1110 and electrically connects the pins of the semiconductor chip package 1160 with the load board 1130 connected to the tester.

탄성지지부(1110)의 상면 및 하면에는 연성회로기판(1120)을 고정시키기 위한 가이드핀들(미도시)이 삽입되는 삽입홈(GPH)이 형성된다. 탄성지지부(1110)는 고무로 만들어진다. 그러나, 고무에 한정되는 것은 아니며, 탄성을 가지는 물질이라면 실리콘 등의 다른 물질도 가능하다.  Upper and lower surfaces of the elastic support 1110 are formed with an insertion groove GPH into which guide pins (not shown) for fixing the flexible circuit board 1120 are inserted. The elastic support 1110 is made of rubber. However, the material is not limited to rubber, and other materials such as silicon may be used as long as the material has elasticity.

기존의 소켓과 달리, 도 11의 소켓(1100)은 반도체칩패키지의 핀들과 테스트보드를 전기적으로 연결하는 포고핀을 구비하지 않으며, 대신 탄성을 가지고 있는 탄성지지부(1110)와 탄성지지부(1110)를 둘러싸는 연성회로기판(1120)으로 구성된다. 연성회로기판(1120)의 신호라인(SL)과 반도체칩패키지(1160)의 핀이 접촉하고, 연성회로기판(1120)의 신호라인(SL)과 테스트보드(미도시)에 연결되는 로드보드(1130)의 테스트 패드들이 전기적으로 접촉하여 반도체칩패키지(1160)가 테스트된다. 탄성지지부(1110)는 테스트피드들이 받는 충격을 완화시키기 위하여 탄성을 가지는 지지체로서 그 형상은 반도체칩패키지(1160)의 형상에 따라 다양할 수 있다. Unlike the conventional socket, the socket 1100 of FIG. 11 does not have a pogo pin for electrically connecting the pins of the semiconductor chip package and the test board, but instead has elastic support 1110 and elastic support 1110 having elasticity. Consists of a flexible circuit board 1120 surrounding the. The signal line SL of the flexible circuit board 1120 and the pins of the semiconductor chip package 1160 contact each other and are connected to the signal line SL of the flexible circuit board 1120 and the test board (not shown). The test pads of 1130 are in electrical contact with each other to test the semiconductor chip package 1160. The elastic support 1110 is a support having elasticity in order to mitigate the impacts of the test feeds. The shape of the elastic support 1110 may vary depending on the shape of the semiconductor chip package 1160.

도 11에는 이해의 편의를 위하여 반도체칩패키지(1160)와, 연성회로기판(1120)으로 둘러싸인 탄성지지부(1110)를 외부에서 둘러싸며 고정시키는 하우징(1140)과, 하우징(1140)을 로드보드(1130)에 고정시키기 위한 볼트(1150)가 함께 도시된다.11 illustrates a semiconductor chip package 1160, a housing 1140 for enclosing and fixing the elastic support part 1110 surrounded by the flexible circuit board 1120 from the outside, and a housing 1140 for the purpose of understanding. Shown together are bolts 1150 for securing to 1130.

도 11에는 연성회로기판(1120)이 탄성지지부(1110)의 하면 중심방향으로 접혀서 고정된 모습이 도시된다. 그러나, 앞의 실시예에서 설명된 것처럼, 연성회로기판(1120)이 탄성지지부(1110)의 하면 중심에서 바깥방향으로 접혀서 로드보드(1130)에 핀 등에 의해서 고정되는 구조도 가능하다. FIG. 11 illustrates a state in which the flexible circuit board 1120 is folded and fixed in the center direction of the bottom surface of the elastic support 1110. However, as described in the foregoing embodiment, the flexible circuit board 1120 may be folded in the outward direction from the center of the lower surface of the elastic support 1110 to be fixed to the load board 1130 by a pin or the like.

이와같이, 기존의 포고핀을 포함하는 소켓구조가 가지는 파인피치 구현의 어려움과 테스트패드들에 대한 충격등의 문제는 본 발명의 실시예에 따른 소켓 구조를 이용하면, 완전히 제거될 수 있으며, 연성회로기판을 이용하므로 소켓의 단가를 낮출 수 있고 소켓 제작의 구조가 매우 간단해질 수 있는 장점이 있다. As such, problems such as difficulty in implementing the fine pitch and the impact on the test pads of the socket structure including the existing pogo pin can be completely eliminated by using the socket structure according to the embodiment of the present invention. By using a substrate, the cost of the socket can be lowered and the structure of the socket manufacturing can be very simple.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의실시예에따른 반도체칩패키지검사용소켓의 분리사시도이다.1 is an exploded perspective view of a socket for inspecting a semiconductor chip package according to an embodiment of the present invention.

도 2는 도 1의 반도체칩패키지 검사용 소켓의 평면도이다.FIG. 2 is a plan view of the socket for inspecting the semiconductor chip package of FIG. 1.

도 3은 도 1의 반도체칩패키지 검사용 소켓의 저면도이다. 3 is a bottom view of the socket for inspecting the semiconductor chip package of FIG. 1.

도 4는 도 1의 반도체칩패키지 검사용 소켓의 상부구조를 설명하는 절단 사시도이다. 4 is a cut perspective view illustrating an upper structure of the socket for inspecting the semiconductor chip package of FIG. 1.

도 5는 도 1의 반도체칩패키지 검사용 소켓의 연성회로기판이 로딩부의 중심방향으로 접혀진 하부구조를 설명하는 저면도이다. 5 is a bottom view illustrating a lower structure in which the flexible circuit board of the socket for inspecting the semiconductor chip package of FIG. 1 is folded toward the center of the loading unit.

도 6은 도 5의 하부구조를 설명하는 절단 사시도이다.FIG. 6 is a cutaway perspective view illustrating the substructure of FIG. 5. FIG.

도 7은 도 6의 반도체칩패키지 검사용 소켓에 이용되는 연성회로기판의 구조를 설명하는 도면이다. FIG. 7 is a view for explaining the structure of a flexible circuit board used in the socket for inspecting the semiconductor chip package of FIG.

도 8은 도 1의 반도체칩패키지 검사용 소켓의 연성회로기판이 주변부 방향으로 접혀진 하부구조를 설명하는 저면도이다. FIG. 8 is a bottom view illustrating a lower structure in which the flexible circuit board of the socket for inspecting the semiconductor chip package of FIG. 1 is folded in the peripheral direction.

도 9는 도 8의 하부구조를 설명하는 절단 사시도이다.FIG. 9 is a cut perspective view illustrating the substructure of FIG. 8. FIG.

도 10은 도 8의 반도체칩패키지 검사용 소켓에 이용되는 연성회로기판의 구조를 설명하는 도면이다. FIG. 10 is a view for explaining the structure of a flexible circuit board used in the socket for inspecting the semiconductor chip package of FIG. 8.

도 11은 본 발명의 다른 실시예에 따른 반도체칩패키지 검사용 소켓의 구조를 설명하는 단면도이다. 11 is a cross-sectional view illustrating a structure of a socket for inspecting a semiconductor chip package according to another embodiment of the present invention.

Claims (10)

반도체칩패키지를 테스터(tester)에 전기적으로 연결시켜 상기 반도체칩패키지를 테스트하는 반도체칩패키지 검사용 소켓에 있어서, In the semiconductor chip package inspection socket for electrically connecting the semiconductor chip package to a tester, the semiconductor chip package is tested. 상기 반도체칩패키지가 놓이는 로딩부와 상기 로딩부와 일체로 형성되며 상기 로딩부를 둘러싸는 주변부로 구성되는 하우징으로서, 상기 로딩부와 상기 주변부 사이에 소정의 가이드홀이 형성되는 상기 하우징 ;A housing including a loading part on which the semiconductor chip package is placed and a peripheral part integrally formed with the loading part and surrounding the loading part, the housing having a predetermined guide hole formed between the loading part and the peripheral part; 상기 로딩부 상면의 제1안착홈에 안착되는 상부탄성부 ;An upper elastic part seated in a first seating groove of an upper surface of the loading part; 상기 로딩부 하면에 형성된 적어도 하나 이상의 제2안착홈에 삽입되는 적어도 하나 이상의 하부탄성부 ; 및At least one lower elastic part inserted into at least one second seating groove formed on a lower surface of the loading part; And 상기 상부탄성부 상면을 둘러싸며 상기 가이드홀을 통해 상기 로딩부 하면에 고정되어 상기 반도체칩패키지의 핀과 상기 테스터에 연결되는 로드보드를 전기적으로 연결하는 연성회로기판을 구비하며, A flexible circuit board surrounding an upper surface of the upper elastic part and fixed to the lower surface of the loading part through the guide hole to electrically connect pins of the semiconductor chip package to a load board connected to the tester; 상기 상부탄성부는 상기 반도체칩패키지의 핀들을 포함한 면적보다 큰 평판형상이고, 상기 하부탄성부는 상기 제2안착홈에 삽입되어도 상기 로딩부 하면보다 높이 돌출되는 것을 특징으로 하는 반도체칩패키지 검사용 소켓. The upper elastic portion is a flat plate shape larger than the area containing the pins of the semiconductor chip package, the lower elastic portion is a semiconductor chip package inspection socket, characterized in that protrudes higher than the lower surface of the loading portion even when inserted into the second seating groove. 제 1항에 있어서, 상기 로딩부는,The method of claim 1, wherein the loading unit, 상면과 하면에 상기 연성회로기판을 고정시키기 위한 가이드핀들이 삽입되는 삽입홈들이 형성되는 것을 특징으로 하는 반도체칩패키지 검사용 소켓.A socket for testing a semiconductor chip package, characterized in that insertion grooves are formed in which upper and lower guide pins are inserted to fix the flexible circuit board. 삭제delete 제 1항에 있어서, 상기 상부탄성부 및 상기 하부탄성부는 고무로 만들어지는 것을 특징으로 하는 반도체칩패키지 검사용 소켓. The socket for semiconductor chip package inspection according to claim 1, wherein the upper elastic part and the lower elastic part are made of rubber. 제 1항에 있어서, 상기 연성회로기판은,The method of claim 1, wherein the flexible circuit board, 상기 가이드홀을 통과하여 상기 주변부 방향으로 접혀서 고정되며, It is folded and fixed in the direction of the periphery through the guide hole, 상기 가이드홀의 바깥쪽에 상기 제2안착홈이 형성되는 것을 특징으로 하는 반도체칩패키지 검사용 소켓. The semiconductor chip package inspection socket, characterized in that the second seating groove is formed on the outside of the guide hole. 제 1항에 있어서, 상기 연성회로기판은,The method of claim 1, wherein the flexible circuit board, 상기 가이드홀을 통과하여 상기 로딩부의 중심 방향으로 접혀서 고정되며, Passed through the guide hole and fixed in the direction of the center of the loading portion, 상기 가이드홀의 안쪽에 상기 제2안착홈이 형성되는 것을 특징으로 하는 반도체칩패키지 검사용 소켓. The semiconductor chip package inspection socket, characterized in that the second seating groove is formed in the guide hole. 제1항에 있어서, The method of claim 1, 상기 하우징에 볼트에 의해서 결합되며, 상기 반도체칩패키지가 상기 로딩부에 안착되도록 중앙홀이 형성되고, 상기 중앙홀은 상부 개구부에서 하부 개구부로 갈수록 직경이 좁아지는 것을 특징으로 하는 칩가이드부를 더구비하는 것을 특징으로 하는 반도체칩패키지 검사용 소켓. The chip guide part is coupled to the housing by a bolt, and a central hole is formed so that the semiconductor chip package is seated on the loading part, and the central hole is narrowed from the upper opening to the lower opening. Inspection socket for semiconductor chip package, characterized in that. 삭제delete 삭제delete 삭제delete
KR1020090046304A 2009-05-27 2009-05-27 Probe card for testing film package KR101071371B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090046304A KR101071371B1 (en) 2009-05-27 2009-05-27 Probe card for testing film package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090046304A KR101071371B1 (en) 2009-05-27 2009-05-27 Probe card for testing film package

Publications (2)

Publication Number Publication Date
KR20100127945A KR20100127945A (en) 2010-12-07
KR101071371B1 true KR101071371B1 (en) 2011-10-11

Family

ID=43504962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090046304A KR101071371B1 (en) 2009-05-27 2009-05-27 Probe card for testing film package

Country Status (1)

Country Link
KR (1) KR101071371B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101410866B1 (en) 2013-04-16 2014-06-24 신종천 Semiconductor chip test socket and manufacturing method thereof
CN111505479A (en) * 2020-03-12 2020-08-07 中国计量科学研究院 Low-temperature superconducting chip packaging testing device
KR20220050422A (en) * 2020-10-16 2022-04-25 이승용 Interface, and test socket and test socket module comprising the interface

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032648B1 (en) * 2011-02-10 2011-05-06 주식회사 아이에스시테크놀러지 Socket for electrical test
KR101108481B1 (en) * 2011-07-07 2012-01-31 주식회사 프로이천 Socket for testing semiconductor chip package
KR20130111066A (en) 2012-03-30 2013-10-10 삼성전자주식회사 Method for process proximity correction
KR101447363B1 (en) * 2013-04-30 2014-10-07 주식회사 오킨스전자 Burn-in socket using flexible print circuit board
KR101599051B1 (en) * 2014-11-18 2016-03-02 주식회사 세미코어 Socket for semiconductor chip testing device
CN106813888B (en) * 2015-11-27 2019-01-04 环维电子(上海)有限公司 Impact test module and its test board
KR102118696B1 (en) * 2020-04-10 2020-06-03 주식회사 씨앤비전자 Fine pitch test socket inspection deivce
KR102651424B1 (en) * 2023-12-19 2024-03-26 주식회사 피엠티 Chip test socket

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249250B1 (en) 1995-06-08 2000-03-15 미야사카 가츠로 Socket for semiconductor package connection
KR100269953B1 (en) 1997-08-29 2000-11-01 김영식 Ic-socket
KR200318492Y1 (en) 2003-04-04 2003-06-28 리노공업주식회사 socket device for testing of chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249250B1 (en) 1995-06-08 2000-03-15 미야사카 가츠로 Socket for semiconductor package connection
KR100269953B1 (en) 1997-08-29 2000-11-01 김영식 Ic-socket
KR200318492Y1 (en) 2003-04-04 2003-06-28 리노공업주식회사 socket device for testing of chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101410866B1 (en) 2013-04-16 2014-06-24 신종천 Semiconductor chip test socket and manufacturing method thereof
WO2014171621A1 (en) * 2013-04-16 2014-10-23 Shin Jong Cheon Semiconductor chip test socket and method for manufacturing same
US9823299B2 (en) 2013-04-16 2017-11-21 Jong Cheon SHIN Socket for semiconductor chip test and method of manufacturing the same
CN111505479A (en) * 2020-03-12 2020-08-07 中国计量科学研究院 Low-temperature superconducting chip packaging testing device
KR20220050422A (en) * 2020-10-16 2022-04-25 이승용 Interface, and test socket and test socket module comprising the interface
KR102484421B1 (en) 2020-10-16 2023-01-03 이승용 Interface, and test socket and test socket module comprising the interface

Also Published As

Publication number Publication date
KR20100127945A (en) 2010-12-07

Similar Documents

Publication Publication Date Title
KR101071371B1 (en) Probe card for testing film package
CN115917331A (en) Vertical probe and probe card provided with same
KR101899389B1 (en) Device for micro bump interposer, and test socket having the same
KR101108481B1 (en) Socket for testing semiconductor chip package
US7274196B2 (en) Apparatus and method for testing electrical characteristics of semiconductor workpiece
KR20170091984A (en) Apparatus for testing semiconductor package
KR101483757B1 (en) Connector for electrical connection
KR20070073233A (en) Test socket for bga package
US20070182432A1 (en) Insert with support for semiconductor package
KR100353788B1 (en) Probe card
KR100744152B1 (en) Socket for testing semiconductor chip package making easy multi-test
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
US9188605B2 (en) Integrated circuit (IC) test socket with Faraday cage
KR101071743B1 (en) Electric connector
KR102270274B1 (en) Housing of test socket
KR101538937B1 (en) Probe pin and probe card having the same
KR101981522B1 (en) S-type PION pin, and test scoket with the same
KR100936500B1 (en) Probe block
KR20010010503A (en) Thin probe unit for testing on wafer
KR200226638Y1 (en) Test socket
KR102456348B1 (en) Interposer and test socket having the same
KR102484329B1 (en) Interposer
WO2016160009A1 (en) Integrated circuit (ic) test socket with faraday cage background
KR101173948B1 (en) Probe structure
KR20110125186A (en) Test socket for testing performance a semiconductor chip package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140910

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 8