KR20230105333A - 양자 회로에서 장거리 다중 큐비트 연산을 위한 에지 분리 경로 - Google Patents

Abstract

장거리 다중 큐비트 측정을 수행하는 방법은 에지(edge)에 의해 서로 연결된 노드에 양자 회로의 큐비트를 매핑하는 그래프를 사용한다. 방법은 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하는 단계와, 각각의 노드 세트를 연결하는 에지 분리 경로의 그룹을 정의하는 단계를 제공한다. 에지 분리 경로 그룹은 그룹의 경로 중 2개가 에지를 공유하지 않도록 정의된다. 방법은 그룹의 각각의 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 연산 세트를 수행하는 단계와, 얽힌 큐비트 세트에 대해 다중 큐비트 연산 세트를 수행하는 단계를 더 제공한다.

Description

양자 회로에서 장거리 다중 큐비트 연산을 위한 에지 분리 경로

측정 동안 노이즈로부터 양자 상태를 보호하기 위해 다수의 QECC(Quantum Error Correction Code)가 개발되었다. 모든 QECC에서 논리적 큐비트(qubit)는 여러 물리적 큐비트를 사용하여 인코딩되어 내결함성 양자 계산을 가능하게 한다. 논리적 큐비트는 더 나은 측정 정확도를 제공하기 위해 많은 데이터 큐비트에 분산된 중복 데이터를 갖는 것으로 이해될 수 있다.

표면 코드는 많은 큐비트를 포함하는 얽힌 2D 격자(예를 들어, 정사각형 격자)의 형태로 논리적 큐비트를 인코딩하기 위해 제공되는 하나의 유망한 QECC이다. 격자는 여러 개의 플라크(plaquette)로 나뉘며 격자의 상태는 일련의 스태빌라이저를 반복적으로 측정하여 유지된다. 예를 들어 스태빌라이저는 그리드의 개별 플라크에 있는 큐비트를 서로 얽히게(entangle) 하고 결과 상태를 측정하여 측정된다. 이 얽힘은 큐비트를 스태빌라이저 연산자(예: X-스태빌라이저 또는 Z-스태빌라이저)의 고유 상태로 강제하여 시스템을 교란시키지 않고 스태빌라이저를 측정할 수 있도록 한다. 스태빌라이저 측정 결과가 표면 코드 내에서 변경되면 이는 측정에 의해 예상되는 양자 상태의 하나 이상의 큐비트 오류에 대응한다.

표면 코드의 한 가지 제약은 논리 큐비트의 오류 정정이 최근접 이웃 큐비트 사이의 상호작용에 의존한다는 것이다. 결과적으로 표면 코드를 활용하는 양자 회로는 일반적으로 밀접하게 로컬화된 큐비트 그룹에 대한 오류 정정을 제공하도록 설계된다. 또한 높은 수준의 양자 알고리즘은 표면 코드를 사용하는 회로에서 사용되는 것과 호환되지 않는 연산을 요청할 수 있다. 따라서 알고리즘 설계자는 양자 회로 합성으로 알려진 문제(예: 주어진 양자 회로 레이아웃과 호환되는 연산을 사용하여 양자 알고리즘의 연산을 근사화하는 방법)를 해결해야 한다.

표면 코드를 구현하는 전통적인 양자 회로는 높은 수준의 알고리즘을 구현하기 위해 사용 가능한 양자 연산 세트를 제한한다. 일반적으로 이러한 회로는 사용 가능한 다중 큐비트 연산 집합을 물리적으로 매우 근접한 큐비트(예: 최근접 이웃 큐비트)에서 수행되는 연산으로 제한한다. 표면 코드를 구현하는 일부 회로에서, 이웃하지 않는 큐비트 간의 측정은 "SWAP" 연산을 사용하여 큐비트 간에 양자 상태를 물리적으로 전송함으로써 수행될 수 있다. 그러나 이러한 솔루션에는 일반적으로 많은 수의 측정 단계가 수반되므로 주어진 솔루션을 구현하는 데 걸리는 시간이 늘어난다.

일 구현에 따르면, 양자 회로에서 병렬 장거리 다중 큐비트 연산을 수행하기 위한 방법은 큐비트에 매핑된 노드의 그래프를 정의하는 것을 수반하며, 그래프의 노드는 에지로 연결된다. 이 방법은 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하고 각 세트의 큐비트를 연결하는 에지 분리 경로 그룹을 정의하기 위해 추가로 제공된다. 분리된 경로는 그룹의 두 경로가 에지를 공유하지 않도록 정의된다. 이 방법은 정의된 에지 분리 경로 각각에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 연산 세트를 수행하고, 큐비트의 얽힌 세트에 대해 다중 큐비트 연산 세트를 수행하기 위해 추가로 제공된다.

도 1은 장거리 다중 큐비트 연산을 수행하기 위해 에지 분리 경로를 이용하는 예시적인 양자 컴퓨팅 시스템을 도시한다.
도 2는 에지 분리 경로로 간주되거나 간주되지 않는 양자 회로 상의 경로의 예를 도시한다.
도 3은 표면 코드 아키텍처를 구현하는 양자 회로에서 에지 분리 경로를 사용하여 병렬 장거리 다중 큐비트 연산을 구현하기 위한 예시적인 연산을 도시한다.
도 4a는 양자 회로에서 병렬로 수행될 수 있는 다수의 장거리 다중 큐비트 연산을 최대화하는 방법론에 따라 에지 분리 경로를 분할하는 예시적인 연산을 도시한다.
도 4b는 도 4a의 에지 분리 경로의 제1 및 제2 스테이지 경로 세그먼트로의 의 예시적인 분할을 도시한다.
도 4c는 도 4b에 도시된 제1 스테이지 경로 세그먼트에 대응하는 큐비트를 얽히게 하는 회로를 도시한다.
도 4d는 도 4b에 도시된 제2 스테이지 경로 세그먼트에 대응하는 큐비트를 얽히게 하는 회로를 도시한다.
도 5는 오류 정정을 위해 표면 코드 아키텍처를 사용하는 양자 회로에서 병렬, 장거리 다중 큐비트 연산을 구현하기 위한 예시적인 동작을 도시한다.
도 6은 개시된 기술의 양태를 구현하기에 적합한 예시적인 컴퓨팅 환경을 도시한다.

본 명세서에 개시된 기술은 표면 코드를 구현하도록 적응된 양자 회로 내의 효율적인 장거리 다중 큐비트 연산을 용이하게 한다. SWAP 연산을 활용하는 대신, 개시된 접근법은 동시 장거리 다중 큐비트 연결 연산의 가능한 수를 최대화하는 방식으로 병렬화된 장거리 텔레포트(예: 최근접 이웃 큐비트의 얽힘 문자열)를 제공한다. 이 접근법은 표면 코드를 실행하는 양자 회로에서 복잡한 다중 큐비트 연산을 구현하는 데 필요한 총 측정 연산 수를 줄인다.

일 구현에 따르면, 개시된 접근법은 노드와 에지에 의해 정의된 표면 코드 그래프에서 에지 분리 경로 세트를 식별하기 위해 제공되며, 여기서 노드는 양자 회로의 큐비트를 나타내고 에지는 최근접 이웃 큐비트 사이의 연결을 나타낸다. 식별된 에지 분리 경로는 장거리 다중 큐비트 연산을 용이하게 하는 방식으로 큐비트 문자열을 얽히게 하는 데 사용된다. 본 명세서에서 사용되는 바와 같이, 2개 이상의 경로는 경로 간에 공유되는 "에지"가 없을 때 "에지 분리 경로(edge-disjoint path)"로 지칭된다. 특히 2개 이상의 경로가 동일한 노드를 교차하지만 에지를 공유하지 않는 경우 여전히 "에지 분리 경로"로 간주될 수 있다. 이러한 경로는 본 명세서에서 공유 노드 에지 분리 경로라고 한다.

여기에서 제안된 방법론은 노드를 서로 공유하는(예를 들어, 교차하는) 에지 분리 경로의 특별한 고려 및 처리를 제공한다. 개시된 방법론은 다른 에지 분리 경로와 노드를 공유하는 에지 분리 경로의 분할을 제공한다. 경로가 다른 세그먼트로 분할된 후 각 세그먼트의 큐비트를 얽히게 하기 위해 얽힘 연산이 수행된다. 동일한 에지 분리 경로의 서로 다른 세그먼트에 대한 얽힘 연산은 서로 비동시적이다(서로 다른 시점에서 수행됨). 이 방법론은 다음 도면과 관련하여 더 완전하게 실현될 수 있다.

도 1은 고전적인 소프트웨어 및/또는 하드웨어 요소를 포함하는 것으로 이해될 수 있는 컨트롤러(102)를 포함하는 예시적인 양자 컴퓨팅 시스템(100)을 도시한다. 컨트롤러(102)는 양자 알고리즘(120)의 연산을 구현하기 위해 양자 컴퓨터(110)에서 구현 가능한 명령어를 준비하기 위해 컴파일 연산을 수행하는 고전적 컴파일러(104)를 포함한다. 고전적 컴파일러(104)는 2개의 서브 모듈, 즉 에지 분리 경로 식별자(116) 및 경로 분할기(118)를 포함하는 것으로 도시된다. 에지 분리 경로 식별자(116) 및 경로 분할기(118)는 양자 알고리즘(120)의 양자 연산을 오류 정정에 대한 표면 코드 아키텍처를 구현하는 양자 회로(108)에서 구현하기 위해 물리적으로 이용 가능한 양자 연산으로 매핑하는 동작을 수행한다.

양자 회로(108)는 도 1에서, 양자 컴퓨터(110) 내에 포함된 정사각형 그리드(예를 들어, 큐비트 레지스터)로 도시된다. 양자 회로(108)가 2D 그리드인 것으로 도시되어 있지만, 일부 구현은 3D 그리드 구성을 포함할 수 있다. 양자 회로(108) 내의 각각의 예시된 정사각형(예를 들어, 정사각형(112))은 논리적 큐비트의 데이터를 저장하는 많은 데이터 큐비트로 자체 구성되는 하나의 논리적 큐비트를 나타내는 것으로 이해될 수 있다. 각 논리적 큐비트 내의 데이터 큐비트는 표면 코드를 구현하여 오류를 감지하고 수정한다.

양자 알고리즘(120)이 제공될 때, 고전적 컴파일러(104)는 양자 회로(108)에서 수행될 수 있는 물리적 큐비트 연산에 높은 수준의 양자 연산(타겟 유니타리(target unitary))을 매핑하는 연산을 수행한다. 각 논리적 큐비트 내에 포함된 표면 코드 아키텍처로 인해, 양자 회로(108)에 의해 구현 가능한 연산 세트는 양자 알고리즘(120)에 의해 지정된 하나 이상의 연산을 제외할 수 있다. 구체적으로, 표면 코드를 구현하는 양자 회로는 일반적으로 연결 연산(joint operation)(예: 2큐비트 또는 3큐비트 측정)을 최근접 이웃 큐비트 라인을 통해 함께 연결되는 큐비트 세트를 대상으로 하는 연결 연산으로 제한한다. 도 1의 정사각형 격자는 그러한 라인을 통해 그리드의 임의의 두 큐비트 간 연결을 제공하는 것처럼 보이지만, 양자 알고리즘이 다수의 병렬(동시) 장거리 다중 큐비트 연산을 요청할 때 복잡한 문제가 발생한다.

본 명세서에서 사용되는 바와 같이, "장거리(long-range)"는 최근접 이웃이 아닌 두 큐비트 사이의 연산을 지칭한다. 양자 회로(108)에서, 2개의 논리적 큐비트가 바로 인접하고 에지 경계(예를 들어, 바로 인접한 수직 큐비트 또는 바로 인접한 수평 큐비트)를 공유할 때 이들을 "최근접 이웃(nearest neighbor)"이라고 한다.

병렬(동시) 다중 큐비트 연산과 관련된 전술한 문제를 해결하기 위해, 에지 분리 경로 식별자(116)는 병렬 다중 큐비트 연산의 대상이 되는 모든 큐비트 세트 사이에 연결성을 제공하는 양자 회로(108) 내의 에지 분리 경로 세트를 식별한다. 아래에 설명된 대로 이러한 식별된 에지 분리 경로는 다중 큐비트 연산 중 하나의 대상이 되는 각각의 큐비트 세트 간에 얽힘을 설정하는 데 사용된다.

제한이 아닌 예로서, 확장된 뷰(128)는 양자 알고리즘(120)에 의해 지정된 병렬 다중 큐비트 연산의 콜렉션의 대상이 되는 큐비트를 포함하는 양자 회로(108)의 일부를 예시한다. 예시된 예에서, 양자 알고리즘(120)은 세 가지 동시 CNOT 연산을 제공한다: 제1 CNOT는 큐비트 E3 및 G6에서 작동한다; 제2 CNOT는 큐비트 F4 및 H4에서 작동한다; 세 번째 CNOT는 큐비트 E5 및 E6에서 작동한다. 지정된 연산을 양자 회로(108)에서 물리적으로 구현될 수 있는 연산에 매핑하기 위해, 에지 분리 경로 식별자(116)는 각각 요청된 병렬 다중 큐비트 연산 중 하나의 큐비트 사이에 연결성을 제공하는 에지 분리 경로 그룹을 식별한다. 식별된 에지 분리 경로(뷰(128)의 그리드에 도시됨)는 요청된 병렬 다중 큐비트 측정을 구현하는 데 사용되는 큐비트 라인에 대응한다.

이전에 언급된 바와 같이, 경로가 에지를 공유하지 않는 경우(예를 들어, 노드 사이의 공통 경계를 교차하는 경우) 2개의 경로는 에지 분리 경로라고 한다. 예시된 예에서 E3 -> G6을 연결하는 경로는 H4 -> F4를 연결하는 경로와 교차한다. 이 교차는 노드(G4)에서 발생한다. 따라서 이 두 경로는 노드를 공유하지만 에지는 공유하지 않는다. 따라서 이 두 경로는 EF -> E6을 연결하는 경로와 함께 에지 분리 경로(edge-disjoint path) 그룹을 구성한다. "에지 분리 경로"의 의미에 대한 추가 컨텍스트를 위해, 도 2는 노드 공유(허용됨) 대 에지 공유(허용되지 않음)의 추가 예를 예시한다.

특히, 도 1에 도시된 3개의 예시적인 에지 분리 경로는 각각의 종점(endpoint)에 대응하는 큐비트를 대상으로 하는 서로 다른 2-큐비트 측정에 대응한다. 그러나 유사한 방법론을 사용하여 3개 이상의 큐비트 세트 사이의 에지 분리 경로를 식별할 수 있다. 예를 들어, 3개의 큐비트는 3개의 종점이 있는 트리형 구조로 연결될 수 있다("T자형" 경로 또는 3개의 종점이 있는 임의의 다른 연속 경로). 그러나 구현에 관계없이 요청된 병렬 다중 큐비트 연산 세트와 연관된 경로는 그룹의 독립 경로 간에 공유되는 에지가 없도록 선택된 에지 분리 경로 그룹이다.

예시된 예를 다시 참조하면, 최근접 이웃 큐비트의 상호 작용을 통해 두 큐비트를 서로 얽히게 함으로써 양자 회로(108)의 임의의 두 큐비트에 대해 연결 측정을 수행하는 것이 가능하다. 예를 들어, F4와 H4에 대한 연결 측정은 대상 큐비트 F4와 H4를 이들 사이에 확장된 큐비트 라인과 얽히게 함으로써 수행될 수 있는데, 특히 이것은 F4, G4 및 H4를 얽히게 다음 F4 및 H4에서 연결 측정을 수행하여 달성될 수 있다.

전통적으로, 병렬 다중 큐비트 연산을 구현하는 데 사용되는 에지 분리 경로 사이에 교차점(예: 하나 이상의 공유 노드)이 존재할 때 문제가 발생한다. 예를 들어 경로 E3 -> G6와 경로 H4 -> F4에 대해 얽힘 연산이 동시에 수행되면, 4개의 종점(E3, G6, H4 및 F4)이 모두 함께 얽히게 되어 쌍 [E3, G6] 및 [H4, F4]의 독립적인 측정이 불가능하다. 이 문제를 피하기 위해 경로 분할기(118)는 하나 또는 두 경로를 상이한 부분으로 분할함으로써 식별된 에지 분리 경로 연산 그룹 내에서 중단점(break-point)을 식별하고 구현하여 경로 교차(path intersection)를 제거한다. 이러한 경로 분할은 얽힘 연산의 상이한 "스테이지"에서 사용되는 경로 세그먼트를 정의한다. 예를 들어, 얽힘 연산의 각각의 상이한 스테이지는 장거리 상호 작용(예: E3, E6)의 대상 큐비트가 다른 병렬 장거리 상호 작용(예: E4, H4)의 대상 큐비트와 얽히지 않도록 별도의 시점에서 구현된다.

예를 들어, 도 1에서, 경로 분할기(118)는 뷰(128)에 도시된 에지 분리 경로 그룹 내에서 발생하는 모든 교차점을 식별한다. 이 예에서, 두 경로가 노드를 공유하는 하나의 교차점(G4에서)만이 존재한다. 경로 분할기(118)는 원래 E3에서 G6으로 연장되는 경로를 2개의 개별 세그먼트로 파싱하여, E3에서 G3으로 연장되는 제1 세그먼트 및 G3에서 G6으로 연장되는 제2 세그먼트를 형성한다. 경로 분할기(118)는 다른 2개의 경로(H4 -> F4 및 E5 -> E6)도 포함하는 제1 연산 스테이지(132)에 제1 세그먼트(E3 -> G3)를 할당한다. 특히, 제1 연산 스테이지(132) 내의 어떤 경로도 노드를 공유하지 않는다. 잔여 세그먼트(G3 -> G6)는 제2 연산 스테이지(134)에 할당된다. 제1 연산 스테이지(132)는 제1 시간 구간 동안(예를 들어, 서로 동시에 또는 연속적으로) 수행되는 제1 세트의 얽힘 연산을 정의하고, 제2 연산 스테이지는 스테이지(134)는 이후 제2 시간 구간 동안 수행되는 제2 얽힘 연산 세트를 정의한다. 이 예에서 E3, F3, G3은 제1 스테이지에 대응하는 제1 시간 구간 동안 서로 얽혀 있고, G3, G4, G5, G6은 제2 스테이지에 대응하는 제2 시간 구간 동안 서로 얽혀 있다. 두 스테이지가 종결되면 병렬 다중 큐비트 연산 중 하나의 대상이 되는 각각의 큐비트 세트가 얽혀 대응하는 다중 큐비트 측정을 용이하게 한다. 예를 들어, E3은 G6과 얽히고 F4는 H4와 맞물리지만 개개의 쌍 [E3, G6]과 [F4, H4] 사이에는 얽힘이 존재하지 않는다.

도 2는 본 개시의 목적을 위해 에지 분리 경로로 간주되거나 고려되지 않는 양자 회로 상의 경로의 추가 예(200)를 도시한다. 도 1의 그래프와 같이, 그래프의 노드(사각형)는 회로 내 큐비트의 물리적 위치에 대응하도록 의도되었다. 노드 사이의 경계를 에지라고 한다. 제1 예(202)는 구역(206)에서 에지를 공유하는 2개의 경로를 예시한다. 이 공유 에지로 인해, 구역(206)에서 교차하는 2개의 경로는 에지 분리 경로로 간주될 수 없다. 대조적으로, 제2 예(204)는 노드를 공유하지만 에지는 공유하지 않는 경로를 예시한다. 특히, 구역(206 및 208)은 각각 2개의 상이한 경로 간에 공유되는 노드를 나타낸다. 공유 에지의 부재로 인해, 예(204)에 예시된 모든 경로는 에지 분리 경로로 간주된다.

도 3은 표면 코드 아키텍처를 구현하는 양자 회로에서 에지 분리 경로를 사용하여 병렬 장거리 다중 큐비트 연산을 구현하기 위한 예시적인 연산(300)을 예시한다. 일반적으로 2-큐비트 양자 연산은 대상 큐비트 사이의 보조 큐비트(ancilla qubit) 경로를 사용하여 성취된 벨 쌍을 생성하는 것에 의해 수행된다. 본 명세서에 개시된 접근법은 에지 분리 경로의 적절한 세트를 식별하고 경로를 일정한 오버헤드를 보장하는 방식으로 다중 스테이지 얽힘 연산으로 분할함으로써 동일한 것을 달성한다.

동작(300)은 도 1에 도시된 예를 확장한다. 제1 뷰(302)는 2-큐비트 양자 연산의 트리오를 구현하는 데 사용 가능한 것으로 식별된 에지 분리 경로(304, 306, 308)의 예시적인 세트를 예시한다. 경로(304 및 306)가 애노드(G4)를 공유한다고 결정하면, 분할 연산(segmentation operation)은 도 1에 대해 설명된 바와 같이 수행된다. 이러한 분할은 경로(304)를 제1 세그먼트(310) 및 제2 세그먼트(312)로 나눈다. 제1 세그먼트(310)는 경로(304 및 306)와 함께 제1 연산 스테이지(314)에 할당되고(집합적으로 이하 "제1 스테이지 경로"라고 함), 제2 세그먼트(312)는 제2 연산 스테이지(316)에 할당된다. 제1 연산 스테이지(314) 내의 두 경로 또는 경로 세그먼트는 노드를 공유하지 않으며, 제2 연산 스테이지(316) 내의 두 경로 또는 경로 세그먼트는 애노드를 공유하지 않는다. 위의 방법론을 통해, 에지 분리 경로의 종점은 제1 스테이지 연산 또는 제2 스테이지 연산의 대상이 되나, 이들 종점은 제1 연산 스테이지(314) 및 제2 연산 스테이지(316) 모두의 연산의 대상이 되지 않을 수 있다.

제1 연산 스테이지(314)를 구현하기 위해, 각각의 제1 스테이지 경로를 따라 각각 배열된 큐비트를 얽히게 하는 연산이 수행된다. 예를 들어, 제1 연산 스테이지(314)의 얽힘 연산은 노드 E3, F3, G3에 대응하는 제1 큐비트 그룹, 노드 F4, G4, H4에 대응하는 제2 큐비트 그룹, 노드 E5 및 E6에 대응하는 제3 큐비트 그룹의 독립적인 얽힘을 획득한다(effect). "제1 스테이지" 경로의 이러한 얽힘은 각각 시간 t1 및 t2에서 수행되는 것으로 도시된 2 라운드의 연결 측정(318)을 통해 달성된다. 짝수 및 홀수 에지는 제1 스테이지 경로 각각에 대해 식별된다.

제1 스테이지의 제1 측정 라운드(at tl)에서, 3개의 경로 각각 내에서 홀수 번째 에지를 연결하는 큐비트에 대한 연결 측정이 수행된다. 여기서 X 기반 공동 패리티 측정은 수평 에지(예: E3, E4 및 F4, G4)에서 큐비트를 얽히게 하도록 수행되는 반면, Z 기반 공동 패리티 측정은 수직 에지(예: E5, E6)에서 큐비트를 얽히게 하도록 수행된다. 제1 연산 스테이지(t2에서)의 제2 측정 라운드에서는 3개의 경로 각각 내에서 이벤트 번호가 매겨진 에지를 연결하는 큐비트에서 연결 측정이 수행된다. 다시, 수평 에지(예: F3, G3 및 G4, H4)에서 큐비트를 얽히게 하도록 X 기반 연결 측정을 수행할 수 있는 반면, 수직 에지(예: 도시된 예에서는 없음)에서 큐비트를 얽히게 하도록 Z 기반 연결 측정을 수행할 수 있다.

제2 연산 스테이지(316)를 구현하기 위해, 각각의 제2 스테이지 경로를 따라 각각 배열된 큐비트를 얽히게 하는 연산이 수행된다. 예를 들어, 제1 연산 스테이지(314)의 얽힘 연산은 큐비트 그룹 G3, G4, G5 및 G6의 독립적인 얽힘을 획득한다. 이러한 얽힘은 시간 t3 및 t4에서 각각 수행되는 연결 측정(320)의 2 라운드에 의해 달성되며, 여기서 t3 및 t4는 t1 및 t2보다 나중에 발생한다. 제2 연산 스테이지(t3에서)의 제1 측정 라운드에서 결합 측정은 홀수 에지를 공유하는 큐비트에 대해 수행된다. 여기서, G3, G4에 대해 제1 Z-기반 연결 측정을 수행하고, G5 및 G6에 대해 제2 Z-기반 연결 측정을 수행한다. 제2 연산 스테이지(t4에서)의 제2 측정 라운드 동안 결합 측정은 짝수 에지를 공유하는 큐비트에서 수행된다. 여기서, 노드 G4 및 G5에 대해 또 다른 Z 기반 연결 측정이 수행된다.

위의 측정 동작은 뷰(302)에 도시된 3개의 에지 분리 경로 상의 각 종점 쌍의 얽힘을 완료한다. 결과적으로, 대응하는 큐비트의 결합 측정이 이제 수행될 수 있다.

도 4a는 양자 회로에서 병렬로 수행될 수 있는 장거리 결합 연산의 수를 최대화하는 방법론에 따라 에지 분리 경로를 분할하는 예시적인 연산(400)을 도시한다. 구체적으로, 도 4a는 그래프(404)의 뷰(402 및 406)와 관련하여 도시된 다양한 연산을 예시한다. 그래프(404)는 양자 회로에서 큐비트의 물리적 위치에 대응하는 정사각형 노드를 포함한다. 예로서 그리고 제한 없이, 그래프(404)의 모든 정사각형 노드는 각 정사각형 노드(미도시) 내부의 다수의 내장된 데이터 큐비트에 걸쳐 데이터가 퍼져 있는 논리적 큐비트를 나타내는 것으로 이해될 수 있다. 설명된 연산에서, 가장 어둡게 음영 처리된 노드는 양자 알고리즘(예: 데이터 큐비트(403))이 대상으로 하는 데이터 큐비트를 나타내는 것으로 이해될 수 있는 반면, 밝은 음영 노드 및 음영 처리되지 않은(흰색) 노드는 (예: 2개 이상의) 데이터 큐비트 세트의 연결 측정을 용이하게 하는 보조 큐비트를 나타내는 것으로 이해될 수 있다. 설계상 그래프(404)에서 바로 인접한 데이터 큐비트(검은색 노드)의 각 쌍은 보조 큐비트에 대응하는 음영 처리되지 않은(흰색) 노드로 분할된다. 음영 처리되지 않은(흰색) 노드 사이에 남아 있는 갭(gap)은 밝은 음영 노드로 채워진다.

뷰(402)는 데이터 큐비트에 대해 요청된 다중 큐비트 연산 세트를 구현하는 데 사용 가능한 것으로 식별된 에지 분리 경로 그룹을 나타낸다. 이 에지 분리 경로 그룹에는 경로 쌍 간에 공유되는 노드가 포함된다. 특히 노드 C7은 경로 B와 C에 의해 공유되고, 노드 C5는 경로 A와 C에 의해 공유되며, 노드 E5는 경로 A와 B에 의해 공유되고, 노드 E7은 경로 B와 D에 의해 공유된다. 그래프(404)의 기하학적 제약으로 인해 모든 공유 노드는 음영 처리되지 않은 노드가 아니라 회색 노드에 대응한다.

뷰(406)는 경로 중 하나 이상에서 중단점을 선택하기 위해 수행되는 예시적인 알고리즘 연산을 나타낸다. 여기서 경로가 회색 노드의 경계를 통과할 때마다 각각의 경로에 스테이지 번호(1 또는 2)가 할당된다. 그레이 노드의 이러한 경계를 이하 "그레이 노드 경계(gray node boundary)"라고 한다. 이 스테이지 번호 할당은 두 가지 규칙에 따라 생성된다. 첫째, 경로가 회색 노드를 통과할 때마다 2개의 결과 회색 노드 경계에 동일한 스테이지 번호(예: 1 또는 2)가 할당된다. 둘째, 제1 경로와 제2 경로가 동일한 회색 노드를 통과하는 경우(예: 노드가 두 경로 간에 공유되는 경우) 제1 경로의 회색 노드 경계에는 제2 경로의 회색 노드 경계와 다른 스테이지 번호가 할당된다.

도 4b는 이들의 할당된 스테이지 번호에 기초하여 도 4a의 식별된 에지 분리 경로 중 하나 이상을 분할하기 위한 연산을 도시한다. 참고로, 도 4b는 각각의 회색 경계 교차에 대한 스테이지 번호 할당의 라벨링을 포함하는 뷰(406)를 다시 예시하며, 여기서 스테이지 번호 할당은 도 4b에 대해 위에서 기술된 바와 같이 결정될 수 있다. 스테이지 번호의 할당에 이어 중단점은 다음에 식별되고 뷰(408 및 410)에 도시된 바와 같이 구현된다.

브레이크 포인트를 구현하기 위해, 시스템은 노드의 경계가 다른 스테이지 번호에 할당되는 음영 처리되지 않은 노드를 통한 경로 교차를 식별한다. 예를 들어 노드 C4, C6, D6 및 D7은 모두 연관된 경로 경계에 상이한 스테이지 번호가 할당된 음영 처리되지 않은 노드에 대응한다. 이러한 각 노드에 중단점이 삽입되어 연관된 경로를 2개의 서로 다른 세그먼트로 효과적으로 분할한다. 이 예에서 경로 A는 3개의 세그먼트(2개는 스테이지 1에 할당되고 2개는 스테이지 2에 할당됨)로 나뉘며 경로 B와 C는 2개 세그먼트(하나는 스테이지 1에 할당되고 다른 하나는 스테이지 2에 할당됨)로 나뉜다.

예시된 예에서, 스테이지 번호 1과 연관된 경로 부분은 뷰(408)에 도시된 바와 같이 제1 연산 스테이지에 할당되고, 스테이지 번호 2와 연관된 경로 부분은 뷰 4에 도시된 바와 같이 제2 연산 스테이지에 할당된다. 제1 연산 스테이지 내의 두 경로 또는 경로 세그먼트가 노드를 공유하지 않고 제2 연산 스테이지의 두 경로(들) 세그먼트가 노드를 공유하지 않는다. 위의 방법론을 통해 에지 분리 경로 각 각의 개별 종점은 제1 스테이지 연산 또는 제2 스테이지 연산과 연결되지만 둘 다 연결되는 것은 아니다.

예시된 경로 분할에 이어서, 얽힘 연산의 제1 스테이지가 제1 연산 스테이지에 할당된 경로에 대해 정의된다. 마찬가지로, 얽힘 연산의 제2 스테이지는 제2 연산 스테이지에 할당된 경로에 대해 정의된다. 실제로 양자 회로에서 구현될 때, 얽힘 연산의 제1 스테이지는 얽힘 연산의 제2 스테이지와 비동시적으로(예를 들어 이전에) 수행된다.

도 4c및 도 4d는 도 4a에서 식별된 각각의 에지 분리 경로와 연관된 큐비트를 얽히도록 구현가능한 실제 회로로의 제1 및 제2 스테이지 경로의 변환을 예시한다.

도 4c 내에서, 제1 뷰(416)는 이전에 뷰(408)에 도시되고 전술한 바와 같이 도출된 스테이지 번호 1과 연관된 경로("제1 스테이지 경로")를 예시한다. 도 4c의 뷰(418 및 420)는 각각의 경로에 대응하는 큐비트의 얽힘을 달성하기 위해 사용될 수 있는, 상이한 측정 라운드에서 구현되는 회로를 예시한다. 구체적으로, 뷰(418)는 제1 스테이지 측정의 제1 라운드를 도시하고 뷰(420)는 제1 스테이지 측정의 제2 라운드를 예시한다. 제1 스테이지 측정의 두 라운드가 상이한 시간에 수행되지만, 각각 개개의 라운드 내에서 수행되는 측정(예를 들어, 뷰(418) 또는 뷰(420) 내에 도시된 것)은 동시에 수행될 수 있다. 뷰(418 및 420) 모두에서, 실선 에지는 연관된 단계에서 공동으로 측정되는 노드 쌍을 나타내기 위해 사용된다. 예를 들어, 뷰(418)에서 B2와 B3을 연결하는 에지는 B2와 B3에 대응하는 노드의 연결 측정을 나타내기 위해 실선이다. 대조적으로 속이 빈 에지는 관련 단계에서 연결 측정을 하지 않는 노드 쌍을 나타내는 데 사용된다. 예를 들어 뷰(418)에서 B3를 C3에 연결하는 에지는 속이 비어 있어 종점 노드가 이 단계에서 연결 측정 대상이 아님을 나타낸다.

뷰(418)에 대해 도시된 제1 측정 라운드에서, 짝수 및 홀수 에지는 각각의 경로에 대해 식별되고 연결 측정은 각각의 경로 내에서 홀수 번호의 에지를 연결하는 큐비트에서 수행된다. 여기서 측정에 데이터 큐비트(블랙 노드)와 수평 방향 홀수 에지를 따라 연결된 보조 큐비트가 포함될 때 X 기반 측정이 수행된다. 마찬가지로 Z 기반 측정은 세로 방향의 홀수 에지를 따라 연결된 데이터 큐비트와 보조 큐비트가 측정에 포함될 때 수행된다. 문자 "B"는 벨 측정(Bell Measurement)을 나타내는 데 사용된다.

뷰(420)에 대해 도시된 제1 스테이지 측정의 제2 라운드에서, 연결 측정은 각각의 경로 내의 짝수 에지를 연결하는 큐비트에서 수행된다. 측정 유형은 뷰(418)에 도시된 것과 동일하다(예를 들어, X 기반 측정은 데이터 큐비트를 포함하는 수평 에지와 관련하여 수행되고, Y 기반 측정은 데이터 큐비트를 포함하는 수직 에지와 관련하여 수행되며, B 기반 측정은 측정은 2개의 보조 큐비트를 포함하는 측정과 관련하여 수행된다). 제1 스테이지 연결 측정의 제1 및 제2 라운드의 종결에서, 각각의 제1 스테이지 경로의 종점(예를 들어, 뷰(408)에 도시된 경로)은 서로 얽혀 있다.

도 4d는 도 4a 내지 4c와 관련하여 논의된 연산(400, 412 및 414)의 확장인 제2 스테이지 얽힘 연산(422)을 예시한다. 도 4d에서, 제1 뷰(424)는 이전에 뷰(410)에 도시되고 전술한 바와 같이 도출된 바와 같이 스테이지 번호 2와 연관된 경로("제2 스테이지 경로")를 예시한다. 뷰(426 및 428)는 뷰(408)에 도시된 각각의 경로에 대응하는 큐비트의 얽힘을 성취하기 위해 사용가능한 제2 스테이지의 상이한 측정 라운드에서 구현되는 회로를 예시한다. 구체적으로, 뷰(426)는 제2 스테이지 측정 및 뷰(428)의 제1 라운드를 예시한다. 제2 스테이지 측정의 2 라운드가 상이한 시간에 수행되지만, 각각 개개의 라운드 내에서 수행되는 측정(예를 들어, 뷰(426 또는 428) 내에 도시됨)은 동시에 수행될 수 있다.

뷰(426)에 대해 도시된 연결 측정의 제1 라운드에서, 짝수 및 홀수 에지는 각각의 경로에 대해 식별되고, 연결 측정은 홀수 번호의 에지를 연결하는 큐비트에서 수행된다. 동일한 측정 표기법이 도 4c와 관련하여 기술된 바와 같이 도 4d에서 사용된다.

뷰(428)와 관련하여 도시된 연결 측정의 제2 라운드에서, 연결 측정은 각각의 경로 내 짝수 에지를 연결하는 큐비트에서 수행된다. 제1 스테이지 연결 측정의 제1 및 제2 라운드의 종결에서, 초기에 식별된 에지 분리 경로(예를 들어, 도 4a의 뷰(410)에 도시된 경로) 각각의 종점은 서로 얽혀 있다. 이 시점에서 연결 측정은 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에서 구현될 수 있다(예를 들어, 도 4a의 뷰(402) 내에 도시된 에지 분리 경로 각각의 종점).

도 5는 오류 정정을 위해 표면 코드 아키텍처를 사용하는 양자 회로에서 병렬, 장거리 다중 큐비트 연산을 구현하기 위한 예시 동작(500)을 예시한다. 일 구현에서, 동작(500)은 고전적이거나 양자적일 수 있는 컨트롤러에 의해 수행된다. 식별 동작(502)은 양자 알고리즘에 의해 요청된 병렬 다중 큐비트 연산의 대상이 되는 하나 이상의 큐비트 세트를 식별한다. 액세스 동작(504)은 노드 및 에지로 정의된 저장된 그래프에 액세스하며, 각 노드는 양자 회로의 큐비트에 매핑된다. 또 다른 식별 동작(506)은 병렬 다중 큐비트 연산의 대상이 되는 식별된 큐비트 세트에 대응하는 그래프 내의 노드 세트를 식별한다.

경로 정의 동작(508)은 그룹의 각각의 경로가 식별된 노드 세트 중 하나에 대응하는 종점을 갖고 세트의 두 경로가 에지를 공유하지 않도록 에지 분리 경로의 그룹을 정의한다. 교차점 식별 동작(510)은 노드 중 하나 이상에서 교차하는 에지 분리 경로의 서브세트를 식별하고, 분할 동작(512)은 교차점 식별 동작(510)에서 식별된 각각의 경로를 하나 이상의 제1 스테이지 세그먼트 및 하나 이상의 제2 스테이지 세그먼트로 분할한다. 일 구현에 따르면, 제1 스테이지 세그먼트 및 제2 스테이지 세그먼트는 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의된다.

회로 구성 동작(514)은 다중 큐비트 연산의 대상이 된 큐비트 세트를 얽히게 하는 회로에 대한 회로 정의를 구성한다. 일 구현에 따르면, 회로는 최근접 이웃 큐비트에서 얽힘 연산의 시간적으로 분할된 스테이지를 실행하여 큐비트 세트의 얽힘을 달성한다. 예를 들어, 회로는 제1 스테이지 세그먼트 각각의 큐비트를 얽히게 하는 제1 세트의 얽힘 연산을 수행하고 제2 스테이지 세그먼트 각각의 큐비트를 얽히게 하는 제2 세트의 얽힘 연산을 수행하도록 실행가능하다. 회로 구성 동작(514)의 출력(예를 들어, 회로 정의)은 병렬 다중 큐비트 연산을 수행하는 양자 컴퓨터에서 양자 회로를 구성하는 데 사용할 수 있다.

도 6 및 다음 논의는 개시된 기술이 구현될 수 있는 예시적인 컴퓨팅 환경의 간략하고 일반적인 설명을 제공하기 위한 것이다. 요구되지는 않지만, 개시된 기술은 개인용 컴퓨터(PC)에 의해 실행되는 프로그램 모듈과 같은 컴퓨터 실행 가능 명령어의 일반적인 맥락에서 설명된다. 일반적으로 프로그램 모듈에는 특정 태스크를 수행하거나 특정 추상 데이터 유형을 구현하는 루틴, 프로그램, 객체, 컴포넌트, 데이터 구조 등이 포함된다. 또한, 개시된 기술은 핸드헬드 장치, 멀티프로세서 시스템, 마이크로프로세서 기반 또는 프로그래밍 가능한 소비자 전자 제품, 네트워크 PC, 미니 컴퓨터, 메인프레임 컴퓨터 등을 포함하는 다른 컴퓨터 시스템 구성으로 구현될 수 있다. 개시된 기술은 통신 네트워크를 통해 링크된 원격 처리 장치에 의해 태스크가 수행되는 분산 컴퓨팅 환경에서도 실행될 수 있다. 분산 컴퓨팅 환경에서 프로그램 모듈은 로컬 및 원격 메모리 저장 장치 모두에 위치할 수 있다. 통상적으로 고전적 컴퓨팅 환경은 양자 컴퓨팅 환경과 결합되지만 도 6에는 양자 컴퓨팅 환경이 도시되어 있지 않다.

도 6을 참조하면, 개시된 기술을 구현하기 위한 예시적인 시스템은 예시적인 종래의 PC(600) 형태의 범용 컴퓨팅 장치를 포함한다. 종래의 PC(600)는 다양한 유형의 컴퓨터 판독 가능 저장 매체와 무형의 컴퓨터 판독 가능 통신 신호를 포함할 수 있다. 유형의 컴퓨터 판독 가능 스토리지는 종래의 PC(600)에 의해 액세스될 수 있는 임의의 이용 가능한 매체에 의해 구현될 수 있으며, 휘발성 및 비휘발성 저장 매체, 이동식 및 비이동식 저장 매체를 모두 포함한다. 유형의 컴퓨터 판독가능 저장 매체는 무형의 일시적인 통신 신호를 제외하고 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 모든 방법이나 기술로 구현된 휘발성 및 비휘발성, 이동식 및 비이동식 저장 매체를 포함한다. 유형의 컴퓨터 판독 가능 저장 매체에는 RAM, ROM, EEPROM, 플래시 메모리 또는 기타 메모리 기술, CDROM, 디지털 다목적 디스크(DVD) 또는 기타 광 디스크 저장 장치, 자기 카세트, 자기 테이프, 자기 디스크 스토리지 또는 기타 자기 저장 장치 또는 원하는 정보를 저장하는 데 사용할 수 있고 기존 PC에서 액세스할 수 있는 기타 유형의 매체가 포함되며 이에 한정되는 것은 아니다. 유형의 컴퓨터 판독 가능 저장 매체와 대조적으로, 무형의 컴퓨터 판독 가능 통신 신호는 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈 또는 반송파 또는 기타 신호 전송 메커니즘과 같은 변조된 데이터 신호에 상주하는 기타 데이터를 구현할 수 있다. "변조 데이터 신호"라는 용어는 신호에 정보를 인코딩하는 방식으로 특성 세트 중 하나 이상이 설정되거나 변경된 신호를 의미한다. 제한이 아닌 예로서, 무형 통신 신호는 유선 네트워크 또는 직접 유선 연결과 같은 유선 매체와 음향, RF, 적외선 및 기타 무선 매체와 같은 무선 매체를 포함한다.

종래의 PC(600)는 하나 이상의 처리 장치(602), 시스템 메모리(604), 및 시스템 메모리(604)를 포함하는 다양한 시스템 컴포넌트를 하나 이상의 처리 장치(602)에 연결하는 시스템 버스(606)를 포함한다. 시스템 버스(606)는 메모리 버스 또는 메모리 컨트롤러, 주변 장치 버스 및 다양한 버스 아키텍처를 사용하는 로컬 버스를 포함하는 여러 유형의 버스 구조 중 임의의 것일 수 있다. 예시적인 시스템 메모리(604)는 ROM(read only memory)(608) 및 RAM(random access memory)(610)을 포함한다. PC(600) 내의 요소들 간의 정보의 전달을 돕는 베이직 루틴을 포함하는, 베이직 입력/출력 시스템(BIOS)(612)는 ROM(608)에 저장된다.

구현에서, 시스템 메모리(604)는 양자 회로를 컴파일하기 위한 하나 이상의 QECC 및 로직(예를 들어, 도 1의 에지 분리 경로 식별자(116) 및 경로 분할기(118))을 포함하는 고전적인 컨트롤러(611n)를 저장한다.

예시적인 PC(600)는 하드 디스크로부터 읽고 쓰기 위한 하드 디스크 드라이브, 이동식 자기 디스크로부터 읽거나 쓰기 위한 자기 디스크 드라이브, 및 이동식 광학 디스크(예: CD-ROM 또는 기타 광학 매체)로부터 읽거나 쓰기 위한 광학 디스크와 같은 하나 이상의 저장 장치(630)를 더 포함한다. 이러한 저장 장치는 하드 디스크 드라이브 인터페이스, 자기 디스크 드라이브 인터페이스 및 광학 드라이브 인터페이스 각각에 의해 시스템 버스(606)에 연결될 수 있다. 드라이브 및 이들의 연관 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈 및 기타 PC(600) 데이터의 비휘발성 스토리지를 제공한다. PC에서 액세스할 수 있는 데이터를 저장할 수 있는 다른 유형의 컴퓨터 판독 가능 매체(예, 자기 카세트로서, 플래시 메모리 카드, 디지털 비디오 디스크, CD, DVD, RAM, ROM 등)가 예시적인 동작 환경에서 사용될 수도 있다.

운영 체제, 하나 이상의 응용 프로그램, 기타 프로그램 모듈 및 프로그램 데이터를 포함하는 다수의 프로그램 모듈이 저장 장치(630)에 저장될 수 있다. 제어 로직은 저장 장치(630)뿐만 아니라 메모리(604)에 저장될 수 있다. 사용자는 키보드와 같은 하나 이상의 입력 장치(640) 및 마우스와 같은 포인팅 장치를 통해 PC(600)에 커맨드와 정보를 입력할 수 있다. 다른 입력 장치는 디지털 카메라, 마이크, 조이스틱, 게임 패드, 위성 안테나, 스캐너 등을 포함할 수 있다. 이러한 입력 장치 및 기타 입력 장치는 종종 시스템 버스(606)에 연결된 직렬 포트 인터페이스를 통해 하나 이상의 처리 장치(602)에 연결되지만 병렬 포트, 게임 포트 또는 범용 직렬 버스(USB)와 같은 다른 인터페이스에 의해 연결될 수 있다. 모니터(646) 또는 다른 유형의 디스플레이 장치도 비디오 어댑터와 같은 인터페이스를 통해 시스템 버스(606)에 연결된다. 스피커 및 프린터(미도시)와 같은 다른 주변 출력 장치(645)가 포함될 수 있다.

PC(600)는 원격 컴퓨터(660)와 같은 하나 이상의 원격 컴퓨터에 대한 논리적 연결을 사용하여 네트워크 환경에서 작동할 수 있다. 일부 예에서, 하나 이상의 네트워크 또는 통신 연결(650)이 포함된다. 원격 컴퓨터(660)는 다른 PC, 서버, 라우터, 네트워크 PC 또는 피어 장치 또는 다른 공통 네트워크 노드일 수 있으며, 메모리 저장 장치(662) 만이 도 6에 도시되어 있지만 일반적으로 PC(600)와 관련하여 위에서 설명한 요소의 대부분 또는 전부를 포함한다. 개인용 컴퓨터(600) 및/또는 원격 컴퓨터(660)는 논리적 LAN(Local Area Network) 및 WAN(Wide Area Network)에 연결될 수 있다. 이러한 네트워킹 환경은 사무실, 전사적 컴퓨터 네트워크, 인트라넷 및 인터넷에서 일반적이다.

LAN 네트워킹 환경에서 사용될 때, PC(600)는 네트워크 인터페이스를 통해 LAN에 연결된다. WAN 네트워킹 환경에서 사용될 때 PC(600)는 일반적으로 인터넷과 같은 WAN을 통한 통신을 설정하기 위한 모뎀 또는 기타 수단을 포함한다. 네트워크 환경에서, 개인용 컴퓨터(600)에 대해 묘사된 프로그램 모듈 또는 그 일부는 원격 메모리 저장 장치 또는 LAN 또는 WAN 상의 다른 위치에 저장될 수 있다. 도시된 네트워크 연결은 예시이며 컴퓨터 사이에 통신 링크를 설정하는 다른 수단이 사용될 수 있다.

본 명세서에 개시된 방법은 에지로 연결된 노드를 포함하는 그래프를 정의하기 위해 제공되며, 노드는 양자 장치의 큐비트에 매핑된다. 이 방법은 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하는 단계와, 에지 분리 경로의 그룹을 정의하는 단계를 더 제공하며, 그룹의 각각의 경로는 하나 이상의 에지 및 노드를 따라 정의되고 식별된 노드 세트 중 하나를 포함하며, 에지 분리 경로 그룹은 그룹의 경로 중 2개가 에지를 공유하지 않도록 정의된다. 방법은, 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 데 효과적인 세트의 각각의 정의된 경로에 대해, 연산 세트를 수행하는 단계와, 얽힌 큐비트 세트에 대해 다중 큐비트 연산 세트를 수행하는 단계를 더 제공한다.

임의의 이전 방법에 따른 예시적인 방법은, 에지 분리 경로의 정의된 세트 내에서, 하나 이상의 노드에서 서로 교차하는 에지 분리 경로의 정의된 세트 내의 경로의 서브세트를 식별하는 단계를 제공한다. 경로의 식별된 서브세트의 각각의 경로에 대해, 경로가 하나 이상의 제1 스테이지 세그먼트 및 하나 이상의 제2 스테이지 세그먼트로 분할되고, 제1 스테이지 세그먼트 및 제2 스테이지 세그먼트는 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의된다. 제2 스테이지 세그먼트와 연관된 얽힘 연산과는 상이한 시점에서 제1 스테이지 세그먼트와 연관된 얽힘 연산이 수행된다.

임의의 이전 방법에 따른 다른 예시적인 방법은, 제1 스테이지 세그먼트 중 개개의 세그먼트 각각 대응하는 큐비트를 얽히게 하는 제1 세트의 연산을 수행하는 단계와, 후속 시간에, 제2 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제2 세트의 연산을 수행하는 단계를 더 제공한다.

임의의 이전 방법에 따른 또 다른 예시적인 방법에서, 제1 스테이지 세그먼트 중 개개의 세그먼트 각각의 큐비트를 얽히도록 제1 세트의 연산을 수행하는 단계는, 제1 스테이지 세그먼트에서 짝수 에지 및 홀수 에지를 정의하는 단계와, 제1 스테이지 세그먼트의 각각의 짝수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계와, 제1 스테이지 세그먼트의 각각의 홀수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계를 더 포함한다.

임의의 이전 방법에 따른 다른 예시적인 방법에서, 제2 스테이지 세그먼트 증 개개의 세그먼트 각각의 큐비트를 얽히도록 제1 세트의 연산을 수행하는 단계는, 제2 스테이지 세그먼트에서 짝수 에지 및 홀수 에지를 정의하는 단계와, 제2 스테이지 세그먼트의 각각의 짝수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계와, 제2 스테이지 세그먼트의 각각의 홀수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계를 더 포함한다.

임의의 이전 방법에 따른 또 다른 예시적인 방법에서, 양자 장치의 큐비트는 물리적 큐비트로부터 구축된 표면 코드로 구현된 논리적 큐비트이다.

임의의 이전 방법에 따른 또 다른 예시적인 방법에서, 다중 큐비트 연산 세트를 수행하는 단계는, 다중 큐비트 연산의 일부 또는 전부를 동시에 수행하는 단계를 더 포함한다.

예시적인 양자 컴퓨팅 시스템은 양자 알고리즘에 의해 지정된 병렬 다중 큐비트 연산을 획득하기 위해 회로 정의를 실행하는 양자 장치를 포함한다. 시스템은 메모리에 저장된 컨트롤러를 포함하고, 컨트롤러는, 양자 장치의 큐비트에 매핑된 노드를 포함하는 그래프에 액세스하고 - 그래프의 노드는 에지로 연결됨 -, 병렬 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하며, 에지 분리 경로의 그룹을 정의하도록 실행 가능하고, 그룹의 각각의 경로는 하나 이상의 에지와 노드를 따라 정의되고 식별된 노드 세트 중 하나를 포함한다. 에지 분리 경로 그룹은 세트의 경로 중 2개가 에지를 공유하지 않도록 정의된다. 컨트롤러는, 실행되는 경우 에지 분리 경로 그룹의 각각의 정의된 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 할 수 있는 회로를 양자 장치에 의해 실행되도록 컴파일하고, 병렬 다중 큐비트 연산을 수행하도록 더 실행 가능하다.

임의의 이전 시스템의 예시적인 양자 시스템에서, 컨트롤러는, 하나 이상의 노드에서 교차하는 그룹 내 경로의 서브세트를 식별하고, 경로의 식별된 서브세트의 각각의 경로에 대해, 경로를 하나 이상의 제1 스테이지 세그먼트 및 하나 이상의 제2 스테이지 세그먼트로 분할하도록 더 실행 가능하다. 제1 스테이지 세그먼트 및 제2 스테이지 세그먼트는 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의된다. 컴파일된 회로는 제2 스테이지 세그먼트와 연관된 얽힘 연산과 상이한 시점에서 제1 스테이지 세그먼트와 연관된 얽힘 연산을 수행하도록 더 실행 가능하다.

임의의 양자 컴퓨팅 시스템의 다른 예시적인 양자 시스템에서, 컨트롤러는, 제1 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제1 세트의 연산을 수행하도록 실행 가능한 제1 회로에 대한 제1 회로 정의를 생성하고, 제1 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제2 세트의 연산을 수행하도록 실행 가능한 제2 회로에 대한 제2 회로 정의를 생성하도록 더 실행 가능하다.

임의의 이전 양자 시스템의 또 다른 예시적인 양자 시스템에서, 짝수 및 홀수 에지가 제1 스테이지 세그먼트 중 각각의 세그먼트에 대해 정의되고, 제1 회로는, 제1 스테이지 세그먼트 내의 짝수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하며, 제1 스테이지 세그먼트 내의 홀수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하도록 더 실행 가능하다.

임의의 컴퓨팅 시스템의 또 다른 예시적인 양자 컴퓨팅 시스템에서, 짝수 및 홀수 에지가 제2 스테이지 세그먼트 중 각각의 세그먼트에 대해 정의된다. 제2 회로는, 제2 스테이지 세그먼트 내의 짝수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하며, 제2 스테이지 세그먼트 내의 홀수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하도록 더 실행 가능하다.

임의의 이전 양자 시스템의 다른 예시적인 양자 시스템에서, 양자 회로의 큐비트는 물리적 큐비트로부터 구축된 표면 코드로 구현된 논리적 큐비트이다.

임의의 이전 시스템의 다른 예시적인 양자 시스템에서, 회로는 병렬 멀티-큐비트 연산의 일부 또는 전부를 동시에 실행하도록 더 실행 가능하다.

본 명세서에 개시된 예시적인 유형의 컴퓨터 판독 가능 저장 매체는 컴퓨터 프로세스를 실행하기 위한 컴퓨터 실행 가능 명령어를 인코딩하고, 컴퓨터 프로세스는, 양자 장치의 큐비트에 매핑된 노드를 포함하는 그래프를 정의하는 단계 - 그래프의 노드는 에지(edge)에 의해 연결됨 - 와, 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하는 단계와, 에지 분리 경로의 그룹을 정의하는 단계를 포함하고, 그룹의 각각의 경로는 하나 이상의 에지 및 노드를 따라 정의되고 식별된 노드 세트 중 하나를 포함한다. 에지 분리 경로 그룹은 그룹의 경로 중 2개가 에지를 공유하지 않도록 정의되고, 컴퓨터 프로세스는, 각각의 정의된 경로에 대해, 연산 세트를 수행하는 단계를 더 포함하며, 연산 세트는 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 데 효과적이다. 이어서 다중 큐비트 연산 세트가 얽힌 큐비트 세트에 대해 수행된다.

임의의 이전 컴퓨터 판독 가능 저장 매체의 예시적인 유형의 컴퓨터 판독 가능 저장 매체에서, 컴퓨터 프로세스는 하나 이상의 노드에서 서로 교차하는 그룹 내 경로의 서브세트를 식별하는 단계와, 경로의 식별된 서브세트의 각각의 경로에 대해, 경로를 하나 이상의 제1 스테이지 세그먼트와 하나 이상의 제2 스테이지 세그먼트로 분할하는 단계를 더 포함한다. 제1 스테이지 세그먼트와 제2 스테이지 세그먼트는 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의된다. 이 프로세스는 제2 스테이지 세그먼트와 연관된 얽힘 연산과는 상이한 시점에서 제1 스테이지 세그먼트와 연관된 얽힘 연산을 수행하는 단계를 더 제공한다.

임의의 이전 컴퓨터 판독 가능 저장 매체의 또 다른 예시적인 유형의 컴퓨터 판독 가능 저장 매체에서, 컴퓨터 프로세스는 제1 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제1 세트의 연산을 수행하는 단계 및, 후속 시점에, 제2 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제2 세트의 연산을 수행하는 단계를 더 포함한다.

임의의 이전 컴퓨터 판독 가능 저장 매체의 다른 예시적인 유형의 컴퓨터 판독 가능 저장 매체에서, 제1 스테이지 세그먼트와 연관된 얽힘 연산을 수행하는 단계는 제1 스테이지 세그먼트 각각에서 짝수 및 홀수 에지를 정의하고 제1 스테이지 세그먼트 중 하나의 짝수 에지에 대응하는 큐비트에 대한 연결 측정을 수행하는 단계를 더 포함한다. 프로세스는 다음으로 제1 스테이지 세그먼트 중 하나의 각각의 홀수 에지에 대응하는 큐비트에 대한 연결 측정을 수행하는 단계를 더 포함한다.

임의의 이전 컴퓨터 판독 가능 저장 매체의 또 다른 예시적인 유형의 컴퓨터 판독 가능 저장 매체에서, 컴퓨터 프로세스는 제2 스테이지 세그먼트에서 짝수 및 홀수 에지를 정의하는 단계; 제2 스테이지 세그먼트 중 하나의 짝수 에지에 대응하는 각각의 큐비트 세트에 대해 연결 측정을 수행하는 단계; 및 제2 스테이지 세그먼트 중 홀수 에지에 대응하는 큐비트 세트 각각에 대한 연결 측정을 수행하는 단계를 포함한다.

임의의 이전 컴퓨터 판독 가능 저장 매체의 또 다른 예시적인 유형의 컴퓨터 판독 가능 저장 매체에서, 양자 회로의 큐비트는 물리적 큐비트로부터 구축된 표면 코드로 구현된 논리적 큐비트이다.

본 명세서에 개시된 예시적인 시스템은 양자 장치의 큐비트에 매핑된 노드를 포함하는 그래프를 정의하기 위한 수단 - 노드는 에지에 의해 서로 연결됨 - ; 양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하기 위한 수단; 및 에지 분리 경로의 그룹을 정의하기 위한 수단 - 그룹 내의 각각의 경로는 하나 이상의 에지 및 노드를 따라 정의되고 식별된 노드 세트 중 하나를 포함함 - 을 포함한다. 에지 분리 경로의 그룹은 그룹 내의 2개의 경로가 에지를 공유하지 않도록 정의되고, 시스템은 각각의 정의된 경로에 대해 동작 세트를 수행하기 위한 수단 - 동작 세트는 경로에 포함된 식별된 노드 집합에 대응하는 큐비트를 얽히게 하는 데 더 유효함 - ; 및 얽힌 큐비트 세트에 대해 다중 큐비트 연산 세트를 수행하기 위한 수단을 더 포함한다.

위의 사양, 예 및 데이터는 예시적인 구현의 구조 및 사용에 대한 완전한 설명을 제공한다. 청구된 발명의 사상 및 범위를 벗어나지 않고 많은 구현이 이루어질 수 있으므로, 이하 첨부되는 청구범위는 본 발명을 정의한다. 또한, 상이한 예의 구조적 특징은 인용된 청구범위를 벗어나지 않고 또 다른 구현에서 결합될 수 있다. 위의 사양, 예 및 데이터는 예시적인 구현의 구조 및 사용에 대한 완전한 설명을 제공한다. 청구된 발명의 사상 및 범위를 벗어나지 않고 많은 구현이 이루어질 수 있으므로, 이하 첨부되는 청구범위는 본 발명을 정의한다. 또한, 상이한 예의 구조적 특징은 인용된 청구범위를 벗어나지 않고 또 다른 구현에서 결합될 수 있다.

Claims (15)

1. 양자 장치의 큐비트(qubit)에 매핑된 노드를 포함하는 그래프를 정의하는 단계 - 상기 노드는 에지(edge)에 의해 서로 연결됨 - 와,
   양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하는 단계와,
   에지 분리 경로(edge-disjoint path)의 그룹을 정의하는 단계 - 상기 그룹의 각각의 경로는 하나 이상의 에지 및 노드를 따라 정의되고 상기 식별된 노드 세트 중 하나를 포함하며, 상기 에지 분리 경로 그룹은 그룹의 경로 중 2개가 에지를 공유하지 않도록 정의됨 - 와,
   각각의 정의된 경로에 대해, 상기 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 연산 세트를 수행하는 단계와,
   상기 얽힌 큐비트 세트에 대해 다중 큐비트 연산 세트를 수행하는 단계를 포함하는,
   방법.
2. 제1항에 있어서,
   에지 분리 경로의 정의된 세트 내에서, 하나 이상의 노드에서 서로 교차하는 경로의 서브세트를 식별하는 단계와,
   상기 경로의 식별된 서브세트의 각각의 경로에 대해, 상기 경로를 하나 이상의 제1 스테이지 세그먼트 및 하나 이상의 제2 스테이지 세그먼트로 분할하는 단계 - 상기 제1 스테이지 세그먼트 및 상기 제2 스테이지 세그먼트는 상기 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 상기 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의됨 - 와,
   상기 제2 스테이지 세그먼트와 연관된 얽힘 연산과 상이한 시점에서 상기 제1 스테이지 세그먼트와 연관된 얽힘 연산을 수행하는 단계를 더 포함하는,
   방법.
3. 제2항에 있어서,
   상기 제1 스테이지 세그먼트 중 개개의 세그먼트 각각 대응하는 큐비트를 얽히게 하는 제1 세트의 연산을 수행하는 단계와,
   후속 시간에, 상기 제2 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제2 세트의 연산을 수행하는 단계를 더 포함하는,
   방법.
4. 제3항에 있어서,
   상기 제1 스테이지 세그먼트 중 개개의 세그먼트 각각의 큐비트를 얽히도록 상기 제1 세트의 연산을 수행하는 단계는,
   상기 제1 스테이지 세그먼트에서 짝수 에지 및 홀수 에지를 정의하는 단계와,
   상기 제1 스테이지 세그먼트의 각각의 짝수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계와,
   상기 제1 스테이지 세그먼트의 각각의 홀수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계를 더 포함하는,
   방법.
5. 제3항에 있어서,
   상기 제2 스테이지 세그먼트 중 개개의 세그먼트 각각의 큐비트를 얽히도록 상기 제1 세트의 연산을 수행하는 단계는,
   상기 제2 스테이지 세그먼트에서 짝수 에지 및 홀수 에지를 정의하는 단계와,
   상기 제2 스테이지 세그먼트의 각각의 짝수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계와,
   상기 제2 스테이지 세그먼트의 각각의 홀수 에지에 대응하는 큐비트에 대해 연결 측정을 수행하는 단계를 더 포함하는,
   방법.
6. 제1항에 있어서,
   상기 양자 장치의 큐비트는 물리적 큐비트로부터 구축된 표면 코드(surface code)로 구현된 논리적 큐비트인,
   방법.
7. 제1항에 있어서,
   상기 다중 큐비트 연산 세트를 수행하는 단계는, 상기 다중 큐비트 연산의 일부 또는 전부를 동시에 수행하는 단계를 더 포함하는,
   방법.
8. 양자 컴퓨팅 시스템으로서,
   양자 알고리즘에 의해 지정된 병렬 다중 큐비트 연산을 획득하기 위해 회로 정의를 실행하는 양자 장치와,
   메모리에 저장된 컨트롤러를 포함하고,
   상기 컨트롤러는,
   상기 양자 장치의 큐비트에 매핑된 노드를 포함하는 그래프에 액세스하고 - 상기 그래프의 노드는 에지로 연결됨 -,
   상기 병렬 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 상기 그래프 상의 노드 세트를 식별하며,
   에지 분리 경로 그룹을 정의하고 - 상기 그룹의 각각의 경로는 하나 이상의 에지와 노드를 따라 정의되고 상기 식별된 노드 세트 중 하나를 포함하며, 상기 에지 분리 경로 그룹은 상기 세트의 경로 중 2개가 에지를 공유하지 않도록 정의됨 - ,
   상기 양자 장치에 의해 실행되도록 회로를 컴파일 - 상기 회로는 에지 분리 경로 그룹의 각각의 정의된 경로에 포함된 상기 식별된 노드 세트에 대응하는 큐비트를 얽히게 하고 병렬 다중 큐비트 연산을 수행하도록 실행 가능함 - 하도록 실행 가능한,
   양자 컴퓨팅 시스템.
9. 제8항에 있어서,
   상기 컨트롤러는
   하나 이상의 노드에서 교차하는 상기 그룹 내 상기 경로의 서브세트를 식별하고,
   상기 경로의 식별된 서브세트의 각각의 경로에 대해, 상기 경로를 하나 이상의 제1 스테이지 세그먼트 및 하나 이상의 제2 스테이지 세그먼트로 분할 -상기 제1 스테이지 세그먼트 및 상기 제2 스테이지 세그먼트는 상기 제1 스테이지 세그먼트 중 2개가 서로 교차하지 않고 상기 제2 스테이지 세그먼트 중 2개가 서로 교차하지 않도록 정의됨 - 하도록 더 실행 가능하며,
   상기 컴파일된 회로는 상기 제2 스테이지 세그먼트와 연관된 얽힘 연산과 상이한 시점에서 상기 제1 스테이지 세그먼트와 연관된 얽힘 연산을 수행하도록 더 실행 가능한,
   양자 컴퓨팅 시스템.
10. 제9항에 있어서,
    상기 컨트롤러는,
    상기 제1 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제1 세트의 연산을 수행하도록 실행 가능한 제1 회로에 대한 제1 회로 정의를 생성하고,
    상기 제1 스테이지 세그먼트 중 개개의 세그먼트 각각에 대응하는 큐비트를 얽히게 하는 제2 세트의 연산을 수행하도록 실행 가능한 제2 회로에 대한 제2 회로 정의를 생성하도록 더 실행 가능한,
    양자 컴퓨팅 시스템.
11. 제10항에 있어서,
    짝수 및 홀수 에지가 상기 제1 스테이지 세그먼트 중 각각의 세그먼트에 대해 정의되고, 상기 제1 회로는,
    상기 제1 스테이지 세그먼트 내의 상기 짝수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하며,
    상기 제1 스테이지 세그먼트 내의 상기 홀수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하도록 더 실행 가능한,
    양자 컴퓨팅 시스템.
12. 제10항에 있어서,
    짝수 및 홀수 에지가 상기 제2 스테이지 세그먼트 중 각각의 세그먼트에 대해 정의되고, 상기 제2 회로는,
    상기 제2 스테이지 세그먼트 내의 상기 짝수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하며,
    상기 제2 스테이지 세그먼트 내의 상기 홀수 에지 각각에 대응하는 큐비트에 대해 연결 측정을 수행하도록 더 실행 가능한,
    양자 컴퓨팅 시스템.
13. 제8항에 있어서,
    상기 양자 회로의 큐비트는 물리적 큐비트로부터 구축된 표면 코드로 구현된 논리적 큐비트인,
    양자 컴퓨팅 시스템.
14. 제8항에 있어서,
    상기 회로는 상기 병렬 멀티-큐비트 연산의 일부 또는 전부를 동시에 실행하도록 더 실행 가능한,
    양자 컴퓨팅 시스템.
15. 컴퓨터 프로세스를 실행하기 위한 컴퓨터 실행 가능 명령어를 인코딩하는 하나 이상의 유형의 컴퓨터 판독 가능 저장 매체로서,
    상기 컴퓨터 프로세스는,
    양자 장치의 큐비트에 매핑된 노드를 포함하는 그래프를 정의하는 단계 - 상기 그래프의 노드는 에지(edge)에 의해 연결됨 - 와,
    양자 알고리즘의 다중 큐비트 연산의 대상이 되는 큐비트 세트에 대응하는 그래프 상의 노드 세트를 식별하는 단계와,
    에지 분리 경로의 그룹을 정의하는 단계 - 상기 그룹의 각각의 경로는 하나 이상의 에지 및 노드를 따라 정의되고 상기 식별된 노드 세트 중 하나를 포함하며, 상기 에지 분리 경로 그룹은 그룹의 경로 중 2개가 에지를 공유하지 않도록 정의됨 - 와,
    각각의 정의된 경로에 대해, 상기 경로에 포함된 식별된 노드 세트에 대응하는 큐비트를 얽히게 하는 연산 세트를 수행하는 단계와,
    상기 얽힌 큐비트 세트에 대해 다중 큐비트 연산 세트를 수행하는 단계를 포함하는,
    하나 이상의 유형의 컴퓨터 판독 가능 저장 매체.

Images