KR20220149533A - 측정 전용 마요라나 기반 표면 코드 아키텍처 - Google Patents

측정 전용 마요라나 기반 표면 코드 아키텍처 Download PDF

Info

Publication number
KR20220149533A
KR20220149533A KR1020227030332A KR20227030332A KR20220149533A KR 20220149533 A KR20220149533 A KR 20220149533A KR 1020227030332 A KR1020227030332 A KR 1020227030332A KR 20227030332 A KR20227030332 A KR 20227030332A KR 20220149533 A KR20220149533 A KR 20220149533A
Authority
KR
South Korea
Prior art keywords
measurement
qubit
majorana
measurements
hexon
Prior art date
Application number
KR1020227030332A
Other languages
English (en)
Inventor
로만 벨라 바우어
파르사 본더슨
앨런 디 트란
Original Assignee
마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 filed Critical 마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Publication of KR20220149533A publication Critical patent/KR20220149533A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/47—Error detection, forward error correction or error protection, not provided for in groups H03M13/01 - H03M13/37
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Error Detection And Correction (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

양자 장치는 복수의 마요라나 큐비트 아일랜드를 사용하여 오류 정정 코드를 구현하는 신드롬 측정 회로를 포함한다. 신드롬 측정 회로는 측정 전용 동작의 시퀀스를 수행함으로써 신드롬 측정을 달성하도록 적응되고, 측정 전용 동작 각각은 최대 2개의 마요라나 큐비트 아일랜드를 포함한다.

Description

측정 전용 마요라나 기반 표면 코드 아키텍처
마요라나 페르미온(Majorana fermion)은 반입자(antiparticle)가 자기 자신인 페르미온이다. 마요라나 페르미온의 제로 모드(zero mode)는 도메인 경계 또는 소용돌이와 같은 결함에 국소적일 수 있다. 이러한 마요라나 제로 모드(Majorana zero modes, MZM)는 비국소적이면서 위상 보호되는 상태 공간(nonlocal, topologically protected state spaces)을 호스트할 수 있기 때문에 양자 컴퓨팅의 관심 사항이다. 최근 여러 실험을 통해, MZM이 초전도체에 부착된 1차원 반도체 와이어의 끝에 존재할 수 있음이 입증되었다. MZM은 현재 위상 양자 계산을 수행하는 데 사용할 수 있는 큐비트의 잠재적 빌딩 블록으로서 탐구되고 있다.
MZM을 사용하는 위상 양자 계산에 대한 한가지 접근 방식은 MZM이 서로에 대해 이동하고 이러한 이동이 이들의 비국소적인 상태 공간에 대해 변환 시퀀스("브레이드 교환(braiding exchange)" 또는 "브레이드 변환"이라고 함)를 생성하는 방식을 활용하는데, 이러한 변환 시퀀스는 이들 상태 공간에서 인코딩된 큐비트 상태에 작용하는 대응하는 계산 게이트를 나타낼 수 있다. 예를 들어, 특정 인코딩 방식에서, 하나의 준입자를 다른 준입자 주위로 시계 방향으로 움직이는 것은 큐비트에 작용하는 NOT 게이트(파울리(Pauli) X)에 대응할 수 있다. 큐비트를 읽기 위해, 한 쌍의 준입자가 함께 나노와이어에 강제로 충돌하여 결과가 측정될 수 있도록 한다. MZM의 브레이드 변환을 사용하여 큐비트들의 시스템에 작동하는 클리포드(Clifford) 게이트 세트를 생성할 수 있음이 증명되었다.
MZM을 사용하는 위상 양자 계산에 대한 다른 접근 방식은 MZM을 물리적으로 서로 이동시키지 않고 브레이드 변환(braiding transformations)을 생성하도록 양자 상태 순간이동(quantum state teleportation)의 애니오닉 아날로그(anyonic analog)를 활용한다. 이 특정 접근 방식은 "측정 전용 위상 양자 계산"의 일 예를 나타낸다. 이 접근 방식에서, 양자 상태 순간이동은 보조 MZM의 사용과 함께 MZM 쌍의 합동 페르미온 패리티의 투영 측정(projective measurements of the joint fermionic parity of MZM)을 통해 실현된다. 양자 상태 순간이동의 반복 적용은 MZM이 물리적으로 이동하는 전술한 접근 방식에서 두 MZM의 브레이드 교환과 동일한 효과를 가질 수 있다. 따라서, 클리포드 양자 게이트 세트를 구현하기 위해 MZM 측정 시퀀스가 수행된다. 본 명세서에 개시된 기술은 이러한 후자의 접근 방식에 관한 것이다.
일 구현에 따르면, 양자 장치는 복수의 마요라나 큐비트 아일랜드(plurality of Majorana qubit islands)를 사용하여 오류 정정 코드를 구현하는 신드롬 측정 회로(syndrome measurement circuit)를 포함한다. 신드롬 측정 회로는 측정 전용 동작들의 시퀀스를 수행함으로써 신드롬 측정을 달성하도록 적응되며, 각각의 측정 전용 동작은 최대 2개의 마요라나 큐비트 아일랜드를 포함한다.
도 1은 측정 전용 마요라나 기반 아키텍처를 사용하여 표면 코드를 구현하는 양자 측정 회로를 통해 오류 정정을 수행하는 예시적인 양자 컴퓨팅 시스템을 도시한다.
도 2a는 효율적인 표면 코드 신드롬 측정을 구현하는 데 사용할 수 있는 예시적인 양면 마요라나 헥손 아키텍처를 도시한다.
도 2b는 효율적인 표면 코드 신드롬 측정을 구현하는 데 사용할 수 있는 예시적인 단면 마요라나 헥손 아키텍처를 도시한다.
도 3은 마요라나 헥손 및 마요라나 테트론을 포함하는 메조스코픽 초전도 아일랜드에 의해 형성된 예시적인 표면 코드 아키텍처를 도시한다.
도 4는 마요라나 헥손 및 마요라나 테트론 아일랜드를 포함하는 예시적인 표면 코드 아키텍처의 추가 양태를 예시한다.
도 5 및 후속하는 설명은 개시된 기술이 구현될 수 있는 예시적인 컴퓨팅 환경의 간략하고 일반적인 설명을 제공하기 위한 것이다.
양자 컴퓨터는 양자 오류 정정 코드(QECC)를 사용하여 오류 정정을 수행할 수 있다. QECC는 논리적 큐비트를 물리적 큐비트의 집합으로 인코딩하여 논리적 큐비트의 오류율이 물리적 오류율보다 낮도록 한다. 최근 몇 년 동안, 여러 오류 정정 프로토콜이 제안되었다. QECC는 물리적 오류율이 물리적 큐비트 수를 늘리더라도 허용 가능한 임계값 미만이라면, 내결함성 양자 계산을 가능하게 한다.
양자 처리 동안, 보호된 데이터를 인코딩하는 데이터 큐비트로부터의 엔트로피는 폐기될 수 있는 보조 큐비트(ancillary qubits)로 전달된다. 보조 큐비트는 데이터 큐비트와 상호작용하도록 배치되어 보조 큐비트를 측정하여 오류를 감지하고 디코딩 유닛을 사용하여 이러한 오류를 정정할 수 있다.
오류 정정 코드의 중요한 부류는 스태빌라이저 코드(stabilizer codes)이다. 스태빌라이저 코드의 경우, 논리 큐비트는 스태빌라이저라고 지칭되는 몇몇 교환 다중 큐비트 파울리 연산자(commuting multi-qubit Pauli operators)의 동시적인 +1 고유 공간(eigenspace)으로 정의된다. 교환 스태빌라이저(commuting stabilizers)의 완전한 세트를 사용하여 양자 시스템을 반복적으로 측정함으로써, 각 보조 큐비트와 관련된 데이터 비트는 모든 스태빌라이저의 동시적인 및 특유의 고유 상태로 강제되어 시스템을 교란하지 않으면서 스태빌라이저를 측정할 수 있다. 측정 결과가 변경되면, 이것은 하나 이상의 큐비트 오류에 대응하고, 양자 상태는 측정에 의해 다른 스태빌라이저 고유 상태에 투영된다. 스태빌라이저를 반복적으로 측정하여 오류가 검출되며, +1의 예상 결과로부터의 편차는 오류를 나타낸다.
스태빌라이저 코드의 부류 내에서, 표면 코드는 내결함성 양자 컴퓨팅을 위한 가장 유망한 QECC로 간주된다. 가장 간단한 구현은 큐비트의 직사각형 격자에 대해 정의되며, 이 격자의 플라켓(plaquettes)은 바둑판 패턴에서 2개의 하위 격자로 분할된다. 각 플라켓에 대해 하나의 스태빌라이저가 있으며, 하나의 하위 격자에 대해, 그것은 플라켓 주변의 데이터 큐비트에 대한 4개의 파울리 X 연산자의 곱에 의해 제공되고, 다른 하위 격자에 대해서는, 4개의 파울리 Z 연산자의 대응하는 곱에 의해 제공된다.
표면 코드를 구현하기 위한 가장 실용적인 제안에서, 스태빌라이저 측정(예를 들어, 플라켓 주변의 데이터 큐비트에 작용하는 4개의 파울리 연산자의 곱)은 각 플라켓에 추가 보조 큐비트를 추가하고, 이를 그의 인접한 데이터 큐비트와 특정한 방식으로 얽어 매고(entangle), 마지막으로 보조 큐비트에 대해 단일 큐비트 측정을 수행함으로써 달성된다.
파울리 연산자의 측정은 MZM 기반 아키텍처에서 위상적으로(topologically) 보호된 패리티 측정으로 변환되기 때문에, 파울리 스태빌라이저 코드는 이러한 아키텍처에 이상적으로 매핑된다. 개시된 기술의 일 구현에 따르면, 표면 코드는 양자 장치에서, 본 명세서에서 더 구체적으로는 마요라나 헥손(또는 간단히 "헥손") 및 마요라나 테트론(또는 단순히 "테트론")으로 지칭되는 메조스코픽 초전도 아이랜드로 형성된 측정 회로를 통해 구현된다. 측정 오류를 정정하기 위해 표면 코드를 구현하는 경우, 가장 가까운 메조스코픽 초전도 아일랜드에 배열된 위상적으로 보호된 마요라나 기반 큐비트 시퀀스를 측정하여 최적화된 스태빌라이저 측정이 수행된다. 제안된 접근 방식에 따르면, 이 스태빌라이저 측정은 한 번에 2개 또는 4개의 MZM을 포함하는 측정(예컨대, 2-MZM 또는 4-MZM 측정)만을 사용하여 수행될 수 있으며, 이러한 각 측정은 단일 아일랜드 또는 2개의 가장 가까운 이웃 아일랜드의 MZM을 포함한다. 감소된 측정 횟수로 인해 그리고 측정에 관련된 MZM의 근접성으로 인해, 이 스태빌라이저 측정은 이전 측정 전용 접근 방식보다 훨씬 적은 처리 리소스로 구현될 수 있다.
이하, 도 1 및 관련 설명은 제안된 측정 전용 마요라나 기반 표면 코드 아키텍처를 사용하여 구현될 수 있는 측정 회로의 유형 및 양자 컴퓨팅 시스템의 개요를 제공한다. 도 2 및 관련 설명은 이 아키텍처의 개별 빌딩 블록을 설명하는 반면, 도 3 및 도 4에 대한 설명은 제안된 표면 코드 아키텍처의 세부사항과 그러한 아키텍처의 예시적인 최적화된 사용에 대한 세부사항을 소개한다.
도 1은 측정 전용 마요라나 기반 아키텍처를 사용하여 표면 코드를 구현하는 신드롬 측정 회로(114)를 통해 오류 정정을 수행하는 예시적인 양자 컴퓨팅 시스템(100)을 도시한다.
양자 컴퓨팅 시스템(100)은 양자 레지스터(108) 내의 큐비트를 조작함으로써 계산을 수행하는 제어기(102)를 포함한다. 양자 컴퓨팅 시스템(100)에서 내결함성 양자 계산을 가능하게 하기 위해, 판독 장치(112)는 큐비트 레지스터(108) 내의 큐비트에 표면 코드를 적용하는 신드롬 측정 회로(114)를 포함한다. 신드롬 측정 회로(114)는 양자 레지스터(108) 내의 데이터 큐비트와 관련된 계산을 수행하기 위해 "보조 큐비트"로 알려진 추가 큐비트를 사용한다. 신드롬 측정 회로(114)는 양자 컴퓨터에서 보조 큐비트의 측정을 수행하여, 오류(결함)와 관련하여 측정된 정보를 제공하는 신드롬을 추출한다. 양자 계산 중 오류 누적을 피하기 위해, 신드롬 데이터는 지속적으로 측정되어 각 신드롬 측정 라운드마다 r개의 신드롬 비트를 생성한다. 일 구현에서, 신드롬 데이터는 매 1μs의 빈도로 측정된다.
신드롬 측정 회로(114)에 의해 출력된 신드롬 데이터는, 하나 이상의 QECC를 구현하여 신드롬 데이터를 분석하고 신드롬 측정 회로(114) 내에서 각 오류의 위치를 검출하고 각 오류를 정정하는 디코딩 유닛(116)으로 전송된다. 디코딩 유닛(116)은 검출된 각각의 오류를 정정하기 위한 정보를 제어기(102)에 반환한다.
뷰(142)는 신드롬 측정 회로(114)를 형성하는 데 사용되는 표면 코드 아키텍처의 일부를 제한이 아닌 예로서 도시한다. 표면 코드 아키텍처는, 각각이 자신의 모서리에 정렬된 중앙 보조 큐비트와 4개의 데이터 큐비트를 포함하는 다수의 플라켓(예컨대, 플라켓(122, 124))에 의해 정의되는 격자형 구조로 배열된, 속이 빈 원으로 표시되는 데이터 큐비트(예를 들어, 데이터 큐비트(118)), 및 속이 찬 원으로 표시되는 보조 큐비트(예컨대, 보조 큐비트(120))의 조합을 인코딩한다.
양자 처리 동안, 보호된 데이터를 인코딩하는 데이터 큐비트로부터의 엔트로피는 측정 후에 폐기될 수 있는 보조 큐비트로 (예를 들어, 플라켓의 모서리로부터 중앙 보조 큐비트로) 전달된다. 각 플라켓의 모서리에 있는 데이터 큐비트와 중앙 보조 큐비트(예컨대, 보조 큐비트(120)) 간의 이러한 데이터 전달은 4개의 모서리 데이터 큐비트와 중앙 보조 큐비트를 얽어 맨 다음 중앙 보조 큐빗에 대해 투영 측정을 수행하는 것을 포함하는 프로세스를 통해 달성된다. 본 명세서에서 "스태빌라이저 측정"이라고 하는 이 프로세스는 개별 신드롬 비트를 생성하고, 이 비트는 디코딩 유닛(116)으로 전송된다.
표면 코드는 X-타입 스태빌라이저 측정 및 Z-타입 스태빌라이저 측정의 두 가지 유형의 스태빌라이저 측정을 구현한다. 신드롬 측정 회로(114)의 각 플라켓은 X-타입 스태빌라이저 측정 또는 Z-타입 스태빌라이저 측정을 수행하는 데 사용된다. 예를 들어, 음영 처리된 면이 있는 플라켓(예컨대, 플라켓(124))는 Z-스태빌라이저 측정에 사용될 수 있고 음영 처리되지 않은 플라켓은 X-스태빌라이저 측정에 사용될 수 있다. 이 아키텍처에서, 음영 처리된 각 플라켓의 중앙에 있는 보조 큐비트는 "측정-Z" 큐비트라고 하는 반면 음영 처리되지 않은 각 플라켓의 중앙에 있는 보조 큐비트는 "측정-X" 큐비트라고 한다. 각 측정-X 및 측정-Z 큐비트는 4개의 데이터 큐비트(예컨대, 4개의 가장 가까운 속이 빈 원)에 연결되고, 각 데이터 큐비트는 2개의 측정-Z 큐비트 및 2개의 측정-X 큐비트(예컨대, 4개의 가장 가까운 속이 채워진 원)에 개별적으로 연결된다.
표면 코드의 개별 플라켓(122)에 대한 스태빌라이저 측정은 적어도 (1) 해당 계산 상태 |0〉에서 중앙 보조 큐비트를 초기화하기 위해 제1 측정을 수행하는 단계, (2) 플라켓(122) 상의 5개 큐비트 모두를 얽어매기 위한 4개의 CNOT 연산, 및 (3) 중앙 보조 큐비트의 투영 측정을 수반하는 측정 시퀀스를 포함한다.
Z-타입 스태빌라이저 측정을 수행하는 데 사용되는 플라켓에서, 4-CNOT 측정(위의 단계 (2))은 제어로서 4개의 가장 가까운 이웃 데이터 큐비트를 사용하여 측정 큐비트를 타겟으로 하되, 투영 측정은 고유상태(
Figure pct00001
)를 산출한다. X-타입 스태빌라이저 측정을 수행하는 데 사용되는 플라켓의 경우, 4개의 CNOT는 제어로서 측정 큐비트를 사용하여 가장 가까운 이웃 데이터 큐비트를 타겟으로 하며, 시퀀스는 CNOT 전후에 측정 큐비트에 적용되는 하다마드(Hadamard)를 또한 포함한다. 이러한 방식으로 하다마드 게이트를 적용하는 것의 대안으로서,
Figure pct00002
연산자의 측정값을 사용하여 측정-X 큐비트를 초기화할 수 있고 측정-X 큐비트에 대한
Figure pct00003
연산자의 측정을 통해 (CNOT 시퀀스 후) 최종 신드롬 판독을 수행한다. 투영 측정은
Figure pct00004
의 고유 상태를 산출한다. 표시된 격자 구조가 단일 논리 큐비트를 나타내는 일 구현에서, 논리 큐비트의 모든 측정 큐비트의 투영 측정은 논리 큐비트의 모든 데이터 큐비트의 상태(
Figure pct00005
)가
Figure pct00006
Figure pct00007
을 동시에 충족하도록 하되, 고유값
Figure pct00008
이고, 고유값
Figure pct00009
이다. 측정 후, 사이클이 반복된다. 모든 보조 큐비트의 스태빌라이저 측정은 X-타입 신드롬 측정 회로 또는 Z-타입 신드롬 측정 회로에서의 모든 단계가 다음 단계가 시작되기 전에 격자의 각 플라켓(논리 큐비트)에서 완료되도록 수행된다.
상이한 양자 플랫폼에서, 표면 코드 스태빌라이저 측정의 4가지 CNOT 연산은 다양한 방식으로 구현될 수 있다. 본 명세서에서 제안된 아키텍처에서, MZM은 표면 코드를 구현하는 데 사용된다. 각 플라켓(예컨대, 플라켓(122))의 중앙에 있는 보조 큐비트는 6개의 MZM을 포함하는, 본 명세서에서 '헥손'이라고 하는 마요라나 헥손으로 알려진 MZM 구조에 의해 구현된다. 각 플라켓의 모서리에 있는 데이터 큐비트는 각각 4개의 MZM을 포함하는, 본 명세서에서 "테트론"이라고 하는 마요라나 테트론으로 알려진 구조에 의해 구현된다. 예를 들어, 도 1의 뷰(130)는 4개의 테트론(136, 138, 140, 144)으로 둘러싸인 중앙 헥손(134)을 포함하는 마요라나 아일랜드 그룹(148)을 예시한다. 함께, 헥손(134) 및 테트론(136, 138, 140 및 144)은 플라켓(122)에서 5개의 데이터 비트를 형성한다. 표면 코드의 스태빌라이저 측정은 마요라나 아일랜드 그룹(148)에서 소수의 MZM을 포함하는 합동 페르미온 패리티 측정 시퀀스를 수행함으로써 구현될 수 있다. 예를 들어, 스태빌라이저 측정의 4개의 CNOT 연산은 2-MZM 및 4-MZM 패리티 측정 시퀀스를 사용하여 수행될 수 있다. 헥손과 테트론을 사용하는 이러한 측정 전용 접근 방식은 이전 접근 방식보다 더 효율적인 계산을 허용한다.
도 2a 및 도 2b는 효율적인 표면 코드 신드롬 측정을 구현하는 데 사용할 수 있는 예시적인 MZM 헥손 아키텍처(200, 202)를 도시한다. MZM 헥손(본 명세서에서는 간단히 '헥손'이라고 함)은 6개의 MZM(예컨대, MZM(204))을 포함하는 초전도 아일랜드이며, 이들 MZM 중 몇몇은 큐비트 상태를 인코딩하는 데 사용되고 몇몇은 측정 기반 작업을 용이하게 하는 보조 자유도로서 역할을 한다. 도 2a의 MZM 헥손 아키텍처(200)는 양면 헥손인 반면, 도 2b의 MZM 헥손 아키텍처(202)는 단면 헥손이다.
큐비트는 또한 4개의 MZM(고립된 초전도 아일랜드에 있을 때 테트론이라고 함)으로부터 형성될 수 있지만, 보조 MZM이 없기 때문에, 이러한 큐비트 자체는 위상적으로 보호되는 임의의 단일 게이트 연산을 허용하지 않는다. 반면에 헥손은 단일 큐비트 클리포드 게이트의 전체 세트가 위상 보호(topological protection)와 함께 구현되도록 한다.
일 구현에 따르면, 각각의 헥손에 포함된 MZM(예를 들어, MZM(204, 206))은 위상 초전도체 와이어(예를 들어, 위상 초전도체(208))에 의해 그리고 트리비얼(trivial)(s-파) 초전도체(예를 들어, 초전도체(210, 214))로 만들어진 스파인(spine)에 의해 결합된다.
도 2a의 양면 아키텍처에서, 3개의 초전도체 와이어가 중간에서 스파인에 의해 연결되어 있고, 각 초전도체(208)의 양단에는 MZM이 존재한다. 도 2b의 단면 아키텍처에서, 6개의 나노와이어가 그들의 일단에서 스파인(210)에 의해 결합되고, 따라서, MZM이 타단에만 존재한다. 이러한 아키텍처의 중요한 이점은 단일 큐비트 아이랜드가 갈바닉 절연되고(점(dots)에 대한 약한 결합은 제외, 아래 참조), 따라서 쿨롱 상호작용이 아일랜드에 대한 유한 충전 에너지(EC)를 발생시킨다는 것이다. 이것은, 전자가 외부에서 아일랜드 상으로 또는 아일랜드에서 외부로 터널링할 확률이 온도에 대한 충전 에너지(EC)의 비율로 기하급수적으로 억제되기 때문에(
Figure pct00010
), (외부) 준입자 중독을 방지하는 데 도움이 된다. 아일랜드에서 열적으로 여기된 준입자로 인한 위상적으로 보호된 상태의 결어긋남(decoherence)은
Figure pct00011
에 의해 억제되며, 여기서 Δ는 위상 간격이다. MZM 간 페르미온의 가상 터널링으로 인한 축퇴 분할은
Figure pct00012
에 의해 억제되는데, 여기서 L은 MZM들의 분리이고 ξ는 초전도 코히어런스 길이이다.
구현에 따르면, 임의의 2개의 MZM(2-MZM 측정)의 합동 페르미온 패리티의 투영 측정은 MZM과 인접한 양자점(예컨대, 양자점(214, 216)) 사이의 약한 코히어런트 단일 전자 터널링을 가능하게 하여, 간섭 루프를 형성함으로써 수행될 수 있다. 2N-MZM의 집합 페르미온 패리티의 투영 측정은 유사하게 수행될 수 있지만, 간섭 루프가 모든 2N MZM을 포함하도록 주의해야 하는데, 예를 들어, 페르미온은 관련된 다양한 양자점 사이를 직접 통과할 수 없다. 이러한 결합은 MZM의 페르미온 패리티에 의존하는 점의 에너지 스펙트럼 및 전하 점유의 이동을 발생시킨다. 이러한 이동은 이어서, 전하 감지 또는 양자 커패시턴스 측정과 같은, 전하 및 스핀 큐비트를 위해 개발된 기존 기술을 사용하여 측정될 수 있다. 중요하게는, 측정되는 연산자가 초전도 영역(나노와이어 및 스파인)을 통해 MZM을 분리하는 거리에서 기하급수적으로 작은 정정까지 알려져 있다는 점에서 측정은 위상적으로 보호된다.
다수의 헥손이 어레이로 배열될 수 있고, 다중 큐비트 연산(예를 들어, 표면 코드 스태빌라이저 측정에 사용되는 CNOT 연산)은 상이한 아일랜드(예를 들어, 상이한 헥손 또는 테트론)으로부터 공통 양자점에 MZM을 약하게 결합함으로써 수행될 수 있다. MZM과 양자점 사이의 결합이 약하기 때문에, 준입자 중독에 대한 충전 에너지 보호는 이러한 작업 동안 유효하다. 이것은 측정될 수 있는 연산자를, 각 아일랜드 상의 충전 에너지(또는 총 패리티)와 교환되는 연산자로 제한하는데, 이는 정확히는 각 아일랜드 상의 짝수 개의 마요라나 연산자를 포함하는 측정이다.
도 3은 모두 직사각형 어레이로 배열된 2개의 상이한 형태의 메조스코픽 초전도 아일랜드(테트론 및 헥손)에 의해 형성된 예시적인 표면 코드 아키텍처(300)를 도시한다. 헥손(예컨대, 헥손(302, 304))은 앞서 도 2a 및 도 2b와 관련하여 논의된 것과 동일하거나 유사한 개별 구조를 가질 수 있지만, 테트론(예를 들어, 테트론(306, 308, 310, 312, 314, 316))은 각각이 위상 초전도체의 말단에 위치하며 동일한 초전도체에 부착된 4개의 MZM을 포함하는 구조로 이해될 수 있다.
마요라나 헥손 각각은 2개의 큐비트의 조합을 인코딩하는 MZM의 가장 작은 수인 6개의 마요라나 제로 모드를 호스팅한다. 큐비트 중 하나를 데이터 큐비트로 사용하고 다른 하나를 보조 큐비트로 사용하면 측정 전용 위상적으로 보호되는 방식으로 데이터 큐비트에 대한 임의의 단일 큐비트 클리포드 연산이 용이해진다.
대조적으로, 마요라나 테트론 각각은 MZM의 비국소(위상) 상태 공간에서 단일 계산 큐비트(MZM 쌍의 합동 페르미온 패리티)를 집합적으로 인코딩하는 데 사용될 수 있는, 모서리에서 원으로 표현되는 4개의 마요라나 제로 모드를 호스팅한다. 별개로, 단일 마요라나 테트론은 큐비트의 파울리 연산자 측정을 수행하는 데 사용될 수 있지만 클리포드 게이트를 활성화하는 데는 사용할 수 없다. 그러나, 위상 보호가 있는 모든 n-큐비트 클리포드 연산은, 2개는 하나의 마요라나 테트론으로부터 그리고 2개는 다른 마요라나 테트론으로터의 것인 4개의 MZM의 합동 패리티 측정을 사용하여 수행될 수 있는 것으로 나타났다.
표면 코드 아키텍처(300)에서, 테트론은 데이터 큐비트의 역할을 하는 반면, 헥손은 단일 연산 및 X 및 Z 스태빌라이저 측정의 구현을 용이하게 하는 보조 큐비트로 사용된다. 헥손 내에 인코딩된 제2 큐비트와 관련하여 사용된 "보조 큐비트"라는 용어와 표면 코드에서 스태빌라이저 측정을 용이하게 하는 데 사용되는 큐비트와 관련하여 사용된 "보조 큐비트"라는 용어 간의 혼동을 피하기 위해, 표면 코드의 보조 큐비트는 후속하는 설명에서는 "보조 헥손"으로 표시된다.
도 3에서, 밝은 회색 음영의 플라켓에 표시된 보조 헥손은 X 스태빌라이저의 측정을 용이하게 하는 표면 코드의 보조 큐비트에 대응한다. 이들 헥손은 또한 본 명세서에서 "MX-헥손"으로 지칭될 수 있다. 마찬가지로, 짙은 회색 음영의 플라켓에 표시된 보조 헥손은 Z-스태빌라이저의 측정을 용이하게 하는 표면 코드의 보조 큐비트에 대응한다. 이들 헥손은 본 명세서에서 "MZ-헥손"으로 지칭된다.
도 1에 대해 논의된 바와 같이, 각각의 X-스태빌라이저 및 Z-스태빌라이저는 계산 상태 |0〉에서 중앙 보조 큐비트의 초기화와 후속하는 4개의 CNOT 연산 및 투영 측정을 수반하는 신드롬 측정 회로를 통해 달성된다.
마요라나 헥손 및 마요라나 테트론의 전술한 특성으로 인해, 각각의 CNOT 연산의 구현은 3개의 마요라나 테트론, 2개의 마요라나 헥손, 또는 - 제안된 접근법에서 - 하나의 마요라나 헥손과 하나의 마요라나 테트론을 사용하여 수행될 수 있다. 이 혼합 접근 방식은 효율성과 큐비트 품질 간의 최적화된 균형을 제공하기 때문에 유리하다. 이것은 부분적으로, 마요라나 테트론이 더 긴 수명(더 나은 품질)을 나타내지만 단일 마요라나 헥손에 의해 수행될 수 있는 동일한 양자 연산을 수행하기 위해 더 많은 마요라나 테트론이 필요하기 때문이다. 제안된 헥손/테트론 혼합 아키텍처는 기존 접근 방식과 비교하여 표면 코드 신드롬 측정을 구현하는 데 필요한 총 측정 작업 수를 줄이지만 더 높은 전체 큐비트 품질을 제공한다.
일 구현에 따르면, 표면 코드 신드롬 측정 회로는 가장 가까운 이웃 마요라나 큐비트 아일랜드에 대한 합동 페르미온 패리티 측정 시퀀스를 수행하는 각 보조 헥손에 대해 수행되며, 여기서 시퀀스의 각 개별 측정은 가장 가까운 이웃 아일랜드 중 2개를 넘지 않는다.
표면 코드 신드롬 측정 회로의 효율을 최적화하는 특정 예시적인 측정 시퀀스를 도입하기 전에, 헥손 공간 상태, 연산자 및 표기법에 대한 설명이 먼저 아래에 소개된다.
단일 헥손 상태 공간 및 연산자
각 헥손의 MZM은 수치적으로 1, 2, 3, 4, 5 및 6으로 지칭될 수 있다. 마찬가지로, 각 테트론의 MZM은 수치적으로 1, 2, 3, 4로 지칭될 수 있다. 다음 논의에서 사용된 표기법에서, 이러한 MZM 각각은 j번째 위치의 MZM에 대해 마요라나 페르미온 연산자(
Figure pct00013
)로 표시된다. 이 연산자는 일반적인 페르미온 반 교환 관계(anti-commutation relation)(
Figure pct00014
)를 따른다. MZM(j 및 k)의 임의의 정렬된 쌍에 대해, 각각 짝수 및 홀수 패리티에 대해 고유값(
Figure pct00015
)을 갖는 합동 페르미온 패리티 연산자가
Figure pct00016
에 의해 주어진다. (이 문서의 규칙은 Ref. [15]의 규칙과 약간 다를 것이다.) 패리티(
Figure pct00017
)가 있는 부분 공간에 대한 대응하는 투영 연산자는 다음과 주어진다.
Figure pct00018
연산자(
Figure pct00019
)는 다음과 같이 표현될 수 있다.
Figure pct00020
여기서, ±1의 약칭인 ±는 짝수 패리티(진공) 및 홀수 패리티(페르미온) 채널에 각각 사용된다.
이러한 방식으로, 기본 상태(
Figure pct00021
)는 6개의 MZM의 시스템을, 이들을 함께 어떻게 짝을 지을지에 대한 몇몇 선택에 대해 페르미온 패리티의 관점에서 나타내는 데 사용될 수 있다. 아일랜드의 유한한 충전 에너지로 인해, 시스템은 유전적으로 게이트 전압을 사용하여 조정될 수 있는 짝수 또는 홀수 집합 페르미온 패리티 섹터에서만 기저 상태를 가지며, 일반적으로, 시스템은 짝수 집합 페르미온 패리티, 즉
Figure pct00022
을 갖는 기저 상태를 갖도록 조정된 반면, 홀수 집합 패리티를 갖는 상태는 준입자 중독과 관련된 여기 상태라고 가정할 수 있다. 이러한 방식으로, 헥손의 저에너지 상태 공간은 4차원이며 기본 상태는 다음과 같다.
Figure pct00023
이를 p34로 인코딩된 제1 큐비트와 p12로 인코딩된 제2 큐비트를 갖는 2-큐비트 시스템으로 볼 때, 위의 기본 상태는 순서대로 0,0, 0,1, 1,0, 1,1이다. 그런 다음, 이 두 큐비트에서 파울리 연산자로 MZM 패리티 연산자를 표현할 수 있다.
Figure pct00024
여기서, 파울리 행렬은 다음과 같다.
Figure pct00025
도 3은 MZM(3 및 4)가 명확한 합동 패리티, 예를 들어
Figure pct00026
를 갖는 보조 MZM 역할을 하고 계산 큐비트는 p12로 인코딩되는 경우, 헥손(316)에 대한 번호 매기기 규칙을 도입한다. 나머지 패리티는
Figure pct00027
와 같이 다른 두 패리티와 상관되며, 따라서, 보조 쌍이
Figure pct00028
을 갖는 경우, 계산 기본 상태는 다음과 같다.
Figure pct00029
그리고,
Figure pct00030
인 경우, 계산 기본 상태는 다음과 같다.
Figure pct00031
이것을 보는 또 다른 방법은 헥손이 6개의 MZM에서 단일 논리 큐비트를 인코딩하는 마요라나 스태빌라이저 코드라는 것이다. 이 표현에서, 논리 큐비트는 스태빌라이저 그룹이라고 하는 연산자 그룹의 동시 +1 고유 공간에 있도록 정의된다. 이 공간에 작용하는 논리 게이트는 그 자체가 스태빌라이저가 아닌, 스태빌라이저 그룹과 교환되는 연산자이다. 헥손의 경우, 스태빌라이저 그룹은 아일랜드의 전체 패리티(
Figure pct00032
)와 보조 쌍의 패리티(
Figure pct00033
)에 의해 생성된다. 논리 파울리 연산자는
Figure pct00034
인 것으로 간주된다.
보조 헥손에 대한 신드롬 측정 회로
일 구현에 따르면, 단일 MX-헥손(302)에 대한 신드롬 측정 회로(예를 들어, 그의 논리 큐비트를 측정하기 위함)는 다음의 동작 시퀀스를 수반한다:
1. MX-hexon(302)을 X = +1 상태로 초기화하고, 헥손의 보조 큐비트는 임의적이지만 명확한 상태를 갖는다(예컨대,
Figure pct00035
Figure pct00036
상태);
2. CNOT 연산 시퀀스를 적용한다:
Figure pct00037
, MX-헥손(hx로 라벨링됨) 상에서 제어되며 4개의 가장 가까운 이웃 테트론(tj로 라벨링됨)을 대상으로 한다;
3. X 기반으로 MX-헥손(302)을 측정한다(예컨대,
Figure pct00038
을 측정).
이 일련의 단계의 효과는 4개의 데이터 테트론(306, 312, 314 및 316)의
Figure pct00039
의 측정이다. 최종 측정 결과(단계 3)는 이 스태빌라이저 측정의 결과이다.
일 구현에 따르면, 단일 Mz-헥손(304)에 대한 신드롬 측정 회로는 다음과 같은 연산 시퀀스를 수반한다.
1. MX-헥손 큐비트를 0(Z = +1) 상태로 초기화하고, 헥손의 보조 큐비트는 임의적이지만 명확한 상태를 갖는다(예컨대,
Figure pct00040
상태);
2. CNOT 시퀀스를 적용한다:
Figure pct00041
, 4개의 가장 가까운 이웃 테트론(tj로 라벨링됨) 상에서 제어되며 MZ-헥손(hz로 라벨링됨)을 대상으로 한다;
3. Z 기반으로 MZ-헥손을 측정한다(예컨대,
Figure pct00042
을 측정).
이 일련의 단계의 효과는 4개의 데이터 테트론의
Figure pct00043
의 측정이다. 최종 측정 결과(단계 3)는 이 스태빌라이저 측정의 결과이다.
전술한 것의 가장 효율적인 계산은 이들 회로의 최적화된 컴파일(예를 들어, 전술한 시나리오 각각에서의 단계(1-3))에 의존한다. 전술한 단계(1) 및 단계(3)는 단순한 측정이므로(단계(1)에서 2개 그리고 단계(3)에서는 1개의 측정이 필요함), 이들은 최적화의 여지를 남기지 않는다. 따라서, 대신에 단계(2)에 초점을 맞추고, CNOT 게이트의 두 시퀀스를 실현하는 최적의 측정 시퀀스를 검색할 수 있되, 두 시퀀스는 아래와 같이 표기될 수 있다.
Figure pct00044
도 4는 X-타입 및 Z-타입 스태빌라이저 측정 회로 각각에서 4개의 CNOT를 구현하는 데 사용될 수 있는 LX 및 LZ 측정 회로(410 및 412)(위의 식 11 및 12 참조)의 예시적인 표현에 대한 예시적인 표면 코드 아키텍처(400)의 추가 세부사항을 도시한다. 도 4의 LX 및 LZ 회로를 이해하기 위해 필요한 표기법은 표면 코드 아키텍처(400)의 분해도(402) 및 예시적인 MZM 번호부여 방식과 관련하여 아래에서 상세히 논의된다.
분해도(402)는 6개의 테트론(문자 A, B, C, D, E, F, G로 라벨링됨) 및 2개의 헥손(MX 및 MZ으로 표시됨)을 포함하는 표면 코드의 일부를 예시한다. 이 구조에서, MX 헥손은 각각이 개별 데이터 큐비트 역할을 하는 테트론(A, B, C 및 D)으로 둘러싸여 있다. MZ 헥손도 마찬가지로 데이터 큐비트 역할을 하는 4개의 테트론(E, F, A, B)으로 둘러싸여 있다. 각각의 헥손 및 테트론 내에서, MZM은 예시적인 번호부여 방식에 따라 번호로 라벨링된다. 마요라나 테트론 각각은 모드 1, 2, 3 및 4를 지원하는 한편 마요라나 헥손은 모드 1, 2, 3, 4, 5, 6을 지원한다.
도 4의 측정 회로(410, 412) 각각은 2-MZM 및 4-MZM 합동 페르미온 패리티의 투영 측정 시퀀스를 제공하되, 이 투영 측정은 하나의 최적화된 접근 방식에 따라 위의 수학식 11 및 12에 설명된 대로 LX 및 LZ를 구현하기 위해(예컨대, X 및 Z-타입 신드롬 측정 회로에서 4개의 CNOT 시퀀스를 측정하기 위해) 수행될 수 있다. 구체적으로, 측정 회로(410)는 마요라나 테트론(A)(MX-헥손)에 의해 인코딩된 보조 큐비트를 측정하기 위한 투영 측정 시퀀스를 나타내는 반면, 측정 회로(412)는 마요라나 테트론(F)(MZ-헥손)에 의해 인코딩된 보조 큐비트를 측정하기 위한 투영 측정 시퀀스를 나타낸다.
측정 회로(410 및 412)에 의해 도시된 특정 페르미온 패리티 측정 및 측정 순서는 예시적일 뿐, 배타적이지 않은 것으로 의도된다. 특히, 개별 측정에 대해 가변 시퀀스 길이(측정 횟수) 및 가변 난이도 비용(아래에서 설명)으로 LX 및 LZ를 구현하기 위한 수 많은 솔루션이 존재한다. 아래 표 1.0에도 나와 있는 측정 회로(410 및 412)는 후속하는 설명에 따라 도출된 최적화된 접근 방식을 나타낸다.
표 1.0
Figure pct00045
L X 및 L Z 측정 회로 표기법
측정 회로(410)(LX)(위의 표 1.0에도 나타남)를 참조하면, 제1 열은 MX 헥손에 대응하고, 제2 열은 MZ 헥손에 대응하며, 다음 4개의 열은 왼쪽에서 오른쪽으로, 분해도(402)에 도시된 바와 같이 위치된 테트론(A, B, C, D, E 및 F)에 대응한다. 위에서 아래로, 8개의 측정 단계가 상이한 행에 도시된다. 이들 단계는 LX를 구현하는 데 사용되며 따라서 4개의 인접한 것(B, C, D 및 E)(개별 표면 코드 플라켓의 데이터 큐비트를 나타냄)가 있는 보조 헥손(A)(개별 표면 코드 플라켓에서 보조 큐비트를 나타냄)을 구현하는데 사용된다.
예를 들어 제한 없이, Lx의 제1 측정 단계(측정 회로(410)의 맨 위 행)는 상부 테트론(A)의 MZM(3 및 4)와 더불어 MX 헥손의 MZM(2 및 4)의 합동 페르미온 패리티의 4-MZM 측정이다. 제2 측정 단계(두 번째 행)는 MX 헥손의 MZM(1 및 2)의 합동 페르미온 패리티의 2-MZM 측정을 수반한다. 제3 측정 단계(세 번째 행)는 MX 헥손의 MZM(1 및 3)와 하단 테트론(D)의 MZM(1 및 4)의 합동 페르미온 패리티의 4-MZM 측정을 수반한다. 제4, 제5, 제6, 제7 및 제8 측정 단계는 전술한 표기법에 부합하는 측정 회로(410)에 의해 더 제공된다.
측정 회로(412(LZ))에서, 표기는 측정 회로(410)(LX)에 대해 전술한 것과 동일하다. LX 및 LZ 측정 회로(예컨대, 스태빌라이저의 4개의 CNOT 연산)의 각각은 8개의 측정 단계의 시퀀스를 통해 구현된다. 이들 8개의 측정 단계 중에서, 4개는 2개의 다른 마요라나 아일랜드(헥손 및 단일 테트론)에서 페르미온 쌍을 측정하는 것을 포함하는 반면, 이 측정 단계 중 나머지 4개는 단일 마요라나 아일랜드(헥손)에서 페르미온 쌍을 측정하는 것이다.
관련 표면 코드 플라켓에서 스태빌라이저를 측정하기 위해, 각 회로의 이러한 8개 단계에 앞서 적절한 초기 상태로 준비하기 위해 헥손에 대한 2개의 2-MZM 측정이 수행된다. 8개 단계 후에는 신드롬의 값을 결정하기 위해 헥손을 최종적으로 측정한다. 따라서, 예시적인 측정 회로(410 및 412) 중 하나를 사용하여 스태빌라이저 측정을 수행하기 위한 측정의 총 수는 11이며, 이는 표면 코드 스태빌라이저 측정이 측정 전용 큐비트 프레임워크에서 구현될 수 있는 최소 측정 수로 간주된다.
위에서 논의된 바와 같이, 임의의 측정(LX 또는 LZ)에 관련된 마요라나 아일랜드의 최대 수는 2이고 대부분의 측정은 단일 아일랜드만을 포함한다. 이것이 바람직한 이유는 측정에 포함된 아일랜드의 수가 많을수록 해당 측정의 어려움, 품질 저하 및 오류 확률이 높아지기 때문이다.
L X 및 L Z 측정 회로의 효율적인 계산
도 4에서 측정 회로(410 및 412)로 도시된 것과 같이, LX(식 11) 및 LZ(식 12)의 최적화된 컴파일을 유도하기 위해, 먼저 개별 CNOT 게이트(
Figure pct00046
및
Figure pct00047
)를 별도로 컴파일하는 측정 시퀀스를 찾을 수 있고, 식 11 및 식 12에서
Figure pct00048
및
Figure pct00049
에 대해 이들 시퀀스를 적용하며, 마지막으로 알려진 방법으로 시퀀스의 길이를 줄이려고 시도한다.
이 경우, 헥손 및 테트론을 포함하는 시스템에서 스태빌라이저 및 논리 연산자를 식별하고 측정 시퀀스가 수행됨에 따라 이들을 적절하게 업데이트함으로써 측정 시퀀스 컴파일을 찾는 것은 도움이 된다. 측정 시퀀스의 끝에서의 스태빌라이저 세트가 초기 스태빌라이저 세트와 동일한 경우, 시퀀스는 논리적 파울리 연산자의 변환에 의해 결정되는 논리 게이트를 생성할 것이다. 주어진 측정 시퀀스는 논리적 파울리 연산자가
Figure pct00050
에 의한 콘쥬게이션 하에서 수행하는 것과 동일한 방식으로 변환을 수행하면 타겟 게이트(
Figure pct00051
)로 컴파일될 것이다. 즉, 다음과 같다.
Figure pct00052
"단일 헥손 상태 공간 및 연산자" 섹션에서 위에서 논의한 바와 같이, 헥손은 6개의 MZM에서 하나의 논리 큐비트를 인코딩하고, 아일랜드의 전체 패리티(
Figure pct00053
)에 의해 안정화되고, 예를 들어 이에 한정되지는 않는
Figure pct00054
와 같이 초기화될 수 있는 추가 보조 패리티 섹터로 제한된다. 따라서, 초기 헥손 스태빌라이저 그룹에 대한 생성기 세트는
Figure pct00055
Figure pct00056
이다. 헥손 아일랜드에 대한 대응하는 논리적 파울리 연산자(논리적 큐비트에 대해 작동함)는
Figure pct00057
및
Figure pct00058
이고, 등가 클래스는 스태빌라이저에 의한 곱셈과 관련된 모든 패리티 연산자를 포함한다. 헥손에 대한 2-MZM 패리티 연산자는 전술한 식 7을 통해 파울리 연산자에 다시 매핑될 수 있다.
유사하게, 테트론은 4개의 MZM에서 하나의 논리 큐비트를 인코딩하고 아일랜드의 전체 패리티(
Figure pct00059
)에 의해 안정화된다. 따라서, 스태빌라이저 그룹은
Figure pct00060
Figure pct00061
이다. 대응하는 논리적 파울리 연산자는
Figure pct00062
Figure pct00063
및
Figure pct00064
이다. 테트론에 대한 2-MZM 패리티 연산자는 아래 식을 통해 Pauli 연산자에게 다시 매핑될 수 있다.
Figure pct00065
연산자 ΓΜ의 측정이 수행되면, 스태빌라이저 및 논리 연산자는 아래 표 2.0에 기재된 규칙에 따라 업데이트된다.
표 2.0
Figure pct00066
게이트 합성의 목적을 위해 스태빌라이저를 논의할 때, 각 아일랜드의 전체 패리티는 항상 고정되어 있다고 가정할 수 있다(이것은 아일랜드의 패리티를 뒤집는 준입자 중독 오류(본 명세서에서의 논의에서 무시될 수 있음)에 의해서만 위반되며, 따라서, 전체 아일랜드 패리티(헥손에 대해서는
Figure pct00067
및 테트론에 대해서는
Figure pct00068
)에 대응하는 스태빌라이저는 암시적으로 남겨질 것이다.
Figure pct00069
의 예시적인 컴파일
Figure pct00070
(예컨대, 앞서 수식 11 및 12에서 LX 또는 LZ에 의해 주어진 측정 회로에서의 4개의 CNOT 연산 중 하나)를 구현하는 측정 시퀀스의 예시는 아래 표 3.0에 나와 있다.
표 3.0
Figure pct00071
표 3.0에서, 약식 ab|cd(앞서 표 2.0에서 측정 회로와 관련하여 설명됨)는
Figure pct00072
을 의미하는데 사용되며,
Figure pct00073
는 대응하는 헥손 또는 테트론이 관련되지 않음을 나타내는데 사용된다. 언급한 바와 같이, 전체 아일랜드 패리티 스태빌라이저는 프로세스 전반에 걸쳐 고정된 것으로 가정되기 때문에 암시적으로 남아 있다. 또한, 스태빌라이저 또는 논리 연산자에서 부호를 명시적으로 고려하지 않는다. 예를 들어,
Figure pct00074
이지만, 23으로 기록될 수 있다. 이러한 부호의 효과는 파울리 추적을 통해 결정될 수 있는 전체 파울리 연산자에 의해 컴파일된 게이트를 변경하는 것이다.
상기 측정 시퀀스의 효과는 헥손 상에서 제어되고 테트론을 타겟으로 하는
Figure pct00075
게이트를 파울리 연산자까지 적용하는 것이다. 4개의 테트론 각각에 대해 이 회로의 변형예들을 연결함으로써 전체 LX 회로를 구축할 수 있다. 그런 다음, 알려진 시퀀스 조작 및 축소 도구를 사용하여 효율성을 향상시킬 수 있다.
Figure pct00076
게이트 및 LZ 회로에 대해서도 동일한 작업을 수행할 수 있다.
위의 표 2.0의 규칙으로부터, 측정 시퀀스를 반대로 하면 컴파일된 게이트의 역이 생성된다는 것이 알려져 있다.
Figure pct00077
Figure pct00078
이기 때문에, 대응하는 측정 시퀀스는 아래와 같이 자유롭게 반전될 수 있다.
Figure pct00079
특히,
Figure pct00080
의 초기화는 본 명세서에서 모든 시퀀스가
Figure pct00081
스태빌라이저로 암시적으로 시작하는 것이도록 가정된다. 동일한 측정의 즉각적인 반복은 줄어들 수 있는데, 그 이유는
Figure pct00082
이기 때문이다. 또한, M1, M2, 그런 다음 M1의 측정의 3쌍(triplets)(여기서,
Figure pct00083
)은 감소될 수 있는데, 그 이유는 이러한 측정에 대해
Figure pct00084
Figure pct00085
이기 때문이다.
전체 LX 회로는 후속하는 방식으로 컴파일 및 감소될 수 있다.
Figure pct00086
여기서, 제1 열은 보조 헥손(예컨대, 헥손(302))에 대응하고 다음 4개의 열은 이웃하는 테트론(예컨대, 306, 312, 316, 314) 각각에 대응한다. 이것은 또한 순진한 길이 16 측정 시퀀스를 길이 8 측정 시퀀스로 줄이며, 여기서 각 테트론은 단일 4-MZM 측정에만 관여한다.
유사한 방식으로, LZ 회로를 구성하는데 사용되는
Figure pct00087
게이트는 컴파일, 결합 및 감소될 수 있다.
Figure pct00088
이것은 또한 순진한 길이 16 측정 시퀀스를 길이 8 측정 시퀀스로 줄이며, 여기서 각 테트론은 다일 4-MZM 측정에만 관여한다. 이것은 LX 및 LZ 회로를 구현하는 데 사용할 수 있는 다양한 시퀀스 중 하나를 나타낼 뿐이다. 특히, LX 및 LZ에 대해 위에서 파생된 솔루션은 기존의 다른 측정 전용 접근 방식보다 훨씬 적은 측정을 통해 실현된다.
LX 및 LZ 회로의 최적화는 LX 및 LZ 회로에서 단계의 수를 최소화하는 것 이상을 수반한다는 것을 이해해야 한다. 실험적으로, 특정 측정은 다른 측정보다 수행하기가 더 어려우므로 더 많은 계산 시간을 필요로 한다. 예를 들어, 서로 더 가까운 MZM에 대한 측정은 멀리 떨어진 MZM과 관련된 측정보다 결함이 적고 리소스가 덜 필요하다고 기대할 수 있다. 한 접근 방식에 따르면, 이용 가능한 길이 8 시퀀스가 식별되고 최적의 회로가 비용 함수를 사용하여 선택되어 각 시퀀스 내에서 서로 다른 측정의 상대적 어려움을 고려한다.
이러한 시퀀스 최적화에 대한 하나의 예시적인 접근 방식은 먼저 LX 및 LZ 회로를 2개의 세그먼트로 분할하는 것을 제공하며, 각각의 세그먼트는 쌍으로 조작되고 축소될 수 있는 C(X)의 2개의 애플리케이션을 포함한다. 이를 염두에 두고, 4-MZM 측정과 2-MZM 측정을 교대로 하고(각 4-MZM 측정은 격자에서 다른 방향, 즉 위쪽, 오른쪽, 왼쪽 또는 아래쪽으로 헥손과 테트론을 짝짓는 것임), 전체 파울리 인자까지,
Figure pct00089
및
Figure pct00090
로 컴파일되는 모든 길이-4 측정 시퀀스에 대해 탐색이 수행될 수 있다. 선택된 테트론에 대한 4 MZM 쌍과 함께 각 측정 단계마다 헥손에 대해 선택할 수 있는 8개의 가능한 MZM 쌍이 있다. 최종 2-MZM 측정이 헥손의
Figure pct00091
에 대한 것이라는 제약 조건을 갖는 4-MZM, 2-MZM, 4-MZM, 2-MZM 측정 시퀀스에 대한 탐색 공간은 따라서
Figure pct00092
측정 전용 시퀀스에 걸쳐 있다. 각각의 방향 쌍(j 및 k)마다,
Figure pct00093
에 대해 64개의 시퀀스가 존재하며,
Figure pct00094
에 대해서도 마찬가지이다. 이들은 결합되어 LX 및 LZ의 측정 전용 컴파일을 형성한다. 이것은
Figure pct00095
및
Figure pct00096
의 최적화된 컴파일을 통해 획득된 모든 LX 및 LZ 회로의 리스트를 생성한다. 4-MZM 측정과 2-MZM 측정을 교대로 하는 모든 길이 8 측정 시퀀스에 대한 탐색이 수행되어야 하며, 이 경우에서의 탐색 공간은
Figure pct00097
Figure pct00098
측정 전용 시퀀스에 걸쳐 있다.
이러한 가능한 8개의 측정 시퀀스 중 가장 최적화된 것을 찾기 위해, 비용 함수를 사용하여 각 시퀀스 내의 특정 측정 작업에 "난이도 가중치"를 할당할 수 있다. 특히, 측정 난이도는 활용된 실험 설정의 기능에 따라 다르다. 따라서, 특별히 선택된 실험 설정을 기반으로 난이도 가중치를 선택해야 한다. 예로서 그리고 제한 없이, 다음 논의는 주어진 LX 및 LZ 측정 시퀀스 내에서 특정 측정의 난이도를 결정하고 수치적으로 나타내는 하나의 방법론을 전달한다.
개별 측정을 구현하는 난이도는 예를 들어 다음을 포함하는 여러 요인에 따라 달라질 수 있다.
커터 게이트(cutter gates) - 헥손 아키텍처에서, 측정은 헥손을 통해 MZM을 연결하는 경로와 점을 통해 MZM을 연결하는 경로로 구분되는 간섭 루프를 효과적으로 형성하도록 양자점에 서로 다른 MZM을 결합하여 수행된다. 간섭 경로를 선택하기 위해, 반도체의 상이한 부분을 효과적으로 연결하거나 분리하고 그 안에 양자점을 정의하는 정전기 공핍 게이트가 조정된다. 아래에서 "커터 게이트"라고도 하는 이러한 게이트는 두 가지 방식으로 측정 난이도에 영향을 준다. (i) 커터가 증착될 수 있는 영역 내의 무질서는 반도체의 위상 코히어런스를 국부적으로 감소시킬 수 있고 따라서 측정의 가시성을 감소키고, (ii) 반도전성 경로의 전체 길이와 부피는 위상 코히어런스, 및 충전 에너지 및 레벨 간격과 같은 점의 특성에 영향을 미칠 수 있다. 일반적으로, 점이 작을수록 측정이 더 쉬울 수 있다. 따라서, MZM을 포함하는 반도전성 영역의 길이는 각 측정의 난이도에 영향을 미치며 측정에 포함된 수직 커터 게이트의 수는 반도전성 영역의 길이에 대한 간단한 자리 표시자로 사용될 수 있다.
터널 접합 - 설명된 아키텍처에서, MZM과 반도체 사이의 각각의 결합은 터널 접합을 형성하는 공핍 게이트에 의해 신중하게 조정될 수 있다. 일반적으로 완전히 열거나 닫혀 있는 반도전성 영역 사이의 커터 게이트와 달리, MZM에 대한 결합을 신중하게 조정하되 충전 에너지(EC)와의 그의 비율이, 양자점의 충전 에너지를 억제하지 않고 준입자 중독의 가능성을 증가시키지 않으면서 양자점에 대한 영향이 신속하게 그리고 신뢰성있게 측정가능한 바람직한 체제 내에 있도록 하는 것이 중요하다. 현실적으로, 각 터널 접합부에서 신호의 가시성이 저하될 수 있으며, 터널 게이트의 노이즈가 측정 신호에 영향을 미칠 수 있다. 따라서, 측정에 포함된 터널링 접합의 수는 측정의 난이도에 영향을 미친다.
플럭스 노이즈 - 위에서 논의한 예시적인 아키텍처에서, 양자점의 에너지 이동은 루프에 포함된 자속에 따라 달라질 수 있다. 배경 필드의 노이즈 또는 로컬 필드를 조정하는 데 사용되는 임의의 플럭스 라인으로 인해 발생되는, 밀폐된 플럭스의 노이즈는 측정을 더 어렵게 만든다. 플럭스 노이즈는 밀폐된 영역에 따라 달라지므로 이 영역은 측정의 난이도에 잠재적으로 영향을 미칠 수 있는 또 다른 요소를 나타낸다.
아일랜드의 수 - 위의 아키텍처에서, 측정의 난이도는 관련된 헥손의 수(N)에 따라 달라진다. 이는 시스템이 공진 터널링 지점에 얼마나 잘 조정될 수 있는지가 측정 가시성에 영향을 줄 수 있기 때문에, 그리고 또한 측정에 사용된 작업이 상이한 헥손 간에 페르미온을 전달하는 오류를 일으킬 수 있기 때문이다.
제한 없이, 예로서, 상술한 아키텍처를 구현하는 시스템에서 N개의 헥손을 포함하는
Figure pct00099
의 페르미온 패리티 측정의 난이도 가중치는 다음 비용 함수로 표현될 수 있다:
Figure pct00100
여기서, nc는 측정을 위해 열린 수직 커더 게이트의 수이고, nt는 측정에 관련된 MZM의 수(코히어런트 링크의 것을 포함함)와 동일한, 측정과 관련된 터널링 접합의 수이며, na는 측정에 의해 묘사된 간섭계 루프로 둘러싸인 단위 면적의 (정수) 양이다. 수량(
Figure pct00101
)은 위에서 설명한 해당 요소와 연관된 난이도 가중치이다.
상기 비용 함수 또는 유사한 표현을 사용하여, 각각의 길이-8 LX 및 LZ 측정 시퀀스의 효율성이 평가될 수 있다. 특히, 테트론/헥손에 대한 인코딩은 물리적 MZM에 라벨(예컨대, 1, 2,...)이 할당되는 방식의 선택으로 표현될 수 있으며, 다양한 측정의 난이도 가중치는 사용된 라벨링 구성에 따라 다르다. 예를 들어, 왼쪽 상단에서 시작하여 시계 반대 방향으로 이동하면, 테트론의 MZM은〈1,2,3,4〉 또는〈1, 3, 2,4〉로 라벨링될 수 있다. 예를 들어, (여전히
Figure pct00102
연산자와 관련된)
Figure pct00103
의 측정은 코히어런트 링크가 필요하기 때문에 제2 인코딩 방식보다 제1 인코딩 방식에서 더 낮은 난이도 가중치를 갖는다.
일 구현에 따르면, 이 최적화 프로세스의 다음 단계는 가장 낮은 가중치 LX 시퀀스 및 그것이 실현되는 헥손 구성을 기록함으로써, 그리고 LZ에 대해서도 마찬가지로 기록함으로써 (예를 들어, 위의 식 16의 비용 함수에 따라) 각 시퀀스의 난이도 가중치를 결정하는 모든 헥손 라벨링 구성에 대한 탐색을 수반한다. 각각의 테트론 라벨링 구성에 대해, 이것은 CX 라벨링, 시퀀스 및 가중치와 CZ 라벨링, 시퀀스 및 가중치를 제공한다. 테트론 라벨링 가중치를 그의 CX 및 CZ 가중치의 기하 평균으로 정의하면, 최상의 라벨링 구성이 선택될 수 있다.
일 구현에 따르면, 이 프로세스는 도 4의 것과 매칭되는 최적화된 라벨링 구성의 식별로 이어지는데, 테트론은〈1,3, 2,4〉 구성을 사용하고, MX 헥손은〈5, 2,1, 3, 4, 6〉을 사용하며, MX 헥손은〈1, 6, 2, 3, 4, 5〉구성을 사용하되, 도 4의 예시적인 LX 및 LZ 회로(410 및 412)에 의해 도시된 바와 같이 최적화된 측정 시퀀스를 갖는다.
위에서 언급된 바와 같이, 도 4에 도시된 예시적인 LX 회로(410) 및 LZ 회로(412)는 표면 코드 스태빌라이저 측정의 4가지 CNOT 작업을 달성하는 데 사용할 수 있는 가장 짧은 측정 시퀀스를 나타낸다. 이러한 최적화된 솔루션의 개별 측정에는 최대 2개의 마요라나 큐비트 아일랜드(하나의 헥손 및 하나의 테트론)이 포함된다.
도 5 및 다음 논의는 개시된 기술이 구현될 수 있는 예시적인 컴퓨팅 환경의 간략하고 일반적인 설명을 제공하기 위한 것이다. 필수는 아니지만, 개시된 기술은 개인용 컴퓨터(PC)에 의해 실행되는 프로그램 모듈과 같은 컴퓨터 실행 가능 명령어의 일반적인 맥락에서 설명된다. 일반적으로 프로그램 모듈에는 특정 작업을 수행하거나 특정 추상 데이터 유형을 구현하는 루틴, 프로그램, 객체, 구성 요소, 데이터 구조 등이 포함된다. 더욱이, 개시된 기술은 휴대용 장치, 멀티프로세서 시스템, 마이크로프로세서 기반 또는 프로그램 가능한 소비자 전자제품, 네트워크 PC, 미니컴퓨터, 메인프레임 컴퓨터 등을 포함하는 다른 컴퓨터 시스템 구성으로 구현될 수 있다. 개시된 기술은 또한 작업이 통신 네트워크를 통해 연결된 원격 처리 장치에 의해 수행되는 분산형 컴퓨팅 환경에서 실행될 수 있다. 분산형 컴퓨팅 환경에서 프로그램 모듈은 로컬 및 원격 메모리 저장 장치 모두에 위치할 수 있다. 통상적으로, 고전적 컴퓨팅 환경은 양자 컴퓨팅 환경과 결합되지만, 도 5에는 양자 컴퓨팅 환경이 도시되어 있지 않다.
도 5를 참조하면, 개시된 기술을 구현하기 위한 예시적인 시스템은 하나 이상의 처리 장치(502), 시스템 메모리(504), 및 시스템 메모리(504)를 포함하는 다양한 시스템 컴포넌트를 하나 이상의 처리 장치(502)에 결합하는 시스템 버스(506)를 포함하는, 예시적인 종래의 PC(500)의 형태의 범용 컴퓨팅 장치를 포함한다. 시스템 버스(506)는 메모리 버스 또는 메모리 제어기, 주변 버스, 및 다양한 버스 아키텍처 중 임의의 것을 사용하는 로컬 버스를 포함하는 여러 유형의 버스 구조 중 임의의 것일 수 있다. 예시적인 시스템 메모리(504)는 읽기 전용 메모리(ROM)(508) 및 랜덤 액세스 메모리(RAM)(510)를 포함한다. PC(500) 내의 구성요소들 간의 정보 전달을 돕는 기본적인 루틴을 포함하는 기본적인 입/출력 시스템(BIOS)(512)은 ROM(508)에 저장된다.
일 구현에서, 시스템 메모리(504)는 QECC 및 다양한 시스템 디코더에 의해 구체적으로 구현된 로직과 같은 디코딩 로직(511) 뿐만 아니라 신드롬 측정 회로를 위한 제어 로직을 저장한다.
예시적인 PC(500)는 하드 디스크에 대한 판독 및 기록을 위한 하드 디스크 드라이브, 이동식 자기 디스크에 대한 판독 및 기록을 위한 자기 디스크 드라이브, 이동식 광 디스크(CD-ROM 또는 기타 광학 매체)에 대한 판독 및 기록을 위한 광학 디스크 드라이브와 같은 하나 이상의 저장 장치(530)를 더 포함한다. 이러한 저장 장치는 각각 하드 디스크 드라이브 인터페이스, 자기 디스크 드라이브 인터페이스 및 광학 드라이브 인터페이스에 의해 시스템 버스(506)에 연결될 수 있다. 드라이브 및 관련 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 명령어, 데이터 구조, 프로그램 모듈 및 기타 데이터의 비휘발성 저장을 PC(500)에 제공한다. 자기 카세트, 플래시 메모리 카드, 디지털 비디오 디스크, CD, DVD, RAM, ROM 등과 같이 PC에 의해 액세스가능한 데이터를 저장할 수 있는 다른 유형의 컴퓨터 판독 가능 매체도 예시적인 운영 환경에서 사용될 수 있다.
운영 체제, 하나 이상의 애플리케이션 프로그램, 다른 프로그램 모듈, 및 프로그램 데이터를 포함하는 다수의 프로그램 모듈이 저장 장치(530)에 저장될 수 있다. 디코딩 로직은 메모리(504) 뿐만 아니라 또는 메모리(504)에 추가하여 저장 장치(530)에 저장될 수도 있다. 사용자는 키보드 및 마우스와 같은 포인팅 장치와 같은 하나 이상의 입력 장치(540)를 통해 PC(500)에 명령 및 정보를 입력할 수 있다. 다른 입력 장치는 디지털 카메라, 마이크, 조이스틱, 게임 패드, 위성 접시, 스캐너 등을 포함할 수 있다. 이들 및 다른 입력 장치는 종종 시스템 버스(506)에 연결된 직렬 포트 인터페이스를 통해 하나 이상의 처리 장치(502)에 연결되지만 병렬 포트, 게임 포트 또는 범용 직렬 버스(USB)와 같은 다른 인터페이스에 의해서도 연결될 수 있다. 모니터(546) 또는 다른 유형의 디스플레이 장치도 비디오 어댑터와 같은 인터페이스를 통해 시스템 버스(506)에 연결된다. 스피커 및 프린터(미도시)와 같은 다른 주변 출력 장치(545)가 포함될 수 있다.
PC(500)는 원격 컴퓨터(560)와 같은 하나 이상의 원격 컴퓨터에 대한 논리적 연결을 사용하여 네트워크 환경에서 동작할 수 있다. 일부 예에서, 하나 이상의 네트워크 또는 통신 연결부(550)가 포함된다. 원격 컴퓨터(560)는 다른 PC, 서버, 라우터, 네트워크 PC, 피어 장치 또는 기타 공통 네트워크 노드일 수 있으며, 일반적으로 PC(500)에 대해 위에서 설명한 요소의 대부분 또는 모두를 포함하지만, 메모리 저장 장치(562)만이 도 5에 도시되어 있다. 개인용 컴퓨터(500) 및/또는 원격 컴퓨터(560)는 논리적 근거리 통신망(LAN) 및 광역 통신망(WAN)에 연결될 수 있다. 이러한 네트워킹 환경은 사무실, 전사적 컴퓨터 네트워크, 인트라넷 및 인터넷에서 흔히 볼 수 있다.
LAN 네트워킹 환경에서 사용되는 경우, PC(500)는 네트워크 인터페이스를 통해 LAN에 연결된다. WAN 네트워킹 환경에서 사용될 때, PC(500)는 일반적으로 인터넷과 같은 WAN을 통해 통신을 설정하기 위한 모뎀 또는 기타 수단을 포함한다. 네트워크 환경에서, 개인용 컴퓨터(500) 또는 그 일부와 관련하여 도시된 프로그램 모듈은 원격 메모리 저장 장치 또는 LAN 또는 WAN 상의 다른 위치에 저장될 수 있다. 도시된 네트워크 연결은 예시이며 컴퓨터 사이에 통신 링크를 설정하는 다른 수단이 사용될 수 있다.
본 명세서에 개시된 예시적인 양자 장치는 복수의 마요라나 큐비트 아일랜드를 사용하여 오류 정정 코드를 구현하는 신드롬 측정 회로를 포함한다. 신드롬 측정 회로는 측정 전용 동작 시퀀스를 수행함으로써 신드롬 측정을 달성하도록 적응되되, 각각의 측정 전용 동작은 최대 2개의 마요라나 큐비트 아일랜드를 포함한다.
임의의 선행하는 장치의 하나의 예시적인 양자 장치에서, 각각의 마요라나 큐비트 아일랜드은 마요라나 테트론 또는 마요라나 헥손이다.
임의의 선행하는 양자 장치의 다른 예시적인 양자 장치에서, 복수의 마요라나 큐비트 아일랜드는 규칙적인 어레이로 배열된다.
임의의 선행하는 양자 장치의 또 다른 예시적인 양자 장치에서, 오류 정정 코드는 표면 코드이다.
임의의 선행하는 양자 장치의 또 다른 예시적인 양자 장치에서, 마라요나 큐비트 아일랜드는 데이터 큐비트를 나타내는 테트론과 보조 큐비트를 나타내는 헥손이 포함한다.
임의의 선행하는 장치의 또 다른 예시적인 양자 장치에서, 신드롬 측정은 다중 스태빌라이저 측정을 포함하고, 각각의 스태빌라이저 측정은 합동 페르미온 패리티 측정 시퀀스에 의해 구현된다.
임의의 선행하는 양자 장치의 또 다른 예시적인 양자 장치에서, 합동 페르미온 패리티 측정 시퀀스의 각각의 측정은 2개의 마요라나 제로 모드 또는 4개의 마요라나 제로 모드를 측정한다.
임의의 선행하는 장치의 다른 예시적인 양자 장치에서, 합동 페르미온 패리티 측정 시퀀스는 측정 리소스 비용 함수에 대해 최적화된다.
임의의 선행하는 장치의 또 다른 예시적인 양자 장치에서, 각각의 스태빌라이저 측정은 11개의 합동 페르미온 패리티 측정 시퀀스에 의해 달성된다. 11개의 페르미온 패리티 측정 중 7개는 2개의 마요라나 제로 모드를 포함하고 11개의 페르미온 패리티 측정 중 4개는 4개의 마요라나 제로 모드를 포함한다.
본 명세서에 개시된 예시적인 방법은 복수의 마요라나 큐비트 아일랜드에 대한 측정 전용 동작 시퀀스를 수행함으로써 측정 전용 동작을 통해 오류 정정 코드에 대한 신드롬 측정을 구현하는 것을 제공한다. 각각의 측정 전용 동작은 최대 2개의 마요라나 큐비트 아일랜드를 포함한다.
임의의 선행하는 방법에 따른 예시적인 방법에서, 각각의 마요라나 큐비트 아일랜드은 마요라나 테트론 또는 마요라나 헥손이다.
임의의 선행하는 방법의 또 다른 예시적인 방법에서, 복수의 마요라나 큐비트 아일랜드는 규칙적인 어레이로 배열된다.
임의의 선행하는 방법의 또 다른 예시적인 방법에서, 오류 정정 코드는 표면 코드이다.
임의의 선행하는 방법의 또 다른 예시적인 방법에서, 마요라나 큐비트 아일랜드는 데이터 큐비트를 나타내는 테트론 및 보조 큐비트를 나타내는 헥손을 포함한다.
임의의 선행하는 방법의 또 다른 예시적인 방법에서, 신드롬 측정을 구현하는 단계는 표면 코드의 다중 플라켓 각각에 대해 스태빌라이저 측정을 수행하는 단계를 더 포함하며, 스태빌라이저 측정은 합동 페르미온 패리티 측정 시퀀스에 의해 구현된다.
임의의 선행하는 방법의 다른 예시적인 방법에서, 합동 페르미온 패리티 측정 시퀀스의 각각의 측정은 2개의 마요라나 제로 모드 또는 4개의 마요라나 제로 모드를 측정한다.
임의의 선행하는 방법의 또 다른 예시적 방법에서, 합동 페르미온 패리티 측정 시퀀스는 측정 리소스 비용 함수와 관련하여 최적화된다.
임의의 선행하는 방법의 다른 예시적인 방법에서, 스태빌라이저 측정은 11개의 합동 페르미온 패리티 측정으로 구성된 측정 시퀀스에 의해 구현된다. 11개의 페르미온 패리티 측정 중 7개는 2개의 마요라나 제로 모드를 포함하고 11개의 페르미온 패리티 측정 중 4개는 4개의 마요라나 제로 모드를 포함한다.
본 명세서에 개시된 예시적인 시스템은 복수의 마요라나 큐비트 아일랜드에 대한 측정 전용 동작 시퀀스를 수행함으로써 측정 전용 동작을 통해 오류 정정 코드에 대한 신드롬 측정을 구현하는 수단을 포함한다. 각각의 측정 전용 동작은 최대 2개의 마요라나 큐비트 아일랜드를 포함한다.
본 명세서에 개시된 다른 예시적인 양자 장치는 마요라나 큐비트 아일랜드 어레이에서 헥손 및 테트론에 대한 측정 전용 동작 시퀀스를 수행함으로써 오류 정정 코드의 신드롬 측정을 구현하는 신드롬 측정 회로를 포함한다.
임의의 선행하는 장치의 또 다른 예시적인 양자 장치에서, 측정 전용 동작 시퀀스에서 각각의 측정은 마요라나 큐비트 아일랜드 어레이에서 최대 2개의 아일랜드을 포함한다.
전술한 상세한 설명, 예시, 및 데이터는 첨부된 부록 A와 함께 예시적인 구현의 구조 및 사용에 대한 완전한 설명을 제공한다. 청구된 발명의 사상 및 범위를 벗어나지 않고 많은 구현이 이루어질 수 있기 때문에, 이하에 첨부된 청구범위가 본 발명을 정의한다. 또한, 상이한 예의 구조적 특징은 청구된 청구범위를 벗어나지 않고 또 다른 구현에서 결합될 수 있다. 전술한 상세한 설명, 예 및 데이터는 예시적인 구현의 구조 및 사용에 대한 완전한 설명을 제공한다. 청구된 발명의 사상 및 범위를 벗어나지 않고 많은 구현이 이루어질 수 있기 때문에, 이하에 첨부된 청구범위가 본 발명을 정의한다. 또한, 다른 예의 구조적 특징은 청구된 청구범위를 벗어나지 않고 또 다른 구현에서 결합될 수 있다.

Claims (15)

  1. 양자 장치로서,
    복수의 마요라나 큐비트 아일랜드(a plurality of Majorana qubit islands)를 사용하여 오류 정정 코드를 구현하는 신드롬 측정 회로(syndrome measurement circuit)를 포함하되, 상기 신드롬 측정 회로는 측정 전용 동작들을 수행함으로써 신드롬 측정을 달성하도록 적응되고, 상기 측정 전용 동작들 각각은 최대 2개의 마요라나 큐비트 아일랜드를 포함하는
    양자 장치.
  2. 제1항에 있어서,
    상기 마요라나 큐비트 아일랜드 각각은 마요라나 테트론(Majorana tetron) 또는 마요라나 헥손(Majorana hexon)인
    양자 장치.
  3. 제1항에 있어서,
    상기 복수의 마요라나 큐비트 아일랜드는 규칙적인 어레이로 배열된
    양자 장치.
  4. 제1항에 있어서,
    상기 오류 정정 코드는 표면 코드(surface code)인
    양자 장치.
  5. 제1항에 있어서,
    상기 마라요나 큐비트 아일랜드는 데이터 큐비트를 나타내는 테트론과 보조 큐비트를 나타내는 헥손을 포함하는
    양자 장치.
  6. 제1항에 있어서,
    상기 신드롬 측정은 다중 스태빌라이저 측정을 포함하고, 상기 스태빌라이저 측정 각각은 합동 페르미온 패리티 측정 시퀀스(a sequence of joint fermionic parity measurements)에 의해 구현된
    양자 장치.
  7. 제6항에 있어서,
    상기 합동 페르미온 패리티 측정 시퀀스의 각각의 측정은 2개의 마요라나 제로 모드 또는 4개의 마요라나 제로 모드를 측정하는
    양자 장치.
  8. 제6항에 있어서,
    상기 합동 페르미온 패리티 측정 시퀀스는 측정 리소스 비용 함수에 대해 최적화된
    양자 장치.
  9. 제6항에 있어서,
    상기 스태빌라이저 측정 각각은 11개의 합동 페르미온 패리티 측정 시퀀스에 의해 달성되고, 상기 11개의 페르미온 패리티 측정 중 7개는 2개의 마요라나 제로 모드를 포함하고 상기 11개의 페르미온 패리티 측정 중 4개는 4개의 마요라나 제로 모드를 포함하는
    양자 장치.
  10. 방법으로서,
    복수의 마요라나 큐비트 아일랜드에 대한 측정 전용 동작들의 시퀀스를 수행함으로써 측정 전용 동작들을 통해 오류 정정 코드에 대한 신드롬 측정을 구현하는 단계를 포함하되, 상기 측정 전용 동작들 각각은 최대 2개의 마요라나 큐비트 아일랜드를 포함하는
    방법.
  11. 제10항에 있어서,
    상기 마요라나 큐비트 아일랜드 각각은 마요라나 테트론 또는 마요라나 헥손인
    방법.
  12. 제10항에 있어서,
    상기 복수의 마요라나 큐비트 아일랜드는 규칙적인 어레이로 배열된
    방법.
  13. 제10항에 있어서,
    상기 오류 정정 코드는 표면 코드인
    방법.
  14. 제10항에 있어서,
    상기 마요라나 큐비트 아일랜드는 데이터 큐비트를 나타내는 테트론 및 보조 큐비트를 나타내는 헥손을 포함하는
    방법.
  15. 제10항에 있어서,
    상기 신드롬 측정을 구현하는 단계는 표면 코드의 다중 플라켓(multiple plaquettes) 각각에 대해 스태빌라이저 측정을 수행하는 단계를 더 포함하며, 상기 스태빌라이저 측정은 합동 페르미온 패리티 측정 시퀀스에 의해 구현된
    방법.
KR1020227030332A 2020-03-02 2021-01-20 측정 전용 마요라나 기반 표면 코드 아키텍처 KR20220149533A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202062983822P 2020-03-02 2020-03-02
US62/983,822 2020-03-02
US202062984450P 2020-03-03 2020-03-03
US62/984,450 2020-03-03
US16/917,511 2020-06-30
US16/917,511 US11507875B2 (en) 2020-03-02 2020-06-30 Measurement-only majorana-based surface code architecture
PCT/US2021/014188 WO2021178059A1 (en) 2020-03-02 2021-01-20 Measurement-only majorana-based surface code architecture

Publications (1)

Publication Number Publication Date
KR20220149533A true KR20220149533A (ko) 2022-11-08

Family

ID=77554838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227030332A KR20220149533A (ko) 2020-03-02 2021-01-20 측정 전용 마요라나 기반 표면 코드 아키텍처

Country Status (7)

Country Link
US (1) US11507875B2 (ko)
EP (1) EP4115354A1 (ko)
JP (1) JP2023515769A (ko)
KR (1) KR20220149533A (ko)
CN (1) CN115136157A (ko)
AU (1) AU2021231648A1 (ko)
WO (1) WO2021178059A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11474867B2 (en) * 2019-07-11 2022-10-18 Microsoft Technology Licensing, Llc Measurement sequence determination for quantum computing device
US11700020B2 (en) * 2019-10-24 2023-07-11 Microsoft Technology Licensing, Llc Fault tolerant quantum error correction with linear codes
US11468219B2 (en) * 2020-11-13 2022-10-11 Amazon Technologies, Inc. Toffoli gate preparation for a quantum hardware system comprising hybrid acoustic-electrical qubits
US11741279B2 (en) 2020-11-13 2023-08-29 Amazon Technologies, Inc. Toffoli gate distillation from Toffoli magic states
US11521104B2 (en) * 2021-02-19 2022-12-06 Microsoft Licensing Technology, LLC Quantum error correction with realistic measurement data
US11808796B2 (en) * 2021-03-16 2023-11-07 Microsoft Technology Licensing, Llc Pre-screening and tuning heterojunctions for topological quantum computer
US20240119331A1 (en) * 2022-07-22 2024-04-11 Microsoft Technology Licensing, Llc Physical layouts of majorana-based qubits for implementations of pentagonal tilings

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490600B2 (en) 2016-08-17 2019-11-26 Microsoft Technology Licensing, Llc Quantum computing devices with majorana hexon qubits
US10346348B2 (en) 2016-08-17 2019-07-09 Microsoft Technology Licensing, Llc Quantum computing methods and devices for Majorana Tetron qubits
US10404287B2 (en) * 2017-03-20 2019-09-03 Microsoft Technology Licensing, Llc Magic state distillation with low space overhead and asymptotic input count
US11474867B2 (en) 2019-07-11 2022-10-18 Microsoft Technology Licensing, Llc Measurement sequence determination for quantum computing device

Also Published As

Publication number Publication date
WO2021178059A1 (en) 2021-09-10
US11507875B2 (en) 2022-11-22
EP4115354A1 (en) 2023-01-11
AU2021231648A1 (en) 2022-10-06
CN115136157A (zh) 2022-09-30
US20210279627A1 (en) 2021-09-09
JP2023515769A (ja) 2023-04-14

Similar Documents

Publication Publication Date Title
KR20220149533A (ko) 측정 전용 마요라나 기반 표면 코드 아키텍처
Litinski et al. Lattice surgery with a twist: simplifying clifford gates of surface codes
Havlíček et al. Operator locality in the quantum simulation of fermionic models
Gottesman Theory of fault-tolerant quantum computation
Bombin Clifford gates by code deformation
Litinski et al. Quantum computing with Majorana fermion codes
Terhal Quantum error correction for quantum memories
Bombin et al. Logical blocks for fault-tolerant topological quantum computation
Litinski et al. Braiding by Majorana tracking and long-range CNOT gates with color codes
Metodi et al. A quantum logic array microarchitecture: Scalable quantum data movement and computation
US11726825B2 (en) Measurement sequence determination for quantum computing device
Chiu et al. Fermionic measurement-based quantum computation
Li Fault-tolerant fermionic quantum computation based on color code
Murairi et al. How many quantum gates do gauge theories require?
US11494684B2 (en) Short-depth syndrome extraction circuits for Calderbank Shor Steane (CSS) stabilizer codes
KR20230105333A (ko) 양자 회로에서 장거리 다중 큐비트 연산을 위한 에지 분리 경로
Piveteau et al. Tensor network decoding beyond 2D
Suchara et al. Estimating the resources for quantum computation with the QuRE Toolbox
Patil et al. Clifford Manipulations of Stabilizer States: A graphical rule book for Clifford unitaries and measurements on cluster states, and application to photonic quantum computing
WO2021160989A1 (en) Low-weight fermion-to-qubit encoding
US11437995B1 (en) Joint logical measurements on diagonal patches of surface code
WO2022139882A1 (en) Short-depth syndrome extraction circuits for calderbank shor steane (css) stabilizer codes
Bassoli et al. Quantum Error Correction
Herr Software for Quantum Computation
JP4295679B2 (ja) 量子計算方法、量子計算機及び量子計算プログラム

Legal Events

Date Code Title Description
A201 Request for examination