JP2023548755A - 量子回路における長距離マルチ量子ビット演算のための辺素パス - Google Patents

量子回路における長距離マルチ量子ビット演算のための辺素パス Download PDF

Info

Publication number
JP2023548755A
JP2023548755A JP2023521476A JP2023521476A JP2023548755A JP 2023548755 A JP2023548755 A JP 2023548755A JP 2023521476 A JP2023521476 A JP 2023521476A JP 2023521476 A JP2023521476 A JP 2023521476A JP 2023548755 A JP2023548755 A JP 2023548755A
Authority
JP
Japan
Prior art keywords
qubits
stage
nodes
paths
operations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023521476A
Other languages
English (en)
Other versions
JPWO2022103446A5 (ja
Inventor
クリウチニコフ，ヴァディム
シューテ，エディ
ヴァスチッロ，アレクサンダー
ヴァシレフスキー，ドミトリー
ビバーランド，マイケル
Original Assignee
マイクロソフト テクノロジー ライセンシング，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロソフト テクノロジー ライセンシング，エルエルシー filed Critical マイクロソフト テクノロジー ライセンシング，エルエルシー
Publication of JP2023548755A publication Critical patent/JP2023548755A/ja
Publication of JPWO2022103446A5 publication Critical patent/JPWO2022103446A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

量子回路において長距離マルチ量子ビット測定を実行するための方法は、量子回路の量子ビットを、エッジによって互いに接続されるノードにマッピングするグラフを利用する。方法は、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別することと、各セットのノードを接続する辺素パスのグループを定義することとを提供する。辺素パスのグループは、エッジを共有するパスがグループ内に存在しないように定義される。方法は、グループの各パスに含まれる識別されたノードセットに相当する量子ビットをもつれさせるための演算のセットを実行することと、量子ビットのもつれさせたセットにおいてマルチ量子ビット演算のセットを実行することとをさらに提供する。

Description

背景
[0001] 測定の間に量子状態を雑音から保護するため、多くの量子誤り訂正符号（ＱＥＣＣ）が開発されてきた。いかなるＱＥＣＣでも、論理量子ビットは、フォールトトレラント量子計算を可能にするために、いくつかの物理量子ビットを使用して符号化される。論理量子ビットは、より優れた測定精度を提供するために、多くのデータ量子ビットに広がる冗長データを有するものとして理解され得る。
[0002] 表面符号は、多くの量子ビットを含むもつれ２Ｄ格子（例えば、正方形グリッド）の形態での論理量子ビットの符号化を提供する有望なＱＥＣＣの１つである。格子は、多くのプラケットに分割され、格子の状態は、スタビライザセットを繰り返し測定することによって維持される。例えば、スタビライザは、グリッドの個々のプラケット上で量子ビットを一緒にもつれさせ、結果として生じる状態を測定することによって測定される。このエンタングルメントは、スタビライザ演算子の固有状態（例えば、Ｘスタビライザ又はＺスタビライザ）に量子ビットを追いやり、それにより、システムを乱すことなく、スタビライザを測定することができるようになる。スタビライザ測定結果が表面符号内で変化する際、これは、測定によって投影された量子状態における１つ又は複数の量子ビット誤りに相当する。
[0003] 表面符号の制約の１つは、論理量子ビットの誤り訂正が最近傍量子ビット間の相互作用に依存することである。結果的に、表面符号を利用する量子回路は、一般に、密接に局在する量子ビットのグループに対する誤り訂正を提供するように設計される。それに加えて、高レベルの量子アルゴリズムは、表面符号を採用する回路において使用されるものとの互換性を有さない演算を要求し得る。従って、アルゴリズム設計者には、量子回路合成として知られている問題（例えば、所定の量子回路レイアウトとの互換性を有する演算を使用して量子アルゴリズムの演算をどのように近似するか）が課される。
[0004] 表面符号を実施する従来の量子回路は、高レベルのアルゴリズムを実施するための利用可能な量子演算のセットを制限する。一般に、これらの回路は、利用可能なマルチ量子ビット演算のセットを、物理的に極めて接近する量子ビット（例えば、最近傍量子ビット）において実行されるものに限定する。表面符号を実施するいくつかの回路では、非近傍量子ビット間の測定は、量子ビット間で量子状態を物理的にトランスポートするために、「ＳＷＡＰ」演算を使用することによって実行することができる。しかし、これらのソリューションは、典型的には、大多数の測定ステップを必然的に伴い、それにより、所定のソリューションの実施に要する時間が増加する。
概要
[0005] 一実装形態によれば、量子回路において並列長距離マルチ量子ビット演算を実行するための方法は、量子ビットにマッピングされたノードのグラフを定義することであって、グラフのノードが、エッジによって接続される、定義することを必然的に伴う。方法は、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別することと、セットの各々の量子ビットを接続する辺素パスのグループを定義することとをさらに提供する。互いに素なパスは、エッジを共有するパスがグループ内に存在しないように定義される。方法は、定義された辺素パスの各々に含まれる識別されたノードセットに相当する量子ビットをもつれさせるための演算のセットを実行することと、量子ビットのもつれさせたセットにおいてマルチ量子ビット演算のセットを実行することとをさらに提供する。
図面の簡単な説明
[0006]長距離マルチ量子ビット演算を実行するために辺素パスを利用する例示的な量子コンピューティングシステムを示す。 [0007]辺素パスと見なされる及び見なされない量子回路上のパスの例を示す。 [0008]表面符号アーキテクチャを実施する量子回路において辺素パスを使用して並列長距離マルチ量子ビット演算を実行するための例示的な動作を示す。 [0009]量子回路において並列で実行することができる長距離マルチ量子ビット演算の数を最大化するメソドロジーに従って、辺素パスをセグメント化するための例示的な動作を示す。 [0010]第１及び第２のステージパスセグメントへの図４Ａの辺素パスの例示的なセグメンテーションを示す。 [0011]図４Ｂに示される第１のステージパスセグメントに相当する量子ビットをもつれさせるための回路を示す。 [0012]図４Ｂに示される第２のステージパスセグメントに相当する量子ビットをもつれさせるための回路を示す。 [0013]誤り訂正のために表面符号アーキテクチャを使用する量子回路において並列長距離マルチ量子ビット演算を実施するための例示的な動作を示す。 [0014]開示される技術の態様の実装に適した例示的なコンピューティング環境を示す。
詳細な説明
[0015] 本明細書で開示される技術は、表面符号を実施するように適応させた量子回路内での効率的な長距離マルチ量子ビット演算を容易にする。ＳＷＡＰ演算を利用するというよりむしろ、開示される手法は、同時長距離マルチ量子ビット共同演算の可能な数を最大化するように、並列化長距離テレポーテーション（例えば、最近傍量子ビットのストリングをもつれさせること）を提供する。この手法は、表面符号を実行する量子回路上での複雑なマルチ量子ビット演算の実施に必要な測定動作の総数を低減する。
[0016] 一実装形態によれば、開示される手法は、ノードとエッジによって定義される表面符号グラフ上の辺素パスセットを識別することを提供し、ノードは、量子回路上の量子ビットを表し、エッジは、最近傍量子ビット間の接続を表す。識別された辺素パスは、長距離マルチ量子ビット演算が容易になるように、量子ビットのストリングをもつれさせるために使用される。本明細書で使用される場合、２つ以上のパスは、パス間で共有される「エッジ」がない際に、「辺素パス」と呼ばれる。注目すべきは、２つ以上のパスが、同じノードを交差するがエッジを共有しない場合も依然として、「辺素パス」と見なせることである。これらのパスは、本明細書では、共有ノード辺素パスと呼ばれる。
[0017] 本明細書で提案されるメソドロジーは、互いにノードを共有する（例えば、交差する）辺素パスに対する特別な考察及び取扱いを提供する。開示されるメソドロジーは、別の辺素パスとノードを共有する辺素パスのセグメンテーションを提供する。異なるセグメントにパスを分けた後、各セグメントの量子ビットをもつれさせるために、エンタングルメント動作が実行される。同じ辺素パスの異なるセグメントに対するエンタングルメント動作は、互いに非並行である（異なる時点で実行される）。このメソドロジーは、以下の図に関して、より完全に実現することができる。
[0018] 図１は、古典的なソフトウェア及び／又はハードウェア要素を含むものとして理解され得るコントローラ１０２を含む例示的な量子コンピューティングシステム１００を示す。コントローラ１０２は、量子アルゴリズム１２０の演算を実施するために量子コンピュータ１１０上で実施可能な命令を準備するためのコンパイル動作を実行する古典的なコンパイラ１０４を含む。古典的なコンパイラ１０４は、２つのサブモジュール（辺素パス識別子１１６及びパスセグメンタ１１８）を含むものとして示されている。辺素パス識別子１１６及びパスセグメンタ１１８は、量子アルゴリズム１２０の量子演算を、誤り訂正のための表面符号アーキテクチャを実施する量子回路１０８上で実施するために物理的に利用可能な量子演算にマッピングするためのアクションを実行する。
[0019] 量子回路１０８は、図１では、量子コンピュータ１１０内に含まれる正方形のグリッド（例えば、量子ビットレジスタ）として描写されている。量子回路１０８は２Ｄグリッドとして示されているが、いくつかの実装形態は、３Ｄグリッド構成を含み得る。量子回路１０８内に示される正方形（例えば、正方形１１２）の各々は、それ自体が論理量子ビットのデータを格納する多くのデータ量子ビットで構成されている１つの論理量子ビットを表すものとして理解され得る。各論理量子ビット内のデータ量子ビットは、表面符号を実施し、誤りの検出及び訂正を行う。
[0020] 量子アルゴリズム１２０が提供されると、古典的なコンパイラ１０４は、高レベルの量子演算（ターゲットユニタリ）を、量子回路１０８上で実行することができる物理量子ビット演算にマッピングする動作を実行する。各論理量子ビット内に埋め込まれた表面符号アーキテクチャにより、量子回路１０８による実施に利用可能な演算のセットは、量子アルゴリズム１２０によって指定された１つ又は複数の演算を除外し得る。具体的には、表面符号を実施する量子回路は、典型的には、共同演算（例えば、２量子ビット又は３量子ビット測定）を、最近傍量子ビットの列を通じて偶然一緒に接続されている量子ビットセットをターゲットとする共同演算に限定する。図１の正方形グリッドは、一見したところ、そのような列を通じてグリッド上の任意の２つの量子ビット間の接続性を提供しているが、量子アルゴリズムが複数の並列（同時）長距離マルチ量子ビット演算を要求すると、複雑な事態が生じる。
[0021] 本明細書で使用される場合、「長距離」は、最近傍ではない２つの量子ビット間の演算を指す。量子回路１０８では、２つの論理量子ビットは、それらが直接隣接し、エッジ境界を共有する際に、「最近傍」であると言える（例えば、垂直方向に直接隣接した又は水平方向に直接隣接した量子ビット）。
[0022] 並列（同時）マルチ量子ビット演算に関連する前述の課題に対処するため、辺素パス識別子１１６は、並列マルチ量子ビット演算によってターゲットとされたすべての量子ビットセット間の接続性を提供する量子回路１０８内の辺素パスセットを識別する。以下で説明されるように、これらの識別された辺素パスは、マルチ量子ビット演算のうちの１つによってターゲットとされた各量子ビットセット間のエンタングルメントを確立するために使用される。
[0023] 例により、制限されることなく、拡大ビュー１２８は、量子アルゴリズム１２０によって指定された並列マルチ量子ビット演算の集合体によってターゲットとされた量子ビットを含む量子回路１０８の一部分を示す。示される例では、量子アルゴリズム１２０は、３つの同時ＣＮＯＴ演算を提供し、第１のＣＮＯＴは、量子ビットＥ３、Ｇ６に対して動作し、第２のＣＮＯＴは、量子ビットＦ４、Ｈ４に対して動作し、第３のＣＮＯＴは、Ｅ５、Ｅ６に対して動作する。指定された演算を、量子回路１０８上で物理的に実施することができる演算にマッピングするため、辺素パス識別子１１６は、要求された並列マルチ量子ビット演算のうちの１つの量子ビット間の接続性を各々が提供する辺素パスのグループを識別する。識別された辺素パス（ビュー１２８のグリッド上に示されている）は、要求された並列マルチ量子ビット測定を実施するために使用される予定の量子ビットの列に相当する。
[0024] 以前に言及した通り、２つのパスは、パスがエッジを共有する（例えば、ノード間の共通の境界を越える）ことがなければ、辺素パスであると言える。示される例では、Ｅ３→Ｇ６を接続するパスは、Ｈ４→Ｆ４を接続するパスと交差する。この交差は、ノード（Ｇ４）で起こる。従って、これらの２つのパスは、ノードを共有するが、エッジを共有しない。従って、これらの２つのパスは、ＥＦ→Ｅ６を接続するパスと共に、辺素パスのグループを含む。「辺素パス」の意味に関するさらなる文脈に対し、図２は、ノード共有（許容可能）とエッジ共有（許容不可）のさらなる例を示す。
[0025] 注目すべきは、図１に示される３つの例示的な辺素パスの各々が、パスのエンドポイントに相当する量子ビットをターゲットとする異なる２量子ビット測定に相当することである。しかし、同様のメソドロジーを使用して、３つ以上の量子ビットのセット間の辺素パスを識別することができる。例えば、３つの量子ビットは、３つのエンドポイントを有する木のような構造（「Ｔ字状の」パス又は３つのエンドポイントを有する他の任意の連続パス）によって接続することができる。しかし、実装形態にかかわらず、要求された並列マルチ量子ビット演算のセットと関連付けられるパスは、グループの独立したパス間でエッジが共有されないように選択された辺素パスのグループである。
[0026] 再び示される例を参照すると、最近傍量子ビットの相互作用を通じて２つの量子ビットを互いにもつれさせることによって、量子回路１０８の任意の２つの量子ビットにおいて共同測定を実行することが可能である。例えば、Ｆ４、Ｈ４における共同測定は、それらの間に伸びる量子ビットの列を通じてターゲット量子ビットＦ４とＨ４をもつれさせることによって実行することができる。具体的には、これは、Ｆ４、Ｇ４、Ｈ４をもつれさせ、次いで、Ｆ４、Ｈ４における共同測定を実行することによって達成することができる。
[0027] 伝統的には、並列マルチ量子ビット演算を実施するために使用される辺素パス間に交差（例えば、１つ又は複数の共有ノード）が存在する際に課題が生じる。例えば、エンタングルメント動作がパスＥ３→Ｇ６及びパスＨ４→Ｆ４に対して同時に実行される場合は、４つのすべてのエンドポイント（Ｅ３、Ｇ６、Ｈ４、Ｆ４）は、一緒にもつれる結果に陥り、それにより、それらの対［Ｅ３、Ｇ６］及び［Ｈ４、Ｆ４］の独立した測定が妨げられる。この落し穴を避けるため、パスセグメンタ１１８は、識別された辺素パス演算のグループ内のブレークポイントを識別して実施し、一方又は両方のパスを異なる部分にセグメント化することによってパス交差を排除する。このパスセグメンテーションは、エンタングルメント動作の異なる「ステージ」で使用されるパスセグメントを定義する。例えば、エンタングルメント動作の異なるステージの各々は、最終的に長距離相互作用のターゲット量子ビット（例えば、Ｅ３、Ｅ６）が他の並列長距離相互作用のターゲット量子ビット（例えば、Ｅ４、Ｈ４）ともつれることにならないことを保証するために、隔てた時点で実施される。
[0028] 例えば、図１では、パスセグメンタ１１８は、ビュー１２８に示される辺素パスのグループ内で起こるすべての交差を識別する。この例では、２つのパスがノードを共有する交差は、１つのみ存在する（Ｇ４で）。パスセグメンタ１１８は、元々はＥ３からＧ６に伸びていたパスを２つの別個のセグメントに解析し、それにより、Ｅ３からＧ３に伸びる第１のセグメントと、Ｇ３からＧ６に伸びる第２のセグメントが形成される。パスセグメンタ１１８は、第１のセグメント（Ｅ３→Ｇ３）を、他の２つのパス（Ｈ４→Ｆ４及びＥ５→Ｅ６）も含めて、第１の演算ステージ１３２に割り当てる。注目すべきは、第１の演算ステージ１３２内のどのパスも、ノードを共有しないことである。残りのセグメント（Ｇ３→Ｇ６）は、第２の演算ステージ１３４に割り当てられる。第１の演算ステージ１３２は、第１の時間間隔の間に実行される（例えば、互いに並行して又は連続して）エンタングルメント動作の第１のセットを定義し、第２の演算ステージ１３４は、第２の後の時間間隔の間に実行されるエンタングルメント動作の第２のセットを定義する。この例では、Ｅ３、Ｆ３、Ｇ３は、第１のステージに相当する第１の時間間隔の間に互いにもつれ、Ｇ３、Ｇ４、Ｇ５、Ｇ６は、第２のステージに相当する第２の時間間隔の間に互いにもつれる。２つのステージの終了時には、対応するマルチ量子ビット測定が容易になるように、並列マルチ量子ビット演算のうちの１つによってターゲットとされた量子ビットセットの各々がもつれている。例えば、Ｅ３はＧ６ともつれ、Ｆ４はＨ４ともつれるが、それぞれの対［Ｅ３、Ｇ６］と［Ｆ４、Ｈ４］の間にエンタングルメントは存在しない。
[0029] 図２は、この開示の目的のために、辺素パスと見なされる及び見なされない量子回路上のパスのさらなる例２００を示す。図１のグラフと同様に、グラフのノード（正方形）は、回路内の量子ビットの物理的位置に相当することが意図される。ノード間の境界は、エッジと呼ばれる。第１の例２０２は、領域２０６においてエッジを共有する２つのパスを示す。この共有エッジにより、領域２０６において交差する２つのパスは、辺素パスと見なすことはできない。対照的に、第２の例２０４は、ノードは共有するが、エッジは共有しない、パスを示す。具体的には、領域２０６及び２０８の各々は、２つの異なるパス間で共有されたノードを示す。共有エッジの不在により、例２０４に示されるパスはすべて、辺素パスであると見なされる。
[0030] 図３は、表面符号アーキテクチャを実施する量子回路において辺素パスを使用して並列長距離マルチ量子ビット演算を実施するための例示的な動作３００を示す。従来は、２量子ビット量子演算は、ベル対を作成することによって実行され、ターゲット量子ビット間の補助量子ビットのパスの使用を通じて達成される。本明細書で開示される手法は、適した辺素パスセットを識別し、一定のオーバーヘッドを保証する方法でパスをマルチステージエンタングルメント動作にセグメント化することによって、同じことを達成する。
[0031] 動作３００は、図１に示される例をさらに展開している。第１のビュー３０２は、２量子ビット量子演算のトリオを実施するために使用可能なものとして識別された辺素パス３０４、３０６、３０８の例示的なセットを示す。パス３０４とパス３０６がノード（Ｇ４）を共有することが決定され次第、図１に関して説明されるように、セグメンテーション動作が実行される。このセグメンテーションは、第１のセグメント３１０と第２のセグメント３１２とにパス３０４を区分する。第１のセグメント３１０は、パス３０４、３０６と共に、第１の演算ステージ３１４に割り当てられ（以下では、「第１のステージパス」と総称される）、第２のセグメント３１２は、第２の演算ステージ３１６に割り当てられる。ノードを共有するパス又はパスセグメントは、第１の演算ステージ３１４内に存在せず、ノードを共有するパス又はパスセグメントは、第２の演算ステージ３１６内に存在しない。上記のメソドロジーを通じて、辺素パスの個々のエンドポイントは、第１のステージ演算又は第２のステージ演算によってターゲットとされる。しかし、これらのエンドポイントは、第１の演算ステージ３１４と第２の演算ステージ３１６の両方の演算のターゲットとすることはできない。
[0032] 第１の演算ステージ３１４を実施するため、第１のステージパスの各々に沿ってそれぞれ配列された量子ビットをもつれさせるための動作が実行される。例えば、第１の演算フェーズ３１４のエンタングルメント動作は、ノードＥ３、Ｆ３、Ｇ３に相当する第１の量子ビットグループ、ノードＦ４、Ｇ４、Ｈ４に相当する第２の量子ビットグループ、及び、ノードＥ５、Ｅ６に相当する第３の量子ビットグループの独立したエンタングルメントを引き起こす。「第１のステージ」パスのこのエンタングルメントは、共同測定３１８の２つのラウンドによって達成され、２つのラウンドはそれぞれ、時刻ｔ１、ｔ２に実行されるものとして示されている。第１のステージパスの各々に対して、偶数及び奇数のエッジが識別される。
[0033] 第１のステージの第１の測定ラウンド（ｔ１）では、３つのパスの各々の中の奇数のエッジを接続する量子ビットにおいて、共同測定が実行される。ここでは、水平方向エッジ上の量子ビット（例えば、Ｅ３、Ｅ４及びＦ４、Ｇ４）をもつれさせるために、Ｘベースの共同パリティ測定が実行され、垂直方向エッジ上の量子ビット（例えば、Ｅ５、Ｅ６）をもつれさせるために、Ｚベースの共同パリティ測定が実行される。第１の演算ステージの第２の測定ラウンド（ｔ２）では、３つのパスの各々の中のイベント番号のエッジを接続する量子ビットにおいて、共同測定が実行される。この場合もやはり、水平方向エッジ上の量子ビット（例えば、例えば、Ｆ３、Ｇ３及びＧ４、Ｈ４）をもつれさせるために、Ｘベースの共同パリティ測定が実行され、垂直方向エッジ上の量子ビット（例えば、示される例には存在しない）をもつれさせるために、Ｚベースの共同パリティ測定が実行される。
[0034] 第２の演算ステージ３１６を実施するため、第２のステージパスの各々に沿ってそれぞれ配列された量子ビットをもつれさせるための動作が実行される。例えば、第１の演算ステージ３１４のエンタングルメント動作は、量子ビットグループＧ３、Ｇ４、Ｇ５、Ｇ６の独立したエンタングルメントを引き起こす。このエンタングルメントは、共同測定３２０の２つのラウンドによって達成され、２つのラウンドはそれぞれ、時刻ｔ３、ｔ４に実行され、ｔ３、ｔ４は、ｔ１、ｔ２より後の時刻に起こる。第２の演算ステージの第１の測定ラウンド（ｔ３）では、奇数のエッジを共有する量子ビットにおいて、共同測定が実行される。ここでは、Ｇ３、Ｇ４に対して第１のＺベースの共同測定が実行され、Ｇ５、Ｇ６に対して第２のＺベースの共同測定が実行される。第２の演算ステージの第２の測定ラウンド（ｔ４）の間は、偶数のエッジを共有する量子ビットにおいて、共同測定が実行される。ここでは、ノードＧ４、Ｇ５に対して別のＺベースの共同測定が実行される。
[0035] 上記の測定動作は、ビュー３０２に示される３つの辺素パス上のエンドポイントの各対のエンタングルメントを完了する。結果的に、ここでは、対応する量子ビットの共同測定を実行することができる。
[0036] 図４Ａは、量子回路において並列で実行することができる長距離共同演算の数を最大化するメソドロジーに従って、辺素パスをセグメント化するための例示的な動作４００を示す。具体的には、図４Ａは、グラフ４０４のビュー４０２、４０６に対して示される様々な演算を示す。グラフ４０４は、量子回路における量子ビットの物理的場所に相当する正方形ノードを含む。例により、制限されることなく、グラフ４０４のすべての正方形ノードは、各正方形ノードの内部の多くの埋め込みデータ量子ビット（図示せず）にわたってデータが広がっている論理量子ビットを表すものとして理解され得る。示される動作では、最も濃い網掛けノードは、量子アルゴリズムによってターゲットとされたデータ量子ビットを表すものとして理解され得（例えば、データ量子ビット４０３）、薄い網掛けノード及び網掛けのない（白色）ノードは、データ量子ビットのセット（例えば、２つ以上）の共同測定を容易にする補助量子ビットを表すものとして理解され得る。意図的に、グラフ４０４の直接隣接するデータ量子ビット（黒色ノード）の各対は、補助量子ビットに相当する網掛けのない（白色）ノードによって分離されている。網掛けのない（白色）ノード間に残るギャップは、薄い網掛けノードによって埋められている。
[0037] ビュー４０２は、データ量子ビットにおいて要求されたマルチ量子ビット演算のセットを実施するために使用可能なものとして識別されている辺素パスのグループを示す。辺素パスのこのグループは、それぞれの対のパス間で共有されるノードを含む。具体的には、ノードＣ７は、パスＢとパスＣによって共有され、ノードＣ５は、パスＡとパスＣによって共有され、ノードＥ５は、パスＡとパスＢによって共有され、ノードＥ７は、パスＢとパスＤによって共有される。グラフ４０４の幾何学的な制約により、共有されるノードはすべて、網掛けのないノードというよりむしろ、灰色ノードに相当する。
[0038] ビュー４０６は、１つ又は複数のパスにおけるブレークポイントを選択するための例示的なアルゴリズム上の動作を示す。ここでは、パスが灰色ノードの境界を越えた際は常に、ステージ番号（１又は２）が各パスに割り当てられる。これらの灰色ノードの境界は、以下では、「灰色ノード境界」と呼ばれる。このステージ番号割り当ては、２つの規則に従って生成される。第１に、パスが灰色ノードを横断する時はいつでも、２つの結果として生じる灰色ノード境界には、同じステージ番号（例えば、１又は２）が割り当てられる。第２に、第１のパスと第２のパスが同じ灰色ノードを通過する（例えば、２つのパス間でノードが共有される）場合は、第１のパスの灰色ノード境界には、第２のパスの灰色ノード境界とは異なるステージ番号が割り当てられることになる。
[0039] 図４Ｂは、割り当てられたステージ番号に基づいて、図４Ａの識別された辺素パスの１つ又は複数をセグメント化するための動作を示す。参考までに、図４Ｂは、この場合もやはり、各灰色境界の横断に対するステージ番号割り当てのラベル付けを含むビュー４０６を示し、ステージ番号割り当ては、図４Ａに関して上記で説明されるように決定することができる。ステージ番号の割り当てに続いて、ビュー４０８、４１０に示されるように、ブレークポイントの識別及び実施が次に行われる。
[0040] ブレークポイントを実施するため、システムは、そのノードの境界に異なるステージ番号が割り当てられる網掛けのないノードを横断するパスを識別する。例えば、ノードＣ４、Ｃ６、Ｄ６、Ｄ７はすべて、関連付けられたパス境界に異なるステージ番号が割り当てられている網掛けのないノードに相当する。ブレークポイントは、これらのノードの各々に挿入され、関連付けられたパスを２つの異なるセグメントに効果的に分ける。この例では、パスＡは、３つのセグメントに区分され（２つがステージ１に割り当てられ、２つがステージ２に割り当てられる）、パスＢ、Ｃは、２つのセグメントに区分される（一方がステージ１に割り当てられ、他方がステージ２に割り当てられる）。
[0041] 示される例では、ステージ番号１と関連付けられたパス部分は、第１の演算ステージ（ビュー４０８に示される）に割り当てられ、ステージ番号２と関連付けられたパス部分は、第２の演算ステージ（ビュー４１０に示される）に割り当てられる。ノードを共有するパス又はパスセグメントは、第１の演算ステージ内に存在せず、ノードを共有するパス又はパスセグメントは、第２の演算ステージ内に存在しない。上記のメソドロジーを通じて、辺素パスの各々の個々のエンドポイントは、第１のステージ演算又は第２のステージ演算と関連付けられる（ただし、両方ではない）。
[0042] 示されるパスセグメンテーションに続いて、第１の演算ステージに割り当てられたパスに対して、エンタングルメント動作の第１のステージが定義される。同様に、第２の演算ステージに割り当てられたパスに対して、エンタングルメント動作の第２のステージが定義される。量子回路において実際に実施される際、エンタングルメント動作の第１のステージは、エンタングルメント動作の第２のステージに非並行に（例えば、その前に）実行される。
[0043] 図４Ｃ及び図４Ｄは、図４Ａで識別された辺素パスの各々と関連付けられた量子ビットをもつれさせるために実施可能な実際の回路への第１及び第２のステージパスの変換を示す。
[0044] 図４Ｃ内では、第１のビュー４１６は、以前にビュー４０８で示されるような及び上記で説明されるように導出されるような、ステージ番号１（「第１のステージパス」）と関連付けられたパスを示す。図４Ｃのビュー４１８及び４２０は、各パスに対応する量子ビットのエンタングルメントを達成するために使用可能な異なる測定ラウンドで実装された回路を示す。具体的には、ビュー４１８は、第１のステージ測定の第１のラウンドを示し、ビュー４２０は、第１のステージ測定の第２のラウンドを示す。第１のステージ測定の２つのラウンドは異なる時刻に実行されるが、それぞれのラウンドの各々の中で実行される測定（例えば、ビュー４１８又はビュー４２０内に示されるもの）は、並行して実行することができる。ビュー４１８とビュー４２０の両方では、関連付けられたステップにおいて共同測定されるそれぞれの対のノードを示すために、塗りつぶされたエッジが使用されている。例えば、ビュー４１８においてＢ２とＢ３を接続するエッジは、Ｂ２、Ｂ３に相当するノードの共同測定を示すために塗りつぶされている。対照的に、関連付けられたステップにおいて共同測定の対象ではないそれぞれの対のノードを示すために、白抜きされたエッジが使用されている。例えば、ビュー４１８においてＢ３をＣ３に接続するエッジは、このステップにおいてエンドポイントノードが共同測定の対象ではないことを示すために白抜きされている。
[0045] ビュー４１８に対して示される測定の第１のラウンドでは、各パスに対して偶数及び奇数のエッジが識別され、パスの各々の中の奇数のエッジを接続する量子ビットにおいて、共同測定が実行される。ここでは、測定が、水平向きの奇数のエッジに沿って接続されたデータ量子ビット（黒色ノード）及び補助量子ビットに関与する際は、Ｘベースの測定が実行される。同様に、測定が、垂直向きの奇数のエッジに沿って接続されたデータ量子ビット（黒色ノード）及び補助量子ビットに関与する際は、Ｚベースの測定が実行される。文字「Ｂ」は、ベル測定を示すために使用される。
[0046] ビュー４２０に対して示される第１のステージ測定の第２のラウンドでは、パスの各々の中の偶数のエッジを接続する量子ビットにおいて、共同測定が実行される。測定タイプは、ビュー４１８に示されるものと同じである（例えば、データ量子ビットに関与する水平方向エッジに対して、Ｘベースの測定が実行され、データ量子ビットに関与する垂直方向エッジに対して、Ｙベースの測定が実行され、２つの補助量子ビットに関与する測定に対して、Ｂベースの測定が実行される）。第１のステージ共同測定の第１及び第２のラウンドの終了時には、第１のステージパス（例えば、ビュー４０８に示されるパス）の各々のエンドポイントが互いにもつれている。
[0047] 図４Ｄは、図４Ａ～４Ｃに関して論じられる動作４００、４１２、４１４の拡張である第２のステージエンタングルメント動作４２２を示す。図４Ｄ内では、第１のビュー４２４は、以前にビュー４１０で示されるような及び上記で説明されるように導出されるような、ステージ番号２（「第２のステージパス」）と関連付けられたパスを示す。ビュー４２６及び４２８は、ビュー４０８に示される各パスに対応する量子ビットのエンタングルメントを達成するために使用可能な第２のステージの異なる測定ラウンドで実装された回路を示す。具体的には、ビュー４２６は、第２のステージ測定の第１のラウンドを示し、ビュー４２８は、第２のステージ測定の第２のラウンドを示す。第２のステージ測定の２つのラウンドは異なる時刻に実行されるが、それぞれのラウンドの各々の中で実行される測定（例えば、ビュー４２６又はビュー４２８内に示されるもの）は、並行して実行することができる。
[0048] ビュー４２６に対して示される共同測定の第１のラウンドでは、各パスに対して偶数及び奇数のエッジが識別され、奇数のエッジを接続する量子ビットにおいて、共同測定が実行される。図４Ｄでは、図４Ｃに関して説明されるものと同じ測定表記が使用される。
[0049] ビュー４２８に対して示される共同測定の第２のラウンドでは、パスの各々の中の偶数のエッジを接続する量子ビットにおいて、共同測定が実行される。第１のステージ共同測定の第１及び第２のラウンドの終了時には、最初に識別された辺素パス（例えば、図４Ａのビュー４１０に示されるパス）の各々のエンドポイントが互いにもつれている。この時点では、共同測定は、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセット（例えば、図４Ａのビュー４０２内に示される辺素パスの各々のエンドポイント）において実施することができる。
[0050] 図５は、誤り訂正のために表面符号アーキテクチャを使用する量子回路において並列長距離マルチ量子ビット演算を実施するための例示的な動作５００を示す。一実装形態では、動作５００は、古典的なコントローラ又は量子コントローラであり得るコントローラによって実行される。識別する動作５０２は、量子アルゴリズムによって要求された並列マルチ量子ビット演算によってターゲットとされた１つ又は複数の量子ビットセットを識別する。アクセスする動作５０４は、ノード及びエッジによって定義された格納グラフにアクセスし、ノードの各々は、量子回路の量子ビットにマッピングされる。別の識別する動作５０６は、並列マルチ量子ビット演算によってターゲットとされた識別された量子ビットセットに相当するグラフ内のノードセットを識別する。
[0051] パスを定義する動作５０８は、識別されたノードセットのうちの１つに相当するエンドポイントをグループ内の各パスが有し、エッジを共有するパスがセット内に存在しないように、辺素パスのグループを定義する。交差を識別する動作５１０は、１つ又は複数のノードで交差する辺素パスのサブセットを識別し、セグメンテーション動作５１２は、交差を識別する動作５１０において識別されたサブセットの各パスを１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントにセグメント化する。一実装形態によれば、第１のステージセグメント及び第２のステージセグメントは、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する第２のステージセグメントが存在しないように定義される。
[0052] 回路を構築する動作５１４は、マルチ量子ビット演算によってターゲットとされた量子ビットセットをもつれさせる回路の回路定義を構築する。一実装形態によれば、回路は、最近傍量子ビットにおいてエンタングルメント動作の時間を隔てたステージを実行することによって、量子ビットセットのエンタングルメントを達成する。例えば、回路は、第１のステージセグメントの各々の量子ビットをもつれさせるためのエンタングルメント動作の第１のセットを実行するように、及び、第２のステージセグメントの各々の量子ビットをもつれさせるためのエンタングルメント動作の第２のセットを実行するように実行可能である。回路を構築する動作５１４の出力（例えば、回路定義）は、並列マルチ量子ビット演算を実行する量子コンピュータの量子回路を構築するために使用可能である。
[0053] 図６及び以下の論考は、開示される技術を実装することができる例示的なコンピューティング環境の簡潔な一般的な説明を提供することを意図する。必須ではないが、開示される技術は、パーソナルコンピュータ（ＰＣ）によって実行されるコンピュータ実行可能命令（プログラムモジュールなど）の一般的な文脈において説明される。一般に、プログラムモジュールは、特定のタスクを実行するか又は特定の抽象データタイプを実施する、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含む。その上、開示される技術は、ハンドヘルドデバイス、マルチプロセッサシステム、マイクロプロセッサベースの又はプログラム可能な家庭用電化製品、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータ及び同様のものを含む、他のコンピュータシステム構成で実装することができる。また、開示される技術は、通信ネットワークを通じてリンクされるリモート処理デバイスによってタスクが実行される分散コンピューティング環境において実践することもできる。分散コンピューティング環境では、プログラムモジュールは、ローカルメモリ記憶装置とリモートメモリ記憶装置の両方に位置し得る。典型的には、古典的なコンピューティング環境は、量子コンピューティング環境に結合されるが、量子コンピューティング環境は、図１２には示されていない。
[0054] 図６を参照すると、開示される技術を実装するための例示的なシステムは、例示的な従来のＰＣ６００の形態の汎用コンピューティングデバイスを含む。従来のＰＣ６００は、多様な有形のコンピュータ可読記憶媒体及び無形のコンピュータ可読通信信号を含み得る。有形のコンピュータ可読記憶装置は、従来のＰＣ６００によるアクセスが可能な任意の利用可能な媒体によって具体化することができ、揮発性記憶媒体と不揮発性記憶媒体の両方、取り外し可能記憶媒体と取り外し不可能記憶媒体の両方を含む。有形のコンピュータ可読記憶媒体は、無形の及び一時的な通信信号を除外し、情報（コンピュータで可読命令、データ構造、プログラムモジュール又は他のデータ）の格納のために任意の方法又は技術において実装される揮発性及び不揮発性の取り外し可能及び取り外し不可能記憶媒体を含む。有形のコンピュータ可読記憶媒体は、これらに限定されないが、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ若しくは他のメモリ技術、ＣＤＲＯＭ、デジタル多用途ディスク（ＤＶＤ）若しくは他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置若しくは他の磁気記憶装置、又は、所望の情報を格納するために使用することができる及び従来のＰＣによってアクセスすることができる他の任意の有形の媒体を含む。有形のコンピュータ可読記憶媒体とは対照的に、無形のコンピュータ可読通信信号は、搬送波又は他の信号輸送メカニズムなどの変調データ信号に常駐する、コンピュータ可読命令、データ構造、プログラムモジュール又は他のデータを具体化することができる。「変調データ信号」という用語は、信号内の情報を符号化するように設定又は変更されたその特性のうちの１つ若しくは複数を有する信号を意味する。制限ではなく、例として、無形の通信信号は、有線ネットワーク又は直接有線接続などの有線媒体と、音響、ＲＦ、赤外線及び他の無線媒体などの無線媒体とを含む。
[0055] 従来のＰＣ６００は、１つ又は複数の処理装置６０２と、システムメモリ６０４と、システムメモリ６０４を含む様々なシステムコンポーネントを１つ又は複数の処理装置６０２に結合するシステムバス６０６とを含む。システムバス６０６は、多様なバスアーキテクチャのいずれかを使用した、メモリバス又はメモリコントローラ、周辺バス及びローカルバスを含む、いくつかのタイプのバス構造のいずれかであり得る。例示的なシステムメモリ６０４は、読み取り専用メモリ（ＲＯＭ）６０８及びランダムアクセスメモリ（ＲＡＭ）６１０を含む。ＰＣ６００内の要素間の情報の転送に役立つ基本的なルーチンを含む基本入出力システム（ＢＩＯＳ）６１２は、ＲＯＭ ６０８に格納される。
[0056] オン実装形態では、システムメモリ６０４は、量子回路（例えば、図１の辺素パス識別子１１６及びパスセグメンタ１１８）をコンパイルするための１つ又は複数のＱＥＣＣ及び論理を含む古典的なコントローラ６１１ｎを格納する。
[0057] 例示的なＰＣ６００は、１つ又は複数の記憶装置６３０をさらに含み、ハードディスクからの読み取り及びハードディスクへの書き込みを行うためのハードディスクドライブや、取り外し可能な磁気ディスクからの読み取り又は取り外し可能な磁気ディスクへの書き込みを行うための磁気ディスクドライブや、取り外し可能な光ディスクからの読み取り又は取り外し可能な光ディスクへの書き込みを行うための光ディスクドライブ（ＣＤ－ＲＯＭ又は他の光学媒体など）などが挙げられる。そのような記憶装置は、ハードディスクドライブインタフェース、磁気ディスクドライブインタフェース及び光ドライブインタフェースのそれぞれによって、システムバス６０６に接続することができる。ドライブ及びそれらの関連コンピュータ可読媒体は、ＰＣ６００に対するコンピュータ可読命令、データ構造、プログラムモジュール及び他のデータの不揮発性記憶を提供する。例示的な動作環境では、磁気カセット、フラッシュメモリカード、デジタルビデオディスク、ＣＤ、ＤＶＤ、ＲＡＭ、ＲＯＭ及び同様のものなど、ＰＣによるアクセスが可能なデータを格納することができる他のタイプのコンピュータ可読媒体を使用することもできる。
[0058] オペレーティングシステム、１つ又は複数のアプリケーションプログラム、他のプログラムモジュール及びプログラムデータを含む、多くのプログラムモジュールは、記憶装置６３０に格納することができる。制御論理は、メモリ６０４と同様に又はメモリ６０４に加えて、記憶装置６３０に格納することができる。ユーザは、１つ又は複数の入力デバイス６４０（キーボードや、マウスなどのポインティングデバイスなど）を通じて、コマンド及び情報をＰＣ６００に入力することができる。他の入力デバイスは、デジタルカメラ、マイク、ジョイスティック、ゲームパッド、衛星放送用アンテナ、スキャナ又は同様のものを含み得る。これらの及び他の入力デバイスは、システムバス６０６に結合されたシリアルポートインタフェースを通じて１つ又は複数の処理装置６０２に接続される場合が多いが、パラレルポート、ゲームポート又はユニバーサルシリアルバス（ＵＳＢ）などの他のインタフェースによって接続することもできる。モニタ６４６又は他のタイプの表示デバイスもまた、ビデオアダプタなどのインタフェースを介してシステムバス６０６に接続される。スピーカ及びプリンタ（図示せず）などの他の周辺出力デバイス６４５も含めることができる。
[0059] ＰＣ６００は、１つ又は複数のリモートコンピュータ（リモートコンピュータ６６０など）への論理接続を使用して、ネットワーク接続環境で動作することができる。いくつかの例では、１つ又は複数のネットワーク又は通信接続６５０が含まれる。リモートコンピュータ６６０は、別のＰＣ、サーバ、ルータ、ネットワークＰＣ若しくはピアデバイス又は他の共通のネットワークノードであり得、典型的には、ＰＣ６００に関して上記で説明される要素の多く又はすべてを含むが、図６には、メモリ記憶装置６６２のみが示されている。パーソナルコンピュータ６００及び／又はリモートコンピュータ６６０は、論理的なローカルエリアネットワーク（ＬＡＮ）及びワイドエリアネットワーク（ＷＡＮ）に接続することができる。そのようなネットワーク接続環境は、オフィス、企業規模のコンピュータネットワーク、イントラネット及びインターネットではありふれたものである。
[0060] ＬＡＮネットワーク接続環境で使用される際、ＰＣ６００は、ネットワークインタフェースを通じてＬＡＮに接続される。ＷＡＮネットワーク接続環境で使用される際、ＰＣ６００は、典型的には、インターネットなど、ＷＡＮ上で通信を確立するためのモデム又は他の手段を含む。ネットワーク接続環境では、パーソナルコンピュータ６００又はその一部分に関して描写されるプログラムモジュールは、ＬＡＮ又はＷＡＮ上でリモートメモリ記憶装置又は他の場所に格納することができる。示されるネットワーク接続は例示的なものであり、コンピュータ間の通信リンクを確立する他の手段も使用することができる。
[0061] 本明細書で開示される方法は、エッジによって接続されるノードを含むグラフを定義することであって、ノードが、量子デバイスの量子ビットにマッピングされる、定義することを提供する。方法は、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別することと、辺素パスのグループを定義することであって、グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、識別されたノードセットのうちの１つを含み、辺素パスのグループが、エッジを共有するパスがグループ内に存在しないように定義される、定義することとをさらに提供する。方法は、セット内の定義されたパスの各々に対して、パスに含まれる識別されたノードセットに相当する量子ビットをもつれさせる効果がある演算のセットを実行することと、量子ビットのもつれさせたセットにおいてマルチ量子ビット演算のセットを実行することとをさらに提供する。
[0062] 任意の先行する方法による例示的な方法は、辺素パスの定義されたセット内で、１つ又は複数のノードにおいて互いに交差するパスのサブセットを識別することを提供する。パスの識別されたサブセットの各パスに対して、パスは、１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントにセグメント化され、第１のステージセグメント及び第２のステージセグメントは、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する第２のステージセグメントが存在しないように定義される。第１のステージセグメントと関連付けたエンタングルメント動作は、第２のステージセグメントと関連付けられたエンタングルメント動作とは異なる時点で実行される。
[0063] 任意の先行する方法の別の例示的な方法は、第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第１のセットを実行することと、後続の時刻に、第２のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第２のセットを実行することとをさらに提供する。
[0064] 任意の先行する方法のさらなる別の例示的な方法では、第１のステージセグメントのそれぞれのものの各々の量子ビットをもつれさせるための演算の第１のセットを実行することは、第１のステージセグメントの偶数及び奇数のエッジを定義することと、第１のステージセグメントの偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、第１のステージセグメントの奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することとをさらに含む。
[0065] 任意の先行する方法のさらなる別の例示的な方法では、第２のステージセグメントのそれぞれのものの各々の量子ビットをもつれさせるための演算の第１のセットを実行することは、第２のステージセグメントの偶数及び奇数のエッジを定義することと、第２のステージセグメントの偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、第２のステージセグメントの奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することとをさらに含む。
[0066] 任意の先行する方法のさらなる別の例示的な方法では、量子デバイスの量子ビットは、物理量子ビットから構築される表面符号において実施される論理量子ビットである。
[0067] 任意の先行する方法のさらなる別の例示的な方法では、マルチ量子ビット演算のセットを実行することは、マルチ量子ビット演算のいくつか又はすべてを同時に実行することをさらに含む。
[0068] 例示的な量子コンピューティングシステムは、量子アルゴリズムによって指定された並列マルチ量子ビット演算を引き起こすために回路定義を実行する量子デバイスを含む。システムは、メモリに格納されたコントローラであって、量子デバイスの量子ビットにマッピングされたノードを含むグラフにアクセスすることであって、グラフのノードが、エッジによって接続される、アクセスすることと、並列マルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別することと、辺素パスのグループを定義することであって、グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、識別されたノードセットのうちの１つを含む、定義することとを行うように実行可能である、コントローラをさらに含む。辺素パスのグループは、エッジを共有するパスがセット内に存在しないように定義される。コントローラは、量子デバイスによって実行するための回路をコンパイルすることであって、回路が、実行されると、辺素パスのグループ内の定義されたパスの各々に含まれる識別されたノードセットに相当する量子ビットをもつれさせ、並列マルチ量子ビット演算を実行する、コンパイルすることを行うようにさらに実行可能である。
[0069] 任意の先行するシステムの例示的な量子システムでは、コントローラは、１つ又は複数のノードにおいて交差するグループ内のパスのサブセットを識別することと、パスの識別されたサブセットの各パスに対して、１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントにパスをセグメント化することとを行うようにさらに実行可能である。第１のステージセグメント及び第２のステージセグメントは、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する第２のステージセグメントが存在しないように定義される。コンパイルされた回路は、第２のステージセグメントと関連付けられたエンタングルメント動作とは異なる時点で、第１のステージセグメントと関連付けられたエンタングルメント動作を引き起こすようにさらに実行可能である。
[0070] 任意の量子コンピューティングシステムの別の例示的な量子システムでは、コントローラは、第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第１のセットを引き起こすように実行可能な第１の回路に対する第１の回路定義を生成することと、第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第２のセットを引き起こすように実行可能な第２の回路に対する第２の回路定義を生成することとを行うようにさらに実行可能である。
[0071] 任意の先行する量子システムのさらなる別の例示的な量子システムでは、第１のステージセグメントの各々のものに対して偶数及び奇数のエッジが定義され、第１の回路は、第１のステージセグメント内の偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、第１のステージセグメント内の奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することとを行うようにさらに実行可能である。
[0072] 任意のコンピューティングシステムのさらなる別の例示的な量子コンピューティングシステムでは、第２のステージセグメントの各々のものに対して偶数及び奇数のエッジが定義される。第２の回路は、第２のステージセグメント内の偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、第２のステージセグメント内の奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することとを行うようにさらに実行可能である。
[0073] 任意の先行する量子システムの別の例示的な量子システムでは、量子回路の量子ビットは、物理量子ビットから構築される表面符号において実施される論理量子ビットである。
[0074] 任意の先行するシステムの別の例示的な量子システムでは、回路は、並列マルチ量子ビット演算のいくつか又はすべてを同時に実行するようにさらに実行可能である。
[0075] 本明細書で開示される例示的な有形のコンピュータ可読記憶媒体は、コンピュータプロセスを実行するためのコンピュータ実行可能命令を符号化し、コンピュータプロセスは、量子デバイスの量子ビットにマッピングされたノードを含むグラフを定義することであって、グラフのノードが、エッジによって接続される、定義することと、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別することと、辺素パスのグループを定義することであって、グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、識別されたノードセットのうちの１つを含む、定義することとを含む。辺素パスのグループは、エッジを共有するパスがグループ内に存在しないように定義され、コンピュータプロセスは、定義されたパスの各々に対して、演算のセットを実行することであって、演算のセットが、パスに含まれる識別されたノードセットに相当する量子ビットをもつれさせる効果がある、実行することをさらに含む。次いで、量子ビットのもつれさせたセットにおいてマルチ量子ビット演算のセットが実行される。
[0076] 任意の先行するコンピュータ可読記憶媒体の例示的な有形のコンピュータ可読記憶媒体では、コンピュータプロセスは、１つ又は複数のノードにおいて互いに交差するグループ内のパスのサブセットを識別することと、パスの識別されたサブセットの各パスに対して、１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントにパスをセグメント化することとをさらに含む。第１のステージセグメント及び第２のステージセグメントは、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する第２のステージセグメントが存在しないように定義される。プロセスは、第２のステージセグメントと関連付けられたエンタングルメント動作とは異なる時点で、第１のステージセグメントと関連付けられたエンタングルメント動作を実行することをさらに提供する。
[0077] 任意の先行するコンピュータ可読記憶媒体のさらなる別の例示的な有形のコンピュータ可読記憶媒体では、コンピュータプロセスは、第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第１のセットを実行することと、後続の時刻に、第２のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第２のセットを実行することとをさらに含む。
[0078] 任意の先行するコンピュータ可読記憶媒体の別の例示的な有形のコンピュータ可読記憶媒体では、第１のステージセグメントと関連付けられたエンタングルメント動作を実行することは、第１のステージセグメントの各々の偶数及び奇数のエッジを定義することと、第１のステージセグメントのうちの１つの偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することとをさらに含む。プロセスは、次に、第１のステージセグメントのうちの１つの奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することをさらに含む。
[0079] 任意の先行するコンピュータ可読記憶媒体のさらなる別の例示的な有形のコンピュータ可読記憶媒体では、コンピュータプロセスは、第２のステージセグメントの偶数及び奇数のエッジを定義することと、第２のステージセグメントのうちの１つの偶数のエッジに相当する各量子ビットセットに対して、共同測定を実行することと、第２のステージセグメントのうちの１つの奇数のエッジに相当する各量子ビットセットに対して、共同測定を実行することとをさらに含む。
[0080] 任意の先行するコンピュータ可読記憶媒体のさらなる別の例示的な有形のコンピュータ可読記憶媒体では、量子回路の量子ビットは、物理量子ビットから構築される表面符号において実施される論理量子ビットである。
[0081] 本明細書で開示される例示的なシステムは、量子デバイスの量子ビットにマッピングされたノードを含むグラフを定義するための手段であって、ノードが、エッジによって互いに接続される、手段と、量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当するグラフ上のノードセットを識別するための手段と、辺素パスのグループを定義するための手段であって、グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、識別されたノードセットのうちの１つを含む、手段とを含む。辺素パスのグループは、エッジを共有するパスがグループ内に存在しないように定義され、システムは、定義されたパスの各々に対して、演算のセットを実行するための手段であって、演算のセットが、パスに含まれる識別されたノードセットに相当する量子ビットをもつれさせる効果がある、手段と、量子ビットのもつれさせたセットにおいてマルチ量子ビット演算のセットを実行するための手段とをさらに含む。
[0082] 上記の仕様、例及びデータは、構造の完全な説明や、例示的な実装形態の使用を提供する。多くの実装形態は、特許請求される本発明の精神及び範囲から逸脱しない範囲で作成できるため、以下の添付の特許請求の範囲が本発明を定義する。その上、異なる例の構造特徴は、記載される特許請求の範囲から逸脱しない範囲で、さらなる別の実装形態において組み合わせることができる。上記の仕様、例及びデータは、構造の完全な説明や、例示的な実装形態の使用を提供する。多くの実装形態は、特許請求される本発明の精神及び範囲から逸脱しない範囲で作成できるため、以下の添付の特許請求の範囲が本発明を定義する。その上、異なる例の構造特徴は、記載される特許請求の範囲から逸脱しない範囲で、さらなる別の実装形態において組み合わせることができる。

Claims (15)

  1. 量子デバイスの量子ビットにマッピングされたノードを含むグラフを定義することであって、前記ノードが、エッジによって互いに接続される、ことと、
    量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当する前記グラフ上のノードセットを識別することと、
    辺素パスのグループを定義することであって、前記グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、前記識別されたノードセットのうちの１つを含み、辺素パスの前記グループが、エッジを共有する前記パスが前記グループ内に存在しないように定義される、ことと、
    定義されたパスの各々に対して、前記パスに含まれる前記識別されたノードセットに相当する前記量子ビットをもつれさせるための演算のセットを実行することと、
    前記量子ビットの前記もつれさせたセットにおいてマルチ量子ビット演算の前記セットを実行することと
    を含む、方法。
  2. 辺素パスの前記定義されたセット内で、１つ又は複数のノードにおいて互いに交差する前記パスのサブセットを識別することと、
    パスの前記識別されたサブセットの各パスに対して、１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントに前記パスをセグメント化することであって、前記第１のステージセグメント及び前記第２のステージセグメントが、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する前記第２のステージセグメントが存在しないように定義される、ことと、
    前記第２のステージセグメントと関連付けられたエンタングルメント動作とは異なる時点で、前記第１のステージセグメントと関連付けられたエンタングルメント動作を実行することと
    をさらに含む、請求項１に記載の方法。
  3. 前記第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第１のセットを実行することと、
    後続の時刻に、前記第２のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第２のセットを実行することと
    をさらに含む、請求項２に記載の方法。
  4. 前記第１のステージセグメントのそれぞれのものの各々の前記量子ビットをもつれさせるための演算の前記第１のセットを実行することが、
    前記第１のステージセグメントの偶数及び奇数のエッジを定義することと、
    前記第１のステージセグメントの偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、
    前記第１のステージセグメントの奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと
    をさらに含む、請求項３に記載の方法。
  5. 前記第２のステージセグメントのそれぞれのものの各々の前記量子ビットをもつれさせるための演算の前記第１のセットを実行することが、
    前記第２のステージセグメントの偶数及び奇数のエッジを定義することと、
    前記第２のステージセグメントの偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、
    前記第２のステージセグメントの奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと
    をさらに含む、請求項３に記載の方法。
  6. 前記量子デバイスの前記量子ビットが、物理量子ビットから構築される表面符号において実施される論理量子ビットである、請求項１に記載の方法。
  7. マルチ量子ビット演算の前記セットを実行することが、
    前記マルチ量子ビット演算のいくつか又はすべてを同時に実行すること
    をさらに含む、請求項１に記載の方法。
  8. 量子アルゴリズムによって指定された並列マルチ量子ビット演算を引き起こすために回路定義を実行する量子デバイスと、
    メモリに格納されたコントローラであって、
    前記量子デバイスの前記量子ビットにマッピングされたノードを含むグラフにアクセスすることであって、前記グラフの前記ノードが、エッジによって接続される、ことと、
    前記並列マルチ量子ビット演算によってターゲットとされた量子ビットセットに相当する前記グラフ上のノードセットを識別することと、
    辺素パスのグループを定義することであって、前記グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、前記識別されたノードセットのうちの１つを含み、辺素パスの前記グループが、エッジを共有する前記パスが前記セット内に存在しないように定義される、ことと、
    前記量子デバイスによって実行するための回路をコンパイルすることであって、前記回路が、辺素パスの前記グループ内の定義されたパスの各々に含まれる前記識別されたノードセットに相当する前記量子ビットをもつれさせ、前記並列マルチ量子ビット演算を実行するように実行可能である、ことと
    を行うように実行可能である、コントローラと
    を含む、量子コンピューティングシステム。
  9. 前記コントローラが、
    １つ又は複数のノードにおいて交差する前記グループ内の前記パスのサブセットを識別することと、
    パスの前記識別されたサブセットの各パスに対して、１つ又は複数の第１のステージセグメントと１つ又は複数の第２のステージセグメントに前記パスをセグメント化することであって、前記第１のステージセグメント及び前記第２のステージセグメントが、互いに交差する第１のステージセグメントが存在しないように及び互いに交差する前記第２のステージセグメントが存在しないように定義される、ことと
    を行うようにさらに実行可能であり、
    前記コンパイルされた回路が、前記第２のステージセグメントと関連付けられたエンタングルメント動作とは異なる時点で、前記第１のステージセグメントと関連付けられたエンタングルメント動作を引き起こすようにさらに実行可能である、請求項８に記載の量子コンピューティングシステム。
  10. 前記コントローラが、
    前記第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第１のセットを引き起こすように実行可能な第１の回路に対する第１の回路定義を生成することと、
    前記第１のステージセグメントのそれぞれのものの各々に相当する量子ビットをもつれさせるための演算の第２のセットを引き起こすように実行可能な第２の回路に対する第２の回路定義を生成することと
    を行うようにさらに実行可能である、請求項９に記載の量子コンピューティングシステム。
  11. 前記第１のステージセグメントの各々のものに対して偶数及び奇数のエッジが定義され、前記第１の回路が、
    前記第１のステージセグメント内の前記偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、
    前記第１のステージセグメント内の前記奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと
    を行うようにさらに実行可能である、請求項１０に記載の量子コンピューティングシステム。
  12. 前記第２のステージセグメントの各々のものに対して偶数及び奇数のエッジが定義され、前記第２の回路が、
    前記第２のステージセグメントの前記偶数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと、
    前記第２のステージセグメント内の前記奇数のエッジの各々に相当する量子ビットに対して、共同測定を実行することと
    を行うようにさらに実行可能である、請求項１０に記載の量子コンピューティングシステム。
  13. 前記量子回路の前記量子ビットが、物理量子ビットから構築される表面符号において実施される論理量子ビットである、請求項８に記載の量子コンピューティングシステム。
  14. 前記回路が、前記並列マルチ量子ビット演算のいくつか又はすべてを同時に実行するようにさらに実行可能である、請求項８に記載の量子コンピューティングシステム。
  15. コンピュータプロセスを実行するためのコンピュータ実行可能命令を符号化する１つ又は複数の有形のコンピュータ可読記憶媒体であって、前記コンピュータプロセスが、
    量子デバイスの量子ビットにマッピングされたノードを含むグラフを定義することであって、前記グラフの前記ノードが、エッジによって接続される、ことと、
    量子アルゴリズムのマルチ量子ビット演算によってターゲットとされた量子ビットセットに相当する前記グラフ上のノードセットを識別することと、
    辺素パスのグループを定義することであって、前記グループの各パスが、１つ又は複数のエッジ及びノードに沿って定義され、前記識別されたノードセットのうちの１つを含み、辺素パスの前記グループが、エッジを共有する前記パスが前記グループ内に存在しないように定義される、ことと、
    定義されたパスの各々に対して、前記パスに含まれる前記識別されたノードセットに相当する前記量子ビットをもつれさせるための演算のセットを実行することと、
    前記量子ビットの前記もつれさせたセットにおいてマルチ量子ビット演算の前記セットを実行することと
    を含む、有形のコンピュータ可読記憶媒体。
JP2023521476A 2020-11-12 2021-06-30 量子回路における長距離マルチ量子ビット演算のための辺素パス Pending JP2023548755A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/096,313 2020-11-12
US17/096,313 US11734596B2 (en) 2020-11-12 2020-11-12 Edge-disjoint paths for long-range multi-qubit operations in quantum circuit
PCT/US2021/039762 WO2022103446A1 (en) 2020-11-12 2021-06-30 Edge-disjoint paths for long-range multi-qubit operations in quantum circuit

Publications (2)

Publication Number Publication Date
JP2023548755A true JP2023548755A (ja) 2023-11-21
JPWO2022103446A5 JPWO2022103446A5 (ja) 2024-05-31

Family

ID=77051170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023521476A Pending JP2023548755A (ja) 2020-11-12 2021-06-30 量子回路における長距離マルチ量子ビット演算のための辺素パス

Country Status (7)

Country Link
US (1) US11734596B2 (ja)
EP (1) EP4244773A1 (ja)
JP (1) JP2023548755A (ja)
KR (1) KR20230105333A (ja)
CN (1) CN116457799A (ja)
AU (1) AU2021380578A1 (ja)
WO (1) WO2022103446A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11460876B1 (en) 2018-07-11 2022-10-04 Psiquantum, Corp. Methods and devices for fault tolerant quantum gates
US20220198309A1 (en) * 2020-12-17 2022-06-23 International Business Machines Corporation Measurement aggregation in quantum programs
CN116227607B (zh) * 2023-02-20 2023-09-26 北京百度网讯科技有限公司 量子电路的分类方法、装置、电子设备、介质和产品

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9501747B2 (en) 2012-12-18 2016-11-22 D-Wave Systems Inc. Systems and methods that formulate embeddings of problems for solving by a quantum processor
US10255555B2 (en) 2016-11-10 2019-04-09 Rigetti & Co, Inc. Generating quantum logic control sequences for quantum information processing hardware
US11586792B2 (en) 2018-12-06 2023-02-21 International Business Machines Corporation Scheduling fusion for quantum computing simulation

Also Published As

Publication number Publication date
US11734596B2 (en) 2023-08-22
AU2021380578A1 (en) 2023-06-22
KR20230105333A (ko) 2023-07-11
EP4244773A1 (en) 2023-09-20
US20220147856A1 (en) 2022-05-12
CN116457799A (zh) 2023-07-18
WO2022103446A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
JP2023548755A (ja) 量子回路における長距離マルチ量子ビット演算のための辺素パス
JP7182015B2 (ja) 量子回路のフォールトトレランス・誤り訂正・復号方法、装置及びチップ並びにコンピュータプログラム
US11893454B1 (en) Quantum computing in a three-dimensional device lattice
JP7186891B2 (ja) ニューラルネットワークに基づく量子誤り訂正復号方法、装置、チップ、コンピュータ機器、及びコンピュータプログラム
Beverland et al. Cost of universality: A comparative study of the overhead of state distillation and code switching with color codes
Javadi-Abhari et al. Optimized surface code communication in superconducting quantum computers
Terhal Quantum error correction for quantum memories
JP2023515769A (ja) 測定のみマヨラナベースのサーフェスコードアーキテクチャ
Bombin et al. Logical blocks for fault-tolerant topological quantum computation
EP3956770A1 (en) Simulating errors of a quantum device using variational quantum channels
Ding et al. Magic-state functional units: Mapping and scheduling multi-level distillation circuits for fault-tolerant quantum architectures
Litinski et al. Braiding by Majorana tracking and long-range CNOT gates with color codes
Rong et al. Computing two-dimensional Delaunay triangulation using graphics hardware
Herr et al. Lattice surgery translation for quantum computation
Chiu et al. Fermionic measurement-based quantum computation
EP4217935A1 (en) Mixing techniques for probabilistic quantum circuits with fallback
JP2023523109A (ja) 量子操作実行方法及び装置、量子操作の制御波形の生成方法及び装置、量子操作チップ、並びにコンピュータ装置及びプログラム
Reutter et al. Shaded tangles for the design and verification of quantum programs
US11437995B1 (en) Joint logical measurements on diagonal patches of surface code
WO2023278025A1 (en) Quantum code with pairwise checks
Nagayama Distributed quantum computing utilizing multiple codes on imperfect hardware
Herold et al. Fault tolerant dynamical decoders for topological quantum memories
Wu et al. Mapping surface code to superconducting quantum processors
Herr Software for Quantum Computation
HOLMES THE UNIVERSITY OF CHICAGO

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240521