KR20230105004A - 통신 방법 및 통신 장치 - Google Patents

통신 방법 및 통신 장치 Download PDF

Info

Publication number
KR20230105004A
KR20230105004A KR1020237022424A KR20237022424A KR20230105004A KR 20230105004 A KR20230105004 A KR 20230105004A KR 1020237022424 A KR1020237022424 A KR 1020237022424A KR 20237022424 A KR20237022424 A KR 20237022424A KR 20230105004 A KR20230105004 A KR 20230105004A
Authority
KR
South Korea
Prior art keywords
bits
traversal
codeword
constellation
block
Prior art date
Application number
KR1020237022424A
Other languages
English (en)
Other versions
KR102652135B1 (ko
Inventor
피터 클레너
프랑크 헤르만
도모히로 기무라
Original Assignee
파나소닉 홀딩스 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP14169535.3A external-priority patent/EP2947836A1/en
Application filed by 파나소닉 홀딩스 코퍼레이션 filed Critical 파나소닉 홀딩스 코퍼레이션
Priority to KR1020247009709A priority Critical patent/KR20240046271A/ko
Publication of KR20230105004A publication Critical patent/KR20230105004A/ko
Application granted granted Critical
Publication of KR102652135B1 publication Critical patent/KR102652135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1191—Codes on graphs other than LDPC codes
    • H03M13/1194—Repeat-accumulate [RA] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 개시의 일양태에 따른 통신 방법은, 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 포함하는 의사 순회 저밀도 패리티 검사 부호에 의거하여 생성된 부호어에 대하여, 이 부호어 내에서의 순회 블록의 배열을 바꾸는 순회 블록 퍼뮤테이션을 실행하고, 순회 블록 퍼뮤테이션이 실행된 부호어의 각 비트를 비균일 컨스텔레이션의 컨스텔레이션 포인트에 매핑한다. 이에 따라 수신 성능의 향상을 도모한다.

Description

통신 방법 및 통신 장치{COMMUNICATION METHOD AND COMMUNICATION DEVICE}
2014년 5월 22일 제출된 유럽 특허 출원 14169535.3에 포함되는 명세서, 청구항, 도면 및 요약서의 개시 내용은 모두 본원에 원용된다.
본 개시는, 디지털 통신 분야에 관한 것이다. 보다 상세하게는, 의사(疑似) 순회 저밀도 패리티 검사 부호(quasi-cyclic low-density parity-check code：QC　LDPC 부호)와 직교 진폭 변조(quadrature amplitude modulation：QAM)를 이용하는 비트 인터리브 부호화 변조(bit-interleaved coding and modulation：BICM) 시스템에 있어서의 비트 인터리버(interleaver)와 비트 디인터리버(deinterleaver)에 관한 것이다.
최근, 정보 비트를 부호화하여 부호어 비트를 출력하는 인코더와, 부호어 비트를 컨스텔레이션(constellation)에 매핑(mapping)하여 변조 심볼을 출력하는 컨스텔레이션 매퍼(mapper)의 사이에 비트 인터리버가 배치된 송신기가 많이 제안되어 있다(예를 들면, 특허 문헌 1 참조).
유럽 특허 출원 공개 제2552043호 명세서
DVB-S2 규격：ETSI　EN　302　307, V1.2.1(2009년 8월)
본 개시된 일양태에 관련된 통신 방법은, 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 포함하는 의사 순회 저밀도 패리티 검사 부호를 이용하는 디지털 통신 시스템에 있어서의 데이터 통신을 행하는 데이터 통신 방법으로서, 상기 의사 순회 패리티 검사 부호에 의거하여 생성된 부호어에 대하여 순회 블록 퍼뮤테이션(permutation)을 실행하고, 상기 부호어는 N개의 순회 블록의 열로 이루어지고, 상기 N개의 순회 블록의 각각은 Q개의 비트로 이루어지고, N과 Q는 각각 양의 정수이며, 상기 순회 블록 퍼뮤테이션은 상기 부호어 내에서의 순회 블록의 재배열인, 인터리빙 스텝(interleaving step)과, 상기 순회 블록 퍼뮤테이션이 실행된 부호어의 각 비트를 비균일 컨스텔레이션의 컨스텔레이션 포인트에 매핑하는 컨스텔레이션 매핑 스텝을 갖고, 상기 순회 블록 퍼뮤테이션 및 상기 비균일 컨스텔레이션은 부호어의 생성에 이용하는 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율에 의거하여 선택된다.
도 1은 일반적인 비트 인터리브 부호화 변조(bit-interleaved coding and modulation：BICM)를 포함하는 송신기의 일구성예를 나타내는 블록도이다.
도 2는 도 1의 BICM 인코더의 일구성예를 나타내는 블록도이다.
도 3은 M＝6, N＝18, Q＝8의 의사 순회 저밀도 패리티 검사 부호의 패리티 검사 행렬의 일 예를 나타내는 도면이다.
도 4는 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 정의하는 테이블의 일 예를 나타내는 도면이다.
도 5는 도 4의 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호에 대한, 정보 파트의 각 순회 블록에 있어서의 최초의 비트에 대한 패리티 검사 행렬의 정보 파트를 나타내는 도면이다.
도 6은 도 5의 패리티 검사 행렬에 대한, 전체 정보 비트에 대한 입력과, 계단형상의 패리티 파트를 포함하는, 완전한 패리티 검사 행렬을 나타내는 도면이다.
도 7은 도 6의 패리티 검사 행렬의 의사 순회 구조를 표시하는 행렬을 나타내는 도면이다.
도 8a는 4-QAM 컨스텔레이션을 나타내는 도면이다.
도 8b는 16-QAM 컨스텔레이션을 나타내는 도면이다.
도 8c는 64-QAM 컨스텔레이션을 나타내는 도면이다.
도 9a는 4-QAM 매퍼(mapper)의 구성을 나타내는 블록도이다.
도 9b는 16-QAM 매퍼의 구성을 나타내는 블록도이다.
도 9c는 64-QAM 매퍼의 구성을 나타내는 블록도이다.
도 10은 그레이 부호화를 이용한 8-PAM 심볼에 있어서의 상이한 로버스트(robust) 레벨을 설명하기 위한 개략도이다.
도 11은 특정의 SNR에 대하여 설계된 1D-64　NU-PAM에 의거하는 4096-QAM 컨스텔레이션의 일 예를 나타내는 도면이다.
도 12a는 DVB-NGH에 의거하는 도 2의 BICM 인코더의 일 예를 설명하기 위한 도면이다.
도 12b는 DVB-NGH에 의거하는 도 2의 BICM 인코더의 일 예를 설명하기 위한 도면이다.
도 12c는 DVB-NGH에 의거하는 도 2의 BICM 인코더의 일 예를 설명하기 위한 도면이다.
도 13a는 ATSC3.0에 의거하는 도 2의 BICM 인코더의 일 예를 설명하기 위한 도면이다.
도 13b는 ATSC3.0에 의거하는 도 2의 BICM 인코더의 일 예를 설명하기 위한 도면이다.
도 13c는 ATSC3.0에 의거하는 도 2의 BICM 인코더의 일예를 설명하기 위한 도면이다.
도 14는 본 개시된 실시의 형태에 관련된 비트 인터리버의 일 구성예를 나타내는 블록도이다.
<발명자들이 본 개시에 이르기까지의 확인 사항>
도 1은 일반적인 비트 인터리브 부호화 변조(bit-interleaved coding and modulation：BICM)를 포함하는 송신기의 일 구성예를 나타내는 블록도이다.
도 1에 나타내는 송신기(100)는, 입력 프로세싱 유닛(110), BICM 인코더(120), OFDM 모듈레이터(130), 업 컨버터(140), RF(radio frequency) 증폭기(150), 및 안테나(160)를 구비한다.
입력 프로세싱 유닛(110)은, 입력 비트 스트림을 베이스 밴드 프레임으로 불리는 소정 길이의 블록으로 형식을 바꾼다. BICM 인코더(120)는, 베이스 밴드 프레임을 복수의 복소치로 이루어지는 데이터 스트림으로 변환한다. OFDM 모듈레이터(130)는, 예를 들면 직교 주파수 분할 다중(orthogonal frequency-division multiplexing：OFDM) 변조를 사용하고, 전형적으로 다이버시티(diversity)를 향상시키기 위한 시간 인터리빙과 주파수 인터리빙을 행한다. 업 컨버터(140)는 디지털 베이스 밴드 신호를 아날로그 RF(radio frequency) 신호로 변환한다. RF 증폭기(150)는 아날로그 RF 신호의 전력 증폭을 행하여, 안테나(160)에 출력한다.
도 2는 도 1의 BICM 인코더(120)의 일 구성예를 나타내는 블록이다.
도 2에 나타내는 BICM 인코더(120)는, 저밀도 패리티 검사(low-density parity-check：LDPC) 인코더(121), 비트 인터리버(122) 및 QAM 매퍼(mapper)(124)를 구비한다.
LDPC 인코더(121)는, 입력 블록, 즉, 베이스 밴드 프레임을 부호화하고, LDPC 부호어를 비트 인터리버(122)에 출력한다. 비트 인터리버(122)는, 각 LDPC 부호어의 비트를, QAM 매퍼(124)에 의하여 복소 셀에 매핑되기 전에, 재배열한다. QAM 매퍼(124)는, 비트가 재배열된 후의 각 LDPC 부호어의 비트를, 직교 진폭 변조(quadrature amplitude modulation：QAM)를 이용하여 복소 셀에 매핑한다.
이하, 도 2의 BICM 인코더(120)의 각 구성 요소에 대하여 보다 상세하게 설명한다.
우선, LDPC 인코더(121)에 대하여 설명한다.
LDPC 인코더(121)는, 베이스 밴드 프레임을, 특정의 LDPC 부호를 이용하여 부호화한다. 본 개시는, 특히, DVB-S2, DVB-T2, DVB-C2 규격에 있어서 채용되고 있는 것과 같은 계단형상의 패리티 구조를 가진 LDPC 블록 부호와, Raptor-like　LDPC 부호의 변형에 대하여, 설계되어 있다. 보다 상세를 이하에 기재한다.
LDPC 블록 부호는, 패리티 검사 행렬(parity-check matrix：PCM)에 의하여 완전하게 정의되는 선형 오류 정정 부호이다. 이 PCM은, 부호어 비트(비트 노드 또는 변수 노드라고도 불린다)의 패리티 검사(검사 노드라고도 불린다)에의 접속을 표시하는, 2치의 소(疎)행렬이다. PCM의 열과 행은, 각각, 변수 노드와 검사 노드에 대응한다. 변수 노드의 검사 노드에의 접속은, PCM 행렬에 있어서 "1" 엔트리에 의하여 표시된다.
의사 순회 저밀도 패리티 검사(quasi-cyclic low-density parity-check：QC LDPC) 부호는, 하드웨어 실장에 특별히 적합한 구조로 되어 있다. 사실, 오늘날, 전체는 아니지만 많은 규격에 QC LDPC 부호가 사용되고 있다. 이 QC LDPC 부호의 PCM은, 순회 행렬(또는, 순회라고도 불린다)을 갖는 특별한 구조로 되어 있다. 순회 행렬은, 각 행이 1개전의 행을 행렬 요소 1개분 순회 시프트한 정방 행렬이며, 1이상의 꺾어진 대각선(folded diagonals)을 갖는 경우가 있다.
각 순회 행렬의 사이즈는 Q×Q(Q행 Q열)이며, Q는 QC LDPC 부호의 순회 계수(cyclic factor)로 불린다. 이 의사 순회 구조에 의하여, Q개의 검사 노드를 병렬로 처리하는 것이 가능해진다. 이 때문에, 의사 순회 구조는 효율적인 하드웨어 실장에 있어서 명백하게 유리하다.
QC LDPC 부호의 PCM은, Q×M행 Q×N열의 행렬이며, 부호어는 각각이 Q 비트로 이루어지는 N개의 블록으로 이루어진다. 또한, M은 패리티 파트에 있어서의 블록의 수이다. 또한, Q 비트의 블록을, 본건 서류를 통하여, 의사 순회 블록, 또는, 단순히 순회 블록으로 부르고, QB로 간략화한다.
도 3은 M＝6, N＝18, Q＝8의 QC LDPC 부호의 PCM의 일 예를 나타내는 도면이다. PCM은 1 또는 2의 꺾어진 대각선을 갖는 순회 행렬을 포함한다. 이 QC　LDPC 부호는, 8×12＝96 비트의 블록을 8×18＝144 비트의 부호어로 부호화하고, 따라서 부호화율은 2/3이다. 또한, 도 3, 도 5 내지 도 7에 있어서, 검정 사각이 값 "1"의 행렬 요소이며, 흰색 사각이 값 "0"의 행렬 요소이다.
PCM이 도 3에 나타내는 QC LDPC 부호는, 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사(repeat-accumulate quasi-cyclic low-density parity-check：RA QC LDPC) 부호로 불리는, QC LDPC 부호의 특별한 패밀리에 속한다. RA QC LDPC 부호는 부호화가 용이한 것으로 알려져 있고, 제2세대 DVB 규격(DVB-S2, DVB-T2, DVB-C2) 등, 매우 많은 규격에 있어서 채용되고 있다.
다음에, DVB-S2 규격의 비특허 문헌 1(DVB-S2 규격：ETSI EN 302 307：V1.2.1(2009년 8월))의 섹션 5.3.2와 부록 B, C에 있어서 기재되어 있는, DVB-S2, DVB-T2, DVB-C2의 규격 패밀리에 있어서 사용되고 있는, RA QC LDPC 부호의 정의에 대하여, 설명한다. 이 규격 패밀리에 있어서, 순회 계수 Q는 360이다.
각 LDPC 부호는 정보 파트에 있어서의 각 순회 블록의 최초의 비트에 대하여, 그 최초의 비트가 접속되는 각 검사 노드의 인덱스를 포함하는, 테이블에 의하여 완전하게 정의된다. 또한, 검사 노드의 인덱스는 0부터 시작된다. 이들 인덱스는 DVB-S2 규격에 있어서 "addresses of the parity bit accumulators"로 불린다. 도 3에 일 예를 나타내는 LDPC 부호에 대한 테이블을 도 4에 나타낸다.
도 5는, 도 4의 RA QC LDPC 부호에 대한, 정보 파트의 각 순회 블록에 있어서의 최초의 비트에 대한 PCM의 정보 파트를 나타내는 도면이다.
완전한 PCM은, 전체 정보 비트에 대한 입력과, 계단형상의 패리티 파트를 포함하고, 도 6에 나타낸다.
정보 파트에 있어서의 각 순회 블록의 최초의 비트 이외의 비트의 각각에 대하여, 그 비트가 접속되는 각 검사 노드의 인덱스는 다음의 수 1을 이용하여 계산된다.
[수 1]
Figure pat00001
단, q는 하나의 순회 블록 내에서의 비트 인덱스(0, …, Q-1)이다. iq는 비트 q에 대한 검사 노드의 인덱스이다. i0는 도 4의 테이블에 있어서의 순회 블록의 최초의 비트가 접속되는 각 검사 노드의 하나이다. M은 패리티 파트에 있어서의 순회 블록의 수이며, 도 6의 예에서는 6이며, Q는 1개의 순회 블록의 비트의 수이며, 도 6의 예에서는 8이다. Q×M은 패리티 비트의 수이며, 도 6의 예에서는 8×6＝48이다. %는 모듈로 연산자(modulo operator)이다. 또한, 예를 들면, 「1」의 순회 블록 QB에 대하여, 상기의 수 1을 이용한 계산은, 도 4의 경우에는, i0＝13, 24, 27, 31, 47의 각각에 대하여 행해진다.
도 6의 PCM의 의사 순회 구조를 나타내기 위하여, 다음의 수 2로 나타내는 퍼뮤테이션을 도 6의 PCM의 행에 대하여 적용하고, 이 퍼뮤테이션의 적용에 의하여 행렬은 도 7에 나타내는 것으로 된다.
[수 2]
Figure pat00002
단, i와 j는 제로부터 시작되는 인덱스이다. i는 재배열 전의 검사 노드의 인덱스이며, j는 재배열 후의 검사 노드의 인덱스이다. M은 패리티 파트에 있어서의 순회 블록의 수이며, 도 6의 예에서는 6이며, Q는 1개의 순회 블록의 비트의 수이며, 도 6의 예에서는 8이다. %는 모듈로 연산자(modulo operator)이며, floor(x)는 x 이하의 최대의 정수를 출력하는 함수이다.
이 수 2를 이용한 퍼뮤테이션은 비트에 대하여 적용되지 않기 때문에, 부호의 정의는 변하지 않는다. 그러나, 이 수 2를 이용한 퍼뮤테이션의 결과 얻어지는 PCM의 패리티 파트는 의사 순회는 되지 않는다. 패리티 파트를 의사 순회로 하기 위하여, 다음의 수 3으로 표시되는 특별한 퍼뮤테이션이 패리티 비트에 대해서만 적용되지 않으면 안된다.
[수 3]
Figure pat00003
단, i와 j는 제로부터 시작되는 인덱스이며, i는 재배열 전의 패리티 비트의 인덱스, j는 재배열 후의 패리티 비트의 인덱스이다. M은 패리티 파트에 있어서의 순회 블록의 수이며, 도 7의 예에서는 6이며, Q는 1개의 순회 블록의 비트의 수이며, 도 7의 예에서는 8이다. %는 모듈로 연산자(modulo operator)이며, floor(x)는 x 이하의 최대의 정수를 출력하는 함수이다.
이 패리티 비트에 대해서만 적용되는 수 3을 이용한 퍼뮤테이션은 부호의 정의를 바꾼다.
또한, 패리티 비트에 대해서만 적용되는 수 3을 이용한 퍼뮤테이션을 본건 서류를 통하여 패리티 퍼뮤테이션 또는 패리티 인터리빙으로 부른다. 단, 패리티 퍼뮤테이션 또는 패리티 인터리빙은, 이후, LDPC 부호화 처리의 일부로 간주한다.
디지털 비디오 서비스의 지상파 수신용의 차세대 규격인 ATSC3.0 규격은, 현재 개발중이며, 부호화율로서 1/15, 2/15,…, 13/15, 부호어 길이로서 16200 부호 비트, 64800 부호 비트를 정의할 예정이다.
다음에, QAM 매퍼(124)에 대하여 설명한다.
QAM 매퍼(124)는, 실수 성분 및 허수 성분을 각각 펄스 진폭 변조(pulse-amplitude modulation：PAM)를 이용하여 독립으로 변조함으로써, 부호어의 비트를 QAM 컨스텔레이션의 복수의 포인트 중 하나의 포인트에 매핑한다. QAM 컨스텔레이션의 각 포인트는 각각 비트의 하나의 조합에 대응한다. 도 8a 내지 도 8c는, 본 개시에 관련되는 QAM 컨스텔레이션의 3개의 타입, 4-QAM 컨스텔레이션, 16-QAM 컨스텔레이션, 및 64-QAM 컨스텔레이션을 나타내는 도면이다.
여기서, 실수 성분과 허수 성분에 대하여 동일한 형의 PAM가 이용된다. 4-QAM 컨스텔레이션, 16-QAM 컨스텔레이션, 및 64-QAM 컨스텔레이션에서는, 각각, 2-PAM, 4-PAM, 8-PAM가 실수 성분과 허수 성분에 대하여 이용된다.
본 개시는, 또한, 도 8a 내지 도 8c에 나타내는 바와 같이, PAM 매핑에 그레이 부호화를 이용하는 것으로 가정한다.
도 9a, 도 9b, 도 9c는, 각각, 도 8a, 도 8b, 도 8c의 컨스텔레이션에 대응하는 QAM 매퍼의 구성을 나타내는 블록이다. 도 9a의 4-QAM 매퍼(124A)는 각각이 1비트를 부호화하는 2개의 독립된 2-PAM 매퍼(124A-1, 124A-2)로 이루어진다. 도 9b의 16-QAM 매퍼(124B)는 각각이 2비트를 부호화하는 2개의 독립된 4-PAM 매퍼(124B-1, 124B-2)로 이루어진다. 도 9c의 64-QAM 매퍼(124C)는 각각이 3비트를 부호화하는 2개의 독립된 8-PAM 매퍼(124C-1, 124C-2)로 이루어진다.
PAM 심볼에 있어서 부호화된 비트는, 수신기에 있어서 수신된 PAM 심볼이 디맵될 때, 로버스트 레벨, 바꾸어 말하면, 신뢰성이 상이하다. 이는 잘 알려진 사실이며, 그레이 부호화를 이용한 8-PAM 심볼에 있어서의 상이한 로버스트 레벨을 설명하기 위한 개략도를 도 10에 나타낸다.
로버스트 레벨이 상이한 것은, 비트의 값이 0인 부분과 비트가 1인 부분의 거리가 3개의 비트 b1, b2, b3의 사이에서 서로 상이한 것에 기인한다. 비트의 신뢰성은, 당해 비트의 값이 0인 부분과 비트가 1인 부분의 사이의 평균 거리에 비례한다. 도 10에 나타내는 예에서는, 비트 b1의 신뢰성이 가장 낮고, 비트 b2의 신뢰성이 2번째로 낮고, 비트 b3의 신뢰성이 가장 높다.
비트의 전송 레이트, 즉, BICM의 용량을 증대하기 위하여, 비균일 컨스텔레이션이 처음으로 DVB-NGH 규격에 있어서 도입되었다. 이 증대는, PAM 컨스텔레이션의 포인트간의 간격을 바꿈으로써 달성되고, 이른바 1D-NU-PAMs가 얻어진다. 그리고, 다음에, 1D-NU-PAMs로부터 정방형의 비균일 컨스텔레이션이 얻어진다.
ATSC3.0에 있어서, 이 아이디어는, 이차원의 비균일 컨스텔레이션, 이른바, 2D-NUCs를 도입함으로써, 더욱 개선되어 있다. 2D-NUCs는, 수신된 복소 셀의 I(In-phase) 성분과 Q(quadrature) 성분이 서로 의존하기 때문에, 수신기에서의 디매핑의 복잡함의 증대를 수반한다. 보다 높은 디매핑의 복잡함은, ATSC3.0에서는 컨스텔레이션의 차수가 1024까지 허용된다고 생각된다. 게다가, 4096-QAM 컨스텔레이션용의 PAM에 의거하는 컨스텔레이션만이 허가되는 것이 결정되어 있다. 1D-64 NU-PAM에 의거하는 4096-QAM 컨스텔레이션의 일 예를 도 11에 나타낸다.
QAM 심볼의 비트수를 B로 표시한다. QAM 컨스텔레이션은 정방형이기 때문에, B는 짝수이다. 또한, 정방형 QAM 심볼은 2개의 동일한 형의 PAM 심볼로 이루어지기 때문에, QAM 심볼로 부호화되는 비트는 동일한 로버스트 레벨을 갖는 페어로 그룹을 나눌 수 있다. QAM 심볼로 부호화되는 비트의 집합을 컨스텔레이션 워드라고 부른다.
다음에, 비트 인터리버(122)에 대하여 설명한다.
통상, LDPC 부호어의 비트는 상이한 중요도를 갖고, 컨스텔레이션의 비트는 상이한 로버스트 레벨을 갖는다. 직접, 즉, 인타리빙하지 않고, LDPC 부호어의 비트를 QAM 컨스텔레이션의 비트에 매핑하는 경우, 최적의 성능을 얻을 수 없다. 이 성능의 저하를 막기 위하여, 부호어의 비트를 컨스텔레이션에 매핑하기 전에 인터리브할 필요가 있다.
이 때문에, 비트 인터리버(122)가, 도 2에 나타내는 바와 같이, LDPC 인코더(121)와 QAM 매퍼(124)의 사이에 설치되어 있다. 주의 깊게 비트 인터리버(122)를 설계함으로써, LDPC 부호어의 비트와 컨스텔레이션에 의하여 부호화되는 비트의 사이에서 최적의 관계를 얻을 수 있어, 성능의 향상으로 이어진다. 통상, 성능의 평가 기준은, 신호대 잡음비(signal-to-noise ratio：SNR)의 함수로서의 비트 에러율(bit error rate：BER) 또는 프레임 에러율(frame error rate：FER)이다.
LDPC 부호어의 비트의 중요도가 상이한 것은, 첫째로, 모든 비트에 있어서 패리티 검사(검사 노드)의 수가 동일하게 되어 있는 것이 아닌 것에 기인한다. 부호어 비트(변수 노드)에 접속되는 패리티 검사(검사 노드)의 수가 많으면 많을수록, 그 비트는 반복 LDPC 복호 처리에 있어서 보다 중요하게 된다.
또한, LDPC 부호어의 비트의 중요도가 상이한 것은, 둘째로, 변수 노드가 LDPC 부호의 터너 그래프 표현에 있어서 사이클에 대하여 상이한 접속성을 갖고 있는 것에 기인한다. 따라서, LDPC 부호의 부호어 비트에 접속되는 패리티 검사(검사 노드)의 수가 동 수였다고 해도, 비트의 중요도가 상이한 경우가 있다.
이들 견해는 당해 기술 분야에서 주지이다. 원칙으로서, 변수 노드에 접속되는 검사 노드의 수가 많아지면, 그 변수 노드의 중요도가 커진다.
특히 QC　LDPC 부호의 경우, Q 비트의 순회 블록에 포함되는 전체 비트는, 비트에 접속되는 패리티 검사(검사 노드)의 수가 동수이며, 터너 그래프 표현에 있어서의 사이클에 대한 접속성이 동일하기 때문에, 동일한 중요도이다.
다음으로, QC LDPC 부호어의 비트를 컨스텔레이션 워드에 매핑하는 방법에 대하여 기재한다. 이 매핑은 도 2의 비트 인터리버(122)에 의하여 행해진다. 또한, 이 매핑의 방법은 특허 문헌 1(EP11006087.8)에 개시되어 있고, 여기에 완전하게 원용한다. 특허 문헌 1(EP11006087.8)은, 송신 안테나수가 임의의 수 T에 관한 것이지만, 이하에서는, 본 개시에 관련되는 경우, 즉 송신 안테나수 T가 1인 경우에 대하여 설명한다.
특허 문헌 1(EP11006087.8)에 의하면, QC LDPC 부호어의 비트는,
(i) 각 컨스텔레이션 워드는 QC LDPC 부호어의 B/2개의 순회 블록의 비트로 만들어지고,
(ⅱ) 동일한 QAM 심볼로 부호화되어, 로버스트 레벨이 동일한, 컨스텔레이션 워드의 비트의 각 페어는, 동일한 순회 블록의 비트로 만들어지도록 컨스텔레이션 워드에 매핑된다.
특히, B/2개의 순회 블록의 Q×B/2개의 비트는, Q/2개의 공간 다중 블록에 매핑된다. 이 경우, B/2개의 순회 블록을 섹션이라고 부른다.
도 12a 내지 도 12c는, 도 2의 BICM 인코더(120)의 일 예를 설명하기 위한 도면이다.
도 12a는 4개의 섹션에서 24개의 순회 블록에 관한 배치를 나타낸다. 도 12a의 예에서는, 1섹션당 순회 블록의 수는 B/2＝12/2＝6이다.
도 12b는, DVB-NGH에 의거하는 도 2의 BICM 인코더(120)의 비트 인터리버(122)로부터 QAM 매퍼(124)(한쌍의 PAM 매퍼(124-1, 124-2)를 포함한다)까지의 경로의 구조의 일 예를 나타내는 도면이다.
도 2의 LDPC 인코더(121)에 의하여 생성된 LDPC 부호어는 도 12b의 비트 인터리버(122)에 공급된다. 비트 인터리버(122)는 1섹션당 6순회 블록이다. 또한, 도 12a의 각 섹션에 대하여, 도 12b의 비트 인터리버(122) 및 QAM 매퍼(124)(한쌍의 PAM 매퍼(124-1, 124-2)를 포함한다)에 의하여 처리가 행해진다. 비트 인터리버(122)는, 공급되는 비트의 배열순을 바꾸고, 그로부터 재배열 후의 비트를 대응하는 컨스텔레이션 워드의 실수부와 허수부에 배치한다. 한쌍의 PAM 매퍼(124-1, 124-2)는, 64-PAM 컨스텔레이션을 이용하여, 비트(b1, Re, b2, Re, …, b6, Re)를 복소 심볼 s1의 실수 성분(Re)에, 비트(b1, lm, b2, lm,…, b6, lm)를 복소 심볼 s1의 허수 성분(lm)에 매핑한다.
도 12c는 도 12b의 비트 인터리버(122)에 의하여 실행되는 비트의 재배열을 설명하기 위한 도면이다. 도 12c에 나타내는 바와 같이, 비트 인터리버(122)는, 부호어의 1섹션의 전체 비트를 행렬로 행방향으로(row-by-row) 기입하고, 기입한 비트를 당해 행렬로부터 열방향으로(column-by-column) 독출하는 것과 등가인 처리를 실행한다. 또한, 이 행렬은 B/2행 Q열이다.
도 13a 내지 도 13c는, 도 2의 BICM 인코더(120)의 다른 예를 설명하기 위한 도면이다. 도 13a 내지 도 13c는, 각각, ATSC3.0에 의거하는 배치를 나타내고 있는 것을 제외하면, 도 12a 내지 도 12c와 유사하다.
도 13a는 2개의 섹션에서 24개의 순회 블록에 관한 배치를 나타낸다. 도 13a의 예에서는, 도 12a의 경우와 달리, 1섹션당 순회 블록의 수는, QAM 심볼의 비트수 B이며, 도 13a의 예에서는 12이다.
도 13b는, ATSC3.0에 의거하는 도 2의 BICM 인코더(120)의 비트 인터리버(122)로부터 QAM 매퍼(124)까지의 경로의 구조의 일 예를 나타내는 도면이다.
도 2의 LDPC 인코더(121)에 의하여 생성된 LDPC 부호어는 도 13b의 비트 인터리버(122)에 공급된다. 비트 인터리버(122)는 1섹션당 12순회 블록이다. 또한, 도 13a의 각 섹션에 대하여, 도 13b의 비트 인터리버(122) 및 QAM 매퍼(124)에 의하여 처리가 행해진다. 비트 인터리버(122)는, 공급되는 비트의 배열순을 바꾼다. QAM 매퍼(124)는, 4096-QAM 컨스텔레이션을 이용하여, 비트(b0, b1,…, b11)를 복소 심볼 s1에 매핑한다.
도 13c는 도 13b의 비트 인터리버(122)에 의하여 실행되는 비트의 재배열을 설명하기 위한 도면이다. 도 13c에 나타내는 바와 같이, 비트 인터리버(122)는, 부호어의 1섹션의 전체 비트를 행렬로 행방향으로(row-by-row) 기입하고, 기입한 비트를 당해 행렬로부터 열방향으로(column-by-column) 독출하는 것과 등가의 처리를 실행한다. 또한, 이 행렬은 B행 Q열이다.
<실시의 형태>
상술한 것처럼, 소정의 LDPC 부호가 상이한 순회 블록은, 비트의 중요도가 당해 비트가 접속되는 검사 노드의 수에 의존하기 때문에, 중요도가 상이할 가능성이 있다. 따라서, 순회 블록의 중요도와, 이 순회 블록이 맵되는 컨스텔레이션 워드의 비트의 로버스트를 포함함으로써, 송신 성능의 향상을 도모할 수 있을 가능성이 있다. 특히, 중요도가 가장 높은 순회 블록의 비트를, 로버스트가 가장 강한 컨스텔레이션 워드의 비트에 매핑한다. 반대로, 중요도가 가장 낮은 순회 블록의 비트를, 로버스트가 가장 약한 컨스텔레이션 워드의 비트에 매핑한다.
도 14는 본 개시된 실시의 형태에 따른 비트 인터리버의 일구성예를 나타내는 블록도이다. 도 14의 예에서는, LDPC 부호어는 각각이 Q＝8 비트로 이루어지는 N＝12개의 순회 블록(QB1, QB2,…, QB12)으로 이루어진다.
비트 인터리버에 있어서, 제1 스테이지에 있어서, 순회 블록내에서의 비트의 배열순에 영향을 주는 일 없이, 부호어 내에서의 순회 블록의 배열순을 바꾸기 위하여, 부호어에 대하여 순회 블록 퍼뮤테이션(QB permutation：QB 퍼뮤테이션)이 실행된다. 이 제1 스테이지의 처리는 순회 블록 퍼뮤테이션 유닛(210)에 의하여 행해진다.
제2의 스테이지에 있어서, 순회 블록 내에서의 비트의 배열순을 바꾸기 위하여, 순회 블록에 대하여 순회 블록내 퍼뮤테이션(Intra-QB permutation：Intra-QB 퍼뮤테이션)이 실행된다. 이 제2 스테이지의 처리는 순회 블록내 퍼뮤테이션 유닛(220-1~220-12)에 의하여 실행된다. 또한, 제2 스테이지는 존재하지 않아도 된다.
제3 스테이지에 있어서, 제1 스테이지 및 제2 스테이지가 실행된 후, 부호어의 각 순회 블록의 비트가 컨스텔레이션 워드에 맵된다. 이 제3 스테이지는, 부호어를 복수의 섹션으로 분할하여, 섹션마다 컨스텔레이션 워드에 매핑함으로써(섹션 퍼뮤테이션) 실장 가능하다. 예를 들면, 순회 블록내 퍼뮤테이션 유닛의 후단에, 도 13a 내지 도 13c를 이용하여 설명한 비트 인터리버(122)와 동등한 기능을 갖는 인터리버(섹션 인터리버)를 배치함으로써 실현된다.
발명자는, 순회 블록 퍼뮤테이션을 최적화함으로써, 즉, 상이한 신뢰성의 컨스텔레이션 비트와 상이한 중요도의 순회 블록을 합치는 순회 블록 퍼뮤테이션을 선택함으로써, 소정의 LDPC 부호에 대한 통신 성능이 향상하는 것을 깨달았다.
그러나, 순회 블록의 컨스텔레이션 워드 비트에의 매핑은, 간단한 것은 아니다. 최적화된 순회 블록 퍼뮤테이션을 발견하는 것은, 해석적인 해법이 현재로서는 알려져 있지 않기 때문에, 매우 시간을 필요로 하는 작업이다. 본 개시에 있어서 개시된 최적의 순회 블록 퍼뮤테이션을 발견하기 위하여 사용된 방법은 다음의 단계로 이루어지고, 상이한 컨스텔레이션 및 상이한 부호화율의 각각에 대하여 적용된다.
예비 단계에 있어서, 매우 많은 수(1e4 …1e5)의 순회 블록 퍼뮤테이션을 제약없이 랜덤으로 생성한다. 이들 순회 블록 퍼뮤테이션에 대하여, Monte-Carlo 시뮬레이션이, 블록 에러율(block error rate：BLER)의 소정의 목표치에 있어서의, 역치 신호대 잡음비(signal-to-noise ratio：SNR)를 구하기 위하여, 블라인드 디매핑 및 반복 디매핑을 이용하여 실행된다. 역치 SNR이 가장 낮은, 즉, 가장 성능이 좋은, 순회 블록 퍼뮤테이션이 유지된다.
발명자는, 블라인드 디매핑에 대한 순회 블록 퍼뮤테이션의 최적화는 반복 디매핑에서는 최적의 성능으로 되지 않고, 반대도 또한 그러한 것을 깨달았다. 블라인드 디매핑과 반복 디매핑의 양쪽에 대하여 좋은 성능이 얻어지는 순회 블록 퍼뮤테이션을 발견하는 것은, 곤란한 과제인 채로 남는다.
따라서, 블라인드 디매핑과 반복 디매핑의 양쪽에 대하여 좋은 성능이 얻어지는 순회 블록 퍼뮤테이션을 제시한다.
예비 단계에서, 다양한 순회 블록 퍼뮤테이션에 대한 SNR의 범위가 구해진다. 그리고, 역치 SNR이 블라인드 디매핑에 대하여 좋은 성능이 얻어지는 순회 블록 퍼뮤테이션만을 선택하기 위하여 설정된다. 좋은 성능이란 저SNR을 의미한다. 역치 SNR은 너무 낮게 설정해서는 안된다. 왜냐하면, 역치 SNR을 너무 낮게 설정하면, 반복 디매핑에 대하여 매우 좋은 성능이 얻어지는 많은 순회 블록 퍼뮤테이션을 제외해 버리기 때문이다. 한편, 블라인드 디매핑에 대하여 엄격하게 최적화된 순회 블록 퍼뮤테이션을 반복 디매핑에 이용한 경우, 성능이 나빠져 버린다. 초기의 역치 SNR을 적절히 선택하는 것은 경험의 문제이다.
제1의 선택 단계에 있어서, 많은 수의 순회 블록 퍼뮤테이션을 제약없이 랜덤으로 생성한다. 각 순회 블록 퍼뮤테이션에 대하여, 블라인드 디매핑에 관한 BLER 곡선이, 예를 들면, Monte-Carlo 시뮬레이션을 사용하여, 구해진다. BLER의 목표치에 있어서의 SNR이 미리 정해진 역치 SNR보다 낮은 순회 블록 퍼뮤테이션만이 유지된다. 그 유지된 순회 블록 퍼뮤테이션에 대하여, 반복 디매핑에 관한 BLER 곡선이 구해지고, 가장 좋은 순회 블록 퍼뮤테이션이 유지된다.
제2의 선택 단계에 있어서, 제1 선택 단계에 의하여 선택된 순회 블록 퍼뮤테이션로부터 구해지는, 증간정도의 수의 순회 블록 퍼뮤테이션을 제약을 받아 랜덤으로 생성한다. 그리고, 제1 선택 단계의 선택 기준이 적용된다. 제약을 받은 순회 블록 퍼뮤테이션은, 1개의 랜덤으로 선택된 섹션의 순회 블록에 대하여, 랜덤 퍼뮤테이션을 적용함으로써, 구해진다. 이 제약을 적용함으로써, 성능의 변화가 작고, 제1의 선택 단계에서 이미 선택된 성능이 좋은 순회 블록 퍼뮤테이션의 주위에 집중하는 것이 보증된다. 이 방법에 의해, 블라인드의 제약을 받지 않는 검색을 사용하는 것보다도 보다 효과적으로 좋은 성능의 순회 블록 퍼뮤테이션을 발견할 수 있다.
제3의 선택 단계에 있어서, 제2 선택 단계에 의하여 선택된 순회 블록 퍼뮤테이션으로부터 구해지는, 중간정도의 수의 순회 블록 퍼뮤테이션을 제약을 받아 랜덤으로 생성한다. 그리고, 제1 선택 단계의 선택 기준이 적용된다. 제약을 받은 순회 블록 퍼뮤테이션은, 동일한 로버스트 레벨을 갖는 비트에 대하여, 랜덤 퍼뮤테이션을 적용함으로써 구해진다. 따라서, 성능의 변화는, 매우 작고, 블라인드 디매핑보다도 반복 디매핑에 영향을 미친다. 따라서, 반복 디매핑에 관한 성능은, 블라인드 디매핑에 관한 성능을 희생하는 일 없이, 최적화된다.
발명자는, 순회 블록 퍼뮤테이션의 최적화를, 부호화율 6/15, 7/15, 8/15의 각각에 대하여 실시했다. 또한, 발명자는, 순회 블록 퍼뮤테이션의 최적화와 동시에, 부호화율 6/15, 7/15, 8/15와 함께 사용되는 최적의 비균일 컨스텔레이션의 결정을 행했다. 이하, 부호화율 6/15, 7/15, 8/15의 각각에 대한 최적화된 QB 퍼뮤테이션 및 비균일 컨스텔레이션을 나타낸다.
표 1 및 표 2는, 각각, 본 개시에 따른 부호화율이 6/15인 경우의 순회 블록 퍼뮤테이션 및 비균일 4096-QAM 컨스텔레이션을 구성하는 비균일 64-PAM 컨스텔레이션을 나타내는 테이블이다.
단, 표 1 및 후술하는 표 3 및 표 5에 있어서, 순회 블록의 인덱스는 0부터 시작되어, 179까지이다. 「j-th block of Group-wise Interleaver Output」는, 순회 블록이 재배열된 후의 부호어 내에서의 순회 블록의 인덱스를 나타낸다. 또한, 「π(j)-thblock of Group-wise Interleaver Input」는 순회 블록이 재배열되기 전의 부호어 내에서의 순회 블록의 인덱스를 나타낸다. 또한, 표 2 및 후술하는 표 3 및 표 5에 있어서, 어드레스 라벨 x는 0부터 시작되어, 63까지이다. 「Address Label x(integer, MSB first)」는, 비트의 최상위 비트(most significant bit：MSB)의 어드레스 라벨이 「0」, 최상위 비트의 다음 비트의 어드레스 라벨이 「1」이다. 「PAM spots p(x)」는 어드레스 라벨에 대응하는 PAM 심볼의 실수치를 나타낸다.
[표 1]
Figure pat00004
[표 2]
Figure pat00005
표 3 및 표 4는, 각각, 본 개시에 따른 부호화율이 7/15인 경우의 순회 블록 퍼뮤테이션 및 비균일 4096-QAM 컨스텔레이션을 구성하는 비균일 64-PAM 컨스텔레이션을 나타내는 테이블이다.
[표 3]
Figure pat00006
[표 4]
Figure pat00007
표 5 및 표 6은, 각각, 본 개시에 따른 부호화율이 8/15인 경우의 순회 블록 퍼뮤테이션 및 비균일 4096-QAM 컨스텔레이션을 구성하는 비균일 64-PAM 컨스텔레이션을 나타내는 테이블이다.
[표 5]
Figure pat00008
[표 6]
Figure pat00009
또한, 도 14의 순회 블록 퍼뮤테이션 유닛(210)은, LDPC 인코더(121)가 이용한 부호의 부호화율에 따라, 부호화율 6/15, 7/15, 및 8/15에 따라서 표 1, 표 3, 및 표 5의 순회 블록 퍼뮤테이션에 의거하여 부호어 내의 순회 블록의 재배열을 행한다.
다음에, 본 실시의 형태의 QAM 매퍼의 동작에 대하여 설명한다.
QAM 맴퍼(124)에 의한 복소셀 s(Re, Im)에의 매핑은, 다음의 수 4를 계산함으로써 행해진다. 단, 비균일 PAM 좌표 p(x)는, 부호화율 6/15의 경우는 표 2로부터, 부호화율 7/15의 경우는 표 4로부터, 부호화율 8/15의 경우는 표 6으로부터 얻어진다.
[수 4]
Figure pat00010
단, 실수부 p(x＇)의 주소 라벨 x＇는, 도 14의 후단에 배치되는, 도 13a 내지 도 13c를 이용하여 설명한 비트 인터리버(122)와 동등한 기능을 갖는 인터리버(섹션 인터리버)(섹션당 순회 블록수는 B)로부터 출력되는 짝수 번호의 비트 b0, b2, b4, b6, b8, b10를 이용하여 수 5로부터 계산된다.
[수 5]
Figure pat00011
또한, 허수부 p(x")의 주소 라벨 x"는, 상기의 섹션 인터리버로부터 출력되는 홀수 번호의 비트 b1, b3, b5, b7, b9, b11를 이용하여 수 6으로부터 계산된다.
[수 6]
Figure pat00012
상술한 순회 블록 퍼뮤테이션(예를 들면 표 1, 표 3, 표 5)과 비균일 QAM 컨스텔레이션(예를 들면 표 2, 표 4, 표 6)은, 디지털 통신 시스템에 있어서의 송신기측과 수신기의 양쪽에 관련된다. 상술한 순회 블록 퍼뮤테이션의 각각은 일의적으로 반대의 순회 블록 퍼뮤테이션을 정의하고, 상술한 순회 블록 퍼뮤테이션의 하나가 송신기측에서의 비트 인터리빙에 사용되며, 그 반대의 순회 블록 퍼뮤테이션이 수신기측에서의 비트 디인터리빙에 사용된다. 또한, 상술한 비균일 QAM 컨스텔레이션(2차원 비균일 컨스텔레이션)의 상기의 정의에 의거하여, 컨스텔레이션 워드 즉 부호어의 비트를 송신에 사용되는 복소셀에 매핑하는 것이 송신기에 있어서 행해지고, 수신된 복소셀의 디매핑이 통신 채널의 다른쪽에서의 수신기에 있어서 행해진다.
상술한 순회 블록 퍼뮤테이션과 상술한 비균일 4096-QAM 컨스텔레이션은, 각각, 부호화율이 6/15, 7/15, 8/15인 특별한 LDPC 부호에 대하여 최적화되어 있다.
이 부호화율 6/15로 부호 길이 64800 부호 비트의 LDPC 부호의 정의를 표 7-1, 표 7-2에 나타낸다. 또한, 실제는, 표 7-1의 최후의 행의 다음에 표 7-2의 최초의 행이 계속됨으로써 LDPC 부호의 정의는 완성된다.
[표7-1]
Figure pat00013
[표7-2]
Figure pat00014
이 부호화율 7/15로 부호 길이 64800 부호 비트의 LDPC 부호의 정의를 표 8-1 및 표 8-2에 나타낸다. 또한, 실제는, 표 8-1의 최후의 행의 다음에 표 8-2의 최초의 행이 계속됨으로써 LDPC 부호의 정의는 완성된다.
[표8-1]
Figure pat00015
[표8-2]
Figure pat00016
이 부호화율 8/15로 부호 길이 64800 부호 비트의 LDPC 부호의 정의를 표 9-1 및 표 9-2에 나타낸다. 또한, 실제는, 표 9-1의 최후의 행의 다음에 표 9-2의 최초의 행이 계속됨으로써 LDPC 부호의 정의는 완성된다.
[표9-1]
Figure pat00017
[표9-2]
Figure pat00018
이하, LDPC 인코더(121)가 행하는 패리티 비트의 연산 처리를 설명한다.
부호화율이 6/15, 7/15인 LDPC 부호는 다음의 알고리즘에 의거하여 정의된다.
LDPC 부호는, 정보 블록 s＝(s0, s1,…, sK－1)을 부호화하고, 이에 따라, 부호 길이 N＝K＋M1＋M2의 부호어 ∧＝(λ0, λ1, …, λN－1)＝(λ0, λ1, …, λk－1, p0, p1, …, pM1＋M2－1)을 생성하기 위하여 사용된다.
단, 부호화율 6/15의 경우, M1＝1080, M2＝37800, Q1＝3, Q2＝105이다. 또한, 부호화율 7/15의 경우, M1＝1080, M2＝33480, Q1＝3, Q2＝93이다.
LDPC 인코더(121)는 패리티 비트를 다음과 같이 하여 계산한다.
(1) 수 7의 초기화를 행한다.
[수 7]
Figure pat00019
(2) λm(단, m＝0, 1, …, 359)에 대하여, 수 8을 이용하여 패리티 비트 어드레스에 있어서 λm를 누적한다.
[수 8]
Figure pat00020
단, x는 최초의 비트 λ0에 대응하는 패리티 비트 어큐뮬레이터의 어드레스를 나타낸다. 또한, mod는 모듈로 연산자(modulo operator)를 나타낸다(이하에 있어서 동일).
(3)　360번째의 정보 비트 λL에 대하여, 패리티 비트 어큐뮬레이터의 어드레스는, 부호화율 6/15의 경우 표 7-1 및 표 7-2에 의거하는 정의의 2행째에 주어지고, 부호화율 7/15의 경우 표 8-1 및 표 8-2에 의거하는 정의의 2행째에 주어진다. 동일한 방법으로, 다음의 λm(단, m＝L＋1, L＋2, …, L＋359)에 대한 패리티 비트 어큐뮬레이터의 어드레스가, 수 9를 이용하여 얻어진다.
[수 9]
Figure pat00021
단, x는 λL의 어드레스를 나타내고, 부호화율 6/15의 경우 표 7-1 및 표 7-2에 의거하는 정의의 2행째의 값이며, 부호화율 7/15의 경우 표 8-1 및 표 8-2에 의거하는 정의의 2행째의 값이다.
(4) 동일한 방법으로, 360개의 새로운 정보 비트의 그룹마다, 부호화율 6/15의 경우 표 7-1 및 표 7-2에 의거하는 정의의 새로운 행이, 부호화율 7/15의 경우 표 8-1 및 표 8-2에 의거하는 정의의 새로운 행이, 패리티 비트 어큐뮬레이터의 어드레스를 발견하기 위하여 사용된다.
(5) λ0부터 λK－1까지의 부호어 비트가 처리된 후, 수 10에 나타내는 연산을 i＝1부터 시작해 순서대로 행한다.
[수 10]
Figure pat00022
(6) λK부터 λK＋M1－1까지의 패리티 비트는, 수 11에 나타내는 L＝360의 인터리빙 연산을 이용하여 얻어진다.
[수 11]
Figure pat00023
(7) λK부터 λK＋M1－1까지의 새로운 L＝360의 부호어 비트의 그룹마다, 패리티 비트 어큐뮬레이터의 어드레스가, 부호화율 6/15의 경우 표 7-1 및 표 7-2에 의거하는 정의의 새로운 행을, 부호화율 7/15의 경우 표 8-1 및 표 8-2에 의거하는 정의의 새로운 행을 이용하여 수 12로부터 계산된다.
[수 12]
Figure pat00024
단, x는 부호어 비트의 각 그룹의 선두의 부호 비트에 대응하는 어드레스를 나타내고, 부호화율 6/15의 경우 표 7-1 및 표 7-2에 의거하는 정의의 각 그룹에 대응하는 행의 값이며, 부호화율 7/15의 경우 표 8-1 및 표 8-2에 의거하는 정의의 각 그룹에 대응하는 행의 값이다.
(8) λK부터 λK＋M1－1까지의 부호어 비트가 처리된 후, λK＋M1부터 λK＋M1＋M2－1까지의 패리티 비트는, 수 13에 나타내는 L＝360의 인타리빙 연산을 이용하여 얻어진다.
[수 13]
Figure pat00025
(9) 부호어의 비트 λi(i＝0, 1, …, N－1)은 계속하여 비트 인터리버의 순회 블록 퍼뮤테이션 유닛(210)에 보내진다.
부호화율이 8/15인 LDPC 부호는 다음의 알고리즘에 의하여 정의된다.
(1)　LDPC 부호어의 비트를 c0, c1, …, cN－1으로 표기하고, 최초의 K비트는 정보 비트에 동일하게, 수 14로 나타낸다.
[수 14]
Figure pat00026
그리고, 패리티 비트 pk＝ck＋K는 LDPC 인코더(121)에 의해서 다음과 같이 계산된다.
(2) 수 15의 초기화를 행한다.
[수 15]
Figure pat00027
단, N＝64800, K＝N×부호화율이다.
(3) k가 0 이상 K 미만에 대하여, k를 360으로 나눈 값보다 크지 않은 최대의 정수를 i로 하고, l＝k　mod　360으로 한다. 모든 j에 대하여 ik를 pq(i, j, k)로 수 16에 나타내는 바와 같이 누적한다.
[수 16]
Figure pat00028
단, w(i)는 표 9-1과 표 9-2에 기초하는 정의에 의거하는 인덱스 리스트에 있어서의 i행째에 있어서의 요소의 수이다.
(4) 0＜k＜N－K의 모든 k에 대하여, 수 17의 처리를 행한다.
[수 17]
Figure pat00029
(5) 상기의 단계까지에서, 전체 부호어 비트 c0, c1, …, cN－1가 얻어진다. 수 18에 나타내는 패리티 인터리버가 최후의 N－K개의 부호어 비트에 대하여 적용된다.
[수 18]
Figure pat00030
패리티 인터리버의 역할은, LDPC 패리티 검사 행렬의 패리티 파트의 계단형상의 구조를, 당해 행렬의 정보 파트에 유사한 의사 순회 구조로 변환하는 것이다. 패리티 인터리브된 부호어 비트 c0, c1, …, cN－1이 비트 인터리버의 순회 블록 퍼뮤테이션 유닛(210)에 보내진다.
파라미터 q(i, j, 0)는 표 9-1 및 표 9-2에 기초하는 정의에 의거하는 인덱스 리스트에 있어서의 i행째의 j번째의 엔트리를 나타내고, 수 19의 관계를 만족한다.
[수 19]
Figure pat00031
전체 어큐물레이션은 GF(2)에 관한 가산에 의해서 실현된다. 부호화율 8/15의 경우, R은 84이다.
<보충(그 1)>
본 개시는 상기의 실시의 형태에서 설명한 내용에 한정되지 않고, 본 개시된 목적과 그에 관련 또는 부수하는 목적을 달성하기 위한 어떠한 형태에 있어서나 실시 가능하고, 예를 들면, 이하여도 된다.
(1) 본 개시는, 첨부한 도면에 있어서 설명되는 특별한 실시의 형태를 참조함으로써, 특히, 키파라미터 N, M, Q의 값으로서 일 예를 제시함으로써, 기술되어 있다. 그러나, 본 개시는, 이 파라미터의 특정 조합에 의해서 한정되는 것은 아니다. 사실, 본 개시는, DVB-T2 규격에 있어서 기재되어 있는 것과 같은, 또는, 유사한 규격에 의해서 정의되어 있는 것과 같은, 이들의 파라미터에 대한 값(정의 정수)의 실용적으로 관련되는 어떠한 조합에 대하여 적용 가능하다.
(2) 본 개시는, 소프트웨어 및 하드웨어의 쌍방에 있어서, 개시된 방법이나 디바이스를 실장하기 위하여 특정 형태로 제한되는 것은 아니다.
특히, 본 개시는, 컴퓨터, 마이크로 프로세서, 마이크로 컨트롤러 등이 본 개시된 실시의 형태에 따르는 방법의 모든 단계를 실행할 수 있도록 적합화된 컴퓨터 실행 가능 명령을 구현화한 컴퓨터 판독 가능 매체의 형태로 실장되어도 된다.
또한, 본 개시는, ASIC(Application-Specific　Integrated　Circuit)의 형태나, FPGA(Field　Programmable　Gate　Array)의 형태로 실장되어도 된다.
(3) 본 개시는, QC　LDPC 부호와 고차의 컨스텔레이션에 의거하는 디지털 통신 시스템에 관한 것이다. 본 개시는, LDPC 부호의 비트를 재배열하는 특별한 퍼뮤테이션과, 인타리브된 부호어를 전송하는 특별한 비균일 컨스텔레이션을 제공한다. 퍼뮤테이션과 비균일 컨스텔레이션은, 6/15, 7/15, 또는, 8/15의 부호화율에 있어서, 제휴하여 최적화되어 있다.
<보충(그 2)>
본 개시에 따른 통신 방법 등에 대하여 정리한다.
(1) 제1의 통신 방법은, 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 포함하는 의사 순회 저밀도 패리티 검사 부호를 이용하는 디지털 통신 시스템에 있어서의 데이터 통신을 행하는 데이터 통신 방법으로서, 상기 의사 순회 패리티 검사 부호에 의거하여 생성된 부호어에 대하여 순회 블록 퍼뮤테이션을 실행하고, 상기 부호어는 N개의 순회 블록의 열로 이루어지고, 상기 N개의 순회 블록의 각각은 Q개의 비트로 이루어지고, N과 Q는 각각 정의 정수이며, 상기 순회 블록 퍼뮤테이션은 상기 부호어 내에서의 순회 블록의 재배열인, 인터리빙 단계와, 상기 순회 블록 퍼뮤테이션이 실행된 부호어의 각 비트를 비균일 컨스텔레이션의 컨스텔레이션 포인트에 매핑하는 컨스텔레이션 매핑 단계를 갖고, 상기 순회 블록 퍼뮤테이션 및 상기 비균일 컨스텔레이션은 부호어의 생성에 이용하는 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율에 의거하여 선택된다.
(2) 제2의 통신 방법은, 제1의 통신 방법에 있어서,
상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 6/15이며, 상기 비균일 컨스텔레이션이, 실수 좌표 및 허수 좌표가 각각 상기의 표 2에 따라서 주어지는 비균일 64-PAM 컨스텔레이션인 비균일 4096-QAM 컨스텔레이션이다.
(3) 제3의 통신 방법은, 제1 또는 제2의 통신 방법에 있어서, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 6/15이며, 상기 순회 블록 퍼뮤테이션이 상기의 표 1에 따라서 정의된다.
(4) 제4의 통신 방법은, 제1의 통신 방법에 있어서, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 7/15이며, 상기 비균일 컨스텔레이션이, 실수 좌표 및 허수 좌표가 각각 상기의 표 4에 따라서 주어지는 비균일 64-PAM 컨스텔레이션인 비균일 4096-QAM 컨스텔레이션이다.
(5) 제5의 통신 방법은, 제1 또는 제4의 통신 방법에 있어서, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 7/15이며, 상기 순회 블록 퍼뮤테이션이 상기의 표 3에 따라서 정의된다.
(6) 제6의 통신 방법은, 제1의 통신 방법에 있어서, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 8/15이며, 상기 비균일 컨스텔레이션이, 실수 좌표 및 허수 좌표가 각각 상기의 표 6에 따라서 주어지는 비균일 64-PAM 컨스텔레이션인 비균일 4096-QAM 컨스텔레이션이다.
(7) 제7의 통신 방법은, 제1 또는 제6의 통신 방법에 있어서, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 8/15이며, 상기 순회 블록 퍼뮤테이션이 상기의 표 5에 따라서 정의된다.
(8) 제8의 통신 방법은, 제1 내지 제7 중 어느 하나의 통신 방법에 있어서, 상기 N은 180, 상기 Q는 360이다.
(9) 제9의 통신 방법은, 제1 내지 제8 중 어느 하나의 통신 방법에 있어서, 상기 부호어의 생성에 이용하는 상기 의사 순회 패리티 검사 부호는, 서로 부호화율이 상이한 복수의 소정의 의사 순회 패리티 검사 부호 중에서 선택된다.
(10) 제1의 통신 장치는, 제1 내지 제9 중 어느 하나의 통신 방법을 행하는 디지털 통신 시스템에 있어서의 통신 장치이다.
(11) 제10 통신 방법은, 리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 포함하는 의사 순회 저밀도 패리티 검사를 이용하는 디지털 통신 시스템에 있어서의 데이터 통신을 행하는 데이터 통신 방법으로서, 상기 의사 순회 저밀도 패리티 검사 부호에 의거하여 생성된 부호어에 대하여 순회 블록 퍼뮤테이션이 실행되고, 순회 블록 퍼뮤테이션이 실행된 부호어의 비트가 비균일 컨스텔레이션의 컨스텔레이션 매핑됨으로써 얻어진 복소셀의 각각에 대하여, 당해 비균일 컨스텔레이션에 의거하는 디매핑을 행하고, 디매핑의 결과에 대하여 상기 순회 블록 퍼뮤테이션과 반대의 처리를 행한다.
(12) 제2의 통신 장치는, 제10의 통신 방법을 행하는 디지털 통신 시스템에 있어서의 통신 장치이다.
본 개시는, QC　LDPC 부호와 QAM를 이용하는 BICM 시스템에 이용할 수 있다.
100 : 송신기 　110 : 입력 프로세싱 유닛
120 : BICM 인코더 　130 : OFDM 모듈레이터
140 : 업 컨버터 　150 : RF 증폭기
121 : LDPC 인코더 　122 : 비트 인터리버
124 : QAM 매퍼 210 : 순회 블록 퍼뮤테이션 유닛
220-1∼220-12 : 순회 블록내 퍼뮤테이션 유닛

Claims (1)

  1. 송신 방법으로서:
    리피트 어큐뮬레이트 의사 순회 저밀도 패리티 검사 부호를 포함하는 의사 순회 저밀도 패리티 검사 부호에 의거하여 생성된 부호어에 대하여 순회 블록 퍼뮤테이션을 실행하는 단계 - 상기 부호어는 순회 블록들을 포함하고, 상기 순회 블록들의 각각은 비트들을 포함하고, 상기 순회 블록 퍼뮤테이션은 상기 부호어 내에서의 순회 블록들의 퍼뮤테이션임 - ; 및
    상기 순회 블록 퍼뮤테이션이 실행된 부호어의 비트들 각각을 비균일 컨스텔레이션의 컨스텔레이션 포인트들 중 임의의 하나에 매핑하는 단계를 포함하고,
    상기 순회 블록 퍼뮤테이션은, 부호어의 생성에 이용하는 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율 및 상기 비균일 컨스텔레이션을 위해 최적화되고,
    상기 비균일 컨스텔레이션이 0 부터 63 까지의 어드레스 라벨을 갖는 2개의 비균일 64-PAM 컨스텔레이션에 의해 구성되는 비균일 4096-QAM 컨스텔레이션인 경우이며, 상기 의사 순회 저밀도 패리티 검사 부호의 부호화율이 7/15인 경우에, 상기 순회 블록 퍼뮤테이션이 표 1에 따라서 정의되는, 송신 방법.
    [표 1]
    Figure pat00032
KR1020237022424A 2014-05-22 2015-05-19 통신 방법 및 통신 장치 KR102652135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247009709A KR20240046271A (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
EP14169535.3A EP2947836A1 (en) 2014-05-22 2014-05-22 Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15
EP14169535.3 2014-05-22
JP2015090218A JP6423309B2 (ja) 2014-05-22 2015-04-27 通信方法
JPJP-P-2015-090218 2015-04-27
PCT/JP2015/002504 WO2015178011A1 (ja) 2014-05-22 2015-05-19 通信方法および通信装置
KR1020227016025A KR102552235B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020227016025A Division KR102552235B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247009709A Division KR20240046271A (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Publications (2)

Publication Number Publication Date
KR20230105004A true KR20230105004A (ko) 2023-07-11
KR102652135B1 KR102652135B1 (ko) 2024-03-28

Family

ID=54553692

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020227016025A KR102552235B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020217015429A KR102336457B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020247009709A KR20240046271A (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020237022424A KR102652135B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020217039457A KR102400538B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020227016025A KR102552235B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020217015429A KR102336457B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치
KR1020247009709A KR20240046271A (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217039457A KR102400538B1 (ko) 2014-05-22 2015-05-19 통신 방법 및 통신 장치

Country Status (5)

Country Link
US (1) US11916665B2 (ko)
EP (1) EP4113925B1 (ko)
KR (5) KR102552235B1 (ko)
MX (1) MX2018009641A (ko)
WO (1) WO2015178011A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013657A (ko) * 2011-07-28 2013-02-06 현대제철 주식회사 턴디쉬의 침지 노즐용 예열 장치
EP2560310A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
EP2690790A1 (en) * 2012-07-27 2014-01-29 Panasonic Corporation Bit interleaving for rotated constellations with quasi-cyclic LDPC codes
KR102552043B1 (ko) 2021-10-28 2023-07-06 강길영 전방향성 rf 방향탐지 및 지향성 레이더 탐지를 조합 사용하여 침입 드론의 위치를 측정 및 교란하기 위한 시스템 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2552043Y2 (ja) 1991-01-17 1997-10-27 日信工業 株式会社 負圧ブースタ
EP2134051A1 (en) * 2008-06-13 2009-12-16 THOMSON Licensing An adaptive QAM transmission scheme for improving performance on an AWGN channel
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
CN105556855A (zh) 2013-09-26 2016-05-04 索尼公司 数据处理装置和数据处理方法
EP2947836A1 (en) * 2014-05-22 2015-11-25 Panasonic Corporation Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 6/15, 7/15, and 8/15

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130013657A (ko) * 2011-07-28 2013-02-06 현대제철 주식회사 턴디쉬의 침지 노즐용 예열 장치
EP2560310A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
EP2690790A1 (en) * 2012-07-27 2014-01-29 Panasonic Corporation Bit interleaving for rotated constellations with quasi-cyclic LDPC codes
KR102552043B1 (ko) 2021-10-28 2023-07-06 강길영 전방향성 rf 방향탐지 및 지향성 레이더 탐지를 조합 사용하여 침입 드론의 위치를 측정 및 교란하기 위한 시스템 및 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DVB-S2 규격：ETSI EN 302 307, V1.2.1(2009년 8월)

Also Published As

Publication number Publication date
KR20210149247A (ko) 2021-12-08
KR20220070043A (ko) 2022-05-27
WO2015178011A1 (ja) 2015-11-26
EP4113925A1 (en) 2023-01-04
US20220278770A1 (en) 2022-09-01
KR20240046271A (ko) 2024-04-08
KR102400538B1 (ko) 2022-05-23
KR20210062103A (ko) 2021-05-28
MX2018009641A (es) 2021-10-26
EP4113925B1 (en) 2023-11-15
KR102552235B1 (ko) 2023-07-06
US11916665B2 (en) 2024-02-27
KR102652135B1 (ko) 2024-03-28
KR102336457B1 (ko) 2021-12-07

Similar Documents

Publication Publication Date Title
JP6820994B2 (ja) 通信方法
JP6430611B2 (ja) 並列ビットインターリーバ
JP5873073B2 (ja) インターリービング方法、及びデインターリービング方法
JP2008529448A (ja) データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品
KR102552235B1 (ko) 통신 방법 및 통신 장치
US20240163009A1 (en) Communication method and communication device
EP2947837A1 (en) Cyclic-block permutations for 1D-4096-QAM with quasi-cyclic LDPC codes and code rates 9/15 and 13/15

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant