KR20230100693A - 멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법 - Google Patents

멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20230100693A
KR20230100693A KR1020220187095A KR20220187095A KR20230100693A KR 20230100693 A KR20230100693 A KR 20230100693A KR 1020220187095 A KR1020220187095 A KR 1020220187095A KR 20220187095 A KR20220187095 A KR 20220187095A KR 20230100693 A KR20230100693 A KR 20230100693A
Authority
KR
South Korea
Prior art keywords
oxide film
electrode
niobium oxide
film
resistance change
Prior art date
Application number
KR1020220187095A
Other languages
English (en)
Inventor
김덕기
김홍균
자말 아지즈
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Publication of KR20230100693A publication Critical patent/KR20230100693A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N79/00Integrated devices, or assemblies of multiple devices, comprising at least one solid-state element covered by group H10N70/00

Landscapes

  • Semiconductor Memories (AREA)

Abstract

저항 변화 메모리 소자를 제공한다. 상기 저항 변화 메모리 소자는 제 1 전극, 상기 제1 전극 상에 위치하는 니오븀 산화물막을 구비하는 저항변화 산화물막, 상기 저항변화 산화물막 상에 위치하는 제2 전극을 포함한다. 상기 제2 전극은 상기 저항변화 산화물막에 접하는 계면이 상기 니오븀 산화물막으로부터 전달된 산소 이온에 의해 산화되어 형성된 전극 산화물막을 포함한다.

Description

멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법{Resistance change memory device with multi-level characteristics and fabrication method for the same}
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 저항 변화 메모리 소자에 관한 것이다.
현재 저항 변화 메모리로 상용화된 플래시 메모리의 경우, 전하저장층 내에 전하를 저장 또는 제거함에 따른 문턱 전압의 변화를 사용한다. 상기 전하저장층은 폴리 실리콘막인 부유 게이트 또는 실리콘 질화막인 전하 트랩층일 수 있다. 최근, 상기 플래시 메모리 소자에 비해 소비전력이 낮고 집적도가 높은 새로운 차세대 저항 변화 메모리 소자들이 연구되고 있다. 상기 차세대 저항 변화 메모리 소자들의 예로는 상변화형 메모리 소자(phase change RAM; PRAM), 자기 메모리 소자(magnetic RAM; MRAM) 및 저항 변화 메모리 소자(resistance change RAM; ReRAM)가 있다. 이들 중 저항 변화 메모리 소자는 간단한 구조, 빠른 스위칭 속도, 내구성, 고밀도 및 저전력 소모로 인해 차세대 비휘발성 메모리 소자로서 고려되어 왔다.
또한, 반도체 소자의 지속적인 초소형화와 고집적화가 이루어지고 있는 상황에서, 기존의 소자 미세화를 통한 개발 방법은, 미세화 기술 자체의 어려움을 가지고 있기 때문에 다운 스케일링(down scaling)을 통한 접근 방식은 근본적인 한계를 가지고 있는 것으로 알려졌다. 이를 해결하기 위해 멀티레벨을 갖는 트랜지스터 등이 개발되었으나, 멀티레벨을 갖는 저항 변화 메모리 소자는 아직 알려지지 않았다.
본 발명이 해결하고자 하는 과제는, 멀티레벨을 구현할 수 있는 저항 변화 메모리 소자를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 저항 변화 메모리 소자를 제공한다. 상기 저항 변화 메모리 소자는 제 1 전극, 상기 제1 전극 상에 위치하는 니오븀 산화물막을 구비하는 저항변화 산화물막, 상기 저항변화 산화물막 상에 위치하는 제2 전극을 포함한다. 상기 제2 전극은 상기 저항변화 산화물막에 접하는 계면이 상기 니오븀 산화물막으로부터 전달된 산소 이온에 의해 산화되어 형성된 전극 산화물막을 포함한다.
상기 니오븀 산화물막은 Nb2O5-x (0<x<0.5)의 화학식으로 나타내어질 수 있다. 상기 니오븀 산화물막은 Nb 3d 에너지 준위의 XPS 스펙트럼에서 Nb5+ 3d 3/2 및 3d 5/2의 두 개의 피크를 나타낼 수 있다. 상기 니오븀 산화물막은 정방정계(tetragonal) 다결정막일 수 있다.
상기 제2 전극은 텅스텐막이고, 상기 전극 산화물막은 텅스텐 산화물막일 수 있다.
일 예에서, 상기 니오븀 산화물막과 상기 전극 산화물막은 접할 수 있다.
다른 예에서, 상기 저항변화 산화물막은 상기 니오븀 산화물막과 상기 전극 산화물막 사이에 IGZO막을 더 포함할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 실시예는 저항 변화 메모리 소자 동작방법을 제공한다. 먼저, 제 1 전극; 상기 제1 전극 상에 위치하는 니오븀 산화물막을 구비하는 저항변화 산화물막; 상기 저항변화 산화물막 상에 위치하는 제2 전극을 포함하는 저항변화 메모리 소자를 제공한다. 제2 전극에 양의 바이어스 전압을 인가하여, 상기 제2 전극은 상기 저항변화 산화물막에 접하는 계면이 상기 니오븀 산화물막으로부터 전달된 산소 이온에 의해 산화되어 전극 산화물막을 형성한다. 상기 제2 전극에 제1 SET 전압 이상 제2 SET 전압 미만의 양의 바이어스 전압을 인가하여, 제1 SET 상태로 변화킨다. 상기 제2 전극에 제2 SET 전압 이상의 양의 바이어스 전압을 인가하여, 제2 SET 상태로 변화시킨다. 상기 제2 전극에 음의 바이어스 전압을 인가하여, 고저항 상태로 변화시킨다.
일 예에서, 상기 니오븀 산화물막과 상기 전극 산화물막은 접하고, 상기 제1 SET 상태에서 상기 전극 산화물막을 제외한 상기 니오븀 산화물막 내에 산소공공 전도성 필라멘트가 형성되고, 상기 제2 SET 상태에서, 상기 니오븀 산화물막 및 상기 전극 산화물막 내에 산소공공 전도성 필라멘트가 형성될 수 있다.
다른 예에서, 상기 저항변화 산화물막은 상기 니오븀 산화물막과 상기 전극 산화물막 사이에 IGZO막을 더 포함하고, 상기 제2 전극에 제3 SET 전압 이상의 양의 바이어스 전압을 인가하여, 제3 SET 상태로 변화시키는 단계를 더 포함하고, 상기 제1 SET 상태에서 상기 전극 산화물막과 상기 IGZO막을 제외한 상기 니오븀 산화물막 내에 산소공공 전도성 필라멘트가 형성되고, 상기 제2 SET 상태에서, 상기 전극 산화물막을 제외한 상기 니오븀 산화물막 및 상기 IGZO막 내에 산소공공 전도성 필라멘트가 형성되고, 상기 제3 SET 상태에서, 상기 니오븀 산화물막, 상기 IGZO막, 및 상기 전극 산화물막 내에 산소공공 전도성 필라멘트가 형성될 수 있다.
상술한 바와 같이 본 발명 실시예에 따른 저항 변화 메모리 소자는 멀티레벨을 구현할 수 있다. 나아가, 상기 저항 변화 메모리 소자는 일렉트로포밍없이 멀티레벨을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 2는 도 1을 참조하여 설명한 소자의 I-V 커브이고, 도 3은 도 1을 참조하여 설명한 소자의 다중 레벨 저항 스위칭 동작을 설명하기 위한 메커니즘을 설명한 개략도이다.
도 4는 본 발명의 다른 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다.
도 5는 도 4을 참조하여 설명한 소자의 I-V 커브이다.
도 6은 소자 제조예 1의 제조과정에서 얻어진 Nb2O5 활성층의 XRD 스펙트럼(a), Nb 3d 레벨에서의 Nb원소의 XPS 스펙트럼(b), 및 O 1s 레벨에서의 O원소의 톈 스펙트럼(c)을 보여준다.
도 7a는 소자 제조예 1에서 얻어진 소자에 전압을 인가한 것을 나타내는 개략도이고, 도 7b는 도 7a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 7c는 양의 전압이 스윕되는 동안 이중 로그 스케일 I-V 커브이다.
도 8a는 소자 제조예 2에서 얻어진 소자에 전압을 인가한 것을 나타내는 개략도이고, 도 8b는 도 8a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 8c는 양의 전압이 스윕되는 동안 이중 로그 스케일 I-V 커브이다.
도 9a는 소자 제조예 1에서 얻어진 소자의 하부전극에 바이어스 전압을 인가한 것을 나타내는 개략도이고, 도 9b는 도 9a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 9c는 도 9b에 도시된 소자 동작을 설명하기 위한 메카니즘을 개략적으로 도시한다.
도 10 및 도 11은 각각 도 7a 및 도 8a에 도시된 소자들의 실온에서의 HRS, IRS, 및 LRS 유지특성을 나타낸다.
도 12는 도 9a에 도시된 소자의 실온에서의 HRS 및 LRS 유지특성을 나타낸다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다. 이 소자는 저항 변화 메모리 어레이 중 단위 셀일 수 있다.
도 1을 참조하면, 기판(미도시) 상에 제1 전극(110)을 형성할 수 있다. 상기 제1 전극(110) 상에 니오븀 산화물막(120)을 구비하는 저항변화 산화물막을 형성할 수 있다. 상기 니오븀 산화물막(120)은 Nb2O5-x (0<x<0.5)의 화학식으로 나타낼 수 있다.
이러한 니오븀 산화물막(120)은 다결정 구체적으로, 정방정계(tetragonal) 다결정막일 수 있다. 또한 니오븀 산화물막(120) 내의 니오븀은 Nb5+ 상태로 완전히 산화되지 않았으며, Nbx+(x < 5)의 아산화물(sub-oxide) 상도 격자에 존재할 수 있다. 다시 말해서, 니오븀 산화물막(120)은 Nb2O5 상과 Nb2O5-x 상(0<x<0.5)을 모두 포함할 수 있다. 이 경우, 니오븀 산화물막(120)은 Nb 3d 에너지 준위의 XPS 스펙트럼에서 Nb5+ 3d 3/2 및 3d 5/2의 두 개의 뚜렷한 피크를 나타낼 수 있다. 이와 같이, 니오븀 산화물막(120)은 비화학양론적(non-stoichiometric) 이며, 및 산소 결핍(oxygen deficient)막일 수 있다.
상기 니오븀 산화물막(120)을 형성하는 방법은 스퍼터링 등의 물리적 기상증착, 원자층 증착법 등의 화학적 기상증착, 또는 용액법을 사용하여 형성할 수 있다. 일 예로서, 상기 니오븀 산화물막(120)은 O2/Ar 가스 혼합분위기에서 Nb 금속 타겟을 반응성 스퍼터링하여 형성할 수 있다. 또한, 상기 니오븀 산화물막(120)은 20 내지 100 nm 구체적으로 30 내지 50 nm의 두께로 형성할 수 있다.
상기 제1 전극(110)은 후술하는 니오븀 산화물막과 반응성이 없는 전도성 막으로, Pt, Ru, Au, TiN, TaN일 수 있다. 이 때, 반응성이 없다는 것은 전극을 구성하는 금속이 니오븀 산화물막 내로 확산되거나 혹은 니오븀 산화물막 내의 산소이온에 의해 전극이 산화되지 않음을 의미할 수 있다. 이 경우, 상기 기판(미도시)은 표면이 산화된 실리콘 기판 즉, 실리콘 기판 상에 실리콘 산화물층이 적층된 것일 수 있고, 상기 실리콘 산화물층과 상기 제1 전극(110) 사이에 접착층 일 예로서, Ti층이 개재될 수 있다. 다른 예에서, 제1 전극(110)은 ITO (Indium Tin Oxide)층일 수 있다.
상기 니오븀 산화물막(120)을 구비하는 저항변화 산화물막 상에 제2 전극(140)을 형성할 수 있다. 상기 제2 전극(140)은 상기 제2 전극(140)에 양의 바이어스 전압을 인가할 때 상기 니오븀 산화물막(120)로부터 전달된 산소 이온에 의해 산화되어, 상기 저항변화 산화물막에 접하는 계면에 전극 산화물막(141)을 형성하고 나머지 부분(142)은 산화되지 않은 상태로 남아 있을 수 있다. 이 때, 상기 전극 산화물막(141)은 산소공공을 함유하는 비화학양론적인 막일 수 있다.
상기 제2 전극(140)은 산소친화도(oxygen affinity)가 큰 전이금속을 함유하는 전도성막으로, 상기 제2 전극(140) 내에 함유된 전이금속은 텅스텐일 수 있다. 텅스텐은 산소와 반응하여 텅스텐 산화물(WO3)을 형성할 때 깁스 자유 에너지 변화량(△G)이 비교적 낮아, 상기 제2 전극(140)에 양의 바이어스 전압을 인가할 때 상기 전극 산화물막(141)을 쉽게 형성할 수 있다. 이 때, 상기 전극 산화물막(141) 즉, 텅스텐 산화물막은 산소공공을 함유한 WOy (2<y<3)막일 수 있다. WOy 막은 산소 이온의 이동을 위한 산소 저장소 역할을 할 수 있으며, W의 다가 산화 특성으로 인해 인가된 전압에 따라 W의 다른 산화 상태가 형성될 수 있다.
도 2는 도 1을 참조하여 설명한 소자의 I-V 커브이고, 도 3은 도 1을 참조하여 설명한 소자의 다중 레벨 저항 스위칭 동작을 설명하기 위한 메커니즘을 설명한 개략도이다.
도 2 및 도 3을 참조하면, 양의 바이어스(< Va)가 제2 전극(140)에 인가되면 니오븀 산화물막(120) 내의 O2- 이온은 제2 전극(140) 방향으로 이동하고, 상기 니오븀 산화물막(120)에 인접한 제2 전극(140)의 계면에서 상기 제2 전극(140) 내에 함유된 전이금속은 산화하여 전극 산화물막(141)을 형성할 수 있다. 이 때, 상기 전극 산화물막(141)은 산소공공을 함유하는 비화학양론적인 막일 수 있다. 이 과정에서 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 제2 전극(140) 방향으로 성장할 수 있다.
제2 전극(140)에 인가된 양의 바이어스가 Va에 도달하면, 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 상기 전극 산화물막(141)에 접속할 정도로 성장하여, 소자에 첫 번째 급격한 전류 증가(첫번째 SET)가 발생하여 중간 저항 상태(IRS)인 제1 SET 상태를 형성한다.
제2 전극(140)에 인가된 양의 바이어스가 Vb에 도달할 때까지, 상기 전극 산화물막(141) 내에 작은 다수의 산소공공 전도성 필라멘트가 성장하고, Vb에 도달하면 상기 전극 산화물막(141) 내에 성장된 산소공공 전도성 필라멘트가 제2 전극(140)의 산화되지 않은 부분(142)에 접속하면서, 두 번째 급격한 전류 증가(두번째 SET)가 발생하여 저저항 상태(LRS)인 제2 SET 상태를 형성한다.
이 후, 음의 바이어스가 제2 전극(140)에 인가되면, 상기 전극 산화물막(141)에 형성되었던 산소공공 전도성 필라멘트가 산화되면서, Vx에서 첫 번째 급격한 전류 감소(첫 번째 RESET)가 발생하고, 제1 RESET 상태를 형성한다.
제2 전극(140)에 Vy의 음의 바이어스가 인가될 때까지, 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 점차로 산화되고, Vy에서 두 번째 급격한 전류 감소(두 번째 RESET)가 발생하고, 고저항 상태(HRS)인 제2 RESET 상태를 형성한다.
상기 SET 및 RESET 과정은 일렉트로포밍 공정이 수행되지 않은 상태에서 발생할 수 있다. 이는 저항변화 산화물막에 포함된 상기 니오븀 산화물막(120) 내에 많은 산소 공공(VO)이 포함되어 있기 때문으로 추정할 수 있다. 또한, 제2 전극(140)에 양의 바이어스가 인가되었을 때, 상기 제2 전극(140)을 향해 이동한 O2- 이온은 상기 니오븀 산화물막(120)과 상기 제2 전극(140) 사이의 반응에 대한 더 낮은 ΔG로 인해 제2 전극(140)은 상기 니오븀 산화물막(120)과의 계면에서 부분적으로 산화되어 전극 산화물막(141)을 형성할 수 있다. 이 경우, 니오븀 산화물막(120) 내에는 산소공공 함유량이 증가되고, 이에 따라 일렉트로포밍 없이 소자를 동작시킬 수 있다. 한편, 제1 전극(110)이 ITO 전극의 경우, ITO가 Vo 및 O2- 이온의 공급원 또는 저장소 역할을 할 수 있는데, ITO 전극에서 이동성이 높은 Sn2+ 이온은 O2- 이온과 반응하여 니오븀 산화물막(120)에서 Vo 생성을 향상시켜 일렉트로포밍없는 동작을 가능하게 할 수 있다.
이와 같이, 일렉트로포밍없는 동작을 수행할 수 있는 소자, 즉, 멤리스터는 저전력 소자에 적합할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 저항 변화 메모리 소자를 나타낸 단면도이다. 이 소자는 저항 변화 메모리 어레이 중 단위 셀일 수 있다. 본 실시예에 따른 저항변화 메모리 소자는 후술하는 것을 제외하고는 도 1을 참조하여 설명한 저항 변화 메모리 소자와 동일할 수 있다.
도 4를 참조하면, 니오븀 산화물막(120)과 제2 전극(140) 사이에 IGZO(InGaZn 산화물)층(130)이 배치될 수 있다. 그 결과, 저항변화 산화물막은 니오븀 산화물막(120)과 상기 IGZO층(130)을 구비할 수 있다. 상기 IGZO층(130)은 스퍼터링법을 사용하여 형성할 수 있고, 상기 니오븀 산화물막(120) 대비 작은 두께 구체적으로, 10 내지 30nm의 두께로 형성할 수 있다.
도 5는 도 4을 참조하여 설명한 소자의 I-V 커브이다. 후술하는 것을 제외하고는 도 4를 참조하여 설명한 소자의 I-V 커브 생성 메커니즘은 도 2 및 도 3을 참조하여 설명한 I-V 커브에서와 동일하다.
도 4 및 도 5를 동시에 참조하면, 양의 바이어스(< Va)가 제2 전극(140)에 인가되면 니오븀 산화물막(120) 내의 O2- 이온은 상기 IGZO층(130)을 거쳐 제2 전극(140) 방향으로 이동하고, 상기 IGZO층(130)에 인접한 제2 전극(140)의 계면에서 상기 제2 전극(140) 내에 함유된 전이금속은 산화하여 전극 산화물막(141)을 형성할 수 있다. 이 때, 상기 전극 산화물막(141)은 산소공공을 함유하는 비화학양론적인 막일 수 있다. 이 과정에서 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 제2 전극(140) 방향으로 성장할 수 있다.
제2 전극(140)에 인가된 양의 바이어스가 Va에 도달하면, 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 상기 IGZO층(130)에 접속할 정도로 성장하여 첫번째 급격한 전류 증가(첫번째 SET)가 발생하여 제1 중간 저항 상태(IRS)인 제1 SET 상태를 형성한다.
제2 전극(140)에 인가된 양의 바이어스가 Vb에 도달할 때까지, 상기 IGZO층(130) 내에 다수의 작은 산소공공 전도성 필라멘트가 성장하고, Vb에 도달하면 상기 IGZO층(130) 내에 성장된 산소공공 전도성 필라멘트가 전극 산화물막(141)에 접속할 정도로 성장하여 두 번째 급격한 급격한 전류 증가(두번째 SET)가 발생하여 제2 중간 저항 상태(IRS)인 제2 SET 상태를 형성한다.
제2 전극(140)에 인가된 양의 바이어스가 Vc에 도달할 때까지, 상기 전극 산화물막(141) 내에 다수의 작은 산소공공 전도성 필라멘트가 성장하고, Vc에 도달하면 상기 전극 산화물막(141) 내에 성장된 산소공공 전도성 필라멘트가 상기 제2 전극(140)의 산화되지 않은 부분에 접속하면서, 세 번째 급격한 전류 증가(세번째 SET)가 발생하여 저저항 상태(LRS)인 제3 SET 상태를 형성한다.
이 후, 음의 바이어스가 제2 전극(140)에 인가되면, 상기 전극 산화물막(141)에 형성되었던 산소공공 전도성 필라멘트가 산화되면서, Vx에서 첫 번째 급격한 전류 감소(첫 번째 RESET)가 발생하고, 제1 RESET 상태를 형성한다.
제2 전극(140)에 Vy의 음의 바이어스가 인가될 때까지, 상기 IGZO층(130) 내에 형성되었던 산소공공 전도성 필라멘트가 산화되면서, Vy에서 두 번째 급격한 전류 감소(두 번째 RESET)가 발생하고, 제2 RESET 상태를 형성한다.
제2 전극(140)에 Vz의 음의 바이어스가 인가될 때까지, 상기 니오븀 산화물막(120) 내의 산소공공 전도성 필라멘트는 점차로 산화되고, Vz에서 세 번째 급격한 전류 감소(세 번째 RESET)가 발생하고, 고저항 상태(HRS)인 제3 RESET 상태를 형성한다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<소자 제조예 1>
산화된 실리콘 기판 상에 10nm 두께의 Ti 접착층을 증발법으로 증착한 후, 60nm 두께의 Pt층(하부전극)을 증발법으로 증착하였다. Pt층 상에, 기판 온도를 500℃로 두고, O2/Ar (12/15, v/v)가스 혼합분위기에서 Nb 금속 타겟을 반응성 스퍼터링하여 35nm 두께의 Nb2O5 활성층(AL)을 증착했다. 이 후, 120 × 120 ㎛2 면적을 갖고 70 nm 두께의 W 상부 전극(TE)을 RF-스퍼터에서 증착하였다.
<소자 제조예 2>
Nb2O5 활성층(AL)을 증착한 후, 상기 Nb2O5 활성층(AL) 상에 20nm 두께의 인듐 갈륨 아연 산화물(IGZO) 계면층을 RF 스퍼터를 사용하여 증착하고, IGZO 계면층 상에 W 상부 전극(TE)을 증착한 것을 제외하고는 소자 제조예 1과 동일한 방법을 사용하여 소자를 제조하였다.
<소자 제조예 3>
산화된 실리콘 기판 대신에 인듐 주석 산화물(ITO)층이 코팅된 유리 기판을 사용하고, 증류수로 세척한 다음 아세톤 및 이소프로필 알코올(IPA)에서 초음파 처리한 후 100 ℃의 대류 오븐에서 건조하였다. 하부전극인 상이 ITO층 상에 소자 제조예 1에서와 동일한 방법으로 Nb2O5 활성층(AL)과 W 상부 전극(TE)을 증착하였다.
도 6은 소자 제조예 1의 제조과정에서 얻어진 Nb2O5 활성층의 XRD 스펙트럼(a), Nb 3d 레벨에서의 Nb원소의 XPS 스펙트럼(b), 및 O 1s 레벨에서의 O원소의 톈 스펙트럼(c)을 보여준다. 이는 As-grown Nb2O5 필름을 40kV 및 25mA에서 작동하는 Cu-Kα(1.5406Å) 방사선을 사용하여 X선 회절(XRD) 모델 X'Pert로 검사한 결과이다.
도 6을 참조하면, Nb2O5 필름의 XRD 패턴(a)은 Nb2O5 필름이 다결정 구체적으로, 정방정계(tetragonal) 다결정임을 나타낸다. 이 XRD 패턴에서 (100), (250), (101) 및 (201)는 지배적인 다결정 평면들이다.
Nb2O5 필름의 Nb 3d 에너지 준위의 XPS 스펙트럼(b)은 결합 에너지가 각각 210.4 eV 및 207.7 eV이고 에너지 간격이 2.7eV인 Nb5+ 3d 3/2 및 3d 5/2의 두 개의 뚜렷한 피크를 명확하게 보여준다. 이러한 XPS 스펙트럼은 필름이 Nb5+ 상태로 완전히 산화되지 않았으며, Nbx+(x < 5)의 아산화물(sub-oxide) 상도 격자에 존재함을 보여준다.
Nb2O5 필름의 O 1s 에너지 준위의 XPS 스펙트럼(c)에서, 530.3eV의 피크는 Nb2O5 필름의 O2- 상태에 기인한 반면, 531.7eV의 피크는 Nb2O5 필름의 아산화물 상태를 나타낸다.
이러한 결과로부터, Nb2O5 필름은 비화학양론적(non-stoichiometric) 이며, 및 산소 결핍(oxygen deficient)인 것으로 추정할 수 있다. 이러한 산소 결핍 특성은 가역적 저항스위칭의 원인이 된다고 볼 수 있다.
도 7a는 소자 제조예 1에서 얻어진 소자에 전압을 인가한 것을 나타내는 개략도이고, 도 7b는 도 7a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 7c는 양의 전압이 스윕되는 동안 이중 로그 스케일 I-V 커브이다. 도 8a는 소자 제조예 2에서 얻어진 소자에 전압을 인가한 것을 나타내는 개략도이고, 도 8b는 도 8a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 8c는 양의 전압이 스윕되는 동안 이중 로그 스케일 I-V 커브이다. 도 9a는 소자 제조예 1에서 얻어진 소자의 하부전극에 바이어스 전압을 인가한 것을 나타내는 개략도이고, 도 9b는 도 9a에 도시된 바와 같이 소자에 전압을 인가하였을 때의 I-V 커브이고, 도 9c는 도 9b에 도시된 소자 동작을 설명하기 위한 메카니즘을 개략적으로 도시한다. 데이터들은 Agilent B1500 반도체 파라메트릭 분석기에 의해 DC 스위프(메모리 작동용)에서 기존의 2-프로브 및 4-프로브 방법으로 얻어졌다. 이 때, 공기 분위기의 상온에서 전압 소스를 하나의 전극에 인가하고 다른 전극은 접지하였다.
도 7a 및 도 8a를 참조하면, 소자 제조예들 1 및 2에서 얻어진 각 소자의 상부전극에 바이어스 전압이 인가되고 하부전극은 접지되는 반면, 도 9a를 참조하면, 소자 제조예 1에서 얻어진 소자의 하부전극에 바이어스 전압이 인가되고 상부전극은 접지된다.
도 7b 및 도 8b를 참고하면, 도 7a 및 도 8a에 도시된 바와 같이 상부전극에 바이어스 전압이 인가되고 하부전극은 접지될 때 바이폴라 멀티-레벨 셀 (multi-level cell, MLC) 특성을 나타낸다. 반면, 도 9b를 참조하면 도 9a에 도시된 바와 같이, 하부전극에 바이어스 전압이 인가되고 상부전극은 접지될 때에는 바이폴라 싱글-레벨 셀 (single-level cell, SLC) 특성을 나타낸다.
도 7b, 도 8b, 및 도 9b를 동시에 참고하면, 모든 소자에서 일렉트로포밍 공정이 수행되지 않았음을 알 수 있다. 이는 도 6의 XPS 스펙트럼들(b, c)에서 확인된 바와 같이, 활성층인 Nb2O5 박막에는 많은 산소 공공(Vo)이 포함되어 있음을 의미한다. 다시 말해서, 일렉트로포밍 공정이 수행되지 않는 경우에도 증착직후의 Nb2O5 박막 내에 많은 산소공공이 포함되어 있으며, 전압 스윕 동안 Nb는 높은 산화 상태에서 낮은 산화 상태로 분해될 수 있다(낮은 깁스 자유 에너지 "ΔG"). 둘째로, 상부전극인 W는 전계의 영향 하에서 W를 향한 O2- 이온의 이동이 가능하고 W는 Nb2O5 와 W 사이의 반응에 대한 더 낮은 ΔG로 인해 W/Nb2O5 계면에서 부분적으로 산화될 것으로 추정되었다. 이 경우, 산소가 부족한 즉, 산소공공이 많은 Nb2O5-x 막의 형성을 용이하게 하여, 일렉트로포밍 없이 소자를 동작시킬 수 있다. 이와 같이, 일렉트로포밍없는 동작을 수행할 수 있는 소자, 즉, 멤리스터는 저전력 소자에 적합할 수 있다.
도 7b를 참조하면, 상부전극 즉, 텅스텐 전극에 양의 전압이 양의 방향으로 스윕될 때 약 1V까지 전류 안정기(plateau) 즉, 고저항 상태가 나타나고, 약 1V(제1 SET 전압, Va)에서 전류가 점프하여 두 번째 전류 안정기 즉, 제1 SET 상태가 나타난 후, 약 1.1V(제2 SET 전압, Vb)에서 전류가 다시 점프하여 제2 SET 상태 즉, 저저항 상태(LRS)에 도달한다. 이 후, 전압을 음의 방향으로 스윕하여 약 -0.85V(제1 RESET 전압, Vx)에서 전류가 하강하여 세 번째 전류 안정기 즉, 제1 RESET 상태에 도달하고, 약 -1.1V(제2 RESET 전압, Vy)에서 전류가 다시 하강하여 네 번째 전류 안정기 즉, 제2 RESET 상태 즉, 고저항상태에 이른다. 이와 같이, 도 7a에 도시된 소자는 총 2개의 SET 상태와 2 개의 RESET 상태를 구비하여, 멀티-비트를 구현할 수 있다. 여기서, 첫 번째 RESET은 WO3와 Nb2O5의 반응의 ΔG와 거의 같은 -0.98 V에서 발생하며, 이 때, WOy IL의 탈산소가 일어나는 것으로 추정할 수 이다. 이와 같이, 소자가 멀티-비트를 구현하는 원리는 도 3을 참조하여 이미 설명한 바 있다.
도 8b를 참조하면, 양의 전압이 양의 방향으로 스윕될 때 약 0.9V까지 전류 안정기(plateau) 즉, 고저항 상태가 나타나고, 약 0.9V(제1 SET 전압, Va)에서 전류가 점프하여 두 번째 전류 안정기 즉, 제1 SET 상태가 나타난 후, 약 1.4V(제2 SET 전압, Vb)에서 전류가 다시 점프하여 제2 SET 상태가 나타난다. 이 후, 약 1.7V(제3 SET 전압, Vc)에서 전류가 또 다시 점프하여 제3 SET 상태 즉, 저저항 상태(LRS)에 도달한다. 이 후, 전압을 음의 방향으로 스윕하여 약 -1.1V(제1 RESET 전압, Vx)에서 전류가 하강하여 제1 RESET 상태에 도달하고, 약 -1.35V(제2 RESET 전압, Vy)에서 전류가 다시 하강하여 제2 RESET 상태에 도달한 후, 약 -1.55V(제3 RESET 전압, Vz)에서 전류가 또 다시 하강하여 제3 RESET 상태 즉, 고저항상태에 이른다. 이와 같이, 도 6a에 도시된 소자는 총 3개의 SET 상태와 3 개의 RESET 상태를 구비하여, 멀티-비트를 구현할 수 있다.
그러나, 도 9b를 참조하면, 도 9a에 도시된 소자는 하나의 SET 상태와 하나의 RESET 상태만 나타낸다. 도 9b 및 도 9c를 참조하면, 하부전극 즉, Pt 층이 양으로 바이어스되면 산소 이온이 Pt층에 도달하고, 니오븀 산화물층에는 산소공공 전도성 필라멘트가 형성되고(SET 상태), 이 후 Pt층이 음으로 바이어스 되면 산소공공 전도성 필라멘트에 산소이온이 공급되어 산소공공 전도성 필라멘트가 끊긴다(RESET 상태). 이러한 소자에서는 전압인가시에 니오븀 산화물과 W층인 상부전극 사이의 계면에 산소이온의 이동이 없어 WOy층이 형성될 수 없다. 이에 따라, 멀티-비트를 구현하기 어렵다.
도 7c 및 도 8c를 참조하면, 저저항 상태의 I-V 플롯은 기울기 값이 ~1인 옴 전도 거동을 나타내며 이는 앞에서 언급한 바와 같이, SET 프로세스 동안 Nb2O5 활성층에서 Vo 전도성 필라멘트의 형성에 기인한 것으로 볼 수 있다. 한편, 열적으로 생성된 캐리어 밀도가 주입된 캐리어 밀도보다 우수할 때 낮은 전기장에서 OFF 상태의 오믹 거동이 발생할 수 있다. 바이어스 전압이 W 상부전극에 인가될 때, 옴 전도 후 고저항 상태의 기울기 값이 1.6-1.8(S < 2)에 도달하고 전류 전송은 Mott-Gurney 법칙에 따라 수행된다. 따라서, 옴 및 Mott-Gurney 법칙의 존재로 인해 트랩 제어 공간 전하 제한 전도(SCLC)가 HRS에서 가능한 전도 메커니즘으로 채택될 수 있다.
도 10 및 도 11은 각각 도 7a 및 도 8a에 도시된 소자들의 실온에서의 HRS, IRS, 및 LRS 유지특성을 나타낸다. 도 12는 도 9a에 도시된 소자의 실온에서의 HRS 및 LRS 유지특성을 나타낸다.
도 10 및 도 11을 참조하면, 모든 멤리스티브 레벨은 구별 가능했으며, 메모리 창은 50회 연속 스위칭 주기 후에도 저항 레벨의 뚜렷한 저하 없이 매우 안정적인 작동을 보여준다. 특히 도 11을 참조하면, IGZO IL을 사용하는 장치의 주기 간 균일성은 매우 균일했으며 모든 멤리스티브 레벨에 대해 매우 안정적인 저항 수준을 보인다.
그러나, 도 12를 참조하면, 바이어싱 전극으로 Pt 하부전극을 사용하는 장치에서 후속 오류가 관찰되다. 구체적으로 연속적인 전류-전압 스윕 동안 Pt 하부전극으로 이동된 O2- 이온은이 산소 가스로 방출됨에 따라 산소 런아웃(run out)로 인해 상당한 성능 저하를 보이는데, 이는 텅스텐 상부전극의 계면 산화물이 생성되지 않기 때문으로 추정되었다.
반면, 도 10 및 도 11을 참조하면, 연속적인 전류-전압 스윕 동안 W 상부전극으로 이동된 O2- 이온은 WOy를 형성함에 따라, 연속적인 DC 스윕 동안 산소 런아웃(run out)을 완화할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.

Claims (14)

  1. 제 1 전극;
    상기 제1 전극 상에 위치하는 니오븀 산화물막을 구비하는 저항변화 산화물막;
    상기 저항변화 산화물막 상에 위치하는 제2 전극을 포함하되,
    상기 제2 전극은 상기 저항변화 산화물막에 접하는 계면이 상기 니오븀 산화물막으로부터 전달된 산소 이온에 의해 산화되어 형성된 전극 산화물막을 포함하는 멀티-레벨 저항 변화 메모리 소자.
  2. 청구항 1에 있어서,
    상기 니오븀 산화물막은 Nb2O5-x (0<x<0.5)의 화학식으로 나타내어지는 멀티-레벨 저항 변화 메모리 소자.
  3. 청구항 1에 있어서,
    상기 니오븀 산화물막은 Nb 3d 에너지 준위의 XPS 스펙트럼에서 Nb5+ 3d 3/2 및 3d 5/2의 두 개의 피크를 나타내는 멀티-레벨 저항 변화 메모리 소자.
  4. 청구항 1에 있어서,
    상기 니오븀 산화물막은 정방정계(tetragonal) 다결정막인 멀티-레벨 저항 변화 메모리 소자.
  5. 청구항 1에 있어서,
    상기 제2 전극은 텅스텐막이고, 상기 전극 산화물막은 텅스텐 산화물막인 멀티-레벨 저항 변화 메모리 소자.
  6. 청구항 1에 있어서,
    상기 니오븀 산화물막과 상기 전극 산화물막은 접하는 멀티-레벨 저항 변화 메모리 소자.
  7. 청구항 1에 있어서,
    상기 저항변화 산화물막은 상기 니오븀 산화물막과 상기 전극 산화물막 사이에 IGZO막을 더 포함하는 멀티-레벨 저항 변화 메모리 소자.
  8. 제 1 전극; 상기 제1 전극 상에 위치하는 니오븀 산화물막을 구비하는 저항변화 산화물막; 상기 저항변화 산화물막 상에 위치하는 제2 전극을 포함하는 저항변화 메모리 소자를 제공하는 단계;
    제2 전극에 양의 바이어스 전압을 인가하여, 상기 제2 전극은 상기 저항변화 산화물막에 접하는 계면이 상기 니오븀 산화물막으로부터 전달된 산소 이온에 의해 산화되어 전극 산화물막을 형성하도록 하는 단계;
    상기 제2 전극에 제1 SET 전압 이상 제2 SET 전압 미만의 양의 바이어스 전압을 인가하여, 제1 SET 상태로 변화시키는 단계;
    상기 제2 전극에 제2 SET 전압 이상의 양의 바이어스 전압을 인가하여, 제2 SET 상태로 변화시키는 단계; 및
    상기 제2 전극에 음의 바이어스 전압을 인가하여, 고저항 상태로 변화시키는 단계를 포함하는 저항 변화 메모리 소자 동작방법.
  9. 청구항 8에 있어서,
    상기 니오븀 산화물막과 상기 전극 산화물막은 접하고,
    상기 제1 SET 상태에서 상기 전극 산화물막을 제외한 상기 니오븀 산화물막 내에 산소공공 전도성 필라멘트가 형성되고,
    상기 제2 SET 상태에서, 상기 니오븀 산화물막 및 상기 전극 산화물막 내에 산소공공 전도성 필라멘트가 형성되는 저항 변화 메모리 소자 동작방법.
  10. 청구항 8에 있어서,
    상기 니오븀 산화물막은 Nb2O5-x (0<x<0.5)의 화학식으로 나타내어지는 멀티-레벨 저항 변화 메모리 소자 동작방법.
  11. 청구항 8에 있어서,
    상기 니오븀 산화물막은 Nb 3d 에너지 준위의 XPS 스펙트럼에서 Nb5+ 3d 3/2 및 3d 5/2의 두 개의 피크를 나타내는 멀티-레벨 저항 변화 메모리 소자 동작방법.
  12. 청구항 8에 있어서,
    상기 니오븀 산화물막은 정방정계(tetragonal) 다결정막인 멀티-레벨 저항 변화 메모리 소자 동작방법.
  13. 청구항 8에 있어서,
    상기 제2 전극은 텅스텐막이고, 상기 전극 산화물막은 텅스텐 산화물막인 멀티-레벨 저항 변화 메모리 소자 동작방법.
  14. 청구항 8에 있어서,
    상기 저항변화 산화물막은 상기 니오븀 산화물막과 상기 전극 산화물막 사이에 IGZO막을 더 포함하고,
    상기 제2 전극에 제3 SET 전압 이상의 양의 바이어스 전압을 인가하여, 제3 SET 상태로 변화시키는 단계를 더 포함하고,
    상기 제1 SET 상태에서 상기 전극 산화물막과 상기 IGZO막을 제외한 상기 니오븀 산화물막 내에 산소공공 전도성 필라멘트가 형성되고,
    상기 제2 SET 상태에서, 상기 전극 산화물막을 제외한 상기 니오븀 산화물막 및 상기 IGZO막 내에 산소공공 전도성 필라멘트가 형성되고,
    상기 제3 SET 상태에서, 상기 니오븀 산화물막, 상기 IGZO막, 및 상기 전극 산화물막 내에 산소공공 전도성 필라멘트가 형성되는 저항 변화 메모리 소자 동작방법.
KR1020220187095A 2021-12-28 2022-12-28 멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법 KR20230100693A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210189240 2021-12-28
KR20210189240 2021-12-28

Publications (1)

Publication Number Publication Date
KR20230100693A true KR20230100693A (ko) 2023-07-05

Family

ID=87158964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220187095A KR20230100693A (ko) 2021-12-28 2022-12-28 멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20230100693A (ko)

Similar Documents

Publication Publication Date Title
CN110165048B (zh) 具有掺杂的缓冲区的过渡金属氧化物电阻开关式器件
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
Wu et al. $\hbox {Al} _ {2}\hbox {O} _ {3} $-Based RRAM Using Atomic Layer Deposition (ALD) With 1-$\mu\hbox {A} $ RESET Current
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US20150155287A1 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
TWI625874B (zh) 導電橋接式隨機存取記憶體
EP3602561B1 (en) A switching resistor and method of making such a device
Biju et al. Asymmetric bipolar resistive switching in solution-processed Pt/TiO2/W devices
TWI612701B (zh) 導電橋接式隨機存取記憶體及其製造方法
Chen et al. Tristate Operation in Resistive Switching of $\hbox {SiO} _ {2} $ Thin Films
CN111463346B (zh) 一种ots选通材料、ots选通单元及其制备方法和存储器
US9269901B2 (en) Resistance change memory device having threshold switching and memory switching characteristics, method of fabricating the same, and resistance change memory device including the same
JP2018538701A5 (ko)
US11258009B2 (en) Switching atomic transistor and method for operating same
Kim et al. Dual functions of V/SiO x/AlO y/p++ Si device as selector and memory
Kossar et al. Investigation on asymmetric resistive switching (RS) characteristics in p-NiO/n-ZnO heterojunctions
KR20230100693A (ko) 멀티레벨을 갖는 저항변화메모리 소자 및 이의 제조방법
Hasan et al. A materials approach to resistive switching memory oxides
Lee et al. Bipolar and rewritable switching of one diode–one resistor nonvolatile strontium titanate nickelate memory devices
KR101069124B1 (ko) 비휘발성 저항변화 메모리 소자
Kumari et al. Analog resistive switching behavior in BiCoO3 thin film
Lim et al. High-Reliability and Self-Rectifying Alkali Ion Memristor through Bottom Electrode Design and Dopant Incorporation
Guo et al. Tuning oxygen vacancies and resistive switching behaviors in amorphous Y2O3 film-based memories
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal