KR101069124B1 - 비휘발성 저항변화 메모리 소자 - Google Patents

비휘발성 저항변화 메모리 소자 Download PDF

Info

Publication number
KR101069124B1
KR101069124B1 KR1020100109706A KR20100109706A KR101069124B1 KR 101069124 B1 KR101069124 B1 KR 101069124B1 KR 1020100109706 A KR1020100109706 A KR 1020100109706A KR 20100109706 A KR20100109706 A KR 20100109706A KR 101069124 B1 KR101069124 B1 KR 101069124B1
Authority
KR
South Korea
Prior art keywords
memory device
active layer
thin film
resistance change
resistance
Prior art date
Application number
KR1020100109706A
Other languages
English (en)
Inventor
손대호
김대환
정은애
성시준
강진규
김정혜
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020100109706A priority Critical patent/KR101069124B1/ko
Application granted granted Critical
Publication of KR101069124B1 publication Critical patent/KR101069124B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 활성층은 In, Zn 및 Ta를 포함하며, 상기 In, 상기 Zn, 및 상기 Ta의 함유량의 합에 대한 상기 Ta 함유량의 비는 5 % 이상 30 % 이하이다.

Description

비휘발성 저항변화 메모리 소자{Non-volatile Resistance memory Device}
본 발명은 비휘발성 저항변화 메모리 소자에 관한 것이다.
현재 상용화된 비휘발성 메모리 소자는 플로팅 게이트의 폴리실리콘이나 실리콘질화막층에 전자나 정공을 저장하거나 제거하여 문턱전압(Vth) 차이를 0 또는 1로 판독한다.
메모리 소자의 소형화가 지속됨에 따라 소자의 소스 및 드레인 영역 사이의 간격이 작아지고 단채널 및 플로팅 게이트 커플링(floating-gate coupling) 효과가 나타난다. 이를 막기 위해 스케일링 룰(scaling rule)에 따라 터널링 산화막(Tunneling Oxide)의 두께가 더욱 얇아져야 한다. 또한 메모리 소자의 소형화로 인하여 보다 안정적인 메모리 윈도우를 확보하기 위해서는 플로팅 게이트의 두께 증가가 필요한데 이를 위하여 메모리 소자의 단가를 줄이고 공정을 개선하는데 많은 어려움이 따르고 있다.
이러한 어려움을 제거하기 위하여 PRAM (Phase change Random Access Memory), FeRAM (Ferroelectric Random Access Memory), NFGM (Nano Floating Gate Memory), PoRAM (Polymer Random Access Memory), ReRAM 등 그 메커니즘이 현재의 플로팅 게이트 메모리와는 개념이 다른 차세대 메모리 소자들이 개발되고 있다.
이들 메모리 중 NFGM은 현재의 플로팅 게이트 메모리와 거의 흡사하여 기존의 공정을 통해 기술 개발을 할 수 있다는 장점을 가지고 있으나, 쓰기/지우기 시간 (Write and Erase Time) 과 저장시간(Retention Time) 향상시키기 위하여 실리콘 나노점 보다는 금속 나노점을 이용하므로 기존의 실리콘 기반의 공정 시설에서 NFGM 을 양산하는데 어려움이 있다. 또한 실리콘 나노점이나 금속 나노점의 크기가 5nm 정도로 균일하고 일정한 간격과 밀도를 형성하는 공정 기술이 아직까지는 해결해야 할 과제로 남아 있다.
한편, MRAM 및 FeRAM 등은 재료의 안정성 및 재현성에 문제가 있으며 복잡한 공정에 한계가 있다.
반면 ReRAM은 전극에 인가된 전압으로 인하여 산화막의 저항이 커서 전도가 되지 않는 상태(OFF state)에서 저항이 작아 전도가 가능한 상태(ON state)로 바뀌는 메모리 특성을 보여주는 소자이다. ReRAM 소자의 구조는 MOM (Metal Oxide Metal) 구조로 비교적 간단하기에 생산단가가 낮고 고집적성의 DRAM과 같이 2 내지 5V의 낮은 전압에서 고속 동작하기 때문에 쓰기 및 지우기 시간에 대한 열화성이 없어 안정성 면에서 우수한 특성을 보여주고 있는 차세대 메모리 소자이다.
Pr0 .7Ca0 .3MnO3(PCMO) SrRuO3(SRO)와 같은 페로브스카이트(perovskite), 텔루라이드(Telluride) 화합물을 이용한 칼코게나이드(Chalcogenide), 크롬(Cr)이나 니오비움(Nb)을 도핑 방법의 강유전체(SrTiO3, SrZrO3), 비화학양론(non-stoichiometric)의 조성을 갖게 한 전이금속 산화물(TiO2, NiO, HfO, Al2O3, Nb2O5) 등 많은 재료들이 ReRAM 활성화 영역의 재료로 연구되고 있다.
ReRAM의 스위칭 원리는 유니 폴라(uni-polar) 저항 스위칭과 바이폴라(bi-polar) 저항 스위칭이 있다. 일반적으로 PCMO와 같은 페로브스카이트 계열의 물질이 바이폴라 저항 특성 현상을 보여 주고 있으며, 이원계 물질이 유니폴라 저항 스위칭 특성을 보여 주고 있다. 그러나 전압-전류 측정시 전류의 컴플라이언스(compliance)의 설정을 통하거나 절연체 물질에 금속의 도핑과정을 통해 이들 두 가지 타입의 저항 스위칭 원리는 바뀔 수가 있다.
많은 연구 그룹에 의해서 이 두 가지의 저항 스위칭 연구가 활발히 진행되고 있으나, 저항 스위칭의 메커니즘은 아직까지 명확하게 설명되지 못하고 있는 현실이다. 대표적인 두 가지 저항 스위칭의 메커니즘은 활성화 영역의 박막 내부의 구조적 변화에 의해 형성된 저항으로 인하여 생긴 필라멘트에 의한 전류 필라멘트(Current filaments) 모델과, 전극으로 사용되는 금속과 활성화 영역의 반도체 게면 사이의 쇼트키 장벽(Schottky barrier)을 통한 전하(charge)의 트랩/디트랩(trap/de-trap)의한 밴드(band)가 생겨나고 전극과 박막의 계면에서 밴드가 구부려짐으로써 생기는 모델 등이 제안되어 있다.
여러 물질 중 이원계 산화물 계열인 아연 산화물은 디스플레이, 태양전지, 메모리, 광학-전자 등 다양한 분야에서 활용하며, 실리콘 기반의 산업기반의 기술 일변도를 변화시키고 있다. 하지만 ZnO 자체를 소자에 활용하는 것은 공정에서의 재현성으로 인하여 많은 어려움이 있기 때문에 ZnO에 여러 가지 물질을 도핑하거나 ZnO와 같은 비율을 가지는 물질을 첨가하여 공정상의 재현성뿐만 아니라 소자의 동작 성능향상을 이루고 있다.
ZnO 계열 물질을 이용한 비휘발성 메모리 분야에서는 ZnO 자체를 활용하여 메모리소자를 만든다거나 알루미늄(Al)을 도핑한 ZnO을 활용하여 ReRAM 분야에 활용되고 있다.
이러한 배경에서, 본 발명의 목적은, 메모리 소자로서의 기능을 하기 위한 저항변화가 안정적인 비휘발성 저항변화 메모리 소자를 제공하기 위한 것이다.
전술한 목적을 달성하기 위하여, 상부전극 및 하부전극 사이에 위치하는 활성층을 포함하는 비휘발성 저항변화 메모리 소자에 있어서, 본 발명의 활성층은 In, Zn 및 Ta를 포함하며, 상기 In, 상기 Zn, 및 상기 Ta의 함유량의 합에 대한 상기 Ta 함유량의 비는 5 % 이상 30 % 이하이다.
상기 활성층은 사원계 산화물 반도체를 포함할 수 있다.
상기 활성층은 TaInZnO를 포함할 수 있다.
상기 상부전극 및 하부 전극은 Pt, Ir, Au, Ag 중 적어도 하나와, ZnO, AlZnO 및 ITO 중 적어도 하나를 포함할 수 있다.
상기 비휘발성 저항변화 메모리 소자는 메모리 셀을 제어하는 박막 트랜지스터를 포함하며, 상기 박막 트랜지스터의 활성화 영역은 상기 활성층과 동일한 물질로 이루어질 수 있다.
상기 박막 트랜지스터의 게이트 절연막은 HfO2, HfON, Al2O3, ZrO2, 또는 TiO2 중 적어도 하나를 포함할 수 있다.
상기 활성층의 두께는 50 nm 이상 150 nm 이하일 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, Ta의 함유량에 따라 저항변화가 변하는 비휘발성 저항변화 메모리 소자를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자를 나타낸다.
도 2 내지 도 5는 XPS 결과 그래프에서의 각 원소 영역의 XPS 결과를 나타낸 것이다.
도 6은 Ta2O5 타겟의 스퍼터링을 위한 파워가 150 W, 200 W, 250 W 일 때 활성층의 케리어 농도와 홀 이동도에 관한 데이터이다.
도 7는 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자의 전압-전류 특성이며, 히스테리시스(hysteresis) 곡선을 나타낸다.
도 8은 저항변화 메모리 셀과 저항변화 메모리 셀을 제어하기 위한 박막 트랜지스터를 포함하는 비휘발성 저항변화 메모리 소자의 등가회로를 나타낸다.
도 9는 본 발명의 실시예에 따른 저항변화 메모리 소자를 제어하기 위한 저전압 구동 박막 트랜지스터의 특성을 나타낸다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자(이하, 메모리 소자)를 나타낸다. 도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자는 기판(100), 기판(100) 상에 하부전극(101), 하부전극(101) 상에 형성된 활성층(102) 및 활성층(102) 상에 상부전극(103)을 포함한다.
본 발명의 실시예에 따른 메모리 소자의 기판(100)은 유리 기판, 통상 반도체 공정에 쓰이는 기판이나 저온 공정이 가능한 유연한 스테인리스 스틸(stainless steel)이나, 투명한 PEN 기판, 또는 PET 기판일 수도 있다.
하부전극(101)은 기판(100) 상에 형성되며, ITO와 같은 투명 전도성 물질이나 금속의 증착에 의하여 형성될 수 있다.
활성층(102)은 증착법에 의하여 하부전극(101) 상에 형성된다. 활성층(102)은 TaInZnO와 같은 사원계 산화물 반도체를 포함할 수 있다. 활성층(102)은 물리적 기상 진공 증착 방법이나 화학적 용액 공정을 통하여 증착된 후 패터닝 공정을 통하여 형성될 수 있다.
활성층(102)이 물리적 기상 진공 증착 방법의 일종인 스퍼터링 방법에 의하여 형성될 경우, ZnO, InZnO, 또는 AlZnO와 같은 산화물 반도체 단일 타겟과 HfO2, TiO2, ZrO2, 또는 Y2O3 중 적어도 하나로 이루어진 타겟이 동시 스퍼터링되고 희토류 금속의 첨가량이 조절될 수 있다. 두 종류의 타겟이 동시에 스퍼터링될 경우 활성층(102)은 고주파(RF) 스퍼터링 또는 직류(DC) 스퍼터링 중 한 가지 방법을 통하여 증착되거나 고주파(RF) 스퍼터링 및 직류(DC) 스퍼터링을 동시에 사용하여 증착될 수도 있다.
이와 같은 활성층(102)의 형성 시 도핑되는 물질의 산화물 타겟은 HfO2, TiO2, ZrO2, 또는 Y2O3 중 적어도 하나로 이루어질 수 있다. 도핑 물질이 산화물 타겟에 의하여 형성되는 이유는 활성층의 산화물 형성이 쉽게 형성될 수 있고, 질 좋은 활성층(102)을 얻기 위해서이다.
활성층(102)의 형성 후 패터닝 공정 및 금속이나 투명 전도성 산화물을 이용하여 상부전극(103)이 형성된다.
다음으로 상부전극(101) 상에 활성층(102)을 형성하는 공정에 대해 상세히 설명된다.
활성층(102)은 물리적 기상 진공 증착 방법 및 화학적 용액 공정을 통하여 증착된 후 패터닝 공정을 통하여 형성된다.
물리적 기상 진공 증착 방법 중 하나인 스퍼터링 방법으로 활성층(102)이 형성될 경우 ZnO, InZnO, AlZnO 중 하나로 이루어진 산화물 반도체 단일 타겟과 HfO2, TiO2, ZrO2, 또는 Y2O3 중 적어도 하나로 이루어진 타겟이 동시에 스퍼터링된다. 이 때 활성층(102)의 형성을 위하여 희토류 금속의 첨가량이 조절될 수 있다. 이와 같은 동시 스퍼터링 공정의 경우 고주파(RF) 및 직류(DC) 스퍼터링 중 적어도 한 가지 방법이 사용될 수 있다. 활성층(102) 형성 시 도핑되는 물질의 산화물 타겟은 HfO2, TiO2, ZrO2, 또는 Y2O3 중 적어도 하나가 사용될 수 있다. 이와 같은 산화물 타겟이 사용되는 이유는 활성층(102)의 산화물의 형성이 쉽게 이루어질 수 있고 질 좋은 산화막을 얻기 위해서이다.
TaInZnO을 포함하는 활성층(102)을 형성하기 위하여 Plasma material 사의 InZnO 타겟(InO의 중량% : ZnO 중량% = 9 : 1)과 일본 고순도화학 사의 Ta2O5 타겟을 사용하여 동시 스퍼터링 방법을 통하여 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자가 제작되었다.
스퍼터 챔버 내에서 상온에서 Ar 과 O2 가스가 혼합되어 사용되었으며 분압은 Ar/O2 = 4.8/1 로 조절되였다. Ar 과 O2 비율 및 공정 압력은 비휘발성 저항변화 메모리 소자의 형성시에 적용되며, 비휘발성 저항변화 메모리 소자의 구동소자인 박막 트랜지스터의 활성화 영역의 형성 조건은 이와 다를 수 있다.
InZnO 타겟의 스퍼터링을 위한 인가 파워를 위하여 전압 400 V 및 전류 0.3 A로 유지되었으며, Ta2O5 타겟의 스퍼터링을 위한 RF 파워는 150 에서 400 W 까지 변화시키며 인가하였으며, 공정압력은 5 mTorr였다. 그리고 상부전극(103)은 InZnO 타겟을 통하여 형성되었으며, 상부전극(103)의 지름은 500 um이고 두께는 100 nm 이다.
활성층(102)의 두께는 20 nm 내지 1000 nm일 수 있으며, 비교적 알맞은 저항 특성을 갖기 위하여 50 nm 이상 150 nm 이하일 수 있다. 활성층(102)의 두께가 20 nm보다 작거나 1000 nm보다 클 경우 활성층(102)의 저항의 히스테리 형의 특성이 형성되지 않을 수 있으며, 저항의 히스테리 형의 특성이 형성되더라도 불안정하여 비휘발성 메모리 소자로써의 구동에 어려움이 있을 수 있다.
상부전극(103)은 하부전극(101)과 동일한 물질로 이루어질 수 있으며, 활성층(102)인 IGZO 표면과 쇼트키 접합을 이룰 수 있는 물질인 백금(Pt), 금(Au), 은(Ag), 이리듐(Ir) 중 선택된 적어도 어느 하나의 물질과 ZnO, AlZnO 및 ITO 중 적어도 하나를 포함할 수 있다.
예를 들어, 금(Au)은 일함수가 비교적 높은 금속으로써 활성층(102)의 면과 접합을 이루었을 때 쇼트키 장벽을 형성하고, 상부전극(103)과 활성층(102) 계면에 존재하는 산소 결핍에 의하여 전자가 트랩(trap)되거나 디트랩(detrap)되어 쇼트키 장벽이 조절됨으로써 높은 저항 및 낮은 저항 특성을 보이게 되어 비휘발성 저항변화 메모리 소자가 정상적으로 작동할 수 있다.
상부전극(103)은 열 증발 장비를 이용한 이베퍼레이터(evaporator) 방식이나 스퍼터(sputter) 방식을 이용하여 증착될 수 있으며, 새도우 마스크 방식이나 포토공정을 통해 에칭시켜 상부전극(103) 패턴이 형성될 수 있다.
본 발명의 실시예에 따른 메모리 소자가 투명 소자로 사용될 경우 상부전극(103)은 2 개의 박막을 포함할 수 있으며, 하부에는 ITO 박막이 위치하고 상부에 낮은 저항값을 가지는 InZnO 박막이 위치할 수 있다.
도 2 내지 도 5는 XPS 결과 그래프에서의 각 원소 영역의 XPS 결과를 나타낸다.
기본적인 XPS 데이터는 박막 측정 전 공기 오염에 의한 탄소 영역대 (C 1s) 분석을 통하여 보정 후 원소 확인을 하였으며, 실제 측정한 데이터는 박막의 탄소 영역대의 성분이 검출이 되지 않게 스퍼터링 후 측정한 데이터들이다.
도 2는 탄탈럼-인듐-아연산화물 박막에서의 Ta 4f 영역의 XPS 결과를 나타내고, 도 3은 탈럼-인듐-아연산화물 박막에서의 In 3d 영역의 XPS 결과를 나타내며, 도 4는 탈럼-인듐-아연산화물 박막에서의 Zn 2p 영역의 XPS 결과를 나타고, 도 5는 탈럼-인듐-아연산화물 박막에서의 XPS 결과인 O 1s 픽을 나타낸다.
실제 산화물 박막에서 O 1s 영역의 분석은 세가지 픽으로 나눌 수 있지만 본 발명의 실시예인 경우 활성층(102)에서는 두 가지 픽으로 나눈다. 즉, O-1 (529.7 eV) 는 탈럼-인듐-아연산화물 박막에서의 Ta-O, In-O, Zn-O 결합을 나타내며, O-2(530.9 eV)는 탈럼-인듐-아연산화물 박막에서의 산소 결핍을 나타낸다.
일반적으로 탄소 영역대의 성분이 제거되지 않으면 탈럼-인듐-아연산화물 박막 표면에 약하게 고립된 산소를 나타내는 다른 하나의 성분이 더 검출이 되지만, 본 발명의 실시예에서는 탄소 영역대의 성분 제거로 인하여 활성층(102) 표면에서의 산소 성분은 검출 되지 않았다.
본 발명의 실시예에서 탈럼-인듐-아연산화물 박막 형성은 InZnO 타겟의 스퍼터링을 위한 파워를 일정하게 고정한 후 Ta2O5 타겟의 스퍼터링을 위한 파워를 150 W, 200 W, 250 W, 300 W, 350 W 및 400 W 변화시키면서 Ta의 첨가량을 조절하여 탈럼-인듐-아연산화물 산화물 반도체 박막을 형성하였다.
이와 같이 형성된 활성층(102)에 대해 조성을 검사하기 위하여 ICP(Inductively coupled plasma)-AES(Auger Electron spectroscopy) 분석을 실시하였다. 각각의 시편에 따른 Ta, In 및 Zn의 조성을 분석한 결과를 아래의 표에 나타내었다.
[표 1]
Figure 112010072341394-pat00001
본 발명의 실시예에 따른 메모리 소자의 저항 변화를 조절하기 위하여 Ta의 첨가량이 변화한다. 즉, 표 1을 참조하면 Ta2O5 타겟의 스퍼터링을 위한 파워를 증가시킬수록 Ta의 첨가량이 증가 되는 것을 확인할 수 있다. 표 1에 도시된 바와 같이, In, Zn, 및 Ta의 함유량의 합에 대한 Ta 함유량의 비(Ta/(In+Zn+Ta))는 Ta2O5 타겟의 스퍼터링을 위한 파워가 400 W, 350 W, 300 W, 250 W, 200 W, 150 W일 때 각각 32 %, 27.7 %, 22.9 %, 17.3 %, 12.4 %, 10.5 %이다. 본 발명의 실시예에서 본 발명의 실시예에 따른 메모리 소자의 저항 변화를 조절하기 위하여 In, Zn, 및 Ta의 함유량의 합에 대한 Ta 함유량의 비는 5 % 이상 30 % 이하일 수 있다.
도 6은 Ta2O5 타겟의 파워 150, 200 그리고 250 W 일 때 활성층(102)의 케리어 농도와 홈 이동도에 관한 데이터이다. Ta2O5 타겟의 스퍼터링을 위한 파워가 높아질수록 캐리어 농도가 낮아지고 박막의 홀 이동도가 낮아지는 것을 확인할 수 있다. 이는 Ta2O5의 파워 조절 즉 캐리어 농도가 조절됨으로써 비휘발성 저항변화 메모리 소자 의 특성이 변화될 수 있다는 것을 보여준다.
도 7는 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자의 전압-전류 특성이며, 히스테리시스(hysteresis) 곡선을 나타낸다. 기존의 ZnO 기반 박막의 경우 대부분의 저항변화 메모리 소자는 NDR 특성을 보였으나, 본 발명의 실시예에서와 같이 사원계 산화물 반도체가 이용될 경우 PCMO와 같은 물질이 보이고 있는 히스테리형 저항 스위칭 특성이 본 발명의 실시예에 따른 메모리 소자에 나타나는 것이 확인되었다. 이와 같은 전기적 저항 특성은 반대 극성의 전압을 인가하여 저항이 높은 상태나 낮은 상태를 보일 수 있다. 즉 전기장 펄스를 인가하여 비휘발성 저항 특성을 얻으므로써 메모리 특성을 얻을 수 있다.
저항 히스테리 곡선은 -2 V에서 + 2 V로 변하다가 다시 반대 방향인 +2 V에서 -2 V으로 변하는 전압을 인가하여 전류를 측정하였다. 이때 측정 단계는 0.01 V 단계로 하였다.
도 7에서 음의 전압을 인가했을 때 저항 변화가 양의 전압을 인가했을 때의 저항 변화보다 큼을 알 수 있다. 즉 음의 전압을 시작점으로 하여 전압을 서서히 증가시켰을 때(-2V에서 +2V로 변화) 전류측정을 통한 저항과 양의 전압을 시작점으로 하여 전압을 서서히 감소시켰을 때(+2V에서 -2V로 변화) 전류측정을 통한 저항의 비가 크게 나타났다.
양의 전압을 인가하거나 음의 전압을 인가하여 저항 변화를 얻음으로써 저항변화 스위칭 메모리 특성을 얻을 수 있다. 좀 더 상세한 메모리 효과를 설명하면, 저항이 높은 상태 즉 고 저항 상태는 데이터 “0”에 해당하며, 저항이 낮은 상태 즉 저 저항 상태는 데이터 “1”에 대응한다. 또한 경우에 따라서는 저항이 높은 상태 즉 고 저항 상태는 데이터 “1”에 해당하며, 저항이 낮은 상태 즉 저 저항 상태는 데이터 “0”에 대응할 수도 있다.
도 7에 도시된 바와 같이, -1 V 에서 0 V 영역에서 고 저항값 5.8 × 109Ω은 저 저항값 1.3 × 107 Ω 의 약 400 배 이상이다. 전기 저항 변화비율은 50 배에서 10,000 배 정도가 바람직하나. 300 배 정도의 특성도 메모리 소자로 충분히 쓰이며 저전압을 소모하며 비교적 안정적으로 데이터를 저장할 수 있다. 앞서 설명된 바와 같이 In, Zn, 및 Ta의 함유량의 합에 대한 Ta 함유량의 비는 5 % 이상 30 % 이하인 경우, 본 발명의 실시예에 따른 메모리 소자의 전기 저항 변화비율은 50 배에서 10,000 배일 수 있다.
기존의 ZnO 계열이나 금속이 도핑된 ZnO 계열의 NDR 저항 특성은 저항이 큰 상태에서 작은 상태로 변하는 현상을 대부분 보였는데, 이는 셋 전압 (set Voltage)을 인가해 저항이 낮은 상태로 리셋 전류(reset current) 이상을 인가하면 저항이 높은 상태로 변하게 되는 특성을 가지고 있다. NDR 특성은 셋 과 리셋 전류의 반복에 따라 일정한 저항 변화를 얻기 어려울 뿐만 아니라, 그 재현성에서 어렵다. 반면 본 발명의 실시예에서와 같이 사원계 산화물 박막의 경우는 공정상 좀 더 안정적인 박막 특성을 얻기 쉬울 뿐만 아니라 히스테리 저항 변화 특성을 보여 좀 더 안정적인 동작을 할 수 있다는 장점을 가지고 있다.
또한 본 발명의 실시예에 따른 메모리 소자는 MOCVD(metal organic chemical vapor deposition), PLD( pulsed laser deposition), ALD( atomic layer deposition), 졸-겔 및 Metal-halide 전구체(precursor)와 같은 방법을 통하여 활성층(102) 을 형성할 수도 있다.
졸-겔 및 Metal-halide 전구체를 이용한 용액공정은 비교적 높은 온도에서 진행되기 때문에 기판(100)은 높은 온도에 내구성이 있어야 한다. Metal-halide 전구체는 유기용매에 뛰어난 용해도로 인하여 열처리 공정을 통하여 높은 산화력 때문에 질 좋은 박막을 얻을 수 있어 비용절감 측면에서 활용도가 높다.
도 8은 저항변화 메모리 소자와 저항변화 메모리 소자를 제어하기 위한 박막 트랜지스터의 등가회로를 나타낸다. 각 메모리 셀 당 저항 변화 메모리 소자와 그 저항 메모리 소자에 직렬로 연결 되어 있는 MOSFET 구조 형 박막 트랜지스터를(Thin Film Transistor) 나타낸다.
박막 트랜지스터는 각 저항변화 메모리 소자를 제어하여 저항 값을 변화시키는 역할을 하게 된다. 저항변화 메모리 소자를 제어하기 위하여 박막 트랜지스터는 저전압으로 구동되어야 한다. 따라서 높은 전압을 필요로 하는 기존의 박막트랜지스터를 적용하기 어렵다. 또한 본 발명의 실시예에 따른 저항변화 메모리 소자의 활성층(102)에 포함된 사원계 IGZO 박막을 활성화 영역으로 사용하는 박막 트랜지스터를 구현하기 위해서는 낮은 전압에서 충분한 전류를 얻어야 한다. 즉 저전압에 구동하는 박막 트랜지스터를 이루기 위해서는 기존의 실리콘 옥사이드(SiO2) 물질을 이용하기 보다는 높은 유전율(High-k) 갖는 게이트 절연막을 사용하여야 한다.
도 9는 본 발명의 실시예에 따른 저항변화 메모리 소자를 제어하기 위한 저전압 구동 박막 트랜지스터의 특성을 나타낸다. 박막 트랜지스터의 활성화 영역이 본 발명의 실시예에 따른 저항변화 메모리 소자의 활성층(102)가 포함하는 IGZO 물질을 포함할 경우, 박막 트랜지스터는 낮은 게이트 전압 3V 이하에서 구동하며 드레인 전압 1V에서 점멸비 (On/Off ratio)가 106 이상이 되어 안정적인 전기적 특성을 보여 주었다.
박막 트랜지스터의 게이트 절연막은 높은 유전율을 가지는 HfO2를 증착하여 형성될 수 있다. 또한 게이트 절연막은 높은 유전율을 가지는 HfO2, HfON, Al2O3, ZrO2, 또는 TiO2 중 적어도 하나를 포함할 수 있다. 즉, 박막 트랜지스터의 활성화 영역은 활성층(102)과 동일한 물질로 이루어질 수 있다.
도 9와 같은 특성을 지닌 박막 트랜지스터가 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자를 동작시킬 경우 3V의 게이트 전압이 인가되어 트랜지스터가 동작될 수 있고, 1V 내지 3V 사이의 드레인 전압이 인가되어 본 발명의 실시예에 따른 비휘발성 저항변화 메모리 소자의 저항값을 변화시킬 수 있다.
이 저항의 변화로 비휘발성 메모리 특성의 데이터를 쓰고 지우기 할 수 있게 된다. 저항 메모리 셀의 구성은 하나의 트랜지스터에 병렬로 연결될 수 있다.
이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합되거나 결합되어 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체, 캐리어 웨이브 매체 등이 포함될 수 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (7)

  1. 상부전극 및 하부전극 사이에 위치하는 활성층을 포함하는 비휘발성 저항변화 메모리 소자에 있어서,
    상기 활성층은
    In, Zn 및 Ta를 포함하며, 상기 In, 상기 Zn, 및 상기 Ta의 함유량의 합에 대한 상기 Ta 함유량의 비는 5 % 이상 30 % 이하인 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
  2. 제1항에 있어서,
    상기 활성층은 사원계 산화물 반도체를 포함하는 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
  3. 제1항에 있어서,
    상기 활성층은 TaInZnO를 포함하는 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
  4. 제 1항에 있어서
    상기 상부전극 및 하부 전극은 Pt, Ir, Au, Ag 중 적어도 하나와, ZnO, AlZnO 및 ITO 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
  5. 제 1항에 있어서
    상기 비휘발성 저항변화 메모리 소자는 메모리 셀을 제어하는 박막 트랜지스터를 포함하며,
    상기 박막 트랜지스터의 활성화 영역은 상기 활성층과 동일한 물질로 이루어지는 것을 특징으로 하는 비휘발성 저항변환 메모리 소자.
  6. 제5항에 있어서,
    상기 박막 트랜지스터의 게이트 절연막은 HfO2, HfON, Al2O3, ZrO2, 또는 TiO2 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
  7. 제1항에 있어서,
    상기 활성층의 두께는 50 nm 이상 150 nm 이하인 것을 특징으로 하는 비휘발성 저항변화 메모리 소자.
KR1020100109706A 2010-11-05 2010-11-05 비휘발성 저항변화 메모리 소자 KR101069124B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100109706A KR101069124B1 (ko) 2010-11-05 2010-11-05 비휘발성 저항변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100109706A KR101069124B1 (ko) 2010-11-05 2010-11-05 비휘발성 저항변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR101069124B1 true KR101069124B1 (ko) 2011-10-05

Family

ID=45032183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100109706A KR101069124B1 (ko) 2010-11-05 2010-11-05 비휘발성 저항변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR101069124B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283767B1 (ko) * 2011-11-17 2013-07-08 재단법인대구경북과학기술원 비휘발성 저항 변화 메모리 소자
KR101451413B1 (ko) * 2012-06-25 2014-10-21 인텔렉추얼디스커버리 주식회사 투명 유연 저항 변화 메모리 소자
KR101480908B1 (ko) * 2011-12-22 2015-01-13 한국생산기술연구원 탄탈륨-인듐-아연-옥사이드계 아몰퍼스 산화물 합성방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110758A1 (en) 2008-10-31 2010-05-06 Seagate Technology Llc Structures for resistive random access memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110758A1 (en) 2008-10-31 2010-05-06 Seagate Technology Llc Structures for resistive random access memory cells

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283767B1 (ko) * 2011-11-17 2013-07-08 재단법인대구경북과학기술원 비휘발성 저항 변화 메모리 소자
KR101480908B1 (ko) * 2011-12-22 2015-01-13 한국생산기술연구원 탄탈륨-인듐-아연-옥사이드계 아몰퍼스 산화물 합성방법
KR101451413B1 (ko) * 2012-06-25 2014-10-21 인텔렉추얼디스커버리 주식회사 투명 유연 저항 변화 메모리 소자

Similar Documents

Publication Publication Date Title
Lee et al. Low power and high speed bipolar switching with a thin reactive Ti buffer layer in robust HfO2 based RRAM
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR100693409B1 (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8350247B2 (en) Resistive random access memory having a solid solution layer and method of manufacturing the same
EP3602561B1 (en) A switching resistor and method of making such a device
JP2007227922A (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US20150044816A1 (en) Method of manufacturing resistance change layer using irradiation of electron beam and resistive random access memory device using the same
KR101004736B1 (ko) 비휘발성 저항 메모리소자 및 이의 제조방법
JP2018538701A (ja) メモリスタ素子およびその製造の方法
Bousoulas et al. Influence of Ti top electrode thickness on the resistive switching properties of forming free and self-rectified TiO2− x thin films
US20120049147A1 (en) Resistance-variable memory device and a production method therefor
Kumari et al. Role of an oxide interface in a resistive switch
KR100969807B1 (ko) 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR101069124B1 (ko) 비휘발성 저항변화 메모리 소자
CN109494301A (zh) 一种提高阻变存储器稳定性的方法及其阻变存储器
Aziz et al. Improved memory performance of ALD grown HfO2 films by nitrogen doping
WO2010095296A1 (ja) 抵抗記憶素子およびその使用方法
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
WO2020139141A9 (ru) Способ изготовления мемристора с наноконцентраторами электрического поля
KR101176422B1 (ko) 비휘발성 저항 변화 메모리 소자
Guo et al. Tuning oxygen vacancies and resistive switching behaviors in amorphous Y2O3 film-based memories
TWI500193B (zh) 記憶體元件與其製程

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee