KR20230098577A

KR20230098577A - 고속 데이터 채널을 위한 비선형 신경망 이퀄라이저

Info

Publication number: KR20230098577A
Application number: KR1020237014510A
Authority: KR
Inventors: 니틴 난가레
Original assignee: 마벨 아시아 피티이 엘티디.
Priority date: 2020-11-11
Filing date: 2021-02-02
Publication date: 2023-07-04
Also published as: US20220150094A1; JP2023547774A; DE112021005915T5; WO2022103422A1; CA3195371A1; US11570023B2; CN116472698A

Abstract

집적 회로 디바이스의 데이터 채널에서 사용하기 위한 수신기는 데이터 채널 상의 신호들의 디지털화된 샘플들을 입력으로 갖는 비선형 이퀄라이저, 비선형 이퀄라이저의 출력들로부터 신호들 각각의 개별 값을 결정하도록 구성된 결정 회로부, 및 값의 개별의 값에 기초하여 비선형 이퀄라이저의 파라미터를 적응시키도록 구성된 적응 회로부를 포함한다. 비선형 이퀄라이저는 다층 퍼셉트론 신경망 이퀄라이저 또는 복잡도가 감소된 다층 퍼셉트론 신경망 이퀄라이저와 같은 신경망 이퀄라이저일 수 있다. 집적 회로 디바이스의 데이터 채널에서 데이터를 검출하는 방법은 데이터 채널에서 입력 신호들의 디지털화된 샘플들의 비선형 이퀄라이제이션을 수행하는 단계, 비선형 이퀄라이제이션의 출력 신호들로부터 출력 신호들의 각각의 개별의 값을 결정하는 단계 및 값의 개별의 값에 기초하여 비선형 이퀄라이제이션의 파라미터를 적응시키는 단계를 포함한다.

Description

고속 데이터 채널을 위한 비선형 신경망 이퀄라이저

관련 출원에 대한 상호 참조

본 개시는 2020년 11월 11일에 출원된 동시 계류 중인 공동 양도된(commonly-assigned) 미국 가 특허 출원 번호 제63/112,504호의 이익을 주장하며, 이는 본 명세서에 의하여 본 명세서에서 전체 내용이 참고로 포함된다.

본 개시는 고속 데이터 채널의 수신기 측에서 비선형 이퀄라이저(non-linear equalizer)들의 사용에 관한 것이다. 특히, 본 개시는 집적 회로 디바이스 상의 고속 SERDES(직렬변환기-병렬변환기) 채널의 수신기 측에서 비선형 신경망 이퀄라이저들의 사용에 관한 것이다.

본 명세서에 제공된 배경 설명은 본 개시의 맥락을 일반적으로 제시하는 목적을 위한 것이다. 이 배경 섹션에 작업이 설명된 범위 내에서, 본명세서의 발명자들의 작업에 더하여 출원 당시 선행 기술로 인정되지 않을 수 있는 설명의 양태들은 명시적으로나 묵시적으로 본 개시의 주제에 대한 선행 기술로 인정되지 않는다.

많은 집적 회로 디바이스들, 특히 "시스템들 온 칩"(SoC들)은 다양한 디바이스 컴포넌트들(예를 들어 SoC의 개별 실리콘 다이스) 사이의 고속 직렬 링크들을 포함한다. 일반적으로 "SERDES"(직렬변환기/병렬변환기)로 알려진 해당 유형의 전형적인 고속 직렬 링크들은 예를 들어 삽입 손실, 기호 간 간섭(ISI)의 결과로 신호 경로에서 상당한 비선형성 또는 채널 장애 및 광학 시스템에서는 분산 손실과 같은 비선형성 또는 구리(즉, 유선) 시스템에서는 혼선(cross-talk), 지터(jitter) 등을 겪을 수 있다. 전형적으로 그러한 채널 장애들을 완화하기 위한 시도로 이러한 링크들의 수신기 측에서 다양한 형태들의 선형 이퀄라이제이션이 사용된다. 그러나 선형 이퀄라이제이션은 이러한 비선형성들을 보상하기에 충분하지 않을 수 있으며, 특히 구별할 데이터 레벨들이 서로 근접한 경우에는 더욱 그렇다.

본 개시의 주제의 일부 구현예에 따르면, 집적 회로 디바이스의 데이터 채널에서 사용하기 위한 수신기는 데이터 채널 상의 신호의 디지털화된 샘플을 입력으로 갖는 비선형 이퀄라이저, 비선형 이퀄라이저의 출력으로부터 신호들 각각의 개별의 값을 결정하도록 구성된 결정 회로부, 및 값의 개별의 값에 기초하여 비선형 이퀄라이저의 파라미터를 적응시키도록 구성된 적응 회로부를 포함한다.

이러한 수신기의 제1 구현예는 심볼간 간섭을 완화하기 위해 결정 회로부에 의해 출력된 값을 비선형 이퀄라이저의 입력에 피드백하도록 구성된 피드백 회로부를 더 포함할 수 있다.

제1 구현예의 제1 예에서, 피드백 회로부는 결정 피드백 이퀄라이저를 포함할 수 있다.

해당 제1 구현예의 제2 예에서, 비선형 이퀄라이저는 신경망 이퀄라이저일 수 있다. 해당 제1 예의 제1 변형에서, 신경망 이퀄라이저는 다층 퍼셉트론 신경망 이퀄라이저일 수 있다. 그러한 변형에서, 다층 퍼셉트론 신경망 이퀄라이저는 복잡성이 감소된 다층 퍼셉트론 신경망 이퀄라이저일 수 있다.

이러한 수신기의 제2 구현예에서, 결정 회로부는 임계 회로부를 포함할 수 있다.

제2 구현예의 제1 예에서, 결정 회로부는 심볼에 대해 동작할 수 있고 임계 회로부는 복수의 임계치들을 가질 수 있으며 임계치들에 대한 비선형 이퀄라이저의 출력들의 값들에 기초하여 복수의 심볼들로부터 심볼을 선택할 수 있다.

해당 제2 구현예의 제2 예에서, 결정 회로부는 비트에서 동작할 수 있고, 비선형 이퀄라이저는 각 비트에 대한 확률 추정치를 출력할 수 있으며, 임계 회로부는 0.5에 대한 확률 추정치의 비교에 기초하여 각각의 비트에 값을 할당할 수 있다.

이러한 수신기의 제3 구현예에서, 적응 회로부는 평균 제곱 오차에 기초하여 비선형 이퀄라이저의 파라미터를 적응시킬 수 있다.

그러한 수신기의 제4 구현예에서, 적응 회로부는 교차 엔트로피에 기초하여 비선형 이퀄라이저의 파라미터를 적응시킨다.

그러한 수신기의 제5 구현예에서, 비선형 이퀄라이저는 선형 필터 및 비선형 활성화 함수를 포함할 수 있다.

제5 구현예의 제1 예에서, 비선형 활성화 함수는 하이퍼볼릭 탄젠트 함수일 수 있다. 해당 제5 구현예의 제2 예에서, 비선형 활성화 함수는 시그모이드 함수일 수 있다.

본 개시의 주제의 다른 구현예에 따르면, 집적 회로 디바이스의 데이터 채널에서 데이터를 검출하는 방법은 데이터 채널에서 입력 신호의 디지털화된 샘플의 비선형 이퀄라이제이션을 수행하는 단계, 비선형 이퀄라이제이션의 출력 신호로부터 출력 신호의 각각의 개별의 값을 결정하는 단계 및 값의 개별의 값에 기초하여 비선형 이퀄라이제이션의 파라미터를 적응시키는 단계를 포함한다.

그러한 방법의 제1 구현예는 심볼간 간섭을 완화하기 위해 결정 단계에 의해 출력된 개별의 값 중 하나를 비선형 이퀄라이제이션의 입력으로 피드백하는 단계를 더 포함할 수 있다.

이러한 방법의 제2 구현예에서, 비선형 이퀄라이제이션을 수행하는 단계는 선형 이퀄라이제이션을 수행하는 단계와 선형 이퀄라이제이션에 의해 출력된 신호에 비선형 활성화 함수를 적용하는 단계를 포함할 수 있다.

이러한 방법의 제3 구현예에서, 결정 단계에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고, 적응 단계는 개별의 후보 심볼과 타겟 심볼 사이의 평균 제곱 오차를 최소화하는 단계를 포함할 수 있다.

이러한 방법의 제4 구현예에서, 결정 단계에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고, 적응 단계는 개별의 후보 심볼로부터 출력 심볼 및 출력 심볼의 로그 우도 비율(log-likelihood ratio)을 결정하는 단계 및 출력 심볼과 출력 심볼의 로그 우도 비율 사이의 교차 엔트로피를 최소화화는 단계를 포함할 수 있다.

그러한 방법의 제5 구현예에서, 결정 단계에 의해 출력되는 각각의 개별의 값은 출력 심볼의 개별의 후보 비트를 나타내고, 적응 단계는 각각의 개별의 후보 비트로부터 개별의 출력 비트 및 개별의 출력 비트의 로그 우도 비율을 결정하는 단계 및 각각의 개별의 후보 비트와 개별의 출력 비트의 로그 우도 비율 사이의 교차 엔트로피를 최소화하는 단계를 포함할 수 있다.

본 개시의 주제의 또 다른 구현예에 따르면, 집적 회로 디바이스의 데이터 채널에서 데이터를 검출하기 위한 장치는 데이터 채널에서 입력 신호의 디지털화된 샘플의 비선형 이퀄라이제이션을 수행하기 위한 수단, 비선형 이퀄라이제이션을 수행하기 위한 수단의 출력 신호로부터 출력 신호 각각의 개별의 값을 결정하기 위한 수단 및 값의 개별의 값에 기초하여 비선형 이퀄라이제이션의 파라미터를 적응시키기 위한 수단을 포함한다.

그러한 장치의 제1 구현예는 심볼간 간섭을 완화하기 위해 결정하기 위한 수단에 의해 출력된 개별의 값들 중 하나를 비선형 이퀄라이제이션을 수행하기 위한 수단의 입력으로 피드백하기 위한 수단을 더 포함할 수 있다.

그러한 장치의 제2 구현예에서, 비선형 이퀄라이제이션을 수행하기 위한 수단은 선형 이퀄라이제이션을 수행하기 위한 수단 및 선형 이퀄라이제이션을 수행하기 위한 수단에 의해 출력된 신호에 비선형 활성화 함수를 적용하기 위한 수단을 포함할 수 있다.

그러한 장치의 제3 구현예에서, 결정에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고, 적응시키기 위한 수단은 개별의 후보 심볼과 타겟 심볼 사이의 평균 제곱 오차를 최소화하기 위한 수단을 포함할 수 있다.

이러한 장치의 제4 구현예에서, 결정하기 위한 수단에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고, 적응시키기기 위한 수단은 개별의 후보 심볼로부터 출력 심볼 및 출력 심볼의 로그 우도 비율을 결정하기 위한 수단 및 출력 심볼과 출력 심볼의 로그 우도 비율 사이의 교차 엔트로피를 최소화하기 위한 수단을 포함한다.

이러한 장치의 제5 구현예에서, 결정에 의해 출력되는 각각의 개별의 값은 출력 심볼의 개별의 후보 비트를 나타내고, 적응시키기기 위한 수단은 개별의 후보 비트로부터 개별의 출력 비트 및 개별의 출력 비트의 로그 우도 비율을 결정하기 위한 수단 및 개별의 후보 비트와 개별의 출력 비트의 로그 우도 비율 사이의 교차 엔트로피를 최소화하기 위한 수단을 포함한다.

본 개시의 추가 특징들, 그 성질 및 다양한 장점들은 유사한 참조 부호가 전체적으로 유사한 부분을 지칭하는 첨부된 도면들과 함께 취해진 다음의 상세한 설명을 고려하면 명백해질 것이며, 여기서:
도 1은 본 개시의 주제의 구현예들에 따라 처리될 수 있는 예시 신호들의 2개의 상이한 그래픽 표현들을 도시한다;
도 2는 본 개시의 주제의 구현예들이 사용될 수 있는 SERDES 채널의 개략도 표현이다;
도 3은 본 개시의 주제의 구현예들에 의해 해결되는 문제를 예시하는 데카르트 좌표 공간(Cartesian coordinate space)에서의 배타적-OR 함수의 플롯이다;
도 4는 본 개시의 주제의 구현예들에 기초한 솔루션을 예시하는 상이한 좌표 공간으로의 도 3의 배타적-OR 함수의 변환의 플롯이다;
도 5는 본 개시의 주제를 포함하는 수신기의 제1 구현예의 도면이다;
도 6은 본 개시의 주제를 포함하는 수신기의 제2 구현예의 도면이다;
도 7은 본 개시의 주제를 포함하는 수신기의 제3 구현예의 도면이다;
도 8은 본 개시의 주제를 포함하는 수신기의 제4 구현예의 도면이다;
도 9는 본 개시의 주제를 포함하는 수신기의 제5 구현예의 도면이다;
도 10은 본 개시의 주제를 포함하는 수신기의 제6 구현예의 도면이다; 및
도 11은 본 개시의 주제의 구현예들에 따른 방법을 예시하는 흐름도이다.

위에서 언급한 바와 같이, 집적 회로 디바이스들은 다양한 디바이스 컴포넌트들 사이에 고속 SERDES 링크들을 포함할 수 있다. 전형적인 SERDES 링크들은 예를 들어 삽입 손실, 기호 간 간섭(ISI)의 결과로 신호 경로에서 상당한 비선형성 또는 채널 장애 및 광학 시스템에서는 분산 손실과 같은 비선형성 또는 구리(즉, 유선) 시스템에서는 혼선(cross-talk), 지터(jitter) 등을 겪을 수 있다. 전형적으로 이러한 링크들의 수신기 측에서 이러한 채널 장애들을 처리하기 위해 다양한 형태들의 선형 이퀄라이제이션이 사용된다.

그러나 선형 이퀄라이제이션은 이러한 비선형성들을 보상하기에 충분하지 않을 수 있으며, 특히 구별할 데이터 레벨들이 서로 근접한 경우에는 더욱 그렇다. 예를 들어 '0'과 '1'을 나타내기 위해 두 가지 레벨들을 사용하는 전형적인 0으로 돌아가지 않는(NRZ) 신호와 달리 SoC 디바이스의 SERDES는 4개의 전압 레벨들을 갖는 4 레벨 펄스 진폭 변조(PAM4) 시그널링을 사용할 수 있지만, 4개의 가능한 2비트 기호들('00', '01', '10', '11')을 나타내기 위해 NRZ 시그널링과 동일한 최대 전압 스윙을 갖는다. 따라서 2개의 신호 레벨들 사이를 분할하는 해당 전압 범위 내의 하나의 임계치가 아니라 전압 범위 내에 4개의 신호 레벨들을 분할하는 3개의 임계치들이 있다. 그리고 어떤 경우에는 신호 레벨들이 훨씬 더 가까운 8레벨 펄스 진폭 변조(PAM8) 또는 16레벨 펄스 진폭 변조(PAM16)와 같은 고차(high-order) 시그널링이 사용된다. 선형 이퀄라이제이션은 임계치들이 서로 근접할 때 레벨 사이의 임계치들 근처 샘플들을 임계치의 올바른 측에 올바르게 배정하는 데 충분하지 않을 수 있다.

본 개시의 주제의 구현예들에 따르면, SERDES 채널의 비선형성들을 보상하기 위해 비선형 이퀄라이제이션이 사용되어 비트-오류 레이트(BER)를 감소시킨다. 상이한 구현예들에서, 상이한 유형들의 비선형 이퀄라이저들이 사용될 수 있다.

개념적으로, 선형 이퀄라이저는 2차원(예를 들어 (x,y)) 공간에 플롯팅된 샘플들의 그룹들 사이에 직선을 효과적으로 그려서 하나의 레벨 또는 또 다른 것에 배정하기 위해 샘플들의 분리를 수행한다. 선형이 불충분하거나 레벨들이 서로 너무 가까운 채널에서는 이러한 플롯에서 서로 다른 레벨들의 샘플들 사이에 그려질 수 있는 직선이 없을 수 있다. 비선형 이퀄라이저는 서로 상이한 레벨들로부터 샘플들이 직선 또는 기타 부드러운 곡선에 의해 분리될 수 있는 상이한 공간으로 샘플들을 효과적으로 다시 매핑(re-map)한다.

본 개시의 주제의 구현예들에 따른 비선형 이퀄라이저는 다소 복잡할 수 있다. 예를 들어, 비선형 이퀄라이저는 변수들 또는 탭(tap)들이 많거나 적을 수 있으며 복잡성은 변수들의 수에 비례한다. 또한, 비트 레벨에서 동작하는, 즉 전체 심볼이 아닌 각각의 심볼(예를 들어, PAM4 시그널링의 경우 2비트들/심볼)의 비트에서 개별적으로 동작하는 비선형 이퀄라이저는 심볼 레벨에서 동작하는 비선형 이퀄라이저보다 덜 복잡할 수 있다. 어느 쪽이든 다른 모든 고려 사항들이 동일할 때 복잡성이 클수록 성능(performance)이 향상된다. 그러나 더 큰 복잡성은 더 큰 디바이스 영역 및/또는 전력 소비를 요구할 수도 있다.

본 개시의 주제에 따라 사용될 수 있는 비선형 이퀄라이저들의 유형들은 다층(multi-layer) 퍼셉트론(perceptron) 신경망(MLPNN) 이퀄라이저들 및 감소된 복잡성 다층 퍼셉트론 신경망(RC MLPNN) 이퀄라이저들을 포함할 수 있다. 비선형 이퀄라이저는 심볼간 간섭을 완화하기 위해 이전 결과의 기여를 필터링하기 위해 결정 피드백 이퀄라이저를 통합하거나 그에 의해 보완될 수 있다.

비선형 이퀄라이저의 성능은 이퀄라이저의 적응에 사용되는 비용 함수에 의해 영향을 받을 수 있다. 예를 들어, 본 개시의 주제의 구현예들에 따르면, 비선형 이퀄라이저는 적응을 위해 최소 평균 제곱 오차(MMSE 또는 MSE) 비용 함수 또는 교차 엔트로피(entropy)(CE)-기반 비용 함수를 포함하는 다양한 상이한 비용 함수들 중 하나를 사용할 수 있다. CE 기반 비용 함수는 MMSE 비용 함수보다 나은 결과를 얻을 수 있지만 CE 기반 비용 함수는 MMSE 비용 함수보다 복잡하다.

따라서, 본 개시의 주제의 구현예들에 따르면, 사용할 비선형 이퀄라이저의 형태 및 사용할 비용 함수의 선택은 비용 대 성능의 절충(tradeoff)일 수 있다.

본 개시의 주제는 도 1 내지 도 11을 참조하여 더 잘 이해될 수 있다.

도 1 및 2는 본 개시의 주제의 구현예들이 사용될 수 있는 SERDES 채널(200)에서 발생할 수 있는 PAM4 신호의 송신 및 수신/검출(detection)을 예시한다. 6개의 2-비트 심볼들 111('00'), 121('10'), 131('01'), 141('10'), 151('11'), 161('10')의 세트(101)는 채널(200)의 송신 단부(201)로부터 송신되며, 이는 물리적 토폴로지(topology)의 특정 구현예에서 커넥터(203)에 의해 채널 매체(204)에 결합된 송신기 인쇄 회로부 기판(PCB)(202) 상에 장착(mount)될 수 있다. 채널 매체(204)는 광학(예를 들어, 파이버) 채널이거나 유선 채널(예를 들어, 구리선 또는 PCB 트레이스)일 수 있다. 채널(200)의 수신 측에서, PAM4 수신기(211)는 커넥터(213)에 의해 채널 매체(204)에 결합된 수신기 PCB(212) 상에 장착될 수 있다.

아이(eye) 다이어그램들(102)은 잘 정의된 데이터 아이들(112, 122, 132)을 갖는 이상화된 수신 신호들(111, 116)을 나타낸다. 가는 파선들((142, 152, 162, 172)은 4개의 데이터 심볼 값들 '00','01', '10', '11'에 대한 실제 전압 레벨을 각각 나타낸다. 굵은 점선들(110, 120, 130)은 4개의 데이터 심볼 값들 '00', '01', '10' 및 '11'을 분리하는 검출 임계치들을 나타낸다. 일부 구현예들에서, 심볼 값은 임계치(110) 미만의 임의의 신호를 '00'으로, 임계치(110) 이상 및 임계치(120) 미만의 임의의 신호를 '01'로, 임계치(120) 이상 및 임계치(130) 미만의 임의의 신호 '10'으로, 임계치(130) 이상의 모든 신호는 '11'로 지정(designate)하는 슬라이서(slicer)(즉, 다중 레벨 비교기; 도 1 또는 2에 도시되지 않음)에 의해 결정된다.

그러나 채널에 비선형성들이 있는 실제 비이상화 상황에서는 특정 심볼 값들을 나타내는 샘플들이 이상화 채널에서 예상할 수 있는 임계치들 사이에 깔끔하게 떨어지지 않을 수 있다. 비선형 채널에서 '00' 및 '01' 심볼들만 예시로 들면 대부분의 '00' 샘플들은 임계치(110) 미만이고, 대부분의 '01' 샘플들은 임계치(110) 이상(및 임계치(120) 미만)이며, '00' 샘플들은 임계치(110) 이상이고 '01' 샘플들은 임계치(110) 미만(및 임계치(120) 이상)일 수 있다.

채널에서 이퀄라이제이션을 구현하는 목적은 위에서 지칭된 다양한 간섭 소스들을 수정하여 임계치의 잘못된(wrong) 측에 있는 샘플들을 임계치의 올바른 측으로 효과적으로 이동시키는 것이다. 선형 이퀄라이제이션은 2-차원(x,y) 공간에서 샘플들의 플롯을 효과적으로 취하고 임계치가 있어야 하는 샘플들을 통해 직선을 그린다. 그러나 비선형성들이 있는 채널에서는 샘플들을 올바르게 분할하는 2차원 플롯에 그릴 수 있는 직선이 없을 수 있다. 이러한 경우 비선형 이퀄라이제이션이 사용될 수 있다. 비선형 이퀄라이제이션은 샘플들을 올바르게 분리하는 직선이 존재하는 상이한 공간으로 샘플들을 효과적으로 다시 매핑할 수 있다.

대안적으로, 비선형 이퀄라이제이션 함수는 샘플들을 올바르게 분리하는 직선이 아닌 부드러운 곡선이 존재하는 공간으로 샘플들을 다시 매핑할 수 있다. 예를 들어, 비선형 이퀄라이제이션 함수는 샘플들을 원형들 또는 타원들로 분리될 수 있는 원형 또는 환형 밴드들로 그룹화되는 극좌표 또는 방사형 공간으로 샘플들을 다시 매핑할 수 있다.

비선형 채널에서 선형 이퀄라이제어션에 비해 비선형 이퀄라이제어션의 장점은 도 3과 4에 도시된 것과 같이 단순화된 예시에서 보일 수 있으며 여기서 이퀄라이제이션될 신호는 배타적 OR(XOR 또는

) 함수로 특징지어진다. 도 3은 (x₁,x₂) 공간에서 y=x₁

x₂의 플롯이며, 개방된 도트들(301, 302)은 y=0을 나타내고 사선으로 표시된 도트들(303, 304)은 y=1을 나타낸다. 개방된 도트들과 사선으로 표시된 도트들을 분리할 수 있는 직선이 없다는 것은 명백하다.

그러나 방사형 기본 함수

가 사용되어 XOR 함수를 선형 데카르트 (x₁,x₂) 공간에서 비선형 방사형(

(r₁),

(r₂)) 공간으로 다음과 같이 변환될 수 있으며:

이는 도 4에 다이어그램화되어 있다. 보이는 바와 같이, 비선형 방사형 (

(r₁),

(r₂)) 공간으로 매핑될 때, XOR 함수(400)의 값들(401, 402, 403)(보이는 바와 같이, (x₁,x₂) 공간의 두개의 y=1 지점들(301, 302)은 모두 (

(r₁),

(r₂))의 동일한 지점(401)에 매핑됨)은 직선(404)으로 분리될 수 있다.

아래에서 논의되는 것처럼 다양한 유형들의 비선형 이퀄라이저들이 사용 가능할 수 있다. 어떤 유형의 비선형 이퀄라이저가 사용되든 채널 조건들의 변화를 설명하기 위해 적응적일 수 있다. 다양한 형태들의 적응이 사용될 수 있다.

사용될 수 있는 적응 함수의 한 가지 유형은 최소 평균 제곱 오차(MMSE)이며, 여기서 평균 제곱 오차(MSE)는 이퀄라이제이션된 신호(Y)와 이상적인 신호(

) 사이의 차이의 표준의 제곱으로 정의된다. 이퀄라이저는 초기에 이상적인 신호 값들을 사용가능 하게 하는 트레이닝 모드에서 적응될 수 있다. 나중에 런타임 동작 중에 이퀄라이제이션된 채널의 검출된 출력 값들은 적응에 사용될 이상적인 값들에 충분히 가까워야 한다.

사용할 수 있는 적응 함수의 또 다른 유형은 트레이닝 비트와 해당 로그 우도 비율(LLR) 사이의 교차 엔트로피(CE)이다. 특히, 비용 함수 회로부는 LLR 신호의 확률 분포와 트레이닝 비트 값의 확률 분포 사이의 차이를 나타내는 교차 엔트로피 값을 계산하도록 구성될 수 있다. 그런 다음 비용 함수 회로부는 채널에 대한 비트 오류율을 줄이기 위해 이퀄라이저 파라미터(예를 들어, 이퀄라이저의 필터 탭들의 하나 이상의 계수들)를 계산된 교차 엔트로피 값과 하나 이상의 이전에 계산된 교차 엔트로피 값들 중에서 최소 교차 엔트로피 값에 해당하는 값으로 설정하여 이퀄라이저를 적응시킨다. MSE 이퀄라이제이션의 경우처럼, 이퀄라이저는 초기에 이상적인 신호 값들이 사용 가능한 트레이닝 모드에서 적응될 수 있다. 나중에 런타임 동작 중에 이퀄라이제이션된 채널의 검출된 출력 값들은 적응에 사용될 이상적인 값들에 충분히 가까워야 한다. 특히, 포워드 오류 수정 코드(EEC) 디코더(예를 들어, 리드 솔로몬(RS) 디코더 또는 저밀도 패리티(parity) 검사(LDPC) 디코더)가 이퀄라이저 이후에 사용 가능한 경우 EEC 디코더 출력에서 성공적으로 디코딩된 프레임들은 적응에 사용된다.

LLR은 비트가 '0'일 확률(P₀)과 비트가 '1'일 확률(P₁)의 관계로 정의될 수 있다:

트레이닝 비트와 해당 LLR 사이의 교차 엔트로피는 다음과 같이 계산될 수 있다:

참(true) 비트가 로직 '0'이지만 LLR에 의해 표현된 검출된 비트의 확률이 P₀=0을 나타내거나, 참 비트가 로직 '1'이지만 LLR에 의해 표현된 검출된 비트의 확률이 P₁=0을 나타내는 경우 비용(교차 엔트로피)이 무한대에 가까워지는 것을 뜻하며 참 값은 예상 값과 정반대이다. 반면에 LLR이 나타내는 검출된 비트 값의 확률이 참 비트 값과 일치(agree)하면 교차 엔트로피는 0이 된다. 확률 P₀과 P₁이 모두 0보다 높고 1보다 낮은 대부분의 경우들에 한해서 교차 엔트로피는 0이 아닌 유한한 값이 된다. 따라서 이 비용 함수는 교차 엔트로피를 최소화하는 것을 목표로 적응에 사용될 수 있으며 검출된 비트의 품질을 반영한다.

LLR에 대한 교차 엔트로피의 기울기는 교차 엔트로피 방정식에서 P₀ 및 P₁을 대체하여 계산될 수 있다:

LLR은 다음과 같이 교차 엔트로피(즉,

)를 최소화하도록 적응될 수 있다:

비트 = 0인 경우

비트 = 1인 경우

음수(negative) LLR은 비트=0이 비트=1보다 확률이 높다는 것을 의미하고, 양수(positive) LLR은 비트=1이 비트=0보다 확률이 높다는 것을 의미한다. 이 방정식들에서 P₀ 및 P₁은 확률들이므로 양수 값들이고 α는 역시 양수인 적응 대역폭이다. 따라서 참 비트=0이면 교차 엔트로피를 사용한 적응은 음수의 LLR을 더 음수로 만들고, 참 비트=1이면 교차 엔트로피를 사용한 적응은 양수의 LLR을 더 양수로 만든다. 따라서 교차 엔트로피 기반 적응은 LLR의 크기를 최대화하므로 BER을 줄이는 최대 우도 적응이다. 따라서 교차 엔트로피를 최소화하기 위한 이퀄라이저의 적응은 BER도 최소화한다.

파라미터 X가 교차 엔트로피가 계산될 수 있는 LLR에 영향을 미치는 출력 Y의 값에 영향을 미치도록 파라미터 X

Y

LLR

CE에서 일반적인 계산 그래프가 있다고 가정하면 교차 엔트로피 기울기는 다른 파라미터들의 용어들로 표현될 수 있다:

따라서 교차 엔트로피를 최소화하기 위해 임의의 파라미터가 적응될 수 있다.

도 5는 본 개시의 주제에 따른 수신기(211)의 구현(500)을 도시한다. 수신기(500)는 531에서 지연되고 다층 퍼셉트론 신경망(541)에서 조합되는 입력 디지털화된 샘플들(521)로부터 이퀄라이제이션된 신호(Y)(511)를 제공하는 다층 퍼셉트론 신경망(541) 형태의 비선형 이퀄라이저(501)를 포함한다. 슬라이서(502)는 다층 퍼셉트론 신경망(541)으로 피드백되는 출력 결정(512)을 제공하여 이전 심볼로부터의 심볼간 간섭을 완화한다.

도 5에 보이는 바와 같이, 다층 퍼셉트론 신경망(541)은 히든 노드들(551)의 적어도 하나의 히든 층(550)을 포함한다. 이 도면에는 하나의 히든 층(550)만이 도시되어 있지만, 본 개시의 주제의 구현예들에 따른 다층 퍼셉트론 신경망 이퀄라이저는 다수의 히든 층들(미도시)을 가질 수 있다. 유사하게, 도 5는 히든 층(550)에 있는 4개의 히든 노드들(551)을 도시하지만, 본 발명의 주제의 구현예들에 따른 다층 퍼셉트론 신경망 이퀄라이저의 각각의 히든 층은 파라미터들의 개수(필터 탭 계수들)를 반영하는 더 많거나 더 적은 히든 노드들(551)을 가질 수 있다.

각각의 히든 노드(551)는 파라미터들(필터 탭 계수들; 미도시)에 의해 지연된 샘플들을 곱하고(도면이 복잡해지는 것을 피하기 위해, 지연들(531) 중 하나만이 노드들(551)에 결합되는 것으로 도시됨; 그러나, 각각의 지연(531)은 노드들(551)에 결합됨) 그 다음 필터 탭들을 합산(

)한다. 각각의 히든 노드(551)는 계산된 합에 비선형 활성화 함수(예를 들어, 다른 비선형 활성화 함수들이 사용될 수 있지만 하이퍼볼릭 탄젠트 활성화 함수, tanh(

))를 적용하여 노드 출력을 생성하고, 이는 그 후 다음 층으로 전달된다. 최종 층(552)은 비선형 활성화 함수를 갖지 않지만 단순히 입력들을 합산한다.

히든 노드들(551)은 피드포워드 지연들(531)뿐만 아니라 피드백 지연들(561)으로부터도 입력들을 수신하며, 이는 심볼간 간섭을 완화하기 위해 피드백된 사전 심볼 결정(560)의 샘플들을 나타낸다.

전술한 비선형 이퀄라이저(501)의 파라미터들은 출력 Y에 기초하여 적응된다. 비선형 이퀄라이저(501)의 파라미터들을 적응시키는 한 가지 접근법은 572에서 PAM4 트레이닝 심볼(569)로부터 유도된 이상적인 샘플

에 대한 오차(e)를 계산하는 것이며, 이는 570에서 개별의 이상적인 전압들에 매핑된다(예를 들어, '00'에 대해 -1, '01'에 대해 -1/3, '10'에 대해 +1/3 및 '11'에 대해 +1). 573에서 평균 제곱 오차의 최소화는 571에 나타낸 바와 같이 노드(551)에서 필터 탭 계수들을 적응시키기 위한 비용 함수로서 사용된다.

다층 퍼셉트론 신경망(541)에 대한 대안으로서, 본 개시의 주제에 따른 수신기(211)의 구현(600)(도 6)은 결정-피드백 이퀄라이저(644)와 결합된 감소된 복잡성 다층 퍼셉트론 신경망(641)을 포함할 수 있다. 수신기(600)는 입력 디지털화된 샘플들(621)로부터 이퀄라이제이션된 신호 Y(611)를 제공한다. 감소된 복잡성 다층 퍼셉트론 신경망(641)은 예를 들어 유한 임펄스 응답(FIR) 필터들일 수 있는 2개의 피드포워드 필터들(642, 643)을 포함한다. 슬라이서(602)는 결정 피드백 이퀄라이저(DFE)(644)를 통해 피드백되고 이전 심볼로부터의 심볼간 간섭을 완화하기 위해 제2 피드포워드 필터(643)의 출력과 결합되는 출력 결정(612)을 제공한다. 수신기(600)는 비선형 활성화 함수(645) (예를 들어, 다른 비선형 활성화 함수들도 사용될 수 있지만 하이퍼볼릭 탄젠트 활성화 함수, tanh(

))가 적용된 추가 피드포워드 필터(642)의 출력을 입력으로 갖는 선형 이퀄라이제이션된 수신기(660)(FIR 필터(643), DFE(644) 및 슬라이서(602) 포함)와 유사하다.

수신기(500)의 비선형 이퀄라이저(501)의 경우와 유사하게, 비선형 이퀄라이저(601)의 파라미터들은 출력 Y에 기초하여 적응된다. 비선형 이퀄라이저(601)의 파라미터들을 적응시키기 위한 한 가지 접근법은 670에서 개 PAM4 트레이닝 심볼(669)로부터 유도된 샘플

에 대한 오차 (e)를 계산하는 것이며, 이는 570에서 개별의 이상적인 전압들에 매핑된다(예를 들어, '00'에 대해 -1, '01'에 대해 -1/3, '10'에 대해 +1/3, '11'에 대해 +1). 673에서 평균 제곱 오차의 최소화는 671에 나타낸 바와 같이 FIR 필터들(642, 643)의 필터 탭 계수들을 적응시키기 위한 비용 함수로서 사용된다.

그러나 상술한 바와 같이 교차 엔트로피는 BER을 최소화하기 위해 비선형 이퀄라이저의 파라미터들을 적응시키기 위한 보다 효과적인 비용 함수 역할을 할 수 있다.

도 7은 본 개시의 주제에 따른 수신기(211)의 구현예(700)를 도시한다. 수신기(700)는 731에서 지연되고 다층 퍼셉트론 신경망(741)에서 조합되는 입력 디지털화된 샘플들(721)로부터 이퀄라이제이션된 신호들(Y_ij;i=0,1;j=0,1)　(711)을 제공하는 다층 퍼셉트론 신경망(741) 형태의 비선형 이퀄라이저(701)를 포함한다. 슬라이서(702)는 다층 퍼셉트론 신경망(741)으로 피드백되는 출력 결정(512)을 제공하여 이전 심볼로부터의 심볼간 간섭을 완화한다. 소프트맥스 함수:

회로부(702)에서 구현된 그것은 이전 심볼로부터의 심볼 간 간섭을 완화하기 위해 다층 퍼셉트론 신경망(741)에 피드백되는 출력 결정(sym)(712) 및 출력 로그 우도 비율(LLR_sym)(722)를 제공한다.

도 5의 경우와 같이, 다층 퍼셉트론 신경망(741)은 히든 노드들(751)의 적어도 하나의 히든 층(750)를 포함한다. 이 도면에는 하나의 히든 층(750)만이 도시되어 있지만, 본 개시 주제의 구현예들에 따른 다층 퍼셉트론 신경망 이퀄라이저는 다수의 히든 층들(미도시)을 가질 수 있다. 유사하게, 도 7은 히든 층(750)에 있는 4개의 히든 노드들(751)을 도시하지만, 본 개시의 주제의 구현예들에 따른 다층 퍼셉트론 신경망 이퀄라이저의 각각의 히든 층은 파라미터들(필터 탭 계수들)을 반영하는 더 많거나 더 적은 히든 노드들(751)을 가질 수 있다.

각각의 히든 노드(751)는 파라미터들(필터 탭 계수들; 미도시)에 의해 지연된 샘플들을 곱하고(도면이 복잡해지는 것을 피하기 위해, 지연들(731) 중 하나만이 노드들(751)에 결합되는 것으로 도시됨; 그러나, 각각의 지연(731)은 노드들(751)에 결합됨) 그 다음 필터 탭들을 합산(Σ)한다. 각각의 히든 노드(751)는 계산된 합에 비선형 활성화 함수(예를 들어, 다른 비선형 활성화 함수들도 사용될 수 있지만 하이퍼볼릭 탄젠트 활성화 함수, tanh(

))를 적용하여 노드 출력을 생성하고, 이는 그 후 다음 계층으로 전달된다. 최종층(752)은 비선형 활성화 함수를 갖지 않지만 4개의 심볼들의 각각에 대해 각기 입력들을 단순히 합산한다.

히든 노드들(751)은 피드포워드 지연들(731)뿐만 아니라 피드백 지연들(761)으로부터도 입력들을 수신하며, 이는 심볼간 간섭을 완화하기 위해 피드백된 사전 심볼 결정(760)의 샘플들을 나타낸다.

이퀄라이저(701)가 LLR의 형태로 소프트 출력을 제공하기 때문에, 출력은 저밀도 패리티 체크(LDPC) 또는 리드 솔로몬 디코드 같은 포워드 오류 수정(FEC) 디코더일 수 있는 추가 외부 디코더(미도시)와 함께 사용될 수 있다.

전술한 비선형 이퀄라이저(701)의 파라미터들은 트레이닝 비트들(771)을 그룹화하여 얻은 트레이닝 심볼(

)과 출력 로그 우도 비율(LLR _sym )(722)　사이의 교차 엔트로피 적응 회로부(770)를 사용하는 교차 엔트로피를 최소화하도록 적응될 수 있다. 교차 엔트로피 적응 회로부(770)는 780에서 비선형 이퀄라이저(701)의 파라미터들를 조정하여 트레이닝 심볼(

)과 LLR _sym (722)에 의해 표현되는 검출된 심볼의 확률 사이의 교차 엔트로피를 최소화할 수 있다. 런타임 동안, 성공적으로 디코딩된 프레임으로부터의 외부 디코더(예를 들어 포워드 오류 수정(FEC) 디코더; 도시되지 않음)의 출력 비트들(790)이 트레이닝 비트들(771) 대신에 사용될 수 있다.

도 8은 결정-피드백 이퀄라이저(842)와 결합된 감소된 복잡성 다층 퍼셉트론 신경망(841)뿐만 아니라 입력 디지털화된 샘플들(821)로부터 유도된 이퀄라이제이션된 신호 Y(811)를 입력하고 심볼 결정(sym)　(844) 및 대상 심볼 값들

₀₀,

₀₁,

₁₀,

₁₁에 기초하여 그 심볼 결정의 로그 우도 비율(LLR _sym )(845)를 출력하는 로그 우도 비율 회로부(843)를 포함하는 본 개시의 주제에 따른 수신기(211)의 구현(800)을 도시한다.

감소된 복잡성 다층 퍼셉트론 신경망(841)은 예를 들어 유한 임펄스 응답(FIR) 필터들일 수 있는 2개의 피드포워드 필터들(846, 847)을 포함한다. 비선형 활성화 함수(848)(예를 들어, 다른 비선형 활성화 함수들도 사용될 수 있지만 하이퍼볼릭 탄젠트 활성화 함수, tanh(

))는 후에 피드포워드 필터(847)의 입력이 되는 피드포워드 필터(846)의 출력에 적용된다. 심볼 결정(844)은 849에서 이퀄라이제이션된 신호 Y(811)를 생성하기 위해 결정-피드백 이퀄라이저(842)에 대한 입력을 위한 전압으로 변환되고, 그 출력은 850에서 이전 심볼로부터 심볼간 간섭을 완화하기 위한 피드포워드 필터(847)의 출력과 조합된다.

피드포워드 필터들(846, 847)의 파라미터들은 출력 로그 우도 비율(LLR _sym )(845)와 트레이닝 비트들 또는 런타임 동안에는 추가 외부 디코더의 출력(미도시)일 수 있는 참 비트들로부터 얻은 "참" 심볼들 사이의 교차 엔트로피를 최소화하도록 적응될 수 있다. 교차 엔트로피 적응 회로부(860)는 입력으로서 출력 로그 우도 비율(LLR _sym )(845)를 갖는다. 트레이닝 모드에서, 교차 엔트로피 적응 회로부(860)는 또한 입력들로서 참 심볼들을 얻기 위해 그룹화되는 "참" 비트들 역할을 하는 알려진 트레이닝 비트들(861)를 갖는다. 교차 엔트로피 적응 회로부(860)는 870에서 트레이닝 비트들을 그룹화하여 얻은 트레이닝 심볼과 출력 로그 우도 비율(LLR _sym )(845)로 표시되는 검출된 심볼의 확률 사이의 교차 엔트로피를 최소화함으로써 피드포워드 필터들(846, 847)의 파라미터들를 조정할 수 있다. 런타임에 외부 디코더(FEC 디코더 같은; 미도시)의 출력 비트들(890)은 성공적으로 디코딩된 프레임들에서만 트레이닝 비트들(861) 대신 사용될 수 있다.

신경망 이퀄라이저는 PAM4 심볼의 두 비트들을 역상관(decorrelate)할 수 있기 때문에, 본 개시의 주제의 구현예들에 따른 수신기(211)의 추가 구현(900)이 제공될 수 있다(도 9). 수신기(900)는 히든 노드들(951)의 적어도 하나의 히든 층(950)을 포함한다는 점에서 MLPNN 이퀄라이저(541)와 유사한 MLPNN 이퀄라이저(941)를 포함하는데, 여기서 샘플들은 931에서 지연되고(도면이 혼잡해지는 것을 피하기 위해 지연(931) 중 하나만이 노드(951)에 결합된 것으로 도시되지만; 그러나 각각의 지연(931)은 노드들(951)에 결합됨) 파라미터들(필터 탭 계수; 미도시)에 의해 곱해진 다음 필터 탭들이 합산된다(

). 각각의 히든 노드(951)는 계산된 합계에 비선형 활성화 함수(예를 들어, 다른 비선형 활성화 함수들도 사용될 수 있지만 하이퍼볼릭 탄젠트 활성화 함수, tanh(

))를 적용하여 노드 출력을 생성한 후에 다음 계층 등으로 전달된다.

MLPNN(941)은 최종층(952)이 2개의 노드들(953, 954)을 포함하는 MLPNN(541)과 다르며 여기서 입력들은 MLPNN(541)의 계층(552)에서와 같이 단순히 합산되지 않을 뿐만 아니라 합계 후에 노드들(951)의 비선형 활성화 함수와 다른 비선형 활성화 함수를 적용하여 두 비트들의 각각의 심볼을 역상관화하고 각각의 노드(953, 954)는 두 비트들 중 하나를 제공한다. 각각의 노드(953, 954)의 비선형 활성화 함수는 하이퍼볼릭 탄젠트 활성화 함수 대신 tanh(

)와 유사한 프로파일을 갖지만 -1에서 +1까지가 아닌 0에서 +1까지의 범위를 갖는 시그모이드(sigmoid) 함수일 수 있다.

노드(953)는 심볼의 두 비트들 중 최상위 비트에 대한 확률 추정치(963)(p(비트_msb))를 제공하고, 노드(954)는 심볼의 두 비트들 중 최하위 비트에 대한 확률 추정치(964)(p(비트_lsb))를 제공한다. 2개의 확률 추정치들(963, 964)은 심볼의 각 비트에 대해 비트 추정치(예를 들어, p<0.5인 경우 비트=0이고 p

0.5인 경우 비트1)를 얻기 위해 슬라이서(955)에서 0.5의 임계치와 비교된다.

956에서 개별 비트들은 심볼로 다시 그룹화되고 957에서 심볼 간 간섭을 완화하기 위해 피드포워드 지연(931)으로부터의 다음 입력에 대한 피드백된 이전 심볼 결정의 샘플을 나타내는 피드백되고 피드백 지연(961)에 대한 입력을 위해 958에서 대응하는 전압(예를 들어, '00'의 경우 1, '01'의 경우 1/3, '10'의 경우 +1/3, '11'의 경우 +1)으로 변환된다.

구현예(900)는 심볼 레벨이 아닌 비트 레벨에서 동작하기 때문에, 교차 엔트로피 적응 회로부(970)는 또한 비트 레벨에서 동작하여, 별도의 비트 레벨 확률(963, 964) 및 트레이닝 비트(971) 또는 런타임에서 외부 디코더(포워드 오류 수정(FEC) 디코더와 같은; 도시되지 않음)의 출력(990)에 기초하여 교차 엔트로피를 결정한다.

비트 레벨에서, 교차 엔트로피는 전술한 바와 같이 확률 추정치로부터 로그 우도 비율(log-likelihood ratio)을 먼저 결정함으로써 결정될 수 있다. P0이 p(비트_msb=0)이고 P1이 p(비트_msb=1)인 최상위 비트부터 시작하여, LLR(비트_msb)가 계산될 수 있다. 그러면 CE(비트_msb)가 LLR(비트_msb) 및 트레이닝 비트의 최상위 비트 또는 외부 디코더 비트로부터 계산될 수 있다. 그런 다음 p(비트_lsb=0)을 P0로 그리고 p(비트_lsb=1)를 P1으로 사용하면 LLR(비트_lsb)가 계산될 수 있다. 그러면 CE(비트_lsb)는 LLR(비트_lsb) 및 트레이닝 비트의 최하위 비트 또는 외부 디코더 비트로부터 계산될 수 있다. 비트 레벨 교차 엔트로피는 CE(비트_msb)+CE(비트_lsb)의 합이다.

도 10은 개별의 비트에 대한 개별의 결정-피드백 이퀄라이저(1042, 1052)와 결합된 PAM4 심볼의 두 비트들을 비상관화하는 감소된 복잡성 다층 퍼셉트론 신경망(1041)을 포함하는 본 발명의 주제에 따른 수신기(211)의 구현예(1000)를 도시한다.

감소된 복잡성 다층 퍼셉트론 신경망(1041)은 예를 들어 유한 임펄스 응답(FIR) 필터일 수 있는 제1 피드포워드 필터(1046)를 포함한다. 비선형 활성화 함수(1045)(예를 들어, 하이퍼볼릭 탄젠트 활성화 함수 tanh(

), 다른 비선형 활성화 함수가 사용될 수 있음)는 피드포워드 필터(1046)의 출력에 인가되어 제2 피드포워드 필터(1047)에 입력되고 병렬로 제3 피드포워드 필터(1057)에 입력된다. 피드포워드 필터들(1047, 1057)의 각각은 개별의 이퀄라이제이션된 비트 출력 Y_msb(1044) 및 Y_lsb(1054)를 생성한다.

비선형 활성화 함수(1045)와 다른 개별의 비선형 활성화 함수(1061, 1062)는 각각의 개별의 이퀄라이제이션된 비트 출력 Y_msb(1044) 및 Y_lsb(1054)에 적용된다. 비선형 활성화 함수(1061, 1062)는 하이퍼볼릭 탄젠트 활성화 함수 대신 tanh(

)와 유사한 프로파일을 갖지만 1에서 +1이 아닌 0에서 +1까지의 범위를 갖는 시그모이드 함수(sigmoid function)일 수 있다.

비선형 활성화 함수(1061)는 심볼의 두 비트들 중 최상위 비트에 대한 확률 추정치 p(비트_msb)를 제공하고, 비선형 활성화 함수(1062)는 심볼의 두 비트들 중 최하위 비트에 대한 확률 추정치 p(비트_lsb)를 제공한다. 2개의 확률 추정치들은 심볼의 각 비트에 대한 비트 추정치(예를 들어, p<0.5인 경우 비트=0이고 p

0.5인 경우 비트1)를 얻기 위해 개별의 슬라이서들(1055, 1056)에서 0.5의 임계치와 비교된다.

1070에서 두 비트들은 심볼(1071)로 그룹화되고 최상위 비트 경로에서 결정 피드백 이퀄라이저(1042), 및 최상의 비트 경로에서 결정 피드백 이퀄라이저(1052)에 대한 입력을 위해 1072에서 대응하는 전압(예를 들어, '00'의 경우 1, '01'의 경우 1/3, '10'의 경우 +1/3, '11'의 경우 +1)으로 변환되어, 각각의 개별 결정 피드백 이퀄라이저(1042, 1052)의 출력은 각각 1043, 1053에서 개별의 피드포워드 필터(1047, 1057)의 출력과 조합되어 이전 심볼로부터의 심볼 간 간섭을 완화하고, 전술한 바와 같이 비선형 활성화 함수(1061, 1062)에 입력되어 산출하는 개별의 이퀄라이제이션된 비트 출력 Y_msb(1044) 및 Y_lsb(1054)를 산출한다.

교차 엔트로피는 교차 엔트로피 적응 회로부(1080)에서 구현예(900)의 경우에서와 같이 먼저 전술한 바와 같이 확률 추정치로부터 로그 우도 비율을 결정함으로써 p(비트_msb), p(비트_msb) 및 트레이닝 비트(1081) 또는 외부 디코더 출력(1090)으로부터 결정될 수 있다. P0이 p(비트_msb=0)이고 P1이 p(비트_msb=1)인 최상위 비트부터 시작하여 LLR(비트_msb)가 계산될 수 있다. 그러면 CE(비트_msb)는 LLR(비트_msb) 및 트레이닝 비트의 최상위 비트 또는 외부 디코더 비트로부터 계산될 수 있다. 그런 다음 p(비트_lsb=0)을 P0로 그리고 p(비트_lsb=1)를 P1으로 사용하면 LLR(비트_lsb)가 계산될 수 있다. 그러면 CE(비트_lsb)는 LLR(비트_lsb) 및 트레이닝 비트의 최하위 비트 또는 외부 디코더 비트로부터 계산될 수 있다. 비트 레벨 교차 엔트로피는 CE(비트_msb)+CE(비트_lsb)의 합이다.

본 개시의 주제의 구현예에 따른 방법(1100)이 도 11에 도시되어 있다.

방법(1100)은 데이터 채널 상의 입력 신호들의 디지털화된 샘플들에 대해 비선형 이퀄라이제이션이 수행되는 1101에서 시작한다. 1102에서, 비선형 이퀄라이제이션의 출력 신호들의 각각의 개별의 값이 결정된다. 1103에서, 비선형 이퀄라이제이션의 파라미터는 각각의 값에 기초하여 적응된다. 위에서 언급된 바와 같이, 적응은 평균 제곱 오류(예를 들어, 출력 값과 타겟 값 사이)를 최소화하거나 교차 엔트로피(예를 들어, 출력 값과 그 로그 우도 비율 사이)를 최소화에 기반할 수 있다. 적응 후, 방법(1100)이 종료될 수 있거나, 선택적으로 1104에서 각각의 값 중 하나가 비선형 이퀄라이제이션의 입력으로 피드백되어 다음 심볼의 처리 동안 심볼간 간섭을 완화할 수 있고, 그 후 방법(1100)이 종료된다.

따라서 비선형 이퀄라이저를 이용한 고속 데이터 채널이 제공되었음을 알 수 있다.

본 명세서 및 다음 청구범위에서 사용되는 바와 같이, "A 및 B 중 하나"라는 구성은 "A 또는 B"를 의미할 것이다.

전술한 내용은 단지 본 발명의 원리를 예시한 것이며, 본 발명은 제한이 아니라 예시의 목적으로 제시된 설명된 실시예 이외의 것에 의해 실시될 수 있으며, 본 발명은 다음 청구에 의해서만 제한된다.

Claims

집적 회로 디바이스의 데이터 채널(data channel)에서 사용하기 위한 수신기로서, 상기 수신기는:
상기 데이터 채널 상의 신호들의 디지털화된 샘플들을 입력으로 갖는 비선형 이퀄라이저(non-linear equalizer);
상기 비선형 이퀄라이저의 출력들로부터 신호들의 각각의 개별의 값을 결정하도록 구성된 결정 회로부; 및
상기 값의 개별의 값에 기초하여 상기 비선형 이퀄라이저의 파라미터를 적응시키도록 구성된 적응 회로부(adaptation circuitry)를 포함하는, 수신기.
제1항에 있어서, 심볼간 간섭(inter-symbol interference)을 완화하기 위해 상기 결정 회로부에 의해 출력된 값을 상기 비선형 이퀄라이저의 입력에 피드백하도록 구성된 피드백 회로부(feedback circuitry)를 더 포함하는, 수신기.
제2항에 있어서, 상기 피드백 회로부는 결정 피드백 이퀄라이저를 포함하는, 수신기.
제1항에 있어서, 상기 비선형 이퀄라이저는 신경망 이퀄라이저인, 수신기.
제4항에 있어서, 상기 신경망 이퀄라이저는 다층 퍼셉트론(perceptron) 신경망 이퀄라이저인, 수신기.
제5항에 있어서, 상기 다층 퍼셉트론 신경망 이퀄라이저는 복잡도가 감소된 다층 퍼셉트론 신경망 이퀄라이저인, 수신기.
제1항에 있어서, 상기 결정 회로부는 임계 회로부를 포함하는, 수신기.
제7항에 있어서,
상기 결정 회로부는 심볼들에 대해 동작하고; 및
상기 임계 회로부는 복수의 임계치들을 갖고 상기 임계치들에 대한 상기 비선형 이퀄라이저의 출력들의 값들에 기초하여 복수의 심볼들로부터 심볼을 선택하는, 수신기.
제7항에 있어서,
상기 결정 회로부는 비트에 대해 동작하고;
상기 비선형 이퀄라이저는 각 비트에 대한 확률 추정치를 출력하고; 및
상기 임계 회로부는 상기 확률 추정치와 0.5의 비교를 기반으로 각 비트에 값을 할당하는, 수신기.
제1항에 있어서, 상기 적응 회로부는 평균 제곱 오차에 기초하여 상기 비선형 이퀄라이저의 파라미터를 적응시키는, 수신기.
제1항에 있어서, 상기 적응 회로부는 교차 엔트로피(cross-entropy)에 기초하여 상기 비선형 이퀄라이저의 파라미터를 적응시키는, 수신기.
제1항에 있어서, 상기 비선형 이퀄라이저는 선형 필터 및 비선형 활성화 함수를 포함하는, 수신기.
제12항에 있어서, 상기 비선형 활성화 함수는 하이퍼볼릭 탄젠트 함수(hyperbolic tangent function)인, 수신기.
제12항에 있어서, 상기 비선형 활성화 함수는 시그모이드 함수(sigmoid function)인, 수신기.
집적 회로 디바이스의 데이터 채널에서 데이터를 검출하는 방법으로서, 상기 방법은:
데이터 채널에서 입력 신호들의 디지털화된 샘플들의 비선형 이퀄라이제이션을 수행하는 단계;
상기 비선형 이퀄라이제이션의 출력 신호들로부터 상기 출력 신호들의 각각의 개별의 값을 결정하는 단계; 및
상기 값의 개별의 값에 기초하여 상기 비선형 이퀄라이제이션의 파라미터를 적응시키는 단계를 포함하는, 방법.
제15항에 있어서, 심볼간 간섭을 완화하기 위해 상기 결정 단계에 의해 출력된 상기 개별의 값들 중 하나를 상기 비선형 이퀄라이제이션의 입력으로 피드백하는 단계를 더 포함하는, 방법.
제15항에 있어서, 상기 비선형 이퀄라이제이션을 수행하는 단계는:
선형 이퀄라이제이션을 수행하는 단계; 및
상기 선형 이퀄라이제이션에 의해 출력된 신호들에 비선형 활성화 함수를 적용하는 단계를 포함하는, 방법.
제15항에 있어서, 여기서:
상기 결정 단계에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고; 및
적응 단계는 상기 개별의 후보 심볼과 타겟 심볼 사이의 평균 제곱 오차를 최소화하는 단계를 포함하는, 방법.
제15항에 있어서, 여기서:
상기 결정 단계에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고; 및
상기 적응 단계는:
상기 개별의 후보 심볼들로부터 출력 심볼 및 상기 출력 심볼의 로그 우도 비율을 결정하는 단계, 및
상기 출력 심볼과 상기 출력 심볼의 상기 로그 우도 비율 사이의 교차 엔트로피를 최소화하는 단계를 포함하는, 방법.
제15항에 있어서, 여기서:
상기 결정 단계에 의해 출력되는 각각의 개별의 값은 출력 심볼의 개별의 후보 비트를 나타내고; 및
상기 적응 단계는:
각각의 개별의 후보 비트로부터 개별의 출력 비트 및 상기 개별의 출력 비트의 로그 우도 비율을 결정하는 단계, 및
각각의 개별 후보 비트와 상기 개별의 출력 비트의 상기 로그 우도 비율 사이의 교차 엔트로피를 최소화하는 단계를 포함하는, 방법.
집적 회로 디바이스의 데이터 채널에서 데이터를 검출하는 장치로서, 상기 장치는:
데이터 채널 상의 입력 신호들의 디지털화된 샘플들의 비선형 이퀄라이제이션을 수행하기 위한 수단;
상기 비선형 이퀄라이제이션을 수행하기 위한 수단의 출력 신호들로부터 출력 신호들의 각각의 개별의 값을 결정하기 위한 수단; 및
상기 값의 개별의 값에 기초하여 상기 비선형 이퀄라이제이션의 파라미터를 적응시키기 위한 수단을 포함하는, 장치.
제21항에 있어서, 심볼간 간섭을 완화하기 위해 상기 결정하기 위한 수단에 의해 출력된 상기 개별의 값들 중 하나를 상기 비선형 이퀄라이제이션을 수행하기 위한 수단의 입력으로 피드백하기 위한 수단을 더 포함하는, 장치.
제21항에 있어서, 상기 비선형 이퀄라이제이션을 수행하는 상기 수단은:
선형 이퀄라이제이션을 수행하기 위한 수단; 및
상기 선형 이퀄라이제이션을 수행하기 위한 수단에 의해 출력된 신호들에 비선형 활성화 함수를 적용하기 위한 수단을 포함하는, 장치.
제21항에 있어서, 여기서:
상기 결정하기 위한 수단에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고; 및
상기 적응시키기 위한 수단은 상기 개별의 후보 심볼과 타겟 심볼 사이의 평균 제곱 오차를 최소화하는 수단을 포함하는, 장치.
제21항에 있어서, 여기서:
상기 결정하기 위한 수단에 의해 출력되는 각각의 개별의 값은 개별의 후보 심볼을 나타내고; 및
상기 적응시키기 위한 수단은:
상기 개별의 후보 심볼로부터 출력 심볼 및 상기 출력 심볼의 로그 우도 비율을 결정하기 위한 수단, 및
상기 출력 심볼과 상기 출력 심볼의 상기 로그 우도 비율 사이의 교차 엔트로피를 최소화하기 위한 수단을 포함하는, 장치.
제21항에 있어서, 여기서:
상기 결정하기 위한 수단에 의해 출력되는 각각의 개별의 값은 출력 심볼의 개별의 후보 비트를 나타내고; 및
상기 적응시키기 위한 수단은:
각각의 개별의 후보 비트로부터 개별의 출력 비트 및 상기 개별의 출력 비트의 로그 우도 비율을 결정하기 위한 수단, 및
각각의 개별의 후보 비트와 상기 개별의 출력 비트의 상기 로그 우도 비율 사이의 교차 엔트로피를 최소화하기 위한 수단을 포함하는, 장치.