KR20230096748A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20230096748A KR20230096748A KR1020210186565A KR20210186565A KR20230096748A KR 20230096748 A KR20230096748 A KR 20230096748A KR 1020210186565 A KR1020210186565 A KR 1020210186565A KR 20210186565 A KR20210186565 A KR 20210186565A KR 20230096748 A KR20230096748 A KR 20230096748A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- disposed
- layer
- display area
- touch
- Prior art date
Links
- 238000005538 encapsulation Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 372
- 239000002356 single layer Substances 0.000 claims description 16
- 239000010409 thin film Substances 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 239000010949 copper Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 239000011651 chromium Substances 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 101000642431 Homo sapiens Pre-mRNA-splicing factor SPF27 Proteins 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 102100036347 Pre-mRNA-splicing factor SPF27 Human genes 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000010943 off-gassing Methods 0.000 description 5
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000005011 phenolic resin Substances 0.000 description 4
- 229920001568 phenolic resin Polymers 0.000 description 4
- 229920006122 polyamide resin Polymers 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
- G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0416—Control or interface arrangements specially adapted for digitisers
- G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역 및 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 복수의 발광 소자, 비표시 영역에 배치되는 발광 드라이버 및 복수의 발광 클럭 배선, 비표시 영역에서 발광 드라이버 및 복수의 발광 클럭 배선의 상부에 배치되고 발광 소자의 애노드와 동일 물질로 이루어지는 연결 패턴, 복수의 발광 소자 및 연결 패턴 상에 배치되는 봉지층, 표시 영역에서 봉지층 상에 배치되는 터치 감지부, 비표시 영역에서 복수의 발광 클럭 배선 보다 외곽에 배치되는 저전위 전원 배선 및 비표시 영역에서 연결 패턴과 발광 드라이버 및 복수의 발광 클럭 배선 사이에 배치되고, 저전위 전원 배선과 전기적으로 연결되는 차폐층을 포함할 수 있다.
Description
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 터치 성능을 향상시킬 수 있는 터치 스크린 일체형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정 표시 장치(LCD: Liquid Crystal Display Device), 유기 발광 표시 장치(OLED: Organic Light Emitting Display Device), 퀀텀닷 발광 표시 장치(QLED: Quantum-dot Light Emitting Display Device), 및 무기 발광 표시 장치 등과 같은 여러 가지 타입의 표시 장치가 활용되고 있다.
상기의 표시 장치 중 퀀텀닷 발광 표시 장치, 무기 발광 표시 장치 및 유기 발광 표시 장치는 자발광 소자이고 응답속도, 시야각, 색재현성 등이 매우 우수하고 얇게 구형할 수 있어 최근에 각광받고 있다.
또한, 표시 장치는 키보드, 마우스 등의 다양한 입력장치를 통해 사용자의 명령을 입력받아 동작할 수 있는데, 표시 장치의 화면을 터치하여 직관적이고 편리하게 사용자의 명령을 입력할 있도록 하는 터치스크린 표시 장치의 입 력장치로 개발되고 있다. 터치스크린은 표시 장치의 화면 상에 배치되고 사용자가 표시 장치의 화면의 특정 지점을 터치함으로써 표시 장치는 사용자의 명령을 입력받게 될 수 있다. 터치 스크린은 터치좌표를 감지하기 때문에 터치 감지부라고 칭할 수 있다.
본 발명이 해결하고자 하는 과제는 터치 노이즈를 최소화할 수 있는 차폐층을 포함하는 터치 스크린 일체형 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 정확한 터치 센싱이 가능할 수 있도록 터치 성능이 저하되는 것을 방지할 수 있는 터치 스크린 일체형 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 구동신호 잡음을 막을 수 있는 차폐층을 별도로 배치함으로써 캐소드 전극의 설계 마진을 확보할 수 있는 터치 스크린 일체형 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 아웃개싱(Out-gasing)이 가능하도록 구성된 차폐층을 배치함으로써, 평탄화층의 아웃개싱 문제를 최소화한 터치 스크린 일체형 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역 및 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 복수의 발광 소자, 비표시 영역에 배치되는 발광 드라이버 및 복수의 발광 클럭 배선, 비표시 영역에서 발광 드라이버 및 복수의 발광 클럭 배선의 상부에 배치되고 발광 소자의 애노드와 동일 물질로 이루어지는 연결 패턴, 복수의 발광 소자 및 연결 패턴 상에 배치되는 봉지층, 표시 영역에서 봉지층 상에 배치되는 터치 감지부, 비표시 영역에서 복수의 발광 클럭 배선 보다 외곽에 배치되는 저전위 전원 배선 및 비표시 영역에서 연결 패턴과 발광 드라이버 및 복수의 발광 클럭 배선 사이에 배치되고, 저전위 전원 배선과 전기적으로 연결되는 차폐층을 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 캐소드 전극이 모든 터치 라우팅 배선과 중첩되도록 배치되지 못한 경우, 표시 패널에서의 구동 신호와 터치 신호간 간섭이 생기는 현상을 최소화할 수 있다.
본 발명은 캐소드 전극의 설계 마진에도 불구하고 터치 노이즈를 감소시키고 안정적인 터치 센싱이 가능한 효과가 있다.
본 발명은 터치 감지부에 도달할 수 있는 잡음을 감소시켜 터치 정밀도를 향상시킬 수 있다.
본 발명은 차폐층 하부의 평탄화층의 아웃개싱 문제를 최소화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 3은 도 1의 III-III'에 따른 단면도이다.
도 4는 도 1의 IV-IV'에 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
도 3은 도 1의 III-III'에 따른 단면도이다.
도 4는 도 1의 IV-IV'에 따른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 발명의 실시예들에 따른 터치 스크린 일체형 표시 장치는 영상 디스플레이를 위한 기능과 터치 센싱을 위한 기능을 모두 제공할 수 있다.
영상 디스플레이 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 스크린 일체형 표시 장치는 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의된 다수의 서브 화소가 배열된 표시 패널과, 다수의 데이터 라인을 구동하는 데이터 구동 회로와, 다수의 게이트 라인을 구동하는 게이트 구동 회로와, 데이터 구동 회로 및 게이트 구동 회로의 동작을 제어하는 디스플레이 컨트롤러 등을 포함할 수 있다.
데이터 구동 회로, 게이트 구동 회로 및 디스플레이 컨트롤러 각각은 하나 이상의 개별 부품으로 구현될 수도 있다. 경우에 따라서, 데이터 구동 회로, 게이트 구동 회로 및 디스플레이 컨트롤러 중 둘 이상은 하나의 부품으로 통합되어 구현될 수도 있다. 예를 들어, 데이터 구동 회로와 디스플레이 컨트롤러는 하나의 집적회로 칩(IC Chip)으로 구현될 수 있다.
터치 센싱 기능을 제공하기 위하여, 본 발명의 실시예들에 따른 터치 스크린 일체형 표시 장치는 다수의 터치 전극을 포함하는 터치 패널과, 터치 패널로 터치 구동 신호를 공급하고 터치 패널로부터 터치 센싱 신호를 검출하여, 검출된 터치 센싱 신호를 토대로 터치 패널에서의 사용자의 터치 유무 또는 터치 위치(터치 좌표)를 센싱하는 터치 센싱 회로를 포함할 수 있다.
터치 센싱 회로는, 일 예로, 터치 패널로 터치 구동 신호를 공급하고 터치 패널로부터 터치 센싱 신호를 검출하는 터치 구동 회로와, 터치 구동 회로에 의해 검출된 터치 센싱 신호를 토대로 터치 패널에서의 사용자의 터치 유무 및/또는 터치 위치를 센싱하는 터치 컨트롤러 등을 포함할 수 있다.
터치 구동 회로는 터치 패널로 터치 구동 신호를 공급하는 제1 회로 파트와 터치 패널로부터 터치 센싱 신호를 검출하는 제2 회로 파트를 포함할 수 있다.
터치 구동 회로 및 터치 컨트롤러는 별도의 부품으로 구현되거나, 경우에 따라서, 하나의 부품으로 통합되어 구현될 수도 있다.
한편, 데이터 구동 회로, 게이트 구동 회로 및 터치 구동 회로 각각은 하나 이상의 집적회로로 구현될 수 있으며, 표시 패널(DISP)과의 전기적인 연결 관점에서 COG(Chip On Glass) 타입, COF(Chip On Film) 타입, 또는 TCP(Tape Carrier Package) 타입 등으로 구현될 수 있으며, 게이트 구동 회로는 GIP(Gate In Panel) 타입으로도 구현될 수 있다.
한편, 디스플레이 구동을 위한 회로 구성들과 터치 센싱을 위한 회로 구성들 각각은 하나 이상의 개별 부품으로 구현될 수 있다. 경우에 따라서 디스플레이 구동을 위한 회로 구성들 중 하나 이상과 터치 센싱을 위한 회로 구성들 중 하나 이상은 기능적으로 통합되어 하나 이상의 부품으로 구현될 수도 있다
예를 들어, 데이터 구동 회로와 터치 구동 회로는 하나 또는 둘 이상의 집적회로 칩에 통합 구현될 수 있다. 데이터 구동 회로와 터치 구동 회로가 둘 이상의 집적회로 칩에 통합 구현되는 경우, 둘 이상의 집적회로 칩 각각은 데이터 구동 기능과 터치 구동 기능을 가질 수 있다.
한편, 본 발명의 실시예들에 따른 터치 스크린 일체형 표시 장치는 유기 발광 표시 장치, 액정 표시 장치 등의 다양한 타입일 수 있다. 아래에서는, 설명의 편의를 위해, 터치 스크린 일체형 표시 장치가 유기 발광 표시 장치인 것으로 예를 들어 설명한다. 즉, 표시 패널은 유기 발광 표시 패널, 액정 표시 패널 등의 다양한 타입일 수 있지만, 이하에서는, 설명의 편의를 위하여 표시 패널이 유기 발광 표시 패널인 것으로 예를 들어 설명한다.
또 한편, 후술하겠지만, 터치 패널은 터치 구동 신호가 인가되거나 터치 센싱 신호가 검출될 수 있는 다수의 터치 전극과, 이러한 다수의 터치 전극을 터치 구동 회로와 연결시켜주기 위한 다수의 터치 라우팅 배선 등을 포함할 수 있다.
터치 패널은 표시 패널의 외부에 존재할 수도 있다. 즉, 터치 패널과 표시 패널은 별도로 제작되어 결합될 수 있다. 이러한 터치 패널을 외장형 타입 또는 애드-온(Add-on) 타입이라고 한다
이와 다르게, 터치 패널은 표시 패널의 내부에 내장될 수도 있다. 즉, 표시 패널(DISP)을 제작할 때, 터치 패널을 구성하는 다수의 터치 전극과 다수의 터치 라우팅 배선 등의 터치 센서 구조는 디스플레이 구동을 위한 전극들 및 신호 라인들과 함께 형성될 수 있다. 이러한 터치 패널을 내장형 타입이라고 한다. 아래에서는, 설명의 편의를 위하여, 터치 패널이 내장형 타입인 경우로 예를 들어 설명한다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1 및 도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다. 도 1에서는 도시의 편의를 위해 표시 장치(100)의 다양한 구성 요소 중 기판(110), 스캔 드라이버(SD), 발광 드라이버(ED) 및 클럭 배선(SCLK, ECLK)만을 도시하였다. 도 2에서는 도시의 편의를 위해 표시 장치(100)의 다양한 구성 중 터치 전극(153), 터치 라우팅 배선(154a, 154b) 및 센싱 배선(154c)만을 도시하였다.
도 1을 참조하면, 본 발명의 표시 장치(100)의 기판(110)은 표시 영역(A/A) 및 비표시 영역(N/A)을 포함한다.
기판(110)은 표시 장치(100)에 포함된 다양한 구성 요소를 지지하기 위한 구성으로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
표시 영역(A/A)은 복수의 서브 화소가 배치되어 영상이 표시되는 영역이다. 복수의 서브 화소 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소 각각에는 발광 소자 및 구동 회로가 형성된다.
비표시 영역(N/A)은 영상이 표시되지 않는 영역으로, 표시 영역(A/A)의 외곽을 둘러싸도록 배치된다. 비표시 영역(N/A)은 표시 영역(A/A)에 배치된 서브 화소를 구동하기 위한 다양한 배선, 구동 회로 등이 배치되는 영역이다.
표시 장치(100)는 표시 영역(A/A)에 데이터 라인이 배치되고, 비표시 영역(N/A)에 표시 영역(A/A)의 데이터 라인과 평행한 방향으로 스캔 구동 회로부가 배치될 수 있다. 스캔 구동 회로부는 데이터 라인에 평행한 방향으로 표시 영역(A/A)의 적어도 일 측면을 따라 배치되는 스캔 드라이버(SD), 발광 드라이버(ED) 및 복수의 클럭 배선(SCLK, ECLK)들을 포함할 수 있다. 스캔 드라이버(SD)는 게이트 라인의 한 종류인 복수의 스캔 라인으로 스캔 신호들을 출력하는 제1 스캔 드라이버(SD1) 및 제2 스캔 드라이버(SD2)를 포함할 수 있다. 발광 드라이버(ED)는 게이트 라인의 다른 한 종류인 복수의 발광 제어 라인으로 발광 제어 신호들을 출력하는 제1 발광 드라이버(ED1) 및 제2 발광 드라이버(ED2)를 포함할 수 있다.
제1 스캔 드라이버(SD1), 제2 스캔 드라이버(SD2), 제1 발광 드라이버(ED1) 및 제2 발광 드라이버(ED2)는 GIP 타입으로 구현되어 기판(110)의 비표시 영역(N/A) 내 GIP 영역에 배치될 수 있다. 또는, 제1 스캔 드라이버(SD1), 제2 스캔 드라이버(SD2), 제1 발광 드라이버(ED1) 및 제2 발광 드라이버(ED2) 중에서 일부는 비표시 영역(N/A) 중 표시 영역(A/A)의 좌측 외곽 영역에 배치되고, 나머지 일부는 표시 영역(A/A)의 우측 외곽 영역에 배치될 수 있다. 구체적으로 도 1과 같이, 제1 스캔 드라이버(SD1) 및 제1 발광 드라이버(ED1)는 비표시 영역(N/A) 중 표시 영역(A/A)의 좌측 외곽 영역에 배치될 수 있고, 제2 스캔 드라이버(SD2) 및 제2 발광 드라이버(ED2)는 비표시 영역(N/A) 중 표시 영역(A/A)의 우측 외곽 영역에 배치될 수 있다.
스캔 구동 회로부에서 표시 영역(A/A)의 일 측면을 따라 배치되는 복수의 배선(SCLK, ECLK)은 스캔 드라이버(SD)와 발광 드라이버(ED) 사이 및 발광 드라이버(ED)와 기판(110)의 엣지 사이에 데이터 라인과 평행한 방향으로 배치될 수 있다. 스캔 드라이버(SD)와 발광 드라이버(ED) 사이에는 스캔 드라이버(SD)에 연결되는 게이트 제어 배선들이 배치될 수 있다. 게이트 제어 배선은 스캔 드라이버를 구동시키기 위한 게이트 스타트 펄스 배선, 스캔 클럭 배선(SCLK), 게이트 하이 전압 배선, 게이트 로우 전압 배선 등을 포함할 수 있다. 도 1에서는 도시의 편의를 위해 게이트 제어 배선 중 스캔 클럭 배선(SCLK)만을 도시하였다.
발광 드라이버(ED)와 기판(110)의 엣지 사이에는 발광 드라이버(ED)에 연결되는 발광 제어 배선들이 배치될 수 있다. 발광 제어 배선은 발광 드라이버를 구동시키기 위한 발광 스타트 펄스 배선, 발광 클럭 배선(ECLK), 발광 노드 리셋 전압 배선, 발광 드라이버 하이 전압 배선, 발광 드라이버 로우 전압 배선 등을 포함할 수 있다. 도 1에서는 도시의 편의를 위해 발광 제어 배선 중 발광 클럭 배선(ECLK)만을 도시하였다.
도 2를 참조하면, 기판(110)의 표시 영역(A/A)에는 터치 전극(153) 및 연결부(152)가 배치될 수 있다. 이에, 표시 영역(A/A)은 터치 센싱이 가능한 터치 센싱 영역이라고도 할 수 있다. 기판(110)의 비표시 영역(A/A)에는 터치 감지부로 터치 구동 신호를 전달하기 위한 복수의 터치 라우팅 배선(154a, 154b) 및 센싱 배선(154c)가 배치될 수 있다.
터치 감지부는 기판(110)상에 배치되며, 복수의 터치 전극(153)을 포함할 수 있다. 그리고, 복수의 터치 전극(153)은 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)을 포함할 수 있다. 복수의 제1 터치 전극(153a)은 터치 구동 전극일 수 있다. 그리고, 복수의 제2 터치 전극(153b)은 터치 감지 전극일 수 있다. 복수의 제1 터치 전극(153a)은 제1 연결부(152a)에 의해 행방향으로 연결되어 복수의 전극행을 이루게 되고, 복수의 제2 터치 전극(153b)은 제2 연결부(152b)에 의해 종방향으로 연결되어 복수의 전극열을 이루게 될 수 있다. 여기서, 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)이 4 x 3 형태로 배치되어 있는 것을 도시하고 있지만, 이에 한정되는 것은 아니다. 복수의 제1 터치 전극(153a)은 터치 구동 신호를 전달받을 수 있고 복수의 제2 터치 전극(153b)은 터치 구동 신호에 대응하는 터치 센싱 신호를 전달할 수 있다. 복수의 제1 터치 전극(153a)과 복수의 제2 터치 전극(153b)은 동일한 층에 형성될 수 있다. 하지만, 이에 한정되는 것은 아니다.
제1 연결부(152a)는 하나의 제1 터치 전극(153a)이 다른 제1 터치 전극(153a)과 연결되도록 할 수 있다. 또한, 제2 연결부(152b)는 하나의 제2 터치 전극(153b)이 다른 제2 터치 전극(153b)과 연결되도록 할 수 있다. 제1 연결부(152a)와 제2 연결부(152b)는 절연층을 사이에 두고 서로 교차하도록 배치될 수 있다. 예를 들어, 복수의 제1 터치 전극(153a)과 복수의 제2 터치 전극(153b)이 동일한 층상에 배치된 경우, 복수의 제1 터치 전극(153a)과 복수의 제2 터치 전극(153b)이 직접적으로 연결되지 않도록 하기 위해 복수의 제1 터치 전극(153a)을 연결하는 제1 연결부(152a)는 복수의 제1 터치전극(153a) 및 복수의 제2 터치 전극(153b)과 다른 층에 형성될 수 있다. 이에, 제1 연결부(152a)는 연결 전극으로 지칭될 수 있다.
그리고, 제1 연결부(152a)는 컨택홀을 통해 복수의 제1 터치 전극(153a)과 연결될 수 있다. 그리고, 복수의 제2 터치 전극(153b)들을 연결하는 제2 연결부(152b)는 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)과 동일한 층상에 배치될 수 있으며, 제2 연결부(152b)는 복수의 제2 터치 전극(153b)과 서로 연결된 일체형으로 이루어질 수 있다. 따라서, 복수의 제1 터치 전극(153a)을 연결하는 제1 연결부(152a)와 복수의 제2 터치 전극(153b)을 연결하는 제2 연결부(152b) 사이에는 절연층이 배치될 수 있다.
또한, 복수의 제1 터치 전극(153a)및 복수의 제2 터치 전극(153b)은 도전성을 갖는 금속층을 패터닝하여 형성할 수 있다. 또한, 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)은 ITO(Indium Tin Oxide)와 같은 투명물질로 형성될 수 있다. 또한, 패터닝된 복수의 제1 터치 전극(153a)및 복수의 제2 터치 전극(153b)은 메쉬(mesh) 형태로 형성된 전극 패턴을 포함할 수 있고 복수의 제1 터치 전극(153a)및 복수의 제2 터치 전극(153b)은 복수의 개구부를 포함할 수 있다. 표시 장치(100)에서 방출된 빛이 복수의 제1 터치 전극(153a)및 복수의 제2 터치 전극(153b)을 투과하여 외부로 방출될 수 있다. 그러나, 이에 한정되지는 않으며, 표시 장치(100)에서 방출된 빛이 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)에 포함됨 복수의 개구부를 통해 외부로 방출될 수 있다.
메쉬 형태로 형성된 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)의 패턴들을 터치 전극 배선이라고 지칭할 수도 있다. 그리고, 복수의 제1 터치 전극(153a)은 구동하는 구동 신호가 터치 전극(153)에 인가되도록 하는 복수의 터치 라우팅 배선(154a, 154b)과 연결될 수 있다. 그리고, 복수의 제2 터치 전극(153b)은 터치 전극(153)에서 감지한 터치에 대응하여 생성되는 센싱 신호가 전달되도록 하는 복수의 센싱 배선(154c)과 연결될 수 있다. 이때, 복수의 터치 라우팅 배선(154a, 154b)은 RX 터치 라우팅 배선일 수 있다. 즉, 복수의 터치 라우팅 배선(154a, 154b)와 연결되는 복수의 제1 터치 전극(153a)는 RX 터치 전극일 수 있다.
기판(110)의 표시 영역(A/A)에 터치 전극(153) 및 연결부(152)를 포함하는 터치 감지부가 배치되고, 기판(110)의 비표시 영역(N/A)에 복수의 터치 라우팅 배선(154a, 154b), 복수의 센싱 배선(154c), 스캔 드라이버(SD), 발광 드라이버(ED) 및 복수의 배선(SCLK, ECLK)등이 배치될 수 있다.
복수의 터치 라우팅 배선(154a, 154b)은 복수의 제1 터치 전극(153a)과 연결되고, 복수의 제1 터치 전극(153a)이 나열되는 방향을 따라 행 방향으로 연장될 수 있고, 나머지 터치 라우팅 배선(154a 154b)들과 겹치지 않도록 꺾여, 표시 영역(A/A)의 데이터 라인과 평행한 방향으로 연장될 수 있다. 다만, 복수의 터치 라우팅 배선(154a, 154b)의 배선 형상은 이에 제한되지 않는다. 이에 따라, 복수의 터치 라우팅 배선(154a, 154b)은 비표시 영역(A/A)의 스캔 드라이버(SD), 발광 드라이버(ED), 스캔 클럭 배선(SCLK) 및 발광 클럭 배선(ECLK)의 일부 영역과 중첩되도록 배치될 수 있다.
도 3은 도 1의 III-III'에 따른 단면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 표시 장치(100)는 기판(110), 버퍼층(111), 제1 박막 트랜지스터(120), 게이트 절연층(112), 층간 절연층(113), 패시베이션층(114), 제1 평탄화층(115), 연결 전극(190), 제2 평탄화층(116), 뱅크(117), 발광 소자(130), 봉지부(140), 터치 절연층(151), 및 터치 감지부(150)를 포함할 수 있다.
기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지할 수 있다. 기판(110)은 유리, 또는 플렉서빌리티(flexibility)를 갖는 플라스틱 물질로 이루어질 수 있다. 기판(110)이 플라스틱 물질로 이루어지는 경우, 예를 들어, 폴리이미드(PI)로 이루어질 수도 있다.
버퍼층(111)은 기판(110) 상에 배치될 수 있다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등을 차단하는 역할 등을 수행할 수 있다.
박막 트랜지스터(120)는 버퍼층(111) 상에 배치될 수 있다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(124), 소스 전극(122) 및 드레인 전극(123)을 포함할 수 있다. 여기에서, 화소 회로의 설계에 따라서, 소스 전극(122)이 드레인 전극이 될 수 있으며, 드레인 전극(123)이 소스 전극이 될 수 있다. 버퍼층(111) 상에는 박막 트랜지스터(120)의 액티브층(121)이 배치될 수 있다.
액티브층(121)은 폴리 실리콘, 비정질 실리콘, 산화물 반도체 등과 같은 다양한 물질로 이루어질 수 있다. 액티브층(121)은 박막 트랜지스터(120)의 구동 시 채널이 형성되는 채널 영역, 채널 영역 양 측의 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역은 소스 전극(122)과 연결된 액티브층(121)의 부분을 의미하며, 드레인 영역은 드레인 전극(123)과 연결된 액티브층(121)의 부분을 의미한다.
박막 트랜지스터(120)의 액티브층(121) 상에 게이트 절연층(112)이 배치될 수 있다. 게이트 절연층(112)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 게이트 절연층(112)에는 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123) 각각이 박막 트랜지스터(120)의 액티브층(121)의 소스 영역 및 드레인 영역 각각에 연결되기위한 컨택홀이 형성될 수 있다.
게이트 절연층(112) 상에 박막 트랜지스터(120)의 게이트 전극(124)이 배치될 수 있다. 게이트 전극(124)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 게이트 전극(124)은 박막 트랜지스터(120)의 액티브층(121)의 채널 영역과 중첩되도록 게이트 절연층(112) 상에 형성될 수 있다.
게이트 절연층(112) 및 게이트 전극(124) 상에 층간 절연층(113)이 배치될 수 있다. 층간 절연층(113)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 층간 절연층(113)에는 박막 트랜지스터(120)의 액티브층(121)의 소스 영역 및 드레인 영역을 노출시키기 위한 컨택홀이 형성될 수 있다.
층간 절연층(113) 상에는 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)이 배치될 수 있다.
박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 박막 트랜지스터(120)의 액티브층(121)과 연결될 수 있다. 따라서, 박막 트랜지스터(120)의 소스 전극(122)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(121)의 소스 영역과 연결될 수 있다. 그리고, 박막 트랜지스터(120)의 드레인 전극(123)은 게이트 절연층(112) 및 층간 절연층(113)에 형성된 컨택홀을 통하여 액티브층(121)의 드레인 영역과 연결될 수 있다.
박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 동일한 공정에 의해 형성될 수 있다. 그리고, 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 동일한 물질로 형성될 수 있다. 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(122) 및 드레인 전극(123) 상에 소스 전극(122) 및 드레인 전극(123)을 보호하기 위한 패시베이션층(114)이 배치될 수 있다. 패시베이션층(114)은 패시베이션층(114) 하부의 구성을 보호하기 위한 절연층이다. 예를 들어, 패시베이션층(114)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 패시베이션층(114)은 실시예에 따라 생략될 수도 있다.
제1 평탄화층(115)은 박막 트랜지스터(120) 및 패시베이션층(114) 상에 배치될 수 있다. 도 3에 도시된 바와 같이, 제1 평탄화층(115)에는 드레인 전극(123)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제1 평탄화층(115)은 박막 트랜지스터(120)의 상부를 평탄화하기 위한 유기물질층일 수 있다. 예를 들면, 제1 평탄화층(115)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 평탄화층(115)은 박막 트랜지스터(120)를 보호하기 위한 무기물질층일 수 있다. 예를 들면, 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기물질로 형성될 수 있다. 제1 평탄화층(115)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다.
연결 전극(190)은 제1 평탄화층(115) 상에 배치될 수 있다. 그리고, 연결 전극(190)은 제1 평탄화층(115)의 컨택홀을 통하여 박막 트랜지스터(120)의 드레인 전극(123)과 연결될 수 있다. 연결 전극(190)은 박막 트랜지스터(120)과 발광 소자(130)를 전기적으로 연결하는 역할을 할 수 있다. 예를 들어, 연결 전극(190)은 박막 트랜지스터(120)의 드레인 전극(123)과 발광 소자(130)의 제1 전극(131)을 전기적으로 연결하는 역할을 할 수 있다. 연결 전극(190)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 연결 전극(190)은 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)과 동일한 물질로 형성될 수 있다.
제2 평탄화층(116)은 연결 전극(190) 및 제1 평탄화층(115) 상에 배치될 수 있다. 그리고, 도 3에 도시된 바와 같이, 제2 평탄화층(116)에는 연결 전극(190)을 노출시키기 위한 컨택홀이 형성될 수 있다. 제2 평탄화층(116)은 박막 트랜지스터(120)의 상부를 평탄화하기 위한 유기물질층일 수 있다. 예를 들면, 제2 평탄화층(116)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.
발광 소자(130)는 제2 평탄화층(116)상에 배치될 수 있다. 발광 소자(130)는 제1 전극(131), 발광 구조물(132), 및 제2 전극(133)을 포함할 수 있다. 발광 소자(130)의 제1 전극(131)은 제2 평탄화층(116) 상에 배치될 수 있다. 제1 전극(131)은 제2 평탄화층(116)에 형성된 컨택홀을 통하여 연결 전극(190)과 전기적으로 연결될 수 있다. 따라서, 발광 소자(130)의 제1 전극(131)은 제2 평탄화층(116)에 형성된 컨택홀을 통하여 연결 전극(190)과 연결됨으로써, 박막 트랜지스터(120)와 전기적으로 연결될 수 있다.
제1 전극(131)은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 형성될 수 있다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수 값이 비교적 큰 재질로 이루질 수 있다. 그리고, 불투명 도전막으로는 알루미늄(Al), 은(Ag), 구리(Cu), 납(Pb), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어질 수 있다. 예를 들어, 제1 전극 전극(131)은 투명 도전막, 불투명 도전막, 및 투명 도전막이 순차적으로 적층된 구조로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 투명 도전막 및 불투명 도전막이 순차적으로 적층된 구조로도 형성될 수 있다.
본 발명의 실시예에 따른 표시 장치(100)는 상부 발광(Top Emission)표시 장치이므로, 제1 전극(131)은 애노드 전극일 수 있다. 표시 장치(100)가 하부 발광(Bottom Emission)인 경우에는 제2 평탄화층(116) 상에 배치된 제1 전극(131)은 캐소드 전극일 수 있다.
제1 전극(131) 및 제2 평탄화층(116) 상에는 뱅크(117)가 배치될 수 있다. 뱅크(117)에는 제1 전극(131)을 노출하기 위한 개구부가 형성될 수 있다. 뱅크(117)는 표시 장치(100)의 발광영역을 정의할 수 있으므로 화소 정의막이라고 할 수도 있다.
제1 전극(131)상에는 발광층을 포함하는 발광 구조물(132)이 배치될 수 있다.
발광 소자(130)의 발광 구조물(132)은 제1 전극(131) 상에 정공층, 발광층, 전자층 순으로 또는 역순으로 적층되어 형성될 수 있다. 이외에도 발광 구조물(132)은 전하 생성층을 사이에 두고 대향하는 제1 및 제2 발광 구조물을 구비할 수도 있다. 이 경우, 제1 및 제2 발광 구조물 중 어느 하나의 발광층은 청색광을 생성하고, 제1 및 제2 발광 구조물 중 나머지 하나의 발광층은 노란색-녹색광을 생성함으로써 제1 및 제2 발광 구조물을 통해 백색광이 생성될 수 있다. 이 발광 구조물(132)에서 생성된 백색광은 발광 구조물(132) 상부에 위치하는 컬러 필터에 입사되어 컬러 영상을 구현할 수 있다. 이외에도 별도의 컬러 필터 없이 각 발광 구조물(132)에서 각 서브 화소에 해당하는 컬러광을 생성하여 컬러 영상을 구현할 수도 있다. 예를 들면, 적색 서브 화소의 발광 구조물(132)은 적색광을, 녹색 서브 화소의 발광 구조물(132)은 녹색광을, 청색 서브 화소의 발광 구조물(132)은 청색광을 생성할 수도 있다.
발광 구조물(132) 상에는 제2 전극(133)이 더 배치될 수 있다. 발광 소자(130)의 제2 전극(133)은 발광 구조물(132)을 사이에 두고 제1 전극(131)과 대향하도록 발광 구조물(132)상에 배치될 수 있다. 본 발명의 실시예에 따른 표시 장치(100)에서 제2 전극(133)은 캐소드 전극일 수 있다. 제2 전극(133) 상에는 수분 침투를 억제하는 봉지부(140)가 더 배치될 수 있다.
봉지부(140)는 제1 무기 봉지층(141), 유기 봉지층(142), 및 제2 무기 봉지층(143)을 포함할 수 있다. 봉지부(140)의 제1 무기 봉지층(141)은 제2 전극(133)상에 배치될 수 있다. 그리고, 유기 봉지층(142)은 제1 무기 봉지층(141)상에 배치될 수 있다. 또한, 제2 무기 봉지층(143)은 유기 봉지층(142)상에 배치될 수 있다. 봉지부(140)의 제1 무기 봉지층(141) 및 제2 무기 봉지층(143)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)등의 무기 물질로 형성될 수 있다. 봉지부(140)의 유기 봉지층(142)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 및 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다.
터치 감지부(150)는 봉지부(140)의 제2 무기 봉지층(143) 상에 배치될 수 있다. 터치 감지부(150)는 터치 전극(153) 및 연결부(152)를 포함할 수 있다.
제2 무기 봉지층(143)상에 터치 감지부(150)의 연결부(152)가 배치될 수 있다. 예를 들어, 제2 무기 봉지층(143)상에 연결부(152)의 제1 연결부(152a)가 배치될 수 있다. 제1 연결부(152a)는 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 형성될 수도 있다. 연결부(152)의 제1 연결부(152a)의 하부면은 봉지부(140)의 상부면과 직접 접촉할 수 있다. 예를 들어, 제1 연결부(152a)의 하부면은 봉지부(140)의 제2 무기 봉지층(143)과 직접 접촉할 수 있다.
봉지부(140) 및 제1 연결부(152a)상에 터치 절연층(151)이 배치될 수 있다. 예를 들어, 제1 연결부(152a) 및 봉지부(140)의 제2 무기 봉지층(143)상에 터치 절연층(151)이 배치될 수 있다. 그리고, 터치 절연층(151)은 무기물질층 또는 유기물질층으로 이루어질 수 있다. 터치 절연층(151)이 무기물질층인 경우, 터치 절연층(151)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 구성될 수 있다. 그리고, 터치 절연층(151)이 유기물질층인 경우, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기물질로 형성될 수 있다. 터치 절연층(151)에는 제1 연결부(152a)를 노출시키기 위한 컨택홀이 형성될 수 있다.
터치 전극(153)의 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)이 터치 절연층(151)상에 배치될 수 있다. 그리고, 도면에 도시되지는 않았으나, 제2 연결부(152b)도 터치 절연층(151)상에 배치될 수 있다. 그리고, 제2 연결부(152b)는 복수의 제2 터치 전극(153b)을 서로 연결할 수 있다. 제2 연결부(152b)는 복수의 제1 터치 전극(153a) 및 복수의 제2 터치 전극(153b)과 동일한 층에 배치될 수 있다.
복수의 제1 터치 전극(153a)은 터치 절연층(151)의 컨택홀을 통하여 제1 연결부(152a)와 연결될 수 있다. 복수의 제1 터치 전극(153a)은 제1 연결부(152a)에 의해 서로 연결될 수 있다.
터치 전극(153)의 제1 터치 전극(153a) 및 제2 터치 전극(153b)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전막으로 형성될 수 있다. 그러나, 이에 한정되지는 않으며, 제1 터치 전극(153a) 및 제2 터치 전극(153b)은 개구부를 가지는 불투명 도전막으로 형성될 수도 있다. 제1 터치 전극(153a) 및 제2 터치 전극(153b)이 개구부를 가지는 불투명 도전막으로 이루어지는 경우에는, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
도 4는 도 1의 IV-IV'에 따른 단면도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다. 도 5는 도시의 편의를 위해 표시 장치(100)의 다양한 구성요소 중 연결 패턴(CP)과 차폐층(SL1)만 도시하였다.
먼저, 도 4를 참조하면, 비표시 영역(N/A) 중 표시 영역(A/A)의 우측 외곽 영역에는 제2 스캔 드라이버(SD2), 스캔 클럭 배선(SCLK), 제2 발광 드라이버(ED2) 및 발광 클럭 배선(ECLK), 제2 저전위 전원 배선(VSS2), 차폐층(SL1), 연결 패턴(CP), 제2 전극(133) 및 복수의 터치 라우팅 배선(154b)이 배치될 수 있다.
이때, 제2 스캔 드라이버(SD2), 스캔 클럭 배선(SCLK), 제2 발광 드라이버(ED2), 발광 클럭 배선(ECLK), 및 제2 저전위 전원 배선(VSS2)은 층간 절연층(113)과 패시베이션층(114) 사이에 배치된다. 제2 스캔 드라이버(SD2), 스캔 클럭 배선(SCLK), 제2 발광 드라이버(ED2), 발광 클럭 배선(ECLK) 및 제2 저전위 전원 배선(VSS2)은 표시 영역(A/A)의 층간 절연층(113)과 패시베이션층(114) 사이에 배치되는 소스 전극(122) 및 드레인 전극(123)과 동일 물질로 동일 공정에 의해 형성될 수 있다. 다만, 이에 제한되지 않고, 제2 스캔 드라이버(SD2), 스캔 클럭 배선(SCLK), 제2 발광 드라이버(ED2), 발광 클럭 배선(ECLK) 및 제2 저전위 전원 배선(VSS2)은 다른 층에 배치된 다른 도전성 전극 또는 배선과 동일 물질로 동일 공정에 의해 형성될 수도 있다.
도 4를 참조하면, 비표시 영역(N/A)에는 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)이 배치된다. 복수의 발광 클럭 배선(ECLK) 보다 외곽에는 제2 저전위 전원 배선(VSS2)이 배치된다. 그리고, 표시 영역(A/A)과 제2 발광 드라이버(ED2) 사이에는 스캔 드라이버(SD2) 및 복수의 스캔 클럭 배선(SCLK)이 배치된다.
제1 평탄화층(115)과 제2 평탄화층(116) 사이에는 차폐층(SL1)이 배치된다. 차폐층(SL1)은 표시 영역(A/A)의 제1 평탄화층(115)과 제2 평탄화층(116) 사이에 배치되는 연결 전극(190)과 동일 물질로 연결 전극(190)과 동일 층에 배치될 수 있다. 즉, 차폐층(SL1)은 연결 전극(190)과 동일 공정에 의해 형성될 수 있다. 도 4 및 도 5를 참조하면, 차폐층(SL1)은 단일 층 구조이고, 차페층(SL1)은 별도의 홀을 가지지 않을 수 있다.
도 4를 참조하면, 차폐층(SL1)은 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)과 후술할 연결 패턴(CP) 사이에 배치될 수 있다. 즉, 차폐층(SL1)의 일 단은 제2 발광 드라이버(ED2)와 중첩하고, 타 단은 제2 저전위 전원 배선(VSS2)과 접할 수 있다. 이때, 차폐층(SL1)은 제1 평탄화층(115)의 외곽에서 제2 저전위 전원 배선(VSS2) 상에 배치되어 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 이에, 차폐층(SL1)에는 정전압인 저전위 전원이 전달될 수 있다.
제2 평탄화층(116) 상에 연결 패턴(CP)이 배치될 수 있다. 연결 패턴(CP)은 발광 소자(130)의 제1 전극(131)과 동일 물질로 제1 전극(131)과 동일 층에 배치될 수 있다. 즉, 연결 패턴(CP)은 제1 전극(131)과 동일 공정에 의해 형성될 수 있다.
연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 차폐층(SL1)을 통해 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 즉, 연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 제2 저전위 전원 배선(VSS2)과 접하는 차폐층(SL1)과 접하여, 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다.
도 4 및 도 5를 참조하면, 연결 패턴(CP)은 복수의 제1 홀(H1)을 포함할 수 있다. 구체적으로, 연결 패턴(CP)은 복수의 제1 홀(H1) 및 복수의 제1 홀(H1)을 둘러싸는 메쉬 구조를 갖는다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1)은 제1 평탄화층(115) 또는 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출, 즉, 아웃개싱(Out-gasing)을 위한 기능을 할 수 있다.
연결 패턴(CP) 상에는 뱅크(117)가 배치되고, 뱅크(117) 상에는 표시 영역(A/A)과 마찬가지로 제2 전극(133), 즉 캐소드 전극이 배치될 수 있다. 제2 전극(133)은 차폐층(SL1) 상에 배치된 뱅크(117)의 상면 중 일부 영역에만 배치될 수 있다. 즉, 제2 전극(133)은 뱅크(117)의 상면 중 최외곽에 인접한 영역은 커버하지 못할 수 있다. 이에, 제2 전극(133)은 복수의 터치 라우팅 배선(154b) 전체와 중첩하지 못할 수 있다.
제2 전극(133) 및 뱅크(117) 상에는 봉지부(140)의 제1 무기 봉지층(141), 유기 봉지층(142), 제2 무기 봉지층(142)이 배치될 수 있다. 그리고 봉지부(140)의 제2 무기 봉지층(142) 상에는 터치 절연층(151)이 배치될 수 있다.
비표시 영역(N/A)의 최외곽에는 댐(DAM1, DAM2)이 배치될 수 있다. 댐(DAM1, DAM2)은 비표시 영역(N/A)에 배치되어 봉지부(140)를 구성하는 유기 봉지층(142)의 흐름을 차단할 수 있다. 댐(DAM1, DAM2)은 유기 봉지층(142)의 흐름을 차단하기 위해 일정 높이 이상으로 이루어져야 한다. 이를 위해, 댐(DAM1, DAM2)은 적어도 유기물로 이루어진 1층 이상으로 이루어질 수 있다. 예를 들어, 댐(DAM1, DAM2)은 도 4와 같이 제1 평탄화층(115), 제2 평탄화층(116) 및 뱅크층(117)과 동일한 물질로 이루어진 다층 구조로 이루어질 수 있으나, 이에 제한되지 않는다.
터치 절연층(151) 상에는 표시 영역(A/A)에서는 복수의 터치 전극(153)이 배치되었으나, 비표시 영역(N/A)에서는 복수의 터치 라우팅 배선(154b)이 배치될 수 있다. 또한, 복수의 터치 라우팅 배선(154b)과 기판(110)의 엣지 영역 사이에 그라운드 배선(GND)이 배치될 수 있다. 그라운드 배선(GND)은 표시 장치(100)내에 발생한 정전기를 그라운드(ground)로 배출할 수 있는 기능을 하는 배선이다. 그라운드 배선(GND)은 비표시 영역(N/A)에서 복수의 터치 전극(153)과 동일 층으로 형성되는 배선 중 가장 최외곽에 배치될 수 있다. 그라운드 배선(GND)과 복수의 터치 라우팅 배선(154b) 사이에는 가드 배선(GRD)이 배치될 수 있다. 가드 배선(GRD)은 외부에서 복수의 터치 라우팅 배선(154b)으로 들어오는 노이즈를 차단하고, 복수의 터치 라우팅 배선(154b)의 신호를 보상해줄 수 있는 기능을 하는 배선이다. 가드 배선(GRD)은 비표시 영역(N/A)에서 복수의 터치 라우팅 배선(154b) 및 그라운드 배선(GND)과 마찬가지로 복수의 터치 전극(153)과 동일 층으로 형성될 수 있다.
종래의 표시 장치에서 발광 드라이버 및 발광 클럭 배선 등에서 발생할 수 있는 구동 신호는 터치 라우팅 배선에 유입이 되는 경우, 구동 신호가 노이즈로 작용하게 된다. 즉, 발광 드라이버 및 발광 클럭 배선 등에서 발생할 수 있는 구동 신호와 터치 감지 신호 사이에 간섭이 발생하여, 터치 라우팅 배선에 혼선을 일으키게 되고, 이는 터치 감지부의 터치 노이즈 문제로 이어지게 된다.
발광 드라이버 및 발광 클럭 배선 등에서 발생할 수 있는 구동 신호는 발광 드라이버 및 발광 클럭 배선의 상부에 배치되는 연결 패턴 및 제2 전극이 일부 차폐할 수 있다. 다만, 애노드 전극과 동일 물질로 이루어지는 연결 패턴의 경우에는 평탄화층에서 발생할 수 있는 수소 등의 가스의 배출을 위해 복수의 홀을 포함하기 때문에, 해당 복수의 홀을 통해 구동 신호가 연결 패턴을 통과할 수 있다. 또한, 제2 전극 즉, 캐소드 전극의 경우에는 설계상 마진으로 인하여 비표시 영역의 일부 영역까지만 연장되고 단선될 수 있다.
특히, 제2 전극의 증착 공정은 패턴을 형성하는 포토 및 에칭 공정을 진행하지 않고, 오픈 마스크를 사용하여 전면 증착하는 공정 방법을 사용하기 때문에 제2 전극의 비표시 영역에서의 끝단은 공정 공차가 크고 원하는 위치까지 커버되지 않을 수 있다. 따라서, 종래에는 제2 전극이 복수의 터치 라우팅 배선 중 최외곽에 배치되는 터치 라우팅 배선까지 중첩하도록 충분히 증착되지 않을 경우, 터치 라우팅 배선과 발광 클럭 배선 사이의 차폐 역할을 하지 못하게 되므로, 발광 클럭 배선 및 발광 드라이버에서 발생하는 구동 신호가 터치 라우팅 배선까지 도달하게 되는 문제점이 있었다. 즉, 종래에는 제2 전극의 설계 마진으로 인해, 구동 신호가 터치 라우팅 배선에 유입되고 터치 노이즈 불량을 일으키는 문제점이 있었다.
이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 제2 전극(133)에 의해 커버되지 않을 수 있는 영역에 정전압인 저전위 전원이 전달되는 차폐층(SL1)을 배치함으로써, 차폐층(SL1)이 터치 라우팅 배선(154a, 154b)과 발광 클럭 배선(ECLK) 사이의 신호 잡음을 차폐하는 역할을 하도록 구성할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 비표시 영역(N/A)에 저전위 전원이 전달되는 차폐층(SL1)이 배치됨으로써, 구동 신호와 터치 신호간 간섭이 생기는 현상을 최소화할 수 있다.
특히, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 차폐층(SL1)이 단일층으로 이루어짐으로써, 연결 패턴(CP)의 복수의 제1 홀(H1)으로 사이로 유입될 수 있는 노이즈까지 완벽히 차단할 수 있다. 상술한 바와 같이, 연결 패턴(CP)은 수소(H2) 등의 가스의 배출을 위해 복수의 제1 홀(H1)을 포함하는 메쉬 구조를 가질 수 있다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1)을 통해 신호들이 통과되어 구동 신호와 터치 신호 간 간섭이 발생할 수도 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 차폐층(SL1)이 연결 패턴(CP)의 복수의 제1 홀(H1) 및 메쉬 구조와 중첩하는 단일 층 구조로 이루지고, 별도의 홀을 구비하지 않음으로써, 연결 패턴(CP)의 복수의 제1 홀(H1)으로 사이로 유입될 수 있는 노이즈까지 완벽히 차단할 수 있다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)에서는 터치 신호의 신호 대 잡음비가 높아지고, 신호간 간섭 현상이 발생하지 않으므로, 터치 센싱의 정확도가 높아질 수 있고, 터치 감도를 향상시켜 보다 안정적인 터치 감지 시스템을 제공할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 7은 본 발명의 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다. 도 6 및 도 7의 표시 장치(600)는 도 1 내지 도 5의 표시 장치(100)와 비교하여 차페층(SL2)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 6을 참조하면, 제1 평탄화층(115)과 제2 평탄화층(116) 사이에는 차폐층(SL2)이 배치된다. 차폐층(SL2)은 표시 영역(A/A)의 제1 평탄화층(115)과 제2 평탄화층(116) 사이에 배치되는 연결 전극(190)과 동일 물질로 연결 전극(190)과 동일 층에 배치될 수 있다. 즉, 차폐층(SL2)은 연결 전극(190)과 동일 공정에 의해 형성될 수 있다.
차폐층(SL2)은 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)의 상부로부터 복수의 스캔 클럭 배선(SCLK)과 제2 발광 드라이버(ED2)의 사이 영역으로 연장될 수 있다. 이에, 차폐층(SL2)은 제2 발광 드라이버(ED2), 복수의 발광 클럭 배선(ECLK) 및 복수의 스캔 클럭 배선(SCLK)의 일부와 중첩할 수 있다.
차폐층(SL2)은 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)과 연결 패턴(CP) 사이에 배치될 수 있다. 즉, 차폐층(SL2)의 일 단은 복수의 스캔 클럭 배선(SCLK)의 일부와 중첩하고, 타 단은 제2 저전위 전원 배선(VSS2)과 접할 수 있다. 이때, 차폐층(SL2)은 제1 평탄화층(115)의 외곽에서 제2 저전위 전원 배선(VSS2) 상에 배치되어 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 이에, 차폐층(SL2)에는 정전압인 저전위 전원이 전달될 수 있다.
제2 평탄화층(116) 상에 연결 패턴(CP)이 배치될 수 있다. 연결 패턴(CP)은 발광 소자(130)의 제1 전극(131)과 동일 물질로 제1 전극(131)과 동일 층에 배치될 수 있다. 즉, 연결 패턴(CP)은 제1 전극(131)과 동일 공정에 의해 형성될 수 있다.
연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 차폐층(SL2)을 통해 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 즉, 연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 제2 저전위 전원 배선(VSS2)과 접하는 차폐층(SL2)과 접하여, 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 또한, 연결 패턴(CP)의 일부는 복수의 스캔 클럭 배선(SCLK)과 제2 발광 드라이버(ED2)의 사이 영역에 배치된 차폐층(SL2)과 접할 수 있다. 즉, 연결 패턴(CP)의 일부는 제2 평탄화층(116)에 형성된 컨택홀에 의해 노출된 차폐층(SL2)과 접하는 방식으로 연결될 수 있고, 차폐층(SL2)을 통해 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다.
도 6 및 도 7을 참조하면, 연결 패턴(CP)은 복수의 제1 홀(H1)을 포함할 수 있다. 구체적으로, 연결 패턴(CP)은 복수의 제1 홀(H1) 및 복수의 제1 홀(H1)을 둘러싸는 메쉬 구조를 갖는다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1)은 제1 평탄화층(115) 또는 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출, 즉, 아웃개싱을 위한 기능을 할 수 있다.
이때, 차폐층(SL2)은 연결 패턴(CP)의 메쉬 구조와 중첩하는 복수의 제2 홀(H2)을 가질 수 있다. 구체적으로, 차폐층(SL2)은 연결 패턴(CP)의 메쉬 구조와 중첩하는 복수의 제2 홀(H2) 및 복수의 제2 홀(H2)을 둘러싸는 메쉬 구조를 갖는다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1) 및 차폐층(SL2)의 복수의 제2 홀(H2)은 제1 평탄화층(115) 또는 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출, 즉, 아웃개싱을 위한 기능을 할 수 있다.
이때, 차폐층(SL2)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL2)의 메쉬 구조와 중첩할 수 있다. 또한, 연결 패턴(CP)의 메쉬 구조의 폭은 복수의 제2 홀(H2)의 폭과 동일할 수 있고, 차폐층(SL2)의 메쉬 구조의 폭은 복수의 제1 홀(H1)의 폭과 동일할 수 있다. 이에, 차페층(SL2)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 완전히 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL2)의 메쉬 구조와 완전히 중첩할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치(600)에서는 제2 전극(133)에 의해 커버되지 않을 수 있는 영역에 정전압인 저전위 전원이 전달되는 차폐층(SL2) 및 연결 패턴(CP)을 배치함으로써, 차폐층(SL2) 및 연결 패턴(CP)이 터치 라우팅 배선(154a, 154b)과 발광 클럭 배선(ECLK) 사이의 신호 잡음을 차폐하는 역할을 하도록 구성할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 비표시 영역(N/A)에 저전위 전원이 전달되는 차폐층(SL2) 및 연결 패턴(CP)이 배치됨으로써, 구동 신호와 터치 신호간 간섭이 생기는 현상을 최소화할 수 있다.
특히, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 차폐층(SL2)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL2)의 메쉬 구조와 중첩할 수 있다. 또한, 연결 패턴(CP)의 메쉬 구조의 폭은 복수의 제2 홀(H2)의 폭과 동일할 수 있고, 차폐층(SL2)의 메쉬 구조의 폭은 복수의 제1 홀(H1)의 폭과 동일하여, 차페층(SL2)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 완전히 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL2)의 메쉬 구조와 완전히 중첩할 수 있다. 이에, 차폐층(SL2)의 복수의 제2 홀(H2) 사이로 유입될 수 있는 노이즈는 연결 패턴(CP)이 차단하고, 연결 패턴(CP)의 복수의 제1 홀(H1) 사이로 유입될 수 있는 노이즈는 차폐층(SL2)이 차단할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 연결 패턴(CP)의 복수의 제1 홀(H1) 및 차폐층(SL2)의 복수의 제2 홀(H2) 사이로 유입될 수 있는 노이즈까지 완벽히 차단할 수 있다. 이에, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 터치 신호의 신호 대 잡음비가 높아지고, 신호간 간섭 현상이 발생하지 않으므로, 터치 센싱의 정확도가 높아질 수 있고, 터치 감도를 향상시켜 보다 안정적인 터치 감지 시스템을 제공할 수 있다.
또한, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 차폐층(SL2)이 복수의 제2 홀(H2)을 포함한다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(600)에서는 제1 평탄화층(115) 및 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출이 복수의 제1 홀(H1) 및 복수의 제2 홀(H2)을 통해 원활하게 이루어질 수 있다.도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 단면도이다. 도 9는 본 발명의 또 다른 실시예에 따른 표시 장치의 연결 패턴과 차폐층을 설명하기 위한 평면도이다. 도 8 및 도 9의 표시 장치(800)는 도 6 및 도 7의 표시 장치(600)와 비교하여 차페층(SL3)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 8을 참조하면, 제1 평탄화층(115)과 제2 평탄화층(116) 사이에는 차폐층(SL3)이 배치된다. 차폐층(SL3)은 표시 영역(A/A)의 제1 평탄화층(115)과 제2 평탄화층(116) 사이에 배치되는 연결 전극(190)과 동일 물질로 연결 전극(190)과 동일 층에 배치될 수 있다. 즉, 차폐층(SL3)은 연결 전극(190)과 동일 공정에 의해 형성될 수 있다.
차폐층(SL3)은 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)의 상부로부터 복수의 스캔 클럭 배선(SCLK)과 제2 발광 드라이버(ED2)의 사이 영역으로 연장될 수 있다. 이에, 차폐층(SL3)은 제2 발광 드라이버(ED2), 복수의 발광 클럭 배선(ECLK) 및 복수의 스캔 클럭 배선(SCLK)의 일부와 중첩할 수 있다.
차폐층(SL3)은 제2 발광 드라이버(ED2) 및 복수의 발광 클럭 배선(ECLK)과 연결 패턴(CP) 사이에 배치될 수 있다. 즉, 차폐층(SL3)의 일 단은 복수의 스캔 클럭 배선(SCLK)의 일부와 중첩하고, 타 단은 제2 저전위 전원 배선(VSS2)과 접할 수 있다. 이때, 차폐층(SL3)은 제1 평탄화층(115)의 외곽에서 제2 저전위 전원 배선(VSS2) 상에 배치되어 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 이에, 차폐층(SL3)에는 정전압인 저전위 전원이 전달될 수 있다.
제2 평탄화층(116) 상에 연결 패턴(CP)이 배치될 수 있다. 연결 패턴(CP)은 발광 소자(130)의 제1 전극(131)과 동일 물질로 제1 전극(131)과 동일 층에 배치될 수 있다. 즉, 연결 패턴(CP)은 제1 전극(131)과 동일 공정에 의해 형성될 수 있다.
연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 차폐층(SL3)을 통해 제2 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 즉, 연결 패턴(CP)은 제2 평탄화층(116)의 외곽에서 제2 저전위 전원 배선(VSS2)과 접하는 차폐층(SL3)과 접하여, 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다. 또한, 연결 패턴(CP)의 일부는 복수의 스캔 클럭 배선(SCLK)과 제2 발광 드라이버(ED2)의 사이 영역에 배치된 차폐층(SL3)과 접할 수 있다. 즉, 연결 패턴(CP)의 일부는 제2 평탄화층(116)에 형성된 컨택홀에 의해 노출된 차폐층(SL3)과 접하는 방식으로 연결될 수 있고, 차폐층(SL3)을 통해 저전위 전원 배선(VSS2)과 전기적으로 연결될 수 있다.
도 8 및 도 9를 참조하면, 연결 패턴(CP)은 복수의 제1 홀(H1)을 포함할 수 있다. 구체적으로, 연결 패턴(CP)은 복수의 제1 홀(H1) 및 복수의 제1 홀(H1)을 둘러싸는 메쉬 구조를 갖는다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1)은 제1 평탄화층(115) 또는 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출, 즉, 아웃개싱을 위한 기능을 할 수 있다.
이때, 차폐층(SL3)은 연결 패턴(CP)의 메쉬 구조와 중첩하는 복수의 제2 홀(H2)을 가질 수 있다. 구체적으로, 차폐층(SL3)은 연결 패턴(CP)의 메쉬 구조와 중첩하는 복수의 제2 홀(H2) 및 복수의 제2 홀(H2)을 둘러싸는 메쉬 구조를 갖는다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1) 및 차폐층(SL3)의 복수의 제2 홀(H2)은 제1 평탄화층(115) 또는 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출, 즉, 아웃개싱을 위한 기능을 할 수 있다.
이때, 차폐층(SL3)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL3)의 메쉬 구조와 중첩할 수 있다. 또한, 연결 패턴(CP)의 메쉬 구조의 폭은 복수의 제2 홀(H2)의 폭보다 더 클 수 있고, 차폐층(SL3)의 메쉬 구조의 폭은 복수의 제1 홀(H1)의 폭보다 더 클 수 있다. 이에, 차페층의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 완전히 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL3)의 메쉬 구조와 완전히 중첩할 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제2 전극(133)에 의해 커버되지 않을 수 있는 영역에 정전압인 저전위 전원이 전달되는 차폐층(SL3) 및 연결 패턴(CP)을 배치함으로써, 차폐층(SL3) 및 연결 패턴(CP)이 터치 라우팅 배선(154a, 154b)과 발광 클럭 배선(ECLK) 사이의 신호 잡음을 차폐하는 역할을 하도록 구성할 수 있다. 따라서, 본 발명의 다른 실시예에 따른 표시 장치(800)에서는 비표시 영역(N/A)에 저전위 전원이 전달되는 차폐층(SL3) 및 연결 패턴(CP)이 배치됨으로써, 구동 신호와 터치 신호간 간섭이 생기는 현상을 최소화할 수 있다.
특히, 본 발명의 다른 실시예에 따른 표시 장치(800)에서는 차폐층(SL3)의 복수의 제2 홀(H2)은 연결 패턴(CP)의 메쉬 구조와 중첩하고, 연결 패턴(CP)의 복수의 제1 홀(H1)은 차폐층(SL3)의 메쉬 구조와 중첩할 수 있다. 또한, 연결 패턴(CP)의 메쉬 구조의 폭은 복수의 제2 홀(H2)의 폭보다 더 클 수 있고, 차폐층(SL3)의 메쉬 구조의 폭은 복수의 제1 홀(H1)의 폭보다 더 클 수 있다. 이에, 연결 패턴(CP)의 복수의 제1 홀(H1) 아래에 배치되는 차폐층(SL3)의 메쉬 구조의 폭이 복수의 제1 홀(H1)의 폭보다 크므로, 복수의 제1 홀(H1)을 통해 유입될 수 있는 노이즈가 보다 효율적으로 연결 패턴(CP)의 메쉬 구조에 의해 차단될 수 있다. 또한, 차폐층(SL3)의 복수의 제2 홀(H2) 상에 배치되는 연결 패턴(CP)의 메쉬 구조의 폭이 복수의 제2 홀(H2)의 폭보다 크므로, 복수의 제2 홀(H2)을 통해 유입될 수 있는 노이즈가 보다 효율적으로 차폐층(SL3)의 메쉬 구조에 의해 차단될 수 있다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 연결 패턴(CP)의 복수의 제1 홀(H1) 및 차폐층(SL3)의 복수의 제2 홀(H2) 사이로 유입될 수 있는 노이즈까지 완벽히 차단할 수 있다. 이에, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 터치 신호의 신호 대 잡음비가 높아지고, 신호간 간섭 현상이 발생하지 않으므로, 터치 센싱의 정확도가 높아질 수 있고, 터치 감도를 향상시켜 보다 안정적인 터치 감지 시스템을 제공할 수 있다.
또한, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 차폐층(SL3)이 복수의 제2 홀(H2)을 포함한다. 따라서, 본 발명의 또 다른 실시예에 따른 표시 장치(800)에서는 제1 평탄화층(115) 및 제2 평탄화층(116)에서 발생할 수 있는 수소(H2) 등의 가스의 배출이 복수의 제1 홀(H1) 및 복수의 제2 홀(H2)을 통해 원활하게 이루어질 수 있다.
본 발명의 다양한 실시예들에 따른 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 영역 및 비표시 영역을 포함하는 기판, 기판 상에서 표시 영역에 배치되는 복수의 발광 소자, 비표시 영역에 배치되는 발광 드라이버 및 복수의 발광 클럭 배선, 비표시 영역에서 발광 드라이버 및 복수의 발광 클럭 배선의 상부에 배치되고 발광 소자의 애노드와 동일 물질로 이루어지는 연결 패턴, 복수의 발광 소자 및 연결 패턴 상에 배치되는 봉지층, 표시 영역에서 봉지층 상에 배치되는 터치 감지부, 비표시 영역에서 복수의 발광 클럭 배선 보다 외곽에 배치되는 저전위 전원 배선 및 비표시 영역에서 연결 패턴과 발광 드라이버 및 복수의 발광 클럭 배선 사이에 배치되고, 저전위 전원 배선과 전기적으로 연결되는 차폐층을 포함할 수 있다.
본 발명의 다른 특징에 따르면, 표시 장치는 발광 드라이버 및 복수의 발광 클럭 배선 상에 배치되는 제1 평탄화층을 더 포함하고, 차폐층은 제1 평탄화층 외곽에서 저전위 전원 배선 상에 배치되어 저전위 전원 배선과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 차폐층 상에는 제2 평탄화층이 배치되고, 연결 패턴은 제2 평탄화층 상에 배치되고, 연결 패턴은 제2 평탄화층의 외곽에서 차폐층을 통해 저전위 배선과 전기적으로 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 연결 패턴은 복수의 제1 홀 및 복수의 제1 홀을 둘러싸는 메쉬(mesh) 구조를 가지고, 차폐층은 복수의 제1 홀 및 메쉬 구조와 중첩하는 단일 층 구조일 수 있다.
본 발명의 또 다른 특징에 따르면, 차폐층의 일 단은 발광 드라이버와 중첩하고, 타 단은 저전위 전원 배선과 접할 수 있다.
본 발명의 또 다른 특징에 따르면, 비표시 영역에서 표시 영역과 발광 드라이버 사이에 배치되는 스캔 드라이버 및 복수의 스캔 클럭 배선을 더 포함하고, 차폐층은 발광 드라이버 및 복수의 발광 클럭 배선의 상부로부터 복수의 스캔 클럭 배선과 발광 드라이버의 사이 영역으로 연장되고, 연결 패턴의 일부는 복수의 스캔 클럭 배선과 발광 드라이버의 사이 영역에 배치된 차폐층과 접할 수 있다.
본 발명의 또 다른 특징에 따르면, 차폐층 상에 배치되는 제2 평탄화층을 더 포함하고, 연결 패턴의 일부는 제2 평탄화층에 형성된 컨택홀에 의해 노출된 차폐층과 연결될 수 있다.
본 발명의 또 다른 특징에 따르면, 연결 패턴은 복수의 제1 홀 및 복수의 제1 홀을 둘러싸는 메쉬 구조를 가지고, 차폐층은 메쉬 구조와 중첩하는 복수의 제2 홀을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 메쉬 구조의 폭은 복수의 제2 홀의 폭과 동일할 수 있다.
본 발명의 또 다른 특징에 따르면, 메쉬 구조의 폭은 복수의 제2 홀의 폭보다 더 클 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 영역 상에서 복수의 발광 소자와 각각 연결되고, 액티브층, 소스 전극, 게이트 전극 및 드레인 전극을 포함하는 복수의 트랜지스터, 트랜지스터 상에 배치되는 제1 평탄화층, 제1 평탄화층 상에 배치되고, 제1 평탄화층에 형성된 컨택홀에 의해 트랜지스터의 드레인 전극과 연결되는 연결 전극 및 연결 전극 상에 배치되는 제2 평탄화층을 더 포함하고, 발광 소자의 애노드는 제2 평탄화층에 배치되고 제2 평탄화층에 형성된 컨택홀에 의해 연결 전극과 연결되고, 차폐층은 연결 전극과 동일 물질로 이루어지고 연결 전극과 동일 층에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 600, 800: 표시 장치
N/A: 비표시 영역
A/A: 표시 영역
SD: 스캔 드라이버
SD1: 제1 스캔 드라이버
SD2: 제2 스캔 드라이버
SCLK: 스캔 클럭 배선
ED: 발광 드라이버
ED1: 제1 발광 드라이버
ED2: 제2 발광 드라이버
ECLK: 발광 클럭 배선
VSS: 저전위 전원 배선
VSS1: 제1 저전위 전원 배선
VSS2: 제2 저전위 전원 배선
GND: 그라운드 배선
GRD: 가드 배선
DAM1, DAM2: 댐
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 제1 평탄화층
116: 제2 평탄화층
117: 뱅크
120: 박막 트랜지스터
121: 액티브층
122: 소스 전극
123: 드레인 전극
124: 게이트 전극
130: 발광 소자
131: 제1 전극
132: 발광 구조물
133: 제2 전극
140: 봉지부
141: 제1 무기 봉지층
142: 유기 봉지층
143: 제2 무기 봉지층
150: 터치 감지부
151: 터치 절연층
152: 연결부
152a: 제1 연결부
152b: 제2 연결부
153: 터치 전극
153a: 복수의 제1 터치 전극
153b: 복수의 제2 터치 전극
154a, 154b: 복수의 터치 라우팅 배선
154c: 센싱 배선
CP: 연결 패턴
H1: 제1 홀
SL1, SL2, SL3: 차폐층
H2: 제2 홀
N/A: 비표시 영역
A/A: 표시 영역
SD: 스캔 드라이버
SD1: 제1 스캔 드라이버
SD2: 제2 스캔 드라이버
SCLK: 스캔 클럭 배선
ED: 발광 드라이버
ED1: 제1 발광 드라이버
ED2: 제2 발광 드라이버
ECLK: 발광 클럭 배선
VSS: 저전위 전원 배선
VSS1: 제1 저전위 전원 배선
VSS2: 제2 저전위 전원 배선
GND: 그라운드 배선
GRD: 가드 배선
DAM1, DAM2: 댐
110: 기판
111: 버퍼층
112: 게이트 절연층
113: 층간 절연층
114: 패시베이션층
115: 제1 평탄화층
116: 제2 평탄화층
117: 뱅크
120: 박막 트랜지스터
121: 액티브층
122: 소스 전극
123: 드레인 전극
124: 게이트 전극
130: 발광 소자
131: 제1 전극
132: 발광 구조물
133: 제2 전극
140: 봉지부
141: 제1 무기 봉지층
142: 유기 봉지층
143: 제2 무기 봉지층
150: 터치 감지부
151: 터치 절연층
152: 연결부
152a: 제1 연결부
152b: 제2 연결부
153: 터치 전극
153a: 복수의 제1 터치 전극
153b: 복수의 제2 터치 전극
154a, 154b: 복수의 터치 라우팅 배선
154c: 센싱 배선
CP: 연결 패턴
H1: 제1 홀
SL1, SL2, SL3: 차폐층
H2: 제2 홀
Claims (11)
- 복수의 화소를 포함하는 표시 영역 및 비표시 영역을 포함하는 기판;
상기 기판 상에서 상기 표시 영역에 배치되는 복수의 발광 소자;
상기 비표시 영역에 배치되는 발광 드라이버 및 복수의 발광 클럭 배선;
상기 비표시 영역에서 상기 발광 드라이버 및 복수의 발광 클럭 배선의 상부에 배치되고 상기 발광 소자의 애노드와 동일 물질로 이루어지는 연결 패턴;
상기 복수의 발광 소자 및 상기 연결 패턴 상에 배치되는 봉지층;
상기 표시 영역에서 상기 봉지층 상에 배치되는 터치 감지부;
상기 비표시 영역에서 상기 복수의 발광 클럭 배선 보다 외곽에 배치되는 저전위 전원 배선; 및
상기 비표시 영역에서 상기 연결 패턴과 상기 발광 드라이버 및 복수의 발광 클럭 배선 사이에 배치되고, 상기 저전위 전원 배선과 전기적으로 연결되는 차폐층을 포함하는, 표시 장치. - 제1 항에 있어서,
상기 발광 드라이버 및 상기 복수의 발광 클럭 배선 상에 배치되는 제1 평탄화층을 더 포함하고,
상기 차폐층은 상기 제1 평탄화층 외곽에서 상기 저전위 전원 배선 상에 배치되어 상기 저전위 전원 배선과 전기적으로 연결되는, 표시 장치. - 제2 항에 있어서,
상기 차폐층 상에는 제2 평탄화층이 배치되고,
상기 연결 패턴은 상기 제2 평탄화층 상에 배치되고,
상기 연결 패턴은 상기 제2 평탄화층의 외곽에서 상기 차폐층을 통해 상기 저전위 배선과 전기적으로 연결되는, 표시 장치. - 제3 항에 있어서,
상기 연결 패턴은 복수의 제1 홀 및 상기 복수의 제1 홀을 둘러싸는 메쉬(mesh) 구조를 가지고,
상기 차폐층은 상기 복수의 제1 홀 및 상기 메쉬 구조와 중첩하는 단일 층 구조인, 표시 장치. - 제4 항에 있어서,
상기 차폐층의 일 단은 상기 발광 드라이버와 중첩하고, 타 단은 상기 저전위 전원 배선과 접하는, 표시 장치. - 제2 항에 있어서,
상기 비표시 영역에서 상기 표시 영역과 상기 발광 드라이버 사이에 배치되는 스캔 드라이버 및 복수의 스캔 클럭 배선을 더 포함하고,
상기 차폐층은 상기 발광 드라이버 및 상기 복수의 발광 클럭 배선의 상부로부터 상기 복수의 스캔 클럭 배선과 상기 발광 드라이버의 사이 영역으로 연장되고,
상기 연결 패턴의 일부는 상기 복수의 스캔 클럭 배선과 상기 발광 드라이버의 사이 영역에 배치된 상기 차폐층과 접하는, 표시 장치. - 제6 항에 있어서,
상기 차폐층 상에 배치되는 제2 평탄화층을 더 포함하고,
상기 연결 패턴의 일부는 상기 제2 평탄화층에 형성된 컨택홀에 의해 노출된 상기 차폐층과 연결되는, 표시 장치. - 제6 항에 있어서,
상기 연결 패턴은 복수의 제1 홀 및 상기 복수의 제1 홀을 둘러싸는 메쉬 구조를 가지고,
상기 차폐층은 상기 메쉬 구조와 중첩하는 복수의 제2 홀을 가지는, 표시 장치. - 제8 항에 있어서,
상기 메쉬 구조의 폭은 상기 복수의 제2 홀의 폭과 동일한, 표시 장치. - 제8 항에 있어서,
상기 메쉬 구조의 폭은 상기 복수의 제2 홀의 폭보다 더 큰, 표시 장치. - 제1 항에 있어서,
상기 표시 영역 상에서 상기 복수의 발광 소자와 각각 연결되고, 액티브층, 소스 전극, 게이트 전극 및 드레인 전극을 포함하는 복수의 트랜지스터;
상기 트랜지스터 상에 배치되는 제1 평탄화층;
상기 제1 평탄화층 상에 배치되고, 상기 제1 평탄화층에 형성된 컨택홀에 의해 상기 트랜지스터의 드레인 전극과 연결되는 연결 전극; 및
상기 연결 전극 상에 배치되는 제2 평탄화층을 더 포함하고,
상기 발광 소자의 애노드는 상기 제2 평탄화층에 배치되고 상기 제2 평탄화층에 형성된 컨택홀에 의해 상기 연결 전극과 연결되고,
상기 차폐층은 상기 연결 전극과 동일 물질로 이루어지고 상기 연결 전극과 동일 층에 배치되는, 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210186565A KR20230096748A (ko) | 2021-12-23 | 2021-12-23 | 표시 장치 |
| US17/974,440 US12029096B2 (en) | 2021-12-23 | 2022-10-26 | Display device |
| CN202211325308.4A CN116367657A (zh) | 2021-12-23 | 2022-10-27 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210186565A KR20230096748A (ko) | 2021-12-23 | 2021-12-23 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230096748A true KR20230096748A (ko) | 2023-06-30 |
Family
ID=86896626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210186565A KR20230096748A (ko) | 2021-12-23 | 2021-12-23 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12029096B2 (ko) |
| KR (1) | KR20230096748A (ko) |
| CN (1) | CN116367657A (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101979444B1 (ko) * | 2016-07-29 | 2019-05-17 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102662722B1 (ko) * | 2018-09-17 | 2024-05-02 | 삼성디스플레이 주식회사 | 표시장치 |
| KR20200126473A (ko) | 2019-04-29 | 2020-11-09 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20210026454A (ko) | 2019-08-30 | 2021-03-10 | 엘지디스플레이 주식회사 | 터치 디스플레이 장치 |
-
2021
- 2021-12-23 KR KR1020210186565A patent/KR20230096748A/ko unknown
-
2022
- 2022-10-26 US US17/974,440 patent/US12029096B2/en active Active
- 2022-10-27 CN CN202211325308.4A patent/CN116367657A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230209964A1 (en) | 2023-06-29 |
| CN116367657A (zh) | 2023-06-30 |
| US12029096B2 (en) | 2024-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240160322A1 (en) | Electroluminescent Display Including Touch Sensor | |
| TWI716742B (zh) | 具有觸控感測器之有機發光顯示器 | |
| TWI731746B (zh) | 觸控顯示裝置 | |
| CN113056827B (zh) | 显示基板及其制备方法、显示装置 | |
| US11907454B2 (en) | Touch display device | |
| KR20220001940A (ko) | 터치 스크린 일체형 발광 표시 장치 | |
| CN112860095A (zh) | 触摸显示装置 | |
| US20240061524A1 (en) | Touch display device | |
| KR102473220B1 (ko) | 터치 센서를 가지는 전계 발광 표시 장치 | |
| CN113900536A (zh) | 触摸显示装置 | |
| KR20220061416A (ko) | 전계 발광 표시 장치 | |
| KR20230096748A (ko) | 표시 장치 | |
| US11983359B2 (en) | Display device | |
| KR102593332B1 (ko) | 유기발광표시장치 및 그의 제조방법 | |
| US11930688B2 (en) | Display device for blocking penetration of moisture into interior while extending cathode electrode | |
| KR20200025582A (ko) | 표시장치 | |
| US11861100B2 (en) | Display device | |
| US11907469B2 (en) | Display device | |
| JP7523507B2 (ja) | タッチディスプレイ装置 | |
| US20230207734A1 (en) | Light Emitting Display Device | |
| KR20240070048A (ko) | 발광 표시 장치 | |
| KR20230082802A (ko) | 표시 장치 | |
| KR20240072633A (ko) | 표시 장치 | |
| KR20170015830A (ko) | 투명표시장치 및 이의 제조방법 | |
| KR20230103247A (ko) | 표시 장치 |