KR20230094262A - 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치 - Google Patents

비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치 Download PDF

Info

Publication number
KR20230094262A
KR20230094262A KR1020210183267A KR20210183267A KR20230094262A KR 20230094262 A KR20230094262 A KR 20230094262A KR 1020210183267 A KR1020210183267 A KR 1020210183267A KR 20210183267 A KR20210183267 A KR 20210183267A KR 20230094262 A KR20230094262 A KR 20230094262A
Authority
KR
South Korea
Prior art keywords
memory
garbage collection
data
block
count
Prior art date
Application number
KR1020210183267A
Other languages
English (en)
Inventor
유선미
이영식
김정은
김혜주
황소담
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210183267A priority Critical patent/KR20230094262A/ko
Priority to US17/937,068 priority patent/US20230195344A1/en
Priority to CN202211643018.4A priority patent/CN116400848A/zh
Publication of KR20230094262A publication Critical patent/KR20230094262A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G06F12/0261—Garbage collection, i.e. reclamation of unreferenced memory using reference counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리의 성능이 향상되는 메모리 저장 장치가 제공된다. 메모리 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리, 및 비휘발성 메모리를 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 비휘발성 메모리에 라이트 데이터를 포함하는 호스트 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 메모리 블록들에 대한 가비지 콜렉션을 수행하여 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 제2 임계값보다 크고, 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우 호스트 데이터의 제공 용량을 증가시킨다.

Description

비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치{MEMORY STORAGE DEVICE AND ELECTRONIC DEVICE INCLUDING AN NONVOLATIVE MEMORY}
본 발명은 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치에 대한 것이다. 상세히, 본 발명은 가비지 콜렉션을 수행하는 메모리 저장 장치 및 전자 장치에 대한 것이다.
반도체 메모리 장치들은 휘발성 메모리 장치들 및 비휘발성 메모리 장치들을 포함한다. 휘발성 메모리 장치의 리드(Read) 및 라이트(write) 속도는 빠른 반면, 휘발성 메모리 장치는 전원-오프일때, 저장된 내용을 잃을 수 있다. 반대로, 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지하므로, 비휘발성 메모리 장치들은 전원 공급 여부에 관계 없이 유지되어야 하는 컨텐츠를 저장하는 데 이용된다.
예컨대, 휘발성 메모리 장치는 정적 램(SRAM: static RAM), 동적 램(DRAM: dynamic RAM), 동기식 디램(SDRAM: synchronous DRAM) 등을 포함한다. 비휘발성 메모리 장치들은 전원-오프인 경우에도, 저장된 내용을 유지한다. 예컨대, 비휘발성 메모리 장치는 롬(ROM: read only memory), 프로그래머블 롬(PROM: programmable ROM), 전기적 프로그래머블 롬(EPROM: electrically programmable ROM), 전기적 소거 및 프로그램 가능 롬(EEPROM: electrically erasable and programmable ROM), 플래시 메모리(flash memory), 상변화 램(PRAM: phase change RAM), 마그네틱 램(MRAM: magnetic RAM), 저항성 램(RRAM: resistive RAM), 강유전체 램(FRAM: ferroelectric RAM) 등을 포함한다. 플래시 메모리는 NOR 타입 플래시 메모리 및 NAND 타입 플래시 메모리로 분류될 수 있다.
특히, 플래시 메모리 장치는 일반적인 EEPROM과 비교할 때, 고-집적화된 보조 대용량 저장 장치와 같은 것으로 구현될 수 있는 장점이 있다.
다양한 메모리 시스템들은 플래시 메모리를 이용하여 생산되고 있다. 메모리 시스템은 프로토콜을 통해 플래시 메모리로 데이터를 저장하거나 플래시 메모리로부터 데이터를 리드할 수 있다.
플래시 메모리는 프리 블록을 확보하기 위해서 가비지 콜렉션(garbage collection) 동작을 수행할 수 있다. 가비지 콜렉션이 수행됨에 따라서 호스트로부터 전달되는 데이터의 제공량이 변경될 수 있고, 이에 따라서 플래시 메모리의 성능이 급격히 낮아질 수 있어 이를 조절하는 방안이 필요하다.
본 발명이 해결하고자 하는 기술적 과제는, 비휘발성 메모리의 성능이 향상되는 전자 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 비휘발성 메모리의 성능이 향상되는 메모리 저장 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리, 및 비휘발성 메모리를 제어하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 비휘발성 메모리에 라이트 데이터를 포함하는 호스트 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 메모리 블록들에 대한 가비지 콜렉션을 수행하여 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 제2 임계값보다 크고, 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우 호스트 데이터의 제공 용량을 증가시킬 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 메모리 저장 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리, 및 비휘발성 메모리와 연결된 메모리 인터페이스를 포함하는 메모리 컨트롤러를 포함하고, 메모리 컨트롤러는, 메모리 인터페이스에 라이트 데이터를 포함하는 호스트 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 메모리 인터페이스에 가비지 콜렉션 데이터를 제공하고, 메모리 인터페이스는, 호스트 데이터와 가비지 콜렉션 데이터 중 적어도 하나를 비휘발성 메모리에 제공하고, 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우, 호스트 데이터 제공 용량과 가비지 콜렉션 데이터 제공 용량의 비율을 조절하지 않고, 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값 이상인 경우, 호스트 데이터 제공 용량과 가비지 콜렉션 데이터 제공 용량의 비율을 조절할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 전자 장치는 복수의 메모리 블록들을 포함하는 비휘발성 메모리, 비휘발성 메모리를 제어하는 메모리 컨트롤러, 및 메모리 컨트롤러와 연결된 호스트를 포함하고, 호스트는 비휘발성 메모리에 호스트 데이터를 제공하고, 메모리 컨트롤러는, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 메모리 블록들에 대한 가비지 콜렉션을 수행하여 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하고, 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 제2 임계값보다 크고, 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우 호스트 데이터의 제공 용량을 증가시키고, 가비지 콜렉션 데이터의 제공 용량을 감소시킬 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 전자 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 블록도이다.
도 3은 도 1의 비휘발성 메모리를 설명하기 위한 블록도이다.
도 4는 몇몇 실시예에 따른 비휘발성 메모리 장치를 도시한 예시적인 블록도이다.
도 5는 몇몇 실시예에 따른 메모리 셀 어레이를 도시한 예시적인 회로도이다.
도 6은 몇몇 실시예에 따른 비휘발성 메모리 내부를 간략히 도시한 예시적인 도면이다.
도 7은 몇몇 실시예에 따른 가비지 콜렉션을 수행하는 전자 장치를 설명하기 위한 블록도이다.
도 8은 몇몇 실시예에 따른 가비지 콜렉션을 수행하는 방법에 대한 순서도이다.
도 9는 몇몇 실시예들에 따른 메모리 저장 장치의 가비지 콜렉션 동작을 설명하기 위한 개념도이다.
도 10은 몇몇 실시예들에 따른 메모리 저장 장치의 유효 페이지 카운트 비율을 설명하기 위한 개념도이다.
도 11은 몇몇 실시예에 따른 메모리 인터페이스에서의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 순서도이다.
도 12 내지 도 14는 도 11의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 도면들이다.
도 15는 몇몇 실시예에 따른 메모리 인터페이스에서 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하지 않는 경우의 효과를 설명하는 도면이다.
도 16은 몇몇 실시예에 따른 메모리 인터페이스에서의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 순서도이다.
도 17 내지 도 19는 도 16의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 도면들이다.
도 20은 몇몇 실시예에 따른 전자 장치를 설명하기 위한 블록도이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
이하 도 1 내지 도 3을 참조하여 호스트(100), 메모리 컨트롤러(200) 및 비휘발성 메모리(300)를 포함하는 전자 장치(1)를 설명한다.
도 1은 몇몇 실시예에 따른 전자 장치를 설명하기 위한 블록도이다. 도 2는 도 1의 메모리 컨트롤러를 설명하기 위한 블록도이다. 도 3은 도 1의 비휘발성 메모리를 설명하기 위한 블록도이다.
도 1을 참조하면, 전자 장치(1)는 호스트(100) 및 메모리 저장 장치(10)를 포함할 수 있다. 호스트(100)와 메모리 저장 장치(10)는 전기적으로 연결될 수 있다. 호스트(100)는 메모리 저장 장치(10)에 논리 블록 어드레스(LBA)(logical block address) 및 요청 신호(REQ)(request signal)를 제공할 수 있으며, 호스트(100)와 메모리 저장 장치(10)는 데이터(DATA)를 주고받을 수 있다. 예를 들어, 호스트(100)는 메모리 컨트롤러(200)와 연결될 수 있다.
호스트(100)는 예를 들어, PC(personal computer), 노트북(laptop), 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC 등을 포함할 수 있다.
메모리 저장 장치(10)는 메모리 컨트롤러(200) 및 비휘발성 메모리(300)를 포함할 수 있다. 메모리 저장 장치(10)는 하나의 반도체 장치로 집적될 수 있다. 예를 들어, 메모리 저장 장치(10)는 임베디드 UFS(Universal Flash Storage) 메모리 장치, eMMC(embedded Multi-Media Card), 또는 SSD(Solid State Drive) 등을 포함할 수 있다. 또한 예를 들어, 메모리 저장 장치(10)는 탈부착이 가능한 UFS 메모리 카드, CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick) 등을 포함할 수 있다.
비휘발성 메모리(300)는 NAND 플래시 메모리(NAND flash memory)를 포함할 수 있다. 하지만, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 비휘발성 메모리(300)는 NOR 플래시 메모리(NOR flash memory)를 포함하거나, PRAM(Phase-change RAM), MRAM(Magneto resistive RAM), FeRAM(Ferroelectric RAM) 및 RRAM(Resistive RAM)과 같은 저항성 메모리를 포함할 수 있다.
메모리 컨트롤러(200)는 비휘발성 메모리(300)에 연결되어, 비휘발성 메모리(300)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(100)로부터 수신한 논리 블록 어드레스(LBA), 요청 신호(REQ) 등에 응답하여 비휘발성 메모리(300)에 어드레스(ADDR), 커맨드(CMD), 제어 신호(CTRL) 등을 제공할 수 있다. 즉, 메모리 컨트롤러(200)는 비휘발성 메모리(300)에 신호들을 제공하여, 비휘발성 메모리(300)에 데이터를 라이트하거나, 비휘발성 메모리(300)로부터 데이터를 독출하도록 제어할 수 있다. 또한, 메모리 컨트롤러(200)와 비휘발성 메모리(300)는 데이터(DATA)를 주고받을 수 있다. 여기서 호스트(100)로부터 제공되는 데이터(DATA)를 포함하는 데이터는 호스트 데이터로 지칭될 수 있다.
도 2를 참조하면, 메모리 컨트롤러(200)는 프로세서(210), 메모리(211), 호스트 인터페이스(212), 메모리 인터페이스(213) 및 동작 메모리(220)를 포함할 수 있다.
프로세서(210)는 중앙처리장치(Central Processing Unit, CPU), 컨트롤러(Controller), 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 포함할 수 있다. 프로세서(210)는 메모리 컨트롤러(200)의 전반적인 동작을 제어할 수 있다. 프로세서(210)는 동작 메모리(220)에 로딩된 펌웨어를 구동하여 메모리 컨트롤러(200)를 제어할 수 있다.
메모리(211)는 메모리 저장 장치(10)의 초기 부팅에 필요한 코드 데이터를 저장할 수 있다.
메모리 컨트롤러(200)와 호스트(100)는 호스트 인터페이스(212)를 통해 연결될 수 있다. 즉, 데이터(DATA)는 호스트 인터페이스(212)를 통해 송수신될 수 있다. 호스트 인터페이스(212)는 ATA(advanced technology attachment), SATA(serial ATA), e-SATA(external SATA), USB(universal serial bus), 등을 포함할 수 있다.
메모리 컨트롤러(200)와 비휘발성 메모리(300)는 메모리 인터페이스(213)를 통해 연결될 수 있다. 즉, 데이터(DATA), 제어 신호(CTRL), 어드레스(ADDR), 커맨드(CMD) 등은 메모리 인터페이스(213)를 통해 송수신될 수 있다. 동작 메모리(220)는 캐시 메모리, DRAM, SRAM, 또는 플래시 메모리 등으로 구현될 수 있다.
동작 메모리(220)는 플래시 변환 레이어(flash transition layer)(FTL)를 포함할 수 있다. 플래시 변환 레이어는 비휘발성 메모리(300)의 라이트, 리드 및 이레이즈 동작 등을 관리하는 시스템 소프트웨어를 포함할 수 있다. 예를 들어, 플래시 변환 레이어는 펌웨어를 포함할 수 있다. 플래시 변환 레이어는 동작 메모리(220)에 로딩될 수 있다. 플래시 변환 레이어의 펌웨어는 프로세서(210)에 의해 실행될 수 있다.
동작 메모리(220)는 가비지 콜렉션 트리거 모듈(222), 가비지 콜렉션 매니저 모듈(224), 메모리 정보 수집 모듈(226), 데이터 라이트 모듈(230), 메모리 인터페이스 제어 모듈(240) 등을 포함할 수 있다.
동작 메모리(220)는 데이터 라이트 모듈(230)을 이용하여 논리 블록 어드레스(LBA)를 어드레스(ADDR)로 변환하여 비휘발성 메모리(300)에 제공할 수 있다. 동작 메모리(220)는 비휘발성 메모리(300)의 메모리 셀에 대한 관리를 수행할 수 있다. 예를 들어, 동작 메모리(220)는 비휘발성 메모리(300)의 메모리 셀 어레이(310)의 블록들에 대한 가비지 콜렉션 및 배드 블록 관리 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 가비지 콜렉션 트리거 모듈(222), 가비지 콜렉션 매니저 모듈(224) 등을 이용하여 비휘발성 메모리(300)의 가비지 콜렉션을 제어할 수 있다. 예를 들어, 가비지 콜렉션 트리거 모듈(222)은 가비지 콜렉션 요청에 응답하여 가비지 콜렉션 매니저 모듈(224)에 가비지 콜렉션 트리거 신호를 제공할 수 있다. 예를 들어, 가비지 콜렉션 매니저 모듈(224)은 메타 데이터 등을 이용하여 비휘발성 메모리(300)의 가비지 콜렉션을 제어할 수 있다.
여기서, 가비지 콜렉션은 비휘발성 메모리(300)에서의 프리 블록을 확보하기 위한 것이다. 데이터의 라이트의 단위는 페이지(page)이고, 데이터의 이레이즈의 단위는 블록(block)이기 때문에 이를 조절하기 위한 방법이 필요하다. 따라서, 가비지 콜렉션을 통해, 유효 페이지를 다른 블록에 라이트하고, 유효 페이지를 포함하는 블록을 이레이즈함으로써 프리 블록이 확보될 수 있다. 가비지 콜렉션은 메모리 저장 장치(10)의 성능을 개선시킬 수 있다.
메모리 인터페이스 제어 모듈(240)은 메모리 인터페이스(213)를 제어할 수 있다. 예를 들어, 메모리 인터페이스 제어 모듈(240)는 메모리 인터페이스(213)를 통해 전달되는 데이터의 용량을 제어할 수 있다. 즉, 메모리 인터페이스 제어 모듈(240)은 동일한 시간 동안에 메모리 인터페이스(213)가 전달하는 데이터의 용량을 조절할 수 있다. 이에 대하여 보다 자세히 후술하도록 한다.
도 3을 참조하면, 비휘발성 메모리(300)는 메모리 셀 어레이(310), 어드레스 디코더(320), 전압 발생기(330), 리드 라이트 회로(340) 및 제어 로직(350)(control logic) 등을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인(WL)들을 통해 어드레스 디코더(320)에 연결될 수 있다. 메모리 셀 어레이(310)는 비트 라인(BL)들을 통해 리드 라이트 회로(340)에 연결될 수 있다. 메모리 셀 어레이(310)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 행(row) 방향으로 배열되는 메모리 셀들은 워드 라인(WL)에 연결될 수 있다. 예를 들어, 열(column) 방향으로 배열되는 메모리 셀들은 비트 라인(BL)에 연결될 수 있다.
어드레스 디코더(320)는 워드 라인(WL)을 통해 메모리 셀 어레이(310)에 연결될 수 있다. 어드레스 디코더(320)는 제어 로직(350)의 제어에 응답하여 동작할 수 있다. 어드레스 디코더(320)는 메모리 컨트롤러(200)로부터 어드레스(ADDR)를 제공받을 수 있다. 어드레스 디코더(320)는 전압 발생기(330)로부터 프로그램 및 리드 등의 동작에 필요한 전압을 제공받을 수 있다.
어드레스 디코더(320)는 수신한 어드레스(ADDR) 중 행 어드레스를 디코딩할 수 있다. 어드레스 디코더(320)는 디코딩된 행 어드레스를 이용하여 워드 라인(WL)을 선택할 수 있다. 디코딩된 열 어드레스(DCA)는 리드 라이트 회로(340)에 제공될 수 있다. 예를 들어, 어드레스 디코더(320)는 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
전압 발생기(330)는 제어 로직(350)의 제어에 따라 액세스 동작에 필요한 전압을 생성할 수 있다. 예를 들어, 전압 발생기(330)는 프로그램 동작을 수행하기 위해 필요한 프로그램 전압과 프로그램 검증 전압을 생성할 수 있다. 예를 들어, 전압 발생기(330)는 리드 동작을 수행하기 위하여 필요한 리드 전압들을 생성하고, 이레이즈 동작을 수행하기 위하여 필요한 이레이즈 전압과 이레이즈 검증 전압 등을 생성할 수 있다. 또한, 전압 발생기(330)는 각 동작을 수행하기 위해 필요한 전압을 어드레스 디코더(320)에 제공할 수 있다.
리드 라이트 회로(340)는 비트 라인(BL)을 통해 메모리 셀 어레이(310)에 연결될 수 있다. 리드 라이트 회로(340)는 메모리 컨트롤러(200)와 데이터(DATA)를 주고받을 수 있다. 리드 라이트 회로(340)는 제어 로직(350)의 제어에 응답하여 동작할 수 있다. 리드 라이트 회로(340)는 어드레스 디코더(320)로부터 디코딩된 열 어드레스(DCA)를 제공받을 수 있다. 리드 라이트 회로(340)는 디코딩된 열 어드레스(DCA)를 이용하여 비트 라인(BL)을 선택할 수 있다.
예를 들어, 리드 라이트 회로(340)는 수신한 데이터(DATA)를 메모리 셀 어레이(310)에 프로그램할 수 있다. 리드 라이트 회로(340)는 메모리 셀 어레이(310)로부터 데이터를 리드하고, 리드한 데이터를 외부(예를 들어, 메모리 컨트롤러(200))에 제공할 수 있다. 예를 들어, 리드 라이트 회로(340)는 감지 증폭기, 라이트 드라이버, 열 선택 회로 및 페이지 버퍼 등과 같은 구성을 포함할 수 있다.
제어 로직(350)은 어드레스 디코더(320), 전압 발생기(330) 및 리드 라이트 회로(340)와 연결될 수 있다. 제어 로직(350)은 비휘발성 메모리(300)의 동작을 제어할 수 있다. 제어 로직(350)은 메모리 컨트롤러(200)로부터 제공된 제어 신호(CTRL) 및 커맨드(CMD)(예를 들어, 라이트 커맨드 및 리드 커맨드 등)에 응답하여 동작할 수 있다. 제어 로직(350)은 메모리 컨트롤러(200)의 제어에 의하여, 메모리 셀 어레이(310)에 대한 가비지 콜렉션을 수행할 수 있다.
도 4는 몇몇 실시예에 따른 비휘발성 메모리 장치를 도시한 예시적인 블록도이다.
도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 비휘발성 메모리(300)는 복수의 반도체 레이어들(LA1 내지 LAn)을 포함할 수 있다. 복수의 반도체 레이어들(LA1 내지 LAn) 각각은 메모리 칩일 수 있으며, 또는 복수의 반도체 레이어들(LA1 내지 LAn) 중 일부는 외부 장치(예를 들어, 도 1의 호스트(100))와 인터페이싱을 수행하는 마스터(master) 칩이고 나머지는 데이터를 저장하는 슬레이브(slave) 칩일 수도 있다.
예를 들어, 비휘발성 메모리(300)의 제n 레이어(LAn) 및 제1 레이어(LA1)는 메모리 셀 어레이(310)를 포함하는 반도체 칩일 수 있다. 복수의 반도체 레이어들(LA1 내지 LAn) 각각은 관통 실리콘 비아(TSV)를 통해 신호를 서로 송수신할 수 있다. 몇몇 실시예들에 따른 비휘발성 메모리(300)의 구성 및 배치가 이에 제한되는 것은 아니다.
도 5는 몇몇 실시예에 따른 메모리 셀 어레이를 도시한 예시적인 회로도이다.
도 5를 참조하면, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)이 기판(도시되지 않음) 상에 제1 방향(x) 및 제2 방향(y)으로 배치될 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 제3 방향(z)으로 연장된 형태를 가질 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 기판(도시되지 않음) 상에, 또는 기판(도시되지 않음) 내에 형성되는 공통 소스 라인(CSL: Common Source Line)에 공통으로 연결될 수 있다. 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 제3 방향(z)으로의 최하단에 공통 소스 라인(CSL)이 연결되는 것으로 도시되어 있으나, 공통 소스 라인(CSL)은 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 제3 방향(z)으로의 최하단에 전기적으로 연결되는 것으로 충분하며, 물리적으로 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)의 하단에 위치하는 것으로 한정되지 않는다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33)은 3 x 3 배열로 배치되는 것으로 본 도면에 도시되었으나, 비휘발성 메모리 셀 어레이(310)에 배치된 복수의 셀 스트링들의 배치 형태와 수가 이에 제한되는 것은 아니다.
몇몇 셀 스트링들(NS11, NS12, 및 NS13)은 제1 그라운드 선택 라인(GSL: Ground Select Line)(GSL1)과 연결될 수 있다. 몇몇 셀 스트링들(NS21, NS22, 및 NS23)은 제2 그라운드 선택 라인(GSL2)과 연결될 수 있다. 몇몇 셀 스트링들(NS31, NS32, 및 NS33)은 제3 그라운드 선택 라인 (GSL3)과 연결될 수 있다.
또한, 몇몇 셀 스트링들(NS11, NS12, 및 NS13)은 제1 스트링 선택 라인(SSL: String Select Line)(SSL1)과 연결될 수 있다. 몇몇 셀 스트링들(NS21, NS22, 및 NS23)은 제2 스트링 선택 라인(SSL2)과 연결될 수 있다. 몇몇 셀 스트링들(NS31, NS32, 및 NS33)은 제3 스트링 선택 라인(SSL3)과 연결될 수 있다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 스트링 선택 라인 각각과 연결되는 스트링 선택 트랜지스터(SST: String Select Transistor)를 포함할 수 있다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 라인 각각과 연결되는 그라운드 선택 트랜지스터(GST: Ground Select Transistor)를 포함할 수 있다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각의 그라운드 선택 트랜지스터의 일단은 공통 소스 라인(CSL)과 연결될 수 있다. 또한, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 복수의 메모리 셀들이 제3 방향(z)으로 차례로 적층될 수 있다. 본 도면엔 도시되지 않았으나, 복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각은 그라운드 선택 트랜지스터와 스트링 선택 트랜지스터 사이에 더미 셀들이 포함될 수 있다. 또한, 각 스트링에 포함된 스트링 선택 트랜지스터의 개수가 본 도면에 제한되는 것은 아니다.
예를 들어, 셀 스트링(NS11)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST11)와, 그라운드 선택 트랜지스터(GST11) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M11_1 내지 M11_8)과, 최상단 메모리 셀(M11_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST11)를 포함할 수 있다. 또한, 셀 스트링(NS21)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST21)와, 그라운드 선택 트랜지스터(GST21) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M21_1 내지 M21_8)과, 최상단 메모리 셀(M21_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST21)를 포함할 수 있다. 또한, 셀 스트링(NS31)은 제3 방향(z)으로의 최하단에 배치된 그라운드 선택 트랜지스터(GST31)와, 그라운드 선택 트랜지스터(GST31) 상의 제3 방향(z)으로 차례로 적층된 복수의 메모리 셀들(M31_1 내지 M31_8)과, 최상단 메모리 셀(M31_8) 상의 제3 방향(z)으로 적층된 스트링 선택 트랜지스터(SST31)를 포함할 수 있다. 이하, 다른 스트링의 구성도 이와 유사할 수 있다.
기판(도시되지 않음) 또는 그라운드 선택 트랜지스터로부터 동일한 제3 방향(z)으로의 높이에 위치한 메모리 셀들은 각각의 워드 라인을 통해 전기적으로 공통으로 연결될 수 있다. 예를 들어, 메모리 셀들(M11_1, M21_1, 및 M31_1)이 형성된 높이의 메모리 셀들은 제1 워드 라인(WL1)과 연결될 수 있다. 또한, 메모리 셀들(M11_2, M21_2, 및 M31_2)이 형성된 높이의 메모리 셀들은 제2 워드 라인(WL2)과 연결될 수 있다. 이하, 제3 워드 라인(WL3) 내지 제8 워드 라인(WL8)과 연결되는 메모리 셀들의 배치 및 구조도 이와 유사하므로 설명을 생략한다.
복수의 셀 스트링들(NS11, NS21, NS31, NS12, NS22, NS32, NS13, NS23, 및 NS33) 각각의 스트링 선택 트랜지스터의 일단은 비트 라인(BL1, BL2, 및 BL3)과 연결될 수 있다. 예를 들어, 스트링 선택 트랜지스터(ST11, SST21, 및 SST31)는 제2 방향(y)으로 연장되는 비트 라인(BL1)과 연결될 수 있다. 비트 라인(BL2, 및 BL3)과 연결되는 다른 스트링 선택 트랜지스터에 대한 설명도 이와 유사하므로 설명을 생략한다.
하나의 스트링(또는 그라운드) 선택 라인 및 하나의 워드 라인에 대응하는 메모리 셀들은 하나의 페이지를 형성할 수 있다. 쓰기 동작 및 읽기 동작은 각 페이지의 단위로 수행될 수 있다. 각 페이지의 각 메모리 셀들은 둘 이상의 비트들을 저장할 수도 있다. 각 페이지의 메모리 셀들에 기입되는 비트들은 논리 페이지들을 형성할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이로 제공될 수 있다. 3차원 메모리 어레이는 기판(도시되지 않음) 및 메모리 셀들의 동작에 연관된 회로의 위에 배치되는 활성 영역을 갖는 메모리 셀들의 어레이들의 하나 또는 그 이상의 물리 레벨들에 획일적으로(monolithically) 형성될 수 있다. 메모리 셀들의 동작에 연관된 회로는 기판 내에 또는 기판 위에 위치할 수 있다. 획일적으로 형성되는 것은, 3차원 어레이의 각 레벨의 레이어들이 3차원 어레이의 하위 레벨의 레이어들 위에 직접 증착될 수 있음을 의미한다. 또는, 메모리 셀들의 동작에 연관된 회로가 제3 방향(z)의 최상단의 컨택 부분과 연결될 수도 있다. 이에 대해서 도 6을 통해 자세히 살펴본다.
도 6은 몇몇 실시예에 따른 비휘발성 메모리 내부를 간략히 도시한 예시적인 도면이다.
도 6을 참조하면, 몇몇 실시예들에 따른, 비휘발성 메모리(300)는 C2C(chip to chip) 구조일 수 있다. 본 도면은, 비휘발성 메모리(300)의 셀 영역(CELL)이 도 5의 메모리 셀 어레이(310)에 대응될 수 있다.
C2C 구조는 제1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonidng) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 상기 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 상기 본딩 메탈이 구리(Cu)로 형성된 경우, 상기 본딩 방식은 Cu-Cu 본딩 방식일 수 있으며, 상기 본딩 메탈은 알루미늄 혹은 텅스텐으로도 형성될 수 있다.
몇몇 실시예들에 따른 비휘발성 메모리(300)의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다.
주변 회로 영역(PERI)은 제1 기판(1210), 층간 절연층(1215), 제1 기판(1210)에 형성되는 복수의 회로 소자들(1220a, 1220b, 1220c), 복수의 회로 소자들(1220a, 1220b, 1220c) 각각과 연결되는 제1 메탈층(1230a, 1230b, 1230c), 제1 메탈층(1230a, 1230b, 1230c) 상에 형성되는 제2 메탈층(1240a, 1240b, 1240c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(1230a, 1230b, 1230c)은 상대적으로 저항이 높은 텅스텐으로 형성될 수 있고, 제2 메탈층(1240a, 1240b, 1240c)은 상대적으로 저항이 낮은 구리로 형성될 수 있다.
본 명세서에서는 제1 메탈층(1230a, 1230b, 1230c)과 제2 메탈층(1240a, 1240b, 1240c)만 도시 되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(1240a, 1240b, 1240c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수도 있다. 제2 메탈층(1240a, 1240b, 1240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈층(1240a, 1240b, 1240c)을 형성하는 구리보다 더 낮은 저항을 갖는 알루미늄 등으로 형성될 수 있다.
층간 절연층(1215)은 복수의 회로 소자들(1220a, 1220b, 1220c), 제1 메탈층(1230a, 1230b, 1230c), 및 제2 메탈층(1240a, 1240b, 1240c)을 커버하도록 제1 기판(1210) 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다.
워드 라인 본딩 영역(WLBA)의 제2 메탈층(1240b) 상에 하부 본딩 메탈(1271b, 1272b)이 형성될 수 있다. 워드 라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)은 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(1271b, 1272b)과 상부 본딩 메탈(1371b, 1372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다.
셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 영역(CELL)은 제2 기판(1310)과 공통 소스 라인(1320, 도 5의 CSL에 해당)을 포함할 수 있다. 제2 기판(1310) 상에는, 제2 기판(1310)의 상면에 수직하는 제3 방향(z)을 따라 복수의 워드 라인들(1331-1338; 1330, 도 5의 WL1 내지 WL8에 해당)이 적층될 수 있다. 워드 라인들(1330)의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드 라인들(1330)이 배치될 수 있다.
비트 라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제2 기판(1310)의 상면에 수직하는 방향으로 연장되어 워드 라인들(1330), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(1350c) 및 제2 메탈층(1360c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(1350c)은 비트 라인 컨택일 수 있고, 제2 메탈층(1360c)은 비트 라인(도 5의 BL1 내지 BL3에 해당)일 수 있다. 일 실시예에서, 비트 라인(1360c)은 제2 기판(1310)의 상면에 평행한 제2 방향(y)을 따라 연장될 수 있다.
도 6에 도시한 일 실시예에서, 채널 구조체(CH)와 비트 라인(1360c) 등이 배치되는 영역이 비트 라인 본딩 영역(BLBA)으로 정의될 수 있다. 비트 라인(1360c)은 비트 라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이지 버퍼(1393)를 제공하는 회로 소자들(1220c)과 전기적으로 연결될 수 있다. 일례로, 비트 라인(1360c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(1371c, 1372c)과 연결되며, 상부 본딩 메탈(1371c, 1372c)은 페이지 버퍼(1393)의 회로 소자들(1220c)에 연결되는 하부 본딩 메탈(1271c, 1272c)과 연결될 수 있다.
워드 라인 본딩 영역(WLBA)에서, 워드 라인들(1330)은 제2 기판(1310)의 상면에 평행한 제1 방향(x)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(1341-1347; 1340)와 연결될 수 있다. 워드 라인들(1330)과 셀 컨택 플러그들(1340)은, 제1 방향(x)을 따라 워드 라인들(1330) 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드 라인들(1330)에 연결되는 셀 컨택 플러그들(1340)의 상부에는 제1 메탈층(1350b)과 제2 메탈층(1360b)이 차례로 연결될 수 있다. 셀 컨택 플러그들(1340)은 워드 라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 주변 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다.
셀 컨택 플러그들(1340)은 주변 회로 영역(PERI)에서 로우 디코더(1394)를 제공하는 회로 소자들(1220b)과 전기적으로 연결될 수 있다. 일 실시예에서, 로우 디코더(1394)를 제공하는 회로 소자들(1220b)의 동작 전압은, 페이지 버퍼(1393)를 제공하는 회로 소자들(1220c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼(1393)를 제공하는 회로 소자들(1220c)의 동작 전압이 로우 디코더(1394)를 제공하는 회로 소자들(1220b)의 동작 전압보다 클 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그(1380)가 배치될 수 있다. 공통 소스 라인 컨택 플러그(1380)는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(1320)과 전기적으로 연결될 수 있다. 공통 소스 라인 컨택 플러그(1380) 상부에는 제1 메탈층(1350a)과 제2 메탈층(1360a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그(1380), 제1 메탈층(1350a), 및 제2 메탈층(1360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다.
한편 외부 패드 본딩 영역(PA)에는 입출력 패드들(1205, 1305)이 배치될 수 있다. 도 6을 참조하면, 제1 기판(1210)의 하부에는 제1 기판(1210)의 하면을 덮는 하부 절연막(1201) 이 형성될 수 있으며, 하부 절연막(1201) 상에 제1 입출력 패드(1205)가 형성될 수 있다. 제1 입출력 패드(1205)는 제1 입출력 컨택 플러그(1203)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1220a, 1220b, 1220c) 중 적어도 하나와 연결되며, 하부 절연막(1201)에 의해 제1 기판(1210)과 분리될 수 있다. 또한, 제1 입출력 컨택 플러그(1203)와 제1 기판(1210) 사이에는 측면 절연막이 배치되어 제1 입출력 컨택 플러그(1203)와 제1 기판(1210)을 전기적으로 분리할 수 있다.
도 6을 계속하여 참조하면, 제2 기판(1310)의 상부에는 제2 기판(1310)의 상면을 덮는 상부 절연막(1301)이 형성될 수 있으며, 상부 절연막(1301) 상에 제2 입출력 패드(1305)가 배치될 수 있다. 제2 입출력 패드(1305)는 제2 입출력 컨택 플러그(1303)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(1220a, 1220b, 1220c) 중 적어도 하나와 연결될 수 있다.
실시예들에 따라, 제2 입출력 컨택 플러그(1303)가 배치되는 영역에는 제2 기판(1310) 및 공통 소스 라인(1320) 등이 배치되지 않을 수 있다. 또한, 제2 입출력 패드(1305)는 제3 방향(z)에서 워드 라인들(1380)과 오버랩되지 않을 수 있다. 도 6을 참조하면, 제2 입출력 컨택 플러그(1303)는 제2 기판(1310)의 상면에 평행한 방향에서 제2 기판(1310)과 분리되며, 셀 영역(CELL)의 층간 절연층(1315)을 관통하여 제2 입출력 패드(1305)에 연결될 수 있다.
실시예들에 따라, 제1 입출력 패드(1205)와 제2 입출력 패드(1305)는 선택적으로 형성될 수 있다. 일례로, 몇몇 실시예들에 따른 비휘발성 메모리(300)는 제1 기판(1201)의 상부에 배치되는 제1 입출력 패드(1205)만을 포함하거나, 또는 제2 기판(1301)의 상부에 배치되는 제2 입출력 패드(1305)만을 포함할 수 있다. 또는, 비휘발성 메모리(300)가 제1 입출력 패드(1205)와 제2 입출력 패드(1305)를 모두 포함할 수도 있다.
셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트 라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다.
몇몇 실시예들에 따른 비휘발성 비휘발성 메모리(300)는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(1372a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(1372a)과 동일한 형태의 하부 메탈 패턴(1273a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(1273a)은 주변 회로 영역(PERI)에서 별도의 콘택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴과 동일한 형태의 상부 메탈 패턴을 형성할 수도 있다.
워드 라인 본딩 영역(WLBA)의 제2 메탈층(1240b) 상에는 하부 본딩 메탈(1271b, 1272b)이 형성될 수 있다. 워드 라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(1271b, 1272b)은 셀 영역(CELL)의 상부 본딩 메탈(1371b, 1372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
또한, 비트 라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(1252)에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(1252)과 동일한 형태의 상부 메탈 패턴(1392)을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(1392) 상에는 콘택을 형성하지 않을 수 있다.
이하 도 7을 참조하여 메모리 인터페이스 제어 모듈(240)을 포함하는 전자 장치(1)에 대하여 설명한다.
도 7은 몇몇 실시예에 따른 가비지 콜렉션을 수행하는 전자 장치를 설명하기 위한 블록도이다.
도 7을 참조하면, 전자 장치(1)는 호스트(100), 메모리 컨트롤러(200) 및 비휘발성 메모리(300)를 포함할 수 있다. 여기서 호스트(100), 메모리 컨트롤러(200) 및 비휘발성 메모리(300)는 서로 전기적으로 연결될 수 있다. 메모리 컨트롤러(200)는 호스트(100)로부터의 신호에 응답하여 비휘발성 메모리(300)에 데이터를 라이트하거나, 비휘발성 메모리(300)로부터 데이터를 리드할 수 있지만, 본 발명의 실시예에서는 메모리 컨트롤러(200)가 비휘발성 메모리(300)에 데이터를 라이트하는 것에 대하여 설명한다.
메모리 컨트롤러(200)는 메모리 인터페이스(213), 데이터 라이트 모듈(230), 가비지 콜렉션 트리거 모듈(222), 가비지 콜렉션 매니저 모듈(224), 메모리 정보 수집 모듈(226) 및 메모리 인터페이스 제어 모듈(240)을 포함할 수 있다. 여기서 데이터 라이트 모듈(230), 가비지 콜렉션 트리거 모듈(222), 가비지 콜렉션 매니저 모듈(224), 메모리 정보 수집 모듈(226) 및 메모리 인터페이스 제어 모듈(240)는 도 2의 동작 메모리(220)에 의해 구현될 수 있다. 즉, 데이터 라이트 모듈(230), 가비지 콜렉션 트리거 모듈(222), 가비지 콜렉션 매니저 모듈(224), 메모리 정보 수집 모듈(226) 및 메모리 인터페이스 제어 모듈(240)는 물리적인 모듈이 아닌, 소프트웨어에 해당할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
데이터 라이트 모듈(230)은 어드레스 매핑 테이블(228)을 포함할 수 있다. 데이터 라이트 모듈(230)은 호스트(100)로부터 논리 블록 어드레스(LBA), 라이트 데이터(WDATA) 및 라이트 요청 신호(WREQ)을 전달받을 수 있다. 데이터 라이트 모듈(230)은 라이트 요청 신호(WREQ)에 응답하여, 비휘발성 메모리(300)에 라이트 데이터(WDATA)가 라이트되도록 비휘발성 메모리(300)를 제어할 수 있다.
예를 들어, 데이터 라이트 모듈(230)은 어드레스 매핑 테이블(228)에 기초하여 논리 블록 어드레스(LBA)를 어드레스(ADDR)으로 변환할 수 있다. 여기서 어드레스(ADDR)는 물리 블록 어드레스(physical block address)일 수 있다. 어드레스 매핑 테이블(228)은 메모리 컨트롤러(200)의 제어에 의하여 변경될 수도 있다.
데이터 라이트 모듈(230)은 비휘발성 메모리(300)에 어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)를 제공할 수 있다. 비휘발성 메모리(300)는 라이트 커맨드(WCMD)에 응답하여 어드레스(ADDR)에 해당되는 메모리 셀 어레이(310)의 블록에 라이트 데이터(WDATA)를 라이트할 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 비휘발성 메모리(300)는 리드 동작을 수행할 수도 있고, 이레이즈 동작을 수행할 수도 있다. 여기서 비휘발성 메모리(300)에 제동되는 어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)는 호스트 데이터로 지칭될 수 있다.
어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)는 메모리 인터페이스(213)를 통해 비휘발성 메모리(300)에 전달될 수 있다. 메모리 인터페이스(213)는 복수의 데이터 중에서 데이터 라이트 모듈(230)로부터 수신한 어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)를 선택적으로 비휘발성 메모리(300)에 제공할 수 있다. 메모리 인터페이스(213)는 메모리 컨트롤러(200)에 포함되는 것으로 도시되지만, 비휘발성 메모리(300) 또한 메모리 인터페이스(213)를 포함할 수 있다.
메모리 정보 수집 모듈(226)은 데이터 라이트 모듈(230)로부터 메타 데이터(MDATA)를 수신하여 저장할 수 있다. 예를 들어, 메타 데이터(MDATA)는 어드레스(ADDR) 및 라이트 데이터(WDATA)에 대한 정보를 포함할 수 있다. 즉, 메타 데이터(MDATA)는 어드레스 매핑 테이블(228)에 대한 정보를 포함할 수 있다. 메모리 정보 수집 모듈(226)은 메타 데이터(MDATA)를 이용하여 비휘발성 메모리(300)에 포함되는 메모리 블록들의 프리 블록 카운트(free block count) 및 유효 페이지 카운트(valid page count)를 생성할 수 있다. 여기서 프리 블록 카운트는 메모리 블록들에 대한 프리 블록의 비율을 의미하고, 유효 페이지 카운트는 해당 메모리 블록에서 전체 페이지에 대한 유효 페이지의 비율을 의미한다. 메모리 정보 수집 모듈(226)는 프리 블록 카운트와 유효 페이지 카운트를 포함하는 메타 데이터(MDATA)를 저장할 수 있고, 이들을 가비지 콜렉션 트리거 모듈(224) 및 메모리 인터페이스 제어 모듈(240)에 제공할 수 있다.
가비지 콜렉션 트리거 모듈(222)은 메모리 정보 수집 모듈(226)로부터 메타 데이터(MDATA) 및 논리 블록 어드레스(LBA)를 수신할 수 있다. 가비지 콜렉션 트리거 모듈(222)은 메타 데이터(MDATA) 및 논리 블록 어드레스(LBA)에 기초하여 비휘발성 메모리(300)에 대한 가비지 콜렉션 수행 여부를 판단할 수 있다. 예를 들어, 메타 데이터(MDATA)에 포함되는 프리 블록 카운트가 일정 값보다 작은 경우에, 가비지 콜렉션 트리거 모듈(222)는 가비지 콜렉션 매니저 모듈(224)에 논리 블록 어드레스(LBA)와 가비지 콜렉션 트리거 신호(GCTS)를 제공할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않으며, 가비지 콜렉션 트리거 모듈(222)는 프리 블록 카운트가 아닌 다른 메타 데이터(MDATA)에 기초하여 가비지 콜렉션 수행 여부를 판단할 수도 있다.
또한, 가비지 콜렉션 트리거 모듈(222)은 논리 블록 어드레스(LBA)와 가비지 콜렉션 트리거 신호(GCTS)를 제공할 수 있다.
가비지 콜렉션 매니저 모듈(224)은 가비지 콜렉션 트리거 신호(GCTS)에 응답하여 비휘발성 메모리(300)에 대한 가비지 콜렉션을 수행할 수 있다. 예를 들어, 가비지 콜렉션 매니저 모듈(224)은 비휘발성 메모리(300)에 논리 블록 어드레스(LBA)에 대응되는 어드레스(ADDR)를 전달하고, 가비지 콜렉션 신호(GCS)를 전달할 수 있다. 여기서, 가비지 콜렉션 신호(GCS)는 라이트 커맨드 및 이레이즈 커맨드를 포함할 수 있으나, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않는다.
가비지 콜렉션 매니저 모듈(224)에 의해 비휘발성 메모리(300)는 가비지 콜렉션을 수행할 수 있다. 예를 들어, 어드레스(ADDR)에 해당되는 블록의 유효 페이지는 다른 블록으로 복사될 수 있다. 그리고, 어드레스(ADDR)에 해당되는 블록은 무효 페이지로 지정된 후에, 이레이즈될 수 있다. 어드레스(ADDR)에 해당되는 블록은 프리 블록(free block)이 될 수 있고, 이에 따라 메모리 저장 장치(10)의 성능이 개선될 수 있다.
가비지 콜렉션 신호(GCS)는 메모리 인터페이스(213)를 통해 비휘발성 메모리(300)에 전달될 수 있다. 메모리 인터페이스(213)는 복수의 데이터 중에서 가비지 콜렉션 매니저 모듈(224)로부터 수신한 가비지 콜렉션 신호(GCS)를 선택적으로 비휘발성 메모리(300)에 제공할 수 있다.
메모리 인터페이스 제어 모듈(240)은 메타 데이터(MDATA), 가비지 콜렉션 트리거 신호(GCTS) 및 논리 블록 어드레스(LBA)를 수신할 수 있다. 메모리 인터페이스 제어 모듈(240)는 메타 데이터(MDATA), 가비지 콜렉션 트리거 신호(GCTS) 등에 기초하여 메모리 인터페이스(213)를 제어할 수 있다. 예를 들어, 메모리 인터페이스 제어 모듈(240)은 제어 신호(CS)를 이용하여 메모리 인터페이스(213)를 제어할 수 있다. 하지만, 메모리 인터페이스 제어 모듈(240)은 제어 신호(CS)를 출력하는 경우에, 메모리 인터페이스(213)를 제어하지 않을 수 있다. 이 경우 메모리 인터페이스(213)는 수신하는 신호를 제한하지 않고 전달할 수 있다.
메모리 인터페이스 제어 모듈(240)의 유효 페이지 카운트 체크 모듈(242)은 메타 데이터(MDATA)에 포함되는 유효 페이지 카운트에 기초하여 메모리 인터페이스(213)를 제어할 수 있다. 또한, 메모리 인터페이스 제어 모듈(240)은 가비지 콜렉션 트리거 신호(GCTS)에 응답하여 메모리 인터페이스(213)를 제어할 수 있다. 이에 대한 보다 상세한 설명은 후술하도록 한다.
메모리 인터페이스(213)는 제어 신호(CS)에 응답하여 전달되는 신호의 용량을 조절할 수 있다. 예를 들어, 메모리 인터페이스(213)는 데이터 라이트 모듈(230)로부터 어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)를 수신할 수 있고, 가비지 콜렉션 매니저 모듈(224)로부터 가비지 콜렉션 신호(GCS) 및 어드레스(ADDR)를 수신할 수 있다. 메모리 인터페이스(213)는 이들 신호의 전달 용량을 조절할 수 있다. 또한 메모리 인터페이스(213)는 이들 신호를 비휘발성 메모리(300)에 제공할 수 있다.
도 8 내지 도 10을 참조하여 가비지 콜렉션을 수행하고 메모리 인터페이스(213)를 제어하는 방법에 대하여 설명한다.
도 8은 몇몇 실시예에 따른 가비지 콜렉션을 수행하는 방법에 대한 순서도이다. 도 9는 몇몇 실시예들에 따른 메모리 저장 장치의 가비지 콜렉션 동작을 설명하기 위한 개념도이다. 도 10은 몇몇 실시예들에 따른 메모리 저장 장치의 유효 페이지 카운트 비율을 설명하기 위한 개념도이다.
도 7 및 도 8을 참조하면, 메모리 저장 장치(10)는 메모리 인터페이스(213)를 이용하여 라이트 동작을 수행할 수 있다(S400). 예를 들어, 데이터 라이트 모듈(230)은 호스트(100)로부터의 어드레스(ADDR), 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)를 메모리 인터페이스(213)에 제공할 수 있고, 메모리 인터페이스(213)는 신호들을 비휘발성 메모리(300)에 제공할 수 있다. 이를 통해서, 어드레스(ADDR)에 해당하는 비휘발성 메모리(300)의 메모리 블록에 라이트 데이터(WDATA)가 프로그램 될 수 있다. 해당 라이트 동작은 가비지 콜렉션이 수행되는 중에도 계속하여 수행될 수 있다.
이 때, 비휘발성 메모리(300)는 메타 데이터(MDATA)를 저장할 수 있다(S401). 즉, 라이트 데이터(WDATA)에 포함되는 메타 데이터(MDATA)는 비휘발성 메모리(300)에 저장될 수 있다. 또한, 메타 데이터(MDATA)는 메모리 정보 수집 모듈(226)에 전달될 수 있고, 메모리 정보 수집 모듈(226)은 해당 메타 데이터(MDATA)를 저장할 수 있다. 메타 데이터(MDATA)는 메모리 정보 수집 모듈(226)을 통해 가비지 콜렉션 트리거 모듈(222) 및 메모리 인터페이스 제어 모듈(240)에 제공될 수 있다.
메모리 저장 장치(10)는 메타 데이터(MDATA)에 기초하여 가비지 콜렉션 여부를 결정할 수 있다(S410). 예를 들어, 가비지 콜렉션 트리거 모듈(222)은 메타 데이터(MDATA)에 기초하여 가비지 콜렉션 여부를 결정할 수 있고, 가비지 콜렉션 트리거 신호(GCTS)를 가비지 콜렉션 매니저 모듈(224)에 제공할 수 있다. 이어서 가비지 콜렉션 매니저 모듈(224)은 가비지 콜렉션 트리거 신호(GCTS)에 응답하여 가비지 콜렉션을 수행할 수 있다.
메모리 저장 장치(10)는 메모리 인터페이스(213)를 이용하여 가비지 콜렉션을 수행할 수 있다(S420). 가비지 콜렉션 매니저 모듈(224)은 메모리 인터페이스(213)에 가비지 콜렉션 신호(GCS)를 제공할 수 있고, 메모리 인터페이스(213)는 가비지 콜렉션 신호(GCS)를 비휘발성 메모리(300)에 제공할 수 있고, 비휘발성 메모리(300)는 가비지 콜렉션 신호(GCS)에 기초하여 가비지 콜렉션을 수행할 수 있다.
이 때, 메모리 저장 장치(10)는 메모리 인터페이스(213) 플로우를 제어할 수 있다(S430). 메모리 인터페이스(213)는 라이트 데이터(WDATA) 및 가비지 콜렉션 신호(GCS)를 수신할 수 있다. 메모리 인터페이스(213)는 라이트 데이터(WDATA)를 포함하는 라이트 신호와 가비지 콜렉션 신호(GCS)의 전달되는 용량을 제어할 수 있다. 이에 대하여 보다 자세한 것은 후술하도록 한다.
도 9를 참조하여 가비지 콜렉션 동작의 방식을 설명한다.
비휘발성 메모리(300)는 호스트(100)가 인식하는 로지컬 프리 블록과 실제 비휘발성 메모리(300) 내에 존재하는 피지컬 프리 블록 사이에 차이가 존재할 수 있다. 이는, 플래시 메모리의 특징으로서 동일한 로지컬 주소로의 데이터의 덮어쓰기(overwrite)가 되지 않기 때문이다.
즉, 호스트(100)가 동일한 로지컬 주소에 데이터를 덮어쓰기를 요청한 경우에는 기존의 데이터가 기존의 피지컬 주소에 올드 데이터로 남아있고, 새로운 데이터가 새로운 피지컬 주소에 라이트될 수 있다. 이러한 경우 올드 데이터는 단지 유효하지 않은 무효(invalid) 상태로 피지컬 프리 블록을 채운 상태로 남아있게 된다.
따라서, 호스트(100)는 비어있는 로지컬 주소 즉, 로지컬 프리 블록에 새로 라이트 동작을 요청할 수 있지만, 실제로 피지컬 프리 블록은 상기 올드 데이터에 의해서 채워져서 존재하지 않을 수 있다. 이 때, 메모리 컨트롤러(200)는 가비지 콜렉션을 통해서 로지컬 프리 블록에 대응하는 피지컬 프리 블록을 확보할 수 있다.
도 9의 제1 블록(B1)은 복수의 페이지를 포함할 수 있다. 복수의 페이지 중 일부는 유효한 데이터가 라이트된 제1 유효 페이지(Vp1)이고, 복수의 페이지 중 또 다른 일부는 상술한 무효 상태의 데이터가 기록된 제1 무효 페이지(Ip1)이고, 복수의 페이지 중 나머지는 아무런 데이터가 기록되지 않은 제1 프리 페이지(Fp1)일 수 있다. 단, 상기 구성은 설명을 위한 하나의 예시에 불과하고, 실제 블록의 구성은 무효 페이지, 유효 페이지 및 프리 페이지 중 적어도 하나를 포함하는 모든 구성이 가능할 수 있다.
메모리 컨트롤러(200)에 의해서 가비지 콜렉션이 진행되면, 제1 블록(B1)의 제1 유효 페이지(Vp1)는 다른 프리 블록 즉, 제2 블록(B2)으로 카피(copy)될 수 있다. 즉, 제2 블록(B2)은 제1 유효 페이지(Vp1)가 카피된 제2 유효 페이지(Vp2)를 포함할 수 있다. 다만, 제1 블록(B1)의 제1 무효 페이지(Ip1)는 제2 블록(B2)에 카피되지 않으므로 제2 블록(B2)은 제1 유효 페이지(Vp1)와, 아무것도 기록되지 않은 제2 프리 페이지(Fp2)만을 포함할 수 있다.
제1 블록(B1)은 가비지 콜렉션(GC)에 의해서 제1 변환 블록(B1')으로 변경될 수 있다. 즉, 제1 블록(B1) 내의 제1 유효 페이지(Vp1)와 제1 무효 페이지(Ip1)가 모두 무효한 제2 무효 페이지(Ip2)로 변환될 수 있다. 제1 블록(B1) 내의 제1 프리 페이지(Fp1)는 여전히 아무것도 기록되지 않은 제3 프리 페이지(Fp3)로 남아있을 수 있다. 따라서, 제1 변환 블록(B1')은 제2 무효 페이지(Ip2) 및 제3 프리 페이지(Fp3)만을 포함할 수 있다.
추후에, 제1 변환 블록(B1')은 시큐어 이레이즈 등의 커맨드에 따라서 제1 변환 프리 블록(B1'')으로 변경될 수 있다. 즉, 내부에 유효 페이지 없이 무효 페이지 및 프리 페이지만 존재하는 블록은 전체적으로 프리 페이지만을 가지도록 변경될 수 있다. 즉, 제1 변환 블록(B1')의 제2 무효 페이지(Ip2)와 제3 프리 페이지(Fp3)는 모두 제4 프리 페이지(Fp4)로 변환될 수 있다.
이러한 가비지 콜렉션의 동작은 기존의 제1 블록(B1)의 제1 유효 페이지(Vp1)에 기록된 데이터는 제2 블록(B2)의 제2 유효 페이지로 옮겨 보존하되, 제1 블록(B1)을 제4 프리 페이지(Fp4)로만 구성된 제1 변환 프리 블록(B1'')으로 변환시킴으로서 프리 블록을 확보할 수 있다.
도 10을 참조하면, 블록(B)은 유효 페이지(Vp), 무효 페이지(Ip) 및 프리 페이지(Fp) 중 적어도 하나로 구성될 수 있다. 상술하였듯이, 유효 페이지(Vp)는 유효한 데이터가 기록된 페이지고, 무효 페이지(Ip)는 무효된 올드 데이터가 기록된 페이지이다. 프리 페이지(Fp)는 아무런 데이터가 기록되지 않은 페이지이다.
유효 페이지(Vp)를 제외한 무효 페이지(Ip) 및 프리 페이지(Fp)는 비유효 페이지(Np)로 정의될 수 있다.
블록(B)의 유효 페이지 카운트 비율(Valid Page Count ratio)은 블록(B)을 구성하는 전체 페이지 중의 유효 페이지(Vp)의 비율을 의미할 수 있다.
즉, 유효 페이지 카운트 비율은, 수학식 1 로 정의될 수 있다.
<수학식 1>
Vr=Vp/(Vp+Np)=Vp/(Vp+Ip+Fp)
여기서, Vr은 유효 페이지 카운트 비율이고, Vp는 유효 페이지의 개수이고, Np는 비유효 페이지의 개수이고, Ip는 무효 페이지의 개수이고, Fp는 프리 페이지의 개수이다.
메타 데이터(MDATA)는 이와 같은 유효 페이지 카운트에 대한 정보를 포함할 수 있다. 또한 메타 데이터(MDATA)는 비휘발성 메모리의 프리 블록 카운트를 포함할 수 있다.
이하 도 11 내지 도 15를 참조하여 메모리 인터페이스(213)를 제어하는 메모리 저장 장치(10)에 대하여 설명한다.
도 11은 몇몇 실시예에 따른 메모리 인터페이스에서의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 순서도이다. 도 12 내지 도 14는 도 11의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 도면들이다. 도 15는 몇몇 실시예에 따른 메모리 인터페이스에서 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하지 않는 경우의 효과를 설명하는 도면이다.
도 11 및 도 12를 참조하면, 메모리 컨트롤러(200)는 메타 데이터(MDATA)에 기초하여 가비지 콜렉션 여부를 결정할 수 있다(S410). 예를 들어, 메모리 컨트롤러(200)는 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작은지 판단할 수 있다(S411). 상세히, 가비지 콜렉션 트리거 모듈(222)은 메타 데이터(MDATA)에 포함되는 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작은지 판단할 수 있다. 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작지 않은 경우(S411-NO), 동작은 종료될 수 있다. 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작은 경우(S411-YES), 메모리 저장 장치(10)는 메모리 인터페이스(213)를 이용하여 가비지 콜렉션을 수행할 수 있다(S420). 즉, 비휘발성 메모리(300)의 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작아지는 경우에, 메모리 저장 장치(10)는 비휘발성 메모리에 대한 가비지 콜렉션을 수행할 수 있다. 이 때, 가비지 콜렉션 트리거 모듈(222)은 가비지 콜렉션 트리거 신호(GCTS)를 가비지 콜렉션 매니저 모듈(224)에 제공할 수 있고, 가비지 콜렉션 매니저 모듈(224)은 가비지 콜렉션 신호(GCS)를 메모리 인터페이스(213)에 제공할 수 있다. 메모리 인터페이스(213)는 가비지 콜렉션 신호(GCS)를 비휘발성 메모리(300)에 제공할 수 있다.
메모리 저장 장치(10)는 가비지 콜렉션이 수행되는 대상 메모리 블록(victim memory block)을 결정할 수 있다(S421). 메모리 인터페이스 제어 모듈(240)은 메타 데이터(MDATA)에 포함되는 프리 블록 카운트(FBC) 및 유효 페이지 카운트(VPC)에 기초하여 메모리 인터페이스(213)의 제어 여부를 결정할 수 있다. 이 때, 메모리 인터페이스 제어 모듈(240)은 대상 메모리 블록에 대한 유효 페이지 카운트(VPC)를 이용하여 메모리 인터페이스(213)에 대한 제어를 수행할 수 있다.
메모리 인터페이스 제어 모듈(240)은 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 큰지 여부를 판단할 수 있다(S422). 여기서 제2 가비지 콜렉션 임계 값(GCTH2)은 제1 가비지 콜렉션 임계 값(GCTH1)보다 작을 수 있다. 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 크지 않을 경우(S422-NO), 메모리 인터페이스 제어 모듈(240)은 메모리 인터페이스(213)를 제어할 수 있다(S431). 즉, 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작은 제2 가비지 콜렉션 임계 값(GCTH2)보다 작은 경우에, 가비지 콜렉션 동작이 라이트 동작보다 우선될 수 있다. 따라서, 이 경우, 메모리 인터페이스 제어 모듈(240)은 메모리 인터페이스(213)를 제어하여 가비지 콜렉션이 수행될 수 있도록 할 수 있다.
도 12 및 도 13을 참조하면, 제1 제어 신호(CS1)를 수신하는 경우에 메모리 인터페이스(213)는 제1 내지 제5 호스트 데이터(DATA_HOST1 내지 DATA_HOST5)를 출력할 수 있고, 제1 내지 제5 가비지 콜렉션 데이터(DATA_GC1 내지 DATA_GC5)를 출력할 수 있다. 이 때 호스트 데이터의 전달 용량은 가비지 콜렉션 데이터의 전달 용량과 동일할 수 있다.
하지만, 메모리 인터페이스(213)는 제2 제어 신호(CS2)에 응답하여 제어될 수 있다. 이 때, 메모리 인터페이스 제어 모듈(240)은 도 11의 S431의 경우에 제2 제어 신호(CS2)를 메모리 인터페이스(213)에 제공할 수 있다. 메모리 인터페이스(213)는 제1 호스트 데이터(DATA_HOST1)를 출력할 수 있고, 제1 내지 제9 가비지 콜렉션 데이터(DATA_GC1 내지 DATA_GC9)를 출력할 수 있다. 즉 가비지 콜렉션 데이터의 전달 용량이 호스트 데이터의 전달 용량보다 클 수 있다. 이에 따라서 가비지 콜렉션 동작이 라이트 동작보다 우선될 수 있다.
다시 도 11을 참조하면, 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 클 경우(S422-YES), 메모리 인터페이스 제어 모듈(240)은 대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작은지 여부를 판단할 수 있다(S423).
대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작지 않은 경우(S423-NO), 메모리 인터페이스 제어 모듈(240)은 메모리 인터페이스(213)를 제어할 수 있다(S431). 즉, 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 크거나 같은 경우에, 메모리 인터페이스(213)는 제어될 수 있고, 가비지 콜렉션 동작이 라이트 동작보다 우선될 수 있다.
대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작은 경우(S423-YES), 메모리 인터페이스 제어 모듈(240)은 메모리 인터페이스(213)를 제어하지 않을 수 있다(S432).
도 14를 참조하면, 메모리 인터페이스 제어 모듈(240)은 제어 신호(CS)를 출력하지 않을 수 있다. 이에 따라서 메모리 인터페이스(213)는 자유롭게 라이트 데이터(WDATA) 및 가비지 콜렉션 신호(GCS)를 출력할 수 있다. 메모리 인터페이스(213)가 제어되는 경우, 도 13과 같이 적은 용량의 호스트 데이터가 출력되고, 보다 많은 용량의 가비지 콜렉션 데이터가 출력될 수 있다. 하지만, 메모리 인터페이스(213)가 제어되지 않는 경우, 제어되는 경우보다 더 많은 용량의 호스트 데이터가 출력될 수 있다. 도 15를 참조하면, 메모리 인터페이스(213)가 제어되는 경우 랜덤 라이트가 수행될 때, 호스트 데이터의 라이트 동작은 열화되었다. 하지만, 특정 조건하에 메모리 인터페이스(213)가 제어되지 않는 경우 랜덤 라이트가 수행될 때, 호스트 데이터의 라이트 동작은 열화되지 않는다. 이에 따라서 비휘발성 메모리(300)의 성능이 향상되는 메모리 저장 장치가 제공될 수 있다.
이하, 도 16 내지 도 19를 참조하여 가비지 콜렉션 예측 모듈(240)을 포함하는 메모리 컨트롤러(200)를 포함하는 전자 장치(1)를 설명한다.
도 16은 몇몇 실시예에 따른 메모리 인터페이스에서의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 순서도이다. 도 17 내지 도 19는 도 16의 호스트 데이터 및 가비지 콜렉션 데이터의 비율을 조절하는 것을 설명하는 도면들이다. 설명의 편의를 위해, 도 1 내지 도 15를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 16 및 도 17을 참조하면, 메모리 컨트롤러(200)는 메모리 인터페이스(213)를 이용하여 가비지 콜렉션을 수행할 수 있고(S420), 대상 메모리 블록을 결정할 수 있다(S421).
메모리 인터페이스 제어 모듈(240)은 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 큰지 여부를 판단할 수 있다(S422). 도 17 및 도 18을 참조하면, 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 크지 않을 경우(S422-NO), 메모리 인터페이스 제어 모듈(240)은 인터페이스(213)의 호스트 데이터 비율을 감소시킬 수 있고(S440), 인터페이스(213)의 가비지 콜렉션 데이터 비율을 증가시킬 수 있다(S442). 즉, 프리 블록 카운트(FBC)가 제1 가비지 콜렉션 임계 값(GCTH1)보다 작은 제2 가비지 콜렉션 임계 값(GCTH2)보다 작은 경우에, 가비지 콜렉션 동작이 라이트 동작보다 우선될 수 있다.
도 18에서 메모리 인터페이스 제어 모듈(240)은 제3 제어 신호(CS3)를 메모리 인터페이스(213)에 제공할 수 있고, 이에 따라서 메모리 인터페이스(213)는 제1 및 제2 호스트 데이터(DATA_HOST1 및 DATA_HOST2)와 제1 내지 제8 가비지 콜렉션 데이터(DATA_GC1 내지 DATA_GC8)를 출력할 수 있다. 이 경우는 가비지 콜렉션 동작이 라이트 동작보다 우선되는 경우에 해당한다.
다시 도 16을 참조하면, 프리 블록 카운트(FBC)가 제2 가비지 콜렉션 임계 값(GCTH2)보다 클 경우(S422-YES), 메모리 인터페이스 제어 모듈(240)은 대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작은지 여부를 판단할 수 있다(S423).
대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작지 않은 경우(S423-NO), 메모리 인터페이스 제어 모듈(240)은 인터페이스(213)의 호스트 데이터 비율을 감소시킬 수 있고(S440), 인터페이스(213)의 가비지 콜렉션 데이터 비율을 증가시킬 수 있다(S442). 즉, 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작지 않은 경우에 가비지 콜렉션 동작이 라이트 동작보다 우선될 수 있다.
대상 메모리 블록의 유효 페이지 카운트(VPC)가 제1 제어 임계 값(CTH1)보다 작은 경우(S423-YES), 메모리 인터페이스 제어 모듈(240)은 인터페이스(213)의 호스트 데이터 비율을 증가시킬 수 있고(S441), 인터페이스(213)의 가비지 콜렉션 데이터 비율을 감소시킬 수 있다(S443).
도 17 및 도 19를 참조하면, 메모리 인터페이스 제어 모듈(240)은 제4 제어 신호(CS4)를 메모리 인터페이스(213)에 제공할 수 있고, 이에 따라서 메모리 인터페이스(213)는 제1 및 제8 호스트 데이터(DATA_HOST1 내지 DATA_HOST8)와 제1 및 제2 가비지 콜렉션 데이터(DATA_GC1 및 DATA_GC2)를 출력할 수 있다. 이 경우는 라이트 동작이 가비지 콜렉션 동작보다 우선되는 경우에 해당한다. 특정 조건하에 메모리 인터페이스(213)의 호스트 라이트 동작과 가비지 콜렉션 동작이 제어되는 경우에, 랜덤 라이트가 수행될 때, 호스트 데이터의 라이트 동작은 열화되지 않는다. 이에 따라서 비휘발성 메모리(300)의 성능이 향상되는 메모리 저장 장치가 제공될 수 있다.
이하, 도 20을 참조하여 복수의 비휘발성 메모리(301, 302, 303)를 포함하는 전자 장치(2)를 설명한다.
도 20은 몇몇 실시예에 따른 전자 장치를 설명하기 위한 블록도이다. 설명의 편의를 위해, 도 1 내지 도 19를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 20을 참조하면, 메모리 저장 장치(10)는 메모리 컨트롤러(200)와 연결된 복수의 비휘발성 메모리(301, 302, 303)를 포함할 수 있다.
각각의 비휘발성 메모리(301, 302, 303)는 도 3을 참조하여 설명한 비휘발성 메모리(300)와 실질적으로 동일할 수 있다. 예를 들어, 각각의 비휘발성 메모리(301, 302, 303)는 메모리 셀 어레이(310), 어드레스 디코더(320), 전압 발생기(330), 리드 라이트 회로(340) 및 제어 로직(350)(control logic) 등을 포함할 수 있다.
메모리 컨트롤러(200)와 비휘발성 메모리(301)는 제1 채널(Channel 1)을 통해 연결될 수 있다. 메모리 컨트롤러(200)와 비휘발성 메모리(302)는 제2 채널(Channel 2)을 통해 연결될 수 있다. 메모리 컨트롤러(200)와 비휘발성 메모리(303)는 제3 채널(Channel 3)을 통해 연결될 수 있다.
도 1 내지 도 19를 참조하여 설명한 메모리 인터페이스 제어 모듈(240)은 메모리 컨트롤러(200)에 포함될 수 있다. 즉, 메모리 인터페이스 제어 모듈(240)은 복수의 비휘발성 메모리들(301, 302, 303)과 메모리 컨트롤러(200) 사이의 인터페이스들로부터 제공되는 데이터의 용량을 제어할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 전자 장치 100: 호스트
200: 메모리 컨트롤러 211: 메모리
212: 호스트 인터페이스 213: 메모리 인터페이스
220: 동작 메모리 222: 가비지 콜렉션 트리거 모듈
224: 가비지 콜렉션 매니저 모듈 226: 메모리 정보 수집 모듈
228: 어드레스 매핑 테이블 230: 데이터 라이트 모듈
240: 메모리 인터페이스 제어 모듈 242: 유효 페이지 카운트 체크 모듈

Claims (10)

  1. 복수의 메모리 블록들을 포함하는 비휘발성 메모리; 및
    상기 비휘발성 메모리를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 비휘발성 메모리에 라이트 데이터를 포함하는 호스트 데이터를 제공하고,
    상기 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 상기 메모리 블록들에 대한 가비지 콜렉션을 수행하여 상기 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하고,
    상기 메모리 블록들의 프리 블록 카운트가 상기 제1 임계값보다 작은 제2 임계값보다 크고, 상기 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우 상기 호스트 데이터의 제공 용량을 증가시키는 메모리 저장 장치.
  2. 제 1항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들 중 상기 제1 메모리 블록과 다른 제2 메모리 블록의 유효 페이지 카운트가 상기 제3 임계값 이상인 경우 상기 호스트 데이터의 제공 용량을 감소시키는 메모리 저장 장치.
  3. 제 2항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들의 프리 블록 카운트가 제1 임계값 이상인 경우 상기 메모리 블록들에 대한 가비지 콜렉션을 수행하지 않고, 상기 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하지 않는 메모리 저장 장치.
  4. 제 2항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들 중 상기 제1 메모리 블록과 다른 제2 메모리 블록의 유효 페이지 카운트가 제3 임계값 이상인 경우 상기 가비지 콜렉션 데이터의 제공 용량을 증가시키는 메모리 저장 장치.
  5. 제 1항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들의 프리 블록 카운트가 상기 제2 임계값 이하인 경우 상기 호스트 데이터의 제공 용량을 감소시키는 메모리 저장 장치.
  6. 복수의 메모리 블록들을 포함하는 비휘발성 메모리; 및
    상기 비휘발성 메모리와 연결된 메모리 인터페이스를 포함하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    상기 메모리 인터페이스에 라이트 데이터를 포함하는 호스트 데이터를 제공하고,
    상기 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 상기 메모리 인터페이스에 가비지 콜렉션 데이터를 제공하고,
    상기 메모리 인터페이스는,
    상기 호스트 데이터와 상기 가비지 콜렉션 데이터 중 적어도 하나를 상기 비휘발성 메모리에 제공하고,
    상기 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우, 상기 호스트 데이터 제공 용량과 상기 가비지 콜렉션 데이터 제공 용량의 비율을 조절하지 않고,
    상기 메모리 블록들 중 상기 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값 이상인 경우, 상기 호스트 데이터 제공 용량과 상기 가비지 콜렉션 데이터 제공 용량의 비율을 조절하는 메모리 저장 장치.
  7. 제 6항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들의 프리 블록 카운트가 상기 제1 임계값보다 작은 제2 임계값 이하인 경우, 상기 호스트 데이터 제공 용량과 상기 가비지 콜렉션 데이터 제공 용량의 비율을 조절하는 메모리 저장 장치.
  8. 제 7항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들의 프리 블록 카운트가 상기 제2 임계값보다 크고, 상기 제1 메모리 블록의 유효 페이지 카운트가 상기 제3 임계값 이상인 경우, 상기 호스트 데이터 제공 용량과 상기 가비지 콜렉션 데이터 제공 용량의 비율을 조절하는 메모리 저장 장치.
  9. 복수의 메모리 블록들을 포함하는 비휘발성 메모리;
    상기 비휘발성 메모리를 제어하는 메모리 컨트롤러; 및
    상기 메모리 컨트롤러와 연결된 호스트를 포함하고,
    상기 호스트는 상기 비휘발성 메모리에 호스트 데이터를 제공하고,
    상기 메모리 컨트롤러는,
    상기 메모리 블록들의 프리 블록 카운트가 제1 임계값보다 작은 경우 상기 메모리 블록들에 대한 가비지 콜렉션을 수행하여 상기 비휘발성 메모리에 가비지 콜렉션 데이터를 제공하고,
    상기 메모리 블록들의 프리 블록 카운트가 상기 제1 임계값보다 작은 제2 임계값보다 크고, 상기 메모리 블록들 중 제1 메모리 블록의 유효 페이지 카운트가 제3 임계값보다 작은 경우 상기 호스트 데이터의 제공 용량을 증가시키고, 상기 가비지 콜렉션 데이터의 제공 용량을 감소시키는 전자 장치.
  10. 제 9항에 있어서,
    상기 메모리 컨트롤러는 상기 메모리 블록들 중 상기 제1 메모리 블록과 다른 제2 메모리 블록의 유효 페이지 카운트가 제3 임계값 이상인 경우 상기 호스트 데이터의 제공 용량을 감소시키고, 상기 가비지 콜렉션 데이터의 제공 용량을 증가시키는 전자 장치.
KR1020210183267A 2021-12-21 2021-12-21 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치 KR20230094262A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210183267A KR20230094262A (ko) 2021-12-21 2021-12-21 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치
US17/937,068 US20230195344A1 (en) 2021-12-21 2022-09-30 Memory storage device and electronic device including a nonvolatile memory
CN202211643018.4A CN116400848A (zh) 2021-12-21 2022-12-20 包括非易失性存储器的存储器存储设备和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210183267A KR20230094262A (ko) 2021-12-21 2021-12-21 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20230094262A true KR20230094262A (ko) 2023-06-28

Family

ID=86767971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210183267A KR20230094262A (ko) 2021-12-21 2021-12-21 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치

Country Status (3)

Country Link
US (1) US20230195344A1 (ko)
KR (1) KR20230094262A (ko)
CN (1) CN116400848A (ko)

Also Published As

Publication number Publication date
US20230195344A1 (en) 2023-06-22
CN116400848A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
EP2345037B1 (en) Translation layer in a solid state storage device
US9190155B2 (en) Memory system
CN111243641A (zh) 包括存储器平面的非易失性存储器装置和存储器系统
US20210295884A1 (en) Nonvolatile memory devices including memory planes and memory systems including the same
EP3955117B1 (en) Memory storage device and electronic device including nonvolatile memory
KR102351237B1 (ko) 메모리 저장 장치 및 통신 시스템
KR20230094262A (ko) 비휘발성 메모리를 포함하는 메모리 저장 장치 및 전자 장치
KR20220066601A (ko) 스토리지 장치, 상기 스토리지 장치를 포함하는 전자 시스템 및 상기 스토리지 장치의 동작 방법
CN114546903A (zh) 存储装置和包括其的存储系统
KR20230065090A (ko) 메모리 장치 및 그것의 동작 방법
KR20220067884A (ko) 비휘발성 메모리 칩 및 비휘발성 메모리 칩을 포함하는 반도체 패키지
US11983436B2 (en) Memory controller and memory system
US12001683B2 (en) Memory device, memory system including the same, and operating method of the memory system
EP4053692A1 (en) Memory storage device, method for operating the storage device and method for operating a host device
US20230147882A1 (en) Memory controller for controlling allocation ratio of buffer memory, memory system including the same, and method of operating memory controller
US20240168669A1 (en) Non-volatile memory device and storage device
KR20230161685A (ko) 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
US20240184482A1 (en) Storage device, storage controller and operating method of storage controller
EP4177891A1 (en) Memory device and operation method thereof
KR20230106920A (ko) 스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템
CN114490427A (zh) 多命名空间存储装置及其操作方法、多命名空间电子系统
TW202331521A (zh) 儲存器裝置以及包括其的資料處理系統
KR20230135279A (ko) 스토리지 장치, 및 스토리지 장치의 구동 방법
KR20220054493A (ko) 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20220037184A (ko) 스토리지 장치, 스토리지 시스템 및 스토리지 시스템의 동작 방법