KR20230086626A - 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치 - Google Patents

화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20230086626A
KR20230086626A KR1020220170239A KR20220170239A KR20230086626A KR 20230086626 A KR20230086626 A KR 20230086626A KR 1020220170239 A KR1020220170239 A KR 1020220170239A KR 20220170239 A KR20220170239 A KR 20220170239A KR 20230086626 A KR20230086626 A KR 20230086626A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
pores
semiconductor light
emitting device
Prior art date
Application number
KR1020220170239A
Other languages
English (en)
Inventor
허윤호
송후영
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/019935 priority Critical patent/WO2023106861A1/ko
Publication of KR20230086626A publication Critical patent/KR20230086626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는 복수의 조립 배선을 구비하는 기판; 상기 기판 상에 배치되며, 소정의 반도체 발광소자가 조립되는 조립 홀을 구비하는 격벽;을 포함하며, 상기 격벽은, 다공성 구조를 포함할 수 있다.

Description

화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치{A Substrate structure for transferring semiconductor light emitting devices for pixels and Display device including the same}
실시예는 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광 소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
하지만, 반도체 발광 소자가 조립되는 기판이 대면적으로 형성됨에 따라, 기판이 중력에 의하여 휘는 현상이 발생되고 있으며, 이로 인해, 기판의 영역에 따라 조립율이 상이하며, 전체적인 조립율이 하락하는 문제점이 연구되고 있다. 따라서, 대면적 기판의 휨 현상을 방지하기 위한 기술이 필요한 상황이다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 전사 기판의 휨 현상을 방지하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자의 자가 조립율을 향상시키는 것이다.
또한, 실시예의 또 다른 목적은 대면적의 기판 내에서 영역에 따라 균일한 조립율을 갖도록 하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광소자가 조립 홀이 아닌 영역에 흡착되는 것을 방지하는 것이다.
또한, 실시예의 또 다른 목적은 반도체 발광 소자의 조립 이후, 디스플레이 공정에서 증착 공정의 부착력을 향상시키는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른, 화소용 반도체 발광소자의 전사를 위한 기판 구조는 복수의 조립 배선을 구비하는 기판; 상기 기판 상에 배치되며, 소정의 반도체 발광소자가 조립되는 조립 홀을 구비하는 격벽;을 포함할 수 있으며, 상기 격벽은, 다공성 구조를 포함할 수 있다.
또한 실시예에서 상기 격벽은, 상기 기판으로부터 높이에 따라, 상기 기판에 가깝게 배치되는 제1 영역 및 상기 기판에 멀리 배치되는 제2 영역을 포함하며, 상기 제1 영역의 다공 밀도와 상기 제2 영역의 다공 밀도는 상이할 수 있다.
또한 실시예에서 상기 제1 영역의 다공의 크기는 상기 제2 영역의 다공의 크기보다 클 수 있다.
또한 실시예에서 상기 제1 영역의 다공의 개수는 상기 제2 영역의 다공의 개수보다 많을 수 있다.
또한 실시예에서 상기 제1 영역의 다공의 크기는 상기 제2 영역의 다공의 크기보다 작을 수 있다.
또한 실시예에서 상기 제1 영역의 다공의 개수는 상기 제2 영역의 다공의 개수보다 적을 수 있다.
또한 실시예에서 상기 격벽의 표면에는 상기 다공성 구조로 인한 요철구조가 형성될 수 있다.
또한 실시예에서 상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도와 상이할 수 있다.
또한 실시예에서 상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도보다 클 수 있다.
또한 실시예에서 상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도보다 작을 수 있다.
또한 실시예는, 상기 기판의 일단과 인접한 격벽에서, 상기 기판의 타단과 인접한 격벽으로 갈수록 다공 밀도가 증가할 수 있다.
또한, 실시예는, 상기 기판의 중앙부와 인접한 격벽에서, 상기 기판의 가장자리부와 인접한 격벽으로 갈수록 다공 밀도가 감소할 수 있다.
실시예에 따른 반도체 발광소자의 디스플레이 장치는 상기 어느 하나의 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 상기 조립홀에 배치되는 반도체 발광소자를 포함할 수 있다.
실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치는 반도체 발광 소자를 패널 기판에 조립할 때, 조립율을 향상시킬 수 있는 기술적 효과가 있다.
또한, 실시예에서 Face-down 방식의 자가 조립 시 기판의 휨 현상을 방지하는 기술적 효과가 있다.
예를 들어, 실시예는 격벽 내의 다공의 밀도를 제어하여 기판 수축을 통해 기판의 중앙부가 중력에 의해 아래로 볼록해지는 현상을 상쇄시켜서 기판의 휨 현상을 방지할 수 있다.
또한, 실시예에서 Face-up 방식의 자가 조립 시 기판의 휨 현상을 방지하는 기술적 효과가 있다.
예를 들어, 실시예는 격벽 내의 다공의 밀도를 제어하여 기판 수축을 통해 기판의 중앙부가 중력에 의해 아래로 오목해지는 현상을 상쇄시켜서 기판의 휨 현상을 방지할 수 있다.
또한, 실시예는 대면적의 기판에서 영역에 관계없이 균일한 조립율을 갖도록 하는 기술적 효과가 있다.
예를 들어, 실시예는 플랫한 형태로 자가 조립이 진행되기 때문에, 조립자석과 기판의 간격이 일정하여, 기판의 영역에 관계없이 균일한 조립율을 가질 수 있다.
또한, 실시예는 자가 조립 시 반도체 발광소자가 격벽의 표면에 흡착되지 않고 조립 홀 내에 배치될 수 있는 기술적 효과가 있다.
예를 들어, 격벽의 표면에 존재하는 다공이 형성하는 요철구조로 인해, 반도체 발광 소자가 격벽의 표면에 흡착되지 않을 수 있다.
또한, 실시예에서 조립 공정 이후, 디스플레이 공정이 진행될 때, 증착 공정의 부착력이 증가하는 기술적 효과가 있다.
예를 들어, 격벽의 표면에 존재하는 다공이 형성하는 요철구조로 인해, 금속막, 유기막, 절연막 등의 증착 공정에서 부착력이 증가할 수 있다.
또한, 실시예에서 기판이 유체 내에 잠기는 순서에 따라 장력 발생을 방지할 수 있는 기술적 효과가 있다.
예를 들어, 유체 내에 먼저 잠기는 기판의 영역의 다공의 밀도는 나중에 잠기는 영역의 다공의 밀도보다 작게 형성하여, 기판을 유체 내에 잠기게 하였을 때 장력을 최소화 할 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 7은 비공개 내부 반도체 발광소자의 패널 조립에서의 불량 이슈를 나타낸 개념도.
도 8은 제1 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치의 단면도.
도 9는 제2 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치의 단면도.
도 10은 제1, 제2 실시예에 따른 디스플레이 장치의 개념도.
도 11은 제1, 제2 실시예에 따른 디스플레이 장치에서 반도체 발광소자가 조립되는 모습을 나타낸 개념도.
도 12는 제3 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치의 단면도.
도 13은 제4 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치의 단면도.
도 14는 제3, 제4 실시예에 따른 디스플레이 장치의 개념도.
도 15는 제3, 제4 실시예에 따른 디스플레이 장치에서 반도체 발광소자가 조립되는 모습을 나타낸 개념도.
도 16은 제5 실시예에 따라, 격벽의 다공 배열을 나타낸 평면도.
도 17은 제6 실시예에 따라, 격벽의 다공 배열을 나타낸 평면도.
도 18은 제7 실시예에 따라, 격벽의 다공 배열을 나타낸 평면도.
도 19은 제8 실시예에 따라, 격벽의 다공 배열을 나타낸 평면도.
도 20은 기판의 영역에 따른 수축을 나타낸 개념도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(45)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(45)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(45)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
이하, 자가 조립 시 기판의 휨 방지를 위한 실시예를 설명하도록 한다.
도 7은 비공개 내부 반도체 발광소자의 장치에서 패널 단의 불량 이슈를 나타낸 개념도이다. 도 7을 참조하면, 디스플레이 패널 상에 자석 어레이(70)가 배치되어 있다. 디스플레이 패널은 기판(10), 절연층(35), 조립 배선, 반도체 발광소자를 포함할 수 있다. 반도체 발광소자들은 유체 내에서 자석 어레이(70)의 자력에 의해 디스플레이 패널로 자가 조립될 수 있다.
하지만, 디스플레이 패널 기판이 대형화되고, 증착 및 패턴이 다층으로 형성됨에 따라, 기판의 무게가 증가하게 되고, 기판 내의 응력과 장력에 의해 불특정 방향으로 휨 현상이 발생할 수 있다. 기판(10)은 중앙부(10a) 및 가장자리부(10b)를 포함할 수 있으며, 중력에 의해 상기 중앙부(10a)와 가장자리부(10b)의 높이가 상이해질 수 있다.
이에 따라, 기판(10)과 자석 어레이(70)간의 간격이 불 균일한 문제가 발생하여, 디스플레이 패널 기판의 조립 홀에 반도체 발광소자가 정조립 되지 못하는 문제가 발생할 수 있다.
반도체 발광소자는 정조립 되어있는 제1 반도체 발광소자(51), 미조립 되어있는 제2 반도체 발광소자(52), 및 틸팅 되어있는 제3 반도체 발광소자(53)를 포함할 수 있으며, 미조립 및 오조립에 의하여 디스플레이 장치의 성능 저하의 이슈가 존재한다.
따라서, 이하의 실시예를 통해 기판의 휨 방지 및 조립율 향상, 디스플레이 장치의 성능 향상을 위한 방법을 설명하도록 한다.
도 8 내지 도 11에 기술된 실시예는 디스플레이 장치의 자가 조립 방식이 Face-down 조립 방식일 때 대응될 수 있다.
도 8은 제1 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조의 개념도이다. 도 8을 참조하면, 제1 실시예는 기판(110), 상기 기판 상에 배치되는 복수의 조립 배선(120), 상기 복수의 조립 배선(120) 상에 배치되는 절연막(125), 상기 절연막 상에 배치되며, 조립 홀(135H)을 구비하는 격벽을 포함할 수 있다. 상기 조립 홀(135H)에는 반도체 발광소자(150)가 배치될 수 있다.
상기 복수의 조립 배선(120)은 서로 이격되어 배치되는 제1 조립 배선(121) 및 제2 조립 배선(122)을 포함할 수 있다. 상기 제1 조립 배선(221) 및 제2 조립 배선(222)은 서로 다른 전원이 교류로 인가되며, DEP force를 형성하여 반도체 발광소자(150)가 조립 홀(135H)에 조립되도록 할 수 있다.
한편, 격벽(130)은 다공구조를 포함할 수 있다. 격벽(130)내에는 다공(140)이 배치되며, 다공은 규칙적으로 배치되는 제1 홀(141), 제2 홀(142), 제3 홀(143)을 포함할 수 있다. 또한, 상기 격벽(130)은 기판(110)으로부터 높이를 기준으로 제1 영역(131), 제2 영역(132), 제3 영역(133)을 포함할 수 있다. 상기 제1, 제2, 제3 영역(131, 132, 133)은 단일 층으로 형성되거나 복수의 층으로 형성될 수 있다. 상기 다공(140)의 지름은 약 100nm 내지 3um의 범위를 가질 수 있으나, 이에 한정하지 않는다.
한편, 격벽(130)에서 다공이 적고 상기 격벽(130)을 이루는 물질의 양이 많을수록 열에 따른 수축이 적어질 수 있다. 이에 따라, 제1 실시예는 격벽(130) 내에 다공(140)을 형성하여, 상기 격벽(130)의 열 팽창과 수축을 제어할 수 있는 기술적 효과가 있다.
제1 실시예에서, 상기 제1 영역(131)에는 제1 홀(141)이 배치되며, 상기 제2 영역(132)에는 제2 홀(142)이 배치되며, 상기 제3 영역(133)에는 제3 홀(143)이 배치될 수 있다. 또한, 각각의 제1, 제2 및 제3 홀(141, 142, 143)은 격벽(130)의 부피 중 5~20%의 부피를 가질 수 있으나, 이에 한정하지 않는다.
한편, 상기 격벽(130) 내에 존재하는 다공(140)은 격벽(130)내의 영역에 따라서 다른 형태를 가질 수 있다. 자세하게, 상기 제1 홀(141)의 크기는 상기 제2 홀(142)의 크기보다 클 수 있다. 또한, 상기 제2 홀(142)의 크기는 상기 제3 홀(143)의 크기보다 클 수 있다. 또한, 상기 제1, 제2 및 제3 홀(141, 142, 143)의 개수는 유사할 수 있다.
이에 따라, 상기 격벽(130)에서 상기 기판(110)에 수직방향으로 가까울수록 다공(140)의 밀도가 높을 수 있다.
따라서, 제1 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는 수직방향으로 기판에 가까울수록 다공(140)의 밀도가 높아지며, 기판(110)에 가까울수록 다공(140)의 밀도가 낮아질 수 있다. 이에 따라, 제1 실시예에서 격벽(130)의 제1 영역(131)은 수축이 적으며, 제3 영역(133)은 수축이 상대적으로 많이 일어날 수 있다.
따라서, 기판(110)과 멀리 있는 격벽(130)의 제3 영역(133)에서 수축이 일어나기 때문에, 기판(110)의 중심부가 아래로 오목해지는 형태를 가질 수 있다.
이에 따라, 제1 실시예는 기판(110)의 중앙부가 가장자리부 보다 아래로 오목해짐에 따라, Face-down 방식의 조립 시 기판(110)의 중앙부가 중력에 의해 아래로 볼록해지는 현상을 상쇄시켜서, 기판(110)의 휨 현상을 방지하는 기술적 효과가 있다. 또한, 기판(110)의 휨 현상이 방지되어 조립 자석이 상기 기판(110)의 중앙부와 가장자리부에 일정한 거리를 갖도록 유지되어, 조립율이 향상되는 기술적 효과가 있다.한편, 상기 격벽(130)은 다공성 구조를 포함하며, 상기 격벽(130)의 표면에도 다공(140)이 존재하며, 이는 요철구조로 형성될 수 있다. 이에 따라, 자가 조립 시 격벽(130)의 표면에 존재하는 홀에 의해서, 유체 내에 분산되어 있는 반도체 발광소자가 격벽(130)에 흡착되지 않고, 조립 홀(135H) 내에 배치될 수 있는 기술적 효과가 있다.
또한, 반도체 발광소자(150)가 상기 조립 홀(135H)에 조립 된 이후, 디스플레이 공정이 진행되는데, 상기 격벽(130)의 표면에 존재하는 다공(140)에 의해서 금속막, 유기막, 절연막 등의 증착 공정의 부착력이 증가하는 기술적 효과가 있다.
도 9는 제2 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조의 개념도이다. 제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있다. 예를 들어, 격벽(130) 내에는 다공(140)이 배치되며, 상기 다공(140)을 통해 기판의 휨 현상을 방지하는 기술적 효과가 있다.
제2 실시예에서, 격벽(130)은 기판(110)으로부터 높이에 따라 제1 영역(131), 제2 영역(132), 제3 영역(133)을 포함할 수 있다. 이 때, 상기 제1, 제2 및 제3 영역(131, 132, 133)의 다공의 밀도는 상이할 수 있다. 자세하게, 제1 영역(131)의 다공(140)의 밀도는 제2 영역(132)의 다공(140)의 밀도보다 클 수 있다. 또한, 상기 제2 영역(132)에서 다공(140)의 밀도는 제3 영역(133)에서 다공(140)의 밀도 보다 클 수 있다.
상기 다공(140)의 유사한 크기로 형성될 수 있으며, 상기 제1, 제2, 제3 영역(131, 132, 133)에서 다공(140)의 개수에 차이가 존재할 수 있다. 상기 제1 영역(131)에서 다공(140)의 개수는 상기 제2 영역(132)에서 다공(140)의 개수보다 많을 수 있다. 또한, 상기 제2 영역(132)에서 다공(140)의 개수는 상기 제3 영역(133)에서 다공(140)의 개수보다 많을 수 있다.
제2 실시예에서, 격벽(130) 내에 존재하는 다공(140)은 기판(110)에 가까울수록 밀도가 클 수 있으며, 다공(140)의 크기가 유사한 경우 상기 기판(110)에 가까울수록 다공(140)의 개수가 많을 수 있다.
이에 따라, 제2 실시예는 격벽(130)의 제1 영역(131)이 제3 영역(133)보다 다공(140)의 밀도가 높아서, 기판(110)에 가까울수록 수축이 적으며, 상기 기판(110)에 멀어질수록 수축이 증가할 수 있다.
따라서, 기판(110)과 멀리 있는 격벽(130)의 제3 영역(133)에서 수축이 일어나기 때문에, 기판(110)의 중심부가 아래로 오목해지는 형태를 가질 수 있다.
이에 따라, 제2 실시예는 기판(110)의 중앙부가 가장자리부보다 아래로 오목해짐에 따라, Face-down 방식의 조립 시 기판(110)의 중앙부가 중력에 의해 아래로 볼록해지는 현상을 상쇄시켜서, 기판(110)의 휨 현상을 방지하는 기술적 효과가 있다. 또한, 기판(110)의 휨 현상이 방지되어 조립 자석이 상기 기판(110)의 중앙부와 가장자리부에 일정한 거리를 갖도록 유지되어, 조립율이 향상되는 기술적 효과가 있다.
도 10은 제1 및 제2 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조에서 기판의 수축을 나타낸 개념도이다. 도 10을 참조하면, 절연층(135)에 존재하는 격벽(130)이 다공성 구조를 포함하며, 다공의 배열에 따라 기판의 수축이 제어될 수 있다.
제1 및 제2 실시예에서 절연층(135)은 수직 방향으로 기판(110)에 가까울수록 다공의 밀도가 크며, 기판(110)에서 멀수록 다공의 밀도가 작을 수 있다. 따라서, 절연층(135)은 다공의 밀도가 적은 영역에서 수축이 일어나며, 상기 절연층(135) 및 기판(110)은 아래로 오목한 형상을 가질 수 있다.
이에 따라, 제1 및 제2 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는 Face-down 방식으로 자가 조립 시 아래로 오목한 기판을 통해 중력을 상쇄시켜 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
도 11은 제1, 제2 실시예에 따른 디스플레이 장치에서 반도체 발광소자가 Face-down 방식으로 조립되는 모습을 나타낸 개념도이다. 도 11을 참조하면, 수조(105) 내에 유체(107)가 채워져 있으며, 상기 유체(107)에서 기판(110)이 기판 받침(160)에 의해 고정될 수 있다. 기판(110) 상에는 조립 자석(170)이 배치되며, 상기 조립 자석(170)에 의해 반도체 발광소자(150)가 기판(110)으로 당겨질 수 있다.
한편, 비공개 내부기술에서는 기판(110)의 가장자리부가 기판 받침(160)에 의해 지지되며, 중력에 의해 기판의 중앙부가 아래를 향하여 볼록해지는 문제가 연구되었다.
반면, 제1 및 제2 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는, 절연층(135) 내에 격벽이 다공을 포함하며, 상기 다공의 밀도는 기판(110)과 가까운 영역이 상기 기판(110)과 먼 영역보다 높음에 따라, 상기 절연층(135)과 기판(110)이 아래로 오목해질 수 있다.
따라서, Face-down 방식으로 자가 조립을 진행할 경우, 상기 제1, 제2 실시예의 조립 기판 구조는 180도 반전된 상태가 되므로 위로 볼록한 상태로 위치될 수 있다.
이때 중력에 의해 중앙부가 중력방향으로 인력을 받는 현상이, 다공성 격벽에 의해 형성된 위로 볼록한 기판(110)으로 인해 상쇄되어 기판(110)의 휨 현상이 방지되는 기술적 효과가 있다.
또한, 기판이 평평한 형태로 자가 조립되며, 상기 기판(110)의 영역에 상관없이 조립 자석(170)과의 간격이 일정하게 유지되어, 조립율이 증가하는 기술적 효과가 있다.
한편, 상기 기판(110)이 유체(107) 내에 잠길 때, 상기 기판(110)의 일단이 먼저 잠긴 후, 타단이 잠길 수 있다.
이 경우, 먼저 잠기는 기판(110)의 일단에 인접하는 절연층(135)은 타단에 인접하는 절연층(135)에 비해 다공의 밀도가 적을 수 있다. 자세하게, 기판(110)에서 유체(107)에 잠기는 순서에 따라, 먼저 잠기는 기판(110)의 영역일수록 다공의 밀도가 적을 수 있다.
이에 따라, 유체(107) 내에 먼저 잠기는 기판(110)의 일단은 나중에 잠기는 기판(110)의 타단보다 장력 발생을 최소화할 수 있으며, 기판의 휨 방지를 더욱 향상시킬 수 있는 기술적 효과가 있다.
이어서, 도 12 내지 도 15에 기술된 실시예는 디스플레이 장치의 자가조립 방식이 Face-up 방식일 때 대응될 수 있다. 도 12는 제3 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조의 단면도이다. 제3 실시예는 제1, 제2 실시예의 기술적 특징을 채용할 수 있다. 예를 들어, 제3 실시예는 격벽(130)이 다공성 구조를 포함하며, 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
도 12를 참조하면, 격벽(130)은 기판(110)으로부터 높이를 기준으로 제1 영역(131), 제2 영역(132), 제3 영역(133)을 포함할 수 있다. 상기 제1, 제2, 제3 영역(131, 132, 133)은 단일 층으로 형성되거나 복수의 층으로 형성될 수 있다. 상기 다공(140)의 지름은 약 100nm 내지 3um의 범위를 가질 수 있으나, 이에 한정하지 않는다.
제3 실시예에서, 상기 제1 영역(131)에는 제1 홀(141)이 배치되며, 상기 제2 영역(132)에는 제2 홀(142)이 배치되며, 상기 제3 영역(133)에는 제3 홀(143)이 배치될 수 있다. 또한, 각각의 제1, 제2 및 제3 홀(141, 142, 143)은 격벽(130)의 부피 중 5~20%의 부피를 가질 수 있으나, 이에 한정하지 않는다.
한편, 상기 격벽(130) 내에 존재하는 다공(140)은 격벽(130)내의 영역에 따라서 다른 형태를 가질 수 있다. 자세하게, 상기 제1 홀(141)의 크기는 상기 제2 홀(142)의 크기보다 작을 수 있다. 또한, 상기 제2 홀(142)의 크기는 상기 제3 홀(143)의 크기보다 작을 수 있다. 또한, 상기 제1, 제2 및 제3 홀(141, 142, 143)의 개수는 유사할 수 있다.
이에 따라, 상기 격벽(130) 내에서 상기 기판(110)에 수직방향으로 가까울수록 다공(140)의 밀도가 작을 수 있다. 또한, 다공(140)의 밀도가 작아지면, 다공의 밀도가 많은 영역에 비해 격벽(130)의 수축이 증가할 수 있다.
따라서, 제3 실시예에서 격벽(130)의 제1 영역(131)은 상대적으로 수축이 많으며, 제3 영역(133)은 상대적으로 수축이 적을 수 있다. 이어서, 기판(110)과 가까이 있는 격벽(130)의 상기 제1 영역(131)에서 수축이 일어나기 때문에, 기판(110)의 중심부가 위로 볼록해지는 형태를 가질 수 있다.
이에 따라, 제3 실시예는 기판(110)의 중앙부가 가장자리부보다 위로 볼록해짐에 따라, Face-up 방식의 조립 시 기판(110)의 중앙부가 중력에 의해 아래로 인력을 받는 현상을 상쇄시켜서, 기판(110)의 휨 현상을 방지하는 기술적 효과가 있다. 또한, 기판(110)의 휨 현상이 방지되어 조립 자석이 상기 기판(110)의 중앙부와 가장자리부에 일정한 거리를 갖도록 유지되어, 조립율이 향상되는 기술적 효과가 있다.
또한, 상기 격벽(130)은 다공성 구조를 포함하며, 상기 격벽(130)의 표면에도 다공(140)이 존재하며, 이는 요철구조로 형성될 수 있다. 이에 따라, 자가 조립 시 격벽(130)의 표면에 존재하는 홀에 의해서, 유체 내에 분산되어 있는 반도체 발광소자가 격벽(130)에 흡착되지 않고, 조립 홀(135H) 내에 배치될 수 있는 기술적 효과가 있다.
또한, 반도체 발광소자(150)가 상기 조립 홀(135H)에 조립 된 이후, 디스플레이 공정이 진행되는데, 상기 격벽(130)의 표면에 존재하는 다공(140)에 의해서 금속막, 유기막, 절연막 등의 증착 공정의 부착력이 증가하는 기술적 효과가 있다.
도 13은 제4 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조의 단면도이다. 제4 실시예는 제1, 제2, 제3 실시예의 기술적 특징을 채용할 수 있다. 예를 들어, 제4 실시예는 격벽(130)이 다공성 구조를 포함하며, 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
제4 실시예에서, 격벽(130)은 기판(110)으로부터 높이에 따라 제1 영역(131), 제2 영역(132), 제3 영역(133)을 포함할 수 있다. 이 때, 상기 제1, 제2 및 제3 영역(131, 132, 133)의 다공의 밀도는 상이할 수 있다. 자세하게, 제1 영역(131)의 다공(140)의 밀도는 제2 영역(132)의 다공(140)의 밀도보다 작을 수 있다. 또한, 상기 제2 영역(132)에서 다공(140)의 밀도는 제3 영역(133)에서 다공(140)의 밀도 보다 작을 수 있다.
상기 다공(140)의 유사한 크기로 형성될 수 있으며, 상기 제1, 제2, 제3 영역(131, 132, 133)에서 다공(140)의 개수에 차이가 존재할 수 있다. 상기 제1 영역(131)에서 다공(140)의 개수는 상기 제2 영역(132)에서 다공(140)의 개수보다 적을 수 있다. 또한, 상기 제2 영역(132)에서 다공(140)의 개수는 상기 제3 영역(133)에서 다공(140)의 개수보다 적을 수 있다.
제4 실시예에서, 격벽(130) 내에 존재하는 다공(140)은 기판(110)에 가까울수록 밀도가 작을 수 있으며, 다공(140)의 크기가 유사한 경우 상기 기판(110)에 가까울수록 다공(140)의 개수가 적을 수 있다.
이에 따라, 제4 실시예는 격벽(130)의 제1 영역(131)이 제3 영역(133)보다 다공(140)의 밀도가 낮아서, 기판(110)에 가까울수록 수축이 많으며, 상기 기판(110)에 멀어질수록 수축이 감소할 수 있다. 기판(110)과 가까이 있는 격벽(130)의 제1 영역(131)에서 수축이 일어나기 때문에, 기판(110)의 중앙부가 위로 볼록한 형태를 가질 수 있다.
따라서, 제4 실시예는 기판(110)의 중앙부가 가장자리부보다 위로 볼록해짐에 따라, Face-up 방식의 조립 시 기판(110)의 중앙부가 중력에 의해 아래로 당겨지는 현상을 상쇄시켜서, 기판(110)의 휨 현상을 방지하는 기술적 효과가 있다.
또한, 기판(110)의 휨 현상이 방지되어 조립 자석이 상기 기판(110)의 중앙부와 가장자리부에 일정한 거리를 갖도록 유지되어, 조립율이 향상되는 기술적 효과가 있다.
도 14는 제3 및 제4 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조에서 기판의 수축을 나타낸 개념도이다. 도 14를 참조하면, 절연층(135)에 존재하는 격벽(130)이 다공성 구조를 포함하며, 다공의 배열에 따라 기판의 수축이 제어될 수 있다.
제3 및 제4 실시예에서, 절연층(135)은 수직 방향으로 기판(110)에 가까울수록 다공의 밀도가 작으며, 상기 기판(110)에서 멀수록 다공의 밀도가 클 수 있다. 따라서, 절연층(135)은 다공의 밀도가 작은 영역에서 수축이 일어나며, 상기 절연층(135) 및 기판(110)은 위로 볼록한 형상을 가질 수 있다.
이에 따라, 제3 및 제4 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는 Face-up 방식으로 자가 조립 시 위로 볼록한 기판을 통해 중력을 상쇄시켜 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
도 15는 제3 및 제4 실시예에 따른 디스플레이 장치에서 반도체 발광소자가 Face-up 방식으로 조립되는 모습을 나타낸 개념도이다. 도 15를 참조하면, 수조(105) 내에 유체(107)가 채워져 있으며, 상기 유체(107)에서 기판(110)이 기판 받침(160)에 의해 고정될 수 있다. 상기 기판(110) 아래에는 조립 자석이 배치되며, 상기 조립 자석(170)에 의해 반도체 발광소자(150)가 기판(110)으로 당겨질 수 있다.
한편, 비공개 내부기술에서는 기판(110)의 가장자리부가 기판 받침(160)에 의해 지지되며, 중력에 의해 기판의 중앙부가 아래를 향하여 오목해지는 문제가 연구되었다.
반면, 제3 및 제4 실시예에 따른 화소용 반도체 발광소자의 전사를 위한 기판 구조는, 절연층(135) 내에 격벽이 다공을 포함하며, 상기 다공의 밀도는 기판(110)과 먼 영역이 상기 기판(110)과 가까운 영역보다 높음에 따라, 상기 절연층(135)과 기판(110)이 위로 볼록해질 수 있다.
따라서, Face-up 방식으로 자가 조립을 진행할 경우, 기판(110)이 중력에 의해 중앙부가 중력방향으로 인력을 받는 현상이, 다공성 격벽에 의해 형성된 위로 볼록한 기판(110)으로 인해 상쇄되어 기판(110)의 휨 현상이 방지되는 기술적 효과가 있다. 또한, 기판이 평평한 형태로 자가 조립되며, 상기 기판(110)의 영역에 상관없이 조립 자석(170)과의 간격이 일정하게 유지되어, 조립율이 증가하는 기술적 효과가 있다.
한편, 상기 기판(110)이 유체(107) 내에 잠길 때, 상기 기판(110)의 일단이 먼저 잠긴 후, 타단이 잠길 수 있다.
이 경우, 먼저 잠기는 기판(110)의 일단에 인접하는 절연층(135)은 타단에 인접하는 절연층(135)에 비해 다공의 밀도가 적을 수 있다. 자세하게, 기판(110)에서 유체(107)에 잠기는 순서에 따라, 먼저 잠기는 기판(110)의 영역일수록 다공의 밀도가 적을 수 있다.
이에 따라, 유체(107) 내에 먼저 잠기는 기판(110)의 일단은 나중에 잠기는 기판(110)의 타단보다 장력 발생을 최소화할 수 있으며, 기판의 휨 방지를 더욱 향상시킬 수 있는 기술적 효과가 있다.
도 16은 제5 실시예에 따른 다공성 격벽이 형성된 기판의 평면도이다. 도 16을 참조하면, 기판(110)상에 격벽(130)이 배치되며, 상기 격벽(130)은 다공성 구조를 포함할 수 있다. 또한, 상기 중심부(110a)에서의 다공(140)의 크기는 상기 가장자리부(110b)에서의 다공(140)의 크기보다 작을 수 있다. 따라서, 제5 실시예는 기판(110)의 중심부(110a)와 가장자리부(110b)의 다공(140)의 밀도가 상이할 수 있다. 자세하게, 상기 중심부(110a)에서의 다공(140)의 밀도는 상기 가장자리부(110b)에서의 다공의 밀도보다 작을 수 있다.
도 17은 제6 실시예에 따른 다공성 격벽이 형성된 기판의 평면도이다. 도 17을 참조하면, 기판(110)상에 격벽(130)이 배치되며, 상기 격벽(130)은 다공성 구조를 포함할 수 있다. 상기 다공(140)들의 크기는 유사할 수 있으며, 상기 중심부(110a)에서의 다공(140)의 개수는 상기 가장자리부(110b)에서의 다공의 개수보다 적을 수 있다. 따라서, 제6 실시예는 기판(110)의 중심부(110a)와 가장자리부(110b)의 다공(140)의 밀도가 상이할 수 있다. 자세하게, 상기 중심부(110a)에서의 다공(140)의 밀도는 상기 가장자리부(110b)에서의 다공의 밀도보다 작을 수 있다.
잠시 도 20을 참조하면, 기판(110)에서 중심부(110a)에서의 다공(140)의 밀도가 작을 경우, 상기 중심부(110a)에서는 수축이 증가할 수 있다. 반면, 상대적으로 가장자리부(110b)에서의 다공(140)의 밀도가 클 경우, 상기 가장자리부(110b)에서 수축이 감소할 수 있다. 따라서, 제5 및 제6 실시예에서, 기판의 중심부(110a)가 가장자리부(110b)에 비하여 수축이 커짐으로 인해, 상기 기판(110)이 아래로 오목한 형태를 가질 수 있다. 이에 따라, Face-down 방식으로 자가 조립이 진행될 때, 중력을 상쇄시켜 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
이어서, 도 18은 제7 실시예에 따른 다공성 격벽이 형성된 기판의 평면도이다. 도 18을 참조하면, 기판(110)상에 격벽(130)이 배치되며, 상기 격벽(130)은 다공성 구조를 포함할 수 있다. 또한, 상기 중심부(110a)에서의 다공(140)의 크기는 상기 가장자리부(110b)에서의 다공(140)의 크기보다 클 수 있다. 따라서, 제7 실시예는 기판(110)의 중심부(110a)와 가장자리부(110b)의 다공(140)의 밀도가 상이할 수 있다. 자세하게, 상기 중심부(110a)에서의 다공(140)의 밀도는 상기 가장자리부(110b)에서의 다공의 밀도보다 클 수 있다.
도 19는 제8 실시예에 따른 다공성 격벽이 형성된 기판의 평면도이다. 도 19를 참조하면, 기판(110)상에 격벽(130)이 배치되며, 상기 격벽(130)은 다공성 구조를 포함할 수 있다. 상기 다공(140)들의 크기는 유사할 수 있으며, 상기 중심부(110a)에서의 다공(140)의 개수는 상기 가장자리부(110b)에서의 다공의 개수보다 많을 수 있다. 따라서, 제8 실시예는 기판(110)의 중심부(110a)와 가장자리부(110b)의 다공(140)의 밀도가 상이할 수 있다. 자세하게, 상기 중심부(110a)에서의 다공(140)의 밀도는 상기 가장자리부(110b)에서의 다공의 밀도보다 클 수 있다.
잠시 도 20을 참조하면, 기판(110)에서 중심부(110a)에서의 다공(140)의 밀도가 클 경우, 상기 중심부(110a)에서는 수축이 감소할 수 있다. 반면, 상대적으로 가장자리부(110b)에서의 다공(140)의 밀도가 클 경우, 상기 가장자리부(110b)에서 수축이 증가할 수 있다. 따라서, 제7 및 제8 실시예에서, 기판의 가장자리부(110b)가 중심부(110a)에 비하여 수축이 커짐으로 인해, 상기 기판(110)이 위로 볼록한 형태를 가질 수 있다. 이에 따라, Face-up 방식으로 자가 조립이 진행될 때, 중력을 상쇄시켜 기판의 휨 현상을 방지할 수 있는 기술적 효과가 있다.
실시예에 의하면, 상기 기판(110)이 유체 내에 잠길 때, 상기 기판(110)의 일 영역이 먼저 잠긴 후, 타 영역이 잠길 수 있다. 이 경우, 먼저 잠기는 기판(110)의 일 영역에 인접하는 절연층은 타 영역에 인접하는 절연층에 비해 다공의 밀도가 적을 수 있다. 자세하게, 기판(110)에서 유체에 잠기는 순서에 따라, 먼저 잠기는 기판(110)의 영역일수록 다공의 밀도가 적을 수 있다. 또한, 기판의 가장자리부가 기판 받침에 의하여 지지되며, 기판의 중앙부가 중력에 의하여 당겨질 때, 유체에는 기판의 가장자리부가 중앙부보다 먼저 유체 내에 잠길 수 있다. 이 때 발생하는 장력을 최소화하기 위해, 기판의 중앙부에 인접하는 절연층에서, 기판의 가장자리부에 인접하는 절연층으로 갈수록 다공의 밀도가 감소할 수 있다.
이에 따라, 유체 내에 먼저 잠기는 기판(110)의 일 영역은 나중에 잠기는 기판(110)의 타 영역보다 장력 발생을 최소화할 수 있으며, 기판의 휨 방지를 더욱 향상시킬 수 있는 기술적 효과가 있다.
실시예에 따른 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치는 반도체 발광 소자를 패널 기판에 조립할 때, 조립율을 향상시킬 수 있는 기술적 효과가 있다.
또한, 실시예에서 Face-down 방식의 자가 조립 시 기판의 휨 현상을 방지하는 기술적 효과가 있다.
예를 들어, 실시예는 격벽 내의 다공의 밀도를 제어하여 기판 수축을 통해 기판의 중앙부가 중력에 의해 아래로 볼록해지는 현상을 상쇄시켜서 기판의 휨 현상을 방지할 수 있다.
또한, 실시예에서 Face-up 방식의 자가 조립 시 기판의 휨 현상을 방지하는 기술적 효과가 있다.
예를 들어, 실시예는 격벽 내의 다공의 밀도를 제어하여 기판 수축을 통해 기판의 중앙부가 중력에 의해 아래로 오목해지는 현상을 상쇄시켜서 기판의 휨 현상을 방지할 수 있다.
또한, 실시예는 대면적의 기판에서 영역에 관계없이 균일한 조립율을 갖도록 하는 기술적 효과가 있다.
예를 들어, 실시예는 플랫한 형태로 자가 조립이 진행되기 때문에, 조립자석과 기판의 간격이 일정하여, 기판의 영역에 관계없이 균일한 조립율을 가질 수 있다.
또한, 실시예는 자가 조립 시 반도체 발광소자가 격벽의 표면에 흡착되지 않고 조립 홀 내에 배치될 수 있는 기술적 효과가 있다.
예를 들어, 격벽의 표면에 존재하는 다공이 형성하는 요철구조로 인해, 반도체 발광 소자가 격벽의 표면에 흡착되지 않을 수 있다.
또한, 실시예에서 조립 공정 이후, 디스플레이 공정이 진행될 때, 증착 공정의 부착력이 증가하는 기술적 효과가 있다.
예를 들어, 격벽의 표면에 존재하는 다공이 형성하는 요철구조로 인해, 금속막, 유기막, 절연막 등의 증착 공정에서 부착력이 증가할 수 있다.
21: 데이터 구동부
22: 타이밍 제어부
PX: 화소
PX1: 제1 서브 화소
PX2: 제2 서브 화소
PX3: 제3 서브 화소
Cst: 커패시터
DT: 구동 트랜지스터
A1: 제1 패널 영역
10, 110: 기판
10a, 110a: 중앙부
10b, 110b: 가장자리부
35, 135: 절연층
50, 150: 반도체 발광소자
51: 제1 반도체 발광소자
52: 제2 반도체 발광소자
53: 제3 반도체 발광소자
70: 자석어레이
105: 수조
107: 유체
120: 조립 배선
121: 제1 조립 배선
122: 제2 조립 배선
125: 절연막
130: 격벽
131: 제1 영역
132: 제2 영역
133: 제3 영역
135H: 조립 홀
140: 다공
141: 제1 홀
142: 제2 홀
143: 제3 홀
160: 기판 받침
170: 조립 자석

Claims (14)

  1. 복수의 조립 배선을 구비하는 기판; 및
    상기 기판 상에 배치되며, 소정의 반도체 발광소자가 조립되는 조립 홀을 구비하는 격벽;을 포함하며,
    상기 격벽은,
    다공성 구조를 포함하는, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  2. 제1항에 있어서,
    상기 격벽은,
    상기 기판으로부터 높이에 따라, 상기 기판에 가깝게 배치되는 제1 영역 및 상기 기판에 멀리 배치되는 제2 영역을 포함하며,
    상기 제1 영역의 다공 밀도와 상기 제2 영역의 다공 밀도는 상이한, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  3. 제2항에 있어서,
    상기 제1 영역의 다공의 크기는 상기 제2 영역의 다공의 크기보다 큰, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  4. 제2항에 있어서,
    상기 제1 영역의 다공의 개수는 상기 제2 영역의 다공의 개수보다 많은, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  5. 제2항에 있어서,
    상기 제1 영역의 다공의 크기는 상기 제2 영역의 다공의 크기보다 작은, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  6. 제2항에 있어서,
    상기 제1 영역의 다공의 개수는 상기 제2 영역의 다공의 개수보다 적은, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  7. 제1항에 있어서,
    상기 격벽의 표면에는 상기 다공성 구조로 인한 요철구조가 형성되는, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  8. 제1항에 있어서,
    상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도와 상이한, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  9. 제8항에 있어서,
    상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도보다 큰, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  10. 제8항에 있어서,
    상기 기판의 중앙부에 인접한 다공의 밀도는, 상기 기판의 가장자리부에 인접한 다공의 밀도보다 작은, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  11. 제1항에 있어서,
    상기 기판의 일단과 인접한 격벽에서, 상기 기판의 타단과 인접한 격벽으로 갈수록 다공 밀도가 증가하는, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  12. 제1항에 있어서,
    상기 기판의 중앙부와 인접한 격벽에서, 상기 기판의 가장자리부와 인접한 격벽으로 갈수록 다공 밀도가 감소하는, 화소용 반도체 발광소자의 전사를 위한 기판 구조.
  13. 제1항의 화소용 반도체 발광소자의 전사를 위한 기판 구조; 및
    상기 조립 홀 내에 배치되는 반도체 발광소자;를 포함하는 반도체 발광소자를 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 화소용 반도체 발광소자의 전사를 위한 기판 구조는,
    제2항 내지 제11항 중 어느 하나를 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
KR1020220170239A 2021-12-08 2022-12-08 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치 KR20230086626A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/019935 WO2023106861A1 (ko) 2021-12-08 2022-12-08 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210175097 2021-12-08
KR20210175097 2021-12-08

Publications (1)

Publication Number Publication Date
KR20230086626A true KR20230086626A (ko) 2023-06-15

Family

ID=86763860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220170239A KR20230086626A (ko) 2021-12-08 2022-12-08 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20230086626A (ko)
CN (1) CN118369778A (ko)

Also Published As

Publication number Publication date
CN118369778A (zh) 2024-07-19

Similar Documents

Publication Publication Date Title
KR20200106406A (ko) 디스플레이 장치
CN112889155A (zh) 使用半导体发光器件的显示装置及其制造方法
US20230126933A1 (en) Display device including semiconductor light emitting device
KR20240118794A (ko) 반도체 발광 소자 및 디스플레이 장치
KR20230086626A (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
KR102698079B1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
KR102698081B1 (ko) 디스플레이 장치
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20230070225A1 (en) Semiconductor light emitting device for a display panel and display device including same
US20240128401A1 (en) Magnet unit of semiconductor light emitting device for display pixel and self-assembly device using the same
US20230060259A1 (en) Assembly substrate structure of semiconductor light emitting device and display device including the same
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
US20240038824A1 (en) Assembly substrate structure of a display device including a semiconductor light emitting device and a display device including the same
US20230061915A1 (en) Semiconductor light emitting device for a display panel, a substrate structure for a display panel, and a display device including the same
KR102682779B1 (ko) 기판
US20230138336A1 (en) Display device including a semiconductor light emitting device
EP4383336A1 (en) Display device
US20230187580A1 (en) Assembly substrate structure of a display device having a semiconductor light emitting device and a display device including the same
US20230215982A1 (en) Display device including semiconductor light emitting device
KR20240090424A (ko) 디스플레이 장치
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR20240090975A (ko) 디스플레이 장치
KR20230128474A (ko) 발광 소자 및 디스플레이 장치
KR20240049637A (ko) 반도체 발광소자를 포함하는 디스플레이 장치
KR20240122940A (ko) 디스플레이 장치