KR20230077632A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20230077632A
KR20230077632A KR1020220106204A KR20220106204A KR20230077632A KR 20230077632 A KR20230077632 A KR 20230077632A KR 1020220106204 A KR1020220106204 A KR 1020220106204A KR 20220106204 A KR20220106204 A KR 20220106204A KR 20230077632 A KR20230077632 A KR 20230077632A
Authority
KR
South Korea
Prior art keywords
signal
pixel
ramp
floating diffusion
comparator
Prior art date
Application number
KR1020220106204A
Other languages
English (en)
Inventor
박창현
심은섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/991,097 priority Critical patent/US20230164460A1/en
Priority to TW111145014A priority patent/TW202332258A/zh
Priority to JP2022187207A priority patent/JP2023078104A/ja
Priority to CN202211484436.3A priority patent/CN116170705A/zh
Priority to EP22209453.4A priority patent/EP4187915A1/en
Publication of KR20230077632A publication Critical patent/KR20230077632A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

일 실시예에 따른 이미지 센서는 제1 플로팅 디퓨전 및 횡형 오버플로 축적 커패시터(Lateral Overflow Integration Capacitor, LOFIC)를 포함하는 제2 플로팅 디퓨전을 포함하고, 제1 플로팅 디퓨전의 전하량에 기초해서 제1 픽셀 신호를 생성하고, 제1 플로팅 디퓨전 및 제2 플로팅 디퓨전의 전하량에 기초해서 제2 픽셀 신호를 생성하는 픽셀; 픽셀에 연결되며, 제1 픽셀 신호 또는 제2 픽셀 신호를 전달하는 칼럼 라인; 제1 기준 신호 및 제2 기준 신호를 생성하는 램프 신호 생성기; 및 칼럼 라인에 연결되며, 제1 픽셀 신호와 제1 기준 신호를 비교한 제1 비교 결과, 제2 픽셀 신호와 제1 기준 신호를 비교한 제2 비교 결과, 및 제2 픽셀 신호와 제2 기준 신호를 비교한 제3 비교 결과를 포함하는 복수의 비교 결과에 기초하여 이미지 신호를 생성하는 리드아웃 회로를 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다.
최근 들어, 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서는 CMOS 공정을 이용하여 제조되는 이미지 촬상 소자로서, CCD(Charge-Coupled Device) 이미지 센서와 비교하여 제조 단가가 낮고 전력 소모가 적으며 고집적이 가능하다는 장점이 있다.
다만, CMOS 이미지 센서를 통해 획득된 이미지는 CMOS 이미지 센서의 신호 대 잡음비(signal to noise ratio, SNR)의 영향을 많이 받는다는 문제가 있다. 특히, 저조도와 고조도의 이미지를 합성 시 신호 대 잡음비가 급격히 낮아지는 신호 대 잡음비 딥(SNR dip) 현상은 이미지의 화질을 열화시키는 주된 요인 중 하나이다.
신호 대 잡음비가 감소된 이미지 센서를 제공하기 위한 것이다.
또한, 신호 대 잡음비 딥 현상이 개선된 이미지 센서를 제공하기 위한 것이다.
일 실시예에 따른 이미지 센서는 제1 플로팅 디퓨전 및 횡형 오버플로 축적 커패시터(Lateral Overflow Integration Capacitor, LOFIC)를 포함하는 제2 플로팅 디퓨전을 포함하고, 제1 플로팅 디퓨전의 전하량에 기초해서 제1 픽셀 신호를 생성하고, 제1 플로팅 디퓨전 및 제2 플로팅 디퓨전의 전하량에 기초해서 제2 픽셀 신호를 생성하는 픽셀; 픽셀에 연결되며, 제1 픽셀 신호 또는 제2 픽셀 신호를 전달하는 칼럼 라인; 제1 기준 신호 및 제2 기준 신호를 생성하는 램프 신호 생성기; 및 칼럼 라인에 연결되며, 제1 픽셀 신호와 제1 기준 신호를 비교한 제1 비교 결과, 제2 픽셀 신호와 제1 기준 신호를 비교한 제2 비교 결과, 및 제2 픽셀 신호와 제2 기준 신호를 비교한 제3 비교 결과를 포함하는 복수의 비교 결과에 기초하여 이미지 신호를 생성하는 리드아웃 회로를 포함한다.
어떤 실시예에서, 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고, 제2 기준 신호는 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며, 복수의 비교 결과는 제1 픽셀 신호와 제2 기준 신호를 비교한 제4 비교 결과를 더 포함할 수 있다.
어떤 실시예에서, 픽셀은 제3 플로팅 디퓨전을 더 포함하고, 제2 픽셀 신호는 제3 플로팅 디퓨전의 전하량에 더 기초해서 생성되고, 픽셀은 제1 플로팅 디퓨전 및 제3 플로팅 디퓨전의 전하량에 기초해서 제3 픽셀 신호를 더 생성할 수 있다.
어떤 실시예에서, 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고, 제2 기준 신호는 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며, 복수의 비교 결과는 제3 픽셀 신호와 제2 기준 신호를 비교한 제4 비교 결과를 더 포함할 수 있다.
어떤 실시예에서, 제1 픽셀 신호, 제2 픽셀 신호, 및 제1 기준 신호를 입력받고, 제1 비교 결과 및 제2 비교 결과를 출력하는 제1 비교기, 제2 픽셀 신호, 제3 픽셀 신호, 및 제2 기준 신호를 입력받고, 제3 비교 결과 및 제4 비교 결과를 출력하는 제2 비교기를 포함할 수 있다.
어떤 실시예에서, 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고, 제2 기준 신호는 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며, 복수의 비교 결과는 제1 픽셀 신호와 제2 기준 신호를 비교한 제4 비교 결과를 더 포함할 수 있다.
어떤 실시예에서, 램프 신호 생성기는 제3 기울기를 가지는 제3 기준 신호를 더 생성하고, 복수의 비교 결과는 제3 픽셀 신호와 제3 기준 신호를 비교한 제5 비교 결과를 더 포함할 수 있다.
어떤 실시예에서, 램프 신호 생성기는, 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 제3 기울기를 유지할 수 있다.
어떤 실시예에서, 리드아웃 회로는, 제1 픽셀 신호, 제2 픽셀 신호, 및 제1 기준 신호를 입력받고, 제2 비교 결과 및 제4 비교 결과를 출력하는 제1 비교기, 제1 픽셀 신호, 제2 픽셀 신호, 및 제2 기준 신호를 입력받고, 제3 비교 결과 및 제4 비교 결과를 출력하는 제2 비교기, 제3 픽셀 신호와 제3 기준 신호를 입력받고, 제5 비교 결과를 출력하는 제3 비교기를 포함할 수 있다.
어떤 실시예에서, 램프 신호 생성기는 제3 기울기와 상이한 제4 기울기를 가지는 제4 기준 신호를 더 생성하고, 복수의 비교 결과는 제3 픽셀 신호와 제4 기준 신호를 비교한 제6 비교 결과를 더 포함할 수 있다.
어떤 실시예에서, 램프 신호 생성기는, 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 제4 기울기를 유지할 수 있다.
어떤 실시예에서, 리드아웃 회로는, 제3 픽셀 신호와 제4 기준 신호를 입력받고, 제6 비교 결과를 출력하는 제4 비교기를 더 포함할 수 있다.
어떤 실시예에서, 픽셀은 제1 플로팅 디퓨전, 제2 플로팅 디퓨전, 및 제3 플로팅 디퓨전을 제1 서브 픽셀로서 포함하고, 제1 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제4 플로팅 디퓨전, 제2 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제5 플로팅 디퓨전, 및 제3 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제6 플로팅 디퓨전을 제2 서브 픽셀로서 포함하고, 제4 플로팅 디퓨전의 전하량에 기초해서 제4 픽셀 신호를 생성하고, 제4 플로팅 디퓨전 및 제5 플로팅 디퓨전의 전하량에 기초해서 제5 픽셀 신호를 생성하고, 제4 플로팅 디퓨전, 제5 플로팅 디퓨전 및 제6 플로팅 디퓨전의 전하량에 기초해서 제6 픽셀 신호를 생성하며, 칼럼 라인은 제1 서브 픽셀에 연결되는 제1 칼럼 라인과 제2 서브 픽셀에 연결되는 제2 칼럼 라인을 포함하고, 리드아웃 회로는, 제1 픽셀 신호와 제1 기준 신호를 비교할 때 제1 픽셀 신호 및 제4 픽셀 신호의 평균값과 제1 기준 신호를 비교하여 제1 비교 결과를 생성하고, 제2 픽셀 신호와 제1 기준 신호를 비교할 때 제2 픽셀 신호 및 제5 픽셀 신호의 평균값과 제1 기준 신호를 비교하여 제2 비교 결과를 생성하며, 제2 픽셀 신호와 제2 기준 신호를 비교할 때 제2 픽셀 신호 및 제5 픽셀 신호의 평균값과 제2 기준 신호를 비교하여 제3 비교 결과를 생성하고, 제3 픽셀 신호와 제2 기준 신호를 비교할 때 제3 픽셀 신호 및 제6 픽셀 신호의 평균값과 제2 기준 신호를 비교하여 제4 비교 결과를 생성할 수 있다.
일 실시예에 따른 이미지 센서는 광전 소자; 제1 노드와 광전 소자 사이에 연결되는 전송 트랜지스터; 제1 노드에 연결되는 제1 플로팅 디퓨전; 제1 노드와 제2 노드 사이에 연결되는 제1 스위치 트랜지스터; 제2 노드에 연결되는 제2 플로팅 디퓨전; 전원 전압 라인과 제2 노드 사이에 연결되는 제2 스위치 트랜지스터; 제1 노드의 전압에 응답하여 픽셀 신호를 생성하고, 픽셀 신호를 칼럼 라인으로 출력하는 구동 트랜지스터; 복수의 램프 신호를 포함하는 복수의 기준 신호를 생성하여 리드아웃 회로에 전달하는 램프 신호 생성기; 및 칼럼 라인에 연결되고 픽셀 신호 및 복수의 기준 신호 중 제1 기울기를 갖는 램프 신호를 포함하는 제1 기준 신호를 비교하고, 픽셀 신호 및 복수의 기준 신호 중 제1 기울기와 상이한 제2 기울기를 갖는 램프 신호를 포함하는 제2 기준 신호를 비교하여 이미지 신호를 생성하는 리드아웃 회로를 포함한다.
어떤 실시예에서, 픽셀 신호는, 제1 스위치 트랜지스터가 턴 오프된 상태에서 구동 트랜지스터가 생성하는 제1 픽셀 신호; 및 제1 스위치 트랜지스터가 턴 온되고 제2 스위치 트랜지스터가 턴 오프된 상태에서 구동 트랜지스터가 생성하는 제2 픽셀 신호를 포함할 수 있다.
어떤 실시예에서, 제1 노드와 제3 노드 사이에 연결되는 제3 스위치 트랜지스터, 및 제3 노드에 연결되는 제3 플로팅 디퓨전을 더 포함하고, 픽셀 신호는, 제1 스위치 트랜지스터 및 제3 스위치 트랜지스터가 턴 온된 상태에서 구동 트랜지스터가 생성하는 제3 픽셀 신호를 더 포함할 수 있다.
어떤 실시예에서, 제2 스위치 트랜지스터와 직렬로 연결되는 제3 플로팅 디퓨전을 더 포함하고, 픽셀 신호는, 제1 스위치 트랜지스터 및 제2 스위치 트랜지스터가 턴 온된 상태에서 구동 트랜지스터가 생성하는 제3 픽셀 신호를 더 포함할 수 있다.
어떤 실시예에서, 리드아웃 회로는, 제1 픽셀 신호 및 제3 픽셀 신호와 제1 기준 신호를 비교하고, 제2 픽셀 신호 및 제3 픽셀 신호와 제2 기준 신호를 비교하여 이미지 신호를 생성할 수 있다.
어떤 실시예에서, 복수의 기준 신호는, 제3 픽셀 신호에 동기해서 램프 신호 생성기가 생성하는 제3 기울기를 갖는 램프 신호를 포함하는 제3 기준 신호를 더 포함하고, 리드아웃 회로는, 제1 픽셀 신호 및 제2 픽셀 신호와 제1 기준 신호를 비교하고, 제1 픽셀 신호 및 제2 픽셀 신호와 제2 기준 신호를 비교하며, 제3 픽셀 신호와 제3 기준 신호를 비교하여 이미지 신호를 생성할 수 있다.
어떤 실시예에서, 램프 신호 생성기는, 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 제3 기준 신호 내의 램프 신호의 기울기를 유지할 수 있다.
어떤 실시예에서, 복수의 기준 신호는, 제3 픽셀 신호에 동기해서 램프 신호 생성기가 생성하는 제4 기울기를 갖는 램프 신호를 포함하는 제4 기준 신호를 더 포함하고, 리드아웃 회로는 제3 픽셀 신호 및 제4 기준 신호를 비교하는 제4 비교기를 더 포함할 수 있다.
어떤 실시예에서, 램프 신호 생성기는, 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 제4 기준 신호 내의 램프 신호의 기울기를 유지할 수 있다.
일 실시예에 따른 이미지 센서에 의해 실행되는 방법은, 제1 플로팅 디퓨전 및 제2 플로팅 디퓨전을 포함하는 픽셀에서, 제1 플로팅 디퓨전의 전하량에 기초한 제1 픽셀 신호를 생성하고, 제1 플로팅 디퓨전 및 제2 플로팅 디퓨전의 전하량에 기초한 제2 픽셀 신호를 생성하는 단계; 제1 기울기를 갖는 램프 신호를 포함하는 제1 기준 신호 및 제1 기울기와 상이한 제2 기울기를 갖는 램프 신호를 포함하는 제2 기준 신호를 생성하는 단계; 및 제1 픽셀 신호와 제1 기준 신호를 비교한 제1 비교 결과, 제2 픽셀 신호와 제1 기준 신호를 비교한 제2 비교 결과, 및 제2 픽셀 신호와 제2 기준 신호를 비교한 제3 비교 결과를 포함하는 복수의 비교 결과에 기초하여 이미지 신호를 생성하는 단계를 포함한다.
도 1은 일 실시예에 따른 이미지 센서의 예시 블록도이다.
도 2a 및 도 2b는 일 실시예에 따른 픽셀을 나타내는 회로도이다.
도 3은 일 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 4는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 5는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 6은 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 7은 도 6에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 8은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 9는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 10은 본 실시예에 따른 하나의 픽셀을 도시한 회로도이다.
도 11a 및 도 11b는 또 다른 실시예에 따른 픽셀을 나타내는 회로도이다.
도 12는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 13은 일 실시예에 따른 이미지 센서의 또 다른 동작 타이밍을 예시하는 도면이다.
도 14은 본 발명의 일 실시예들에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 15 및 도 16은 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 19은 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 20 및 도 21은 도 19에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 22 및 도 23은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 24 및 도 25는 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 26는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 27 및 도 28은 도 26에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 29는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 30은 도 29에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 31은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 32는 일 실시예에 따른 하나의 픽셀을 도시한 회로도이다.
도 33은 일 실시예에 따른 컴퓨터 장치의 예시 블록도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. 도면을 참고하여 설명한 흐름도에서, 동작 순서는 변경될 수 있고, 여러 동작들이 병합되거나, 어느 동작이 분할될 수 있고, 특정 동작은 수행되지 않을 수 있다.
또한, 단수로 기재된 표현은 "하나" 또는 "단일" 등의 명시적인 표현을 사용하지 않은 이상, 단수 또는 복수로 해석될 수 있다. 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소를 설명하는데 사용될 수 있지만, 구성요소는 이러한 용어에 의해 한정되지는 않는다. 이들 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다.
도 1은 일 실시예에 따른 이미지 센서의 예시 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(100)는 컨트롤러(110), 타이밍 생성기(120), 로우 드라이버(130), 픽셀 어레이(140), 리드아웃 회로(150), 램프 신호 생성기(160), 데이터 버퍼(170), 및 이미지 신호 처리기(180)를 포함할 수 있다. 어떤 실시예에서, 이미지 신호 처리기(180)는 이미지 센서(100)의 외부에 위치될 수 있다.
이미지 센서(100)는 외부에서 수신한 빛을 전기 신호로 변환하여 이미지 신호를 생성할 수 있다. 이미지 신호(IMS)는 이미지 신호 처리기(180)에 제공될 수 있다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 장치에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)) 기기, 가전 기기, 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable multimedia player), 네비게이션(navigation), 드론(drone), 첨단 운전자 보조 시스템(advanced drivers assistance system, ADAS) 등과 같은 전자 장치에 탑재될 수 있다. 또는 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 장치에 탑재될 수 있다.
컨트롤러(110)는 이미지 센서(100)에 포함되는 각 구성요소들(120, 130, 150, 160, 170)을 전반적으로 제어할 수 있다. 컨트롤러(110)는 제어 신호들을 이용하여 각 구성요소들(120, 130, 150, 160, 170)의 동작 타이밍을 제어할 수도 있다. 실시예에 따라, 컨트롤러(110)는 램프 신호 생성기(160)를 제어하여 램프 신호 생성기(160)가 발생시키는 기준 신호(RAMP)를 조정할 수 있고, 타이밍 생성기(120)를 제어하여 로우 드라이버(130)를 통해 픽셀 어레이(140) 내 픽셀 회로의 플로팅 디퓨전(Floating Diffusion, FD) 커패시턴스를 조정할 수 있다.
어떤 실시예에서, 컨트롤러(110)는 애플리케이션 프로세서로부터 촬상 모드를 지시하는 모드 신호를 수신하고, 수신한 모드 신호에 기초하여 이미지 센서(100)를 전반적으로 제어할 수 있다. 예를 들어, 애플리케이션 프로세서는 촬상 환경의 조도, 사용자의 해상도 설정, 센싱되거나 학습된 상태 등 다양한 시나리오에 따라 이미지 센서(100)의 촬상 모드를 결정하고, 결정한 결과를 모드 신호로 컨트롤러(110)에 제공할 수 있다. 컨트롤러(110)는 픽셀 어레이(140)의 복수의 픽셀이 촬상 모드에 따라 픽셀 신호를 출력하도록 제어할 수 있고, 픽셀 어레이(140)는 복수의 픽셀 각각에 대한 픽셀 신호 또는 복수의 픽셀 중 일부에 대한 픽셀 신호를 출력할 수 있으며, 리드아웃 회로(150)는 픽셀 어레이(140)로부터 전달받은 픽셀 신호들을 샘플링하고 처리할 수 있다. 타이밍 생성기(120)는 이미지 센서(100)의 구성들의 동작 타이밍의 기준이 되는 신호를 생성할 수 있다. 타이밍 생성기(120)는 로우 드라이버(130), 리드아웃 회로(150), 및 램프 신호 생성기(160)의 타이밍을 제어할 수 있다. 타이밍 생성기(120)는 로우 드라이버(130), 리드아웃 회로(150), 및 램프 신호 생성기(160)의 타이밍을 제어하는 제어 신호를 제공할 수 있다.
픽셀 어레이(140)는 복수의 픽셀(PX), 그리고 복수의 픽셀(PX)에 각각 연결되는 복수의 로우 라인(RL) 및 복수의 칼럼 라인(CL)을 포함할 수 있다. 어떤 실시예에서, 각 픽셀(PX)은 적어도 하나의 광전 소자(또는 광 감지 소자라고 한다)를 포함할 수 있다. 광전 소자는 입사되는 광을 감지하고, 입사 광을 광량에 따른 전기 신호, 즉 복수의 아날로그 픽셀 신호로 변환할 수 있다. 광전 소자로부터 출력되는 아날로그 픽셀 신호의 레벨은 광전 소자로부터 출력되는 전하의 양에 비례할 수 있다. 즉, 광전 소자로부터 출력되는 아날로그 픽셀 신호의 레벨은 픽셀 어레이(140) 내로 수신되는 빛의 양에 비례할 수 있다.
픽셀 어레이(140)는 복수의 아날로그 픽셀 신호들을 생성하는 과정에서 변환 게인(Conversion gain)을 조절할 수 있다. 변환 게인은, 광전 변환에 의해 생성된 단위 광전하에 대해 픽셀 어레이(140)로부터 출력되는 아날로그 픽셀 신호의 크기이다. 여기서, 변환 게인은 픽셀 어레이(140) 내 하나의 픽셀에 포함되는 복수 개의 트랜지스터를 사용하여 FD 커패시턴스를 변경함으로써 조절될 수 있다.
로우 라인(RL)은 제1 방향으로 뻗어 있으며, 제1 방향을 따라 배치된 픽셀(PX)들에 연결될 수 있다. 예를 들어, 로우 라인(RL)은 픽셀(PX)에 구비되는 소자, 예를 들면 트랜지스터에 로우 드라이버(130)로부터 출력되는 제어 신호를 전달할 수 있다. 로우 라인(RL) 이외에 다른 신호 라인이 제1 방향으로 배열될 수도 있다. 칼럼 라인(CL)은 제1 방향과 교차하는 제2 방향으로 뻗어 있으며, 제2 방향을 따라 배치된 픽셀(PX)들에 연결될 수 있다. 칼럼 라인(CL)은 픽셀(PX)들로부터 출력되는 픽셀 신호를 리드아웃 회로(150)에 전달할 수 있다.
어떤 실시예에서, 하나의 픽셀(PX)은 복수의 서브 픽셀 그룹을 포함할 수 있다. 서브 픽셀 그룹들은 M*N (M, N은 2 이상의 정수) 형태로 배치될 수 있다. M*N 형태는 칼럼 라인(CL)의 배열 방향으로 M개, 로우 라인(RL)의 배열 방향으로 N개가 나열된 형태일 수 있다.
예를 들어, 하나의 픽셀(1400)은 1*2 형태로 나열된 복수의 서브 픽셀 그룹(1401, 1402)을 포함할 수 있다. 도 1에서, 하나의 픽셀(1400)은 2개의 서브 픽셀 그룹(1401, 1402)을 포함하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 하나의 픽셀은 M*N 형태로 나열된 임의의 개수의 서브 픽셀 그룹을 포함할 수 있다.
픽셀 어레이(140)는 서브 픽셀 그룹 단위로 동작할 수 있다. 하나의 서브 픽셀 그룹은 복수의 서브 픽셀을 포함할 수 있다. 구체적으로, 서브 픽셀 그룹(1401)은 서브 픽셀(1401_1, 1401_2)을 포함할 수 있다. 서브 픽셀 그룹(1402)은 서브 픽셀(1402_1, 1402_2)을 포함할 수 있다. 복수의 서브 픽셀(1401_1, 1401_2, 1402_1, 1402_2) 각각은 하나 이상의 광전 소자(또는 광 감지 소자)를 포함할 수 있다.
복수의 서브 픽셀 그룹(1401, 1402) 각각은 하나의 아날로그 픽셀 신호를 출력할 수 있다. 이 때, 하나의 서브 픽셀 그룹(1401, 1402)으로부터 출력되는 아날로그 픽셀 신호의 전압 레벨은 서브 픽셀 그룹(1401, 1402) 내의 각각의 서브 픽셀(1401_1, 1401_2, 1402_1, 1402_2)로부터 출력되는 전압의 레벨의 총 합일 수 있다. 하나의 서브 픽셀 그룹(1401, 1402)에 포함되는 서브 픽셀들은 동일한 컬러 필터를 가질 수 있다.
일 실시예에서, 픽셀 어레이(140)는 서브 픽셀(1401_1, 1401_2, 1402_1, 1402_2) 각각에서 아날로그 신호를 출력할 수 있다. 예를 들어, 고조도 환경에서, 애플리케이션 프로세서는 풀 모드(full mode)를 지시하는 모드 신호를 이미지 센서(100)에 제공할 수 있다. 고조도 환경은 저조도 환경보다 광량이 높은 환경일 수 있다. 풀 모드는 픽셀 어레이(140)를 구성하는 모든 서브 픽셀에 의해 감지된 전압에 대해 독출 동작을 수행하는 것을 의미할 수 있다. 풀 모드를 지시하는 모드 신호를 수신한 경우에, 이미지 센서(100)는, 픽셀 어레이(140)의 모든 서브 픽셀들 각각에 의해 생성된 픽셀 신호를 출력하도록 픽셀 어레이(140)를 제어하고, 출력된 픽셀 신호를 개별적으로 처리할 수 있다. 출력되는 아날로그 신호들의 개수가 많으므로, 풀 모드에서 이미지 센서(100)의 외부 환경의 형태, 명암 등이 선명하게 표시될 수 있다.
일 실시예에서, 픽셀 어레이(140)는 서브 픽셀(1401_1, 1401_2, 1402_1, 1402_2) 각각에서 아날로그 신호를 출력하는 대신 서브 픽셀 그룹(1401, 1402)으로부터 픽셀 신호를 출력할 수 있다. 서브 픽셀 그룹으로 수신되는 광량은 서브 픽셀 그룹 내의 각각의 서브 픽셀로 수신되는 광량의 총 합일 수 있다. 예를 들어, 저조도 환경에서, 애플리케이션 프로세서는 비닝 모드(binning mode)를 지시하는 모드 신호를 이미지 센서(100)에 제공할 수 있다. 저조도 환경은 실내나 야간 같이 광량(quantity of light)이 부족한 환경일 수 있다. 비닝 모드란, 하나의 집합 내에 포함된 서브 픽셀들의 출력 값들을 합산한 값 (또는 평균값)을 하나의 아날로그 픽셀 신호로 출력하는 모드를 의미할 수 있다. 비닝 모드를 지시하는 모드 신호를 수신한 경우에, 이미지 센서(100)는, 하나의 서브 픽셀 그룹 내에서 인접하여 위치한 서브 픽셀들 또는 소정 개수의 동일 컬러 픽셀들 단위로 생성된 픽셀 신호를 출력하도록 픽셀 어레이(140)를 제어하고, 출력된 픽셀 신호를 처리할 수 있다. 비닝 모드를 지시하는 모드 신호를 수신한 경우에, 이미지 센서(100)는 하나의 서브 픽셀 그룹(1401) 내의 복수의 서브 픽셀(1401_1, 1401_2) 각각에 의해 감지된 전압이 합산된 값을 하나의 픽셀 신호로 출력할 수 있다. 또한, 이미지 센서(100)는 하나의 서브 픽셀 그룹(1402) 내의 복수의 서브 픽셀(1402_1, 1402_2) 각각에 의해 감지된 전압이 합산된 값을 하나의 픽셀 신호로 출력할 수 있다. 따라서, 비닝 모드에서 출력되는 픽셀 신호는 저조도 환경에서도 충분한 광량의 정보를 포함할 수 있어서, 이미지 센서(100)의 외부 환경의 색상이 풍부하게 표시될 수 있다.
이하의 설명들에서, 이미지 센서(1000)는 비닝 모드에서 동작하는 것으로 가정된다.
로우 드라이버(130)는 타이밍 생성기(120)의 제어 신호에 응답하여 픽셀 어레이(140)를 구동하기 위한 제어 신호를 생성하고, 복수의 로우 라인(RL)을 통해 픽셀 어레이(140)의 복수의 픽셀(PX)에 제어 신호를 제공할 수 있다. 어떤 실시예에서, 로우 드라이버(130)는 로우 라인 단위로 픽셀(PX)이 입사되는 광을 감지하도록 제어할 수 있다. 로우 라인 단위는 적어도 하나의 로우 라인(RL)을 포함할 수 있다. 예를 들어, 로우 드라이버(130)는 후술하는 바와 같이 픽셀 어레이(140)에 전송 신호(TG), 리셋 신호(RG), 선택 신호(SEL), 게인 제어 신호(DCG) 등을 픽셀 어레이(140)에 제공할 수 있다.
리드아웃 회로(150)는 타이밍 생성기(120)로부터의 제어 신호에 응답하여 복수의 픽셀(PX) 중에서 선택된 로우 라인(RL)에 연결된 픽셀(PX)들로부터의 픽셀 신호(또는 전기 신호)를 광량을 나타내는 픽셀 값으로 변환할 수 있다. 리드아웃 회로(150)는 대응하는 칼럼 라인(CL)을 통해 출력되는 픽셀 신호를 픽셀 값으로 변환할 수 있다. 예를 들어, 리드아웃 회로(150)는 램프 신호와 픽셀 신호를 비교함으로써 픽셀 신호를 픽셀 값으로 변환할 수 있다. 픽셀 값은 복수의 비트를 가지는 이미지 데이터일 수 있다. 구체적으로, 리드아웃 회로(150)는 선택기, 복수의 비교기, 및 복수의 카운터 회로 등을 포함할 수 있다.
램프 신호 생성기(160)는 기준 신호를 생성하여 리드아웃 회로(150)에 전송할 수 있다.
램프 신호 생성기(160)는 전류원, 저항, 및 커패시터를 포함할 수 있다. 램프 신호 생성기(160)는 가변 전류원의 전류 크기나 가변 저항의 저항 값을 조절하여 램프 저항에 걸리는 전압인 램프 전압을 조절함으로써, 가변 전류원의 전류 크기 또는 가변 저항의 저항 값에 따라 결정되는 기울기로 하강 또는 상승하는 복수의 램프 신호를 생성할 수 있다.
또한, 램프 신호 생성기(160)는 클록의 주파수를 조절하여 램프 전압의 게인을 조절할 수 있다. 램프 전압의 "게인"이란 신호를 증폭하는 정도를 의미할 수 있으며, 아날로그 게인(analog gain)이라고도 정의될 수 있다.
여기서, 램프 전압의 게인은 램프 신호의 기울기의 절댓값의 크기에 기초할 수 있다. 예를 들어, 램프 신호는 일정한 전압을 유지하다가 결정된 기울기로 낮아지고, 다시 일정한 전압으로 복귀하는 파형을 가질 수 있다. 램프 신호의 전압이 낮아지는 부분의 기울기의 절댓값이 커질수록 동일한 시간 동안 검출할 수 있는 신호의 개수가 줄어들 수 있다. 이에 따라, 램프 신호의 전압이 낮아지는 부분의 기울기가 가파를수록 아날로그 게인이 작고, 기울기가 완만할수록 아날로그 게인이 클 수 있다.
데이터 버퍼(170)는, 리드아웃 회로(150)로부터 전달되는 선택된 칼럼 라인(CL)에 연결된 복수의 픽셀(PX)의 픽셀 값을 저장하고, 컨트롤러(110)로부터의 이네이블 신호에 응답하여 저장한 픽셀 값을 출력할 수 있다.
이미지 신호 처리기(180)는 데이터 버퍼(170)로부터 수신한 이미지 신호에 대해서 이미지 신호 처리를 수행할 수 있다. 예를 들어, 이미지 신호 처리기(180)는 데이터 버퍼(170)로부터 복수의 이미지 신호를 수신하고, 수신한 이미지 신호를 합성하여 하나의 이미지를 생성할 수 있다.
도 2a는 일 실시예에 따른 픽셀을 나타내는 회로도이다.
일 실시예에 따른 픽셀(PX1)은 빛에 반응하여 전하를 생성하는 광전 소자(PD11, PD12, PD13, PD14)가 생성한 전하를 처리하여 전기 신호를 출력하는 픽셀 회로를 포함할 수 있다. 도 2a에서는 하나의 픽셀(PX1)이 4개의 광전 소자(PD11, PD12, PD13, PD14)를 포함하는 것으로 도시되어 있으나, 발명이 이에 한정되는 것은 아니며 하나의 픽셀(PX1)은 복수 개의 광전 소자를 포함할 수도 있다. 광전 소자(PD11, PD12, PD13, PD14)는 외부 광을 센싱하여 전하를 생성할 수 있다.
광전 소자(PD11, PD12, PD13, PD14)의 캐소드(cathode)는 전송 트랜지스터(TX11, TX12, TX13, TX14)를 통해 플로팅 노드(FN11)에 연결될 수 있고, 광전 소자(PD11, PD12, PD13, PD14)의 애노드(anode)는 접지될 수 있다.
픽셀 회로(PC1)는 전송 트랜지스터(TX11, TX12, TX13, TX14), 구동 트랜지스터(DX1), 선택 트랜지스터(SX1), 리셋 트랜지스터(RX1), 및 스위치 트랜지스터(SW1)를 포함할 수 있다. 픽셀 회로(PC1) 내의 트랜지스터들(TX11, TX12, TX13, TX14, SX1, RX1, SW1)은 로우 드라이버(130)로부터 제공되는 제어 신호들, 예컨대 전송 제어 신호(TG11, TG12, TG13, TG14), 선택 신호(SEL1), 리셋 제어 신호(RG1), 및 제1 게인 제어 신호(DCG1)에 응답하여 동작할 수 있다.
어떤 실시예에서, 픽셀 회로(PC1)는 복수 개의 플로팅 디퓨전(FD11, FD12)을 포함할 수 있다. 복수 개의 플로팅 디퓨전(FD11, FD12) 각각은 소정의 커패시턴스를 가지고, 광전 소자(PD11, PD12)가 생성한 전하를 저장할 수 있다. 도 2a에는 2개의 플로팅 디퓨전(FD11, FD12)이 도시되어 있으나, 픽셀 회로(PC1)는 3개 이상의 플로팅 디퓨전을 가질 수 있다.
전송 트랜지스터(TX11)는 광전 소자(PD11)와 플로팅 노드(FN11) 사이에 연결되어, 전송 신호(TG11)에 의해 제어될 수 있다. 전송 트랜지스터(TX11)가 턴 온(turn on)되면, 광전 소자(PD11)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다.
전송 트랜지스터(TX12)는 광전 소자(PD12)와 플로팅 노드(FN11) 사이에 연결되어, 전송 신호(TG12)에 의해 제어될 수 있다. 전송 트랜지스터(TX12)가 턴 온되면, 광전 소자(PD12)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다. 전송 트랜지스터(TX11)와 전송 트랜지스터(TX12)는 병렬 연결되어 있다.
전송 트랜지스터(TX13)는 광전 소자(PD13)와 플로팅 노드(FN11) 사이에 연결되어, 전송 신호(TG13)에 의해 제어될 수 있다. 전송 트랜지스터(TX13)가 턴 온되면, 광전 소자(PD13)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다.
전송 트랜지스터(TX14)는 광전 소자(PD14)와 플로팅 노드(FN11) 사이에 연결되어, 전송 신호(TG14)에 의해 제어될 수 있다. 전송 트랜지스터(TX14)가 턴 온되면, 광전 소자(PD14)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다.
플로팅 디퓨전(FD11)에 축적된 전하에 따라 플로팅 노드(FN11)의 전압이 결정될 수 있다. 전하가 전압으로 변환되는 비율인 컨버전 게인(conversion gain)은 플로팅 디퓨전(FD11)의 커패시턴스의 크기에 반비례할 수 있다. 예를 들어, 플로팅 디퓨전(FD11)의 커패시턴스가 증가하면 컨버전 게인이 감소되고, 커패시턴스가 감소하면 컨버전 게인이 증가한다.
구동 트랜지스터(DX1)의 게이트는 플로팅 노드(FN11)에 연결된다. 구동 트랜지스터(DX1)는 플로팅 노드(FN11)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX1)는 플로팅 노드(FN11)의 전압에 응답하여 선택 트랜지스터(SX1)를 통해 픽셀 신호(VS)를 칼럼 라인(CL)으로 출력할 수 있다.
선택 트랜지스터(SX1)는 구동 트랜지스터(DX1)와 칼럼 라인(CL) 사이에 연결되어, 선택 신호(SEL1)에 의해 제어될 수 있다. 선택 트랜지스터(SX1)가 턴 온 되면, 구동 트랜지스터(DX1)로부터 출력되는 픽셀 전압(VS)은 선택 트랜지스터(SX1)에 연결된 칼럼 라인(CL)을 통해 리드아웃 회로(도 1의 150)로 출력될 수 있다.
리셋 트랜지스터(RX1)는 전원 전압(VDD)을 공급하는 전원 전압 라인과 플로팅 노드(FN12) 사이에 연결되며, 리셋 제어 신호(RG1)에 의해 제어될 수 있다. 리셋 신호(RG1)에 의해 리셋 트랜지스터(RX1)가 턴 온될 경우, 플로팅 노드(FN12)에 전원 전압(VDD)이 인가되어 플로팅 노드(FN12)가 리셋될 수 있다. 리셋 트랜지스터(RX1)가 턴 온되어 있는 동안 스위치 트랜지스터(SW1)가 턴 온되면, 플로팅 노드(FN11) 및 플로팅 노드(FN12)가 모두 전원 전압(VDD)으로 리셋될 수 있다.
스위치 트랜지스터(SW1)는, 플로팅 노드(FN11)와 플로팅 노드(FN12) 사이에 연결되며, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다.
스위치 트랜지스터(SW1)가 턴 오프된 경우, 플로팅 노드(FN11)는 플로팅 디퓨전(FD11)의 커패시턴스를 가진다. 이 때, 플로팅 노드(FN11)에 연결된 커패시턴스의 크기가 작으므로, 이미지 센서(100)는 하이 컨버전 게인(High Conversion Gain, HCG) 모드로 이미지 신호를 생성할 수 있다. HCG 모드로 동작 시, 픽셀 신호(VS)를 처리하기 위한 회로들(예컨대 리드아웃 회로(150))의 게인이 로우 컨버전 게인(Low Conversion Gain, LCG) 모드로 동작할 때의 리드아웃 회로(150)의 게인보다 상대적으로 작을 수 있다. 따라서, 이미지 센서(100)의 SNR이 증가되어 감지 가능한 최저 광량이 낮아질 수 있으며, 이미지 센서(100)의 저광량 감지 성능이 향상될 수 있다.
스위치 트랜지스터(SW1)가 턴 온된 경우, 플로팅 디퓨전(FD12)은 플로팅 노드(FN11)에 연결될 수 있다. 플로팅 노드(FN11)에는 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)이 병렬로 연결되므로, 플로팅 노드(FN11)의 커패시턴스는 스위치 트랜지스터(SW1)가 턴 온되기 전에 비해, 플로팅 디퓨전(FD12)의 커패시턴스만큼 증가한다. 이 때, 스위치 트랜지스터(SW1)가 턴 온되기 전에 비해, 플로팅 노드(FN11)에 연결된 커패시턴스의 크기가 더 크므로, 이미지 센서(100)는 HCG 모드에 비해 픽셀 내에서 처리할 수 있는 전하량이 더 큰 LCG 모드로 동작하여 이미지 신호를 생성할 수 있다. 따라서, 이미지 센서(100)의 고광량 감지 성능이 향상될 수 있다.
어떤 실시예에서, 플로팅 디퓨전(FD12)은 횡형 오버플로 축적 커패시터(Lateral Overflow Integration Capacitor, LOFIC)를 포함할 수 있다. 플로팅 디퓨전(FD12)이 LOFIC을 포함한다면, 광전 소자(PD11, PD12)로부터 플로팅 노드(FD11)로 전달되는 전하들 중 오버-플로(Over-flow)된 전하들이 플로팅 디퓨젼(FD12)에 의해 공유될 수 있다. 이 때, 플로팅 노드(FN11)에 연결된 커패시턴스의 크기가 크게 증가되므로, 이미지 센서(100)는 LOFIC 컨버전 게인(LOFIC Conversion Gain) 모드로 이미지 신호를 생성할 수 있다. 마찬가지로, LOFIC 컨버전 게인 모드에서도 FWC(Full Well Capacity)가 증가될 수 있다. 따라서, 이미지 센서(100)의 고광량 감지 성능이 더욱 향상될 수 있다. 즉, 광전 소자(PD11, PD12)로부터 오버-플로되는 대량의 전하가 플로팅 디퓨전(FD12)에 의해서 버려지지 않고 집적될 수 있어서, 이미지 센서(100)는 상대적으로 높은 광량 하에서 센싱된 이미지 신호를 생성할 수 있다.
정리하면, 픽셀(PX1)은 스위치 트랜지스터(SW1)가 턴 온되었을 때는 LCG 모드, 스위치 트랜지스터(SW1)가 턴 오프되었을 때는 HCG 모드로 동작할 수 있다. 또는 픽셀(PX1)은 스위치 트랜지스터(SW1)가 턴 온되었을 때는 LOFIC 모드, 스위치 트랜지스터(SW1)가 턴 오프되었을 때는 HCG 모드로 동작할 수 있다. 한편, LOFIC을 포함하는 플로팅 디퓨전(FD12)은 하나의 플로팅 디퓨전에 많은 양의 신호를 저장하기 위해 사용되는 경우가 많으므로, 하나의 서브 픽셀에 의해 생성된 전하를 저장해야 하는 풀 모드보다는 복수 개의 서브 픽셀에 의해 생성된 전하를 저장해야 하는 비닝 모드에서 주로 사용될 수 있다.
어떤 실시예에 있어서, 픽셀 어레이(140)가 한 프레임 기간에 2가지 모드(HCG 모드 및 LCG 모드; 또는 HCG 모드 및 LOFIC 모드)로 동작하므로, 이미지 신호 처리기(180)는 각각의 모드에 따른 이미지 신호를 합성하여 높은 동적 범위(dynamic range)를 갖는 하나의 합성된 이미지 신호를 생성할 수 있다.
한편, 이미지 신호 처리기(180)가 상이한 조건 하에서 생성된 이미지 신호들을 병합할 때 신호 대 잡음비 딥(SNR dip)이 발생할 수 있다. SNR 딥은, 이미지 신호 처리기(180)가 픽셀이 서로 다른 커패시턴스를 가지고 동작하는 두 개의 모드에서 생성한 이미지 신호들을 합성할 때, 이미지 신호들 각각의 경계에서 SNR이 급격히 감소하는 현상을 의미한다.
예를 들어, 픽셀 어레이(140)가 한 프레임 기간에 HCG 모드 및 LCG 모드로 동작하는 경우에, HCG 모드에 따른 이미지 신호와 LCG 모드에 따른 이미지 신호 합성 시, HCG 모드에 따른 이미지 신호와 LCG 모드에 따른 이미지 신호의 경계에서 SNR 딥이 발생될 수 있다. 또는 픽셀 어레이(140)가 한 프레임 기간에 HCG 모드 및 LOFIC 모드로 동작하는 경우에, HCG 모드에 따른 이미지 신호와 LOFIC 모드에 따른 이미지 신호 합성 시, HCG 모드에 따른 이미지 신호와 LOFIC 모드에 따른 이미지 신호의 경계에서 SNR 딥이 발생될 수 있다. LCG 모드와 LOFIC 모드에서 서로 병렬 연결된 제1 플로팅 디퓨전(FD11)과 제2 플로팅 디퓨전(FD12)이 사용되고, HCG 모드에서는 제1 플로팅 디퓨전(FD11)이 사용되므로, 제1 플로팅 디퓨전(FD11) 및 제2 플로팅 디퓨전(FD12) 간의 커패시턴스 차이가 커질수록 하나의 합성된 이미지 신호 내에서 발생하는 SNR 딥의 크기는 더욱 커질 수 있다. SNR 딥은 하나의 합성된 이미지 신호 내에서 조도가 변하는 영역에서 급격하게 나타날 수 있으며, 이미지의 화질을 열화시킬 수 있다.
도 2b는 또 다른 실시예에 따른 픽셀을 나타내는 회로도이다.
도 2b에 도시된 픽셀(PX2)의 광전 소자(PD21, PD22, PD23, PD24), 전송 트랜지스터(TX21, TX22, TX23, TX24), 구동 트랜지스터(DX2), 선택 트랜지스터(SX2), 및 리셋 트랜지스터(RX2) 각각은 도 2a에 도시된 픽셀(PX1)의 광전 소자(PD11, PD12, PD13, PD14), 전송 트랜지스터(TX11, TX12, TX13, TX14), 구동 트랜지스터(DX1), 선택 트랜지스터(SX1), 및 리셋 트랜지스터(RX1) 각각의 구성과 동일할 수 있다.
한편, 어떤 실시예에서, 픽셀 회로(PC2)는 복수 개의 플로팅 디퓨전(FD21, FD22)을 포함할 수 있다. 플로팅 디퓨전(FD21, FD22)은 소정의 커패시턴스를 가지고, 광전 소자(PD21, PD22, PD23, PD24)가 생성한 전하를 저장할 수 있다. 도 2b에는 2개의 플로팅 디퓨전(FD21, FD22)이 도시되어 있으나, 픽셀 회로(PC2)는 3개 이상의 플로팅 디퓨전을 가질 수 있다.
스위치 트랜지스터(SW2)는, 플로팅 노드(FN21)와 플로팅 디퓨전(FD22) 사이에 연결되며, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다.
스위치 트랜지스터(SW2)가 턴 오프된 경우, 플로팅 노드(FN21)는 플로팅 디퓨전(FD21)의 커패시턴스를 가진다. 이 때, 플로팅 노드(FN21)에 연결된 커패시턴스의 크기가 작으므로, 이미지 센서(100)는 HCG 모드로 이미지 신호를 생성할 수 있다.
스위치 트랜지스터(SW2)가 턴 온된 경우, 플로팅 디퓨전(FD22)은 플로팅 노드(FN21)에 연결되고, 플로팅 노드(FN21)의 커패시턴스는 플로팅 디퓨전(FD22)의 커패시턴스만큼 증가한다. 이 때, 플로팅 디퓨전(FD22)의 커패시턴스에 따라, 이미지 센서(100)는 LCG 모드로 이미지 신호를 생성하거나, 또는 LOFIC 컨버전 게인(LOFIC Conversion Gain) 모드로 이미지 신호를 생성할 수 있다.
정리하면, 픽셀(PX2)은 스위치 트랜지스터(SW2)가 턴 온되었을 때는 LCG 모드, 스위치 트랜지스터(SW2)가 턴 오프되었을 때는 HCG 모드로 동작할 수 있다. 또는 픽셀(PX2)은 스위치 트랜지스터(SW2)가 턴 온되었을 때는 LOFIC 모드, 스위치 트랜지스터(SW2)가 턴 오프되었을 때는 HCG 모드로 동작할 수 있다.
본 발명에 따른 픽셀(PX)에 포함되는 복수 개의 플로팅 디퓨전 간의 연결 관계는 도 2a 및 도 2b에 도시된 구체적인 픽셀 회로의 구조로 한정되는 것은 아니며, 픽셀 회로는 임의의 연결 관계를 가지고 연결된 플로팅 디퓨전을 포함하는 구조를 가질 수 있다. 이하에서는, 설명의 편의를 위해 본 발명에 따른 픽셀(PX)이 도 2a에 따른 구조를 가지는 것으로 가정하고 기술한다.
도 3은 일 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 3을 참조하면, 픽셀 어레이(140)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS)를 출력할 수 있다. 여기서, 복수의 픽셀(PXa, PXb, PXc) 각각은 하나의 서브 픽셀로 이루어져 있다고 가정한다.
리드아웃 회로(150)는 픽셀 어레이(140)의 각각의 칼럼 라인(CL)에 연결된 선택기(151), 비교기(153), 카운터(155), 및 CDS 회로(157)를 포함할 수 있다.
선택기(151)는 예를 들면 디멀티플렉서(de-multiplexer)로 구현될 수 있으며, 이에 한정되지 않는다. 선택기(151)는 대응하는 하나의 칼럼 라인(CL)에 연결될 수 있으며, 연결된 칼럼 라인(CL)으로부터 픽셀 신호(VS)를 수신할 수 있다. 선택기(151)는 컨트롤러(110)로부터 DEMUX 선택 신호(SEL_M)를 수신하고, DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 비교기(153)로 출력할 수 있다. 일 실시예에서, 선택기(151)는 두 개의 출력 단자를 포함할 수 있다. 선택기(151)는 DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 두 개의 출력 단자 중 어느 하나에 출력할 수 있다.
비교기(153)는 픽셀 신호(VS) 및 기준 신호(RAMP)를 비교하여, 그 결과를 카운터(155)에 출력할 수 있다. 일 실시예에서, 비교기(153)는 제1 비교기(153_1) 및 제2 비교기(153_2)를 포함할 수 있다. 제1 비교기(153_1) 및 제2 비교기(153_2) 각각은 두 개의 입력 단자와 하나의 출력 단자를 가질 수 있다. 제1 비교기(153_1)의 두 개의 입력 단자 중 하나는 선택기(151)의 두 개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(160)에 연결될 수 있다. 제1 비교기(153_1)의 출력 단자는 카운터(155_1)에 연결될 수 있다. 제2 비교기(153_2)의 두 개의 입력 단자 중 하나는 선택기(151)의 두 개의 출력 단자 중 다른 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(160)에 연결될 수 있다. 제2 비교기(153_2)의 출력 단자는 카운터(155_2)에 연결될 수 있다.
램프 신호 생성기(160)는 컨트롤러(110)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 기준 신호(RAMP)를 생성할 수 있다. 어떤 실시예에서, 기준 신호(RAMP)는 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 램프 신호를 포함할 수 있다. 어떤 실시예에서, 기준 신호(RAMP)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(151)를 통해 비교기(153_1)에 입력되는 신호의 크기가 기준 신호(RAMP)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 또한, 선택기(151)를 통해 비교기(153_2)에 입력되는 신호의 크기가 기준 신호(RAMP)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 비교기(153_1, 153_2)에 입력되는 신호의 크기와 기준 신호(RAMP)의 램프 신호의 크기가 동일한 시점에 동기되어 비교기(153_1, 153_2)에서 출력되는 신호의 레벨이 천이될 수 있다.
카운터(155)는 비교기(153)로부터 출력된 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 구체적으로, 카운터(155)는, 타이밍 생성기(120)로부터 클록을 수신할 수 있다. 카운터(155)는 클록 신호의 라이징 에지 또는 폴링 에지를 이용하여 비교기(153)로부터 전달받은 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 일 실시예에서, 카운터(155)는 제1 카운터(155_1) 및 제2 카운터(155_2)를 포함할 수 있다. 카운터(155_1)는 비교기(153_1)의 출력단에 연결될 수 있다. 또한, 카운터(155_2)는 비교기(153_2)의 출력단에 연결될 수 있다. 카운터(155_1)는 비교기(153_1)로부터 논리 레벨 "1"에 대응하는 하이 레벨이 출력되는 시간을 카운팅할 수 있다. 카운터(155_2)는 비교기(153_2)로부터 논리 레벨 "1"에 대응하는 하이 레벨이 출력되는 시간을 카운팅할 수 있다. 카운터(155_1, 155_2)는 업/다운 카운터(up/down counter) 혹은 비트-와이즈 카운터(bit-wise counter)를 포함할 수 있다.
CDS 회로(157)는 카운터(155)로부터 전달받은 카운팅 신호에 대해 상관 이중 샘플링(Correlated double sampling, CDS) 방식을 수행하여 이미지 신호를 생성할 수 있다. CDS 방식은 2개의 입력, 즉 알려진 조건에서의 출력량과 알려지지 않은 조건에서의 출력량에 근거하여 원하지 않는 오프셋을 제거함으로써 원하는 값을 측정하는 방식이다. 이미지 센서에서, CDS는 리셋 전압과 신호 전압 간의 차에 근거하여 수행될 수 있다. 일 실시예에서, CDS 회로(157)는 CDS 회로(157_1) 및 CDS 회로(157_2)를 포함할 수 있다. CDS 회로(157_1)는 카운터(155_1)의 출력단에 연결되어, 카운터(155_1)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행할 수 있다. 또한, CDS 회로(157_2)는 카운터(155_2)의 출력단에 연결되어, 카운터(155_2)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행할 수 있다.
도 4는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 4에서는, 로우 라인 단위로 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 4는, 이미지 센서(100)의 플로팅 디퓨전(FD12)이 LOFIC을 포함하지 않는 경우에 RST-RST-SIG-SIG(RRSS)의 리드 아웃 방식으로 동작하는 경우를 나타낸 도면이다.
도 2a, 도 3, 및 도 4를 참조하여, 이미지 센서의 동작에 대해 설명한다.
리셋 구간(Reset)에서는, 제1 플로팅 디퓨전(FD11) 및 제2 플로팅 디퓨전(FD12)에 저장되어 있는 전하가 리셋된다.
구체적으로, 하이 레벨의 제1 게인 제어 신호(DCG1)가 제1 스위치 트랜지스터(SW1)의 게이트에 인가되어 제1 스위치 트랜지스터(SW1)가 턴 온된다. 플로팅 노드(FN11)에 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)이 연결된다.
전송 트랜지스터(TX11)에 인가되는 전송 신호(TG11), 전송 트랜지스터(TX12)에 인가되는 전송 신호(TG12), 전송 트랜지스터(TX13)에 인가되는 전송 신호(TG13), 및 전송 트랜지스터(TX14)에 인가되는 전송 신호(TG14)는 모두 동일한 파형을 가질 수 있으며, 이는 도 4 및 도 5에서 전송 신호(TG)로 나타내었다. 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX11, TX12, TX13, TX14)의 게이트에 각각 인가되어 전송 트랜지스터(TX11, TX12, TX13, TX14)가 턴 온된다. 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하가 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)에 제공될 수 있다. 다만, 하이 레벨의 리셋 신호(RG1)가 리셋 트랜지스터(RX1)의 게이트에 인가되어 리셋 트랜지스터(RX1)가 턴 온된다. 그러면, 플로팅 노드(FN11)에 전원 전압(VDD)이 공급되어, 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)이 리셋된다. 본 실시예에서, 리셋 전압은 예를 들어, 전원 전압(VDD)일 수 있다. 이 때, 선택 트랜지스터(SX1)에는 로우 레벨의 선택 신호(SEL1)가 인가되어 선택 트랜지스터(SX1)는 턴 오프되어 있다.
노출 구간(Exposure)은, 광전 소자(PD11, PD12, PD13, PD14)가 광에 노출되어 전하가 생성되는 구간이다. 노출 구간에서는, 전송 신호(TG)가 하이 레벨에서 로우 레벨로 천이되어, 전송 트랜지스터(TX11, TX12, TX13, TX14)가 턴 오프된다. 또한, 리셋 제어 신호(RG1)는 로우 레벨로 천이되었다가 다시 하이 레벨이 되어 플로팅 노드(FN12)에 전원 전압(VDD)이 공급된다.
독출 구간(Readout)은, 픽셀(PX1)에서 생성된 픽셀 신호(VS)가 리드아웃 회로(150)에 전달되는 구간이다. LCG 리셋 신호(RST_L), HCG 리셋 신호(RST_H), HCG 신호(SIG_H), 및 LCG 신호(SIG_L) 각각이 픽셀 신호(VS)로서 출력될 수 있다.
제1 게인 제어 신호(DCG1)에 따른 스위치 트랜지스터(SW1)의 구동 여부에 따라 변환 게인의 조절이 이루어질 수 있다. 예를 들어, 픽셀(PX)은 스위치 트랜지스터(SW1)가 턴 오프되면, 플로팅 디퓨전(FD11)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 HCG 모드로 동작할 수 있고, 스위치 트랜지스터(SW1)가 턴 온되면, 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 LCG 모드로 동작할 수 있다.
먼저, 하이 레벨의 선택 신호(SEL1)가 선택 트랜지스터(SX1)의 게이트에 인가되어 선택 트랜지스터(SX1)가 턴 온 된다. 그리고, 제1 게인 제어 신호(DCG1)가 하이 레벨로 천이되어, 플로팅 노드(FN11)에서 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)이 연결된다. 이에 따라, 기간(401) 동안, 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)에 저장된 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
다음으로, 제1 게인 제어 신호(DCG1)가 로우 레벨로 천이하면, 스위치 트랜지스터(SW1)가 턴 오프된다. 기간(402) 동안, 플로팅 디퓨전(FD11)에 저장되어 있는 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
이후, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX11, TX12, TX13, TX14)의 게이트에 인가되어 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하가 플로팅 디퓨전(FD11)에 제공될 수 있다. 따라서, 플로팅 디퓨전(FD11)에 저장되었던 전하량이 변경될 수 있다. 기간(403) 동안, 변경된 플로팅 디퓨전(FD11)에 저장된 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
그리고, 하이 레벨의 제1 게인 제어 신호(DCG1)가 스위치 트랜지스터(SW1)에 인가되어 플로팅 노드(FN11)에 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)이 연결된다. 또한, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX11, TX12, TX13, TX14)의 게이트에 인가되어 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하가 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)에 제공되고, 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)에 저장된 전하가 변경될 수 있다. 따라서, 기간(404) 동안, 플로팅 디퓨전(FD11)과 플로팅 디퓨전(FD12)에 저장된 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(401) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 리셋 신호(RST_L)는 제1 비교기(153_1)로 출력될 수 있다. 기간(402) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H)는 제2 비교기(153_2)로 출력될 수 있다. 기간(403) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 신호(SIG_H)는 제2 비교기(153_2)로 출력될 수 있다. 기간(404) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(153_1)로 출력될 수 있다. 다만, 선택기(151)는 DEMUX 선택 신호(SEL_M)가 로우 레벨인 경우에 입력된 픽셀 신호(VS)를 제2 비교기(153_2)로 출력하고, DEMUX 선택 신호(SEL_M)가 하이 레벨인 경우에 입력된 픽셀 신호(VS)를 제1 비교기(153_1)로 출력할 수도 있다.
한편, 도 4에 도시된 기준 신호(RAMP)는 독출 기간(Readout) 동안 리드아웃 회로(150) 내의 비교기(153)에 제공되는 신호이다.
도 4에 도시된 기준 신호(RAMP)의 파형은 도 4에 도시된 기간 동안 발생하는 픽셀 신호(VS)의 종류에 따라 결정될 수 있다.
제1 비교기(153_1)에는 제1 주기를 갖는 제1 램프 신호(R41) 및 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R44)가 비교 대상 신호(예를 들어, 픽셀 신호(VS))에 동기되어 제공될 수 있다. 구체적으로, 제1 램프 신호(R41)는 기간(401) 내에 제1 비교기(153_1)에 제공될 수 있고, 제4 램프 신호(R44)는 기간(404) 내에 제1 비교기(153_1)에 제공될 수 있다.
또한, 제2 비교기(153_2)에는 제1 주기를 갖는 제2 램프 신호(R42) 및 제2 주기를 갖는 제3 램프 신호(R43)가 비교 대상 신호(예를 들어, 픽셀 신호(VS))에 동기되어 제공될 수 있다. 구체적으로, 제2 램프 신호(R42)는 기간(402) 내에 제2 비교기(153_2)에 제공될 수 있고, 제3 램프 신호(R43)는 기간(403) 내에 제2 비교기(153_2)에 제공될 수 있다. 이하, 본 명세서에서, 램프 신호의 주기란 램프 신호가 소정 기울기로 감소하는 기간을 의미한다.
비교기(153)는, 픽셀(PX1)로부터 출력되는 픽셀 신호(VS)를 기준 신호와 비교할 수 있다. 구체적으로, 제1 비교기(153_1)는 선택기(151)를 통해 입력되는 LCG 리셋 신호(RST_L)와 제1 주기를 갖는 제1 램프 신호(R41)를 비교한 결과를 출력할 수 있다. 또한, 제1 비교기(153_1)는 선택기(151)를 통해 입력되는 LCG 신호(SIG_L)와 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R44)를 비교한 결과를 출력할 수 있다. 제2 비교기(153_2)는 선택기(151)를 통해 입력되는 HCG 리셋 신호(RST_H)와 제1 주기를 갖는 제2 램프 신호(R42)를 비교한 결과를 출력할 수 있다. 또한, 제2 비교기(153_2)는 선택기(151)를 통해 입력되는 HCG 신호(SIG_H)와 제2 주기를 갖는 제3 램프 신호(R43)를 비교한 결과를 출력할 수 있다. 다만, 실시예들은 이에 한정되지 않으며, 램프 신호 생성기(160)는 제1 램프 신호(R41) 내지 제4 램프 신호(R44)를 포함하는 다른 파형의 기준 신호를 생성할 수도 있다.
LCG 리셋 신호(RST_L) 및 HCG 리셋 신호(RST_H)는 상대적으로 변화되는 정도가 작고, HCG 신호(SIG_H) 및 LCG 신호(SIG_L)는 상대적으로 변화되는 정도가 크므로, 제1 주기는 제2 주기에 비해 짧을 수 있다.
통상적으로, 각각의 모드에서 아날로그 게인은 동일하게 조정되므로 제1 램프 신호(R41) 내지 제4 램프 신호(R44)는 모두 동일한 기울기를 가질 수 있다. 만일, 아날로그 게인을 조정하는 경우 제1 램프 신호(R41) 내지 제4 램프 신호(R44)의 기울기는 변동될 수 있다.
한편, 상술한 바와 같이 CDS 회로(157_1)는 카운터(155_1)로부터 전달받은 픽셀 신호(VS)에 대한 카운팅 신호에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있고, CDS 회로(157_2)는 카운터(155_2)로부터 전달받은 픽셀 신호(VS)에 대한 카운팅 신호에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. 예를 들어, CDS 회로(157_1)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L)에 CDS 방식을 수행하여 하나의 이미지 신호를 생성할 수 있다. 또한, CDS 회로(157_2)는 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)에 CDS 방식을 수행하여 하나의 이미지 신호를 생성할 수 있다. 픽셀 신호(VS) 독출 방식이 RRSS 이므로, 리셋 잡음(kTC noise)을 제거하기 위해서 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L)와 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 별개의 비교기에 입력되어야 한다.
도 5는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 5에서는, 로우 라인 단위의 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋(Reset) 구간, 노출 구간(Exposure), 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 5는, 이미지 센서(100)의 플로팅 디퓨전(FD12)이 LOFIC을 포함하는 경우에 RST-SIG-SIG-RST(RSSR)의 리드 아웃 방식으로 동작하는 경우를 나타낸 도면이다.
도 2a, 도 3, 및 도 5를 참조하여, 이미지 센서의 동작에 대해 설명한다.
도 5의 리셋(Reset) 구간의 동작은 도 4의 리셋(Reset) 구간의 동작과 동일할 수 있다.
노출 구간(Exposure)은, 광전 소자(PD11, PD12, PD13, PD14)가 광에 노출되어 전하가 생성되는 구간이다. 노출 구간에서는, 리셋 제어 신호(RG1) 및 전송 신호(TG)가 로우 레벨로 천이되어, 리셋 트랜지스터(RX1) 및 전송 트랜지스터(TX11, TX12, TX13, TX14)가 턴 오프된다. 또한, 제1 게인 제어 신호(DCG1)는 로우 레벨로 천이되었다가 다시 하이 레벨이 되어, 플로팅 노드(FN11)에 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)이 연결된다.
독출 구간(Readout)은, 픽셀(PX1)에서 생성된 픽셀 신호(VS)가 리드아웃 회로(150)에 전달되는 구간이다. HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), 및 LOFIC 리셋 신호(RST_LOFIC) 각각이 픽셀 신호(VS)로서 출력될 수 있다.
제1 게인 제어 신호(DCG1)에 따른 스위치 트랜지스터(SW1)의 구동 여부에 따라 변환 게인의 조절이 이루어질 수 있다. 예를 들어, 픽셀(PX1)은 스위치 트랜지스터(SW1)가 턴 오프되면, 플로팅 디퓨전(FD11)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 HCG 모드로 동작할 수 있고, 스위치 트랜지스터(SW1)가 턴 온되면, LOFIC을 포함하는 플로팅 디퓨전(FD12)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 LOFIC 모드로 동작할 수 있다.
먼저, 하이 레벨의 선택 신호(SEL1)가 선택 트랜지스터(SX1)의 게이트에 인가되어 선택 트랜지스터(SX1)가 턴 온 된다. 그리고, 제1 게인 제어 신호(DCG1)는 로우 레벨로 천이된다. 이에 따라, 기간(501) 동안, 플로팅 디퓨전(FD11)에 저장된 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
이후, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX11, TX12, TX13, TX14)의 게이트에 인가되어 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하가 플로팅 디퓨전(FD11)에 제공될 수 있다. 이에 따라, 플로팅 디퓨전(FD11)에 저장되었던 전하량이 변경될 수 있다. 기간(502) 동안, 변경된 플로팅 디퓨전(FD11)에 저장된 전하에 따른 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
그 다음, 하이 레벨의 제1 게인 제어 신호(DCG1)가 스위치 트랜지스터(SW1)에 인가되어 플로팅 노드(FN11)에 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)이 연결된다. 또한, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX11, TX12, TX13, TX14)의 게이트에 인가되어 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하가 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)에 제공될 수 있다. 기간(503) 동안, 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)에 저장된 전하에 기초한 플로팅 노드(FN11)의 전압이 구동 트랜지스터(DX1)를 통해 픽셀 신호, 즉 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
그 다음으로, 하이 레벨의 리셋 신호(RG1)가 리셋 트랜지스터(RX1)에 인가되어 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)이 전원 전압(VDD)에 의해 리셋된다. 이에 따라, 기간(504) 동안, 리셋된 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD12)에 저장된 전하에 기초한 플로팅 노드(FN11)의 전압은 구동 트랜지스터(DX1)를 통해 픽셀 신호(VS), 즉 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(501), 기간(502), 기간(503), 및 기간(504) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), 및 LOFIC 리셋 신호(RST_LOFIC)는 모두 제1 비교기(153_1)로 출력될 수 있다.
도 5에 도시된 기준 신호(RAMP)는 독출 기간(Readout) 동안 리드아웃 회로(150) 내의 비교기(153)에 제공되는 신호이다. 도 5에 도시된 기준 신호(RAMP)의 파형은 도 5에 도시된 기간 동안 발생하는 픽셀 신호(VS)의 종류에 따라 결정될 수 있다. 예를 들어, RSSR 리드 아웃 방식의 경우에 픽셀(PX)은 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), 및 LOFIC 리셋 신호(RST_LOFIC)를 순차적으로 출력할 수 있다.
한편, 상술한 바와 같이 CDS 회로(157)는 대응하는 카운터(155)로부터 전달받은 픽셀 신호(VS)에 대한 카운팅 신호에 대해, 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. 그러나, 플로팅 디퓨전(FD12)이 LOFIC을 포함하는 경우에, 플로팅 디퓨전(FD12)에는 플로팅 노드(FN12)로 전달되는 전하들 중 오버-플로된 전하들이 저장된다. 따라서, LOFIC 리셋 신호(RST_LOFIC) 이후 LOFIC 신호(SIG_LOFIC)가 출력되는 것이 아니라 LOFIC 신호(SIG_LOFIC)이후 LOFIC 리셋 신호(RST_LOFIC)가 픽셀 신호(VS)로서 출력될 수 있다. 따라서, 하나의 비교기를 사용하여도 모든 픽셀 신호(VS)의 독출이 가능할 수 있다.
이를 고려하면, 제1 비교기(153_1) 또는 제2 비교기(153_2)에는 제1 주기를 갖는 제1 램프 신호(R51), 제1 주기보다 큰 제2 주기를 갖는 제2 램프 신호(R52), 제2 주기를 갖는 제3 램프 신호(R53), 및 제1 주기를 갖는 제4 램프 신호(R54)가 비교 대상 신호(예를 들어, 픽셀 신호(VS))에 동기되어 제공될 수 있다. 이하에서는, 제1 비교기(153_1)에 픽셀 신호(VS)가 제공되는 것으로 가정하여 기술한다. 구체적으로, 제1 램프 신호(R51)는 기간(501) 내에 제1 비교기(153_1)에 제공될 수 있고, 제2 램프 신호(R52)는 기간(502) 내에 제1 비교기(153_1)에 제공될 수 있다. 또한, 제3 램프 신호(R53)는 기간(503) 내에 제1 비교기(153_1)에 제공될 수 있고, 제4 램프 신호(R54)는 기간(504) 내에 제1 비교기(153_1)에 제공될 수 있다.
제1 비교기(153_1)는 선택기(151)를 통해 입력되는 HCG 리셋 신호(RST_H)와 제1 주기를 갖는 제1 램프 신호(R51)를 비교한 결과를 출력하고, 선택기(151)를 통해 입력되는 HCG 신호(SIG_H)와 제1 주기보다 큰 제2 주기를 갖는 제2 램프 신호(R52)를 비교한 결과를 출력할 수 있다. 이후, 제1 비교기(153_1)는 선택기(151)를 통해 입력되는 LOFIC 신호(SIG_LOFIC)와 제2 주기를 갖는 제3 램프 신호(R53)를 비교한 결과를 출력하고, 선택기(151)를 통해 입력되는 LOFIC 리셋 신호(RST_LOFIC)와 제1 주기를 갖는 제4 램프 신호(R54)를 비교한 결과를 출력할 수 있다.
HCG 리셋 신호(RST_H) 및 LOFIC 리셋 신호(RST_LOFIC)는 상대적으로 변화되는 정도가 작고, HCG 신호(SIG_H) 및 LOFIC 신호(SIG_LOFIC)는 상대적으로 변화되는 정도가 크므로, 제1 주기는 제2 주기에 비해 짧을 수 있다.
통상적으로, 각각의 모드에서 아날로그 게인은 동일하게 조정되므로 제1 램프 신호(R51) 내지 제4 램프 신호(R54)는 모두 동일한 기울기를 가질 수 있다. 만일, 아날로그 게인을 조정하는 경우 제1 램프 신호(R51) 내지 제4 램프 신호(R54)의 기울기는 변동될 수 있다.
도 6은 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 6을 참조하면, 픽셀 어레이(640)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS)를 출력할 수 있다. 여기서, 복수의 픽셀(PXa, PXb, PXc) 각각은 하나의 서브 픽셀로 이루어져 있다고 가정한다.
도 6을 참조하면, 또 다른 실시예에 따른 이미지 센서(600)는 픽셀 어레이(640) 및 리드아웃 회로(650)를 포함할 수 있다.
리드아웃 회로(650)는 픽셀 어레이(640)의 각각의 칼럼 라인(CL)에 연결된 선택기(651), 비교기(653), 카운터(655), 및 CDS 회로(657)를 포함할 수 있다. 선택기(651)는 예를 들면 디멀티플렉서로 구현될 수 있으며, 이에 한정되지 않는다.
선택기(651)는 대응하는 칼럼 라인(CL)으로부터 픽셀 신호(VS)를 수신할 수 있다. 선택기(651)는 컨트롤러(610)로부터 DEMUX 선택 신호(SEL_M)를 수신하고, DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 비교기(653)로 출력할 수 있다.
비교기(653)는 제1 비교기(653_1) 및 제2 비교기(653_2)를 포함한다. 제1 비교기(653_1) 및 제2 비교기(653_2) 각각의 두 입력 단자 중 하나는 선택기(651)의 출력 단자에 연결되고, 두 입력 단자 중 다른 하나는 램프 신호 발생기(660)에 연결될 수 있다. 제1 비교기(653_1)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제1 비교기(653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)를 비교하여, 그 결과를 카운터(655_1)에 출력할 수 있다. 제2 비교기(653_2)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제2 비교기(653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하여, 그 결과를 카운터(655_2)에 출력할 수 있다.
램프 신호 생성기(660)는 컨트롤러(610)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 기준 신호들(RAMP1, RAMP2)을 생성할 수 있다. 기준 신호들(RAMP1, RAMP2) 각각은 복수의 램프 신호를 포함할 수 있다. 복수의 램프 신호는 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 신호일 수 있다. 어떤 실시예에서, 기준 신호(RAMP1)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(651)를 통해 비교기(653_1)에 입력되는 신호의 크기가 기준 신호(RAMP1)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 또한, 기준 신호(RAMP2)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(651)를 통해 비교기(653_2)에 입력되는 신호의 크기가 기준 신호(RAMP2)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 비교기(653_1)에 입력되는 신호의 크기와 기준 신호(RAMP1)의 크기가 동일한 시점 및 비교기(653_2)에 입력되는 신호의 크기와 기준 신호(RAMP2)의 크기가 동일한 시점에 동기되어 비교기(653_1, 653_2)에서 출력되는 신호의 레벨이 천이될 수 있다.
카운터(655)는 제1 카운터(655_1) 및 제2 카운터(655_2)를 포함한다. 카운터(655_1)는 비교기(653_1)의 출력단에 연결될 수 있고, 카운터(655_2)는 비교기(653_2)의 출력단에 연결될 수 있다. 카운터들(655_1, 655_2) 각각은 업/다운 카운터 혹은 비트-와이즈 카운터를 포함할 수 있다.
예를 들어, 카운터(655)는, 타이밍 생성기(도 1의 120)로부터 클록을 수신할 수 있다. 카운터(655)는 클록 신호의 라이징 에지 또는 폴링 에지를 이용하여 비교기로부터 출력된 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 예를 들어, 카운터(655_1)는 비교기(653_1)로부터 논리 레벨 "1"에 대응하는 하이 레벨이 출력되는 시간을 카운팅할 수 있다.
CDS 회로(657)는 제1 CDS 회로(657_1) 및 제2 CDS 회로(657_2)를 포함한다. CDS 회로(657_1)는 카운터(655_1)의 출력단에 연결되어, 카운터(655_1)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(657_2)는 카운터(655_2)의 출력단에 연결되어, 카운터(655_2)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다.
도 7은 도 6에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 7에서는, 로우 라인 단위로 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋 구간(Reset), 노출(Exposure) 구간, 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 7은, 이미지 센서(600)가 RST-SIG-SIG-RST(RSSR)의 리드 아웃 방식으로 동작하는 경우에 나타낸 도면이다. 먼저, 도 7의 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)에서의 선택 신호(SEL1), DEMUX 선택 신호(SEL_M), 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 전송 신호(TG)의 파형은 도 5의 선택 신호(SEL1), DEMUX 선택 신호(SEL_M), 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 전송 신호(TG)의 파형과 유사하므로, 도 5의 설명은 도 7에도 적용될 수 있다.
도 5에서와 유사하게, 픽셀(PX)은 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), 및 LOFIC 리셋 신호(RST_LOFIC)를 순차적으로 출력할 수 있다. 구체적으로, 기간(701) 동안, HCG 리셋 신호(RST_H)가 칼럼 라인(CL)으로 출력될 수 있다. 기간(702) 동안, HCG 신호(SIG_H)가 칼럼 라인(CL)으로 출력될 수 있다. 기간(703) 동안, LOFIC 신호(SIG_LOFIC)가 칼럼 라인(CL)으로 출력될 수 있다. 기간(704) 동안, LOFIC 리셋 신호(RST_LOFIC)가 칼럼 라인(CL)으로 출력될 수 있다.
한편, 도 7에 도시된 기준 신호(RAMP1, RAMP2)는 독출 기간(Readout) 동안 리드아웃 회로(650) 내의 비교기(653)에 제공되는 신호이다. 이와 같은 기준 신호(RAMP1, RAMP2)의 형태는 픽셀 신호(VS) 형태에 기인할 수 있다.
램프 신호 생성기(660)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 제1 및 제2 기준 신호(RAMP1, RAMP2)를 생성할 수 있다.
램프 신호 생성기(660)는 기울기가 상이한 복수 개의 램프 신호를 포함하는 기준 신호를 생성할 수 있다. 예를 들어, 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기와 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기가 상이할 수 있다. 램프 신호 생성기(660)는 제1 기울기(s1)를 가지는 복수 개의 램프 신호를 포함하는 제1 기준 신호(RAMP1) 및 제2 기울기(s2)를 가지는 복수 개의 램프 신호를 포함하는 제2 기준 신호(RAMP2)를 생성할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 제1 기울기(s1)의 절댓값은 제2 기울기(s2)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다. 이와 같이, 상이한 기울기를 가지는 램프 신호들을 포함하는 2개의 기준 신호(RAMP)를 통해 하나의 픽셀 신호(VS)에 대해 2개의 아날로그 게인으로 하나의 이미지를 독출하는 방식을 듀얼 슬로프 게인(Dual Slope Gain, DSG) 방식이라고 한다. DSG 방식을 적용함으로써, 이미지 신호에 대한 양자화 노이즈(Quantization Noise, QN)를 감소시켜 SNR 딥은 감소되고, 동적 범위는 증가될 수 있다.
한편, 제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(653_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(653_2)에 제공되는 신호이다.
제1 기준 신호(RAMP1)는 기간(701) 내에 출력되는 제1 램프 신호(R71), 기간(702) 내에 출력되는 제2 램프 신호(R72), 기간(703) 내에 출력되는 제3 램프 신호(R73), 및 기간(704) 내에 출력되는 제4 램프 신호(R74)를 포함할 수 있다.
또한, 제2 기준 신호(RAMP2)는 기간(701) 내에 출력되는 제1' 램프 신호(R71'), 기간(702) 내에 출력되는 제2' 램프 신호(R72'), 기간(703) 내에 출력되는 제3' 램프 신호(R73'), 및 기간(704) 내에 출력되는 제4' 램프 신호(R74')를 포함할 수 있다.
제1 비교기(653_1)는, 픽셀(PX)로부터 출력되는 픽셀 신호(VS)와 픽셀 신호(VS)가 제1 비교기(653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)를 비교하고, 비교 결과에 따른 출력을 생성할 수 있다. 또한, 제2 비교기(653_2)는, 픽셀(PX)로부터 출력되는 픽셀 신호(VS)와 픽셀 신호(VS)가 비교기(653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하고, 비교 결과에 따른 출력을 생성할 수 있다.
실시예들은 이에 제한되는 것은 아니며, 상이한 기울기를 가지는 램프 신호를 통해 LOFIC 리셋 신호(RST_LOFIC), LOFIC 신호(SIG_LOFIC), HCG 리셋 신호(RST_H), 및 HCG 신호(SIG_H) 각각을 상이한 아날로그 게인으로 독출하는 것 또한 가능할 수 있다.
도 8은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다.
구체적으로, 도 8에는 제1 그래프(801) 및 제2 그래프(803)가 도시되어 있다. 제1 그래프(801)는 도 5에 도시된 타이밍도에 따라 독출한 HCG 이미지 신호 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 그래프이다. 제2 그래프(803)는 도 7에 도시된 타이밍도에 따라 독출한 HCG 이미지 신호 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 그래프이다. 이 때, 도 7의 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기(s1)의 절댓값과 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기(s2)의 절댓값의 비는 4:1로 설정되어 있다고 가정한다.
즉, 제1 그래프(801)는 DSG 방식을 적용하지 않고 제1 아날로그 게인으로 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이고, 제2 그래프(803)는 DSG 방식을 적용하면서 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이다. 즉, 제2 그래프(803)는, 2개의 아날로그 게인, 즉 제1 아날로그 게인과 제1 아날로그 게인의 4배의 제2 아날로그 게인으로 DSG 방식을 적용하여 픽셀 신호(VS)를 독출할 때, 합성된 이미지 신호의 SNR을 나타낸 그래프이다.
제1 그래프(801)에서 HCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d8011)의 크기는 제2 그래프(803)에서 HCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d8031)의 크기보다 더 크다. 또한, 제1 그래프(801)에서의 동적 범위(DR801)보다 제2 그래프(803)에서의 동적 범위(DR803)가 더 넓다.
도 9는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 9을 참조하면, 또 다른 실시예에 따른 이미지 센서(900)는 픽셀 어레이(940) 및 리드아웃 회로(950)를 포함할 수 있다.
픽셀 어레이(940)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2, TGi+3, TGi+4, TGi+5) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS1, VS2)를 출력할 수 있다.
복수의 픽셀(PXa, PXb, PXc) 각각은 2개의 서브 픽셀로 이루어져 있다고 가정한다. 예를 들어, 하나의 픽셀(PXa)은 복수의 서브 픽셀(9401, 9402)을 포함할 수 있다. 복수의 서브 픽셀(9401, 9402) 각각은 전송 신호(TGi, TGi+1) 및 선택 신호(SELi)에 의해 선택되어, 픽셀 신호(VS1, VS2)를 출력할 수 있다.
하나의 픽셀(PXa) 내에 포함되는 광전 소자의 개수가 많아질수록, 광전 소자에 의해 생성된 전하의 총량은 많아질 수 있다. 이에 따라, 모든 광전 소자에 의해 생성된 전하를 처리하여 생성된 픽셀 신호의 크기 또한 커질 수 있다. 많은 양의 전하를 하나의 플로팅 디퓨전에 저장(즉, 하나의 칼럼 라인을 통해 독출)하게 되면, HCG 모드로 동작하는 경우에 변환 게인이 감소하여 랜덤 노이즈(Random Noise, RN)가 증가할 수 있다. 따라서, 하나의 픽셀 내에 포함된 광전 소자에 의해 생성된 픽셀 신호를 복수의 플로팅 디퓨전에 저장하고, 각각의 플로팅 디퓨전에 대응하는 칼럼 라인을 통해 독출하는 방식을 사용할 수 있다.
픽셀 어레이(940)와 관련하여 도 10을 함께 참조하여 구체적으로 기술한다. 도 10은 본 실시예에 따른 하나의 픽셀을 도시한 회로도이다.
서브 픽셀(9401)은 빛에 반응하여 전하를 생성하는 광전 소자(PD11, PD12, PD13, PD14) 및 광전 소자(PD11, PD12, PD13, PD14)가 생성한 전하를 처리하여 전기 신호를 출력하는 픽셀 회로를 포함할 수 있다. 서브 픽셀(9402)은 광전 소자(PD21, PD22, PD23, PD24) 및 광전 소자(PD21, PD22, PD23, PD24)가 생성한 전하를 처리하여 전기 신호를 출력하는 픽셀 회로를 포함할 수 있다. 도 10에서는 복수의 서브 픽셀(9401, 9402) 각각이 4개의 광전 소자를 포함하는 것으로 도시되어 있으나, 발명이 이에 한정되는 것은 아니며 복수의 서브 픽셀(9401, 9402) 각각은 복수 개의 광전 소자를 포함할 수도 있다.
어떤 실시예에서, 서브 픽셀(9401) 내의 광전 소자(PD11, PD12, PD13, PD14)에 의해 생성된 전하는 칼럼 라인(CL1)으로 리드아웃 회로(950)에 출력되고, 서브 픽셀(9402) 내의 광전 소자(PD21, PD22, PD23, PD24)에 의해 생성된 전하는 칼럼 라인(CL2)으로 리드아웃 회로(950)에 출력될 수 있다.
광전 소자(PD11, PD12, PD13, PD14)의 캐소드(cathode)는 전송 트랜지스터(TX11, TX12, TX13, TX14)를 통해 플로팅 노드(FN11)에 연결될 수 있고, 광전 소자(PD11, PD12, PD13, PD14)의 애노드(anode)는 접지될 수 있다. 마찬가지로, 광전 소자(PD21, PD22, PD23, PD24)의 캐소드는 전송 트랜지스터(TX21, TX22, TX23, TX24)를 통해 플로팅 노드(FN21)에 연결될 수 있고, 광전 소자(PD21, PD22, PD23, PD24)의 애노드는 접지될 수 있다.
픽셀 회로는 전송 트랜지스터(TX11, TX12, TX13, TX14, TX21, TX22, TX23, TX24), 구동 트랜지스터(DX1, DX2), 선택 트랜지스터(SX1, SX2), 리셋 트랜지스터(RX1, RX2), 및 스위치 트랜지스터(SW1, SW2)를 포함할 수 있다. 픽셀 회로 내의 트랜지스터들(TX11, TX12, TX13, TX14, TX21, TX22, TX23, TX24, DX1, DX2, SX1, SX2, RX1, RX2, SW1, SW2)은 로우 드라이버(130)로부터 제공되는 제어 신호들, 예컨대 전송 제어 신호(TG11, TG12, TG13, TG14), 선택 신호(SEL1), 리셋 제어 신호(RG1), 및 제1 게인 제어 신호(DCG1)에 응답하여 동작할 수 있다.
어떤 실시예에서, 서브 픽셀(9401)은 복수 개의 플로팅 디퓨전(FD11, FD12)을 포함할 수 있다. 플로팅 디퓨전(FD11, FD12)은 소정의 커패시턴스를 가지고, 광전 소자(PD11, PD12, PD13, PD14)가 생성한 전하를 저장할 수 있다. 서브 픽셀(9402)은 복수 개의 플로팅 디퓨전(FD21, FD22)을 포함할 수 있다. 플로팅 디퓨전(FD21, FD22)은 소정의 커패시턴스를 가지고, 광전 소자(PD21, PD22, PD23, PD24)가 생성한 전하를 저장할 수 있다. 플로팅 디퓨전(FD11) 및 플로팅 디퓨전(FD21)은 동일한 커패시턴스를 가질 수 있고, 플로팅 디퓨전(FD12) 및 플로팅 디퓨전(FD22)은 동일한 커패시턴스를 가질 수 있다.
전송 트랜지스터(TX11)는 광전 소자(PD11)와 플로팅 노드(FN11) 사이에 연결되고, 전송 트랜지스터(TX21)는 광전 소자(PD21)와 플로팅 노드(FN21) 사이에 연결되어, 전송 신호(TG11)에 의해 제어될 수 있다. 전송 트랜지스터(TX11)가 턴 온되면, 광전 소자(PD11)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다. 전송 트랜지스터(TX21)가 턴 온되면, 광전 소자(PD21)가 생성한 전하가 플로팅 디퓨전(FD21)에 전달될 수 있다.
또한, 전송 트랜지스터(TX12)는 광전 소자(PD12)와 플로팅 노드(FN11) 사이에 연결되고, 전송 트랜지스터(TX22)는 광전 소자(PD22)와 플로팅 노드(FN21) 사이에 연결되어, 전송 신호(TG12)에 의해 제어될 수 있다. 전송 트랜지스터(TX12)가 턴 온되면, 광전 소자(PD12)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다. 전송 트랜지스터(TX22)가 턴 온되면, 광전 소자(PD22)가 생성한 전하가 플로팅 디퓨전(FD21)에 전달될 수 있다.
또한, 전송 트랜지스터(TX13)는 광전 소자(PD13)와 플로팅 노드(FN11) 사이에 연결되고, 전송 트랜지스터(TX23)는 광전 소자(PD23)와 플로팅 노드(FN21) 사이에 연결되어, 전송 신호(TG13)에 의해 제어될 수 있다. 전송 트랜지스터(TX13)가 턴 온되면, 광전 소자(PD13)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다. 전송 트랜지스터(TX23)가 턴 온되면, 광전 소자(PD23)가 생성한 전하가 플로팅 디퓨전(FD21)에 전달될 수 있다.
전송 트랜지스터(TX14)는 광전 소자(PD14)와 플로팅 노드(FN11) 사이에 연결되고, 전송 트랜지스터(TX24)는 광전 소자(PD24)와 플로팅 노드(FN21) 사이에 연결되어, 전송 신호(TG14)에 의해 제어될 수 있다. 전송 트랜지스터(TX14)가 턴 온되면, 광전 소자(PD14)가 생성한 전하가 플로팅 디퓨전(FD11)에 전달될 수 있다. 전송 트랜지스터(TX24)가 턴 온되면, 광전 소자(PD24)가 생성한 전하가 플로팅 디퓨전(FD21)에 전달될 수 있다.
플로팅 디퓨전(FD11)에 축적된 전하에 따라 플로팅 노드(FN11)의 전압이 결정될 수 있다. 구동 트랜지스터(DX1)의 게이트는 플로팅 노드(FN11)에 연결된다. 구동 트랜지스터(DX1)는 플로팅 노드(FN11)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX1)는 플로팅 노드(FN11)의 전압에 응답하여 선택 트랜지스터(SX1)를 통해 픽셀 신호(VS1)를 칼럼 라인(CL1)으로 출력할 수 있다.
또한, 플로팅 디퓨전(FD21)에 축적된 전하에 따라 플로팅 노드(FN21)의 전압이 결정될 수 있다. 구동 트랜지스터(DX2)의 게이트는 플로팅 노드(FN21)에 연결된다. 구동 트랜지스터(DX2)는 플로팅 노드(FN21)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX2)는 플로팅 노드(FN21)의 전압에 응답하여 선택 트랜지스터(SX2)를 통해 픽셀 신호(VS2)를 칼럼 라인(CL2)으로 출력할 수 있다.
선택 트랜지스터(SX1)는 구동 트랜지스터(DX1)와 대응하는 칼럼 라인(CL1) 사이에 연결되고, 선택 트랜지스터(SX2)는 구동 트랜지스터(DX2)와 대응하는 칼럼 라인(CL2) 사이에 연결되어, 모두 선택 신호(SEL1)에 의해 제어될 수 있다. 즉, 서브 픽셀(9401) 및 서브 픽셀(9402)은 동시에 선택될 수 있다. 선택 트랜지스터(SX1)가 턴 온 되면, 구동 트랜지스터(DX1)로부터 출력되는 픽셀 전압(VS1)은 선택 트랜지스터(SX1)에 연결된 칼럼 라인(CL1)을 통해 리드아웃 회로(950)로 출력될 수 있다. 또한, 선택 트랜지스터(SX2)가 턴 온 되면, 구동 트랜지스터(DX2)로부터 출력되는 픽셀 전압(VS2)은 선택 트랜지스터(SX2)에 연결된 칼럼 라인(CL2)을 통해 리드아웃 회로(950)로 출력될 수 있다.
리셋 트랜지스터(RX1, RX2)는 전원 전압(VDD)을 공급하는 전원 전압 라인과 각각의 플로팅 노드(FN12, FN22) 사이에 연결되며, 리셋 제어 신호(RG1)에 의해 제어될 수 있다. 리셋 신호(RG1)에 의해 리셋 트랜지스터(RX1, RX2)가 턴 온될 경우, 플로팅 노드(FN12, FN22)에 전원 전압(VDD)이 인가되어 플로팅 노드(FN12, FN22)가 리셋될 수 있다. 리셋 트랜지스터(RX1, RX2)가 턴 온되어 있는 동안 스위치 트랜지스터(SW1, SW2)가 턴 온되면, 플로팅 노드(FN11)와 플로팅 노드(FN12), 그리고 플로팅 노드(FN21)와 플로팅 노드(FN22)가 모두 전원 전압(VDD)으로 리셋될 수 있다.
스위치 트랜지스터(SW1)는, 플로팅 노드(FN11)와 플로팅 노드(FN12) 사이에 연결되고, 스위치 트랜지스터(SW2)는 플로팅 노드(FN21)와 플로팅 노드(FN22) 사이에 연결되어, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다.
각각의 서브 픽셀(9401) 및 서브 픽셀(9402)은 도 2a, 도 4, 및 도 5를 참조하여 기술한 픽셀(PX1)과 동일하게 동작할 수 있다.
다시 도 9를 참조하면, 리드아웃 회로(950)는 픽셀 어레이(940)에 연결된 선택기(951), 비교기(953), 카운터(955), 및 CDS 회로(957)를 포함할 수 있다.
선택기(951)는 예를 들면 디멀티플렉서로 구현될 수 있으며, 이에 한정되지 않는다. 선택기(951)는 픽셀 어레이(940)로부터 전달받은 2개의 픽셀 신호(VS1, VS2)를 평균하여 하나의 평균값을 생성할 수 있다. 선택기(951)는 컨트롤러(910)로부터 DEMUX 선택 신호(SEL_M)를 수신하고, 비교기들(953_1, 953_2) 중 DEMUX 선택 신호(SEL_M)에 기초하여 선택된 하나에 생성한 평균값을 출력할 수 있다.
비교기(953)는 제1 비교기(953_1) 및 제2 비교기(953_2)를 포함한다. 제1 비교기(953_1) 및 제2 비교기(953_2) 각각의 두 입력 단자 중 하나는 선택기(951)의 출력 단자에 연결되고, 두 입력 단자 중 다른 하나는 램프 신호 발생기(960)와 연결될 수 있다. 제1 비교기(953_1)는 2개의 픽셀 신호들(VS1, VS2)의 평균값에 대응하는 픽셀 신호(VS)가 제1 비교기(953_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)를 비교하여, 그 결과를 카운터(955_1)에 출력할 수 있다. 제2 비교기(953_2)는 2개의 픽셀 신호들(VS1, VS2)의 평균값에 대응하는 픽셀 신호(VS)가 제2 비교기(953_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하여, 그 결과를 카운터(955_2)에 출력할 수 있다.
램프 신호 생성기(960)는 컨트롤러(910)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 기준 신호(RAMP1, RAMP2)를 생성할 수 있다. 각각의 기준 신호(RAMP1, RAMP2) 내의 램프 신호들은 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 신호일 수 있다. 어떤 실시예에서, 기준 신호(RAMP1)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(951)를 통해 비교기(953_1)에 입력되는 신호의 크기가 기준 신호(RAMP1)의 램프 신호의 크기와 일치하는 시점이 발생할 수 있다. 또한, 어떤 실시예에서, 기준 신호(RAMP2)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(951)를 통해 비교기(953_2)에 입력되는 신호의 크기가 기준 신호(RAMP2)의 램프 신호의 크기와 일치하는 시점이 발생할 수 있다. 비교기(953_1)에 입력되는 신호의 크기와 기준 신호(RAMP1)의 램프 신호의 크기가 동일한 시점 및 비교기(953_2)에 입력되는 신호의 크기와 기준 신호(RAMP2)의 램프 신호의 크기가 동일한 시점에 동기되어 비교기(953_1, 953_2)에서 출력되는 신호의 레벨이 천이될 수 있다.
카운터(955)는 제1 카운터(955_1) 및 제2 카운터(955_2)를 포함한다. 제1 카운터(955_1)는 비교기(953_1)의 출력단에 연결될 수 있고, 제2 카운터(955_2)는 비교기(953_2)의 출력단에 연결될 수 있다. 카운터들(955_1, 955_2) 각각은 업/다운 카운터 혹은 비트-와이즈 카운터를 포함할 수 있다.
CDS 회로(957)는 제1 CDS 회로(957_1) 및 제2 CDS 회로(957_2)를 포함한다. 제1 CDS 회로(957_1)는 카운터(955_1)의 출력단에 연결되어 카운터(955_1)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호를 생성할 수 있다. 제2 CDS 회로(957_2)는 카운터(955_2)의 출력단에 연결되어 카운터(955_2)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호를 생성할 수 있다.
도 9 및 도 10에 따른 이미지 센서(900)는 도 6 및 도 7을 참조하여 기술한 이미지 센서의 동작과 유사하게 동작할 수 있다.
도 2 내지 도 10을 참조하여 2개의 모드(HCG 모드 및 LCG 모드; 또는 HCG 모드 및 LOFIC 모드)로 동작할 수 있는 픽셀에 대하여 기술하였다. 한편, 2개의 모드로 동작 시에 도 8을 참조하여 기술한 바와 같이 SNR 딥의 크기가 크다는 문제가 있을 수 있다. 이에 따라, 3개의 모드로 동작할 수 있는 픽셀에 대하여 기술한다.
도 11a는 또 다른 실시예에 따른 픽셀을 나타내는 회로도이다.
일 실시예에 따른 픽셀(PX3)은 빛에 반응하여 전하를 생성하는 광전 소자(PD31, PD32, PD33, PD34)가 생성한 전하를 처리하여 전기 신호를 출력하는 픽셀 회로를 포함할 수 있다. 도 11a에서는 하나의 픽셀(PX3)이 4개의 광전 소자(PD31, PD32, PD33, PD34)를 포함하는 것으로 도시되어 있으나, 발명이 이에 한정되는 것은 아니며 하나의 픽셀(PX3)은 복수 개의 광전 소자를 포함할 수도 있다. 광전 소자(PD31, PD32, PD33, PD34)는 외부 광을 센싱하여 전하를 생성할 수 있다. 광전 소자(PD31, PD32, PD33, PD34)의 캐소드는 전송 트랜지스터(TX31, TX32, TX33, TX34)를 통해 플로팅 노드(FN31)에 연결될 수 있고, 광전 소자(PD31, PD32, PD33, PD34)의 애노드는 접지될 수 있다.
픽셀 회로(PC3)는 전송 트랜지스터(TX31, TX32, TX33, TX34), 구동 트랜지스터(DX3), 선택 트랜지스터(SX3), 리셋 트랜지스터(RX3), 제1 스위치 트랜지스터(SW31), 및 제2 스위치 트랜지스터(SW32)를 포함할 수 있다. 픽셀 회로(PC3) 내의 트랜지스터들(TX31, TX32, TX33, TX34, SX3, RX3, SW31, SW32)은 로우 드라이버(130)로부터 제공되는 제어 신호들, 예컨대 전송 제어 신호(TG31, TG32, TG33, TG34), 선택 신호(SEL1), 리셋 제어 신호(RG1), 및 게인 제어 신호(DCG1, DCG2)에 응답하여 동작할 수 있다.
어떤 실시예에서, 픽셀 회로(PC3)는 복수 개의 플로팅 디퓨전(FD31, FD32, FD33)을 포함할 수 있다. 복수의 플로팅 디퓨전(FD31, FD32, FD33)은 소정의 커패시턴스를 가지고, 광전 소자(PD31, PD32, PD33, PD34)가 생성한 전하를 저장할 수 있다. 도 11a에는 3개의 플로팅 디퓨전(FD31, FD32, FD33)이 도시되어 있으나, 발명이 이에 한정되는 것은 아니다.
전송 트랜지스터(TX31)는 광전 소자(PD31)와 제1 플로팅 노드(FN31) 사이에 연결되어, 전송 신호(TG31)에 의해 제어될 수 있다. 전송 트랜지스터(TX31)가 턴 온되면, 광전 소자(PD31)가 생성한 전하가 제1 플로팅 디퓨전(FD31)에 전달될 수 있다. 또한, 전송 트랜지스터(TX32)는 광전 소자(PD32)와 제1 플로팅 노드(FN31) 사이에 연결되어, 전송 신호(TG32)에 의해 제어될 수 있다. 전송 트랜지스터(TX32)가 턴 온되면, 광전 소자(PD32)가 생성한 전하가 제1 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX33)는 광전 소자(PD33)와 제1 플로팅 노드(FN31) 사이에 연결되어, 전송 신호(TG33)에 의해 제어될 수 있다. 전송 트랜지스터(TX33)가 턴 온되면, 광전 소자(PD33)가 생성한 전하가 제1 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX34)는 광전 소자(PD34)와 제1 플로팅 노드(FN31) 사이에 연결되어, 전송 신호(TG34)에 의해 제어될 수 있다. 전송 트랜지스터(TX34)가 턴 온되면, 광전 소자(PD34)가 생성한 전하가 제1 플로팅 디퓨전(FD31)에 전달될 수 있다.
제1 플로팅 디퓨전(FD31)에 축적된 전하에 따라 제1 플로팅 노드(FN31)의 전압이 결정될 수 있다.
구동 트랜지스터(DX3)의 게이트는 제1 플로팅 노드(FN31)에 연결된다. 구동 트랜지스터(DX3)는 제1 플로팅 노드(FN31)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX3)는 제1 플로팅 노드(FN31)의 전압에 응답하여 선택 트랜지스터(SX3)를 통해 픽셀 신호(VS)를 칼럼 라인(CL)으로 출력할 수 있다.
선택 트랜지스터(SX3)는 구동 트랜지스터(DX3)와 칼럼 라인(CL) 사이에 연결되어, 선택 신호(SEL)에 의해 제어될 수 있다. 선택 트랜지스터(SX3)가 턴 온 되면, 구동 트랜지스터(DX3)로부터 출력되는 픽셀 전압(VS)은 선택 트랜지스터(SX3)에 연결된 칼럼 라인(CL)을 통해 리드아웃 회로(150)로 출력될 수 있다.
리셋 트랜지스터(RX3)는 전원 전압(VDD)을 공급하는 전원 전압 라인과 제2 플로팅 노드(FN32) 사이에 연결되며, 리셋 제어 신호(RG)에 의해 제어될 수 있다. 리셋 신호(RG)에 의해 리셋 트랜지스터(RX3)가 턴 온될 경우, 제2 플로팅 노드(FN32)에 전원 전압(VDD)이 인가되어 제2 플로팅 노드(FN32)가 리셋될 수 있다. 리셋 트랜지스터(RX3)가 턴 온되어 있는 동안 제1 스위치 트랜지스터(SW31) 및 제2 스위치 트랜지스터(SW32)가 턴 온되면, 제1 플로팅 노드(FN31) 및 제2 플로팅 노드(FN32)가 모두 리셋될 수 있다.
제1 스위치 트랜지스터(SW31)는, 제1 플로팅 노드(FN31)와 제2 플로팅 노드(FN32) 사이에 연결되며, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다.
제1 스위치 트랜지스터(SW31)가 턴 오프된 경우, 제1 플로팅 노드(FN31)는 제1 플로팅 디퓨전(FD31)의 커패시턴스를 가진다. 이 때, 제1 플로팅 노드(FN31)에 연결된 커패시턴스의 크기가 작으므로, 이미지 센서(100)는 HCG 모드로 이미지 신호를 생성할 수 있다. HCG 모드로 동작 시, 픽셀 신호(VS)를 처리하기 위한 회로들(예컨대 리드아웃 회로(150))의 게인이 LCG 모드 또는 LOFIC 모드로 동작할 때의 리드아웃 회로(150)의 게인 보다 상대적으로 작을 수 있다. 따라서, 이미지 센서(100)의 SNR이 증가되어 감지 가능한 최저 광량이 낮아질 수 있으며, 이미지 센서(100)의 저광량 감지 성능이 향상될 수 있다.
제1 스위치 트랜지스터(SW31)가 턴 온된 경우, 제2 플로팅 디퓨전(FD32)은 제1 플로팅 노드(FN31)에 연결되고, 제1 플로팅 노드(FN31)의 커패시턴스는 제2 플로팅 디퓨전(FD32)의 커패시턴스만큼 증가한다. 이 때, 제1 플로팅 노드(FN31)에 연결된 커패시턴스의 크기가 크므로, 이미지 센서(100)는 LCG 모드로 이미지 신호를 생성할 수 있다. LCG 모드로 동작 시, 픽셀 내에서 처리할 수 있는 전하량이 증가될 수 있다. 따라서, 이미지 센서(100)의 고광량 감지 성능이 향상될 수 있다.
한편, 픽셀 회로(PC3)는 제2 스위치 트랜지스터(SW32)를 더 포함할 수 있다. 제2 스위치 트랜지스터(SW32)는 제2 플로팅 노드(FN32)와 제3 플로팅 디퓨전(FD33) 사이에 연결되어, 제2 게인 제어 신호(DCG2)에 의해 제어될 수 있다.
제3 플로팅 디퓨전(FD33)은 횡형 오버플로 축적 커패시터(Lateral Overflow Integration Capacitor, LOFIC)를 포함할 수 있다.
제2 스위치 트랜지스터(SW32)가 턴 온된 경우, 제3 플로팅 디퓨전(FD33)은 제2 플로팅 노드(FN32)에 연결된다. 이 때, 제1 스위치 트랜지스터(SW31)도 턴 온되어 있다면, 광전 소자(PD31, PD32, PD33, PD34)로부터 제1 플로팅 노드(FN31)로 전달되는 전하들 중 오버-플로(Over-flow)된 전하들이 제2 플로팅 디퓨젼(FD32) 및 제3 플로팅 디퓨전(FD33)에 의해 공유될 수 있다. 이 때, 제1 플로팅 노드(FN31)에 연결된 커패시턴스의 크기가 크게 증가되므로, 이미지 센서(100)는 LOFIC 컨버전 게인(LOFIC Conversion Gain) 모드로 이미지 신호를 생성할 수 있다. 마찬가지로, LOFIC 컨버전 게인 모드에서도 FWC가 증가될 수 있다. 따라서, 이미지 센서(100)의 고광량 감지 성능이 더욱 향상될 수 있다. 즉, 광전 소자(PD31, PD32, PD33, PD34)로부터 오버-플로되는 대량의 전하가 제3 플로팅 디퓨전(FD33)에 의해서 버려지지 않고 집적될 수 있어서, 이미지 센서(100)는 상대적으로 높은 광량 하에서 센싱된 이미지 신호를 생성할 수 있다.
정리하면, 픽셀(PX3)은 제1 스위치 트랜지스터(SW31) 및 제2 스위치 트랜지스터(SW32)의 턴 온 및 턴 오프에 따라 HCG 모드(SW31 및 SW32 오프), LCG 모드(SW31만 온), 및 LOFIC 모드(SW31 및 SW32 온) 중 하나로 동작할 수 있다.
어떤 실시예에 있어서, 픽셀 어레이(140)가 한 프레임 기간에 HCG 모드, LCG 모드, 및 LOFIC 모드로 동작함에 따라 이미지 신호 처리기(180)는 데이터 버퍼(170)로부터 HCG 모드에 따른 HCG 이미지 신호, LCG 모드에 따른 LCG 이미지 신호, 및 LOFIC 모드에 따른 LOFIC 이미지 신호를 수신하고, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성하여 높은 동적 범위를 갖는 하나의 합성된 이미지 신호를 생성할 수 있다.
HCG 모드에 따른 이미지 신호와 LCG 모드에 따른 이미지 신호의 경계에서 SNR 딥이 발생될 수 있고, LCG 모드에 따른 이미지와 LOFIC 모드에 따른 이미지 신호의 경계에서 SNR 딥이 발생될 수 있다. 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33) 간의 커패시턴스 차이가 커질수록 하나의 합성된 이미지 신호 내에서 발생하는 SNR 딥의 크기는 더욱 커질 수 있다.
도 11b는 또 다른 실시예에 따른 픽셀을 나타내는 회로도이다.
도 11b의 광전 소자(PD41, PD42, PD43, PD44), 전송 트랜지스터(TX41, TX42, TX43, TX44), 구동 트랜지스터(DX4), 선택 트랜지스터(SX4), 및 리셋 트랜지스터(RX4) 각각은 도 11a의 광전 소자(PD31, PD32, PD33, PD34), 전송 트랜지스터(TX31, TX32, TX33, TX34), 구동 트랜지스터(DX3), 선택 트랜지스터(SX3), 및 리셋 트랜지스터(RX3) 각각의 구성과 동일할 수 있다.
한편, 어떤 실시예에서, 픽셀 회로(PC4)는 복수 개의 플로팅 디퓨전(FD41, FD42, FD43)을 포함할 수 있다. 플로팅 디퓨전(FD41, FD42, FD43)은 소정의 커패시턴스를 가지고, 광전 소자(PD41, PD42, PD43, PD44)가 생성한 전하를 저장할 수 있다. 도 11b에는 3개의 플로팅 디퓨전(FD41, FD42, FD43)이 도시되어 있으나, 이에 한정되는 것은 아니다.
제1 스위치 트랜지스터(SW41)는, 제1 플로팅 노드(FN41)와 제2 플로팅 노드(FN42) 사이에 연결되며, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다.
제2 스위치 트랜지스터(SW42)가 턴 오프된 경우, 제1 플로팅 노드(FN41)는 제1 플로팅 디퓨전(FD41)의 커패시턴스를 가진다. 이 때, 제1 플로팅 노드(FN41)에 연결된 커패시턴스의 크기가 작으므로, 이미지 센서(100)는 HCG 모드로 이미지 신호를 생성할 수 있다.
제1 스위치 트랜지스터(SW41)가 턴 온된 경우, 제2 플로팅 디퓨전(FD42)은 제1 플로팅 노드(FN41)에 연결되고, 제1 플로팅 노드(FN41)의 커패시턴스는 제2 플로팅 디퓨전(FD42)의 커패시턴스만큼 증가한다. 이 때, 제1 플로팅 노드(FN41)에 연결된 커패시턴스의 크기가 크므로, 이미지 센서(100)는 LCG 모드로 이미지 신호를 생성할 수 있다.
한편, 픽셀 회로(PC4)는 제2 스위치 트랜지스터(SW42)를 더 포함할 수 있다. 제2 스위치 트랜지스터(SW42)는 제1 플로팅 노드(FD41)와 제3 플로팅 디퓨전(FD43) 사이에 연결되어, 제2 게인 제어 신호(DCG2)에 의해 제어될 수 있다.
제3 플로팅 디퓨전(FD43)은 LOFIC을 포함할 수 있다.
제2 스위치 트랜지스터(SW42)가 턴 온된 경우, 제3 플로팅 디퓨전(FD43)은 제1 플로팅 노드(FN41)에 연결된다. 이 때, 제1 스위치 트랜지스터(SW41)도 턴 온되어 있다면, 광전 소자(PD41, PD42, PD43, PD44)로부터 제1 플로팅 노드(FN41)로 전달되는 전하들 중 오버-플로된 전하들이 제2 플로팅 디퓨젼(FD42) 및 제3 플로팅 디퓨전(FD43)에 의해 공유될 수 있다. 이 때, 제1 플로팅 노드(FN41)에 연결된 커패시턴스의 크기가 크게 증가되므로, 이미지 센서(100)는 LOFIC 컨버전 게인 모드로 이미지 신호를 생성할 수 있다. 마찬가지로, LOFIC 컨버전 게인 모드에서도 FWC가 증가될 수 있다. 따라서, 이미지 센서(100)의 고광량 감지 성능이 더욱 향상될 수 있다. 즉, 광전 소자(PD41, PD42, PD43, PD44)로부터 오버-플로되는 대량의 전하가 제3 플로팅 디퓨전(FD43)에 의해서 버려지지 않고 집적될 수 있어서, 이미지 센서(100)는 상대적으로 높은 광량 하에서 센싱된 이미지 신호를 생성할 수 있다.
정리하면, 픽셀(PX4)은 제1 스위치 트랜지스터(SW41) 및 제2 스위치 트랜지스터(SW42)의 턴 온 및 턴 오프에 따라 HCG 모드(SW41 및 SW42 오프), LCG 모드(SW41만 온), 및 LOFIC 모드(SW41 및 SW42 온) 중 하나로 동작할 수 있다.
전술한 도 11a 및 도 11b는 일 실시예에 따른 광전 소자 및 픽셀 회로를 나타낸 회로도이다. 그러나, 본 발명에 따른 픽셀에 포함되는 복수 개의 플로팅 디퓨전 간의 연결 관계는 도 11a 및 도 11b에 도시된 구체적인 픽셀 회로의 구조로 한정되는 것은 아니며, 픽셀 회로는 임의의 연결 관계를 가지고 연결된 플로팅 디퓨전을 포함하는 구조를 가질 수 있다. 이하에서는, 설명의 편의를 위해 본 발명에 따른 픽셀이 도 11a에 따른 구조를 가지는 것으로 가정하고 기술한다.
도 12는 일 실시예에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 12에서는, 로우 라인 단위로 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 12는, 이미지 센서(100)가 RST-RST-SIG-SIG-SIG-RST(RRSS-SR)의 리드 아웃 방식으로 동작하는 경우를 나타낸 도면이다.
상술한 도 3 및 도 11a를 함께 참조하여, 도 12에 따른 이미지 센서의 동작에 대해 설명한다.
리셋 구간(Reset)에서는, 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장되어 있는 전하가 리셋된다.
구체적으로, 하이 레벨의 제1 게인 제어 신호(DCG1)가 제1 스위치 트랜지스터(SW31)의 게이트에 인가되고, 제2 게인 제어 신호(DCG2)가 제2 스위치 트랜지스터(SW32)의 게이트에 인가되어 제1 스위치 트랜지스터(SW31) 및 제2 스위치 트랜지스터(SW32)가 모두 턴 온된다. 제1 플로팅 노드(FN31)에 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 연결된다.
전송 트랜지스터(TX31)에 인가되는 전송 신호(TG31), 전송 트랜지스터(TX32)에 인가되는 전송 신호(TG32), 전송 트랜지스터(TX33)에 인가되는 전송 신호(TG33), 및 전송 트랜지스터(TX34)에 인가되는 전송 신호(TG34)는 모두 동일한 파형을 가질 수 있으며, 이는 도 12 내지 도 13, 도 15 내지 도 16, 도 20 내지 도 21, 도 27 내지 도 31에서 전송 신호(TG)로 나타내었다.
하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 전송 트랜지스터(TX31, TX32, TX33, TX34)가 턴 온된다. 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 제공될 수 있다. 또한, 하이 레벨의 리셋 신호(RG1)가 리셋 트랜지스터(RX3)의 게이트에 인가되어 리셋 트랜지스터(RX3)가 턴 온된다. 그러면, 제1 플로팅 노드(FN31)에 전원 전압(VDD)이 공급되어, 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 리셋된다. 본 실시예에서, 리셋 전압은 예를 들어, 전원 전압(VDD)일 수 있다. 이 때, 선택 트랜지스터(SX3)는 턴 오프되어 있다.
노출 구간(Exposure)은, 광전 소자(PD31, PD32, PD33, PD34)가 광에 노출되어 전하가 생성되는 구간이다. 노출 구간에서는, 리셋 신호(RG1) 및 전송 신호(TG)가 하이 레벨에서 로우 레벨로 천이되어, 리셋 트랜지스터(RX3) 및 전송 트랜지스터(TX31, TX32, TX33, TX34)가 턴 오프된다. 또한, 제1 게인 제어 신호(DCG1) 및 제2 게인 제어 신호(DCG2)는 모두 하이 레벨을 유지하고 있으므로, 제1 플로팅 노드(FN31) 및 제2 플로팅 노드(FN32)에 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 모두 연결되어 있다.
독출 구간(Readout)은, 픽셀(PX3)에서 생성된 픽셀 신호(VS)가 리드아웃 회로(150)에 전달되는 구간이다. LCG 리셋 신호(RST_L), HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각이 픽셀 신호(VS)로서 출력될 수 있다.
제1 게인 제어 신호(DCG1) 및 제2 게인 제어 신호(DCG2)에 따른 제1 스위치 트랜지스터(SW31) 및 제2 스위치 트랜지스터(SW32)의 구동 여부에 따라 변환 게인의 조절이 이루어질 수 있다. 예를 들어, 픽셀(PX3)은 스위치 트랜지스터(SW31)가 턴 오프되면, 제1 플로팅 디퓨전(FD31)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 HCG 모드로 동작할 수 있고, 스위치 트랜지스터(SW31)가 턴 온되고 스위치 트랜지스터(SW32)가 턴 오프되면 제1 플로팅 디퓨전(FD31) 및 제2 플로팅 디퓨전(FD32)에 저장된 전하에 기초하여 픽셀 신호(VS)를 생성하는 LCG 모드로 동작할 수 있으며, 스위치 트랜지스터(SW31) 및 스위치 트랜지스터(SW32)가 턴 온되면 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장된 전하에 기초하여 픽셀 신호를 생성하는 LOFIC 모드로 동작할 수 있다.
먼저, 하이 레벨의 선택 신호(SEL1)가 선택 트랜지스터(SX3)의 게이트에 인가되어 선택 트랜지스터(SX3)가 턴 온 된다. 그리고, 제1 게인 제어 신호(DCG1)의 하이 레벨이 유지되고 있으므로, 제1 플로팅 노드(FN31)에서 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)이 연결되어 있다. 이에 따라, 기간(101) 동안, 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압이 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
다음으로, 제1 게인 제어 신호(DCG1)가 로우 레벨로 천이하면, 제1 스위치 트랜지스터(SW31)가 턴 오프된다. 이에 따라, 기간(102) 동안, 제1 플로팅 디퓨전(FD31)에 저장되어 있는 전하에 따른 제1 플로팅 노드(FN31)의 전압이 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
이후, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31)에 제공될 수 있다. 따라서, 제1 플로팅 디퓨전(FD31)에 저장되었던 전하량이 변경될 수 있다. 이에 따라, 기간(103) 동안, 변경된 제1 플로팅 디퓨전(FD31)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압이 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
그리고, 하이 레벨의 제1 게인 제어 신호(DCG1)가 제1 스위치 트랜지스터(SW31)에 인가되어 제1 플로팅 노드(FN31)에 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)이 연결된다. 또한, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 제공되고, 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 저장된 전하가 변경될 수 있다. 이에 따라, 기간(104) 동안, 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압이 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
이후, 하이 레벨의 제2 게인 제어 신호(DCG2)가 제2 스위치 트랜지스터(SW32)에 인가되어 제1 플로팅 노드(FN31)에 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 연결된다. 또한, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 제공될 수 있다. 이에 따라, 기간(105) 동안, 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장된 전하에 기초한 제1 플로팅 노드(FN31)의 전압이 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
그 다음으로, 하이 레벨의 리셋 신호(RG1)가 리셋 트랜지스터(RX3)에 인가되어 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 전원 전압(VDD)에 의해 리셋된다. 이에 따라, 기간(106) 동안, 리셋된 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장된 전하에 기초한 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(101) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 리셋 신호(RST_L)는 제1 비교기(153_1)로 출력될 수 있다. 기간(102) 및 기간(103) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(153_2)로 출력될 수 있다. 기간(104) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(153_1)로 출력될 수 있다. 기간(105) 및 기간(106) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(153_2)로 출력될 수 있다.
한편, 도 12에 도시된 기준 신호(RAMP)는 독출 기간(Readout) 동안 리드아웃 회로(150) 내의 비교기(153)에 제공되는 신호이다.
도 12에 도시된 기준 신호(RAMP)의 파형은 도 12에 도시된 기간 동안 발생하는 픽셀 신호(VS)의 종류에 따라 결정될 수 있다.
비교기(153_1, 153_2)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 각각의 비교기(153_1, 153_2)에 입력되는 시점에 동기되어 입력되는 기준 신호(RAMP)를 비교하여, 그 결과를 카운터(155_1, 155_2)에 출력할 수 있다.
제1 비교기(153_1)에는 제1 주기를 갖는 제1 램프 신호(R1) 및 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R4)가 비교 대상 신호에 동기되어 제공될 수 있다. 구체적으로, 제1 램프 신호(R1)는 기간(101) 내에 제1 비교기(153_1)에 제공될 수 있고, 제4 램프 신호(R4)는 기간(104) 내에 제1 비교기(153_1)에 제공될 수 있다.
제1 비교기(153_1)는 선택기(151)를 통해 입력되는 LCG 리셋 신호(RST_L)와 제1 주기를 갖는 제1 램프 신호(R1)를 비교한 결과를 출력하고, 선택기(151)를 통해 입력되는 LCG 신호(SIG_L)와 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R4)를 비교한 결과를 출력할 수 있다.
제2 비교기(153_2)에는 제1 주기를 갖는 제2 램프 신호(R2), 제2 주기를 갖는 제3 램프 신호(R3) 및 제5 램프 신호(R5), 및 제1 주기를 갖는 제6 램프 신호(R6)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2 램프 신호(R2)는 기간(102) 내에 제2 비교기(153_2)에 제공될 수 있고, 제3 램프 신호(R3)는 기간(103) 내에 제2 비교기(153_2)에 제공될 수 있으며, 제5 램프 신호(R5)는 기간(105) 내에 제2 비교기(153_2)에 제공될 수 있고, 제6 램프 신호(R6)는 기간(106) 내에 제2 비교기(153_2)에 제공될 수 있다.
제2 비교기(153_2)는 선택기(151)를 통해 입력되는 HCG 리셋 신호(RST_H)와 제1 주기를 갖는 제2 램프 신호(R2)를 비교한 결과를 출력하고, 선택기(151)를 통해 입력되는 HCG 신호(SIG_H)와 제2 주기를 갖는 제3 램프 신호(R3)를 비교한 결과를 출력하며, 선택기(151)를 통해 입력되는 LOFIC 신호(SIG_LOFIC)와 제2 주기를 갖는 제5 램프 신호(R5)를 비교한 결과를 출력하고, 선택기(151)를 통해 입력되는 LOFIC 리셋 신호(RST_LOFIC)와 제2 주기를 갖는 제6 램프 신호(R6)를 비교한 결과를 출력할 수 있다.
다만, 실시예들은 이에 한정되지 않으며, 램프 신호 생성기(160)는 제1 램프 신호(R1) 내지 제6 램프 신호(R6)를 포함하는 다른 파형의 기준 신호(RAMP)를 생성할 수도 있다.
여기서, LCG 리셋 신호(RST_L), HCG 리셋 신호(RST_H), 및 LOFIC 리셋 신호(RST_LOFIC)는 상대적으로 변화되는 정도가 작고, HCG 신호(SIG_H), LCG 신호(SIG_L), 및 LOFIC 신호(SIG_LOFIC)는 상대적으로 변화되는 정도가 크므로, 제1 주기는 제2 주기에 비해 짧을 수 있다.
통상적으로, 각각의 모드에서 아날로그 게인은 동일하게 조정되므로 제1 램프 신호(R1) 내지 제6 램프 신호(R6)는 모두 동일한 기울기를 가질 수 있다. 만일, 아날로그 게인을 조정하는 경우 제1 램프 신호(R1) 내지 제6 램프 신호(R6)의 기울기는 변동될 수 있다.
도 13은 일 실시예에 따른 이미지 센서의 또 다른 동작 타이밍을 예시하는 도면이다.
도 13에서는, 로우 라인 단위로 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 13은, 이미지 센서(100)가 SIG-RST-RST-RST-SIG-SIG(SR-RRSS)의 리드 아웃 방식으로 동작하는 경우를 나타낸 도면이다.
상술한 도 3 및 도 11a를 함께 참조하여, 도 13에 따른 이미지 센서의 동작에 대해 설명한다. 먼저, 도 13의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 및 전송 신호(TG)의 파형은 도 12의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 및 전송 신호(TG)의 파형과 유사하므로, 도 12의 설명이 도 13에도 적용될 수 있다. 독출 구간(Readout)은, 픽셀(PX3)에서 생성된 픽셀 신호(VS)가 리드아웃 회로(150)로 전달되는 구간이다.
독출 구간(Readout)에서, LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC), LCG 리셋 신호(RST_L), HCG 리셋 신호(RST_H), HCG 신호(SIG_H), 및 LCG 신호(SIG_L) 각각이 픽셀 신호(VS)로서 출력될 수 있다.
먼저, 하이 레벨의 선택 신호(SEL1)가 선택 트랜지스터(SX3)의 게이트에 인가되어 선택 트랜지스터(SX3)가 턴 온된다. 그리고, 제1 게인 제어 신호(DCG1) 및 제2 게인 제어 신호(DCG2)의 하이 레벨이 유지되고 있으므로, 제1 플로팅 노드(FN31)에 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 연결된다. 노출 구간(Exposure)에서 광전 소자(PD31, PD32, PD33, PD34)로부터 오버-플로된 전하들이 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 의해 공유될 수 있다. 이에 따라, 기간(111) 동안, 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
그 다음으로, 하이 레벨의 리셋 신호(RG1)가 리셋 트랜지스터(RX3)에 인가되어 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)이 전원 전압에 의해 리셋된다. 이에 따라, 기간(112) 동안, 리셋된 제1 플로팅 디퓨전(FD31), 제2 플로팅 디퓨전(FD32), 및 제3 플로팅 디퓨전(FD33)에 저장된 전하에 기초한 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
이후, 하이 레벨의 제1 게인 제어 신호(DCG1)가 유지되고 있으므로, 제1 플로팅 노드(FN31)에서 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)은 연결되어 있다. 이에 따라, 기간(113) 동안, 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
그 다음, 제1 게인 제어 신호(DCG1)가 로우 레벨로 천이하면, 제1 스위치 트랜지스터(SW31)가 턴 오프된다. 이에 따라, 기간(114) 동안, 제1 플로팅 디퓨전(FD31)에 저장되어 있는 전하에 따른 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호(VS), 즉 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
다음으로, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31)에 제공될 수 있다. 따라서, 제1 플로팅 디퓨전(FD31)에 저장되었던 전하량이 변경될 수 있다. 이에 따라, 기간(115) 동안, 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하로 인하여 변경된 제1 플로팅 디퓨전(FD31)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다.
그리고, 하이 레벨의 제1 게인 제어 신호(DCG1)가 제1 스위치 트랜지스터(SW31)에 인가되어 제1 플로팅 노드(FN31)에 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)이 연결된다. 또한, 하이 레벨의 전송 신호(TG)가 전송 트랜지스터(TX31, TX32, TX33, TX34)의 게이트에 인가되어 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하가 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 제공될 수 있다. 이에 따라, 기간(116) 동안, 제1 플로팅 디퓨전(FD31)과 제2 플로팅 디퓨전(FD32)에 저장된 전하에 따른 제1 플로팅 노드(FN31)의 전압은 구동 트랜지스터(DX3)를 통해 픽셀 신호, 즉 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(111) 및 기간(112) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(153_2)로 출력될 수 있다. 기간(113) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 리셋 신호(RST_L)는 제1 비교기(153_1)로 출력될 수 있다. 기간(114) 및 기간(115) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라, HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(153_2)로 출력될 수 있다. 기간(116) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(153_1)로 출력될 수 있다.
한편, 도 13에 도시된 기준 신호(RAMP)는 독출 기간(Readout) 동안 리드아웃 회로(150) 내의 비교기(153)에 제공되는 신호이다.
기준 신호(RAMP)의 파형은 도 13에 도시된 기간 동안 발생하는 픽셀 신호(VS)의 종류에 따라 결정될 수 있다.
비교기(153_1, 153_2)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 각각의 비교기(153_1, 153_2)에 입력되는 시점에 동기되어 입력되는 기준 신호(RAMP)를 비교하여, 그 결과를 카운터(155_1, 155_2)에 출력할 수 있다.
제1 비교기(153_1)에는 제1 주기를 갖는 제3 램프 신호(R13) 및 제1 주기보다 큰 제2 주기를 갖는 제6 램프 신호(R16)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3 램프 신호(R13)는 기간(113) 내에 제1 비교기(153_1)에 제공될 수 있고, 제6 램프 신호(R16)는 기간(116) 내에 제1 비교기(153_1)에 제공될 수 있다.
또한, 제2 비교기(153_2)에는 제2 주기를 갖는 제1 램프 신호(R11), 제2 주기보다 작은 제1 주기를 갖는 제2 램프 신호(R12) 및 제4 램프 신호(R14), 제2 주기를 갖는 제5 램프 신호(R15)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R11)는 기간(111) 내에 제2 비교기(153_2)에 제공될 수 있고, 제2 램프 신호(R12)는 기간(112) 내에 제2 비교기(153_2)에 제공될 수 있으며, 제4 램프 신호(R14)는 기간(114) 내에 제2 비교기(153_2)에 제공될 수 있고, 제5 램프 신호(R15)는 기간(115) 내에 제2 비교기(153_2)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(160)는 제1 램프 신호(R11) 내지 제6 램프 신호(R16)를 포함하는 다른 파형의 기준 신호(RAMP)를 생성할 수도 있다.
비교기(153)는, 픽셀(PX3)로부터 출력되는 픽셀 신호(VS)와 픽셀 신호(VS)가비교기(153)에 입력되는 시점에 동기되어 입력되는 기준 신호(RAMP)를 비교하고, 비교 결과에 따른 출력을 생성할 수 있다. 이와 관련하여서는 도 12를 참조하여 구체적으로 기술하였으며, 도 13에 도시된 실시예에서도 해당 설명이 동일하게 적용될 수 있다.
도 14은 본 발명의 일 실시예들에 따른 신호 대 잡음비를 나타내는 그래프이다.
도 14에서, x축은 광전 소자(PD31, PD32, PD33, PD34)가 생성한 전하의 양을 나타낸 것이고, y축은 이미지 신호 처리기(180)가 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 것이다.
제1 그래프(1401)는 미리 설정된 아날로그 게인 대비 2배의 아날로그 게인으로 픽셀 신호(VS)를 독출한 경우에 이미지 신호 처리기(180)로부터 출력되는 합성된 신호의 SNR을 나타낸 그래프이다. 이 때, 제1 그래프(1401)에 나타난 바와 같이 FWC는 감지할 수 있는 최대 입사광의 크기(f1)에 비례할 수 있다. 또한, 제1 그래프(1401)에서 HCG 이미지 신호와 LCG 이미지 신호 간의 SNR 딥(d1411) 및 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1412)이 보인다.
제2 그래프(1403)는 미리 설정된 아날로그 게인 대비 4배의 아날로그 게인으로 픽셀 신호(VS)를 독출한 경우에 이미지 신호 처리기(180)로부터 출력되는 합성된 신호의 SNR을 나타낸 그래프이다. 이 때, 제2 그래프(1403)에 나타난 바와 같이 FWC는 감지할 수 있는 최대 입사광의 크기(f2)에 비례할 수 있다. 또한, 제2 그래프(1403)에서 HCG 이미지 신호와 LCG 이미지 신호 간의 SNR 딥(d1421) 및 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1422)이 보인다.
도 14에 도시된 바와 같이, 아날로그 게인을 증가시키는 경우, SNR 그래프는 변화할 수 있다. 아날로그 게인이 증가할수록 동적 범위는 감소할 수 있다. 또한, 아날로그 게인을 증가시키면 LOFIC 이미지 신호의 신호 대 잡음비(SNR) 그래프가 좌측으로 이동되어 SNR 딥이 더 커지는 것을 알 수 있다. 특히, 아날로그 게인의 증가에 따라, SNR 딥(d1411)에서 SNR 딥(d1421)으로 증가한 HCG 이미지 신호와 LCG 이미지 신호 간의 SNR 딥의 크기 증가보다 SNR 딥(d1412)에서 SNR 딥(d1422)으로 증가한 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥의 크기 증가가 더 클 수 있다.
도 15 및 도 16은 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 6 및 도 11a를 함께 참조하여, 도 15 및 도 16에 따른 이미지 센서의 동작에 대해 설명한다.
도 15에서는, 로우 라인 단위의 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋(Reset) 구간, 노출(Exposure) 구간, 독출(Readout) 구간을 순차적으로 포함할 수 있다.
도 15는, 이미지 센서(600)가 SIG-RST-RST-RST-SIG-SIG(SR-RRSS)의 리드 아웃 방식으로 동작하는 경우에 나타낸 도면이다. 먼저, 도 15의 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형은 도 13의 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형과 유사하므로, 도 13의 설명은 도 15에도 적용될 수 있다.
독출 구간(Readout)은, 픽셀(PX)에서 생성된 픽셀 신호(VS)가 리드아웃 회로(650)에 전달되는 구간이다.
기간(121) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(122) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(123) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(124) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(125) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(126) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(121) 및 기간(122) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(653_2)로 출력될 수 있다. 기간(123) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, LCG 리셋 신호(RST_L)는 제1 비교기(653_1)로 출력될 수 있다. 기간(124) 및 기간(125) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(653_2)로 출력될 수 있다. 마지막으로, 기간(126) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(653_1)로 출력될 수 있다.
도 15에 도시된 기준 신호(RAMP1, RAMP2)는 독출 기간(Readout) 동안 리드아웃 회로(650) 내의 비교기(653)에 제공되는 신호이다. 기준 신호(RAMP1, RAMP2)의 형태는 픽셀 신호(VS) 형태에 기인할 수 있다.
한편, 제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(653_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(653_2)에 제공되는 신호이다. 램프 신호 생성기(660)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 제1 및 제2 기준 신호(RAMP1, RAMP2)를 생성할 수 있다.
제1 비교기(653_1)에는, 제1 주기를 갖는 제3 램프 신호(R23) 및 제1 주기보다 긴 주기인 제2 주기를 갖는 제6 램프 신호(R26)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3 램프 신호(R23)는 기간(123) 내에 제1 비교기(653_1)에 제공될 수 있고, 제6 램프 신호(R26)는 기간(126) 내에 제1 비교기(653_1)에 제공될 수 있다.
또한, 제2 비교기(653_2)에는, 제2 주기를 갖는 제1 램프 신호(R21), 제1 주기를 갖는 제2 램프 신호(R22) 및 제4 램프 신호(R24), 제2 주기를 갖는 제5 램프 신호(R25)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R21)는 기간(121) 내에 제2 비교기(653_2)에 제공될 수 있고, 제2 램프 신호(R22)는 기간(122) 내에 제2 비교기(653_2)에 제공될 수 있으며, 제4 램프 신호(R24)는 기간(124) 내에 제2 비교기(653_2)에 제공될 수 있고, 제5 램프 신호(R25)는 기간(125) 내에 제2 비교기(653_2)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(660)는 제1 램프 신호(R21) 내지 제6 램프 신호(R26)를 포함하는 다른 파형의 기준 신호를 생성할 수도 있다.
제1 램프 신호(R21) 내지 제6 램프 신호(R26)는 모두 동일한 기울기(s1)를 가질 수 있다.
제1 비교기(653_1)는, 픽셀(PX)로부터 출력되는 픽셀 신호(VS)와 픽셀 신호(VS)가 제1 비교기(653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하고, 비교 결과에 따른 출력을 생성할 수 있다. 또한, 제2 비교기(653_2)는, 픽셀(PX)로부터 출력되는 픽셀 신호(VS)와 픽셀 신호(VS)가 비교기(653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하고, 비교 결과에 따른 출력을 생성할 수 있다.
구체적으로 도 16은, 도 15에 도시된 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기와 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기가 상이한 경우에 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 15에서와 마찬가지로, 기간(131) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(132) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(133) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(134) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(135) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(136) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(131) 및 기간(132) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(653_2)로 출력될 수 있다. 기간(133) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, LCG 리셋 신호(RST_L)는 제1 비교기(653_1)로 출력될 수 있다. 기간(134) 및 기간(135) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(653_2)로 출력될 수 있다. 마지막으로, 기간(136) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(653_1)로 출력될 수 있다.
제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(653_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(653_2)에 제공되는 신호이다. 램프 신호 생성기(660)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 제1 및 제2 기준 신호(RAMP1, RAMP2)를 생성할 수 있다. 예를 들어, 제1 기준 신호(RAMP1)는 제1 기울기(s1)를 가지는 복수 개의 램프 신호를 포함할 수 있고, 제2 기준 신호(RAMP2)는 제2 기울기(s2)를 가지는 복수 개의 램프 신호를 포함할 수 있다. 램프 신호 생성기(660)가 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기를 조정하면, LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC), HCG 리셋 신호(RST_H), 및 HCG 신호(SIG_H)를 독출하는 경우의 아날로그 게인이 변동될 수 있다.
제1 비교기(653_1)에는, 제1 주기를 갖는 제3 램프 신호(R33) 및 제1 주기보다 긴 주기인 제2 주기를 갖는 제6 램프 신호(R36)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3 램프 신호(R33)는 기간(133) 내에 제1 비교기(653_1)에 제공될 수 있고, 제6 램프 신호(R26)는 기간(136) 내에 제1 비교기(653_1)에 제공될 수 있다.
또한, 제2 비교기(653_2)에는, 제2 주기를 갖는 제1 램프 신호(R31), 제1 주기를 갖는 제2 램프 신호(R32) 및 제4 램프 신호(R34), 제2 주기를 갖는 제5 램프 신호(R35)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R31)는 기간(131) 내에 제2 비교기(653_2)에 제공될 수 있고, 제2 램프 신호(R32)는 기간(132) 내에 제2 비교기(653_2)에 제공될 수 있으며, 제4 램프 신호(R34)는 기간(134) 내에 제2 비교기(653_2)에 제공될 수 있고, 제5 램프 신호(R35)는 기간(135) 내에 제2 비교기(653_2)에 제공될 수 있다.
실시예들은 이에 제한되는 것은 아니며, 상이한 기울기를 가지는 램프 신호를 통해 LOFIC 리셋 신호(RST_LOFIC), LOFIC 신호(SIG_LOFIC), LCG 리셋 신호(RST_L), LCG 신호(SIG_L), HCG 리셋 신호(RST_H), 및 HCG 신호(SIG_H) 각각을 상이한 아날로그 게인으로 독출하는 것 또한 가능할 수 있다.
도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다. 구체적으로, 도 17 및 도 18은 도 6에 따른 리드아웃 회로(650)에 따른 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 것이다.
제1 그래프(1701)는, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호에 대한 아날로그 게인이 미리 설정된 아날로그 게인 대비 2배일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 이 때, 제1 및 제2 기준 신호(RAMP1, RAMP2)는 모두 동일한 기울기를 갖는다. 제1 그래프(1701)에서, HCG 이미지 신호와 LCG 이미지 신호간의 SNR 딥(d1711), LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1712)이 보인다.
제2 그래프(1703)는, HCG 이미지 신호 및 LOFIC 이미지 신호에 대한 아날로그 게인이 미리 설정된 아날로그 게인 대비 2배의 아날로그 게인이고, LCG 이미지 신호에 대한 아날로그 게인은 미리 설정된 아날로그 게인과 동일한 아날로그 게인일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 이 때, HCG 이미지 신호 및 LOFIC 이미지 신호를 독출할 때의 램프 신호의 기울기는 LCG 이미지 신호를 독출할 때의 램프 신호의 기울기의 1/2 배일 수 있다. 제2 그래프(1703)에서, HCG 이미지 신호와 LCG 이미지 신호간의 SNR 딥(d1721), 및 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1722)이 보인다.
도 17에 나타난 바와 같이, 제1 그래프(1701)에서의 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1712)의 크기보다 제2 그래프(1703)에서의 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1722)의 크기가 더 작다. 즉, LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥은, LCG 이미지 신호에 대한 아날로그 게인을 증가시키지 않으면서 이미지 신호를 획득한 경우에 더 작을 수 있다.
제3 그래프(1801)는, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호에 대해 미리 설정된 아날로그 게인 대비 아날로그 게인이 4배일 때, LCG 신호(SIG_H), LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 이 때, 제1 및 제3 기준 신호(RAMP1, RAMP2)는 모두 동일한 기울기를 갖는다. 제3 그래프(1801)에서, HCG 이미지 신호와 LCG 이미지 신호간의 SNR 딥(d1811), LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1812)이 보인다.
제4 그래프(1803)는, HCG 이미지 신호 및 LOFIC 이미지 신호에 대한 아날로그 게인이 미리 설정된 아날로그 게인 대비 4배이고, LCG 이미지 신호에 대한 아날로그 게인은 미리 설정된 아날로그 게인일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 이 때, HCG 이미지 신호 및 LOFIC 이미지 신호를 독출할 때의 램프 신호의 기울기는 LCG 이미지 신호를 독출할 때의 램프 신호의 기울기의 1/4 배일 수 있다. 제2 그래프(1803)는 HCG 이미지 신호와 LCG 이미지 신호간의 SNR 딥(d1821), 및 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1822)이 보인다.
도 18에 나타난 바와 같이, 제1 그래프(1801)에서의 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1812)의 크기보다 제2 그래프(1803)에서의 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d1822)의 크기가 더 작다.
도 17 및 도 18을 참조하면, 본 발명의 일 실시예에 따라 LCG 이미지 신호에 대해서는 아날로그 게인을 유지하고, HCG 이미지 신호 및 LOFIC 이미지 신호에 대한 아날로그 게인을 증가시킬수록 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥의 정도가 더 개선되는 것을 알 수 있다.
실시예들은 이에 한정되지 않으며, HCG 이미지 신호 및 LOFIC 이미지 신호에 대한 아날로그 게인보다 LCG 이미지 신호에 대한 아날로그 게인을 더 낮게 유지하는 경우에 모두 적용될 수 있을 것이다. 예를 들어, HCG 이미지 신호의 아날로그 게인, LCG 이미지 신호의 아날로그 게인, LOFIC 이미지 신호의 아날로그 게인의 비율은 2:1:2, 4:1:4, 4:2:4, 8:2:8, 16:4:16 등일 수 있으며, 이에 제한되지는 않는다.
도 19은 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 19을 참조하면, 또 다른 실시예에 따른 이미지 센서(1900)는 픽셀 어레이(1940) 및 리드아웃 회로(1950)를 포함할 수 있다.
픽셀 어레이(1940)는 복수의 픽셀(PX)을 포함할 수 있다. 각 픽셀(PX)은 전송 신호(TG) 및 선택 신호(SEL1)에 의해 선택되어, 픽셀 신호(VS)를 출력할 수 있다. 도 19를 참조하면, 픽셀 어레이(1940)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS)를 출력할 수 있다. 여기서, 복수의 픽셀(PXa, PXb, PXc) 각각은 하나의 서브 픽셀로 이루어져 있다고 가정한다.
리드아웃 회로(1950)는 픽셀 어레이(1940)의 각각의 칼럼 라인(CL)에 연결된 선택기(1951), 비교기(1953), 카운터(1955), 및 CDS 회로(1957)를 포함할 수 있다.
선택기(1951)는 예를 들면 다중화기로 구현될 수 있으며, 이에 한정되지 않는다. 선택기(1951)는 대응하는 하나의 칼럼 라인(CL)에 대응될 수 있으며, 연결된 칼럼 라인(CL)으로부터 픽셀 신호(VS)를 수신할 수 있다. 선택기(1951)는 컨트롤러(1910)로부터 DEMUX 선택 신호(SEL_M)를 수신하고, DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 비교기(1953)로 출력할 수 있다. 일 실시예에서, 선택기(1951)는 4개의 출력 단자를 포함할 수 있다. 선택기(1951)는 DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 4개의 출력 단자 중 어느 하나에 출력할 수 있다.
램프 신호 생성기(1960)는 컨트롤러(1910)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 복수의 기준 신호(RAMP1, RAMP2, RAMP3, RAMP4)를 생성할 수 있다. 기준 신호 내의 램프 신호들은 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 신호일 수 있다.
비교기(1953)는 픽셀 신호(VS) 및 복수의 기준 신호(RAMP1, RAMP2, RAMP3, RAMP4) 중 하나를 비교할 수 있다.
일 실시예에서, 비교기(1953)는 제1 비교기(1953_1) 내지 제4 비교기(1953_4)를 포함할 수 있다. 제1 비교기(1953_1)의 두 개의 입력 단자 중 하나는 선택기(1951)의 4개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(1960)에 연결될 수 있다. 제2 비교기(1953_2)의 두 개의 입력 단자 중 하나는 선택기(1951)의 4개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(1960)에 연결될 수 있다. 제3 비교기(1953_3)의 두 개의 입력 단자 중 하나는 선택기(1951)의 4개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(1960)에 연결될 수 있다. 제4 비교기(1953_4)의 두 개의 입력 단자 중 하나는 선택기(1951)의 4개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(1960)에 연결될 수 있다.
카운터(1955)는 대응하는 비교기(1953)로부터 출력된 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 구체적으로, 카운터(1955)는, 타이밍 생성기(도 1의 120)로부터 클록을 수신할 수 있다. 카운터(1955)는 클록 신호의 라이징 에지 또는 폴링 에지를 이용하여 대응하는 비교기(1953)로부터 전달받은 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 일 실시예에서, 카운터(1955)는 제1 카운터(1955_1) 내지 제4 카운터(1955_4)를 포함한다. 어떤 실시예에서, 제1 비교기(1953_1)의 출력 단자는 카운터(1955_1)에 연결될 수 있다. 제2 비교기(1953_2)의 출력 단자는 카운터(1955_2)에 연결될 수 있다. 제3 비교기(1953_3)의 출력 단자는 카운터(1955_3)에 연결될 수 있다. 제4 비교기(1953_4)의 출력 단자는 카운터(1955_4)에 연결될 수 있다.
정리하면, 제1 비교기(1953_1)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제1 비교기(1953_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)를 비교하고, 비교 결과를 제1 카운터(1955_1)에 출력할 수 있다. 제2 비교기(1953_2)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제2 비교기(1953_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하고, 비교 결과를 제2 카운터(1955_2)에 출력할 수 있다. 제3 비교기(1953_3)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제3 비교기(1953_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)를 비교하여, 비교 결과를 제3 카운터(1955_3)에 출력할 수 있다. 제4 비교기(1953_4)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제4 비교기(1953_4)에 입력되는 시점에 동기되어 입력되는 제4 기준 신호(RAMP4)를 비교하여, 비교 결과를 제4 카운터(1955_4)에 출력할 수 있다.
어떤 실시예에서, 기준 신호에 포함된 램프 신호는 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 램프 신호를 포함할 수 있다. 어떤 실시예에서, 기준 신호(RAMP1)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(1951)를 통해 비교기(1953_1)에 입력되는 신호의 크기가 기준 신호(RAMP1)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 또한, 기준 신호(RAMP2)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(1951)를 통해 비교기(1953_2)에 입력되는 신호의 크기가 기준 신호(RAMP2)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 기준 신호(RAMP3)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(1951)를 통해 비교기(1953_3)에 입력되는 신호의 크기가 기준 신호(RAMP3)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 기준 신호(RAMP4)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(1951)를 통해 비교기(1953_4)에 입력되는 신호의 크기가 기준 신호(RAMP4)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 픽셀 신호(VS)와 기준 신호가 일치하는 시점에 동기되어 비교기(1953_1, 1953_2, 1953_3, 1953_4)로부터 출력되는 신호의 레벨이 천이될 수 있다.
CDS 회로(1957)는 대응하는 카운터(1955)로부터 전달받은 카운팅 신호에 대해 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. 어떤 실시예에서, CDS 회로(1957)는 제1 CDS 회로(1957_1) 내지 제4 CDS 회로(1957_4)를 포함할 수 있다. CDS 회로(1957_1)는 카운터(1955_1)의 출력단에 연결되어 카운터(1955_1)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(1957_2)는 카운터(1955_2)의 출력단에 연결되어 카운터(1955_2)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(1957_3)는 카운터(1955_3)의 출력단에 연결되어 카운터(1955_3)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(1957_4)는 카운터(1955_4)의 출력단에 연결되어 카운터(1955_4)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다.
다만, 픽셀 신호(VS)를 독출하는 데에 필요한 비교기(1953), 카운터(1955) 및 CDS 회로(1957)의 개수를 감소시키기 위해, 일 실시예는 HCG 신호(SIG_H), HCG 리셋 신호(RST_H), LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)에 대해서는 동일한 기준 신호로 독출하고, 아날로그 게인이 증가되어도 기준 신호의 기울기가 불변하는 LCG 신호(SIG_L) 및 LCG 리셋 신호(RST_L)의 경우에는 별개의 기준 신호로 독출할 수 있다.
도 20은 도 19에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 20에서는, 로우 라인 단위로 복수의 픽셀들을 구동시키기 위한 스캔 구간이 도시되어 있다. 하나의 스캔 구간은, 리셋 구간(Reset), 노출 구간(Exposure), 및 독출 구간(Readout)을 순차적으로 포함할 수 있다.
도 20은, 이미지 센서(1900)가 RST-RST-SIG-SIG-SIG-RST(RRSS-SR)의 리드 아웃 방식으로 동작하는 경우를 나타내는 도면이다.
상술한 도 11a를 함께 참조하여, 도 20에 따른 이미지 센서의 동작에 대해 설명한다.
도 20의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형은 도 12의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형과 유사하므로, 도 12의 설명이 도 20에도 적용될 수 있다. 이 때, 리드아웃 회로(1950)는 전달받은 픽셀 신호(VS)를 상관 이중 샘플링(CDS) 방식으로 독출할 수 있다. 여기서, 픽셀 신호(VS)는 하나의 프레임 내에서 픽셀 회로(PX3)로부터 칼럼 라인(CL)을 통해 출력되는 신호일 수 있다.
기간(141) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(142) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(143) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(144) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(145) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(146) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(141) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 리셋 신호(RST_L)는 제1 비교기(1953_1) 및 제2 비교기(1953_2)로 출력될 수 있다. 기간(142) 및 기간(143) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제3 비교기(1953_3) 및 제4 비교기(1953_4)로 출력될 수 있다. 기간(144) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(1953_1) 및 제2 비교기(1953_2)로 출력될 수 있다. 기간(145) 및 기간(146) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제3 비교기(1953_3) 및 제4 비교기(1953_4)로 출력될 수 있다.
한편, 램프 신호 생성기(1960)는 램프 이네이블 신호(R_EN)에 응답하여, 제1 내지 제4 기준 신호(RAMP1, RAMP2, RAMP3, RAMP4)를 생성할 수 있다. 도 20에 도시된 기준 신호(RAMP1, RAMP2, RAMP3, RAMP4)는 독출 기간(Readout) 동안 리드아웃 회로(1950) 내의 비교기(1953)에 제공되는 신호이다.
구체적으로, 제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(1953_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(1953_2)에 제공되는 신호이며, 제3 기준 신호(RAMP3)는 독출 기간(Readout) 동안 제3 비교기(1953_3)에 제공되는 신호이고, 제4 기준 신호(RAMP4)는 독출 기간(Readout) 동안 제4 비교기(1953_4)에 제공되는 신호이다.
제1 비교기(1953_1)에는 제1 주기를 갖는 제1 램프 신호(R41) 및 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R44)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R41)는 기간(141) 내에 제1 비교기(1953_1)에 제공될 수 있고, 제4 램프 신호(R44)는 기간(144) 내에 제1 비교기(1953_1)에 제공될 수 있다.
제2 비교기(1953_2)에는 제3 주기를 갖는 제1' 램프 신호(R41'), 제3 주기보다 큰 제4 주기를 갖는 제4' 램프 신호(R44')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1' 램프 신호(R41')는 기간(141) 내에 제2 비교기(1953_2)에 제공될 수 있고, 제4' 램프 신호(R44')는 기간(144) 내에 제2 비교기(1953_2)에 제공될 수 있다.
제3 비교기(1953_3)에는 제1 주기를 갖는 제2 램프 신호(R42), 제2 주기를 갖는 제3 램프 신호(R43) 및 제5 램프 신호(R45), 제1 주기를 갖는 제6 램프 신호(R46)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2 램프 신호(R42)는 기간(142) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제3 램프 신호(R43)는 기간(143) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제5 램프 신호(R45)는 기간(145) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제6 램프 신호(R46)는 기간(146) 내에 제3 비교기(1953_3)에 제공될 수 있다.
제4 비교기(1953_4)에는 제3 주기를 갖는 제2' 램프 신호(R42'), 제4 주기를 갖는 제3' 램프 신호(R43') 및 제5'램프 신호(R45'), 및 제3 주기를 갖는 제6'램프 신호(R46')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2' 램프 신호(R42')는 기간(142) 내에 제4 비교기(1953_4)에 제공될 수 있고, 제3' 램프 신호(R43')는 기간(143) 내에 제4 비교기(1953_4)에 제공될 수 있으며, 제5' 램프 신호(R45')는 기간(145) 내에 제4 비교기(1953_4)에 제공될 수 있고, 제6' 램프 신호(R46')는 기간(146) 내에 제4 비교기(1953_4)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(1960)는 제1 램프 신호(R41) 내지 제6 램프 신호(R46), 제1' 램프 신호(R41') 내지 제6' 램프 신호(R46')를 포함하는 다른 파형의 기준 신호를 생성할 수도 있다.
도 20에 도시된 바와 같이, 제1 기준 신호(RAMP1) 내에 포함된 램프 신호들의 제1 기울기(s1)와 제2 기준 신호(RAMP2) 내에 포함된 램프 신호들의 제2 기울기(s2)가 다를 수 있다. 제2 기준 신호(RAMP2) 내 램프 신호의 기울기의 절댓값이 제1 기준 신호(RAMP1) 내 램프 신호의 기울기의 절댓값보다 작도록 조정될 수 있다. 제1 기울기(s1)에 대한 제2 기울기(s2)의 비는 미리 설정되어 있을 수 있다.
또한, 제3 기준 신호(RAMP3) 내에 포함된 램프 신호들의 제3 기울기(s3)와 제4 기준 신호(RAMP4) 내에 포함된 램프 신호들의 제4 기울기(s4)가 다를 수 있다. 제4 기준 신호(RAMP4) 내에 포함된 램프 신호들의 기울기의 절댓값이 제3 기준 신호(RAMP3) 내에 포함된 램프 신호들의 기울기의 절댓값보다 작도록 조정될 수 있다. 제3 기울기(s3)에 대한 제4 기울기(s4)의 비는 미리 설정되어 있을 수 있다. 예를 들어, 도 20에 도시된 바와 같이, 제1 기울기(s1)와 제3 기울기(s3)의 절댓값은 제2 기울기(s2)와 제4 기울기(s4)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
제1 비교기(1953_1)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L) 각각을 각각의 신호가 제1 비교기(1953_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하여 제1 비교 결과를 출력할 수 있다. 제1 비교기(1953_1)의 동작과 동시에, 제2 비교기(1953_2)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L) 각각을 각각의 신호가 제2 비교기(1953_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)와 비교하여 제2 비교 결과를 출력할 수 있다.
제3 비교기(1953_3)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제3 비교기(1953_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)와 비교하여 제3 비교 결과를 출력할 수 있다. 제3 비교기(1953_3)의 동작과 동시에, 제4 비교기(1953_4)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제4 비교기(1953_4)에 입력되는 시점에 동기되어 입력되는 제4 기준 신호(RAMP4)와 비교하여 제4 비교 결과를 출력할 수 있다.
도 21은 도 19에 따른 이미지 센서의 또 다른 동작 타이밍을 예시하는 도면이다.
도 21은, 이미지 센서(1900)가 SIG-RST-RST-RST-SIG-SIG(SR-RRSS)의 리드 아웃 방식으로 동작하는 경우를 나타내는 도면이다. 이와 관련하여, 도 11a를 함께 참조하여 설명한다.
도 21의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형은 도 13의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG)의 파형과 유사하므로, 도 13의 설명이 도 21에도 적용될 수 있다. 이 때, 리드아웃 회로(1950)는 전달받은 픽셀 신호(VS)를 CDS 방식으로 독출할 수 있다. 여기서, 픽셀 신호(VS)는 하나의 프레임 내에서 픽셀 회로(PX3)로부터 칼럼 라인(CL)을 통해 출력되는 신호일 수 있다.
기간(151) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(152) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(153) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(154) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(155) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(156) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(151) 및 기간(152) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제3 비교기(1953_3) 및 제4 비교기(1953_4)로 출력될 수 있다. 기간(153) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, LCG 리셋 신호(RST_L)는 제1 비교기(1953_1) 및 제2 비교기(1953_2)로 출력될 수 있다. 기간(154) 및 기간(155) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제3 비교기(1953_3) 및 제4 비교기(1953_4)로 출력될 수 있다. 마지막으로, 기간(156) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(1953_1) 및 제2 비교기(1953_2)로 출력될 수 있다.
한편, 램프 신호 생성기(1960)는 램프 이네이블 신호(R_EN)에 응답하여, 제1 내지 제4 기준 신호(RAMP1, RAMP2, RAMP3, RAMP4)를 생성할 수 있다.
제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(1953_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(1953_2)에 제공되는 신호이며, 제3 기준 신호(RAMP3)는 독출 기간(Readout) 동안 제3 비교기(1953_3)에 제공되는 신호이고, 제4 기준 신호(RAMP4)는 독출 기간(Readout) 동안 제4 비교기(1953_4)에 제공되는 신호이다.
제1 비교기(1953_1)에는 제1 주기를 갖는 제3 램프 신호(R53) 및 제1 주기보다 큰 제2 주기를 갖는 제6 램프 신호(R56)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3 램프 신호(R53)는 기간(153) 내에 제1 비교기(1953_1)에 제공될 수 있고, 제6 램프 신호(R56)는 기간(156) 내에 제1 비교기(1953_1)에 제공될 수 있다.
제2 비교기(1953_2)에는 제3 주기를 갖는 제3' 램프 신호(R53'), 제3 주기보다 큰 제4 주기를 갖는 제6' 램프 신호(R56')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3' 램프 신호(R53')는 기간(153) 내에 제2 비교기(1953_2)에 제공될 수 있고, 제6' 램프 신호(R46')는 기간(156) 내에 제2 비교기(1953_2)에 제공될 수 있다.
제3 비교기(1953_3)에는 제2 주기를 갖는 제1 램프 신호(R51), 제1 주기를 갖는 제2 램프 신호(R52) 및 제4 램프 신호(R54), 제2 주기를 갖는 제5 램프 신호(R55)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R51)는 기간(151) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제2 램프 신호(R52)는 기간(152) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제4 램프 신호(R54)는 기간(154) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제5 램프 신호(R55)는 기간(155) 내에 제3 비교기(1953_3)에 제공될 수 있다.
제4 비교기(1953_4)에는 제4 주기를 갖는 제1' 램프 신호(R51'), 제3 주기를 갖는 제2' 램프 신호(R52') 및 제4'램프 신호(R54'), 및 제4 주기를 갖는 제5'램프 신호(R55')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1' 램프 신호(R51')는 기간(151) 내에 제4 비교기(1953_4)에 제공될 수 있고, 제2' 램프 신호(R52')는 기간(152) 내에 제4 비교기(1953_4)에 제공될 수 있으며, 제4' 램프 신호(R54')는 기간(154) 내에 제4 비교기(1953_4)에 제공될 수 있으며, 제5' 램프 신호(R55')는 기간(155) 내에 제4 비교기(1953_4)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(1960)는 제1 램프 신호(R51) 내지 제6 램프 신호(R56), 제1' 램프 신호(R51') 내지 제6' 램프 신호(R56')를 포함하는 다른 파형의 기준 신호를 생성할 수도 있다.
제1 기준 신호(RAMP1) 내에 포함된 램프 신호들의 제1 기울기(s1)와 제2 기준 신호(RAMP2) 내에 포함된 램프 신호들의 제2 기울기(s2)가 다를 수 있다. 제2 기준 신호(RAMP2) 내에 포함된 램프 신호들의 기울기의 절댓값이 제1 기준 신호(RAMP1) 내에 포함된 램프 신호들의 기울기의 절댓값보다 작도록 조정될 수 있다. 제1 기울기(s1)에 대한 제2 기울기(s2)의 비는 미리 설정되어 있을 수 있다.
또한, 제3 기준 신호(RAMP3) 내의 램프 신호들의 제3 기울기(s3)와 제4 기준 신호(RAMP4) 내의 램프 신호들의 제4 기울기(s4)가 다를 수 있다. 제4 기준 신호(RAMP4) 내의 램프 신호들의 기울기의 절댓값이 제3 기준 신호(RAMP3) 내의 램프 신호들의 기울기의 절댓값보다 작도록 조정될 수 있다. 제3 기울기(s3)에 대한 제4 기울기(s4)의 비는 미리 설정되어 있을 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 제1 기울기(s1)와 제3 기울기(s3)의 절댓값은 제2 기울기(s2)와 제4 기울기(s4)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
제1 비교기(1953_1)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L) 각각을 각각의 신호가 제1 비교기(1953_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하여 제1 비교 결과를 출력할 수 있다. 제1 비교기(1953_1)의 동작과 동시에, 제2 비교기(1953_2)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L) 각각을 각각의 신호가 제2 비교기(1953_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)와 비교하여 제2 비교 결과를 출력할 수 있다.
제3 비교기(1953_3)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제3 비교기(1953_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)와 비교하여 제3 비교 결과를 출력할 수 있다. 제3 비교기(1953_3)의 동작과 동시에, 제4 비교기(1953_4)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제4 비교기(1953_4)에 입력되는 시점에 동기되어 입력되는 제4 기준 신호(RAMP4)와 비교하여 제4 비교 결과를 출력할 수 있다.
도 22 및 도 23은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다. 구체적으로, 도 22 및 도 23은 도 19에 따른 리드아웃 회로(1950)에 따른 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 그래프이다. 이 때, 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기의 절댓값과 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기의 절댓값의 비는 2:1로 설정되어 있다고 한다.
도 22에는 제1 그래프(2201) 및 제2 그래프(2203)가 도시되어 있으며, 제1 그래프(2201) 및 제2 그래프(2203) 모두 아날로그 게인이 미리 설정된 아날로그 게인 대비 2배일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 제1 그래프(2201)는 DSG 방식을 적용하지 않고 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이고, 제2 그래프(2203)는 DSG 방식을 적용하면서 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이다. 즉, 제2 그래프(2203)는, 2배의 아날로그 게인(즉, 미리 설정된 아날로그 게인 대비 4배)으로 DSG 방식을 적용하여 픽셀 신호(VS)를 독출할 때, 합성된 신호의 SNR을 나타낸 그래프이다.
도 22에 나타난 바와 같이, 제1 그래프(2201)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d221)의 크기는 제2 그래프(2203)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d223)의 크기보다 크다. 또한, 제1 그래프(2201)에서의 동적 범위(DR1)보다 제2 그래프(2203)에서의 동적 범위(DR3)가 더 커진다.
도 23에는 제3 그래프(2301) 및 제4 그래프(2303)가 도시되어 있으며, 제3 그래프(2301) 및 제4 그래프(2303) 모두 아날로그 게인이 미리 설정된 아날로그 게인 대비 4배일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 제3 그래프(2301)는, DSG 방식을 적용하지 않고 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이고, 제4 그래프(2303)는 DSG 방식을 적용하면서 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이다. 즉, 제4 그래프(2303)는, 2배의 아날로그 게인(즉, 미리 설정된 아날로그 게인 대비 8배)으로 DSG 방식을 적용하여 픽셀 신호(VS)를 독출할 때, 합성된 신호의 SNR을 나타낸 그래프이다.
도 23에 나타난 바와 같이, 제1 그래프(2301)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d231)의 크기는 제2 그래프(2303)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d233)의 크기보다 크다.
다만, 아날로그 게인이 증가됨에 따라, QN이 감소하므로 광량이 적은 경우에서의 SNR 그래프가 상승하는 경향을 보일 수 있다. 이에 기초하여, 아날로그 게인이 낮은 경우 DSG를 적용함으로써 SNR 딥 감소에 큰 효과를 가지나, 아날로그 게인이 증가할수록 전체 노이즈에서 QN이 차지하는 비율이 적어지므로, DSG 방식을 적용함으로써 획득할 수 있는 SNR 딥 개선 효과는 감소될 수도 있다.
도 24 및 도 25는 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다. 구체적으로, 도 24 및 도 25은 도 19에 따른 리드아웃 회로(1950)에 따른 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 그래프이다. 이 때, 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기의 절댓값과 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기의 절댓값의 비는 2:1로 설정되어 있다고 한다.
도 24에는 제1 그래프(2401) 및 제2 그래프(2403)가 도시되어 있으며, 제1 그래프(2401)는 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호에 대해 아날로그 게인이 미리 설정된 아날로그 게인 대비 2배일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 제2 그래프(2403)는 HCG 이미지 신호 및 LOFIC 이미지 신호에 대해서는 2배의 아날로그 게인(즉, 미리 설정된 아날로그 게인 대비 4배)으로 DSG 방식을 적용하여 픽셀 신호(VS)를 독출하고, LCG 이미지 신호에 대해서는 DSG 방식을 적용하지 않으면서 픽셀 신호(VS)를 독출할 때, 합성된 신호의 SNR을 나타낸 그래프이다.
도 24에 나타난 바와 같이, 제1 그래프(2401)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d241)의 크기는 제2 그래프(2403)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d243)의 크기보다 크다.
도 25에는 제1 그래프(2501) 및 제2 그래프(2503)가 도시되어 있으며, 제1 그래프(2501)는 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호에 대해 아날로그 게인이 미리 설정된 아날로그 게인 대비 4배일 때, HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 제2 그래프(2503)는 HCG 이미지 신호 및 LOFIC 이미지 신호에 대해서는 2배의 아날로그 게인으로 DSG 방식(즉, 미리 설정된 아날로그 게인 대비 8배)을 적용하여 픽셀 신호(VS)를 독출하고, LCG 이미지 신호에 대해서는 DSG 방식을 적용하지 않으면서 픽셀 신호(VS)를 독출할 때 합성된 신호의 SNR을 나타낸 그래프이다.
마찬가지로 도 25에 나타난 바와 같이, 제1 그래프(2501)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d251)의 크기는 제2 그래프(2503)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d253)의 크기보다 크다.
도 26는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 26를 참조하면, 또 다른 실시예에 따른 이미지 센서(2600)는 픽셀 어레이(2640) 및 리드아웃 회로(2650)를 포함할 수 있다.
픽셀 어레이(2640)는 복수의 픽셀(PX)을 포함할 수 있다. 각 픽셀(PX)은 전송 신호(TG) 및 선택 신호(SEL1)에 의해 선택되어, 픽셀 신호(VS)를 출력할 수 있다.
도 26을 참조하면, 픽셀 어레이(2640)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS)를 출력할 수 있다. 여기서, 복수의 픽셀(PXa, PXb, PXc) 각각은 하나의 서브 픽셀로 이루어져 있다고 가정한다.
리드아웃 회로(2650)는 픽셀 어레이(2640)의 각각의 칼럼 라인(CL)에 연결된 선택기(2651), 비교기(2653), 카운터(2655), 및 CDS 회로(2657)를 포함할 수 있다.
선택기(2651)는 예를 들면 다중화기로 구현될 수 있으며, 이에 한정되지 않는다. 선택기(2651)는 대응하는 하나의 칼럼 라인(CL)에 대응될 수 있으며, 연결된 칼럼 라인(CL)으로부터 픽셀 신호(VS)를 수신할 수 있다. 선택기(2651)는 컨트롤러(2610)로부터 DEMUX 선택 신호(SEL_M)를 수신하고, DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 비교기(2653)로 출력할 수 있다. 일 실시예에서, 선택기(2651)는 3개의 출력 단자를 포함할 수 있다. 선택기(2651)는 DEMUX 선택 신호(SEL_M)를 기반으로 픽셀 신호(VS)를 3개의 출력 단자 중 어느 하나에 출력할 수 있다.
램프 신호 생성기(2660)는 컨트롤러(2610)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 복수의 기준 신호(RAMP1, RAMP2, RAMP3)를 생성할 수 있다. 기준 신호 내의 램프 신호들은 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 신호일 수 있다.
비교기(2653)는 픽셀 신호(VS) 및 복수의 기준 신호(RAMP1, RAMP2, RAMP3) 중 하나를 비교할 수 있다.
일 실시예에서, 비교기(2653)는 제1 비교기(2653_1) 내지 제3 비교기(2653_3)를 포함한다. 제1 비교기(2653_1)의 두 개의 입력 단자 중 하나는 선택기(2651)의 3개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(2660)에 연결될 수 있다. 제2 비교기(2653_2)의 두 개의 입력 단자 중 하나는 선택기(2651)의 3개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(2660)에 연결될 수 있다. 제3 비교기(2653_3)의 두 개의 입력 단자 중 하나는 선택기(2651)의 3개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(2660)에 연결될 수 있다.
카운터(2655)는 대응하는 비교기(2653)로부터 출력된 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 구체적으로, 카운터(2655)는, 타이밍 생성기(도 1의 120)로부터 클록을 수신할 수 있다. 카운터(2655)는 클록 신호의 라이징 에지 또는 폴링 에지를 이용하여 대응하는 비교기(2653)로부터 전달받은 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 일 실시예에서, 카운터(2655)는 제1 카운터(2655_1) 내지 제3 카운터(2655_3)를 포함한다. 카운터(2655_1)는 비교기(2653_1)의 출력단에 연결될 수 있다. 카운터(2655_2)는 비교기(2653_2)의 출력단에 연결될 수 있다. 카운터(2655_3)는 비교기(2653_3)의 출력단에 연결될 수 있다. 카운터(2655)는 업/다운 카운터 혹은 비트-와이즈 카운터를 포함할 수 있다.
정리하면, 제1 비교기(2653_1)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제1 비교기(2653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)를 비교하여, 그 결과를 카운터(2655_1)에 출력할 수 있다. 제2 비교기(2653_2)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제2 비교기(2653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)를 비교하여, 그 결과를 카운터(2655_2)에 출력할 수 있다. 제3 비교기(2653_3)는 픽셀 신호(VS) 및 픽셀 신호(VS)가 제3 비교기(2653_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)를 비교하여, 그 결과를 카운터(2655_3)에 출력할 수 있다.
램프 신호 생성기(2660)는 컨트롤러(2610)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 기준 신호(RAMP1, RAMP2, RAMP3)를 생성할 수 있다. 각각의 기준 신호(RAMP1, RAMP2, RAMP3) 내의 램프 신호들은 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 신호일 수 있다. 어떤 실시예에서, 기준 신호(RAMP1)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(2651)를 통해 비교기(2653_1)에 입력되는 신호의 크기가 기준 신호(RAMP1)의 램프 신호의 크기와 일치하는 시점이 발생할 수 있다. 또한, 어떤 실시예에서, 기준 신호(RAMP2)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(2651)를 통해 비교기(2653_2)에 입력되는 신호의 크기가 기준 신호(RAMP2)의 램프 신호의 크기와 일치하는 시점이 발생할 수 있다. 어떤 실시예에서, 기준 신호(RAMP3)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 가지면, 선택기(2651)를 통해 비교기(2653_3)에 입력되는 신호의 크기가 기준 신호(RAMP3)의 램프 신호의 크기와 일치하는 시점이 발생할 수 있다. 비교기(2653_1)에 입력되는 신호의 크기와 기준 신호(RAMP1)의 램프 신호의 크기가 동일한 시점, 비교기(2653_2)에 입력되는 신호의 크기와 기준 신호(RAMP2)의 램프 신호의 크기가 동일한 시점, 및 비교기(2653_3)에 입력되는 신호의 크기와 기준 신호(RAMP3)의 램프 신호의 크기가 동일한 시점에 동기되어 비교기(2653_1, 2653_2, 2653_3)에서 출력되는 신호의 레벨이 천이될 수 있다.
CDS 회로(2657)는 대응하는 카운터(2655)로부터 전달받은 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. 어떤 실시예에서, CDS 회로(2657)는 제1 CDS 회로(2657_1) 내지 제3 CDS 회로(2657_3)를 포함할 수 있다. CDS 회로(2657_1)는 카운터(2655_1)의 출력단에 연결되어, 카운터(2655_1)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해, CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(2657_2)는 카운터(2655_2)의 출력단에 연결되어, 카운터(2655_2)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해, CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다. CDS 회로(2657_3)는 카운터(2655_3)의 출력단에 연결되어, 카운터(2655_3)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해, CDS 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다.
다만, 픽셀 신호(VS)를 독출하는 데에 필요한 비교기(2653), 카운터(2655) 및 CDS 회로(2657)의 개수를 감소시키기 위해 HCG 신호(SIG_H), HCG 리셋 신호(RST_H), LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 하나의 기준 신호로 독출하고, 아날로그 게인이 증가되어도 기준 신호의 기울기가 불변하는 LCG 신호(SIG_L) 및 LCG 리셋 신호(RST_L)의 경우에는 별개의 기준 신호로 독출할 수 있다.
도 27은 도 26에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 27은, 이미지 센서(2600)가 RST-RST-SIG-SIG-SIG-RST(RRSS-SR)의 리드 아웃 방식으로 동작하는 경우를 나타내는 도면이다.
도 27의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG), 및 DEMUX 선택 신호(SEL_M)의 파형은 도 20의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG), 및 DEMUX 선택 신호(SEL_M)의 파형과 유사하므로, 도 20의 설명이 도 27에도 적용될 수 있다. 이 때, 리드아웃 회로(2650)는 전달받은 픽셀 신호(VS)를 상관 이중 샘플링(CDS) 방식으로 독출할 수 있다. 여기서, 픽셀 신호(VS)는 하나의 프레임 내에서 픽셀 회로(PX3)로부터 칼럼 라인(CL)을 통해 출력되는 신호일 수 있다.
기간(161) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(162) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(163) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(164) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(165) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(166) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(161) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 리셋 신호(RST_L)는 제1 비교기(1953_1)로 출력될 수 있다. 기간(162) 및 기간(163) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(1953_2) 및 제3 비교기(1953_3)로 출력될 수 있다. 기간(164) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(1953_1)로 출력될 수 있다. 기간(165) 및 기간(166) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(1953_2) 및 제3 비교기(1953_3)로 출력될 수 있다.
한편, 램프 신호 생성기(2660)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 3개의 기준 신호(RAMP1, RAMP2, RAMP3)를 생성할 수 있다. 도 27에 도시된 기준 신호(RAMP1, RAMP2, RAMP3)는 독출 기간(Readout) 동안 비교기(2653)에 제공되는 신호이다.
구체적으로, 제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(2653_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(2653_2)에 제공되는 신호이며, 제3 기준 신호(RAMP3)는 독출 기간(Readout) 동안 제3 비교기에 제공되는 신호이다.
제1 비교기(2653_1)에는 제1 주기를 갖는 제1 램프 신호(R61) 및 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R64)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R61)는 기간(161) 내에 제1 비교기(1953_1)에 제공될 수 있고, 제4 램프 신호(R64)는 기간(164) 내에 제1 비교기(1953_1)에 제공될 수 있다.
제2 비교기(2653_2)에는 제1 주기를 갖는 제2 램프 신호(R62), 제2 주기를 갖는 제3 램프 신호(R63) 및 제5 램프 신호(R65) 및 제1 주기를 갖는 제6 램프 신호(R66)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2 램프 신호(R62)는 기간(162) 내에 제2 비교기(1953_2)에 제공될 수 있고, 제3 램프 신호(R63)는 기간(163) 내에 제2 비교기(1953_2)에 제공될 수 있으며, 제5 램프 신호(R65)는 기간(165) 내에 제2 비교기(1953_2)에 제공될 수 있고, 제6 램프 신호(R66)는 기간(166) 내에 제2 비교기(1953_2)에 제공될 수 있다.
제3 비교기(2653_3)에는 제3 주기를 갖는 제2' 램프 신호(R62'), 제3주기보다 큰 제4 주기를 갖는 제3' 램프 신호(R63') 및 제5' 램프 신호(R65'), 및 제3 주기를 갖는 제6' 램프 신호(R66')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2' 램프 신호(R62')는 기간(162) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제3' 램프 신호(R63')는 기간(163) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제5' 램프 신호(R65')는 기간(165) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제6' 램프 신호(R66')는 기간(166) 내에 제3 비교기(1953_3)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(2660)는 제1 램프 신호(R61) 내지 제6 램프 신호(R66), 제1' 램프 신호(R61') 내지 제6' 램프 신호(R66')를 포함하는 다른 파형의 기준 신호(RAMP)를 생성할 수도 있다.
도 27에 도시된 바와 같이, 제2 기준 신호(RAMP2) 내에 포함되는 램프 신호들의 제2 기울기(s2)와 제3 기준 신호(RAMP3) 내에 포함되는 램프 신호들의 제3 기울기(s3)는 다를 수 있다. 제3 기준 신호(RAMP3) 내에 포함되는 램프 신호들은 그것의 기울기의 절댓값이 제1 기준 신호(RAMP1) 및 제2 기준 신호(RAMP2) 내에 포함되는 램프 신호들의 기울기의 절댓값보다 작도록 조정될 수 있다. 제2 기울기(s2)에 대한 제3 기울기(s3)의 비는 미리 설정되어 있을 수 있다. 예를 들어, 도 27에 도시된 바와 같이, 제1 기울기(s1) 및 제2 기울기(s2)의 절댓값은 제3 기울기(s3)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
제1 비교기(2653_1)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L), 각각을 각각의 신호가 제1 비교기(2653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하여 제1 비교 결과를 출력할 수 있다. 제2 비교기(2653_2)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제2 비교기(2653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)와 비교하여 제2 비교 결과를 출력할 수 있다. 또한, 제3 비교기(2653_3)는 HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제3 비교기(2653_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)와 비교하여 제3 비교 결과를 출력할 수 있다.
도 28는 도 26에 따른 이미지 센서의 또 다른 동작 타이밍을 예시하는 도면이다.
도 28은, 이미지 센서(2600)가 SIG-RST-RST-RST-SIG-SIG(SR-RRSS)의 리드 아웃 방식으로 동작하는 경우를 나타내는 도면이다. 도 28의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG), 및 DEMUX 선택 신호(SEL_M)의 파형은 도 21의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 전송 신호(TG), 및 DEMUX 선택 신호(SEL_M)의 파형과 유사하므로, 도 21의 설명이 도 28에도 적용될 수 있다.
기간(171) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(172) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(173) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(174) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(175) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(176) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(171) 및 기간(172) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제2 비교기(1953_2) 및 제3 비교기(1953_3)로 출력될 수 있다. 기간(173) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, LCG 리셋 신호(RST_L)는 제1 비교기(1953_1)로 출력될 수 있다. 기간(174) 및 기간(175) 동안, DEMUX 선택 신호(SEL_M)는 하이 레벨이며, 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제2 비교기(1953_2) 및 제3 비교기(1953_3)로 출력될 수 있다. 마지막으로, 기간(176) 동안, DEMUX 선택 신호(SEL_M)는 로우 레벨이며, 이에 따라 LCG 신호(SIG_L)는 제1 비교기(1953_1)로 출력될 수 있다.
한편, 램프 신호 생성기(2660)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 제1 내지 제3 기준 신호(RAMP1, RAMP2, RAMP3)를 생성할 수 있다. 도 28에 도시된 기준 신호(RAMP1, RAMP2, RAMP3)는 독출 기간(Readout) 동안 리드아웃 회로(2650) 내의 비교기(2653)에 제공되는 신호이다.
제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(2653_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(2653_2)에 제공되는 신호이며, 제3 기준 신호(RAMP3)는 독출 기간(Readout) 동안 제3 비교기(2653_3)에 제공되는 신호이다.
제1 비교기(2653_1)에는 제1 주기를 갖는 제3 램프 신호(R73) 및 제1 주기보다 큰 제2 주기를 갖는 제6 램프 신호(R76)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제3 램프 신호(R73)는 기간(173) 내에 제1 비교기(1953_1)에 제공될 수 있고, 제6 램프 신호(R76)는 기간(176) 내에 제1 비교기(1953_1)에 제공될 수 있다.
제2 비교기(2653_2)에는 제2 주기를 갖는 제1 램프 신호(R71), 제1 주기를 갖는 제2 램프 신호(R72) 및 제4 램프 신호(R74), 및 제5 램프 신호(R75)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R71)는 기간(171) 내에 제2 비교기(1953_2)에 제공될 수 있고, 제2 램프 신호(R72)는 기간(172) 내에 제2 비교기(1953_2)에 제공될 수 있으며, 제4 램프 신호(R74)는 기간(174) 내에 제2 비교기(1953_2)에 제공될 수 있으며, 제5 램프 신호(R75)는 기간(175) 내에 제2 비교기(1953_2)에 제공될 수 있다.
또한, 제3 비교기(2653_3)에는 제3 주기를 갖는 제1' 램프 신호(R71'), 제3 주기보다 작은 제4 주기를 갖는 제2' 램프 신호(R72') 및 제4'램프 신호(R74'), 및 제3 주기를 갖는 제5' 램프 신호(R75')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1' 램프 신호(R71')는 기간(171) 내에 제3 비교기(1953_3)에 제공될 수 있고, 제2' 램프 신호(R72')는 기간(172) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제4' 램프 신호(R74')는 기간(174) 내에 제3 비교기(1953_3)에 제공될 수 있으며, 제5' 램프 신호(R75')는 기간(175) 내에 제3 비교기(1953_3)에 제공될 수 있다.
다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(2660)는 제1 램프 신호(R71) 내지 제6 램프 신호(R76), 제1' 램프 신호(R71') 내지 제6' 램프 신호(R76')를 포함하는 다른 파형의 기준 신호(RAMP)를 생성할 수도 있다.
제1 기준 신호(RAMP1)에 포함되는 램프 신호들의 제1 기울기(s1)와 제2 기준 신호(RAMP2)에 포함되는 램프 신호들의 제2 기울기(s2)는 동일할 수 있다. 그러나, 제2 기준 신호(RAMP2)에 포함되는 램프 신호들의 제2 기울기(s2)와 제3 기준 신호(RAMP3)에 포함되는 램프 신호들의 제3 기울기(s3)는 다를 수 있다. 제3 기준 신호(RAMP3)에 포함되는 램프 신호들의 기울기의 절댓값이 제1 기준 신호(RAMP1) 및 제2 기준 신호(RAMP2)에 포함되는 램프 신호들의 기울기의 절댓값보다 작도록 조정될 수 있다. 제2 기울기(s2)에 대한 제3 기울기(s3)의 비는 미리 설정되어 있을 수 있다. 예를 들어, 도 28에 도시된 바와 같이, 제1 기울기(s1) 및 제2 기울기(s2)의 절댓값은 제3 기울기(s3)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
제1 비교기(2653_1)는 LCG 리셋 신호(RST_L) 및 LCG 신호(SIG_L) 각각을 각각의 신호가 제1 비교기(2653_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하여 제1 비교 결과를 출력할 수 있다. 제2 비교기(2653_2)는 LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC), HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H) 각각을 각각의 신호가 제2 비교기(2653_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)와 비교하여 제2 비교 결과를 출력할 수 있다. 제2 비교기(2653_2)의 동작과 동시에, 제3 비교기(2653_3)는 LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC), HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H) 각각을 각각의 신호가 제3 비교기(2653_3)에 입력되는 시점에 동기되어 입력되는 제3 기준 신호(RAMP3)와 비교하여 제3 비교 결과를 출력할 수 있다.
도 27 및 도 28을 정리하면, 램프 신호 생성기(2660)는 LCG 신호(SIG_L) 및 LCG 리셋 신호(RST_L)에 대하여는 DSG 방식을 적용하지 않으므로 하나의 기울기를 가지는 램프 신호를 포함하는 1개의 기준 신호를 사용하여 독출하고, HCG 신호(SIG_H), HCG 리셋 신호(RST_H), LOFIC 신호(SIG_LOFIC), 및 LOFIC 리셋 신호(RST_LOFIC)에 대하여는 DSG 방식을 적용하므로 상이한 기울기를 가지는 램프 신호를 포함하는 2개의 기준 신호를 사용하여 독출할 수 있다. 이와 동시에, 램프 신호 생성기(2660)는 HCG 및 LOFIC 신호에 대해 변동되는 아날로그 게인을 사용하는 반면, LCG 신호를 독출하는 경우에는 고정된 아날로그 게인을 사용함으로써 이미지 신호에 대한 SNR 딥을 감소시킬 수 있다는 효과를 가진다.
도 29는 또 다른 실시예에 따른 픽셀 어레이와 리드아웃 회로를 도시한 블록도이다.
도 29를 참조하면, 픽셀 어레이(2940)는 복수의 픽셀(PXa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS)를 출력할 수 있다. 여기서, 복수의 픽셀(PXa, PXb, PXc) 각각은 하나의 서브 픽셀로 이루어져 있다고 가정한다.
리드아웃 회로(2950)는 픽셀 어레이(2940)의 각각의 칼럼 라인(CL)에 연결된 선택기(2951), 비교기(2953), 카운터(2955), 및 CDS 회로(2957)를 포함할 수 있다.
선택기(2951)는 예를 들면 디멀티플렉서로 구현될 수 있으며, 이에 한정되지 않는다. 선택기(2951)는 대응하는 하나의 칼럼 라인(CL)에 연결될 수 있으며, 연결된 칼럼 라인(CL)으로부터 픽셀 신호(VS)를 수신할 수 있다. 선택기(2951)는 컨트롤러(2910)로부터 DEMUX 선택 신호들(SEL_M1, SEL_M2)을 수신하고, DEMUX 선택 신호들(SEL_M1, SEL_M2)을 기반으로 픽셀 신호(VS)를 비교기(2953)로 출력할 수 있다. 일 실시예에서, 선택기(2951)는 두 개의 출력 단자를 포함할 수 있다. 선택기(2951)는 DEMUX 선택 신호(SEL_M1, SEL_M2)를 기반으로 픽셀 신호(VS)를 두 개의 출력 단자 중 어느 하나에 출력할 수 있다.
비교기(2953)는 픽셀 신호(VS) 및 기준 신호들(RAMP1, RAMP2) 각각을 비교하여, 그 결과를 카운터(2955)에 출력할 수 있다. 일 실시예에서, 비교기(2953)는 제1 비교기(2953_1) 및 제2 비교기(2953_2)를 포함할 수 있다. 제1 비교기(2953_1) 및 제2 비교기(2953_2) 각각은 두 개의 입력 단자와 하나의 출력 단자를 가질 수 있다. 제1 비교기(2953_1)의 두 개의 입력 단자 중 하나는 선택기(2951)의 두 개의 출력 단자 중 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(2960)에 연결될 수 있다. 제1 비교기(2953_1)의 출력 단자는 카운터(2955_1)에 연결될 수 있다. 제2 비교기(2953_2)의 두 개의 입력 단자 중 하나는 선택기(2951)의 두 개의 출력 단자 중 다른 하나에 연결되고, 두 개의 입력 단자 중 다른 하나는 램프 신호 발생기(2960)에 연결될 수 있다. 제2 비교기(2953_2)의 출력 단자는 카운터(2955_2)에 연결될 수 있다.
램프 신호 생성기(2960)는 컨트롤러(2910)로부터 입력된 램프 이네이블 신호(R_EN)에 응답하여 기준 신호(RAMP1, RAMP2)를 생성할 수 있다. 어떤 실시예에서, 기준 신호(RAMP1, RAMP2)는 시간이 지남에 따라 전압 레벨이 증가 또는 감소하는 램프 신호를 포함할 수 있다. 어떤 실시예에서, 기준 신호(RAMP1)에 포함된 램프 신호가 소정 기울기로 감소하는 파형을 갖는 신호이면, 선택기(2951)를 통해 비교기(2953_1)에 입력되는 신호의 크기가 기준 신호(RAMP1)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 또한, 선택기(2951)를 통해 비교기(2953_2)에 입력되는 신호의 크기가 기준 신호(RAMP2)의 램프 신호의 크기와 동일한 시점이 발생할 수 있다. 비교기(2953_1)에 입력되는 신호의 크기와 기준 신호(RAMP1)의 램프 신호의 크기가 동일한 시점에 동기되어 비교기(2953_1)에서 출력되는 신호의 레벨이 천이될 수 있다. 또한, 비교기(2953_2)에 입력되는 신호의 크기와 기준 신호(RAMP2)의 램프 신호의 크기가 동일한 시점에 동기되어 비교기(2953_2)에서 출력되는 신호의 레벨이 천이될 수 있다.
카운터(2955)는 비교기(2953)로부터 출력된 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 구체적으로, 카운터(2955)는, 타이밍 생성기(2920)로부터 클록을 수신할 수 있다. 카운터(2955)는 클록 신호의 라이징 에지 또는 폴링 에지를 이용하여 비교기(2953)로부터 전달받은 신호의 특정 레벨이 얼마동안 유지하는 지를 카운팅할 수 있다. 일 실시예에서, 카운터(2955)는 제1 카운터(2955_1) 및 제2 카운터(2955_2)를 포함할 수 있다. 카운터(2955_1)는 비교기(2953_1)의 출력단에 연결될 수 있다. 또한, 카운터(2955_2)는 비교기(2953_2)의 출력단에 연결될 수 있다. 카운터(2955_1)는 비교기(2953_1)로부터 논리 레벨 "1"에 대응하는 하이 레벨이 출력되는 시간을 카운팅할 수 있다. 카운터(2955_2)는 비교기(2953_2)로부터 논리 레벨 "1"에 대응하는 하이 레벨이 출력되는 시간을 카운팅할 수 있다. 카운터(2955_1, 2915_2)는 업/다운 카운터 혹은 비트-와이즈 카운터를 포함할 수 있다.
CDS 회로(2957)는 카운터(2955)로부터 전달받은 카운팅 신호에 대해 CDS 방식을 수행하여 이미지 신호를 생성할 수 있다. 일 실시예에서, CDS 회로(2957)는 CDS 회로(2957_1) 및 CDS 회로(2957_2)를 포함할 수 있다. CDS 회로(2957_1)는 카운터(2955_1)의 출력단에 연결되어, 카운터(2955_1)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행할 수 있다. 또한, CDS 회로(2957_2)는 카운터(2955_2)의 출력단에 연결되어, 카운터(2955_2)로부터 수신한 카운팅 신호에 대해 CDS 방식을 수행할 수 있다.
도 30은 도 29에 따른 이미지 센서의 동작 타이밍을 예시하는 도면이다.
도 30은, 이미지 센서(2900)가 RST-RST-SIG-SIG-SIG-RST(RRSS-SR)의 리드 아웃 방식으로 동작하는 경우를 나타내는 도면이다.
도 30의 리셋 구간(Reset) 및 노출 구간(Exposure)에서의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 및 전송 신호(TG)의 파형은 도 20의 리셋 신호(RG1), 제1 게인 제어 신호(DCG1), 제2 게인 제어 신호(DCG2), 및 전송 신호(TG)의 파형과 유사하므로, 도 12의 설명이 도 30에도 적용될 수 있다.
기간(201) 동안, 픽셀 신호(VS)가 LCG 리셋 신호(RST_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(202) 동안, 픽셀 신호(VS)가 HCG 리셋 신호(RST_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(203) 동안, 픽셀 신호(VS)가 HCG 신호(SIG_H)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(204) 동안, 픽셀 신호(VS)가 LCG 신호(SIG_L)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(205) 동안, 픽셀 신호(VS)가 LOFIC 신호(SIG_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다. 기간(206) 동안, 픽셀 신호(VS)가 LOFIC 리셋 신호(RST_LOFIC)로서 칼럼 라인(CL)으로 출력될 수 있다.
기간(201) 동안, DEMUX 선택 신호(SEL_M1)는 로우 레벨이며, DEMUX 선택 신호(SEL_M2)는 하이 레벨이다. 이에 따라 LCG 리셋 신호(RST_L)는 제2 비교기(2953_2)로 출력될 수 있다. 기간(202) 및 기간(203) 동안, DEMUX 선택 신호(SEL_M1)는 하이 레벨이며, DEMUX 선택 신호(SEL_M2)는 로우 레벨이다. 이에 따라 HCG 리셋 신호(RST_H) 및 HCG 신호(SIG_H)는 제1 비교기(2953_1)로 출력될 수 있다. 기간(204) 동안, DEMUX 선택 신호(SEL_M1)는 로우 레벨이며, DEMUX 선택 신호(SEL_M2)는 하이 레벨이다. 이에 따라 LCG 신호(SIG_L)는 제2 비교기(2953_2)로 출력될 수 있다. 기간(205) 및 기간(206) 동안, DEMUX 선택 신호(SEL_M1) 및 DEMUX 선택 신호(SEL_M2)는 하이 레벨이며, 이에 따라 LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)는 제1 비교기(2953_1) 및 제2 비교기(2953_2)로 출력될 수 있다.
한편, 램프 신호 생성기(2960)는 독출 기간(Readout) 동안 램프 이네이블 신호(R_EN)에 응답하여, 2개의 기준 신호(RAMP1, RAMP2)를 생성할 수 있다. 도 31에 도시된 기준 신호(RAMP1, RAMP2)는 독출 기간(Readout) 동안 리드아웃 회로(2950) 내의 비교기(2953)에 제공되는 신호이다.
제1 기준 신호(RAMP1)는 독출 기간(Readout) 동안 제1 비교기(2953_1)에 제공되는 신호이고, 제2 기준 신호(RAMP2)는 독출 기간(Readout) 동안 제2 비교기(2953_2)에 제공되는 신호이다. 제1 비교기(2953_2)에는 제1 주기를 갖는 제2 램프 신호(R102), 제2 주기를 갖는 제3 램프 신호(R103) 및 제5 램프 신호(R105) 및 제1 주기를 갖는 제6 램프 신호(R106)가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제2 램프 신호(R102)는 기간(202) 내에 제1 비교기(2953_1)에 제공될 수 있고, 제3 램프 신호(R103)는 기간(203) 내에 제1 비교기(2953_1)에 제공될 수 있으며, 제5 램프 신호(R105)는 기간(205) 내에 제1 비교기(2953_1)에 제공될 수 있고, 제6 램프 신호(R106)는 기간(206) 내에 제1 비교기(2953_1)에 제공될 수 있다.
제2 비교기(2953_2)에는 제1 주기를 갖는 제1 램프 신호(R101), 제1 주기보다 큰 제2 주기를 갖는 제4 램프 신호(R104), 제2 주기를 갖는 제5' 램프 신호(R105'), 및 제1 주기를 갖는 제6' 램프 신호(R106')가 비교 대상 신호에 동기되어 순차적으로 제공될 수 있다. 구체적으로, 제1 램프 신호(R101)는 기간(201) 내에 제2 비교기(2953_2)에 제공될 수 있고, 제4 램프 신호(R104)는 기간(204) 내에 제2 비교기(2953_2)에 제공될 수 있으며, 제5' 램프 신호(R105')는 기간(205) 내에 제2 비교기(2953_2)에 제공될 수 있고, 제6' 램프 신호(R106')는 기간(206) 내에 제2 비교기(2953_2)에 제공될 수 있다. 다만, 실시예들은 이에 한정되지는 않으며, 램프 신호 생성기(2960)는 제1 램프 신호(R101) 내지 제6 램프 신호(R106), 및 제5' 램프 신호(R105') 내지 제6' 램프 신호(R106')를 포함하는 다른 파형의 기준 신호(RAMP)를 생성할 수도 있다.
제1 기준 신호(RAMP1) 내에 포함되는 램프 신호들의 제1 기울기(s1)와 제2 기준 신호(RAMP2) 내에 포함되는 램프 신호들의 제2 기울기(s2)는 다를 수 있다. 제2 기준 신호(RAMP2) 내에 포함되는 램프 신호들은 그것의 기울기의 절댓값이 제1 기준 신호(RAMP1) 내에 포함되는 램프 신호들의 기울기의 절댓값보다 크도록 조정될 수 있다. 제2 기울기(s2)에 대한 제1 기울기(s1)의 비는 미리 설정되어 있을 수 있다.
예를 들어, 도 30에 도시된 바와 같이, 제2 기울기(s2)의 절댓값은 제1 기울기(s1)의 절댓값의 2배일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
제1 비교기(2953_1)는, HCG 리셋 신호(RST_H), HCG 신호(SIG_H), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제1 비교기(2953_1)에 입력되는 시점에 동기되어 입력되는 제1 기준 신호(RAMP1)와 비교하여 제1 비교 결과를 출력할 수 있다. 제2 비교기(2953_2)는 LCG 리셋 신호(RST_L), LCG 신호(SIG_L), LOFIC 신호(SIG_LOFIC), LOFIC 리셋 신호(RST_LOFIC) 각각을 각각의 신호가 제2 비교기(2953_2)에 입력되는 시점에 동기되어 입력되는 제2 기준 신호(RAMP2)와 비교하여 제2 비교 결과를 출력할 수 있다.
도 30을 정리하면, 램프 신호 생성기(2960)는 LCG 신호(SIG_L) 및 LCG 리셋 신호(RST_L)에 대하여는 DSG 방식을 적용하지 않으므로 미리 정해진 기울기(s1)를 가지는 램프 신호를 포함하는 1개의 기준 신호(RAMP1)를 사용하여 독출하고, HCG 신호(SIG_H) 및 HCG 리셋 신호(RST_H)에 대해서는 DSG 방식을 적용하므로 미리 정해진 기울기와 상이한 기울기(s2)를 가지는 램프 신호를 포함하는 기준 신호(RAMP2)를 사용하여 독출하며, LOFIC 신호(SIG_LOFIC) 및 LOFIC 리셋 신호(RST_LOFIC)에 대하여는 DSG 방식을 적용하므로 상이한 기울기(s1, s2)를 가지는 램프 신호를 포함하는 2개의 기준 신호(RAMP1, RAMP2)를 사용하여 독출할 수 있다.
도 31은 일 실시예에 따른 신호 대 잡음비를 나타내는 그래프이다. 구체적으로, 도 31은 도 29에 따른 리드아웃 회로(650)에 따른 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호의 신호 대 잡음비를 dB 단위로 나타낸 그래프이다. 이 때, 제1 기준 신호(RAMP1) 내의 램프 신호들의 기울기의 절댓값과 제2 기준 신호(RAMP2) 내의 램프 신호들의 기울기의 절댓값의 비는 1:2로 설정되어 있다고 가정한다.
도 31에는 제1 그래프(3101) 및 제2 그래프(3103)가 도시되어 있으며, 각각의 그래프는 HCG 이미지 신호, LCG 이미지 신호, 및 LOFIC 이미지 신호를 합성한 신호에 대한 SNR을 나타낸 그래프이다. 제1 그래프(3101)는 DSG 방식을 적용하지 않고 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이고, 제2 그래프(3103)는 DSG 방식을 적용하면서 픽셀 신호(VS)를 독출한 경우의 SNR 그래프이다. 즉, 제2 그래프(3103)는, 미리 설정된 아날로그 게인 대비 2배의 아날로그 게인으로 DSG 방식을 적용하여 픽셀 신호(VS)를 독출할 때, 합성된 신호의 SNR을 나타낸 그래프이다.
도 31에 나타난 바와 같이, 제1 그래프(3101)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d3111)의 크기는 제2 그래프(3103)에서 LCG 이미지 신호와 LOFIC 이미지 신호 간의 SNR 딥(d3113)의 크기보다 크다. 또한, 제1 그래프(3101)에서의 동적 범위(DR1)보다 제2 그래프(3103)에서의 동적 범위(DR3)가 더 크다.
한편, 상술한 바와 같이 하나의 픽셀(PX) 내에 포함되는 광전 소자의 개수가 많아질수록, 각각의 광전 소자에 의해 생성된 전하의 양은 많아지며, 생성된 전하에 기반한 픽셀 신호의 크기 또한 커질 수 있다. HCG 모드로 동작하는 경우에 픽셀의 변환 게인의 감소로 인한 랜덤 노이즈 증가를 방지하기 위해, 하나의 픽셀로부터 생성된 픽셀 신호를 복수의 칼럼 라인을 통해 독출하는 방식이 사용될 수 있다.
도 32은 일 실시예에 따른 하나의 픽셀을 도시한 회로도이다.
상술한 도 9를 함께 참조하면, 또 다른 실시예에 따른 이미지 센서(900)는 픽셀 어레이(940) 및 리드아웃 회로(950)를 포함할 수 있다.
상술한 바와 같이, 픽셀 어레이(940)는 복수의 픽셀(Pxa, PXb, PXc)을 포함할 수 있다. 복수의 픽셀(Pxa, PXb, PXc) 각각은 전송 신호들(TGi, TGi+1, TGi+2, TGi+3, TGi+4, TGi+5) 중 대응하는 전송 신호 및 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신할 수 있다. 복수의 픽셀(PXa, PXb, PXc) 각각은 선택 신호들(SELi, SELi+1, SELi+2) 중 대응하는 선택 신호를 수신하여 픽셀 신호(VS1, VS2)를 출력할 수 있다. 하나의 픽셀(PXa)은 복수의 서브 픽셀(9401, 9402)을 포함할 수 있다. 각 서브 픽셀(9401, 9402)은 전송 신호(TGi, TGi+1) 및 선택 신호(SELi)에 의해 선택되어, 픽셀 신호(VS1, VS2)를 출력할 수 있다.
일 실시예에 따른 픽셀(PXa)은 빛에 반응하여 전하를 생성하는 광전 소자(PD31, PD32, PD33, PD34, PD41, PD42, PD43, PD44) 및 광전 소자(PD31, PD32, PD33, PD34, PD41, PD42, PD43, PD44)가 생성한 전하를 처리하여 전기 신호를 출력하는 픽셀 회로를 포함할 수 있다. 도 32에서는 하나의 픽셀(PXa)이 8개의 광전 소자(PD31, PD32, PD33, PD34, PD41, PD42, PD43, PD44)를 포함하는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 하나의 픽셀(PXa)은 복수 개의 광전 소자를 포함할 수도 있다.
어떤 실시예에서, 광전 소자(PD31, PD32, PD33, PD34, PD41, PD42, PD43, PD44)는 외부 광을 센싱하여 전하를 생성할 수 있다. 서브 픽셀(9401) 내의 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하와 서브 픽셀(9402) 내의 광전 소자(PD41, PD42, PD43, PD44)에 의해 생성된 전하 각각은 2개의 칼럼 라인(CL1, CL2)으로 나누어 출력될 수 있다. 구체적으로, 광전 소자(PD31, PD32, PD33, PD34)에 의해 생성된 전하는 칼럼 라인(CL1)을 통해 리드아웃 회로(950)에 출력될 수 있고, 광전 소자(PD41, PD42, PD43, PD44)에 의해 생성된 전하는 칼럼 라인(CL2)을 통해 리드아웃 회로(950)에 출력될 수 있다.
광전 소자(PD31, PD32, PD33, PD34)의 캐소드(cathode)는 전송 트랜지스터(TX31, TX32, TX33, TX34)를 통해 플로팅 노드(FN31)에 연결될 수 있고, 광전 소자(PD31, PD32, PD33, PD34)의 애노드(anode)는 접지될 수 있다. 마찬가지로, 광전 소자(PD41, PD42, PD43, PD44)의 캐소드는 전송 트랜지스터(TX41, TX42, TX43, TX44)를 통해 플로팅 노드(FN41)에 연결될 수 있고, 광전 소자(PD41, PD42, PD43, PD44)의 애노드는 접지될 수 있다.
픽셀 회로(PX)는 전송 트랜지스터(TX31, TX32, TX33, TX34, TX41, TX42, TX43, TX44), 구동 트랜지스터(DX3, DX4), 선택 트랜지스터(SX3, SX4), 리셋 트랜지스터(RX3, RX4), 및 스위치 트랜지스터(SW31, SW32, SW41, SW42)를 포함할 수 있다. 픽셀 회로 내의 트랜지스터들(TX31, TX32, TX33, TX34, TX41, TX42, TX43, TX44, DX3, DX4, SX3, SX4, SX1, SX2, RX3, RX4, SW31, SW32, SW41, SW42)은 로우 드라이버(130)로부터 제공되는 제어 신호들, 예컨대 전송 제어 신호(TG31, TG32, TG33, TG34), 선택 신호(SEL1), 리셋 제어 신호(RG1), 제1 게인 제어 신호(DCG1), 및 제2 게인 제어 신호(DCG2)에 응답하여 동작할 수 있다.
어떤 실시예에서, 서브 픽셀(9401)은 복수 개의 플로팅 디퓨전(FD31, FD32, FD33)을 포함할 수 있다. 플로팅 디퓨전(FD31, FD32, FD33)은 소정의 커패시턴스를 가지고, 광전 소자(PD31, PD32, PD33, PD34)가 생성한 전하를 저장할 수 있다. 서브 픽셀(9402)은 복수 개의 플로팅 디퓨전(FD41, FD42, FD43)을 포함할 수 있다. 플로팅 디퓨전(FD41, FD42, FD43)은 소정의 커패시턴스를 가지고, 광전 소자(PD41, PD42, PD43, PD44)가 생성한 전하를 저장할 수 있다. 플로팅 디퓨전(FD31) 및 플로팅 디퓨전(FD41)은 동일한 커패시턴스를 가질 수 있고, 플로팅 디퓨전(FD32) 및 플로팅 디퓨전(FD42)은 동일한 커패시턴스를 가질 수 있다. 제3 플로팅 디퓨전(FD33) 및 플로팅 디퓨전(FD43)은 횡형 오버플로 축적 커패시터(LOFIC)를 포함할 수 있고, 동일한 커패시턴스를 가질 수 있다.
전송 트랜지스터(TX31)는 광전 소자(PD31)와 플로팅 노드(FN31) 사이에 연결되고, 전송 트랜지스터(TX41)는 광전 소자(PD41)와 플로팅 노드(FN41) 사이에 연결되어, 전송 신호(TG31)에 의해 제어될 수 있다. 전송 트랜지스터(TX31)가 턴 온되면, 광전 소자(PD31)가 생성한 전하가 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX41)가 턴 온되면, 광전 소자(PD41)가 생성한 전하가 플로팅 디퓨전(FD41)에 전달될 수 있다.
또한, 전송 트랜지스터(TX32)는 광전 소자(PD32)와 플로팅 노드(FN31) 사이에 연결되고, 전송 트랜지스터(TX42)는 광전 소자(PD42)와 플로팅 노드(FN41) 사이에 연결되어, 전송 신호(TG32)에 의해 제어될 수 있다. 전송 트랜지스터(TX32)가 턴 온되면, 광전 소자(PD32)가 생성한 전하가 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX42)가 턴 온되면, 광전 소자(PD42)가 생성한 전하가 플로팅 디퓨전(FD41)에 전달될 수 있다.
전송 트랜지스터(TX33)는 광전 소자(PD33)와 플로팅 노드(FN31) 사이에 연결되고, 전송 트랜지스터(TX43)는 광전 소자(PD43)와 플로팅 노드(FN41) 사이에 연결되어, 전송 신호(TG33)에 의해 제어될 수 있다. 전송 트랜지스터(TX33)가 턴 온되면, 광전 소자(PD33)가 생성한 전하가 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX43)가 턴 온되면, 광전 소자(PD43)가 생성한 전하가 플로팅 디퓨전(FD41)에 전달될 수 있다.
전송 트랜지스터(TX34)는 광전 소자(PD34)와 플로팅 노드(FN31) 사이에 연결되고, 전송 트랜지스터(TX44)는 광전 소자(PD44)와 플로팅 노드(FN41) 사이에 연결되어, 전송 신호(TG34)에 의해 제어될 수 있다. 전송 트랜지스터(TX34)가 턴 온되면, 광전 소자(PD34)가 생성한 전하가 플로팅 디퓨전(FD31)에 전달될 수 있다. 전송 트랜지스터(TX44)가 턴 온되면, 광전 소자(PD44)가 생성한 전하가 플로팅 디퓨전(FD41)에 전달될 수 있다.
플로팅 디퓨전(FD31)에 축적된 전하에 따라 플로팅 노드(FN31)의 전압이 결정될 수 있다. 구동 트랜지스터(DX3)의 게이트는 플로팅 노드(FN31)에 연결된다. 구동 트랜지스터(DX3)는 플로팅 노드(FN31)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX3)는 플로팅 노드(FN31)의 전압에 응답하여 선택 트랜지스터(SX3)를 통해 픽셀 신호(VS1)를 칼럼 라인(CL1)으로 출력할 수 있다.
또한, 플로팅 디퓨전(FD41)에 축적된 전하에 따라 플로팅 노드(FN41)의 전압이 결정될 수 있다. 구동 트랜지스터(DX4)의 게이트는 플로팅 노드(FN41)에 연결된다. 구동 트랜지스터(DX4)는 플로팅 노드(FN41)의 전압에 대해서 소스-팔로워 증폭기로 동작할 수 있다. 구동 트랜지스터(DX4)는 플로팅 노드(FN41)의 전압에 응답하여 선택 트랜지스터(SX4)를 통해 픽셀 신호(VS2)를 칼럼 라인(CL2)으로 출력할 수 있다.
선택 트랜지스터(SX3)는 구동 트랜지스터(DX3)와 대응하는 칼럼 라인(CL1) 사이에 연결되고, 선택 트랜지스터(SX4)는 구동 트랜지스터(DX4)와 대응하는 칼럼 라인(CL2) 사이에 연결되어, 모두 선택 신호(SEL1)에 의해 제어될 수 있다. 즉, 서브 픽셀(9401) 및 서브 픽셀(9402)은 동시에 선택될 수 있다. 선택 트랜지스터(SX3)가 턴 온 되면, 구동 트랜지스터(DX3)로부터 출력되는 픽셀 전압(VS1)은 선택 트랜지스터(SX3)에 연결된 칼럼 라인(CL1)을 통해 리드아웃 회로(950)로 출력될 수 있다. 또한, 선택 트랜지스터(SX4)가 턴 온 되면, 구동 트랜지스터(DX4)로부터 출력되는 픽셀 전압(VS2)은 선택 트랜지스터(SX4)에 연결된 칼럼 라인(CL2)을 통해 리드아웃 회로(950)로 출력될 수 있다.
리셋 트랜지스터(RX3, RX4)는 전원 전압(VDD)을 공급하는 전원 전압 라인과 각각의 플로팅 노드(FN32, FN42) 사이에 연결되며, 리셋 제어 신호(RG2)에 의해 제어될 수 있다. 리셋 신호(RG2)에 의해 리셋 트랜지스터(RX3, RX4)가 턴 온될 경우, 플로팅 노드(FN32, FN42)에 전원 전압(VDD)이 인가되어 플로팅 노드(FN32, FN42)가 리셋될 수 있다. 리셋 트랜지스터(RX3)가 턴 온되어 있는 동안 스위치 트랜지스터(SW31, SW32)가 턴 온되면, 플로팅 노드(FN31) 및 플로팅 노드(FN32)가 모두 전원 전압(VDD)으로 리샛될 수 있다. 또한, 리셋 트랜지스터(RX4)가 턴 온되어 있는 동안 스위치 트랜지스터(SW41, SW42)가 턴 온되면, 플로팅 노드(FN41) 및 플로팅 노드(FN42)가 모두 전원 전압(VDD)으로 리샛될 수 있다.
스위치 트랜지스터(SW31)는, 플로팅 노드(FN31)와 플로팅 노드(FN32) 사이에 연결되고, 스위치 트랜지스터(SW41)는 플로팅 노드(FN41)와 플로팅 노드(FN42) 사이에 연결되어, 제1 게인 제어 신호(DCG1)에 의해 제어될 수 있다. 스위치 트랜지스터(SW32)는, 플로팅 노드(FN32)와 플로팅 디퓨전(FD33) 사이에 연결되고, 스위치 트랜지스터(SW42)는 플로팅 노드(FN42)와 플로팅 디퓨전(FD43) 사이에 연결되어, 제2 게인 제어 신호(DCG2)에 의해 제어될 수 있다.
스위치 트랜지스터(SW31) 및 스위치 트랜지스터(SW41)가 턴 오프된 경우, 플로팅 노드(FN31)는 플로팅 디퓨전(FD31)의 커패시턴스를 가지고, 플로팅 노드(FN41)는 플로팅 디퓨전(FD41)의 커패시턴스를 가진다. 이 때, 플로팅 노드(FN31) 및 플로팅 노드(FN41)에 연결된 커패시턴스의 크기가 작으므로, 픽셀(PX)은 HCG 모드로 동작하고 각각의 칼럼 라인(CL1, CL2)을 통해 동일한 픽셀 신호(VS1, VS2)를 출력할 수 있다.
스위치 트랜지스터(SW31) 및 스위치 트랜지스터(SW41)가 턴 온되고 스위치 트랜지스터(SW32) 및 스위치 트랜지스터(SW42)가 턴 오프된 경우, 제2 플로팅 디퓨전(FD32)은 제1 플로팅 노드(FN31)에 연결되고, 플로팅 디퓨전(FD42)은 플로팅 노드(FN41)에 연결된다. 즉, 제1 플로팅 노드(FN31)의 커패시턴스는 제2 플로팅 디퓨전(FD32)의 커패시턴스만큼 증가하며, 플로팅 노드(FN41)의 커패시턴스는 제2 플로팅 디퓨전(FD42)의 커패시턴스만큼 증가한다. 이 때, 픽셀(PX)은 LCG 모드로 동작하고 각각의 칼럼 라인(CL1, CL2)을 통해 동일한 픽셀 신호(VS1, VS2)를 출력할 수 있다.
스위치 트랜지스터(SW31) 및 스위치 트랜지스터(SW41)가 턴 온되고 스위치 트랜지스터(SW32) 및 스위치 트랜지스터(SW42)가 턴 온된 경우, 제3 플로팅 디퓨전(FD33)은 제1 플로팅 노드(FN31)에 연결되고, 플로팅 디퓨전(FD43)은 플로팅 노드(FN41)에 연결된다. 즉, 제1 플로팅 노드(FN31)의 커패시턴스는 제2 플로팅 디퓨전(FD32) 및 제3 플로팅 디퓨전(FD33)의 커패시턴스만큼 증가하며, 플로팅 노드(FN41)의 커패시턴스는 제2 플로팅 디퓨전(FD42) 및 제3 플로팅 디퓨전(FD43)의 커패시턴스만큼 증가한다. 이 때, 픽셀(PX)은 LOFIC 모드로 동작하고 각각의 칼럼 라인(CL1, CL2)을 통해 동일한 픽셀 신호(VS1, VS2)를 출력할 수 있다.
각각의 서브 픽셀(9401) 및 서브 픽셀(9402)은 도 11a를 참조하여 기술한 픽셀(PX3)과 동일하게 동작할 수 있다.
도 9를 참조하여 상술한 바와 같이, 이후 선택기(951)는 픽셀 신호(VS1, VS2)를 평균하여 하나의 평균값(VS)을 생성하고, 생성한 평균값을 비교기(953_1, 953_2)로 출력할 수 있다. 비교기(953_1)는 2개의 픽셀 신호들(VS1, VS2)의 평균값에 대응하는 픽셀 신호(VS)가 각각의 비교기(953_1)에 입력되는 시점에 동기되어 입력되는 기준 신호를 비교하여, 그 결과를 카운터(955_1)에 출력할 수 있다. 이후, CDS 회로(957_1)는 카운터(955_1)의 출력단에 연결되어 카운터(955_1)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해, 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다.
또한, 비교기(953_2)는 픽셀 신호(VS)가 각각의 비교기(953_2)에 입력되는 시점에 동기되어 입력되는 기준 신호를 비교하여, 그 결과를 카운터(955_2)에 출력할 수 있다. 이후, CDS 회로(957_2)는 카운터(955_2)의 출력단에 연결되어 카운터(955_2)로부터 전달받은 픽셀 신호(VS)에 대한 출력에 대해, 상관 이중 샘플링(CDS) 방식을 수행하여 이미지 신호(IMS)를 생성할 수 있다.
도 33는 일 실시예에 따른 컴퓨터 장치의 예시 블록도이다.
도 33을 참고하면, 컴퓨팅 장치(3300)는 카메라(3310), 컨트롤러(3320), 메모리(3330) 및 디스플레이(3340)를 포함할 수 있다.
카메라(3310)는 이미지 센서(3311)를 포함할 수 있다. 이미지 센서(3311)는 도 1 내지 도 32를 참고로 하여 설명한 이미지 센서로 구현될 수 있다. 카메라(3310)는 이미지 센서(3311)를 이용하여 이미지 신호를 생성하고, 이미지 신호에 대해 이미지 신호 처리를 수행하고, 처리된 이미지 신호를 컨트롤러(3320)로 출력할 수 있다.
컨트롤러(3320)는 프로세서(3321)를 포함할 수 있다. 프로세서(3321)는 컴퓨팅 장치(3300)의 각 구성의 전반적인 동작을 제어할 수 있다. 프로세서(3321)는 CPU(central processing unit), AP(application processor), GPU(graphic processing unit) 등의 다양한 프로세싱 유닛 중 적어도 하나로 구현될 수 있다. 어떤 실시예에서, 컨트롤러(3320)는 집적 회로 또는 시스템 온 칩(system on chip, SoC))로 구현될 수 있다.
어떤 실시예에서, 도 33에 도시한 것처럼, 컨트롤러(3320)는 인터페이스(3334), 메모리 컨트롤러(3323), 디스플레이 컨트롤러(3324) 및 버스(3325)를 더 포함할 수 있다. 어떤 실시예에서, 인터페이스(3334), 메모리 컨트롤러(3323), 디스플레이 컨트롤러(3324) 및 버스(3325) 중 적어도 일부는 컨트롤러(3320) 외부에 제공될 수 있다. 어떤 실시예에서, 컨트롤러(3320)는 이미지 신호 처리기를 더 포함할 수 있다.
인터페이스(3322)는 이미지 센서(3311)로부터 수신된 이미지 신호를 버스(3325)를 통해 메모리 컨트롤러(3323) 또는 디스플레이 컨트롤러(3324)로 전송할 수 있다.
메모리(3330)는 각종 데이터 및 명령을 저장할 수 있다. 메모리 컨트롤러(3323)는 메모리(3330)로의 및 메모리(3330)로부터의 데이터 또는 명령의 전달을 제어할 수 있다.
디스플레이 컨트롤러(3324)는 프로세서(3321)의 제어에 따라 디스플레이(3340)에서 디스플레이될 데이터를 디스플레이(3340)로 전송하고, 디스플레이(3340)는 수신한 데이터에 따라 화면을 디스플레이할 수 있다. 어떤 실시예에서, 디스플레이(3340)는 터치 스크린을 더 포함할 수 있다. 터치 스크린은 컴퓨팅 장치(3300)의 동작을 제어할 수 있는 사용자 입력을 컨트롤러(3320)로 전송할 수 있다. 사용자 입력은 사용자가 터치 스크린을 터치할 때 생성될 수 있다.
버스(3325)는 컨트롤러(3320)의 구성 요소간 통신 기능을 제공할 수 있다. 버스(3325)는 구성 요소간의 통신 프로토콜에 따라 적어도 하나의 유형의 버스를 포함할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (23)

  1. 제1 플로팅 디퓨전 및 횡형 오버플로 축적 커패시터(Lateral Overflow Integration Capacitor, LOFIC)를 포함하는 제2 플로팅 디퓨전을 포함하고, 상기 제1 플로팅 디퓨전의 전하량에 기초해서 제1 픽셀 신호를 생성하고, 상기 제1 플로팅 디퓨전 및 상기 제2 플로팅 디퓨전의 전하량에 기초해서 제2 픽셀 신호를 생성하는 픽셀;
    상기 픽셀에 연결되며, 상기 제1 픽셀 신호 또는 상기 제2 픽셀 신호를 전달하는 칼럼 라인;
    제1 기준 신호 및 제2 기준 신호를 생성하는 램프 신호 생성기; 및
    상기 칼럼 라인에 연결되며, 상기 제1 픽셀 신호와 상기 제1 기준 신호를 비교한 제1 비교 결과, 상기 제2 픽셀 신호와 상기 제1 기준 신호를 비교한 제2 비교 결과, 및 상기 제2 픽셀 신호와 상기 제2 기준 신호를 비교한 제3 비교 결과를 포함하는 복수의 비교 결과에 기초하여 이미지 신호를 생성하는 리드아웃 회로
    를 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고,
    상기 제2 기준 신호는 상기 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며,
    상기 복수의 비교 결과는 상기 제1 픽셀 신호와 상기 제2 기준 신호를 비교한 제4 비교 결과를 더 포함하는, 이미지 센서.
  3. 제1항에 있어서,
    상기 픽셀은 제3 플로팅 디퓨전을 더 포함하고, 상기 제2 픽셀 신호는 상기 제3 플로팅 디퓨전의 전하량에 더 기초해서 생성되고, 상기 픽셀은 상기 제1 플로팅 디퓨전 및 상기 제3 플로팅 디퓨전의 전하량에 기초해서 제3 픽셀 신호를 더 생성하는, 이미지 센서.
  4. 제3항에 있어서,
    상기 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고,
    상기 제2 기준 신호는 상기 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며,
    상기 복수의 비교 결과는 상기 제3 픽셀 신호와 상기 제2 기준 신호를 비교한 제4 비교 결과를 더 포함하는, 이미지 센서.
  5. 제4항에 있어서,
    상기 제1 픽셀 신호, 상기 제2 픽셀 신호, 및 상기 제1 기준 신호를 입력받고, 상기 제1 비교 결과 및 상기 제2 비교 결과를 출력하는 제1 비교기,
    상기 제2 픽셀 신호, 상기 제3 픽셀 신호, 및 상기 제2 기준 신호를 입력받고, 상기 제3 비교 결과 및 상기 제4 비교 결과를 출력하는 제2 비교기를 포함하는, 이미지 센서.
  6. 제3항에 있어서,
    상기 제1 기준 신호는 제1 기울기를 가지는 복수의 램프 신호를 포함하고,
    상기 제2 기준 신호는 상기 제1 기울기와 상이한 제2 기울기를 가지는 복수의 램프 신호를 포함하며,
    상기 복수의 비교 결과는 상기 제1 픽셀 신호와 상기 제2 기준 신호를 비교한 제4 비교 결과를 더 포함하는, 이미지 센서.
  7. 제6항에 있어서,
    상기 램프 신호 생성기는 제3 기울기를 가지는 제3 기준 신호를 더 생성하고,
    상기 복수의 비교 결과는 상기 제3 픽셀 신호와 상기 제3 기준 신호를 비교한 제5 비교 결과를 더 포함하는, 이미지 센서.
  8. 제7항에 있어서,
    상기 램프 신호 생성기는, 상기 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 상기 제3 기울기를 유지하는, 이미지 센서.
  9. 제7항에 있어서,
    상기 리드아웃 회로는,
    상기 제1 픽셀 신호, 상기 제2 픽셀 신호, 및 상기 제1 기준 신호를 입력받고, 상기 제2 비교 결과 및 상기 제4 비교 결과를 출력하는 제1 비교기, 상기 제1 픽셀 신호, 상기 제2 픽셀 신호, 및 상기 제2 기준 신호를 입력받고, 상기 제3 비교 결과 및 상기 제4 비교 결과를 출력하는 제2 비교기, 상기 제3 픽셀 신호와 상기 제3 기준 신호를 입력받고, 상기 제5 비교 결과를 출력하는 제3 비교기를 포함하는, 이미지 센서.
  10. 제9항에 있어서,
    상기 램프 신호 생성기는 상기 제3 기울기와 상이한 제4 기울기를 가지는 제4 기준 신호를 더 생성하고,
    상기 복수의 비교 결과는 상기 제3 픽셀 신호와 상기 제4 기준 신호를 비교한 제6 비교 결과를 더 포함하는, 이미지 센서.
  11. 제10항에 있어서,
    상기 램프 신호 생성기는, 상기 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 상기 제4 기울기를 유지하는, 이미지 센서.
  12. 제10항에 있어서,
    상기 리드아웃 회로는,
    상기 제3 픽셀 신호와 상기 제4 기준 신호를 입력받고, 상기 제6 비교 결과를 출력하는 제4 비교기를 더 포함하는, 이미지 센서.
  13. 제3항에 있어서,
    상기 픽셀은 상기 제1 플로팅 디퓨전, 상기 제2 플로팅 디퓨전, 및 상기 제3 플로팅 디퓨전을 제1 서브 픽셀로서 포함하고,
    상기 제1 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제4 플로팅 디퓨전, 상기 제2 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제5 플로팅 디퓨전, 및 상기 제3 플로팅 디퓨전과 동일한 커패시턴스를 가지는 제6 플로팅 디퓨전을 제2 서브 픽셀로서 포함하고,
    상기 제4 플로팅 디퓨전의 전하량에 기초해서 제4 픽셀 신호를 생성하고, 상기 제4 플로팅 디퓨전 및 상기 제5 플로팅 디퓨전의 전하량에 기초해서 제5 픽셀 신호를 생성하고, 상기 제4 플로팅 디퓨전, 상기 제5 플로팅 디퓨전 및 상기 제6 플로팅 디퓨전의 전하량에 기초해서 제6 픽셀 신호를 생성하며,
    상기 칼럼 라인은 상기 제1 서브 픽셀에 연결되는 제1 칼럼 라인과 상기 제2 서브 픽셀에 연결되는 제2 칼럼 라인을 포함하고,
    상기 리드아웃 회로는, 상기 제1 픽셀 신호와 상기 제1 기준 신호를 비교할 때 상기 제1 픽셀 신호 및 상기 제4 픽셀 신호의 평균값과 제1 기준 신호를 비교하여 상기 제1 비교 결과를 생성하고,
    상기 제2 픽셀 신호와 상기 제1 기준 신호를 비교할 때 상기 제2 픽셀 신호 및 상기 제5 픽셀 신호의 평균값과 제1 기준 신호를 비교하여 상기 제2 비교 결과를 생성하며,
    상기 제2 픽셀 신호와 상기 제2 기준 신호를 비교할 때 상기 제2 픽셀 신호 및 상기 제5 픽셀 신호의 평균값과 상기 제2 기준 신호를 비교하여 상기 제3 비교 결과를 생성하고,
    상기 제3 픽셀 신호와 상기 제2 기준 신호를 비교할 때 상기 제3 픽셀 신호 및 상기 제6 픽셀 신호의 평균값과 상기 제2 기준 신호를 비교하여 상기 제4 비교 결과를 생성하는, 이미지 센서.
  14. 광전 소자;
    제1 노드와 상기 광전 소자 사이에 연결되는 전송 트랜지스터;
    상기 제1 노드에 연결되는 제1 플로팅 디퓨전;
    상기 제1 노드와 제2 노드 사이에 연결되는 제1 스위치 트랜지스터;
    상기 제2 노드에 연결되는 제2 플로팅 디퓨전;
    전원 전압 라인과 상기 제2 노드 사이에 연결되는 제2 스위치 트랜지스터;
    상기 제1 노드의 전압에 응답하여 픽셀 신호를 생성하고, 상기 픽셀 신호를 칼럼 라인으로 출력하는 구동 트랜지스터;
    복수의 램프 신호를 포함하는 복수의 기준 신호를 생성하여 리드아웃 회로에 전달하는 램프 신호 생성기; 및
    상기 칼럼 라인에 연결되고 상기 픽셀 신호 및 상기 복수의 기준 신호 중 제1 기울기를 갖는 램프 신호를 포함하는 제1 기준 신호를 비교하고, 상기 픽셀 신호 및 상기 복수의 기준 신호 중 상기 제1 기울기와 상이한 제2 기울기를 갖는 램프 신호를 포함하는 제2 기준 신호를 비교하여 이미지 신호를 생성하는 리드아웃 회로
    를 포함하는 이미지 센서.
  15. 제14항에 있어서,
    상기 픽셀 신호는, 상기 제1 스위치 트랜지스터가 턴 오프된 상태에서 상기 구동 트랜지스터가 생성하는 제1 픽셀 신호; 및 상기 제1 스위치 트랜지스터가 턴 온되고 상기 제2 스위치 트랜지스터가 턴 오프된 상태에서 상기 구동 트랜지스터가 생성하는 제2 픽셀 신호를 포함하는, 이미지 센서.
  16. 제15항에 있어서,
    상기 제1 노드와 제3 노드 사이에 연결되는 제3 스위치 트랜지스터, 및
    상기 제3 노드에 연결되는 제3 플로팅 디퓨전을 더 포함하고,
    상기 픽셀 신호는, 상기 제1 스위치 트랜지스터 및 상기 제3 스위치 트랜지스터가 턴 온된 상태에서 상기 구동 트랜지스터가 생성하는 제3 픽셀 신호를 더 포함하는, 이미지 센서.
  17. 제15항에 있어서,
    상기 제2 스위치 트랜지스터와 직렬로 연결되는 제3 플로팅 디퓨전을 더 포함하고,
    상기 픽셀 신호는, 상기 제1 스위치 트랜지스터 및 상기 제2 스위치 트랜지스터가 턴 온된 상태에서 상기 구동 트랜지스터가 생성하는 제3 픽셀 신호를 더 포함하는, 이미지 센서.
  18. 제17항에 있어서,
    상기 리드아웃 회로는, 상기 제1 픽셀 신호 및 상기 제3 픽셀 신호와 상기 제1 기준 신호를 비교하고, 상기 제2 픽셀 신호 및 상기 제3 픽셀 신호와 상기 제2 기준 신호를 비교하여 상기 이미지 신호를 생성하는, 이미지 센서.
  19. 제17항에 있어서,
    상기 복수의 기준 신호는, 상기 제3 픽셀 신호에 동기해서 상기 램프 신호 생성기가 생성하는 제3 기울기를 갖는 램프 신호를 포함하는 제3 기준 신호를 더 포함하고,
    상기 리드아웃 회로는, 상기 제1 픽셀 신호 및 상기 제2 픽셀 신호와 상기 제1 기준 신호를 비교하고, 상기 제1 픽셀 신호 및 상기 제2 픽셀 신호와 상기 제2 기준 신호를 비교하며, 상기 제3 픽셀 신호와 상기 제3 기준 신호를 비교하여 상기 이미지 신호를 생성하는, 이미지 센서.
  20. 제19항에 있어서,
    상기 램프 신호 생성기는, 상기 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 상기 제3 기준 신호 내의 램프 신호의 기울기를 유지하는, 이미지 센서.
  21. 제19항에 있어서,
    상기 복수의 기준 신호는, 상기 제3 픽셀 신호에 동기해서 상기 램프 신호 생성기가 생성하는 제4 기울기를 갖는 램프 신호를 포함하는 제4 기준 신호를 더 포함하고,
    상기 리드아웃 회로는 상기 제3 픽셀 신호 및 상기 제4 기준 신호를 비교하는 제4 비교기를 더 포함하는, 이미지 센서.
  22. 제21항에 있어서,
    상기 램프 신호 생성기는, 상기 이미지 센서에 대해 아날로그 게인을 증가시키는 경우에 상기 제4 기준 신호 내의 램프 신호의 기울기를 유지하는, 이미지 센서.
  23. 이미지 센서에 의해 실행되는 방법으로서,
    제1 플로팅 디퓨전 및 제2 플로팅 디퓨전을 포함하는 픽셀에서, 상기 제1 플로팅 디퓨전의 전하량에 기초한 제1 픽셀 신호를 생성하고, 상기 제1 플로팅 디퓨전 및 상기 제2 플로팅 디퓨전의 전하량에 기초한 제2 픽셀 신호를 생성하는 단계;
    제1 기울기를 갖는 램프 신호를 포함하는 제1 기준 신호 및 상기 제1 기울기와 상이한 제2 기울기를 갖는 램프 신호를 포함하는 제2 기준 신호를 생성하는 단계; 및
    상기 제1 픽셀 신호와 상기 제1 기준 신호를 비교한 제1 비교 결과, 상기 제2 픽셀 신호와 상기 제1 기준 신호를 비교한 제2 비교 결과, 및 상기 제2 픽셀 신호와 상기 제2 기준 신호를 비교한 제3 비교 결과를 포함하는 복수의 비교 결과에 기초하여 이미지 신호를 생성하는 단계를 포함하는 방법.


KR1020220106204A 2021-11-25 2022-08-24 이미지 센서 KR20230077632A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/991,097 US20230164460A1 (en) 2021-11-25 2022-11-21 Image sensor
TW111145014A TW202332258A (zh) 2021-11-25 2022-11-24 影像感測器以及由影像感測器執行的方法
JP2022187207A JP2023078104A (ja) 2021-11-25 2022-11-24 イメージセンサー
CN202211484436.3A CN116170705A (zh) 2021-11-25 2022-11-24 图像传感器及由其执行的方法
EP22209453.4A EP4187915A1 (en) 2021-11-25 2022-11-24 Image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210164972 2021-11-25
KR1020210164972 2021-11-25

Publications (1)

Publication Number Publication Date
KR20230077632A true KR20230077632A (ko) 2023-06-01

Family

ID=86771191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220106204A KR20230077632A (ko) 2021-11-25 2022-08-24 이미지 센서

Country Status (1)

Country Link
KR (1) KR20230077632A (ko)

Similar Documents

Publication Publication Date Title
US11076119B2 (en) Solid state imaging device, method of controlling solid state imaging device, and program for controlling solid state imaging device
CN110036630B (zh) 固体摄像装置以及摄像装置、输送设备的反射镜
US10070103B2 (en) Solid-state imaging device, driving method, and electronic device
US20170272679A1 (en) Solid-state imaging device and camera system
US20170318250A1 (en) Imaging device, driving method, and electronic apparatus
US9762831B2 (en) Image sensor and control method thereof, and image capturing apparatus
KR20200145654A (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
JP2021057898A (ja) イメージセンサ及びその動作方法
US20230262345A1 (en) Imaging system for generating high dynamic range image
EP4187915A1 (en) Image sensor
CN102629996B (zh) 彩色的时间延时积分型cmos图像传感器
KR20230077632A (ko) 이미지 센서
US20180359440A1 (en) Imaging device and camera system
KR20120122165A (ko) 광역 동적범위를 가지는 이미지 센서, 그 화소 회로 및 구동 방법
JP2020108022A (ja) 撮像装置、撮像システム、移動体及び撮像装置の制御方法
JP2012244379A (ja) 固体撮像装置
KR20200133167A (ko) Hdr 이미지를 생성하기 위한 이미지 시스템
US11722795B2 (en) Image processing device for noise reduction using dual conversion gain and operation method thereof
US20220394219A1 (en) Image device, image sensor, and operation method of image sensor
CN112243090A (zh) 图像传感器和图像处理系统