KR20230076957A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230076957A
KR20230076957A KR1020210162594A KR20210162594A KR20230076957A KR 20230076957 A KR20230076957 A KR 20230076957A KR 1020210162594 A KR1020210162594 A KR 1020210162594A KR 20210162594 A KR20210162594 A KR 20210162594A KR 20230076957 A KR20230076957 A KR 20230076957A
Authority
KR
South Korea
Prior art keywords
auxiliary
area
disposed
pixel
conductive patterns
Prior art date
Application number
KR1020210162594A
Other languages
English (en)
Inventor
복승룡
유제원
백승인
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210162594A priority Critical patent/KR20230076957A/ko
Priority to CN202211405283.9A priority patent/CN116171069A/zh
Priority to US17/992,998 priority patent/US20230165050A1/en
Publication of KR20230076957A publication Critical patent/KR20230076957A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 전자 요소인 컴포넌트의 기능이 제한되지 않는 표시 장치를 위하여, 행렬로 배열된 복수의 제1 화소 영역들 및 상기 복수의 제1 화소 영역들 사이에 배치되는 복수의 제1 투과 영역들을 포함하는 제1 보조 영역, 및 행렬로 배열된 복수의 제2 화소 영역들 및 상기 복수의 제2 화소 영역들 사이에 배치되는 복수의 제2 투과 영역들을 포함하는 제2 보조 영역이 정의된 기판; 상기 복수의 제1 화소 영역들 상에 각각 배치되는 복수의 제1 도전 패턴들; 및 상기 복수의 제2 화소 영역들 상에 각각 배치되는 복수의 제2 도전 패턴들을 포함하고, 단위면적당 상기 복수의 제1 도전 패턴들의 개수는 단위면적당 상기 복수의 제2 도전 패턴들의 개수보다 큰 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
표시 장치는 외부로 이미지를 디스플레이 하기 위해 전기적 신호를 받아 발광하는 복수의 화소들을 포함한다. 각 화소는 표시 요소를 포함하며, 예컨대 유기 발광 표시 장치의 경우 유기 발광 다이오드를 표시 요소로 포함한다. 일반적으로 유기 발광 표시 장치는 기판 상에 박막 트랜지스터 및 유기 발광 다이오드를 형성하고, 유기 발광 다이오드가 스스로 빛을 발광하여 작동한다.
최근 표시 장치는 그 용도가 다양해지면서 표시 장치의 품질을 향상시키는 설계가 다양하게 시도되고 있다.
본 발명은 여러 문제점들을 해결하기 위한 것으로서, 전자 요소인 컴포넌트가 배치되는 영역에서도 이미지를 표시할 수 있도록 표시 영역이 확장된 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 행렬로 배열된 복수의 제1 화소 영역들 및 상기 복수의 제1 화소 영역들 사이에 배치되는 복수의 제1 투과 영역들을 포함하는 제1 보조 영역, 및 행렬로 배열된 복수의 제2 화소 영역들 및 상기 복수의 제2 화소 영역들 사이에 배치되는 복수의 제2 투과 영역들을 포함하는 제2 보조 영역이 정의된 기판; 상기 복수의 제1 화소 영역들 상에 각각 배치되는 복수의 제1 도전 패턴들; 및 상기 복수의 제2 화소 영역들 상에 각각 배치되는 복수의 제2 도전 패턴들을 포함하고, 단위면적당 상기 복수의 제1 도전 패턴들의 개수는 단위면적당 상기 복수의 제2 도전 패턴들의 개수보다 큰 표시 장치가 제공된다.
일 예에 따르면, 상기 복수의 제1 도전 패턴들 각각의 크기는 상기 복수의 제2 도전 패턴들 각각의 크기보다 작을 수 있다.
일 예에 따르면, 상기 복수의 제1 도전 패턴들 중 행 방향 또는 열 방향으로 서로 이웃하는 제1 도전 패턴들 사이의 제1 이격 거리는 상기 복수의 제2 도전 패턴들 중 상기 행 방향 또는 상기 열 방향으로 서로 이웃하는 제2 도전 패턴들 사이의 제2 이격 거리보다 작을 수 있다.
일 예에 따르면, 상기 복수의 제1 투과 영역들 각각의 크기는 상기 복수의 제2 투과 영역들 각각의 크기보다 작을 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 복수의 제1 도전 패턴들 상에 각각 배치되는 복수의 제1 보조 화소들; 및 상기 복수의 제2 도전 패턴들 상에 각각 배치되는 복수의 제2 보조 화소들을 더 포함할 수 있다.
일 예에 따르면, 상기 복수의 제1 보조 화소들 각각은 복수의 제1 보조 부화소들을 포함하고, 상기 복수의 제2 보조 화소들 각각은 복수의 제2 보조 부화소들을 포함하고, 상기 복수의 제1 보조 화소들 각각의 상기 복수의 제1 보조 부화소들의 개수는 상기 복수의 제2 보조 화소들 각각의 상기 복수의 제2 보조 부화소들의 개수와 상이할 수 있다.
일 예에 따르면, 상기 복수의 제1 보조 화소들 각각의 상기 복수의 제1 보조 부화소들의 개수는 상기 복수의 제2 보조 화소들 각각의 상기 복수의 제2 보조 부화소들의 개수보다 작을 수 있다.
일 예에 따르면, 상기 기판에는 상기 제1 보조 영역 및 상기 제2 보조 영역의 적어도 일부를 둘러싸는 메인 영역이 더 정의되고, 상기 메인 영역의 해상도는 상기 제1 보조 영역의 해상도 및 상기 제2 보조 영역의 해상도보다 높고, 상기 제1 보조 영역의 해상도는 상기 제2 보조 영역의 해상도보다 높을 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 복수의 제1 도전 패턴들 중 행 방향으로 서로 이웃하는 제1 도전 패턴들을 연결하는 복수의 제1 연결 패턴들; 상기 복수의 제1 도전 패턴들 중 열 방향으로 서로 이웃하는 제1 도전 패턴들을 연결하는 복수의 제2 연결 패턴들; 상기 복수의 제2 도전 패턴들 중 상기 행 방향으로 서로 이웃하는 제2 도전 패턴들을 연결하는 복수의 제3 연결 패턴들; 및 상기 복수의 제2 도전 패턴들 중 상기 열 방향으로 서로 이웃하는 제2 도전 패턴들을 연결하는 복수의 제4 연결 패턴들을 더 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 기판 상에 배치되고, 반도체층 및 상기 반도체층과 적어도 일부 중첩하는 게이트 전극을 포함하는 트랜지스터를 더 포함하고, 상기 복수의 제1 도전 패턴들 및 상기 복수의 제2 도전 패턴들은 상기 기판과 상기 반도체층 사이에 개재될 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 보조 영역 하부에 배치되고 제1 파장대의 광을 수광하는 제1 컴포넌트; 및 상기 제2 보조 영역 하부에 배치되고 상기 제1 파장대와 다른 제2 파장대의 광을 수광하는 제2 컴포넌트를 더 포함할 수 있다.
일 예에 따르면, 상기 제1 파장대는 가시광선 파장대이고, 상기 제2 파장대는 적외선 파장대일 수 있다.
본 발명의 다른 관점에 따르면, 제1 투과 영역을 포함하는 제1 보조 영역, 제2 투과 영역을 포함하는 제2 보조 영역, 및 상기 제1 보조 영역과 상기 제2 보조 영역의 적어도 일부를 둘러싼 메인 영역이 정의된 기판; 상기 메인 영역 상에 배치되고, 제1 색의 광을 방출하는 복수의 메인 표시 요소들; 상기 제1 보조 영역 상에 배치되고, 상기 제1 색의 광을 방출하는 복수의 제1 보조 표시 요소들; 및 상기 제2 보조 영역 상에 배치되고, 상기 제1 색의 광을 방출하는 복수의 제2 보조 표시 요소들을 포함하고, 단위면적당 상기 복수의 메인 표시 요소들의 개수는 단위면적당 상기 복수의 제1 보조 표시 요소들의 개수 및 단위면적당 상기 복수의 제2 보조 표시 요소들의 개수보다 크고, 단위면적당 상기 복수의 제1 보조 표시 요소들의 개수는 단위면적당 상기 복수의 제2 보조 표시 요소들의 개수보다 작은 표시 장치가 제공된다.
일 예에 따르면, 상기 복수의 메인 표시 요소들 각각의 발광 면적은 상기 복수의 제1 보조 표시 요소들 각각의 발광 면적 및 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적보다 작고, 상기 복수의 제1 보조 표시 요소들 각각의 발광 면적은 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적과 상이할 수 있다.
일 예에 따르면, 상기 복수의 제1 보조 표시 요소들 각각의 발광 면적은 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적보다 클 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 복수의 메인 표시 요소들에 각각 전기적으로 연결되는 복수의 메인 화소 회로들; 상기 복수의 제1 보조 표시 요소들에 각각 전기적으로 연결되는 복수의 제1 보조 화소 회로들; 및 상기 복수의 제2 보조 표시 요소들에 각각 전기적으로 연결되는 복수의 제2 보조 화소 회로들을 더 포함하고, 평면 상에서, 상기 복수의 메인 표시 요소들과 상기 복수의 메인 화소 회로들은 서로 적어도 일부 중첩하고, 평면 상에서, 상기 복수의 제1 보조 표시 요소들과 상기 복수의 제1 보조 화소 회로들은 서로 이격하고, 평면 상에서, 상기 복수의 제2 보조 표시 요소들과 상기 복수의 제2 보조 화소 회로들은 서로 이격할 수 있다.
일 예에 따르면, 일 방향을 따르는 상기 복수의 제1 보조 화소 회로들의 제1 길이는 상기 일 방향을 따르는 상기 복수의 제2 보조 화소 회로들의 제2 길이보다 클 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 복수의 제1 보조 표시 요소들을 상기 복수의 제1 보조 화소 회로들에 각각 연결하고, 상기 제1 보조 영역과 적어도 일부 중첩하는 복수의 제1 연결 배선들; 및 상기 복수의 제2 보조 표시 요소들을 상기 복수의 제2 보조 화소 회로들에 각각 연결하고, 상기 제2 보조 영역과 적어도 일부 중첩하는 복수의 제2 연결 배선들을 더 포함하고, 상기 복수의 제1 연결 배선들 및 상기 복수의 제2 연결 배선들은 투명 전도성 산화물을 포함할 수 있다.
일 예에 따르면, 상기 표시 장치는 상기 제1 보조 영역 하부에 배치되고 제1 파장대의 광을 수광하는 제1 컴포넌트; 및 상기 제2 보조 영역 하부에 배치되고 상기 제1 파장대와 다른 제2 파장대의 광을 수광하는 제2 컴포넌트를 더 포함할 수 있다.
일 예에 따르면, 상기 제1 파장대는 가시광선 파장대이고, 상기 제2 파장대는 적외선 파장대일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 전자 요소인 컴포넌트의 기능이 제한되지 않는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2a는 도 1의 표시 장치의 일부분을 예시적으로 도시하는 단면도이다.
도 2b는 도 1의 표시 장치의 다른 부분을 예시적으로 도시하는 단면도이다.
도 3은 도 1의 제1 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 4는 도 1의 제2 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 5는 비교예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 그래프이다.
도 6은 비교예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 도면이다.
도 7은 비교예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 그래프이다.
도 9는 본 발명의 일 실시예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 도면이다.
도 10은 도 1의 메인 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 11은 도 1의 제1 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 12는 도 1의 제2 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 13은 도 10의 메인 영역의 일부분을 I-I'을 따라 절취한 예시적인 단면도이다.
도 14는 도 11의 제1 보조 영역의 일부분을 II-II'을 따라 절취한 예시적인 단면도이다.
도 15는 도 12의 제2 보조 영역의 일부분을 III-III'을 따라 절취한 예시적인 단면도이다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 17은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 18은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 19는 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 20은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 21은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 22는 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 23은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 24는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 25는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 26은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 27은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 28은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 29는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 30은 도 29의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 31은 도 29의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 32는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 33은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 34는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 35는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 36은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 37은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 38은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 39는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예들에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예들에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 표시 장치(1)는 표시 영역(DA)과 표시 영역(DA) 외측의 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 제1 보조 영역(AA1), 제2 보조 영역(AA2), 및 제1 보조 영역(AA1)과 제2 보조 영역(AA2)을 적어도 부분적으로 둘러싸는 메인 영역(MA)을 포함할 수 있다. 제1 보조 영역(AA1), 제2 보조 영역(AA2), 및 메인 영역(MA) 각각은 개별적으로 또는 함께 이미지를 표시할 수 있다. 제1 보조 영역(AA1)은 제1 투과 영역(TA1)과 제1 화소 영역(PXA1)을 포함하고, 제2 보조 영역(AA2)은 제2 투과 영역(TA2)과 제2 화소 영역(PXA2)을 포함할 수 있다. 주변 영역(PA)은 표시 요소들이 배치되지 않은 일종의 비표시 영역일 수 있다. 표시 영역(DA)은 주변 영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
표시 장치(1)는 표시 영역(DA)에 배치된 복수의 화소(PX)들을 이용하여 이미지를 제공할 수 있다. 표시 장치(1)는 메인 영역(MA)에 배치된 복수의 메인 화소(PXm)들, 제1 보조 영역(AA1)의 제1 화소 영역(PXA1)에 배치된 복수의 제1 보조 화소(PXa1)들, 및 제2 보조 영역(AA2)의 제2 화소 영역(PXA2)에 배치된 복수의 제2 보조 화소(PXa2)들을 이용하여 이미지를 제공할 수 있다. 메인 화소(PXm)들, 제1 보조 화소(PXa1)들, 및 제2 보조 화소(PXa2)들 각각은 표시 요소를 구비할 수 있다. 메인 화소(PXm)들, 제1 보조 화소(PXa1)들, 및 제2 보조 화소(PXa2)들 각각은 유기 발광 다이오드(Organic Light-Emitting Diode, OLED)와 같은 표시 요소를 포함할 수 있다. 각 화소(PX)는 유기 발광 다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있다. 각 화소(PX)는 각각 서로 다른 색을 발광하는 부화소(Sub-Pixel)들을 포함할 수 있다. 예를 들어, 각 화소(PX)는 적어도 하나의 적색 부화소, 적어도 하나의 녹색 부화소, 및 적어도 하나의 청색 부화소를 포함할 수 있다.
제1 보조 영역(AA1)에는 도 2a를 참조하여 후술하는 것과 같이, 제1 보조 영역(AA1)에 대응하여 표시 패널의 하부에 전자 요소인 제1 컴포넌트(20a)가 배치될 수 있다. 제1 컴포넌트(20a)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상 소자를 구비할 수도 있다. 또는 제1 컴포넌트(20a)는 태양 전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 제1 컴포넌트(20a)는 음향을 수신하는 기능을 가질 수도 있다. 예를 들어, 제1 컴포넌트(20a)는 적외선 카메라(infrared camera), 플러드 일루미네이터(flood illuminator), 전면 카메라(front camera), 도트 프로젝터(dot projector) 등일 수 있다. 이러한 제1 컴포넌트(20a)의 기능이 제한되는 것을 최소화하기 위해, 제1 보조 영역(AA1)은 제1 컴포넌트(20a)로부터 외부로 출력되거나 외부로부터 제1 컴포넌트(20a)를 향해 진행하는 빛 및/또는 음향 등이 투과할 수 있는 제1 투과 영역(TA1)을 포함할 수 있다.
제1 보조 영역(AA1)을 기준으로 설명하였으나, 제2 보조 영역(AA2)도 동일하게 적용될 수 있다. 제2 보조 영역(AA2)에는 도 2b를 참조하여 후술하는 것과 같이, 제2 보조 영역(AA2)에 대응하여 표시 패널의 하부에 전자 요소인 제2 컴포넌트(20b)가 배치될 수 있다. 제2 컴포넌트(20b)는 적외선 또는 가시광선 등을 이용하는 카메라로서, 촬상 소자를 구비할 수도 있다. 또는 제2 컴포넌트(20b)는 태양 전지, 플래시(flash), 조도 센서, 근접 센서, 홍채 센서일 수 있다. 또는 제2 컴포넌트(20b)는 음향을 수신하는 기능을 가질 수도 있다. 예를 들어, 제2 컴포넌트(20b)는 적외선 카메라(infrared camera), 플러드 일루미네이터(flood illuminator), 전면 카메라(front camera), 도트 프로젝터(dot projector), TOF 카메라용 레이저 다이오드 등일 수 있다. 이러한 제2 컴포넌트(20b)의 기능이 제한되는 것을 최소화하기 위해, 제2 보조 영역(AA2)은 제2 컴포넌트(20b)로부터 외부로 출력되거나 외부로부터 제2 컴포넌트(20b)를 향해 진행하는 빛 및/또는 음향 등이 투과할 수 있는 제2 투과 영역(TA2)을 포함할 수 있다.
일 실시예에 있어서, 제1 투과 영역(TA1)과 제2 투과 영역(TA2)은 복수 개일 수 있으며, 단위면적당 제1 투과 영역(TA1)들의 개수와 단위면적당 제2 투과 영역(TA2)들의 개수는 서로 상이할 수 있다.
일 실시예에 있어서, 제1 투과 영역(TA1)의 크기와 제2 투과 영역(TA2)의 크기는 서로 상이할 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1)의 광 투과율과 제2 보조 영역(AA2)의 광 투과율은 서로 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1)의 광 투과율은 제2 보조 영역(AA2)의 광 투과율보다 낮을 수 있다. 이러한 경우, 제1 컴포넌트(20a)와 제2 컴포넌트(20b)는 서로 다른 파장대의 광을 각각 수광할 수 있다. 예를 들어, 제1 컴포넌트(20a)는 적외선 파장대의 광을 수광하고, 제2 컴포넌트(20b)는 가시광선 파장대의 광을 수광할 수 있다. 적외선 파장대의 광은 가시광선 파장대의 광보다 투과도가 높으므로, 상대적으로 광 투과율이 낮은 제1 보조 영역(AA1)에 배치되더라도 제1 컴포넌트(20a)의 기능이 제한되지 않을 수 있다.
제1 보조 영역(AA1)에는 복수의 제1 보조 화소(PXa1)들이 배치될 수 있다. 제1 보조 화소(PXa1)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제1 보조 영역(AA1)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 제1 보조 영역(AA1)은 빛 및/또는 음향이 투과할 수 있는 제1 투과 영역(TA1)을 구비하며, 제1 투과 영역(TA1) 상에 화소가 배치되지 않는 경우, 단위면적당 배치될 수 있는 제1 보조 화소(PXa1)들의 수가 메인 영역(MA)에 단위면적당 배치되는 메인 화소(PXm)들의 수에 비해 적을 수 있다.
제1 보조 영역(AA1)을 기준으로 설명하였으나, 제2 보조 영역(AA2)도 동일하게 적용될 수 있다. 제2 보조 영역(AA2)에는 복수의 제2 보조 화소(PXa2)들이 배치될 수 있다. 제2 보조 화소(PXa2)들은 빛을 방출하여, 소정의 이미지를 제공할 수 있다. 제2 보조 영역(AA2)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 제2 보조 영역(AA2)은 빛 및/또는 음향이 투과할 수 있는 제2 투과 영역(TA2)을 구비하며, 제2 투과 영역(TA2) 상에 화소가 배치되지 않는 경우, 단위면적당 배치될 수 있는 제2 보조 화소(PXa2)들의 수가 메인 영역(MA)에 단위면적당 배치되는 메인 화소(PXm)들의 수에 비해 적을 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1)의 해상도와 제2 보조 영역(AA2)의 해상도는 서로 상이할 수 있다. 다른 말로, 단위면적당 제1 보조 화소(PXa1)들의 개수와 단위면적당 제2 보조 화소(PXa2)들의 개수는 서로 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1)의 해상도는 제2 보조 영역(AA2)의 해상도보다 높을 수 있다. 이러한 경우, 제1 컴포넌트(20a)와 제2 컴포넌트(20b)는 서로 다른 파장대의 광을 각각 수광할 수 있다. 예를 들어, 제1 컴포넌트(20a)는 가시광선 파장대의 광을 수광하고, 제2 컴포넌트(20b)는 적외선 파장대의 광을 수광할 수 있다. 가시광선 파장대의 광은 적외선 파장대의 광보다 회절이 잘 일어나지 않으므로, 상대적으로 해상도가 높은 제1 보조 영역(AA1)에 배치되더라도 제1 컴포넌트(20a)의 기능이 제한되지 않을 수 있다. 이에 대해서는 도 5 내지 도 9에서 보다 자세히 설명한다.
한편, 도 1에서는 메인 영역(MA)의 내에 하나의 제1 보조 영역(AA1) 및 하나의 제2 보조 영역(AA2)이 위치하는 것을 도시하고 있으나, 다른 실시예로서, 표시 장치(1)는 3 이상의 보조 영역들을 가질 수 있다. 보조 영역들 각각의 해상도 및 광 투과율은 서로 상이할 수 있다.
또한, 도 1에서는 제1 보조 영역(AA1) 및 제2 보조 영역(AA2)의 형상 및 크기가 동일한 것으로 도시하고 있으나, 다른 실시예로서, 제1 보조 영역(AA1) 및 제2 보조 영역(AA2)의 형상 및 크기는 서로 상이할 수 있다. 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시, 제1 보조 영역(AA1) 및 제2 보조 영역(AA2) 각각은 원형, 타원형, 사각형 등의 다각형, 별 형상, 또는 다이아몬드 형상 등 다양한 형상을 가질 수 있다.
도 1에서는 표시 장치(1)의 상면에 대략 수직인 방향에서 보았을 시 대략 사각형 형상을 갖는 메인 영역(MA)의 (+y 방향) 상측 중앙에 제1 보조 영역(AA1)과 제2 보조 영역(AA2)이 배치된 것으로 도시하고 있으나, 다른 실시예로서, 제1 보조 영역(AA1)과 제2 보조 영역(AA2)은 사각형인 메인 영역(MA)의 일측, 예컨대 우상측 또는 좌상측에 배치될 수도 있다. 또 다른 실시예로서, 제1 보조 영역(AA1)과 제2 보조 영역(AA2)은 사각형인 메인 영역(MA)의 일측 중앙에 배치될 수도 있다.
도 2a는 도 1의 표시 장치의 일부분을 예시적으로 도시하는 단면도이다.
도 2a를 참조하면, 표시 장치(1)는 표시 패널(10), 및 표시 패널(10)과 중첩 배치된 제1 컴포넌트(20a)를 포함할 수 있다. 표시 패널(10) 상부에는 표시 패널(10)을 보호하는 커버 윈도우(미도시)가 더 배치될 수 있다.
표시 패널(10)은 제1 컴포넌트(20a)와 중첩되는 영역인 제1 보조 영역(AA1), 및 메인 이미지가 표시되는 메인 영역(MA)을 포함한다. 표시 패널(10)은 기판(100), 기판(100) 상의 제1 도전 패턴(130a), 제1 도전 패턴(130a) 상의 표시층(DISL), 및 기판(100) 하부에 배치된 보호 부재(PB)를 포함할 수 있다. 한편, 표시 패널(10)이 기판(100)을 포함하기에, 기판(100)에 제1 보조 영역(AA1) 및 메인 영역(MA)이 정의된다고 이해될 수 있다.
표시층(DISL)은 트랜지스터(TFT)를 포함하는 회로층(PCL), 표시 요소인 유기 발광 다이오드(OLED)를 포함하는 표시 요소층(EDL), 및 봉지 기판과 같은 밀봉 부재(ENCM)를 포함할 수 있다. 기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에는 절연층들(IL, IL')이 배치될 수 있다.
기판(100)은 유리, 석영, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(100)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
표시 패널(10)은 복수의 화소(PX)들을 이용하여 이미지를 제공할 수 있다. 화소(PX)들 중 메인 화소(PXm)는 메인 영역(MA)에 배치되고, 화소(PX)들 중 제1 보조 화소(PXa1)는 제1 보조 영역(AA1)에 배치될 수 있다. 메인 화소(PXm) 및 제1 보조 화소(PXa1) 각각은 적어도 하나의 트랜지스터(TFT) 및 적어도 하나의 트랜지스터(TFT)와 전기적으로 연결된 적어도 하나의 유기 발광 다이오드(OLED)를 포함할 수 있다. 다른 말로, 메인 화소(PXm) 및 제1 보조 화소(PXa1) 각각은 적어도 하나의 트랜지스터(TFT) 및 적어도 하나의 유기 발광 다이오드(OLED)를 통해 구현될 수 있다. 제1 보조 영역(AA1) 중 제1 보조 화소(PXa1)가 배치되는 영역은 제1 화소 영역(PXA1, 도 1 참조)으로 지칭될 수 있다.
또한, 제1 보조 영역(AA1)에는 표시 요소가 배치되지 않는 제1 투과 영역(TA1)이 배치될 수 있다. 제1 투과 영역(TA1)은 제1 보조 영역(AA1)에 대응되도록 배치된 제1 컴포넌트(20a)로부터 방출되는 빛/신호, 또는 제1 컴포넌트(20a)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 제1 화소 영역(PXA1)과 제1 투과 영역(TA1)은 제1 보조 영역(AA1) 내에서 교번적으로 배치될 수 있다.
기판(100)과 표시층(DISL), 예컨대 기판(100)과 트랜지스터(TFT) 사이 또는 기판(100)과 절연층들(IL, IL') 사이에는 제1 도전 패턴(130a)이 배치될 수 있다. 제1 도전 패턴(130a)은 제1 컴포넌트(20a)에서 방출되거나 제1 컴포넌트(20a)로 향하는 빛이 지나갈 수 있는 적어도 하나의 개구(130aOP)를 가질 수 있다. 제1 도전 패턴(130a)의 개구(130aOP)는 제1 투과 영역(TA1)에 위치하며 제1 컴포넌트(20a)를 향하거나 제1 컴포넌트(20a)에서 방출된 빛의 이동을 허용할 수 있다. 제1 도전 패턴(130a)의 금속 물질 부분(또는, 금속 부분)은 제1 보조 영역(AA1)에 배치된 트랜지스터(TFT)들 사이의 좁은 틈 또는 트랜지스터(TFT)에 연결된 배선들 사이의 좁은 틈을 통해 빛이 회절하는 것을 방지할 수 있다.
도 2a에 도시되지 않았지만, 제1 도전 패턴(130a)은 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 예컨대, 제1 도전 패턴(130a)은 트랜지스터(TFT)의 게이트 전극, 소스 전극, 또는 드레인 전극과 연결될 수 있다. 제1 도전 패턴(130a)은 트랜지스터(TFT)의 게이트 전극, 소스 전극, 또는 드레인 전극과 동일한 전압 레벨을 가질 수 있다. 제1 도전 패턴(130a)이 소정의 전압 레벨을 갖는 경우, 트랜지스터(TFT)의 성능 저하를 방지하거나 향상시킬 수 있다.
기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에 배치되는 절연층들(IL, IL') 각각은 적어도 하나의 개구(IL_OP, IL'_OP)를 가질 수 있다. 절연층(IL, IL'_OP)들 각각의 개구(IL_OP, IL'_OP)를 통해 제1 컴포넌트(20a)에서 방출되거나 제1 컴포넌트(20a)로 향하는 빛이 지나갈 수 있다. 절연층들(IL, IL') 각각의 개구(IL_OP, IL'_OP)는 제1 투과 영역(TA1)에 위치하며 제1 컴포넌트(20a)를 향하거나 제1 컴포넌트(20a)에서 방출된 빛의 이동을 허용할 수 있다.
표시 요소층(EDL)은 밀봉 부재(ENCM)로 커버될 수 있다. 밀봉 부재(ENCM)는 봉지 기판 또는 박막 봉지층일 수 있다.
일 실시예에 있어서, 밀봉 부재(ENCM)는 봉지 기판일 수 있다. 봉지 기판은 표시 요소층(EDL)을 사이에 두고 기판(100)과 마주보도록 배치될 수 있다. 봉지 기판과 표시 요소층(EDL) 사이에는 갭이 존재할 수 있다. 봉지 기판은 글래스를 포함할 수 있다. 기판(100)과 봉지 기판 사이에는 프릿(frit) 등으로 이루어진 실런트가 배치되며, 실런트는 도 1에서 전술한 주변 영역(PA)에 배치될 수 있다. 주변 영역(PA)에 배치된 실런트는 표시 영역(DA)을 둘러싸면서 측면을 통해 수분이 침투하는 것을 방지할 수 있다.
다른 실시예에 있어서, 밀봉 부재(ENCM)는 박막 봉지층일 수 있다. 박막 봉지층은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 예컨대, 박막 봉지층은 제1 무기 봉지층, 제2 무기 봉지층, 및 이들 사이의 유기 봉지층을 포함할 수 있다.
보호 부재(PB)는 기판(100)의 하부에 부착되어, 기판(100)을 지지하고 보호하는 역할을 할 수 있다. 보호 부재(PB)는 제1 보조 영역(AA1)에 대응되는 개구(PB_OP)를 구비할 수 있다. 보호 부재(PB)가 개구(PB_OP)를 구비함으로써, 제1 보조 영역(AA1)의 광 투과율을 향상시킬 수 있다. 보호 부재(PB)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET) 또는 폴리이미드(polyimide, PI)를 포함하여 구비될 수 있다.
제1 보조 영역(AA1)의 면적은 제1 컴포넌트(20a)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 제1 보조 영역(AA1)의 면적과 일치하지 않을 수 있다.
도 2b는 도 1의 표시 장치의 다른 부분을 예시적으로 도시하는 단면도이다. 도 2b에 있어서, 도 2a와 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 2b를 참조하면, 표시 장치(1)는 표시 패널(10), 및 표시 패널(10)과 중첩 배치된 제2 컴포넌트(20b)를 포함할 수 있다. 표시 패널(10)은 제2 컴포넌트(20b)와 중첩되는 영역인 제2 보조 영역(AA2)을 포함한다. 한편, 표시 패널(10)이 기판(100)을 포함하기에, 기판(100)에 제2 보조 영역(AA2)이 정의된다고 이해될 수 있다.
표시 패널(10)은 복수의 화소(PX)들을 이용하여 이미지를 제공할 수 있다. 화소(PX)들 중 제2 보조 화소(PXa2)는 제2 보조 영역(AA2)에 배치될 수 있다. 제2 보조 화소(PXa2)는 적어도 하나의 트랜지스터(TFT) 및 적어도 하나의 트랜지스터(TFT)와 전기적으로 연결된 적어도 하나의 유기 발광 다이오드(OLED)를 포함할 수 있다. 다른 말로, 제2 보조 화소(PXa2)는 적어도 하나의 트랜지스터(TFT) 및 적어도 하나의 유기 발광 다이오드(OLED)를 통해 구현될 수 있다. 제2 보조 영역(AA2) 중 제2 보조 화소(PXa2)가 배치되는 영역은 제2 화소 영역(PXA2, 도 1 참조)으로 지칭될 수 있다.
또한, 제2 보조 영역(AA2)에는 표시 요소가 배치되지 않는 제2 투과 영역(TA2)이 배치될 수 있다. 제2 투과 영역(TA2)은 제2 보조 영역(AA2)에 대응되도록 배치된 제2 컴포넌트(20b)로부터 방출되는 빛/신호, 또는 제2 컴포넌트(20b)로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다. 제2 화소 영역(PXA2)과 제2 투과 영역(TA2)은 제2 보조 영역(AA2) 내에서 교번적으로 배치될 수 있다.
기판(100)과 표시층(DISL), 예컨대 기판(100)과 트랜지스터(TFT) 사이 또는 기판(100)과 절연층들(IL, IL') 사이에는 제2 도전 패턴(130b)이 배치될 수 있다. 제2 도전 패턴(130b)은 제2 컴포넌트(20b)에서 방출되거나 제2 컴포넌트(20b)로 향하는 빛이 지나갈 수 있는 적어도 하나의 개구(130bOP)를 가질 수 있다. 제2 도전 패턴(130b)의 개구(130bOP)는 제2 투과 영역(TA2)에 위치하며 제2 컴포넌트(20b)를 향하거나 제2 컴포넌트(20b)에서 방출된 빛의 이동을 허용할 수 있다. 제2 도전 패턴(130b)의 금속 물질 부분(또는, 금속 부분)은 제2 보조 영역(AA2)에 배치된 트랜지스터(TFT)들 사이의 좁은 틈 또는 트랜지스터(TFT)에 연결된 배선들 사이의 좁은 틈을 통해 빛이 회절하는 것을 방지할 수 있다.
도 2b에 도시되지 않았지만, 제2 도전 패턴(130b)은 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 예컨대, 제2 도전 패턴(130b)은 트랜지스터(TFT)의 게이트 전극, 소스 전극, 또는 드레인 전극과 연결될 수 있다. 제2 도전 패턴(130b)은 트랜지스터(TFT)의 게이트 전극, 소스 전극, 또는 드레인 전극과 동일한 전압 레벨을 가질 수 있다. 제2 도전 패턴(130b)이 소정의 전압 레벨을 갖는 경우, 트랜지스터(TFT)의 성능 저하를 방지하거나 향상시킬 수 있다.
기판(100)과 표시층(DISL) 사이, 표시층(DISL) 내에 배치되는 절연층들(IL, IL') 각각은 적어도 하나의 개구(IL_OP, IL'_OP)를 가질 수 있다. 절연층(IL, IL'_OP)들 각각의 개구(IL_OP, IL'_OP)를 통해 제2 컴포넌트(20b)에서 방출되거나 제2 컴포넌트(20b)로 향하는 빛이 지나갈 수 있다. 절연층들(IL, IL') 각각의 개구(IL_OP, IL'_OP)는 제2 투과 영역(TA2)에 위치하며 제2 컴포넌트(20b)를 향하거나 제2 컴포넌트(20b)에서 방출된 빛의 이동을 허용할 수 있다.
보호 부재(PB)는 제2 보조 영역(AA2)에 대응되는 개구(PB_OP)를 구비할 수 있다. 보호 부재(PB)가 개구(PB_OP)를 구비함으로써, 제2 보조 영역(AA2)의 광 투과율을 향상시킬 수 있다. 제2 보조 영역(AA2)의 면적은 제2 컴포넌트(20b)가 배치되는 면적에 비해서 크게 구비될 수 있다. 이에 따라, 보호 부재(PB)에 구비된 개구(PB_OP)의 면적은 상기 제2 보조 영역(AA2)의 면적과 일치하지 않을 수 있다.
도 3은 도 1의 제1 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 3을 참조하면, 제1 보조 영역(AA1)은 복수의 제1 화소 영역(PXA1)들과 복수의 제1 투과 영역(TA1)들을 포함할 수 있다.
복수의 제1 화소 영역(PXA1)들은 행렬로 배열될 수 있다. 제1 화소 영역(PXA1)들은 제1 방향(또는, 행 방향)(예를 들어, ±x 방향) 및 제2 방향(또는, 열 방향)(예를 들어, ±y 방향)을 따라 배열될 수 있다. 복수의 제1 화소 영역(PXA1)들 상에는 각각 복수의 제1 도전 패턴(130a)들이 배치될 수 있다.
도 3에서는 제1 도전 패턴(130a)의 형상이 둥근 사각형(rounded rectangle)인 것으로 도시하고 있으나, 다른 실시예로서, 제1 도전 패턴(130a)은 원형, 타원형 등의 다각형, 비정형 형상 등 다양한 형상을 가질 수 있다.
복수의 제1 도전 패턴(130a)들 상에는 각각 복수의 제1 보조 화소(PXa1)들이 배치될 수 있다. 제1 보조 화소(PXa1)들은 제1 도전 패턴(130a)들을 통해 제1 보조 영역(AA1)을 투과하는 광으로부터 보호될 수 있다. 제1 보조 화소(PXa1)들 각각은 서로 다른 색을 발광하는 부화소들을 포함할 수 있다. 예를 들어, 제1 보조 화소(PXa1)들 각각은 적어도 하나의 적색 부화소, 적어도 하나의 녹색 부화소, 및 적어도 하나의 청색 부화소를 포함할 수 있다.
복수의 제1 도전 패턴(130a)들 중 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들은 제1 연결 패턴(131a)을 통해 서로 연결될 수 있다. 복수의 제1 도전 패턴(130a)들 중 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들은 제2 연결 패턴(132a)을 통해 서로 연결될 수 있다. 제1 도전 패턴(130a)들, 제1 연결 패턴(131a)들, 및 제2 연결 패턴(132a)들은 동일한 층에 배치될 수 있으며 일체(一體)로 형성될 수 있다.
도 3에 도시되지 않았지만, 제1 연결 패턴(131a)들 및 제2 연결 패턴(132a)들 상에는 제1 보조 화소(PXa1)들에게 전기적 신호를 전달하는 배선들이 배치될 수 있다. 전기적 신호는 데이터 전압(또는, 데이터 신호), 스캔 신호, 발광 제어 신호, 구동 전압, 초기화 전압 등일 수 있다. 상기 배선들은 제1 연결 패턴(131a)들 및 제2 연결 패턴(132a)들을 통해 제1 보조 영역(AA1)을 투과하는 광으로부터 보호될 수 있다.
복수의 제1 투과 영역(TA1)들은 상호 이격되되, 제1 방향(예를 들어, ±x 방향) 및 제2 방향(예를 들어, ±y 방향)을 따라 이차원적으로 배열될 수 있다. 제1 투과 영역(TA1)들은 제1 화소 영역(PXA1)들 사이에 배치될 수 있다. 예를 들어, 제1 투과 영역(TA1)은 x방향(또는 y방향, 또는 x방향과 y방향에 비스듬한 방향)을 따라 인접한 두 개의 제1 화소 영역(PXA1)들 사이에 배치될 수 있다.
도 3에서는 제1 투과 영역(TA1)이 대략 십자가 형상을 갖는 것으로 도시하고 있으나, 다른 실시예로서, 제1 투과 영역(TA1)은 원형, 타원형, 사각형 등의 다각형, 비정형 형상 등 다양한 형상을 가질 수 있다.
도 4는 도 1의 제2 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 4를 참조하면, 제2 보조 영역(AA2)은 복수의 제2 화소 영역(PXA2)들과 복수의 제2 투과 영역(TA2)들을 포함할 수 있다.
복수의 제2 화소 영역(PXA2)들은 행렬로 배열될 수 있다. 제2 화소 영역(PXA2)들은 제1 방향(예를 들어, ±x 방향) 및 제2 방향(예를 들어, ±y 방향)을 따라 배열될 수 있다. 복수의 제2 화소 영역(PXA2)들 상에는 각각 복수의 제2 도전 패턴(130b)들이 배치될 수 있다.
도 4에서는 제2 도전 패턴(130b)의 형상이 둥근 사각형(rounded rectangle)인 것으로 도시하고 있으나, 다른 실시예로서, 제2 도전 패턴(130b)은 원형, 타원형 등의 다각형, 비정형 형상 등 다양한 형상을 가질 수 있다.
복수의 제2 도전 패턴(130b)들 상에는 각각 복수의 제2 보조 화소(PXa2)들이 배치될 수 있다. 제2 보조 화소(PXa2)들은 제2 도전 패턴(130b)들을 통해 제2 보조 영역(AA2)을 투과하는 광으로부터 보호될 수 있다. 제2 보조 화소(PXa2)들 각각은 서로 다른 색을 발광하는 부화소들을 포함할 수 있다. 예를 들어, 제2 보조 화소(PXa2)들 각각은 적어도 하나의 적색 부화소, 적어도 하나의 녹색 부화소, 및 적어도 하나의 청색 부화소를 포함할 수 있다.
복수의 제2 도전 패턴(130b)들 중 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들은 제3 연결 패턴(131b)을 통해 서로 연결될 수 있다. 복수의 제2 도전 패턴(130b)들 중 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들은 제4 연결 패턴(132b)을 통해 서로 연결될 수 있다. 제2 도전 패턴(130b)들, 제3 연결 패턴(131b)들, 및 제4 연결 패턴(132b)들은 동일한 층에 배치될 수 있으며 일체(一體)로 형성될 수 있다.
도 4에 도시되지 않았지만, 제3 연결 패턴(131b)들 및 제4 연결 패턴(132b)들 상에는 제2 보조 화소(PXa2)들에게 전기적 신호를 전달하는 배선들이 배치될 수 있다. 전기적 신호는 데이터 전압(또는, 데이터 신호), 스캔 신호, 발광 제어 신호, 구동 전압, 초기화 전압 등일 수 있다. 상기 배선들은 제3 연결 패턴(131b)들 및 제4 연결 패턴(132b)들을 통해 제2 보조 영역(AA2)을 투과하는 광으로부터 보호될 수 있다.
복수의 제2 투과 영역(TA2)들은 상호 이격되되, 제1 방향(예를 들어, ±x 방향) 및 제2 방향(예를 들어, ±y 방향)을 따라 이차원적으로 배열될 수 있다. 제2 투과 영역(TA2)들은 제2 화소 영역(PXA2)들 사이에 배치될 수 있다. 예를 들어, 제2 투과 영역(TA2)은 x방향(또는 y방향, 또는 x방향과 y방향에 비스듬한 방향)을 따라 인접한 두 개의 제2 화소 영역(PXA2)들 사이에 배치될 수 있다.
도 4에서는 제2 투과 영역(TA2)이 대략 십자가 형상을 갖는 것으로 도시하고 있으나, 다른 실시예로서, 제2 투과 영역(TA2)은 원형, 타원형, 사각형 등의 다각형, 비정형 형상 등 다양한 형상을 가질 수 있다.
한편, 도 3 및 도 4를 비교하면, 단위면적당 제1 도전 패턴(130a)들의 개수는 단위면적당 제2 도전 패턴(130b)들의 개수와 상이할 수 있다. 다른 말로, 단위면적당 제1 보조 화소(PXa1)들의 개수는 단위면적당 제2 보조 화소(PXa2)들의 개수와 상이할 수 있다. 또 다른 말로, 제1 보조 영역(AA1)의 해상도는 제2 보조 영역(AA2)의 해상도와 상이할 수 있다. 예를 들어, 단위면적당 제1 도전 패턴(130a)들의 개수는 단위면적당 제2 도전 패턴(130b)들의 개수보다 클 수 있다. 단위면적당 제1 보조 화소(PXa1)들의 개수는 단위면적당 제2 보조 화소(PXa2)들의 개수보다 클 수 있다. 제1 보조 영역(AA1)의 해상도는 제2 보조 영역(AA2)의 해상도보다 높을 수 있다.
일 실시예에 있어서, 제1 도전 패턴(130a)들 각각의 크기는 제2 도전 패턴(130b)들 각각의 크기와 상이할 수 있다. 예를 들어, 제1 도전 패턴(130a)들 각각의 크기는 제2 도전 패턴(130b)들 각각의 크기보다 작을 수 있다.
일 실시예에 있어서, 복수의 제1 도전 패턴(130a)들 중 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들 사이의 제1 이격 거리(d1)는 복수의 제2 도전 패턴(130b)들 중 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들 사이의 제2 이격 거리(d2)와 상이할 수 있다. 예를 들어, 제1 이격 거리(d1)는 제2 이격 거리(d2)보다 작을 수 있다.
일 실시예에 있어서, 복수의 제1 도전 패턴(130a)들 중 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들 사이의 제3 이격 거리(d3)는 복수의 제2 도전 패턴(130b)들 중 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들 사이의 제4 이격 거리(d4)와 상이할 수 있다. 예를 들어, 제3 이격 거리(d3)는 제4 이격 거리(d4)보다 작을 수 있다.
일 실시예에 있어서, 제1 투과 영역(TA1)들 각각의 크기는 제2 투과 영역(TA2)들 각각의 크기와 상이할 수 있다. 예를 들어, 제1 투과 영역(TA1)들 각각의 크기는 제2 투과 영역(TA2)들 각각의 크기보다 작을 수 있다.
이처럼, 제1 보조 영역(AA1)에 배치되는 제1 도전 패턴(130a)들 및 제1 투과 영역(TA1)들의 구조와 제2 보조 영역(AA2)에 배치되는 제2 도전 패턴(130b)들 및 제2 투과 영역(TA2)들의 구조는 서로 상이할 수 있다. 제1 보조 영역(AA1)에 대응하여 배치되는 제1 컴포넌트(20a)의 기능과 제2 보조 영역(AA2)에 대응하여 배치되는 제2 컴포넌트(20b)의 기능이 서로 상이할 수 있는데, 제1 보조 영역(AA1)과 제2 보조 영역(AA2)의 구조가 상이한 경우 제1 컴포넌트(20a)의 기능과 제2 컴포넌트(20b)의 기능이 모두 제한되지 않을 수 있다.
도 5는 비교예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 그래프이고, 도 6 및 도 7은 비교예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 도면들이다. 구체적으로, 도 5 내지 도 7은 비교예로서 보조 영역들 각각의 구조가 동일할 때 각 보조 영역을 투과한 가시광선 파장대의 광과 적외선 파장대의 광의 회절을 설명하기 위한 도면들이다. 보조 영역들 각각의 구조가 동일하다는 것은 보조 영역들에 각각 배치된 도전 패턴들의 크기가 동일하거나 단위면적당 도전 패턴들의 개수가 동일하거나 투과 영역들의 크기가 동일한 것을 의미할 수 있다.
먼저 도 5를 참조하면, 보조 영역을 투과한 가시광선 파장대의 광은 0과 0에 인접한 부분에서 측정된 반면, 보조 영역을 투과한 적외선 파장대의 광은 0과 0으로부터 다소 이격된 부분에서도 측정되었다. 적외선 파장대의 광은 가시광선 파장대의 광보다 회절이 더 많이 일어나는 것을 알 수 있다.(또는, 잘 일어난다는 것을 알 수 있다).
도 6에 도시된 바와 같이, 가시광선 파장대의 광이 보조 영역을 투과한 경우의 이미지는 적외선 파장대의 광이 보조 영역을 투과한 경우의 이미지보다 선명하다. 또한, 도 7에 도시된 바와 같이, 가시광선 파장대의 광이 보조 영역을 투과한 경우의 이미지는 참조 이미지(Ref.)에 비해 조금 흐릿하지만 적외선 파장대의 광이 보조 영역을 투과한 경우의 이미지보다 선명하다. 이는 적외선 파장대의 광과 가시광선 파장대의 광의 회절 차이에 의한 결과이다.
도 5 내지 도 7을 통해 알 수 있듯이 파장대에 따라 회절 차이가 발생한다. 따라서, 서로 다른 파장대의 광을 수광하는 컴포넌트들이 동일한 구조의 보조 영역들에 각각 배치되는 경우 컴포넌트들 중 일부는 회절에 의해 기능이 제한되어 정상적으로 동작하지 못할 수 있다.
다만, 본 발명의 일 실시예와 같이 제1 보조 영역(AA1)과 제2 보조 영역(AA2)의 구조가 상이한 경우 컴포넌트들이 수광하는 광의 파장대가 상이하더라도 회절 차이가 감소할 수 있으므로, 컴포넌트들 각각의 기능이 회절에 의해 제한되는 것을 최소화할 수 있다. 이하, 도 8 및 도 9를 참조하여 자세히 설명한다.
도 8은 본 발명의 일 실시예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 그래프이고, 도 9는 본 발명의 일 실시예에 따른 가시광선 파장대와 적외선 파장대의 회절을 설명하기 위한 도면이다. 구체적으로, 도 8 및 도 9는 도 3의 제1 보조 영역(AA1)을 투과한 가시광선 파장대의 광과 도 4의 제2 보조 영역(AA2)을 투과한 적외선 파장대의 광의 회절을 설명하기 위한 도면들이다.
먼저 도 8을 참조하면, 전술한 도 5와 다르게 제1 보조 영역(AA1)을 투과한 가시광선 파장대의 광이 측정된 위치와 제2 보조 영역(AA2)을 투과한 적외선 파장대의 광이 측정된 위치가 유사하다. 제2 보조 영역(AA2)의 구조를 제1 보조 영역(AA1)의 구조와 다르게 함으로써, 적외선 파장대의 광의 회절이 가시광선 파장대의 광의 회절과 유사하게 일어나는 것을 알 수 있다.
도 9를 참조하면, 적외선 파장대의 광이 제2 보조 영역(AA2)을 투과한 경우의 이미지는 전술한 도 7에 도시된 이미지보다 선명해진 것을 확인할 수 있다. 이처럼, 각 파장대의 광의 회절이 일어나는 정도에 따라 보조 영역에 배치된 도전 패턴들의 구조를 조절할 수 있으며 각 파장대의 광을 수광하는 컴포넌트의 기능이 제한되지 않을 수 있다.
도 10은 도 1의 메인 영역의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 10을 참조하면, 메인 영역(MA)에는 메인 화소(PXm)들이 배열될 수 있다. 메인 화소(PXm)들 각각은 서로 다른 색을 발광하는 부화소들을 포함할 수 있다. 예를 들어, 메인 화소(PXm)는 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)를 포함할 수 있다.
일 실시예에 있어서, 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)는 펜타일 타입으로 배치될 수 있다.
제1 행(1N)에는 청색 메인 부화소(SPXmb)들과 적색 메인 부화소(SPXmr)들이 교대로 배치되어 있으며, 인접한 제2 행(2N)에는 녹색 메인 부화소(SPXmg)들이 소정 간격 이격되어 배치되어 있고, 인접한 제3 행(3N)에는 적색 메인 부화소(SPXmr)들과 청색 메인 부화소(SPXmb)들이 교대로 배치되어 있으며, 인접한 제4 행(4N)에는 녹색 메인 부화소(SPXmg)들이 소정 간격 이격되어 배치되어 있고, 이러한 화소의 배치가 제N 행까지 반복되어 있다. 이때, 청색 메인 부화소(SPXmb) 및 적색 메인 부화소(SPXmr)의 크기(또는 폭)는 녹색 메인 부화소(SPXmg)의 크기(또는 폭)보다 크게 구비될 수 있다.
제1 행(1N)에 배치된 청색 메인 부화소(SPXmb)들 및 적색 메인 부화소(SPXmr)들과 제2 행(2N)에 배치된 녹색 메인 부화소(SPXmg)들은 서로 엇갈려서 배치되어 있다. 따라서, 제1 열(1M)에는 청색 메인 부화소(SPXmb)들 및 적색 메인 부화소(SPXmr)들이 교대로 배치되어 있으며, 인접한 제2 열(2M)에는 녹색 메인 부화소(SPXmg)들이 소정 간격 이격되어 배치되어 있고, 인접한 제3 열(3M)에는 적색 메인 부화소(SPXmr)들 및 청색 메인 부화소(SPXmb)들이 교대로 배치되어 있으며, 인접한 제4 열(4M)에는 녹색 메인 부화소(SPXmg)들이 소정 간격 이격되어 배치되어 있으며, 이러한 화소의 배치가 제M 열까지 반복되어 있다.
이와 같은 화소 배열 구조를 다르게 표현하면, 녹색 메인 부화소(SPXmg)의 중심점을 사각형의 중심점으로 하는 가상의 사각형(VS)의 꼭지점 중에 서로 마주보는 제1 꼭지점과 제3 꼭지점에는 청색 메인 부화소(SPXmb)가 배치되며, 나머지 꼭지점인 제2 꼭지점과 제4 꼭지점에 적색 메인 부화소(SPXmr)가 배치되어 있다고 표현할 수 있다. 이 때, 가상의 사각형(VS)은 직사각형, 마름모, 정사각형 등 다양하게 변형될 수 있다.
이러한 화소 배열 구조를 펜타일 매트릭스(Pentile Matrix) 구조, 또는 펜타일 구조라고 하며, 인접한 화소를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소로 고해상도를 구현할 수 있다.
도 10에서는 메인 영역(MA)에 배치된 메인 화소(PXm)의 부화소들이 펜타일 매트릭스 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로서, 메인 화소(PXm)의 부화소들, 예컨대 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 11은 도 1의 제1 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다. 구체적으로, 도 11은 전술한 도 3의 일 예를 도시한다.
도 11을 참조하면, 제1 보조 영역(AA1)은 제1 화소 영역(PXA1)들과 제1 투과 영역(TA1)들을 포함할 수 있다. 복수의 제1 화소 영역(PXA1)들은 행렬로 배열될 수 있으며 제1 투과 영역(TA1)들은 제1 화소 영역(PXA1)들 사이에 배치될 수 있다.
제1 화소 영역(PXA1)들 상에는 각각 제1 도전 패턴(130a)들이 배치될 수 있다. 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들은 제1 연결 패턴(131a)을 통해 서로 연결될 수 있다. 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제1 도전 패턴(130a)들은 제2 연결 패턴(132a)을 통해 서로 연결될 수 있다. 제1 도전 패턴(130a)들, 제1 연결 패턴(131a)들, 및 제2 연결 패턴(132a)들은 동일한 층에 배치될 수 있으며 일체(一體)로 형성될 수 있다.
제1 도전 패턴(130a)들 상에는 각각 제1 보조 화소(PXa1)들이 배치될 수 있다. 제1 보조 화소(PXa1)들 각각은 서로 다른 색을 발광하는 부화소들을 포함할 수 있다. 예를 들어, 제1 보조 화소(PXa1)는 제1 적색 보조 부화소(SPXar1), 제1 녹색 보조 부화소(SPXag1), 및 제1 청색 보조 부화소(SPXab1)를 포함할 수 있다.
도 11에서는 제1 보조 영역(AA1)에 배치된 제1 보조 화소(PXa1)의 부화소들이 스트라이프(stripe) 구조로 배치된 것으로 도시하나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예로서, 제1 보조 화소(PXa1)의 부화소들, 예컨대 제1 적색 보조 부화소(SPXar1), 제1 녹색 보조 부화소(SPXag1), 및 제1 청색 보조 부화소(SPXab1)는 펜타일 매트릭스 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
도 12는 도 1의 제2 보조 영역의 일부분을 예시적으로 도시하는 확대 평면도이다. 구체적으로, 도 12는 전술한 도 4의 일 예를 도시한다.
도 12를 참조하면, 제2 보조 영역(AA2)은 제2 화소 영역(PXA2)들과 제2 투과 영역(TA2)들을 포함할 수 있다. 복수의 제2 화소 영역(PXA2)들은 행렬로 배열될 수 있으며 제2 투과 영역(TA2)들은 제2 화소 영역(PXA2)들 사이에 배치될 수 있다.
제2 화소 영역(PXA2)들 상에는 각각 제2 도전 패턴(130b)들이 배치될 수 있다. 제1 방향(예를 들어, ±x 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들은 제3 연결 패턴(131b)을 통해 서로 연결될 수 있다. 제2 방향(예를 들어, ±y 방향)으로 서로 이웃하는 제2 도전 패턴(130b)들은 제4 연결 패턴(132b)을 통해 서로 연결될 수 있다. 제2 도전 패턴(130b)들, 제3 연결 패턴(131b)들, 및 제4 연결 패턴(132b)들은 동일한 층에 배치될 수 있으며 일체(一體)로 형성될 수 있다.
제2 도전 패턴(130b)들 상에는 각각 제2 보조 화소(PXa2)들이 배치될 수 있다. 제2 보조 화소(PXa2)들 각각은 서로 다른 색을 발광하는 부화소들을 포함할 수 있다. 예를 들어, 제2 보조 화소(PXa2)는 제2 적색 보조 부화소(SPXar2), 제2 녹색 보조 부화소(SPXag2), 및 제2 청색 보조 부화소(SPXab2)를 포함할 수 있다.
한편, 도 10, 도 11, 및 도 12를 비교하면, 메인 영역(MA)의 해상도는 제1 보조 영역(AA1)의 해상도 및 제2 보조 영역(AA2)의 해상도보다 높을 수 있다. 제1 보조 영역(AA1)의 해상도는 제2 보조 영역(AA2)의 해상도보다 높을 수 있다. 다른 말로, 단위면적당 제1 보조 화소(PXa1)들의 개수는 단위면적당 제2 보조 화소(PXa2)들의 개수보다 클 수 있다. 또 다른 말로, 단위면적당 제1 도전 패턴(130a)들의 개수는 단위면적당 제2 도전 패턴(130b)들의 개수보다 클 수 있다.
일 실시예에 있어서, 제1 도전 패턴(130a)들 각각의 크기는 제2 도전 패턴(130b)들 각각의 크기와 상이할 수 있다. 예를 들어, 제1 도전 패턴(130a)들 각각의 크기는 제2 도전 패턴(130b)들 각각의 크기보다 작을 수 있다.
일 실시예에 있어서, 제1 투과 영역(TA1)들 각각의 크기는 제2 투과 영역(TA2)들 각각의 크기와 상이할 수 있다. 예를 들어, 제1 투과 영역(TA1)들 각각의 크기는 제2 투과 영역(TA2)들 각각의 크기보다 작을 수 있다.
이처럼, 제1 보조 영역(AA1)에 배치되는 제1 도전 패턴(130a)들 및 제1 투과 영역(TA1)들의 구조와 제2 보조 영역(AA2)에 배치되는 제2 도전 패턴(130b)들 및 제2 투과 영역(TA2)들의 구조는 서로 상이할 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1)에 배치되는 제1 보조 화소(PXa1)의 부화소들의 개수는 제2 보조 영역(AA2)에 배치되는 제2 보조 화소(PXa2)의 부화소들의 개수와 상이할 수 있다. 예를 들어, 제1 보조 화소(PXa1)는 도 11에 도시된 바와 같이 1개의 제1 적색 보조 부화소(SPXar1), 1개의 제1 녹색 보조 부화소(SPXag1), 및 1개의 제1 청색 보조 부화소(SPXab1)를 포함하고, 제2 보조 화소(PXa2)는 도 12에 도시된 바와 같이 2개의 제2 적색 보조 부화소(SPXar2), 8개의 제2 녹색 보조 부화소(SPXag2), 및 2개의 제2 청색 보조 부화소(SPXab2)를 포함할 수 있다. 즉, 제1 보조 화소(PXa1)의 부화소들의 개수는 제2 보조 화소(PXa2)의 부화소들의 개수보다 작을 수 있다.
도 13은 도 10의 메인 영역의 일부분을 I-I'을 따라 절취한 예시적인 단면도이다. 구체적으로, 도 13은 도 10의 청색 메인 부화소(SPXmb)를 예시적으로 도시한다. 이하, 청색 메인 부화소(SPXmb)를 기준으로 설명하지만 적색 메인 부화소(SPXmr) 및 녹색 메인 부화소(SPXmg)도 동일하게 적용될 수 있다.
도 13을 참조하면, 청색 메인 부화소(SPXmb)는 메인 화소 회로(PCm) 및 메인 표시 요소(DEm)를 포함할 수 있다. 메인 화소 회로(PCm)와 메인 표시 요소(DEm)는 서로 전기적으로 연결될 수 있다. 메인 표시 요소(DEm)는 메인 화소 회로(PCm)에 의해 구동될 수 있다.
메인 화소 회로(PCm)는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 예를 들어, 도 13에 도시된 바와 같이 메인 화소 회로(PCm)는 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2), 및 저장 커패시터(Cst)를 포함할 수 있다. 제1 트랜지스터(TFT1)는 제1 반도체층(Act1) 및 제1 게이트 전극(GE1)을 포함하고, 제2 트랜지스터(TFT2)는 제2 반도체층(Act2) 및 제2 게이트 전극(GE2)을 포함할 수 있다. 제2 게이트 전극(GE2)은 하부 게이트 전극(GE2a)과 상부 게이트 전극(GE2b)을 포함할 수 있다.
이하, 도 13을 참조하여 표시 장치에 포함된 구성을 적층 구조에 따라 보다 구체적으로 설명하고자 한다.
기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다.
기판(100)은 상기 물질의 단층 또는 다층 구조를 가질 수 있으며, 다층 구조의 경우 무기층을 더 포함할 수 있다. 일부 실시예에서, 기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
버퍼층(110)은 기판(100)의 하부로부터 이물, 습기 또는 외기의 침투를 감소 또는 차단할 수 있고, 기판(100) 상에 평탄면을 제공할 수 있다. 버퍼층(110)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(110) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 기판(100) 등으로부터의 불순물이 제1 반도체층(Act1) 및 제2 반도체층(Act2)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
기판(100)과 버퍼층(110) 사이에는 하부 도전 패턴(130m)이 개재될 수 있다. 하부 도전 패턴(130m)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
하부 도전 패턴(130m)은 제1 반도체층(Act1)과 적어도 일부 중첩할 수 있다. 하부 도전 패턴(130m)은 제1 반도체층(Act1)을 보호하는 역할을 할 수 있다. 하부 도전 패턴(130m)은 임의의(또는, 기 설정된) 전압이 인가되도록 구성될 수 있다. 임의의 전압이 인가되는 하부 도전 패턴(130m)을 통해 NMOS(n-channel MOSFET)과 PMOS(p-channel MOSFET)를 함께 포함하는 화소 회로를 구동할 때 제1 반도체층(Act1)에 불필요한 전하가 쌓이는 것을 방지할 수 있다. 그 결과, 제1 반도체층(Act1)을 포함하는 제1 트랜지스터(TFT1)의 특성이 안정적으로 유지될 수 있다.
버퍼층(110) 상에는 제1 반도체층(Act1)이 배치될 수 있다. 제1 반도체층(Act1)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 제1 반도체층(Act1)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역 및 드레인 영역은 불순물(dopant)을 첨가하여 도핑된 영역일 수 있다. 제1 반도체층(Act1)은 단층 또는 다층으로 구성될 수 있다.
기판(100) 상에는 제1 반도체층(Act1)을 덮도록 제1 절연층(111) 및 제2 절연층(113)이 적층되어 배치될 수 있다. 제1 절연층(111) 및 제2 절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제1 절연층(111) 상에는 제1 게이트 전극(GE1)이 배치될 수 있다. 제1 게이트 전극(GE1)은 제1 반도체층(Act1)과 적어도 일부 중첩되도록 배치될 수 있다. 제1 게이트 전극(GE1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1 게이트 전극(GE1)은 Mo의 단층일 수 있다.
제2 절연층(113) 상에는 상부 전극(CE2) 및 하부 게이트 전극(GE2a)이 배치될 수 있다. 상부 전극(CE2) 및 하부 게이트 전극(GE2a)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 상부 전극(CE2) 및 하부 게이트 전극(GE2a)은 Mo의 단층일 수 있다.
일 실시예에 있어서, 저장 커패시터(Cst)는 하부 전극(CE1) 및 상부 전극(CE2)로 구비되며, 도 13에 도시된 바와 같이 제1 트랜지스터(TFT1)와 중첩될 수 있다. 예컨대, 제1 트랜지스터(TFT1)의 제1 게이트 전극(GE1)은 저장 커패시터(Cst)의 하부 전극(CE1)으로의 기능을 수행할 수 있다. 이와 다르게 저장 커패시터(Cst)는 제1 트랜지스터(TFT1)와 중첩되지 않고, 따로 존재할 수도 있다.
저장 커패시터(Cst)의 상부 전극(CE2)은 제2 절연층(113)을 사이에 두고 하부 전극(CE1)과 중첩하며, 커패시턴스를 형성한다. 이 경우, 제2 절연층(113)은 저장 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
하부 게이트 전극(GE2a)은 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)과 적어도 일부 중첩할 수 있다. 하부 게이트 전극(GE2a)은 제2 반도체층(Act2)을 보호하는 역할을 할 수 있다. 하부 게이트 전극(GE2a)은 임의의(또는, 기 설정된) 전압이 인가되도록 구성될 수 있다. 예를 들어, 하부 게이트 전극(GE2a)은 상부 게이트 전극(GE2b)과 전기적으로 연결될 수 있다. 하부 게이트 전극(GE2a)은 상부 게이트 전극(GE2b)과 실질적으로 동기화될 수 있다.
제2 절연층(113) 상에는 상부 전극(CE2) 및 하부 게이트 전극(GE2a)을 덮도록 제3 절연층(115)이 배치될 수 있다. 제3 절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제3 절연층(115) 상에는 제2 반도체층(Act2)이 배치될 수 있다. 제2 반도체층(Act2)은 산화물 반도체 물질을 포함할 수 있다. 제2 반도체층(Act2)은 예컨대, 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다.
일 예로, 제2 반도체층(Act2)은 ITZO(InSnZnO) 반도체층, IGZO(InGaZnO) 반도체층 등일 수 있다. 산화물 반도체는 넓은 밴드갭(band gap, 약 3.1eV), 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설 전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않아 저주파 구동 시에도 전압 강하에 따른 휘도 변화가 크지 않은 장점이 있다.
제2 반도체층(Act2)은 채널 영역과 채널 영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 제2 반도체층(Act2)은 단층 또는 다층으로 구성될 수 있다.
제2 반도체층(Act2) 하부에는 전술한 바와 같이 하부 게이트 전극(GE2a)이 배치될 수 있다. 산화물 반도체 물질을 포함하는 제2 반도체층(Act2)은 광에 취약한 특성을 갖기 때문에, 하부 게이트 전극(GE2a)을 통해 제2 반도체층(Act2)을 보호할 수 있다. 하부 게이트 전극(GE2a)은 기판(100) 측에서 입사되는 외부 광에 의해 제2 반도체층(Act2)에 포토커런트가 유발되어 산화물 반도체 물질을 포함하는 제2 트랜지스터(TFT2)의 소자 특성이 변화하는 것을 방지하는 역할을 할 수 있다.
제3 절연층(115) 상에는 제2 반도체층(Act2)을 덮도록 제4 절연층(117)이 배치될 수 있다. 제4 절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNX), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
도 13에서는 제4 절연층(117)이 제2 반도체층(Act2)을 덮도록 기판(100) 전면(全面)에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제4 절연층(117)은 제2 반도체층(Act2)의 일부와 중첩되도록 패터닝될 수 있다. 예컨대, 제4 절연층(117)은 제2 반도체층(Act2)의 채널 영역과 중첩되도록 패터닝될 수 있다.
제4 절연층(117) 상에는 상부 게이트 전극(GE2b)이 배치될 수 있다. 상부 게이트 전극(GE2b)은 제2 반도체층(Act2)과 적어도 일부 중첩되도록 배치될 수 있다. 상부 게이트 전극(GE2b)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 상부 게이트 전극(GE2b)은 Mo의 단층일 수 있다.
한편, 도 13에서는 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)가 서로 다른 층에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)는 동일한 층에 배치될 수 있다. 예를 들어, 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)은 버퍼층(110)과 제1 절연층(111) 사이에 개재되고, 상부 게이트 전극(GE2b)은 제1 절연층(111)과 제2 절연층(113) 사이에 개재될 수 있다. 이러한 경우, 제1 트랜지스터(TFT1)의 제1 반도체층(Act1)과 제2 트랜지스터(TFT2)의 제2 반도체층(Act2)은 동일한 물질을 포함할 수 있다. 또한, 일부 절연층들이 생략될 수 있다.
제4 절연층(117) 상에는 상부 게이트 전극(GE2b)을 덮도록 제5 절연층(119)이 배치될 수 있다. 제5 절연층(119)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnOX) 등을 포함할 수 있다. 아연산화물(ZnOX)은 산화아연(ZnO), 및/또는 과산화아연(ZnO2)일 수 있다.
제5 절연층(119) 상에는 제1 전극(E1), 제2 전극(E2), 제3 전극(E3), 및 제4 전극(E4)이 배치될 수 있다. 제1 전극(E1), 제2 전극(E2), 제3 전극(E3), 및 제4 전극(E4)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제1 전극(E1), 제2 전극(E2), 제3 전극(E3), 및 제4 전극(E4)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제1 전극(E1)은 제1 내지 제5 절연층(111, 113, 115, 117, 119)에 형성된 콘택홀을 통해 제1 반도체층(Act1)에 연결될 수 있다. 제1 전극(E1)의 일부는 상기 콘택홀에 매립될 수 있으며, 제1 전극(E1)과 제1 반도체층(Act1)은 연결될 수 있다. 제2 전극(E2)은 제1 내지 제5 절연층(111, 113, 115, 117, 119)에 형성된 콘택홀을 통해 제1 반도체층(Act1)에 연결될 수 있다. 제2 전극(E2)의 일부는 상기 콘택홀에 매립될 수 있으며, 제2 전극(E2)과 제1 반도체층(Act1)은 연결될 수 있다. 제3 전극(E3)은 제4 및 제5 절연층(117, 119)에 형성된 콘택홀을 통해 제2 반도체층(Act2)에 연결될 수 있다. 제3 전극(E3)의 일부는 상기 콘택홀에 매립될 수 있으며, 제3 전극(E3)과 제2 반도체층(Act2)은 연결될 수 있다. 제4 전극(E4)은 제4 및 제5 절연층(117, 119)에 형성된 콘택홀을 통해 제2 반도체층(Act2)에 연결될 수 있다. 제4 전극(E4)의 일부는 상기 콘택홀에 매립될 수 있으며, 제4 전극(E4)과 제2 반도체층(Act2)은 연결될 수 있다.
도 13에서는 제5 절연층(119) 상에 제1 전극(E1), 제2 전극(E2), 제3 전극(E3), 및 제4 전극(E4)이 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 전극(E1) 및 제2 전극(E2) 중 적어도 하나, 제3 전극(E3) 및 제4 전극(E4)중 적어도 하나는 생략될 수도 있다.
제5 절연층(119) 상에는 제6 절연층(121) 및 제7 절연층(122)이 적층되어 배치될 수 있다. 제6 절연층(121) 및 제7 절연층(122)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공한다. 이러한, 제6 절연층(121) 및 제7 절연층(122)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 또는 이들의 블렌드 등을 포함할 수 있다.
제6 절연층(121) 상에는 제5 전극(E5)이 배치될 수 있다. 제5 전극(E5)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 예로, 제5 전극(E5)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
제5 전극(E5)은 제6 절연층(121)에 형성된 콘택홀을 통해 제2 전극(E2)에 연결될 수 있다. 제5 전극(E5)의 일부는 상기 콘택홀에 매립될 수 있으며, 제5 전극(E5)과 제2 전극(E2)은 연결될 수 있다.
제7 절연층(122) 상에는 메인 표시 요소(DEm)가 배치될 수 있다. 메인 표시 요소(DEm)는 화소 전극(210), 중간층(220), 및 대향 전극(230)을 포함할 수 있다.
화소 전극(210)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 화소 전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 일부 실시예에서, 화소 전극(210)은 ITO/Ag/ITO로 구비될 수 있다.
화소 전극(210)은 제7 절연층(122)에 형성된 콘택홀을 통해 제5 전극(E5)에 연결될 수 있다. 화소 전극(210)의 일부는 상기 콘택홀에 매립될 수 있으며, 화소 전극(210)과 제5 전극(E5)은 연결될 수 있다. 화소 전극(210)은 제2 전극(E2) 및 제5 전극(E5)을 통해 제1 반도체층(Act1)과 전기적으로 연결될 수 있다.
제7 절연층(122) 상에는 화소 정의막(123)이 배치될 수 있다. 화소 정의막(123)은 화소 전극(210)을 노출하는 개구를 가질 수 있으며, 상기 개구에 의해 메인 표시 요소(DEm)의 메인 발광 영역(EAm)이 정의될 수 있다. 또한, 화소 정의막(123)은 화소 전극(210) 각각의 가장자리와 화소 전극(210) 상부의 대향 전극(230)의 사이의 거리를 증가시킴으로써 화소 전극(210) 각각의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
화소 정의막(123)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 화소 정의막(123)은 유기 절연물을 포함할 수 있다. 또는, 화소 정의막(123)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소 정의막(123)은 유기 절연물 및 무기 절연물을 포함할 수 있다. 일부 실시예에서, 화소 정의막(123)은 광차단 물질을 포함하며, 블랙으로 구비될 수 있다. 광차단 물질은 카본 블랙, 탄소나노튜브, 블랙 염료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 화소 정의막(123)이 광차단 물질을 포함하는 경우, 화소 정의막(123)의 하부에 배치된 금속 구조물들에 의한 외광 반사를 줄일 수 있다.
중간층(220)은 화소 정의막(123)에 의해 형성된 개구 내에 배치될 수 있다. 중간층(220)은 유기 발광층을 포함할 수 있다. 유기 발광층은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있으며, 유기 발광층의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer), 또는 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다.
중간층(220)은 복수의 화소 전극(210)들 각각에 대응하여 배치될 수 있다. 그러나, 이에 한정되지 않는다. 중간층(220)은 복수의 화소 전극(210)들에 걸쳐서 일체인 층을 포함할 수 있는 등 다양한 변형이 가능하다.
대향 전극(230)은 투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 대향 전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다. 대향 전극(230)은 표시 영역에 걸쳐 배치되며, 중간층(220)과 화소 정의막(123)의 상부에 배치될 수 있다. 대향 전극(230)은 복수의 표시 요소들에 있어서 일체(一體)로 형성되어 복수의 화소 전극들에 대응할 수 있다.
유기 발광층을 포함하는 표시 요소는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 표시 요소를 덮어 이들을 보호하도록 할 수 있다. 봉지층은 대향 전극(230) 상에 배치되고, 표시 영역을 덮으며 주변 영역의 적어도 일부에까지 연장될 수 있다. 봉지층은 적어도 하나의 무기 봉지층 및/또는 적어도 하나의 유기 봉지층을 포함할 수 있다. 예를 들어, 봉지층은 제1 무기 봉지층, 유기 봉지층, 및 제2 무기 봉지층을 포함할 수 있다. 적어도 하나의 무기 봉지층은 알루미늄산화물, 티타늄산화물, 탄탈륨산화물, 하프늄산화물, 징크산화물, 실리콘산화물, 실리콘질화물, 실리콘산질화물 중 하나 이상의 무기물을 포함할 수 있다. 적어도 하나의 유기 봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
도 14는 도 11의 제1 보조 영역의 일부분을 II-II'을 따라 절취한 예시적인 단면도이다. 구체적으로, 도 14는 도 11의 제1 청색 보조 부화소(SPXab1)를 예시적으로 도시한다. 이하, 제1 청색 보조 부화소(SPXab1)를 기준으로 설명하지만 제1 적색 보조 부화소(SPXar1) 및 제1 녹색 보조 부화소(SPXag1)도 동일하게 적용될 수 있다. 또한, 도 14에 있어서, 도 13과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 14를 참조하면, 제1 청색 보조 부화소(SPXab1)는 보조 화소 회로(PCa) 및 보조 표시 요소(DEa)를 포함할 수 있다. 보조 화소 회로(PCa)와 보조 표시 요소(DEa)는 서로 전기적으로 연결될 수 있다. 보조 표시 요소(DEa)는 보조 화소 회로(PCa)에 의해 구동될 수 있다. 보조 화소 회로(PCa)는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다.
보조 표시 요소(DEa)는 화소 전극(210), 중간층(220), 및 대향 전극(230)을 포함할 수 있다. 보조 표시 요소(DEa)의 화소 전극(210)은 화소 정의막(123)의 개구에 의해 적어도 일부 노출될 수 있으며, 화소 정의막(123)의 상기 개구에 의해 보조 표시 요소(DEa)의 발광 영역(EAa)이 정의될 수 있다.
제1 화소 영역(PXA1)에는 제1 도전 패턴(130a)이 배치될 수 있다. 제1 도전 패턴(130a)은 보조 화소 회로(PCa)와 기판(100) 사이에 개재될 수 있다. 제1 도전 패턴(130a)은 기판(100)과 제1 반도체층(Act1) 사이에 개재될 수 있다. 제1 도전 패턴(130a)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
일 실시예에 있어서, 기판(100) 상에 배치된 절연층들 중 적어도 하나는 제1 투과 영역(TA1)에 대응하는 개구를 가질 수 있다. 예를 들어, 도 14에 도시된 바와 같이 제3 절연층(115)은 제1 투과 영역(TA1)에 대응하는 개구(115OPa)를 가질 수 있다. 제4 절연층(117)은 제1 투과 영역(TA1)에 대응하는 개구(117OPa)를 가질 수 있다. 제5 절연층(119)은 제1 투과 영역(TA1)에 대응하는 개구(119OPa)를 가질 수 있다. 제7 절연층(122)은 제1 투과 영역(TA1)에 대응하는 개구(122OPa)를 가질 수 있다. 화소 정의막(123)은 제1 투과 영역(TA1)에 대응하는 개구(123OPa)를 가질 수 있다.
도 14에서는 버퍼층(110), 제1 절연층(111), 제2 절연층(113) 및 제6 절연층(121)이 제1 투과 영역(TA1)에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 버퍼층(110), 제1 절연층(111), 제2 절연층(113) 및 제6 절연층(121) 각각은 제1 투과 영역(TA1)에 대응하는 개구를 가질 수 있다.
일 실시예에 있어서, 기판(100) 상에 배치된 도전 패턴은 제1 투과 영역(TA1)에 대응하는 개구를 가질 수 있다. 예를 들어, 도 14에 도시된 바와 같이 제1 도전 패턴(130a)은 제1 투과 영역(TA1)에 대응하는 개구(130aOP)를 가질 수 있다.
도 15는 도 12의 제2 보조 영역의 일부분을 III-III'을 따라 절취한 예시적인 단면도이다. 구체적으로, 도 15는 도 12의 제2 적색 보조 부화소(SPXar2) 및 제2 청색 보조 부화소(SPXab2)를 예시적으로 도시한다. 이하, 제2 적색 보조 부화소(SPXar2) 및 제2 청색 보조 부화소(SPXab2)를 기준으로 설명하지만 제2 녹색 보조 부화소(SPXag2)도 동일하게 적용될 수 있다. 또한, 도 15에 있어서, 도 13과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 15를 참조하면, 제2 적색 보조 부화소(SPXar2) 및 제2 청색 보조 부화소(SPXab2) 각각은 보조 화소 회로(PCa') 및 보조 표시 요소(DEa')를 포함할 수 있다. 보조 화소 회로(PCa')와 보조 표시 요소(DEa')는 서로 전기적으로 연결될 수 있다. 보조 표시 요소(DEa')는 보조 화소 회로(PCa')에 의해 구동될 수 있다. 보조 화소 회로(PCa')는 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다.
보조 표시 요소(DEa')는 화소 전극(210), 중간층(220), 및 대향 전극(230)을 포함할 수 있다. 보조 표시 요소(DEa')의 화소 전극(210)은 화소 정의막(123)의 개구에 의해 적어도 일부 노출될 수 있으며, 화소 정의막(123)의 상기 개구에 의해 보조 표시 요소(DEa')의 발광 영역(EAa')이 정의될 수 있다.
제2 화소 영역(PXA2)에는 제2 도전 패턴(130b)이 배치될 수 있다. 제2 도전 패턴(130b)은 보조 화소 회로(PCa')와 기판(100) 사이에 개재될 수 있다. 제2 도전 패턴(130b)은 기판(100)과 제1 반도체층(Act1) 사이에 개재될 수 있다. 제2 도전 패턴(130b)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
일 실시예에 있어서, 기판(100) 상에 배치된 절연층들 중 적어도 하나는 제2 투과 영역(TA2)에 대응하는 개구를 가질 수 있다. 예를 들어, 도 15에 도시된 바와 같이 제3 절연층(115)은 제2 투과 영역(TA2)에 대응하는 개구(115OPb)를 가질 수 있다. 제4 절연층(117)은 제2 투과 영역(TA2)에 대응하는 개구(117OPb)를 가질 수 있다. 제5 절연층(119)은 제2 투과 영역(TA2)에 대응하는 개구(119OPb)를 가질 수 있다. 제7 절연층(122)은 제2 투과 영역(TA2)에 대응하는 개구(122OPb)를 가질 수 있다. 화소 정의막(123)은 제2 투과 영역(TA2)에 대응하는 개구(123OPb)를 가질 수 있다.
도 15에서는 버퍼층(110), 제1 절연층(111), 제2 절연층(113) 및 제6 절연층(121)이 제2 투과 영역(TA2)에 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 버퍼층(110), 제1 절연층(111), 제2 절연층(113) 및 제6 절연층(121) 각각은 제2 투과 영역(TA2)에 대응하는 개구를 가질 수 있다.
일 실시예에 있어서, 기판(100) 상에 배치된 도전 패턴은 제2 투과 영역(TA2)에 대응하는 개구를 가질 수 있다. 예를 들어, 도 15에 도시된 바와 같이 제2 도전 패턴(130b)은 제2 투과 영역(TA2)에 대응하는 개구(130bOP)를 가질 수 있다.
도 16은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 16을 참조하면, 표시 장치(1a)는 표시 영역(DA)과 표시 영역(DA) 외측의 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 메인 영역(MA), 제1 투과 영역(TA1a)을 포함하는 제1 보조 영역(AA1a), 제1 중간 영역(TRA1), 제2 투과 영역(TA2a)을 포함하는 제2 보조 영역(AA2a), 및 제2 중간 영역(TRA2)을 포함할 수 있다. 제1 중간 영역(TRA1)은 제1 보조 영역(AA1a)을 적어도 부분적으로 둘러싸고, 제2 중간 영역(TRA2)은 제2 보조 영역(AA2a)을 적어도 부분적으로 둘러쌀 수 있다. 메인 영역(MA)은 제1 보조 영역(AA1a), 제1 중간 영역(TRA1), 제2 보조 영역(AA2a), 및 제2 중간 영역(TRA2)을 적어도 부분적으로 둘러쌀 수 있다.
도 16에서는 제1 중간 영역(TRA1)들이 제1 보조 영역(AA1a)의 좌측 및 우측에 각각 배치되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 중간 영역(TRA1)은 제1 보조 영역(AA1a)의 좌측 또는 우측에 배치될 수도 있다. 또 다른 실시예로서, 제1 중간 영역(TRA1)은 제1 보조 영역(AA1a)의 상측에 배치될 수도 있다. 제1 중간 영역(TRA1)을 기준으로 설명하였으나 제2 중간 영역(TRA2)도 동일하게 적용될 수 있다.
메인 영역(MA)에는 메인 부화소(SPXm)들이 배치될 수 있다. 메인 부화소(SPXm)들 각각은 메인 표시 요소(DEm) 및 메인 화소 회로(PCm)를 포함할 수 있다. 메인 표시 요소(DEm)와 메인 화소 회로(PCm)는 서로 전기적으로 연결될 수 있다. 메인 표시 요소(DEm)와 메인 화소 회로(PCm)는 서로 적어도 일부 중첩할 수 있다. 메인 부화소(SPXm)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
제1 보조 부화소(SPXa1)들 각각은 제1 보조 영역(AA1a)에 배치되는 제1 보조 표시 요소(DEa1) 및 제1 중간 영역(TRA1)에 배치되는 제1 보조 화소 회로(PCa1)를 포함할 수 있다. 제1 보조 표시 요소(DEa1)와 제1 보조 화소 회로(PCa1)는 연결 배선(TWL)을 통해 서로 전기적으로 연결될 수 있다. 연결 배선(TWL)은 투명 전도성 물질로 구비될 수 있다. 평면 상에서 제1 보조 표시 요소(DEa1)와 제1 보조 화소 회로(PCa1)는 서로 이격할 수 있다. 다른 말로, 제1 보조 표시 요소(DEa1)와 제1 보조 화소 회로(PCa1)는 서로 중첩되지 않을 수 있다. 제1 보조 부화소(SPXa1)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
제1 보조 영역(AA1a) 중 제1 보조 표시 요소(DEa1)가 배치되지 않는 영역을 제1 투과 영역(TA1a)으로 정의할 수 있다. 제1 투과 영역(TA1a)은 제1 보조 영역(AA1a)에 대응하여 배치된 컴포넌트로부터 방출되는 빛/신호나 컴포넌트로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
연결 배선(TWL)은 제1 투과 영역(TA1a)과 적어도 일부 중첩하여 배치될 수 있는데, 연결 배선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있으므로 제1 투과 영역(TA1a)의 투과율은 확보될 수 있다. 또한, 제1 보조 영역(AA1a)에 제1 보조 화소 회로(PCa1)가 배치되지 않으므로, 제1 투과 영역(TA1a)의 면적을 확장하기에 용이하며 광 투과율이 보다 향상될 수 있다.
한편, 제1 투과 영역(TA1a)에는 제1 보조 표시 요소(DEa1)들이 배치되지 않으므로, 단위면적당 제1 보조 표시 요소(DEa1)들의 개수는 단위면적당 메인 표시 요소(DEm)들의 개수보다 작을 수 있다. 즉, 제1 보조 영역(AA1a)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다.
제3 보조 부화소(SPXa3)들 각각은 제1 중간 영역(TRA1)에 배치되는 제3 보조 표시 요소(DEa3) 및 제3 보조 화소 회로(PCa3)를 포함할 수 있다. 제3 보조 표시 요소(DEa3)와 제3 보조 화소 회로(PCa3)는 서로 전기적으로 연결될 수 있다. 제3 보조 부화소(SPXa3)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
한편, 제1 중간 영역(TRA1)은 투과 영역을 구비하지는 않으나, 제1 중간 영역(TRA1) 상에 배치된 일부 화소 회로(예를 들어, 제1 보조 화소 회로(PCa1))는 제1 보조 영역(AA1a) 상의 제1 보조 표시 요소(DEa1)를 구동하기 위한 것으로, 단위면적당 제3 보조 표시 요소(DEa3)들의 개수는 단위면적당 메인 표시 요소(DEm)들의 개수보다 작을 수 있다. 즉, 제1 중간 영역(TRA1)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 반면, 제1 보조 영역(AA1a)의 해상도와 제1 중간 영역(TRA1)의 해상도는 실질적으로 동일할 수 있다. 다른 말로, 단위면적당 제1 보조 표시 요소(DEa1)들의 개수와 단위면적당 제3 보조 표시 요소(DEa3)들의 개수는 실질적으로 동일할 수 있다.
제2 보조 부화소(SPXa2)들 각각은 제2 보조 영역(AA2a)에 배치되는 제2 보조 표시 요소(DEa2) 및 제2 중간 영역(TRA2)에 배치되는 제2 보조 화소 회로(PCa2)를 포함할 수 있다. 제2 보조 표시 요소(DEa2)와 제2 보조 화소 회로(PCa2)는 연결 배선(TWL)을 통해 서로 전기적으로 연결될 수 있다. 연결 배선(TWL)은 투명 전도성 물질로 구비될 수 있다. 평면 상에서 제2 보조 표시 요소(DEa2)와 제2 보조 화소 회로(PCa2)는 서로 이격할 수 있다. 다른 말로, 제2 보조 표시 요소(DEa2)와 제2 보조 화소 회로(PCa2)는 서로 중첩되지 않을 수 있다. 제2 보조 부화소(SPXa2)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
제2 보조 영역(AA2a) 중 제2 보조 표시 요소(DEa2)가 배치되지 않는 영역을 제2 투과 영역(TA2a)으로 정의할 수 있다. 제2 투과 영역(TA2a)은 제2 보조 영역(AA2a)에 대응하여 배치된 컴포넌트로부터 방출되는 빛/신호나 컴포넌트로 입사되는 빛/신호가 투과(transmission)되는 영역일 수 있다.
연결 배선(TWL)은 제2 투과 영역(TA2a)과 적어도 일부 중첩하여 배치될 수 있는데, 연결 배선(TWL)은 투과율이 높은 투명 전도성 물질로 구비될 수 있으므로 제2 투과 영역(TA2a)의 투과율은 확보될 수 있다. 또한, 제2 보조 영역(AA2a)에 제2 보조 화소 회로(PCa2)가 배치되지 않으므로, 제2 투과 영역(TA2a)의 면적을 확장하기에 용이하며 광 투과율이 보다 향상될 수 있다.
한편, 제2 투과 영역(TA2a)에는 제2 보조 표시 요소(DEa2)들이 배치되지 않으므로, 단위면적당 제2 보조 표시 요소(DEa2)들의 개수는 단위면적당 메인 표시 요소(DEm)들의 개수보다 작을 수 있다. 즉, 제2 보조 영역(AA2a)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1a)의 해상도와 제2 보조 영역(AA2a)의 해상도가 서로 상이할 수 있다. 다른 말로, 단위면적당 제1 보조 표시 요소(DEa1)들의 개수와 단위면적당 제2 보조 표시 요소(DEa2)들의 개수는 서로 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1a)의 해상도는 제2 보조 영역(AA2a)의 해상도보다 낮을 수 있다. 단위면적당 제1 보조 표시 요소(DEa1)들의 개수는 단위면적당 제2 보조 표시 요소(DEa2)들의 개수보다 작을 수 있다.
제4 보조 부화소(SPXa4)들 각각은 제2 중간 영역(TRA2)에 배치되는 제4 보조 표시 요소(DEa4) 및 제4 보조 화소 회로(PCa4)를 포함할 수 있다. 제4 보조 표시 요소(DEa4)와 제4 보조 화소 회로(PCa4)는 서로 전기적으로 연결될 수 있다. 제4 보조 부화소(SPXa4)는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다.
한편, 제2 중간 영역(TRA2)은 투과 영역을 구비하지는 않으나, 제2 중간 영역(TRA2) 상에 배치된 일부 화소 회로(예를 들어, 제2 보조 화소 회로(PCa2))는 제2 보조 영역(AA2a) 상의 제2 보조 표시 요소(DEa2)를 구동하기 위한 것으로, 단위면적당 제4 보조 표시 요소(DEa4)들의 개수는 단위면적당 메인 표시 요소(DEm)들의 개수보다 작을 수 있다. 즉, 제2 중간 영역(TRA2)에서 표시되는 이미지는 보조 이미지로, 메인 영역(MA)에서 표시되는 이미지에 비해서 해상도가 낮을 수 있다. 반면, 제2 보조 영역(AA2a)의 해상도와 제2 중간 영역(TRA2)의 해상도는 실질적으로 동일할 수 있다. 다른 말로, 단위면적당 제2 보조 표시 요소(DEa2)들의 개수와 단위면적당 제4 보조 표시 요소(DEa4)들의 개수는 실질적으로 동일할 수 있다.
도 17은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다. 구체적으로, 도 17은 도 16의 메인 영역(MA), 제1 중간 영역(TRA1), 및 제1 보조 영역(AA1a)의 일부분을 예시적으로 도시한다.
도 17을 참조하면, 적색 메인 부화소(SPXmr)는 메인 영역(MA)에 배치되는 적색 메인 표시 요소(DEmr) 및 제1 메인 화소 회로(PCmr)를 포함하고, 녹색 메인 부화소(SPXmg)는 메인 영역(MA)에 배치되는 녹색 메인 표시 요소(DEmg) 및 제2 메인 화소 회로(PCmg)를 포함하고, 청색 메인 부화소(SPXmb)는 메인 영역(MA)에 배치되는 청색 메인 표시 요소(DEmb) 및 제3 메인 화소 회로(PCmb)를 포함할 수 있다. 적색 메인 표시 요소(DEmr)와 제1 메인 화소 회로(PCmr)는 서로 적어도 일부 중첩하고, 녹색 메인 표시 요소(DEmg)와 제2 메인 화소 회로(PCmg)는 서로 적어도 일부 중첩하고, 청색 메인 표시 요소(DEmb)와 제3 메인 화소 회로(PCmb)는 서로 적어도 일부 중첩할 수 있다.
도 17에서는 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)가 펜타일 매트릭스 구조로 배열되는 것으로 도시하고 있으나, 다른 실시예로서, 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제1 적색 보조 부화소(SPXar1)는 제1 보조 영역(AA1a)에 배치되는 제1 적색 보조 표시 요소(DEar1) 및 제1 중간 영역(TRA1)에 배치되는 제1-1 보조 화소 회로(PCar1)를 포함하고, 제1 녹색 보조 부화소(SPXag1)는 제1 보조 영역(AA1a)에 배치되는 제1 녹색 보조 표시 요소(DEag1) 및 제1 중간 영역(TRA1)에 배치되는 제1-2 보조 화소 회로(PCag1)를 포함하고, 제1 청색 보조 부화소(SPXab1)는 제1 보조 영역(AA1a)에 배치되는 제1 청색 보조 표시 요소(DEab1) 및 제1 중간 영역(TRA1)에 배치되는 제1-3 보조 화소 회로(PCab1)를 포함할 수 있다. 평면 상에서, 제1 적색 보조 표시 요소(DEar1)와 제1-1 보조 화소 회로(PCar1)는 서로 이격하고, 제1 녹색 보조 표시 요소(DEag1)와 제1-2 보조 화소 회로(PCag1)는 서로 이격하고, 제1 청색 보조 표시 요소(DEab1)와 제1-3 보조 화소 회로(PCab1)는 서로 이격할 수 있다. 제1 적색 보조 표시 요소(DEar1)와 제1-1 보조 화소 회로(PCar1), 제1 녹색 보조 표시 요소(DEag1)와 제1-2 보조 화소 회로(PCag1), 및 제1 청색 보조 표시 요소(DEab1)와 제1-3 보조 화소 회로(PCab1)는 각각 연결 배선(TWL)들을 통해 서로 전기적으로 연결될 수 있다.
도 17에서는 제1 적색 보조 표시 요소(DEar1), 제1 녹색 보조 표시 요소(DEag1), 및 제1 청색 보조 표시 요소(DEab1)가 펜타일 매트릭스 구조로 배열되는 것으로 도시하고 있으나, 다른 실시예로서, 제1 적색 보조 표시 요소(DEar1), 제1 녹색 보조 표시 요소(DEag1), 및 제1 청색 보조 표시 요소(DEab1)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제3 적색 보조 부화소(SPXar3)는 제1 중간 영역(TRA1)에 배치되는 제3 적색 보조 표시 요소(DEar3) 및 제3-1 보조 화소 회로(PCar3)를 포함하고, 제3 녹색 보조 부화소(SPXag3)는 제1 중간 영역(TRA1)에 배치되는 제3 녹색 보조 표시 요소(DEag3) 및 제3-2 보조 화소 회로(PCag3)를 포함하고, 제3 청색 보조 부화소(SPXab3)는 제1 중간 영역(TRA1)에 배치되는 제3 청색 보조 표시 요소(DEab3) 및 제3-3 보조 화소 회로(PCab3)를 포함할 수 있다.
도 17에서는 제3 적색 보조 표시 요소(DEar3), 제3 녹색 보조 표시 요소(DEag3), 및 제3 청색 보조 표시 요소(DEab3)가 펜타일 매트릭스 구조로 배열되는 것으로 도시하고 있으나, 다른 실시예로서, 제3 적색 보조 표시 요소(DEar3), 제3 녹색 보조 표시 요소(DEag3), 및 제3 청색 보조 표시 요소(DEab3)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
일 실시예에 있어서, 메인 영역(MA)의 해상도는 제1 보조 영역(AA1a)의 해상도 및 제1 중간 영역(TRA1)의 해상도보다 높을 수 있다. 예를 들어, 단위면적당 적색 메인 표시 요소(DEmr)들의 개수는 단위면적당 제1 적색 보조 표시 요소(DEar1)들의 개수 및 단위면적당 제3 적색 보조 표시 요소(DEar3)들의 개수보다 클 수 있다. 적색 메인 표시 요소(DEmr), 제1 적색 보조 표시 요소(DEar1), 및 제3 적색 보조 표시 요소(DEar3)를 기준으로 설명하였으나 녹색 메인 표시 요소(DEmg), 제1 녹색 보조 표시 요소(DEag1), 및 제3 녹색 보조 표시 요소(DEag3), 그리고 청색 메인 표시 요소(DEmb), 제1 청색 보조 표시 요소(DEab1), 및 제3 청색 보조 표시 요소(DEab3)도 동일하게 적용될 수 있다.
일 실시예에 있어서, 적색 메인 표시 요소(DEmr)의 발광 영역은 제1 적색 보조 표시 요소(DEar1)의 발광 영역 및 제3 적색 보조 표시 요소(DEar3)의 발광 영역보다 작을 수 있다. 녹색 메인 표시 요소(DEmg)의 발광 영역은 제1 녹색 보조 표시 요소(DEag1)의 발광 영역 및 제3 녹색 보조 표시 요소(DEag3)의 발광 영역보다 작을 수 있다. 청색 메인 표시 요소(DEmb)의 발광 영역은 제1 청색 보조 표시 요소(DEab1)의 발광 영역 및 제3 청색 보조 표시 요소(DEab3)의 발광 영역보다 작을 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1a)의 해상도와 제1 중간 영역(TRA1)의 해상도는 실질적으로 동일할 수 있다. 예를 들어, 단위면적당 제1 적색 보조 표시 요소(DEar1)들의 개수와 단위면적당 제3 적색 보조 표시 요소(DEar3)들의 개수는 실질적으로 동일할 수 있다. 제1 적색 보조 표시 요소(DEar1)와 제3 적색 보조 표시 요소(DEar3)를 기준으로 설명하였으나 제1 녹색 보조 표시 요소(DEag1)와 제3 녹색 보조 표시 요소(DEag3), 그리고 제1 청색 보조 표시 요소(DEab1)와 제3 청색 보조 표시 요소(DEab3)도 동일하게 적용될 수 있다.
일 실시예에 있어서, 제1 적색 보조 표시 요소(DEar1)의 발광 영역과 제3 적색 보조 표시 요소(DEar3)의 발광 영역은 실질적으로 동일할 수 있다. 제1 녹색 보조 표시 요소(DEag1)의 발광 영역과 제3 녹색 보조 표시 요소(DEag3)의 발광 영역은 실질적으로 동일할 수 있다. 제1 청색 보조 표시 요소(DEab1)의 발광 영역과 제3 청색 보조 표시 요소(DEab3)의 발광 영역은 실질적으로 동일할 수 있다.
도 18은 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다.
도 18을 참조하면, 제2 적색 보조 부화소(SPXar2)는 제2 보조 영역(AA2a)에 배치되는 제2 적색 보조 표시 요소(DEar2) 및 제2 중간 영역(TRA2)에 배치되는 제2-1 보조 화소 회로(PCar2)를 포함하고, 제2 녹색 보조 부화소(SPXag2)는 제2 보조 영역(AA2a)에 배치되는 제2 녹색 보조 표시 요소(DEag2) 및 제2 중간 영역(TRA2)에 배치되는 제2-2 보조 화소 회로(PCag2)를 포함하고, 제2 청색 보조 부화소(SPXab2)는 제2 보조 영역(AA2a)에 배치되는 제2 청색 보조 표시 요소(DEab2) 및 제2 중간 영역(TRA2)에 배치되는 제2-3 보조 화소 회로(PCab2)를 포함할 수 있다. 평면 상에서, 제2 적색 보조 표시 요소(DEar2)와 제2-1 보조 화소 회로(PCar2)는 서로 이격하고, 제2 녹색 보조 표시 요소(DEag2)와 제2-2 보조 화소 회로(PCag2)는 서로 이격하고, 제2 청색 보조 표시 요소(DEab2)와 제2-3 보조 화소 회로(PCab2)는 서로 이격할 수 있다. 제2 적색 보조 표시 요소(DEar2)와 제2-1 보조 화소 회로(PCar2), 제2 녹색 보조 표시 요소(DEag2)와 제2-2 보조 화소 회로(PCag2), 및 제2 청색 보조 표시 요소(DEab2)와 제2-3 보조 화소 회로(PCab2)는 각각 연결 배선(TWL)들을 통해 서로 전기적으로 연결될 수 있다.
도 18에서는 제2 적색 보조 표시 요소(DEar2), 제2 녹색 보조 표시 요소(DEag2), 및 제2 청색 보조 표시 요소(DEab2)가 펜타일 매트릭스 구조로 배열되는 것으로 도시하고 있으나, 다른 실시예로서, 제2 적색 보조 표시 요소(DEar2), 제2 녹색 보조 표시 요소(DEag2), 및 제2 청색 보조 표시 요소(DEab2)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
제4 적색 보조 부화소(SPXar4)는 제2 중간 영역(TRA2)에 배치되는 제4 적색 보조 표시 요소(DEar4) 및 제4-1 보조 화소 회로(PCar4)를 포함하고, 제4 녹색 보조 부화소(SPXag4)는 제2 중간 영역(TRA2)에 배치되는 제4 녹색 보조 표시 요소(DEag4) 및 제4-2 보조 화소 회로(PCag4)를 포함하고, 제4 청색 보조 부화소(SPXab4)는 제2 중간 영역(TRA2)에 배치되는 제4 청색 보조 표시 요소(DEab4) 및 제4-3 보조 화소 회로(PCab4)를 포함할 수 있다.
도 18에서는 제4 적색 보조 표시 요소(DEar4), 제4 녹색 보조 표시 요소(DEag4), 및 제4 청색 보조 표시 요소(DEab4)가 펜타일 매트릭스 구조로 배열되는 것으로 도시하고 있으나, 다른 실시예로서, 제4 적색 보조 표시 요소(DEar4), 제4 녹색 보조 표시 요소(DEag4), 및 제4 청색 보조 표시 요소(DEab4)는 스트라이프(stripe) 구조, 모자이크(mosaic) 배열 구조, 델타(delta) 배열 구조 등 다양한 형상으로 배치될 수 있다.
일 실시예에 있어서, 메인 영역(MA)의 해상도는 제2 보조 영역(AA2a)의 해상도 및 제2 중간 영역(TRA2)의 해상도보다 높을 수 있다. 예를 들어, 단위면적당 적색 메인 표시 요소(DEmr)들의 개수는 단위면적당 제2 적색 보조 표시 요소(DEar2)들의 개수 및 단위면적당 제4 적색 보조 표시 요소(DEar4)들의 개수보다 클 수 있다. 적색 메인 표시 요소(DEmr), 제2 적색 보조 표시 요소(DEar2), 및 제4 적색 보조 표시 요소(DEar4)를 기준으로 설명하였으나 녹색 메인 표시 요소(DEmg), 제2 녹색 보조 표시 요소(DEag2), 및 제4 녹색 보조 표시 요소(DEag4), 그리고 청색 메인 표시 요소(DEmb), 제2 청색 보조 표시 요소(DEab2), 및 제4 청색 보조 표시 요소(DEab4)도 동일하게 적용될 수 있다.
일 실시예에 있어서, 적색 메인 표시 요소(DEmr)의 발광 영역은 제2 적색 보조 표시 요소(DEar2)의 발광 영역 및 제4 적색 보조 표시 요소(DEar4)의 발광 영역보다 작을 수 있다. 녹색 메인 표시 요소(DEmg)의 발광 영역은 제2 녹색 보조 표시 요소(DEag2)의 발광 영역 및 제4 녹색 보조 표시 요소(DEag4)의 발광 영역보다 작을 수 있다. 청색 메인 표시 요소(DEmb)의 발광 영역은 제2 청색 보조 표시 요소(DEab2)의 발광 영역 및 제4 청색 보조 표시 요소(DEab4)의 발광 영역보다 작을 수 있다.
일 실시예에 있어서, 제2 보조 영역(AA2a)의 해상도와 제2 중간 영역(TRA2)의 해상도는 실질적으로 동일할 수 있다. 예를 들어, 단위면적당 제2 적색 보조 표시 요소(DEar2)들의 개수와 단위면적당 제4 적색 보조 표시 요소(DEar4)들의 개수는 실질적으로 동일할 수 있다. 제2 적색 보조 표시 요소(DEar2)와 제4 적색 보조 표시 요소(DEar4)를 기준으로 설명하였으나 제2 녹색 보조 표시 요소(DEag2)와 제4 녹색 보조 표시 요소(DEag4), 그리고 제2 청색 보조 표시 요소(DEab2)와 제4 청색 보조 표시 요소(DEab4)도 동일하게 적용될 수 있다.
일 실시예에 있어서, 제2 적색 보조 표시 요소(DEar2)의 발광 영역과 제4 적색 보조 표시 요소(DEar4)의 발광 영역은 실질적으로 동일할 수 있다. 제2 녹색 보조 표시 요소(DEag2)의 발광 영역과 제4 녹색 보조 표시 요소(DEag4)의 발광 영역은 실질적으로 동일할 수 있다. 제2 청색 보조 표시 요소(DEab2)의 발광 영역과 제4 청색 보조 표시 요소(DEab4)의 발광 영역은 실질적으로 동일할 수 있다.
한편, 도 17과 도 18을 비교하면, 제1 보조 영역(AA1a)의 해상도는 제2 보조 영역(AA2a)의 해상도와 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1a)의 해상도는 제2 보조 영역(AA2a)의 해상도보다 낮을 수 있다.
일 실시예에 있어서, 단위면적당 제1 적색 보조 표시 요소(DEar1)들의 개수는 단위면적당 제2 적색 보조 표시 요소(DEar2)들의 개수와 상이할 수 있다. 예를 들어, 단위면적당 제1 적색 보조 표시 요소(DEar1)들의 개수는 단위면적당 제2 적색 보조 표시 요소(DEar2)들의 개수보다 작을 수 있다. 제1 적색 보조 표시 요소(DEar1)와 제2 적색 보조 표시 요소(DEar2)를 기준으로 설명하였으나 제1 녹색 보조 표시 요소(DEag1)와 제2 녹색 보조 표시 요소(DEag2), 및 제1 청색 보조 표시 요소(DEab1)와 제2 청색 보조 표시 요소(DEab2)도 동일하게 적용될 수 있다.
이처럼, 제1 보조 영역(AA1)에 배치되는 제1 도전 패턴(130a)들 및 제1 투과 영역(TA1)들의 구조와 제2 보조 영역(AA2)에 배치되는 제2 도전 패턴(130b)들 및 제2 투과 영역(TA2)들의 구조는 서로 상이할 수 있다.
일 실시예에 있어서, 일 방향(예를 들어, y 방향)을 따르는 제1-1 보조 화소 회로(PCar1)의 제1 길이(ℓ1)는 상기 일 방향을 따르는 제2-1 보조 화소 회로(PCar2)의 제2 길이(ℓ2)보다 클 수 있다. 제1-1 보조 화소 회로(PCar1)와 제2-1 보조 화소 회로(PCar2)를 기준으로 설명하였으나 제1-2 보조 화소 회로(PCag1)와 제2-2 보조 화소 회로(PCag2), 그리고 제1-3 보조 화소 회로(PCab1)와 제2-3 보조 화소 회로(PCab2)도 동일하게 적용될 수 있다.
도 19는 도 16의 일부분을 예시적으로 도시하는 확대 평면도이다. 도 19는 도 17의 변형 실시예로, 차이점을 위주로 설명한다.
도 19를 참조하면, 메인 영역(MA)의 해상도와 제1 보조 영역(AA1a)의 해상도는 실질적으로 동일할 수 있다. 예를 들어, 단위면적당 적색 메인 표시 요소(DEmr)들의 개수는 단위면적당 제1 적색 보조 표시 요소(DEar1)들의 개수와 실질적으로 동일할 수 있다. 단위면적당 녹색 메인 표시 요소(DEmg)들의 개수는 단위면적당 제1 녹색 보조 표시 요소(DEag1)들의 개수와 실질적으로 동일할 수 있다. 단위면적당 청색 메인 표시 요소(DEmb)들의 개수는 단위면적당 제1 청색 보조 표시 요소(DEab1)들의 개수와 실질적으로 동일할 수 있다.
일 실시예에 있어서, 적색 메인 표시 요소(DEmr)의 발광 영역은 제1 적색 보조 표시 요소(DEar1)의 발광 영역보다 클 수 있다. 녹색 메인 표시 요소(DEmg)의 발광 영역은 제1 녹색 보조 표시 요소(DEag1)의 발광 영역보다 클 수 있다. 청색 메인 표시 요소(DEmb)의 발광 영역은 제1 청색 보조 표시 요소(DEab1)의 발광 영역보다 클 수 있다.
이러한 경우, 제1 보조 영역(AA1a)의 해상도가 메인 영역(MA)의 해상도와 실질적으로 동일하지만 제1 보조 영역(AA1a)의 보조 표시 요소들의 발광 영역이 감소하여 제1 투과 영역(TA1a)의 면적을 증가시킬 수 있다. 따라서, 제1 보조 영역(AA1a)의 광 투과율을 확보할 수 있다.
도 20 및 도 21은 도 16의 일부분을 예시적으로 도시하는 확대 평면도들이다. 도 20 및 도 21은 도 17 및 도 18의 변형 실시예로, 차이점을 위주로 설명한다.
도 20 및 도 21을 참조하면, 제1 보조 영역(AA1a)에 배치되는 제1 적색 보조 표시 요소(DEar1), 제1 녹색 보조 표시 요소(DEag1), 및 제1 청색 보조 표시 요소(DEab1)는 델타(delta) 배열 구조로 배치될 수 있다. 제2 보조 영역(AA2a)에 배치되는 제2 적색 보조 표시 요소(DEar2), 제2 녹색 보조 표시 요소(DEag2), 및 제2 청색 보조 표시 요소(DEab2)는 델타(delta) 배열 구조로 배치될 수 있다.
일 실시예에 있어서, 제1 중간 영역(TRA1)에 배치된 보조 화소 회로들은 각각 제1 보조 영역(AA1a)에 배치된 하나의 보조 표시 요소와 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 예를 들어, 도 20에 도시된 바와 같이 제1 중간 영역(TRA1)에 배치된 제1-1 보조 화소 회로(PXar1)는 제1 보조 영역(AA1a)에 배치된 하나의 제1 적색 보조 표시 요소(DEar1)와 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 제1 중간 영역(TRA1)에 배치된 제1-2 보조 화소 회로(PXag1)는 제1 보조 영역(AA1a)에 배치된 하나의 제1 녹색 보조 표시 요소(DEag1)와 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 제1 중간 영역(TRA1)에 배치된 제1-3 보조 화소 회로(PXab1)는 제1 보조 영역(AA1a)에 배치된 하나의 제1 청색 보조 표시 요소(DEab1)와 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다.
일 실시예에 있어서, 제2 중간 영역(TRA2)에 배치된 보조 화소 회로들은 각각 제2 보조 영역(AA2a)에 배치된 2개 이상의 보조 표시 요소들과 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 예를 들어, 도 21에 도시된 바와 같이 제2 중간 영역(TRA2)에 배치된 제2-1 보조 화소 회로(PXar2)는 제2 보조 영역(AA2a)에 배치된 3개의 제2 적색 보조 표시 요소(DEar2)들과 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 제2 중간 영역(TRA2)에 배치된 제2-2 보조 화소 회로(PXag2)는 제2 보조 영역(AA2a)에 배치된 3개의 제2 녹색 보조 표시 요소(DEag2)들과 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다. 제2 중간 영역(TRA2)에 배치된 제2-3 보조 화소 회로(PXab2)는 제2 보조 영역(AA2a)에 배치된 3개의 제2 청색 보조 표시 요소(DEab2)들과 연결 배선(TWL)을 통해 전기적으로 연결될 수 있다.
이처럼, 제1 보조 영역(AA1a)과 중첩하는 연결 배선(TWL)들의 개수는 제2 보조 영역(AA2a)과 중첩하는 연결 배선(TWL)들의 개수보다 많을 수 있다. 복수의 보조 표시 요소들이 하나의 보조 화소 회로를 공유함으로써 제2 보조 영역(AA2a)의 광 투과율을 확보할 수 있다.
도 22 및 도 23은 도 16의 일부분을 예시적으로 도시하는 확대 평면도들이다. 도 22 및 도 23은 도 17 및 도 18의 변형 실시예로, 차이점을 위주로 설명한다.
도 22 및 도 23을 참조하면, 제1 보조 영역(AA1a)에 배치되는 제1 적색 보조 표시 요소(DEar1), 제1 녹색 보조 표시 요소(DEag1), 및 제1 청색 보조 표시 요소(DEab1)는 펜타일 매트릭스 구조로 배치될 수 있다. 제2 보조 영역(AA2a)에 배치되는 제2 적색 보조 표시 요소(DEar2), 제2 녹색 보조 표시 요소(DEag2), 및 제2 청색 보조 표시 요소(DEab2)는 스트라이프 구조로 배치될 수 있다.
이처럼, 제1 보조 영역(AA1a)에 배치되는 보조 표시 요소들의 배치 구조와 제2 보조 영역(AA2a)에 배치되는 보조 표시 요소들의 배치 구조는 서로 상이할 수 있다. 이러한 경우, 제1 보조 영역(AA1a)의 해상도와 제2 보조 영역(AA2a)의 해상도는 서로 상이할 수 있다. 또는, 제1 보조 영역(AA1a)의 제1 투과 영역(TA1a)의 면적과 제2 보조 영역(AA2a)의 제2 투과 영역(TA2a)의 면적은 서로 상이할 수 있다. 또는, 제1 보조 영역(AA1a)의 광 투과율과 제2 보조 영역(AA2a)의 광 투과율은 서로 상이할 수 있다.
도 24는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 24는 도 16의 변형 실시예로, 차이점을 위주로 설명한다.
도 24를 참조하면, 표시 장치(1b)는 제1 보조 영역(AA1b), 제1 중간 영역(TRA1b), 제2 보조 영역(AA2b), 및 제2 중간 영역(TRA2b)을 포함할 수 있다. 제1 보조 영역(AA1b)과 제2 보조 영역(AA2b)은 이격되지 않을 수 있다. 제1 중간 영역(TRA1b)은 제1 보조 영역(AA1b)의 좌측에 배치되고, 제2 중간 영역(TRA2b)은 제2 보조 영역(AA2b)의 우측에 배치될 수 있다. 제1 보조 영역(AA1b)은 도 16의 제1 보조 영역(AA1a)에 대응하고, 제1 중간 영역(TRA1b)은 도 16의 제1 중간 영역(TRA1)에 대응하고, 제2 보조 영역(AA2b)은 도 16의 제2 보조 영역(AA2a)에 대응하고, 제2 중간 영역(TRA2b)은 도 16의 제2 중간 영역(TRA2)에 대응할 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1b)의 해상도와 제2 보조 영역(AA2b)의 해상도는 서로 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1b)의 해상도는 제2 보조 영역(AA2b)의 해상도보다 낮을 수 있다. 이러한 경우, 전술한 도 8 및 도 9에서 살펴본 바와 같이 파장의 길이에 따른 회절 차이를 제거하기 위하여 제1 보조 영역(AA1b) 및 제2 보조 영역(AA2b)에 각각 대응하여 배치되는 제1 컴포넌트(20a) 및 제2 컴포넌트(20b)를 조절할 수 있다. 예컨대, 회절이 상대적으로 많이 일어나는 적외선 파장대의 광을 수광하는 제1 컴포넌트(20a)를 제1 보조 영역(AA1b)에 대응하여 배치할 수 있다. 회절이 상대적으로 적게 일어나는 가시광선 파장대의 광을 수광하는 제2 컴포넌트(20b)를 제2 보조 영역(AA2b)에 대응하여 배치할 수 있다.
일 실시예에 있어서, 제1 보조 영역(AA1b)의 광 투과율과 제2 보조 영역(AA2b)의 광 투과율은 서로 상이할 수 있다. 예를 들어, 제1 보조 영역(AA1b)의 광 투과율은 제2 보조 영역(AA2b)의 광 투과율보다 높을 수 있다. 이러한 경우, 제1 보조 영역(AA1b) 및 제2 보조 영역(AA2b)에 각각 대응하여 배치되는 제1 컴포넌트(20a) 및 제2 컴포넌트(20b)를 조절할 수 있다. 예컨대, 제1 보조 영역(AA1b)은 상대적으로 광 투과율이 높으므로, 투과율이 상대적으로 낮은 가시광선 파장대의 광을 수광하는 제1 컴포넌트(20a)를 제1 보조 영역(AA1b)에 대응하여 배치할 수 있다. 제2 보조 영역(AA2b)은 상대적으로 광 투과율이 낮으므로, 투과율이 상대적으로 높은 적외선 파장대의 광을 수광하는 제2 컴포넌트(20b)를 제2 보조 영역(AA2b)에 대응하여 배치할 수 있다.
도 25는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 25는 도 16의 변형 실시예로, 차이점을 위주로 설명한다.
도 25를 참조하면, 표시 장치(1c)는 제1 보조 영역(AA1c), 제1 중간 영역(TRA1c), 제2 보조 영역(AA2c), 및 제2 중간 영역(TRA2c)을 포함할 수 있다. 제1 보조 영역(AA1c)과 제2 보조 영역(AA2c)은 서로 이격되지 않을 수 있다. 제1 중간 영역(TRA1c)은 제1 보조 영역(AA1c)의 일부를 둘러싸고, 제2 중간 영역(TRA2c)은 제2 보조 영역(AA2b)의 일부를 둘러쌀 수 있다. 보조 영역들은 중간 영역들에 의해 부분적으로 둘러싸일 수 있다. 제1 보조 영역(AA1c)은 도 16의 제1 보조 영역(AA1a)에 대응하고, 제1 중간 영역(TRA1c)은 도 16의 제1 중간 영역(TRA1)에 대응하고, 제2 보조 영역(AA2c)은 도 16의 제2 보조 영역(AA2a)에 대응하고, 제2 중간 영역(TRA2c)은 도 16의 제2 중간 영역(TRA2)에 대응할 수 있다.
표시 장치(1c)는 제1 보조 영역(AA1c)에 대응하여 배치되는 제1 컴포넌트(20ac), 및 제2 보조 영역(AA2c)에 대응하여 배치되는 제2 컴포넌트(20bc)를 포함할 수 있다. 도 24에서 전술한 바와 같이 회절 차이 개선 또는 투과율 개선을 고려하여 제1 컴포넌트(20ac)와 제2 컴포넌트(20bc)의 종류(또는, 기능)를 선택할 수 있다.
도 26은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 26은 도 16의 변형 실시예로, 차이점을 위주로 설명한다.
도 26을 참조하면, 표시 장치(1d)는 제1 보조 영역(AA1d), 제1 중간 영역(TRA1d), 제2 보조 영역(AA2d), 및 제2 중간 영역(TRA2d)을 포함할 수 있다. 제1 보조 영역(AA1d)과 제2 보조 영역(AA2d)은 서로 이격되지 않을 수 있다. 제1 중간 영역(TRA1d)은 제1 보조 영역(AA1d)을 둘러싸고, 제2 중간 영역(TRA2d)은 제2 보조 영역(AA2d)을 둘러쌀 수 있다. 보조 영역들은 중간 영역들에 의해 둘러싸일 수 있다. 제1 보조 영역(AA1d)은 도 16의 제1 보조 영역(AA1a)에 대응하고, 제1 중간 영역(TRA1d)은 도 16의 제1 중간 영역(TRA1)에 대응하고, 제2 보조 영역(AA2d)은 도 16의 제2 보조 영역(AA2a)에 대응하고, 제2 중간 영역(TRA2d)은 도 16의 제2 중간 영역(TRA2)에 대응할 수 있다.
표시 장치(1d)는 제1 보조 영역(AA1d)에 대응하여 배치되는 제1 컴포넌트(20ad), 및 제2 보조 영역(AA2d)에 대응하여 배치되는 제2 컴포넌트(20bd)를 포함할 수 있다. 도 24에서 전술한 바와 같이 회절 차이 개선 또는 투과율 개선을 고려하여 제1 컴포넌트(20ad)와 제2 컴포넌트(20bd)의 종류(또는, 기능)를 선택할 수 있다.
도 27은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 27은 도 16의 변형 실시예로, 차이점을 위주로 설명한다.
도 27을 참조하면, 표시 장치(1e)는 제1 보조 영역(AA1e), 제1 중간 영역(TRA1e), 제2 보조 영역(AA2e), 제2 중간 영역(TRA2e), 제3 보조 영역(AA3e), 및 제3 중간 영역(TRA3e)을 포함할 수 있다. 제1 중간 영역(TRA1e)들은 제1 보조 영역(AA1e)의 좌측 및 우측에 각각 배치되고, 제2 중간 영역(TRA2e)들은 제2 보조 영역(AA2e)의 좌측 및 우측에 각각 배치되고, 제3 중간 영역(TRA3e)들은 제3 보조 영역(AA3e)의 좌측 및 우측에 각각 배치될 수 있다. 이는 일 실시예에 불과하며 중간 영역들의 배치는 다양하게 변경될 수 있다.
표시 장치(1e)는 제1 보조 영역(AA1e)에 대응하여 배치되는 제1 컴포넌트(20ae), 제2 보조 영역(AA2e)에 대응하여 배치되는 제2 컴포넌트(20be), 및 제3 보조 영역(AA3e)에 대응하여 배치되는 제3 컴포넌트(20ce)를 포함할 수 있다. 도 24에서 전술한 바와 같이 회절 차이 개선 또는 투과율 개선을 고려하여 제1 컴포넌트(20ae), 제2 컴포넌트(20be), 및 제3 컴포넌트(20ce)의 종류(또는, 기능)를 선택할 수 있다.
도 28은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 28은 도 16의 변형 실시예로, 차이점을 위주로 설명한다.
도 28을 참조하면, 표시 장치(1f)는 제1 보조 영역(AA1f), 제1 중간 영역(TRA1f), 제2 보조 영역(AA2f), 제2 중간 영역(TRA2f), 제3 보조 영역(AA3f), 제3 중간 영역(TRA3f), 제4 보조 영역(AA4f), 및 제4 중간 영역(TRA4f)을 포함할 수 있다. 제1 중간 영역(TRA1f)들은 제1 보조 영역(AA1f)의 좌측 및 우측에 각각 배치되고, 제2 중간 영역(TRA2f)은 제2 보조 영역(AA2f)의 좌측에 배치되고, 제3 중간 영역(TRA3f)들은 제3 보조 영역(AA3f)의 좌측 및 우측에 각각 배치되고, 제4 중간 영역(TRA4f)들은 제4 보조 영역(AA4f)의 좌측 및 우측에 각각 배치될 수 있다. 이는 일 실시예에 불과하며 중간 영역들의 배치는 다양하게 변경될 수 있다.
표시 장치(1f)는 제1 보조 영역(AA1f)에 대응하여 배치되는 제1 컴포넌트(20af), 제2 보조 영역(AA2f)에 대응하여 배치되는 제2 컴포넌트(20bf), 제3 보조 영역(AA3f)에 대응하여 배치되는 제3 컴포넌트(20cf), 및 제4 보조 영역(AA4f)에 대응하여 배치되는 제4 컴포넌트(20df)를 포함할 수 있다. 도 24에서 전술한 바와 같이 회절 차이 개선 또는 투과율 개선을 고려하여 제1 컴포넌트(20af), 제2 컴포넌트(20bf), 제3 컴포넌트(20cf), 제4 컴포넌트(20df)의 종류(또는, 기능)를 선택할 수 있다. 예를 들어, 제1 컴포넌트(20af)는 적외선 카메라(infrared camera)이고, 제2 컴포넌트(20bf)는 플러드 일루미네이터(flood illuminator)이고, 제3 컴포넌트(20cf)는 전면 카메라(front camera)이고, 제4 컴포넌트(20df)는 도트 프로젝터(dot projector)일 수 있다. 이때, 제1 보조 영역(AA1f), 제2 보조 영역(AA2f), 제3 보조 영역(AA3f), 및 제4 보조 영역(AA4f) 각각의 해상도 및/또는 투과율은 서로 상이할 수 있다.
도 29는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 29를 참조하면, 표시 장치(1g)는 제1 보조 영역(AA1g), 제1 중간 영역(TRA1g), 및 제2 보조 영역(AA2g)을 포함할 수 있다. 제1 보조 영역(AA1g)은 도 16의 제1 보조 영역(AA1a)에 대응하고, 제1 중간 영역(TRA1g)은 도 16의 제1 중간 영역(TRA1)에 대응하고, 제2 보조 영역(AA2g)은 도 1 의 제2 보조 영역(AA2)에 대응할 수 있다.
표시 장치(1g)는 제1 보조 영역(AA1g)에 대응하여 배치되는 제1 컴포넌트(20ag), 및 제2 보조 영역(AA2g)에 대응하여 배치되는 제2 컴포넌트(20bg)를 포함할 수 있다. 도 24에서 전술한 바와 같이 회절 차이 개선 또는 투과율 개선을 고려하여 제1 컴포넌트(20ag)와 제2 컴포넌트(20bg)의 종류(또는, 기능)를 선택할 수 있다.
도 30 및 도 31은 도 29의 일부분을 예시적으로 도시하는 확대 평면도들이다. 구체적으로, 도 30은 도 24의 메인 영역(MA), 제1 중간 영역(TRA1g), 및 제1 보조 영역(AA1g)의 일부분을 예시적으로 도시하고, 도 31은 도 24의 메인 영역(MA) 및 제2 보조 영역(AA2g)의 일부분을 예시적으로 도시한다.
먼저 도 30을 참조하면, 메인 영역(MA)에는 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)가 배치될 수 있다. 제1 보조 영역(AA1g)에는 제1 적색 보조 표시 요소(DEar1), 제1 녹색 보조 표시 요소(DEag1), 및 제1 청색 보조 표시 요소(DEab1)가 배치될 수 있다. 제1 중간 영역(TRA1g)에는 제1-1 보조 화소 회로(PCar1), 제1-2 보조 화소 회로(PCag1), 제1-3 보조 화소 회로(PCab1), 제3 적색 보조 부화소(SPXar3), 제3 녹색 보조 부화소(SPXag3), 및 제3 청색 보조 부화소(SPXab3)가 배치될 수 있다. 도 30에 도시된 부화소들의 구조는 전술한 도 17과 동일하며 전술한 설명이 동일하게 적용될 수 있다.
도 31을 참조하면, 메인 영역(MA)에는 적색 메인 부화소(SPXmr), 녹색 메인 부화소(SPXmg), 및 청색 메인 부화소(SPXmb)가 배치될 수 있다. 제2 보조 영역(AA2g)에는 제2 보조 화소(PXa2g)들이 배치될 수 있다. 제2 보조 영역(AA2g)은 제2 투과 영역(TA2g)을 포함할 수 있다. 도 31에 도시된 제2 보조 영역(AA2g)의 구조는 전술한 도 11과 동일하며 전술한 설명이 동일하게 적용될 수 있다.
도 32는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 32를 참조하면, 표시 장치(1h)는 메인 영역(MA), 개구 영역(OA), 및 보조 영역(AA)을 포함할 수 있다. 개구 영역(OA)과 보조 영역(AA)은 메인 영역(MA)에 의해 적어도 일부 둘러싸일 수 있다.
메인 영역(MA)에는 메인 화소(PXm)들이 배치될 수 있다. 보조 영역(AA)은 투과 영역(TA)과 화소 영역(PXA)을 포함할 수 있으며, 화소 영역(PXA)에는 보조 화소(PXa)들이 배치될 수 있다. 보조 영역(AA)에 대응하여 컴포넌트가 배치될 수 있다.
개구 영역(OA)은 화소들이 배치되지 않는 영역이며, 보조 영역(AA)과 동일하게 컴포넌트가 배치되는 영역일 수 있다. 즉, 개구 영역(OA)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 및/또는 음향이 투과할 수 있는 투과 영역(transmission area)으로 이해될 수 있다.
도 32에 도시되지 않았지만, 개구 영역(OA)과 보조 영역(AA) 사이에는 적어도 하나의 더미 부화소가 배치될 수 있다. 더미 부화소는 실제 발광하지는 않지만 전기적 신호를 전달하는 배선들의 길이 차이에 의한 저항 차이를 감소시키는 역할을 할 수 있다. 더미 부화소는 신호 딜레이가 발생하는 것을 방지하여 개구 영역(OA) 및 보조 영역(AA)과 동일한 행 또는 열에 배치되지 않는 부화소와 개구 영역(OA) 및 보조 영역(AA)과 동일한 행 또는 열에 배치되는 부화소 간에 휘도 차이가 발생하는 것을 방지할 수 있다.
도 33은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 33에 있어서, 도 32와 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 33을 참조하면, 표시 장치(1i)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 및 보조 영역(AA)을 포함할 수 있다. 제1 개구 영역(OA1) 및 제2 개구 영역(OA2) 각각은 화소들이 배치되지 않는 영역이며, 보조 영역(AA)과 동일하게 컴포넌트가 배치되는 영역일 수 있다. 즉, 제1 개구 영역(OA1) 및 제2 개구 영역(OA2)은 컴포넌트로부터 외부로 출력되거나 외부로부터 컴포넌트를 향해 진행하는 빛 및/또는 음향이 투과할 수 있는 투과 영역(transmission area)으로 이해될 수 있다.
도 34는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 34에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 34를 참조하면, 전술한 도 33과 다르게 보조 영역(AA)은 제1 개구 영역(OA1)과 제2 개구 영역(OA2) 사이에 위치할 수 있다.
도 35는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 35에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 35를 참조하면, 표시 장치(1k)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1k), 및 제2 보조 영역(AA2k)을 포함할 수 있다. 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1k), 및 제2 보조 영역(AA2k)은 제1 방향(예를 들어, ±x 방향)을 따라 순서대로 위치할 수 있다.
제1 보조 영역(AA1k)은 제1 투과 영역(TA1k)과 제1 화소 영역(PXA1k)을 포함할 수 있으며, 제1 화소 영역(PXA1k)에는 제1 보조 화소(PXa1k)들이 배치될 수 있다. 제2 보조 영역(AA2k)은 제2 투과 영역(TA2k)과 제2 화소 영역(PXA2k)을 포함할 수 있으며, 제2 화소 영역(PXA2k)에는 제2 보조 화소(PXa2k)들이 배치될 수 있다. 제1 보조 영역(AA1k) 및 제2 보조 영역(AA2k) 각각에 대응하여 컴포넌트들이 배치될 수 있다.
도 36은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 36에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 36을 참조하면, 표시 장치(1ℓ)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1ℓ), 및 제2 보조 영역(AA2ℓ)을 포함할 수 있다. 제1 보조 영역(AA1ℓ), 및 제2 보조 영역(AA2ℓ), 제1 개구 영역(OA1), 및 제2 개구 영역(OA2)은 제1 방향(예를 들어, ±x 방향)을 따라 순서대로 위치할 수 있다.
제1 보조 영역(AA1ℓ)은 제1 투과 영역(TA1ℓ)과 제1 화소 영역(PXA1ℓ)을 포함할 수 있으며, 제1 화소 영역(PXA1ℓ)에는 제1 보조 화소(PXa1ℓ)들이 배치될 수 있다. 제2 보조 영역(AA2ℓ)은 제2 투과 영역(TA2ℓ)과 제2 화소 영역(PXA2ℓ)을 포함할 수 있으며, 제2 화소 영역(PXA2ℓ)에는 제2 보조 화소(PXa2ℓ)들이 배치될 수 있다. 제1 보조 영역(AA1ℓ) 및 제2 보조 영역(AA2ℓ) 각각에 대응하여 컴포넌트들이 배치될 수 있다.
도 37은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 37에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 37을 참조하면, 표시 장치(1m)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1m), 및 제2 보조 영역(AA2m)을 포함할 수 있다. 제1 개구 영역(OA1)과 제2 개구 영역(OA2)은 표시 장치(1m)의 좌상측에 배치되고, 제1 보조 영역(AA1m) 및 제2 보조 영역(AA2m)은 표시 장치(1m)의 우상측에 배치될 수 있다.
제1 보조 영역(AA1m)은 제1 투과 영역(TA1m)과 제1 화소 영역(PXA1m)을 포함할 수 있으며, 제1 화소 영역(PXA1m)에는 제1 보조 화소(PXa1m)들이 배치될 수 있다. 제2 보조 영역(AA2m)은 제2 투과 영역(TA2m)과 제2 화소 영역(PXA2m)을 포함할 수 있으며, 제2 화소 영역(PXA2m)에는 제2 보조 화소(PXa2m)들이 배치될 수 있다. 제1 보조 영역(AA1m) 및 제2 보조 영역(AA2m) 각각에 대응하여 컴포넌트들이 배치될 수 있다.
도 38은 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 38에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 38을 참조하면, 표시 장치(1n)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 및 보조 영역(AAn)을 포함할 수 있다. 제1 개구 영역(OA1), 제2 개구 영역(OA2), 및 보조 영역(AAn)은 표시 장치(1n)의 좌상측에 배치될 수 있다.
보조 영역(AAn)은 투과 영역(TAn)과 화소 영역(PXAn)을 포함할 수 있으며, 화소 영역(PXAn)에는 보조 화소(PXan)들이 배치될 수 있다. 보조 영역(AAn)에 대응하여 컴포넌트들이 배치될 수 있다.
도 39는 본 발명의 일 실시예에 따른 표시 장치의 일부분을 개략적으로 도시하는 평면도이다. 도 39에 있어서, 도 33과 동일한 참조 부호는 동일 부재를 일컫는 바, 이들에 대한 중복 설명은 생략한다.
도 39를 참조하면, 표시 장치(1o)는 메인 영역(MA), 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1o), 및 제2 보조 영역(AA2o)을 포함할 수 있다. 제1 개구 영역(OA1), 제2 개구 영역(OA2), 제1 보조 영역(AA1o), 및 제2 보조 영역(AA2o)은 표시 장치(1o)의 좌상측에 배치될 수 있다.
제1 보조 영역(AA1o)은 제1 투과 영역(TA1o)과 제1 화소 영역(PXA1o)을 포함할 수 있으며, 제1 화소 영역(PXA1o)에는 제1 보조 화소(PXa1o)들이 배치될 수 있다. 제2 보조 영역(AA2o)은 제2 투과 영역(TA2o)과 제2 화소 영역(PXA2o)을 포함할 수 있으며, 제2 화소 영역(PXA2o)에는 제2 보조 화소(PXa2o)들이 배치될 수 있다. 제1 보조 영역(AA1o) 및 제2 보조 영역(AA2o) 각각에 대응하여 컴포넌트들이 배치될 수 있다.
지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조 방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치.
10: 표시 패널
100: 기판
AA1, AA2: 제1 보조 영역, 제2 보조 영역
PXA1, PXA2: 제1 화소 영역, 제2 화소 영역
TA1, TA2: 제1 투과 영역, 제2 투과 영역
130a, 130b: 제1 도전 패턴, 제2 도전 패턴

Claims (20)

  1. 행렬로 배열된 복수의 제1 화소 영역들 및 상기 복수의 제1 화소 영역들 사이에 배치되는 복수의 제1 투과 영역들을 포함하는 제1 보조 영역, 및 행렬로 배열된 복수의 제2 화소 영역들 및 상기 복수의 제2 화소 영역들 사이에 배치되는 복수의 제2 투과 영역들을 포함하는 제2 보조 영역이 정의된 기판;
    상기 복수의 제1 화소 영역들 상에 각각 배치되는 복수의 제1 도전 패턴들; 및
    상기 복수의 제2 화소 영역들 상에 각각 배치되는 복수의 제2 도전 패턴들을 포함하고,
    단위면적당 상기 복수의 제1 도전 패턴들의 개수는 단위면적당 상기 복수의 제2 도전 패턴들의 개수보다 큰 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 도전 패턴들 각각의 크기는 상기 복수의 제2 도전 패턴들 각각의 크기보다 작은 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 제1 도전 패턴들 중 행 방향 또는 열 방향으로 서로 이웃하는 제1 도전 패턴들 사이의 제1 이격 거리는 상기 복수의 제2 도전 패턴들 중 상기 행 방향 또는 상기 열 방향으로 서로 이웃하는 제2 도전 패턴들 사이의 제2 이격 거리보다 작은 표시 장치.
  4. 제1 항에 있어서,
    상기 복수의 제1 투과 영역들 각각의 크기는 상기 복수의 제2 투과 영역들 각각의 크기보다 작은 표시 장치.
  5. 제1 항에 있어서,
    상기 복수의 제1 도전 패턴들 상에 각각 배치되는 복수의 제1 보조 화소들; 및
    상기 복수의 제2 도전 패턴들 상에 각각 배치되는 복수의 제2 보조 화소들을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 복수의 제1 보조 화소들 각각은 복수의 제1 보조 부화소들을 포함하고,
    상기 복수의 제2 보조 화소들 각각은 복수의 제2 보조 부화소들을 포함하고,
    상기 복수의 제1 보조 화소들 각각의 상기 복수의 제1 보조 부화소들의 개수는 상기 복수의 제2 보조 화소들 각각의 상기 복수의 제2 보조 부화소들의 개수와 상이한 표시 장치.
  7. 제6 항에 있어서,
    상기 복수의 제1 보조 화소들 각각의 상기 복수의 제1 보조 부화소들의 개수는 상기 복수의 제2 보조 화소들 각각의 상기 복수의 제2 보조 부화소들의 개수보다 작은 표시 장치.
  8. 제1 항에 있어서,
    상기 기판에는 상기 제1 보조 영역 및 상기 제2 보조 영역의 적어도 일부를 둘러싸는 메인 영역이 더 정의되고,
    상기 메인 영역의 해상도는 상기 제1 보조 영역의 해상도 및 상기 제2 보조 영역의 해상도보다 높고,
    상기 제1 보조 영역의 해상도는 상기 제2 보조 영역의 해상도보다 높은 표시 장치.
  9. 제1 항에 있어서,
    상기 복수의 제1 도전 패턴들 중 행 방향으로 서로 이웃하는 제1 도전 패턴들을 연결하는 복수의 제1 연결 패턴들;
    상기 복수의 제1 도전 패턴들 중 열 방향으로 서로 이웃하는 제1 도전 패턴들을 연결하는 복수의 제2 연결 패턴들;
    상기 복수의 제2 도전 패턴들 중 상기 행 방향으로 서로 이웃하는 제2 도전 패턴들을 연결하는 복수의 제3 연결 패턴들; 및
    상기 복수의 제2 도전 패턴들 중 상기 열 방향으로 서로 이웃하는 제2 도전 패턴들을 연결하는 복수의 제4 연결 패턴들을 더 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 기판 상에 배치되고, 반도체층 및 상기 반도체층과 적어도 일부 중첩하는 게이트 전극을 포함하는 트랜지스터를 더 포함하고,
    상기 복수의 제1 도전 패턴들 및 상기 복수의 제2 도전 패턴들은 상기 기판과 상기 반도체층 사이에 개재되는 표시 장치.
  11. 제1 항에 있어서,
    상기 제1 보조 영역 하부에 배치되고 제1 파장대의 광을 수광하는 제1 컴포넌트; 및
    상기 제2 보조 영역 하부에 배치되고 상기 제1 파장대와 다른 제2 파장대의 광을 수광하는 제2 컴포넌트를 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 파장대는 가시광선 파장대이고,
    상기 제2 파장대는 적외선 파장대인 표시 장치.
  13. 제1 투과 영역을 포함하는 제1 보조 영역, 제2 투과 영역을 포함하는 제2 보조 영역, 및 상기 제1 보조 영역과 상기 제2 보조 영역의 적어도 일부를 둘러싼 메인 영역이 정의된 기판;
    상기 메인 영역 상에 배치되고, 제1 색의 광을 방출하는 복수의 메인 표시 요소들;
    상기 제1 보조 영역 상에 배치되고, 상기 제1 색의 광을 방출하는 복수의 제1 보조 표시 요소들; 및
    상기 제2 보조 영역 상에 배치되고, 상기 제1 색의 광을 방출하는 복수의 제2 보조 표시 요소들을 포함하고,
    단위면적당 상기 복수의 메인 표시 요소들의 개수는 단위면적당 상기 복수의 제1 보조 표시 요소들의 개수 및 단위면적당 상기 복수의 제2 보조 표시 요소들의 개수보다 크고,
    단위면적당 상기 복수의 제1 보조 표시 요소들의 개수는 단위면적당 상기 복수의 제2 보조 표시 요소들의 개수보다 작은 표시 장치.
  14. 제13 항에 있어서,
    상기 복수의 메인 표시 요소들 각각의 발광 면적은 상기 복수의 제1 보조 표시 요소들 각각의 발광 면적 및 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적보다 작고,
    상기 복수의 제1 보조 표시 요소들 각각의 발광 면적은 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적과 상이한 표시 장치.
  15. 제14 항에 있어서,
    상기 복수의 제1 보조 표시 요소들 각각의 발광 면적은 상기 복수의 제2 보조 표시 요소들 각각의 발광 면적보다 큰 표시 장치.
  16. 제13 항에 있어서,
    상기 복수의 메인 표시 요소들에 각각 전기적으로 연결되는 복수의 메인 화소 회로들;
    상기 복수의 제1 보조 표시 요소들에 각각 전기적으로 연결되는 복수의 제1 보조 화소 회로들; 및
    상기 복수의 제2 보조 표시 요소들에 각각 전기적으로 연결되는 복수의 제2 보조 화소 회로들을 더 포함하고,
    평면 상에서, 상기 복수의 메인 표시 요소들과 상기 복수의 메인 화소 회로들은 서로 적어도 일부 중첩하고,
    평면 상에서, 상기 복수의 제1 보조 표시 요소들과 상기 복수의 제1 보조 화소 회로들은 서로 이격하고,
    평면 상에서, 상기 복수의 제2 보조 표시 요소들과 상기 복수의 제2 보조 화소 회로들은 서로 이격하는 표시 장치.
  17. 제16 항에 있어서,
    일 방향을 따르는 상기 복수의 제1 보조 화소 회로들의 제1 길이는 상기 일 방향을 따르는 상기 복수의 제2 보조 화소 회로들의 제2 길이보다 큰 표시 장치.
  18. 제16 항에 있어서,
    상기 복수의 제1 보조 표시 요소들을 상기 복수의 제1 보조 화소 회로들에 각각 연결하고, 상기 제1 보조 영역과 적어도 일부 중첩하는 복수의 제1 연결 배선들; 및
    상기 복수의 제2 보조 표시 요소들을 상기 복수의 제2 보조 화소 회로들에 각각 연결하고, 상기 제2 보조 영역과 적어도 일부 중첩하는 복수의 제2 연결 배선들을 더 포함하고,
    상기 복수의 제1 연결 배선들 및 상기 복수의 제2 연결 배선들은 투명 전도성 산화물을 포함하는 표시 장치.
  19. 제13 항에 있어서,
    상기 제1 보조 영역 하부에 배치되고 제1 파장대의 광을 수광하는 제1 컴포넌트; 및
    상기 제2 보조 영역 하부에 배치되고 상기 제1 파장대와 다른 제2 파장대의 광을 수광하는 제2 컴포넌트를 더 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 파장대는 가시광선 파장대이고,
    상기 제2 파장대는 적외선 파장대인 표시 장치.
KR1020210162594A 2021-11-23 2021-11-23 표시 장치 KR20230076957A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210162594A KR20230076957A (ko) 2021-11-23 2021-11-23 표시 장치
CN202211405283.9A CN116171069A (zh) 2021-11-23 2022-11-10 显示装置
US17/992,998 US20230165050A1 (en) 2021-11-23 2022-11-23 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210162594A KR20230076957A (ko) 2021-11-23 2021-11-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20230076957A true KR20230076957A (ko) 2023-06-01

Family

ID=86383619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210162594A KR20230076957A (ko) 2021-11-23 2021-11-23 표시 장치

Country Status (3)

Country Link
US (1) US20230165050A1 (ko)
KR (1) KR20230076957A (ko)
CN (1) CN116171069A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230116914A (ko) 2020-12-07 2023-08-04 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 및 하부 금속 코팅을 사용한 전도성 증착 층의 패턴화

Also Published As

Publication number Publication date
US20230165050A1 (en) 2023-05-25
CN116171069A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
US10854690B2 (en) Display apparatus
US11469276B2 (en) OLED display apparatus including first and second pluralities of opposite electrodes having different shapes corresponding to a display area and sensor area
US8362683B2 (en) Organic light emitting display apparatus
US11871601B2 (en) Display apparatus
US20210183983A1 (en) Display device
US20210143231A1 (en) Display apparatus
CN111200068B (zh) 显示装置
US11844248B2 (en) Display panel and display apparatus including the same
US11706961B2 (en) Display panel and display apparatus including the same
US11386850B2 (en) Display panel and display apparatus including the same
US11849605B2 (en) Display device having pixel-defining layers
CN111952336A (zh) 有机发光显示设备
US20210376279A1 (en) Display apparatus and electronic apparatus
KR20210002283A (ko) 표시 장치 및 표시 장치의 제조방법
US20220045160A1 (en) Display panel and display apparatus including the same
KR20210154301A (ko) 표시장치
US20230337461A1 (en) Display panel and display apparatus including the same
US20230165050A1 (en) Display device
KR20220008992A (ko) 표시장치
US11930658B2 (en) Display apparatus and method of manufacturing the same
US11800770B2 (en) Display device
KR20220161643A (ko) 표시 장치
KR20230037107A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230019313A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20230006692A (ko) 표시 장치