KR20230071904A - 표시 장치와 그의 구동 방법 - Google Patents

표시 장치와 그의 구동 방법 Download PDF

Info

Publication number
KR20230071904A
KR20230071904A KR1020210157661A KR20210157661A KR20230071904A KR 20230071904 A KR20230071904 A KR 20230071904A KR 1020210157661 A KR1020210157661 A KR 1020210157661A KR 20210157661 A KR20210157661 A KR 20210157661A KR 20230071904 A KR20230071904 A KR 20230071904A
Authority
KR
South Korea
Prior art keywords
voltage
pam
data
transistor
sub
Prior art date
Application number
KR1020210157661A
Other languages
English (en)
Inventor
황정환
김현준
이계욱
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210157661A priority Critical patent/KR20230071904A/ko
Priority to US17/810,141 priority patent/US11887525B2/en
Priority to EP22205728.3A priority patent/EP4181111A3/en
Priority to CN202211404285.6A priority patent/CN116137133A/zh
Priority to CN202222998479.5U priority patent/CN218996329U/zh
Priority to TW111143423A priority patent/TW202334929A/zh
Publication of KR20230071904A publication Critical patent/KR20230071904A/ko
Priority to US18/422,988 priority patent/US20240161676A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

일 실시예에 따른 표시 장치는 PAM 데이터 전압들이 각각 인가되는 PAM 데이터 배선들, PWM 데이터 전압들이 각각 인가되는 PWM 데이터 배선들, 및 상기 PWM 데이터 배선들과 상기 PAM 데이터 배선들에 각각 연결되는 복수의 서브 화소들을 구비한다. 상기 복수의 서브 화소들 중에서 어느 한 서브 화소는 발광 소자, 상기 PAM 데이터 전압들 중에서 어느 한 PAM 데이터 전압에 따른 제어 전류를 제1 노드에 공급하는 제1 화소 구동부, 상기 PWM 데이터 전압들 중에서 어느 한 PWM 데이터 전압에 따른 구동 전류를 생성하는 제2 화소 구동부, 및 상기 제1 노드의 전압에 따라 상기 구동 전류를 상기 발광 소자에 공급하는 기간을 조정하는 제3 화소 구동부를 포함한다. 상기 서브 화소가 저계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값은 상기 서브 화소가 상기 저계조 영역보다 높은 고계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값보다 작다.

Description

표시 장치와 그의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVNG THE SAME}
본 발명은 표시 장치와 그의 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다.
발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 또는 발광 소자로서 LED(Light Emitting Diode)와 같은 무기 발광 다이오드 소자를 포함하는 발광 다이오드 표시 장치를 포함할 수 있다. 무기 발광 다이오드 소자는 구동 전류에 따라 발광하는 광의 파장이 달라지므로, 무기 발광 다이오드 소자에 인가되는 구동 전류의 크기를 조정함으로써 무기 발광 다이오드 소자의 광의 휘도 또는 계조를 조정하는 경우, 화상의 품질이 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 무기 발광 다이오드 소자에 인가되는 구동 전류에 따라 발광하는 광의 파장이 달라짐으로써, 화상의 품질이 저하되는 것을 줄이거나 방지할 수 있는 표시 장치와 그의 구동 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 PAM 데이터 전압들이 각각 인가되는 PAM 데이터 배선들, PWM 데이터 전압들이 각각 인가되는 PWM 데이터 배선들, 및 상기 PWM 데이터 배선들과 상기 PAM 데이터 배선들에 각각 연결되는 복수의 서브 화소들을 구비한다. 상기 복수의 서브 화소들 중에서 어느 한 서브 화소는 발광 소자, 상기 PAM 데이터 전압들 중에서 어느 한 PAM 데이터 전압에 따른 제어 전류를 제1 노드에 공급하는 제1 화소 구동부, 상기 PWM 데이터 전압들 중에서 어느 한 PWM 데이터 전압에 따른 구동 전류를 생성하는 제2 화소 구동부, 및 상기 제1 노드의 전압에 따라 상기 구동 전류를 상기 발광 소자에 공급하는 기간을 조정하는 제3 화소 구동부를 포함한다. 상기 서브 화소가 저계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값은 상기 서브 화소가 상기 저계조 영역보다 높은 고계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값보다 작다.
상기 저계조 영역은 블랙 계조 영역을 가리키며, 상기 고계조 영역은 그레이 계조 영역과 화이트 계조 영역을 가리킬 수 있다.
상기 PWM 데이터 전압은 상기 저계조 영역에서 제1 저계조 전압에서 제2 저계조 전압으로 상승하고, 상기 고계조 영역에서 제1 고계조 전압에서 제2 고계조 전압으로 상승할 수 있다.
상기 제2 저계조 전압은 상기 제1 저계조 전압보다 클 수 있다.
상기 PAM 데이터 전압은 상기 저계조 영역에서 하이 PAM 데이터 전압을 가지며, 상기 고계조 영역에서 상기 하이 PAM 데이터 전압보다 낮은 로우 PAM 데이터 전압을 가질 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 PAM 데이터 배선들, PWM 데이터 배선들, 및 상기 PWM 데이터 배선들과 상기 PAM 데이터 배선들과 상기 PAM 데이터 배선들에 각각 연결되는 복수의 서브 화소들을 복수의 서브 화소들을 포함하는 표시 패널, 상기 PWM 데이터 배선들에 PWM 데이터 전압들을 인가하는 소스 구동부, 상기 PAM 데이터 배선들에 PAM 데이터 전압들을 인가하는 전원 공급부, 및 디지털 비디오 데이터 중에서 저계조 영역에 해당하는 디지털 비디오 데이터를 판단하고, 상기 저계조 영역에 해당하는 디지털 비디오 데이터를 하향 변조하여 변환 디지털 데이터를 출력하는 디지털 데이터 변환부를 구비한다.
상기 디지털 데이터 변환부로부터 상기 변환 디지털 데이터를 입력 받고, 상기 변환 디지털 데이터와 소스 제어 신호를 상기 소스 구동부로 출력하는 타이밍 제어부를 더 구비할 수 있다. 상기 소스 구동부는 상기 변환 디지털 데이터를 상기 PWM 데이터 전압들로 변환할 수 있다.
상기 전원 공급부는 상기 디지털 데이터 변환부로부터 입력되는 PAM 제어 신호에 따라 하이 PAM 데이터 전압과 로우 PAM 데이터 전압 중 어느 하나를 상기 PAM 데이터 배선들 각각에 출력할 수 있다.
상기 하이 PAM 데이터 전압은 상기 로우 PAM 데이터 전압보다 높은 레벨을 가질 수 있다.
상기 전원 공급부는 제1 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 하이 PAM 데이터 전압을 상기 PAM 데이터 배선들 중 제1 PAM 데이터 배선에 출력하고, 제2 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 로우 PAM 데이터 전압을 상기 제1 PAM 데이터 배선에 출력할 수 있다.
상기 디지털 데이터 변환부는 상기 PAM 제어 신호 중에서 상기 저계조 영역에 대응되는 PAM 제어 신호를 상기 제1 레벨 전압으로 출력하고, 상기 고계조 영역에 대응되는 PAM 제어 신호를 상기 제2 레벨 전압으로 출력할 수 있다.
상기 저계조 영역은 블랙 계조 영역을 가리키며, 상기 고계조 영역은 그레이 계조 영역과 화이트 계조 영역을 가리킬 수 있다.
상기 서브 화소가 저계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값은 상기 서브 화소가 상기 저계조 영역보다 높은 고계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값보다 작을 수 있다.
상기 PWM 데이터 전압은 상기 저계조 영역에서 제1 저계조 전압에서 제2 저계조 전압으로 상승하고, 상기 고계조 영역에서 제1 고계조 전압에서 제2 고계조 전압으로 상승할 수 있다.
상기 제2 저계조 전압은 상기 제1 저계조 전압보다 클 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 디지털 비디오 데이터 중에서 저계조 영역에 해당하는 디지털 비디오 데이터를 판단하는 단계, 상기 저계조 영역의 디지털 비디오 데이터를 하향 변조하여 변조 디지털 데이터를 출력하는 단계, 상기 저계조 영역에 대응되는 PAM 제어 신호를 제1 레벨 전압으로 출력하고, 상기 저계조 영역 이외의 고계조 영역에 대응되는 PAM 제어 신호를 제2 레벨 전압으로 출력하는 단계, 변조된 디지털 비디오 데이터에 따라 PWM 데이터 전압들을 생성하여 PWM 데이터 배선들에 출력하는 단계, 및 상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계를 포함하는 표시 장치의 구동 방법.
상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계는 상기 PAM 제어 신호에 따라 하이 PAM 데이터 전압과 로우 PAM 데이터 전압 중 어느 하나를 상기 PAM 데이터 배선들 각각에 출력할 수 있다.
상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계는 제1 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 하이 PAM 데이터 전압을 상기 PAM 데이터 배선들 중 제1 PAM 데이터 배선에 출력하고, 제2 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 로우 PAM 데이터 전압을 상기 제1 PAM 데이터 배선에 출력할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치와 구동 방법에 의하면, 무기 발광 다이오드 소자에 인가되는 구동 전류를 일정하게 유지한 채, 구동 전류가 인가되는 기간을 조정하여 무기 발광 다이오드 소자로부터 발광하는 광의 휘도를 제어한다. 그러므로, 무기 발광 다이오드 소자에 인가되는 구동 전류에 따라 발광하는 광의 파장이 달라짐으로써, 화상의 품질이 저하되는 것을 줄이거나 방지할 수 있다.
또한, 실시예들에 따른 표시 장치와 구동 방법에 의하면, 저계조 영역에서 구동 전류의 피크 전류 값의 크기를 낮추는 대신에, 구동 전류가 발광 소자에 인가되는 기간을 늘림으로써, 저계조 영역에서 구동 전류의 피크 전류 값을 일정하게 하거나 피크 전류 값의 차이를 줄일 수 있다. 그러므로, 저계조 영역에서 구동 전류의 피크 전류 값이 변동됨으로써, 저계조 영역에서 표시 패널이 표시하는 영상의 색좌표가 달라지는 것을 방지하거나 줄일 수 있다. 또한, 저계조 영역에서 서브 화소들 각각의 발광 효율이 구동 전류에 따라 달라지는 것을 방지하거나 줄일 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 2는 일 실시예에 따른 제1 서브 화소를 보여주는 회로도이다.
도 3은 일 실시예에 따른 구동 전류에 따른 제1 서브 화소의 발광 소자가 발광하는 광의 파장, 제2 서브 화소의 발광 소자가 발광하는 광의 파장, 및 제3 서브 화소의 발광 소자가 발광하는 광의 파장을 보여주는 그래프이다.
도 4는 일 실시예에 따른 구동 전류에 따른 제1 서브 화소의 발광 소자의 발광 효율, 제2 서브 화소의 발광 소자의 발광 효율, 및 제3 서브 화소의 발광 소자의 발광 효율을 보여주는 그래프이다.
도 5는 제N 내지 제N+2 프레임 기간 동안 표시 장치의 동작을 보여주는 일 예시 도면이다.
도 6은 제N 내지 제N+2 프레임 기간 동안 표시 장치의 동작을 보여주는 또 다른 예시 도면이다.
도 7은 일 실시예에 따른 제N 프레임 기간에서 제k 내지 제k+5 로우 라인들에 배치된 서브 화소들에 인가되는 스캔 초기화 신호들, 스캔 기입 신호들, 스캔 제어 신호들, PWM 발광 신호들, PAM 발광 신호들, 및 스윕 신호들을 보여주는 파형도이다.
도 8은 일 실시예에 따른 제N 프레임 기간에서 제k 로우 라인에 배치된 서브 화소들 각각에 인가되는 제k 스캔 초기화 신호, 제k 스캔 기입 신호, 제k 스캔 제어 신호, 제k PWM 발광 신호, 제k PAM 발광 신호, 및 제k 스윕 신호, 제3 노드의 전압과 발광 소자에 인가되는 구동 전류가 인가되는 기간을 보여주는 파형도이다.
도 9는 일 실시예에 따른 제5 기간과 제6 기간 동안 제k 스윕 신호, 제1 트랜지스터의 게이트 전극의 전압, 제1 트랜지스터의 턴-온 타이밍, 및 제15 트랜지스터의 턴-온 타이밍을 보여주는 타이밍 도이다.
도 10 내지 도 13은 도 8의 제1 기간, 제2 기간, 제3 기간, 및 제6 기간 동안 제1 서브 화소의 동작을 보여주는 회로도들이다.
도 14는 계조에 따른 제j PWM 데이터 배선의 PWM 데이터 전압과 제1 PAM 데이터 전압의 일 예를 보여주는 그래프이다.
도 15는 일 실시예에 따른 표현하려는 계조에 따른 구동 전류의 발광 기간을 보여주는 파형도이다.
도 16은 또 다른 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 17은 도 16의 디지털 데이터 변환부를 상세히 보여주는 블록도이다.
도 18은 1 수평 라인의 디지털 비디오 데이터, 저계조 맵 데이터, 및 변조 디지털 데이터를 보여주는 일 예시 도면이다.
도 19는 도 16의 전원 공급부를 상세히 보여주는 회로도이다.
도 20은 계조에 따른 제j PWM 데이터 배선의 PWM 데이터 전압과 제1 PAM 데이터 전압의 또 다른 예를 보여주는 그래프이다.
도 21은 또 다른 실시예에 따른 저계조 영역에서 구동 전류에 따른 발광 기간을 보여주는 파형도이다.
도 22는 또 다른 실시예에 따른 고계조 영역에서 구동 전류에 따른 발광 기간을 보여주는 파형도이다.
도 23은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 24는 또 다른 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 25는 도 24에 도시된 표시 장치를 포함하는 타일형 표시 장치를 보여주는 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100), 스캔 구동부(110), 소스 구동부(200), 타이밍 제어부(300), 및 전원 공급부(400)를 포함한다.
표시 패널(100)의 표시 영역(DA)은 화상을 표시하는 서브 화소들(RP, GP, BP), 서브 화소들(RP, GP, BP)에 연결되는 스캔 기입 배선(GWL)들, 스캔 초기화 배선(GIL)들, 스캔 제어 배선(GCL)들, 스윕 신호 배선(SWL)들, PWM 발광 배선(PWEL)들, PAM 발광 배선(PAEL)들, PWM 데이터 배선(DL)들, 제1 PAM 데이터 배선(RDL)들, 제2 PAM 데이터 배선(GDL)들, 및 제3 PAM 데이터 배선(BDL)들을 포함할 수 있다.
스캔 기입 배선(GWL)들, 스캔 초기화 배선(GIL)들, 스캔 제어 배선(GCL)들, 스윕 신호 배선(SWL)들, PWM 발광 배선(PWEL)들, 및 PAM 발광 배선(PAEL)들은 제1 방향(X축 방향)으로 연장되고, 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 배치될 수 있다. PWM 데이터 배선(DL)들, 제1 PAM 데이터 배선(RDL)들, 제2 PAM 데이터 배선(GDL)들, 및 제3 PAM 데이터 배선(BDL)들은 제2 방향(Y축 방향)으로 연장되고, 제1 방향(X축 방향)으로 배치될 수 있다. 제1 PAM 데이터 배선(RDL)들은 서로 전기적으로 연결되고, 제2 PAM 데이터 배선(GDL)들은 서로 전기적으로 연결되며, 제3 PAM 데이터 배선(BDL)들은 서로 전기적으로 연결될 수 있다.
서브 화소들(RP, GP, BP)은 제1 광을 발광하는 제1 서브 화소(RP)들, 제2 광을 발광하는 제2 서브 화소(GP)들, 및 제3 광을 발광하는 제3 서브 화소(BP)들을 포함할 수 있다. 제1 광은 적색 파장 대역의 광을 가리키고, 제2 광은 녹색 파장 대역의 광을 가리키며, 제3 광은 청색 파장 대역의 광을 가리킨다. 예를 들어, 제1 광의 메인 피크 파장은 대략 600㎚ 내지 750㎚에 위치하고, 제2 광의 메인 피크 파장은 대략 480㎚ 내지 560㎚에 위치하며, 제3 광의 메인 피크 파장은 대략 370㎚ 내지 460㎚에 위치할 수 있다.
서브 화소들(RP, GP, BP) 각각은 스캔 기입 배선(GWL)들 중 어느 하나, 스캔 초기화 배선(GIL)들 중 어느 하나, 스캔 제어 배선(GCL)들 중 어느 하나, 스윕 신호 배선(SWL)들 중 어느 하나, PWM 발광 배선(PWEL)들 중 어느 하나, 및 PAM 발광 배선(PAEL)들 중 어느 하나에 연결될 수 있다. 또한, 제1 서브 화소(RP)들 각각은 PWM 데이터 배선(DL)들 중 어느 하나와 제1 PAM 데이터 배선(RDL)들 중 어느 하나에 연결될 수 있다. 또한, 제2 서브 화소(GP)들 각각은 PWM 데이터 배선(DL)들 중 어느 하나와 제2 PAM 데이터 배선(GDL)들 중 어느 하나에 연결될 수 있다. 또한, 제3 서브 화소(BP)들 각각은 PWM 데이터 배선(DL)들 중 어느 하나와 제3 PAM 데이터 배선(BDL)들 중 어느 하나에 연결될 수 있다.
표시 패널(100)의 비표시 영역(NDA)에는 스캔 기입 배선(GWL)들, 스캔 초기화 배선(GIL)들, 스캔 제어 배선(GCL)들, 스윕 신호 배선(SPWL)들, PWM 발광 배선(PWEL)들, 및 PAM 발광 배선(PAEL)들에 신호들을 인가하기 위한 스캔 구동부(110)가 배치될 수 있다. 도 1에서는 스캔 구동부(110)가 표시 패널(100)의 일 측 가장자리에 배치된 것을 예시하였으나, 이에 한정되지 않는다. 스캔 구동부(110)는 표시 패널(100)의 양 측 가장자리에 배치될 수 있다.
스캔 구동부(110)는 제1 스캔 신호 구동부(111), 제2 스캔 신호 구동부(112), 스윕 신호 구동부(113), 및 발광 신호 구동부(114)를 포함할 수 있다.
제1 스캔 신호 구동부(111)는 타이밍 제어부(300)로부터 제1 스캔 구동 제어 신호(GDCS1)를 입력 받을 수 있다. 제1 스캔 신호 구동부(111)는 제1 스캔 구동 제어 신호(GDCS1)에 따라 스캔 초기화 배선(GIL)들에 스캔 초기화 신호들을 출력하고, 스캔 기입 배선(GWL)들에 스캔 기입 신호들을 출력할 수 있다. 즉, 제1 스캔 신호 구동부(111)는 두 개의 스캔 신호들, 즉 스캔 초기화 신호들과 스캔 기입 신호들을 함께 출력할 수 있다.
제2 스캔 신호 구동부(112)는 타이밍 제어부(300)로부터 제2 스캔 구동 제어 신호(GDCS2)를 입력 받을 수 있다. 제2 스캔 신호 구동부(112)는 제2 스캔 구동 제어 신호(GDCS2)에 따라 스캔 제어 배선(GCL)들에 스캔 제어 신호들을 출력할 수 있다.
스윕 신호 구동부(113)는 타이밍 제어부(300)로부터 제1 발광 제어 신호(ECS1)와 스윕 제어 신호(SPCS)를 입력 받을 수 있다. 스윕 신호 구동부(113)는 제1 발광 제어 신호(ECS1)에 따라 PWM 발광 배선(PWEL)들에 PWM 발광 신호들을 출력하고, 스윕 신호 배선(SWPL)들에 스윕 신호들을 출력할 수 있다. 즉, 스윕 신호 구동부(113)는 PWM 발광 신호들과 스윕 신호들을 함께 출력할 수 있다.
발광 신호 출력부(114)는 타이밍 제어부(300)로부터 제2 발광 제어 신호(ECS2)를 입력 받을 수 있다. 발광 신호 출력부(114)는 제2 발광 제어 신호(ECS2)에 따라 PAM 발광 배선(PAEL)들에 PAM 발광 신호들을 출력할 수 있다.
타이밍 제어부(300)는 디지털 비디오 데이터(DATA)와 타이밍 신호들(TS)을 입력 받는다. 타이밍 제어부(300)는 타이밍 신호들(TS)에 따라 스캔 구동부(110)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어 신호(STCS)를 생성할 수 있다. 스캔 타이밍 제어 신호(STCS)는 제1 스캔 구동 제어 신호, 제2 스캔 구동 제어 신호(GDSC2), 제1 발광 제어 신호(ECS1), 제2 발광 제어 신호(ECS2), 및 스윕 제어 신호(SWCS)를 생성할 수 있다. 또한, 타이밍 제어부(300)는 소스 구동부(200)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)를 생성할 수 있다.
타이밍 제어부(300)는 제1 스캔 구동 제어 신호(GDCS1), 제2 스캔 구동 제어 신호(GDSC2), 제1 발광 제어 신호(ECS1), 제2 발광 제어 신호(ECS2), 및 스윕 제어 신호(SWCS)를 스캔 구동부(110)로 출력한다. 타이밍 제어부(300)는 디지털 비디오 데이터(DATA)와 PWM 제어 신호(DCS)를 소스 구동부(200)로 출력한다.
소스 구동부(200)는 디지털 비디오 데이터(DATA)를 아날로그 PWM 데이터 전압들로 변환하여 PWM 데이터 배선(DL)들에 출력한다. 이로 인해, 스캔 구동부(110)의 스캔 기입 신호들에 의해 서브 화소(SP)들이 선택되며, 선택된 서브 화소들(RP, GP, BP)에 PWM 데이터 전압들이 공급될 수 있다.
전원 공급부(400)는 제1 PAM 데이터 전압을 제1 PAM 데이터 배선(RDL)들에 공통적으로 출력하고, 제2 PAM 데이터 전압을 제2 PAM 데이터 배선(GDL)들에 공통적으로 출력하며, 제3 PAM 데이터 전압을 제3 PAM 데이터 배선(BDL)들에 공통적으로 출력할 수 있다. 또한, 전원 공급부(400)는 복수의 전원 전압들을 생성하여 표시 패널(100)에 출력할 수 있다.
전원 공급부(400)는 제1 전원 전압(VDD1), 제2 전원 전압(VDD2), 제3 전원 전압(VSS), 초기화 전압(VINT), 게이트 온 전압(VGL), 및 게이트 오프 전압(VGH)을 표시 패널(100)로 출력할 수 있다. 제1 전원 전압(VDD1)과 제2 전원 전압(VDD2)은 서브 화소들(RP, GP, BP) 각각의 발광 소자를 구동하기 위한 고전위 구동 전압일 수 있다. 제3 구동 전압(VINT)은 서브 화소들(RP, GP, BP) 각각의 발광 소자를 구동하기 위한 저전위 구동 전압일 수 있다. 초기화 전압(VINT)과 게이트 오프 전압(VGH)은 서브 화소들(RP, GP, BP) 각각에 인가되며, 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)은 스캔 구동부(110)에 인가될 수 있다.
소스 구동부(200), 타이밍 제어부(300), 및 전원 공급부(400) 각각은 집적 회로(integrated circuit)로 형성될 수 있다. 또한, 소스 구동부(200)는 복수의 집적 회로로 형성될 수 있다.
도 2는 또 다른 실시예에 따른 제1 서브 화소를 보여주는 회로도이다.
도 2를 참조하면, 일 실시예에 따른 제1 서브 화소(RP)는 제k(k는 양의 정수) 스캔 기입 배선(GWLk), 제k 스캔 초기화 배선(GILk), 제k 스캔 제어 배선(GCLk), 제k 스윕 신호 배선(SWPLk), 제k PWM 발광 배선(PWELk), 제k PAM 발광 배선(PAELk)에 연결될 수 있다. 또한, 제1 서브 화소(RP)는 제j PWM 데이터 배선(DLj)과 제1 PAM 데이터 배선(RDL)에 연결될 수 있다. 또한, 제1 서브 화소(RP)는 제1 전원 전압(VDD1)이 인가되는 제1 전원 배선(VDL1), 제2 전원 전압(VDD2)이 인가되는 제2 전원 배선(VDL2), 제3 전원 전압(VSS)이 인가되는 제3 전원 배선(VSL), 초기화 전압(VINT)이 인가되는 초기화 전압 배선(VIL), 및 게이트 오프 전압(VGH)이 인가되는 게이트 오프 전압 배선(VGHL)에 연결될 수 있다. 한편, 설명의 편의를 위해 제j PWM 데이터 배선(DLj)은 제1 데이터 배선으로 칭해지고, 제1 PAM 데이터 배선(RDL)은 제2 데이터 배선으로 칭해질 수 있다.
제1 서브 화소(RP)는 발광 소자(Light Emitting Element, EL), 제1 화소 구동부(PDU1), 제2 화소 구동부(PDU2), 및 제3 화소 구동부(PDU3)를 포함할 수 있다.
발광 소자(EL)는 제2 화소 구동부(PDU2)에 의해 생성되는 구동 전류(Ids)에 따라 발광한다. 발광 소자(EL)는 제17 트랜지스터(T17)와 제3 전원 배선(VSL) 사이에 배치될 수 있다. 발광 소자(EL)의 제1 전극은 제17 트랜지스터(T17)의 제2 전극에 연결되고, 제2 전극은 제3 전원 배선(VSL)에 연결될 수 있다. 발광 소자(EL)의 제1 전극은 애노드 전극이고, 제2 전극은 캐소드 전극일 수 있다. 발광 소자(EL)는 제1 전극, 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 예를 들어, 발광 소자(EL)는 무기 반도체로 이루어진 마이크로 발광 다이오드(micro light emitting diode)일 수 있으나, 이에 한정되지 않는다.
제1 화소 구동부(PDU1)는 제j PWM 데이터 배선(DLj)의 제j PWM 데이터 전압에 따라 제어 전류(Ic)를 생성하여 제3 화소 구동부(PDU3)의 제3 노드(N3)의 전압을 제어한다. 제1 화소 구동부(PDU1)의 제어 전류(Ic)에 의해 발광 소자(EL)에 흐르는 구동 전류(Ids)의 펄스 폭을 조정할 수 있으므로, 제1 화소 구동부(PDU1)는 발광 소자(EL)에 흐르는 구동 전류(Ids)의 펄스 폭 변조(pulse width modulation)를 수행하는 펄스 폭 변조부(PWM부)일 수 있다.
제1 화소 구동부(PDU1)는 제1 내지 제7 트랜지스터들(T1~T7)과 제1 커패시터(C1)를 포함할 수 있다.
제1 트랜지스터(T1)는 게이트 전극에 인가되는 PWM 데이터 전압에 따라 제2 전극과 제1 전극 사이에 흐르는 제어 전류 (Ic)를 제어한다.
제2 트랜지스터(T2)는 제k 스캔 기입 배선(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제j PWM 데이터 배선(DLj)의 PWM 데이터 전압을 제1 트랜지스터(T1)의 제1 전극에 공급한다. 제2 트랜지스터(T2)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제j PWM 데이터 배선(DLj)에 연결되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 연결될 수 있다.
제3 트랜지스터(T3)는 제k 스캔 초기화 배선(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 제1 트랜지스터(T1)의 게이트 전극에 연결한다. 이로 인해, 제3 트랜지스터(T3)가 턴-온되는 기간 동안 제1 트랜지스터(T1)의 게이트 전극은 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 방전될 수 있다. 이때, 제k 스캔 초기화 신호의 게이트 온 전압(VGL)은 초기화 전압 배선(VIL)의 초기화 전압(VINT)과 상이할 수 있다. 특히, 게이트 온 전압(VGL)과 초기화 전압(VINT) 간의 차전압이 제3 트랜지스터(T3)의 문턱전압보다 크기 때문에, 제1 트랜지스터(T1)의 게이트 전극에 초기화 전압(VINT)이 인가된 후에도 제3 트랜지스터(T3)는 안정적으로 턴-온될 수 있다. 따라서, 제3 트랜지스터(T3)가 턴-온되는 경우, 제1 트랜지스터(T1)의 게이트 전극에는 제3 트랜지스터(T3)의 문턱전압에 상관없이 초기화 전압(VINT)이 안정적으로 인가될 수 있다.
제3 트랜지스터(T3)는 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제3 트랜지스터(T3)는 제1 서브 트랜지스터(T31)와 제2 서브 트랜지스터(T32)를 포함할 수 있다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극의 전압이 제3 트랜지스터(T3)를 통해 누설되는 것을 방지할 수 있다. 제1 서브 트랜지스터(T31)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 연결되고, 제1 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 제2 전극은 제2 서브 트랜지스터(T32)의 제1 전극에 연결될 수 있다. 제2 서브 트랜지스터(T32)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 연결되고, 제1 전극은 제1 서브 트랜지스터(T31)의 제2 전극에 연결되며, 제2 전극은 초기화 전압 배선(VIL)에 연결될 수 있다.
제4 트랜지스터(T4)는 제k 스캔 기입 배선(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 연결한다. 이로 인해, 제4 트랜지스터(T4)가 턴-온되는 기간 동안 제1 트랜지스터(T1)는 다이오드로 동작할 수 있다.
제4 트랜지스터(T4)는 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제4 트랜지스터(T4)는 제3 서브 트랜지스터(T41)와 제4 서브 트랜지스터(T42)를 포함할 수 있다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극의 전압이 제4 트랜지스터(T4)를 통해 누설되는 것을 방지할 수 있다. 제3 서브 트랜지스터(T41)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되고, 제2 전극은 제4 서브 트랜지스터(T42)의 제1 전극에 연결될 수 있다. 제4 서브 트랜지스터(T42)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제3 서브 트랜지스터(T41)의 제2 전극에 연결되고, 제2 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결될 수 있다.
제5 트랜지스터(T5)는 제k PWM 발광 배선(PWELk)의 제k PWM 발광 신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제1 전극을 제1 전원 배선(VDL1)에 연결한다. 제5 트랜지스터(T5)의 게이트 전극은 제k PWM 발광 배선(PWELk)에 연결되고, 제1 전극은 제1 전원 배선(VDL1)에 연결되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 연결될 수 있다.
제6 트랜지스터(T6)는 제k PWM 발광 배선(PWELk)의 제k PWM 발광 신호에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극을 제3 화소 구동부(PDU3)의 제3 노드(N3)에 연결한다. 제6 트랜지스터(T6)의 게이트 전극은 제k PWM 발광 배선(PWELk)에 연결되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되며, 제2 전극은 제3 화소 구동부(PDU3)의 제3 노드(N3)에 연결될 수 있다.
제7 트랜지스터(T7)는 제k 스캔 제어 배선(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 게이트 오프 전압 배선(VGHL)의 게이트 오프 전압(VGH)을 제k 스윕 신호 배선(SWPLk)에 연결된 제1 노드(N1)에 공급할 수 있다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극에 초기화 전압(VINT)이 인가되는 기간과 제j PWM 데이터 배선(DLj)의 PWM 데이터 전압과 제1 트랜지스터(T1)의 문턱전압(Vth1)이 프로그래밍되는 기간 동안 제1 커패시터(C1)에 의해 제1 트랜지스터(T1)의 게이트 전극의 전압 변화가 제k 스윕 신호 배선(SWPLk)의 제k 스윕 신호에 반영되는 것을 방지할 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 게이트 오프 전압 배선(VGHL)에 연결되며, 제2 전극은 제1 노드(N1)에 연결될 수 있다.
제1 커패시터(C1)는 제1 트랜지스터(T1)의 게이트 전극과 제1 노드(N1) 사이에 배치될 수 있다. 제1 커패시터(C1)의 일 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되고, 타 전극은 제1 노드(N1)에 연결될 수 있다.
제1 노드(N1)는 제k 스윕 신호 배선(SWPLk), 제7 트랜지스터(T7)의 제2 전극, 및 제1 커패시터(C1)의 타 전극의 접점일 수 있다.
제2 화소 구동부(PDU2)는 제1 PAM 데이터 배선(RDL)의 제1 PAM 데이터 전압에 따라 발광 소자(EL)에 인가되는 구동 전류(Ids)를 생성한다. 제2 화소 구동부(PDU2)는 펄스 진폭 변조(pulse amplitude modulation)을 수행하는 펄스 진폭 변조부(PAM부)일 수 있다. 제2 화소 구동부(PDU2)는 제1 PAM 데이터 전압에 따라 일정한 구동 전류(Ids)를 생성하는 정전류 생성부일 수 있다.
또한, 제1 서브 화소(RP)들 각각의 제2 화소 구동부(PDU2)는 제1 서브 화소(RP)의 휘도에 관계없이 동일한 제1 PAM 데이터 전압을 입력 받아 동일한 구동 전류(Ids)를 생성할 수 있다. 마찬가지로, 제2 서브 화소(GP)들 각각의 제2 화소 구동부(PDU2)는 제2 서브 화소(GP)의 휘도에 관계없이 동일한 제2 PAM 데이터 전압을 입력 받아 동일한 구동 전류(Ids)를 생성할 수 있다. 제3 서브 화소(BP)들 각각의 제3 화소 구동부(PDU3)는 제3 서브 화소(BP)의 휘도에 관계없이 동일한 제3 PAM 데이터 전압을 입력 받아 동일한 구동 전류(Ids)를 생성할 수 있다.
제2 화소 구동부(PDU2)는 제8 내지 제14 트랜지스터들(T8~T14)과 제2 커패시터(C2)를 포함할 수 있다.
제8 트랜지스터(T8)는 게이트 전극에 인가된 전압에 따라 발광 소자(EL)로 흐르는 구동 전류(Ids)를 제어한다.
제9 트랜지스터(T9)는 제k 스캔 기입 배선(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제1 PAM 데이터 배선(RDL)의 제1 PAM 데이터 전압을 제8 트랜지스터(T8)의 제1 전극에 공급한다. 제8 트랜지스터(T8)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제1 PAM 데이터 배선(RDL)에 연결되며, 제2 전극은 제8 트랜지스터(T1)의 제1 전극에 연결될 수 있다.
제10 트랜지스터(T10)는 제k 스캔 초기화 배선(GILk)의 제k 스캔 초기화 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 제8 트랜지스터(T8)의 게이트 전극에 연결한다. 이로 인해, 제10 트랜지스터(T10)가 턴-온되는 기간 동안 제8 트랜지스터(T8)의 게이트 전극은 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 방전될 수 있다. 이때, 제k 스캔 초기화 신호의 게이트 온 전압(VGL)은 초기화 전압 배선(VIL)의 초기화 전압(VINT)과 상이할 수 있다. 특히, 게이트 온 전압(VGL)과 초기화 전압(VINT) 간의 차전압이 제10 트랜지스터(T10)의 문턱전압보다 크기 때문에, 제8 트랜지스터(T8)의 게이트 전극에 초기화 전압(VINT)이 인가된 후에도 제10 트랜지스터(T10)는 안정적으로 턴-온될 수 있다. 따라서, 제10 트랜지스터(T10)가 턴-온되는 경우, 제8 트랜지스터(T8)의 게이트 전극에는 제10 트랜지스터(T10)의 문턱전압에 상관없이 초기화 전압(VINT)이 안정적으로 인가될 수 있다.
제10 트랜지스터(T10)는 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제10 트랜지스터(T10)는 제5 서브 트랜지스터(T101)와 제6 서브 트랜지스터(T102)를 포함할 수 있다. 이로 인해, 제8 트랜지스터(T8)의 게이트 전극의 전압이 제10 트랜지스터(T10)를 통해 누설되는 것을 방지할 수 있다. 제5 서브 트랜지스터(T101)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 연결되고, 제1 전극은 제8 트랜지스터(T8)의 게이트 전극에 연결되며, 제2 전극은 제6 서브 트랜지스터(T102)의 제1 전극에 연결될 수 있다. 제6 서브 트랜지스터(T102)의 게이트 전극은 제k 스캔 초기화 배선(GILk)에 연결되고, 제1 전극은 제5 서브 트랜지스터(T101)의 제2 전극에 연결되며, 제2 전극은 초기화 전압 배선(VIL)에 연결될 수 있다.
제11 트랜지스터(T11)는 제k 스캔 기입 배선(GWLk)의 제k 스캔 기입 신호에 의해 턴-온되어 제8 트랜지스터(T8)의 게이트 전극과 제2 전극을 연결한다. 이로 인해, 제11 트랜지스터(T11)가 턴-온되는 기간 동안 제8 트랜지스터(T8)는 다이오드로 동작할 수 있다.
제11 트랜지스터(T11)는 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제11 트랜지스터(T11)는 제7 서브 트랜지스터(T111)와 제8 서브 트랜지스터(T112)를 포함할 수 있다. 이로 인해, 제8 트랜지스터(T8)의 게이트 전극의 전압이 제11 트랜지스터(T11)를 통해 누설되는 것을 방지할 수 있다. 제7 서브 트랜지스터(T111)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제8 트랜지스터(T8)의 제2 전극에 연결되고, 제2 전극은 제8 서브 트랜지스터(T112)의 제1 전극에 연결될 수 있다. 제8 서브 트랜지스터(T112)의 게이트 전극은 제k 스캔 기입 배선(GWLk)에 연결되고, 제1 전극은 제7 서브 트랜지스터(T111)의 제2 전극에 연결되고, 제2 전극은 제8 트랜지스터(T8)의 게이트 전극에 연결될 수 있다.
제12 트랜지스터(T12)는 제k PWM 발광 배선(PWELk)의 제k PWM 발광 신호에 의해 턴-온되어 제8 트랜지스터(T8)의 제1 전극을 제2 전원 배선(VDL2)에 연결한다. 제12 트랜지스터(T12)의 게이트 전극은 제k PWM 발광 배선(PWELk)에 연결되고, 제1 전극은 제1 전원 배선(VDL1)에 연결되며, 제2 전극은 제8 트랜지스터(T8)의 제1 전극에 연결될 수 있다.
제13 트랜지스터(T13)는 제k 스캔 제어 배선(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 제1 전원 배선(VDL1)을 제2 노드(N2)에 연결한다. 제13 트랜지스터(T13)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 제1 전원 배선(VDL1)에 연결되며, 제2 전극은 제2 노드(N2)에 연결될 수 있다.
제14 트랜지스터(T14)는 제k PWM 발광 배선(PWELk)의 제k PWM 발광 신호에 의해 턴-온되어 제2 전원 배선(VDL2)을 제2 노드(N2)에 연결한다. 이로 인해, 제14 트랜지스터(T14)가 턴-온되는 경우, 제2 전원 배선(VDL2)의 제2 전원 전압(VDD2)이 제2 노드(N2)에 공급될 수 있다. 제14 트랜지스터(T14)의 게이트 전극은 제k PWM 발광 배선(PWELk)에 연결되고, 제1 전극은 제2 전원 배선(VDL2)에 연결되며, 제2 전극은 제2 노드(N2)에 연결될 수 있다.
제2 커패시터(C2)는 제8 트랜지스터(T8)의 게이트 전극과 제2 노드(N2) 사이에 배치될 수 있다. 제2 커패시터(C2)의 일 전극은 제8 트랜지스터(T8)의 게이트 전극에 연결되고, 타 전극은 제2 노드(N2)에 연결될 수 있다.
제2 노드(N2)는 제13 트랜지스터(T13)의 제2 전극, 제14 트랜지스터(T14)의 제2 전극, 및 제2 커패시터(C2)의 타 전극의 접점일 수 있다.
제3 화소 구동부(PDU3)는 제3 노드(N3)의 전압에 따라 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정한다.
제3 화소 구동부(PDU3)는 제15 내지 제19 트랜지스터들(T15~T19)과 제3 커패시터(C3)를 포함할 수 있다.
제15 트랜지스터(T15)는 제3 노드(N3)의 전압에 따라 턴-온 또는 턴-오프된다. 제15 트랜지스터(T15)가 턴-온되는 경우 제8 트랜지스터(T8)의 구동 전류(Ids)는 발광 소자(EL)에 공급되며, 제15 트랜지스터(T15)가 턴-오프되는 경우, 제8 트랜지스터(T8)의 구동 전류(Ids)는 발광 소자(EL)에 공급되지 않을 수 있다. 그러므로, 제15 트랜지스터(T15)의 턴-온 기간은 발광 소자(EL)의 발광 기간과 실질적으로 동일할 수 있다. 제15 트랜지스터(T15)의 게이트 전극은 제3 노드(N3)에 연결되고, 제1 전극은 제8 트랜지스터(T8)의 제2 전극에 연결되며, 제2 전극은 제17 트랜지스터(T17)의 제1 전극에 연결될 수 있다.
제16 트랜지스터(T16)는 제k 스캔 제어 배선(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 제3 노드(N3)에 연결한다. 이로 인해, 제16 트랜지스터(T16)가 턴-온되는 기간 동안 제3 노드(N3)는 초기화 전압 배선(VIL)의 초기화 전압으로 방전될 수 있다.
제16 트랜지스터(T16)는 직렬로 연결된 복수의 트랜지스터들을 포함할 수 있다. 예를 들어, 제16 트랜지스터(T16)는 제9 서브 트랜지스터(T161)와 제10 서브 트랜지스터(T162)를 포함할 수 있다. 이로 인해, 제3 노드(N3)의 전압이 제16 트랜지스터(T16)를 통해 누설되는 것을 방지할 수 있다. 제9 서브 트랜지스터(T161)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 제3 노드(N3)에 연결되며, 제2 전극은 제10 서브 트랜지스터(T162)의 제1 전극에 연결될 수 있다. 제10 서브 트랜지스터(T162)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 제9 서브 트랜지스터(T161)의 제2 전극에 연결되며, 제2 전극은 초기화 전압 배선(VIL)에 연결될 수 있다.
제17 트랜지스터(T17)는 제k PAM 발광 배선(PAELk)의 제k PAM 발광 신호에 의해 턴-온되어 제15 트랜지스터(T15)의 제2 전극을 발광 소자(EL)의 제1 전극에 연결한다. 제17 트랜지스터(T17)의 게이트 전극은 제k PAM 발광 배선(PAELk)에 연결되고, 제1 전극은 제15 트랜지스터(T15)의 제2 전극에 연결되며, 제2 전극은 발광 소자(EL)의 제1 전극에 연결할 수 있다.
제18 트랜지스터(T18)는 제k 스캔 제어 배선(GCLk)의 제k 스캔 제어 신호에 의해 턴-온되어 초기화 전압 배선(VIL)을 발광 소자(EL)의 제1 전극에 연결한다. 이로 인해, 제18 트랜지스터(T18)가 턴-온되는 기간 동안 발광 소자(EL)의 제1 전극은 초기화 전압 배선(VIL)의 초기화 전압으로 방전될 수 있다. 제18 트랜지스터(T18)의 게이트 전극은 제k 스캔 제어 배선(GCLk)에 연결되고, 제1 전극은 발광 소자(EL)의 제1 전극에 연결되며, 제2 전극은 초기화 전압 배선(VIL)에 연결될 수 있다.
제19 트랜지스터(T19)는 테스트 신호 배선(TSTL)의 테스트 신호에 의해 턴-온되어 발광 소자(EL)의 제1 전극을 제3 전원 배선(VSL)에 연결한다. 제19 트랜지스터(T19)의 게이트 전극은 테스트 신호 배선(TSTL)에 연결되고, 제1 전극은 발광 소자(EL)의 제1 전극에 연결되며, 제2 전극은 제3 전원 배선(VSL)에 연결될 수 있다.
제3 커패시터(C3)는 제3 노드(N3)와 초기화 전압 배선(VIL) 사이에 배치될 수 있다. 제3 커패시터(C3)의 일 전극은 제3 노드(N3)에 연결되고, 타 전극은 초기화 전압 배선(VIL)에 연결될 수 있다.
제3 노드(N3)는 제6 트랜지스터(T6)의 제2 전극, 제15 트랜지스터(T15)의 게이트 전극, 제9 서브 트랜지스터(T161)의 제1 전극, 및 제3 커패시터(C3)의 일 전극의 접점일 수 있다.
제1 내지 제19 트랜지스터들(T1~T19) 각각의 제1 전극과 제2 전극 중 어느 하나는 소스 전극이고, 나머지 하나는 드레인 전극일 수 있다. 제1 내지 제19 트랜지스터들(T1~T19) 각각의 액티브층은 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제19 트랜지스터들(T1~T19) 각각의 액티브층이 폴리 실리콘인 경우, 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정으로 형성될 수 있다.
또한, 도 2에서는 제1 내지 제19 트랜지스터들(T1~T19) 각각이 P 타입 MOSFET으로 형성된 것을 중심으로 설명하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 내지 제19 트랜지스터들(T1~T19) 각각은 N 타입 MOSFET으로 형성될 수도 있다.
또는, 누설 전류를 차단하여 발광 소자(EL)의 블랙 표현 능력을 높이기 위해, 제1 서브 화소(RP)에서 제3 트랜지스터(T3)의 제1 서브 트랜지스터(T31)와 제2 서브 트랜지스터(T32), 제4 트랜지스터(T4)의 제3 서브 트랜지스터(T41)와 제4 서브 트랜지스터(T42), 제10 트랜지스터(T10)의 제5 서브 트랜지스터(T101)와 제6 서브 트랜지스터(T102), 및 제11 트랜지스터(T11)의 제7 서브 트랜지스터(T111)와 제8 서브 트랜지스터(T112)는 N 타입 MOSFET으로 형성될 수 있다. 이 경우, 제4 트랜지스터(T4)의 제3 서브 트랜지스터(T41)의 게이트 전극과 제4 서브 트랜지스터(T42)의 게이트 전극, 및 제11 트랜지스터(T11)의 제7 서브 트랜지스터(T111)의 게이트 전극과 제8 서브 트랜지스터(T112)의 게이트 전극은 제k 제어 신호(GNLk)에 연결될 수 있다. 제k 스캔 초기화 신호(GILk)와 제k 제어 신호(GNLk)는 게이트 오프 전압(VGH)으로 발생하는 펄스를 가질 수 있다. 또한, 제3 트랜지스터(T3)의 제1 서브 트랜지스터(T31)와 제2 서브 트랜지스터(T32), 제4 트랜지스터(T4)의 제3 서브 트랜지스터(T41)와 제4 서브 트랜지스터(T42), 제10 트랜지스터(T10)의 제5 서브 트랜지스터(T101)와 제6 서브 트랜지스터(T102), 및 제11 트랜지스터(T11)의 제7 서브 트랜지스터(T111)와 제8 서브 트랜지스터(T112)의 액티브층은 산화물 반도체로 형성되고, 나머지 트랜지스터들은 폴리 실리콘으로 형성될 수 있다.
또는, 제3 트랜지스터(T3)의 제1 서브 트랜지스터(T31)와 제2 서브 트랜지스터(T32) 중 어느 하나는 N 타입 MOSFET으로 형성되고, 나머지 하나는 P 타입 MOSFET으로 형성될 수 있다. 이 경우, 제3 트랜지스터(T3)의 제1 서브 트랜지스터(T31)와 제2 서브 트랜지스터(T32) 중에서 N 타입 MOSFET으로 형성되는 트랜지스터는 산화물 반도체로 형성되고, P 타입 MOSFET으로 형성되는 트랜지스터는 폴리 실리콘으로 형성될 수 있다.
또는, 제4 트랜지스터(T4)의 제3 서브 트랜지스터(T41)와 제4 서브 트랜지스터(T42) 중 어느 하나는 N 타입 MOSFET으로 형성되고, 나머지 하나는 P 타입 MOSFET으로 형성될 수 있다. 이 경우, 제4 트랜지스터(T4)의 제3 서브 트랜지스터(T41)와 제4 서브 트랜지스터(T42) 중에서 N 타입 MOSFET으로 형성되는 트랜지스터는 산화물 반도체로 형성되고, P 타입 MOSFET으로 형성되는 트랜지스터는 폴리 실리콘으로 형성될 수 있다.
또는, 제10 트랜지스터(T10)의 제5 서브 트랜지스터(T101)와 제6 서브 트랜지스터(T102) 중 어느 하나는 N 타입 MOSFET으로 형성되고, 나머지 하나는 P 타입 MOSFET으로 형성될 수 있다. 이 경우, 제10 트랜지스터(T10)의 제5 서브 트랜지스터(T101)와 제6 서브 트랜지스터(T102) 중에서 N 타입 MOSFET으로 형성되는 트랜지스터는 산화물 반도체로 형성되고, P 타입 MOSFET으로 형성되는 트랜지스터는 폴리 실리콘으로 형성될 수 있다.
또는, 제11 트랜지스터(T11)의 제7 서브 트랜지스터(T111)와 제8 서브 트랜지스터(T112) 중 어느 하나는 N 타입 MOSFET으로 형성되고, 나머지 하나는 P 타입 MOSFET으로 형성될 수 있다. 이 경우, 제11 트랜지스터(T11)의 제7 서브 트랜지스터(T111)와 제8 서브 트랜지스터(T112) 중에서 N 타입 MOSFET으로 형성되는 트랜지스터는 산화물 반도체로 형성되고, P 타입 MOSFET으로 형성되는 트랜지스터는 폴리 실리콘으로 형성될 수 있다.
한편, 일 실시예에 따른 제2 서브 화소(GP)와 제3 서브 화소(BP)는 도 2를 결부하여 설명한 제1 서브 화소(RP)와 실질적으로 동일할 수 있다. 그러므로, 일 실시예에 따른 제2 서브 화소(GP)와 제3 서브 화소(BP)에 대한 설명은 생략한다.
도 3은 일 실시예에 따른 구동 전류에 따른 제1 서브 화소의 발광 소자가 발광하는 광의 파장, 제2 서브 화소의 발광 소자가 발광하는 광의 파장, 및 제3 서브 화소의 발광 소자가 발광하는 광의 파장을 보여주는 그래프이다.
도 3의 (a)에는 제1 서브 화소(RP)의 발광 소자(EL)가 무기물, 예를 들어 GaN을 포함하는 경우, 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제1 서브 화소(RP)의 발광 소자(EL)가 발광하는 광의 파장이 나타나 있다. 도 3의 (b)에는 제2 서브 화소(GP)의 발광 소자(EL)가 무기물, 예를 들어 GaN을 포함하는 경우, 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제2 서브 화소(GP)의 발광 소자(EL)가 발광하는 광의 파장이 나타나 있다. 도 3의 (c)에는 제3 서브 화소(BP)의 발광 소자(EL)가 무기물, 예를 들어 GaN을 포함하는 경우, 제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제3 서브 화소(BP)의 발광 소자(EL)가 발광하는 광의 파장이 나타나 있다. 도 3의 (a), (b), 및 (c)의 그래프들 각각에서, X축은 구동 전류(Ids)를 가리키고, Y축은 발광 소자가 발광하는 광의 파장을 가리킨다.
도 3을 참조하면, 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 1 내지 300㎂인 경우, 제1 서브 화소(RP)의 발광 소자(EL)가 발광하는 광의 파장은 대략 618㎚로 일정하다. 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 300㎂에서 1000㎂로 갈수록 제1 서브 화소(RP)의 발광 소자(EL)가 발광하는 광의 파장은 대략 618㎚에서 620㎚로 높아진다.
제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 1㎂에서 1000㎂로 갈수록 제2 서브 화소(GP)의 발광 소자(EL)가 발광하는 광의 파장은 대략 536㎚에서 520㎚로 낮아진다.
제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 1㎂에서 1000㎂로 갈수록 제3 서브 화소(BP)의 발광 소자(EL)가 발광하는 광의 파장은 대략 464㎚에서 461㎚로 낮아진다.
정리하면, 제1 서브 화소(RP)의 발광 소자(EL)가 발광하는 광의 파장과 제3 서브 화소(BP)의 발광 소자(EL)가 발광하는 광의 파장은 구동 전류(Ids)가 변하더라도 거의 변하지 않는다. 이에 비해, 제2 서브 화소(GP)의 발광 소자(EL)가 발광하는 광의 파장은 구동 전류(Ids)에 반비례한다. 그러므로, 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)를 조정하는 경우, 제2 서브 화소(GP)의 발광 소자(EL)가 발광하는 광의 파장이 변하며, 표시 패널(100)이 표시하는 영상의 색좌표가 달라질 수 있다.
도 4는 일 실시예에 따른 구동 전류에 따른 제1 서브 화소의 발광 소자의 발광 효율, 제2 서브 화소의 발광 소자의 발광 효율, 및 제3 서브 화소의 발광 소자의 발광 효율을 보여주는 그래프이다.
도 4의 (a)에는 제1 서브 화소(RP)의 발광 소자(EL)가 무기물로 이루어지는 경우, 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제1 서브 화소(RP)의 발광 소자(EL)의 발광 효율이 나타나 있고, 도 4의 (b)에는 제2 서브 화소(GP)의 발광 소자(EL)가 무기물로 이루어지는 경우, 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제2 서브 화소(GP)의 발광 소자(EL)의 발광 효율이 나타나 있으며, 도 4의 (c)에는 제3 서브 화소(BP)의 발광 소자(EL)가 무기물로 이루어지는 경우, 제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)에 따른 제3 서브 화소(BP)의 발광 소자(EL)의 발광 효율이 나타나 있다.
도 4를 참조하면, 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 10㎂인 경우, 제1 서브 화소(RP)의 발광 소자(EL)의 발광 효율은 대략 8.5cd/A이다. 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우, 제1 서브 화소(RP)의 발광 소자(EL)의 발광 효율은 대략 18cd/A이다. 즉, 제1 서브 화소(RP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우 10㎂인 경우보다 대략 2.1배 증가한다.
제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 10㎂인 경우, 제2 서브 화소(GP)의 발광 소자(EL)의 발광 효율은 대략 72cd/A이다. 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우, 제2 서브 화소(GP)의 발광 소자(EL)의 발광 효율은 대략 80cd/A이다. 즉, 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우 10㎂인 경우보다 대략 1.1배 증가한다.
제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 10㎂인 경우, 제3 서브 화소(BP)의 발광 소자(EL)의 발광 효율은 대략 14cd/A이다. 제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우, 제3 서브 화소(BP)의 발광 소자(EL)의 발광 효율은 대략 13.2cd/A이다. 즉, 제3 서브 화소(BP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)가 50㎂인 경우 10㎂인 경우보다 대략 1.06배 증가한다.
정리하면, 제1 서브 화소(RP)의 발광 소자의 발광 효율, 제2 서브 화소(GP)의 발광 소자의 발광 효율, 및 제3 서브 화소(BP)의 발광 효율은 구동 전류(Ids)에 따라 달라질 수 있다.
도 3 및 도 4와 같이, 제2 서브 화소(GP)의 발광 소자(EL)에 인가되는 구동 전류(Ids)를 조정하는 경우, 표시 패널(100)이 표시하는 영상의 색좌표가 달라질 수 있다. 또한, 제1 서브 화소(RP)의 발광 소자의 발광 효율, 제2 서브 화소(GP)의 발광 소자의 발광 효율, 및 제3 서브 화소(BP)의 발광 효율은 구동 전류(Ids)에 따라 달라질 수 있다. 그러므로, 표시 패널(100)이 표시하는 영상의 색좌표를 일정하게 유지하고, 제1 서브 화소(RP)의 발광 소자(EL), 제2 서브 화소(GP)의 발광 소자, 및 제3 서브 화소(BP)의 발광 소자(EL)가 최적의 발광 효율을 갖도록 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각에서 구동 전류(Ids)를 일정하게 유지하고, 구동 전류(Ids)가 인가되는 기간을 조정하여 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각의 휘도를 조정할 필요가 있다.
즉, 도 2와 같이 제1 서브 화소(RP)의 제2 화소 구동부(PDU2)는 제1 PAM 데이터 배선(RDL)의 제1 PAM 데이터 전압에 따라 제1 서브 화소(RP)의 발광 소자(EL)가 최적화된 발광 효율로 구동하도록 구동 전류(Ids)를 생성한다. 제1 서브 화소(RP)의 제1 화소 구동부(PDU1)는 PWM 데이터 배선의 PWM 데이터 전압에 따라 제어 전류(Ic)를 생성하여 제3 화소 구동부(PDU3)의 제3 노드(N3)의 전압을 제어하며, 제3 화소 구동부(PDU3)는 제3 노드(N3)의 전압에 따라 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정한다. 그러므로, 제1 서브 화소(RP)는 최적화된 발광 효율로 구동하도록 일정한 구동 전류(Ids)를 생성하고, 발광 소자(EL)의 듀티비(duty ratio), 즉 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정함으로써, 발광 소자(EL)가 발광하는 광의 휘도를 조정할 수 있다.
또한, 제2 서브 화소(GP)의 제2 화소 구동부(PDU2)는 제2 PAM 데이터 배선(GDL)의 제2 PAM 데이터 전압에 따라 제2 서브 화소(GP)의 발광 소자(EL)가 최적화된 발광 효율로 구동하도록 구동 전류(Ids)를 생성한다. 제2 서브 화소(GP)의 제1 화소 구동부(PDU1)는 PWM 데이터 배선의 PWM 데이터 전압에 따라 제어 전류(Ic)를 생성하여 제3 화소 구동부(PDU3)의 제3 노드(N3)의 전압을 제어하며, 제3 화소 구동부(PDU3)는 제3 노드(N3)의 전압에 따라 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정한다. 그러므로, 제2 서브 화소(GP)는 최적화된 발광 효율로 구동하도록 일정한 구동 전류(Ids)를 생성하고, 발광 소자(EL)의 듀티비(duty ratio), 즉 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정함으로써, 발광 소자(EL)가 발광하는 광의 휘도를 조정할 수 있다.
또한, 제3 서브 화소(BP)의 제2 화소 구동부(PDU2)는 제3 PAM 데이터 배선(BDL)의 제3 PWM 데이터 전압에 따라 제3 서브 화소(BP)의 발광 소자(EL)가 최적화된 발광 효율로 구동하도록 구동 전류(Ids)를 생성한다. 제3 서브 화소(BP)의 제1 화소 구동부(PDU1)는 PWM 데이터 배선의 PWM 데이터 전압에 따라 제어 전류(Ic)를 생성하여 제3 화소 구동부(PDU3)의 제3 노드(N3)의 전압을 제어하며, 제3 화소 구동부(PDU3)는 제3 노드(N3)의 전압에 따라 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정한다. 그러므로, 제3 서브 화소(BP)는 최적화된 발광 효율로 구동하도록 일정한 구동 전류(Ids)를 생성하고, 발광 소자(EL)의 듀티비(duty ratio), 즉 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정함으로써, 발광 소자(EL)가 발광하는 광의 휘도를 조정할 수 있다.
따라서, 발광 소자(EL)에 인가되는 구동 전류에 따라 발광하는 광의 파장이 달라짐으로써, 화상의 품질이 저하되는 것을 줄이거나 방지할 수 있다. 또한, 제1 서브 화소(RP)의 발광 소자(EL), 제2 서브 화소(GP)의 발광 소자(EL), 및 제3 서브 화소(GP)의 발광 소자(EL) 각각이 최적화된 발광 효율로 발광할 수 있다.
도 5는 제N 내지 제N+2 프레임 기간 동안 표시 장치의 동작을 보여주는 일 예시 도면이다.
도 5를 참조하면, 제N 내지 제N+2 프레임 기간 각각은 액티브 기간(ACT)과 블랭크 기간(VB)을 포함할 수 있다. 액티브 기간(ACT)은 제1 내지 제3 서브 화소들(RP, GP, BP) 각각에 PWM 데이터 전압과 제1/제2/제3 PWM 데이터 전압을 공급하는 데이터 어드레싱 기간(ADDR)과 서브 화소(SP)들 각각의 발광 소자(EL)가 발광하는 복수의 발광 기간들(EP1, EP2, EP3, EP4, EP5, …, EPn)을 포함할 수 있다. 블랭크 기간(VB)은 표시 패널(100)의 서브 화소들(RP, GP, BP)이 휴지(休止)하는 기간일 수 있다.
어드레스 기간(ADDR)과 제1 발광 기간(EP1)은 제2 내지 제n 발광 기간들(EP2, EP3, EP4, EP5, …, EPn) 각각보다 짧을 수 있다. 예를 들어, 어드레스 기간(ADDR)과 제1 발광 기간(EP1)은 대략 5 수평 기간이고, 제2 내지 제n 발광 기간들(EP2, EP3, EP4, EP5, …, EPn) 각각은 대략 12 수평 기간일 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 또한, 액티브 기간(ACT)은 25 개의 발광 기간들을 포함할 수 있으나, 액티브 기간(ACT)의 발광 기간들(EP1, EP2, EP3, EP4, EP5, …, EPn)의 개수는 이에 한정되지 않는다.
표시 패널(100)의 서브 화소들(RP, GP, BP)은 어드레스 기간(ADDR) 동안 로우 라인별로 순차적으로 PWM 데이터 전압과 제1/제2/제3 PWM 데이터 전압을 입력 받을 수 있다. 예를 들어, 제1 로우 라인에 배치된 서브 화소들(RP, GP, BP)로부터 마지막 로우 라인에 해당하는 제n 로우 라인에 배치된 서브 화소들(RP, GP, BP)까지 순차적으로 PWM 데이터 전압과 제1/제2/제3 PWM 데이터 전압을 입력 받을 수 있다.
표시 패널(100)의 서브 화소들(RP, GP, BP)은 복수의 발광 기간들(EP1, EP2, EP3, EP4, EP5, …, EPn) 각각에서 로우 라인별로 순차적으로 발광할 수 있다. 예를 들어, 제1 로우 라인에 배치된 서브 화소들(RP, GP, BP)로부터 마지막 로우 라인에 배치된 서브 화소들(RP, GP, BP)까지 순차적으로 발광할 수 있다.
어드레스 기간(ADDR)은 발광 기간들(EP1, EP2, EP3, EP4, …, EPn) 중 적어도 어느 하나와 중첩할 수 있다. 예를 들어, 도 5와 같이 어드레스 기간(ADDR)이 제1 내지 제3 발광 기간들(EP1, EP2, EP3)과 중첩할 수 있다. 이 경우, 제p(p는 양의 정수) 로우 라인에 배치된 서브 화소들(RP, GP, BP)이 PWM 데이터 전압과 제1/제2/제3 PWM 데이터 전압을 입력 받는 경우, 제q 로우 라인(q는 p보다 작은 양의 정수)에 배치된 서브 화소들(RP, GP, BP)은 발광할 수 있다.
또한, 발광 기간들(EP1, EP2, EP3, EP4, …, EPn) 각각은 그에 이웃하는 발광 기간과 중첩할 수 있다. 예를 들어, 제2 발광 기간(EP2)은 제1 발광 기간(EP1) 및 제3 발광 기간(EP3)과 중첩할 수 있다. 이 경우, 제p 로우 라인에 배치된 서브 화소들(RP, GP, BP)이 제2 발광 기간(EP2)에서 발광하는 반면에, 제q 로우 라인에 배치된 서브 화소들(RP, GP, BP)이 제1 발광 기간(EP1)에서 발광할 수 있다.
도 6은 제N 내지 제N+2 프레임 기간 동안 표시 장치의 동작을 보여주는 또 다른 예시 도면이다.
도 6의 실시예는 표시 패널(100)의 서브 화소들(RP, GP, BP)은 복수의 발광 기간들(EP1, EP2, EP3, EP4, EP5, …, EPn) 각각에서 동시에 발광하는 것에서 도 5의 실시예와 차이가 있다.
도 6을 참조하면, 어드레스 기간(ADDR)은 복수의 발광 기간들(EP1, EP2, EP3, EP4, …, EPn)과 중첩하지 않을 수 있다. 제1 발광 기간(EP1)은 어드레스 기간(ADDR)이 완전히 끝난 이후에 발생할 수 있다.
복수의 발광 기간들(EP1, EP2, EP3, EP4, …, EPn)은 서로 중첩하지 않을 수 있다. 복수의 발광 기간들(EP1, EP2, EP3, EP4, EP5, …, EPn) 각각에서는 모든 로우 라인들에 배치되는 서브 화소들(RP, GP, BP)이 동시에 발광할 수 있다.
도 7은 일 실시예에 따른 제N 프레임 기간에서 제k 내지 제k+5 로우 라인들에 배치된 서브 화소들에 인가되는 스캔 초기화 신호들, 스캔 기입 신호들, 스캔 제어 신호들, PWM 발광 신호들, PAM 발광 신호들, 및 스윕 신호들을 보여주는 파형도이다.
도 7을 참조하면, 제k 로우 라인에 배치된 서브 화소들(RP, GP, BP)은 제k 스캔 초기화 배선(GWLk), 제k 스캔 기입 배선(GWLk), 제k 스캔 제어 배선(GCLk), 제k PWM 발광 배선(PWELk), 제k PAM 발광 배선(PAELk), 및 제k 스윕 신호 배선(SWPLk)에 연결된 서브 화소들(RP, GP, BP)을 가리킨다. 제k 스캔 초기화 신호(GIk)는 제k 스캔 초기화 배선(GWLk)에 인가되는 신호를 가리키고, 제k 스캔 기입 신호(GWk)는 제k 스캔 기입 배선(GWLk)에 인가되는 신호를 가리킨다. 제k 스캔 제어 신호(GCk)는 제k 스캔 제어 배선(GCLk)에 인가되는 신호를 가리키고, 제k PWM 발광 신호(PWEMk)은 제k PWM 발광 배선(PWELk)에 인가되는 신호를 가리킨다. 제k PAM 발광 신호(PAEMk)는 제k PAM 발광 배선(PAELk)에 인가되는 신호를 가리키고, 제k 스윕 신호(SWPk)는 제k 스윕 신호 배선(SWPLk)에 인가되는 신호를 가리킨다.
스캔 초기화 신호들(GIk~GIk+5), 스캔 기입 신호들(GWk~GWk+5), 스캔 제어 신호들(GCk~GCk+5), PWM 발광 신호들(PWEMk~PAEMk+5), PAM 발광 신호들(PAEMk~PAEMk+5), 및 스윕 신호들(SWPk~SWPk+5)은 1 수평 기간(1H)씩 순차적으로 쉬프트될 수 있다. 제k 스캔 기입 신호(GWk)는 제k 스캔 초기화 신호(GIk)가 1 수평 기간 쉬프트된 신호이고, 제k+1 스캔 기입 신호(GWk+1)는 제k+1 스캔 초기화 신호(GIk+1)가 1 수평 기간 쉬프트된 신호일 수 있다. 이 경우, 제k+1 스캔 초기화 신호(GIk+1)는 제k 스캔 초기화 신호(GIk)가 1 수평 기간 쉬프트된 신호이므로, 제k 스캔 기입 신호(GWk)와 제k+1 스캔 초기화 신호(GIk+1)는 실질적으로 동일할 수 있다.
도 8은 일 실시예에 따른 제N 프레임 기간에서 제k 로우 라인에 배치된 서브 화소들 각각에 인가되는 제k 스캔 초기화 신호, 제k 스캔 기입 신호, 제k 스캔 제어 신호, 제k PWM 발광 신호, 제k PAM 발광 신호, 및 제k 스윕 신호, 제3 노드의 전압과 발광 소자에 인가되는 구동 전류가 인가되는 기간을 보여주는 파형도이다.
도 8을 참조하면, 제k 스캔 초기화 신호(GIk)는 서브 화소들(RP, GP, BP) 각각의 제3 및 제10 트랜지스터들(T3, T10)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 스캔 기입 신호(GWk)는 서브 화소들(RP, GP, BP) 각각의 제2, 제4, 제9 및 제11 트랜지스터들(T2, T4, T9, T11)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 스캔 제어 신호(GCk)는 서브 화소들(RP, GP, BP) 각각의 제7, 제13, 제16 및 제18 트랜지스터들(T7, T13, T16, T18)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k PWM 발광 신호(PWEMk)는 제5, 제6, 제12 및 제14 트랜지스터들(T5, T6, T12, T14)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k PAM 발광 신호(PAEMk)는 제17 트랜지스터(T17)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 스캔 초기화 신호, 제k 스캔 기입 신호, 제k 스캔 제어 신호, 제k PWM 발광 신호, 제k PAM 발광 신호, 및 제k 스윕 신호는 1 프레임 기간을 주기로 발생할 수 있다.
데이터 어드레스 기간(ADDR)은 제1 내지 제4 기간들(t1~t4)을 포함한다. 제1 기간(t1)과 제4 기간(t4)은 발광 소자(EL)의 제1 전극과 제3 노드(N3)의 전압을 초기화하는 제1 초기화 기간이다. 제2 기간(t2)은 제1 트랜지스터(T1)의 게이트 전극과 제8 트랜지스터(T8)의 게이트 전극을 초기화하는 제2 초기화 기간이다. 제3 기간(t3)은 제1 트랜지스터(T1)의 게이트 전극에 제j PWM 데이터 배선(DLj)의 PWM 데이터 전압(Vdata)과 제1 트랜지스터(T1)의 문턱전압(Vth1)을 샘플링하고, 제8 트랜지스터(T8)의 게이트 전극에 제1 PAM 데이터 배선(RDL)의 제1 PAM 데이터 전압(Rdata)과 제8 트랜지스터(T8)의 문턱전압(Vth8)을 샘플링하는 기간이다.
제1 발광 기간(EM1)은 제5 기간(t5)과 제6 기간(t6)을 포함한다. 제1 발광 기간(EM1)은 제어 전류(Ic)에 따라 제15 트랜지스터(T15)의 턴-온 기간을 제어하고, 발광 소자(EL)에 구동 전류(Ids)를 공급하는 기간이다.
제2 내지 제n 발광 기간들(EM2~EMn) 각각은 제7 내지 제9 기간들(t7~t9)을 포함한다. 제7 기간(t7)은 제3 노드(N3)를 초기화하는 제3 초기화 기간이고, 제8 기간(t8)은 제5 기간(t5)과 실질적으로 동일한 기간이고, 제9 기간(t9)은 제6 기간(t6)과 실질적으로 동일한 기간이다.
제1 내지 제n 발광 기간들(EM1~EMn) 중에서 서로 이웃하는 발광 기간들은 대략 수 내지 수십 수평 기간만큼 떨어져 배치될 수 있다.
제k 스캔 초기화 신호(GIk)는 제2 기간(t2) 동안 게이트 온 전압(VGL)을 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 즉, 제k 스캔 초기화 신호(GIk)는 제2 기간(t2) 동안 게이트 온 전압(VGL)으로 발생하는 스캔 초기화 펄스를 가질 수 있다. 게이트 오프 전압(VGH)은 게이트 온 전압(VGL)보다 높은 레벨의 전압일 수 있다.
제k 스캔 기입 신호(GWk)는 제3 기간(t3) 동안 게이트 온 전압(VGL)을 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 즉, 제k 스캔 기입 신호(GWk)는 제3 기간(t3) 동안 게이트 온 전압(VGL)으로 발생하는 스캔 기입 펄스를 가질 수 있다.
제k 스캔 제어 신호(GCk)는 제1 내지 제4 기간들(t1~t4)과 제7 기간(t7) 동안 게이트 온 전압(VGL)을 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 즉, 제k 스캔 제어 신호(GCk)는 제1 내지 제4 기간들(t1~t4)과 제7 기간(t7) 동안 게이트 온 전압(VGL)으로 발생하는 스캔 제어 펄스를 가질 수 있다.
제k 스윕 신호(SWPk)는 제6 기간(t6)과 제9 기간(t9) 동안 삼각파 형태의 스윕 펄스를 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 예를 들어, 제k 스윕 신호(SWPk)의 스윕 펄스는 제6 기간(t6)과 제9 기간(t9) 각가에서 게이트 오프 전압(VGH)에서 게이트 온 전압(Von)으로 선형적으로 감소하며, 제6 기간(t6)의 말미와 제9 기간(t9)의 말미에 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바로 증가하는 삼각파 형태의 펄스를 가질 수 있다.
제k PWM 발광 신호(PWEMk)는 제5 및 제6 기간들(t5, t6)과 제8 및 제9 기간들(t8, t9) 동안 게이트 온 전압(VGL)을 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 즉, 제k PWM 발광 신호(PWEMk)는 제5 및 제6 기간들(t5, t6)과 제8 및 제9 기간들(t8, t9) 동안 게이트 온 전압(VGL)으로 발생하는 PWM 펄스들을 포함할 수 있다.
제k PAM 발광 신호(PAEMk)는 제6 기간(t6)과 제9 기간(t9) 동안 게이트 온 전압(VGL)을 가지며, 나머지 기간들 동안 게이트 오프 전압(VGH)을 가질 수 있다. 즉, 제k PAM 발광 신호(PAEMk)는 제6 기간(t6)과 제9 기간(t9) 동안 게이트 온 전압(VGL)으로 발생하는 PAM 펄스들을 포함할 수 있다. 제k PWM 발광 신호(PWEMk)의 PWM 펄스 폭은 제k 스윕 신호(SWPk)의 스윕 펄스 폭보다 클 수 있다.
도 9는 일 실시예에 따른 제5 기간과 제6 기간 동안 제k 스윕 신호, 제1 트랜지스터의 게이트 전극의 전압, 제1 트랜지스터의 턴-온 타이밍, 및 제15 트랜지스터의 턴-온 타이밍을 보여주는 타이밍 도이다. 도 10 내지 도 13은 도 8의 제1 기간, 제2 기간, 제3 기간, 및 제6 기간 동안 제1 서브 화소의 동작을 보여주는 회로도들이다.
이하에서는, 도 9 내지 도 13을 결부하여, 제1 내지 제9 기간들(t1~t9) 동안 일 실시예에 따른 제1 서브 화소(RP)의 동작을 상세히 살펴본다.
첫 번째로, 제1 기간(t1) 동안 도 10과 같이 제7 트랜지스터(T7), 제13 트랜지스터(T13), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 게이트 온 전압(VGL)의 제k 스캔 제어 신호(GCk)에 의해 턴-온된다.
제7 트랜지스터(T7)의 턴-온으로 인해, 제1 노드(N1)에는 게이트 오프 전압 배선(VGHL)의 게이트 오프 전압(VGH)이 인가된다. 제13 트랜지스터(T13)의 턴-온으로 인해, 제2 노드(N2)에는 제1 전원 배선(VDL1)의 제1 전원 전압(VDD1)이 인가된다.
제16 트랜지스터(T16)의 턴-온으로 인해, 제3 노드(N3)는 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 초기화되며, 제15 트랜지스터(T15)는 제3 노드(N3)의 초기화 전압(VINT)에 의해 턴-온된다. 제18 트랜지스터(T18)의 턴-온으로 인해, 발광 소자(EL)의 제1 전극은 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 초기화된다.
두 번째로, 제2 기간(t2) 동안 도 11과 같이 제7 트랜지스터(T7), 제13 트랜지스터(T13), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 게이트 온 전압(VGL)의 제k 스캔 제어 신호(GCk)에 의해 턴-온된다. 또한, 제2 기간(t2) 동안 제3 트랜지스터(T3)와 제10 트랜지스터(T10)는 게이트 온 전압(VGL)의 제k 스캔 초기화 신호(GILk)에 의해 턴-온된다.
제7 트랜지스터(T7), 제13 트랜지스터(T13), 제15 트랜지스터(T15), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 제1 기간(t1)에서 설명한 바와 실질적으로 동일하다.
제3 트랜지스터(T3)의 턴-온으로 인해, 제1 트랜지스터(T1)의 게이트 전극은 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 초기화된다. 또한, 제10 트랜지스터(T10)의 턴-온으로 인해, 제8 트랜지스터(T8)의 게이트 전극은 초기화 전압 배선(VIL)의 초기화 전압(VINT)으로 초기화된다.
이때, 제1 노드(N1)에는 게이트 오프 전압 배선(VGHL)의 게이트 오프 전압(VGH)이 인가되므로, 제1 화소 커패시터(PC1)에 의해 제1 트랜지스터(T1)의 게이트 전극의 전압 변화량이 제k 스윕 신호 배선(SWPLk)에 반영되어 제k 스윕 신호(SWPk)의 게이트 오프 전압(VGH)이 변동되는 것을 방지할 수 있다.
세 번째로, 제3 기간(t3) 동안 도 12와 같이 제7 트랜지스터(T7), 제13 트랜지스터(T13), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 게이트 온 전압(VGL)의 제k 스캔 제어 신호(GCk)에 의해 턴-온된다. 또한, 제3 기간(t3) 동안 제2 트랜지스터(T2), 제4 트랜지스터(T4), 제9 트랜지스터(T9), 및 제11 트랜지스터(T11)는 게이트 온 전압(VGL)의 제k 스캔 기입 신호(GWk)에 의해 턴-온된다.
제7 트랜지스터(T7), 제13 트랜지스터(T13), 제15 트랜지스터(T15), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 제1 기간(t1)에서 설명한 바와 실질적으로 동일하다.
제2 트랜지스터(T2)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제1 전극에는 제j PWM 데이터 배선(DLj)의 PWM 데이터 전압(Vdata)이 인가된다. 제4 트랜지스터(T4)의 턴-온으로 인해, 제1 트랜지스터(T1)의 게이트 전극과 제2 전극은 서로 연결되므로, 제1 트랜지스터(T1)는 다이오드로 구동한다.
이때, 제1 트랜지스터(T1)의 게이트 전극과 제1 전극 사이의 전압(Vgs=Vint-Vdata)이 문턱전압(Vth1)보다 크기 때문에, 제1 트랜지스터(T1)는 턴-온되어 게이트 전극과 제1 전극 사이의 전압(Vgs)이 문턱전압(Vth1)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극의 전압은 "Vint"에서 "Vdata+Vth1"까지 상승할 수 있다. 제1 트랜지스터(T1)는 P 타입 MOSFET으로 형성되기 때문에, 제1 트랜지스터(T1)의 문턱전압(Vth1)은 0V보다 작을 수 있다.
또한, 제1 노드(N1)에는 게이트 오프 전압 배선(VGHL)의 게이트 오프 전압(VGH)이 인가되므로, 제1 화소 커패시터(PC1)에 의해 제1 트랜지스터(T1)의 게이트 전극의 전압 변화량이 제k 스윕 신호 배선(SWPLk)에 반영되어 제k 스윕 신호(SWPk)의 게이트 오프 전압(VGH)이 변동되는 것을 방지할 수 있다.
제9 트랜지스터(T9)의 턴-온으로 인해, 제8 트랜지스터(T8)의 제1 전극에는 제1 PAM 데이터 배선(RDL)의 제1 PAM 데이터 전압(Rdata)이 인가된다. 제9 트랜지스터(T9)의 턴-온으로 인해, 제8 트랜지스터(T8)의 게이트 전극과 제2 전극은 서로 연결되므로, 제8 트랜지스터(T8)는 다이오드로 구동한다.
이때, 제8 트랜지스터(T8)의 게이트 전극과 제1 전극 사이의 전압(Vgs=Vint-Rdata)이 문턱전압(Vth8)보다 크기 때문에, 제8 트랜지스터(T8)는 게이트 전극과 제1 전극 사이의 전압(Vgs)이 문턱전압(Vth8)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 제8 트랜지스터(T8)의 게이트 전극의 전압은 "Vint"에서 "Rdata+Vth"까지 상승할 수 있다.
네 번째로, 제4 기간(t4) 동안 제7 트랜지스터(T7), 제13 트랜지스터(T13), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 게이트 온 전압(VGL)의 제k 스캔 제어 신호(GCk)에 의해 턴-온된다.
제7 트랜지스터(T7), 제13 트랜지스터(T13), 제16 트랜지스터(T16), 및 제18 트랜지스터(T18)는 제1 기간(t1)에서 설명한 바와 실질적으로 동일하다.
다섯 번째로, 제5 기간(t5) 동안 도 13과 같이 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제12 트랜지스터(T12), 및 제14 트랜지스터(T14)는 게이트 온 전압(VGL)의 제k PWM 발광 신호(PWEMk)에 의해 턴-온된다.
제5 트랜지스터(T5)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제1 전극에는 제1 전원 전압(VDD1)이 인가된다. 또한, 제6 트랜지스터(T6)의 턴-온으로 인해, 제1 트랜지스터(T1)의 제2 전극은 제3 노드(N3)에 연결된다.
제5 기간(t5) 동안 제1 트랜지스터(T1)의 게이트 전극의 전압(Vdata+Vth1)에 따라 흐르는 제어 전류(Ic)는 수학식 1과 같이 제1 트랜지스터(T1)의 문턱전압(Vth1)에 의존하지 않을 수 있다.
Figure pat00001
수학식 1에서, k"는 제1 트랜지스터(T1)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth1은 제1 트랜지스터(T1)의 문턱전압, VDD1는 제1 전원 전압, Vdata는 PWM 데이터 전압을 가리킨다.
또한, 제12 트랜지스터(T12)의 턴-온으로 인해, 제8 트랜지스터(T8)의 제1 전극은 제2 전원 배선(VDL2)에 연결될 수 있다.
또한, 제14 트랜지스터(T14)의 턴-온으로 인해, 제2 노드(N2)에는 제2 전원 배선(VDL2)의 제2 전원 전압(VDD2)이 인가된다. 제2 전원 배선(VDL2)의 제2 전원 전압(VDD2)이 전압 강하 등에 의해 변동되는 경우, 제1 전원 전압(VDD1)과 제2 전원 전압(VDD2) 간의 전압 차(ΔV2)는 제2 화소 커패시터(PC2)에 의해 제8 트랜지스터(T8)의 게이트 전극에 반영될 수 있다.
제14 트랜지스터(T14)의 턴-온으로 인해, 제8 트랜지스터(T8)의 게이트 전극의 전압(Rdata+Vth8)에 따라 흐르는 구동 전류(Ids)가 제15 트랜지스터(T15)로 공급될 수 있다. 구동 전류(Ids)는 수학식 2와 같이 제8 트랜지스터(T8)의 문턱전압(Vth8)에 의존하지 않을 수 있다.
Figure pat00002
수학식 2에서, k'는 제8 트랜지스터(T8)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth8는 제8 트랜지스터(T8)의 문턱전압, VDD2는 제2 전원 전압, Rdata는 제1 PAM 데이터 전압을 가리킨다.
여섯 번째로, 제6 기간(t6) 동안 도 13과 같이 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제12 트랜지스터(T12), 및 제14 트랜지스터(T14)는 게이트 온 전압(VGL)의 제k PWM 발광 신호(PWEMk)에 의해 턴-온된다. 제6 기간(t6) 동안 도 13과 같이 제17 트랜지스터(T17)는 게이트 온 전압(VGL)의 제k PAM 발광 신호(PAEMk)에 의해 턴-온된다. 제6 기간(t6) 동안 제k 스윕 신호(SWPk)는 게이트 오프 전압(VGH)에서 게이트 온 전압(Von)으로 선형적으로 감소한다.
제5 트랜지스터(T5), 제6 트랜지스터(T6), 제12 트랜지스터(T12), 및 제14 트랜지스터(T14)는 제5 기간(t5)에서 설명한 바와 실질적으로 동일하다.
제17 트랜지스터(T17)의 턴-온으로 인해, 발광 소자(EL)의 제1 전극은 제15 트랜지스터(T15)의 제2 전극에 연결될 수 있다.
제6 기간(t6) 동안 제k 스윕 신호(SWPk)는 게이트 오프 전압(VGH)에서 게이트 온 전압(Von)으로 선형적으로 감소하며, 제1 화소 커패시터(PC1)에 의해 제k 스윕 신호(SWPk)의 전압 변화량(ΔV1)은 제1 트랜지스터(T1)의 게이트 전극에 반영되므로, 제1 트랜지스터(T1)의 게이트 전극의 전압은 Vdata+Vth1-ΔV1일 수 있다. 즉, 제6 기간(t6) 동안 제k 스윕 신호(SWPk)의 전압 감소에 따라 제1 트랜지스터(T1)의 게이트 전극의 전압은 선형적으로 낮아질 수 있다.
제1 트랜지스터(T1)에 인가된 PWM 데이터 전압(Vdata)의 크기에 따라 제어 전류(Ic)가 제3 노드(N3)에 인가되는 기간이 달라질 수 있다. 이로 인해, 제1 트랜지스터(T1)에 인가된 PWM 데이터 전압(Vdata)의 크기에 따라 제3 노드(N3)의 전압이 달라지므로, 제15 트랜지스터(T15)의 턴-온 기간을 제어할 수 있다. 그러므로, 제15 트랜지스터(T15)의 턴-온 기간을 제어함으로써, 제6 기간(t6) 동안 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간(SEP)을 제어할 수 있다.
먼저, 도 9와 같이 제1 트랜지스터(T1)의 게이트 전극의 PWM 데이터 전압(Vdata)이 피크 블랙 계조의 PWM 데이터 전압인 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압(VG_T1)은 제k 스윕 신호(SWPk)의 전압 감소에 따라 제6 기간(t6) 내내 제1 트랜지스터(T1)의 제1 전극의 전압인 제1 전원 전압(VDD1)보다 낮을 수 있다. 그러므로, 제1 트랜지스터(T1)는 제6 기간(t6) 내내 턴-온될 수 있다. 이로 인해, 제1 트랜지스터(T1)의 제어 전류(Ic)는 제5 기간(t5)과 제6 기간(t6) 내내 제3 노드(N3)로 흐르며, 제3 노드(N3)의 전압은 제5 기간(t5) 동안 하이 레벨(VH)로 상승할 수 있다. 그러므로, 제15 트랜지스터(T15)는 제6 기간(t6) 내내 턴-오프될 수 있다. 따라서, 구동 전류(Ids)는 제6 기간(t6) 동안 발광 소자(EL)에 인가되지 않으므로, 발광 소자(EL)는 제6 기간(t6) 동안 발광하지 않을 수 있다.
또한, 도 9와 같이 제1 트랜지스터(T1)의 게이트 전극의 PWM 데이터 전압(Vdata)이 그레이 계조의 PWM 데이터 전압인 경우, 제1 트랜지스터(T1)의 게이트 전극의 전압(VG_T1)은 제k 스윕 신호(SWPk)의 전압 감소에 따라 제1 서브 기간(t61) 동안 제1 전원 전압보다 높은 레벨을 가지며, 제2 서브 기간(t62) 동안 제1 전원 전압보다 낮은 레벨을 가질 수 있다. 그러므로, 제1 트랜지스터(T1)는 제6 기간(t6)의 제2 서브 기간(t62) 동안 턴-온될 수 있다. 이 경우, 제1 트랜지스터(T1)의 제어 전류(Ic)는 제2 서브 기간(t62) 동안 제3 노드(N3)로 흐르므로, 제3 노드(N3)의 전압은 제2 서브 기간(t62) 동안 하이 레벨(VH)을 가질 수 있다. 그러므로, 제15 트랜지스터(T15)는 제2 서브 기간(t62) 동안 턴-오프될 수 있다. 따라서, 구동 전류(Ids)는 제1 서브 기간(t61) 동안 발광 소자(EL)에 인가되며, 제2 서브 기간(t62) 동안 발광 소자(EL)에 인가되지 않는다. 즉, 발광 소자(EL)는 제6 기간(t6)의 일부 기간인 제1 서브 기간(t61) 동안 발광할 수 있다. 제1 서브 화소(RP)가 피크 블랙 계조에 가까운 그레이 계조를 표현할수록 발광 소자(EL)의 발광 기간(SET)은 짧아질 수 있다. 또한, 제1 서브 화소(RP)가 피크 화이트 계조에 가까운 그레이 계조를 표현할수록 발광 소자(EL)의 발광 기간(SET)은 길어질 수 있다.
또한, 도 9와 같이 제1 트랜지스터(T1)의 게이트 전극의 PWM 데이터 전압(Vdata)이 피크 화이트 계조의 PWM 데이터 전압인 경우, 제k 스윕 신호(SWPk)의 전압 감소에도 불구하고, 제1 트랜지스터(T1)의 게이트 전극의 전압(VG_T1)은 제6 기간(t6) 동안 제1 전원 전압(VDD1)보다 높을 수 있다. 이로 인해, 제1 트랜지스터(T1)는 제6 기간(t6) 내내 턴-오프될 수 있다. 이 경우, 제1 트랜지스터(T1)의 제어 전류(Ic)는 제6 기간(t6) 내내 제3 노드(N3)로 흐르지 않으므로, 제3 노드(N3)의 전압은 초기화 전압(VINT)을 유지할 수 있다. 그러므로, 제15 트랜지스터(T15)는 제6 기간(t6) 내내 턴-온될 수 있다. 따라서, 구동 전류(Ids)는 제6 기간(t6) 내내 발광 소자(EL)에 인가되며, 발광 소자(EL)는 제6 기간(t6) 내내 발광할 수 있다.
또한, 제6 기간(t6)의 마지막에 제k 스윕 신호(SWPk)가 게이트 온 전압(VGL)에서 게이트 오프 전압(VGH)으로 상승함에 따라, 제6 기간(t6)의 마지막에 제1 트랜지스터(T1)의 게이트 전극의 전압(VG_T1)은 제5 기간(t5)과 실질적으로 동일하도록 상승할 수 있다.
이상에서 살펴본 바와 같이, 제1 트랜지스터(T1)의 게이트 전극에 인가되는 PWM 데이터 전압을 조정함으로써, 발광 소자(EL)의 발광 기간을 조정할 수 있다. 그러므로, 발광 소자(EL)에 인가되는 구동 전류(Ids)의 크기를 조정하기보다, 발광 소자(EL)에 인가되는 구동 전류(Ids)는 일정하게 유지한 채, 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정함으로써, 제1 서브 화소(RP)가 표현하려는 계조를 조정할 수 있다.
한편, PWM 데이터 전압들로 변환되는 디지털 비디오 데이터가 8 비트인 경우, 피크 블랙 계조의 디지털 비디오 데이터는 0이고, 피크 화이트 계조의 디지털 비디오 데이터는 255일 수 있다. 또한, 블랙 계조 영역의 디지털 비디오 데이터는 0 내지 63이고, 그레이 계조 영역의 디지털 비디오 데이터는 64 내지 191이며, 화이트 계조 영역의 디지털 비디오 데이터는 192 내지 255일 수 있다.
또한, 제2 내지 제n 발광 기간들(EP2~EPn) 각각의 제7 기간(t7), 제8 기간(t8), 및 제9 기간(t9) 각각은 앞서 설명한 제1 기간(t1), 제5 기간(t5), 및 제6 기간(t6)과 실질적으로 동일하다. 즉, 제2 내지 제n 발광 기간들(EP2~EPn) 각각에서는 제3 노드(N3)를 초기화한 후, 어드레스 기간(ADDR) 동안 제1 트랜지스터(T1)의 게이트 전극에 기입된 PWM 데이터 전압(Vdata)에 기초하여, 제8 트랜지스터(T8)의 게이트 전극에 기입된 제1 PAM 데이터 전압(Rdata)에 따라 생성되는 구동 전류(Ids)를 발광 소자(EL)에 인가하는 기간을 조정할 수 있다.
또한, 테스트 신호 배선(TSTL)의 테스트 신호는 제N 프레임 기간의 액티브 기간(ACT) 동안 게이트 하이 전압(VGH)으로 인가되므로, 제19 트랜지스터(T19)는 제N 프레임 기간의 액티브 기간(ACT) 동안 턴-오프될 수 있다.
한편, 제2 서브 화소(GP)와 제3 서브 화소(BP)는 도 8 내지 도 12를 결부하여 설명한 바와 같이 제1 서브 화소(RP)와 실질적으로 동일하게 동작할 수 있으므로, 제2 서브 화소(GP)와 제3 서브 화소(BP)의 동작에 대한 설명은 생략한다.
도 14는 계조에 따른 제j PWM 데이터 배선의 PWM 데이터 전압과 제1 PAM 데이터 전압의 일 예를 보여주는 그래프이다. 도 14에서, X축은 제1 서브 화소(RP)가 표현하고자 하는 계조를 나타내고, Y축은 전압을 나타낸다.
도 14를 참조하면, 계조가 증가할수록 디지털 비디오 데이터(DATA)는 증가할 수 있다. 즉, 디지털 비디오 데이터(DATA)는 계조에 비례할 수 있다. 또한, 계조가 증가할수록 제j PWM 데이터 배선(DLj)의 PWM PWM 데이터 전압(Vdata)은 높아질 수 있다. 즉, PWM 데이터 전압(Vdata)은 계조에 비례할 수 있다. 또한, 계조에 상관없이 제1 PAM 데이터 전압(Rdata)은 일정할 수 있다. 그러므로, 계조에 상관없이 발광 소자(LE)에 인가되는 구동 전류(Ids)는 일정할 수 있다.
제1 서브 화소(RP)의 제1 트랜지스터(T1)의 게이트 전극에 인가되는 PWM 데이터 전압(Vdata)을 조정함으로써, 발광 소자(EL)의 발광 기간을 조정할 수 있다. 그러므로, 발광 소자(EL)에 인가되는 구동 전류(Ids)는 일정하게 유지한 채, 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 조정함으로써, 제1 서브 화소(RP)가 표현하려는 계조를 조정할 수 있다.
한편, 제2 서브 화소(GP)에 인가되는 PWM 데이터 전압과 제2 PAM 데이터 전압, 및 제3 서브 화소(BP)에 인가되는 PWM 데이터 전압과 제2 PAM 데이터 전압은 도 14를 결부하여 설명한 제1 서브 화소(RP)에 인가되는 PWM 데이터 전압 및 제2 PAM 데이터 전압과 실질적으로 동일하므로, 이들에 대한 설명은 생략한다.
도 15는 일 실시예에 따른 표현하려는 계조에 따른 구동 전류의 발광 기간을 보여주는 파형도이다.
도 15에서, X축은 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간, 즉 발광 소자(EL)가 발광하는 기간을 가리키고, Y축은 구동 전류(Ids)의 크기를 가리킨다. 도 15에는 제1 내지 제3 저계조들(LGL1~LGL3)과 제1 내지 제9 고계조들(HGL1~HGL9) 각각에서 구동 전류(Ids)가 발광 소자(LE)이 인가되는 기간, 즉 발광 소자(LE)의 발광 기간이 나타나 있다.
도 15를 참조하면, 계조에 따라 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간이 조정될 수 있다. 예를 들어, 제1 저계조(LGL1)에서 제9 고계조(HGL9)로 갈수록 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간은 증가할 수 있다.
이때, 도 13에서 설명한 바와 같이, 제k 스윕 신호(SWPk)의 전압 변화량을 제1 트랜지스터(T1)의 게이트 전극에 반영함으로써, 제1 트랜지스터(T1)의 제어 전류(Ic)가 제3 노드(N3)에 인가되는 기간을 조정하며, 이로 인해 제15 트랜지스터(T15)의 턴-온 타이밍이 제어된다. 이 경우, 제15 트랜지스터(T15)의 특성으로 인해, 구동 전류(Ids)가 직각 형태의 구형파가 아닌 곡선 파형을 가질 수 있다. 구동 전류(Ids)가 곡선 파형을 가짐으로써, 저계조 영역과 같이 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간이 짧은 경우, 구동 전류(Ids)의 피크 전류 값이 원하는 전류 값에 도달하지 못할 수 있다. 예를 들어, 제1 저계조(LGL1)에서 구동 전류(Ids)의 제1 피크 전류 값(Ipeak1), 제2 저계조(LGL2)에서 구동 전류(Ids)의 제2 피크 전류 값(Ipeak2), 및 제3 저계조(LGL3)에서 구동 전류(Ids)의 제3 피크 전류 값(Ipeak3)은 서로 다를 수 있다. 또한, 제1 피크 전류 값(Ipeak1), 제2 피크 전류 값(Ipeak2), 및 제3 피크 전류 값(Ipeak3)은 제1 고계조(HGL1)에서 구동 전류(Ids)의 제4 피크 전류 값(Ipeak4)보다 낮을 수 있다. 이에 비해, 제1 내지 제9 고계조들(HGL1~HGL9)에서 구동 전류(Ids)의 피크 전류 값(Ipeak4)은 실질적으로 동일하거나 거의 유사할 수 있다.
저계조 영역에서 구동 전류(Ids)의 피크 전류 값이 변동되는 경우, 저계조 영역에서 표시 패널(100)이 표시하는 영상의 색좌표가 달라질 수 있다. 또한, 저계조 영역에서 제1 서브 화소(RP)의 발광 소자의 발광 효율, 제2 서브 화소(GP)의 발광 소자의 발광 효율, 및 제3 서브 화소(BP)의 발광 효율은 구동 전류(Ids)에 따라 달라질 수 있다. 그러므로, 저계조 영역에서 표시 패널(100)이 표시하는 영상의 색좌표를 일정하게 유지하고, 저계조 영역에서 제1 서브 화소(RP)의 발광 소자(EL), 제2 서브 화소(GP)의 발광 소자, 및 제3 서브 화소(BP)의 발광 소자(EL)가 최적의 발광 효율을 갖도록 제1 서브 화소(RP), 제2 서브 화소(GP), 및 제3 서브 화소(BP) 각각에서 저계조 영역의 구동 전류(Ids)의 피크 전류 값을 일정하게 유지할 필요가 있다.
도 16은 또 다른 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 16의 실시예는 디지털 데이터 변환부(500)가 추가되고, 제1 PAM 데이터 배선(RDL)들, 제2 PAM 데이터 배선(GDL)들, 및 제3 PAM 데이터 배선(BDL)들 각각이 전원 공급부(400)에 연결된 것에서 도 1의 실시예와 차이가 있다.
도 16을 참조하면, 디지털 데이터 변환부(500)는 타이밍 제어부(300)로부터 디지털 비디오 데이터(DATA)를 입력 받는다. 디지털 데이터 변환부(500)는 디지털 비디오 데이터(DATA) 중에서 저계조 영역에 해당하는 디지털 비디오 데이터를 판단한다. 저계조 영역은 블랙 계조 영역이고, 고계조 영역은 그레이 계조 영역과 화이트 계조 영역일 수 있다. 디지털 데이터 변환부(500)는 저계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 상향 변조하여 변조 디지털 데이터(CDATA)를 생성하고, 이를 타이밍 제어부(300)로 출력한다. 타이밍 제어부(300)는 변조 디지털 데이터(CDATA)와 소스 제어 신호(DCS)를 소스 구동부(200)로 출력하고, 소스 구동부(200)는 변조 디지털 데이터(CDATA)에 따라 PWM 데이터 전압들을 생성하여 PWM 데이터 배선(DL)들에 출력한다.
또한, 디지털 데이터 변환부(500)는 PAM 제어 신호(PACS) 중에서 저계조 영역에 대응되는 PAM 제어 신호를 제1 레벨 전압으로 출력하고, 고계조 영역에 대응되는 PAM 제어 신호를 제2 레벨 전압으로 출력한다.
전원 공급부(400)는 PAM 제어 신호(PACS)에 따라 제1 PAM 데이터 배선(RDL)들, 제2 PAM 데이터 배선(GDL)들, 및 제3 PAM 데이터 배선(BDL)들 각각에 개별적으로 PAM 데이터 전압들을 인가할 수 있다. 예를 들어, 전원 공급부(400)는 PAM 제어 신호(PACS)에 따라 제1 하이 PAM 데이터 전압과 제1 로우 PAM 데이터 전압 중 어느 하나를 제1 PAM 데이터 배선(RDL)들에 출력한다. 전원 공급부(400)는 PAM 제어 신호(PACS)에 따라 제2 하이 PAM 데이터 전압과 제2 로우 PAM 데이터 전압 중 어느 하나를 제2 PAM 데이터 배선(RDL)들에 출력한다. 전원 공급부(400)는 PAM 제어 신호(PACS)에 따라 제3 하이 PAM 데이터 전압과 제3 로우 PAM 데이터 전압 중 어느 하나를 제3 PAM 데이터 배선(BDL)들에 출력한다. 제1 하이 PAM 데이터 전압은 제1 로우 PAM 데이터 전압보다 높은 레벨을 가지며, 제2 하이 PAM 데이터 전압은 제2 로우 PAM 데이터 전압보다 높은 레벨을 가지고, 제3 하이 PAM 데이터 전압은 제3 로우 PAM 데이터 전압보다 높은 레벨을 가질 수 있다.
디지털 데이터 변환부(500)는 집적 회로로 형성될 수 있다. 또는, 도 16에서는 디지털 데이터 변환부(500)는 타이밍 제어부(300)와 별도의 구성으로 형성된 것을 예시하였으나, 디지털 데이터 변환부(500)는 타이밍 제어부(300)에 통합될 수 있다. 즉, 디지털 데이터 변환부(500)는 타이밍 제어부(300)에 포함될 수 있다.
도 17은 도 16의 디지털 데이터 변환부를 상세히 보여주는 블록도이다.
도 17을 참조하면, 디지털 데이터 변환부(500)는 메모리(510), 계조 판단부(520), 데이터 변조부(530), 및 PAM 제어 신호 출력부(540)를 포함할 수 있다.
메모리(510)는 1 프레임 기간에 해당하는 디지털 비디오 데이터(DATA)를 저장하는 프레임 메모리 또는 1 수평 라인 또는 복수의 수평 라인들에 해당하는 디지털 비디오 데이터(DATA)를 저장하는 라인 메모리일 수 있다. 1 프레임 기간에 해당하는 디지털 비디오 데이터(DATA)는 표시 패널(100)의 모든 서브 화소들(RP, GP, BP)에 기입될 디지털 비디오 데이터(DATA)를 가리킨다. 1 수평 라인에 해당하는 디지털 비디오 데이터(DATA)는 표시 패널(100)의 한 행에 배치되는 서브 화소들(RP, GP, BP)에 기입될 디지털 비디오 데이터(DATA)를 가리킨다. 1 수평 라인의 디지털 비디오 데이터(DATA)는 제1 내지 제n 열(C1~Cn)의 디지털 비디오 데이터를 포함할 수 있다.
계조 판단부(520)는 도 18과 같이 메모리(510)로부터 1 수평 라인 단위로 디지털 비디오 데이터(DATA)를 입력 받을 수 있다. 계조 판단부(520)는 도 18과 같이 디지털 비디오 데이터(DATA) 중에서 저계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 0으로 치환하고, 고계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 1로 치환할 수 있다. 도 18에서는 디지털 비디오 데이터(DATA)가 8 비트의 디지털 데이터인 것을 예시하였으며, 63 이하인 경우 저계조 영역으로 판단하고, 디지털 비디오 데이터가 64 이상인 경우 고계조 영역으로 판단하는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다.
즉, 계조 판단부(520)는 디지털 비디오 데이터(DATA)의 저계조 영역과 고계조 영역이 구분된 저계조 맵 데이터(MDATA)를 생성할 수 있다. 계조 판단부(520)는 저계조 맵 데이터(MDATA)를 데이터 변조부(530)와 PAM 제어 신호 출력부(540)로 출력할 수 있다.
데이터 변조부(530)는 메모리(510)로부터 1 수평 라인 단위로 디지털 비디오 데이터(DATA)를 입력 받고, 계조 판단부(520)로부터 1 수평 라인 단위로 저계조 맵 데이터(MDATA)를 입력 받을 수 있다. 즉, 데이터 변조부(530)는 메모리(510)로부터 제k 수평 라인의 디지털 비디오 데이터(DATA)를 입력 받고, 계조 판단부(520)로부터 제k 수평 라인의 저계조 맵 데이터(MDATA)를 동시에 입력 받을 수 있다.
데이터 변조부(530)는 저계조 맵 데이터(MDATA)에 따라 디지털 비디오 데이터(DATA) 중에서 저계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 상향 변조할 수 있다. 데이터 변조부(530)는 디지털 비디오 데이터(DATA) 중에서 고계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 변조하지 않을 수 있다.
예를 들어, 도 18과 같이 데이터 변조부(530)는 저계조 맵 데이터(MDATA)에서 "0" 값을 갖는 열과 동일한 좌표를 갖는 디지털 비디오 데이터(DATA)에 "60"을 가산할 수 있다. 또한, 데이터 변조부(530)는 저계조 맵 데이터(MDATA)에서 "1" 값을 갖는 좌표와 동일한 좌표를 갖는 디지털 비디오 데이터(DATA)를 변조하지 않을 수 있다.
데이터 변조부(530)는 저계조 영역에 해당하는 디지털 비디오 데이터(DATA)를 상향 변조하여 생성된 변조 디지털 비디오 데이터(CDATA)를 타이밍 제어부(300)로 출력할 수 있다.
PAM 제어 신호 출력부(540)는 계조 판단부(520)로부터 1 수평 라인 단위로 저계조 맵 데이터(MDATA)를 입력 받을 수 있다. PAM 제어 신호 출력부(540)는 저계조 맵 데이터(MDATA)에 따라 제1 PAM 데이터 배선(RDL)들 각각에 인가될 제1 PAM 데이터 전압, 제2 PAM 데이터 배선(GDL)들 각각에 인가될 제2 PAM 데이터 전압, 및 제3 PAM 데이터 배선(BDL)들 각각에 인가될 제3 PAM 데이터 전압을 제어하기 위한 PAM 제어 신호(PACS)를 출력할 수 있다. PAM 제어 신호(PACS)에 대한 자세한 설명은 도 19를 결부하여 상세히 설명한다.
도 19는 도 16의 전원 공급부를 상세히 보여주는 회로도이다.
도 19를 참조하면, 전원 공급부(400)는 하이 연결 제어부(CCU1)와 로우 연결 제어부(CCU2)를 포함한다. 도 19에서는 설명의 편의를 위해 6 개의 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2)을 예시하였다.
하이 연결 제어부(CCU1)는 제1 내지 제6 PAM 제어 배선들(PACL1~PACL6)에 입력되는 제1 내지 제6 PAM 제어 신호에 따라 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2)과 하이 PAM 데이터 전압 배선들(RDHL, GDHL, BDHL) 간의 연결을 제어한다. 즉, 하이 연결 제어부(CCU1)는 제1 내지 제6 PAMA 제어 신호에 따라 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2)에 하이 PAM 데이터 전압 배선들(RDHL, GDHL, BDHL)의 하이 PAM 데이터 전압들을 공급한다.
하이 연결 제어부(CCU1)는 제1 내지 제6 하이 연결 트랜지스터들(HCT1~HCT6)을 포함할 수 있다.
제1 하이 연결 트랜지스터(HCT1)는 제1 PAM 제어 배선(PACL1)에 제1 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우, 제1 PAM 데이터 배선(RDL1)을 제1 하이 PAM 데이터 전압 배선(RDHL)에 연결할 수 있다. 제2 하이 연결 트랜지스터(HCT2)는 제2 PAM 제어 배선(PACL2)에 제1 레벨 전압의 제2 PAM 제어 신호가 입력되는 경우, 제2 PAM 데이터 배선(GDL1)을 제2 하이 PAM 데이터 전압 배선(GDHL)에 연결할 수 있다. 제3 하이 연결 트랜지스터(HCT3)는 제3 PAM 제어 배선(PACL3)에 제1 레벨 전압의 제3 PAM 제어 신호가 입력되는 경우, 제3 PAM 데이터 배선(BDL1)을 제3 하이 PAM 데이터 전압 배선(BDHL)에 연결할 수 있다.
제4 하이 연결 트랜지스터(HCT4)는 제4 PAM 제어 배선(PACL4)에 제1 레벨 전압의 제4 PAM 제어 신호가 입력되는 경우, 제1 PAM 데이터 배선(RDL2)을 제1 하이 PAM 데이터 전압 배선(RDHL)에 연결할 수 있다. 제5 하이 연결 트랜지스터(HCT5)는 제5 PAM 제어 배선(PACL5)에 제1 레벨 전압의 제5 PAM 제어 신호가 입력되는 경우, 제5 PAM 데이터 배선(GDL2)을 제2 하이 PAM 데이터 전압 배선(GDHL)에 연결할 수 있다. 제6 하이 연결 트랜지스터(HCT6)는 제6 PAM 제어 배선(PACL6)에 제1 레벨 전압의 제6 PAM 제어 신호가 입력되는 경우, 제3 PAM 데이터 배선(BDL2)을 제3 하이 PAM 데이터 전압 배선(BDHL)에 연결할 수 있다.
하이 연결 제어부(CCU1)는 제1 내지 제6 PAM 제어 배선들(PACL1~PACL6)에 입력되는 제1 내지 제6 PAM 제어 신호에 따라 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2)과 하이 PAM 데이터 전압 배선들(RDHL, GDHL, BDHL) 간의 연결을 제어한다. 즉, 하이 연결 제어부(CCU1)는 제1 내지 제6 PAMA 제어 신호에 따라 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2)에 하이 PAM 데이터 전압 배선들(RDHL, GDHL, BDHL)의 하이 PAM 데이터 전압들을 공급한다.
로우 연결 제어부(CCU2)는 제1 내지 제6 로우 연결 트랜지스터들(LCT1~LCT6)을 포함할 수 있다.
제1 로우 연결 트랜지스터(LCT1)는 제1 PAM 인버전 배선(PAIL1)에 제1 레벨 전압의 제1 PAM 인버전 신호가 입력되는 경우, 제1 PAM 데이터 배선(RDL1)을 제1 로우 PAM 데이터 전압 배선(RDLL)에 연결할 수 있다. 제2 로우 연결 트랜지스터(LCT2)는 제2 PAM 인버전 배선(PAIL2)에 제1 레벨 전압의 제2 PAM 인버전 신호가 입력되는 경우, 제2 PAM 데이터 배선(GDL1)을 제2 로우 PAM 데이터 전압 배선(GDLL)에 연결할 수 있다. 제3 로우 연결 트랜지스터(LCT3)는 제3 PAM 인버전 배선(PAIL3)에 제1 레벨 전압의 제3 PAM 인버전 신호가 입력되는 경우, 제3 PAM 데이터 배선(BDL1)을 제3 로우 PAM 데이터 전압 배선(BDLL)에 연결할 수 있다.
제4 로우 연결 트랜지스터(LCT4)는 제4 PAM 인버전 배선(PAIL4)에 제1 레벨 전압의 제4 PAM 인버전 신호가 입력되는 경우, 제1 PAM 데이터 배선(RDL2)을 제1 로우 PAM 데이터 전압 배선(RDLL)에 연결할 수 있다. 제5 로우 연결 트랜지스터(LCT5)는 제5 PAM 인버전 배선(PAIL5)에 제1 레벨 전압의 제5 PAM 인버전 신호가 입력되는 경우, 제2 PAM 데이터 배선(GDL2)을 제2 로우 PAM 데이터 전압 배선(GDLL)에 연결할 수 있다. 제6 로우 연결 트랜지스터(LCT6)는 제6 PAM 인버전 배선(PAIL6)에 제1 레벨 전압의 제6 PAM 인버전 신호가 입력되는 경우, 제3 PAM 데이터 배선(BDL2)을 제3 로우 PAM 데이터 전압 배선(BDLL)에 연결할 수 있다.
PAM 제어 신호들(PACS)는 제1 내지 제6 PAM 제어 신호들과 제1 내지 제6 PAM 인버전 신호들을 포함할 수 있다. 제1 내지 제6 PAM 인버전 신호들은 각각 제1 내지 제6 PAM 제어 신호들의 반전 신호일 수 있다. 예를 들어, 제1 PAM 제어 신호가 제1 레벨 전압을 갖는 경우, 제1 PAM 인버전 신호는 제2 레벨 전압을 가질 수 있다. 또한, 제1 PAM 제어 신호가 제2 레벨 전압을 갖는 경우, 제1 PAM 인버전 신호는 제1 레벨 전압을 가질 수 있다. 제1 레벨 전압은 하이 연결 트랜지스터들(HCT1~HCT6)과 로우 연결 트랜지스터들(LCT1~LCT6)을 턴-온시키는 게이트 온 전압일 수 있다. 제2 레벨 전압은 하이 연결 트랜지스터들(HCT1~HCT6)과 로우 연결 트랜지스터들(LCT1~LCT6)을 턴-오프시키는 게이트 오프 전압일 수 있다. 제1 레벨 전압은 제2 레벨 전압보다 낮은 레벨을 가질 수 있다. 그러므로, 제1 PAM 제어 신호가 입력되는 경우, 제1 하이 연결 트랜지스터(HCT1)과 제1 로우 연결 트랜지스터(LCT1) 중에 적어도 어느 하나는 턴-온될 수 있다.
PAM 제어 신호 출력부(540)는 제k 수평 라인의 저계조 맵 데이터(MDATA)에 따라 제k 수평 라인의 서브 화소들에 인가될 PAM 데이터 전압들을 제어하기 위한 PAM 제어 신호들을 제1 레벨 전압과 제2 레벨 전압 중 어느 하나로 출력할 수 있다. 예를 들어, 제k 수평 라인의 저계조 맵 데이터(MDATA)에서 제1 열(C1), 제2 열(C2), 제n-1 열(Cn-1), 및 제n 열(Cn)이 저계조 영역을 가리키는 "0" 값을 가진다. 그러므로, PAM 제어 신호 출력부(540)는 제1 열(C1)에 대응되는 제1 PAM 제어 신호, 제2 열(C2)에 대응되는 제2 PAM 제어 신호, 제n-1 열(Cn-1)에 대응되는 제n-1 PAM 제어 신호, 및 제n 열(Cn)에 대응되는 제n PAM 제어 신호를 제1 레벨 전압으로 출력하고, 나머지 열들에 대응되는 PAM 제어 신호들을 제2 레벨 전압으로 출력할 수 있다.
이에 따라, 도 19에 도시된 제1 내지 제6 하이 연결 트랜지스터들(HCT1~HCT6) 중에서 제1 및 제2 하이 연결 트랜지스터들(HCT1, HCT2)이 제1 레벨 전압의 제1 및 제2 PAM 제어 신호들에 의해 턴-온될 수 있다. 또한, 도 19에 도시된 제1 내지 제6 로우 연결 트랜지스터들(LCT1~LCT6) 중에서 제3 내지 제6 로우 연결 트랜지스터들(LCT3~LCT6)이 제1 레벨 전압의 제3 내지 제6 PAM 인버전 신호들에 의해 턴-온될 수 있다. 그러므로, 도 19에 도시된 6 개의 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2) 중에서, 제1 PAM 데이터 배선(RDL1)에는 제1 하이 PAM 데이터 전압 배선(RDHL)의 제1 하이 PAM 데이터 전압이 인가되고, 제2 PAM 데이터 배선(GDL1)에는 제2 하이 PAM 데이터 전압 배선(GDHL)의 제2 하이 PAM 데이터 전압이 인가될 수 있다. 이에 비해, 6 개의 PAM 데이터 배선들(RDL1, RDL2, GDL1, GDL2, BDL1, BDL2) 중에서, 제1 PAM 데이터 배선(RDL2)에는 제1 로우 PAM 데이터 전압 배선(RDLL)의 제1 로우 PAM 데이터 전압이 인가되고, 제2 PAM 데이터 배선(GDL2)에는 제2 로우 PAM 데이터 전압 배선(GDLL)의 제2 로우 PAM 데이터 전압이 인가되며, 제3 PAM 데이터 배선들(BDL1, BDL2) 각각은 제3 로우 PAM 데이터 전압 배선(BDLL)의 제3 로우 PAM 데이터 전압이 인가될 수 있다.
도 20은 계조에 따른 제j PWM 데이터 배선의 PWM 데이터 전압과 제1 PAM 데이터 전압의 또 다른 예를 보여주는 그래프이다. 도 20에서, X축은 제1 서브 화소(RP)가 표현하고자 하는 계조를 나타내고, Y축은 전압을 나타낸다.
도 20을 참조하면, 디지털 데이터 변환부(500)가 저계조 영역의 디지털 비디오 데이터(DATA)를 상향 변조하여 변조 디지털 데이터(CDATA)를 생성하므로, 제j PWM 데이터 배선(DLj)의 PWM 데이터 전압(Vdata)은 저계조 영역(LGR)과 고계조 영역(HGR)에서 선형으로 증가하지 않는다. 예를 들어, PWM 데이터 전압(Vdata)은 저계조 영역(LGR)과 고계조 영역에서 끊어질 수 있다. 구체적으로, PWM 데이터 전압(Vdata)은 저계조 영역(LGR)에서 제1 저계조 전압(LGV1)에서 제2 저계조 전압(LGV2)까지 선형으로 증가할 수 있다. 또한, PWM 데이터 전압(Vdata)은 고계조 영역(HGR)에서 제1 고계조 전압(HGV1)에서 제2 고계조 전압(HGV2)까지 선형으로 증가할 수 있다. 이때, 제1 고계조 전압(HGV1)은 제2 저계조 전압(LGV2)보다 낮을 수 있다.
또한, 제1 PAM 데이터 전압(Rdata)은 저계조 영역(LGR)에서 제1 하이 PAM 데이터 전압(HRV)을 가지며, 고계조 영역(HGR)에서 제1 로우 PAM 데이터 전압(LRV)을 가진다. 제1 하이 PAM 데이터 전압(HRV)은 제1 로우 PAM 데이터 전압(LRV)보다 높은 전압일 수 있다. 제1 서브 화소(RP)가 저계조 영역(LGR)에 대응하는 계조를 표현하는 경우 제8 트랜지스터(T8)의 게이트 전극의 전압은 고계조 영역(HGR)에 대응하는 계조를 표현하는 경우보다 클 수 있다. 그러므로, 제1 서브 화소(RP)가 저계조 영역(LGR)에 대응하는 계조를 표현하는 경우 제8 트랜지스터(T8)를 통해 흐르는 구동 전류(Ids)의 피크 전류 값은 제1 서브 화소(RP)가 고계조 영역(HGR)에 대응하는 계조를 표현하는 경우보다 작을 수 있다.
도 21은 또 다른 실시예에 따른 저계조 영역에서 구동 전류에 따른 발광 기간을 보여주는 파형도이다. 도 22는 또 다른 실시예에 따른 고계조 영역에서 구동 전류에 따른 발광 기간을 보여주는 파형도이다.
도 21과 도 22에서, X축은 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간, 즉 발광 소자(EL)가 발광하는 기간을 가리키고, Y축은 구동 전류(Ids)의 크기를 가리킨다. 도 21에는 제1 내지 제6 저계조들(LGL1~LGL6) 각각에서 구동 전류(Ids)가 발광 소자(LE)이 인가되는 기간이 나타나 있다. 도 22에는 제1 내지 제7 고계조들(HGL1~HGL7) 각각에서 구동 전류(Ids)가 발광 소자(LE)이 인가되는 기간, 즉 발광 소자(LE)의 발광 기간이 나타나 있다.
도 21과 도 22를 참조하면, 제1 내지 제6 저계조들(LGL1~LGL6) 각각에서 구동 전류(Ids)는 제1 피크 전류 값(Ipeak1')을 가지며, 제1 고계조 (HGL1)에서 구동 전류(Ids)는 제2 피크 전류 값(Ipeak2')을 가지고, 제2 내지 제7 고계조들(HGL2~HGL7) 각각에서 구동 전류(Ids)는 제2 피크 전류 값(Ipeak2')보다 큰 제3 피크 전류 값(Ipeak3')을 가질 수 있다. 제2 피크 전류 값(Ipeak2')과 제3 피크 전류 값(Ipeak3') 간의 차이는 미미할 수 있다. 제1 피크 전류 값(Ipeak1')은 제2 피크 전류 값(Ipeak2')보다 낮을 수 있다.
도 21 및 도 22와 같이, 저계조 영역에서 구동 전류(Ids)의 피크 전류 값의 크기를 낮추는 대신에, 구동 전류(Ids)가 발광 소자(EL)에 인가되는 기간을 늘림으로써, 저계조 영역에서 구동 전류(Ids)의 피크 전류 값을 일정하게 하거나 피크 전류 값의 차이를 줄일 수 있다. 그러므로, 저계조 영역에서 구동 전류(Ids)의 피크 전류 값이 변동됨으로써, 저계조 영역에서 표시 패널(100)이 표시하는 영상의 색좌표가 달라지는 것을 방지하거나 줄일 수 있다. 또한, 저계조 영역에서 제1 서브 화소(RP)의 발광 소자의 발광 효율, 제2 서브 화소(GP)의 발광 소자의 발광 효율, 및 제3 서브 화소(BP)의 발광 효율이 구동 전류(Ids)에 따라 달라지는 것을 방지하거나 줄일 수 있다.
도 23은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 23을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 표시 패널(100), 소스 구동 회로(210)들, 및 소스 회로 보드(500)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 장변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 단변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 장변과 제2 방향(Y축 방향)의 단변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 패널(100)은 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 화상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변에 배치되는 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 표시 패널(100)의 대부분의 영역을 차지할 수 있다. 표시 영역(DA)은 표시 패널(100)의 중앙에 배치될 수 있다. 표시 영역(DA)에는 화상을 표시하기 위해 서브 화소들(RP, GP, BP)이 배치될 수 있다. 서브 화소들(RP, GP, BP) 각각은 광을 발광하는 발광 소자로서 무기 반도체를 갖는 무기 발광 소자를 포함할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 이웃하여 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 표시 패널(100)의 가장자리 영역일 수 있다.
비표시 영역(NDA)에는 스캔 구동부(110)가 배치될 수 있다. 스캔 구동부(110)는 표시 영역(DA)의 양측, 예를 들어 표시 영역(DA)의 좌측과 우측에 배치되는 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 스캔 구동부(110)는 표시 영역(DA)의 일 측에 배치될 수 있다.
또한, 비표시 영역(NDA)에는 소스 회로 보드(500)들과 연결되기 위해 표시 패드들이 배치될 수 있다. 표시 패드들은 표시 패널(100)의 일 측 가장자리에 배치될 수 있다. 예를 들어, 표시 패드들은 표시 패널(100)의 하 측 가장자리에 배치될 수 있다.
소스 회로 보드(500)들은 표시 패널(100)의 일 측 가장자리에 배치된 표시 패드들 상에 배치될 수 있다. 소스 회로 보드(500)들은 이방성 도전 필름(anisotropic conductive film)과 같은 도전성 접착 부재를 이용하여 표시 패드(DP)들에 부착될 수 있다. 이로 인해, 소스 회로 보드(500)들은 표시 패널(100)의 신호 배선들에 전기적으로 연결될 수 있다. 소스 회로 보드(500)들은 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
소스 구동부(200)는 소스 구동 회로(210)들을 포함할 수 있다. 소스 구동 회로(210)들은 데이터 전압들을 생성하여 소스 회로 보드(500)들을 통해 표시 패널(100)에 공급할 수 있다.
소스 구동 회로(210)들 각각은 집적회로(integrated circuit, IC)로 형성되어 소스 회로 보드(500) 상에 부착될 수 있다. 또는, 소스 구동 회로(210)들은 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수 있다.
제어 회로 보드(600)는 이방성 도전 필름과 같은 도전성 접착 부재를 통해 소스 회로 보드(500)들에 부착될 수 있다. 제어 회로 보드(600)는 소스 회로 보드(500)들에 전기적으로 연결될 수 있다. 제어 회로 보드(600)는 연성 인쇄 회로 보드(flexible printed circuit board) 또는 인쇄 회로 보드(printed circuit board)일 수 있다.
타이밍 제어 회로(300)와 전원 공급 회로(400) 각각은 집적 회로(IC)로 형성되어 제어 회로 보드(600) 상에 부착될 수 있다. 타이밍 제어 회로(300)는 디지털 비디오 데이터(DATA)와 타이밍 신호들(TS)을 소스 구동 회로(210)들에 공급할 수 있다. 전원 공급 회로(400)는 표시 패널(100)의 서브 화소들과 소스 구동 회로(200)들을 구동하기 위한 전압들을 생성하여 출력할 수 있다.
도 24는 또 다른 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 24의 실시예는 표시 패널(100)이 비표시 영역(NDA)을 포함하지 않으며, 스캔 구동부(110)가 표시 영역(DA)에 배치되고, 소스 구동 회로(210)가 실장되는 소스 회로 보드(500)가 표시 패널(100)의 배면에 배치되는 것에서 도 20의 실시예와 차이가 있다. 도 24에서는 도 23의 실시예와 차이점 위주로 설명한다.
도 24를 참조하면, 스캔 구동부(110)는 표시 영역(DA)에 배치될 수 있다. 스캔 구동부(110)는 서브 화소들(RP, GP, BP)과 중첩하지 않으며, 서브 화소들(RP, GP, BP) 사이에 배치될 수 있다
소스 회로 보드(500)들은 표시 패널(100)의 배면에 배치될 수 있다. 이 경우, 소스 회로 보드(500)들에 연결되는 표시 패드들은 표시 패널(100)의 배면에 배치될 수 있다. 또한, 표시 패널(100)의 표시 영역(DA)에는 표시 패널(100)을 관통하여 표시 패드들에 각각 연결되는 패드 연결 전극들이 배치될 수 있다.
도 25는 도 24에 도시된 표시 장치를 포함하는 타일형 표시 장치를 보여주는 평면도이다.
도 25를 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(11, 12, 13, 14)를 포함할 수 있다. 예를 들어, 타일형 표시 장치(TD)는 제1 표시 장치(11), 제2 표시 장치(12), 제3 표시 장치(13), 및 제4 표시 장치(14)를 포함할 수 있다.
복수의 표시 장치(11, 12, 13, 14)는 격자 형태로 배열될 수 있다. 예를 들어, 제1 표시 장치(11)와 제2 표시 장치(12)는 제1 방향(DR1)으로 배치될 수 있다. 제1 표시 장치(11)와 제3 표시 장치(13)는 제2 방향(DR2)으로 배치될 수 있다. 제3 표시 장치(13)와 제4 표시 장치(14)는 제1 방향(DR1)으로 배치될 수 있다. 제2 표시 장치(12)와 제4 표시 장치(14)는 제2 방향(DR2)으로 배치될 수 있다.
타일형 표시 장치(TD)에서 복수의 표시 장치(11, 12, 13, 14)의 개수 및 배치는 도 25에 도시된 바에 한정되지 않는다. 타일형 표시 장치(TD)에서 표시 장치(11, 12, 13, 14)의 개수 및 배치는 표시 장치(10)와 타일형 표시 장치(TD) 각각의 크기 및 타일형 표시 장치(TD)의 형상에 따라 결정될 수 있다.
복수의 표시 장치(11, 12, 13, 14)는 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 예를 들어, 복수의 표시 장치(11, 12, 13, 14)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(11, 12, 13, 14) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(11, 12, 13, 14)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 일부 또는 전부는 타일형 표시 장치(TD)의 가장자리에 배치되며, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 타일형 표시 장치(TD)의 적어도 하나의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 복수의 표시 장치(11, 12, 13, 14) 중 적어도 하나의 표시 장치는 다른 표시 장치들에 의해 둘러싸일 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치(11, 12, 13, 14) 사이에 배치되는 이음부(SM)를 포함할 수 있다. 예를 들어, 이음부(SM)는 제1 표시 장치(11)와 제2 표시 장치(12) 사이, 제1 표시 장치(11)와 제3 표시 장치(13) 사이, 제2 표시 장치(12)와 제4 표시 장치(14) 사이, 및 제3 표시 장치(13)와 제4 표시 장치(14) 사이에 배치될 수 있다.
이음부(SM)는 결합 부재 또는 접착 부재를 포함할 수 있다. 이 경우, 복수의 표시 장치(11, 12, 13, 14)는 이음부(SM)의 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다.
스캔 구동부(110)가 도 25와 같이 표시 영역(DA)에 배치되고, 소스 회로 보드(500)들이 표시 패널(100)의 배면에 배치되는 경우, 복수의 표시 장치(11, 12, 13, 14) 각각에서 서브 화소들(RP, GP, BP)이 배치되지 않는 비표시 영역(NDA)을 삭제할 수 있으므로, 타일형 표시 장치(TD)에서 이음부(SM)가 시인되는 것을 최소화거나 방지할 수 있다. 따라서, 이음부(SM)에도 불구하고, 복수의 표시 장치(11, 12, 13, 14)의 영상들이 끊어져 보이는 것을 방지할 수 있으므로, 타일형 표시 장치의 영상의 몰입감을 높일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
110: 스캔 구동부 200: 소스 구동부
300: 타이밍 제어부 400: 전원 공급부

Claims (20)

  1. PAM 데이터 전압들이 각각 인가되는 PAM 데이터 배선들;
    PWM 데이터 전압들이 각각 인가되는 PWM 데이터 배선들; 및
    상기 PWM 데이터 배선들과 상기 PAM 데이터 배선들에 각각 연결되는 복수의 서브 화소들을 구비하고,
    상기 복수의 서브 화소들 중에서 어느 한 서브 화소는,
    발광 소자;
    상기 PAM 데이터 전압들 중에서 어느 한 PAM 데이터 전압에 따른 제어 전류를 제1 노드에 공급하는 제1 화소 구동부;
    상기 PWM 데이터 전압들 중에서 어느 한 PWM 데이터 전압에 따른 구동 전류를 생성하는 제2 화소 구동부; 및
    상기 제1 노드의 전압에 따라 상기 구동 전류를 상기 발광 소자에 공급하는 기간을 조정하는 제3 화소 구동부를 포함하며,
    상기 서브 화소가 저계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값은 상기 서브 화소가 상기 저계조 영역보다 높은 고계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 저계조 영역은 블랙 계조 영역을 가리키며, 상기 고계조 영역은 그레이 계조 영역과 화이트 계조 영역을 가리키는 표시 장치.
  3. 제1 항에 있어서,
    상기 PWM 데이터 전압은 상기 저계조 영역에서 제1 저계조 전압에서 제2 저계조 전압으로 상승하고, 상기 고계조 영역에서 제1 고계조 전압에서 제2 고계조 전압으로 상승하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 저계조 전압은 상기 제1 저계조 전압보다 큰 표시 장치.
  5. 제1 항에 있어서,
    상기 PAM 데이터 전압은 상기 저계조 영역에서 하이 PAM 데이터 전압을 가지며, 상기 고계조 영역에서 상기 하이 PAM 데이터 전압보다 낮은 로우 PAM 데이터 전압을 갖는 표시 장치.
  6. PAM 데이터 배선들, PWM 데이터 배선들, 및 상기 PWM 데이터 배선들과 상기 PAM 데이터 배선들과 상기 PAM 데이터 배선들에 각각 연결되는 복수의 서브 화소들을 복수의 서브 화소들을 포함하는 표시 패널;
    상기 PWM 데이터 배선들에 PWM 데이터 전압들을 인가하는 소스 구동부;
    상기 PAM 데이터 배선들에 PAM 데이터 전압들을 인가하는 전원 공급부; 및
    디지털 비디오 데이터 중에서 저계조 영역에 해당하는 디지털 비디오 데이터를 판단하고, 상기 저계조 영역에 해당하는 디지털 비디오 데이터를 하향 변조하여 변환 디지털 데이터를 출력하는 디지털 데이터 변환부를 구비하는 표시 장치.
  7. 제6 항에 있어서,
    상기 디지털 데이터 변환부로부터 상기 변환 디지털 데이터를 입력 받고, 상기 변환 디지털 데이터와 소스 제어 신호를 상기 소스 구동부로 출력하는 타이밍 제어부를 더 구비하고,
    상기 소스 구동부는 상기 변환 디지털 데이터를 상기 PWM 데이터 전압들로 변환하는 표시 장치.
  8. 제6 항에 있어서,
    상기 전원 공급부는 상기 디지털 데이터 변환부로부터 입력되는 PAM 제어 신호에 따라 하이 PAM 데이터 전압과 로우 PAM 데이터 전압 중 어느 하나를 상기 PAM 데이터 배선들 각각에 출력하는 표시 장치.
  9. 제8 항에 있어서,
    상기 하이 PAM 데이터 전압은 상기 로우 PAM 데이터 전압보다 높은 레벨을 갖는 표시 장치.
  10. 제8 항에 있어서,
    상기 전원 공급부는 제1 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 하이 PAM 데이터 전압을 상기 PAM 데이터 배선들 중 제1 PAM 데이터 배선에 출력하고, 제2 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 로우 PAM 데이터 전압을 상기 제1 PAM 데이터 배선에 출력하는 표시 장치.
  11. 제8 항에 있어서,
    상기 디지털 데이터 변환부는 상기 PAM 제어 신호 중에서 상기 저계조 영역에 대응되는 PAM 제어 신호를 상기 제1 레벨 전압으로 출력하고, 상기 고계조 영역에 대응되는 PAM 제어 신호를 상기 제2 레벨 전압으로 출력하는 표시 장치.
  12. 제6 항에 있어서,
    상기 저계조 영역은 블랙 계조 영역을 가리키며, 상기 고계조 영역은 그레이 계조 영역과 화이트 계조 영역을 가리키는 표시 장치.
  13. 제6 항에 있어서,
    상기 서브 화소가 저계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값은 상기 서브 화소가 상기 저계조 영역보다 높은 고계조 영역을 표현하는 경우 상기 구동 전류의 피크 전류 값보다 작은 표시 장치.
  14. 제6 항에 있어서,
    상기 PWM 데이터 전압은 상기 저계조 영역에서 제1 저계조 전압에서 제2 저계조 전압으로 상승하고, 상기 고계조 영역에서 제1 고계조 전압에서 제2 고계조 전압으로 상승하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 저계조 전압은 상기 제1 저계조 전압보다 큰 표시 장치.
  16. 디지털 비디오 데이터 중에서 저계조 영역에 해당하는 디지털 비디오 데이터를 판단하는 단계;
    상기 저계조 영역의 디지털 비디오 데이터를 하향 변조하여 변조 디지털 데이터를 출력하는 단계;
    상기 저계조 영역에 대응되는 PAM 제어 신호를 제1 레벨 전압으로 출력하고, 상기 저계조 영역 이외의 고계조 영역에 대응되는 PAM 제어 신호를 제2 레벨 전압으로 출력하는 단계;
    변조된 디지털 비디오 데이터에 따라 PWM 데이터 전압들을 생성하여 PWM 데이터 배선들에 출력하는 단계; 및
    상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계는,
    상기 PAM 제어 신호에 따라 하이 PAM 데이터 전압과 로우 PAM 데이터 전압 중 어느 하나를 상기 PAM 데이터 배선들 각각에 출력하는 표시 장치의 구동 방법.
  18. 제16 항에 있어서,
    상기 PAM 제어 신호의 제1 레벨 전압 또는 제2 레벨 전압에 따라 PAM 데이터 전압들을 PAM 데이터 배선들에 출력하는 단계는,
    제1 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 하이 PAM 데이터 전압을 상기 PAM 데이터 배선들 중 제1 PAM 데이터 배선에 출력하고, 제2 레벨 전압의 제1 PAM 제어 신호가 입력되는 경우 상기 로우 PAM 데이터 전압을 상기 제1 PAM 데이터 배선에 출력하는 표시 장치의 구동 방법.
  19. 제16 항에 있어서,
    상기 PWM 데이터 전압들 각각은 상기 저계조 영역에서 제1 저계조 전압에서 제2 저계조 전압으로 상승하고, 상기 고계조 영역에서 제1 고계조 전압에서 제2 고계조 전압으로 상승하는 표시 장치의 구동 방법.
  20. 제19 항에 있어서,
    상기 제2 저계조 전압은 상기 제1 저계조 전압보다 큰 표시 장치의 구동 방법.
KR1020210157661A 2021-11-16 2021-11-16 표시 장치와 그의 구동 방법 KR20230071904A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020210157661A KR20230071904A (ko) 2021-11-16 2021-11-16 표시 장치와 그의 구동 방법
US17/810,141 US11887525B2 (en) 2021-11-16 2022-06-30 Display device and method of driving the same
EP22205728.3A EP4181111A3 (en) 2021-11-16 2022-11-07 Display device and method of driving the same
CN202211404285.6A CN116137133A (zh) 2021-11-16 2022-11-10 显示装置和驱动显示装置的方法
CN202222998479.5U CN218996329U (zh) 2021-11-16 2022-11-10 显示装置
TW111143423A TW202334929A (zh) 2021-11-16 2022-11-14 顯示裝置及其驅動方法
US18/422,988 US20240161676A1 (en) 2021-11-16 2024-01-25 Display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210157661A KR20230071904A (ko) 2021-11-16 2021-11-16 표시 장치와 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20230071904A true KR20230071904A (ko) 2023-05-24

Family

ID=84329591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210157661A KR20230071904A (ko) 2021-11-16 2021-11-16 표시 장치와 그의 구동 방법

Country Status (5)

Country Link
US (2) US11887525B2 (ko)
EP (1) EP4181111A3 (ko)
KR (1) KR20230071904A (ko)
CN (2) CN218996329U (ko)
TW (1) TW202334929A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11810512B2 (en) * 2021-12-16 2023-11-07 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel circuit and display panel
TWI831354B (zh) * 2022-08-31 2024-02-01 錼創顯示科技股份有限公司 微型發光二極體顯示裝置及其驅動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012093590A (ja) * 2010-10-27 2012-05-17 Hitachi Displays Ltd 画像表示装置およびその制御方法
JP2014182192A (ja) * 2013-03-18 2014-09-29 Canon Inc 画像表示装置及びその制御方法
CN110634433B (zh) * 2018-06-01 2024-07-09 三星电子株式会社 显示面板
EP3754639B1 (en) 2019-06-17 2023-09-27 Samsung Electronics Co., Ltd. Display module and driving method thereof
KR102669844B1 (ko) 2019-07-11 2024-05-29 엘지디스플레이 주식회사 표시장치
KR102620829B1 (ko) * 2019-08-27 2024-01-03 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 디스플레이 장치
CN114830218A (zh) 2020-01-03 2022-07-29 三星电子株式会社 显示模块及其驱动方法
KR20210087867A (ko) 2020-01-03 2021-07-13 삼성전자주식회사 디스플레이 모듈 및 이의 구동 방법

Also Published As

Publication number Publication date
US20240161676A1 (en) 2024-05-16
US20230154372A1 (en) 2023-05-18
EP4181111A3 (en) 2023-08-16
US11887525B2 (en) 2024-01-30
CN116137133A (zh) 2023-05-19
EP4181111A2 (en) 2023-05-17
CN218996329U (zh) 2023-05-09
TW202334929A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US10713996B2 (en) Display panel and method for driving the display panel
CN218996329U (zh) 显示装置
KR102592306B1 (ko) 디스플레이 장치 및 그 구동 방법
EP4170639A2 (en) Display device
US20240071299A1 (en) Display device and method of inspecting the same
KR20200036415A (ko) 표시 장치
KR102662937B1 (ko) 표시 장치
US11100870B2 (en) Display device
KR20220020473A (ko) 표시 장치
CN110910831B (zh) 显示装置
KR20230044068A (ko) 스윕 신호 구동부와 그를 포함한 표시 장치
US20200082764A1 (en) Light emitting display device
US20230143178A1 (en) Display device and data driving circuit
KR20230056548A (ko) 표시 장치와 그의 검사 방법
KR20230090402A (ko) 표시 장치
KR20190064267A (ko) 전계발광 표시장치
KR20240098831A (ko) 게이트 드라이버 및 이를 이용하는 표시장치
KR20240098843A (ko) 게이트 드라이버 및 이를 이용하는 표시장치
CN116386506A (zh) 包括像素驱动电路的显示设备