KR20230070018A - 실장 기판 및 회로 기판 - Google Patents

실장 기판 및 회로 기판 Download PDF

Info

Publication number
KR20230070018A
KR20230070018A KR1020237013104A KR20237013104A KR20230070018A KR 20230070018 A KR20230070018 A KR 20230070018A KR 1020237013104 A KR1020237013104 A KR 1020237013104A KR 20237013104 A KR20237013104 A KR 20237013104A KR 20230070018 A KR20230070018 A KR 20230070018A
Authority
KR
South Korea
Prior art keywords
dimension
terminal
resin layer
bonding material
electronic component
Prior art date
Application number
KR1020237013104A
Other languages
English (en)
Inventor
토모히사 미토세
켄이치 카와바타
스스무 타니구치
아키코 세키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20230070018A publication Critical patent/KR20230070018A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Abstract

실장 기판은 적어도 한 쌍의 제1 단자를 갖는 전자 부품과 적어도 한 쌍의 제2 단자를 갖는 회로 기판을 구비하는 실장 기판으로서, 제1 단자 및 제2 단자는 접합재에 의해 접합되고, 제1 단자, 제2 단자, 및 접합재는 수지층에 형성된 오목부 내에 배치됨으로써 주위가 수지층에 의해 둘러싸이고, 제1 단자, 제2 단자, 및 접합재의 두께의 합계를 치수 h1로 한 경우, 치수 h1은 1㎛ 이상이고 20㎛ 이하이며, 제1 단자의 폭을 치수 d1로 하고, 수지층의 오목부의 폭을 치수 d2로 한 경우, (치수 d2-치수 d1)의 값은, 10㎛ 이하이다.

Description

실장 기판 및 회로 기판
본 개시는 실장 기판 및 회로 기판에 관한 것이다.
전자 부품은 땜납을 통해서 회로 기판에 실장되는 경우가 많다. 전자 부품을 땜납을 사용하여 회로 기판에 실장할 때, 리플로우 공정에서 땜납 볼이 형성되는 경우가 있어, 상기 땜납 볼에 의해 전자 부품의 한 쌍의 단자 사이가 단락된다는 문제가 일어나는 경우가 있었다. 이러한 문제를 해결하기 위해, 한 쌍의 단자 사이에 돌기물을 형성하는 기술이 개시되어 있다(특허문헌 1).
특허문헌 1: 일본 공개특허공보 특개2006-286851호
최근, 전자 기기의 소형화에 수반하여, 전자 기기에 사용되는 전자 부품의 소형화도 진행되고 있어, 예를 들면 마이크로 LED와 같이, 20㎛정도의 전자 부품을 회로 기판에 실장한 실장 기판의 수요도 나오고 있다. 그러나 전자 부품이 작아지면 작아질수록, 땜납을 작게 할 필요가 있지만, 땜납량의 제어는 어려워, 접합하는 땜납량에 불균일이 존재하는 경우가 있다. 그 때문에 땜납 사이즈에 불균일이 나타나, 전자 부품을 유지하는 힘의 밸런스가 무너져버려, 접합 후의 땜납에 응력이 가해져 강도가 불충분해지는 경우가 많아진다. 그에 따라, 물리적인 충격이 가해짐으로써 전자 부품이 회로 기판으로부터 벗겨져 떨어지기 쉬워진다는 문제가 있었다.
본 개시는, 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 할 수 있는 실장 기판 및 회로 기판을 제공하는 것을 목적으로 한다.
본 개시에 따른 실장 기판은, 적어도 한 쌍의 제1 단자를 갖는 전자 부품과, 적어도 한 쌍의 제2 단자를 갖는 회로 기판을 구비하는 실장 기판으로서, 제1 단자 및 제2 단자는 접합재에 의해 접합되고, 제1 단자, 제2 단자, 및 접합재는 수지층에 형성된 오목부 내에 배치됨으로써 주위가 수지층에 의해 둘러싸이고, 제1 단자, 제2 단자, 및 접합재의 두께의 합계를 치수 h1로 한 경우, 치수 h1은 1㎛ 이상이고 20㎛ 이하이며, 제1 단자의 폭을 치수 d1로 하고 수지층의 오목부의 폭을 치수 d2로 한 경우, (치수 d2-치수 d1)의 값은 10㎛ 이하이다.
본 개시에 따른 실장 기판에 있어서, 제1 단자, 제2 단자, 및 접합재는, 수지층에 형성된 오목부 내에 배치됨으로써 주위가 수지층에 의해 둘러싸인다. 이로써, 접합 부분의 주위에 수지층에 의한 충격 완충 구조를 설치할 수 있다. 또한, 제1 단자, 제2 단자, 및 접합재의 두께의 합계인 치수 h1을 1㎛ 이상이고 20㎛ 이하로 함으로써, 접합 부분이 잘 부러지지 않게 할 수 있다. 또한, (치수 d2-치수 d1)의 값을 10㎛ 이하로 함으로써, 실장 기판이 물리적인 충격을 받았을 경우에, 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 할 수 있다.
접합재와 수지층 사이에는 구성재가 배치되어도 좋다. 이로써, 구성재로 지지함으로써, 더욱 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 할 수 있다.
한 쌍의 제1 단자 사이에 존재하는 수지층과 전자 부품의 본체부 사이에는, 구성재가 배치되어도 좋다. 이로써, 전자 부품의 본체부를 구성재로 유지할 수 있어 강도를 향상시킬 수 있다.
구성재는 본체부와 접촉해도 좋다. 이 경우, 전자 부품의 본체부의 하면을 구성재로 고정하는 것이 가능해진다. 따라서, 실장 기판이 물리적인 충격을 받더라도, 접합재에 힘이 가해지기 어려워져 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 된다.
한 쌍의 제1 단자 사이에 존재하는 수지층은, 전자 부품의 본체부와 접촉해도 좋다. 이 경우, 전자 부품의 본체부의 하면이 수지층과 접촉하여 지지됨으로써, 실장 기판이 물리적인 충격을 받더라도, 접합재에 힘이 가해지기 어려워져 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 된다.
한 쌍의 제1 단자 사이에 존재하는 수지층의 높이를 치수 R1로 하고, 전자 부품을 둘러싸는 수지층의 높이를 치수 R2로 한 경우, 치수 R1은 치수 R2보다도 작아도 좋다. 이 경우, 전자 부품의 본체부가 주위의 수지층에 둘러싸여 지지되는 구성이 되기 때문에, 실장 기판이 물리적인 충격을 받더라도, 접합재에 힘이 가해지기 어려워져 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 된다.
오목부의 내측면은, 테이퍼 형상을 가져도 좋다. 수지층과 기판의 열팽창률의 차로부터 열충격을 가했을 때에 접합재에 수지층으로부터 힘이 가해지지만, 오목부의 내측면이 테이퍼 형상을 가짐으로써, 접합재로 전자 부품 측의 수지층으로부터의 힘이 가해지기 어려워져 열충격 시험에 있어서 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 된다.
본 개시에 따른 회로 기판은, 적어도 한 쌍의 제2 단자를 갖는 회로 기판으로서, 접합재가 제2 단자 위에 배치되고, 제2 단자 및 접합재는 수지층에 형성된 오목부 내에 배치됨으로써 주위가 수지층에 의해 둘러싸이고, 제2 단자 및 접합재의 두께의 합계를 치수 h2로 한 경우, 치수 h2는 1㎛ 이상이고 20㎛ 이하이며, 수지층의 오목부의 폭을 치수 d2로 한 경우, 치수 d2는 2㎛ 이상이고 30㎛ 이하이다.
본 개시에 따른 회로 기판에 의하면, 전자 부품을 실장했을 때에, 상술과 동일한 작용·효과를 나타내는 실장 기판을 얻을 수 있다.
수지층의 두께보다도 치수 h2가 커도 좋다. 이 경우, 전자 부품을 실장할 때에 접합재에 제2 단자를 밀어 넣어 밀착시킬 수 있기 때문에, 접합 후의 접합재와 제2 단자 사이의 보이드가 감소한다. 그 때문에 실장 기판이 충격을 받더라도 접합재가 잘 부러지지 않게 되어 강도를 향상시킬 수 있다.
본 개시에 의하면, 전자 부품이 회로 기판으로부터 벗겨지기 어렵게 할 수 있는 실장 기판 및 회로 기판을 제공할 수 있다.
도 1은 본 개시의 실시형태에 따른 실장 기판을 나타내는 개략 단면도이다.
도 2는 실장 기판을 상측에서 본 경우에서의 오목부와 단자의 위치 관계를 나타내는 개략 평면도이다.
도 3은 본 개시의 실시형태에 따른 회로 기판을 나타내는 개략 단면도이다.
도 4는 변형예에 따른 실장 기판을 나타내는 개략 단면도이다.
도 5는 변형예에 따른 실장 기판을 나타내는 개략 단면도이다.
도 6은 변형예에 따른 실장 기판을 나타내는 개략 단면도이다.
도 7은 변형예에 따른 실장 기판을 나타내는 개략 단면도이다.
도 8은 실시예 및 비교예의 조건, 및 시험 결과를 나타내는 표이다.
도 1을 참조하여, 본 개시의 실시형태에 따른 실장 기판(1)에 대해서 설명한다. 도 1은 본 개시의 실시형태에 따른 실장 기판(1)을 나타내는 개략 단면도이다. 도 1에 나타내는 바와 같이, 실장 기판(1)은 전자 부품(2)과 회로 기판(3)을 구비한다. 실장 기판(1)은 전자 부품(2)을 접합재(4)를 통해 회로 기판(3)에 실장함으로써 구성된다.
전자 부품(2)은 본체부(6)와 한 쌍의 단자(7)(제1 단자)를 구비한다. 본체부(6)는 전자 부품(2)으로서의 기능을 발휘하기 위한 부재이다. 단자(7)는 본체부(6)의 주면에 형성된 금속제의 부분이다. 단자(7)의 재료로서, Cu, Ti, Au, Ni, Sn, Bi, P, B, In, Ag, Zn, Pd, Mo, Pt, Cr, 이들 중 적어도 2개로부터 선택되는 합금 등이 채용된다. 전자 부품(2)은 예를 들면 마이크로 LED 등에 의해 구성된다. 마이크로 LED는 회로 기판(3)으로부터의 입력에 따라 발광하는 부품이다.
회로 기판(3)은 기재(8)와 수지층(9)과 한 쌍의 단자(10)(제2 단자)를 구비한다. 기재(8)는 회로 기판(3)의 평판상의 본체부이다. 수지층(9)은 기재(8)의 상면에 형성된 수지제의 층이다. 수지층(9)의 재료로서는, 예를 들면 에폭시 수지, 아크릴 수지, 페놀 수지, 멜라민 수지, 요소 수지, 알키드 수지 등이 채용된다. 특히 바람직하게는, 수지층(9)의 재료로서, 에폭시 수지, 아크릴 수지가 채용된다. 단자(10)는 기재(8)의 주면에 형성된 금속제의 부분이다. 단자(10)의 재료로서, Ni, Cu, Ti, Cr, Al, Mo, Pt, Au, 이들 중 적어도 2개로부터 선택되는 합금 등이 채용된다.
접합재(4)는 전자 부품(2)의 단자(7)와 회로 기판(3)의 단자(10)를 접합하는 부재이다. 접합재(4)는 Sn을 포함하고 있어도 좋고, Sn을 포함하는 합금에 의해 구성되어 있어도 좋다. 단, 접합재(4)는 반드시 Sn을 포함하는 것에 한정되지 않는다. 접합재(4)는 Sn 외에, Sn을 저융점화시키는 원소를 포함한 합금에 의해 구성되어도 좋다. Sn을 저융점화시키는 원소로서, 예를 들면 Bi 등을 들 수 있다. 접합재(4)는 땜납으로서 기능한다. 이로써, 기재(8)와 본체부(6) 사이에서는, 기재(8)의 상면으로부터 순서대로, 단자(10), 접합재(4), 및 단자(7)가 적층된다. 또한, 상기 개소에서는, 단자(10)와 접합재(4)와 단자(7)가 적층된 후에 땜납 접합이 행해진다. 따라서, 단자(10), 접합재(4), 및 단자(7)의 각각의 금속이 용융 확산된 구조가 형성된다. 이러한 땜납 접합 후의 구조는, 취성(脆い; Brittle) 금속간 화합물(IMC)을 포함하는 구조로 되어 있어도 좋다. 취성 구조인 금속간 화합물이 존재하는 경우, 신뢰성이 저하되기 쉬워진다. 그 때문에, 상기 땜납 접합의 구조를 수지층(9)으로 둘러싸는 구조에 의한 효과가 보다 현저해진다.
수지층(9)에는 한 쌍의 오목부(11)가 형성된다. 오목부(11)는 수지층(9)을 관통하는 관통 구멍에 의해 구성된다. 이로써, 오목부(11)의 바닥 측에서는 기재(8)의 상면이 노출된다. 오목부(11)는, 회로 기판(3)의 두께 방향에서 보아, 직사각형을 이루고 있다(도 2 참조). 단자(7), 단자(10), 및 접합재(4)는, 수지층(9)에 형성된 오목부(11) 내에 배치됨으로써 주위가 수지층(9)에 의해 둘러싸인다. 단자(7), 단자(10), 및 접합재(4)와, 오목부(11)의 사방의 내측면(11a) 사이에는, 약간의 틈이 형성된다.
수지층(9) 중, 한 쌍의 단자(7) 사이에 존재하는 부분을 제1 부분(9A)이라 칭하고, 전자 부품(2)을 둘러싸는 부분을 제2 부분(9B)이라 칭한다. 본 실시형태에서는, 제1 부분(9A)과 제2 부분(9B)의 기재(8)로부터의 높이는 동일해진다. 또한, 한 쌍의 단자(7) 사이에 존재하는 수지층(9)의 제1 부분(9A)은, 전자 부품(2)의 본체부(6)와 접촉한다. 구체적으로는, 수지층(9)의 제1 부분(9A)의 상면과 전자 부품의 본체부(6)의 하면이 접촉한다.
다음으로, 도 1 및 도 2를 참조하여, 실장 기판(1)의 각 요소에서의 치수 관계에 대하여 설명한다. 도 2는 실장 기판(1)을 상측에서 본 경우에서의, 오목부(11)와 단자(7)의 위치 관계를 나타내는 개략 평면도이다. 도 2에서는, 수지층(9) 및 전자 부품(2)의 단자(7) 이외의 구성 요소는 생략되어 있다.
단자(7), 단자(10), 및 접합재(4)의 두께의 합계를 치수 h1로 하여 설명을 행한다. 이때, 치수 h1은, 1㎛ 이상인 것이 바람직하고, 4㎛ 이상인 것이 보다 바람직하다. 또한, 치수 h1은, 20㎛ 이하인 것이 바람직하고, 15㎛ 이하인 것이 보다 바람직하고, 10㎛ 이하인 것이 더욱 바람직하다. 하나의 실장 기판(1) 중에는, 「단자(7), 단자(10), 접합재(4)」의 조합이 복수 세트 설치되어 있지만, 각 조합에 따른 치수 h1은 서로 상이한 경우도 있다. 이 경우, 높이 측정의 결과가 가장 높은 조합에 따른 치수 h1에 대하여, 상기 조건을 만족하는 것이 바람직하다. 단, 실장 기판(1) 중에, 상기 조건을 만족하는 치수 h1이 적어도 하나 존재하고 있으면 좋다. 또한, 치수 h1은, 실장 기판(1)을 수직으로 절단하여, 단면을 SEM 관찰하는 것 등에 의해 측정 가능하다.
단자(7)의 폭을 치수 d1로 하고, 수지층(9)의 오목부(11)의 폭을 치수 d2로 한 경우, (치수 d2-치수 d1)은 10㎛ 이하로 하는 것이 바람직하고, 6㎛ 이하로 하는 것이 바람직하고, 2㎛ 이하로 하는 것이 더욱 바람직하다. 또한, (치수 d2-치수 d1)의 하한값은 특별히 한정되지 않고, 제조에 영향이 없는 경우는, 0㎛를 하한값으로 해도 좋다.
치수 d1은 2㎛ 이상으로 하는 것이 바람직하고, 5㎛ 이상으로 하는 것이 보다 바람직하다. 치수 d1은 20㎛ 이하로 하는 것이 바람직하고, 10㎛ 이하로 하는 것이 보다 바람직하다. 치수 d2는 2㎛ 이상으로 하는 것이 바람직하고, 7㎛ 이상으로 하는 것이 보다 바람직하다. 치수 d2는 30㎛ 이하로 하는 것이 바람직하고, 15㎛ 이하로 하는 것이 보다 바람직하다. 한쪽의 오목부(11)와 다른 쪽의 오목부(11) 사이의 거리는 4㎛ 이상이며, 20㎛ 이하로 하는 것이 바람직하다. 또한, 치수 d1 및 치수 d2는, 실장 기판(1)을 상면과 평행하게 잘라내어, SEM 관찰에 의해 측정 가능하다.
하나의 실장 기판(1) 중에는, 「단자(7), 오목부(11)」의 조합이 복수 세트 설치되어 있지만, 각 조합에 따른 (치수 d2-치수 d1)은 서로 상이한 경우도 있다. 이 경우, 실장 기판(1) 중에, 상기 조건을 만족하는 (치수 d2-치수 d1)이 적어도 하나 존재하고 있으면 좋다. 수지층(9)의 오목부(11)의 모서리부(角部; 각부), 및 단자(7, 10)의 모서리부에는 모서리(R)가 형성되어 있어도 좋다. 모서리(R)는, 예를 들면 1㎛, 5㎛, 10㎛ 등으로 설정되어도 좋다.
도 2에 나타내는 바와 같이, 단자(7)가 정사각형인 경우, 어느 한 변의 치수가 치수 d1에 해당한다. 단자(7)가 직사각형인 경우, 짧은 변의 치수가 치수 d1에 해당한다. 단자(7)가 원형인 경우, 지름이 치수 d1에 해당한다. 단자(7)가 타원형인 경우, 짧은 지름이 치수 d1에 해당한다. 단자(7)가 오각형 이상의 다각형인 경우, 각 정점과 그 정점과 대면하는 변의 거리를 측정하여, 가장 짧은 거리가 되는 것을 치수 d1로 한다. 또한, 오목부(11)의 형상에 따른 치수 d2의 결정 방법도 치수 d1과 동일하다.
도 1에 나타내는 바와 같이, 한 쌍의 단자(7) 사이에 존재하는 수지층(9)의 제1 부분(9A)의 높이를 치수 R1로 하고, 전자 부품(2)을 둘러싸는 수지층(9)의 제2 부분(9B)의 높이를 치수 R2로 한다. 이 경우, 치수 R1은 2㎛ 이상으로 하는 것이 바람직하고, 4㎛ 이상으로 하는 것이 보다 바람직하다. 치수 R1은 20㎛ 이하로 하는 것이 바람직하고, 10㎛ 이하로 하는 것이 보다 바람직하다. 치수 R2는 3㎛ 이상으로 하는 것이 바람직하고, 4㎛ 이상으로 하는 것이 보다 바람직하다. 치수 R2는 30㎛ 이하로 하는 것이 바람직하고, 10㎛ 이하로 하는 것이 보다 바람직하다.
도 1에 나타내는 예에서는, 치수 R1과 치수 R2는, 동일한 값으로 설정되어 있다. 이 경우, 수지층(9)을 용이하게 형성할 수 있다. 단, 치수 R1과 치수 R2는 서로 상이한 값으로 설정되어도 좋다. 도 6에 나타내는 바와 같이, 치수 R1은 치수 R2보다도 작은 값으로 설정되어도 좋다. 이 경우, 제2 부분(9B)의 상면이 전자 부품(2)의 본체부(6)의 하면보다도 높은 위치에 배치되어도 좋다.
다음으로, 실장 기판(1)의 제조 방법 및 제조 과정에서의 회로 기판(3)의 구성에 대하여 설명한다.
우선, 도 3에 나타내는 바와 같은 회로 기판(3)을 준비한다. 상기 상태에서는, 접합재(4)가 단자(10) 위에 배치된 상태로 되어 있다. 이 접합재(4)는 전자 부품(2)과 접합되기 이전 단계의 상태이기 때문에, 적어도 도 1의 실장 기판(1)의 상태에서의 접합재(4)보다도 두껍다. 이 접합재(4)는 저온 땜납이 되는 Sn을 포함하는 금속이라도 좋고, 그 전체 조성이 저융점이 된다면 어떠한 미세 구조라도 좋다. 예를 들어 회로 기판(3)을 유통시키는 단계에서는, 접합재(4)는 Sn의 층과 Bi 등의 다른 금속의 층을 갖는 적층 구조를 갖고 있어도 좋다. 혹은, 미리 가열해 두고, Sn과 다른 금속을 합금으로 한 상태로, 회로 기판(3)을 유통시켜도 좋다.
이 상태에서는, 단자(10) 및 접합재(4)는 수지층(9)에 형성된 오목부(11) 내에 배치됨으로써 주위가 수지층(9)에 의해 둘러싸인다. 단자(10) 및 접합재(4)의 두께의 합계를 치수 h2로 한 경우, 치수 h2는 1㎛ 이상으로 하는 것이 바람직하고, 3㎛ 이상으로 하는 것이 보다 바람직하다. 치수 h2는, 20㎛ 이하로 하는 것이 바람직하고, 10㎛ 이하로 하는 것이 보다 바람직하다.
회로 기판(3)에 대하여, 전자 부품(2)을 얹는다. 이때, 한 쌍의 접합재(4) 위에, 전자 부품(2)의 한 쌍의 단자(7)를 각각 올려놓는다. 이 상태의 회로 기판(3) 및 전자 부품(2)을 가열함으로써 납땜을 행한다. 가열 방식으로서는, 노(爐) 등에 넣어 가열하는 리플로우 방식, 전자 부품(2)을 압착하면서 가열하는 열압착 방식, 광을 비춤으로써 가열하는 광 가열 방식 중 어느 것이라도 좋고, 이것들을 조합해도 좋다. 이상에 의해, 회로 기판(3)에 전자 부품(2)이 실장되어, 실장 기판(1)이 완성된다.
본 실시형태에 따른 실장 기판(1) 및 회로 기판(3)의 작용·효과에 대하여 설명한다.
실장 기판(1)에 있어서, 단자(7), 단자(10), 및 접합재(4)는, 수지층(9)에 형성된 오목부(11) 내에 배치됨으로써 주위가 수지층(9)에 의해 둘러싸인다. 이로써, 접합 부분의 주위에 수지층(9)에 의한 충격 완충 구조를 설치할 수 있다. 또한, 단자(7), 단자(10), 및 접합재(4)의 두께의 합계인 치수 h1을 1㎛ 이상이고 20㎛ 이하로 함으로써, 접합 부분이 잘 부러지지 않게 할 수 있다. 또한, (치수 d2-치수 d1)의 값을 10㎛ 이하로 함으로써, 실장 기판(1)이 물리적인 충격을 받았을 경우에, 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 할 수 있다.
한 쌍의 단자(7) 사이에 존재하는 수지층(9)의 제1 부분(9A)은, 전자 부품(2)의 본체부(6)와 접촉해도 좋다. 이 경우, 전자 부품(2)의 본체부(6)의 하면이 수지층(9)의 제1 부분(9A)과 접촉하여 지지됨으로써, 실장 기판(1)이 물리적인 충격을 받더라도, 접합재(4)에 힘이 가해지기 어려워져 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 된다.
한 쌍의 단자(7) 사이에 존재하는 수지층(9)의 제1 부분(9A)의 높이를 치수 R1로 하고, 전자 부품(2)을 둘러싸는 수지층(9)의 제2 부분(9B)의 높이를 치수 R2로 한 경우, 치수 R1은 치수 R2보다도 작아도 좋다. 이 경우, 전자 부품(2)의 본체부(6)가 주위의 수지층(9)의 제2 부분(9B)에 둘러싸여 지지되는 구성으로 되기 때문에, 실장 기판(1)이 물리적인 충격을 받더라도, 접합재(4)에 힘이 가해지기 어려워져 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 된다.
회로 기판(3)은, 적어도 한 쌍의 단자(10)를 갖는 회로 기판(3)으로서, 접합재(4)가 단자(10) 위에 배치되고, 단자(10) 및 접합재(4)는 수지층(9)에 형성된 오목부(11) 내에 배치됨으로써 주위가 수지층(9)에 의해 둘러싸이고, 단자(10) 및 접합재(4)의 두께의 합계를 치수 h2로 한 경우, 치수 h2는 1㎛ 이상이고 20㎛ 이하이며, 수지층(9)의 오목부(11)의 폭을 치수 d2로 한 경우, 치수 d2는 2㎛ 이상이고 30㎛ 이하이다.
본 실시형태에 따른 회로 기판(3)에 의하면, 전자 부품(2)을 실장했을 때에, 상술과 동일한 작용·효과를 나타내는 실장 기판(1)을 얻을 수 있다.
본 개시는, 상술한 실시형태에 한정되는 것은 아니다.
예를 들어, 도 4에 나타내는 바와 같이, 접합재(4)와 수지층(9) 사이에는 구성재(20)가 배치되어도 좋다. 이로써, 구성재(20)로 지지함으로써, 더욱 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 할 수 있다.
또한, 도 5에 나타내는 바와 같이, 한 쌍의 단자(7) 사이에 존재하는 수지층(9)의 제1 부분(9A)과 전자 부품(2)의 본체부(6) 사이에는, 구성재(20)가 배치되어도 좋다. 이로써, 전자 부품(2)의 본체부(6)를 구성재(20)로 유지할 수 있어, 강도를 향상시킬 수 있다.
또한, 도 5에 나타내는 바와 같이, 구성재(20)는 본체부(6)와 접촉해도 좋다. 이 경우, 전자 부품(2)의 본체부(6)의 하면을 구성재(20)로 고정하는 것이 가능해진다. 따라서, 실장 기판(1)이 물리적인 충격을 받더라도, 접합재(4)에 힘이 가해지기 어려워져 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 된다.
또한, 도 7에 나타내는 바와 같이, 오목부(11)의 내측면(11a)은 전자 부품(2) 측이 넓어지는 테이퍼 형상을 가져도 좋다. 수지층(9)과 기재(8)의 열팽창률의 차로부터 열충격을 가했을 때에 접합재(4)에 수지층(9)으로부터 힘이 가해지지만, 오목부(11)의 내측면(11a)이 테이퍼 형상을 가짐으로써, 접합재(4)로 전자 부품(2) 측의 수지층으로부터의 힘이 가해지기 어려워져 열충격 시험에 있어서 전자 부품(2)이 회로 기판(3)으로부터 벗겨지기 어렵게 된다. 또한, 오목부(11)의 폭의 치수 d2를 정의하는 경우, 오목부(11)의 상단(즉 수지층(9)의 상면의 위치)에서의 폭의 치수를 치수 d2로 한다. 즉, 오목부(11)에 있어서 폭의 치수가 가장 커지는 개소에서 치수 d2를 정한다.
또한, 회로 기판(3)에서의 접합재(4)의 높이의 치수 h2는 수지층(9)의 높이의 치수 R2보다 높아도 좋다(예를 들면 도 3 참조). 치수 h2가 치수 R2보다 높아짐으로써 전자 부품(2)을 실장할 때에 접합재(4)에 단자(7)를 밀어 넣어 밀착시킬 수 있기 때문에, 접합 후의 접합재(4)와 단자(7) 사이의 보이드가 감소한다. 그 때문에, 실장 기판(1)이 충격을 받더라도 접합재(4)가 잘 부러지지 않게 되어 강도를 향상시킬 수 있다.
[실시예]
본 개시에 따른 실장 기판의 실시예에 대하여 설명한다. 또한, 본 개시는 이후의 실시예에 한정되는 것은 아니다.
우선, 다음과 같은 제조 방법으로 실시예 1 내지 11, 및 비교예 1, 2의 실장 기판을 작성했다. 우선, 단자(10)가 형성된 기재(8)를 준비했다. 기재(8)로서, 유리 에폭시 기판을 채용했다. 단자(10)로서, Ni막이 피복된 Cu의 단자를 채용했다. 기재(8) 위에는, 단자(10)가 100쌍 형성되어 있었다. 다음으로, 단자(10) 위에, 접합재(4)로서, 쌍을 이루는 Bi/Sn 적층 패드를 원하는 두께로 형성했다. 기재(8) 위에서, 쌍을 이루는 접합재(4)는 100개소에 형성되었다.
다음으로, 기재(8) 위에, 단자(10) 및 접합재(4)를 둘러싸도록 수지층(9)을 형성했다. 이 수지층(9)으로서 에폭시 수지를 채용했다. 이로써, 도 3에 나타내는 바와 같은 회로 기판(3)이 얻어졌다. 다음으로, 상기 회로 기판(3)에 대하여, 전자 부품(2)으로서 LED 칩을 얹었다. 회로 기판(3)에 대하여, 100개의 LED 칩이 실장되었다. 상기 LED 칩은 단자(7)로서 Au 단자를 갖고 있었다. 다음으로, 상기 상태에서의 실장 기판(1)을 150℃ 내지 190℃에서 리플로우했다. 이로써, 회로 기판(3) 및 전자 부품(2)이 접합되었다. 실시예 1 내지 11, 및 비교예 1, 2의 치수, 및 구성재의 유무는, 도 8의 표에 나타나진다.
상술한 바와 같은 실시예 1 내지 11, 및 비교예 1, 2의 실장 기판에 대하여, 다음과 같은 시험을 행했다. 얻어진 실장 기판을 30cm의 높이에서 10회 자유 낙하시켰다. 다음으로, 시험 전의 실장 기판 전체의 LED 칩의 개수에 대한, 시험 후에 남은 LED 칩의 개수 비율을 「LED 잔존율」로 하여 조사했다. 잔존하는 LED 칩 중에서, 발광하는 LED 칩의 개수 비율을 「잔존 LED의 발광률」로 하여 조사했다. 또한, 잔존 LED의 발광률은, 50% 이상을 OK로 했다. 또한, 시험 전의 LED 칩의 개수에 대한, 발광하는 LED 칩의 개수 비율을 「시험 후 OK 비율」로 하여 조사했다. 이때의 시험 결과는, 도 8의 표에 나타나진다.
우선, 비교예 1은 치수 h1이 지나치게 길기 때문에, 충격으로 접합부가 잘 부러지게 되어 발광하지 않는 LED 칩이 많아지는 것을 확인할 수 있었다. 비교예 2는 (치수 d2-치수 d1)이 지나치게 넓어지기 때문에, 시험의 충격으로부터 LED 칩을 보호할 수 없고, LED 칩이 회로 기판으로부터 떨어지기 쉬워져 있는 것을 확인할 수 있었다. 그에 비해, 실시예 1 내지 11은 잔존하는 LED 칩이 많고, 또한, 잔존한 LED 칩도 높은 비율로 발광할 수 있는 것이 확인되었다.
실시예 1로부터는, 치수 h1이 낮기 때문에, 형성되는 접합부에 대한 땜납량 불균율이 커짐으로써 접합 강도에 불균일이 나타나, 시험에 땜납 접합부가 견딜 수 없는 개소가 약간 나옴으로써, 발광률이 약간 저하되어 있는 것을 이해할 수 있다. 실시예 2, 3으로부터는, 치수 h1이 적절한 높이가 되어, (치수 d2-치수 d1)이 작아짐으로써, 접합부를 보호할 수 있어, 시험 후 OK 비율을 높게 할 수 있는 것을 이해할 수 있다. 실시예 4로부터는, 실시예 2, 3에 비해 치수 h1이 높아짐으로써, 접합부가 조금 가늘어져, 시험에 견딜 수 있는 LED 칩이 약간 감소한다는 것을 이해할 수 있다. 실시예 5로부터는, 실시예 4에 비해 치수 h1이 높아짐으로써, 접합부가 조금 가늘어져, 시험에 견딜 수 있는 LED 칩이 약간 감소하는 것을 이해할 수 있다.
실시예 6으로부터는, (치수 d2-치수 d1)이 작아짐으로써 접합부를 보호할 수 있고, 시험 후 OK 비율을 높게 할 수 있는 것을 이해할 수 있다. 실시예 7, 8, 9로부터는, (치수 d2-치수 d1)이 실시예 6에 대하여 커지지만, 오목부의 벽에 접촉하고 있는 접합부가 많이 존재하고 있어, 그것들이 시험에서 받는 충격은 오목부의 벽에서 억제되기 때문에, 발광률의 감소를 약간 억제할 수 있는 것을 이해할 수 있다. 실시예 10으로부터는, (치수 d2-치수 d1)이 실시예 9와 동등하지만, 치수 h1이 높음으로써 접합부가 가늘고 길어져 충격으로 잘 부러지기 때문에, 시험 후 OK 비율이 약간 저하하는 것을 이해할 수 있다. 실시예 11로부터는, 어느 항목에서 있어서도 양호한 결과인 것을 이해할 수 있다.
1…실장 기판, 2…전자 부품, 3…회로 기판, 4…접합재, 6…본체부, 7…단자(제1 단자), 9…수지층, 10…단자(제2 단자), 11… 오목부.

Claims (9)

  1. 적어도 한 쌍의 제1 단자를 갖는 전자 부품과 적어도 한 쌍의 제2 단자를 갖는 회로 기판을 구비하는 실장 기판으로서,
    상기 제1 단자 및 상기 제2 단자는 접합재에 의해 접합되고,
    상기 제1 단자, 상기 제2 단자, 및 상기 접합재는 수지층에 형성된 오목부 내에 배치됨으로써 주위가 상기 수지층에 의해 둘러싸이고,
    상기 제1 단자, 상기 제2 단자, 및 상기 접합재의 두께의 합계를 치수 h1로 한 경우, 치수 h1은 1㎛ 이상이고 20㎛ 이하이며,
    상기 제1 단자의 폭을 치수 d1로 하고, 상기 수지층의 상기 오목부의 폭을 치수 d2로 한 경우, (치수 d2-치수 d1)의 값은 10㎛ 이하인, 실장 기판.
  2. 제1항에 있어서, 상기 접합재와 상기 수지층 사이에는 구성재가 배치되는, 실장 기판.
  3. 제1항 또는 제2항에 있어서, 한 쌍의 상기 제1 단자 사이에 존재하는 상기 수지층과 상기 전자 부품의 본체부 사이에는 구성재가 배치되는, 실장 기판.
  4. 제3항에 있어서, 상기 구성재는 상기 본체부와 접촉하는, 실장 기판.
  5. 제1항 또는 제2항에 있어서, 한 쌍의 상기 제1 단자 사이에 존재하는 상기 수지층은 상기 전자 부품의 본체부와 접촉하는, 실장 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 한 쌍의 상기 제1 단자 사이에 존재하는 상기 수지층의 높이를 치수 R1로 하고, 상기 전자 부품을 둘러싸는 상기 수지층의 높이를 치수 R2로 한 경우, 치수 R1은 치수 R2보다도 작은, 실장 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 오목부의 내측면은 테이퍼 형상을 갖는, 실장 기판.
  8. 적어도 한 쌍의 제2 단자를 갖는 회로 기판으로서,
    접합재가 상기 제2 단자 위에 배치되고,
    상기 제2 단자 및 상기 접합재는 수지층에 형성된 오목부 내에 배치됨으로써 주위가 상기 수지층에 의해 둘러싸이고,
    상기 제2 단자 및 상기 접합재의 두께의 합계를 치수 h2로 한 경우, 치수 h2는 1㎛ 이상이고 20㎛ 이하이며,
    상기 수지층의 상기 오목부의 폭을 치수 d2로 한 경우, 치수 d2는 2㎛ 이상이고 30㎛ 이하인, 회로 기판.
  9. 제8항에 있어서, 상기 수지층의 두께보다도 치수 h2가 큰, 회로 기판.
KR1020237013104A 2020-10-19 2021-10-14 실장 기판 및 회로 기판 KR20230070018A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020175233 2020-10-19
JPJP-P-2020-175233 2020-10-19
PCT/JP2021/038082 WO2022085566A1 (ja) 2020-10-19 2021-10-14 実装基板、及び回路基板

Publications (1)

Publication Number Publication Date
KR20230070018A true KR20230070018A (ko) 2023-05-19

Family

ID=81290469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237013104A KR20230070018A (ko) 2020-10-19 2021-10-14 실장 기판 및 회로 기판

Country Status (7)

Country Link
US (1) US20230395766A1 (ko)
JP (1) JPWO2022085566A1 (ko)
KR (1) KR20230070018A (ko)
CN (1) CN116349007A (ko)
DE (1) DE112021005514T5 (ko)
TW (1) TWI815196B (ko)
WO (1) WO2022085566A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286851A (ja) 2005-03-31 2006-10-19 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291086A (ja) * 1986-06-10 1987-12-17 株式会社東芝 配線回路基板
JP3173423B2 (ja) * 1997-05-02 2001-06-04 日本電気株式会社 プリント配線板
JP3646500B2 (ja) * 1998-01-20 2005-05-11 株式会社村田製作所 電子回路装置
JP2017098319A (ja) * 2015-11-19 2017-06-01 イビデン株式会社 プリント配線板、プリント配線板の製造方法および半導体装置
JP6951219B2 (ja) * 2017-11-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
EP3852507A4 (en) * 2018-09-14 2021-11-10 Showa Denko Materials Co., Ltd. ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE ELECTRONIC COMPONENT

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286851A (ja) 2005-03-31 2006-10-19 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法、実装構造体及び電子機器

Also Published As

Publication number Publication date
TW202224126A (zh) 2022-06-16
DE112021005514T5 (de) 2023-08-17
TWI815196B (zh) 2023-09-11
JPWO2022085566A1 (ko) 2022-04-28
US20230395766A1 (en) 2023-12-07
WO2022085566A1 (ja) 2022-04-28
CN116349007A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
US20070205253A1 (en) Method for diffusion soldering
US5736790A (en) Semiconductor chip, package and semiconductor device
US20090090543A1 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
JPWO2006059556A1 (ja) 電子部品及びその製造方法
US6225569B1 (en) Wiring substrate and method of manufacturing the same
JP3160583B2 (ja) 樹脂製基板
US20160322323A1 (en) Substrate structure with first and second conductive bumps having different widths
US20140356055A1 (en) Joining method, joint structure and method for producing the same
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
EP2693471A2 (en) Semiconductor device and method for manufacturing the same
KR100367314B1 (ko) 반도체 장치 및 그의 제조방법
US20100327443A1 (en) Joining structure and a substrate-joining method using the same
US7582552B2 (en) Electronic apparatus with busbar assembly and electronic component mounted thereon by soldering
KR20130083898A (ko) 땜납 크립에 대한 땜납 배리어를 가진 반도체 칩을 위한 캐리어 장치, 전자 소자, 및 그것들이 제공된 광전 소자
KR20230070018A (ko) 실장 기판 및 회로 기판
KR101283580B1 (ko) 주석계 솔더 볼 및 이를 포함하는 반도체 패키지
US20240008183A1 (en) Mounting board and circuit board
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP2019054115A (ja) 半導体装置の製造方法
JP4844294B2 (ja) 複合配線基板
WO2023223915A1 (ja) 回路基板、及び実装基板の製造方法
US7560373B1 (en) Low temperature solder metallurgy and process for packaging applications and structures formed thereby
KR20110103876A (ko) 솔더 범프를 가지는 배선기판의 제조방법 및 솔더 볼 탑재용 마스크
JP2010165852A (ja) 積層型半導体装置
KR100419981B1 (ko) 반도체 실장기판의 적층 구조