KR20230067731A - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20230067731A
KR20230067731A KR1020210152113A KR20210152113A KR20230067731A KR 20230067731 A KR20230067731 A KR 20230067731A KR 1020210152113 A KR1020210152113 A KR 1020210152113A KR 20210152113 A KR20210152113 A KR 20210152113A KR 20230067731 A KR20230067731 A KR 20230067731A
Authority
KR
South Korea
Prior art keywords
layer
pattern
light
disposed
display panel
Prior art date
Application number
KR1020210152113A
Other languages
English (en)
Inventor
김웅식
배동환
김정원
김준기
변진수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210152113A priority Critical patent/KR20230067731A/ko
Priority to US17/887,007 priority patent/US20230144766A1/en
Priority to CN202211328697.6A priority patent/CN116113286A/zh
Publication of KR20230067731A publication Critical patent/KR20230067731A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Abstract

본 발명의 표시장치는, 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널 및 상기 표시패널 상에 배치되고, 상기 화소 개구부와 중첩하는 패턴층 및 상기 패턴층을 커버하고 상기 패턴층보다 낮은 굴절률을 갖는 커버층을 포함하는 광 제어층을 포함하고, 상기 패턴층은 상면, 상기 상면에 대향되고 상기 상면보다 상기 표시패널에 인접한 하면, 및 상기 상면과 상기 하면을 연결하는 측면을 포함하고, 상기 측면과 상기 하면 사이의 각도는 예각이다.

Description

표시장치 및 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시장치 및 이의 제조방법에 관한 것으로, 좀 더 상세히 광 효율이 향상되고 외광 반사가 저감된 표시장치 및 이의 제조방법에 관한 것이다.
텔레비전, 휴대 전화, 태블릿, 컴퓨터, 게임기 등과 같은 멀티미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치는 사용자에게 우수한 품질의 컬러 이미지를 제공하기 위해 다양한 광학 기능층들을 포함할 수 있다.
한편, 최근 곡면을 포함하는 표시장치, 롤러블 표시장치, 또는 폴더블 표시장치 등 다양한 형태의 표시장치를 구현 하기 위해, 두께가 얇은 표시장치에 대한 연구가 진행되고 있다. 광학 기능층들의 개수를 줄이고, 다양한 기능을 포함하는 광학 기능층을 포함하여 두께가 얇은 표시장치를 구현할 수 있다.
본 발명의 목적은, 광 효율을 향상시키고 외광 반사를 저감시키는 광 제어층을 포함하는 표시장치를 제공하는 것이다.
본 발명의 목적은, 상기 광 제어층의 제조 공정을 단순화하여, 공정 시간 및 비용을 줄이는 것이다.
본 발명에 따른 표시장치는, 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널 및 상기 표시패널 상에 배치되고, 상기 화소 개구부와 중첩하는 패턴층 및 상기 패턴층을 커버하고 상기 패턴층보다 낮은 굴절률을 갖는 커버층을 포함하는 광 제어층을 포함하고, 상기 패턴층은 상면, 상기 상면에 대향되고 상기 상면보다 상기 표시패널에 인접한 하면, 및 상기 상면과 상기 하면을 연결하는 측면을 포함하고, 상기 측면과 상기 하면 사이의 각도는 예각이다.
상기 패턴층의 상기 하면으로부터 상기 측면까지의 두께가 상기 패턴층의 최대 두께의 1/3인 부분에서, 상기 측면의 접선 방향에 대하여 상기 하면이 이루는 각도는 65도 이하인 것을 특징으로 할 수 있다.
상기 패턴층의 최대 두께는 1.5 마이크로미터 이상 3.5 마이크로미터 이하인 것을 특징으로 할 수 있다.
상기 화소 개구부는, 서로 다른 면적을 갖는 제1 화소 개구부, 제2 화소 개구부, 및 제3 화소 개구부를 포함하고, 상기 패턴층은, 상기 제1 화소 개구부에 대응하는 제1 패턴, 상기 제2 화소 개구부에 대응하는 제2 패턴, 및 상기 제3 화소 개구부에 대응하는 제3 패턴을 포함하는 것을 특징으로 할 수 있다.
평면상에서 상기 제1 내지 제3 패턴들 각각의 엣지와 상기 제1 내지 제3 화소 개구부들 중 대응되는 화소 개구부의 엣지 사이의 거리는 0.5 마이크로미터 이상인 것을 특징으로 할 수 있다.
평면상에서 상기 제1 패턴의 엣지와 상기 제1 화소 개구부의 엣지 사이의 거리, 상기 제2 패턴의 엣지와 상기 제2 화소 개구부의 엣지 사이의 거리, 및 상기 제3 패턴의 엣지와 상기 제3 화소 개구부의 엣지 사이의 거리는 서로 다른 것을 특징으로 할 수 있다.
상기 표시패널 및 상기 광 제어층 사이에 배치되는 입력센서를 더 포함하고, 상기 표시패널은, 상기 발광소자 상에 배치된 봉지층을 더 포함하고, 상기 입력센서는, 상기 봉지층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 제1 도전층, 상기 제1 절연층 상에 배치되며 상기 제1 도전층을 커버하는 제2 절연층, 상기 제2 절연층 상에 배치된 제2 도전층, 및 상기 제2 절연층 상에 배치되며 상기 제2 도전층을 커버하는 제3 절연층을 포함하고, 상기 광 제어층은 상기 제3 절연층 상에 배치되는 것을 특징으로 할 수 있다.
상기 표시패널 및 상기 광 제어층 사이에 배치되는 입력센서를 더 포함하고, 상기 표시패널은, 상기 발광소자 상에 배치된 봉지층을 더 포함하고, 상기 입력센서는, 상기 봉지층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 제1 도전층, 상기 제1 절연층 상에 배치되며 상기 제1 도전층을 커버하는 제2 절연층, 상기 제2 절연층 상에 배치된 제2 도전층을 포함하고, 상기 광 제어층은, 상기 제2 절연층 상에 배치되는 것을 특징으로 할 수 있다.
상기 패턴층은, 상기 제2 도전층의 적어도 일부를 커버하는 것을 특징으로 할 수 있다.
상기 광 제어층은, 상기 제2 도전층을 커버하는 차광패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 표시패널과 상기 커버층 사이 및 상기 커버층의 상부 중 적어도 어느 하나에 배치되는 차광패턴을 더 포함하고, 상기 차광패턴은 상기 화소 정의막과 중첩하는 포함하는 것을 특징으로 할 수 있다.
상기 표시패널과 상기 커버층 사이에 배치되고 상기 화소 개구부에 중첩하는 제1 차광 개구부를 포함하는 제1 차광패턴 및 상기 커버층 상에 배치되고 상기 화소 개구부에 중첩하는 제2 차광 개구부를 포함하는 제2 차광패턴을 더 포함하고, 상기 제2 차광 개구부의 면적은 상기 제1 차광 개구부의 면적보다 넓은 것을 특징으로 할 수 있다.
상기 커버층의 굴절률은 1.53 이하이고, 상기 패턴층의 굴절률은 1.6 이상인 것을 특징으로 할 수 있다.
상기 커버층 및 상기 패턴층 각각은 고분자 물질을 포함하고, 상기 커버층은 상기 고분자 물질에 분산된 안료 및 염료 중 적어도 하나를 더 포함하는 것을 특징으로 할 수 있다.
상기 표시패널은, 상기 제2 전극 상에 배치되는 제1 캡핑층, 상기 제1 캡핑층 상에 배치되는 제2 캡핑층, 및 상기 제2 캡핑층 상에 배치되는 봉지층을 더 포함하고, 상기 제1 캡핑층 및 상기 제2 캡핑층 각각은 무기물을 포함하며, 상기 제2 캡핑층은 이터븀, 비스무스, 및 합금 중 적어도 어느 하나를 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 표시장치는, 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널, 상기 표시패널 상에 배치되고, 상기 화소 개구부와 중첩하는 패턴층 및 상기 패턴층을 커버하고 상기 패턴층보다 굴절률이 낮은 커버층을 포함하는 광 제어층, 상기 광 제어층 상에 배치되는 윈도우, 및 상기 광 제어층 및 상기 윈도우 사이에 배치되어 상기 광 제어층과 상기 윈도우를 결합시키는 윈도우 접착층을 포함하고, 상기 커버층의 굴절률과 상기 윈도우 접착층의 굴절률의 차이는 0.1 이하이다.
상기 커버층의 굴절률은 1.53 이하이고, 상기 패턴층의 굴절률은 1.6 이상인 것을 특징으로 할 수 있다.
본 발명에 따른 표시장치 제조방법은, 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널 상에 상기 화소 개구부에 중첩한 예비-패턴층을 형성하는 단계, 상기 예비-패턴층으로부터 패턴층이 형성되도록 상기 예비-패턴층을 플라즈마 처리 및 극자외선 처리 중 어느 하나를 진행하는 단계, 및 상기 패턴층을 커버하고, 상기 패턴층보다 낮은 굴절률을 갖는 커버층을 형성하는 단계를 포함한다.
상기 표시패널 상에 상기 화소 정의막에 중첩한 차광패턴을 형성하는 단계를 더 포함하는 것을 특징으로 할 수 있다.
상기 예비-패턴층을 형성하는 단계에서, 상기 예비-패턴층은 상면, 상기 상면에 대향되고 상기 상면보다 상기 표시패널에 인접한 하면, 및 상기 상면과 상기 하면을 연결하는 측면을 포함하고, 상기 측면과 상기 하면 사이의 각도가 예각을 갖도록 형성되는 것을 특징으로 할 수 있다.
본 발명에 따르면, 광 제어층은 고굴절률을 갖는 패턴층 및 패턴층을 커버하며 저굴절률을 갖는 커버층을 포함함으로써, 광 효율을 향상시킬 수 있다. 또한, 광 제어층의 커버층과 커버층 상에 배치되는 윈도우 접착층 간의 굴절률 정합을 통해, 외광 반사를 저감시킬 수 있다.
본 발명에 따르면, 광 제어층이 컬러필터를 포함하지 않더라도 광 효율이 향상되고 외광 반사를 저감시킬 수 있으므로, 광 제어층의 제작 공정을 단순화하여, 제작 시간 및 제작 비용이 감소된 표시장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역을 확대한 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시장치를 도 5a에 도시된 I-I’선에 따라 절단한 단면도이다.
도 5c는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역에 배치된 하나의 발광영역을 확대한 평면도이다.
도 5d는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역에 배치된 발광영역들을 확대한 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 9b는 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 11a 내지 도 11g는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 분해 사시도이다. 도 3은 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 1을 참조하면, 표시장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시장치(DD)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시장치(DD)는 스마트 워치, 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등의 전자 장치에 적용될 수 있다. 본 실시예에서, 표시장치(DD)는 스마트 폰을 예시적으로 도시하였다.
표시장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에, 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계 창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시장치(DD)의 전면(front surface)과 대응될 수 있으며, 윈도우(WM)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 명세서에서 "평면상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
도 2를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 구동 회로(DC), 및 하우징(HU)을 포함할 수 있다. 윈도우(WM)와 하우징(HU)은 서로 결합되어 표시장치(DD)의 외관을 구성할 수 있다.
윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우(WM)의 전면은 상술한 바와 같이, 표시장치(DD)의 표시면(FS)을 정의할 수 있다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의할 수 있다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편. 이는 예시적으로 도시한 것으로 본 발명의 일 실시예에 따른 윈도우(WM)에 있어서, 베젤 영역(BZA)은 생략될 수 있다.
표시모듈(DM)은 영상(IM, 도 1 참조)을 표시하고 외부 입력을 감지할 수 있다. 표시모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함할 수 있다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM, 도 1 참조)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)의 적어도 일부와 중첩할 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전 면 또는 적어도 일부와 중첩할 수 있다.
이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것으로, 본 발명의 일 실시예에 따른 표시모듈(DM)은 액티브 영역(AA) 내에서 영상(IM, 도 1 참조)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접할 수 있다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
구동 회로(DC)는 연성 회로 기판(CF) 및 메인 회로 기판(MB)을 포함할 수 있다. 연성 회로 기판(CF)은 표시모듈(DM)과 전기적으로 연결될 수 있다. 연성 회로 기판(CF)은 표시모듈(DM)과 메인 회로 기판(MB)을 연결할 수 있다. 다만, 이는 예시적인 것으로 도시한 것으로, 본 발명에 따른 연성 회로 기판(CF)은 별도의 회로 기판과 연결되지 않을 수 있고, 연성 회로 기판(CF)은 리지드한 기판일 수도 있다.
연성 회로 기판(CF)은 주변 영역(NAA)에 배치된 표시모듈(DM)의 패드들에 접속될 수 있다. 연성 회로 기판(CF)은 표시모듈(DM)을 구동하기 위한 전기적 신호를 표시모듈(DM)에 제공할 수 있다. 전기적 신호는 연성 회로 기판(CF)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 메인 회로 기판(MB)은 연성 회로 기판(CF)을 통해 표시모듈(DM)에 접속될 수 있다.
하우징(HU)은 윈도우(WM)와 결합될 수 있다. 하우징(HU)은 윈도우(WM)와 결합되어 소정의 내부 공간을 제공할 수 있다. 표시모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 강성이 높은 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시장치(DD)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 3에서 표시장치(DD)는 표시장치(DD)를 구성하는 기능성 패널 및/또는 기능성 유닛들의 적층관계를 설명하기 위해 단순하게 도시되었다.
일 실시예에 따른 표시장치(DD)는 표시모듈(DM), 광 제어층(LCL), 및 윈도우(WM)를 포함할 수 있다. 표시모듈(DM)은 표시패널(DP) 및 입력센서(ISL)를 포함할 수 있다. 본 발명의 일 실시예에서, 입력센서(ISL)는 생략될 수 있다.
표시패널(DP)은 이미지를 생성한다. 표시패널(DP)은 복수 개의 화소들(PX, 도 4a 참조)을 포함한다. 일 실시예에 따른 표시패널(DP)은 표시소자로써 발광소자를 포함하는 발광형 표시패널일 수 있으나, 이에 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 무기발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 무기발광 표시패널의 발광층은 퀀텀닷, 퀀텀로드, 또는 무기 LED 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
입력센서(ISL)는 표시패널(DP) 상에 배치된다. 입력센서(ISL)는 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 입력센서(ISL)는 정전용량 방식으로 외부입력을 감지할 수 있다.
광 제어층(LCL)은 입력센서(ISL) 상에 배치될 수 있다. 본 실시예에 따른 광 제어층(LCL)은 도 5a 및 도 5b에서 후술할 패턴층(PTL) 및 커버층(CVL)을 포함할 수 있다. 패턴층(PTL) 및 커버층(CVL)은 서로 다른 굴절률을 가질 수 있다.
광 제어층(LCL)은 표시패널(DP)에서 생성된 광(이하, 소스광)의 경로를 제어할 수 있다. 광 제어층(LCL)은 표시패널(DP)의 일부영역에서 생성된 광을 집광시킬 수 있다. 또한, 광 제어층(LCL)은 윈도우(WM)의 상측으로부터 입사되는 자연광(또는 태양광)의 반사율을 감소시킬 수 있다. 이에 대한 자세한 설명은 후술한다.
광 제어층(LCL)은 편광층을 포함하지 않는 것일 수 있다. 이에 따라, 광 제어층(LCL)을 통과하여 표시패널(DP) 및 입력센서(ISL)로 입사하는 광은 편광되지 않은 광일 수 있다. 표시패널(DP) 및 입력센서(ISL)는 광 제어층(LCL)의 상부로부터 편광되지 않은 광을 수신할 수 있다.
윈도우(WM)는 광 제어층(LCL) 상에 배치된다. 윈도우(WM)와 광 제어층(LCL)은 윈도우 접착층(ADL)에 의해 결합될 수 있다. 윈도우 접착층(ADL)은 감압접착필름(PSA, Pressure Sensitive Adhesive film) 또는 광학 투명 접착제(OCA, Optically Clear Adhesive)일 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 4a를 참조하면, 표시패널(DP)은 도 2를 참조하여 설명한 액티브 영역(AA) 및 주변 영역(NAA)으로 구분되는 베이스층(BS)을 포함할 수 있다.
표시패널(DP)은 액티브 영역(AA)에 배치된 화소들(PX) 및 화소들(PX)에 전기적으로 연결된 신호 라인들(SGL)을 포함할 수 있다. 표시패널(DP)은 주변 영역(NAA)에 배치된 구동회로(GDC) 및 패드부(PLD)를 포함할 수 있다.
화소들(PX)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열될 수 있다. 화소들(PX)은, 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 나열된 복수의 화소행들 및 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 나열된 복수의 화소열들을 포함할 수 있다.
신호 라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어 신호라인(CSL)을 포함할 수 있다. 게이트 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소에 연결될 수 있고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소에 연결될 수 있다. 전원 라인(PL)은 화소들(PX)에 전기적으로 연결될 수 있다. 제어 신호라인(CSL)은 구동회로(GDC)에 연결되어 구동회로(GDC)에 제어 신호들을 제공할 수 있다.
구동회로(GDC)는 게이트 구동회로를 포함할 수 있다. 게이트 구동회로는 게이트 신호들을 생성하고, 생성된 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다. 게이트 구동회로는 화소 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
패드부(PLD)는, 도 2에서 설명한 연성 회로 기판(CF)이 연결되는 부분일 수 있다. 패드부(PLD)는 화소 패드들(D-PD) 및 입력 패드들(I-PD)을 포함할 수 있다.
화소 패드들(D-PD)은 연성 회로 기판(CF)을 표시패널(DP)에 연결시키기 위한 패드들일 수 있다. 화소 패드들(D-PD) 각각은 신호 라인들(SGL) 중 대응되는 신호 라인과 연결될 수 있다. 화소 패드들(D-PD)은 신호 라인들(SGL)을 통해 대응되는 화소들(PX)에 연결될 수 있다. 또한, 화소 패드들(D-PD) 중 어느 하나의 화소 패드는 구동회로(GDC)에 연결될 수 있다.
입력 패드들(I-PD)은 연성 회로 기판(CF)을 입력센서(ISL, 도 3 참조)에 연결시키기 위한 패드들일 수 있다. 도 4a에는 입력 패드들(I-PD)이 표시패널(DP)에 배치된 것으로 도시하였으나, 이에 한정되지 않으며, 입력 패드들(I-PD)은 입력센서(ISL)에 배치되어, 화소 패드들(D-PD)과 별도의 회로 기판과 연결될 수 있다.
도 4b를 참조하면, 표시패널(DP)은 베이스층(BS), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFE)을 포함할 수 있다.
베이스층(BS)은 합성수지 필름을 포함할 수 있다. 그밖에 베이스층(BS)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BS)의 상면에 적어도 하나의 무기층이 배치된다. 버퍼층(BFL)은 베이스층(BS)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식에 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피 및 에칭에 의해 절연층, 반도체층 및 도전층을 선택적으로 패터닝 할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4b는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면상에서, 후술할 복수 개의 발광영역들(LA1, LA2, LA3, 도 5a 및 도 5b 참조)에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 복수 개의 발광영역들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑농도가 큰 제1 영역과 도핑농도가 작은 제2 영역을 포함할 수 있다. 제1 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 제1 영역을 포함한다.
제1 영역은 제2 영역보다 전도성이 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 제2 영역은 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인 일 수 있고, 또 다른 일부분은 전도성 영역일 수 있다.
도 4b에 도시된 것과 같이, 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성된다. 도 4b에는 반도체 패턴으로부터 형성된 신호 전달영역(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 신호 전달영역(SCL)은 평면 상에서 트랜지스터(T1)의 드레인(D1)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10) 내지 제6 절연층(60)이 배치된다. 제1 절연층(10) 내지 제6 절연층(60)은 무기층 또는 유기층 일 수 있다. 제1 절연층(10) 상에 게이트(G1)가 배치된다. 제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 신호 전달영역(SCL)에 접속될 수 있다. 제3 절연층(30) 상에 제4 절연층(40) 및 제5 절연층(50)이 배치될 수 있다. 일 실시예에 따르면, 제4 절연층(40) 및 제5 절연층(50)은 유기층일 수 있다.
제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
회로 소자층(DP-CL) 상에 표시 소자층(DP-OLED)이 배치될 수 있다. 본 실시예에 따르면, 표시 소자층(DP-OLED)은 발광소자(OLED), 화소 정의막(PDL), 제1 캡핑층(CPL), 및 제2 캡핑층(IFN)을 포함할 수 있다.
발광소자(OLED)는 제6 절연층(60) 상에 배치된다. 본 실시예에 따르면, 발광소자(OLED)는 제1 전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)을 포함할 수 있다.
제1 전극(AE)은 제6 절연층(60) 상에 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(PDL)은 제6 절연층(60) 상에 배치된다. 화소 정의막(PDL)에는 화소 개구부(OP-P)가 정의된다. 화소 개구부(OP-P)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 실질적으로 발광영역(LA)은 제1 전극(AE) 중 화소 개구부(OP-P)에 노출된 제1 전극에 대응하게 정의될 수 있다. 비발광영역(NLA)은 액티브 영역(AA, 도 2 참조) 내에서 발광영역(LA)을 제외한 영역에 해당한다.
일 실시예에서 화소 정의막(PDL)은 광 흡수 물질을 포함할 수 있다. 화소 정의막(PDL)은 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 상에 배치된다. 정공 제어층(HCL)은 발광영역(LA)과 비발광영역(NLA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치된다. 발광층(EML)은 화소 개구부(OP-P)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 발광영역(LA)에 대응하여 배치될 수 있다.
전자 제어층(ECL)은 발광층(EML) 상에 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 제2 전극(CE)은 전자 제어층(ECL) 상에 배치된다. 전자 제어층(ECL) 및 제2 전극(CE)은 발광영역(LA)과 비발광영역(NLA)에 공통으로 배치될 수 있다.
제1 캡핑층(CPL)은 제2 전극(CE) 상에 배치된다. 제1 캡핑층(CPL)은 발광영역(LA)과 비발광영역(NLA)에 공통으로 배치될 수 있다.
일 실시예에 따르면, 제1 캡핑층(CPL)은 무기물을 포함할 수 있다. 제1 캡핑층(CPL)은 스퍼터링(Sputtering) 증착 공정으로 형성될 수 있다.
제1 캡핑층(CPL)은 제2 전극(CE)을 커버함으로써, 외부의 수분 침투나 오염으로부터 제2 전극(CE) 및 발광층(EML)을 보호할 수 있다. 또한, 제1 캡핑층(CPL)의 굴절률 및 두께를 조절하여, 제2 전극(CE) 및 제1 캡핑층(CPL)의 계면에서 전반사되는 광을 저감시킬 수 있다.
제2 캡핑층(INF)은 제1 캡핑층(CPL) 상에 배치된다. 제2 캡핑층(INF)은 제1 캡핑층(CPL) 상에 직접 배치될 수 있다. 제2 캡핑층(INF)은 발광영역(LA)과 비발광영역(NLA)에 공통으로 배치될 수 있다.
제2 캡핑층(INF)은 제2 전극(CE)에 의해 외부광이 반사되는 것을 방지하기 위한 층일 수 있다. 보다 구체적으로, 제2 캡핑층(INF)의 표면에서 반사된 광 및 제2 전극(CE)에서 반사된 광 사이에서 소멸 간섭이 일어나, 외부광이 제2 전극(CE) 표면에서 반사되는 양이 감소되는 것일 수 있다. 이때, 소멸 간섭이란, 계면에서 반사된 빛들 상호간에 약 180도의 위상을 이루면서 반사 진폭이 같은 경우, 계면에서 반사된 빛들이 서로 상쇄되는 현상을 말한다.
제2 캡핑층(INF) 및 제1 캡핑층(CPL)의 두께는, 제2 캡핑층(INF)의 표면에서 반사된 광 및 제2 전극(EL2)에서 반사된 광 사이에서 소멸 간섭이 일어날 수 있도록 조절될 수 있다.
제2 캡핑층(INF)은 무기물을 포함할 수 있다. 예를 들어, 제2 캡핑층(INF)은 비스무스(Bi) 및 이터븀(Yb)으로 이루어진 군에서 선택되는 적어도 하나를 포함할 수 있다. 제2 캡핑층(INF)을 형성하는 재료는 비스무스(Bi)로 이루어지거나, 이터븀(Yb)으로 이루어질 수 있다. 또한, 제2 캡핑층(INF)은 합금을 포함할 수도 있다. 예를 들어, 제2 캡핑층(INF)은 YbxBiy 혼합 증착 재료를 포함할 수 있다. 제2 캡핑층(INF)은 스퍼터링(Sputtering) 증착 공정을 통해 형성될 수 있다.
봉지층(TFE)은 제2 캡핑층(INF) 상에 배치된다. 봉지층(TFE)은 박막 봉지층 일 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 유기막을 포함한다.
일 실시예에 따르면, 봉지층(TFE)은 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다. 제1 무기층(IOL1)은 제2 캡핑층(INF) 상에 배치될 수 있다. 유기층(OL)은 제1 무기층(IOL1) 상에 배치될 수 있다. 제2 무기층(IOL2)은 유기층(OL) 상에 배치되며, 유기층(OL)을 커버할 수 있다.
제1 무기층(IOL1) 및 제2 무기층(IOL2)은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 유기층(OL)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역을 확대한 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 표시장치를 도 5a에 도시된 I-I’선에 따라 절단한 단면도이다. 도 5c는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역에 배치된 하나의 발광영역을 확대한 평면도이다. 도 5d는 본 발명의 일 실시예에 따른 표시패널의 액티브 영역에 배치된 발광영역들을 확대한 평면도이다. 도 6은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 5a는 표시장치(DD)의 전면(front surface)을 바라본 방향에서, 광 제어층(LCL) 및 발광영역들(LA1, LA2, LA3)의 관계를 도시한 평면도이다. 도 5c 및 도 5d는, 도 5a의 일부를 확대하여 도시한 평면도이다.
도 5a 및 도 5b를 참조하면, 본 실시예에 따른 표시장치(DD)는 표시패널(DP), 입력센서(ISL), 광 제어층(LCL), 윈도우 접착층(ADL), 및 윈도우(WM)를 포함하고, 표시패널(DP)은 베이스층(BS), 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 봉지층(TFE)을 포함할 수 있다.
도 5b에서, 베이스층(BS), 회로 소자층(DP-CL), 및 봉지층(TFE)은 단일층으로 간략히 도시하였으며, 표시 소자층(DP-OLED)은 도 4b에서 설명한 구성들 중 화소 정의막(PDL), 발광소자(OLED)의 제1 전극(AE), 발광층(EML), 및 제2 전극(CE), 및 제2 캡핑층(INF) 만을 도시하였다. 도 1 내지 도 4b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따르면, 화소 정의막(PDL)은 복수 개의 화소 개구부들(OP-P)을 포함할 수 있다. 화소 개구부들(OP-P)은 평면상에서 서로 다른 면적을 갖는 제1 화소 개구부(OP-P1), 제2 화소 개구부(OP-P2), 및 제3 화소 개구부(OP-P3)를 포함할 수 있다. 일 실시예에 따르면, 평면상에서, 제1 화소 개구부(OP-P1)의 면적은, 제2 화소 개구부(OP-P2)의 면적보다 크고, 제3 화소 개구부(OP-P3)의 면적보다 작을 수 있다.
본 실시예에 따르면, 발광소자(OLED)는 복수 개일 수 있고, 발광소자들(OLED)은 제1 발광소자(OLED1), 제2 발광소자(OLED2), 및 제3 발광소자(OLED3)를 포함할 수 있다.
제1 발광소자(OLED1)는 제1 화소 개구부(OP-P1)에 의해 노출되는 제1 전극(AE), 제1 색 광을 제공하는 제1 발광층(EML1), 및 제2 전극(CE)을 포함할 수 있다. 제1 발광소자(OLED1)에 포함된 제1 전극(AE)은 제1 화소 개구부(OP-P1)에 의해 노출되어 제1 발광영역(LA1)을 정의할 수 있다.
제2 발광소자(OLED2)는 제2 화소 개구부(OP-P2)에 의해 노출되는 제1 전극(AE), 제2 색 광을 제공하는 제2 발광층(EML2), 및 제2 전극(CE)을 포함할 수 있다. 제2 발광소자(OLED2)에 포함된 제1 전극(AE)은 제2 화소 개구부(OP-P2)에 의해 노출되어 제2 발광영역(LA2)을 정의할 수 있다.
제3 발광소자(OLED3)는 제3 화소 개구부(OP-P3)에 의해 노출되는 제1 전극(AE), 제3 색 광을 제공하는 제3 발광층(EML3), 및 제2 전극(CE)을 포함할 수 있다. 제3 발광소자(OLED3)에 포함된 제1 전극(AE)은 제3 화소 개구부(OP-P3)에 의해 노출되어 제3 발광영역(LA3)을 정의할 수 있다.
도 5b에 도시된 제1 내지 제3 발광소자들(OLED1, OLED2, OLED3) 각각은, 도 4b에 도시된 발광소자(OLED)에 대응될 수 있다. 또한, 도 5a 및 도 5b에 도시된 제1 내지 제3 발광영역들(LA1, LA2, LA3) 각각은, 도 4b에 도시된 발광영역(LA)에 대응할 수 있다.
도 5a에 도시된 것과 같이, 제1 및 제3 발광영역들(LA1, LA3)은, 평면상에서, 제1 방향(DR1)을 따라 교차 배열될 수 있다. 제2 발광영역들(LA2)은 제1 및 제3 발광영역들(LA1, LA3)과 다른 화소행에 배치되고, 제2 발광영역들(LA2) 각각은 동일한 화소행에서 제1 방향(DR1)을 따라 배열될 수 있다. 제1 및 제2 발광영역들(LA1, LA2)은 제1 및 제2 방향(DR1, DR2)에 대한 사선 방향으로 정의된 제4 방향(DR4)을 따라 교차 배열될 수 있다. 제2 및 제3 발광영역들(LA2, LA3)은 제4 방향(DR4)을 따라 교차 배열될 수 있다. 다만, 제1 내지 제3 발광영역들(LA1, LA2, LA3)의 배열은 이에 한정되는 것은 아니다.
제1 내지 제3 색 광들은 서로 상이한 색을 갖는 광일 수 있다. 예를 들어, 제1 발광영역(LA1)에서 제공되는 제1 색 광은 레드 광이고, 제2 발광영역(LA2)에서 제공되는 제2 색 광은 그린 광이고, 제3 발광영역(LA3)에서 제공되는 제3 색 광은 블루 광일 수 있다.
그러나, 이에 한정되지 않고, 제1 내지 제3 색 광들은 혼합되어 백색 광을 생성할 수 있는 3가지 색 광의 조합으로 선택될 수 있다. 또는 제1 내지 제3 색 광들은 서로 동일한 색을 갖는 광일 수도 있다.
도 5b에 도시된 바와 같이, 입력센서(ISL)는 봉지층(TFE) 상에 직접 배치될 수 있다.
본 실시예에 따르면, 입력센서(ISL)는 제1 절연층(IL1), 제1 도전층(CL1), 제2 절연층(IL2), 제2 도전층(CL2), 및 제3 절연층(IL3)을 포함할 수 있다. 제1 절연층(IL1)은 봉지층(TFE) 상에 배치될 수 있다. 제1 도전층(CL1)은 제1 절연층(IL1) 상에 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1) 상에 배치되어 제1 도전층(CL1)을 커버할 수 있다. 제2 도전층(CL2)은 제2 절연층(IL2) 상에 배치될 수 있다. 제2 도전층(CL2)은 제2 절연층(IL2)을 관통하여 형성된 컨택홀(CNT-A)을 통해 제1 도전층(CL1)과 전기적으로 연결될 수 있다. 제3 절연층(IL3)은 제2 절연층(IL2) 상에 배치되어 제2 도전층(CL2)을 커버할 수 있다.
제1 절연층(IL1), 제2 절연층(IL2), 및 제3 절연층(IL3) 각각은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 도전층(CL1) 및 제2 도전층(CL2) 각각은 도전성을 가지며, 단일의 층으로 제공되거나, 복수의 층으로 제공될 수 있다.
제1 도전층(CL1) 및 제2 도전층(CL2) 중 적어도 어느 하나는 평면상에서 메쉬 라인들로 제공될 수 있다. 상기 메쉬 라인들은 평면상에서 발광층(EML)과 이격될 수 있다. 따라서, 입력센서(ISL)가 표시패널(DP) 상에 직접 형성되더라도, 발광소자(OLED)에서 형성된 광이 입력센서(ISL)의 간섭 없이 사용자에게 제공될 수 있다.
본 실시예에서, 광 제어층(LCL)은 입력센서(ISL) 상에 배치될 수 있다.
광 제어층(LCL)은 패턴층(PTL) 및 커버층(CVL)을 포함할 수 있다.
패턴층(PTL)은 제3 절연층(IL3) 상에 배치될 수 있다. 패턴층(PTL)은 복수 개의 패턴들(PT1, PT2, PT3)로 이루어질 수 있다.
일 실시예에 따르면, 패턴층(PTL)은 제1 패턴(PT1), 제2 패턴(PT2), 및 제3 패턴(PT3)을 포함할 수 있다. 제1 패턴(PT1)은 제1 화소 개구부(OP-P1)에 중첩하고, 제2 패턴(PT2)은 제2 화소 개구부(OP-P2)에 중첩하며, 제3 패턴(PT3)은 제3 화소 개구부(OP-P3)에 중첩할 수 있다.
제1 패턴(PT1)은 제1 발광영역(LA1)의 전 영역에 중첩하고, 제2 패턴(PT2)은 제2 발광영역(LA2)의 전 영역에 중첩하며, 제3 패턴(PT3)은 제3 발광영역(LA3)의 전 영역에 중첩할 수 있다.
도 5a에 도시된 바와 같이, 제1 내지 제3 패턴들(PT1, PT2, PT3)은 제1 내지 제3 발광영역들(LA1, LA2, LA3)의 배열과 대응되는 배열을 가질 수 있다. 예를 들어, 평면상에서, 제1 및 제3 패턴들(PT1, PT3)은 제1 방향(DR1)을 따라 교차 배열될 수 있다. 제2 패턴들(PT2)은 제1 및 제3 패턴들(PT1, PT3)과 제2 방향(DR2)에서 이격되고, 제2 패턴들(PT2) 각각은 제1 방향(DR1)을 따라 배열될 수 있다. 제1 및 제2 패턴들(PT1, PT2)은 제4 방향(DR4)을 따라 교차 배열될 수 있다. 제2 및 제3 패턴들(PT2, PT3)은 제4 방향(DR4)을 따라 교차 배열될 수 있다.
다만, 제1 내지 제3 패턴들(PT1, PT2, PT3)의 배열은 이에 한정되는 것은 아니며, 제1 내지 제3 발광영역들(LA1, LA2, LA3)의 배열에 따라 달라질 수 있다.
도 5c는, 도 5a에 도시한 제1 내지 제3 패턴들(PT1, PT2, PT3) 중 어느 하나의 패턴(PT-A, 이하, 일 패턴) 및 제1 내지 제3 발광영역들(LA1, LA2, LA3) 중 일 패턴(PT-A)에 대응되는 발광영역(LA-A)을 확대하여 도시한 것이다. 이하, 도 5c를 참조하여 설명되는 일 패턴(PT-A)에 대한 설명은, 제1 내지 제3 패턴들(PT1, PT2, PT3) 모두에 적용될 수 있다.
평면상에서, 일 패턴(PT-A)의 면적은 대응되는 발광영역(LA-A)의 면적보다 클 수 있다. 이에 따라, 평면상에서, 일 패턴(PT-A)의 엣지(E-P)는 대응되는 발광영역(LA-A)의 엣지(E-L)를 에워쌀 수 있다. 이때, 일 패턴(PT-A)의 엣지(E-P)는 대응되는 발광영역(LA-A)의 엣지(E-L)와 소정의 거리(d-A, 이하, 이격 거리)를 가지며 이격될 수 있다.
본 명세서에서, 일 패턴(PT-A)의 엣지(E-P)는, 일 패턴(PT-A) 중 입력센서(ISL, 도 5b 참조)의 제3 절연층(IL3, 도 5b 참조)과 접촉하는 부분의 최외곽 부분으로 정의될 수 있다. 본 명세서에서, 발광영역(LA-A)의 엣지(E-L)는, 제1 전극(AE, 도 5b 참조) 중 화소 정의막(PDL, 도 5b 참조)의 화소 개구부(OP-PA)를 통해 화소 정의막(PDL)으로부터 노출된 제1 전극(AE)의 최외각 부분으로 정의될 수 있다.
본 실시예에 따르면, 일 패턴(PT-A)의 엣지(E-P)와 발광영역(LA-A)의 엣지(E-L)의 이격 거리(d-A)는 0.5 마이크로미터 이상일 수 있다.
즉, 평면상에서, 일 패턴(PT-A)은 대응되는 발광영역(LA-A)의 전 영역을 커버하며, 대응되는 발광영역(LA-A)보다 넓은 면적을 가짐으로써, 발광소자(OLED, 도 5b 참조)로부터 측면 방향으로 발광되는 빛은 커버층(CVL)을 통과할 수 있다. 이를 통해, 일 패턴(PT-A)은 측면 방향으로 발광되는 빛을 집광시킬 수 있다. 이에 대한 자세한 설명은 후술한다.
도 5d는, 도 5a에 도시한 제1 내지 제3 패턴들(PT1, PT2, PT3) 각각을 하나씩 확대하여 도시한 것이다.
평면상에서, 제1 패턴(PT1)의 엣지(E-P1)와 제1 발광영역(LA1)의 엣지(E-L1) 사이의 이격 거리를 제1 거리(d1)로 정의한다. 평면상에서, 제2 패턴(PT2)의 엣지(E-P2)와 제2 발광영역(LA2)의 엣지(E-L2) 사이의 이격 거리를 제2 거리(d2)로 정의한다. 평면상에서, 제3 패턴(PT3)의 엣지(E-P3)와 제3 발광영역(LA3)의 엣지(E-L3) 사이의 이격 거리를 제3 거리(d3)로 정의한다.
일 실시예에 따르면, 제1 거리(d1), 제2 거리(d2), 및 제3 거리(d3)는, 제1 내지 제3 발광영역들(LA1, LA2, LA3)에서 방출되는 광의 특성을 고려하여, 서로 다른 값으로 설정할 수 있다.
다시, 도 5b를 참조하면, 일 실시예에 따른 제1 내지 제3 패턴들(PT1, PT2, PT3) 각각은, 단면상에서 사다리꼴 형상을 가질 수 있다. 제1 내지 제3 패턴들(PT1, PT2, PT3) 각각은 상면(U-P), 상면(U-P)에 대향되고 상면(U-P)보다 표시패널(DP)에 더 인접한 하면(L-P), 및 상면(U-P)과 하면(L-P)을 연결하는 측면(S-P)을 포함할 수 있다. 이때, 하면(L-P)은 제3 절연층(IL3)에 접촉할 수 있다.
일 실시예에 따르면, 패턴층(PTL)은 고분자 물질을 포함할 수 있다. 패턴층(PTL)은 고굴절 모노머를 포함할 수 있다. 예를 들어, 패턴층(PTL)은 아크릴 수지를 포함할 수 있다. 패턴층(PTL)은 나노 입자를 더 포함할 수 있다.
커버층(CVL)은 제2 절연층(IL2) 상에 배치될 수 있다. 커버층(CVL)은 패턴층(PTL)의 상면(U-P) 및 측면(S-P)과 접촉하며, 패턴층(PTL)을 커버할 수 있다.
일 실시예에 따르면, 커버층(CVL)은 고분자 수지에 염료 및/또는 안료가 분산된 층일 수 있다. 커버층(CVL)에 포함되는 염료 및 안료는 발광 소자(OLED1, OLDE2, OLDE3)에서 방출되는 광 중 특정 파장 영역의 광만을 투과시키는 물질일 수 있다.
일 실시예에서, 염료 및 안료는 490nm 이상 505nm 이하 파장 범위의 광과, 585nm 이상 600nm 이하 파장 범위의 광을 흡수하고, 나머지 광을 투과시키는 층일 수 있다. 커버층(CVL)에 포함되는 염료 및 안료가 특정 파장을 흡수하고 나머지 파장 영역의 광을 투과시킴에 따라, 외부광에 의한 반사를 방지하고 표시패널(DP)으로부터 출사된 광의 색감을 조정하는 것일 수 있다.
일 실시예에 따르면, 커버층(CVL)은 접착 물질을 더 포함할 수 있다. 이에 따라, 커버층(CVL) 상에 배치되어 윈도우(WM)를 결합시키는 윈도우 접착층(ADL)이 생략될 수 있다.
일 실시예에 따르면, 커버층(CVL)은 포토리소그래피 공정으로 패터닝 되거나 잉크젯 프린팅법으로 패터닝 되어 제공되는 것일 수 있다.
본 발명에 따르면, 패턴층(PTL)의 굴절률은 커버층(CVL)의 굴절률보다 클 수 있다.
도 6은, 도 5b에 도시된 제1 내지 제3 패턴들(PT1, PT2, PT3) 중 어느 하나의 패턴에 대한 단면을 확대하여 도시한 것으로, 이하, 도 6을 참조하여, 패턴층(PTL) 굴절률 및 커버층(CVL)의 굴절률 차이에 의한 광의 경로 변화를 설명한다.
패턴층(PTL)의 굴절률은 1.6 이상일 수 있다. 커버층(CVL)의 굴절률은 1.53 이하일 수 있다. 본 명세서에서의 ‘굴절률’은, 그린 광에 대한 굴절률을 의미한다.
광 제어층(LCL)은 고굴절률을 갖는 패턴층(PTL) 및 저굴절률을 갖는 커버층(CVL)을 포함함으로써, 발광소자(OLED)에서 생성된 광을 집광시켜 표시패널(DP)의 발광 효율을 개선시킬 수 있다.
구체적으로, 발광소자(OLED)에서 생성된 광 중 측면 방향으로 진행하는 광(LT)은, 패턴층(PTL)의 측면(S-P)에서 굴절될 수 있고, 이에 따라 측면 방향으로 진행하는 광(LT)이 정면 방향으로 진행하도록 광 경로가 변경될 수 있다. 따라서, 발광소자들(OLED1, OLED2, OLED3, 도 5b 참조) 각각의 정면 방향으로의 광 출사 효율이 개선되어, 표시패널(DP)의 광 효율이 개선될 수 있다. 표시패널(DP)의 광 효율의 개선 정도는, 표시패널(DP)의 해상도가 높을수록 더 효과적일 수 있다.
본 발명의 광 제어층(LCL)을 포함하는 표시장치(DD)의 광 효율은, 광 경로를 제어하기 위한 별도의 층을 포함하지 않은 표시장치의 광 효율에 비해, 10% 이상 증가될 수 있다. 이때, 패턴층(PTL)의 굴절률과 커버층(CVL)의 굴절률 차이가 클수록, 측면 방향으로 진행하는 광(LT)이 패턴층(PTL)의 측면(S-P)에서 더 많이 굴절될 수 있고, 이에 따라 정면 방향으로 진행되는 광의 비율이 증가하여, 광 효율의 개선 정도 또한 커질 수 있다.
일 실시예에 따르면, 패턴층(PTL)의 두께(D)는 2.5 마이크로미터 이상 3.5 마이크로미터 이하일 수 있다. 이때, 패턴층(PTL)의 두께(D)는, 패턴층(PTL)의 상면(U-P) 및 하면(L-P) 사이의 최대 두께를 의미한다. 패턴층(PTL)의 두께(D)가 2.5 마이크로미터 미만인 경우 및 패턴층(PTL)의 두께(D)가 3.5 마이크로미터 초과인 경우, 공정상 구현이 어려우며, 공정 정밀도가 감소되어 공정 수율이 감소될 수 있다.
본 발명에 따르면, 패턴층(PTL)의 하면(L-P)과 측면(S-P)이 이루는 각도는 예각일 수 있다. 도 6에 도시된 바와 같이, 일 실시예에 따른 패턴층(PTL)의 측면(S-P)은, 하면(L-P)에 대하여 불규칙한 기울기를 가지며 형성될 수 있다. 이때, 패턴층(PTL)의 하면(L-P)으로부터 측면(S-P)까지의 두께(d)가 패턴층(PTL)의 최대 두께(D)의 1/3인 부분에서, 측면(S-P)의 접선 방향에 대하여 하면(L-P)이 이루는 각도를 테이퍼 각(θ)으로 정의할 수 있다.
굴절률 1.55 1.53 1.56 광 효율
테이퍼 각(θ) R G B Average
55 217% 256% 205% 226%
60 130% 149% 129% 136%
63 108% 122% 109% 113%
65 97% 110% 99% 102%
68 86% 96% 89% 90%
70 80% 89% 84% 84%
상기 표 1은, 패턴층(PTL)의 테이퍼 각(θ)에 따른 레드 광, 그린 광, 및 블루 광 각각에 대한 광 효율을 기재한 것이다.
커버층(CVL)의 굴절률(그린 광에 대한 굴절률)은 1.53일 수 있다. 이때, 커버층(CVL)의 레드 광에 대한 굴절률이 1.55이고, 커버층(CVL)의 블루 광에 대한 굴절률이 1.56일 수 있다. 또한, 패턴층(PTL)은 굴절률이 1.6 이상일 수 있고, 패턴층(PTL)의 두께(D)는 2.5 마이크로미터 이상 3.5 마이크로미터 이하일 수 있다.
상기 표 1은, 테이퍼 각(θ)이 55도, 60도, 63도, 65도, 68도, 및 70도일 때를 기준으로 각각에 대한 광 효율을 계산한 것이다.
표 1을 참조하면, 테이퍼 각(θ)이 65도 이하일 때, 광 효율이 높아질 수 있다. 또한, 테이퍼 각(θ)이 감소할수록, 광 효율은 더 높아질 수 있다. 따라서, 본 실시예에 따르면, 패턴층(PTL)의 테이퍼 각(θ)은 65도 이하일 수 있다.
바람직하게, 패턴층(PTL)의 테이퍼 각(θ)은 40도 이상 65도 이하일 수 있다. 테이퍼 각(θ)이 40도 미만인 경우, 높은 효율을 유지할 수는 있으나, 40도 미만으로 작아지더라도 광 효율은 더 증가되지 않으며, 공정의 정밀도가 감소되어 오히려 공정 오차가 발생할 수 있다. 테이퍼 각(θ)이 65도 초과인 경우, 패턴층(PTL)을 통과한 광의 굴절 정도, 즉, 집광 정도가 적어, 광 효율이 충분하지 않을 수 있다.
본 실시예에 따르면, 표시 소자층(DP-OLED)이 제2 캡핑층(INF)을 포함함으로써, 반사 광에 대한 소멸 간섭으로 외부 광 반사가 저감될 수 있으나, 동시에 발광소자(OLED)에서 방출되는 광의 양을 감소시킴으로써, 광 효율을 다소 떨어뜨릴 수 있다. 그러나, 본 발명에 따르면, 광 제어층(LCL)에서 광을 정면 방향으로 집광시킴으로써, 제2 전극(CE2)에서의 외부 광 반사를 저감시킴과 동시에 광 효율을 개선시킬 수 있다.
본 실시예에서, 윈도우 접착층(ADL)은 커버층(CVL) 상에 배치될 수 있다. 윈도우 접착층(ADL)은 1.45 이상 1.5 이하의 굴절률을 가질 수 있다.
본 실시예에 따르면, 윈도우 접착층(ADL)의 굴절률과 커버층(CVL)의 굴절률의 차이는 0.1 이하일 수 있다. 윈도우 접착층(ADL)의 굴절률과 커버층(CVL)의 굴절률의 차이를 줄임으로써, 윈도우(WM)를 통과한 외부 광이 윈도우 접착층(ADL)을 거쳐 광 제어층(LCL)으로 투과될 때, 층간 계면 반사가 발생되는 광의 양을 저감시킬 수 있다.
따라서, 본 발명에 따른 광 제어층(LCL)은, 윈도우 접착층(ADL) 간의 굴절률 차이를 최소화하여 외광 반사를 저감시킴으로써, 시인성이 향상된 표시장치(DD, 도 1 참조)를 제공할 수 있다.
본 발명에 따르면, 편광필름을 부착하거나 컬러필터층을 추가하지 않더라도, 광 제어층(LCL)의 패턴층(PTL) 및 커버층(CVL)을 통해 외부 광 반사를 저감시킬 수 있다. 따라서, 표시장치(DD)의 두께 감소에 기여할 수 있으며, 폴더블 표시장치에도 적용될 수 있다. 또한, 컬러필터층은 레드 광, 그린 광, 블루 광에 대한 컬러필터층 각각의 패터닝이 필요한 반면, 본 발명의 제1 내지 제3 패턴들(PT1, PT2, PT3)은 하나의 마스크로 패터닝할 수 있다. 이에 따라, 공정이 단순화된 표시장치(DD)를 제공할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
본 실시예에 따르면, 표시장치(DD-A)는 표시패널(DP), 입력센서(ISL), 광 제어층(LCL-A)을 포함할 수 있다. 광 제어층(LCL-A)은 패턴층(PTL), 커버층(CVL), 및 차광패턴(BM)을 포함할 수 있다. 도 1 내지 도 6에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 광 제어층(LCL-A)은 차광패턴(BM)을 더 포함할 수 있다. 일 실시예에 따르면, 차광패턴(BM)은 제1 차광패턴(BM1) 및 제2 차광패턴(BM2)을 포함할 수 있다. 제1 차광패턴(BM1) 및 제2 차광패턴(BM2)은 서로 다른 층 상에 배치될 수 있다.
제1 차광패턴(BM1)은 입력센서(ISL)의 제3 절연층(IL3) 상에 배치될 수 있다. 제1 차광패턴(BM1)은 제1 내지 제3 패턴들(PT1, PT2, PT3) 중 서로 인접한 패턴들 사이에 배치될 수 있다. 즉, 평면상에서, 제1 차광패턴(BM1)은 패턴층(PTL)을 에워싸며 배치될 수 있다.
제1 차광패턴(BM1)은 비발광영역(NLA)에 중첩하고 발광영역들(LA1, LA2, LA3)에 비 중첩할 수 있다. 즉, 제1 차광패턴(BM1)은 화소 정의막(PDL)에 중첩할 수 있다.
제1 차광패턴(BM1)은 제3 절연층(IL3)에 접촉하는 하면(L-B1), 이에 대향되는 상면(U-B1), 및 하면(L-B1)과 상면(U-B1)을 연결하는 측면(S-B1)을 포함할 수 있다.
일 실시예에 따르면, 도 7에 도시된 것과 같이, 제1 차광패턴(BM1)의 측면(S-B1)은, 패턴층(PTL)의 측면(S-P)과 이격될 수 있다. 이때, 커버층(CVL)은 패턴층(PTL)의 상면(U-P) 및 측면(S-P)뿐만 아니라 제1 차광패턴(BM1)의 상면(U-B1) 및 측면(S-B1)과 접촉하며, 패턴층(PTL) 및 제1 차광패턴(BM1)을 커버할 수 있다.
다만, 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에 따르면, 제1 차광패턴(BM1)의 측면(S-B1)은 인접한 패턴층(PTL)의 측면(S-P)과 접촉할 수 있다. 즉, 제1 차광패턴(BM1)은 패턴층(PTL)의 측면(S-P)의 일부를 커버하며 배치될 수 있다. 이때, 커버층(CVL)은, 제1 차광패턴(BM1)의 상면(U-B1)과 접촉하며, 제1 차광패턴(BM1)을 커버할 수 있다.
제2 차광패턴(BM2)은 커버층(CVL) 상에 배치될 수 있다. 제2 차광패턴(BM2)은 비발광영역(NLA)에 중첩하고 발광영역들(LA1, LA2, LA3)에 비 중첩할 수 있다. 즉, 제2 차광패턴(BM2)은 화소 정의막(PDL)에 중첩할 수 있다.
제2 차광패턴(BM2)은 커버층(CVL)에 접촉하는 하면(L-B2), 이에 대향되는 상면(U-B2), 및 하면(L-B2)과 상면(U-B2)을 연결하는 측면(S-B2)을 포함할 수 있다. 본 실시예에 따르면, 제2 차광패턴(BM2)은 제2 차광패턴(BM2)의 측면(S-B2)에 의해 정의된 차광 개구부(OP-B)를 포함할 수 있다.
차광 개구부(OP-B)의 면적은 화소영역(PXA)으로 정의될 수 있다. 화소영역(PXA)은 발광소자(OLED)에서 생성된 광이 외부로 방출되는 영역으로 정의될 수 있다. 비화소영역(NPXA)은 화소영역(PXA)에 인접하며 화소영역(PXA)을 제외한 나머지 영역으로 정의될 수 있고, 비화소영역(NPXA)은 화소영역(PXA)을 에워 쌓을 수 있다.
제1 차광패턴(BM1) 및 제2 차광패턴(BM2) 각각은 광 흡수 물질을 포함할 수 있다. 제1 차광패턴(BM1) 및 제2 차광패턴(BM2) 각각은 블랙컬러를 갖는 패턴으로, 블랙 성분(black coloring agent)을 포함할 수 있다. 블랙 성분은 블랙 염료, 블랙 안료를 포함할 수 있다. 블랙 성분은 카본 블랙, 크롬과 같은 금속 또는 이들의 산화물을 포함할 수 있다.
본 실시예에 따르면, 제1 차광패턴(BM1) 및 제2 차광패턴(BM2) 각각은 입력센서(ISL)의 제1 도전층(CL1) 및 제2 도전층(CL2)에 중첩함으로써, 제1 도전층(CL1) 및 제2 도전층(CL2)에 의한 외광 반사를 저감시킬 수 있다.
또한, 제2 차광패턴(BM2)은 외부 광이 윈도우 접착층(ADL)과 커버층(CVL)이 서로 접촉되는 계면을 감소시킴으로써, 윈도우 접착층(ADL)과 커버층(CVL)의 계면에서의 외광 반사를 저감시킬 수 있다. 따라서, 본 실시예에 따른 광 제어층(LCL)은, 시인성이 향상된 표시장치(DD-A)를 제공할 수 있다.
제2 차광패턴(BM2)의 차광 개구부(OP-B)의 폭을 제어함으로써 광의 특성을 조절할 수 있다. 예를 들어, 차광 개구부(OP-B)의 폭을 증가시킴으로써, 광 효율을 높일 수 있다. 차광 개구부(OP-B)의 폭을 감소시킴으로써, 시야각이 감소될 수 있고, 이는 프라이빗 모드에 적용시킬 수 있다.
제1 차광패턴(BM1)의 단면상에서의 폭을 제1 폭(W1)으로 정의하고, 제2 차광패턴(BM2)의 단면상에서의 폭을 제2 폭(W2)으로 정의할 수 있다.
일 실시예에 따르면, 제2 폭(W2)은 제1 폭(W1)보다 작을 수 있다. 제2 차광패턴(BM2)의 차광 개구부(OP-B)의 폭을 넓게 설정함으로써, 광 제어층(LCL)을 통과하는 과정에서 측면 발광되는 광이 제2 차광패턴(BM2)에 의해 흡수되는 것을 방지할 수 있다. 이에 따라, 광 효율이 향상된 표시장치(DD)가 제공될 수 있다. 다만, 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에 따르면, 제1 폭(W1) 및 제2 폭(W2)은 서로 동일할 수 있다.
제1 차광패턴(BM1) 및 제2 차광패턴(BM2) 중 어느 하나는 생략될 수 있다. 즉, 광 제어층(LCL)은 제1 차광패턴(BM1)만 포함할 수도 있고, 제2 차광패턴(BM2)만 포함할 수도 있다.
도 8은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
본 실시예에 따르면, 표시장치(DD-B)는 표시패널(DP), 입력센서(ISL), 및 광 제어층(LCL-B)을 포함할 수 있고, 광 제어층(LCL-B)은 패턴층(PTL-B) 및 커버층(CVL)을 포함할 수 있다. 도 1 내지 도 6에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 패턴층(PTL-B)은, 플라즈마(Plasma) 처리 또는 극자외선(EUV, Extreme ultraviolet) 처리 과정을 거쳐 형성될 수 있다. 이에 따라, 패턴층(PTL-B)에 포함된 고분자 물질은 높은 경화도를 가질 수 있고, 패턴층(PTL-B)은 플라즈마 처리 또는 극자외선 처리 과정을 거치기 전보다 높은 기계적 강도를 가질 수 있다.
따라서, 본 실시예에 따르면, 제1 내지 제3 패턴들(PT1’, PT2’, PT3’) 각각은 높은 경화도 및 높은 강도를 가짐으로써, 이후 커버층(CVL)을 형성하는 단계에서, 제1 내지 제3 패턴들(PT1’, PT2’, PT3’) 각각에 발생되는 공정 오차를 줄일 수 있다.
예를 들어, 제1 내지 제3 패턴들(PT1’, PT2’, PT3’) 각각은 높은 경화도를 가짐으로써, 이후 커버층(CVL)을 형성하는 단계에서, 제1 내지 제3 패턴들에 포함된 고분자 물질이 팽윤(Swelling)되거나 리프팅(Lifting)되는 현상을 방지할 수 있다.
이에 따라, 본 실시예에 따른 패턴층(PTL-B)은, 도 5d에서 설명한 제1 내지 제3 거리(d1, d2, d3) 각각의 공정상 오차에 의해 발생되는 편차를 줄일 수 있고, 신뢰도가 향상되고 공정 수율이 높은 광 제어층(LCL-B)을 제공할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다. 도 9b는 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 9a를 참조하면, 본 실시예에 따른 표시장치(DD-C1)는 표시패널(DP), 입력센서(ISL-C1), 광 제어층(LCL-C1)을 포함할 수 있다. 도 9a에는, 윈도우 접착층(ADL) 및 윈도우(WM)의 도시를 생략하였다. 도 1 내지 도 6에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 입력센서(ISL-C1)는 제1 절연층(IL1), 제1 도전층(CL1), 제2 절연층(IL2), 및 제2 도전층(CL2)을 포함할 수 있다. 제1 절연층(IL1)은 봉지층(TFE) 상에 배치되고, 제1 도전층(CL1)은 제1 절연층(IL1) 상에 배치될 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1) 상에 배치되어 제1 도전층(CL1)을 커버할 수 있다.
제2 도전층(CL2)은 제2 절연층(IL2) 상에 배치될 수 있다. 제2 도전층(CL2)은 제2 절연층(IL2)에 접촉하는 하면(L-C), 이에 대향되는 상면(U-C), 및 하면(L-C)과 상면(U-C)을 연결하는 측면(S-C)을 포함할 수 있다. 제2 도전층(CL2)은 제2 절연층(IL2)을 관통하여 형성된 컨택홀(CNT-A)을 통해 제1 도전층(CL1)과 전기적으로 연결될 수 있다.
본 실시예에 따른 광 제어층(LCL-C1)은 패턴층(PTL-C1) 및 커버층(CVL)을 포함할 수 있다.
패턴층(PTL-C1)은 제2 절연층(IL2) 상에 배치될 수 있다. 패턴층(PTL-C1)은 제2 도전층(CL2)의 끝단 부분을 포함한 제2 도전층(CL2)의 적어도 일부를 커버할 수 있다. 예를 들어, 패턴층(PTL-C1)은 제2 도전층(CL2)의 측면(S-C)과 접촉하고, 상면(U-C) 중 끝단에 인접한 부분과 접촉할 수 있다.
도 9b를 참조하면, 본 실시예에 따른 표시장치(DD-C2)는 표시패널(DP), 입력센서(ISL-C2), 광 제어층(LCL-C2)을 포함할 수 있다. 도 9b에는, 윈도우 접착층(ADL) 및 윈도우(WM)의 도시를 생략하였다. 도 1 내지 도 6에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 광 제어층(LCL-C2)은 패턴층(PTL), 차광패턴(BM-C2), 및 커버층(CVL)을 포함할 수 있다.
패턴층(PTL)은 제2 절연층(IL2) 상에 배치될 수 있다. 즉, 제1 내지 제3 패턴들(PT1, PT2, PT3) 각각의 하면(L-P)은 제2 절연층(IL2)과 접촉할 수 있다.
차광패턴(BM-C2)은 제2 절연층(IL2) 상에 배치되어 제2 도전층(CL2)을 커버할 수 있다. 제2 도전층(CL2)은 제2 절연층(IL2)에 접촉하는 하면(L-C, 도 9a 참조), 이에 대향되는 상면(U-C, 도 9a 참조), 및 하면(L-C)과 상면(U-C)을 연결하는 측면(S-C, 도 9a 참조)을 포함할 수 있다. 본 실시예에 따르면, 차광패턴(BM-C2)은 제2 도전층(CL2)의 상면(U-C) 및 측면(S-C)과 접촉하며 제2 도전층(CL2)을 커버할 수 있다.
커버층(CVL)은 패턴층(PTL) 및 차광패턴(BM-C2) 상에 배치될 수 있다. 본 실시예에 따르면, 커버층(CVL)은 패턴층(PTL)의 상면(U-P)과 측면(S-P) 및 차광패턴(BM-C2)의 상면(U-B')과 측면(S-B')에 접촉하며, 패턴층(PTL) 및 차광패턴(BM-C2)을 커버할 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시장치의 부분 단면도이다.
도 10을 참조하면, 본 실시예에 따른 표시장치(DD-D)는 표시패널(DP), 입력센서(ISL), 광 제어층(LCL-D)을 포함할 수 있다. 도 10에는, 윈도우 접착층(ADL) 및 윈도우(WM)의 도시를 생략하였다. 도 1 내지 도 6에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
본 실시예에 따른 광 제어층(LCL-D)은 제1 층(L1) 및 제2 층(L2)을 포함할 수 있다.
제1 층(L1)은 입력센서(ISL) 상에 배치될 수 있다.
본 실시예에 따르면, 제1 층(L1)은 평탄부(FP) 및 평탄부(FP) 상에 배치된 돌출부(PP)를 포함할 수 있다. 돌출부(PP)는 비발광영역(NLA)에 중첩할 수 있다. 제1 층(L1)의 평탄부(FP) 및 돌출부(PP)는 하나의 구성으로 패터닝된 것이나, 설명의 편의를 위해 두 층으로 구분하여 설명한다.
돌출부(PP)의 평탄부(FP)로부터 연장되는 측면(S)은 평탄부(FP)와 소정의 각도(θ-S)를 이룰 수 있다. 소정의 각도(θ-S)는 예각일 수 있다.
제1 층(L1)은 고분자 수지에 염료 및/또는 안료가 분산된 층일 수 있다. 제1 층(L1)에 포함되는 염료 및 안료는 발광소자(OLED1, OLED2, OLED3)에서 방출되는 광 중 특정 파장 영역의 광만을 투과시키는 물질일 수 있다. 일 실시예에서, 염료 및 안료는 490nm 이상 505nm 이하 파장 범위의 광과, 585nm 이상 600nm 이하 파장 범위의 광을 흡수하고, 나머지 광을 투과시키는 층일 수 있다.
제2 층(L2)은 제1 층(L1) 상에 배치되어 제1 층(L1)을 커버할 수 있다.
제2 층(L2)은 고분자 물질을 포함할 수 있다. 제2 층(L2)은 고굴절 모노머를 포함할 수 있다. 예를 들어, 제2 층(L2)은 아크릴 수지를 포함할 수 있다. 제2 층(L2)은 나노 입자를 더 포함할 수 있다.
본 실시예에 따르면, 제2 층(L2)의 굴절률은 제1 층(L1)의 굴절률보다 클 수 있다. 예를 들어, 제1 층(L1)의 굴절률은 1.53 이하일 수 있다. 제2 층(L2)의 굴절률은 1.6 이상일 수 있다.
이에 따라, 발광소자(OLED)에서 생성된 광 중 측면 방향으로 진행하는 광은 제1 층(L1)의 돌출부(PP)의 측면(S)에서 전반사될 수 있고, 측면 방향으로 진행하는 광이 정면 방향으로 진행하도록 광 경로가 변경될 수 있다. 따라서, 발광소자(OLED) 각각의 정면 방향 광 출사 효율이 개선되고, 발광소자(OLED)를 포함하는 표시패널(DP)의 발광 효율이 개선될 수 있다.
도 11a 내지 도 11g는 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 단면도들이다. 이하, 도 11a 내지 도 11g를 참조하여 본 발명의 일 실시예에 따른 표시장치(DD, 도 1 참조)의 제조 방법을 설명함에 있어, 도 1 내지 도 9b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 11a 내지 도 11g에는, 표시패널(DP) 및 입력센서(ISL) 각각을 단일층으로 간략히 도시하였다.
도 11a 내지 도 11c를 참조하면, 일 실시예에 따른 표시장치(DD, 도 1 참조) 제조방법은, 표시패널(DP) 상에 예비-패턴층(PTL-I)을 형성하는 단계를 포함할 수 있다.
먼저, 도 11a를 참조하면, 표시패널(DP) 상에 예비-패턴층(PTL-I, 도 11c 참조)을 형성하는 단계는, 표시패널(DP) 상에 고굴절 물질(HRM)을 코팅하는 단계를 포함할 수 있다. 본 실시예에 따르면, 고굴절 물질(HRM)은 고분자 물질일 수 있다. 고굴절 물질(HRM)은 고굴절 모노머를 포함할 수 있다.
이후, 도 11b를 참조하면, 표시패널(DP) 상에 예비-패턴층(PTL-I, 도 11c 참조)을 형성하는 단계는, 코팅된 고굴절 물질(HRM) 상에 마스크(MK)를 배치한 후, 코팅된 고굴절 물질(HRM)에 광(PT)을 조사하는 단계를 포함할 수 있다.
고굴절 물질(HRM)은 네거티브 형(Negative Resist)의 성질을 가짐으로써, 고굴절 물질(HRM) 중 빛에 노출된 부분이 경화되고, 빛에 노출되지 않은 부분이 제거될 수 있다. 이때 사용되는 마스크(MK)는, 고굴절 물질(HRM)에 형성될 예비 -패턴층(PTL-I, 도 11c 참조)과 중첩한 개구부들(OP-M)을 포함할 수 있다.
이후, 도 11c를 참조하면, 고굴절 물질(HRM, 도 11b 참조)은 현상(develop) 공정을 거쳐, 광(PT, 도 11b 참조)이 조사되지 않은 부분들이 제거되어 패터닝되는 단계를 포함할 수 있다.
일 실시예에 따르면, 고굴절 물질(HRM)의 현상(develop) 공정에서 사용되는 현상액은 TMAH(Tetramethylammonium Hydroxide)일 수 있다. TMAH 용액은 금속 물질(특히, Al)과의 반응성이 낮아, 고굴절 물질(HRM)을 현상하는 과정에서, 입력센서(ISL)에 배치된 배선들을 손상시키지 않을 수 있다.
고굴절 물질(HRM, 도 11b 참조)의 일부가 제거되어, 서로 이격된 복수 개의 예비-패턴들(PT1-I, PT2-I, PT3-I)을 포함하는 예비-패턴층(PTL-I)이 형성될 수 있다. 예비-패턴층(PTL-I)은 제1 발광영역(LA1)에 중첩하여 형성된 제1 예비-패턴(PT1-I), 제2 발광영역(LA2)에 중첩하여 형성된 제2 예비-패턴(PT2-I), 및 제3 발광영역(LA3)에 중첩하여 형성된 제3 예비-패턴(PT3-I)을 포함할 수 있다.
예비-패턴층(PTL-I)은 상면(U-PI), 이에 대향되고 상면(U-PI)보다 표시패널(DP)에 더 인접한 하면(L-PI), 및 상면(U-PI)과 하면(L-PI)을 연결하는 측면(S-PI)을 포함할 수 있다. 예비-패턴층(PTL-I)은 예비-패턴층(PTL-I)의 하면(L-PI)과 측면(S-PI)이 예각을 갖도록 형성될 수 있다.
도 11d를 참조하면, 일 실시예에 따른 표시장치(DD, 도 1 참조)의 제조방법은, 예비-패턴층(PTL-I)을 플라즈마(Plasma) 처리 및 극자외선(EUV, Extreme ultraviolet) 처리 중 어느 하나를 진행하는 단계를 포함할 수 있다. 이때, 예비-패턴층(PTL-I)에 포함된 고분자 물질의 경화도가 증가되어, 예비-패턴층(PTL-I)보다 경도가 증가된 패턴층(PTL)을 형성할 수 있다.
형성된 패턴층(PTL)은 복수 개의 패턴들(PT1, PT2, PT3)을 포함할 수 있다. 패턴들(PT1, PT2, PT3)은 제1 발광영역(LA1)에 중첩하여 형성된 제1 패턴(PT1), 제2 발광영역(LA2)에 중첩하여 형성된 제2 패턴(PT2), 및 제3 발광영역(LA3)에 중첩하여 형성된 제3 패턴(PT3)을 포함할 수 있다.
패턴층(PTL)은 상면(U-P), 이에 대향되며 상면(U-P)보다 표시패널(DP)에 더 인접한 하면(L-P), 및 상면(U-P)과 하면(L-P)을 연결하는 측면(S-P)을 포함할 수 있다. 패턴층(PTL)은 하면(L-P)과 측면(S-P)이 예각을 갖도록 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 플라즈마(Plazma) 처리 단계 또는 극자외선(EUV) 처리 단계는 생략될 수 있다.
도 11e를 참조하면, 일 실시예에 따른 표시장치(DD, 도 1 참조)의 제조방법은, 제1 차광패턴(BM1)을 형성하는 단계를 포함할 수 있다.
제1 차광패턴(BM1)을 형성하는 단계는, 차광물질을 표시패널(DP) 상에 패턴층(PTL)을 커버하도록 코팅하는 단계, 마스크를 코팅된 차광물질 상에 배치시킨 후 광을 조사하는 단계, 및 광에 노출된 차광물질을 현상하여 패터닝된 제1 차광패턴(BM1)을 형성하는 단계를 포함할 수 있다.
본 실시예에 따르면, 제1 차광패턴(BM1)은 비발광영역(NLA)에 중첩하게 형성될 수 있다. 즉, 제1 차광패턴(BM1)은 표시패널(DP)의 화소 정의막(PDL, 도 4b 참조)에 중첩하게 형성될 수 있다. 또한, 제1 차광패턴(BM1)은 평면상에서 제1 내지 제3 패턴들(PT1, PT2, PT3)을 에워싸며 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 차광패턴(BM1)을 형성하는 단계는 패턴층(PTL)을 형성하는 단계 이전에 진행될 수도 있다.
도 11f를 참조하면, 일 실시예에 따른 표시장치(DD, 도 1 참조)의 제조방법은, 커버층(CVL)을 형성하는 단계를 포함할 수 있다. 커버층(CVL)은 패턴층(PTL)을 커버하도록 형성될 수 있다. 구체적으로, 커버층(CVL)은 패턴층(PTL)의 상면(U-P) 및 측면(S-P)에 접촉하며, 패턴층(PTL)을 커버할 수 있다.
커버층(CVL)은 고분자 물질 및 고분자 물질에 분산된 염료 및/또는 안료를 포함할 수 있다. 본 실시예에 따르면, 커버층(CVL)은 패턴층(PTL)보다 낮은 굴절률을 가질 수 있다.
커버층(CVL)은 포토리소그래피 공정을 통해 하나의 표시장치(DD, 도 1 참조)를 기준으로 하는 셀 단위로 패터닝되어 형성될 수 있고, 커버층(CVL)은 잉크젯 프린팅법으로 패터닝 되어 제공되는 것일 수 있다.
커버층(CVL)을 포토리소그래피 공정으로 형성하는 경우, 커버층(CVL)의 현상(develop) 공정에서 사용되는 현상액은 KOH(Potassium Hydroxide)일 수 있다. KOH 용액은 금속 물질(특히, Al)과의 반응성이 낮아, 커버층(CVL)을 현상하는 과정에서, 입력센서(ISL)에 배치된 배선들을 손상시키지 않을 수 있다.
도 11g를 참조하면, 일 실시예에 따른 표시장치(DD, 도 1 참조)의 제조방법은, 커버층(CVL) 상에 제2 차광패턴(BM2)을 형성하는 단계를 포함할 수 있다.
제2 차광패턴(BM2)을 형성하는 단계는, 차광물질을 커버층(CVL) 상에 코팅하는 단계, 마스크를 코팅된 차광물질 상에 배치시킨 후 광을 조사하는 단계, 및 광에 노출된 차광물질을 현상하여 패터닝된 제2 차광패턴(BM2)을 형성하는 하는 단계를 포함할 수 있다.
본 실시예에 따르면, 제2 차광패턴(BM2)은 비발광영역(NLA)에 중첩하도록 형성될 수 있다. 일 실시예에 따르면, 제2 차광패턴(BM2)은 제1 차광패턴(BM1)보다 좁은 폭을 갖도록 형성될 수 있다.
제1 차광패턴(BM1)을 형성하는 단계 및 제2 차광패턴(BM2)을 형성하는 단계 중 적어도 어느 하나는 생략될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치
DP: 표시패널
LCL: 광 제어층
ADL: 윈도우 접착층
WM: 윈도우
PTL: 패턴층
PT1: 제1 패턴
PT2: 제2 패턴
PT3: 제3 패턴
CVL: 커버층
BM1: 제1 차광패턴
BM2: 제2 차광패턴

Claims (20)

  1. 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널; 및
    상기 표시패널 상에 배치되고, 상기 화소 개구부와 중첩하는 패턴층 및 상기 패턴층을 커버하고 상기 패턴층보다 낮은 굴절률을 갖는 커버층을 포함하는 광 제어층을 포함하고,
    상기 패턴층은 상면, 상기 상면에 대향되고 상기 상면보다 상기 표시패널에 인접한 하면, 및 상기 상면과 상기 하면을 연결하는 측면을 포함하고,
    상기 측면과 상기 하면 사이의 각도는 예각인 표시장치.
  2. 제1 항에 있어서,
    상기 패턴층의 상기 하면으로부터 상기 측면까지의 두께가 상기 패턴층의 최대 두께의 1/3인 부분에서, 상기 측면의 접선 방향에 대하여 상기 하면이 이루는 각도는 65도 이하인 표시장치.
  3. 제1 항에 있어서,
    상기 패턴층의 최대 두께는 1.5 마이크로미터 이상 3.5 마이크로미터 이하인 표시장치.
  4. 제1 항에 있어서,
    상기 화소 개구부는, 서로 다른 면적을 갖는 제1 화소 개구부, 제2 화소 개구부, 및 제3 화소 개구부를 포함하고,
    상기 패턴층은, 상기 제1 화소 개구부에 대응하는 제1 패턴, 상기 제2 화소 개구부에 대응하는 제2 패턴, 및 상기 제3 화소 개구부에 대응하는 제3 패턴을 포함하는 표시장치.
  5. 제4 항에 있어서,
    평면상에서 상기 제1 내지 제3 패턴들 각각의 엣지와 상기 제1 내지 제3 화소 개구부들 중 대응되는 화소 개구부의 엣지 사이의 거리는 0.5 마이크로미터 이상인 표시장치.
  6. 제4 항에 있어서,
    평면상에서 상기 제1 패턴의 엣지와 상기 제1 화소 개구부의 엣지 사이의 거리, 상기 제2 패턴의 엣지와 상기 제2 화소 개구부의 엣지 사이의 거리, 및 상기 제3 패턴의 엣지와 상기 제3 화소 개구부의 엣지 사이의 거리는 서로 다른 표시장치.
  7. 제1 항에 있어서,
    상기 표시패널 및 상기 광 제어층 사이에 배치되는 입력센서를 더 포함하고,
    상기 표시패널은, 상기 발광소자 상에 배치된 봉지층을 더 포함하고,
    상기 입력센서는, 상기 봉지층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 제1 도전층, 상기 제1 절연층 상에 배치되며 상기 제1 도전층을 커버하는 제2 절연층, 상기 제2 절연층 상에 배치된 제2 도전층, 및 상기 제2 절연층 상에 배치되며 상기 제2 도전층을 커버하는 제3 절연층을 포함하고,
    상기 광 제어층은 상기 제3 절연층 상에 배치되는 표시장치.
  8. 제1 항에 있어서,
    상기 표시패널 및 상기 광 제어층 사이에 배치되는 입력센서를 더 포함하고,
    상기 표시패널은, 상기 발광소자 상에 배치된 봉지층을 더 포함하고,
    상기 입력센서는, 상기 봉지층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치된 제1 도전층, 상기 제1 절연층 상에 배치되며 상기 제1 도전층을 커버하는 제2 절연층, 상기 제2 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 광 제어층은, 상기 제2 절연층 상에 배치되는 표시장치.
  9. 제8 항에 있어서,
    상기 패턴층은, 상기 제2 도전층의 적어도 일부를 커버하는 표시장치.
  10. 제8 항에 있어서,
    상기 광 제어층은,
    상기 제2 도전층을 커버하는 차광패턴을 더 포함하는 표시장치.
  11. 제1 항에 있어서,
    상기 표시패널과 상기 커버층 사이 및 상기 커버층의 상부 중 적어도 어느 하나에 배치되는 차광패턴을 더 포함하고,
    상기 차광패턴은 상기 화소 정의막과 중첩하는 포함하는 표시장치.
  12. 제1 항에 있어서,
    상기 표시패널과 상기 커버층 사이에 배치되고 상기 화소 개구부에 중첩하는 제1 차광 개구부를 포함하는 제1 차광패턴 및 상기 커버층 상에 배치되고 상기 화소 개구부에 중첩하는 제2 차광 개구부를 포함하는 제2 차광패턴을 더 포함하고,
    상기 제2 차광 개구부의 면적은 상기 제1 차광 개구부의 면적보다 넓은 표시장치.
  13. 제1 항에 있어서,
    상기 커버층의 굴절률은 1.53 이하이고, 상기 패턴층의 굴절률은 1.6 이상인 표시장치.
  14. 제1 항에 있어서,
    상기 커버층 및 상기 패턴층 각각은 고분자 물질을 포함하고,
    상기 커버층은 상기 고분자 물질에 분산된 안료 및 염료 중 적어도 하나를 더 포함하는 표시장치.
  15. 제1 항에 있어서,
    상기 표시패널은,
    상기 제2 전극 상에 배치되는 제1 캡핑층, 상기 제1 캡핑층 상에 배치되는 제2 캡핑층, 및 상기 제2 캡핑층 상에 배치되는 봉지층을 더 포함하고,
    상기 제1 캡핑층 및 상기 제2 캡핑층 각각은 무기물을 포함하며,
    상기 제2 캡핑층은 이터븀, 비스무스, 및 합금 중 적어도 어느 하나를 포함하는 표시장치.
  16. 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널;
    상기 표시패널 상에 배치되고, 상기 화소 개구부와 중첩하는 패턴층 및 상기 패턴층을 커버하고 상기 패턴층보다 굴절률이 낮은 커버층을 포함하는 광 제어층;
    상기 광 제어층 상에 배치되는 윈도우; 및
    상기 광 제어층 및 상기 윈도우 사이에 배치되어 상기 광 제어층과 상기 윈도우를 결합시키는 윈도우 접착층을 포함하고,
    상기 커버층의 굴절률과 상기 윈도우 접착층의 굴절률의 차이는 0.1 이하인 표시장치.
  17. 제16 항에 있어서,
    상기 커버층의 굴절률은 1.53 이하이고,
    상기 패턴층의 굴절률은 1.6 이상인 표시장치.
  18. 화소 개구부를 포함하는 화소 정의막 및 상기 화소 개구부로부터 적어도 일부가 노출된 제1 전극, 발광층, 및 제2 전극을 포함하는 발광소자를 포함하는 표시패널 상에 상기 화소 개구부에 중첩한 예비-패턴층을 형성하는 단계;
    상기 예비-패턴층으로부터 패턴층이 형성되도록 상기 예비-패턴층을 플라즈마 처리 및 극자외선 처리 중 어느 하나를 진행하는 단계; 및
    상기 패턴층을 커버하고, 상기 패턴층보다 낮은 굴절률을 갖는 커버층을 형성하는 단계를 포함하는 표시장치 제조방법.
  19. 제18 항에 있어서,
    상기 표시패널 상에 상기 화소 정의막에 중첩한 차광패턴을 형성하는 단계를 더 포함하는 표시장치 제조방법.
  20. 제18 항에 있어서,
    상기 예비-패턴층을 형성하는 단계에서,
    상기 예비-패턴층은 상면, 상기 상면에 대향되고 상기 상면보다 상기 표시패널에 인접한 하면, 및 상기 상면과 상기 하면을 연결하는 측면을 포함하고,
    상기 측면과 상기 하면 사이의 각도가 예각을 갖도록 형성되는 표시장치 제조방법.
KR1020210152113A 2021-11-08 2021-11-08 표시장치 및 이의 제조방법 KR20230067731A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210152113A KR20230067731A (ko) 2021-11-08 2021-11-08 표시장치 및 이의 제조방법
US17/887,007 US20230144766A1 (en) 2021-11-08 2022-08-12 Display device including a light control layer and manufacturing method of the same
CN202211328697.6A CN116113286A (zh) 2021-11-08 2022-10-27 包括光控制层的显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210152113A KR20230067731A (ko) 2021-11-08 2021-11-08 표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20230067731A true KR20230067731A (ko) 2023-05-17

Family

ID=86229072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210152113A KR20230067731A (ko) 2021-11-08 2021-11-08 표시장치 및 이의 제조방법

Country Status (3)

Country Link
US (1) US20230144766A1 (ko)
KR (1) KR20230067731A (ko)
CN (1) CN116113286A (ko)

Also Published As

Publication number Publication date
CN116113286A (zh) 2023-05-12
US20230144766A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
CN109388292B (zh) 显示装置
KR101552994B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US11934599B2 (en) Display device
CN218831212U (zh) 显示装置
KR20210100796A (ko) 표시패널 및 이의 제조 방법
US11644708B2 (en) Light shielding element substrate and display device
US20220140283A1 (en) Display device
KR20230067731A (ko) 표시장치 및 이의 제조방법
CN114695419A (zh) 显示装置和拼接式显示装置
KR20230001078A (ko) 발광 표시 장치
KR20220097681A (ko) 표시장치
CN220402269U (zh) 显示设备
US20240057414A1 (en) Display device and manufacturing method for the same
US20220336781A1 (en) Display device
CN220606446U (zh) 显示装置
US20240107832A1 (en) Display device
US20230422585A1 (en) Display device
KR20230131319A (ko) 표시 장치
KR20230131352A (ko) 표시 패널, 이의 제조 방법 및 표시 패널을 포함하는 전자 장치
KR20230149366A (ko) 표시 장치
KR20240003050A (ko) 표시장치
KR20230139856A (ko) 전자 장치
KR20240059824A (ko) 표시장치 및 이를 포함하는 전자장치
KR20230139830A (ko) 표시장치
KR20230097241A (ko) 표시장치