KR20230067616A - 베이스 플레이트 및 기판 조립체 - Google Patents

베이스 플레이트 및 기판 조립체 Download PDF

Info

Publication number
KR20230067616A
KR20230067616A KR1020237009156A KR20237009156A KR20230067616A KR 20230067616 A KR20230067616 A KR 20230067616A KR 1020237009156 A KR1020237009156 A KR 1020237009156A KR 20237009156 A KR20237009156 A KR 20237009156A KR 20230067616 A KR20230067616 A KR 20230067616A
Authority
KR
South Korea
Prior art keywords
base plate
substrate
semiconductor substrate
attached
object table
Prior art date
Application number
KR1020237009156A
Other languages
English (en)
Inventor
브리즈 고스 찰스 드
데니스 도미닉 반데르보르트
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20196356.8A external-priority patent/EP3971647A1/en
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20230067616A publication Critical patent/KR20230067616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Abstract

본 발명은 반도체 기판에 부착되도록 구성되는 베이스 플레이트를 제공하며, 베이스 플레이트는 반도체 기판에 대해 수행되는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되며, 베이스 플레이트는 300 GPa보다 큰 영률을 갖는 재료로 만들어진다.

Description

베이스 플레이트 및 기판 조립체
관련 출원에 대한 상호 참조
본 출원은 2020년 9월 16일에 출원된 EP 출원 20196356.8 및 2021년 6월 16일에 출원된 EP 출원 21179678.4의 우선권을 주장하며, 이들은 그 전체가 참조로 본 명세서에 포함된다.
분야
본 발명은 베이스 플레이트, 반도체 기판 및 이에 부착된 베이스 플레이트를 포함하는 기판 조립체, 반도체 기판을 처리하는 방법, 베이스 플레이트와 반도체 기판을 조립하기 위한 장치 및 리소그래피 장치에 관한 것이다. 본 발명은 특히 반도체 기판에 부착될 수 있고 반도체 기판에 대해 수행되는 일련의 처리 동안 부착된 상태를 유지할 수 있는 베이스 플레이트에 관한 것이다.
리소그래피 장치는 원하는 패턴을 기판에 부여하도록 구성된 기계이다. 예를 들어, 집적 회로(IC)의 제조에 리소그래피 장치가 사용될 수 있다. 예를 들어, 리소그래피 장치는 패터닝 디바이스(예를 들어, 마스크)의 패턴(종종 "디자인 레이아웃" 또는 "디자인"이라고도 함)을 기판 상에 제공된 방사선 민감성 재료(레지스트)의 층 상에 투영할 수 있다. 패턴의 전사는 전형적으로 기판 상에 제공된 방사선 민감성 재료(레지스트)의 층 상으로의 이미징을 통해 이루어진다. 일반적으로, 단일 기판은 연속적으로 패터닝되는 인접한 타겟 부분의 네트워크를 포함할 것이다. 종래의 리소그래피 장치는 전체 패턴을 한 번에 타겟 부분 상으로 노광함으로써 각각의 타겟 부분이 조사되는 소위 스테퍼(stepper)와, 주어진 방향으로 방사선 빔을 통해 패턴을 스캐닝하는 동시에 이 방향에 평행하거나 역평행한 기판을 스캐닝함으로써 각각의 타겟 부분이 조사되는 소위 스캐너를 포함한다.
반도체 제조 프로세스가 계속 발전함에 따라, 일반적으로 '무어의 법칙'이라고 불리는 추세에 따라 디바이스당 트랜지스터와 같은 기능 요소의 양이 수십년에 걸쳐 꾸준히 증가하는 동안 회로 요소의 치수는 지속적으로 감소했다. 무어의 법칙을 따라가기 위해 반도체 산업은 점점 더 작은 피처를 생성할 수 있는 기술을 추구하고 있다. 패턴을 기판 상에 투영하기 위해 리소그래피 장치는 전자기 방사선을 사용할 수 있다. 이 방사선의 파장은 기판에 패터닝되는 피처의 최소 크기를 결정한다. 현재 사용 중인 적형적인 파장은 365 nm(i-라인), 248 nm, 193 nm 및 13.5 nm이다. 4 nm 내지 20 nm 범위 내, 예를 들어 6.7 nm 또는 13.5 nm의 파장을 갖는 극자외선(EUV) 방사선을 사용하는 리소그래피 장치는 예를 들어 193 nm의 파장을 갖는 방사선을 사용하는 리소그래피 장치보다 기판 상에 더 작은 피처를 형성하기 위해 사용될 수 있다.
제조되는 반도체 디바이스의 적절한 동작을 보장하기 위해서는, 기판의 타겟 부분 상으로 패터닝되는 연속하는 층 사이의 우수한 정렬을 얻는 것이 필수적이다. 특정 층의 패터닝 동안, 기판은 대상물 테이블 상에 견고하게 유지되며, 이는 기판을 클램핑하는 것으로도 지칭된다. 패터닝 후에, 기판은 해제되고 패터닝된 층을 처리하기 위해 하나 이상의 추가 장치로 이송된다. 후속 층이 패터닝될 때, 기판은 대상물 테이블에 상에 다시 클램핑된다.
기판이 대상물 테이블에 클램핑되는 상태는 재현하기 어려운 것으로 관찰되었다. 따라서 기판이 대상물 테이블에 클램핑되는 상태는 패터닝될 각각의 층마다 상이할 수 있다. 이러한 차이로 인해, 예를 들어 클램핑 프로세스에 의해 야기되는 기판의 변형 또한 각각의 층마다 상이할 수 있고, 이는 연속하는 층의 패턴 사이의 정확한 정렬을 얻는 것을 어렵게 한다.
본 발명의 목적은 리소그래피 처리 동안 기판의 클램핑 프로세스의 개선된 재현성을 제공하는 것이다.
본 발명의 제1 양태에 따르면, 반도체 기판에 부착되도록 구성되는 베이스 플레이트가 제공되고, 베이스 플레이트는 반도체 기판에 대해 수행되는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되며, 베이스 플레이트의 두께는 반도체 기판의 두께의 50% 내지 200%의 범위에 있다.
본 발명의 제2 양태에 따르면, 반도체 기판 및 본 발명의 제1 양태에 따른 베이스 플레이트를 포함하는 기판 조립체가 제공되며, 반도체 기판은 베이스 플레이트에 부착된다.
본 발명의 제3 양태에 따르면, 반도체 기판을 처리하는 방법이 제공되며, 상기 방법은,
- 반도체 기판을 베이스 플레이트에 부착하는 단계;
- 반도체 기판이 베이스 플레이트에 부착된 상태로 유지되는 동안 반도체 기판에 대해 일련의 처리 단계를 수행하는 단계; 및
- 베이스 플레이트를 반도체 기판으로부터 분리하는 단계를 포함한다.
본 발명의 제4 양태에 따르면, 베이스 플레이트를 반도체 기판에 부착하기 위한 장치가 제공되며, 장치는,
- 베이스 플레이트를 지지하도록 구성되는 지지 부재;
- 반도체 기판을 수용하고 반도체 기판을 위치결정하도록 구성되는 이송 유닛; 및
- 반도체 기판을 베이스 플레이트에 해제가능하게 부착하도록 구성되는 처리 유닛을 포함한다.
본 발명의 실시예는 이제 첨부된 개략도를 참조하여 단지 예로서 설명될 것이다:
- 도 1은 리소그래피 장치의 개략도를 도시한다.
- 도 2는 도 1의 리소그래피 장치의 일부에 대한 상세도를 도시한다.
- 도 3은 위치 제어 시스템을 개략적으로 도시한다.
- 도 4는 대상물 테이블에 기판을 클램핑하는 것을 개략적으로 도시한다.
- 도 5는 본 발명에 따른 기판 조립체의 제1 실시예를 개략적으로 도시한다.
- 도 6은 본 발명의 실시예에 따른 베이스 플레이트를 개략적으로 도시한다.
- 도 7은 본 발명에 따른 기판 조립체의 제2 실시예를 개략적으로 도시한다.
- 도 8은 본 발명에 따른 대상물 테이블을 개략적으로 도시한다.
- 도 9는 본 발명에 따른 장치를 개략적으로 도시한다.
- 도 10은 본 발명에 따른 방법의 흐름도를 개략적으로 도시한다.
본 문서에서, "방사선" 및 "빔"이라는 용어는 자외 방사선(예를 들어, 365, 248, 193, 157 또는 126 nm의 파장을 가짐) 및 EUV(예를 들어, 약 5 내지 100 nm 범위의 파장을 갖는 극자외 방사선)를 포함하는 모든 유형의 전자기 방사선을 포함하도록 사용된다.
본 명세서에서 채용되는 "레티클", "마스크" 또는 "패터닝 디바이스"라는 용어는 입사하는 방사선 빔에 기판의 타겟 부분에 생성될 패턴에 대응하는 패터닝된 단면을 부여하는 데 사용될 수 있는 일반적인 패터닝 디바이스를 지칭하는 것으로 광범위하게 해석될 수 있다. "광 밸브"라는 용어 또한 이러한 맥락에서 사용될 수 있다. 전통적인 마스크(투과형 또는 반사형, 바이너리, 위상 시프팅, 하이브리드 등) 외에, 다른 그러한 패터닝 디바이스의 예는 프로그래밍가능한 미러 어레이와 프로그래밍가능한 LCD 어레이를 포함한다.
도 1은 리소그래피 장치(LA)를 개략적으로 도시한다. 리소그래피 장치(LA)는 방사선 빔(B)(예를 들어, UV 방사선, DUV 방사선 또는 EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(일루미네이터라고도 함)(IL), 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고 특정 파라미터에 따라 패터닝 디바이스(MA)를 정확하게 위치결정하도록 구성되는 제1 포지셔너(PM)에 연결되는 마스크 지지부(예를 들어, 마스크 테이블)(MT), 기판(예를 들어, 레지스트 코팅 웨이퍼)(W)를 유지하도록 구성되고 특정 파라미터에 따라 기판 지지부를 정확하게 위치결정하도록 구성되는 제2 포지셔너(PW)에 연결되는 기판 지지부(예를 들어, 웨이퍼 테이블)(WT), 및 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여되는 패턴을 기판(W)의 타겟 부분(C)(예를 들어, 하나 이상의 다이를 포함함) 상으로 투영하도록 구성되는 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템(PS)을 포함한다. 일 실시예에서, 기판 지지부는 예를 들어 본 발명에 따른 대상물 테이블을 포함할 수 있다.
동작시, 조명 시스템(IL)은 예를 들어 빔 전달 시스템(BD)을 통해 방사선 소스(SO)로부터 방사선 빔을 수취한다. 조명 시스템(IL)은 방사선을 지향, 형상화 및/또는 제어하기 위해 굴절, 반사, 자기, 전자기, 정전기 및/또는 다른 유형의 광학 구성요소 또는 이들의 임의의 조합과 같은 다양한 유형의 광학 구성요소를 포함할 수 있다. 일루미네이터(IL)는 패터닝 디바이스(MA)의 평면에서 방사선 빔의 단면에서 원하는 공간 및 각도 강도 분포를 갖도록 방사선 빔(B)을 컨디셔닝하는 데 사용될 수 있다.
본 명세서에서 사용되는 "투영 시스템"(PS)이라는 용어는 사용되는 노광 방사선에 대해 및/또는 침지 액체의 사용 또는 진공의 사용 같은 다른 인자에 대해 적절한 바에 따라 굴절, 반사, 반사굴절, 아나모픽, 자기, 전자기 및/또는 정전기 광학 시스템 또는 이들의 임의의 조합을 포함하는 다양한 유형의 투영 시스템을 포함하는 것으로 광범위하게 해석되어야 한다. 본 명세서에서 "투영 렌즈"라는 용어의 임의의 사용은 더 일반적인 용어인 "투영 시스템"(PS)과 동의어로 간주될 수 있다.
리소그래피 장치(LA)는 투영 시스템(PS)과 기판(W) 사이의 공간을 채우기 위해 기판의 적어도 일부가 비교적으로 높은 굴절률을 갖는 액체, 예를 들어 물에 의해 덮일 수 있는 유형일 수 있다-침지 리소그래피라고도 지칭함. 침지 기술에 대한 더 많은 정보는 본 명세서에 참고로 포함되는 US6952253에 주어진다.
리소그래피 장치(LA)는 또한 2개 이상의 기판 지지부(WT)("이중 스테이지"라고도 함)를 갖는 유형일 수 있다. 이러한 "다중 스테이지" 기계에서, 기판 지지부(WT)는 병렬로 사용될 수 있고, 및/또는 기판 지지부(WT) 중 하나 상에 위치되는 기판(W)에 대해 기판(W)의 후속 노광을 준비하는 단계가 실행되는 동안 다른 기판 지지부(WT) 상의 다른 기판(W)은 다른 기판(W)에 패턴을 노광하기 위해 사용된다.
기판 지지부(WT) 이외에도, 리소그래피 장치(LA)는 측정 스테이지를 포함할 수 있다. 측정 스테이지는 센서 및/또는 클리닝 디바이스를 유지하도록 배치된다. 센서는 투영 시스템(PS)의 특성 또는 방사선 빔(B)의 특성을 측정하도록 배치될 수 있다. 측정 스테이지는 다수의 센서를 유지할 수 있다. 클리닝 디바이스는 리소그래피 장치의 일부, 예를 들어 투영 시스템(PS)의 일부 또는 침지 액체를 제공하는 시스템의 일부를 클리닝하도록 배치될 수 있다. 측정 스테이지는 기판 지지체(WT)가 투영 시스템(PS)으로부터 떨어져 있을 때 투영 시스템(PS) 아래에서 이동할 수 있다.
동작 중에, 방사선 빔(B)은 패터닝 디바이스, 예를 들어 마스크 지지부(MT) 상에 유지되는 마스크(MA) 상에 입사하고, 패터닝 디바이스(MA) 상에 존재하는 패턴(디자인 레이아웃)에 의해 패터닝된다. 패터닝 디바이스(MA)를 가로지른 후, 방사선 빔(B)은 빔을 기판(W)의 타겟 부분(C) 상으로 포커싱하는 투영 시스템(PS)을 통과한다. 제2 포지셔너(PW) 및 위치 측정 시스템(IF)의 도움으로, 기판 지지부(WT)는 예를 들어 포커싱되고 정렬된 위치에서 방사선 빔(B)의 경로에 상이한 타겟 부분(C)을 위치결정하도록 정확하게 이동될 수 있다. 유사하게, 제1 포지셔너(PM) 및 가능하게는 다른 위치 센서(도 1에 명시적으로 도시되지 않음)는 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확하게 위치결정하기 위해 사용될 수 있다. 패터닝 디바이스(MA) 및 기판(W)은 마스크 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 사용하여 정렬될 수 있다. 도시된 바와 같이 기판 정렬 마크(P1, P2)는 전용 타겟 부분을 점유하지만, 이들은 타겟 부분 사이의 공간에 위치될 수 있다. 기판 정렬 마크(P1, P2)는 타겟 부분(C) 사이에 위치할 때 스크라이브 레인 정렬 마크로서 알려져 있다.
본 발명을 명확히 하기 위해, 데카르트 좌표계가 사용된다. 데카르트 좌표계는 3개의 축, 즉 x축, y축, 및 z축을 갖는다. 3개의 축 각각은 다른 2개의 축과 직교한다. x축을 중심으로 한 회전을 Rx 회전이라 지칭한다. y축을 중심으로 한 회전을 Ry 회전이라 지칭한다. z축을 기준으로 한 회전을 Rz 회전이라 지칭한다. x축과 y축은 수평면을 규정하는데 반하여, z축은 수직 방향을 규정한다. 데카르트 좌표계는 본 발명을 제한하지 않으며 명확성을 위해서만 사용된다. 대신에, 원통형 좌표계와 같은 다른 좌표계가 본 발명을 명확히 하기 위해 사용될 수 있다. 데카르트 좌표계의 배향은, 예를 들어 z축이 수평면을 따른 성분을 갖도록 상이할 수 있다.
도 2는 도 1의 리소그래피 장치(LA)의 일부에 대한 더 상세한 도면을 도시한다. 리소그래피 장치(LA)에는 베이스 프레임(BF), 밸런스 매스(BM), 계측 프레임(MF) 및 진동 격리 시스템(IS)이 제공될 수 있다. 계측 프레임(MF)은 투영 시스템(PS)을 지지한다. 부가적으로, 계측 프레임(MF)은 위치 측정 시스템(PMS)의 일부를 지지할 수 있다. 계측 프레임(MF)은 진동 격리 시스템(IS)을 통해 베이스 프레임(BF)에 의해 지지된다. 진동 격리 시스템(IS)은 진동이 베이스 프레임(BF)으로부터 계측 프레임(MF)으로 전파되는 것을 방지하거나 감소시키도록 배치된다.
제2 포지셔너(PW)는 기판 지지부(WT)와 밸런스 매스(BM) 사이에 구동력을 제공함으로써 기판 지지부(WT)를 가속시키도록 배치된다. 구동력은 기판 지지부(WT)를 원하는 방향으로 가속시킨다. 운동량 보존으로 인해, 구동력은 밸러스 매스(BM)에도 동일한 크기로 적용되지만 원하는 방향과 반대 방향으로 적용된다. 전형적으로, 밸런스 매스(BM)의 질량은 제2 포지셔너(PW) 및 기판 지지부(WT)의 이동 부분의 질량보다 상당히 크다.
실시예에서, 제2 포지셔너(PW)는 밸런스 매스(BM)에 의해 지지된다. 예를 들어, 제2 포지셔너(PW)는 기판 지지부(WT)를 밸런스 매스(BM) 위로 부양시키기 위한 평면 모터를 포함한다. 다른 실시예에서, 제2 포지셔너(PW)는 베이스 프레임(BF)에 의해 지지된다. 예를 들어, 제2 포지셔너(PW)는 선형 모터를 포함하고 제2 포지셔너(PW)는 기판 지지부(WT)를 베이스 프레임(BF) 위로 부양시키기 위해 가스 베어링과 같은 베어링을 포함한다.
위치 측정 시스템(PMS)은 기판 지지부(WT)의 위치를 결정하는 데 적합한 임의의 유형의 센서를 포함할 수 있다. 위치 측정 시스템(PMS)은 마스크 지지부(MT)의 위치를 결정하는 데 적합한 임의의 유형의 센서를 포함할 수 있다. 센서는 간섭계나 인코더와 같은 광학 센서일 수 있다. 위치 측정 시스템(PMS)은 간섭계와 인코더의 조합된 시스템을 포함할 수 있다. 센서는 자기 센서, 용량성 센서 또는 유도성 센서와 같은 다른 유형의 센서일 수 있다. 위치 측정 시스템(PMS)은 예를 들어 계측 프레임(MF) 또는 투영 시스템(PS)과 같은 기준에 대한 위치를 결정할 수 있다. 위치 측정 시스템(PMS)은 위치를 측정함으로써 또는 속도 또는 가속도와 같은 위치의 시간 도함수를 측정함으로써 기판 테이블(WT) 및/또는 마스크 지지부(MT)의 위치를 결정할 수 있다.
위치 측정 시스템(PMS)은 인코더 시스템을 포함할 수 있다. 인코더 시스템은 예를 들어 본원에 참조로 포함되는 2006년 9월 7일에 출원된 미국 특허 출원 US2007/0058173A1로부터 알려져 있다. 인코더 시스템은 인코더 헤드, 격자 및 센서를 포함한다. 인코더 시스템은 1차 방사선 빔 및 2차 방사선 빔을 수취할 수 있다. 1차 방사선 빔과 2차 방사선 빔 양자 모두는 동일한 방사선 빔, 즉 원시 방사선 빔으로부터 발생한다. 1차 방사선 빔 및 2차 방사선 빔 중 적어도 하나는 원시 방사선 빔을 격자로 회절시킴으로써 생성된다. 1차 방사선 빔과 2차 방사선 빔이 원시 방사선 빔을 격자로 회절시킴으로써 생성되는 경우, 1차 방사선 빔은 2차 방사선 빔과는 상이한 회절 차수를 가질 필요가 있다. 다른 회절 차수는 예를 들어 +1차, -1차, +2차 및 -2차이다. 인코더 시스템은 1차 방사선 빔과 2차 방사선 빔을 조합된 방사선 빔으로 광학적으로 조합한다. 인코더 헤드의 센서는 조합된 방사선 빔의 위상 또는 위상차를 결정한다. 센서는 위상 또는 위상차에 기초하여 신호를 생성한다. 신호는 격자에 대한 인코더 헤드의 위치를 나타낸다. 인코더 헤드 및 격자 중 하나는 기판 구조물(WT) 상에 배치될 수 있다. 인코더 헤드 및 격자 중 다른 하나는 계측 프레임(MF) 또는 베이스 프레임(BF) 상에 배치될 수 있다. 예를 들어, 복수의 인코더 헤드가 계측 프레임(MF) 상에 배치되는데 반해, 격자는 기판 지지부(WT)의 상단 표면 상에 배치된다. 다른 예에서, 격자는 기판 지지부(WT)의 하단 표면 상에 배치되며, 인코더 헤드는 기판 지지부(WT) 아래에 배치된다.
위치 측정 시스템(PMS)은 간섭계 시스템을 포함할 수 있다. 간섭계 시스템은 예를 들어 본원에 참조로 포함되는 1998년 7월 13일에 출원된 미국 특허 US6,020,964에 알려져 있다. 간섭계 시스템은 빔 스플리터, 미러, 기준 미러 및 센서를 포함할 수 있다. 방사선의 빔은 빔 스플리터에 의해 기준 빔과 측정 빔으로 분할된다. 측정 빔은 미러로 전파되고 미러에 의해 다시 빔 스플리터로 반사된다. 참조 빔은 참조 미러로 전파되고 참조 미러에 의해 다시 빔 스플리터로 반사된다. 빔 스플리터에서, 측정 빔과 기준 빔은 조합된 방사선 빔으로 조합된다. 조합된 방사선 빔은 센서에 입사한다. 센서는 조합된 방사선 빔의 위상 또는 주파수를 결정한다. 센서는 위상 또는 주파수에 기초하여 신호를 생성한다. 신호는 미러의 변위를 나타낸다. 실시예에서, 미러는 기판 지지부(WT)에 연결된다. 기준 미러는 계측 프레임(MF)에 연결될 수 있다. 실시예에서, 측정 빔과 기준 빔은 빔 스플리터 대신 추가 광학 구성요소에 의해 조합된 방사선 빔으로 조합된다.
제1 포지셔너(PM)는 롱-스트로크 모듈 및 쇼트-스트로크 모듈을 포함할 수 있다. 쇼트-스트로크 모듈은 작은 이동 범위에 걸쳐 높은 정확도로 롱-스트로크 모듈에 대해 마스크 지지부(MT)를 이동시키도록 배치된다. 롱-스트로크 모듈은 넓은 이동 범위에 걸쳐 비교적 낮은 정확도로 투영 시스템(PS)에 대해 쇼트-스트로크 모듈을 이동시키도록 배치된다. 롱-스트로크 모듈과 쇼트-스트로크 모듈의 조합으로, 제1 포지셔너(PM)는 큰 이동 범위에 걸쳐 높은 정확도로 투영 시스템(PS)에 대해 마스크 지지부(MT)를 이동시킬 수 있다. 유사하게, 제2 포지셔너(PW)는 롱-스트로크 모듈 및 쇼트-스트로크 모듈을 포함할 수 있다. 쇼트-스트로크 모듈은 작은 이동 범위에 걸쳐 높은 정확도로 롱-스트로크 모듈에 대해 기판 지지부(WT)를 이동시키도록 배치된다. 롱-스트로크 모듈은 넓은 이동 범위에 걸쳐 비교적 낮은 정확도로 투영 시스템(PS)에 대해 쇼트-스트로크 모듈을 이동시키도록 배치된다. 롱-스트로크 모듈과 쇼트-스트로크 모듈의 조합으로, 제2 포지셔너(PW)는 넓은 이동 범위에 걸쳐 높은 정확도로 투영 시스템(PS)에 대해 기판 지지부(WT)를 이동시킬 수 있다.
제1 포지셔너(PM) 및 제2 포지셔너(PW) 각각에는 마스크 지지부(MT) 및 기판 지지부(WT)를 각각 이동시키기 위한 액추에이터가 제공된다. 액추에이터는 단일 축, 예를 들어 y축을 따라 구동력을 제공하는 선형 액추에이터일 수 있다. 다수의 선형 액추에이터가 적용되어 다수의 축을 따라 구동력을 제공할 수 있다. 액추에이터는 다수의 축을 따라 구동력을 제공하는 평면 액추에이터일 수 있다. 예를 들어, 평면 액추에이터는 기판 지지부(WT)를 6 자유도로 이동시키도록 배치될 수 있다. 액추에이터는 적어도 하나의 코일과 적어도 하나의 자석을 포함하는 전자기 액추에이터일 수 있다. 액추에이터는 적어도 하나의 코일에 전류를 인가함으로써 적어도 하나의 자석에 대해 적어도 하나의 코일을 이동시키도록 배치된다. 액추에이터는 마스크 지지부(MT)에 대해 각각 기판 지지부(WT)에 결합된 적어도 하나의 자석을 갖는 이동-자석형 액추에이터일 수 있다. 액추에이터는 마스크 지지부(MT)에 대해 각각 기판 지지부(WT)에 결합된 적어도 하나의 코일을 갖는 이동-코일형 액추에이터일 수 있다. 액추에이터는 보이스 코일 액추에이터, 릴럭턴스 액추에이터, 로렌츠 액추에이터 또는 피에조 액추에이터 또는 임의의 다른 적합한 액추에이터일 수 있다.
리소그래피 장치(LA)는 도 3에 개략적으로 도시된 위치 제어 시스템(PCS)을 포함한다. 위치 제어 시스템(PCS)은 설정점 생성기(SP), 피드포워드 컨트롤러(FF) 및 피드백 컨트롤러(FB)를 포함한다. 위치 제어 시스템(PCS)은 액추에이터(ACT)에 구동 신호를 제공한다. 액추에이터(ACT)는 제1 포지셔너(PM) 또는 제2 포지셔너(PW)의 액추에이터일 수 있다. 액추에이터(ACT)는 기판 지지부(WT) 또는 마스크 지지부(MT)를 포함할 수 있는 플랜트(P)를 구동한다. 플랜트(P)의 출력은 위치 또는 속도 또는 가속도와 같은 위치량이다. 위치량은 위치 측정 시스템(PMS)으로 측정된다. 위치 측정 시스템(PMS)은 신호를 생성하며, 이는 플랜트(P)의 위치량을 나타내는 위치 신호이다. 설정점 생성기(SP)는 신호를 생성하며, 이는 플랜트(P)의 원하는 위치량을 나타내는 기준 신호이다. 예를 들어, 기준 신호는 기판 지지부(WT)의 원하는 궤적을 나타낸다. 기준 신호와 위치 신호 사이의 차이는 피드백 컨트롤러(FB)에 대한 입력을 형성한다. 입력에 기초하여, 피드백 컨트롤러(FB)는 액추에이터(ACT)를 위한 구동 신호의 적어도 일부를 제공한다. 기준 신호는 피드포워드 컨트롤러(FF)를 위한 입력을 형성할 수 있다. 입력에 기초하여, 피드포워드 컨트롤러(FF)는 액추에이터(ACT)를 위한 구동 신호의 적어도 일부를 제공한다. 피드포워드(FF)는 질량, 강성, 공진 모드 및 고유진동수와 같은 플랜트(P)의 동적 특성에 대한 정보를 사용할 수 있다.
종래의 리소그래피 프로세스에서, 기판 또는 웨이퍼는 기판을 테이블 위에 놓고, 필요한 경우 기판을 테이블에 유지하거나 클램핑함으로써 처리된다. 핸들링되는 그러한 기판의 전형적인 치수는 200 mm, 300 mm 또는 450 mm, 300 mm 또는 400 mm의 직경 및 0.5 mm 내지 1 mm 범위, 예를 들어 775 ㎛ 또는 925 ㎛의 두께이다. 따라서, 기판은 비교적 얇은 디스크 형상의 구성요소로 간주될 수 있다. 그 유연성으로 인해, 2번의 연속하는 리소그래피 패터닝 프로세스 사이에서 약간의 변형이 발생할 수 있다. 그러한 변형은 예를 들어 연속하는 패터닝 프로세스 사이에서 기판이 받는 프로세스에 의해 야기될 수 있으며, 그러한 프로세스는 예를 들어 레지스트 층의 도포 또는 제거, 레지스트 층의 현상 등이다. 또한, 비교적 얇은 기판의 변형은, 기판이 리소그래피 장치의 기판 테이블, 예를 들어 전술한 기판 테이블(WT)에 장착될 때 수행되는 클램핑 프로세스에 의해 야기될 수 있다. 리소그래피 장치에 의해 수행되는 패터닝 프로세스는 기판 테이블(WT)의 높은 가속 및 감속을 포함하기 때문에, 기판, 예를 들어 기판(W)은 테이블에 대한 기판의 위치를 유지하기 위해 테이블에 견고하게 클램핑될 필요가 있다.
클램핑 프로세스 및 클램핑 전에 기판에 적용되는 프로세스 양자 모두는 다음 층이 그 위에 패터닝될 때 기판이 동일한 상태 또는 형상에 있음을 보장하는 것을 어렵게 만들 수 있다. 그 결과, 기판의 타겟 부분 또는 그 일부의 위치는 이전 층이 패터닝되었을 때와 비교하여 상이한 위치를 가질 수 있다. 이러한 차이는 기판에 적용되는 연속하는 패턴 사이의 정렬 에러에 기여할 수 있다.
위에서 이미 제안한 바와 같이, 클램핑 상태에서의 이러한 차이의 원인은 기판이 비교적 얇고 비교적 유연하다는 사실에 기인할 수 있다. 결과적으로, 기판은 그것이 클램핑되는 기판 테이블의 형상에 어느 정도 순응할 것이다. 반도체 기판 상의 연속하는 층이 상이한 리소그래피 장치를 사용하여 패터닝되는 경우, 클램핑된 상태 또는 형상의 차이는 또한 상이한 기판 테이블의 사용에 의해 영향을 받을 것이다.
도 4는 기판 테이블에 클램핑될 때 기판의 형상이 어떻게 영향을 받는지를 개략적으로 나타낸다. 도 4는 기판 테이블(420)의 복수의 버얼(410) 상에 장착될 때의 기판(400)의 일부를 개략적으로 도시한다. 마모 또는 제조 공차로 인해, 기판 테이블(420)의 버얼(410)은 예를 들어 상이한 높이를 가질 수 있어 클램핑된 기판(400)에서 국부적 높이 변동을 야기할 수 있다. 따라서 기판(400)은 국부적으로 고려될 때 수평면에 대해 소정 각도로 클램핑될 수 있다. 버얼의 단부 표면(410.1)과 기판 사이의 마찰은 화살표(430)로 나타내는 기판(400)의 면내 변형을 야기할 수 있다. 국부적 각도 변동 및 면내 변형은 패턴이 기판 상의 요구된 타겟 부분에 투영될 수 있는 정확도에 악영향을 줄 수 있는데, 즉 이는 오버레이 에러를 야기할 수 있다. 노광된 기판이 기판 테이블에서 제거될 때, 그것은 그것의 공칭 형상, 즉 국부적 각도 변동 및 면내 변형이 없는 형상으로 이완될 수 있다. 따라서 기판 상의 노광된 패턴은 투영된 패턴에 비해 변형되거나 변위될 것이다. 다음 패턴이 투영될 때, 기판은 예를 들어 상이한 국부적 각도 변동 및 면내 변형을 가질 가능성이 있는 상이한 기판 테이블 상에서 상이한 클램핑 상태에 있을 것이다. 이러한 상이한 클램핑 상태로 인해, 이전에 노광된 패턴 상에 다음 패턴을 정확하게 정렬하는 것은 어려울 것이다.
본 발명은 일련의 프로세스를 수행하는 동안 기판에 대해 실행되는 클램핑 및 클램핑해제 동작에 의해 야기되는 기판의 발생하는 변형을 제한하는 방법을 제공한다. 그러한 일련의 프로세스는 본 발명의 의미 내에서 반도체 구성요소의 제조 및 검사의 처리 단계를 지칭한다.
본 발명에 따르면, 베이스 플레이트를 기판, 특히 반도체 기판에 부착하는 것이 제안되며, 상기 베이스 플레이트는 기판에 대해 수행되는 일련의 처리 단계 동안 기판에 부착된 상태를 유지하도록 구성된다. 본 발명에 따르면, 베이스 플레이트의 두께는 기판의 두께의 적어도 50%가 되도록 선택된다. 기판의 전형적인 두께는 300 mm 기판의 경우 775 ㎛, 200 mm 기판의 경우 725 ㎛, 및 450 mm 기판의 경우 925 ㎛이다. 기판 두께의 적어도 50%의 두께를 갖는 베이스 플레이트를 갖는 것은 발생하는 변형, 예를 들어 클램핑 프로세스에 의해 야기되는 변형에 중요한 영향을 미치는 것으로 밝혀졌다. 바람직한 실시예에서, 베이스 플레이트의 두께는 기판 두께의 50% 내지 500% 범위, 더 바람직하게는 기판 두께의 50% 내지 200% 범위에 있도록 선택된다. 베이스 플레이트의 두께가 기판 두께의 대략 200% 미만으로 유지되는 경우, 기판 조립체의 처리는 기판 및 부착된 베이스 플레이트를 처리하는 장치에 대한 수정이 필요하지 않거나 약간의 수정만이 필요할 것으로 기대된다. 따라서, 본 발명에 따르면, 상이한 처리 장비 사이에서 단순히 기판을 이송하는 것이 아니라 기판 및 부착된 베이스 플레이트를 포함하는 조립체를 이송하는 것이 제안된다. 따라서, 리소그래피 장치에서 이루어지는 프로세스를 참조하면, 본 발명은 베이스 플레이트가 부착되어 있는 기판이 장치에 의해 수용되고, 테이블(WT)과 같은 기판 테이블에 장착되며, 처리되는 것을 제안한다. 본 발명 내에서, 기판 및 그 부착 베이스 플레이트의 조립체는 기판 조립체라고도 지칭된다.
기판에 베이스 플레이트를 적용한 결과로서, 기판 자체보다 실질적으로 더 큰 강성을 갖는 조립체가 얻어진다. 그 결과, 기판의 처리 및 클램핑 및 클램핑해제로 인한 기판의 변형이 더 작아질 것이다. 그 결과, 기판에 적용된 패턴은 이전에 적용된 패턴과 더 잘 정렬될 수 있어 오버레이가 개선된다.
본 발명에 따르면, 기판에 베이스 플레이트를 부착하는 다양한 방식이 고려될 수 있다.
일 실시예에서, 베이스 플레이트는 접착제 또는 수지에 의해 기판에 부착될 수 있다. 도 5는 본 발명에 따른 기판 조립체의 그러한 실시예를 개략적으로 도시하며, 기판 조립체는 본 발명에 따른 베이스 플레이트에 부착되는 반도체 기판을 포함한다.
도 5는 접착제 층(520)에 의해 베이스 플레이트(510)에 부착되는 기판(500)의 단면도를 개략적으로 도시한다. 도시된 바와 같은 실시예에서, 기판(500)의 두께(Ds)는 베이스 플레이트(510)의 두께(Dbp)와 동일하다. 접착제 층(520)의 두께는 기판(500) 또는 베이스 플레이트(510)의 두께에 비해 비율대로 되어 있지 않다는 것을 지적할 수 있다. 실시예에서, 기판의 하단 표면에 대면하는 베이스 플레이트(510)의 표면에는 기판을 지지하기 위한 복수의 버얼이 제공된다. 그러한 실시예를 아래에서 더 상세하게 나타낸다. 그러한 실시예에서, 접착제 또는 수지 층(520)은 예를 들어 적용된 버얼의 길이에 대응하는 두께를 가질 수 있다. 전형적으로, 10㎛ 내지 200㎛의 길이를 갖는 버얼이 본 발명에 따른 베이스 플레이트에 적용될 수 있다.
본 발명의 의미 내에서, 베이스 플레이트에 대면하는 기판의 표면은 기판의 하단 표면으로 지칭된다. 대향 표면은 상단 표면, 즉 레지스트 도포, 패터닝, 재료 퇴적 등과 같은 다양한 프로세스가 적용되는 표면으로 지칭될 수 있다. 기판의 하단 표면에 대면하는 베이스 플레이트의 표면은 베이스 플레이트의 상단 표면으로 지칭되며, 따라서 베이스 플레이트의 대향 표면은 하단 표면으로 지칭된다. 상단 및 하단이라는 언급은 기판, 베이스 플레이트 또는 기판 조립체가 특정 위치 또는 배향에서 사용될 필요가 있음을 암시하지 않음을 지적해야 한다.
접착제 층에 적합한 재료 또는 재료들은 기판과 부착된 베이스 플레이트가 받는 일련의 프로세스에 의해 부과되는 동작 조건에 따라 선택될 수 있다. 일 실시예에서, 접착제 층은 수지 등을 포함할 수 있다. 동작 조건은 예를 들어 기판 조립체가 받는 온도 또는 온도 범위를 포함할 수 있다. 또한, 접착제 또는 수지는 시간이 지나도 팽창하거나 수축하지 않는 것이 바람직하다. 적용되는 바와 같은 접착제 또는 수지의 목적은 주로 기판을 베이스 플레이트 상에, 예를 들어 기판의 하단 표면에 대면하는 베이스 플레이트의 버얼 상에 강제하거나 유지하는 수직력을 적용하는 것임을 지적할 수 있다. 그러한 실시예에서, 베이스 플레이트의 버얼의 평탄도 및 강성은 발생하는 국부적 각도 및 면내 변형을 결정한다. 일 실시예에서, 접착제 또는 수지는 적절한 온도에서 액체로부터 고체로 상 전이하도록 선택될 수 있으며, 이에 의해 기판을 베이스 플레이트에 장착하는 것은 접착제 또는 수지가 액체 상에 있을 때 수행되고 일련의 프로세스는 수지 또는 접착제가 고체 상에 있는 상태에서 수행된다.
실시예에서, 베이스 플레이트는 모세관 클램핑에 의해 반도체 기판에 부착되도록 구성된다. 그러한 실시예에서, 액체가 베이스 플레이트와 기판 사이에 도포되며, 액체는 기판이 베이스 플레이트에 장착될 때 기판을 베이스 플레이트 위로 당기는 모세관력을 발생시키도록 구성된다. 본 발명에 따르면, 베이스 플레이트는 일련의 프로세스 전체에 걸쳐 모세관력을 계속 생성하도록 액체를 제 위치에 도포된 상태로 유지하게 구성될 수 있다. 그러나 이것이 액체의 유출이 허용되지 않는다는 것을 의미하지는 않는다는 것에 유의한다. 일련의 프로세스 전체에 걸쳐, 도포된 액체를 보충할 수 있다.
도 6은 그러한 실시예를 개략적으로 도시한다. 도 6의 상단 부분은 본 발명에 따른 베이스 플레이트(600)의 단면도를 개략적으로 도시하며, 베이스 플레이트는 모세관 클램핑에 의해 반도체 기판에 부착되도록 구성된다. 도시된 실시예에서, 베이스 플레이트(600)는 리세스(610)를 포함한다. 그러한 리세스(610)에서, 요구되는 모세관력을 생성하기 위해 액체가 제공될 수 있다. 도시된 바와 같은 실시예에서, 베이스 플레이트(600)는 베이스 플레이트(600)의 외부 윤곽(620.1)을 따라 배치된 림(rim)(620)을 포함한다. 림(620)은 또한 리세스(610)의 외부 윤곽인 것으로 간주될 수 있다. 베이스 플레이트(600)의 단면도는 리세스(610)에 액체를 공급하기 위한 입구(640)를 더 도시한다. 실시예에서, 베이스 플레이트는 리세스(610)에 액체를 공급하기 위한 하나 이상의 입구를 포함할 수 있다. 하나 이상의 입구(640)는 림(620)을 따라 배치될 필요가 없으며, 이들은 또한 베이스 플레이트(600)의 본체(650)를 통해 제공될 수 있다. 하나 이상의 입구(640)에는 예를 들어 원웨이 밸브 등이 제공될 수 있다. 리세스에 액체를 공급하기 위해 하나 이상의 입구를 사용하는 대신, 액체를 리세스에 부어 리세스를 채우고, 그 후 선택적으로 리세스 위에 블레이드를 스크라이빙(scribing)하여 과잉 액체를 제거할 수 있다. 리세스가 채워지면, 기판을 베이스 플레이트의 상단에 놓을 수 있다.
도시된 실시예에서, 베이스 플레이트(600)는 리세스(610)의 하단 표면(610.1)으로부터 돌출하는 복수의 버얼(630)을 더 포함한다. 복수의 버얼(630), 특히 버얼(630)의 단부 표면(630.1)은 기판을 지지하도록 구성될 수 있다. 버얼(630)의 목적은 기판을 위해 버얼의 단부 표면(630.1)에 의해 형성되는 지지 표면을 제공하는 것이다. 버얼의 단부 표면은 또한 사용 중에 베이스 플레이트(600)에 대한 기판의 면내 변위가 최소로 유지되는 것을 보장하기 위해 버얼과 기판 사이에 면내 마찰력을 제공하도록 구성된다. 본 발명에 따르면, 면내 변위는 베이스 플레이트의 상단 표면 또는 반도체 기판의 하단 표면에 평행한 평면에서의 변위를 지칭한다. 도 6의 상단 부분을 참조하면, 버얼(630)의 단부 표면(630.1)은 따라서 베이스 플레이트(600)가 X-방향으로 가속될 때 베이스 플레이트(600)와 부착된 기판 사이의 상대 변위가 실질적으로 회피되는 것을 보장한다. 특히, 단부 표면(630.1)과 부착된 기판 사이의 면내 마찰력으로서, 기판과 베이스 플레이트 사이의 모세관 인력에 의해 야기되는 상기 마찰력은, 베이스 플레이트와 부착된 기판 사이의 면내 상대 변위가 회피되는 것을 보장할 것이다.
실시예에서, 림(620)의 단부 표면(620.2)은 버얼(630)의 단부 표면(630.1)에 의해 형성된 지지 표면과 실질적으로 동일 평면이다. 그렇게 함으로써, 사용 중의 액체의 유출이 최소화될 수 있다.
도 6의 하단 부분은 리세스(610), 림(620), 및 리세스(610)에 배치된 복수의 버얼(630)을 도시하는 베이스 플레이트(600)의 평면도를 개략적으로 도시한다.
도시된 실시예에서, 베이스 플레이트(600)는 실질적으로 원형 면내 형상을 갖는다. 본 발명에 따르면, 베이스 플레이트의 면내 특성은 베이스 플레이트의 상단 표면 또는 반도체 기판의 하단 표면과 평행한 평면에서의 베이스 플레이트의 특성을 지칭한다. 도 6의 하단 부분을 참조하면, 이 평면은 나타낸 바와 같이 XY 평면에 대응한다.
본 발명의 실시예에서, 베이스 플레이트의 면내 치수는 베이스 플레이트에 부착되는 반도체 기판의 면내 치수에 실질적으로 대응한다. 그렇게 함으로써, 본 발명에 따른 기판 조립체, 즉 본 발명에 따른 베이스 플레이트에 부착된 기판 조립체는 대부분 기존의 리소그래피 장비 및 장치에 의해 처리 및 핸들링될 수 있다. 그러나, 부착된 베이스 플레이트로 인해 증가된 중량 및 증가된 두께는 장비에 특정 수정을 필요로 할 수 있다.
도 6에 개략적으로 도시된 베이스 플레이트(600)는 예를 들어 레이저 커팅 또는 에칭에 의해 제조될 수 있다. 제조 프로세스의 추가 예는 레이저 패터닝, 레이저 드릴링, 선택적 에칭, DRIE(건식 반응성 이온 에칭)이다. 실시예에서, 베이스 플레이트의 상단 표면은 원하는 거칠기를 얻기 위해 먼저 연마되거나 랩핑되고, 이어서 버얼 패턴의 레이저 패터닝이 뒤따르며, 이에 의해 버얼을 제외한 모든 표면이 낮아진다. 필요한 경우, IBF(Ion Beam Figuring)를 적용하여 최종 평탄도를 얻을 수 있다.
실시예에서, 본 발명에 따른 베이스 플레이트는 비교적 높은 강성, 예를 들어 기판의 강성보다 높은 강성을 갖는 재료로 만들어진다. 예를 들어 영률로 표현되는 반도체 기판의 강성은 예를 들어 130 내지 185 GPa의 범위일 수 있다. 본 발명의 실시예에서, 베이스 플레이트, 예를 들어 베이스 플레이트(510 또는 600)는 영률 > 300 GPa를 갖는 재료로 만들어진다. 이러한 강성을 위에서 논의된 바와 같은 바람직한 두께와 조합시키는 것은 변형 영향을 감소시키기에 충분한 강성을 갖는 기판/베이스 플레이트 조합을 가져올 것이다. 일 실시예에서, 베이스 플레이트는 실리콘 카바이드로 만들어진다. 대안적으로, SiSiC 또는 다이아몬드로 만들어진 베이스 플레이트도 고려할 수 있다.
도 7은 본 발명에 따른 기판 조립체(700)를 개략적으로 도시하며, 기판 조립체(700)는 반도체 기판(710)에 부착된 본 발명에 따른 베이스 플레이트(600)를 포함한다. 조립된 상태에서, 액체(720)는 베이스 플레이트(600) 및 기판(710)의 하단 표면(710.1) 사이의 체적에 제공되며, 상기 체적은 베이스 플레이트(600)의 리세스(610)에 의해 형성된다.
본 발명의 실시예에서, 모세관력을 생성하기 위해 제공되는 액체는 예를 들어 물 또는 CO2 물일 수 있다. 대안적으로, 이소프로필 알코올 또는 에틸렌 글리콜도 고려할 수 있다.
도 7에 도시된 기판 조립체(700) 또는 도 5에 도시된 기판 조립체는 반도체 기판의 상단 표면에 집적 회로를 생성하기 위해 상이한 프로세스를 거치도록 의도된다. 그러한 프로세스는 레지스트 층의 도포 또는 제거, 레지스트 층의 현상, 레지스트 층의 패터닝, 재료 퇴적 프로세스를 포함하는 다양한 리소그래피 프로세스를 포함할 수 있다. 또한, 기판은 예를 들어 e-빔 검사 장치와 같은 계측 도구를 사용하여 상이한 측정 프로세스를 거칠 수도 있다.
언급된 프로세스 동안, 기판 조립체는 전형적으로 대상물 테이블, 예를 들어 전술한 지지 테이블(WT)과 같은 대상물 테이블의 지지 표면에 장착될 것이다. 상기 장착 동안 기판의 변형이 발생하지 않거나 가능한 한 적게 발생하도록 보장하는 것이 중요하다. 기판과 베이스 플레이트의 접촉 표면이 충분히 거친 것을 보장하는 것이 이 목적을 용이하게 할 수 있다는 것이 관찰되었다. 실시예에서, 기판 조립체는 기판 조립체를 지지하기 위한 복수의 버얼을 갖는 대상물 테이블에 장착되도록 구성된다. 이들 버얼의 단부 표면이 충분히 거친 경우, 기판 조립체의 하단 표면에 대해 특정 거칠기를 가질 필요가 없을 수 있다. 그러나, 마모로 인해, 대상물 테이블의 버얼의 단부 표면은 너무 매끄러워질 수 있다. 기판 조립체의 평평하거나 매끄러운 하단 표면, 특히 베이스 플레이트의 하단 표면과 조합될 때, 이러한 배치는 상술한 변형을 야기할 수 있다는 것이 관찰되었다. 이를 회피하기 위해, 본 발명의 실시예에서, 기판 조립체의 베이스 플레이트의 하단 표면에 미리결정된 임계값 초과의 표면 거칠기를 제공하는 것이 제안된다. 일 실시예에서, 베이스 플레이트의 하단 표면에는 1 nm 초과, 바람직하게는 2.0 내지 4.5 nm 범위의 면적 표면 거칠기(Sa)(산술 평균 높이)가 제공된다. 그렇게 함으로써, 대상물 테이블의 버얼이 마모된 경우에도, 기판의 변형이 작거나 미미하게 유지되도록 보장할 수 있다. 통상의 기술자라면 알 수 있는 바와 같이, 본 발명에서 제안된 바와 같은 다양한 조치는 조합될 때 소정의 효과를 가져온다. 비교적 두껍고 단단한 베이스 플레이트가 선택되는 경우, 적용되는 거칠기는 비교적 얇고 덜 단단한 베이스 플레이트를 선택한 경우에 비해 더 완화, 즉 더 낮아질 수 있다. 달리 말하면, 베이스 플레이트가 기판에 비해 더 강성일수록 기판의 변형이 더 낮아질 것이다. 변형이 시간이 지나도 일정하다면, 즉 일련의 프로세스 동안 변화되지 않는다면, 기판 상의 연속하는 층 사이의 오버레이 에러는 본 발명으로 완화될 수 있다. 시간이 지나도 이러한 실질적으로 일정한 변형을 갖기 위해서는, 기판 조립체, 즉 본 발명에 따른 기판과 베이스 플레이트의 조합이 대상물 테이블에 장착되는 방식도 중요할 수 있는데, 특히 베이스 플레이트가 그리 강성이 아닌 경우에 그러하다. 베이스 플레이트가 비교적 강성이고 다소 두꺼운 경우, 베이스 플레이트의 하단 표면의 거칠기와는 관계없이, 클램핑 동안 그리고 일반적으로 변형이 낮게 유지된다. 베이스 플레이트의 하단 표면이 거칠수록, 클램핑 프로세스 동안 더 많은 슬립이 발생할 수 있으며, 이는 베이스 플레이트에 작용하는 힘이 작아지게 하고 따라서 변형을 작아지게 한다.
도 8은 본 발명에 따른 기판 조립체의 처리, 예를 들어 리소그래피 장치 또는 검사 도구에서의 처리 동안 적용될 수 있는 본 발명에 따른 대상물 테이블을 개략적으로 도시한다. 특히, 도 8은 본 발명에 따른 기판 조립체(810)를 유지하고 지지하도록 구성되는 대상물 테이블(800)의 단면도를 개략적으로 도시한다. 기판 조립체(810)는 예를 들어 도 5 또는 도 7에 도시된 기판 조립체에 대응할 수 있다. 도시된 바와 같은 실시예에서, 대상물 테이블(800)은 기판 조립체(810)가 지지될 수 있는 복수의 버얼(820)을 포함한다. 기판 조립체(810)를 버얼 상에 유지하기 위해, 대상물 테이블(800)은 기판 조립체(810)를 버얼(820) 상에 끌어당기는 클램핑 기구를 더 포함한다. 그러한 클램핑 기구는 예를 들어 진공 클램프 또는 정전기 클램프를 포함할 수 있다. 실시예에서, 대상물 테이블(800)의 버얼(820)은 예를 들어 내마모성 재료, 예를 들어 SiSiC로 만들어질 수 있다.
기판 조립체(810)를 대상물 테이블(800)에 클램핑하기 위한 정전기 클램핑 기구의 경우, 기판 조립체, 특히 기판 조립체의 베이스 플레이트가 전기 전도성이거나 하나 이상의 전기 전도체를 포함하는 것을 보장하는 것이 유리할 수 있다. 실시예에서, 이러한 전도체는 베이스 플레이트의 하단 표면에 내장될 수 있다. 대안적으로 또는 추가로, 베이스 플레이트의 하단 표면에는 전기 전도성 코팅 또는 필름이 제공될 수 있다.
도시된 바와 같은 실시예에서, 대상물 테이블(800)은 위치결정 장치(840)에 장착된다. 그러한 위치결정 장치(840)는 예를 들어 대상물 테이블(800)을 하나 이상의 자유도로 위치결정하기 위해 다수의 액추에이터 또는 모터, 예를 들어 압전 또는 전자기 액추에이터 또는 모터를 포함할 수 있다.
본 발명의 실시예에서, 대상물 테이블(800)에는 하나 이상의 센서 또는 그 부품이 제공될 수 있다. 예로서, 대상물 테이블(800)의 상단 표면(800.1)에는 대상물 테이블(800)의 위치를 결정하기 위해 하나 이상의 격자와 협력하는 광학 인코더가 제공될 수 있다. 다른 예로서, 대상물 테이블의 상단 표면(800.1) 또는 측면 표면(800.2)은 대상물 테이블(800)의 위치를 결정하기 위해 간섭계 시스템의 측정 빔을 위한 타겟으로서의 역할을 할 수 있다.
본 발명의 일 양태에 따르면, 본 발명에 따른 베이스 플레이트를 반도체 기판에 부착하기 위한 장치가 제공된다. 그러한 장치는 도 9에 개략적으로 도시되어 있다. 도시된 실시예에서, 장치(900)는 본 발명에 따른 베이스 플레이트와 같은 베이스 플레이트를 지지하도록 구성되는 지지 부재(910)를 포함한다. 장치(900)는 반도체 기판을 수용하고 반도체 기판을 위치결정하도록 구성되는 이송 유닛(920)을 더 포함한다. 도시된 바와 같은 실시예에서, 장치는 반도체 기판 및 베이스 플레이트가 장치에 공급될 수 있는 포트(930)를 포함한다. 동일한 포트(930)는 또한 본 발명에 따른 기판 조립체, 즉 반도체 기판 및 이에 부착된 베이스 플레이트를 포함하는 기판 조립체를 출력하도록 구성될 수 있다. 대안적으로, 장치는 다수의 포트, 예를 들어 입력 포트 및 출력 포트를 포함할 수 있다. 도시된 바와 같은 실시예에서, 장치는 반도체 기판을 베이스 플레이트에 해제가능하게 부착하도록 구성되는 처리 유닛(940)을 더 포함한다.
실시예에서, 이송 유닛(920)은 예를 들어 포트(930)를 통해 베이스 플레이트를 수용하고 지지 부재(910) 상에 베이스 플레이트를 위치결정하도록 구성될 수 있다. 이어서, 이송 유닛(920)은 예를 들어 포트(930)를 통해 반도체 기판을 수용하고 이것을 베이스 플레이트에 대해 위치결정하여 이것을 베이스 플레이트에 부착할 수 있다. 일 실시예에서, 처리 유닛은 예를 들어 반도체 기판의 하단 표면에 대면하는 베이스 플레이트의 표면에 접착제 층 또는 수지 층을 적용하도록 구성될 수 있다. 접착제 층 또는 수지 층이 적용될 때, 이송 유닛(920)은 반도체 기판을 베이스 플레이트에 부착하기 위해 접착제 층 상에 기판의 하단 표면을 가압하도록 구성될 수 있다. 접착제가 경화되면, 이송 유닛(920)은 기판 조립체를 출력할 수 있다. 그러한 실시예에서, 장치(900)는 또한 접착제 또는 수지를 액체 상태로 가열하도록 구성되는 가열 유닛(950)을 포함할 수 있다. 접착제 또는 수지가 액체 상태가 되면, 이것은 기판의 하단 표면에 대면하는 베이스 플레이트의 표면에 도포될 수 있다. 실시예에서, 베이스 플레이트의 상기 표면은 베이스 플레이트의 리세스의 하단 표면이다. 그러한 실시예에서, 액체 접착제 또는 수지는 따라서 리세스에 부어질 수 있다. 전술한 바와 같이, 리세스에는 예를 들어 복수의 버얼이 제공될 수 있다. 또한, 접착제 또는 수지 층이 기판의 하단 표면에도 적용될 수 있음을 지적할 수 있다.
다른 실시예에서, 처리 유닛(940)은 반도체 기판을 베이스 플레이트에 해제가능하게 부착하기 위해 모세관 클램핑을 적용하도록 구성될 수 있다. 그러한 실시예에서, 처리 유닛(940)은 베이스 플레이트의 리세스에 액체를 공급하도록 구성될 수 있고, 그에 따라 이송 유닛(930)은 기판과 베이스 플레이트 사이에 모세관 클램핑을 확립하기 위해 액체 상에 기판의 하단 표면을 위치결정할 수 있다.
본 발명의 다른 양태에 따르면, 본 발명에 따른 베이스 플레이트 또는 기판 조립체가 유리하게 적용될 수 있는 반도체 기판을 처리하는 방법이 제공된다. 본 발명에 따른 흐름도가 도 10에 개략적으로 도시되어 있다. 도 10은 본 발명에 따른 반도체 기판을 처리하는 방법(1000)의 흐름도를 개략적으로 도시하며, 방법은 반도체 기판을 베이스 플레이트, 예를 들어 본 발명에 따른 베이스 플레이트에 부착하는 제1 단계(1010)를 포함한다. 방법(1000)은 반도체 기판이 베이스 플레이트에 부착된 상태로 유지되는 동안 반도체 기판에 대해 일련의 처리 단계를 수행하는 제2 단계(1020)를 더 포함한다.
방법은 반도체 기판으로부터 베이스 플레이트를 분리하는 제3 단계(1030)를 더 포함한다. 따라서, 본 발명에 따른 기판(1000)을 처리하는 방법은 베이스 플레이트에 부착된 기판을 유지하면서 일련의 처리 단계 동안 기판을 처리할 수 있게 한다. 그렇게 함으로써, 시퀀스의 상이한 프로세스 동안 기판의 변형이 완화되어, 기판 상의 연속하는 층의 더 정확한 패터닝을 가능하게 한다.
본 발명의 일 양태에 따르면, 본 발명에 따른 기판 조립체를 처리하도록 구성되는 리소그래피 장치가 제공된다. 그러한 리소그래피 장치의 전형적인 구성요소가 도 1 내지 도 3을 참조하여 위에서 설명된다. 본 발명에 따른 기판 조립체를 처리하기 위해, 예를 들어 단일 기판의 두께 및 중량에 비교하여 기판 조립체의 두께 및 중량을 고려하기 위해, 공지된 리소그래피 장치에 대해 사소한 수정이 이루어질 필요가 있을 수 있다.
다음의 항목을 사용하여 실시형태를 더 설명할 것이다:
1. 반도체 기판에 부착되도록 구성되는 베이스 플레이트로서,
베이스 플레이트는 반도체 기판에 대해 행해지는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되고, 베이스 플레이트의 두께는 반도체 기판의 두께의 50% 내지 200%의 범위에 있는 베이스 플레이트.
2. 항목 1에 있어서, 베이스 플레이트의 평면 크기는 반도체 기판의 평면 크기에 실질적으로 대응하는 베이스 플레이트.
3. 항목 1 내지 2 중 어느 한 항목에 있어서, 베이스 플레이트는 300 GPa보다 큰 영률을 갖는 재료로 만들어지는 베이스 플레이트.
4. 항목 3에 있어서, 재료는 실리콘 카바이드(SiC)인 베이스 플레이트.
5. 전술한 항목 중 어느 한 항목에 있어서, 베이스 플레이트는 반도체 기판의 하단 표면에 대면하도록 구성되는 상단 표면 및 반도체 기판으로부터 멀어지는 방향을 향하도록 구성되는 하단 표면을 갖는 베이스 플레이트.
6. 항목 5에 있어서, 하단 표면은 1 nm보다 큰 조도(Sa)를 갖는 베이스 플레이트.
7. 항목 5 내지 항목 6 중 어느 한 항목에 있어서, 베이스 플레이트의 하단 표면은 대상물 테이블에 장착되도록 구성되는 베이스 플레이트.
8. 항목 7에 있어서, 베이스 플레이트는 대상물 테이블에 정전기적으로 클램핑되도록 구성되는 베이스 플레이트.
9. 항목 8에 있어서, 베이스 플레이트는 하나 이상의 전기 전도체를 포함하는 베이스 플레이트.
10. 항목 9에 있어서, 하나 이상의 전기 전도체는 베이스 플레이트의 하단 표면에 매립되는 베이스 플레이트.
11. 전술한 항목 중 어느 한 항목에 있어서, 베이스 플레이트는 반도체 기판에 접착되도록 구성되는 베이스 플레이트.
12. 항목 11에 있어서, 베이스 플레이트는 수지 또는 접착제를 사용하여 반도체 기판에 접착되도록 구성되는 베이스 플레이트.
13. 항목 12에 있어서, 베이스 플레이트는 수지 또는 접착제를 수용하기 위한 리세스를 갖는 베이스 플레이트.
14. 항목 13에 있어서, 리세스의 하단 표면으로부터 돌출하는 복수의 버얼을 더 포함하며, 하단 표면은 사용 중에 반도체 기판에 대면하도록 구성되는 베이스 플레이트.
15. 항목 1 내지 항목 10 중 어느 한 항목에 있어서, 베이스 플레이트는 모세관 클램핑에 의해 반도체 기판에 부착되도록 구성되는 베이스 플레이트.
16. 항목 15에 있어서, 베이스 플레이트는 액체를 수용하도록 구성된 리세스를 포함하는 베이스 플레이트.
17. 항목 15에 있어서, 베이스 플레이트는 베이스 플레이트의 윤곽을 따라 배치된 림을 더 포함하며, 림은 액체를 리세스 내에 실질적으로 수용하도록 구성되는 베이스 플레이트.
18. 항목 16 또는 항목 17에 있어서, 리세스의 하단 표면으로부터 돌출하는 복수의 버얼을 더 포함하는 베이스 플레이트.
19. 항목 18에 있어서, 각각의 복수의 버얼의 복수의 단부 표면은 반도체 기판과 접촉하도록 구성되는 베이스 플레이트.
20. 항목 16 내지 항목 19 중 어느 한 항목에 있어서, 액체를 리세스에 공급하기 위한 하나 이상의 입구를 더 포함하는 베이스 플레이트.
21. 전술한 항 중 어느 한 항목에 있어서, 일련의 처리 단계는,
- 제1 장치에서 반도체 기판에 대해 수행되는 제1 처리 단계,
- 반도체 기판 및 부착된 베이스 플레이트를 제2 장치로 이송하는 제2 처리 단계, 및
- 제2 장치에서 반도체 기판에 대해 수행되는 제3 처리 단계를 포함하는 베이스 플레이트.
22. 전술한 항목 중 어느 한 항목에 있어서, 베이스 플레이트는, 반도체 기판에 부착될 때, 반도체 제조 프로세스의 여러 순차적 처리 단계에서 사용되도록 구성되는 베이스 플레이트.
23. 항목 22에 있어서, 여러 순차적 처리 단계는,
- 제1 장치에서 반도체 기판에 대해 수행되는 제1 처리 단계,
- 반도체 기판 및 부착된 베이스 플레이트를 제2 장치로 이송하는 제2 처리 단계, 및
- 제2 장치에서 반도체 기판에 대해 수행되는 제3 처리 단계를 포함하는 베이스 플레이트.
24. 반도체 기판 및 전술한 항목 중 어느 한 항목에 따른 베이스 플레이트를 포함하는 기판 조립체로서, 반도체 기판은 베이스 플레이트에 부착되는 기판 조립체.
25. 항목 24에 있어서, 반도체 기판은 접착제 또는 수지를 사용하여 베이스 플레이트에 접착되는 기판 조립체.
26. 항목 25에 있어서, 접착제 또는 수지는 0℃ 내지 100℃ 범위의 용융 온도를 갖는 기판 조립체.
27. 항목 1 내지 항목 23 중 어느 한 항목에 따른 베이스 플레이트를 클램핑하도록 구성되는 클램핑 기구를 포함하는 대상물 테이블.
28. 항목 27에 있어서, 클램핑 기구는 진공 클램핑 기구 또는 정전기 클램핑 기구를 포함하는 대상물 테이블.
29. 반도체 기판을 처리하는 방법이며, 방법은,
- 전술한 항목 중 어느 한 항목에 따른 베이스 플레이트에 반도체 기판을 부착하는 단계;
- 반도체 기판이 베이스 플레이트에 부착된 상태로 유지되는 동안 반도체 기판에 대해 일련의 처리 단계를 수행하는 단계; 및
- 베이스 플레이트를 반도체 기판으로부터 분리하는 단계를 포함하는 방법.
30. 항목 29에 있어서, 일련의 처리 단계를 수행하는 단계는,
- 제1 장치에서 반도체 기판에 대해 제1 프로세스를 수행하는 단계,
- 반도체 기판 및 부착된 베이스 플레이트를 제2 장치로 이송하는 단계, 및
- 제2 장치에서 반도체 기판에 대해 제2 프로세스를 수행하는 단계를 포함하는 방법.
31. 항목 29에 있어서, 일련의 처리 단계를 수행하는 단계는,
- 반도체 기판에 레지스트 층을 도포하는 단계;
- 리소그래피 장치를 사용하여 레지스트 층을 패터닝하는 단계; 및
- 패터닝된 레지스트 층을 현상하는 단계를 포함하는 방법.
32. 항목 29 내지 항목 31 중 어느 한 항목에 있어서, 일련의 처리 단계를 수행하는 단계는 여러 번 수행되는 방법.
33. 베이스 플레이트를 반도체 기판에 부착하기 위한 장치로서, 장치는,
- 베이스 플레이트를 지지하도록 구성되는 지지 부재;
- 반도체 기판을 수용하고 반도체 기판을 위치결정하도록 구성되는 이송 유닛; 및
- 반도체 기판을 베이스 플레이트에 해제가능하게 부착하도록 구성되는 처리 유닛을 포함하는 장치.
34. 항목 33에 있어서, 처리 유닛은 접착제 층 또는 수지 층을 반도체 기판의 하단 표면에 대면하는 베이스 플레이트의 표면에 도포하도록 구성되고, 이송 유닛은 반도체 기판을 베이스 플레이트에 부착하기 위해 하단 표면을 접착제 층 또는 수지 층 상에 배치하도록 구성되는 장치.
35. 항목 34에 있어서, 접착제 또는 수지를 액체 상태로 가열하도록 구성되는 가열 유닛을 더 포함하는 장치.
36. 항목 33에 있어서, 처리 유닛은 반도체 기판을 베이스 플레이트에 해제가능하게 부착하기 위해 모세관 클램핑을 적용하도록 구성되는 장치.
37. 항목 36에 있어서, 처리 유닛은 베이스 플레이트의 리세스에 액체를 공급하도록 구성되는 장치.
38. 항목 37에 있어서, 이송 유닛은 액체 상에 기판의 하단 표면을 위치결정하도록 구성되는 장치.
39. 항목 33 내지 항목 38 중 어느 한 항목에 있어서, 이송 유닛은 부착된 베이스 플레이트와 함께 기판을 출력하도록 구성되는 장치.
40. 항목 27 내지 항목 28 중 어느 한 항목에 따른 대상물 테이블을 포함하는 리소그래피 장치.
41. 항목 24 내지 항목 26 중 어느 한 항목에 따른 기판 조립체를 처리하도록 구성되는 리소그래피 장치.
42. 반도체 기판에 부착되도록 구성되는 베이스 플레이트로서, 베이스 플레이트는 반도체 기판에 대해 수행되는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되며, 베이스 플레이트는 300 GPa보다 큰 영률을 갖는 재료로 만들어지는 베이스 플레이트.
43. 항목 42에 있어서, 베이스 플레이트의 평면 크기는 반도체 기판의 평면 크기에 실질적으로 대응하며, 베이스 플레이트의 두께는 반도체 기판의 두께의 50% 내지 200% 범위에 있는 베이스 플레이트.
44. 항목 42 또는 항목 43에 있어서, 베이스 플레이트는 실리콘 카바이드(SiC) 또는 다이아몬드를 포함하는 베이스 플레이트.
45. 반도체 기판에 부착되도록 구성되는 베이스 플레이트로서, 베이스 플레이트는 반도체 기판에 대해 수행되는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되고, 베이스 플레이트는 실리콘 카바이드(SiC)를 포함하는 베이스 플레이트.
본 명세서에서 IC의 제조에서의 리소그래피 장치의 사용을 구체적으로 참조할 수 있지만, 본 명세서에서 설명된 리소그래피 장치는 다른 용례를 가질 수 있음을 이해해야 한다. 가능한 다른 용례는 통합 광학 시스템, 자기 도메인 메모리를 위한 안내 및 검출 패턴, 플랫 패널 디스플레이, 액정 디스플레이(LCD), 박막 자기 헤드 등의 제조를 포함한다.
본 명세서에서 리소그래피 장치와 관련하여 본 발명의 실시예를 구체적으로 참조할 수 있지만, 본 발명의 실시예는 다른 장치에서 사용될 수 있다. 본 발명의 실시예는 마스크 검사 장치, 계측 장치, 또는 웨이퍼(또는 다른 기판) 또는 마스크(또는 다른 패터닝 디바이스)와 같은 대상물을 측정하거나 처리하는 임의의 장치의 일부를 형성할 수 있다. 이러한 장치는 일반적으로 리소그래피 도구라고 지칭될 수 있다. 그러한 리소그래피 도구는 진공 조건 또는 주변(비진공) 조건을 사용할 수 있다.
위에서 광학 리소그래피와 관련한 본 발명의 실시예의 사용을 구체적으로 참조할 수 있지만, 문맥이 허용하는 경우 본 발명은 광학 리소그래피에 제한되지 않고 다른 용례, 예를 들어 임프린트 리소그래피에서 사용될 수 있음을 이해할 것이다.
문맥이 허용하는 경우, 본 발명의 실시예는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 임의의 조합으로 구현될 수 있다. 본 발명의 실시예는 또한 하나 이상의 프로세서에 의해 판독되고 실행될 수 있는 기계 판독가능 매체에 저장된 명령어로서 구현될 수 있다. 기계 판독가능 매체는 기계(예를 들어, 컴퓨팅 디바이스)에 의해 판독가능한 형태로 정보를 저장하거나 전송하기 위한 임의의 메커니즘을 포함할 수 있다. 예를 들어, 기계 판독가능 매체는 읽기 전용 메모리(ROM); 랜덤 액세스 메모리(RAM); 자기 저장 매체; 광학 저장 매체; 플래시 메모리 디바이스; 전기적, 광학적, 청각적 또는 다른 형태의 전파 신호(예를 들어, 반송파, 적외선 신호, 디지털 신호 등) 및 기타를 포함할 수 있다. 또한, 펌웨어, 소프트웨어, 루틴, 명령어는 여기에서 특정 작업을 수행하는 것으로 설명될 수 있다. 그러나, 이러한 설명은 편의를 위한 것일 뿐이며 그러한 동작은 실제로는 컴퓨팅 디바이스, 프로세서, 컨트롤러, 또는 펌웨어, 소프트웨어, 루틴, 명령어 등을 실행하는 다른 디바이스로부터의 결과이며 그렇게 함으로써 액추에이터 또는 다른 디바이스가 물리적 세계와 상호작용할 수 있게 된다는 것을 이해해야 한다.
본 발명의 특정 실시예가 위에서 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있음을 이해할 것이다. 위의 설명은 제한이 아닌 예시를 위한 것이다. 따라서, 아래에 설명된 청구 범위를 벗어나지 않고 기술된 바와 같이 본 발명에 수정이 이루어질 수 있음이 통상의 기술자에게 명백할 것이다.

Claims (15)

  1. 반도체 기판에 부착되도록 구성되는 베이스 플레이트로서,
    베이스 플레이트는 반도체 기판에 대해 수행되는 일련의 처리 단계 동안 반도체 기판에 부착된 상태를 유지하도록 구성되고, 베이스 플레이트는 300 GPa보다 큰 영률을 갖는 재료로 만들어지는 베이스 플레이트.
  2. 제1항에 있어서, 베이스 플레이트의 평면 크기는 반도체 기판의 평면 크기에 실질적으로 대응하며, 베이스 플레이트의 두께는 반도체 기판의 두께의 50% 내지 200%의 범위에 있는 베이스 플레이트.
  3. 제1항에 있어서, 베이스 플레이트는 실리콘 카바이드(SiC) 또는 다이아몬드를 포함하는 베이스 플레이트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 베이스 플레이트는 반도체 기판의 하단 표면에 대면하도록 구성되는 상단 표면 및 반도체 기판으로부터 멀어지는 방향을 향하도록 구성되는 하단 표면을 가지며, 하단 표면은 1 nm보다 큰 조도(Sa)를 갖는 베이스 플레이트.
  5. 제4항에 있어서, 베이스 플레이트의 하단 표면은 대상물 테이블에 장착되도록 구성되는 베이스 플레이트.
  6. 제5항에 있어서, 베이스 플레이트는 대상물 테이블에 정전기적으로 클램핑되도록 구성되는 베이스 플레이트.
  7. 제1항에 있어서, 베이스 플레이트는 수지 또는 접착제를 사용하여 반도체 기판에 부착되도록 구성되는 베이스 플레이트.
  8. 제7항에 있어서, 베이스 플레이트는 수지 또는 접착제를 수용하기 위한 리세스를 포함하는 베이스 플레이트.
  9. 제8항에 있어서, 리세스의 하단 표면으로부터 돌출하는 복수의 버얼을 더 포함하며, 하단 표면은 사용 중에 반도체 기판에 대면하도록 구성되는 베이스 플레이트.
  10. 제1항에 있어서, 베이스 플레이트는 모세관 클램핑에 의해 반도체 기판에 부착되도록 구성되는 베이스 플레이트.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 베이스 플레이트는, 반도체 기판에 부착될 때, 반도체 제조 프로세스의 여러 순차적 처리 단계에서 사용되도록 구성되는 베이스 플레이트.
  12. 반도체 기판 및 제1항 내지 제11항 중 어느 한 항에 따른 베이스 플레이트를 포함하는 기판 조립체로서, 반도체 기판은 베이스 플레이트에 부착되는 기판 조립체.
  13. 제12항에 따른 기판 조립체를 클램핑하도록 구성되는 클램핑 기구를 포함하는 대상물 테이블.
  14. 반도체 기판을 처리하는 방법이며, 방법은,
    - 제1항 내지 제10항 중 어느 한 항에 따른 베이스 플레이트에 반도체 기판을 부착하는 단계;
    - 반도체 기판이 베이스 플레이트에 부착된 상태로 유지되는 동안 반도체 기판에 대해 일련의 처리 단계를 수행하는 단계; 및
    - 베이스 플레이트를 반도체 기판으로부터 분리하는 단계를 포함하는 방법.
  15. 베이스 플레이트를 반도체 기판에 부착하기 위한 장치로서, 장치는,
    - 제1항 내지 제10항 중 어느 한 항에 따른 베이스 플레이트를 지지하도록 구성되는 지지 부재;
    - 반도체 기판을 수용하고 반도체 기판을 위치결정하도록 구성되는 이송 유닛; 및
    - 반도체 기판을 베이스 플레이트에 해제가능하게 부착하도록 구성되는 처리 유닛을 포함하는 장치.
KR1020237009156A 2020-09-16 2021-08-10 베이스 플레이트 및 기판 조립체 KR20230067616A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP20196356.8 2020-09-16
EP20196356.8A EP3971647A1 (en) 2020-09-16 2020-09-16 Base plate and substrate assembly
EP21179678 2021-06-16
EP21179678.4 2021-06-16
PCT/EP2021/072239 WO2022058094A1 (en) 2020-09-16 2021-08-10 Base plate and substrate assembly

Publications (1)

Publication Number Publication Date
KR20230067616A true KR20230067616A (ko) 2023-05-16

Family

ID=77398580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237009156A KR20230067616A (ko) 2020-09-16 2021-08-10 베이스 플레이트 및 기판 조립체

Country Status (5)

Country Link
US (1) US20230290665A1 (ko)
KR (1) KR20230067616A (ko)
CN (1) CN116075779A (ko)
TW (1) TWI793741B (ko)
WO (1) WO2022058094A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020964A (en) 1997-12-02 2000-02-01 Asm Lithography B.V. Interferometer system and lithograph apparatus including an interferometer system
SG121818A1 (en) 2002-11-12 2006-05-26 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
DE102005043569A1 (de) 2005-09-12 2007-03-22 Dr. Johannes Heidenhain Gmbh Positionsmesseinrichtung
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
US9740111B2 (en) * 2014-05-16 2017-08-22 Applied Materials, Inc. Electrostatic carrier for handling substrates for processing
CN104485294A (zh) * 2014-12-12 2015-04-01 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离方法
KR20170126899A (ko) * 2015-03-11 2017-11-20 엔브이 베카에르트 에스에이 임시 결합된 웨이퍼용 캐리어

Also Published As

Publication number Publication date
TW202230454A (zh) 2022-08-01
US20230290665A1 (en) 2023-09-14
TWI793741B (zh) 2023-02-21
WO2022058094A1 (en) 2022-03-24
CN116075779A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
JP5241829B2 (ja) 基板を基板テーブル上にロードする方法、デバイス製造方法、コンピュータプログラム、データキャリア、および装置
TWI408771B (zh) 可移動支撐，位置控制系統，微影裝置及可交換物件位置之控制方法
KR100743200B1 (ko) 리소그래피 장치 및 디바이스 제조 방법
TWI815073B (zh) 吸取夾具、物件處置器、載台裝置、及微影裝置
EP3385792A2 (en) Stage apparatus for use in a lithographic apparatus
JP5442695B2 (ja) 板ばね、ステージシステム、及びリソグラフィ装置
TWI780453B (zh) 基板形狀量測裝置、基板處置裝置、基板形狀量測單元、及處置基板之方法
EP3971647A1 (en) Base plate and substrate assembly
US11243476B2 (en) Stage apparatus, lithographic apparatus, control unit and method
TWI793741B (zh) 底板、基板組件、處理半導體基板之方法、組裝底板及半導體基板之設備、微影設備
JP7234345B2 (ja) ステージ装置および物体搭載プロセスの較正方法
JP7203194B2 (ja) 基板サポート、リソグラフィ装置、基板検査装置、デバイス製造方法
TW202034089A (zh) 電磁致動器、位置控制系統和微影設備
US20230121341A1 (en) Positioning device
US20230400783A1 (en) Object table, stage apparatus, holding method and lithographic apparatus
EP3872444A1 (en) Interferometer system and lithographic apparatus
TW202303295A (zh) 定位系統、微影裝置、驅動力衰減方法、及器件製造方法
TW202403443A (zh) 基板翹曲度判定系統
KR20220124237A (ko) 듀얼 스테이지 리소그래피 장치를 사용하는 방법 및 리소그래피 장치
NL2024847A (en) Method of using a dual stage lithogrpahic apparatus and lithographic apparatus
NL2032345A (en) A position measurement system, a positioning system, a lithographic apparatus, and a device manufacturing method