CN116075779A - 基板和衬底组件 - Google Patents

基板和衬底组件 Download PDF

Info

Publication number
CN116075779A
CN116075779A CN202180061732.XA CN202180061732A CN116075779A CN 116075779 A CN116075779 A CN 116075779A CN 202180061732 A CN202180061732 A CN 202180061732A CN 116075779 A CN116075779 A CN 116075779A
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
semiconductor
base plate
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180061732.XA
Other languages
English (en)
Inventor
G·C·德弗里斯
D·D·范德伍尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
Original Assignee
ASML Holding NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20196356.8A external-priority patent/EP3971647A1/en
Application filed by ASML Holding NV filed Critical ASML Holding NV
Publication of CN116075779A publication Critical patent/CN116075779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供了一种基板，基板被配置成附接到半导体衬底，其中基板被配置成在半导体衬底上执行的一系列处理步骤期间保持附接到半导体衬底，其中基板由杨氏模量大于300GPa的材料制成。

Description

基板和衬底组件
相关申请的交叉引用
本申请要求于2020年9月16日提交的EP申请20196356.8的优先权和2021年6月16日提交的EP申请21179678.4的优先权，它们通过引用整体并入本文。
技术领域
本发明涉及基板、包括半导体衬底和附接到半导体衬底的基板的衬底组件、处理半导体衬底的方法、用于组装基板和半导体衬底的设备以及光刻设备。本发明特别涉及一种基板，所述基板可以被附接到半导体衬底，并且在半导体衬底上执行一系列过程期间可以保持被附接。
背景技术
光刻设备是一种被构造为将期望图案施加到衬底上的机器。光刻设备可以用于例如集成电路(IC)的制造中。光刻设备可以例如将图案形成装置(例如，掩模)的图案(通常也称为“设计布局”或“设计”)投影到设置在衬底(例如，晶片)上的辐射敏感材料(抗蚀剂)的层上。典型地，通过将图案成像到设置在衬底上的辐射敏感材料(抗蚀剂)的层上进行图案的转印。通常，单个衬底将包含连续图案化的相邻目标部分的网络。传统的光刻设备包括所谓的步进器，其中通过将整个图案一次曝光到目标部分来照射每个目标部分，以及所谓的扫描器，其中通过在给定方向(“扫描”方向)上通过辐射束扫描图案，同时平行或反平行于该方向同步扫描衬底来照射每个目标部分。
随着半导体制造过程的不断进步，电路元件的尺寸不断减小，而每个器件的功能元件(诸如晶体管)的量在几十年内一直在稳步增加，这遵循通常被称为“摩尔定律”的趋势。为了跟上摩尔定律，半导体行业正在追求能够创造越来越小特征的技术。为了将图案投影到衬底上，光刻设备可以使用电磁辐射。该辐射的波长决定了在衬底上图案化的特征的最小尺寸。当前使用的典型波长是365nm(i线)、248nm、193nm和13.5nm。与使用例如波长为193nm的辐射的光刻设备相比，使用波长在4-20nm范围内(例如，6.7nm或13.5nm)的极紫外(EUV)辐射的光刻设备可以用于在衬底上形成更小的特征。
为了确保所制造的半导体器件的正确运行，必须在图案化到衬底的目标部分上的连续层之间获得良好的对准。在特定层的图案化期间，衬底被牢固地保持在物体台上，也被称为夹持衬底。在图案化之后，衬底被释放并转移到一个或多个其他设备以处理经图案化的层。当要对后续层进行图案化时，将衬底再次夹持到物体台上。
已经观察到，衬底被夹持到物体台的状态很难再现。因此，对于待被图案化的每层，衬底被夹持到物体台的状态可能不同。由于这种差异，衬底的变形(例如由夹持过程引起)可能对于每个层也是不同的，这使得难以在连续层的图案之间获得准确的对准。
发明内容
本发明的目的是提供在光刻处理期间衬底的夹持过程的改进的再现性。
根据本发明的第一方面，提供了一种基板，所述基板被配置成附接到半导体衬底，其中所述基板被配置成在所述半导体衬底上执行的一系列处理步骤期间保持附接到所述半导体衬底，其中所述基板的厚度在所述半导体衬底的厚度的50％至200％之间的范围内。
根据本发明的第二方面，提供了一种衬底组件，包括半导体衬底和根据本发明的第一方面的基板，其中所述半导体衬底被附接至所述基板。
根据本发明的第三方面，提供了一种处理半导体衬底的方法，该方法包括：
-将所述半导体衬底附接到基板；
-在所述半导体衬底保持附接到所述基板的同时，在所述半导体衬底上执行一系列处理步骤；
-将所述基板与所述半导体衬底分离。
根据本发明的第四方面，提供了一种将基板附接到半导体衬底的设备，所述设备包括：
-支撑构件，所述支撑构件被配置成支撑基板；
-传送单元，所述传送单元被配置成接收所述半导体衬底并定位所述半导体衬底；
-处理单元，所述处理单元被配置成将所述半导体衬底以可释放的方式附接到所述基板。
附图说明
现在将仅通过示例的方式，参考所附的示意图来描述本发明的实施例，在附图中：
图1描绘了光刻设备的示意概述图；
图2描绘了图1的光刻设备的一部分的详细视图；
图3示意性地描绘了位置控制系统；
图4示意性地描绘了将衬底夹持在物体台上；
图5示意性地描绘了根据本发明的衬底组件的第一实施例；
图6示意性地描绘了根据本发明的实施例的基板；
图7示意性地描绘了根据本发明的衬底组件的第二实施例；
图8示意性地描绘了根据本发明的物体台；
图9示意性地描绘了根据本发明的设备；
图10示意性地描绘了根据本发明的方法的流程图。
具体实施方式
在本文档中，术语“辐射”和“束”用于涵盖所有类型的电磁辐射，包括紫外线辐射(例如，波长为365、248、193、157或126nm)和EUV(极紫外线辐射，例如，波长在约5-100nm的范围内)。
本文中使用的术语“掩模版”、“掩模”或“图案形成装置”可以被广义地解释为是指通用图案形成装置，该通用图案形成装置可用于向入射的辐射束赋予与将在衬底的目标部分中产生的图案相对应的图案化横截面。在本上下文中也可以使用术语“光阀”。除了经典掩模(透射或反射掩模、二元掩模、相移掩模、混合式掩模等)，其它这种图案形成装置的示例包括可编程反射镜阵列和可编程LCD阵列。
图1示意性地描绘了光刻设备LA。光刻设备LA包括：照射系统(也称为照射器)IL，其被配置成调节辐射束B(例如，UV辐射、DUV辐射或EUV辐射)；掩模支撑件(例如，掩模台)MT，其被构造为支撑图案形成装置(例如，掩模)MA并且连接到第一定位器PM，第一定位器PM被配置成根据特定参数准确地定位图案形成装置MA；衬底支撑件(例如，晶片台)WT，其被构造为保持衬底(例如，涂覆有抗蚀剂的晶片)W并且连接到第二定位器PW，第二定位器PW被配置成根据特定参数准确地定位衬底支撑件；以及投影系统(例如，折射投影透镜系统)PS，其被配置成将通过图案形成装置MA赋予辐射束B的图案投影到衬底W的目标部分C(例如，包括一个或多个管芯)上。在实施例中，衬底支撑件可以例如包括根据本发明的物体台。
在操作中，照射系统IL接收来自辐射源SO的辐射束，例如经由束传输系统BD。照射系统IL可以包括用于引导、整形和/或控制辐射的各种类型的光学部件，诸如折射、反射、磁性、电磁、静电和/或其它类型的光学部件、或其任何组合。照射器IL可以用于调节辐射束B以使其在图案形成装置MA的平面处在其横截面中具有期望的空间和角度强度分布。
本文中使用的术语“投影系统”PS应当被广义地解释为涵盖包括以下的各种类型的投影系统：折射、反射、折反射、变形、磁性、电磁和/或静电光学系统、或者其任何组合，该投影系统适用于所使用的曝光辐射和/或其它因素(诸如浸没液体的使用或真空的使用)。本文中对术语“投影透镜”的任何使用可被认为与更通用的术语“投影系统”PS同义。
光刻设备LA可以是如下这样的类型：其中衬底的至少一部分可以被具有相对较高折射率的液体(例如，水)覆盖，以填充投影系统PS和衬底W之间的空间，这也称为浸没式光刻。关于浸没技术的更多信息在US6952253中给出，其通过引用并且入本文。
光刻设备LA也可以是具有两个(也称为“双台”)或更多个衬底支撑件WT的类型。在这种“多台”机器中，可以并行使用衬底支撑件WT，和/或可以在位于衬底支撑件WT中的一个上的衬底W上执行对衬底W的后续曝光准备的步骤的同时，另一衬底支撑件WT上的另一衬底W被用于在另一衬底W上曝光图案。
除了衬底支撑件WT之外，光刻设备LA可以包括测量台。测量台被布置成保持传感器和/或清洁装置。传感器可以被布置为测量投影系统PS的性质或辐射束B的性质。测量台可以保持多个传感器。清洁装置可以被布置为清洁光刻设备的一部分，例如投影系统PS的一部分或提供浸没液体的系统的一部分。当衬底支撑件WT远离投影系统PS时，测量台可以在投影系统PS的下方移动。
在操作中，辐射束B入射到被保持在掩模支撑件MT上的图案形成装置MA(例如，掩模)上，并且被图案形成装置MA上的图案(设计布局)图案化。在穿过掩模MA之后，辐射束B通过投影系统PS，投影系统PS将束聚焦到衬底W的目标部分C上。借助于第二定位器PW和位置测量系统IF，可以准确地移动衬底支撑件WT，例如，以便在辐射束B的路径中将不同目标部分C定位在聚焦和对准位置处。类似地，第一定位器PM和可能的另一位置传感器(其未在图1A中明确地示出)可用于相对于辐射束B的路径而准确地定位图案形成装置MA。可以使用掩模对准标记M1、M2和衬底对准标记P1、P2来对准图案形成装置MA和衬底W。尽管所示的衬底对准标记P1、P2占据了专用目标部分，但是它们可以位于目标部分之间的空间中。当衬底对准标记P1、P2位于目标部分C之间时，它们被称为划线对准标记。
为了阐明本发明，使用了笛卡尔坐标系。笛卡尔坐标系具有三个轴，即x轴、y轴和z轴。三个轴中的每个与另外的两个轴正交。围绕x轴的旋转被称为Rx旋转。围绕y轴的旋转被称为Ry旋转。围绕z轴的旋转被称为Rz旋转。x轴和y轴限定水平面，而z轴在竖直方向上。笛卡尔坐标系不限制本发明，而仅是用于说明。替代地，其他坐标系(诸如柱面坐标系)也可以用于说明本发明。笛卡尔坐标系的取向可以是不同的，例如，可以使得z轴具有沿着水平面的分量。
图2示出了图1的光刻设备LA的一部分的更详细视图。光刻设备LA可以设置有基部框架BF、平衡配重BM、量测框架MF以及振动隔离系统IS。量测框架MF支撑投影系统PS。另外地，量测框架MF可以支撑位置测量系统PMS的一部分。量测框架MF经由振动隔离系统IS而被基部框架BF支撑。振动隔离系统IS被配置成防止或减少振动从基部框架BF传播到量测框架MF。
第二定位器PW被布置成通过在衬底支撑件WT与平衡配重BM之间提供驱动力来加速衬底支撑件WT。驱动力在期望的方向上加速衬底支撑件WT。由于动量守恒，驱动力也以相等的量级、但与期望方向相反的方向上施加到平衡配重BM。典型地，平衡配重BM的质量显著大于第二定位器PW和衬底支撑件WT的移动部分的质量。
在实施例中，第二定位器PW由平衡配重BM支撑。例如，其中第二定位器PW包括平面电机，以使衬底支撑件WT悬浮在平衡配重BM上方。在另一实施例中，第二定位器PW由基部框架BF支撑。例如，其中第二定位器PW包括线性马达，并且其中第二定位器PW包括轴承(如气体轴承)，以将衬底支撑件WT悬浮在基部框架BF上方。
位置测量系统PMS可以包括任何类型的适于确定衬底支撑件WT的位置的传感器。位置测量系统PMS可以包括任何类型的适于确定掩模支撑件MT的位置的传感器。传感器可以是光学传感器，诸如干涉仪或编码器。位置测量系统PMS可以包括干涉仪和编码器的组合系统。传感器可以是另一种类型的传感器，诸如磁性传感器、电容传感器或电感传感器。位置测量系统PMS可以确定相对于参考(例如，测量框架MF或投影系统PS)的位置。位置测量系统PMS可以通过测量位置或通过测量位置的时间导数(诸如速度或加速度)来确定衬底台WT和/或掩模支撑件MT的位置。
位置测量系统PMS可以包括编码器系统。例如，从于2006年9月7日提交的美国专利申请US2007/0058173A1中已知一种编码器系统，该专利申请通过引用并入本文。编码器系统包括编码器头、光栅和传感器。编码器系统可以接收主辐射束和次辐射束。主辐射束和次辐射束两者都源自同一辐射束，即原始辐射束。通过用光栅衍射原始辐射束而产生主辐射束和次辐射束中的至少一个。如果通过用光栅衍射原始辐射束产生了主辐射束和次辐射束两者，则主辐射束需要具有与次辐射束不同的衍射阶。例如，不同的衍射阶为+1阶、-1阶、+2阶和-2阶。编码器系统将主辐射束和次辐射束光学地组合成组合的辐射束。编码器头中的传感器确定组合的辐射束的相位或相位差。传感器基于相位或相位差产生信号。该信号表示编码器头相对于光栅的位置。编码器头和光栅中的一个可以布置在衬底结构WT上。编码器头和光栅中的另一个可以布置在量测框架MF或基部框架BF上。例如，多个编码器头被布置在量测框架MF上，而光栅被布置在衬底支撑件WT的顶表面上。在另一示例中，光栅被布置在衬底支撑件WT的底表面上，编码器头被布置在衬底支撑件WT的下方。
位置测量系统PMS可以包括干涉仪系统。例如，从于1998年7月13日提交的美国专利US6020964中已知一种干涉仪系统，该专利通过引用并入本文。干涉仪系统可以包括分束器、反射镜、参考反射镜和传感器。辐射束被分束器分成参考束和测量束。测量束传播到反射镜，并被反射镜反射回到分束器。参考束传播到参考反射镜，并被参考反射镜反射回到分束器。在分束器处，测量束和参考束被组合成组合的辐射束。组合的辐射束入射到传感器上。传感器确定组合的辐射束的相位或频率。传感器基于相位或频率产生信号。该信号表示反射镜的位移。在实施例中，反射镜连接到衬底支撑件WT。参考反射镜可以连接到量测框架MF。在实施例中，测量束和参考束通过附加的光学部件而不是分束器被组合成组合的辐射束。
第一定位器PM可以包括长冲程模块和短冲程模块。短冲程模块被布置成在小的移动范围内以高准确度相对于长冲程模块移动掩模支撑件MT。长冲程模块被布置成在大的移动范围内以相对低准确度相对于投影系统PS移动短冲程模块。通过长冲程模块和短冲程模块的组合，第一定位器PM能够在大的移动范围内以高准确度相对于投影系统PS移动掩模支撑件MT。类似地，第二定位器PW可以包括长冲程模块和短冲程模块。短冲程模块被布置成在小的移动范围内以高准确度相对于长冲程模块移动衬底支撑件WT。长冲程模块被布置成在大的移动范围内以相对低准确度相对于投影系统PS移动短冲程模块。通过长冲程模块和短冲程模块的组合，第二定位器PW能够在大的移动范围内以高准确度相对于投影系统PS移动衬底支撑件WT。
第一定位器PM和第二定位器PW各自设置有致动器，以分别移动掩模支撑件MT和衬底支撑件WT。致动器可以是沿单个轴(例如y轴)提供驱动力的线性致动器。可以应用多个线性致动器以沿多个轴提供驱动力。致动器可以是沿多个轴提供驱动力的平面致动器。例如，平面致动器可以布置成在6个自由度上移动衬底支撑件WT。致动器可以是包括至少一个线圈和至少一个磁体的电磁致动器。该致动器被布置成通过向至少一个线圈施加电流来相对于至少一个磁体移动至少一个线圈。致动器可以是移动磁体型致动器，其具有分别耦接到衬底支撑件WT和掩模支撑件MT的至少一个磁体。致动器可以是移动线圈型致动器，其具有分别耦接到衬底支撑件WT和掩模支撑件MT的至少一个线圈。致动器可以是音圈致动器、磁阻致动器、洛伦兹致动器或压电致动器，或任何其他合适的致动器。
光刻设备LA包括如图3中示意性描绘的位置控制系统PCS。位置控制系统PCS包括设定点生成器SP、前馈控制器FF和反馈控制器FB。位置控制系统PCS向致动器ACT提供驱动信号。致动器ACT可以是第一定位器PM或第二定位器PW的致动器。致动器ACT驱动设备P，所述设备P可以包括衬底支撑件WT或掩模支撑件MT。设备P的输出是位置量，诸如位置、速度或加速度。位置量由位置测量系统PMS测量。位置测量系统PMS生成信号，所述信号是表示设备P的位置量的位置信号。设定点生成器SP生成信号，所述信号是表示设备P的期望位置量的参考信号。例如，参考信号表示衬底支撑件WT的期望轨迹。参考信号与位置信号之间的差形成反馈控制器FB的输入。基于该输入，反馈控制器FB向致动器ACT提供驱动信号的至少一部分。参考信号可以形成前馈控制器FF的输入。基于该输入，前馈控制器FF向致动器ACT提供驱动信号的至少一部分。前馈FF可以利用关于设备P的动态特性的信息，诸如质量、刚度、共振模式和本征频率。
在传统的光刻过程中，通过将衬底放置在台上，并在需要时将衬底保持或夹持到台上来处理衬底或晶片。这种被处置的衬底的典型尺寸的直径为200、300或450mm、300mm或400mm，厚度在0.5mm与1mm之间的范围内，例如775μm或925μm。由此，衬底可以被认为是相对较薄的盘状部件。由于其柔性，衬底可能在两个连续的光刻图案化过程之间经历一些变形。这种变形可以例如由衬底在连续的图案化过程之间经受的过程引起，这种过程例如是抗蚀剂层的施加或去除、抗蚀剂层的显影等。此外，相对薄的衬底的变形可以是由当衬底被安装到光刻设备的衬底台(例如，上述的衬底台WT)时执行的夹持过程而引起。由于由光刻设备执行的图案化过程涉及衬底台WT的高的加速和减速，因此衬底(例如衬底W)需要被牢固地夹持到台上，从而保持衬底相对于台的位置。
夹持过程和在夹持之前应用于衬底的过程都可能导致难以确保，当在衬底上图案化下一层时衬底处于相同的状态或形状。因此，与图案化前一层时相比，衬底的目标部分(或其部分)的位置可能具有不同的位置。这种差异可能导致施加到衬底上的连续图案之间的对准误差。
如上所述，夹持状态的这种差异的原因可以归因于衬底相对薄且相对柔性的事实。因此，衬底将在一定程度上符合其被夹持到的衬底台的形状。在使用不同的光刻设备在半导体衬底上图案化连续层的情况下，夹持状态或形状的差异还将受到不同衬底台的使用的影响。
图4示意性地说明了当被夹持在衬底台上时，衬底的形状如何受到影响。图4示意性地示出了当被安装在衬底台420的多个突节410上时的衬底400的一部分。由于磨损或制造公差，衬底台420的突节410可以例如具有不同的高度，从而导致被夹持的衬底400的局部高度变化。因此，当以局部进行考虑时，衬底400可能以相对于水平面的一定角度被夹持。突节的端面410.1与衬底之间的摩擦可导致衬底400的平面内变形，如箭头430所指示的。局部角度变化和平面内变形会不利地影响图案可以被投影到衬底上的期望目标部分的准确度，即它可能导致重叠误差。当经曝光的衬底从衬底台上取下时，所述衬底可能松弛到其名义形状，即没有局部角度变化和平面内变形的形状。由此，衬底上的经曝光的图案将相比于投影图案发生变形或移位。当投影下一图案时，衬底将处于不同的夹持状态，例如在不同的衬底台上，这可能具有不同的局部角度变化和平面内变形。由于这种不同的夹持状态，将难以在先前经曝光的图案上精确地对准下一图案。
本发明提供了一种限制在执行一系列过程期间由于在衬底上执行的夹持和松开操作所引起的衬底的变形的方法。在本发明的意义内，这样的一系列过程涉及半导体部件的制造和检查的处理步骤。
根据本发明，提出了将基板附接到衬底(特别是半导体衬底)，由此所述基板被配置成在衬底上执行的一系列处理步骤期间保持附接到衬底。根据本发明，基板的厚度被选择成衬底的厚度的至少50％。用于300mm衬底的基板的典型厚度为775μm，用于200mm衬底的典型厚度为725μm，并且用于450mm衬底的典型厚度为925μm。已经发现通过具有厚度为衬底厚度的至少50％的基板，会对发生的变形(例如，由夹持过程引起的变形)具有重要影响。在优选实施例中，基板的厚度被选择在衬底的厚度的50％与500％之间的范围内，更优选在衬底的厚度的50％与200％之间的范围内。在基板的厚度保持低于衬底的厚度的约200％的情况下，预期衬底组件的处理将不需要对处理衬底和所附接的基板的设备进行修改或仅需要微小修改。由此，根据本发明，提出了不仅在不同的处理设备之间传送衬底，还传送包括衬底和所附接的基板的组件。参考在光刻设备中发生的过程，本发明因此提出了被附接有基板的衬底被设备接收，安装到衬底台(诸如台WT)上，并进行处理。在本发明中，衬底及其所附接的基板的组件也称为衬底组件。
作为将基板应用于衬底的结果，获得了具有比衬底本身大得多的刚度的组件。因此，由于衬底的处理以及夹持和松开而导致的衬底的变形将较小。因此，施加到衬底上的图案可以与先前施加的图案更好地对准，从而得到改进的重叠。
根据本发明，可以考虑将基板附接到衬底的各种方式。
在实施例中，基板可以通过胶粘剂或树脂而被附接到衬底。图5示意性地示出了根据本发明的衬底组件的这种实施例，该衬底组件包括根据本发明的附接至基板的半导体衬底。
图5示意性地示出了通过胶粘层520而附接到基板510的衬底500的截面图。在所示的实施例中，衬底500的厚度Ds等于基板510的厚度Dbp。可以指出的是，胶粘层520没有达到与衬底500或基板510的厚度相比的数值范围。在实施例中，基板510的面向衬底的底表面的表面设置有多个突节以用于支撑衬底。下面更详细地示出了这样的实施例。在这样的实施例中，胶粘层或树脂层520可以例如具有与所应用的突节的长度相对应的厚度。典型地，根据本发明，可以在基板上应用长度在10μm与200μm之间的突节。
在本发明的意义内，衬底的面向基板的表面被称为衬底的底表面。相对的表面可以被称为顶表面，即在其上应用各种过程(诸如施加抗蚀剂、图案化、材料沉积等)的表面。基板的面向衬底的底表面的表面被称为基板的顶表面，基板的相对表面因此被称为底表面。应当指出，参考顶部和底部并不意味着衬底、基板或衬底组件需要在特定位置或取向上使用。
可以基于衬底和所附接的基板所经受的一系列过程施加的操作条件来选择用于胶粘层的合适的一种或多种材料。在实施例中，胶粘层可以包括树脂等。操作条件可以例如包括衬底组件所经受的温度或温度范围。此外，优选的是，胶粘剂或树脂不会随时间膨胀或收缩。可以进一步指出，所施加的胶粘剂或树脂的目的主要是施加法向力，所述法向力将衬底强加或保持在基板上，例如强加或保持在面向衬底的底表面的基板的突节上。在这样的实施例中，基板的突节的平坦度和刚度决定了发生的局部角度和平面内变形。在实施例中，胶粘剂或树脂可以被选择成具有在合适的温度下从液体到固体的相变，从而当胶粘剂或树脂处于液相时执行衬底到基板的安装，并在树脂或胶粘剂处于固相时执行一系列过程。
在实施例中，基板被配置成通过毛细夹持而被附接到半导体衬底。在这样的实施例中，液体被施加在基板与衬底之间，当衬底被安装到基板上时，液体被配置成产生毛细力，从而将衬底拉到基板上。根据本发明，基板可以被配置成将所施加的液体保持在适当位置，以便在整个一系列过程中保持产生毛细力。然而，注意的是，这并不意味着不允许液体的任何溢出。在整个一系列过程中，可以补充所施加的液体。
图6示意性地示出了这样的实施例。图6的顶部示意性地示出了根据本发明的基板600的横截面图，基板被配置成通过毛细夹持而被附接到半导体衬底。在如所示出的实施例中，基板600包括凹部610。在这种凹部610中，可以提供液体以产生所需的毛细力。在如所示出的实施例中，基板600包括沿基板600的外轮廓620.1布置的外缘620。外缘620也可以被认为是凹部610的外轮廓。基板600的横截面图还示出了用于向凹部610供应液体的入口640。在实施例中，基板可以包括用于向凹部610供应液体的一个或多个入口。一个或多个入口640不需要沿着外缘620布置，它们还可以被设置成通过基板600的主体650。一个或多个入口640可以例如设置有单向阀等。在不使用将液体供应到凹部的一个或多个入口的情况下，可以将液体倒入凹部以填充该凹部，可选地，随后通过在凹部上划过刀片以去除任何多余的液体。当凹部被填充时，衬底可以被放在基板的顶部上。
在如所示出的实施例中，基板600还包括从凹部610的底表面610.1突出的多个突节630。多个突节630，特别是突节630的端面630.1可以被配置成支撑衬底。突节630的目的是提供由突节的端面630.1形成的用于衬底的支撑表面。突节的端面也被配置成在突节与衬底之间提供平面内摩擦力，从而确保在使用期间，衬底相对于基板600的平面内位移保持在最小。根据本发明，平面内位移是指平行于基板的顶表面或半导体衬底的底表面的平面内位移。参考图6的顶部，突节630的端面630.1因此确保了当基板600在X方向上受到加速度时，基本上避免了基板600与所附接的衬底之间的相对位移。特别地，端面630.1与所附接的衬底之间的平面内摩擦力(所述摩擦力由衬底与基板之间的毛细吸力引起)将确保避免基板与所附接的衬底之间的平面内相对位移。
在实施例中，外缘620的端面620.2基本上与由突节630的端面630.1形成的支撑表面齐平。通过这样做，可以使在使用期间的液体溢出最小化。
图6的底部示意性地示出了基板600的俯视图，示出了凹部610、外缘620以及布置在凹部610中的多个突节630。
在如所示出的实施例中，基板600具有基本上圆形的平面内形状。根据本发明，基板的平面内特性是指基板在平行于基板的顶表面或平行于半导体衬底的底表面的平面中的特性。参考图6的底部，该平面向应于所示的XY平面。
在本发明的实施例中，基板的平面内尺寸基本上对应于该基板所附接到的半导体衬底的平面内尺寸。通过这样设置，根据本发明的衬底组件(即，根据本发明的附接有基板的衬底的组件)可以在很大程度上由现有的光刻装备和设备进行处理和处置。然而，由于所附接的基板而导致重量增加和厚度增加，因此可能需要对装备进行某些修改。
如图6中示意性示出的基板600可以例如通过激光切割或蚀刻制造。制造过程的其他示例是激光图案化、激光钻孔、选择性蚀刻、DRIE(干反应离子蚀刻)。在实施例中，首先抛光或研磨基板的顶表面以获得期望的粗糙度，然后激光图案化突节图案，从而降低除了突节之外的所有表面。如果需要，可以应用IBF(离子束加工，Ion Beam Figuring)以实现最终平坦度。
在实施例中，根据本发明的基板由具有相对高的刚度的材料制成，例如刚度高于衬底的刚度。半导体衬底的刚度(例如表示为杨氏模量)可以例如在130-185GPa的范围内。在本发明的实施例中，基板(例如基板510或600)由杨氏模量＞300GPa的材料制成。具有这种刚度以及如上所讨论的优选厚度，将产生具有足够减少变形效应的刚度的衬底/基板组合。在实施例中，基板由碳化硅制成。替代地，也可以考虑由SiSiC或金刚石制成的基板。
图7示意性地示出了根据本发明的衬底组件700，衬底组件700包括根据本发明的附接到半导体衬底710的基板600。在组装状态下，液体720被提供在基板600与衬底710的底表面710.1之间的体积中，所述体积由基板600的凹部610形成。
在本发明的实施例中，所提供的用于产生毛细力的液体可以例如是水或CO2水。替代地，也可以考虑异丙醇或乙二醇。
图7中所示的衬底组件700或图5中所示的衬底组件旨在经历不同的过程，以便在半导体衬底的顶表面上形成集成电路。这种过程可以包括各种光刻过程，包括抗蚀剂层的施加或去除、抗蚀剂层的显影、抗蚀剂层的图案化、材料沉积过程。此外，衬底还可以受到不同的测量过程，例如使用量测工具(诸如，电子束检查设备)。
在所提及的过程期间，衬底组件通常将被安装到物体台(例如，诸如上面提及的支撑台WT的物体台)的支撑表面。重要的是确保在所述安装期间不会或尽可能少地发生衬底变形。已经观察到，确保衬底和基板的接触表面足够粗糙可以促进该目的。在实施例中，衬底组件被配置成安装到物体台上，所述物体台具有多个突节以支撑衬底组件。在这些突节的端面足够粗糙的情况下，可能不需要衬底组件的底表面具有特定的粗糙度。然而，由于磨损，物体台的突节的端面可能变得过于光滑。已经观察到，当与衬底组件的平坦或光滑的底表面(特别是基板的底表面)结合时，这种布置可能导致上述的变形。为了避免这一点，在本发明的实施例中，提出了表面粗糙度高于预定阈值的衬底组件的基板的底表面。在实施例中，基板的底表面被提供有高于1nm的区域表面粗糙度Sa(算术平均高度)，优选在2.0nm与4.5nm之间的范围内。通过这样设置，可以确保即使当物体台的突节磨损时，衬底的变形也被保持较小或微不足道。如本领域技术人员将理解的，本发明中提出的各种措施在组合时也产生一定的效果。在选择相对厚且相对刚性的基板的情况下，所施加的粗糙度可能更随意，即比当选择相对薄且更小刚性的基板时更低。换言之：基板相比于衬底的刚度越高，衬底的变形就将越少。假设变形随时间是恒定的，即在一系列过程期间不会改变，则本发明可以减轻衬底上的连续层之间的重叠误差。为了具有这种随时间基本上恒定的变形，将衬底组件(即，根据本发明的衬底和基板的组合)安装到物体台上的方式也可能很重要，特别是当基板不是很硬时。当衬底相对硬且相当厚时，变形将在夹持期间和通常情况下都保持较低，而不管基板的底表面的粗糙度如何。基板的底表面越粗糙，在夹持过程期间越可能发生更多的滑动，从而使得更少的力作用于基板上，因此变形越小。
图8示意性地示出了根据本发明的物体台，所述物体台可以在根据本发明的衬底组件的处理期间应用，例如在光刻设备或检查工具中的处理。特别地，图8示意性地示出了根据本发明的被配置成保持和支撑衬底组件810的物体台800的横截面图。衬底组件810可以例如对应于图5或图7所示的衬底组件。在如所示出的实施例中，物体台800包括多个突节820，衬底组件810可以被支撑在突节820上。为了将衬底组件810保持在突节上，物体台800还包括夹持机构，以将衬底组件820吸引到突节820上。这种夹持机构可以例如包括真空夹持器或静电夹持器。在实施例中，物体台800的突节820可以例如由耐磨材料(例如SiSiC)制成。
在静电夹持机构将衬底组件810夹持到物体台800的情况下，可以有利地确保衬底组件(特别是衬底组件的基板)是导电的或包括一个或多个电导体。在实施例中，这样的导体可以嵌入在基板的底表面中。替代地或另外地，基板的底表面可以设置有导电涂层或膜。
在如所示出的实施例中，物体台800被安装到定位装置840。这样的定位装置840可以例如包括多个致动器或马达(例如压电致动器或马达或者电磁致动器或马达)，以在一个或多个自由度上定位物体台800。
在本发明的实施例中，物体台800可以设置有一个或多个传感器或其部分。作为示例，物体台800的顶表面800.1可以设置有与一个或多个光栅协作的光学编码器，以确定物体台800的位置。作为另一示例，物体台的顶表面800.1或侧表面800.2可以用作干涉仪系统的测量束的目标，以确定物体台800的位置。
根据本发明的方面，提供了一种将根据本发明的基板附接到半导体衬底的设备。这种设备被示意性地示出在图9中。在如所示出的实施例中，设备900包括支撑构件910，所述支撑构件910被配置成支撑基板(诸如，根据本发明的基板)。设备900还包括传送单元920，所述传送单元920被配置成接收半导体衬底并定位半导体衬底。在如所示出的实施例中，该设备包括端口930，通过所述端口可以向设备供应半导体衬底和基板。相同的端口930还可以被配置成输出根据本发明的衬底组件，即包括半导体衬底和附接到其的基板的衬底组件。替代地，设备可以包括多个端口，例如输入端口和输出端口。在如所示出的实施例中，设备还包括处理单元940，所述处理单元940被配置成将半导体衬底以可释放的方式附接到基板。
在实施例中，传送单元920可以被配置成例如经由端口930接收基板，并将基板定位在支撑构件910上。随后，传送单元920可以例如经由端口930接收半导体衬底，并相对于基板定位所述半导体衬底，以便将其附接到基板。在实施例中，处理单元可以例如被配置成将胶粘层或树脂层施加到基板的面向半导体衬底的底表面的表面。当施加胶粘层或树脂层时，传送单元920可以被配置成将衬底的底表面压到胶粘层上，以将半导体衬底附接到基板。当胶粘剂已经固化时，传送单元920可以输出衬底组件。在这样的实施例中，设备900还可以包括加热单元950，所述加热单元950被配置成将胶粘剂或树脂加热到液态。一旦胶粘剂或树脂处于液态，就可以被施加到基板的面向衬底的底表面的表面上。在实施例中，基板的所述表面是基板的凹部的底表面。在这样的实施例中，液体胶粘剂或树脂因此可以被倒入凹部中。如上所述，凹部可以例如设置有多个突节。还可以指出，胶粘层或树脂层也可以施加到衬底的底表面。
在另一实施例中，处理单元940可以被配置成施加毛细夹持，以将半导体衬底以可释放的方式附接到基板。在这样的实施例中，处理单元940可以被配置成将液体供应在基板的凹部中，由此输送单元930可以将衬底的底表面定位在所述液体上，从而在衬底与基板之间建立毛细夹持。
根据本发明的另一方面，提供了一种处理半导体衬底的方法，在该方法中可以有利地应用根据本发明的基板或衬底组件。图10示意性地示出了根据本发明的流程图。图10示意性地示出了根据本发明的处理半导体衬底的方法1000的流程图，该方法包括将半导体衬底附接到基板(例如，根据本发明的基板)的第一步骤1010。方法1000还包括在半导体衬底保持附接到基板的同时在半导体衬底上执行一系列处理步骤的第二步骤1020。该方法还包括将基板与半导体衬底分离的第三步骤1030。因此，根据本发明的处理衬底1000的方法能够在保持半导体衬底附接到基板时，在一系列处理步骤期间处理衬底。通过这样做，减轻了在系列过程中的不同过程期间的衬底的变形，从而能够更准确地在衬底上图案化连续层。
根据本发明的方面，提供了一种光刻设备，所述光刻设备被配置成处理根据本发明的衬底组件。上面参考图1至图3描述了这种光刻设备的典型部件。为了处理根据本发明的衬底组件，可能需要对已知的光刻设备进行微小的修改，例如考虑到衬底组件的厚度和重量(与单个衬底的厚度和重量相比)的情况下。
可以使用以下条项进一步描述实施例：
1.一种基板，所述基板被配置成附接到半导体衬底，
其中所述基板被配置成在所述半导体衬底上执行的一系列处理步骤期间保持附接到所述半导体衬底，其中所述基板的厚度在所述半导体衬底的厚度的50％至200％之间的范围内。
2.根据条项1所述的基板，其中所述基板的平面尺寸基本上对应于所述半导体衬底的平面尺寸。
3.根据条项1至2中任一项所述的基板，其中所述基板由杨氏模量大于300GPa的材料制成。
4.根据条项3所述的基板，其中所述材料为碳化硅(SiC)。
5.根据前述条项中任一项所述的基板，其中所述基板具有被配置成面向所述半导体衬底的底表面的顶表面，以及被配置成背向所述半导体衬底的底表面。
6.根据条项5所述的基板，其中所述底表面具有大于1nm的粗糙度Sa。
7.根据条项5至6中任一项所述的基板，其中所述基板的底表面被配置成安装到物体台。
8.根据条项7所述的基板，其中所述基板被配置成静电夹持到所述物体台。
9.根据条项8所述的基板，其中所述基板包括一个或多个电导体。
10.根据条项9所述的基板，其中所述一个或多个电导体被嵌入所述基板的底表面中。
11.根据前述条项中任一项所述的基板，其中所述基板被配置成胶粘到所述半导体衬底。
12.根据条项11所述的基板，其中所述基板被配置成使用树脂或胶粘剂而被胶粘到所述半导体衬底。
13.根据条项12所述的基板，其中所述基板具有用于接收树脂或胶粘剂的凹部。
14.根据条项13所述的基板，还包括从所述凹部的底表面突出的多个突节，所述底表面被配置成在使用期间面向所述半导体衬底。
15.根据条项1至10中任一项所述的基板，其中所述基板被配置成通过毛细夹持而被附接到所述半导体衬底。
16.根据条项15所述的基板，其中所述基板包括被配置成接收液体的凹部。
17.根据条项15所述的基板，其中所述基板还包括沿所述基板的轮廓布置的外缘，所述外缘被配置成基本上将液体包含在所述凹部中。
18.根据条项16或17所述的基板，还包括从所述凹部的底表面突出的多个突节。
19.根据条项18所述的基板，其中相应的所述多个突节的多个端面被配置成接触所述半导体衬底。
20.根据条项16至19中任一项所述的基板，还包括用于向所述凹部供应液体的一个或多个入口。
21.根据前述条项中任一项所述的基板，其中所述一系列处理步骤包括：
-第一处理步骤，在第一设备中在所述半导体衬底上执行所述第一处理步骤；
-第二处理步骤，将所述半导体衬底和所附接的基板传送到第二设备，和
-第三处理步骤，在所述第二设备中在所述半导体衬底上执行所述第三处理步骤。
22.根据前述条项中任一项所述的基板，其中所述基板在被附接到所述半导体衬底时被配置成在半导体制造过程中的若干依次的处理步骤中被使用。
23.根据条项22所述的基板，其中所述若干顺序处理步骤包括：
-第一处理步骤，在第一设备中在所述半导体衬底上执行所述第一处理步骤；
-第二处理步骤，将所述半导体衬底和所附接的基板传送到第二设备，和
-第三处理步骤，在所述第二设备中在所述半导体衬底上执行所述第三处理步骤。
24.一种衬底组件，包括半导体衬底和根据前述条项中任一项所述的基板，其中所述半导体衬底被附接至所述基板。
25.根据条项24所述的衬底组件，其中使用胶粘剂或树脂将所述半导体衬底胶粘到所述基板。
26.根据条项25所述的衬底组件，其中胶粘剂或树脂的熔融温度在0℃与100℃之间的范围内。
27.一种物体台，所述物体台包括夹持机构，所述夹持机构被配置成夹持根据条项1至23中任一项所述的基板。
28.根据条项27所述的物体台，其中所述夹持机构包括真空夹持机构或静电夹持机构。
29.一种处理半导体衬底的方法，所述方法包括：
-将所述半导体衬底附接到根据前述条项中的任一项所述的基板；
-在所述半导体衬底保持附接到所述基板的同时，在所述半导体衬底上执行一系列处理步骤；
-将所述基板与所述半导体衬底分离。
30.根据条项29所述的方法，其中执行一系列处理步骤包括：
-在第一设备中在所述半导体衬底上执行第一处理；
-将所述半导体衬底和所附接的基板传送到第二设备；和
-在所述第二设备中在所述半导体衬底上执行第二处理。
31.根据条项29所述的方法，其中执行一系列处理步骤包括：
-将抗蚀剂层施加到所述半导体衬底；
-使用光刻设备图案化所述抗蚀剂层；
-显影经图案化的抗蚀剂层。
32.根据条项29至31中任一项所述的方法，其中执行一系列处理步骤的步骤被多次执行。
33.一种将基板附接到半导体衬底的设备，所述设备包括：
-支撑构件，所述支撑构件被配置成支撑基板；
-传送单元，所述传送单元被配置成接收所述半导体衬底并定位所述半导体衬底；
-处理单元，所述处理单元被配置成将所述半导体衬底以可释放的方式附接到所述基板。
34.根据条项33所述的设备，其中所述处理单元被配置成将胶粘层或树脂层施加到所述基板的面向所述半导体衬底的底表面的表面，其中所述传送单元被配置成将所述底表面布置到所述胶粘层或所述树脂层上，以将所述半导体衬底附接到所述基板。
35.根据条项34所述的设备，还包括加热单元，所述加热单元被配置成将胶粘剂或树脂加热至液态。
36.根据条项33所述的设备，其中所述处理单元被配置成施加毛细夹持以将所述半导体衬底以可释放的方式附接到所述基板。
37.根据条项36所述的设备，其中所述处理单元被配置成将液体供应在所述基板的凹部中。
38.根据条项37所述的设备，其中所述传送单元被配置成将所述衬底的底表面定位到所述液体上。
39.根据条项33至38中任一项所述的设备，其中所述传送单元被配置成将所述衬底与所附接的基板一起输出。
40.一种光刻设备，包括根据条项27至28中任一项所述的物体台。
41.一种光刻设备，所述光刻设备被配置成处理根据条项24至26中任一项所述的衬底组件。
42.一种基板，所述基板被配置成附接到半导体衬底，其中所述基板被配置成在所述半导体衬底上执行的一系列处理步骤期间保持附接到所述半导体衬底，其中所述基板由杨氏模量大于300GPa的材料制成。
43.根据条项42所述的基板，其中所述基板的平面尺寸基本上对应于所述半导体衬底的平面尺寸，其中所述基板的厚度在所述半导体衬底的厚度的50％至200％之间的范围内。
44.根据条项42或43所述的基板，其中所述基板包括碳化硅(SiC)或金刚石。
45.一种基板，所述基板被配置成附接到半导体衬底，其中所述基板被配置成在所述半导体衬底上执行的一系列处理步骤期间保持附接到所述半导体衬底，其中所述基板包括碳化硅(SiC)。
尽管在本文中可以具体地参考光刻设备在IC制造中的使用，但是应当理解，本文中描述的光刻设备可以具有其他应用。可能的其他应用包括制造集成光学系统、用于磁畴存储器的引导和检测图案、平板显示器、液晶显示器(LCD)、薄膜磁头等。
尽管在本文中可以在光刻设备的上下文中具体参考本发明的实施例，但是本发明的实施例可以在其他设备中使用。本发明的实施例可以形成掩模检查设备、量测设备、或者测量或处理诸如晶片(或其他衬底)或掩模(或其他图案形成装置)等物体的任何设备的一部分。这些设备通常可以称为光刻工具。这种光刻工具可以使用真空条件或环境(非真空)条件。
尽管上面可能已经在光学光刻的上下文中具体参考了本发明的实施例的使用，但是应当理解，本发明不限于光学光刻，并且在上下文允许的情况下，本发明可以在例如压印光刻等其他应用中使用。
在上下文允许的情况下，本发明的实施例可以硬件、固件、软件或其任何组合来实现。本发明的实施例还可被实现为存储在机器可读介质上的指令，可以由一个或多个处理器读取和执行该指令。机器可读介质可以包括用于以机器(例如计算装置)可读形式来存储或传输信息的任何机构。例如，机器可读介质可以包括只读存储器(ROM)；随机存取存储器(RAM)；磁盘存储介质；光存储介质；闪存装置；电传播信号、光传播信号、声传播信号或其他形式的传播信号(例如，载波、红外信号、数字信号等)，等等。此外，在本文中可能将固件、软件、程序、指令描述为执行特定动作。然而，应当理解，这些描述仅是为了方便，并且这些动作实际上是从执行固件、软件、程序、指令等的计算装置、处理器、控制器或其他装置产生的，并且在进行这些动作时可以引起致动器或其他装置与实体世界相互作用。
虽然上文已经描述了本发明的具体实施例，但将理解的是，可以与所描述的方式不同的其他方式来实践本发明。以上描述旨在于说明性的，而非限制性的。因此，对于本领域技术人员而言将显而易见的是，可以在不脱离以下随附的权利要求书的范围的情况下对所描述的本发明进行修改。

Claims (15)

1.一种基板，所述基板被配置成附接到半导体衬底，
其中所述基板被配置成在所述半导体衬底上执行的一系列处理步骤期间保持附接到所述半导体衬底，其中所述基板由杨氏模量大于300GPa的材料制成。
2.根据权利要求1所述的基板，其中所述基板的平面尺寸实质上对应于所述半导体衬底的平面尺寸，其中所述基板的厚度在所述半导体衬底的厚度的50％至200％之间的范围。
3.根据权利要求1所述的基板，其中所述基板包括碳化硅(SiC)或金刚石。
4.根据前述权利要求中任一项所述的基板，其中所述基板具有被配置成面向所述半导体衬底的底表面的顶表面，以及被配置成背向所述半导体衬底的底表面，其中所述底表面具有大于1nm的粗糙度Sa。
5.根据权利要求4所述的基板，其中所述基板的底表面被配置成安装到物体台。
6.根据权利要求5所述的基板，其中所述基板被配置成被静电夹持到所述物体台。
7.根据权利要求1所述的基板，其中所述基板被配置成使用树脂或胶粘剂而被附接到所述半导体衬底。
8.根据权利要求7所述的基板，其中所述基板包括用于接收树脂或胶粘剂的凹部。
9.根据权利要求8所述的基板，还包括从所述凹部的底表面突出的多个突节，所述底表面被配置成在使用期间面向所述半导体衬底。
10.根据权利要求1所述的基板，其中所述基板被配置成通过毛细夹持而被附接到所述半导体衬底。
11.根据前述权利要求中任一项所述的基板，其中所述基板在被附接到所述半导体衬底时被配置成在半导体制造过程中的若干依次的处理步骤中被使用。
12.一种衬底组件，包括半导体衬底和根据前述权利要求中任一项所述的基板，其中所述半导体衬底被附接至所述基板。
13.一种物体台，所述物体台包括被配置成夹持根据权利要求12所述的衬底组件的夹持机构。
14.一种处理半导体衬底的方法，所述方法包括：
-将所述半导体衬底附接到根据权利要求1至10中的任一项所述的基板；
-在所述半导体衬底保持附接到所述基板的同时，在所述半导体衬底上执行一系列处理步骤；
-将所述基板与所述半导体衬底分离。
15.一种将基板附接到半导体衬底的设备，所述设备包括：
-支撑构件，所述支撑构件被配置成支撑根据权利要求1至10中的任一项所述的基板；
-传送单元，所述传送单元被配置成接收所述半导体衬底并定位所述半导体衬底；
-处理单元，所述处理单元被配置成将所述半导体衬底以可释放的方式附接到所述基板。
CN202180061732.XA 2020-09-16 2021-08-10 基板和衬底组件 Pending CN116075779A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP20196356.8A EP3971647A1 (en) 2020-09-16 2020-09-16 Base plate and substrate assembly
EP20196356.8 2020-09-16
EP21179678.4 2021-06-16
EP21179678 2021-06-16
PCT/EP2021/072239 WO2022058094A1 (en) 2020-09-16 2021-08-10 Base plate and substrate assembly

Publications (1)

Publication Number Publication Date
CN116075779A true CN116075779A (zh) 2023-05-05

Family

ID=77398580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180061732.XA Pending CN116075779A (zh) 2020-09-16 2021-08-10 基板和衬底组件

Country Status (5)

Country Link
US (1) US20230290665A1 (zh)
KR (1) KR20230067616A (zh)
CN (1) CN116075779A (zh)
TW (1) TWI793741B (zh)
WO (1) WO2022058094A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020964A (en) 1997-12-02 2000-02-01 Asm Lithography B.V. Interferometer system and lithograph apparatus including an interferometer system
TWI232357B (en) 2002-11-12 2005-05-11 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
DE102005043569A1 (de) 2005-09-12 2007-03-22 Dr. Johannes Heidenhain Gmbh Positionsmesseinrichtung
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
US9740111B2 (en) * 2014-05-16 2017-08-22 Applied Materials, Inc. Electrostatic carrier for handling substrates for processing
CN104485294A (zh) * 2014-12-12 2015-04-01 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离方法
US10354905B2 (en) * 2015-03-11 2019-07-16 Nv Bekaert Sa Carrier for temporary bonded wafers

Also Published As

Publication number Publication date
US20230290665A1 (en) 2023-09-14
TWI793741B (zh) 2023-02-21
WO2022058094A1 (en) 2022-03-24
TW202230454A (zh) 2022-08-01
KR20230067616A (ko) 2023-05-16

Similar Documents

Publication Publication Date Title
TWI448826B (zh) 將基板載於基板台上之方法，器件製造方法，電腦程式，資料載體及裝置
JP4638454B2 (ja) リソグラフィ装置およびリソグラフィ装置のコンポーネントを制御する方法
US7459701B2 (en) Stage apparatus, lithographic apparatus and device manufacturing method
KR100743200B1 (ko) 리소그래피 장치 및 디바이스 제조 방법
TWI623820B (zh) 定位裝置、微影設備及裝置製造方法
JP6862543B2 (ja) モータアセンブリ、リソグラフィ装置、及びデバイス製造方法
JP2007318118A (ja) リソグラフィ装置およびデバイス製造方法
TWI780453B (zh) 基板形狀量測裝置、基板處置裝置、基板形狀量測單元、及處置基板之方法
CN114945871A (zh) 吸力夹具、物体输送装置、平台设备和光刻设备
EP3385792A2 (en) Stage apparatus for use in a lithographic apparatus
JP5442695B2 (ja) 板ばね、ステージシステム、及びリソグラフィ装置
US11243476B2 (en) Stage apparatus, lithographic apparatus, control unit and method
EP3971647A1 (en) Base plate and substrate assembly
JP2007251137A (ja) リソグラフィ装置およびデバイス製造方法
US20230400783A1 (en) Object table, stage apparatus, holding method and lithographic apparatus
TWI793741B (zh) 底板、基板組件、處理半導體基板之方法、組裝底板及半導體基板之設備、微影設備
JP7203194B2 (ja) 基板サポート、リソグラフィ装置、基板検査装置、デバイス製造方法
US20230121341A1 (en) Positioning device
TW202403443A (zh) 基板翹曲度判定系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination