KR20230067589A - 인덕터 - Google Patents

Abstract

본 발명은 기판과 내부 코일을 내부에 포함하는 바디, 상기 바디의 외부면에 배치되고 상기 내부 코일과 연결되는 외부전극을 포함하고, 상기 내부 코일은 기판의 일면 상에 배치되는 제1 코일 패턴과 기판의 타면 상에 배치되는 제2 코일 패턴을 포함하고, 상기 기판은 제1 코일 패턴 및 제2 코일 패턴 중 하나 이상에 의하여 덮여지는 기판 중첩부와 그 이외의 기판 잔류부를 포함하고, 상기 기판의 기판 잔류부는 내부 코일 중 최내측 코일과 인접한 기판 내잔류부와 최외측 코일과 인접한 기판 외잔류부를 포함하는 인덕터에 관한 것이다.

Description

인덕터{INDUCTOR}

본 발명은 인덕터에 관한 것으로, 예를 들어, 파워 인덕터에 관한 것이다.

코일 부품 중 하나인 인덕터(INDUCTOR)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(NOISE)를 제거하는 대표적인 수동소자이다.

파워 인덕터의 분야는 크게 페라이트 파우더와 갭(GAP)으로 적용하기 위한 유전체 파우더를 적용하는 적층형 파워 인덕터, Cu코일을 메탈 파우더로 이루어진 본체 내부에 적용하는 권선형 파워 인덕터, 기판 위에 성장시킨 코일을 메탈 파우더로 제작된 시트로 덮어 제작하는 박막형 파워 인덕터로 구분되어 진다. 이들은 각각의 방식에 따라 장단점이 존재하는데, 적층형은 고전류에는 불리하나 경제적으로 유리하고, 박막형은 고전류 소형 사이즈에 대응이 용이하며, 권선형은 고전류 대용량에 대응이 용이하나. 메탈 파우더를 적용하기 때문에 경제적으로 불리하다는 단점이 있다.

최근에는 제품의 소형화 또는 고용량화 추세에 맞추어 메탈 파우더의 단가를 낮추는 방향을 모색하면서 파워 인덕터의 주력이 적층형에서 박막형 혹은 권선형으로 이동되는 실정이므로, 이러한 박막형 혹은 권선형 파워 인덕터의 특성 개선이 주요한 이슈이다.

하기의 특허문헌 1 은 절연 기판의 상하면에 도금으로 내부 코일 패턴을 형성하는 박막형의 인덕터를 개시하고 있으나, 상기 절연 기판의 구체적인 사이즈를 한정하고 있지는 못한 실정이다.

일본 특허공개공보 제2007-067214호

본 발명은 내부 코일에 의하여 덮여지지 않는 기판의 폭을 한정하여 인덕턴스 및 Isat 특성을 개선하면서, 외관이 우수한 인덕터를 제공하고자 한다.

본 발명의 일 예에 따른 인덕터는 기판과 내부 코일을 내부에 포함하는 바디와 상기 바디의 외부면에 배치되면서 상기 내부 코일과 연결되는 외부전극을 포함한다. 상기 내부 코일은 기판의 일면 상에 배치되는 제1 코일 패턴과 기판의 타면 상에 배치되는 제2 코일 패턴을 포함한다. 상기 기판은 제1 코일 패턴과 제2 코일 패턴 중 하나 이상에 의하여 덮여지는 기판 중첩부과 그 이외의 기판 잔류부를 포함하는데, 이 경우, 상기 기판 잔류부는 내부 코일 중 최내측 코일과 인접한 기판 내잔류부와 최외측 코일과 인접한 기판 외잔류부를 포함한다.

본 발명은 동일한 조건을 가지는 내부 코일을 사용하더라도 칩 전체의 인덕턴스 값과 Isat 값을 개선할 수 있는 인덕터를 제공한다.

본 발명은 내부 코일의 손상으로 인한 신뢰도 저하를 방지할 수 있는 인덕터를 제공한다.

도1 은 본 발명의 일 예에 따른 인덕터의 사시도를 나타낸다.
도2 는 도1 의 I-I'선을 절단한 단면도를 나타낸다.
도3(a)는 기판 잔류부 중 기판 내잔류부의 폭의 변화에 따른 인덕턴스 변화를 나타내는 그래프이고, 도3(b)는 기판 내잔류부의 폭의 변화에 따른 Isat 값을 나타내는 그래프이다.
도4(a)는 기판 잔류부 중 기판 외잔류부의 폭의 변화에 따른 인덕턴스 변화를 나타내는 그래프이고, 도4(b)는 기판 외잔류부의 폭의 변화에 따른 Isat 값을 나타내는 그래프이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하에서는 본 발명의 일 예에 따른 인덕터를 설명하되, 반드시 이에 제한되는 것은 아니다.

인덕터

도1 은 본 발명의 일 예에 따른 인덕터의 사시도를 나타내고, 도2 는 도1 의 I-I'선을 절단한 단면도를 나타낸다.

도1 을 참조하면, 인덕터(100)는 바디(1)와 바디의 외부에 배치되는 외부전극(2)을 포함한다.

상기 바디(1)는 인덕터의 외형을 결정하며, 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속계 연자성 재료를 충진하여 형성할 수 있다.

상기 바디(1)는 두께(T) 방향으로 서로 마주하는 상면 및 하면, 길이(L) 방향으로 서로 마주하는 제1 면 및 제2 면, 폭(W) 방향으로 서로 마주하는 제3면 및 제4 면을 포함하여 실질적으로 육면체 형상을 가질 수 있으나 이에 한정되는 것은 아니다.

상기 바디의 외부면에는 외부전극(2)이 배치될 수 있다. 상기 외부전극은 전기 전도성이 뛰어난 금속을 포함하는 페이스트를 사용하여 형성할 수 있고, 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn), 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 전도성 페이스트일 수 있다. 외부전극을 형성하는 방법은 외부전극의 형상에 따라 프린팅 뿐만 아니라, 디핑(dipping)법 등을 수행하여 형성할 수 있다.

상기 바디의 내부에는 내부 코일(11)과 기판(12)이 배치될 수 있다.

상기 내부 코일(11)은 기판의 일면에 배치되는 제1 코일 패턴(11a)을 포함한다. 또한, 상기 내부 코일은 상기 기판의 타면에 배치되는 제2 코일 패턴(11b)를 더 포함할 수 있다. 상기 내부 코일의 자성 코어는 바디의 두께 방향과 평행하게 배치되고, 내부 코일 중 제1 코일 패턴, 기판, 및 제2 코일 패턴이 바디의 상면 또는 하면과 평행하게 배치될 수 있다. 이 경우, 상기 내부 코일(11)은 바디의 두께 방향을 기준으로 제1 코일 패턴, 기판, 및 제2 코일 패턴을 순차적으로 포함하는 것이다.

상기 내부 코일 내 기판(12)은 절연 특성을 가지는 절연 기판일 수 있다. 상기 기판(12)은 예를 들어, 전해 도금(electroplating)으로 코일 패턴을 형성할 수 있는 재질이면 특별히 한정되지 않으며, 예를 들어, 폴리프로필렌글리콜(PPG) 기판일 수 있거나, 에폭시 수지 등을 포함하는 얇은 박막으로 형성될 수 있다.

상기 기판의 일면에 배치되는 제1 코일 패턴(11a)과 타면에 배치되는 제2 코일 패턴(11b)은 각각 바디의 길이 방향의 일면으로 노출되는 제1 인출부와 바디의 길이 방향의 타면으로 노출되는 제2 인출부를 포함할 수 있다.

상기 기판의 일면과 타면에 배치되는 제1 및 제2 코일 패턴은 상기 기판에 형성되는 비아 전극을 통해 전기적으로 접속될 수 있다.

상기 기판의 중앙부에는 기판을 관통하는 홀이 형성될 수 있으며, 상기 홀은 바디를 형성하는 자성재료로 충진되어 코어부를 형성할 수 있다. 자성재료로 충진되는 코어부를 형성함에 따라 인덕턴스를 향상시킬 수 있다.

한편, 상기 기판의 일면과 타면에 각각 배치되는 제1 및 제2 코일 패턴은 서로 대칭적일 수 있다. 여기서, 대칭적이라는 것은 코일 패턴의 재료, 코일 패턴을 이루는 패턴부의 폭과 두께 등을 포함하는 사이즈, 구체적인 코일 패턴의 형상 등이 서로 일치하는 것을 의미하여, 바디의 상면에서 볼 때 제1 코일 패턴과 반대편에 배치되는 제2 코일 패턴이 보이지 않고, 바디의 하면에서 볼 때 제2 코일 패턴과 반대편에 배치되는 제1 코일 패턴이 보이지 않는 것을 의미할 수 있다.

한편, 도2 를 참조하면, 상기 기판(12)은 제1 및 제2 코일 패턴 중 하나이상에 의하여 덮여지지 않고 노출되는 표면 영역을 포함하며, 이를 기판 잔류부(12a)라고 한다. 반대로, 상기 기판(12)은 중 제1 및 제2 코일 패턴 중 하나 이상에 의하여 덮여지는 표면 영역을 포함하며, 이를 기판 중첩부(12b)라고 한다.

박막형 파워 인덕터 제품은 구조적으로 기판 위에 내부 코일을 형성시켜 인덕턴스, 직류 저항 등의 특성값을 구현한다. 이 때, 상기 기판 중 코일이 형성되어 고착되어 있는 표면 영역을 제외한 나머지 표면 영역은 제거해야 하는데, 본 발명은 기판 중 내부 코일에 의해 덮여지지 않는 기판 잔류부(12a)의 면적을 제어한다. 상기 기판 잔류부(12a)는 기판 내잔류부(121)와 기판 외잔류부(122)를 포함하는데, 상기 기판 내잔류부는 내부 코일의 최내측 코일과 인접하는 것이고, 상기 기판 외잔류부는 내부 코일의 최외측 코일과 인접하는 것이다.

도3(a)는 기판 잔류부 중 기판 내잔류부의 폭의 변화에 따른 인덕턴스 변화를 나타내는 그래프이고, 도3(b)는 기판 내잔류부의 폭의 변화에 따른 Isat 값을 나타내는 그래프이다.

도3(a)를 참조하면, 기판 잔류부 중 기판 내잔류부의 폭이 0㎛ 부터 60㎛까지 변화될 때, 인덕턴스(Ls)가 감소하는 것을 알 수 있다. 이는, 내부 코일이 배치되는 표면 영역 이외에 잔류하는 기판의 면적이 증가할수록 내부 코일의 내부 유효면적이 감소하면서 인덕턴스 값이 감소하는 것을 의미한다.

마찬가지로, 도3(b)를 참조하면, 내부 코일이 배치되는 표면 영역 이외에 잔류하는 기판의 면적이 증가할수록 Isat 특성도 저하되는 것을 알 수 있다.

도3(a)와 도3(b)를 종합할 때, 기판 내잔류부의 폭이 0㎛이상 60㎛이하인 경우, 인덕턴스 값 및 Isat 특성이 크게 저감하지 않는 것을 알 수 있다.

물론, 인덕터의 전기적 성능의 측면에서 보면, 가장 바람직하게 구현하고자 하는 실시예는 기판 내잔류부의 폭이 0㎛가 되어 실질적으로 최내측 코일의 단부와 기판의 단부가 서로 일치하는 경우이다. 하지만, 이러한 실시예는 실제 공정상 내부 코일의 손상없이 실현하기 다소 어려움이 있다는 것을 고려할 필요가 있다.

따라서, 내부 코일이 고착된 기판에서 내부 코일이 배치되는 않은 기판의 표면 영역을 제거할 때 내부 코일을 손상시키지 않으면서 기판을 제거하는 정도는 기판 내잔류부의 폭이 20㎛이상 60㎛미만인 것이 바람직하다. 보다 바람직하게는 기판 내잔류부의 폭이 20㎛이상 40㎛이하일 수 있는데, 이 경우, 인덕턴스 및 Isat 특성의 감소를 작게 하면서 내부 코일의 손상도 최소화할 수 있다.

다음, 도4(a)는 기판 잔류부 중 기판 외잔류부의 폭의 변화에 따른 인덕턴스 변화를 나타내는 그래프이고, 도4(b)는 기판 외잔류부의 폭의 변화에 따른 Isat 값을 나타내는 그래프이다.

도4(a)를 참조하면, 기판 잔류부 중 기판 외잔류부의 폭이 0㎛ 부터 60㎛까지 변화될 때, 인덕턴스(Ls)가 감소하는 것을 알 수 있다. 이는, 내부 코일이 배치되는 표면 영역 이외에 잔류하는 기판의 면적이 증가할수록 내부 코일의 내부 유효면적이 감소하면서 인덕턴스 값이 감소하는 것을 의미한다.

마찬가지로, 도4(b)를 참조하면, 내부 코일이 배치되는 표면 영역 이외에 잔류하는 기판의 면적이 증가할수록 Isat 특성도 저하되는 것을 알 수 있다.

도4(a)와 도4(b)를 종합할 때, 기판 외잔류부의 폭이 0㎛이상 60㎛이하인 경우, 인덕턴스 값 및 Isat 특성이 크게 저감하지 않는 것을 알 수 있다.

물론, 인덕터의 전기적 성능의 측면에서 보면, 가장 바람직하게 구현하고자 하는 실시예는 기판 외잔류부의 폭이 0㎛가 되어 실질적으로 최내측 코일의 단부와 기판의 단부가 서로 일치하는 경우이다. 하지만, 이는 실제 공정상 내부 코일의 손상없이 실현하기 다소 어려움이 있다는 것을 고려할 필요가 있다.

따라서, 내부 코일이 고착된 기판에서 내부 코일이 배치되는 않은 표면 영역을 제거할 때 내부 코일을 손상시키지 않으면서 기판을 제거하는 정도는 기판 외잔류부의 폭이 20㎛이상 60㎛미만인 것이 바람직하다. 보다 바람직하게는 기판 외잔류부의 폭이 20㎛이상 40㎛이하일 수 있는데, 이 경우, 인덕턴스 및 Isat 특성의 감소를 작게 하면서 내부 코일의 손상도 최소화할 수 있다.

한편, 도3(b)와 도4(b)를 참조하면, 기판 외잔류부와 기판 내잔류부의 폭을 증가할수록 인덕터의 특성(Ls 및 Isat)이 감소하는데, 기판 외잔류부의 폭이 0㎛부터 40㎛까지 증가하는 경우에는 기판의 잔류 정도에 따른 Isat편차가 거의 보이지 않는 것을 알 수 있다. 이는 기판 외잔류부가 기판 내잔류부에 비하여 자성 코어가 형성되는 코어부의 영향을 덜 받기 때문일 수 있다. 이로부터, 기판 내잔류부의 폭과 기판 외잔류부의 폭을 동일하게 할 수 있는 것은 물론이며, 서로 상이하게 할 경우, 코어부의 영향을 민감하게 받는 기판 내잔류부의 폭이 영향을 덜 받는 기판 외잔류부의 폭에 비하여 더 작게 형성되도록 설계하는 것이 인덕턴스 값과 Isat 특성의 저감을 방지하는 방법임을 알 수 있다.

다음, 하기의 표 1 은 기판 내잔류부 폭과 기판 외잔류부 폭을 서로 동일하게 하면서 그 폭을 변경하여 내부 코일의 손상여부를 측정한 것이다.

기판 내잔류부 폭 (기판 외잔류부 폭과 동일)	내부 코일 손상 여부	제품 적용 가능 여부
-10㎛	내부 코일 표면부 손상	적용 불가능
0㎛	내부 코일 표면부 표면 스크래치(scratch)	적용 가능
10㎛	내부 코일 손상 없음	적용 가능
20㎛	내부 코일 손상 없음	적용 가능

상기 표1 을 참조하면, 기판 내잔류부의 폭 또는 기판 외잔류부의 폭은 0㎛ 이상은 필요한 것을 알 수 있다. 다만, 상기 폭이 0㎛ 이라서 내부 코일 중 제1 코일 패턴의 하면의 형상이 기판의 상면의 형상과 실질적으로 일치하고, 내부 코일 중 제2 코일 패턴의 상면의 형상이 기판의 하면의 형상과 실질적으로 일치하면 인덕턴스(Ls)나 Isat특성의 감소는 없어 인덕터의 성능은 우수할 수 있으나, 공정상 내부 코일 표면부 표면 스크래치가 발생하는 위험이 있을 수 있다. 다만, 표면 스크래치는 제품의 외관이나 전기 특성을 저감시키는 정도에 이르는 영향은 아니다. 표면 스크래치는 내부 코일과 중첩되는 기판 중첩부를 제외한 표면 영역을 제거하기 위하여 CO₂ 레이져(laser) 드릴(drill)시 발생되는 것이다.

다음, 하기의 표2 는 기판 내잔류부의 폭과 기판 외잔류부의 폭을 동일하게 하면서 그 폭을 변경하여 Ls 특성, Isat 특성, 내부 코일 손상 여부, 및 제품 적용 가능 여부를 종합적으로 평가한 표이다.

기판 내잔류부 폭 (기판 외잔류부 폭과 동일)	Ls 특성	Isat 특성	내부 코일 손상 여부	제품 적용 가능 여부
-10㎛	만족	만족	불만족(손상)	적용 불가
0㎛	만족	만족	만족	적용 가능
20㎛	만족	만족	만족	적용 가능
40㎛	만족	만족	만족	적용 가능
60㎛	불만족	불만족	만족	적용 불가

상기 표 2 를 참조하면, 인덕터의 성능 및 외관상 문제가 없는 기판 내잔류부 폭 또는 기판 외잔류부 폭은 0㎛ 이상 60㎛ 미만인 것이 바람직하다. 한편, 내부 코일의 표면 스크래치조차 허용하지 않으면서, 인덕터의 성능을 크게 저감시키지 않는 기판 내잔류부 폭 또는 기판 외잔류부 폭은 20㎛ 이상 40㎛ 이하인 것이 보다 바람직하다. 본 발명의 일 예에 따르면, 동일한 조건을 가지는 내부 코일을 사용하더라도 칩 전체의 인덕턴스 값과 Isat 값을 개선할 수 있고, 내부 코일의 손상으로 인한 신뢰도 저하를 방지할 수 있는 인덕터를 제공할 수 있다.

상기의 설명을 제외하고 상술 한 본 발명의 일 예에 따른 인덕터의 특징과 중복되는 설명은 여기서 생략하도록 한다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

한편, 본 개시에서 사용된 "일 예"라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 예들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일예에서 설명된 사항이 다른 일예에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일예에 관련된 설명으로 이해될 수 있다.

한편, 본 개시에서 사용된 용어는 단지 일예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100: 인덕터
1: 바디
11: 내부 코일
11a: 제1 코일 패턴
11b: 제2 코일 패턴
12: 기판
12a: 기판 잔류부
121, 122: 기판 내잔류부, 기판 외잔류부
12b: 기판 중첩부

Claims (9)

1. 기판과 내부 코일을 내부에 포함하는 바디; 및
   상기 바디의 외부면에 배치되고 상기 내부 코일과 연결되는 외부전극; 을 포함하고,
   상기 내부 코일은 기판의 일면 상에 배치되는 제1 코일 패턴과 기판의 타면 상에 배치되는 제2 코일 패턴을 포함하고,
   상기 기판은 상기 제1 코일 패턴 및 상기 제2 코일 패턴 중 하나 이상에 의하여 덮여지는 기판 중첩부와 그 이외의 기판 잔류부를 포함하고, 상기 기판의 기판 잔류부는 상기 내부 코일 중 최내측 코일과 인접한 기판 내잔류부와 최외측 코일과 인접한 기판 외잔류부를 포함하며는,
   상기 제1 코일 패턴 중 최외측 코일 패턴은 제1 인출부를 포함하고, 상기 제2 코일 패턴 중 최외측 코일 패턴은 제2 인출부를 포함하며,
   상기 제1 인출부는 상기 외부전극 중 제1 외부전극과 연결되고, 상기 제2 인출부는 상기 외부전극 중 제2 외부전극과 연결되며,
   상기 기판 외잔류부의 적어도 일부는 상기 제1 및 제2 인출부 중 하나 이상과 단차를 형성하도록 상기 기판 중첩부로부터 돌출되는,
   인덕터.
   
2. 제1항에 있어서,
   상기 기판 내잔류부의 폭은 0㎛ 초과 60㎛ 미만인,
   인덕터.
   
3. 제2항에 있어서,
   상기 기판 내잔류부의 폭은 20㎛ 이상 40㎛ 이하인,
   인덕터.
   
4. 제1항에 있어서,
   상기 기판 외잔류부의 폭은 0㎛ 초과 60㎛ 미만인,
   인덕터.
   
5. 제4항에 있어서,
   상기 기판 외잔류부의 폭은 20㎛이상 40㎛ 이하인,
   인덕터.
   
6. 제1항에 있어서,
   상기 기판 내잔류부의 폭과 상기 기판 외잔류부의 폭은 동일한,
   인덕터.
   
7. 제1항에 있어서,
   상기 기판 내잔류부의 폭은 상기 기판 외잔류부의 폭보다 더 작은,
   인덕터.
   
8. 제1항에 있어서,
   상기 제1 코일 패턴과 상기 제2 코일 패턴은 상기 기판을 기준으로 서로 대칭적으로 배치되는,
   인덕터.
   
9. 제1항에 있어서,
   상기 기판은 폴리프로필렌글리콜(PPG)기판인,
   인덕터.
   
   
   
   

Images