KR20230053515A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20230053515A
KR20230053515A KR1020220127224A KR20220127224A KR20230053515A KR 20230053515 A KR20230053515 A KR 20230053515A KR 1020220127224 A KR1020220127224 A KR 1020220127224A KR 20220127224 A KR20220127224 A KR 20220127224A KR 20230053515 A KR20230053515 A KR 20230053515A
Authority
KR
South Korea
Prior art keywords
source gas
stepped portion
active species
during
gas
Prior art date
Application number
KR1020220127224A
Other languages
English (en)
Inventor
나두현
이경은
이학준
민윤기
김하림
고동현
조성일
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230053515A publication Critical patent/KR20230053515A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

높은 종횡비를 갖는 갭 구조물 표면에 단차 도포성이 개선된 막을 형성할 수 있는 기판 처리 방법은 제1 단차부 및 제2 단차부를 갖는 갭 구조물을 마련하는 단계, 상기 갭 구조물 상으로 소스 기체를 포함하는 기체를 공급하는 단계, 상기 소스 기체로부터 활성종들을 생성하는 단계, 상기 활성종들을 중성화하여 중성 분자들을 생성하고, 상기 제1 단차부와 상기 제2 단차부 사이로 연장되는 리세스의 하부 표면을 향하는 방향으로 상기 중성 분자들을 이동시키는 단계, 및 상기 하부 표면을 향하는 방향으로 이동한 상기 중성 분자들을 여기시키는 단계를 포함한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 리세스 영역을 포함하는 기판 처리 방법에 관한 것으로, 보다 구체적으로 갭 구조물 상에 균일한 두께의 막을 형성하기 위한 방법에 관한 것이다.
반도체 소자의 집적도가 높아지면서 갭 구조물의 종횡비(A/R, Aspect Ratio) 역시 증가하고 있다. 가령 갭 구조물의 입구의 폭에 비해 상기 갭 구조물의 깊이가 증가하면서 균열이나 공극 없이 갭 구조물을 충진하는 기술적 난이도는 증가하고 있다.
원자층 증착법(ALD) 혹은 플라즈마 원자층 증착법(PEALD)은 갭 구조물의 벽과 바닥면에 균일한 두께의 막을 증착할 수 있다는 장점이 있다. 그러나 소스 기체와 반응 기체가 시차를 두고 순차적으로 공급 및 퍼지 단계를 가짐으로써 기판 처리 속도가 느리다.
반면에 화학기상증착법(CVD) 혹은 플라즈마 원자층 증착법(PECVD)은 소스 기체와 반응 기체를 동시에 공급하여 원자층 증착법에 비해 성막 속도와 기판 처리 속도가 높으나 갭 구조물상에서 막의 두께를 균일하게 유지하는데 한계가 있다. 가령 화학기상 증착법으로 갭을 충진할 경우 갭 구조물의 상단 부위에서의 성막 속도가 높아 갭의 입구 부분의 내부가 충진되기 전에 닫히게 된다.
특히 반도체 소자의 소형화가 가속됨에 따라 갭 구조물의 종횡비와 갭 내부의 표면적이 증가하고 있어, 기존의 원자층 증착법으로 갭 구조물을 충진하기 위해서는 소스 기체와 반응 기체의 공급 시간 및 퍼지 시간이 증가하게 되고 기판 처리 속도는 저하되게 된다. 기존의 화학기상증착법 역시 갭 구조물의 상부 영역과 하부 영역 사이의 성막 속도의 차이가 크고 갭의 입구가 먼저 폐쇄되어 갭의 내부에 공극(void)이나 균열(seam)이 잔존하게 된다. 그리고 플라즈마를 이용한 원자층 증착 공정 혹은 화학적 기상증착공정의 경우 활성종(active species)들이 갭의 바닥면까지 도달하기가 어렵고 갭의 상부 및 하부 영역에 증착된 막의 특성이 달라 후속 열처리 공정에서 균열(crack)이 발생할 수 있다.
본 발명이 해결하고자 하는 과제들 중 하나는 갭필 공정에 있어 상기 원자층 증착법과 화학적 기상증착법의 문제를 해결하는 것이다. 보다 구체적으로, 높은 종횡비(HAR; High Aspect Ratio)를 갖는 갭 구조물의 표면에 단차 도포성이 향상된 균일한 박막이 증착됨과 더불어 성막 속도를 높일 수 있는 방법을 제공한다.
본 발명은 또한 높은 종횡비를 갖는 갭 구조물의 상부 영역과 하부 영역에 걸쳐 균일한 특성의 막을 형성하는 것을 일 목적으로 한다.
본 발명은 또한 높은 종횡비를 갖는 갭 구조물을 채우는 공정에 있어 갭 입구의 폭을 갭 내부보다 넓게 유지하여 갭 내부에 공극 발생을 억제하는 것을 일 목적으로 한다.
추가적인 양태는 다음의 설명에서 부분적으로 설명될 것이고, 부분적으로는 설명으로부터 명백할 것이고, 또는 본 개시내용의 제시된 실시양태의 실시에 의해 학습될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일 측면에 따르면, 기판 처리 방법은, 제1 단차부 및 제2 단차부를 갖는 갭 구조물을 마련하는 단계; 상기 갭 구조물 상으로 소스 기체를 포함하는 기체를 공급하는 단계; 상기 소스 기체로부터 활성종들을 생성하는 단계; 상기 활성종들을 중성화하여 중성 분자들을 생성하고, 상기 제1 단차부와 상기 제2 단차부 사이로 연장되는 리세스의 하부 표면을 향하는 방향으로 상기 중성 분자들을 이동시키는 단계; 및 상기 하부 표면을 향하는 방향으로 이동한 상기 중성 분자들을 여기시키는 단계를 포함할 수 있다.
상기 기판 처리 방법의 일 예에 따르면, 상기 중성 분자들을 여기시키는 단계 동안 상기 제1 단차부와 상기 제2 단차부 사이의 리세스의 상기 하부 표면에 인접한 제1 영역에서의 층 형성이 촉진될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 소스 기체를 포함하는 기체들로부터 활성종들을 생성하는 단계 동안 상기 제1 단차부 및 상기 제2 단차부의 가장자리에 인접한 제2 영역에서의 층 형성이 촉진될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 중성 분자들을 여기시키는 단계 및 상기 소스 기체를 포함하는 기체들로부터 활성종들을 생성하는 단계에 의해, 상기 제1 영역 및 상기 제2 영역에 걸쳐 형성된 상기 층의 단차 도포성(step coverage)이 증가할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 활성종들을 중성화하는 단계 동안, 상기 제1 단차부 및 상기 제2 단차부의 가장자리에 형성된 에지 전위(edge potential)가 감소될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 중성 분자들이 상기 하부 표면을 향하는 방향으로 이동하는 동안, 잔존하는 활성종들이 상기 에지 전위의 영향을 받지 않고 상기 하부 표면을 향하는 방향으로 이동할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 펄스 방식으로 플라즈마를 인가하는 단계를 더 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 플라즈마를 인가하는 단계 동안, 13MHz 이상의 제1 주파수 RF 전력 및 1MHz 이하의 제2 주파수 RF 전력 중 적어도 하나가 인가될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 펄스 방식으로 플라즈마를 인가하는 단계는 ON 구간 및 OFF 구간을 포함하고, 상기 ON 구간 동안, 상기 소스 기체로부터 활성종들을 생성하는 단계가 수행되고, 상기 OFF 구간 동안, 상기 활성종들을 중성화하는 단계가 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 하부 표면을 향하는 방향으로 이동한 상기 중성 분자들을 여기시키는 단계는 상기 ON 구간 동안 수행될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 소스 기체를 포함하는 기체를 공급하는 단계 동안, 반응 기체 또는 반응성 퍼지 기체가 함께 공급될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 기판 처리 방법은 상기 층에 대한 후처리 단계를 더 포함할 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안, 상기 소스 기체의 공급이 중단될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안, 상기 층이 치밀화될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안, 상기 층의 오버행 부분이 제거될 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안 공급되는 RF 전력은 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 전력보다 클 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안 공급되는 RF 주파수는, 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 주파수보다 작을 수 있다.
상기 기판 처리 방법의 다른 예에 따르면, 상기 후처리 단계 동안 공급되는 RF 주파수는, 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 주파수를 더 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일부 측면에 따르면, 기판 처리 방법은 제1 단차부 및 제2 단차부를 갖는 갭 구조물을 마련하는 단계; 및 상기 갭 구조물 상에서 소스 기체를 포함하는 기체를 공급하는 단계를 포함하고, 상기 소스 기체를 포함하는 기체를 공급하는 단계 동안 펄스 방식으로 플라즈마가 인가되어, 상기 소스 기체의 분해된 분자들이 상기 제1 단차부와 상기 제2 단차부 사이의 상기 갭 구조물의 하부 표면을 향하는 방향으로 확산될 수 있다.
본 발명의 기술적 사상에 의한 실시예들의 일부 측면에 따르면, 기판 처리 방법은 제1 단차부 및 제2 단차부 상으로 소스 기체를 포함하는 기체를 공급하는 단계; 상기 소스 기체로부터 활성종들을 생성하는 단계; 및 상기 제1 단차부 및 상기 제2 단차부의 가장자리에서의 에지 전위를 감소시켜 상기 활성종들의 이동 궤적 왜곡을 감소시키는 단계를 포함할 수 있다.
본 개시내용의 특정 실시양태의 상기 및 다른 측면, 특징 및 이점은 첨부 도면과 함께 취해진 다음의 설명으로부터 더욱 명백할 것이다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 나타낸 흐름도이다.
도 2 내지 도 5는 도 1에 설명된 기판 처리 방법에 의해 처리되는 기판을 단계별로 나타낸 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다.
도 7은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸다.
도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 갭필 방법을 개략적으로 도시한다.
도 11은 도 10의 제 1 단계(t1)를 나타내는 것으로 듀티비(duty ratio)의 정의를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 RF 펄스의 여러 형태를 나타낸다.
도 13은 RF전력을 인가했을 때 반응 공간에 전위차가 형성된 것을 나타내는 모식도이다.
도 14는 도 13의 기판 부분을 확대한 그림이다.
도 15는 RF 전력을 공급하여 갭필 공정을 진행할 때 연속 방식(continuous wave pulsed CVD, followed by plasma treatment)과 펄스 방식(pulsed wave pulsed CVD, followed by plasma treatment)으로 SiO2막을 갭 구조물에 증착했을 때 각 경우의 단차 도포성(step coverage)을 나타낸다.
도 16은 본 발명에 따른 변형 실시예를 도식적으로 나타내었다.
도 17는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법이 TSV 공정에 적용된 일 실시예를 나타낸다.
이제 실시예를 상세히 참조할 것이며, 그 예는 첨부 도면에 예시되어 있으며, 여기에서 유사한 참조 번호는 전체에 걸쳐 유사한 요소를 지칭한다. 이와 관련하여, 본 실시예는 상이한 형태를 가질 수 있으며 여기에서 설명하는 설명에 한정되는 것으로 해석되어서는 안 된다. 따라서, 실시예들은 본 설명의 양태들을 설명하기 위해 도면들을 참조하여 이하에서 설명될 뿐이다. 본 명세서에 사용된 바와 같이, "및/또는"이라는 용어는 관련된 나열된 항목 중 하나 이상의 모든 조합을 포함한다. "적어도 하나"와 같은 표현은 요소 목록 앞에 올 때 요소의 전체 목록을 수정하고 목록의 개별 요소를 수정하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 나타낸 흐름도이다. 도 2 내지 도 5는 도 1에 설명된 기판 처리 방법에 의해 처리되는 기판을 단계별로 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 먼저 제1 단차부(P1) 및 제2 단차부(P2)를 갖는 갭 구조물이 마련된다(S100). 제1 단차부(P1) 및 제2 단차부(P2)은 각각 상부 표면과 측면 사이의 가장자리 부분(E)을 가질 수 있다. 또한 제1 단차부(P1) 및 제2 단차부(P2)의 가장자리 부분(E)은 소정의 곡률을 가질 수 있다.
갭 구조물은 평평하지 않은 구조물로서, 상부 표면, 하부 표면, 및 상기 상부 표면과 하부 표면을 연결하는 측면을 포함할 수 있다. 갭 구조물은 활성 영역을 형성하는데 이용될 수도 있고, 게이트 패턴이나 금속 패턴을 형성하는데 이용될 수도 있다. 예를 들어 갭 구조물이 TSV(through silicon via) 공정에 이용되는 경우, 상기 갭 구조물은 적어도 2개의 실리콘 기판이 적층된 구조물일 수 있다. 그리고 제1 단차부(P1) 및 제2 단차부(P2)에 의해 형성된 리세스 내로 실리콘 기판들의 전기적 연결을 위한 금속 배선이 형성될 수 있다.
갭 구조물은 높은 종횡비를 갖는 갭, 즉 리세스를 포함할 수 있다. 상기 리세스는 제1 단차부(P1) 및 제2 단차부(P2) 사이에 형성될 수 있다. 예를 들어, 상기 리세스는 1 내지 100 마이크로미터의 깊이와 0.01 내지 1 마이크로미터의 폭을 가질 수 있다.
다른 예에서, 갭 구조물은 기판 상에 형성될 수 있으며, 상기 기판은 예를 들어 반도체 기판 또는 디스플레이 기판 일 수 있다. 상기 기판은, 예를 들어 실리콘, 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어(silicon-on-sapphire), 게르마늄, 실리콘-게르마늄, 및 갈륨-비소(gallium-arsenide) 중 어느 하나를 포함할 수 있다.
다시 도 1 및 도 2를 참조하면, 갭 구조물 상으로 소스 기체(S)를 포함하는 기체를 공급하는 단계(S110)가 수행된다. 소스 기체(S)는 층 형성을 위한 전구체를 포함할 수 있다. 예를 들어, 갭 구조물 상에 실리콘 산화층 및/또는 실리콘 질화층을 형성하고자 하는 경우, 소스 기체(S)는 실리콘 전구체를 포함할 수 있다. 도 2는 소스 기체(S)를 포함하는 기체가 공급되어 갭 구조물 상에 소스 기체(S)의 분자가 위치하는 모습이 도시된다.
소스 기체(S)를 포함하는 기체는 소스 기체 외에도 퍼지 기체 및 반응 기체 중 적어도 하나를 포함할 수 있다. 다시 말해, 소스 기체를 포함하는 기체를 공급하는 단계(S110) 동안, 퍼지 기체 및/또는 반응 기체가 함께 공급될 수 있다. 다른 실시예에서, 퍼지 기체 및/또는 반응 기체는 소스 기체를 포함하는 기체를 공급하는 단계(S110) 이후 공급될 수도 있다.
일부 실시예에서, 소스 기체(S)를 포함하는 기체는 반응성 퍼지 기체를 포함할 수 있다. 상기 반응성 퍼지 기체는 플라즈마로 활성화되지 않을 때는 소스 기체(S)와 반응하지 않고 반응기를 퍼지할 수 있다. 반면에 플라즈마로 활성화할 경우 상기 반응성 퍼지 기체는 여기되어(activated) 소스 기체(S)와 화학 반응을 할 수 있고, 그에 의해 층(layer) 혹은 막(film)이 형성될 수 있다.
도 1 및 도 3을 참조하면, 소스 기체로부터 활성종들(A)을 생성하는 단계(S120)가 수행된다. 예를 들어, 열 또는 플라즈마와 같은 에너지를 인가하여 소스 기체(도 2의 S)의 분해가 유도될 수 있다. 에너지로서 플라즈마가 이용되는 경우, 예를 들어 RF 전력이 공급될 수 있다. 일부 실시예에서, 상기 RF 전력은 예를 들어 13MHz 이상의 주파수를 가질 수 있다. 선택적인 실시예에서, 플라즈마 인가를 위해 2종류의 주파수 전력이 인가될 수 있다. 예를 들어, 13MHz 이상의 제1 주파수 전력 및 1MHz 이하의 제2 주파수 전력이 인가될 수 있다.
플라즈마의 인가는 기체 공급 유닛 및 기판 지지 유닛을 포함하는 기판 처리 장치에 의해 수행될 수 있다. 상기 기체 공급 유닛은 축전용량결합(CCP; capacitively coupled plasma) 방식과 같은 플라즈마 공정에서 전극(electrode)으로 사용될 수 있다. 상기 축전용량결합 방식에서, 상기 기판 지지 유닛도 전극으로 사용될 수 있고, 그 결과 제1 전극으로서 작용하는 기체 공급 유닛 및 제2 전극으로서 작용하는 기판 지지 유닛에 의해 용량 결합이 달성될 수 있다.
단계(S120) 동안, 소스 기체 분자가 음이온의 전자(미도시)와 양이온의 활성종(A)으로 분해됨으로써, 소스 기체(도 2의 S)에 기초한 제1 층(L1)이 형성될 수 있다. 예를 들어, 별도의 반응 기체 내지 반응성 퍼지 기체가 없는 상태에서 단계(S120)가 수행되는 경우, 소스 기체 분자에 기초한 제1 층(L1)이 제1 단차부(P1) 및 제2 단차부(P2)의 상면과 측면 그리고 제1 단차부(P1)와 제2 단차부(P2)를 연결하는 하면에 형성될 수 있다.
일부 실시예에서, 단계(S110) 동안 반응 기체(또는 반응성 퍼지 기체)가 공급될 수 있으며, 이 경우 단계(S120) 동안 소스 기체의 분자와 반응 기체 내지 반응성 퍼지 기체가 반응할 수 있다. 따라서 갭 구조물 상에서 소스 기체(도 2의 S) 와 반응 기체 간의 기상 반응에 기초한 층이 형성될 수 있다.
일부 실시예에서, 소스 기체를 포함하는 기체들로부터 활성종들을 생성하는 단계(S120) 동안, 제1 단차부(P1) 및 제2 단차부(P2)의 가장자리에 인접한 상부 영역에서의 제1 층(L1) 형성이 촉진될 수 있다. 이러한 상부 영역에서의 제1 층(L1) 형성은 제1 단차부(P1) 및 제2 단차부(P2)의 가장자리부(E)에서의 에지 포텐셜(도 3에서 6개의 '-'로 도시됨)에 의해 촉진될 수 있다. 이렇게 상부 영역에서의 제1 층(L1)의 형성이 촉진된 모습이 도 3에 도시되며, 상기 제1 층(L1)은 오버행 부분(O)을 포함할 수 있다.
보다 구체적으로, 전하는 평평한 부분보다 뾰족한 가장자리 부분(E)에서 더 많이 축적되기 때문에, 기판 처리 장치의 기체 공급 유닛과 기판 지지 유닛 사이에 인가된 전계는 갭 구조물의 상기 가장자리 부분(E)으로 집중될 수 있다. 결과적으로 양이온의 활성종들(A) 역시 상기 가장자리 부분(E)을 향하여 이동하게 되며, 그에 의해 가장자리 부분(E)에 인접한 상부 영역에서의 제1 층(L1) 형성이 촉진될 수 있고, 오버행 부분(O)이 형성될 수 있다.
이렇게 오버행 부분(O)이 형성된 제1 층(L1)은 리세스의 표면에 걸쳐 균일하지 않은 두께를 가질 수 있다. 예를 들어, 리세스의 상부 영역에 형성된 제1 층(L1)의 두께는 리세스의 하부 영역에 형성된 제1 층(L1)의 두께보다 클 수 있다. 예를 들어, 활성종을 생성하는 단계(S120)이후 형성된, 리세스의 상단 10%에서의 제1 층(L1)의 평균 두께를 x1이라고 하고, 리세스의 하단 10%에서의 제1 층(L1)의 평균 두께를 x2라고 할 경우, 양자의 비율(예를 들어, x1/x2)은 1보다 클 수 있으며, 이는 제1 두께 비율로 정의될 수 있다.
이후 도 1 및 도 4를 참조하면, 활성종들을 중성화하여 중성 분자(N)를 생성하는 단계(S130)가 수행된다. 활성종들을 중성화하는 단계 동안, 기판 처리 장치의 기체 공급 유닛과 기판 지지 유닛 사이에 인가되었던 전계가 제거될 수 있다. 예를 들어, 기판 처리 장치 내 플라즈마의 인가를 없앰으로써, 기판의 전계가 제거될 수 있고 활성종들(도 3의 A)이 중성화될 수 있다.
활성종들이 중성화되어 생성된 중성 분자들(N)은 갭 구조물의 제1 단차부(P1)와 제2 단차부(P2) 사이로 연장되는 리세스의 하부 표면을 향하는 방향으로 이동할 수 있다. 이러한 중성 분자들(N)은 활성종(도 3의 A)에 비해 상대적으로 자유롭게 상기 하부 표면을 향하여 이동할 수 있다.
보다 구체적으로, 활성종들(A)은 양이온으로서 외부 전계에 의한 영향을 받는 반면에, 중성 분자들(N)은 외부 전계에 의한 영향을 받지 않을 수 있다. 갭 구조물의 제1 단차부(P1) 및/또는 제2 단차부(P2)의 가장자리 부분(E)에 에지 전위가 잔존하더라도, 중성 분자들(N)은 그러한 에지 전위의 영향 없이 리세스의 하부 영역으로 이동할 수 있다.
나아가, 일부 선택적인 실시예에서, 활성종들(A)을 중성화하는 단계 동안, 제1 단차부(P1) 및 제2 단차부(P2)의 가장자리에 형성된 에지 전위가 감소될 수 있다. 예를 들어, 플라즈마를 턴 오프(turn-off)시킴으로써, 기체 공급 유닛과 기판 지지 유닛 사이에 인가되었던 전계가 제거될 수 있고, 그에 따라 에지 전위 역시 감소될 수 있다. 이 경우 잔존하는 양이온의 활성종들(A)은 상기 에지 전위의 영향으로부터 자유로워질 수 있다.
예를 들어, 비록 도 4에는 중성 분자들(N)(및 이들의 리세스 하부 영역으로의 이동)만이 도시되었지만, 일부 실시예들에 따르면, 갭 구조물 상에는 중성 분자들(N) 외에도 활성종들(A)이 잔존할 수 있다. 이 경우 전술한 감소된 에지 전위로 인해, 잔존하는 활성종들(A)이 외부 전계의 영향 없이 리세스의 하부 영역으로 이동할 수 있어 이동도 증가가 달성될 수 있다.
일부 실시예에서, 전술한 중성 분자들(N)의 이동 및 잔존하는 활성종들(A)의 이동은 동시에 수행될 수 있다. 이 경우 중성 분자들(N)이 리세스의 하부 표면을 향하는 방향으로 이동하는 동안, 잔존하는 활성종들(A)은 에지 전위의 영향을 받지 않고 상기 하부 표면을 향하는 방향으로 이동할 수 있다.
이후 도 1 및 도 5를 참조하면, 하부 표면을 향하는 방향으로 이동한 중성 분자들(N)을 여기시키는 단계(S140)가 수행된다. 이를 위해, 예를 들어 플라즈마를 턴 온(turn-on)시킴으로써, 기체 공급 유닛과 기판 지지 유닛 사이에 인가되었던 전계가 생성될 수 있다. 상기 전계에 의해 중성 분자들(N)은 여기되어 다시 전자(미도시)와 활성종(A')으로 분리될 수 있다.
중성 분자들(N)이 하부 표면을 향하는 방향으로 이동한 상태에서 여기되기 때문에, 활성종들(A')이 리세스의 하부 영역에서 생성될 수 있다. 결과적으로 중성 분자들(N)을 여기시키는 단계 동안, 제1 단차부(P1)와 제2 단차부(P2) 사이의 리세스의 하부 표면에 인접한 하부 영역에서의 제2 층(L2)의 형성이 촉진될 수 있다.
전술한 바와 같이, 소스 기체(S)를 포함하는 기체들로부터 활성종들(A)을 생성하는 단계(S120) 동안 리세스의 상부 영역에서의 제1 층(L1)의 형성이 촉진될 수 있고, 중성 분자들(N)을 활성종들(A')로 여기시키는 단계(S140) 동안 리세스의 하부 영역에서의 제2 층(L2)의 형성이 촉진될 수 있다. 따라서, 이들을 교번하여 수행함으로써(즉, 전술한 활성종 생성 단계(S120) 및 중성 분자 여기 단계(S140)에 의해), 리세스의 상부 영역 및 하부 영역에 걸쳐 형성된 제1 층(L1) 상의 제2 층(L2)의 단차 도포성이 증가할 수 있다. 즉, 제2 층(L2)이 제1 층(L1) 상에서 균일하게 형성될 수 있다.
이렇게 단차 도포성이 개선된 층이 도 5에 도시되며, 중성 분자들(N)을 여기시키는 단계(S140) 동안 형성된 제2 층(L2)은 균일한 두께를 가질 수 있다. 예를 들어, 리세스의 상단 10%에서의 제2 층(L2)의 평균 두께 및 리세스의 하단 10%에서의 제2 층(L2)의 평균 두께가 모두 x3일 수 있다. 이 경우, 리세스의 상단 10%에서의 전체 층의 평균 두께는 x1 + x3이고, 리세스의 하단 10%에서의 전체 층의 평균 두께는 x2 + x3가 될 것이다. x1 + x3 과 x2 + x3의 비율은 1보다 클 수 있으며, 이는 제2 두께 비율로 정의될 수 있다. 이외에도 활성종 생성, 중성분자의 형성 및 중성 분자의 여기의 과정을 반복함으로써 활성종 생성 단계만 적용하는 기존의 방법 대비, 보다 향상된 단차 도포성을 달성할 수 있다.
일부 실시예에서, 기판 처리 방법은 펄스 방식으로 플라즈마를 인가하는 단계를 포함할 수 있으며, 전술한 활성종 생성 단계(S120) 및 중성 분자 여기 단계(S140)는 상기 플라즈마를 인가하는 단계에 의해 구현될 수 있다. 상기 플라즈마를 인가하는 단계 동안, 13MHz 이상의 제1 주파수 RF 전력(즉, 고주파수 RF 전력) 및 1MHz 이하의 제2 주파수 RF 전력(즉, 저주파수 RF 전력) 중 적어도 하나가 인가될 수 있다.
보다 구체적으로, 전술한 활성종 생성 단계(S120) 및 중성 분자 여기 단계(S140)는 플라즈마를 인가함으로써 수행될 수 있고, 중성 분자 생성 단계(S130)는 플라즈마 인가를 중단함으로써 수행될 수 있다. 일 예에서, 펄스 방식으로 플라즈마를 인가하는 단계는 ON 구간 및 OFF 구간을 포함할 수 있고, 상기 ON 구간 동안 소스 기체로부터 활성종들을 생성하는 단계(S120) 및/또는 중성 분자 여기 단계(S140)가 수행될 수 있으며, 상기 OFF 구간 동안 중성 분자 생성 단계(S130)(즉, 활성종(A)의 중성화 단계)가 수행될 수 있다. 특히 플라즈마 펄스의 ON/OFF 주기가 짧을 수록 활성종 생성, 중성분자 생성 및 중성 분자 여기가 거의 동시에 진행되어 리세스 구조물의 상부 영역과 하부 영역에 거의 동시에 보다 균일한 막을 형성할 수 있는 기술적 효과가 있다. 따라서 도 3 내지 도 5와 같이 리세스 구조물의 상부 영역에 보다 두꺼운 막이 형성되는 것이 억제되고 더욱 향상된 단차 도포성을 달성할 수 있는 기술적 효과가 있다.
일부 실시예에서, 활성 종 생성 단계(S120)에서의 ON 구간을 제1 시구간으로 정의하고, 중성 분자 생성 단계(S130)의 OFF 구간을 제2 시구간으로 정의하며, 중성 분자 여기 단계(S140)의 ON 구간을 제3 시구간으로 정의할 수 있다. 이 경우, 일 예에서 상기 제2 시구간은 상기 제1 시구간보다 클 수 있고, 이를 통해 보다 많은 중성 분자가 생성되고 갭 구조의 리세스 내로 이동하게끔 할 수 있다. 다른 예에서, 상기 제1 시구간은 상기 제3 시구간보다 작을 수 있고, 이를 통해 상기 제1 시구간 동안 형성되는 층의 오버행 부분을 최소화할 수 있다.
이와 같이 본 발명의 기술적 사상에 의한 실시예들에 따르면, 플라즈마 전력을 펄스 형태로 공급하여 갭 구조물의 하부 영역까지 소스 기체(S)가 확산되도록 하여 균일한 두께의 막을 형성할 수 있다. 나아가 선택적인 실시예들에 따르면, 플라즈마 인가를 통해 소스 기체와 반응 기체를 함께 분해함으로써 성막 속도를 향상시킬 수 있다.
비록 도면에 도시되지는 않았지만, 일부 실시예에 따르면 기판 처리 방법은 형성된 층에 대한 후처리 단계를 더 포함할 수 있다. 이러한 후처리 단계는 형성된 층에 대한 후속 처리 단계일 수 있으며, 후처리 단계 동안 소스 기체(S)의 공급이 중단될 수 있다. 일부 실시예에서, 후처리 단계 동안 상기 층이 치밀화되거나, 형성된 층들(L1, L2)에 포함된 오버행 부분(도 5의 O')이 제거될 수 있다.
본 발명의 일 실시예에 따르면, 갭 구조물의 표면에 막을 적층하여 증착막을 형성함에 있어서, 소스기체, 반응기체 및 고주파 RF 전력을 동시에 공급하는 증착 단계에서 막을 형성하고 이후 플라즈마 후처리 단계에서 막을 치밀화 시킨다. 플라즈마 후처리 단계에서는 저주파 RF전력을 공급하여 갭의 상부 영역에서 하부 영역까지 균일하게 치밀화시킬 수 있다. 이를 통해 높은 종횡비를 갖는 갭 구조물에 대한 증착 공정에 있어서 성막 속도, 단차 도포성 및 막 특성의 균일성(e.g. 식각 특성)을 동시에 개선할 수 있다.
도 6은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타내는 흐름도이다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 도 1에서의 실시예와 마찬가지로 갭 구조물을 마련하고(S100), 갭 구조물 상으로 소스 기체(및 반응 기체)가 공급된다(S110). 이후 소스 기체로부터 활성종을 생성하여 리세스의 상부 영역에 층 형성이 집중되도록 하고(S120), 활성종을 중성하여 중성 분자를 생성한 후(S130) 중성 분자를 여기시켜 리세스의 하부 영역에 층 형성이 집중되도록 한다(S140).
일부 실시예에서, 중성 분자를 생성하는 단계(S130) 및 중성 분자를 여기시키는 단계(S140)는 층 형성 사이클로서 수 회 반복될 수 있다. 이러한 사이클이 소정 횟수 반복된 이후 층 형성 사이클이 종료되고 후처리 단계(S160)가 수행되지만, 그렇지 않은 경우 사이클 종료 여부 판단 단계(S150) 이후 사이클 횟수를 증가시킨 뒤 단계들(S130, S140)이 반복될 수 있다. 일부 실시예에서 중성 분자를 여기시키는 단계(S140) 동안 소스 기체가 계속적으로 공급될 수 있고, 따라서 층 형성 사이클이 반복되는 동안 활성종의 공급이 계속될 수 있다.
단계(S130 내지 S140)의 층 형성 사이클이 종료된 이후, 후처리 단계(S160)가 수행된다. 전술한 바와 같이, 후처리 단계(S160)는 형성된 층에 대한 후속 처리를 위한 단계이므로, 후처리 단계(S160) 동안 소스 기체의 공급이 중단될 수 있다. 또한, 후처리 단계(S160) 동안 플라즈마가 인가될 수 있다. 후처리 단계(S160) 동안 인가되는 플라즈마의 조건(즉, 파라미터)은 후처리의 목적에 따라 조절될 수 있다.
예를 들어, 후처리 단계(S160) 동안, 기존 형성된 층의 치밀화를 위해 플라즈마가 인가될 수 있다. 이 경우, 후처리 단계(S160) 동안 공급되는 RF 전력은 상기 소스 기체로부터 활성종들을 생성하는 단계(S120) 동안 공급되는 RF 전력(즉, 소스 기체 분자를 분해하는 정도의 RF 전력)보다 크도록 설정될 수 있다. 따라서 높은 RF 전력에 의한 이온 포격 효과가 달성될 수 있고, 결과적으로 원활한 층의 치밀화가 달성될 수 있다.
일부 실시예에서, 후처리 단계(S160) 동안 공급되는 RF 주파수는, 상기 소스 기체로부터 활성종들을 생성하는 단계(S120) 동안 공급되는 RF 주파수보다 작을 수 있다. 예를 들어 후처리 단계(S160) 동안 저주파 RF 전력(예를 들어, 1Mhz 이하의 RF 전력)이 인가될 수 있다. 이러한 저주파 전력 플라즈마에 의해 활성종의 이동 거리가 증가할 수 있고 리세스 하부 영역까지 활성종이 이동하여 하부 영역에서의 층의 치밀화가 달성될 수 있다.
추가적인 실시예에서 후처리 단계(S160) 동안 고주파 RF 전력(예를 들어, 13Mhz 이상의 RF 전력)이 인가될 수 있으며, 이를 통해 이온 생성량 및 이온 밀도가 증가하여 많은 양의 이온 및 활성종이 제1 단차부와 제2 단차부 사이의 리세스에 공급될 수 있다. 이러한 후처리 단계(S160)에서 인가되는 RF 전력의 주파수는 전술한 층 형성 사이클에서 이용되는 RF 전력의 주파수와 일치할 수 있다. 다른 실시예에서, 후처리 단계(S160) 동안 공급되는 RF 전력의 주파수는, 소스 기체로부터 활성종들을 생성하는 단계(S120) 동안 공급되는 RF 전력의 플라즈마 주파수를 더 포함할 수 있다. 예를 들어, 소스 기체로부터 활성종을 생성하도록 공급된 RF 전력의 주파수는 고주파수일 수 있고 후처리를 위해 공급된 RF 전력의 주파수는 고주파수 및 저주파수의 혼합일 수 있다. 다시 말해, 후처리를 위한 RF 주파수는 층 형성 사이클 내 소스로부터의 활성종을 생성하기 위한 RF 주파수를 포함할 수 있다.
도 7은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 7을 참조하면, 도 1에서의 실시예와 마찬가지로 갭 구조물을 마련하고(S100), 갭 구조물 상으로 소스 기체를 포함하는 기체가 공급된다(S110). 이후 펄스 방식으로 플라즈마를 인가하여 소스 기체를 분해(S200)함으로써 성막 공정이 수행된다. 플라즈마가 인가됨으로써 분해된 소스 기체는 동시 공급되는 반응 기체 내지 후속 공급되는 반응 기체와 반응할 수 있고, 결과적으로 갭 구조물 상에 층이 형성될 수 있다. 소스 기체를 포함하는 기체를 공급하는 단계(S110) 및 소스 기체를 분해하는 단계(S200)는 층 형성 사이클로서 반복될 수 있다. 즉, 성막의 완료 여부를 판단하는 단계(S210) 동안 층 형성 사이클이 소정 횟수와 일치하는지 여부를 판단하고, 그렇지 않은 경우 사이클 횟수를 증가시켜 단계들(S110, S200)이 반복 수행될 수 있다.
일부 실시예에서, 소스 기체를 분해하기 위해 인가되는 펄스 방식의 플라즈마는 활성종으로부터 중성 이온을 생성하도록 구성될 수 있다. 또한, 다른 일부 실시예에서, 소스 기체를 분해하기 위해 인가되는 펄스 방식의 플라즈마는 단차부 가장자리의 에지 전위를 감소시키도록 구성될 수 있다. 추가적인 실시예에서, 소스 기체를 분해하기 위해 인가되는 펄스 방식의 플라즈마는 활성종으로부터 중성 이온을 생성하고 단차부 가장자리의 에지 전위를 감소시키도록 구성될 수 있다.
도 8은 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 8을 참조하면, 도 1에서의 실시예와 마찬가지로 갭 구조물이 마련된다(S100). 이후 갭 구조물 상으로 기체가 공급된다(S310). 상기 기체는 소스 기체를 포함하는 기체일 수 있다. 이후 기체로부터 활성종이 생성된다(S320). 이러한 활성종의 생성은 공지된 다양한 방법으로 달성될 수 있다. 예를 들어, 활성종 생성을 위해 인가되는 에너지는 전기 에너지, 열 에너지, 또는 광 에너지를 포함할 수 있다,
이후 갭 구조물의 단차부들의 가장자리의 에지 전위를 감소시키는 단계(S330)가 수행된다. 에지 전위가 감소됨으로써, 활성종의 이동 궤적 왜곡(ion trajectory distortion)이 감소될 수 있다. 결과적으로 활성종의 리세스 하부 영역으로의 원활한 이동이 달성될 수 있다. 단차부 가장자리의 에지 전위를 감소시키는 방법의 일 예로서, 음으로 대전된 기판 지지 유닛에 대하여 역전위(즉, 양의 전위)가 소정 시구간 동안 인가될 수 있다.
도 9는 본 발명의 기술적 사상에 의한 실시예들에 따른 기판 처리 방법을 개략적으로 나타낸 흐름도이다. 이 실시예들에 따른 기판 처리 방법은 전술한 실시예들에 따른 기판 처리 방법의 변형예일 수 있다. 이하 실시예들간 중복되는 설명은 생략하기로 한다.
도 9를 참조하면, 먼저 갭 구조물이 마련되고(S100), 이후 소스 기체(및 반응 기체 또는 반응성 퍼지 기체)가 공급되며, 플라즈마 인가 등을 통해 활성종이 생성된다(S410). 이후 활성종을 중성화하는 단계(S420)가 수행되며, 전술한 단계들은 서브-사이클 종료 시까지 반복되어 층이 형성된다. 서브-사이클 종료 판단 단계(S430) 이후, 잔류 기체들이 퍼지되고(S440), 반응 기체 내지 반응성 퍼지 기체가 공급된다(S450). 전술한 바와 같이 반응성 퍼지 기체가 공급되는 경우 퍼지 단계 및 반응 기체 공급 단계 동안 공급되는 기체는 서로 동일할 수 있다.
반응 기체 공급 단계(S450) 동안, 플라즈마 인가 등을 통해 활성종이 생성될 수 있다. 이후 잔류 기체들이 퍼지되고(S460), 성막 완료 여부가 판단된다. 성막이 완료되지 않은 경우, 다시 단계들(S410, S420)을 포함하는 서브 사이클을 수행하고 퍼지 단계(S440) 및 반응 기체 공급 단계(S450)가 수행될 수 있다.
도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 갭필 방법을 개략적으로 도시한다.
도 10을 참조하면, 제 1 단계(t1)는 화학기상 증착 단계로서 소스 기체, 반응 기체 및 RF전력이 함께 공급되고 이후 제 3 단계(t3)인 플라즈마 후처리 단계(t3)가 진행된다. 증착 단계(t1)에서 RF 전력은 펄스 방식으로(pulsed wave) 공급된다. 각 단계들에 대해서는 이하에서 구체적으로 설명하기로 한다.
- 제 1 단계(t1): 제1 단계(t1)에서 소스(precursor), 반응 기체(reactant) 그리고 RF 전력이 함께 반응기의 반응 공간에 공급된다. RF 전력은 소스 기체와 반응 기체를 분해하여 두 기체 분자 간의 기상 반응(gas phase reaction)을 유도하여 기판 상에 성막을 촉진한다. 그러나 본 단계에서 공급되는 RF 전력의 크기(intensity)는 소스 기체 분자의 분해(dissociation)를 유도할 정도의 크기로 공급하여 반응 공간 내 소스 기체와 반응 기체 사이의 기상 반응(gas phase reaction)외에도 소스 기체 분자와 기판 사이의 표면 반응(surface reaction)도 동시에 진행되도록 한다. 따라서 기판상에 증착되는 박막의 성막 속도를 높이면서도 기판 표면에 증착되는 막의 균일도(uniformity)를 동시에 향상시킬 수 있는 기술적 효과가 있다.
제 1 단계에서 RF 전력은 특히 펄스(pulse) 형태로 공급한다. 일반적으로 플라즈마를 이용한 갭필 공정에 있어 갭의 내부 영역으로 공급되는 활성종 혹은 이온은 갭의 하부 영역 측벽 혹은 바닥면까지 도달하기 전에 전자가 축적된 갭의 상부 영역 측벽과 먼저 반응하게 된다. 따라서 갭의 하부 영역에서의 막의 증착 속도는 상부 영역에서의 막의 증착 속도보다 느리다. 그러나 펄스 영역(t1)의 RF-off 구간에서는 활성종 혹은 이온이 중성화되면서 갭의 하부 영역까지 도달할 수 있다. 즉 갭 구조물 표면에서 이온의 이동도(mobility)를 향상시켜 갭 구조물의 상부 영역에서 하부 영역까지 균일한 막의 증착이 가능하고 갭 표면에서 단차 도포성(step coverage)이 향상되는 기술적 효과가 있다. 제 1 단계에서 공급되는 RF전력은 고주파(HRF; High Frequency RF) 혹은 저주파(LRF; Low Frequency RF) 혹은 고주파와 저주파 RF전력이 함께 공급될 수 있다. 고주파 RF전력의 주파수는 13MHz 이상일 수 있다. 가령 13.56MHz, 27.12MHz 혹은 60MHz 일 수 있다. 저주파 RF전력의 주파수는 1MHz 이하일 수 있다. 가령 430KHz, 320KHz일 수 있다.
제 1 단계에서 듀티비(duty ratio; RF-on 과 RF-off를 포함하는 펄스 구간 대비 RF-on 구간의 비율)에 따라 인가되는 RF전력의 크기가 상이하다. 가령 듀티비가 클 경우 인가되는 RF전력의 크기는 듀티비가 작을 경우보다 작을 수 있다. 그러나 인가되는 총 RF전력의 크기는 동일할 수 있다. 가령 듀티비가 클 경우 인가되는 RF전력이 작을 수 있고 듀티비가 작을 경우 인가되는 RF전력이 클 수 있다. 도 11은 듀티비의 정의를 나타낸다.
도 11은 도 10의 제 1 단계(t1)를 나타내는 것으로 듀티비(duty ratio)의 정의를 나타낸다. 듀티비는 RF 펄스의 단위 주기(a+b) 대비 RF on time(a)의 비로 나타낸다. 즉 도 10에서 듀티비는 a/(a+b) 혹은 a/c로 정의된다.
도 12는 본 발명의 일 실시예에 따른 RF펄스의 여러 형태를 나타낸다.
도 12(a)와 도 12(b)의 듀티비는 각각 1/3, 2/3으로 상이하다. 그러나 인가되는 RF 단위 전력의 크기(intensity)는 동일하다(RF on-time x RF power).
또한 펄스 형태로 RF전력을 공급하면 이온 에너지를 감소시키므로 하부막으로의 손상을 방지할 수 있는 기술적 효과가 있다. 가령 일 실시예에서 펄스 모드로 공급시 연속 공급(continuous mode)보다 하부-층(sub-layer)의 손실(예를 들어, carbon loss)이 75%까지 감소될 수 있다.
- 제 2단계(t2): 도 10의 제 2 단계(t2)는 퍼지 단계로서 제 1 단계(t1)에서 발생한 반응 부산물을 반응 공간에서 제거한다.
- 제 3단계(t3): 도 10의 제 3 단계(t3)는 플라즈마 후처리 단계를 나타낸다. 본 단계에서는 소스 기체 공급 없이 반응 기체 혹은 퍼지 기체에 RF전력을 인가하면서 박막을 치밀화 한다. 박막을 치밀화하기 위해 제 3단계(t3)에 인가되는 RF전력의 크기는 제 1단계(t1)에 인가되는 RF 전력의 크기보다 클 수 있다. 제 1 단계(t1)에서 갭 구조물 표면에 증착된 막은 위에 서술 되었듯이 소스 기체 분자가 분해될 정도의 약한 RF전력을 공급하여 형성되었으므로 막은 치밀하지 않다. 따라서 제 3 단계에서는 높은 RF 전력을 인가하여 이온 포격 효과에 의해 막을 치밀화한다. 특히 저주파 RF전력(Low frequency RF power)을 공급함으로써 활성종의 이동 거리를 증가시켜 갭의 상부 영역에서 하부 영역까지 막 특성의 균일도를 향상시킬 수 있다. 가령 형성된 막의 치밀도의 균일도를 향상시킬 수 있는 기술적 효과가 있다. 따라서 후속 열처리 공정(annealing)에서 갭을 충진하는 막 내부에서의 불균일한 열팽창에 의한 균열의 생성을 방지할 수 있는 기술적 효과가 있다.
본 단계에서는 저주파(LRF) RF전력를 공급하였으나 다른 일실시예에서는 고주파 전력(HRF)을 공급할 수 있다. 혹은 또다른 실시예에서는 저주파(LRF) RF전력과 고주파(HRF) RF전력을 함께 공급할 수 있다. 따라서 이온 생성량 및 밀도를 증가시킴과 동시에 갭 하부 영역에 보다 많은 이온 및 활성종을 공급하고 갭의 상부영역에서 하부 영역까지 막의 치밀도의 균일도를 더욱 향상시킬 수 있는 기술적 효과가 있다. 또다른 일실시예에서는 증착 단계(t1)에 공급되는 RF전력보다 큰 RF전력을 공급함으로써 이온 및 활성종의 생성량 증대 및 막의 치밀도를 증가시킬 수 있는 기술적 효과가 있다. 고주파 RF전력의 주파수는 13MHz 이상일 수 있다. 가령 13.56MHz, 27.12MHz 혹은 60MHz 일 수 있다. 저주파 RF전력의 주파수는 1MHz 이하일 수 있다. 가령 430KHz, 320KHz일 수 있다.
또한 본 단계에서 인가되는 플라즈마에 의한 이온 포격(ion bombardment)은 갭의 상부 영역에 형성된 막에 대한 스퍼터링 효과를 유도할 수 있다. 따라서 스퍼터링 효과에 의해 갭의 상부 영역에 형성된 오버행(overhang) 구조의 막을 파괴하여 갭의 입구의 폭을 갭의 내부 보다 넓게 유지함으로써 갭 내부에 공극(void)가 형성되는 것을 방지하는 기술적 효과가 있다. 즉 저주파 RF전력을 공급함으로써 갭의 상부 영역에서 하부 영역까지 갭 내벽에 증착된 박막의 특성의 균일도(uniformity)를 향상시킬 수 있고 또한 고주파 RF전력을 함께 공급하거나 공급되는 RF전력의 크기를 높여 이온 활성종의 양을 증가시킴으로써 막의 특성, 가령 치밀도를 보다 향상시킬 수 있는 기술적 효과가 있다.
- 제 4단계(t4): 도 10의 제 4단계(t4)는 퍼지 단계로서 제 3 단계(t3)에서 발생한 반응 부산물을 반응 공간에서 제거한다.
도 10의 증착 단계(t1, t2)와 플라즈마 후처리 단계(t3, t4)는 각각 적어도 1회, 복수회 반복되며(m, n cycle) 증착 단계와 플라즈마 후처리 단계는 또한 수퍼 사이클을 구성하여 복수 회 반복된다(x cycle).
도 13은 샤워헤드 전극(1)에 RF전력을 인가했을 때 샤워헤드 전극(1)과 히팅 블록(3)에 안착된 기판(2) 사이의 반응 공간에 전위차가 형성된 것을 나타내는 모식도이다. 가령 샤워헤드 전극(1)은 양(+)으로 대전되고 대향되는 기판은 음(-)으로 대전되어 그 사이에 전위차가 형성될 수 있다.
도 14는 도 13의 기판 부분을 확대한 그림이다. 도 14에서 기판은 패턴 구조물을 포함한다. 플라즈마 내에서 양이온들(e.g. 분해된 소스 기체)과 전자들은 혼재되어 있으며 따라서 양이온들의 이온 궤적은 전자들로 인해 갭 구조물에서 왜곡될 수 있다(즉, 이온 궤적 왜곡(ion trajectory distortion)). 그러나 도 10의 증착 단계에서 RF-off 상태에서 RF 전력 공급이 중단되면 반응기 내에 플라즈마가 잔류하게 되는데(after glow) RF전력 공급이 중단됨으로 인하여 잔류 플라즈마의 이온 에너지는 낮게 된다. 따라서 전자들은 중성화되면서(neutralized) 패턴 구조물의 상부에 충적되며(build up) 이온들, 가령 분해된 소스 기체 분자들은 전자의 영향을 덜 받게 되고 그에 따라 이동 궤적의 왜곡은 감소하며 갭 내부로 보다 깊이 확산된다.
따라서 도 10의 본 발명에 따른 실시예에서는 RF전력을 연속적으로(continuous) 공급하는 대신 펄스(pulse)형태로 공급함으로써 보다 많은 이온 활성종, 가령 보다 많은 소스 기체가 갭의 하부 영역으로 공급될 수 있다. 한 실시예에서 도 12(a)와 같이 듀티비가 낮을 경우, 이온이 전자의 영향을 덜 받고 확산하는 시간이 연장됨으로 인해 이러한 기술적 효과는 보다 분명해 질 것이다. 물론 그러한 경우에는 소스 기체의 분해율(dissociation rate)을 높이기 위해 인가되는 RF전력의 크기는 그에 상응하여 커져야 할 것이다.
도 15는 RF 전력을 공급하여 갭필 공정을 진행할 때 연속 방식(continuous wave mode CVD, followed by plasma treatment)과 본 발명의 일실시예에 따른 펄스 방식(pulsed wave mode CVD, followed by plasma treatment)으로 SiO2막을 갭 구조물에 증착했을 때 각 경우의 단차 도포성(step coverage)을 나타낸다.
도 15의 TEM 사진에서, 펄스 방식으로 RF전력을 공급할 때, 연속 방식으로 RF전력을 공급하는 경우보다 갭의 하부 영역에 증착된 막의 두께가 더 두꺼운 것을 알 수 있고 단차 도포성은 갭의 상부 영역에서 하부 영역에 걸쳐 약 40% 정도 향상되었음을 알 수 있다. 도 15에 따르면 본 발명은 갭필 공정 외에 TSV(Through Silicon Via) 공정에서 홀 내의 금속막과 실리콘 기판 사이에서 절연막으로도 사용될 수 있음을 보여준다.
도 16은 본 발명에 따른 변형 실시예를 도식적으로 나타내었다.
도 16은 플라즈마 후처리의 여러 실시예를 나타낸다. 가령 도 16(a)와 같이 고주파 RF전력(HRF)을 공급하여 이온 밀도를 높인 후에 저주파 RF전력(LRF)을 공급될 수 있고, 그에 의해 이온 활성종의 평균 자유 행로(MFP; Mean Free Path)를 증가시켜 갭 구조물의 하부 영역까지 막을 균일하게 치밀화한다. 혹은 도 16(b)와 같이 고주파 RF전력과 저주파 RF전력을 함께 공급한 후 저주파 RF전력을 공급함으로써 이온 활성종의 평균 자유 행로를 계속 유지하면서 갭 구조물의 하부 영역까지 막을 균일하게 치밀화한다. 또다른 일실시에에서 도 16의 2-step 플라즈마 후처리 각각의 단계에서의 RF전력의 크기는 서로 다를 수 있다.
표 1은 본 발명의 일 실시예에 따른 실험 조건을 나타낸다.
항목
기체 유속(sccm) 퍼지 Ar 500 내지 10,000 (바람직하게는 1,000 내지 7,000)
소스 캐리어 Ar 500 내지 10,000 (바람직하게는 1,000 내지 7,000)
O2 (반응물) 500 내지 8,000 (바람직하게는 1,000 내지 5,000)
공정 시간 (sec) 증착 단계 0.15 내지 2.0 (바람직하게는 0.3 내지 1.5)
퍼지 단계 0.20 내지 1.0 (바람직하게는 0.3 내지 0.8)
플라즈마 처리 0.15 내지 2.0 (바람직하게는 0.5 내지 1.5)
퍼지 단계 0.20 내지 1.0 (바람직하게는 0.3 내지 0.8)
플라즈마
조건		 증착 단계 RF 전력(W) 100 내지 1,000 (바람직하게는 200 내지 700)
RF 주파수 HRF
듀티비 0.2 내지 0.8 (바람직하게는 0.3 내지 0.7)
플라즈마 처리 단계 RF 전력(W) 500 내지 2,000 (바람직하게는 800 내지 1,200) (HRF의 경우)
100 내지 1,000 (바람직하게는 200 내지 600) (LRF의 경우)
RF 주파수 HRF, LRF
공정 압력 1.5 내지 5.0 Torr
공정 온도 섭씨 50 내지 550 도 (바람직하게는 섭씨 300 내지 550 도)
전구체(Si 소스) 아미노실란
표 1에서 증착 단계에서는 고주파 RF전력이 펄스 방식으로 인가되었고 듀티비는 0.2에서 0.8사이에서 진행되었다. 플라즈마 후처리 단계에서는 고주파 RF 전력과 저주파 RF전력 모두 인가되었다. 표 1에 따른 실시예에서는 SiO2 막을 갭 구조물에 증착하였고 Si 소스로는 아미노실란(aminosilane) 계열, 아이오도실란(iodosilane) 계열 및 할라이드(halide) 계열 소스 중 적어도 하나가 사용되었다. 가령 실리콘 소스로서 TSA, (SiH3)3N; DSO, (SiH3)2; DSMA, (SiH3)2NMe; DSEA, (SiH3)2NEt; DSIPA, (SiH3)2N(iPr); DSTBA, (SiH3)2N(tBu); DEAS, SiH3NEt2; DTBAS, SiH3N(tBu)2; BDEAS, SiH2(NEt2)2; BDMAS, SiH2(NMe2)2; BTBAS, SiH2(NHtBu)2; BITS, SiH2(NHSiMe3)2; DIPAS, SiH3N(iPr)2; TEOS, Si(OEt)4; SiCl4; HCD, Si2Cl6; 3DMAS, SiH(N(Me)2)3; BEMAS, Si H2[N(Et)(Me)]2; AHEAD, Si2(NHEt)6; TEAS, Si(NHEt)4; Si3H8; DCS, SiH2Cl2; SiHI3; SiH2I2; trimer-trisilyamine 중에 적어도 하나 혹은 그 유도체 혹은 그 혼합물을 포함할 수 있다. 산소 반응기체로서 O2, O3, CO2, H2O, NO2, N2O 중 적어도 하나 혹은 그 혼합물을 포함할 수 있다. 또다른 실시예에서는 SixNy 혹은 SiCN막이 증착될 수 있으며 그 경우 반응 기체는 N2, N2H2(diimide), NH3 중 적어도 하나 혹은 그 혼합물일 수 있다.
위에 상술한 상세한 설명은 갭필 공정에 대해 기술하였으나 본 발명은 TSV(Through Silicon Via)공정에도 응용될 수 있다. TSV 공정은 두개의 실리콘 기판을 접합하여 반도체 소자의 집적도를 높이는 기술로서 본 발명은 두 기판을 관통하는 관통홀(through-hole)의 내벽에 절연막으로 증착되는 라이너(liner) 공정에 적용될 수 있다. 도 17는 TSV 공정의 일 실시예를 나타낸다.
도 17에서 접합된 두 개의 기판(1, 2)를 관통하는 관통홀(5)에 금속막(3)이 충진되고 금속막(3)과 관통홀 내벽(5) 사이에 라이너층으로 절연막(4)이 형성된다. 상기 절연막(4)은 금속막이 기판으로 확산하는 것을 방지하며, 따라서 높은 종횡비(HAR; High Aspect Ratio)를 갖는 관통홀(5)의 내벽을 따라 균일한 특성 및 균일한 두께를 가져야 한다. 따라서 본 발명은 TSV공정의 라이너 절연막 증착에 효과적으로 적용될 수 있는 기술적 효과가 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 제1 단차부 및 제2 단차부를 갖는 갭 구조물을 마련하는 단계;
    상기 갭 구조물 상으로 소스 기체를 포함하는 기체를 공급하는 단계;
    상기 소스 기체로부터 활성종들을 생성하는 단계;
    상기 활성종들을 중성화하여 중성 분자들을 생성하고, 상기 제1 단차부와 상기 제2 단차부 사이로 연장되는 리세스의 하부 표면을 향하는 방향으로 상기 중성 분자들을 이동시키는 단계; 및
    상기 하부 표면을 향하는 방향으로 이동한 상기 중성 분자들을 여기시키는 단계를 포함하는, 기판 처리 방법.
  2. 청구항 1에 있어서,
    상기 중성 분자들을 여기시키는 단계 동안 상기 제1 단차부와 상기 제2 단차부 사이의 리세스의 상기 하부 표면에 인접한 제1 영역에서의 층 형성이 촉진되는, 기판 처리 방법.
  3. 청구항 2에 있어서,
    상기 소스 기체를 포함하는 기체들로부터 활성종들을 생성하는 단계 동안 상기 제1 단차부 및 상기 제2 단차부의 가장자리에 인접한 제2 영역에서의 층 형성이 촉진되는, 기판 처리 방법.
  4. 청구항 3에 있어서,
    상기 중성 분자들을 여기시키는 단계 및 상기 소스 기체를 포함하는 기체들로부터 활성종들을 생성하는 단계에 의해, 상기 제1 영역 및 상기 제2 영역에 걸쳐 형성된 상기 층의 단차 도포성(step coverage)이 향상되는, 기판 처리 방법.
  5. 청구항 1에 있어서,
    상기 활성종들을 중성화하는 단계 동안, 상기 제1 단차부 및 상기 제2 단차부의 가장자리에 형성된 에지 전위(edge potential)가 감소되는, 기판 처리 방법.
  6. 청구항 5에 있어서,
    상기 중성 분자들이 상기 하부 표면을 향하는 방향으로 이동하는 동안, 잔존하는 활성종들이 상기 에지 전위의 영향을 받지 않고 상기 하부 표면을 향하는 방향으로 이동하는, 기판 처리 방법.
  7. 청구항 1에 있어서,
    펄스 방식으로 플라즈마를 인가하는 단계를 더 포함하는, 기판 처리 방법.
  8. 청구항 7에 있어서,
    상기 플라즈마를 인가하는 단계 동안, 13MHz 이상의 제1 주파수 RF 전력 및 1MHz 이하의 제2 주파수 RF 전력 중 적어도 하나가 인가되는, 기판 처리 방법.
  9. 청구항 7에 있어서,
    상기 펄스 방식으로 플라즈마를 인가하는 단계는 ON 구간 및 OFF 구간을 포함하고,
    상기 ON 구간 동안, 상기 소스 기체로부터 활성종들을 생성하는 단계가 수행되고,
    상기 OFF 구간 동안, 상기 활성종들을 중성화하는 단계가 수행되는, 기판 처리 방법.
  10. 청구항 9에 있어서,
    상기 하부 표면을 향하는 방향으로 이동한 상기 중성 분자들을 여기시키는 단계는 상기 ON 구간 동안 수행되는, 기판 처리 방법.
  11. 청구항 1에 있어서,
    상기 소스 기체를 포함하는 기체를 공급하는 단계 동안, 반응 기체 또는 반응성 퍼지 기체가 함께 공급되는, 기판 처리 방법.
  12. 청구항 1에 있어서,
    상기 층에 대한 후처리 단계를 더 포함하는, 기판 처리 방법.
  13. 청구항 12에 있어서,
    상기 후처리 단계 동안, 상기 소스 기체의 공급이 중단되는, 기판 처리 방법.
  14. 청구항 12에 있어서,
    상기 후처리 단계 동안, 상기 층이 치밀화되는, 기판 처리 방법.
  15. 청구항 12에 있어서,
    상기 후처리 단계 동안, 상기 층의 오버행 부분이 제거되는, 기판 처리 방법.
  16. 청구항 12에 있어서,
    상기 후처리 단계 동안 공급되는 RF 전력은 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 전력보다 큰, 기판 처리 방법.
  17. 청구항 12에 있어서,
    상기 후처리 단계 동안 공급되는 RF 주파수는, 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 주파수보다 작은, 기판 처리 방법.
  18. 청구항 17에 있어서,
    상기 후처리 단계 동안 공급되는 RF 주파수는, 상기 소스 기체로부터 활성종들을 생성하는 단계 동안 공급되는 RF 주파수를 더 포함하는, 기판 처리 방법.
  19. 제1 단차부 및 제2 단차부를 갖는 갭 구조물을 마련하는 단계; 및
    상기 갭 구조물 상에서 소스 기체를 포함하는 기체를 공급하는 단계를 포함하고,
    상기 소스 기체를 포함하는 기체를 공급하는 단계 동안 펄스 방식으로 플라즈마가 인가되어, 상기 소스 기체의 분해된 분자들이 상기 제1 단차부와 상기 제2 단차부 사이의 상기 갭 구조물의 하부 표면을 향하는 방향으로 확산되는, 기판 처리 방법.
  20. 제1 단차부 및 제2 단차부 상으로 소스 기체를 포함하는 기체를 공급하는 단계;
    상기 소스 기체로부터 활성종들을 생성하는 단계; 및
    상기 제1 단차부 및 상기 제2 단차부의 가장자리에서의 에지 전위를 감소시켜 상기 활성종들의 이동 궤적 왜곡을 감소시키는 단계를 포함하는, 기판 처리 방법.
KR1020220127224A 2021-10-13 2022-10-05 기판 처리 방법 KR20230053515A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163255228P 2021-10-13 2021-10-13
US63/255,228 2021-10-13

Publications (1)

Publication Number Publication Date
KR20230053515A true KR20230053515A (ko) 2023-04-21

Family

ID=85798719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220127224A KR20230053515A (ko) 2021-10-13 2022-10-05 기판 처리 방법

Country Status (4)

Country Link
US (1) US20230110980A1 (ko)
KR (1) KR20230053515A (ko)
CN (1) CN115961268A (ko)
TW (1) TW202323582A (ko)

Also Published As

Publication number Publication date
US20230110980A1 (en) 2023-04-13
TW202323582A (zh) 2023-06-16
CN115961268A (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
US11823866B2 (en) Thin film forming method
TWI728456B (zh) 相對於基板的薄膜沉積方法
KR102592699B1 (ko) 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102457289B1 (ko) 박막 증착 방법 및 반도체 장치의 제조 방법
US9365924B2 (en) Method for forming film by plasma-assisted deposition using two-frequency combined pulsed RF power
US8669185B2 (en) Method of tailoring conformality of Si-containing film
KR101491726B1 (ko) 반도체 소자의 갭필 방법
JP2017521865A (ja) 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
KR20230053515A (ko) 기판 처리 방법
US20230323534A1 (en) Substrate processing method
KR102426960B1 (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
US20230096453A1 (en) Substrate processing method
US20220415650A1 (en) Substrate processing method
US20240145236A1 (en) Substrate processing method
US20220319831A1 (en) Method and system for forming silicon nitride layer using low radio frequency plasma process
US20230142899A1 (en) Thin-film deposition method and system
US20240006161A1 (en) Substrate processing method and substrate processing device
CN111032909B (zh) 将绝缘材料沉积到导电孔中的方法
CN108728825B (zh) 沉积薄膜的方法及制造半导体装置的方法
KR20230093782A (ko) 반도체 소자의 갭필 방법
KR20240031044A (ko) 기판 처리 방법