KR20230051146A - 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법 - Google Patents

강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법 Download PDF

Info

Publication number
KR20230051146A
KR20230051146A KR1020230045363A KR20230045363A KR20230051146A KR 20230051146 A KR20230051146 A KR 20230051146A KR 1020230045363 A KR1020230045363 A KR 1020230045363A KR 20230045363 A KR20230045363 A KR 20230045363A KR 20230051146 A KR20230051146 A KR 20230051146A
Authority
KR
South Korea
Prior art keywords
encapsulant
semiconductor
substrate
layer
over
Prior art date
Application number
KR1020230045363A
Other languages
English (en)
Other versions
KR102547530B1 (ko
Inventor
성원 조
선홍 최
창오 김
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20230051146A publication Critical patent/KR20230051146A/ko
Application granted granted Critical
Publication of KR102547530B1 publication Critical patent/KR102547530B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

반도체 디바이스는 기판 및 기판 위에 배치된 반도체 컴포넌트를 갖는다. 별도의 전기 디바이스가 기판 위에 배치될 수 있다. 인캡슐란트가 기판 및 반도체 다이 또는 컴포넌트 위에 증착된다. 강자성 물질은 인캡슐란트 위에 배치된다. 강자성 물질은 하나 이상의 페라이트 유형 물질 또는 강자성 특성들을 나타내는 결정질 구조를 갖는 다른 물질을 포함한다. 강자성 물질은 폴리에틸렌 테레프탈레이트 층, 페라이트 층 및 접착 층을 갖는 강자성 막을 포함한다. 강자성 막은 강자성 막들의 시트로부터 제공된다. 차폐 층은 강자성 물질 위에 그리고 반도체 다이 또는 컴포넌트 주위에 형성된다. 강자성 물질은, 반도체 다이를 등지게 자속 필드들을 재지향시키도록 낮은 자기저항 자속 루프를 형성함으로써, 저-주파수 간섭을 포함하는, 모든 주파수 대역들에 걸쳐 반도체 다이 상의 자속 필드들의 영향을 감소시키도록 자기 차폐를 제공한다.

Description

강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법{SEMICONDUCTOR DEVICE AND METHOD OF FORMING MAGNETIC FIELD SHIELDING WITH FERROMAGNETIC MATERIAL}
본 발명은 일반적으로 반도체 디바이스들에 관한 것으로서, 보다 구체적으로는, 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법에 관한 것이다.
반도체 디바이스들은 현대 전자 제품들에서 흔히 발견된다. 반도체 디바이스들은 신호 프로세싱, 고속 계산들, 전자기 신호들의 송신 및 수신, 전자 디바이스들의 제어, 전기로의 태양광의 변환, 및 텔레비전 디스플레이를 위한 시각적 이미지들의 생성과 같은 광범위한 기능들을 수행한다. 반도체 디바이스들은 통신들, 전력 변환, 네트워크들, 컴퓨터들, 엔터테인먼트 및 소비자 제품들의 분야들에서 발견된다. 반도체 디바이스들은 군사용 애플리케이션들, 항공, 자동차, 산업용 제어기들 및 사무용품에서 또한 발견된다.
특히, 라디오 주파수(RF) 무선 통신과 같은 고주파수 애플리케이션들에서 반도체 디바이스들은 종종, 필요한 전기 기능들을 수행하기 위해 하나 이상의 통합된 수동 디바이스(IPD)를 포함한다. IPD들은, 자기 B 필드들, 전자기 간섭(EMI), 라디오 주파수 간섭(RFI), 고조파 왜곡 또는 다른 디바이스간 간섭, 예컨대, 크로스-토크로서 또한 알려지는 용량성, 유도성 또는 도전성 커플링(이들은 IPD들의 동작을 방해할 수 있음)에 민감하다. 디지털 회로들의 고속 스위칭은 또한 간섭을 생성한다. 반도체 패키지는 민감성 회로들을 격리시키기 위해 금속 차폐(metal shielding)로 둘러싸일 수 있다. 금속 차폐만으로는 종종, 저주파수 자기 B 필드들과 같은 일부 유형들의 간섭에 덜 효과적이다.
도 1a 내지 1c는 소우 스트리트(saw street)에 의해 분리되는 복수의 반도체 다이를 갖는 반도체 웨이퍼를 예시한다.
도 2a 내지 2j는 강자성 물질로 자기장 차폐를 형성하는 프로세스를 예시한다.
도 3은 강자성 물질을 사용하는 자기장 차폐를 갖는 반도체 패키지를 예시한다.
도 4는 강자성 물질을 사용하는 자기장 차폐를 갖는 반도체 패키지의 다른 실시예를 예시한다.
도 5는 인쇄 회로 보드(PCB)의 표면에 장착된 상이한 유형들의 패키지들을 갖는 PCB를 예시한다.
본 발명은 유사한 번호들이 동일하거나 유사한 엘리먼트들을 나타내는 도면들을 참조하여 이하의 설명에서 하나 이상의 실시예들로 설명된다. 본 발명이 본 발명의 목적들을 달성하기 위한 최상의 모드의 관점에서 설명되지만, 본 발명은, 첨부된 청구항들 및 이하의 개시 및 도면들에 의해 지지되는 그의 등가물들에 의해 정의된 바와 같은 본 발명의 사상 및 범위 내에 포함될 수 있는 대안들, 수정들 및 등가물들을 커버하도록 의도된다는 것이 당업자들에 의해 인지될 것이다. 본원에서 사용된 "반도체 다이"란 용어는 단어들의 단수 및 복수 형태 둘 모두를 모두 지칭하며, 따라서 단일 반도체 디바이스 및 다수의 반도체 디바이스들 둘 모두를 지칭할 수 있다.
반도체 디바이스들은 일반적으로, 프런트-엔드 제조와 백-엔드 제조라는 2개의 복합 제조 프로세스들을 사용하여 제조된다. 프런트-엔드 제조는 반도체 웨이퍼의 표면 상의 복수의 다이의 형성을 포함한다. 웨이퍼 상의 각각의 다이는 능동 및 수동 전기 컴포넌트들을 포함하며, 이들은 전기적으로 연결되어 기능적 전기 회로들을 형성한다. 트랜지스터들 및 다이오드들과 같은 능동 전기 컴포넌트들은 전류의 흐름을 제어하는 능력을 갖는다. 커패시터들, 인덕터들 및 레지스터들과 같은 수동 전기 컴포넌트들은 전기 회로 기능들을 수행하는 데 필요한 전압과 전류 간의 관계를 생성한다.
백-엔드 제조는 완성된 웨이퍼를 개별 반도체 다이로 절단하거나 싱귤레이팅(singulating)하고 구조적 지지, 전기적 상호연결 및 환경 격리를 위해 반도체 다이를 패키징하는 것을 지칭한다. 반도체 다이를 싱귤레이팅하기 위해, 웨이퍼는 소우 스트리트들(saw street) 또는 스크라이브들(scribes)이라고 불리는 웨이퍼의 비-기능 영역들을 따라 금을 긋고 분할된다. 웨이퍼는 레이저 절단 툴 또는 톱날을 사용하여 싱귤레이팅된다. 싱귤레이션 후에, 개별 반도체 다이는 다른 시스템 컴포넌트들과의 상호연결을 위한 핀들 또는 접촉 패드들을 포함하는 패키지 기판에 장착된다. 반도체 다이 위에 형성된 접촉 패드들은 그 후 패키지 내의 접촉 패드들에 연결된다. 전기 연결들은 도전 층들, 범프들, 스터드 범프들, 도전 페이스트들 또는 와이어본드들로 제조될 수 있다. 인캡슐란트(encapsulant) 또는 다른 몰딩 물질은 물리적 지지 및 전기적 격리를 제공하기 위해 패키지 위에 증착된다. 완성된 패키지는 그 후 전기 시스템에 삽입되고 반도체 디바이스의 기능성은 다른 시스템 컴포넌트들이 이용 가능하게 된다.
도 1a는 실리콘, 게르마늄, 알루미늄 인화물, 알루미늄 비화물, 갈륨 비소, 갈륨 질화물, 인듐 인화물, 실리콘 탄화물 또는 구조적 지지를 위한 다른 벌크 물질과 같은 베이스 기판 물질(102)을 갖는 반도체 웨이퍼(100)를 도시한다. 복수의 반도체 다이 또는 컴포넌트들(104)은 비-활성의 다이간 웨이퍼 영역 또는 소우 스트리트(106)에 의해 분리된 채로 웨이퍼(100) 상에 형성된다. 소우 스트리트(106)는 반도체 웨이퍼(100)를 개별 반도체 다이(104)로 싱귤레이팅하기 위한 절단 영역들을 제공한다. 일 실시예에서, 반도체 웨이퍼(100)는 100-450 밀리미터(mm)의 폭 또는 직경을 갖는다.
도 1b는 반도체 웨이퍼(100)의 부분의 단면도를 도시한다. 각각의 반도체 다이(104)는, 배면 또는 비-활성 표면(108) 및 다이 내에 형성되고 전기 설계 및 다이의 기능에 따라 전기적으로 상호연결된 능동 디바이스들, 수동 디바이스들, 도전 층들, 및 유전체 층들로서 구현되는 아날로그 또는 디지털 회로들을 포함하는 활성 표면(110)을 갖는다. 예를 들어, 회로는, 아날로그 회로들 또는 디지털 회로들 예컨대, 디지털 신호 프로세서(DSP), 주문형 집적 회로들(ASIC), 메모리 또는 다른 신호 프로세싱 회로를 구현하기 위해 활성 표면(110) 내에 형성되는 하나 이상의 트랜지스터들, 다이오드들 및 다른 회로 엘리먼트들을 포함할 수 있다. 반도체 다이(104)는 또한 RF 신호 프로세싱을 위해 인덕터들, 커패시터들 및 레지스터들과 같은 IPD들을 포함할 수 있다.
전기 도전 층(112)은 PVD, CVD, 전해 도금, 무전해 도금 프로세스 또는 다른 적합한 금속 증착 프로세스를 사용하여 활성 표면(110) 위에 형성된다. 도전 층(112)은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 은(Ag) 또는 다른 적합한 전기 도전 물질의 하나 이상의 층들일 수 있다. 도전 층(112)은 활성 표면(110) 상의 회로들에 전기적으로 연결되는 접촉 패드들로서 동작한다.
전기 도전 범프 물질은 증발, 전해 도금, 무전해 도금, 볼 드롭(ball drop) 또는 스크린 인쇄 프로세스를 사용하여 도전 층(112) 위에 증착된다. 범프 물질은 선택적인 플럭스 용액(flux solution)을 갖는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 이들의 결합일 수 있다. 예를 들어, 범프 물질은 공융(eutectic) Sn/Pb, 하이-리드 솔더 또는 무연 솔더일 수 있다. 범프 물질은 적합한 부착 또는 본딩 프로세스를 사용하여 도전 층(112)에 본딩된다. 일 실시예에서, 범프 물질은 볼들 또는 범프들(114)을 형성하기 위해 물질의 용해점 위로 그 물질을 가열함으로써 재유동된다. 일 실시예에서, 범프(114)는 습윤 층, 배리어 층 및 접착 층을 갖는 언더 범프 금속화(UBM) 위에 형성된다. 범프(114)는 또한 도전 층(112)에 압착 본딩되거나 열압착 본딩될 수 있다. 범프(114)는 도전 층(112) 위에 형성될 수 있는 하나의 유형의 상호연결 구조를 나타낸다. 상호연결 구조는 또한 본드 와이어들, 도전 페이스트, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호연결을 사용할 수 있다.
도 1c에 도시된 바와 같이, 반도체 웨이퍼(100)는 톱날 또는 레이저 절단 툴(118)을 사용하여 소우 스트리트(106)를 통해 개별 반도체 다이(104)로 싱귤레이팅된다. 개별 반도체 다이(104)는 KGD 포스트 싱귤레이션의 식별을 위해 검사되고 전기적으로 테스트될 수 있다.
도 2a 내지 2j는 강자성 물질로 자기장 차폐를 형성하는 프로세스를 예시한다. 도 2a는 도전 층들(122) 및 절연 층(124)을 포함하는 기판(120)의 단면도를 도시한다. 도전 층(122)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적합한 전기 도전 물질의 하나 이상의 층들일 수 있다. 도전 층(122)은 기판(120)을 가로지르는 수평 전기적 상호연결 및 기판(120)의 표면(126)과 표면(128) 간의 수직 전기적 상호연결을 제공한다. 도전 층(122)의 부분들은 반도체 다이(104)의 설계 및 기능에 의존하여 전기적으로 공통적이거나 또는 전기적으로 격리될 수 있다. 절연 층(124)은 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 탄탈륨 5산화물(Ta2O5), 알루미늄 산화물(Al2O3), 솔더 레지스트, 폴리이미드, 벤조시클로부텐(BCB), 폴리벤즈옥사졸(PBO) 및 유사한 절연 및 구조적 특성들을 갖는 다른 물질들의 하나 이상의 층들을 포함한다. 절연 층(124)은 도전 층들(122) 간의 격리를 제공한다. 기판(120)은 기판을 보강하고 휨을 감소시키기 위해 유리 직물과 같은 코어 물질(130)을 더 포함한다.
도 2b에서, 도 1c로부터의 반도체 다이(104)는 활성 표면(110) 및 범프들(114)이 표면(126)을 향해 배향되도록 픽 앤드 플레이스 동작(pick and place operation)을 사용하여 기판(120) 위에 위치된다. 이산 전기 디바이스(136)가 또한 기판(120)의 표면(126) 위에 위치된다. 일 실시예에서, 이산 전기 디바이스(136)는 레지스터, 커패시터 및 인덕터와 같은 반도체 디바이스 또는 IPD이다. 도 2c는 범프들(114)을 재유동시킴으로써 기판(120)의 도전 층(122)의 제 1 부분에 본딩된 반도체 다이(104)를 도시한다. 이산 전기 디바이스(136)는 범프들 또는 도전 페이스트(138)를 이용하여 기판(120)의 도전 층(122)의 제 2 부분에 본딩된다.
인캡슐란트 또는 몰딩 화합물(140)이 페이스트 인쇄, 압축 몰딩, 트랜스퍼 몰딩, 액체 인캡슐란트 몰딩, 진공 라미네이션, 스핀 코팅 또는 다른 적합한 애플리케이터(applicator)를 사용하여 반도체 다이(104), 이산 전기 디바이스(136) 및 기판(120) 위에 증착된다. 인캡슐란트(140)는 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트 또는 적절한 필러를 갖는 폴리머와 같은 폴리머 복합 물질일 수 있다. 인캡슐란트(140)는 비-도전성이고, 구조적 지지를 제공하며, 외부 엘리먼트들 및 오염물로부터 반도체 디바이스를 환경적으로 보호한다.
전기 도전 범프 물질은, 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 프로세스를 사용하여 기판(120)의 표면(128) 상의 도전 층(122) 위에 증착된다. 범프 물질은 선택적인 플럭스 용액(flux solution)을 갖는 Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 솔더 및 이들의 결합일 수 있다. 예를 들어, 범프 물질은 공융 Sn/Pb, 하이-리드 솔더 또는 무연 솔더일 수 있다. 범프 물질은 적합한 부착 또는 본딩 프로세스를 사용하여 도전 층(122)에 본딩된다. 일 실시예에서, 범프 물질은 볼들 또는 범프들(142)을 형성하기 위해 물질의 용해점 위로 그 물질을 가열함으로써 재유동된다. 일 실시예에서, 범프(142)는 습윤 층, 배리어 층 및 접착 층을 갖는 UBM 위에 형성된다. 범프(142)는 또한 도전 층(122)에 압착 본딩되거나 열압착 본딩될 수 있다. 범프(142)는 도전 층(122) 위에 형성될 수 있는 하나의 유형의 상호연결 구조를 나타낸다. 상호연결 구조는 또한 본드 와이어들, 도전 페이스트, 스터드 범프, 마이크로 범프 또는 다른 전기적 상호연결을 사용할 수 있다.
반도체 다이(104)는 자속 B 필드들, EMI, RFI, 고조파 왜곡 및 디바이스간 간섭에 민감한 IPD들을 포함할 수 있다. 예를 들어, 반도체 다이(104) 내에 포함되는 IPD들은 공진기들, 고역-통과 필터들, 저역-통과 필터들, 대역-통과 필터들, 대칭 Hi-Q 공진 변압기들 및 튜닝 커패시터들과 같은 고주파수 애플리케이션들에 필요한 전기적 특성을 제공한다.
자속 B 필드들, EMI 및 RFI의 영향들을 감소시키기 위해, 강자성 물질(150)은 도 2d에 도시된 바와 같이, 반도체 다이(104)의 배면 표면(108) 위에 배치된다. 강자성 물질(150)은 코발트(Co), 철(Fe), 철 산화물(Fe2O3), 니켈(Ni), 크롬 산화물(CrO2), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), MnBi, MnSb, MnAs 및 강자성 특성들을 나타내는 결정질 구조를 갖는 다른 페라이트 또는 물질의 그룹으로부터 선택된 하나 이상의 물질들을 포함한다. 강자성 물질(150)은 또한 잘-로컬라이징된 f-오비탈들(well-localized f-orbitals)에서 큰 자기 모멘트들을 전달하는 능력을 갖는 란타나이드(lanthanide) 엘리먼트들을 갖는 희토류 물질들일 수 있다.
일 실시예에서, 강자성 물질(150)은 도 2e에 도시된 바와 같이 다수의 강자성 막들의 시트(154)에 부착되는 강자성 막(152)으로서 구현된다. 강자성 막들(152)의 시트(154)는 반도체 다이(104)의 배면 표면(108) 위에 강자성 물질(150)을 형성하는 값싸고 쉬운 옵션이다. 도 2f에서, 강자성 막(152)은 절단 라인들(155)을 따라 시트(154)의 해제 층(153)으로부터 박리되거나 제거된다. 도 2g는 폴리에틸렌 테레프탈레이트(PET) 층(156), 페라이트 층(157) 및 접착 층(158)을 포함하는 강자성 막(152)의 추가 세부사항들을 도시한다. 일 실시예에서, PET 층(156)은 0.01-0.05mm의 두께를 갖고, 페라이트 층(157)은 0.05-0.30mm의 두께를 갖고, 접착 층(158)은 0.01-0.05mm의 두께를 갖는다.
도 2h에서, 시트(154)로부터 제거되는 하나의 강자성 막(152)이 반도체 다이(104)의 배면 표면(108) 위에 위치된다. 각각의 강자성 막(152)은 인캡슐란트(140)의 길이 및 폭 이하의 길이 및 폭을 갖는다. 도 2i는 접착제(158)로 반도체 다이(104)의 배면 표면(108)에 본딩된 강자성 막(152)을 도시한다.
도 2j에서, 차폐 층(160)은 강자성 물질(150), 인캡슐란트(140)의 측 표면들(162) 및 기판(120)의 측 표면들(164) 위에 형성된다. 차폐 층(160)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적합한 도전 물질의 하나 이상의 층들일 수 있다. 대안적으로, 차폐 층(160)은 카보닐 철, 스테인레스 강, 니켈 은, 저-탄소 강, 실리콘-철 강, 포일, 도전성 수지, 카본-블랙, 알루미늄 플레이크 및 자속 B 필드들, EMI, RFI 및 다른 디바이스간 간섭의 영향들을 감소시킬 수 있는 다른 금속들 또는 합성물들일 수 있다.
도 3은 강자성 물질(150) 및 차폐 층(160)을 갖는 반도체 패키지(170)를 예시하며, 이는 반도체 패키지에 입사되는 외부 자속 B 필드(172)가, 반도체 다이(104) 및 이산 전기 디바이스(136)를 통하기 보다는, 높은 투과성 및 낮은 자기저항(reluctance)으로 인해 강자성 물질을 통해 흐르도록 유도한다. 강자성 물질(150)은, 반도체 다이(104) 및 이산 전기 디바이스(136)를 등지게 자속 B 필드들을 재지향시키도록 낮은 자기저항 자속 루프를 형성함으로써, 저-주파수 간섭을 포함하는, 모든 주파수 대역들에 걸쳐 반도체 다이(104) 및 이산 전기 디바이스(136) 상의 자속 B 필드들(172)의 영향을 감소시키도록 자기 차폐를 제공한다. 강자성 물질(150)은 예를 들어, 시트(154)로부터 박리된 강자성 막(152)의 부착에 의해, 자기 차폐를 달성하기 위한 제조 비용을 감소시킨다.
도 4는 반도체 다이(104)의 배면 표면(108)과 접촉하는 강자성 물질(150)을 갖는 반도체 패키지(180)를 예시한다. 배면 표면(108)을 노출시키기 위해, 인캡슐란트(140)는 반도체 다이(104)의 배면 표면(108)과 인캡슐란트(140)의 표면(182)을 평탄화하기 위해 백 그라인딩 동작 또는 에칭 프로세스를 거친다. 재차, 강자성 물질(150)은 반도체 패키지에 입사되는 외부 자속 B 필드(184)가, 반도체 다이(104) 및 이산 전기 디바이스(136)를 통하기 보다는, 높은 투과성 및 낮은 자기저항으로 인해 강자성 물질을 통해 흐르도록 유도한다. 강자성 물질(150)은, 반도체 다이(104) 및 이산 전기 디바이스(136)를 등지게 자속 B 필드들을 재지향시키도록 낮은 자기저항 자속 루프를 형성함으로써, 저-주파수 간섭을 포함하는, 모든 주파수 대역들에 걸쳐 반도체 다이(104) 및 이산 전기 디바이스(136) 상의 자속 B 필드들(184)의 영향을 감소시키도록 자기 차폐를 제공한다. 강자성 물질(150)은 예를 들어, 시트(154)로부터 박리된 강자성 막(152)의 부착에 의해 자기 차폐를 달성하기 위한 제조 비용을 감소시킨다.
도 5는 반도체 패키지(170 또는 180)를 포함해서, PCB(202)의 표면 상에 장착된 복수의 반도체 패키지들을 갖는 칩 캐리어 기판 또는 PCB(202)를 갖는 전자 디바이스(200)를 예시한다. 전자 디바이스(200)는 애플리케이션에 의존하여 하나의 유형의 반도체 패키지 또는 다수의 유형들의 반도체 패키지들을 가질 수 있다.
전자 디바이스(200)는 하나 이상의 전기적 기능들을 수행하기 위해 반도체 패키지들을 사용하는 자립형 시스템일 수 있다. 대안적으로, 전자 디바이스(200)는 보다 큰 시스템의 서브컴포넌트일 수 있다. 예를 들어, 전자 디바이스(200)는 태블릿, 셀룰러 전화, 디지털 카메라, 통신 시스템, 또는 다른 전자 디바이스의 부분일 수 있다. 대안적으로, 전자 디바이스(200)는 그래픽 카드, 네트워크 인터페이스 카드, 또는 컴퓨터에 삽입될 수 있는 다른 신호 프로세싱 카드일 수 있다. 반도체 패키지는 마이크로프로세서들, 메모리들, ASIC, 로직 회로들, 아날로그 회로들, RF 회로들, 이산 디바이스들 또는 다른 반도체 다이 또는 전기 컴포넌트들을 포함할 수 있다. 소형화 및 중량 감소는 제품이 시장에서 수용되기 위해 필수적이다. 반도체 디바이스들 간의 거리는 더 높은 밀도를 달성하기 위해 감소될 수 있다.
도 5에서, PCB(202)는 PCB 상에 장착된 반도체 패키지의 구조적지지 및 전기적 상호연결을 위한 일반적인 기판을 제공한다. 도전성 신호 트레이스들(204)은 증발, 전해 도금, 무전해 도금, 스크린 인쇄 또는 다른 적합한 금속 증착 프로세스를 사용하여 PCB(202)의 표면 상에 또는 그의 층들 내부에 형성된다. 신호 트레이스들(204)은 반도체 패키지들, 장착된 컴포넌트들 및 다른 외부 시스템 컴포넌트들 각각 사이에서 전기 통신을 제공한다. 트레이스(204)는 또한 반도체 패키지들 각각에 전력 및 접지 연결을 제공한다.
일부 실시예에서, 반도체 디바이스는 2개의 패키징 레벨을 갖는다. 제 1 레벨 패키징은 반도체 다이를 중간 기판에 기계적으로 그리고 전기적으로 부착하기 위한 기술이다. 제 2 레벨 패키징은 중간 기판을 PCB에 기계적으로 그리고 전기적으로 부착하는 것을 포함한다. 다른 실시예에서, 반도체 디바이스는 다이가 PCB에 기계적으로 그리고 전기적으로 직접 장착되는 제 1 레벨 패키징만을 가질 수 있다.
예시를 위해, 본드 와이어 패키지(206) 및 플립칩(208)을 포함하는 여러 유형들의 제 1 레벨 패키징이 PCB(202) 상에 도시된다. 부가적으로, 볼 그리드 어레이(BGA)(210), 볼 칩 캐리어(BCC)(212), 랜드 그리드 어레이(LGA)(216), 멀티-칩 모듈(MCM)(218), 쿼드 플랫 비-리드 패키지(QFN)(220), 쿼드 플랫 패키지(222), 임베디드 웨이퍼 레벨 볼 그리드 어레이(eWLB)(224) 및 웨이퍼 레벨 칩 스케일 패키지(WLCSP)(226)를 포함하는 여러 유형의 제 2 레벨 패키징이 PCB(202) 상에 장착된 것으로 도시된다. 일 실시예에서, eWLB(224)는 팬-아웃(fan-out) 웨이퍼 레벨 패키지(Fo-WLP)이고 WLCSP(226)는 팬-인 웨이퍼 레벨 패키지(Fi-WLP)이다. 시스템 요건들에 의존하여, 제 1 및 제 2 레벨 패키징 스타일들의 임의의 결합으로 구성된 반도체 패키지들의 임의의 결합은 물론, 다른 전자 컴포넌트가 PCB(202)에 연결될 수 있다. 일부 실시예들에서, 전자 디바이스(200)는 단일 부착 반도체 패키지를 포함하는 반면에, 다른 실시예들은 다수의 상호연결된 패키지들을 필요로 한다. 단일 기판 위에 하나 이상의 반도체 패키지들을 결합함으로써, 제조자들은 사전-제작된 컴포넌트들을 전자 디바이스들 및 시스템들에 통합시킬 수 있다. 반도체 패키지들은 정교한 기능성을 포함하기 때문에, 전자 디바이스들은 덜 비싼 컴포넌트들 및 능률적인(streamlined) 제조 프로세스를 사용하여 제조될 수 있다. 결과적인 디바이스들은 고장날 가능성이 적고 제조하기에 덜 비싸서, 소비자들에 대한 비용을 낮춘다.
본 발명의 하나 이상의 실시예들이 상세히 예시되었지만, 당업자들은 다음의 청구항들에 기술된 바와 같은 본 발명의 범위를 벗어나지 않고 이들 실시예들에 대한 변형들 및 적응들이 이루어질 수 있다는 것일 인지할 것이다.

Claims (9)

  1. 반도체 디바이스를 제조하는 방법으로서,
    기판을 제공하는 단계 - 상기 기판 내에 코어 물질로 유리 직물이 포함됨;
    상기 기판 위에 반도체 컴포넌트를 배치하는 단계;
    상기 기판 및 반도체 컴포넌트 위에 인캡슐란트(encapsulant)를 증착하는 단계;
    상기 반도체 컴포넌트의 후방 표면을 노출시키도록 상기 인캡슐란트를 백 그라인딩하는 단계;
    해제 층으로부터 접착성 강자성 막을 박리하는 단계 - 상기 접착성 강자성 막은 폴리에틸렌 테레프탈레이트 층, 페라이트 층 및 접착 층을 포함함;
    상기 인캡슐란트 위에 상기 접착성 강자성 막을 배치하는 단계 - 상기 접착성 강자성 막은 상기 접착 층에 의해 상기 반도체 컴포넌트의 후방 표면과 상기 인캡슐란트에 결합되는 상기 페라이트 층를 갖도록 배치됨; 및
    상기 접착성 강자성 막 바로 위에 그리고 상기 반도체 컴포넌트 주위에 전자기 간섭 차폐 층을 형성하는 단계를 포함하고,
    상기 전자기 간섭 차폐 층은 상기 인캡슐란트의 측 표면과 상기 폴리에틸렌 테레프탈레이트 층과 직접 물리적으로 접촉하는,
    반도체 디바이스를 제조하는 방법.
  2. 제1항에 있어서,
    접착성 강자성 막들의 시트를 제공하는 단계; 및
    상기 접착성 강자성 막들의 시트로부터 상기 접착성 강자성 막을 제거하는 단계를 더 포함하는,
    반도체 디바이스를 제조하는 방법.
  3. 제1항에 있어서,
    상기 기판 위에 이산 전기 디바이스를 배치하는 단계; 및
    상기 이산 전기 디바이스 위에 상기 인캡슐란트를 증착하는 단계를 더 포함하는,
    반도체 디바이스를 제조하는 방법.
  4. 제1항에 있어서,
    상기 접착성 강자성 막의 길이 및 폭은 상기 인캡슐란트의 길이 및 폭과 일치하는, 반도체 디바이스를 제조하는 방법.
  5. 제1항에 있어서,
    상기 반도체 컴포넌트가 반도체 다이인, 반도체 디바이스를 제조하는 방법.
  6. 반도체 디바이스에 있어서,
    기판 - 상기 기판 내에 코어 물질로 유리 직물이 포함됨;
    상기 기판 위에 배치되는 반도체 컴포넌트;
    상기 기판 및 반도체 컴포넌트 위에 증착되는 인캡슐란트(encapsulant) - 상기 인캡슐란트의 표면은 상기 반도체 컴포넌트의 표면과 동평면을 이룸;
    상기 인캡슐란트 위에 배치되는, 접착 층, 페라이트 층, 및 폴리에틸렌 테레프탈레이트 층을 포함하는 접착성 강자성 막 - 상기 접착성 강자성 막은 상기 접착 층에 의해 상기 인캡슐란트의 표면과 상기 반도체 컴포넌트의 표면에 결합되는 상기 페라이트 층을 갖도록 배치됨;
    상기 접착성 강자성 막 바로 위에 그리고 상기 반도체 컴포넌트 주위에 형성되는 전자기 간섭 차폐 층 - 상기 전자기 간섭 차폐 층은 상기 인캡슐란트의 측 표면과 상기 폴리에틸렌 테레프탈레이트 층과 직접 물리적으로 접촉함 - 을 포함하는, 반도체 디바이스.
  7. 제6항에 있어서,
    상기 기판 위에 상기 상기 인캡슐란트 내에 배치되는 이산 전기 디바이스를 더 포함하는, 반도체 디바이스.
  8. 제6항에 있어서,
    상기 접착성 강자성 막의 길이 및 폭은 상기 인캡슐란트의 길이 및 폭과 일치하는, 반도체 디바이스.
  9. 제6항에 있어서,
    상기 반도체 컴포넌트가 반도체 다이인, 반도체 디바이스.
KR1020230045363A 2017-03-13 2023-04-06 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법 KR102547530B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/456,873 2017-03-13
US15/456,873 US10388611B2 (en) 2017-03-13 2017-03-13 Semiconductor device and method of forming magnetic field shielding with ferromagnetic material
KR1020180018030A KR20180104556A (ko) 2017-03-13 2018-02-13 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180018030A Division KR20180104556A (ko) 2017-03-13 2018-02-13 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Publications (2)

Publication Number Publication Date
KR20230051146A true KR20230051146A (ko) 2023-04-17
KR102547530B1 KR102547530B1 (ko) 2023-06-26

Family

ID=63445069

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180018030A KR20180104556A (ko) 2017-03-13 2018-02-13 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법
KR1020230045363A KR102547530B1 (ko) 2017-03-13 2023-04-06 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180018030A KR20180104556A (ko) 2017-03-13 2018-02-13 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법

Country Status (3)

Country Link
US (1) US10388611B2 (ko)
KR (2) KR20180104556A (ko)
TW (1) TWI786082B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6497477B1 (ja) * 2018-10-03 2019-04-10 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電子部品搭載基板
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
KR102176570B1 (ko) * 2019-05-29 2020-11-09 엔트리움 주식회사 전자 장치 및 그 제조 방법
KR102240759B1 (ko) * 2019-05-29 2021-04-16 엔트리움 주식회사 전자 장치 및 그 제조 방법
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
KR20210029422A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 전자기간섭 차폐층을 포함하는 반도체 패키지
KR102362040B1 (ko) * 2020-04-21 2022-02-11 엔트리움 주식회사 차폐 필름과 반도체 디바이스 및 그 제조 방법
US20220367381A1 (en) * 2021-05-11 2022-11-17 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method of Forming Multi-Layer Shielding Structure Over the Semiconductor Device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022685A (ja) * 2002-06-14 2004-01-22 Mitsui Chemicals Inc 電波吸収キャップ
JP2005286191A (ja) * 2004-03-30 2005-10-13 Geltec Co Ltd 積層電磁波吸収体
KR20130094523A (ko) * 2012-02-16 2013-08-26 삼성전자주식회사 반도체 패키지
KR20150104467A (ko) * 2014-03-05 2015-09-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2092371C (en) 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5639989A (en) 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
US7129422B2 (en) * 2003-06-19 2006-10-31 Wavezero, Inc. EMI absorbing shielding for a printed circuit board
JP4972391B2 (ja) * 2006-12-13 2012-07-11 新光電気工業株式会社 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
CN104067389B (zh) * 2012-04-26 2019-02-26 晟碟半导体（上海）有限公司 包括电磁吸收和屏蔽的半导体装置
US9070692B2 (en) * 2013-01-12 2015-06-30 Avalanche Technology, Inc. Shields for magnetic memory chip packages
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US20160057897A1 (en) * 2014-08-22 2016-02-25 Apple Inc. Shielding Can With Internal Magnetic Shielding Layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022685A (ja) * 2002-06-14 2004-01-22 Mitsui Chemicals Inc 電波吸収キャップ
JP2005286191A (ja) * 2004-03-30 2005-10-13 Geltec Co Ltd 積層電磁波吸収体
KR20130094523A (ko) * 2012-02-16 2013-08-26 삼성전자주식회사 반도체 패키지
KR20150104467A (ko) * 2014-03-05 2015-09-15 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Also Published As

Publication number Publication date
US10388611B2 (en) 2019-08-20
TWI786082B (zh) 2022-12-11
KR102547530B1 (ko) 2023-06-26
KR20180104556A (ko) 2018-09-21
US20180261550A1 (en) 2018-09-13
TW201843749A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
KR102547530B1 (ko) 강자성 물질로 자기장 차폐를 형성하는 반도체 디바이스 및 방법
US10388612B2 (en) Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US10629565B2 (en) Semiconductor device and method of forming SIP with electrical component terminals extending out from encapsulant
US10418332B2 (en) Semiconductor device and method of forming partition fence and shielding layer around semiconductor components
US11342294B2 (en) Semiconductor device and method of forming protrusion e-bar for 3D SiP
KR20230107754A (ko) 필름 층 위에 sip 모듈을 형성하는 반도체 디바이스및 그 방법
US11450618B2 (en) Semiconductor device and method of compartment shielding using bond wires
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20240096807A1 (en) Semiconductor Device and Method of Stacking Hybrid Substrates
US20220367381A1 (en) Semiconductor Device and Method of Forming Multi-Layer Shielding Structure Over the Semiconductor Device
US11894314B2 (en) Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
US20240105630A1 (en) Semiconductor Device and Method of Stacking Hybrid Substrates with Embedded Electric Components
US11640944B2 (en) Semiconductor device and method of forming a slot in EMI shielding layer using a plurality of slot lines to guide a laser
US20230402397A1 (en) Semiconductor Device and Method of Selective Shielding Using FOD Material

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant