KR20230046842A - 고효율 역전압 방지 회로 - Google Patents

고효율 역전압 방지 회로 Download PDF

Info

Publication number
KR20230046842A
KR20230046842A KR1020210130352A KR20210130352A KR20230046842A KR 20230046842 A KR20230046842 A KR 20230046842A KR 1020210130352 A KR1020210130352 A KR 1020210130352A KR 20210130352 A KR20210130352 A KR 20210130352A KR 20230046842 A KR20230046842 A KR 20230046842A
Authority
KR
South Korea
Prior art keywords
resistor
terminal
channel mosfet
input
system load
Prior art date
Application number
KR1020210130352A
Other languages
English (en)
Inventor
김현식
Original Assignee
지에프텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지에프텍 주식회사 filed Critical 지에프텍 주식회사
Priority to KR1020210130352A priority Critical patent/KR20230046842A/ko
Publication of KR20230046842A publication Critical patent/KR20230046842A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 발명은 시스템부하에 인가되는 전원의 극성에 따라 스위칭 동작하여 시스템부하에 역전압이 인가되는 것을 방지하는 회로에 있어서 순방향 전압인가 시 소비전력을 현저히 낮출 수 있는 고효율 역전압 방지 회로에 관한 것으로서, 입력 전원 및 시스템부하의 일단에 각각 드레인 단자 및 소스 단자가 접속되어 게이트 입력 전원의 극성에 따라 스위칭 동작되어서 상기 시스템부하에 입력되는 전원을 단속하는 제1N채널 MOSFET; 및 상기 입력 전원의 극성에 따라 스위칭 동작되어 상기 제1N채널 MOSFET의 구동을 제어하도록 구성된 제어부;를 포함하는 것을 특징으로 한다.

Description

고효율 역전압 방지 회로{HIGH-EFFICIENCY REVERSE VOLTAGE PROTECTION CIRCUIT}
본 발명은 고효율 역전압 방지 회로에 관한 것으로서, 특히 시스템부하에 인가되는 전원의 극성에 따라 스위칭 동작하여 시스템부하에 역전압이 인가되는 것을 방지하는 회로에 있어서 순방향 전압인가 시 소비전력을 현저히 낮출 수 있는 고효율 역전압 방지 회로에 관한 것이다.
일반적으로 직류전원을 공급하는 배터리에 의해 동작되는 회로에서 배터리의 극성이 역으로 연결되면, 동작 회로에 역전압이 인가되어 부하가 파손된다. 이에 따라, 전원공급장치에는 배터리의 오 결선 시 발생하는 역전압에 의해 부하가 파손되는 것을 방지하기 위해 역전압 방지 회로가 부가된다.
도 7은 종래의 역전압 방지 회로를 나타낸 도면이다. 종래의 역전압 방지 회로는, 도 7에 도시된 바와 같이, 역방향 전원이 인가되면 다이오드(D1)가 오픈되어 시스템부하(R3)에는 전원 공급이 차단됨으로써 시스템부하(R3)를 보호할 수 있다.
그러나, 종래의 기술은 순방향 전원 인가 시 다이오드가 자체의 특성에 의해 다이오드 양단간에는 큰 전압강하가 일어나게 되고 이에 따라 큰 소비전력이 발생하게 되어 전원 공급 효율이 급격하게 저하되는 문제가 있었다.
대한민국 등록실용신안공보 제20-0153137호{발명의 명칭: 도어록 액츄에이터의 역전압 방지용 다이오드 조립구조}
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 시스템부하에 순방향 전압 인가 시에도 전원 공급 효율이 높은 고효율 역전압 방지 회로를 제공하는 데에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시형태에 의한 고효율 역전압 방지 회로는 입력 전원 및 시스템부하의 일단에 각각 드레인 단자 및 소스 단자가 접속되어 게이트 입력 전원의 극성에 따라 스위칭 동작되어서 상기 시스템부하에 입력되는 전원을 단속하는 제1N채널 MOSFET; 및 상기 입력 전원의 극성에 따라 스위칭 동작되어 상기 제1N채널 MOSFET의 구동을 제어하도록 구성된 제어부;를 포함하는 것을 특징으로 한다.
상기 실시형태에 의한 고효율 역전압 방지 회로에 있어서, 상기 제어부는 상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항; 상기 제1저항과 직렬접속된 제2저항; 및 상기 제2저항에 걸리는 전압이 +단자에 입력되고, 접지가 -단자에 접속되며, 상기 제1N채널 MOSFET의 게이트 단자에 출력단자가 접속된 연산증폭기;를 포함할 수 있다.
상기 실시형태에 의한 고효율 역전압 방지 회로에 있어서, 상기 제어부는 상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항; 상기 제1저항과 직렬접속된 제2저항; 상기 제1저항과 병렬접속된 제3저항; 상기 제3저항과 병렬접속된 제4저항; 상기 제2저항에 걸리는 전압이 게이트 단자에 입력되고, 접지가 소스 단자에 접속되며, 상기 제3저항의 일단이 드레인 단자에 접속된 제2N채널 MOSFET; 및 상기 제2N채널 MOSFET의 드레인 단자가 게이트 단자에 접속되고, 상기 제4저항의 일단 및 제1N채널 MOSFET의 게이트 단자가 드레인 단자에 접속되며, 접지가 소스 단자에 접속된 제3N채널 MOSFET;를 포함할 수 있다.
상기 실시형태에 의한 고효율 역전압 방지 회로에 있어서, 상기 제어부는 상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항; 상기 제1저항과 직렬접속된 제2저항; 상기 제1저항과 병렬접속된 제3저항; 상기 제3저항과 병렬접속된 제4저항; 상기 제2저항에 걸리는 전압이 베이스 단자에 입력되고, 접지가 에미터 단자에 접속되며, 상기 제3저항의 일단이 컬렉터 단자에 접속된 제1NPN 트랜지스터; 및 상기 제1NPN 트랜지스터의 컬렉터 단자가 베이스 단자에 접속되고, 상기 제4저항의 일단 및 제1N채널 MOSFET의 게이트 단자가 컬렉터 단자에 접속되며, 접지가 에미터 단자에 접속된 제2NPN 트랜지스터;를 포함할 수 있다.
본 발명의 실시형태에 의한 고효율 역전압 방지 회로에 의하면, 입력 전원 및 시스템부하의 일단에 각각 드레인 단자 및 소스 단자가 접속되어 게이트 입력 전원의 극성에 따라 스위칭 동작되어서 상기 시스템부하에 입력되는 전원을 단속하는 제1N채널 MOSFET; 및 상기 입력 전원의 극성에 따라 스위칭 동작되어 상기 제1N채널 MOSFET의 구동을 제어하도록 구성된 제어부;를 포함하여 구성됨으로써, 시스템부하에 순방향 전압 인가 시에도 제1N채널 MOSFET의 턴온 전압강하가 크지 않으므로 시스템부하에 대한 전원 공급 효율이 높다는 뛰어난 효과가 있다.
도 1은 본 발명에 의한 고효율 역전압 방지 회로의 회로도이다.
도 2는 도 1의 제어부에 대한 제1실시예의 상세 회로도이다.
도 3은 순방향 전원 인가 시 시스템부하에 인가되는 전류와, 연산증폭기의 입력 전압 및 제1N채널 MOSFET의 게이트 입력 전압을 나타낸 도면이다.
도 4는 역방향 전원 인가 시 시스템부하에 인가되는 전류와, 연산증폭기의 입력 전압 및 제1N채널 MOSFET의 게이트 입력 전압을 나타낸 도면이다.
도 5는 도 1의 제어부에 대한 제2실시예의 상세 회로도이다.
도 6은 도 1의 제어부에 대한 제3실시예의 상세회로도이다.
도 7은 종래의 역전압 방지 회로를 나타낸 도면이다.
본 발명의 실시예를 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 상세한 설명에서 사용되는 용어는 단지 본 발명의 실시예를 기술하기 위한 것이며, 결코 제한적으로 해석되어서는 안 된다. 명확하게 달리 사용되지 않는 한, 단수 형태의 표현은 복수 형태의 의미를 포함한다. 본 설명에서, "포함" 또는 "구비"와 같은 표현은 어떤 특성들, 숫자들, 단계들, 동작들, 요소들, 이들의 일부 또는 조합을 가리키기 위한 것이며, 기술된 것 이외에 하나 또는 그 이상의 다른 특성, 숫자, 단계, 동작, 요소, 이들의 일부 또는 조합의 존재 또는 가능성을 배제하는 것으로 해석되어서는 안 된다.
도면에서 도시된 각 시스템에서, 몇몇 경우에서의 요소는 각각 동일한 참조 번호 또는 상이한 참조 번호를 가져서 표현된 요소가 상이하거나 유사할 수가 있음을 시사할 수 있다. 그러나 요소는 상이한 구현을 가지고 본 명세서에서 보여지거나 기술된 시스템 중 몇몇 또는 전부와 작동할 수 있다. 도면에서 도시된 다양한 요소는 동일하거나 상이할 수 있다. 어느 것이 제1 요소로 지칭되는지 및 어느 것이 제2 요소로 불리는지는 임의적이다.
본 명세서에서 어느 하나의 구성요소가 다른 구성요소로 자료 또는 신호를 '전송', '전달' 또는 '제공'한다 함은 어느 한 구성요소가 다른 구성요소로 직접 자료 또는 신호를 전송하는 것은 물론, 적어도 하나의 또 다른 구성요소를 통하여 자료 또는 신호를 다른 구성요소로 전송하는 것을 포함한다.
이하, 본 발명에 의한 고효율 역전압 방지 회로를 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 의한 고효율 역전압 방지 회로의 회로도이다.
본 발명에 의한 고효율 역전압 방지 회로는, 도 1에 도시된 바와 같이, 제1N채널 MOSFET(100) 및 제어부(200)를 포함한다.
제1N채널 MOSFET(100)는 입력 전원 및 시스템부하(300)의 일단에 각각 드레인 단자 및 소스 단자가 접속되고, 제어부(200)의 출력단에 게이트 단자가 접속되고, 게이트 입력 전원에 따라 스위칭 동작되어 시스템부하(300)에 입력되는 전원을 단속하는 역할을 한다. 제1N채널 MOSFET(100)의 게이트 단자에 하이(HIGH) 신호가 입력되면 온(ON) 동작되는 한편, 로우(LOW) 신호가 입력되면 오프(OFF) 동작된다.
제어부(200)는 입력 전원의 극성에 따라 스위칭 동작되어 제1N채널 MOSFET(100)의 게이트 단자에 제어신호를 입력시켜 구동을 제어하는 역할을 한다. 제어부(200)는 다음과 같은 다양한 실시예로 구현할 수 있다. 제1N채널 MOSFET(100)의 게이트 단자에 하이 신호를 입력시키면 제1N채널 MOSFET(100)는 온(ON) 동작되는 한편, 위의 게이트 단자에 로우 신호를 입력시키면 제1N채널 MOSFET(100)는 오프(OFF) 동작된다.
이하, 제어부(200)에 대한 다양한 실시예를 설명하기로 한다.
[제1실시예]
도 2는 도 1의 제어부에 대한 제1실시예의 상세 회로도이다.
제어부(200)의 제1실시예는, 도 2에 도시된 바와 같이, 제1저항(R1), 제2저항(R2) 및 연산증폭기(210)를 포함한다.
제1저항(R1)은 일단이 입력 전원 및 시스템부하(300)의 일단에 접속되는 한편, 타단은 제2저항(R2) 및 연산증폭기(210)의 +단자에 접속되어 있다.
제2저항(R2)은 일단이 제1저항(R1) 및 연산증폭기(210)의 +단자에 접속되는 한편, 타단이 연산증폭기(210)의 -단자 및 접지에 접속되어 있으며, 제2저항(R2)에 걸리는 전압이 연산증폭기(210)에 입력신호로서 제공된다.
연산증폭기(210)는 +단자에 제2저항(R2)에 걸리는 전압이 입력되는 한편, -단자에 접지가 접속되어, +단자에 입력되는 전원이 일정 전압 이상일 경우 온 동작되어 신호를 증폭시켜서 제1N채널 MOSFET(100)의 게이트 단자에 제공함으로써, 온 또는 오프 동작시킨다.
본 발명의 제1실시예에 의한 제어부(200)를 포함하는 고효율 역전압 방지 회로의 작용에 대해 입력 전원의 극성에 따라 설명하면 다음과 같다.
도 3은 순방향 전원 인가 시 시스템부하에 인가되는 전류와, 연산증폭기의 입력 전압 및 제1N채널 MOSFET의 게이트 입력 전압을 나타낸 도면이다.
먼저, 순방향 전원이 입력될 경우, 제1N채널 MOSFET(100)의 바디 다이오드를 통해 순방향 전류가 흐르게 되고 시스템부하(300)에 전원이 공급되어 정상 동작 된다. 여기서 시스템 부하(300)에 공급되는 전류는 I1이다.
이때 제1저항(R1)과 제2저항(R2)를 이용하여 분배전압(V1)을 연산증폭기(210)의 입력 신호로 이용하거나 또는 별도의 입력 전원을 연산증폭기(210)에 입력신호로 제공하여 연산증폭기(210)의 출력이 하이(High)로 되고, 제1N채널 MOSFET(100)에 게이트 입력 전원(Vg)으로 제공되어서 도통(온 동작) 된다. 제1N채널 MOSFET(100)가 도통 되면 제1N채널 MOSFET(100)의 바디 다이오드의 전류는 제1N채널 MOSFET(100)의 형성된 채널을 통하여 흐르게 된다. 제1N채널 MOSFET(100)의 도통된 채널은 내부 저항에 의해 전력이 소비되므로 종래의 다이오드를 사용할 경우에 비해 매우 낮은 전력이 소비된다.
좀 더 상세하게는, 1V의 순방향 전압을 갖는 종래의 다이오드는 1A가 흘렀을 때 1W의 소비전력이 발생하고, 10m옴의 저항을 갖는 제1N채널 MOSFET(100)에 1A의 전류가 흐를 때 10mW의 전력이 소비되므로, 본 발명에 의한 고효율 역전압 방지 회로는 종래의 다이오드 방식에 비해 100배 낮은 전력 소비가 이루어진다.
도 4는 역방향 전원 인가 시 시스템부하에 인가되는 전류와, 연산증폭기의 입력 전압 및 제1N채널 MOSFET의 게이트 입력 전압을 나타낸 도면이다.
한편, 도 4와 같이 비정상적으로 역방향의 전원이 인가되었을 때 연산증폭기(210)에는 입력 전압(V1)으로서 음의 전압이 인가되고, 연산증폭기(210)의 출력은 음의 전압 또는 0 전압이 출력되어 제1N채널 MOSFET(100)을 도통되지 못하게 되어 시스템부하(300)에는 대략 OA의 전류가 공급되게 된다. 이때 제1N채널 MOSFET(100)의 바디 다이오드도 역방향으로 형성되어 역방향으로 전류가 흐르지 못하게 된다.
[제2실시예]
도 5는 도 1의 제어부에 대한 제2실시예의 상세 회로도이다.
제어부(200)의 제2실시예는, 도 5에 도시된 바와 같이, 제1저항(R1), 제2저항(R2), 제3저항(R3), 제4저항(R4), 제2N채널 MOSFET(220) 및 제3N채널 MOSFET(230)를 포함한다.
제1저항(R1)은 일단이 입력 전원 및 시스템부하의 일단에 접속되는 한편, 타단은 제2저항(R2) 및 제2N채널 MOSFET(220)의 게이트 단자에 접속되어 있다.
제2저항(R2)은 일단이 제1저항(R1) 및 제2N채널 MOSFET(220)의 게이트 단자에 접속되는 한편, 타단이 제2N채널 MOSFET(220)의 소스 단자 및 접지에 접속되어 있으며, 제2저항(R2)에 걸리는 전압이 제2N채널 MOSFET(220)에 게이트 입력신호로서 입력된다.
제3저항(R3)은 일단이 제1저항(R1)과 병렬접속되고 타단이 제2N채널 MOSFET(220)의 드레인 단자에 접속된다.
제4저항(R4)은 제3저항(R3)과 병렬접속되고 일단이 제3N채널 MOSFET(230)의 드레인 단자에 접속된다.
제2N채널 MOSFET(220)는 제2저항(R2)에 걸리는 전압이 게이트 단자에 입력되고, 접지가 소스 단자에 접속되며, 제3저항(R3)의 일단이 드레인 단자에 접속된다. 제2N채널 MOSFET(220)는 게이트 단자에 입력되는 신호에 따라 온 또는 오프 동작된다.
제3N채널 MOSFET(230)는 제2N채널 MOSFET(220)의 드레인 단자가 게이트 단자에 접속되고, 제4저항(R4)의 일단 및 제1N채널 MOSFET(100)의 게이트 단자가 드레인 단자에 접속되며, 접지가 소스 단자에 접속된다. 제3N채널 MOSFET(230)는 제2N채널 MOSFET(220)가 오프 동작될 때 게이트 입력 단자에 하이 신호가 입력되어 온 동작된다. 이때, 제1N채널 MOSFET(100)의 게이트 단자에는 로우 신호가 입력되어 오프 동작된다.
본 발명의 제2실시예에 의한 제어부(200)를 포함하는 고효율 역전압 방지 회로의 작용에 대해 입력 전원의 극성에 따라 설명하면 다음과 같다.
먼저, 순 방향 전원이 입력되면, 제2N채널 MOSFET(220)는 온 동작되어 로우 신호가 제3N채널 MOSFET(230)의 게이트 단자에 입력되고, 오프 동작된다.
이때, 제1N채널 MOSFET(100)의 게이트 단자에는 하이 신호가 입력되어 온 동작되고, 시스템부하(300)에는 입력 전원이 정상적으로 공급되게 된다.
한편, 역방향 전원이 입력되면, 제2N채널 MOSFET(220)는 오프 동작되어 하이 신호가 제3N채널 MOSFET(230)의 게이트 단자에 입력되고, 온 동작된다.
이때, 제1N채널 MOSFET(100)의 게이트 단자에는 로우 신호가 입력되어 오프 동작되고, 시스템부하(300)에는 입력 전원이 차단된다.
[제3실시예]
도 6은 도 1의 제어부에 대한 제3실시예의 상세 회로도이다.
제어부(200)의 제3실시예는, 도 6에 도시된 바와 같이, 제2실시예에서 제2N채널 MOSFET(220) 및 제3N채널 MOSFET(230) 대신에 제1NPN 트랜지스터(240) 및 제2NPN 트랜지스터(250)가 사용되었으며, 나머지 구성요소는 제2실시예와 동일하다. 동작에 있어서도 제2실시예와 동일하다.
본 발명의 실시예에 의한 고효율 역전압 방지 회로에 의하면, 입력 전원 및 시스템부하의 일단에 각각 드레인 단자 및 소스 단자가 접속되어 게이트 입력 전원의 극성에 따라 스위칭 동작되어서 상기 시스템부하에 입력되는 전원을 단속하는 제1N채널 MOSFET; 및 상기 입력 전원의 극성에 따라 스위칭 동작되어 상기 제1N채널 MOSFET의 구동을 제어하도록 구성된 제어부;를 포함하여 구성됨으로써, 시스템부하에 순방향 전압 인가 시에도 제1N채널 MOSFET의 턴온 전압강하가 크지 않으므로 시스템부하에 대한 전원 공급 효율이 높다는 뛰어난 효과가 있다.
도면과 명세서에는 최적의 실시예가 개시되었으며, 특정한 용어들이 사용되었으나 이는 단지 본 발명의 실시형태를 설명하기 위한 목적으로 사용된 것이지 의미를 한정하거나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 제1N채널 MOSFET
200: 제어부
210: 연산증폭기
220: 제2N채널 MOSFET
230: 제3N채널 MOSFET
240: 제1NPN 트랜지스터
250: 제2NPN 트랜지스터
R1: 제1저항
R2: 제2저항
R3: 제3저항
R4: 제4저항

Claims (4)

  1. 입력 전원 및 시스템부하(300)의 일단에 각각 드레인 단자 및 소스 단자가 접속되어 게이트 입력 전원의 극성에 따라 스위칭 동작되어서 상기 시스템부하에 입력되는 전원을 단속하는 제1N채널 MOSFET(100); 및
    상기 입력 전원의 극성에 따라 스위칭 동작되어 상기 제1N채널 MOSFET의 구동을 제어하도록 구성된 제어부(200);를 포함하는 고효율 역전압 방지 회로.
  2. 제1항에 있어서,
    상기 제어부는
    상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항(R1);
    상기 제1저항과 직렬접속된 제2저항(R2); 및
    상기 제2저항에 걸리는 전압이 +단자에 입력되고, 접지가 -단자에 접속되며, 상기 제1N채널 MOSFET(100)의 게이트 단자에 출력단자가 접속된 연산증폭기(210);를 포함하는 고효율 역전압 방지 회로.
  3. 제1항에 있어서,
    상기 제어부는
    상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항(R1);
    상기 제1저항과 직렬접속된 제2저항(R2);
    상기 제1저항과 병렬접속된 제3저항(R3);
    상기 제3저항과 병렬접속된 제4저항(R4);
    상기 제2저항에 걸리는 전압이 게이트 단자에 입력되고, 접지가 소스 단자에 접속되며, 상기 제3저항의 일단이 드레인 단자에 접속된 제2N채널 MOSFET(220); 및
    상기 제2N채널 MOSFET의 드레인 단자가 게이트 단자에 접속되고, 상기 제4저항의 일단 및 제1N채널 MOSFET의 게이트 단자가 드레인 단자에 접속되며, 접지가 소스 단자에 접속된 제3N채널 MOSFET(230);를 포함하는 고효율 역전압 방지 회로.
  4. 제1항에 있어서,
    상기 제어부는
    상기 입력 전원 및 시스템부하의 일단에 접속된 제1저항(R1);
    상기 제1저항과 직렬접속된 제2저항(R2);
    상기 제1저항과 병렬접속된 제3저항(R3);
    상기 제3저항과 병렬접속된 제4저항(R4);
    상기 제2저항에 걸리는 전압이 베이스 단자에 입력되고, 접지가 에미터 단자에 접속되며, 상기 제3저항의 일단이 컬렉터 단자에 접속된 제1NPN 트랜지스터(240); 및
    상기 제1NPN 트랜지스터의 컬렉터 단자가 베이스 단자에 접속되고, 상기 제4저항의 일단 및 제1N채널 MOSFET의 게이트 단자가 컬렉터 단자에 접속되며, 접지가 에미터 단자에 접속된 제2NPN 트랜지스터(250);를 포함하는 고효율 역전압 방지 회로.
KR1020210130352A 2021-09-30 2021-09-30 고효율 역전압 방지 회로 KR20230046842A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210130352A KR20230046842A (ko) 2021-09-30 2021-09-30 고효율 역전압 방지 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210130352A KR20230046842A (ko) 2021-09-30 2021-09-30 고효율 역전압 방지 회로

Publications (1)

Publication Number Publication Date
KR20230046842A true KR20230046842A (ko) 2023-04-06

Family

ID=85918065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210130352A KR20230046842A (ko) 2021-09-30 2021-09-30 고효율 역전압 방지 회로

Country Status (1)

Country Link
KR (1) KR20230046842A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200153137Y1 (ko) 1996-11-26 1999-08-02 김민박,라이문트 하이넨 도어록 액츄에이터의 역전압 방지용 다이오드 조립구조

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200153137Y1 (ko) 1996-11-26 1999-08-02 김민박,라이문트 하이넨 도어록 액츄에이터의 역전압 방지용 다이오드 조립구조

Similar Documents

Publication Publication Date Title
TWI508442B (zh) 用以在各種電力條件下驅動負載的系統及方法
US20170047841A1 (en) System and Method for a Switch Having a Normally-on Transistor and a Normally-off Transistor
US9559683B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
US20090153225A1 (en) Load Driving Device
JP4587804B2 (ja) ボルテージレギュレータ回路
US10177758B2 (en) Driver for a P-channel MOSFET
US8063624B2 (en) High side high voltage switch with over current and over voltage protection
US11271562B2 (en) Solid-state relay with isolator
US10365679B2 (en) Regenerative current detection circuit, charge current detection circuit, and motor current detection system
US20080074157A1 (en) Inductive load driving system
US11606029B2 (en) DC-DC voltage converter with floating rail generation for cascode transistor biasing
US20130169344A1 (en) Cascode drive circuitry
US7583138B1 (en) System and method for controlling an error amplifier between control mode changes
JP2001224135A (ja) 負荷駆動装置
US20070273346A1 (en) Voltage regulator circuit with over-current protection
US20180348804A1 (en) Power supply device and electronic control unit
KR20230046842A (ko) 고효율 역전압 방지 회로
EP3522374B1 (en) A switch circuit, corresponding device and method
US7843246B2 (en) Clamp control circuit having current feedback
JP3687451B2 (ja) 負荷駆動装置
JP4238984B2 (ja) 負荷駆動ユニット
US10230366B2 (en) Current control device and power supply system
JP4557082B2 (ja) 駆動トランジスタ制御回路
US7449948B2 (en) Amplifier
JP2013025695A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application