KR20230046668A - 투명 표시 장치 - Google Patents

투명 표시 장치 Download PDF

Info

Publication number
KR20230046668A
KR20230046668A KR1020210129918A KR20210129918A KR20230046668A KR 20230046668 A KR20230046668 A KR 20230046668A KR 1020210129918 A KR1020210129918 A KR 1020210129918A KR 20210129918 A KR20210129918 A KR 20210129918A KR 20230046668 A KR20230046668 A KR 20230046668A
Authority
KR
South Korea
Prior art keywords
disposed
display area
slit
electrode
transmission
Prior art date
Application number
KR1020210129918A
Other languages
English (en)
Inventor
박성희
조성학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210129918A priority Critical patent/KR20230046668A/ko
Priority to US17/868,240 priority patent/US20230111042A1/en
Priority to CN202210967544.XA priority patent/CN115942800A/zh
Priority to GB2212575.1A priority patent/GB2612420A/en
Priority to DE102022123437.1A priority patent/DE102022123437A1/de
Publication of KR20230046668A publication Critical patent/KR20230046668A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 표시 영역과 비표시 영역 간의 시감 차를 줄이면서 우수한 봉지 특성을 갖는 투명 표시 장치를 제공한다. 본 명세서의 일 실시예에 따른 투명 표시 장치는 표시 영역과 표시 영역의 주변에 있는 비표시 영역을 갖는 기판, 표시 영역에 배치되고 제1 투과부를 갖는 복수의 화소, 비표시 영역에 구비된 복수의 제2 투과부 사이에 배치된 슬릿부를 포함한다.

Description

투명 표시 장치{TRANSPARENT DISPLAY APPARATUS}
본 발명은 투명 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD), 플라즈마표시장치(PDP), 유기발광표시장치(OLED), 퀀텀닷발광표시장치(QLED)와 같은 여러 가지 표시장치가 활용되고 있다.
최근에는 사용자가 표시장치를 투과해 반대편에 위치한 사물 또는 이미지를 볼 수 있는 투명 표시 장치에 대한 연구가 활발히 진행되고 있다. 투명 표시 장치는 화상이 표시되는 표시 영역과 베젤 영역을 포함하는 비표시 영역을 포함하며, 표시 영역은 외부 광을 투과시킬 수 있는 투과 영역과 발광 영역을 갖는 비투과 영역을 포함할 수 있다.
한편, 투명 표시 장치는 발광 영역과 투과 영역이 구비된 하판, 및 하판과 마주보게 배치되는 상판이 불투명한 접착제를 이용하여 합착됨으로써 제조될 수 있는데, 이러한 불투명한 접착제는 비표시 영역에 위치되므로 복수의 투명 표시 장치가 인접하게 배치되는 경우 투명 표시 장치들의 일체감을 저해한다.
따라서, 비표시 영역에 위치된 불투명한 접착제 대신 투명한 접착제를 이용하고, 비표시 영역에 위치되는 회로들을 투명하게 변경하여 일체감을 향상시키고 있으나, 비표시 영역과 표시 영역 간의 구조가 달라서(예를 들어, 비표시 영역에는 표시 영역에 위치된 것과 같은 평탄화층이 없어서) 비표시 영역과 표시 영역 간의 시감 차이가 발생한다.
따라서, 비표시 영역에도 평탄화층을 구비하는 연구가 진행되고 있으나, 유기물로 이루어지는 평탄화층이 외부와 인접하는 비표시 영역에 배치되면 평탄화층을 통해 외부의 수분이 투명 표시 장치의 내부로 침투하여 투명 표시 장치의 신뢰성이 저하되는 문제가 있다.
본 발명은 비표시 영역과 표시 영역 간의 시감 차이를 줄이면서 우수한 봉지 특성을 갖는 투명 표시 장치를 제공하는 것을 기술적 과제로 한다.
본 명세서의 일 실시예에 따른 투명 표시 장치는 표시 영역과 표시 영역의 주변에 있는 비표시 영역을 갖는 기판, 표시 영역에 배치되고 제1 투과부를 갖는 복수의 화소, 비표시 영역에 구비된 복수의 제2 투과부, 및 복수의 제2 투과부 사이에 배치된 슬릿부를 포함한다.
본 명세서의 일 실시예에 따른 투명 표시 장치는 복수의 제1 투과부를 갖는 표시 영역과 표시 영역의 주변에서 복수의 제2 투과부를 갖는 비표시 영역을 갖는 기판, 복수의 제2 투과부 사이에 배치된 복수의 전원배선 또는 복수의 더미패턴, 및 복수의 전원배선 또는 복수의 더미 패턴과 부분적으로 중첩된 슬릿부를 포함한다.
본 명세서는 비표시 영역에 슬릿부를 포함하도록 구비됨으로써, 비표시 영역의 투습이 방지되거나 투습 경로가 길어질 수 있어서 신뢰성이 향상될 수 있다.
또한, 본 명세서는 비표시 영역에 슬릿부가 배치되도록 구비됨으로써, 평탄화층 또는 유기발광층과 같은 유기층이 단절될 수 있으므로 투습 방지가 극대화될 수 있다.
또한, 본 명세서는 비표시 영역에 평탄화층과 같은 유기층이 배치되도록 구비됨으로써, 표시 영역과의 시감 차이가 감소될 수 있다.
또한, 본 명세서는 비표시 영역에 배치되는 GIP배선 또는 복수의 전원배선 또는 복수의 더미패턴 상에 평탄화된 픽셀 전극(또는 더미 전극)이 중첩되도록 구비됨으로써, 외광에 대한 반사 시감이 개선될 수 있다.
본 명세서에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 투명 표시 장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 제1 기판을 개략적으로 보여주는 평면도이다.
도 4는 도 3에 도시된 선 Ⅰ-Ⅰ'의 개략적인 단면도이다.
도 5는 도 3의 A부분의 개략적인 확대도이다.
도 6은 도 5에 도시된 선 Ⅱ-Ⅱ'의 개략적인 단면도이다.
도 7은 도 5에 도시된 선 Ⅲ-Ⅲ'의 개략적인 단면도이다.
도 8은 도 5에 도시된 선 Ⅳ-Ⅳ'의 개략적인 단면도이다.
도 9는 도 5에 도시된 선 Ⅳ-Ⅳ'의 다른 예를 나타낸 개략적인 단면도이다.
도 10은 도 5에 도시된 선 Ⅳ-Ⅳ'의 또 다른 예를 나타낸 개략적인 단면도이다.
도 11은 도 3의 B부분의 개략적인 확대도이다.
도 12는 도 11에 도시된 선 Ⅴ-Ⅴ'의 개략적인 단면도이다.
도 13은 도 11에 도시된 선 Ⅵ-Ⅵ'의 개략적인 단면도이다.
도 14는 도 11에 도시된 선 Ⅶ-Ⅶ'의 개략적인 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 명세서의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 투명 표시 장치를 보여주는 사시도이고, 도 2는 도 1의 제1 기판, 소스 드라이브 IC, 연성필름, 회로보드, 및 타이밍 제어부를 보여주는 평면도이고, 도 3은 제1 기판을 개략적으로 보여주는 평면도이고, 도 4는 도 3에 도시된 선 Ⅰ-Ⅰ'의 개략적인 단면도이고, 도 5는 도 3의 A부분의 개략적인 확대도이고, 도 6은 도 5에 도시된 선 Ⅱ-Ⅱ'의 개략적인 단면도이며, 도 7은 도 5에 도시된 선 Ⅲ-Ⅲ'의 개략적인 단면도이다.
이하에서는, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)가 유기발광표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였으나, 이에 한정되지 않는다. 즉, 본 명세서의 일 실시예에 따른 투명 표시 장치는 유기발광표시장치뿐만 아니라, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 퀀텀닷발광표시장치 (Quantum dot Lighting Emitting Diode) 및 전기영동 표시장치(Electrophoresis display) 중 어느 하나로 구현될 수도 있다.
도 1 내지 도 7을 참조하면, 본 명세서의 일 실시예에 따른 표시장치(100)는 게이트 구동부(GD)를 갖는 표시패널(DP), 소스 드라이브 집적회로(integrated circuit, 이하 "IC"라 칭함)(130), 연성필름(140), 회로보드(150), 및 타이밍 제어부(160)를 포함할 수 있다.
표시패널(DP)은 서로 합착된 기판(110)과 대향 기판(120)을 포함할 수 있다.
기판(110)은 박막 트랜지스터를 포함하는 것으로, 트랜지스터 어레이 기판, 하부 기판, 베이스 기판, 또는 제 1 기판일 수 있다. 기판(110)은 투명 글라스 기판 또는 투명 플라스틱 기판일 수 있다. 예를 들어, 기판(110)은 투명 글라스 기판일 수 있다. 이하에서는 기판(110)을 제1 기판이라 정의한다.
대향 기판(120)은 제1 기판(110)과 대향 합착될 수 있다. 예를 들어, 대향 기판(120)은 제1 기판(110)보다 작은 크기를 가지고, 제1 기판(110)의 패드부(PA)를 제외한 나머지 부분과 대향 합착될 수 있다. 대향 기판(120)은 상부 기판, 제 2 기판, 또는 봉지 기판일 수 있다. 대향 기판(120)은 접착 부재(또는 투명 접착제)를 매개로 하는 기판 합착 공정에 의해 제1 기판(110)의 제 1 면과 합착될 수 있다. 이하에서는, 대향 기판(120)을 제2 기판이라 정의한다.
일 예에 따른 제1 기판(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 영상이 표시되는 영역으로서, 화소 어레이 영역, 활성 영역, 화소 어레이부, 표시부, 또는 화면일 수 있다. 예를 들어, 표시 영역(DA)은 표시 패널(DP)의 중앙 부분에 배치될 수 있다.
일 예에 따른 표시 영역(DA)은 게이트 라인들, 데이터 라인들, 화소 구동 전원 라인들, 및 복수의 화소(P)를 포함할 수 있다. 복수의 화소(P) 각각은 게이트 라인들과 데이터 라인들에 의해 정의될 수 있는 복수의 서브 화소(SP), 및 복수의 서브 화소(SP) 중 일부 또는 전부와 인접하도록 배치된 제1 투과부(TR1)를 포함할 수 있다. 상기 제1 투과부(TR1)는 표시 패널(DP)의 전면과 배면을 광이 투과할 수 있도록 구비된 영역이다. 따라서, 표시 패널(DP)의 전면 쪽에 위치된 사용자는 제1 투과부(TR1)를 통해 표시 패널(DP)의 배면 쪽에 위치된 이미지나 배경 등을 볼 수 있다.
복수의 서브 화소(SP) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.
일 예에 따르면, 복수의 서브 화소(SP) 중 서로 인접하게 배치된 적어도 4개의 서브 화소 또는 게이트 라인(또는 데이터 라인)의 길이 방향을 따라 서로 인접하게 배치된 4개의 서브 화소, 및 1개의 제1 투과부(TR1)는 하나의 단위 화소를 구성한다. 하나의 단위 화소는 적색 서브화소, 녹색 서브화소, 청색 서브화소, 백색 서브화소, 및 제1 투과부(TR1)를 포함할 수 있지만, 이에 한정되지 않는다. 일 예로서, 하나의 단위 화소는 적어도 하나의 적색 서브화소, 적어도 하나의 녹색 서브화소, 적어도 하나의 청색 서브화소, 적어도 하나의 백색 서브화소, 및 적어도 하나의 제1 투과부(TR1)를 포함하여 구성될 수 있다.
다른 예에 따르면, 복수의 서브 화소(SP) 중 서로 인접하게 배치된 3개의 서브 화소 또는 게이트 라인(또는 데이터 라인)의 길이 방향을 따라 서로 인접하게 배치된 3개의 서브 화소(SP), 및 1개의 제1 투과부(TR1)는 하나의 단위 화소를 구성한다. 하나의 단위 화소는 적어도 하나의 적색 서브화소, 적어도 하나의 녹색 서브화소, 적어도 하나의 청색 서브화소, 및 적어도 하나의 제1 투과부(TR1)를 포함할 수 있지만, 이에 한정되지 않는다.
복수의 서브 화소(SP) 각각은 박막 트랜지스터, 및 박막 트랜지스터에 연결된 발광부를 포함할 수 있다. 발광부는 제 1 전극과 제 2 전극 사이에 개재된 발광 소자층(또는 유기발광층)을 포함할 수 있다.
복수의 서브 화소(SP) 각각에 배치된 발광 소자층은 각기 다른 컬러 광을 개별적으로 방출하거나 백색 광을 공통적으로 방출할 수 있다. 일 예에 따르면, 복수의 서브 화소(SP) 각각의 발광 소자층이 백색 광을 공통적으로 방출하는 경우, 적색 서브화소와 녹색 서브화소 및 청색 서브화소 각각은 백색 광을 각기 다른 컬러 광으로 변환하는 각기 컬러 필터(또는 파장 변환 부재)를 포함할 수 있다. 이 경우, 일 예에 따른 백색 서브화소는 컬러 필터를 구비하지 않을 수 있다. 다른 예에 따른 백색 서브화소의 적어도 일부 영역은 적색 서브화소와 녹색 서브화소 및 청색 서브화소 중 어느 하나와 동일한 컬러 필터를 포함할 수 있다.
서브 화소(SP)들 각각은 박막 트랜지스터를 이용하여 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 유기발광소자에 소정의 전류를 공급한다. 이로 인해, 서브 화소들 각각의 발광부는 소정의 전류에 따라 소정의 밝기로 발광할 수 있다. 서브 화소(SP)들 각각의 구조에 대한 설명은 도 4를 결부하여 후술한다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 주변 회로 영역, 신호 공급 영역, 비활성 영역, 또는 베젤 영역일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 있도록 구성될 수 있다. 즉, 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 복수의 제2 투과부(TR2)와 슬릿부(SLT)가 구비될 수 있다.
복수의 제2 투과부(TR2) 각각은 제1 투과부(TR1)와 같이, 표시 패널(DP)의 전면과 배면을 광이 투과할 수 있도록 구비된 영역이다. 따라서, 표시 패널(DP)의 전면 쪽에 위치된 사용자는 비표시 영역(NDA)에 구비된 복수의 제2 투과부(TR2)를 통해서도 표시 패널(DP)의 배면 쪽에 위치된 이미지나 배경 등을 볼 수 있다.
결과적으로, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 표시 영역(DA)에 구비된 제1 투과부(TR1)와 비표시 영역(NDA)에 구비된 제2 투과부(TR2)를 통해 표시 패널(DP)의 전면 또는 배면 쪽에 배치된 이미지나 배경을 투과시킬 수 있으므로, 표시 영역에만 투과부가 구비된 경우에 비해 광 투과율이 향상되도록 구비될 수 있다.
또한, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 표시 영역(DA)에 제1 투과부(TR1)가 구비된 것과 같이, 비표시 영역(NDA)에 제2 투과부(TR2)가 구비됨으로써, 표시 영역(DA)과 비표시 영역(NDA)이 유사한 구조로 이루어져서 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이가 감소되어 화면 전체의 시감 특성이 저하되는 것을 방지할 수 있다.
상기 슬릿부(SLT)는 비표시 영역(NDA)에 배치될 수 있다. 슬릿부(SLT)는 비표시 영역(NDA)에 구비되는 평탄부(113) 또는 유기발광층과 같은 유기층(또는 유기물질)을 단절시킬 수 있다. 따라서, 슬릿부(SLT)는 비표시 영역(NDA)에서 표시 영역(DA)으로 유기층을 통해 외부의 수분이나 습기가 침투되는 것을 방지할 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 복수개의 슬릿부(SLT)를 포함할 수 있다. 이에 따라, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)의 투습이 방지되거나 투습 경로가 길어질 수 있어서 신뢰성이 향상될 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 평탄부(113)가 구비될 수 있다. 상기 평탄부(113)는 복수의 제2 투과부(TR2) 사이에 배치될 수 있다. 상기 비표시 영역(NDA)에 평탄부(113)가 배치되는 이유는, 표시 영역(DA)과 동일하거나 유사한 구조를 형성하여서 비표시 영역(NDA)과 표시 영역(DA) 간의 시감 차이를 줄이기 위함이다. 예를 들어, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 도 4와 같이, 표시 영역(DA)의 회로 소자층(111)과 발광소자(또는 제1 전극(114)) 사이에 유기물질로 이루어진 평탄부(113)가 구비되므로, 비표시 영역(NDA)에도 도 6과 같이 회로 소자층(111)과 더미 전극(114') 사이에 유기물질로 이루어진 평탄부(113)를 구비함으로써, 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이가 감소될 수 있다.
한편, 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되므로, 즉, 외부와 접하는 표시 패널(DP)의 가장자리에 배치되므로, 외부의 습기나 수분 등이 비표시 영역(NDA)을 통해 표시 영역(DA)으로 침투될 수 있는데, 전술한 바와 같이 유기물질로 이루어진 평탄부(113)가 비표시 영역(NDA)에 배치되면, 비표시 영역(NDA)의 평탄부(113)를 통해 외부의 수분이 표시 영역(DA)으로 침투되어 표시 패널(DP)의 신뢰성이 저하될 수 있다.
따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 평탄부(113)를 단절시키는 복수의 슬릿부(SLT)가 구비됨으로써, 비표시 영역(NDA)의 평탄부(113)를 통한 투습이 방지될 수 있다.
일 예에 따른 복수의 슬릿부(SLT)는 비표시 영역(NDA)에 배치되는 평탄부(113) 중 복수의 더미 전극(114', 도 5에 도시됨) 사이에 구비된 평탄부(113)가 노광 및 식각 공정을 통해 제거됨으로써 형성될 수 있다. 따라서, 복수의 슬릿부(SLT) 각각은 외부의 수분이 비표시 영역(NDA)에 배치된 평탄부(113)를 통해 표시 영역(DA)으로 침투되는 것을 방지할 수 있다. 이에 대한 구체적인 설명은 도 5 및 도 6을 결부하여 후술한다.
도 2 및 도 3을 참조하면, 비표시 영역(NDA)은 표시 패널(DP)의 가장자리 부분에 배치될 수 있다. 일 예에 따른 비표시 영역(NDA)은 제1 기판(110)의 가장자리 부분에 배치된 제 1 내지 제 4 비표시 영역을 포함할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)의 제 1 측에 배치되거나 접한 제 1 비표시 영역, 표시 영역(DA)의 제 2 측에 배치되거나 접한 제 2 비표시 영역, 표시 영역(DA)의 제 2 측과 나란한 표시 영역(DA)의 제 3 측에 배치되거나 접한 제 3 비표시 영역, 및 표시 영역(DA)의 제 1 측과 나란한 표시 영역(DA)의 제 4 측에 배치되거나 접한 제 4 비표시 영역을 포함할 수 있다. 예를 들어, 제 1 및 제 4 비표시 영역 각각은 제 1 방향(X)과 나란할 수 있고, 제 2 및 제 3 비표시 영역 각각은 제 1 방향(X)을 가로지르는(또는 수직한) 제 2 축방향(Y)과 나란할 수 있다.
비표시 영역(NDA) 중 어느 하나의 비표시 영역은 패드 영역(PA)을 포함할 수 있다. 패드 영역(PA)은 비표시 영역(NDA) 중 제2 기판(120)에 의해 덮이지 않고 외부로 노출된 제 1 내지 제 4 비표시 영역 중 적어도 하나에 배치될 수 있다. 예를 들어, 패드 영역은 제 1 비표시 영역에 배치될 수 있다. 이 경우, 도 3에 도시된 바와 같이, 제2 및 제3 비표시 영역에는 게이트 구동부(GD)가 배치될 수 있다. 그리고, 제4 비표시 영역에는 표시 영역(DA)에 전원을 공급하기 위한 전원 공유 라인 등이 배치될 수 있다. 제4 비표시 영역은 패드 영역(PA)이 배치되지 않는 비패드부(NP)일 수 있다.
패드 영역(PA)에는 복수의 패드부(미도시)가 제1 축방향(X)을 따라 서로 이격되도록 배치될 수 있다. 일 예에 따른 복수의 패드부 각각은 복수의 데이터 패드, 적어도 하나의 화소 구동 전원 패드, 및 복수의 공통 전원 패드를 포함할 수 있다.
게이트 구동부(GD)는 타이밍 제어부(160)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들에 게이트 신호들을 공급한다. 게이트 구동부(GD)는 표시패널(DP)의 표시영역(DA)의 일측 또는 도 3과 같이, 표시영역(DA)의 양측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. 또는, 게이트 구동부(GD)는 구동 칩으로 제작되어 연성필름에 실장되고 TAB(tape automated bonding) 방식으로 표시패널(DP)의 표시영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 부착될 수도 있다. 게이트 구동부(GD)는 복수의 게이트 구동회로(또는 GIP회로부)(200, 도 5에 도시됨)를 포함할 수 있다.
복수의 게이트 구동회로는 도 3을 기준으로 표시 영역(DA)의 좌측 즉, 제2 비표시 영역과, 표시 영역(DA)의 우측 즉, 제3 비표시 영역에 나누어 배치될 수 있다. 일 예에 따르면, 제2 비표시 영역에 배치된 게이트 구동 회로는 표시 영역(DA)에 배치된 게이트 라인들 각각과 전기적으로 연결되고, 제3 비표시 영역에 배치된 게이트 구동 회로는 표시 영역(DA)에 배치된 게이트 라인들 각각과 전기적으로 연결될 수 있다. 예를 들어, 제2 비표시 영역의 게이트 구동 회로는 게이트 라인들 각각의 일측에 연결되고, 제3 비표시 영역의 게이트 구동 회로는 게이트 라인들 각각의 타측에 연결될 수 있다.
다른 예에 따르면, 제2 비표시 영역의 게이트 구동 회로는 표시 영역(DA)에 배치된 게이트 라인들 중 홀수번째(또는 짝수번째) 게이트 라인들 각각과 전기적으로 연결되고, 제3 비표시 영역의 게이트 구동 회로는 표시 영역(DA)에 배치된 게이트 라인들 중 짝수번째(또는 홀수번째) 게이트 라인들 각각과 전기적으로 연결될 수 있다. 예를 들어, 제2 비표시 영역의 게이트 구동 회로는 홀수번째 게이트 라인들 각각의 일측에 연결되고, 제3 비표시 영역의 게이트 구동 회로는 짝수번째 게이트 라인들 각각의 타측에 연결될 수 있다.
상기 복수의 게이트 구동회로(200)는 복수의 패드부로부터 공급되는 게이트 제어 신호와 게이트 회로 구동 전원들을 기반으로 순차적으로 쉬프트되는 게이트 신호를 출력할 수 있다. 이러한 복수의 게이트 구동회로(200)는 도 5와 같이 더미 전극(114')의 하부에 배치될 수 있다. 따라서, 복수의 게이트 구동회로(200)는 더미 전극(114')에 중첩될 수 있다. 더미 전극(114')은 외광으로부터 복수의 게이트 구동회로(200)를 가릴 수 있으므로, 복수의 게이트 구동회로(200)에 의한 외광 반사를 줄이거나 방지할 수 있다.
한편, 일 예에 따른 복수의 게이트 구동회로(200)는 다수의 TFT, 다수의 클럭 신호 배선, 및 다수의 신호 배선들을 포함할 수 있다. 이러한 복수의 게이트 구동회로(200)는 복수의 GIP배선(GPL)에 연결될 수 있다. 복수의 GIP배선(GPL)은 화소(P)에 구비되는 게이트 라인과 연결될 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)에 있어서, 복수의 슬릿부(SLT)는 게이트 구동부(GD)에 배치되며, 복수의 슬릿부(SLT) 각각은 복수의 GIP배선(GPL) 중 적어도 하나와 중첩될 수 있다. 게이트 구동부(GD)에 배치되는 복수의 GIP배선(GPL)은 제2 투과부(TR2)의 투과율이 감소되는 것을 방지하기 위해, 제2 투과부(TR2)와 중첩되지 않도록 배치될 수 있다. 이에 따라, 복수의 GIP배선(GPL) 중 적어도 하나는 도 5와 같이, 제2 투과부(TR2)들 사이에 배치되는 복수의 슬릿부(SLT) 각각과 중첩될 수 있다. 상기 중첩은 제1 기판(110)의 최소 두께 방향으로의 중첩을 의미하며, 부분적으로 중첩되는 것을 포함할 수 있다.
소스 드라이브 IC(130, 도 2에 도시됨)는 타이밍 제어부(160)로부터 디지털 비디오 데이터와 소스 제어신호를 입력 받는다. 소스 드라이브 IC(130)는 소스 제어신호에 따라 디지털 비디오 데이터를 아날로그 데이터전압들로 변환하여 데이터 라인들에 공급한다. 소스 드라이브 IC(130)가 구동 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성필름(140)에 실장될 수 있다.
표시패널(DP)의 비표시 영역(NDA)에는 데이터 패드들과 같은 패드들이 형성될 수 있다. 연성필름(140)에는 패드들과 소스 드라이브 IC(130)를 연결하는 배선들, 패드들과 회로보드(150)의 배선들을 연결하는 배선들이 형성될 수 있다. 연성필름(140)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 패드들 상에 부착되며, 이로 인해 패드들과 연성필름(140)의 배선들이 연결될 수 있다.
회로보드(150)는 연성필름(140)들에 부착될 수 있다. 회로보드(150)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로보드(150)에는 타이밍 제어부(160)가 실장될 수 있다. 회로보드(150)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(160)는 회로보드(150)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(160)는 타이밍 신호에 기초하여 게이트 구동부(GD)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 드라이브 IC(130)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(160)는 게이트 제어신호를 게이트 구동부(GD)에 공급하고, 소스 제어신호를 소스 드라이브 IC(130)들에 공급한다.
도 3을 참조하면, 제1 투과부(TR1)는 복수의 서브 화소(SP) 중 적어도 일부와 인접하게 배치되어 하나의 화소(P)에 포함될 수 있다. 표시 영역(DA)에는 복수의 화소(P)가 구비되므로, 제1 투과부(TR1)는 표시 영역(DA)에 복수개 구비될 수 있다. 도 3에서는 제1 투과부(TR1)가 사각형 형태로 구비된 것으로 도시되었으나, 이에 한정되지 않으며 제1 투과부(TR1)는 다양한 형태로 구비될 수 있다. 예컨대, 제1 투과부(TR1)는 도 5에 도시된 제2 투과부(TR2)와 같이 오목부와 볼록부를 포함하는 형태로 구비될 수 있다.
마찬가지로, 일 예에 따른 제2 투과부(TR2)는 제1 투과부(TR1)와 같은 형태로 구비될 수 있다. 여기서, 같은 형태라 함은 같은 형상을 의미하는 것이며, 크기(또는 면적)까지 동일한 것을 의미하는 것은 아니다. 그러나, 반드시 이에 한정되지 않으며 제2 투과부(TR2)는 제1 투과부(TR1)와 형상 뿐만 아니라, 크기(또는 면적)까지 동일하게 구비될 수도 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 제2 투과부(TR2)가 배치되도록 구비됨으로써, 전체적인 광 투과율이 향상될 수 있을 뿐만 아니라, 표시 영역(DA)과의 시감 차이가 감소되도록 구비될 수 있다. 보다 구체적으로, 표시 영역(DA)에는 복수의 화소(P) 각각이 갖는 제1 투과부(TR1)가 배치되고, 비표시 영역(NDA)에는 제2 투과부(TR2)가 배치되기 때문에 본 투명 표시 장치(100)의 투과율은 향상되면서 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차는 감소될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)의 전면 쪽에 위치된 사용자는 표시 영역(DA)과 비표시 영역(NDA) 간에 이질감이 없으면서 시인성이 향상된 배경 또는 이미지(투명 표시 장치(100)의 후면 쪽에 위치된 배경 또는 이미지)를 볼 수 있다.
게다가, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 제2 투과부(TR2)가 제1 투과부(TR1)와 같은 형태로 구비됨으로써, 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이를 더욱 줄일 수 있으므로, 표시 영역(DA)과 비표시 영역(NDA)을 통한 배경 또는 이미지를 사용자가 더욱 일체감 있게 볼 수 있도록 구비될 수 있다.
이하에서는 도 3 및 도 4를 참조하여, 본 명세서의 일 실시예에 따른 표시장치(100)가 갖는 서브 화소(SP)에 대해 설명한다.
도 3 및 도 4를 참조하면, 본 명세서의 일 실시예에 따른 표시장치(100)는 제 1 기판(110) 상에 구비되며 박막 트랜지스터(112)에 대한 수분 침투를 방지하기 위해 버퍼층(BL)을 포함할 수 있다.
또한, 본 명세서의 일 실시예에 따른 서브 화소(SP)들 각각은 버퍼층(BL)의 상면에 구비되며 게이트 절연막(111a), 층간 절연막(111b), 보호층(111c), 및 박막 트랜지스터(112)를 포함하는 회로 소자층(111), 회로 소자층(111) 상에 구비되는 평탄부(113), 평탄부(113) 상에 구비된 제 1 전극(114), 뱅크(115), 유기발광층(116), 제 2 전극(117), 캡핑층(118), 및 봉지층(119)을 포함할 수 있다. 상기 제 1 전극(114), 유기발광층(116), 및 제 2 전극(117)은 발광 소자에 포함될 수 있다.
상기 버퍼층(BL)은 박막 트랜지스터(112)를 보호하기 위해 제 1 기판(110)과 회로 소자층(111)(또는 게이트 절연막(111a)) 사이에 형성될 수 있다. 버퍼층(BL)은 제1 기판(110)의 일면(또는 앞면) 전체에 배치될 수 있다. 버퍼층(BL)은 박막 트랜지스터의 제조 공정 중 고온 공정시 제1 기판(110)에 함유된 물질이 트랜지스터층으로 확산되는 것을 차단하는 역할을 겸할 수 있다. 선택적으로, 버퍼층(BL)은 경우에 따라서 생략될 수도 있다.
회로 소자층(111)은 게이트 절연막(111a), 층간 절연막(111b), 보호층(111c), 및 박막 트랜지스터(112)를 포함할 수 있다. 상기 게이트 절연막(111a), 층간 절연막(111b), 및 보호층(111c)은 무기막부에 포함될 수 있다.
일 예에 따른 박막 트랜지스터(112)는 액티브층(112a), 게이트 전극(112b), 소스 전극(112c), 및 드레인 전극(112d)을 포함할 수 있다.
액티브층(112a)은 화소(P)의 회로 영역의 박막 트랜지스터 영역에 형성된 채널 영역과 드레인 영역 및 소스 영역을 포함할 수 있다. 드레인 영역과 소스 영역은 채널 영역을 사이에 두고 서로 나란하도록 이격될 수 있다.
액티브층(112a)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide) 및 유기물(organic material) 중 어느 하나를 기반으로 하는 반도체 물질로 구성될 수 있다.
게이트 절연막(111a)은 액티브층(112a)의 채널 영역 상에 형성될 수 있다. 일 예로서, 게이트 절연막(111a)은 액티브층(112a)의 채널 영역 상에만 섬 형태로 형성되거나 액티브층(112a)을 포함하는 제1 기판(110) 또는 버퍼층(BL)의 전면(前面) 전체에 형성될 수 있다.
게이트 전극(112b)은 액티브층(112a)의 채널 영역(111c)과 중첩되도록 게이트 절연막(111a) 상에 형성될 수 있다.
층간 절연막(111b)은 게이트 전극(112b)과 액티브층(112a)의 드레인 영역 및 소스 영역 상에 형성될 수 있다. 층간 절연막(111b)은 회로 영역 및 화소(P)에 광이 발광되는 발광 영역 전체에 형성될 수 있다. 예를 들어, 층간 절연막(111b)은 무기 물질로 이루어질 수 있다. 그러나, 반드시 이에 한정되지 않는다.
소스 전극(112c)은 액티브층(112a)의 소스 영역과 중첩되는 층간 절연막(111b)에 마련된 소스 콘택홀을 통해 액티브층(112a)의 소스 영역과 전기적으로 연결될 수 있다.
드레인 전극(112d)은 액티브층(112a)의 드레인 영역과 중첩되는 층간 절연막(111b)에 마련된 드레인 콘택홀을 통해 액티브층(112a)의 드레인 영역과 전기적으로 연결될 수 있다.
드레인 전극(112d)과 소스 전극(112c) 각각은 동일한 금속 재질로 이루어질 수 있다. 예를 들어, 드레인 전극(112d)과 소스 전극(112c) 각각은 게이트 전극과 동일하거나 다른 단일 금속층, 합금의 단일층, 또는 2층 이상의 다중층으로 이루어질 수 있다.
추가적으로, 회로 영역에는 박막 트랜지스터(112)와 함께 배치된 제 1 및 제 2 스위칭 박막 트랜지스터, 및 커패시터를 더 포함할 수 있다. 제 1 및 제 2 스위칭 박막 트랜지스터 각각은 박막 트랜지스터(112)와 동일한 구조를 가지도록 화소(P)의 회로 영역 상에 마련되므로, 이에 대한 설명은 생략하기로 한다. 커패시터는 층간 절연막(111b)을 사이에 두고 서로 중첩되는 박막 트랜지스터(112)의 게이트 전극(112b)과 소스 전극(112c) 사이의 중첩 영역에 마련될 수 있다.
부가적으로, 화소 영역에 마련된 박막 트랜지스터는 광에 의해 문턱 전압이 쉬프트되는 특성을 가질 수 있는데, 이를 방지하기 위하여, 표시 패널 또는 제 1 기판(110)은 박막 트랜지스터(112), 제 1 스위칭 박막 트랜지스터, 및 제 2 스위칭 박막 트랜지스터 중 적어도 하나의 액티브층(112a)의 아래에 마련된 차광층(미도시)을 더 포함할 수 있다. 차광층은 제1 기판(110)과 액티브층(112a) 사이에 마련되어 제1 기판(110)을 통해서 액티브층(112a) 쪽으로 입사되는 광을 차단함으로써 외부 광에 의한 트랜지스터의 문턱 전압 변화를 최소화할 수 있다.
보호층(111c)은 화소(P)가 배치되는 화소 영역을 덮도록 제1 기판(110) 상에 마련될 수 있다. 보호층(111c)은 박막 트랜지스터(112)의 드레인 전극(112d)과 소스 전극(112c) 및 층간 절연막(111b)을 덮는다. 보호층(111c)은 회로 영역 및 발광 영역 전체에 형성될 수 있다. 예를 들어, 보호층(111c)은 패시베이션층의 용어로 표현될 수도 있다. 이러한 보호층(111c)은 생략될 수도 있다.
상기 게이트 절연막(111a), 층간 절연막(111b), 및 보호층(111c)은 무기 물질로 이루어진 무기막층에 포함될 수 있다.
평탄부(113)는 보호층(111c)을 덮도록 제1 기판(110) 상에 마련될 수 있다. 보호층(111c)이 생략될 때, 평탄부(113)는 회로 영역을 덮도록 제1 기판(110) 상에 마련될 수 있다. 평탄부(113)는 회로 영역 및 발광 영역 전체에 형성될 수 있다. 또한, 평탄부(113)는 비표시 영역(NDA) 중 패드 영역(PA)을 제외한 나머지 영역 및 표시 영역(DA) 전체에 형성될 수 있다. 예를 들어, 평탄부(113)는 표시 영역(DA)으로부터 패드 영역(PA)을 제외한 나머지 비표시 영역(NDA) 쪽으로 연장되거나 확장된 연장부(또는 확장부)를 포함할 수 있다. 따라서, 평탄부(113)는 표시 영역(DA)보다 상대적으로 넓은 크기를 가질 수 있다. 전술한 바와 같이, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 평탄부(113)가 비표시 영역(NDA)에도 배치될 수 있다. 상기 비표시 영역(NDA)에 배치된 평탄부(113)는 표시 영역(DA)에 구비된 평탄부(113)와 동일한 물질로 이루어질 수 있다. 따라서, 비표시 영역(NDA)과 표시 영역(DA)과의 시감 차이가 감소될 수 있다. 또한, 상기 비표시 영역(NDA)에 배치된 평탄부(113)는 표시 영역(DA)에 구비된 평탄부(113)와 동일한 공정을 통해 동일한 층에 위치하도록 형성될 수 있다.
일 예에 따른 평탄부(113)는 상대적으로 두꺼운 두께를 가지도록 형성되어 표시 영역(DA) 상에 평탄면을 제공할 수 있다. 예를 들어, 평탄부(113)는 포토 아크릴(photo acryl), 벤조사이클로부텐(benzocyclobutene), 폴리 이미드(polyimide), 및 불소 수지 등과 같은 유기 물질로 이루어질 수 있다.
제 1 전극(114)은 평탄부(113) 상에 형성될 수 있다. 제 1 전극(114)은 평탄부(113)와 보호층(111c)을 관통하는 콘택홀을 통해 박막 트랜지스터(112)의 드레인 전극 또는 소스 전극에 접속된다.
제 1 전극(114)은 투명한 금속물질, 반투과 금속물질 및 반사율이 높은 금속물질 중 적어도 하나로 이루어질 수 있다.
투명 표시 장치(100)가 상부 발광 방식으로 이루어지는 경우, 제 1 전극(114)은 반사율이 높은 금속물질 또는 반사율이 높은 금속물질과 투명한 금속물질의 적층 구조로 이루어질 수 있다. 예컨대, 제 1 전극(114)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다.
투명 표시 장치(100)가 하부 발광 방식으로 이루어지는 경우, 제 1 전극(114)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
한편, 제 1 전극(114)을 이루는 재료에는 MoTi가 포함될 수 있다. 이러한 제 1 전극(114)은 애노드 전극일 수 있다.
뱅크(115)는 광이 발광되지 않는 비발광 영역으로, 복수의 서브 화소(SP)들 각각이 갖는 발광 영역(또는 발광부)들 각각을 둘러싸도록 구비될 수 있다. 즉, 뱅크(115)는 발광 영역(또는 발광부)들 각각을 구획(또는 정의)할 수 있다.
상기 뱅크(115)는 평탄화막(113) 상에서 제 1 전극(114)의 가장자리를 덮도록 형성됨으로써, 복수의 서브 화소(SP)들 각각이 갖는 발광 영역(또는 발광부)들을 구획(또는 정의)할 수 있다.
뱅크(115)는 서브 화소(SP)들 각각이 갖는 제 1 전극(114) 각각의 가장자리를 덮고 제 1 전극(114) 각각의 일부가 노출되도록 형성될 수 있다. 이에 따라, 뱅크(115)는 제 1 전극(114) 각각의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다. 상기 뱅크(115)에 의해 가려지지 않은 제 1 전극(114)의 노출 부분이 발광 영역(또는 발광부)일 수 있다.
뱅크(115)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 그러나, 이에 한정되지 않는다.
상기 뱅크(115)는 비표시 영역(NDA)에서 상기 제1 전극(114)과 동일한 층(또는 평탄부(113)의 상면)에 구비되는 복수의 더미 전극(114') 각각을 부분적으로 덮도록 비표시 영역(NDA)에 구비될 수도 있다. 예를 들어, 비표시 영역(NDA)의 뱅크(115)는 복수의 더미 전극(114') 각각의 가장자리를 덮도록 구비될 수 있다. 상기 복수의 더미 전극(114')은 비표시 영역(NDA)과 표시 영역(DA) 간의 시감 차이를 개선하기 위해 비표시 영역(NDA)에 구비될 수 있다. 비표시 영역(NDA)에 구비되는 복수의 더미 전극(114')은 전원이 공급되지 않으므로 끝단에서 전류가 집중되지 않을 수 있다. 따라서, 비표시 영역(NDA)에 구비되는 뱅크(115)는 표시 영역(DA)과의 시감 차이를 줄이기 위해 비표시 영역(NDA)에 구비될 수 있다.
또한, 복수의 더미 전극(114')은 복수의 GIP배선(GPL)에 대한 외광(EXL, 도 8에 도시됨)의 반사 시감을 개선하기 위해 구비될 수 있다. 복수의 더미 전극(114')은 비표시 영역(NDA)에 배치되는 무기막부 상에서 복수의 GIP배선(GPL) 중 적어도 하나의 일부. 즉, 복수의 GIP배선(GPL) 중 적어도 하나와 부분적으로 중첩되도록 구비될 수 있다. 상기 복수의 더미 전극(114')은 GIP배선(GPL) 상에 배치된 평탄부(113) 상에 배치될 수 있다. 따라서, 복수의 더미 전극(114')은 GIP배선(GPL)이 갖는 요철 형상에 상관 없이 평탄하게 구비될 수 있다. 그러므로, 복수의 더미 전극(114')은 복수의 GIP배선(GPL)에 의해 외광이 반사되는 것을 줄이거나 방지할 수 있다. 따라서, 복수의 더미 전극(114')은 GIP배선(GPL)에 대한 외광의 반사 시감을 개선할 수 있다. 또한, 복수의 더미 전극(114')은 복수의 게이트 구동회로(200)(또는 GIP회로부) 상에 중첩되게 배치됨으로써, 복수의 게이트 구동회로(200)에 대한 외광의 반사 시감을 개선할 수 있다.
상기 더미 전극(114')은 비표시 영역(NDA)에 복수개 구비될 수 있다. 복수의 더미 전극(114')은 제2 투과부(TR2)들 사이에 서로 이격되어 배치될 수 있다. 따라서, 상기 복수의 더미 전극(114')은 화소(P)에서 서로 이격되게 배치된 제1 전극(114)과 유사 또는 동일한 구조로 구비될 수 있다. 이에 따라, 비표시 영역(NDA)과 표시 영역(DA)과의 시감 차이가 더 감소될 수 있다. 상기 복수의 더미 전극(114') 각각은 비표시 영역(NDA)에 구비된 복수의 GIP배선(GPL)을 덮는 평탄부(113) 상(또는 평탄부(113)의 상면)에 배치될 수 있다. 따라서, 비표시 영역(NDA)의 평탄부(113)는 더미 전극(114')들 각각의 하부에 배치될 수 있고, 더미 전극(114')들 각각은 복수의 슬릿부(SLT) 및 복수의 제2 투과부(TR2) 중 적어도 하나와 인접하게 배치될 수 있다.
상기 더미 전극(114')들 각각은 복수의 GIP배선(GPL) 및 복수의 게이트 구동회로(200)를 덮는 평탄부(113)의 상면에 배치되므로 평탄하게 구비될 수 있다. 이에 따라, 비표시 영역(NDA)에 더미 전극이 요철을 갖는 구조로 구비되는 경우에 비해 외광에 대한 반사 시감이 개선될 수 있다. 요철 구조로 구비된 더미 전극은 외광을 다양한 방향으로 반사시키기 때문에 반사 시감이 좋지 않을 수 있다. 반면, 본 명세서와 같이 평탄한 구조로 구비된 더미 전극(114')은 외광을 대부분 일정한 방향으로만 반사시키기 때문에, 더미 전극(114')의 하부에 배치되는 GIP배선(GPL)이 사용자에게 인지되는 것을 줄일 수 있어서 반사 시감을 개선시킬 수 있다.
한편, 일 예에 따른 복수의 GIP배선(GPL)은 패드 영역(PA)의 패드부들과 게이트 구동부(GD)의 복수의 게이트 구동회로(200)를 연결하는 복수의 제1 GIP배선(GPL1), 및 복수의 게이트 구동회로(200)와 표시 영역(DA)에 구비된 게이트 라인을 연결하는 복수의 제2 GIP배선(GPL2)을 포함할 수 있다. 도 5를 참고하면, 복수의 제1 GIP배선(GPL1)은 제2 투과부(TR2)들 사이에서 세로 방향(또는 도 3의 Y축방향)으로 배치될 수 있고, 복수의 제2 GIP배선(GPL2)은 제2 투과부(TR2)들 사이에서 가로 방향(또는 도 3의 X축방향)으로 배치될 수 있다.
다시 도 4를 참조하면, 제 1 전극(114) 및 뱅크(115) 상에는 유기발광층(116)이 형성된다. 유기발광층(116)은 제 1 전극(114)과 제 2 전극(117)에 전압이 인가되면 정공과 전자가 각각 유기발광층(116)으로 이동하게 되며, 유기발광층(116)에서 서로 결합하여 발광하게 된다.
유기발광층(116)은 복수의 서브 화소(SP), 및 뱅크(115) 상에 구비되는 공통층으로 형성될 수 있다. 이 경우, 유기발광층(116)은 복수의 발광층 예컨대, 황녹색 발광층과 청색 발광층이 적층되는 텐덤 구조로 구비될 수 있으며, 제 1 전극(114)과 제 2 전극(117) 사이에 전계가 형성되면 백색의 광을 방출할 수 있다.
제 2 기판(120) 상에는 해당하는 서브 화소(SP)의 색에 부합되는 컬러 필터가 형성될 수 있다. 예컨대, 적색 서브 화소에는 적색 컬러필터가 구비되고, 녹색 서브 화소에는 녹색 컬러 필터가 구비되며, 청색 서브 화소에는 청색 컬러 필터가 구비될 수 있다. 백색 서브 화소에는 유기발광층(116)이 백색 광을 발광하므로 컬러 필터가 구비되지 않을 수 있다.
제 2 전극(117)은 유기발광층(116) 상에 형성된다. 제 2 전극(117)은 서브 화소(SP)들에 공통적으로 형성되는 공통층일 수 있다. 이러한 제 2 전극(117)은 투명한 금속물질, 반투과 금속물질 또는 반사율이 높은 금속물질로 이루어질 수 있다.
투명 표시 장치(100)가 상부 발광 방식으로 이루어지는 경우, 제 2 전극(117)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
투명 표시 장치(100)가 하부 발광 방식으로 이루어지는 경우, 제 2 전극(117)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, 및 Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. 이러한 제 2 전극(117)은 캐소드 전극일 수 있다.
제 2 전극(117) 상에는 캡핑층(capping layer)(118)이 형성될 수 있으나, 생략될 수도 있다.
캡핑층(118) 상에는 봉지층(119)이 형성된다. 봉지층(119)은 유기발광층(116)과 제 2 전극(117)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지층(119)은 적어도 하나의 무기막을 포함할 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)에 있어서, 봉지층(119)은 표시 영역(DA) 뿐만 아니라 도 6과 같이 비표시 영역(NDA)에도 배치될 수 있다. 일 예에 따른 봉지층(119)은 표시 영역(DA)에서는 투명 충진 부재(TF, 도 4에 도시됨)와 캡핑층(118) 사이에 배치될 수 있고, 비표시 영역(NDA)에서는 캡핑층(118)과 투명 연결 부재(TD, 도 6에 도시됨) 사이, 및 버퍼층(BL)과 투명 연결 부재(TD) 사이에 배치될 수 있다. 따라서, 봉지층(119)은 표시 영역(DA)에서 제1 투과부(TR1)와 중첩될 수 있고, 비표시 영역(NDA)에서 복수의 슬릿부(SLT) 각각과 중첩될 수 있다.
일 예에 따른 투명 연결 부재(TD)는 제1 기판(110)과 제2 기판(120)을 합착시키기 위한 것이다. 예를 들어, 투명 연결 부재(TD)는 열 경화성 투명 접착제 또는 광 경화성 투명 접착제를 포함할 수 있다. 투명 연결 부재(TD)는 표시 영역(DA) 쪽으로 침투하는 외부의 수분이나 습기를 흡수하기 위한 흡수 물질(미도시)을 함유할 수 있다. 예를 들어, 흡수 물질은 게터일 수 있다.
일 예에 따른 투명 충진 부재(TF)는 투명 연결 부재(TD)와 인접하도록 표시 영역(DA)에 배치될 수 있다. 투명 충진 부재(TF)는 표시 영역(DA)에 배치된 제1 기판(110)과 제2 기판(120) 사이의 갭(GAP)을 메우도록 배치됨으로써, 제1 기판(110)과 제2 기판(120)을 지지할 수 있다. 따라서, 투명 충진 부재(TF)는 표시 영역(DA)에 배치된 제1 기판(110)과 제2 기판(120)이 외력에 의해 쉽게 변형되는 것을 방지할 수 있다. 또한, 투명 충진 부재(TF)는 제2 기판(120)과 제1 기판(110)에 형성되는 유기발광층(116) 사이에 배치되도록 구비됨으로써, 제2 기판(120)을 통해 침투되는 외부의 수분이나 습기가 유기발광층(116)으로 도달하지 못하도록 수분을 막는 배리어 기능을 가질 수 있다. 투명 충진 부재(TF)는 수분 침투 방지 효과를 높이기 위해 수분이나 습기를 흡수하기 위한 흡수 물질을 더 함유할 수 있다.
봉지층(119)은 도 6과 같이, 표시 영역(DA)에서는 투명 충진 부재(TF)와 접촉되고 비표시 영역(NDA)에서는 투명 연결 부재(TD)와 접촉될 수 있다. 따라서, 일 예에 따른 봉지층(119)은 제1 기판(110)과 제2 기판(120)의 전체적인 결합력을 증대시키기 위해, 투명 충진 부재(TF) 및 투명 연결 부재(TD) 중 적어도 하나와 접착력이 큰 물질로 이루어질 수 있다.
결과적으로, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에서 투명 연결 부재(TD)와 중첩되는 복수의 슬릿부(SLT), 및 표시 영역(DA)에서 투명 충진 부재(TF)와 중첩되는 제1 투과부(TR1)를 포함하는 구조적 특징을 가질 수 있다.
다시, 도 5를 참조하면, 제2 투과부(TR2)는 적어도 한 개 이상의 오목부(CP)와 적어도 한 개 이상의 볼록부(PP)를 포함할 수 있다. 상기 오목부(CP)와 볼록부(PP)는 표시 패널(DP)의 전면 또는 후면 쪽에 위치된 배경 또는 이미지가 제2 투과부(TR2)를 투과하여 표시 패널(DP)의 반대 쪽에 위치된 사용자에게 보여질 경우, 제2 투과부(TR2)를 투과한 배경 또는 이미지의 헤이즈(Haze)를 감소시키거나 방지하기 위한 것이다.
상기 오목부(CP)와 볼록부는 서로 인접하게 배치될 수 있다. 오목부(CP)는 도 5와 같이 반원 형태로 형성될 수 있으나, 이에 한정되지 않으며 헤이즈를 감소시킬 수 있으면, 'ㄷ', '<', '⊂' 또는 이러한 형태들을 회전시킨 형태 등과 같은 다양한 형태로 형성될 수 있다. 상기 볼록부(PP)는 오목부(CP)의 형태와 반대되는 형태로 구비될 수 있으나, 반드시 이에 한정되지 않으며 다양한 형태로 형성될 수 있다.
도 5 및 도 6을 참조하면, 본 명세서의 일 실시예에 따른 투명표시장치(100)에 있어서, 복수의 슬릿부(SLT) 각각은 인접한 복수의 제2 투과부(TR2)를 연결하도록 배치될 수 있다.
일 예에 따른 제2 투과부(TR2)는 제1 기판(110) 상에 구비된 복수의 무기막층으로 이루어진 무기막부(또는 회로 소자층)(111), 무기막부(111) 상에 구비된 평탄부(113), 및 평탄부(113) 상에 구비된 뱅크(115)가 패턴되어 형성될 수 있다. 그리고, 일 예에 따른 복수의 슬릿부(SLT)는 도 6에 도시된 바와 같이, 제1 기판(110) 상에 구비된 무기막부(111), 무기막부(111) 상에 구비된 평탄부(113), 및 평탄부(113) 상에 구비된 뱅크(115)가 패턴되어 형성될 수 있다. 따라서, 복수의 슬릿부(SLT)는 제2 투과부(TR2)와 유사한 구조로 구비될 수 있으며, 도 5와 같이 평면 상에서 복수의 슬릿부(SLT) 각각은 인접한 복수의 제2 투과부(TR2)를 연결하는 구조로 구비될 수 있다. 복수의 슬릿부(SLT)는 도 5와 같이, 제2 투과부(TR2)들 사이를 모두 연결하지는 않고, 투습 방향이 아닌 다른 방향으로는 일부의 제2 투과부(TR2)들 사이를 연결하도록 구비될 수 있다. 이에 대한 구체적인 설명은 후술한다.
전술한 바와 같이, 복수의 제2 투과부(TR2)와 복수의 슬릿부(SLT) 각각은 비표시 영역(NDA)에 구비된 평탄부(113)가 제거(또는 패턴)되어 형성되고, 도 5와 같이 서로 연결되는 형태로 구비될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역의 평탄부가 제거 또는 단절되지 않는 경우에 비해 외부의 수분이 비표시 영역(NDA)에 구비된 평탄부(113)를 통해 표시 영역(DA)으로 침투되는 것을 방지할 수 있다.
한편, 도 5에 도시된 바와 같이, 본 명세서의 일 실시예에 따른 투명 표시 장치(1)가 갖는 복수의 GIP배선(GPL)은 제2 투과부(TR2)의 투과율 향상을 위해, 제2 투과부(TR2)를 지나지 않기 때문에 즉, 제2 투과부(TR2)와 중첩되지 않기 때문에, 슬릿부(SLT)만이 복수의 GIP배선(GPL) 중 적어도 하나와 중첩될 수 있다. 그리고, 복수의 슬릿부(SLT) 각각은 인접한 제2 투과부(TR2)들 사이에서 제2 투과부(TR2)보다 좁은 폭으로 형성되기 때문에, 복수의 슬릿부(SLT) 각각은 중첩되는 GIP배선(GPL)의 전체가 아닌 일부에만 중첩될 수 있다. 따라서, 도 5와 같이 복수의 슬릿부(SLT) 각각과 중첩되지 않는 GIP배선(GPL)은 복수의 더미 전극(114')과 대부분 중첩될 수 있다.
일 예에 따른 복수의 슬릿부(SLT) 각각의 폭(W1)은 복수의 제2 투과부(TR2) 각각의 폭(W2)보다 좁게 구비될 수 있다. 복수의 슬릿부(SLT) 각각은 제2 투과부(TR2)들 사이에 배치된 복수의 더미 전극(114') 사이에 배치되기 때문에, 복수의 슬릿부(SLT) 각각의 폭이 제2 투과부(TR2)의 폭보다 넓거나 같으면 상대적으로 더미 전극(114')의 크기가 작아질 수 밖에 없다. 그렇게 되면 더미전극(114')의 하부에 배치되는 GIP배선(GPL)과 더미 전극(114')이 중첩되는 면적이 작아져서(또는 슬릿부(SLT)에서 노출되는 GIP배선(GPL)의 면적이 커져서) 외광에 대한 GIP배선(GPL)의 반사율이 증가될 수 있다. 이 경우, 표시 패널(DP)의 전면에 위치된 사용자가 표시 패널(DP)의 후면에 위치된 배경 또는 이미지를 잘 볼 수 없게 된다. 즉, 시인성이 저하된다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 복수의 슬릿부(SLT) 각각의 폭(W1)이 복수의 제2 투과부(TR2) 각각의 폭(W2)보다 좁게 구비됨으로써, 복수의 더미 전극(114') 각각이 복수의 슬릿부(SLT) 각각보다 GIP배선(GPL)에 중첩되는 면적을 증가시켜서 외광에 대한 GIP배선(GPL)의 반사 시감이 개선될 수 있다.
한편, 비표시 영역(NDA)이 표시 영역(DA)과 동일한 구조로 구비될수록 비표시 영역(NDA)과 표시 영역(DA) 간의 시감 차이는 점점 감소될 수 있기 때문에, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이를 더 줄이도록 표시 영역(DA)에 구비된 유기발광층(116)이 비표시 영역(NDA)에도 구비될 수 있다.
보다 구체적으로, 도 6과 같이, 유기발광층(116)은 복수의 슬릿부(SLT)가 배치되는 비표시 영역(NDA)까지 연장되어 배치될 수 있다. 다만, 유기발광층(116)이 비표시 영역(NDA)에서 단절되지 않고 하나로 연결된 형태로 구비되면, 외부와 인접하게 배치된(또는 비표시 영역(NDA)에 배치된) 유기발광층(116)을 통해 외부의 수분이나 습기가 표시 영역(DA)까지 침투되어 표시 영역(DA)에 배치된 유기발광층(116)이 손상될 수 있다.
따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 도 6과 같이, 유기발광층(116)이 복수의 슬릿부(SLT) 각각에서 단절된 형태로 구비됨으로써, 유기발광층(116)을 통해 외부의 수분이나 습기가 표시 영역(DA) 쪽으로 침투되는 것을 방지하여 투습 방지가 극대화될 수 있다.
도 6에 도시된 바와 같이, 비표시 영역(NDA)에 배치되는 유기발광층(116)은 복수의 슬릿부(SLT) 각각의 가장자리에서 단절될 수 있다. 슬릿부(SLT)의 가장자리에서 유기발광층(116)을 단절시키기 위해, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 언더컷부(UC)를 더 포함할 수 있다.
상기 언더컷부(UC)는 제1 기판(110)과 평탄부(113) 사이(또는 복수의 GIP배선(GPL)을 덮는 버퍼층(BL)과 평탄부(113) 사이)에 배치될 수 있다. 일 예에 따른 언더컷부(UC)는 슬릿부(SLT)(또는 게이트 구동부(GD))에 배치된 무기막부의 적어도 일부가 제거됨으로써 형성될 수 있다. 예컨대, 언더컷부(UC)는 슬릿부(SLT)(또는 게이트 구동부(GD))에서 버퍼층(BL)과 평탄부(113) 사이에 배치된 게이트 절연막(111a), 층간 절연막(111b), 및 보호층(111c)이 제거됨으로써 형성될 수 있다. 상기 슬릿부(SLT)에 배치되는 무기막층들 중 게이트 절연막(111a), 층간 절연막(111b), 및 보호층(111c)은, 평탄부(113) 상에 더미 전극(114')과 뱅크(115)가 형성된 후 포토레지스트와 마스크를 이용한 노광공정 및 드라이 에칭 공정을 통해 1차적으로 슬릿부(SLT)에 배치된 뱅크(115) 및 평탄부(113)가 제거된 다음, 2차적으로 고농도 에천트(Etchant)에 의해 제거될 수 있다. 예를 들어, 고농도 에천트는 SiO2 등과 같은 무기막을 식각할 수 있는 물질로, 예를 들어, 중성불화암모늄(NH4F)과 완충산화식각(BOE, Buffered Oxide Etch) 용액이 6:1로 혼합된 용액일 수 있다. 이러한 고농도 에천트는 슬릿부(SLT)에 배치된 무기막층들에 약 20초에서 50초. 바람직하게 40초 동안 접촉됨으로써, 슬릿부(SLT)에 배치된 무기막층들의 적어도 일부를 제거할 수 있다. 상기와 같은 공정을 통해 비표시 영역(NDA)의 평탄부(113) 아래에는 소정의 폭(UCW)과 높이(UCH)를 갖는 언더컷부(UC)가 형성될 수 있고, 후속 공정에서 표시 영역(DA)과 비표시 영역(NDA) 전체에 형성되는 유기발광층(116)은 소정의 폭(UCW)과 높이(UCH)를 갖는 비표시 영역(NDA)의 언더컷부(UC)에서 단절될 수 있다.
상기 언더컷부(UC)의 폭(UCW)은 0.1㎛ 이상 5㎛ 이하로 구비될 수 있다. 여기서, 언더컷부(UC)의 폭(UCW)은 도 6에 도시된 바와 같이, 슬릿부(SLT)를 사이에 두고 가장 가깝게 배치된 평탄부(113)의 끝단에서부터 고농도 에천트에 의해 노출된 보호층(111c)의 끝단까지의 최단 거리를 의미할 수 있다.
언더컷부(UC)의 폭(UCW)이 0.1㎛ 미만이면 유기발광층(116)이 단절되지 않을 수 있고, 5㎛를 초과하면 봉지층(119)이 언더컷부(UC)를 덮지 못하고 단절될 수 있다. 봉지층(119)이 단절되면 단절된 틈을 통해 유기발광층(116) 및 평탄부(113) 중 적어도 하나가 노출될 수 있고, 노출된 유기발광층(116) 및 평탄부(113)를 통해 수분이 침투될 수 있으므로, 신뢰성이 저하될 수 있다.
그리고, 언더컷부(UC)의 높이(UCH)는 0.3㎛ 이상 1.3㎛ 이하로 구비될 수 있다. 여기서, 언더컷부(UC)의 높이(UCH)는 슬릿부(SLT)를 사이에 두고 가장 가깝게 배치된 평탄부(113)의 끝단에서부터 고농도 에천트에 의해 노출된 버퍼층(BL)의 상면까지의 최단 거리를 의미할 수 있다. 도 6에서는 고농도 에천트에 의해 보호층(111c), 층간 절연막(111b), 및 게이트 절연막(111a)까지 제거되었으므로, 버퍼층(BL)의 상면이 언더컷부(UC) 높이(UCH)의 기준점이 될 수 있다. 그러나, 고농도 에천트에 의해 보호층(111c)과 층간 절연막(111b)만이 제거될 경우, 언더컷부(UC) 높이(H)의 기준점은 게이트 절연막(111a)의 상면이 될 수도 있다.
언더컷부(UC)의 높이(UCH)가 0.3㎛ 미만이면 유기발광층(116)이 단절되지 않을 수 있고, 1.3㎛를 초과하면 슬릿부(SLT) 아래의 GIP배선(GPL)을 덮는 버퍼층(BL)이 고농도 에천트에 의해 제거될 수 있으므로, GIP배선(GPL)이 버퍼층(BL)에 의해 덮이지 못하고 노출되어 고농도 에천트에 의해 손상될 수 있다.
따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 언더컷부(UC)의 폭(UCW)이 0.1㎛ 이상 5㎛ 이하로 구비되고, 언더컷부(UC)의 높이(UCH)가 0.3㎛ 이상 1.3㎛ 이하로 구비됨으로써, 유기발광층(116)은 단절되되 봉지층(119)은 단절되지 않고 슬릿부(SLT) 하부의 GIP배선(GPL)이 고농도 에천트에 노출되는 것이 방지될 수 있다. 그러므로, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에 배치된 유기발광층(116)을 통한 투습이 방지되어 신뢰성이 향상될 수 있고, 슬릿부(SLT) 하부의 GIP배선(GPL)이 고농도 에천트에 의해 손상되는 것이 방지되어 내구성이 향상될 수 있다.
상기에서는 예를 들어 언더컷부(UC)의 높이(UCH)가 0.3㎛ 이상인 것으로 한정하였으나, 반드시 이에 한정되지 않으며 유기발광층(116)을 단절시킬 수 있으면 언더컷부(UC)의 높이(UCH)는 0.3㎛ 미만이면서 유기발광층(116)의 두께보다 두껍게(또는 높게) 형성될 수도 있다.
도 5 및 도 6과 같이, 언더컷부(UC)는 평탄부(113)의 하부에서 슬릿부(SLT)의 가장자리를 따라 배치될 수 있다. 언더컷부(UC)가 형성된 후 후속 공정에서 유기발광층(116)이 형성됨에 따라 유기발광층(116)은 언더컷부(UC)에서 단절될 수 있고, 일부 유기발광층(116)은 언더컷부(UC)들 사이에 위치된 슬릿부(SLT)에 배치될 수 있다. 또한, 유기발광층(116)보다 나중에 형성되는 캡핑층(118)은 유기발광층(116)과 마찬가지로 언더컷부(UC)에서 단절되고, 일부가 언더컷부(UC)들 사이에 위치된 슬릿부(SLT)에 배치될 수 있다. 따라서, 도 6에 도시된 바와 같이, 복수의 슬릿부(SLT) 각각에는 단절된 유기발광층(116)과 단절된 유기발광층(116) 상에 단절된 캡핑층(118)이 배치될 수 있다.
한편, 도면에 도시되지 않았으나, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 표시 영역(DA)에서 유기발광층(116)과 캡핑층(118) 사이에 형성되는 제2 전극(117)이 비표시 영역(NDA)에도 형성될 수 있다. 이 경우, 비표시 영역(NDA)은 표시 영역(DA)의 구조와 더 유사해지기 때문에, 비표시 영역(NDA)과 표시 영역(DA) 간의 시감 차이가 더 감소될 수 있다. 상기 비표시 영역(NDA)에 배치되는 제2 전극은 도 6의 유기발광층(116)과 같이 언더컷부(UC)에서 단절될 수 있으나, 유기발광층(116)과 달리 언더컷부(UC)에서 단절되지 않을 수도 있다.
비표시 영역(NDA)에 배치되는 제2 전극이 언더컷부(UC)에서 단절되지 않을 경우, 비표시 영역(NDA)에 배치되는 제2 전극은 봉지층(119)과 함께 평탄부(113)를 감싸는 구조로 배치되기 때문에, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 평탄부(113)를 통한 투습 방지 효과가 더 향상될 수 있다.
한편, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이를 줄이기 위해, 비표시 영역(NDA)에도 제1 전극과 동일한 층에 배치되는 더미 전극(114')이 구비될 수 있다. 다만, 비표시 영역(NDA)에 구비되는 더미 전극(114')은 시감 차이를 줄이기 위해 구비되는 것이기 때문에, 전기적 기능을 갖지 않고(또는 전원이 공급되지 않고) 도 5와 같이 아일랜드 형태로 패턴되어 형성될 수 있다. 따라서, 비표시 영역(NDA)에 구비되는 더미 전극(114')은 전기적 기능이 없는 패턴 전극일 수 있다. 그러므로, 비표시 영역(NDA)에 배치되는 제2 전극이 단절되지 않더라도 비표시 영역(NDA)의 제2 전극의 하부에 배치되는 더미 전극(114')에는 전원이 공급되지 않기 때문에, 비표시 영역(NDA)에 배치되는 유기발광층(116)은 발광되지 않을 수 있다.
상기 비표시 영역(NDA)에 구비되는 더미 전극(또는 패턴 전극)(114')은 제2 투과부(TR2)의 형태에 따라 형태가 달라질 수 있다. 도 5에서는 복수의 더미 전극(114') 각각이 사각 형태로 형성된 것을 예로 들었으나, 더미 전극(또는 패턴 전극)(114')은 볼록한 돌출부를 더 갖는 항아리 형태로 형성될 수 있다. 이 경우, 더미 전극(또는 패턴 전극)(114')은 제2 투과부(TR2)들 사이에 구비된 GIP배선(GPL)들과의 중첩 면적이 증가될 수 있으므로 외광에 대한 반사 시감이 더 개선될 수 있다.
일 예에 따른 더미 전극(114')은 게이트 구동부(GD)의 GIP배선(GPL)을 덮는 평탄부(113) 상에 배치될 수 있다. 전술한 바와 같이, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)에도 유기발광층(116)이 구비되기 때문에, 공정 순서 상 더미 전극(114')은 유기발광층(116) 전에 형성될 수 있으므로, 비표시 영역(NDA)의 평탄부(113)와 비표시 영역(NDA)의 유기발광층(116) 사이에 배치될 수 있다. 보다 구체적으로, 비표시 영역(NDA)에 배치되는 평탄부(113), 더미 전극(114'), 및 유기발광층(116)은 표시 영역(DA)에 배치되는 평탄부(113), 제1 전극(114), 및 유기발광층(116)이 형성될 때 함께 형성될 수 있으므로, 비표시 영역(NDA)의 더미 전극(114')은 표시 영역(DA)의 제1 전극(114)과 같이 평탄부(113)와 유기발광층(116) 사이에 위치될 수 있다.
따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 도 4 및 도 6과 같이, 표시 영역(DA)에서 서브 화소(SP)의 단면 구조와 비표시 영역(NDA)에서 제2 투과부(TR2)들과 슬릿부(SLT)들 사이에 배치된 단면 구조(또는 더미 전극(114')이 구비된 단면 구조)가 유사하므로, 표시 영역(DA)과 비표시 영역(NDA) 간의 시감 차이가 감소되어 사용자가 표시 패널(DP)의 후면 쪽에 있는 배경 또는 이미지를 일체감있게 볼 수 있도록 구비될 수 있다.
다시 도 5를 참조하면, 복수의 제2 투과부(TR2) 각각은 적어도 1개 이상의 슬릿부(SLT)와 연결될 수 있다. 예를 들어, 도 5에서 중심에 배치된 제2 투과부(TR2)는 상측, 우측, 및 하측 각각에 슬릿부(SLT)가 연결될 수 있다. 즉, 도 5에서 중심에 배치된 제2 투과부(TR2)는 3개의 슬릿부(SLT)와 연결될 수 있다. 따라서, 상기 중심에 배치된 제2 투과부(TR2)와 상측 및 하측에 배치된 슬릿부(SLT)는 제1 방향(D1 화살표 방향)으로 침투되는 수분을 차단할 수 있다. 그리고, 중심에 배치된 제2 투과부(TR2)와 우측에 배치된 슬릿부(SLT)는 제2 방향(D2 화살표 방향)으로 침투되는 수분을 차단할 수 있다. 여기서, 제1 방향(D1 화살표 방향)은 표시 패널(DP)의 외부에서 표시 영역(DA)을 향하는 방향일 수 있다. 즉, 상기 제1 방향(D1 화살표 방향)은 외부의 수분이 비표시 영역(NDA)에서 표시 영역(DA)으로 침투되는 투습 방향일 수 있다. 제2 방향(D2 화살표 방향)은 제1 방향(D1 화살표 방향)과 교차되는 방향일 수 있다.
예를 들어, 도 3에서 표시 영역(DA)의 좌측에 인접한 비표시 영역(NDA)을 기준으로 제1 방향(D1 화살표 방향)은 X축 방향(또는 제1 기판(110)의 가로 길이 방향)과 나란한 방향일 수 있고, 이 경우 제2 방향(D2 화살표 방향)은 Y축 방향(또는 제1 기판(110)의 세로 길이 방향)과 나란한 방향일 수 있다. 그리고, 표시 영역(DA)의 하측에 인접한 비표시 영역(NDA)을 기준으로 제1 방향(D1 화살표 방향)은 Y축 방향(또는 제1 기판(110)의 세로 길이 방향)과 나란한 방향일 수 있고, 이 경우 제2 방향(D2 화살표 방향)은 X축 방향(또는 제1 기판(110)의 가로 길이 방향)과 나란한 방향일 수 있다. 결과적으로, 제1 방향(D1 화살표 방향)은 비표시 영역(NDA)에서 표시 영역(DA)을 최단 거리로 통과할 수 있는 방향이므로, 투습이 잘 이루어지는 방향일 수 있고, 제2 방향(D2 화살표 방향)은 제1 방향(D1 화살표 방향)에 비해 투습 경로가 길어지는 방향일 수 있다.
본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 상기 제2 방향(D2 화살표 방향)보다 상대적으로 투습이 잘 이루어지는 제1 방향(D1 화살표 방향)으로 복수의 슬릿부(SLT)가 더 많이 배치되도록 구비됨으로써, 표시 영역(DA)에 대한 투습이 더 효과적으로 방지될 수 있다.
상기에서는 제2 투과부(TR2)가 3개의 슬릿부(SLT)에 연결되는 것을 예로 들어 설명하였으나, 이에 한정되지 않으며 투습 방지 효과를 극대화하기 위해 4개 이상의 슬릿부(SLT)가 서로 다른 방향에서 제2 투과부(TR2)에 연결되도록 구비될 수 있다.
한편, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)에 있어서, 복수의 슬릿부(SLT)는 복수의 제1 슬릿부(SLT1)와 복수의 제2 슬릿부(SLT2)를 포함할 수 있다.
일 예에 따른 복수의 제1 슬릿부(SLT1)는 상기 제1 방향(또는 투습 방향)(D1 화살표 방향)으로 길게 배치될 수 있다. 즉, 제1 슬릿부(SLT1)들은 제1 방향(또는 투습 방향)(D1 화살표 방향)과 나란하게 배치될 수 있다.
일 예에 따른 복수의 제2 슬릿부(SLT2)는 상기 제2 방향(D2 화살표 방향)으로 길게 배치될 수 있다. 즉, 제2 슬릿부(SLT2)들은 제1 슬릿부(SLT1)와 교차되는 방향으로 배치될 수 있다. 따라서, 제2 슬릿부(SLT2)가 제1 슬릿부(SLT1)보다 제1 방향(D1 화살표 방향)으로의 투습을 더 잘 방지(또는 차단)할 수 있다.
도 5를 참조하면, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 제1 방향(D1 화살표 방향)에 대해 교차되는 방향으로 배치된 복수의 제2 슬릿부(SLT2)가 제1 방향(D1 화살표 방향)으로 배치된 복수의 제2 투과부(TR2)마다 연결되게 배치되도록 구비됨으로써, 제2 투과부(TR2)들 사이에서 제1 방향(D1 화살표 방향)으로 외부의 수분이 침투되는 것을 효과적으로 방지할 수 있다.
따라서, 도 5에 도시된 바와 같이, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 복수의 제2 슬릿부(SLT2) 각각의 적어도 일부가 제1 방향(D1 화살표 방향)으로 서로 중첩되게 배치되는 구조적 특징을 가질 수 있다.
반면, 복수의 제1 슬릿부(SLT1)는 제2 방향(D2 화살표 방향)으로 배치된 복수의 제2 투과부(TR2) 중 홀수번째 제2 투과부(TR2)들 또는 짝수번째 제2 투과부(TR2)들에만 배치될 수 있다.
예를 들어, 도 5에서 제2 방향(D2 화살표 방향)으로 배치된 복수의 제1 슬릿부(SLT1)는 첫번째 열을 기준으로 첫번째와 세번째 제2 투과부(TR2)에 연결되도록 배치되고, 두번째 열을 기준으로 두번째 제2 투과부(TR2)에 연결되도록 배치될 수 있다. 따라서, 도 5에 도시된 바와 같이, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 복수의 제1 슬릿부(SLT1)가 제2 방향(D2 화살표 방향)으로 지그재그 형태로 배치되는 구조적 특징을 가질 수 있다.
한편, 복수의 제1 슬릿부(SLT1)가 제2 슬릿부(SLT2)와 같이 제2 투과부(TR2)들마다 배치되지 않고, 홀수번째 또는 짝수번째 제2 투과부(TR2)들에만 교번적으로 배치되어 지그재그 형태로 배치되는 이유는, 폭이 좁은 슬릿부(SLT) 형성 시 노광 마스크 또는 더미 전극(114')의 패턴 마스크에 미스 얼라인이 발생하면 슬릿부(SLT)에서 제1 전극(114)과 동일한 물질로 이루어지는 더미 전극(114')이 슬릿부(SLT)에서 노출되어 외광의 난반사를 발생시킬 수 있기 때문이다.
따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 상대적으로 투습이 잘 이루어지지 않는 방향에 배치되는 제1 슬릿부(SLT1)들이 교번적으로(또는 지그재그 형태로) 배치됨으로써, 제1 슬릿부(SLT1) 형성 시 미스 얼라인이 발생하더라도 미스 얼라인이 발생된 제1 슬릿부(SLT1)의 개수를 최소화할 수 있어서 외광의 난반사가 감소되도록 구비될 수 있다.
한편, 도 5를 참조하면, 제1 슬릿부(SLT1)는 제1 GIP배선(GPL1)과 교차되는 제1 방향(D1 화살표 방향)으로 배치되기 때문에, 도 7과 같이 단면 구조에서는 복수의 제1 GIP배선(GPL1)을 덮는 버퍼층(BL) 상에 유기발광층(116)과 캡핑층(118)이 배치되며, 그 위에는 봉지층(119)이 배치될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 제1 슬릿부(SLT1) 상에 평탄부(113)가 배치되지 않도록 구비되기 때문에, 비표시 영역(NDA)에서 평탄부(113)를 통한 투습이 방지될 수 있다.
또한, 상기 평탄부(113)는 제2 슬릿부(SLT2) 상에도 배치되지 않도록 구비될 수 있다. 전술한 바와 같이 제2 슬릿부(SLT2)는 제2 GIP배선(GPL2)과 교차되는 제2 방향(D2 화살표 방향)으로 배치될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 복수의 제1 슬릿부(SLT1)와 복수의 제2 슬릿부(SLT2)를 통해 비표시 영역(NDA)의 평탄부(113)가 단절될 수 있으므로, 제1 방향(D1 화살표 방향)과 제2 방향(D2화살표 방향)으로의 투습이 방지되거나 투습 경로가 길어질 수 있어 신뢰성이 향상될 수 있다.
도 8은 도 5에 도시된 선 Ⅳ-Ⅳ'의 일 예를 나타낸 개략적인 단면도이다.
도 8을 참조하면, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)에 있어서, 게이트 구동부(GD)는 복수의 GIP배선(GPL)을 덮는 복수의 무기층으로 이루어진 무기막부(111), 무기막부(111)의 상면에 배치된 평탄부(113), 평탄부(113)의 상면에 배치된 더미 전극(114'), 및 더미 전극(114')의 가장자리를 덮는 뱅크(115)를 포함할 수 있다. 따라서, 뱅크(115)의 일부는 더미 전극(114')과 함께 평탄부(113)의 상면에 배치될 수 있다. 상기 무기막부(111)는 버퍼층(BL)의 상면에 배치되는 게이트 절연막(111a), 게이트 절연막(111a)의 상면에 배치되는 층간 절연막(111b), 및 층간 절연막(111b)의 상면에 배치된 보호층(111c)으로 이루어질 수 있다.
도 8에 도시된 바와 같이, 복수의 GIP배선(GPL)을 덮는 버퍼층(BL)의 상면에 무기막부(111)가 배치될 수 있다. 무기막부(111) 상에는 무기막부(111)보다 상대적으로 두껍게 평탄부(113)가 형성될 수 있다. 이로 인해, 평탄부(113)의 상면에 배치되는 더미 전극(114')은 평탄하게 구비될 수 있다. 따라서, 뱅크(115)에 의해 가려지지 않는 더미 전극(114')(또는 평탄하게 구비된 더미 전극(114'))은 평탄하게 구비되지 않는 더미 전극에 비해 외광(EXL)을 일정한 방향으로 반사시켜서 외광(EXL)의 난반사를 줄일 수 있다. 그리고, 도 8과 같이 더미 전극(114')은 복수의 GIP배선(GPL)보다 넓은 폭으로 구비되어 복수의 GIP배선(GPL)과 중첩될 수 있으므로, 복수의 GIP배선(GPL)의 형태가 사용자에게 인지되는 것을 줄일 수 있다.
한편, 더미 전극(114')과 GIP배선(GPL) 사이에 평탄부(113)가 없으면, 더미 전극(114')과 GIP배선(GPL) 간의 거리가 가깝기 때문에, 높은 기생 커패시턴스(Capacitance)가 발생할 수 있다. 기생 커패시턴스가 높아지면, GIP 출력 이상 및 신호 지연(Delay)이 발생될 수 있다. 따라서, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비표시 영역(NDA)의 GIP배선(GPL)과 더미 전극(114') 사이에 평탄부(113)를 배치함으로써, 더미 전극(114')과 GIP배선(GPL) 간의 거리를 평탄부(113)가 없는 경우에 비해 멀리 이격시킬 수 있다. 그러므로, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 더미 전극(114')과 GIP배선(GPL) 간의 기생 커패시턴스가 완화되어 GIP 출력 이상이 발생되는 것을 방지할 수 있고, 신호가 지연되는 것을 방지할 수 있다.
도 9는 도 5에 도시된 선 Ⅳ-Ⅳ'의 다른 예를 나타낸 개략적인 단면도이다.
도 9에 따른 투명 표시 장치(100)는 무기막부(111)의 구조가 변경된 것을 제외하고, 도 8에 따른 투명 표시 장치(100)와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 8에 따른 투명 표시 장치의 경우, 더미 전극(114')을 평탄화시키기 위해 무기막부(111)와 더미 전극(114') 사이에 평탄부(113)가 배치된다. 이에 따라, 도 9에 따른 투명 표시 장치의 경우에는 평탄한 형태로 구비되는 더미 전극(114')으로 인해 외광에 대한 반사 시감이 개선되어 사용자에게 GIP배선(GPL) 형태가 인지되지 않을 수 있다.
그에 반하여, 도 9에 따른 투명 표시 장치의 경우에는, 무기막부(111)의 보호층이 제1 보호층(111c)과 제2 보호층(111d)을 포함할 수 있다. 제1 보호층(111c)은 복수의 GIP배선(GPL)을 덮도록 복수의 GIP배선(GPL) 상에 배치될 수 있다. 보다 구체적으로, 제1 보호층(111c)은 층간 절연막(111b)과 평탄부(113) 사이에 배치될 수 있다. 그리고, 제2 보호층(111d)은 제1 보호층(111c)의 상면에 배치된 평탄부(113)의 측면과 상면을 덮도록 제1 보호층(111c) 상에 배치될 수 있다.
따라서, 도 9와 같이, 뱅크(115)의 일부와 더미 전극(114')은 평탄부(113)의 상면에 배치된 제2 보호층(111d)의 상면에 배치될 수 있다. 그리고, 제2 보호층(111d)은 더미 전극(114')보다 아래에 배치되는 평탄부(113)의 측면과 상면에 접촉되면서 제2 투과부(TR2)에서는 제1 보호층(111c)의 상면과 접촉될 수 있다.
결과적으로, 도 9에 따른 투명 표시 장치(100)는 더미 전극(114')보다 아래에 배치되는 평탄부(113)의 상면과 측면, 및 하면을 제2 보호층(111d)과 제1 보호층(111c)이 감싸는 구조로 구비됨으로써, 비표시 영역(NDA)에 배치되는 평탄부(113)를 통한 투습이 더 방지될 수 있다.
도 10은 도 5에 도시된 선 Ⅳ-Ⅳ'의 또 다른 예를 나타낸 개략적인 단면도이다.
도 10에 따른 투명 표시 장치(100)는 더미 전극(114')과 뱅크(115)의 구조가 변경된 것을 제외하고, 도 8에 따른 투명 표시 장치(100)와 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면 부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
전술한 도 8에 따른 투명 표시 장치의 경우, 더미 전극(114')이 평탄부(113)의 상면보다 작은 크기(또는 좁은 폭)로 형성되므로, 더미 전극(114')과 뱅크(115)의 일부가 모두 평탄부(113)의 상면에 배치될 수 있다.
그에 반하여, 도 10에 따른 투명 표시 장치의 경우에는, 더미 전극(114')이 평탄부(113)의 크기(또는 폭)보다 크게 구비되어 평탄부(113)의 상면과 측면에 배치될 수 있다. 그리고, 더미 전극(114')의 가장자리 중 일부(또는 연장부)는 보호층(111c)과 접촉될 수 있다. 예를 들어, 더미 전극(114')의 가장자리 중 일부(또는 연장부)는 평탄층(113) 측면에 배치된 뱅크(115)의 하면에서 보호층(111c)과 접촉될 수 있다.
따라서, 도 10에 따른 투명 표시 장치(100)는 더미 전극(114')이 보호층(111c)과 접촉되어 평탄부(113)의 상면과 측면을 커버하고, 보호층(111c)이 평탄부(113)의 하면을 커버하도록 구비됨으로써, 비표시 영역(NDA)에 배치되는 평탄부(113)를 통한 투습이 더 방지될 수 있다.
한편, 도 10에 따른 투명 표시 장치(100)의 경우, 더미 전극(114')의 가장자리 중 일부(또는 연장부)가 보호층(111c)의 상면에 접촉되므로, 뱅크(115)는 더미 전극(114')의 가장자리 전체를 덮기 위해 평탄부(113)의 상면에서부터 더미 전극(114')의 가장자리와 접촉되지 않는 보호층(111c)까지 배치될 수 있다. 따라서, 도 10에 따른 투명 표시 장치(100)의 경우, 도 8에 따른 투명 표시 장치의 뱅크에 비해 폭과 높이가 더 큰 뱅크(115)로 구비될 수 있고, 이러한 뱅크(115)는 더미 전극(114')의 가장자리 뿐만 아니라, 보호층(111c)과도 접촉될 수 있다.
또한, 도 10에 따른 투명 표시 장치(100)의 경우, 비표시 영역(NDA)에 배치된 평탄부(113)의 측면을 더미 전극(114')과 뱅크(115)가 이중으로 감싸는 구조로 구비됨으로써, 비표시 영역(NDA)의 평탄부(113)를 통한 투습 방지가 더 극대화될 수 있다.
도 11은 도 3의 B부분의 개략적인 확대도이고, 도 12는 도 11에 도시된 선 Ⅴ-Ⅴ'의 개략적인 단면도이고, 도 13은 도 11에 도시된 선 Ⅵ-Ⅵ'의 개략적인 단면도이며, 도 14는 도 11에 도시된 선 Ⅶ-Ⅶ'의 개략적인 단면도이다.
도 11 내지 도 14를 참조하면, 본 명세서의 일 실시예에 따른 투명 표시 장치(100)는 비패드부(NP)를 더 포함할 수 있다. 비패드부(NP)는 패드 영역(PA)과 게이트 구동부(GD)를 제외한 비표시 영역(NDA)에 구비될 수 있다. 따라서, 도 3과 같이, 비패드부(NP)는 표시 영역(DA)의 하측에 인접하게 배치될 수 있다.
비패드부(NP)는 복수의 제2 투과부(TR2)를 포함할 수 있다. 비패드부(NP)에 배치되는 복수의 제2 투과부(TR2)는 게이트 구동부(GD)에 구비된 복수의 제2 투과부(TR2)와 동일한 구조로 구비될 수 있으므로, 이에 대한 상세한 설명은 생략한다.
비패드부(NP)는 표시 영역(DA)에 전원을 공급하기 위한 복수의 전원 배선(PSL) 또는 복수의 더미 패턴(DP)을 더 포함할 수 있다. 그러나, 이에 한정되지 않으며, 비패드부(NP)에는 복수의 전원 배선(PSL)과 복수의 더미 패턴(DP)이 모두 구비될 수도 있다. 복수의 전원배선(PSL)과 복수의 더미 패턴(DP) 각각은 도 5의 GIP배선(GPL)과 달리, 바(BAR) 형태로 구비될 수 있으나 반드시 이에 한정되지 않는다.
상기 복수의 전원배선(PSL)과 복수의 더미패턴(DP)은 복수의 제2 투과부(TR2) 사이에 배치될 수 있다. 여기서, 복수의 전원배선(PSL)이라 함은 도 11을 기준으로 세로 방향의 전원배선(PSL)과 가로 방향의 전원배선(PSL)을 의미할 수 있다. 마찬가지로, 복수의 더미 패턴(DP)이라 함은 도 11을 기준으로 세로 방향의 더미 패턴(DP)과 가로 방향의 더미 패턴(DP)을 의미할 수 있다. 도 11에 도시된 바와 같이, 복수의 전원배선(PSL)과 복수의 더미 패턴(DP) 각각은 일체로 형성된 메쉬 형태로 구비될 수 있다.
복수의 전원배선(PSL)은 표시 영역(DA)에 전원을 공급하기 위한 것이다. 일 예에 따른 복수의 전원배선(PSL)은 표시 영역(DA)의 영역 별로 전원을 공급하기 위해 비패드부(NP)에서 메쉬 형태로 배치될 수 있으나, 이에 한정되지 않으며, 복수의 전원배선(PSL)은 복수개로 분할되어 배치될 수도 있다. 복수의 전원배선(PSL)은 전원 공유 라인, VDD 쇼팅바, VSS 쇼팅바, VDD전원공급배선, 및 VDD전원공급배선 중 적어도 하나를 포함할 수 있다. 상기 전원 공유 라인, VDD 쇼팅바, VSS 쇼팅바, VDD전원공급배선, 및 VDD전원공급배선 각각은 적어도 1개 이상으로 구비될 수 있다.
한편, 도 12와 같이, 복수의 전원배선(PSL)은 비표시 영역(NDA)에 배치된 제1 기판(110)과 버퍼층(BL) 사이에 배치될 수 있으나, 반드시 이에 한정되지 않는다. 복수의 전원배선(PSL)은 버퍼층(BL)과 회로 소자층(111) 사이에 구비될 수도 있다.
복수의 더미 패턴(DP)은 비표시 영역(NDA)에서 복수의 전원배선(PSL)이 배치된 부분과 시감 차이를 줄이기 위해 형성될 수 있다. 일 예에 따른 복수의 더미 패턴(DP)은 복수의 전원배선(PSL)과 동일한 형태로 구비될 수 있다. 예컨대, 도 11과 같이 복수의 더미 패턴(DP)은 메쉬 형태로 구비될 수 있다. 복수의 더미 패턴(DP)은 연속성을 갖도록 복수의 전원배선(PSL)과 인접하도록 배치될 수 있다. 따라서, 복수의 더미 패턴(DP)이 배치된 부분과 복수의 전원배선(PSL)이 배치된 부분의 시감 차이가 감소될 수 있다. 상기 복수의 더미 패턴(DP)은 복수의 전원배선(PSL)과 동일한 층에 배치될 수 있으나, 반드시 이에 한정되지 않는다.
다시 도 11을 참조하면, 비패드부(NP)는 슬릿부(SLT)를 더 포함할 수 있다.
상기 슬릿부(SLT)는 인접한 복수의 제2 투과부(TR2)를 연결하도록 배치될 수 있다. 그리고, 상기 슬릿부(SLT)는 복수의 더미 전극(114') 사이에 배치될 수 있다. 또한, 슬릿부(SLT)는 언더컷부를 포함할 수 있고, 언더컷부는 슬릿부(SLT)의 가장자리를 따라 배치될 수 있다. 이러한 비패드부(NP)에 배치된 슬릿부(SLT)는 도 5에 도시된 슬릿부(SLT)와 동일하므로, 상세한 설명은 생략한다.
도 11을 참조하면, 상기 슬릿부(SLT)는 복수의 전원배선(PSL) 또는 복수의 더미 패턴(DP)과 부분적으로 중첩될 수 있다. 도 5의 게이트 구동부(GD)에서는 슬릿부(SLT)가 복수의 GIP배선(GPL) 중 적어도 하나와 중첩된다. 그에 반하여, 도 11의 비패드부(NP)에서는 게이트 구동회로 등이 구비되지 않고 복수의 전원배선(PSL) 또는 복수의 더미 패턴(DP)이 구비되기 때문에, 슬릿부(SLT)가 복수의 전원배선(PSL) 또는 복수의 더미 패턴(DP)과 부분적으로 중첩될 수 있다. 비패드부(NP)에 복수의 전원배선(PSL)과 복수의 더미 패턴(DP)이 모두 구비될 경우, 슬릿부(SLT)는 복수의 전원배선(PSL) 및 복수의 더미 패턴(DP) 각각과 부분적으로 중첩될 수 있다.
한편, 도 11의 비패드부(NP)는 복수의 제1 슬릿부(SLT1)와 복수의 제2 슬릿부(SLT2)로 이루어지는 복수의 슬릿부(SLT)를 포함할 수 있다.
복수의 제1 슬릿부(SLT1)는 제1 방향(또는 투습 방향)(D1 화살표 방향)으로 길게 배치될 수 있다. 복수의 제2 슬릿부(SLT2)는 제1 슬릿부(SLT1)와 교차되는 방향으로 배치될 수 있다. 즉, 복수의 제2 슬릿부(SLT2)는 제2 방향(D2 화살표 방향)으로 길게 배치될 수 있다.
도 5 및 도 11을 참조하면, 도 5의 경우 게이트 구동부(GD)가 표시 영역(DA)의 좌측 및 우측 중 적어도 한 곳에 배치되므로, 제1 방향(D1 화살표 방향)(또는 투습 방향)이 좌측에서 우측을 향하거나 우측에서 좌측을 향하는 방향일 수 있다. 그러나, 도 11의 경우 비패드부(NP)가 표시 영역(DA)의 하측에 배치되므로, 제1 방향(D1 화살표 방향)(또는 투습 방향)이 하측에서 상측을 향하는 방향일 수 있다.
따라서, 도 11과 같이, 일 예에 따른 복수의 제2 슬릿부(SLT2)는 제1 방향(D1 화살표 방향)으로 복수의 제2 투과부(TR2)마다 연결되게 배치될 수 있다. 그러므로, 복수의 제2 슬릿부(SLT2)는 비패드부(NP)에서 제1 방향(또는 투습 방향)(D1 화살표 방향)으로의 투습을 효과적으로 방지할 수 있다. 그리고, 복수의 제2 슬릿부(SLT2)가 제1 방향(D1 화살표 방향)으로 복수의 제2 투과부(TR2)마다 연결되게 배치됨으로서, 복수의 제2 슬릿부(SLT2) 각각의 적어도 일부는 제1 방향(또는 투습 방향)(D1 화살표 방향)으로 서로 중첩될 수 있다.
한편, 비패드부(NP)에 배치되는 복수의 제1 슬릿부(SLT1)는 제2 방향(D2 화살표 방향)으로 지그재그 형태로 배치될 수 있다. 예를 들어, 복수의 제1 슬릿부(SLT1)는 제2 방향(D2 화살표 방향)으로 배치된 복수의 제2 투과부(TR2) 중 홀수번째 제2 투과부(TR2)들 또는 짝수번째 제2 투과부(TR2)에만 연결되게 배치될 수 있다. 따라서, 제1 슬릿부(SLT1)는 비패드부(NP)에서 제2 슬릿부(SLT2)보다 적은 개수로 구비될 수 있다. 그러므로, 복수의 제1 슬릿부(SLT1) 형성 시 미스 얼라인이 발생하더라도 상대적으로 제2 슬릿부(SLT2)보다 개수가 적으므로, 외광의 난반사가 감소될 수 있다.
도 12를 참조하면, 비패드부(NP)에 배치되는 복수의 전원배선(PSL) 상에 평탄부(113)가 배치될 수 있다. 그리고, 상기 평탄부(113) 상에는 더미 전극(114')이 배치될 수 있다. 이러한 더미 전극(114')은 도 11과 같이 복수개가 서로 이격되어 배치될 수 있다. 따라서, 복수의 더미 전극(114') 각각은 복수의 전원배선(PSL)과 부분적으로 중첩될 수 있다. 복수의 더미 패턴(DP)이 배치되는 부분 역시 복수의 전원배선(PSL)이 배치되는 부분과 동일하거나 유사한 형태로 구비될 수 있으므로, 복수의 더미 전극(114')은 복수의 더미 패턴(DP)과 부분적으로 중첩될 수 있다.
도 13과 같이, 더미 전극(114')은 평탄부(113) 상에 배치되므로, 전원배선(PSL)의 요철 형상에 상관 없이 평탄하게 구비될 수 있다. 그리고, 더미 전극(114')은 전원배선(PSL)보다 넓은 폭으로 구비되어 제1 기판(110)의 두께 방향으로 전원배선(PSL)과 중첩될 수 있다. 따라서, 전원배선(PSL)의 요철 형상으로 인한 난반사가 개선되거나 방지될 수 있다. 그리고, 전원배선(PSL)의 형태가 사용자에게 인지되는 것을 줄이거나 인지되지 않도록 할 수 있다.
마찬가지로, 도 14와 같이, 더미 전극(114')은 평탄부(113) 상에 배치되므로, 더미 패턴(DP)의 요철 형상에 상관 없이 평탄하게 구비될 수 있다. 그리고, 더미 전극(114')은 더미 패턴(DP)보다 넓은 폭으로 구비되어 제1 기판(110)의 두께 방향으로 더미 패턴(DP)과 중첩될 수 있다. 따라서, 더미 패턴(DP)의 요철 형상으로 인한 난반사가 개선되거나 방지될 수 있다. 그리고, 더미 패턴(DP)의 형태가 사용자에게 인지되는 것을 줄이거나 인지되지 않도록 할 수 있다.
한편, 비패드부(NP)에 배치되는 회로 소자층(또는 무기막부)(111)은 도 9와 같이, 제1 보호층(111c)과 제2 보호층(111d)을 포함하도록 구비될 수 있다. 또한, 비패드부(NP)에 배치되는 더미 전극(114')은 도 10과 같이, 제1 보호층(111c)에 접하면서 평탄부(113)의 상면과 측면에 배치되도록 구비될 수 있다.
본 명세서에서는 제2 투과부(TR2)가 게이트 구동부(GD)와 비패드부(NP) 각각에 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 방향으로 3개가 형성된 것을 예로 들어 설명하였으나, 제2 투과부(TR2)는 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 방향으로 적어도 2개 이상이 구비될 수 있다. 이 경우, 슬릿부(SLT)는 적어도 1개 이상이 구비될 수 있다.
또한, 본 명세서에서는 3개의 제2 투과부(TR2)가 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 제1 방향(D1 화살표 방향)으로 일렬로 배치된 것을 예로 들어 설명하였으나, 이에 한정되지 않으며 2개 이상의 제2 투과부(TR2) 즉, 복수의 제2 투과부(TR2)는 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 방향으로 엇갈리게 배치될 수도 있다. 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 방향으로 복수의 제2 투과부(TR2)가 엇갈리게 배치될 경우, 복수의 슬릿부(SLT)도 엇갈리게 배치될 수 있다. 이 경우, 복수의 슬릿부(SLT)는 비표시 영역(NDA)에서 표시 영역(DA)을 향하는 방향으로 일부만 중첩되거나 중첩되지 않을 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 투명 표시 장치 DP: 표시 패널
110: 제1 기판 111: 회로 소자층(무기막부)
111a: 게이트 절연막 111b: 층간 절연막
111c: 보호층 112: 박막 트랜지스터
113: 평탄화층 114: 제1 전극
114': 더미 전극 115: 뱅크
116: 유기발광층 117: 제 2 전극
118: 캡핑층 119: 봉지층
120: 제2 기판 130: 소스 드라이브 IC
140: 연성 필름 150: 회로 보드
160: 타이밍 제어부 TR1: 제1 투과부
TR2: 제2 투과부 SLT: 슬릿부
SLT1: 제1 슬릿부 SLT2: 제2 슬릿부
DA: 표시 영역 NDA: 비표시 영역
PA: 패드부 NP: 비패드부
GD: 게이트 구동부 UC: 언더컷부
PSL: 전원배선 DP: 더미패턴

Claims (25)

  1. 표시 영역과 상기 표시 영역의 주변에 있는 비표시 영역을 갖는 기판;
    상기 표시 영역에 배치되고 제1 투과부를 갖는 복수의 화소;
    상기 비표시 영역에 구비된 복수의 제2 투과부; 및
    상기 복수의 제2 투과부 사이에 배치된 슬릿부를 포함하는 투명 표시 장치.
  2. 제 1 항에 있어서,
    상기 슬릿부는 인접한 상기 복수의 제2 투과부를 연결하도록 배치된 투명 표시 장치.
  3. 제 1 항에 있어서,
    상기 복수의 제2 투과부 각각은 적어도 1개 이상의 상기 슬릿부와 연결된 투명 표시 장치.
  4. 제 2 항에 있어서,
    상기 비표시 영역은 복수의 게이트 구동회로 및 상기 복수의 게이트 구동회로에 연결되는 복수의 GIP배선을 갖는 게이트 구동부를 포함하고,
    상기 슬릿부는 상기 게이트 구동부에 배치되며, 상기 복수의 GIP 배선 중 적어도 하나와 중첩된 투명 표시 장치.
  5. 제 1 항에 있어서,
    상기 슬릿부의 폭은 상기 제2 투과부들 각각의 폭보다 좁은 투명 표시 장치.
  6. 제 1 항에 있어서,
    상기 복수의 제2 투과부 사이에는 복수의 상기 슬릿부가 배치되고,
    상기 복수의 슬릿부는,
    상기 비표시 영역에서 상기 표시 영역을 향하는 제1 방향으로 길게 배치된 복수의 제1 슬릿부; 및
    상기 제1 슬릿부와 교차되는 제2 방향으로 길게 배치된 복수의 제2 슬릿부를 포함하는 투명 표시 장치.
  7. 제 6 항에 있어서,
    상기 복수의 제2 슬릿부는 상기 제1 방향으로 배치된 복수의 제2 투과부마다 연결되게 배치되며,
    상기 복수의 제1 슬릿부는 상기 제2 방향으로 배치된 복수의 제2 투과부 중 홀수번째 제2 투과부들 또는 짝수번째 제2 투과부들에만 연결되게 배치된 투명 표시 장치.
  8. 제 6 항에 있어서,
    상기 복수의 제2 슬릿부 각각의 적어도 일부는 상기 제1 방향으로 서로 중첩된 투명 표시 장치.
  9. 제 7 항에 있어서,
    상기 복수의 제1 슬릿부는 상기 제2 방향으로 지그재그 형태로 배치된 투명 표시 장치.
  10. 제 4 항에 있어서,
    상기 복수의 제2 투과부 사이에 배치된 평탄부를 포함하고,
    상기 게이트 구동부는,
    상기 복수의 GIP배선을 덮으며 복수의 무기막층으로 이루어진 무기막부; 및
    상기 무기막부 상에서 상기 복수의 GIP배선 중 적어도 하나의 일부와 중첩된 더미 전극을 포함하고,
    상기 더미 전극은 상기 슬릿부 및 상기 제2 투과부 중 적어도 하나와 인접하게 배치되며,
    상기 평탄부는 상기 더미 전극의 하부에 배치된 투명 표시 장치.
  11. 제 10 항에 있어서,
    상기 복수의 화소 각각은,
    상기 기판 상에 배치되는 제1 전극;
    상기 제1 전극 상에 구비된 유기발광층; 및
    상기 유기발광층 상에 배치된 제2 전극을 포함하고,
    상기 유기발광층은 상기 슬릿부가 배치된 상기 비표시 영역까지 연장되어 배치된 투명 표시 장치.
  12. 제 11 항에 있어서,
    상기 슬릿부는 상기 비표시 영역에서 상기 기판과 상기 평탄부 사이에 배치된 언더컷부를 포함하고,
    상기 언더컷부는 상기 슬릿부의 가장자리를 따라 배치된 투명 표시 장치.
  13. 제 11 항에 있어서,
    상기 비표시 영역에 배치되는 유기발광층은 상기 언더컷부에서 단절된 투명 표시 장치.
  14. 제 10 항에 있어서,
    상기 게이트 구동부는 상기 더미 전극의 가장자리를 덮는 뱅크를 더 포함하고,
    상기 평탄부는 상기 무기막부 상에 배치되며,
    상기 뱅크의 일부는 상기 더미 전극과 함께 상기 평탄부의 상면에 배치된 투명 표시 장치.
  15. 제 10 항에 있어서,
    상기 무기막부는,
    상기 복수의 GIP배선 상에 배치된 제1 보호층; 및
    상기 제1 보호층 상에 배치된 제2 보호층을 포함하고,
    상기 제2 보호층은 상기 제1 보호층의 상면에 배치된 상기 평탄부의 측면과 상면을 덮도록 배치되며,
    상기 더미 전극과 상기 뱅크의 일부는 상기 평탄부의 상면에 배치된 상기 제2 보호층의 상면에 배치된 투명 표시 장치.
  16. 제 10 항에 있어서,
    상기 무기막부는 상기 GIP배선 상에 배치된 보호층을 포함하고,
    상기 평탄부는 상기 보호층의 상면에 배치되고,
    상기 더미 전극은 상기 평탄부의 상면과 측면을 덮도록 배치되며,
    상기 더미 전극의 가장자리 중 일부는 상기 보호층과 접촉된 투명 표시 장치.
  17. 제 16 항에 있어서,
    상기 게이트 구동부는 상기 더미 전극의 가장자리를 덮는 뱅크를 더 포함하고,
    상기 뱅크는 상기 더미 전극의 가장자리와 상기 보호층에 접촉된 투명 표시 장치.
  18. 복수의 제1 투과부를 갖는 표시 영역과 상기 표시 영역의 주변에서 복수의 제2 투과부를 갖는 비표시 영역을 갖는 기판;
    상기 복수의 제2 투과부 사이에 배치된 복수의 전원배선 또는 복수의 더미패턴; 및
    상기 복수의 전원배선 또는 상기 복수의 더미패턴과 부분적으로 중첩된 슬릿부를 포함하는 투명 표시 장치.
  19. 제 18 항에 있어서,
    상기 슬릿부는 인접한 상기 복수의 제2 투과부를 연결하도록 배치된 투명 표시 장치.
  20. 제 18 항에 있어서,
    상기 비표시 영역은,
    상기 복수의 제2 투과부 사이에 배치된 평탄부; 및
    상기 평탄부 상에서 서로 이격 배치된 복수의 더미 전극을 더 포함하고,
    상기 더미 전극 각각은 상기 복수의 전원배선 또는 상기 복수의 더미패턴과 부분적으로 중첩된 투명 표시 장치.
  21. 제 20 항에 있어서,
    상기 슬릿부는 상기 복수의 더미 전극 사이에 배치된 투명 표시 장치.
  22. 제 20 항에 있어서,
    상기 슬릿부는 상기 비표시 영역에서 상기 기판과 상기 평탄부 사이에 배치된 언더컷부를 포함하고,
    상기 언더컷부는 상기 슬릿부의 가장자리를 따라 배치된 투명 표시 장치.
  23. 제 18 항에 있어서,
    상기 비표시 영역은 복수의 상기 슬릿부를 포함하고,
    상기 복수의 슬릿부는,
    상기 비표시 영역에서 상기 표시 영역을 향하는 제1 방향으로 길게 배치된 복수의 제1 슬릿부; 및
    상기 제1 슬릿부와 교차되는 제2 방향으로 길게 배치된 복수의 제2 슬릿부를 포함하고,
    상기 복수의 제2 슬릿부는 상기 제1 방향으로 배치된 복수의 제2 투과부마다 연결되게 배치되며,
    상기 복수의 제1 슬릿부는 상기 제2 방향으로 배치된 복수의 제2 투과부 중 홀수번째 제2 투과부들 또는 짝수번째 제2 투과부들에만 연결되게 배치된 투명 표시 장치.
  24. 제 23 항에 있어서,
    상기 복수의 제2 슬릿부 각각의 적어도 일부는 상기 제1 방향으로 서로 중첩된 투명 표시 장치.
  25. 제 23 항에 있어서,
    상기 복수의 제1 슬릿부는 상기 제2 방향으로 지그재그 형태로 배치된 투명 표시 장치.
KR1020210129918A 2021-09-30 2021-09-30 투명 표시 장치 KR20230046668A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210129918A KR20230046668A (ko) 2021-09-30 2021-09-30 투명 표시 장치
US17/868,240 US20230111042A1 (en) 2021-09-30 2022-07-19 Transparent display apparatus
CN202210967544.XA CN115942800A (zh) 2021-09-30 2022-08-12 透明显示设备
GB2212575.1A GB2612420A (en) 2021-09-30 2022-08-30 Transparent display apparatus
DE102022123437.1A DE102022123437A1 (de) 2021-09-30 2022-09-14 Transparente Anzeigevorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210129918A KR20230046668A (ko) 2021-09-30 2021-09-30 투명 표시 장치

Publications (1)

Publication Number Publication Date
KR20230046668A true KR20230046668A (ko) 2023-04-06

Family

ID=83931717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210129918A KR20230046668A (ko) 2021-09-30 2021-09-30 투명 표시 장치

Country Status (5)

Country Link
US (1) US20230111042A1 (ko)
KR (1) KR20230046668A (ko)
CN (1) CN115942800A (ko)
DE (1) DE102022123437A1 (ko)
GB (1) GB2612420A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634928A (zh) * 2019-09-26 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置
CN110890474B (zh) * 2019-11-27 2022-04-26 武汉天马微电子有限公司 一种显示面板及显示装置
KR20210085135A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 투명 표시 장치
KR20210088042A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
KR20220090115A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
DE102022123437A1 (de) 2023-03-30
US20230111042A1 (en) 2023-04-13
GB2612420A (en) 2023-05-03
GB202212575D0 (en) 2022-10-12
CN115942800A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
KR20180078657A (ko) 유기발광 표시장치
KR20180064704A (ko) 유기발광 표시장치
KR102489225B1 (ko) 표시장치와 그의 제조방법
KR102626690B1 (ko) 표시장치, 그의 제조방법, 및 그를 포함한 헤드 장착형 디스플레이
KR102572763B1 (ko) 투명표시장치와 그의 제조방법
JP6995581B2 (ja) 発光表示装置及びその製造方法
KR20180025081A (ko) 표시장치와 그의 제조방법
KR20180063627A (ko) 유기 발광 표시 장치
KR20180045887A (ko) 표시장치와 그의 제조방법
KR20230046668A (ko) 투명 표시 장치
US11864419B2 (en) Transparent display apparatus
EP4202903A1 (en) Transparent display apparatus
KR20230094796A (ko) 투명 표시 장치
KR20200063782A (ko) 표시장치
US20230209882A1 (en) Transparent display apparatus
KR20180061843A (ko) 유기발광 표시장치
JP2023098618A (ja) 透明表示装置
KR102622791B1 (ko) 표시장치
KR20230100412A (ko) 투명 표시 장치
KR20230087180A (ko) 디스플레이 장치 및 이를 포함하는 멀티 스크린 디스플레이 장치
KR20210053654A (ko) 표시장치
KR20220070829A (ko) 투명 표시 장치
KR20220085419A (ko) 투명 표시 장치
KR20210084877A (ko) 표시장치
CN118265347A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination