KR20230045652A - 표시 패널의 제조 장치 및 그의 제조 방법 - Google Patents

표시 패널의 제조 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20230045652A
KR20230045652A KR1020210127018A KR20210127018A KR20230045652A KR 20230045652 A KR20230045652 A KR 20230045652A KR 1020210127018 A KR1020210127018 A KR 1020210127018A KR 20210127018 A KR20210127018 A KR 20210127018A KR 20230045652 A KR20230045652 A KR 20230045652A
Authority
KR
South Korea
Prior art keywords
frame
light emitting
film
transfer film
fixing
Prior art date
Application number
KR1020210127018A
Other languages
English (en)
Inventor
최진우
박성국
백성은
김수철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210127018A priority Critical patent/KR20230045652A/ko
Priority to US17/752,599 priority patent/US20230103145A1/en
Priority to TW111130809A priority patent/TW202316680A/zh
Priority to CN202211150976.8A priority patent/CN115881859A/zh
Publication of KR20230045652A publication Critical patent/KR20230045652A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Illuminated Signs And Luminous Advertising (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 발광 다이오드들의 제조 및 배치가 용이하고, 제조 비용을 절감할 수 있는 표시 패널의 제조 장치 및 그의 제조 방법에 관한 것이다.
일 실시예에 따른 표시 패널의 제조 장치는 복수의 발광소자가 배열된 제1 전사 필름의 바깥 둘레를 고정하는 고정 프레임, 상기 고정 프레임이 장착되는 필름 장착부재, 상기 복수의 발광소자가 배열된 제1 전사 필름의 배면을 전면 방향으로 가압하여 상기 제1 전사 필름의 폭을 바깥 둘레 방향으로 연신시키는 연신 처리부재, 및 상기 연신된 제1 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 지지 필름 또는 제2 전사 필름에 이착시키는 이착 처리부재를 포함한다.

Description

표시 패널의 제조 장치 및 그의 제조 방법{APPRATUS FOR FABRICATING DISPLAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 표시 패널의 제조 장치 및 그의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 표시 패널이나 액정 표시 패널 등과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널은 발광 다이오드(Light Emitting Diode, LED)을 포함할 수 있는데, 발광 다이오드로는 유기물을 형광 물질로 이용하는 유기 발광 다이오드, 또는 무기물을 형광물질로 이용하는 무기 발광 다이오드 등을 포함한다.
무기 발광 다이오드를 발광소자로 이용하는 표시 패널의 제조시에는 마이크로 엘이디(Micro LED)를 표시 패널의 기판 상에 정밀하게 배치시키기 위한 제조 장치들이 개발되어야 한다.
본 발명이 해결하고자 하는 과제는 발광 다이오드들의 제조 및 배치가 용이하고, 제조 비용을 절감할 수 있는 표시 패널의 제조 장치 및 그의 제조 방법을 제공하고자 하는 것이다.
또한, 발광 다이오드들의 배치시, 불량률을 최소화해서 발광 다이오드들을 표시 패널의 기판 상에 정밀하고 정확하게 배치시킬 수 있는 표시 패널의 제조 장치 및 그의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제조 장치는 복수의 발광소자가 배열된 제1 전사 필름의 바깥 둘레를 고정하는 고정 프레임, 상기 고정 프레임이 장착되는 필름 장착부재, 상기 복수의 발광소자가 배열된 제1 전사 필름의 배면을 전면 방향으로 가압하여 상기 제1 전사 필름의 폭을 바깥 둘레 방향으로 연신시키는 연신 처리부재, 및 상기 연신된 제1 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 지지 필름 또는 제2 전사 필름에 이착시키는 이착 처리부재를 포함한다.
상기 고정 프레임은 원형 또는 다각형의 개구부가 형성된 제1 및 제2 조립 프레임을 포함하고, 상기 제1 및 제2 조립 프레임은 상기 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조이다.
상기 제1 및 제2 조립 프레임은 상기 복수의 발광소자가 배열된 제1 전사 필름을 사이에 두고 서로 겹쳐지게 조립되며, 상기 개구부의 주변 프레임 구조에 의해 상기 개구부를 제외한 상기 제1 전사 필름의 바깥 둘레와 전후면 일부 영역을 가압해서 고정한다.
상기 필름 장착부재는 상기 고정 프레임이 안착되는 제1 장착 프레임, 및 상기 제1 장착 프레임에 안착된 상기 고정 프레임의 전면 일부와 바깥 둘레를 가압해서 고정한다. 상기 제1 장착 프레임은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 형태로 형성되어 외관을 이루는 하우징의 상부 또는 내부에 장착되며, 상기 제2 장착 프레임은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 형태로 형성되어, 상기 고정 프레임을 사이에 두고 상기 제1 장착 프레임과 겹쳐지게 조립된다.
상기 연신 처리부재는 원판형 또는 다각형의 판형 프레임, 상기 판형 프레임의 전면에 배치되는 탄성 프레스, 및 상기 판형 프레임의 배면을 지지하여 상기 판형 프레임을 상기 제1 전사 필름의 배면에서 상기 제1 전사 필름의 전면 방향으로 이동시킴으로써, 상기 탄성 프레스 및 상기 판형 프레임으로 상기 제1 전사 필름을 연신시키는 이송 구동부재를 포함한다. 상기 탄성 프레스는 전면이 미리 설정된 곡률을 갖도록 볼록 형상으로 형성되며, 상기 탄성 프레스의 배면은 평판형으로 형성되어 상기 판형 프레임의 전면에 배치된다. 상기 탄성 프레스의 볼록 형상 곡률은 상기 복수의 발광소자가 배열된 제1 전사 필름의 크기, 지름, 상기 복수의 발광소자간 배열 폭이나 배열 간격, 상기 제1 전사 필름의 연신 폭 중 적어도 하나의 요건에 따라 다르게 설정 및 적용된다.
상기 이착 처리부재는 상기 지지 필름이나 상기 제2 전사 필름이 장착된 상태로 상기 연신 처리부재에 의해 연신된 상기 제1 전사 필름의 방향으로 이동해서, 연신된 상기 제1 전사 필름 상의 상기 복수의 발광소자와 상기 지지 필름 또는 상기 제2 전사 필름을 접착시키고, 상기 제1 전사 필름과 반대 방향으로 탈착되면서 상기 복수의 발광소자들을 상기 지지 필름이나 상기 제2 전사 필름으로 이착시킨다.
상기 이착 처리부재는 마스크 프레임의 바깥 둘레를 가압해서 상기 마스크 프레임의 바깥 둘레를 고정시키는 제1 및 제2 프레임 결착 유닛, 상기 제2 프레임 결착 유닛의 배면에 조립되어 상기 마스크 프레임의 배면에 상기 지지 필름 또는 상기 제2 전사 필름을 고정시키는 필름 결착 유닛, 및 상기 필름 결착 유닛의 배면에 조립되어 상기 지지 필름 또는 상기 제2 전사 필름의 배면에 가압 프레임을 고정시키는 프레임 고정 유닛을 포함한다. 여기서, 상기 제1 및 제2 프레임 결착 유닛은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성되며, 상기 마스크 프레임을 사이에 두고 서로 겹쳐지게 조립되어, 상기 개구부와 대응되는 영역을 제외한 상기 마스크 프레임의 바깥 둘레와 전후면 일부 영역을 가압해서 고정한다.
상기 마스크 프레임은 상기 표시 패널의 발광 영역들에 각각 대응되는 복수의 투과 개구부, 및 상기 표시 패널의 비발광 영역에 대응되는 차단부를 포함한다.
상기 프레임 고정 유닛은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성되며, 상기 가압 프레임을 사이에 두고 상기 필름 결착 유닛의 배면에 겹쳐지게 조립되어, 상기 개구부 영역을 제외한 상기 가압 프레임의 바깥 둘레와 전후면 일부 영역을 가압해서 고정한다.
상기 가압 프레임은 상기 표시 패널의 발광 영역들과 상기 마스크 프레임의 투과 개구부들에 각각 대응되는 영역들이 도출되도록 형성된 돌출형 가압부들, 및 상기 돌출형 가압부들의 배면을 지지하는 지지 프레임을 포함한다.
또한, 상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 화소 회로들과 화소 전극들을 포함하는 표시 기판을 제조하는 단계, 베이스 기판에 복수의 발광소자를 제조하는 단계, 상기 복수의 발광소자를 제1 전사 필름으로 옮겨서 이착시키는 단계, 복수의 발광소자가 이착된 상기 제1 전사 필름의 바깥 둘레를 고정 프레임으로 고정하는 단계, 상기 고정 프레임을 필름 장착부재에 장착하는 단계, 연신 처리부재로 상기 제1 전사 필름의 배면을 가압하여 상기 전사 필름의 폭을 바깥 둘레 방향으로 1차 연신시키는 단계, 및 상기 1차 연신된 제1 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 이착 처리부재에 장착된 지지 필름 또는 제2 전사 필름으로 이착시키는 단계를 포함한다.
또한, 표시 패널의 제조 방법은 상기 복수의 발광소자가 이착된 상기 제2 전사 필름의 바깥 둘레를 상기 고정 프레임으로 고정하는 단계, 상기 고정 프레임을 상기 필름 장착부재에 장착하는 단계, 상기 연신 처리부재로 상기 제2 전사 필름의 배면을 가압하여 상기 전사 필름의 폭을 바깥 둘레 방향으로 2차 연신시키는 단계, 상기 2차 연신된 제2 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 상기 이착 처리부재에 장착된 지지 필름으로 이착시키는 단계, 및 상기 지지 필름에 이착된 복수의 발광소자를 상기 표시 기판의 화소 전극들 상에 배치하는 단계를 더 포함한다.
상기 복수의 발광소자를 상기 이착 처리부재에 장착된 지지 필름 또는 제2 전사 필름으로 이착시키는 단계는 마스크 프레임을 상기 이착 처리부재의 제1 및 제2 프레임 결착 유닛에 고정시키는 단계, 상기 지지 필름 또는 상기 제2 전사 필름을 상기 제2 프레임 결착 유닛의 배면에 조립되는 필름 결착 유닛으로 고정하는 단계, 가압 프레임을 상기 필름 결착 유닛의 배면에 조립되는 프레임 고정 유닛으로 고정하는 단계, 및 상기 제1 및 제2 프레임 결착 유닛, 상기 필름 결착 유닛, 및 상기 프레임 고정 유닛을 포함하는 상기 이착 처리부재를 이동시켜서 상기 지지 필름 또는 상기 제2 전사 필름을 상기 복수의 발광소자와 접촉시키는 단계를 포함한다.
상기 마스크 프레임을 상기 제1 및 제2 프레임 결착 유닛에 고정시키는 단계는 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성된 상기 제1 및 제2 프레임 결착 유닛의 사이에 상기 마스크 프레임을 배치시키는 단계, 및 상기 마스크 프레임을 사이에 두고 상기 제1 및 제2 프레임 결착 유닛을 서로 겹쳐지게 조립하여, 상기 개구부와 대응되는 영역을 제외한 상기 마스크 프레임의 바깥 둘레와 전후면 일부 영역을 고정하는 단계를 포함한다.
상기 지지 필름 또는 상기 제2 전사 필름을 상기 필름 결착 유닛으로 고정하는 단계는 상기 제2 프레임 결착 유닛과 상기 가압 프레임의 사이에 상기 지지 필름 또는 상기 제2 전사 필름을 배치시키는 단계, 및 상기 지지 필름 또는 상기 제2 전사 필름을 사이에 두고 상기 제2 프레임 결착 유닛의 배면에 겹쳐지게 상기 필름 결착 유닛을 조립하여, 상기 개구부 영역을 제외한 상기 지지 필름 또는 상기 제2 전사 필름을 고정하는 단계를 포함한다.
상기 가압 프레임을 상기 필름 결착 유닛의 배면에 조립되는 프레임 고정 유닛으로 고정하는 단계는 상기 필름 결착 유닛과 상기 프레임 고정 유닛의 사이에 상기 가압 프레임을 배치시키는 단계, 및 상기 가압 프레임을 사이에 두고 상기 필름 결착 유닛의 배면에 겹쳐지게 상기 프레임 고정 유닛을 조립하여, 상기 개구부 영역을 제외한 상기 지지 필름 또는 상기 제2 전사 필름을 고정하는 단계를 포함한다.
실시예들에 따른 표시 장치의 제조 장치에 의하면, 제조된 무기 발광 다이오드들의 배열 간격을 가변시켜서 표시 패널의 기판 상에 배치함으로써, 무기 발광 다이오드들의 제조 비용을 절감할 수 있다.
또한, 불량률을 최소화해서 무기 발광 다이오드들을 표시 패널의 기판 상에 정밀하게 배치함으로써, 표시 패널의 제조 효율을 높이고 신뢰성을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 3은 다른 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 4는 일 실시예에 따른 각 화소들의 각 화소의 등가 회로도이다.
도 5는 다른 일 실시예에 따른 각 화소들의 각 화소의 등가 회로도이다.
도 6은 도 2의 A - A' 절단면을 개략적으로 나타낸 일 실시예에 따른 단면도이다.
도 7은 도 6의 제1 발광 영역을 개략적으로 나타낸 확대도이다.
도 8은 도 7의 발광소자를 구체적으로 나타낸 단면도이다.
도 9는 도 2의 A - A' 절단면을 개략적으로 나타낸 다른 실시예에 따른 단면도이다.
도 10은 도 2의 A - A' 절단면을 개략적으로 나타낸 또 다른 실시예에 따른 단면도이다.
도 11은 일 실시예에 따른 표시 패널의 제조 장치를 개략적으로 나타낸 사시도이다.
도 12는 도 11에 도시된 제조 장치를 다른 형태로 나타낸 다른 사시도이다.
도 13은 도 11 및 도 12에 도시된 필름 장착부재, 연신 처리부재, 이착 처리부재를 구체적으로 나타낸 단면도이다.
도 14는 도 13에 도시된 필름 장착부재를 구체적으로 나타낸 분해 사시도이다.
도 15는 도 11 및 도 12의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 흐름도이다.
도 16 내지 도 21은 일 실시예에 따른 발광소자 제조 방법을 설명하기 위한 단면도들이다.
도 22는 일 실시예에 따라 제조된 발광소자들이 배열된 제1 전사 필름을 개략적으로 나타낸 사시도이다.
도 23은 도 22에 도시된 제1 전사 필름이 필름 장착부재에 장착된 형태를 개략적으로 나타낸 사시도이다.
도 24는 도 22에 도시된 제1 전사 필름에 배열된 발광소자들의 배열 형태를 일부 개략적으로 나타낸 정면도이다.
도 25 내지 도 29는 제1 전사 필름의 연신 방법을 설명하기 위한 단면도 및 정면도이다.
도 30 내지 도 38은 제2 전사 필름의 연신 방법을 설명하기 위한 단면도 및 정면도이다.
도 39 내지 도 41은 일 실시예에 따른 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 42는 일 실시예에 따른 표시 패널을 포함하는 스마트 기기를 보여주는 예시 도면이다.
도 43은 일 실시예에 따른 표시 패널을 포함하는 가상현실 장치를 보여주는 예시 도면이다.
도 44는 일 실시예에 따른 표시 패널을 포함하는 자동차를 보여주는 일 예시 도면이다.
도 45는 일 실시예에 따른 표시 패널을 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 내비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전제품, 또는 사물 인터넷 장치에 적용될 수 있다. 본 명세서에서는 표시 장치의 예로 텔레비전을 설명하며, TV는 HD, UHD, 4K, 8K 등의 고해상도 내지 초고해상도를 가질 수 있다.
또한, 일 실시예들에 따른 표시 장치(10)는 표시 방식에 따라 다양하게 분류될 수 있다. 예를 들어, 표시 장치의 분류는 유기 발광 표시 장치(OLED), 무기 발광 표시 장치(inorganic EL), 퀀텀 닷 발광 표시 장치(QED), 마이크로 LED 표시 장치(micro-LED), 나노 LED 표시 장치(nano-LED), 플라즈마 표시 장치(PDP), 전계 방출 표시 장치(FED), 음극선 표시 장치(CRT), 액정 표시 장치(LCD), 전기 영동 표시 장치(EPD) 등을 포함할 수 있다. 하기에서는 표시 장치로서 마이크로 LED 표시 장치를 예로 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 마이크로 LED 표시 장치를 단순히 표시 장치로 약칭할 것이다. 그러나, 실시예가 마이크로 LED 표시 장치에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 장치가 적용될 수도 있다.
또한, 하기 도면들에서 제1 방향(DR1)은 표시 장치(10)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 장치(10)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 가리킨다. 이 경우, "좌", "우" "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
일 실시예에 따른 표시 장치(10)는 평면도상 원형, 타원형 형상, 또는 정방형 형상을 가질 수 있으며 예를 들어, 정사각형 형상을 가질 수도 있다. 또한, 표시 장치(10)가 텔레비전인 경우, 장변이 가로 방향에 위치하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 한정되는 것은 아니고, 장변이 세로 방향에 위치할 수 있고, 회전 가능하도록 설치되어 장변이 가로 또는 세로 방향으로 가변적으로 위치할 수도 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 영상의 표시가 이루어지는 활성 영역일 수 있다. 표시 영역(DPA)은 표시 장치(10)의 전반적인 형상과 유사하게 평면도상 정사각형 형상을 가질 수 있으나, 이에 한정되지 않고 원형 또는 타원 형상일 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면도상 직사각형 또는 정사각형일 수 있지만, 이에 한정되는 것은 아니고 각 변이 표시 장치(10)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 복수의 화소(PX)는 여러 색 화소(PX)를 포함할 수 있다. 예를 들어 복수의 화소(PX)는, 이에 제한되는 것은 아니지만, 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)를 포함할 수 있다. 각 색 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 원형 또는 정사각형 등의 다양한 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)의 주변을 둘러싸는 형태로 형성될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤로 구성될 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 일 실시예에서, 표시 장치(10)의 제1 변(도 1에서 하변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(10)의 제2 변(도 1에서 좌변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 직접 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 2는 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 복수의 화소(PX)는 행렬 방향으로 배열될 수 있으며, 복수의 화소(PX)는 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)로 구분될 수 있다. 또한, 백색의 제4 색 화소(PX)가 더 포함될 수도 있다.
제1 색 화소(PX)의 화소 전극은 제1 발광 영역(EA1)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제2 색 화소(PX)의 화소 전극은 제2 발광 영역(EA2)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제3 색 화소(PX)의 화소 전극은 제3 발광 영역(EA3)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 각 화소(PX)들의 화소 전극은 적어도 어느 한 층의 절연층을 관통하여 각각의 화소 회로에 포함된 어느 하나씩의 스위칭 소자와 연결될 수 있다.
제1 발광 영역(EA1)의 화소 전극, 제2 발광 영역(EA2)의 화소 전극, 및 제3 발광 영역(EA3)의 화소 전극 상에는 복수의 발광소자(LE)가 배치된다. 즉, 발광소자(LE)는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각에 배치된다. 그리고, 복수의 발광소자(LE)들이 배치된 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3)상에는 적색의 제1 컬러 필터, 녹색의 제2 컬러 필터, 및 청색의 제3 컬러 필터가 각각 배치될 수 있다. 비발광 영역(NEA)에는 제1 유기층(FOL)이 배치될 수 있다.
도 3은 다른 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 각 화소(PX)들의 형상은 평면도상 직사각형 또는 정사각형에 한정되는 것은 아니고, 펜 타일(pentile) 구조를 이루도록 각 변이 표시 장치(10)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 이에, 펜 타일 구조의 각 화소(PX)들은 제1 색 화소(PX)의 제1 발광 영역(EA1), 제2 색 화소(PX)의 제2 발광 영역(EA2), 제3 색 화소(PX)의 제3 발광 영역(EA3), 제1 내지 제3색 중 어느 한 색 화소(PX)의 제4 발광 역역(EA4)이 각각 마름모 형상으로 형성될 수 있다.
각 화소(PX)의 제1 내지 제4 발광 영역(EA1 내지 EA4) 각각의 크기 또는 평면 면적은 서로 동일하거나 다르게 형성될 수 있다. 이와 마찬가지로, 제1 내지 제4 발광 영역(EA1 내지 EA4)에 각각 형성된 발광 소자(LE)들의 개수는 서로 동일하거나 다르게 형성될 수 있다.
제1 발광 영역(EA1)의 면적, 제2 발광 영역(EA2)의 면적, 제3 발광 영역(EA3)의 면적, 및 제4 발광 영역(EA4)의 면적이 실질적으로 동일할 수 있으나, 이에 한정되지 않고 서로 상이할 수도 있다. 서로 이웃하는 제1 발광 영역(EA1)와 제2 발광 영역(EA2) 사이의 거리, 서로 이웃하는 제2 발광 영역(EA2)와 제3 발광 영역(EA3) 사이의 거리, 서로 이웃하는 제1 발광 영역(EA1)와 제3 발광 영역(EA3) 사이의 거리, 및 서로 이웃하는 제3 발광 영역(EA3)와 제4 발광 영역(EA4) 사이의 거리가 실질적으로 동일할 수 있으나, 서로 상이할 수도 있다. 본 명세서의 실시예는 이에 한정되지 않는다.
또한, 제1 발광 영역(EA1)가 제1 광을 발광하고, 제2 발광 영역(EA2)이 제2 광을 발광하며, 제3 발광 영역(EA3)과 제4 발광 영역(EA4)이 제3 광을 발광할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 발광 영역(EA1)이 제2 광을 발광하고, 제2 발광 영역(EA2)이 제1 광을 발광하고, 제3 및 제4 발광 영역(EA3, EA4)이 제3 광을 발광할 수 있다. 또는, 제1 발광 영역(EA1)이 제3 광을 발광하고, 제2 발광 영역(EA2)이 제2광을 발광하고, 제1 및 제4 발광 영역(EA3, EA4)이 제1 광을 발광할 수 있다. 또는, 제1 내지 제4 발광 영역(EA1 내지 EA4) 중 적어도 하나의 발광 역역이 제4 광을 발광할 수 있다. 제4 광은 노란색 파장 대역의 광일 수 있다. 즉, 제4 광의 메인 피크 파장은 대략 550㎚ 내지 600㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
도 4는 일 실시예에 따른 각 화소들의 각 화소의 등가 회로도이다.
도 4를 참조하면, 각각의 화소(PX)는 발광 소자(LE)들을 발광시키기 위한 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함할 수 있다. 구동 트랜지스터(DTR)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(ELVDL)으로부터 어느 하나의 발광 소자(LE)로 흐르는 전류를 조정한다. 구동 트랜지스터(DTR)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 연결되고, 소스 전극은 어느 하나의 발광 소자(LE)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(ELVDL)에 연결될 수 있다.
제1 트랜지스터(STR1)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 구동 트랜지스터(DTR)의 게이트 전극에 연결시킨다. 제1 트랜지스터(STR1)의 게이트 전극은 스캔 라인(SL)에 연결되고, 제1 전극은 구동 트랜지스터(DTR)의 게이트 전극에 연결되며, 제2 전극은 데이터 라인(DTL)에 연결될 수 있다.
제2 트랜지스터(STR2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 구동 트랜지스터(DTR)의 소스 전극에 연결시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 센싱 신호 라인(SSL)에 연결되고, 제1 전극은 초기화 전압 라인(VIL)에 연결되며, 제2 전극은 구동 트랜지스터(DTR)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제1 및 제2 트랜지스터들(STR1, STR2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DTR)와 제1 및 제2 트랜지스터들(STR1, STR2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 중심으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 P 타입 MOSFET이거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET일 수도 있다.
도 5는 다른 일 실시예에 따른 각 화소들의 각 화소의 등가 회로도이다.
도 5를 참조하면, 각각의 화소(PX)는 발광 소자(LE)들을 발광시키기 위한 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함할 수 있다. 구동 트랜지스터(DTR), 스위치 소자들, 및 커패시터(CST)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6)을 포함할 수 있다.
구동 트랜지스터(DTR)는 게이트 전극, 제1 전극, 및 제2 전극을 포함한다. 구동 트랜지스터(DTR)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다.
커패시터(CST)는 구동 트랜지스터(DTR)의 제2 전극과 제2 전원 라인(ELVSL) 사이에 형성된다. 커패시터(CST)의 일 전극은 구동 트랜지스터(DTR)의 제2 전극에 접속되고, 타 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되고, 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성될 수 있다. 이와 달리, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성될 수도 있다.
전술한 본 명세서의 실시예에 따른 화소의 등가회로도는 도 4 및 도 5에 도시된 바에 한정되지 않음에 주의하여야 한다. 본 명세서의 실시예에 따른 화소의 등가회로도는 도 4 및 도 5에 도시된 실시예 이외에 당업자가 채용 가능한 공지된 다른 회로 구조로 형성될 수 있다.
도 6은 도 2의 A - A' 절단면을 개략적으로 나타낸 일 실시예에 따른 단면도이다. 그리고, 도 7은 도 6의 제1 발광 영역을 개략적으로 나타낸 확대도이며, 도 8은 도 7의 발광소자를 구체적으로 나타낸 단면도이다.
도 6 내지 도 8을 참조하면, 표시 장치(10)의 표시 패널은 표시 기판(100) 및 표시 기판(100) 상에 배치된 파장 변환부(200)를 포함할 수 있다.
표시 기판(100)의 제1 기판(110) 상에는 배리어막(BR)이 배치될 수 있다. 제1 기판(110)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(110)은 폴리이미드(polyimide)로 이루어질 수 있다. 제1 기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
배리어막(BR)은 투습에 취약한 제1 기판(110)을 통해 침투하는 수분으로부터 박막 트랜지스터(T1,T2,T3)들과 발광 소자부(LEP)를 보호하기 위한 막이다. 배리어막(BR)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 배리어막(BR)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
배리어막(BR) 상에는 각각의 트랜지스터(T1,T2,T3)들이 배치될 수 있다. 각각의 박막 트랜지스터(T1,T2,T3)들은 액티브층(ACT1), 게이트 전극(G1), 소스 전극(S1), 및 드레인 전극(D1)을 포함한다.
배리어막(BR) 상에는 박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1), 소스 전극(S1), 및 드레인 전극(D1)이 배치될 수 있다. 박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제1 기판(110)의 두께 방향인 제3 방향(Z축 방향)에서 게이트 전극(G1)과 중첩하는 액티브층(ACT1)은 채널 영역으로 정의될 수 있다. 소스 전극(S1)과 드레인 전극(D1)은 제3 방향(Z축 방향)에서 게이트 전극(G1)과 중첩하지 않는 영역으로, 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다.
박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1), 소스 전극(S1), 및 드레인 전극(D1) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1)이 배치될 수 있다. 게이트 전극(G1)은 제3 방향(Z축 방향)에서 액티브층(ACT1)과 중첩할 수 있다. 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 커패시터 전극(CAE)이 배치될 수 있다. 커패시터 전극(CAE)은 제3 방향(Z축 방향)에서 박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1)과 중첩할 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 커패시터 전극(CAE), 게이트 전극(G1), 및 그들 사이에 배치된 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 커패시터 전극(CAE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
커패시터 전극(CAE) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막으로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 애노드 연결 전극(ANDE1)이 배치될 수 있다. 제1 애노드 연결 전극(ANDE1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 제1 연결 콘택홀(ANCT1)을 통해 박막 트랜지스터(ST1)의 드레인 전극(D1)에 연결될 수 있다. 제1 애노드 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANDE1) 상에는 박막 트랜지스터(T1,T2,T3)들로 인한 단차를 평탄화하기 위한 제1 평탄화막(160)이 배치될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(160) 상에는 제2 애노드 연결 전극(ANDE2)이 배치될 수 있다. 제2 애노드 연결 전극(ANDE2)은 제1 평탄화막(160)을 관통하는 제2 연결 콘택홀(ANCT2)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다. 제2 애노드 연결 전극(ANDE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 애노드 연결 전극(ANDE2) 상에는 제2 평탄화막(180)이 배치될 수 있다. 제2 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(180) 상에는 발광 소자부(LEP)가 형성될 수 있다. 발광 소자부(LEP)는 복수의 화소 전극(PE1, PE2, PE3), 복수의 발광소자(LE), 및 공통 전극(CE)을 포함할 수 있다.
복수의 화소 전극(PE1, PE2, PE3)은 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)을 포함할 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 발광소자(LE)의 제1 전극으로 작용할 수 있으며, 애노드 전극 또는 캐소드 전극일 수 있다. 제1 화소 전극(PE1)은 제1 발광 영역(EA1)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제2 화소 전극(PE2)은 제2 발광 영역(EA2)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제3 화소 전극(PE3)은 제3 발광 영역(EA3)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제1 화소 전극(PE1)은 절연층(130)을 관통하여 제1 스위칭 소자(T1)와 연결되고 제2 화소 전극(PE2)은 절연층(130)을 관통하여 제2 스위칭 소자(T2)와 연결되고, 제3 화소 전극(PE3)은 절연층(130)을 관통하여 제3 스위칭 소자(T3)와 연결될 수 있다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 반사형 전극일 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 Ti(Titanium)이나 구리(Cu) 또는 Ti(Titanium)과 구리(Cu)의 합금 재질로 형성될 수도 있다. 또한. Ti(Titanium)과 구리(Cu)의 적층막 구조를 가질 수도 있다. 또한, 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), Ti(Titanium), 구리(Cu) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수도 있다. 일함수가 높은 물질층이 반사성 물질층보다 위층에 배치되어 발광소자(LE)에 가깝게 배치될 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 다층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3) 상에 뱅크(BNL)가 위치할 수 있다. 뱅크(BNL)는 제1 화소 전극(PE1)을 노출하는 개구부, 제2 화소 전극(PE2)을 노출하는 개구부 및 제3 화소 전극(PE3)을 노출하는 개구부를 포함할 수 있으며, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3) 및 비발광 영역(NEA)을 정의할 수 있다. 즉, 제1 화소 전극(PE1) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제1 발광 영역(EA1)일 수 있다. 제2 화소 전극(PE2) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제2 발광 영역(EA2)일 수 있다. 제3 화소 전극(PE3) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제3 발광 영역(EA3)일 수 있다. 그 외에 뱅크(BNL)가 위치하는 영역은 비발광 영역(NEA)일 수 있다.
뱅크(BNL)는 유기 절연 물질을 포함할 수 있으며, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 포함할 수 있다.
일 실시예에서 뱅크(BNL)는 후술하는 파장 변환부(200)의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)와 중첩할 수 있다. 예시적인 실시예에서, 뱅크(BNL)는 차광 부재(BK)와 완전히 중첩할 수 있다. 또한 뱅크(BNL)는 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)와 중첩할 수 있다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3) 상에 복수의 발광소자(LE)가 배치될 수 있다.
도 7 및 도 8에 도시된 바와 같이, 발광소자(LE)는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각에 배치될 수 있다. 발광소자(LE)는 제3 방향(DR3)으로 길게 연장되는 수직 발광 다이오드 소자일 수 있다. 즉, 발광소자(LE)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 발광소자(LE)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다.
발광소자(LE)는 마이크로 발광 다이오드(micro light emitting diode) 소자일 수 있다. 발광소자(LE)는 표시 기판(100)의 두께 방향, 즉 제3 방향(DR3)에서 연결 전극(125), 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 제2 반도체층(SEM2), 및 제3 반도체층(SEM3)을 포함할 수 있다. 연결 전극(125), 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 제2 반도체층(SEM2), 및 제3 반도체층(SEM3)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
발광소자(LE)는 폭이 높이보다 긴 원통형, 디스크형(disk) 또는 로드형(rod)의 형상을 가질 수 있다. 다만, 이에 한정되지 않고, 발광소자(LE)는 로드, 와이어, 튜브 등의 형상, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상 등 다양한 형태를 가질 수 있다.
연결 전극(125)은 복수의 화소 전극(PE1, PE2, PE3) 각각의 상부에 배치될 수 있다. 하기에서는 제1 화소 전극(PE1) 상에 배치된 발광소자(LE)를 예로 설명한다.
연결 전극(125)은 제1 화소 전극(PE1)과 접착하여 발광소자(LE)에 발광 신호를 인가하는 역할을 할 수 있다. 연결 전극(125)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 한정되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광소자(LE)는 적어도 하나의 연결 전극(125)을 포함할 수 있다. 도 7 및 도 8에서는 발광소자(LE)가 하나의 연결 전극(125)을 포함하는 것을 도시하고 있으나, 이에 한정되지 않는다. 경우에 따라서 발광소자(LE)는 더 많은 수의 연결 전극(125)을 포함하거나, 생략될 수도 있다. 후술하는 발광소자(LE)에 대한 설명은 연결 전극(125)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
연결 전극(125)은 일 실시예에 따른 표시 장치(10)에서 발광소자(LE)가 제1 화소 전극(PE1)과 전기적으로 연결될 때, 발광소자(LE)와 제1 화소 전극(PE1) 사이의 저항을 감소시키고 접착성을 향상시킬 수 있다. 연결 전극(125)은 전도성이 있는 금속 산화물을 포함할 수 있다. 예를 들어, 연결 전극(125)은 ITO일 수 있다. 연결 전극(125)은 하부의 제1 화소 전극(PE1)과 직접 접촉하여 연결되므로, 제1 화소 전극(PE1)과 동일한 물질로 이루어질 수 있다. 또한, 연결 전극(125)은 알루미늄(Al)과 같이 반사율이 높은 금속 재질의 반사 전극이나 니켈(Ni)을 포함하는 확산 방지층을 선택적으로 더 포함할 수 있다. 이에 따라, 연결 전극(125)과 제1 화소 전극(PE1) 간의 접착성이 향상되어 접촉 특성이 증가될 수 있다.
도 8을 참조하면, 예시적인 실시예에서, 제1 화소 전극(PE1)은 하부 전극층(P1), 반사층(P2) 및 상부 전극층(P3)을 포함할 수 있다. 하부 전극층(P1)은 제1 화소 전극(PE1)의 최하부에 배치되어 스위칭 소자로부터 전기적으로 연결될 수 있다. 하부 전극층(P1)은 금속 산화물을 포함하며, 예를 들어, TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)를 포함할 수 있다.
반사층(P2)은 하부 전극층(P1) 상에 배치되어, 발광소자(LE)로부터 방출되는 광을 상부로 반사시킬 수 있다. 반사층(P2)은 반사율이 높은 금속을 포함할 수 있으며, 예를 들어, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
상부 전극층(P3)은 반사층(P2) 상에 배치되어, 발광소자(LE)에 직접 접촉할 수 있다. 상부 전극층(P3)은 반사층(P2)과 발광소자(LE)의 연결 전극(125) 사이에 배치되어, 연결 전극(125)과 직접 접촉할 수 있다. 상술한 바와 같이, 연결 전극(125)은 금속 산화물로 이루어지며, 상부 전극층(P3) 또한 연결 전극(125)과 동일하게 금속 산화물로 이루어질 수 있다.
상부 전극층(P3)은 Ti(Titanium)이나 구리(Cu) 또는 Ti(Titanium)과 구리(Cu)의 합금 재질로 형성될 수도 있다. 또한. Ti(Titanium)과 구리(Cu)의 적층막 구조를 가질 수도 있다. 또한, 상부 전극층(P3)은 TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)를 포함할 수 있다. 예시적인 실시예에서 연결 전극(125)이 ITO로 이루어진 경우, 제1 화소 전극(PE1)은 ITO/Ag/ITO의 다층 구조로 이루어질 수 있다.
제1 반도체층(SEM1)은 연결 전극(125) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 p형 반도체일 수 있으며, AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(SEM1)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제1 반도체층(SEM1)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(SEM1)의 두께는 30㎚ 내지 200㎚의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다.
전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 너무 많은 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께는 10㎚ 내지 50㎚의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 전자 저지층(EBL)은 생략될 수 있다.
활성층(MQW)은 전자 저지층(EBL) 상에 배치될 수 있다. 활성층(MQW)은 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 우물층의 두께는 대략 1 내지 4㎚이고, 배리어층의 두께는 3㎚ 내지 10㎚일 수 있다.
또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(MQW)이 방출하는 광은 제1 광으로 제한되지 않고, 경우에 따라 제2 광(녹색 파장 대역의 광) 또는 제3 광(적색 파장 대역의 광)을 방출할 수도 있다.
구체적으로, 활성층(MQW)은 인듐(In)의 함량에 따라 방출하는 광의 색이 달라질 수 있다. 예를 들어, 인듐(In)의 함량이 감소할수록 활성층이 방출하는 광의 파장 대역이 적색 파장 대역으로 이동하고, 인듐(In)의 함량이 증가할수록 방출하는 광의 파장 대역이 청색 파장 대역으로 이동할 수 있다. 일 예로, 인듐(In)의 함량을 15%이내로 하면 활성층(MQW)은 메인 피크 파장이 대략 600㎚ 내지 750㎚의 범위를 갖는 적색 파장 대역의 제1 광을 방출할 수도 있다. 이와 달리, 일 예로, 인듐(In)의 함량을 25%로 하면 활성층(MQW)은 메인 피크 파장이 대략 480㎚ 내지 560㎚의 범위를 갖는 녹색 파장 대역의 제2 광을 방출할 수 있다. 또한, 인듐(In)의 함량을 35% 이상으로 하면 활성층(MQW)은 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 청색 파장 대역의 제3 광을 방출할 수 있다. 도 6을 통해서는 활성층(MQW)이 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 청색 파장 대역의 광을 방출하는 예를 설명하기로 한다.
활성층(MQW) 상에는 초격자층(SLT)이 배치될 수 있다. 초격자층(SLT)은 제2 반도체층(SEM2)과 활성층(MQW) 사이의 응력을 완화하기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께는 대략 50 내지 200㎚일 수 있다. 초격자층(SLT)은 생략될 수 있다.
제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 n형 반도체일 수 있다. 제2 반도체층(SEM2)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(SEM2)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제2 반도체층(SEM2)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(SEM2)의 두께는 2㎛ 내지 4㎛의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 반도체층(SEM3)은 제2 반도체층(SEM2) 상에 배치될 수 있다. 제3 반도체층(SEM3)은 제2 반도체층(SEM2)과 공통 전극(CE) 사이에 배치될 수 있다. 제3 반도체층(SEM3)은 언도프드(Undoped) 반도체일 수 있다. 제3 반도체층(SEM3)은 제2 반도체(SEM2)와 동일한 물질을 포함하되, n형 또는 p형 도펀트로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 제3 반도체층(SEM3)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 한정되지 않는다.
뱅크(BNL) 및 복수의 화소 전극(PE1, PE2, PE3) 상에 평탄화층(PLL)이 배치될 수 있다. 평탄화층(PLL)은 후술하는 공통 전극(CE)이 형성될 수 있도록 하부의 단차를 평탄화시킬 수 있다. 평탄화층(PLL)은 복수의 발광소자(LE)의 적어도 일부, 예를 들어 상부가 평탄화층(PLL)의 상부로 돌출될 수 있도록 소정 높이로 형성될 수 있다. 즉, 제1 화소 전극(PE1)의 상면을 기준으로 평탄화층(PLL)의 높이는 발광소자(LE)의 높이보다 작을 수 있다.
평탄화층(PLL)은 하부 단차를 평탄화시킬 수 있도록 유기물을 포함할 수 있다. 예를 들어, 평탄화층(PLL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 포함할 수 있다.
평탄화층(PLL) 및 복수의 발광소자(LE) 상에 공통 전극(CE)이 배치될 수 있다. 구체적으로, 공통 전극(CE)은 발광소자(LE)가 형성된 제1 기판(110)의 일면에 배치되며, 표시 영역(DA) 및 비표시 영역(NDA) 전체적으로 배치될 수 있다. 공통 전극(CE)은 표시 영역(DA)에서 각 발광 영역(EA1, EA2, EA3)들과 중첩하여 배치되며, 광이 출사될 수 있도록 얇은 두께로 이루어질 수 있다.
공통 전극(CE)은 복수의 발광소자(LE)의 상면 및 측면에 직접 배치될 수 있다. 공통 전극(CE)은 발광소자(LE)의 측면 중 제2 반도체층(SEM2) 및 제3 반도체층(SEM3)에 직접 접촉할 수 있다. 도 6에 도시된 바와 같이, 공통 전극(CE)은 복수의 발광소자(LE)를 덮으며, 복수의 발광소자(LE)를 공통적으로 연결하여 배치되는 공통층일 수 있다. 도전성을 가진 제2 반도체층(SEM2)은 발광소자(LE)들에서 각각 패턴된 구조이기 때문에, 각 발광소자(LE)에 공통 전압이 인가될 수 있도록 공통 전극(CE)이 각 발광소자(LE)의 제2 반도체층(SEM2)의 측면에 직접 접촉할 수 있다.
공통 전극(CE)은 제1 기판(110)에 전체적으로 배치되어 공통 전압이 인가되므로 낮은 저항을 갖는 물질을 포함할 수 있다. 또한, 공통 전극(CE)은 광을 투과시키기 용이하도록 얇은 두께로 형성될 수 있다. 예를 들어, 공통 전극(CE)은 알루미늄(Al), 은(Ag), 구리(Cu) 등과 같은 낮은 저항을 갖는 물질을 포함할 수 있다. 공통 전극(CE)의 두께는 대략 10Å 내지 200Å 일 수 있으나 이에 한정되지 않는다.
상술한 발광소자(LE)들은 연결 전극(125)을 통해 화소 전극으로부터 화소 전압 또는 애노드 전압을 공급받고, 공통 전극(CE)을 통해 공통 전압을 공급받을 수 있다. 발광소자(LE)는 화소 전압과 공통 전압 간의 전압 차에 따라 소정의 휘도로 광을 발광할 수 있다.
본 실시예에서는 화소 전극(PE1, PE2, PE3)들 상에 복수의 발광소자(LE), 즉 무기발광 다이오드를 배치함으로써, 외부의 수분이나 산소에 취약한 유기발광 다이오드의 단점을 배제시키고 수명 및 신뢰성을 향상시킬 수 있다.
한편, 비발광 영역(NEA)에 배치된 뱅크(BNL) 상에 제1 유기층(FOL)이 배치될 수 있다.
제1 유기층(FOL)은 비발광 영역(NEA)과 중첩하며 발광 영역(EA1, EA2, EA3)들과 비중첩하여 배치될 수 있다. 제1 유기층(FOL)은 뱅크(BNL) 상에 직접 배치되며, 인접한 복수의 화소 전극(PE1, PE2, PE3)과 이격하여 배치될 수 있다. 제1 유기층(FOL)은 제1 기판(110) 상에 전체적으로 배치되되, 복수의 발광 영역(EA1, EA2, EA3)을 둘러싸며 배치될 수 있다. 제1 유기층(FOL)은 전체적으로 격자 형상으로 배치될 수 있다.
제1 유기층(FOL)은 후술하는 제조 공정에서 설명할 바와 같이, 비발광 영역(NEA)인 제1 유기층(FOL) 상에 접촉하는 복수의 발광소자(LE)를 탈착시키는 역할을 할 수 있다. 제1 유기층(FOL)은 레이저 광이 조사되면, 에너지를 흡수하여 순간적으로 온도가 상승하여 어블레이션(Ablation)된다. 이에 따라, 제1 유기층(FOL)의 상면에 접촉한 복수의 발광소자(LE)는 제1 유기층(FOL)의 상면으로부터 탈착될 수 있다.
제1 유기층(FOL)은 폴리이미드계 화합물을 포함할 수 있다. 제1 유기층(FOL)의 폴리이미드계 화합물은 308nm 파장의 광, 예를 들어, 레이저 광을 흡수할 수 있도록 시아노기(cyano group)를 포함할 수 있다. 예시적인 실시예에서, 제1 유기층(FOL)과 뱅크(BNL)는 각각 폴리이미드계 화합물을 포함하나, 서로 다른 폴리이미드계 화합물을 포함할 수 있다. 예를 들어, 뱅크(BNL)는 시아노기를 포함하지 않는 폴리이미드계 화합물로 이루어지고, 제1 유기층(FOL)은 시아노기를 포함하는 폴리이미드계 화합물로 이루어질 수 있다. 308nm 파장의 레이저 광에 대해, 제1 유기층(FOL)의 투과율은 뱅크(BNL)의 투과율보다 작을 수 있으며, 뱅크(BNL)의 투과율은 약 60% 이상이고 제1 유기층(FOL)의 투과율은 0%일 수 있다. 또한, 308nm 파장의 레이저 광에 대한 제1 유기층(FOL)의 흡수율은 100%일 수 있다. 제1 유기층(FOL)은 약 2Å 내지 10㎛ 범위의 두께로 이루어질 수 있다. 제1 유기층(FOL)의 두께가 2Å 이상이면 308nm 파장의 레이저 광의 흡수율을 향상시킬 수 있다. 제1 유기층(FOL)의 두께가 10㎛ 이하이면, 제1 유기층(FOL)과 화소 전극(PE1) 사이의 단차가 커지는 것을 방지하여 후술하는 공정에서 화소 전극 상에 발광소자(LE)를 용이하게 접착할 수 있다.
발광 소자부(LEP) 상에 파장 변환부(200)가 배치될 수 있다. 파장 변환부(200)는 격벽(PW), 파장 변환층(QDL), 컬러 필터(CF1, CF2, CF3)들, 차광 부재(BK) 및 보호층(PTL)을 포함할 수 있다.
격벽(PW)은 표시 영역(DPA)의 공통 전극(CE) 상에 배치되며, 뱅크(BNL)와 함께 복수의 발광 영역(EA1, EA2, EA2)을 구획할 수 있다. 격벽(PW)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되도록 배치되며, 표시 영역(DA) 전체에서 격자 형태의 패턴으로 이루어질 수 있다. 또한, 격벽(PW)은 복수의 발광 영역(EA1, EA2, EA3)과 비중첩하며, 비발광 영역(NEA)과 중첩할 수 있다.
격벽(PW)은 하부의 공통 전극(CE)을 노출하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OP1), 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OP2), 및 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OP3)를 포함할 수 있다. 여기서, 복수의 개구부(OP1, OP2, OP3)들은 복수의 발광 영역(EA1, EA2, EA3)에 대응될 수 있다. 즉, 제1 개구부(OP1)가 제1 발광 영역(EA1)에 대응되고, 제2 개구부(OP2)가 제2 발광 영역(EA2)에 대응되며, 제3 개구부(OP3)가 제3 발광 영역(EA3)에 대응될 수 있다.
격벽(PW)은 제1 및 제2 파장 변환층(QDL1,QDL2)이 형성되기 위한 공간을 제공하는 역할을 할 수 있다. 이를 위해, 격벽(PW)은 소정의 두께로 이루어질 수 있으며, 예를 들어, 격벽(PW)의 두께는 1㎛ 내지 10㎛ 범위로 이루어질 수 있다. 격벽(PW)은 소정의 두께로 이루어질 수 있도록, 유기 절연 물질을 포함할 수 있다. 유기 절연 물질은 예를 들어, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
제1 파장 변환층(QDL1)은 제1 개구부(OP1) 내에 각각 배치될 수 있다. 제1 파장 변환층(QDL1)은 서로 이격된 도트 형상의 섬 패턴으로 이루어질 수 있다. 제1 파장 변환층(QDL1)은 제1 베이스 수지(BRS1) 및 제1 파장 변환 입자(WCP1)를 포함할 수 있다. 제1 베이스 수지(BRS1)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 베이스 수지(BRS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다. 제1 파장 변환 입자(WCP1)는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 예를 들어 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
상기 양자점은 반도체 나노 결정 물질일 수 있다. 상기 양자점은 그 조성 및 크기에 따라 특정 밴드갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 상기 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
제1 파장 변환층(QDL1)은 제1 발광 영역(EA1)의 제1 개구부(OP1)에 형성될 수 있다. 제1 파장 변환층(QDL1)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 제1 파장 변환층(QDL1)은 발광소자(LE)로부터 발광된 청색의 일부를 제1 광인 적색과 유사한 광으로 변환할 수 있다. 제1 파장 변환층(QDL1)에서는 적색과 유사한 광을 출사함으로써 제1 컬러 필터(CF1)를 통해 제1 광인 적생의 광으로 변환되도록 할 수 있다.
제2 파장 변환층(QDL2)은 제2 개구부(OP2) 내에 각각 배치될 수 있다. 제2 파장 변환층(QDL2)은 서로 이격된 도트 형상의 섬 패턴으로 이루어질 수 있다. 예를 들어, 제2 파장 변환층(QDL2)은 제2 발광 영역(EA2)에 중첩하여 배치될 수 있다. 제2 파장 변환층(QDL2)은 제2 베이스 수지(BRS2) 및 제2 파장 변환 입자(WCP2)를 포함할 수 있다. 제2 베이스 수지(BRS2)는 투광성 유기 물질을 포함할 수 있다. 이에, 제2 파장 변환층(QDL2)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 제2 파장 변환층(QDL2)은 발광소자(LE)로부터 발광된 청색 광의 일부를 제2 광인 녹색과 유사한 광으로 변환할 수 있다. 제2 파장 변환층(QDL2)에서는 녹색과 유사한 광을 출사함으로써 제2 컬러 필터(CF2)를 통해 제1 광인 적생의 광으로 변환되도록 할 수 있다.
제3 발광 영역(EA3)에는 제3 개구부(OP3)에 튜명한 투광성 유기 물질만 형성되어, 발광소자(LE)로부터 발광된 청색 광이 제3 컬러 필터(CF3)를 통 그대로 출사될 수 있도록 한다.
복수의 컬러 필터(CF1, CF2, CF3)들은 격벽(PW), 제1 및 제2 파장 변환층(QDL1,QDL2) 상에 배치될 수 있다. 복수의 컬러 필터(CF1, CF2, CF3)들은 복수의 개구부(OP1, OP2, OP3) 및 제1 및 제2 파장 변환층(QDL1,QDL2)들과 중첩하여 배치될 수 있다. 복수의 컬러 필터(CF1, CF2, CF3)들은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)는 제1 발광 영역(EA1)과 중첩하여 배치될 수 있다. 또한, 제1 컬러 필터(CF1)는 격벽(PW)의 제1 개구부(OP1) 상에서 제1 개구부(OP1)와 중첩하여 배치될 수 있다. 제1 컬러 필터(CF1)는 발광소자(LE)에서 발광된 제1 광을 투과시키고, 제2 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 청색 파장 대역의 광을 투과시키고, 그 외의 녹색, 적색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
제2 컬러 필터(CF2)는 제2 발광 영역(EA2)과 중첩하여 배치될 수 있다. 또한, 제2 컬러 필터(CF2)는 격벽(PW)의 제2 개구부(OP2) 상에서 제2 개구부(OP2)와 중첩하여 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 광을 투과시키고, 제1 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 파장 대역의 광을 투과시키고, 그 외의 청색, 적색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
제3 컬러 필터(CF3)는 제3 발광 영역(EA3)과 중첩하여 배치될 수 있다. 또한, 제3 컬러 필터(CF3)는 격벽(PW)의 제3 개구부(OP3) 상에서 제3 개구부(OP3)와 중첩하여 배치될 수 있다. 제3 컬러 필터(CF3)는 제3 광을 투과시키고, 제1 광과 제2 광을 흡수 또는 차단할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 적색 파장 대역의 광을 투과시키고, 그 외의 청색, 녹색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
복수의 컬러 필터(CF1, CF2, CF3)들 각각의 평면 면적은 복수의 발광 영역(EA1, EA2, EA3) 각각의 평면 면적보다 클 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)의 평면 면적보다 클 수 있다. 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)의 평면 면적보다 클 수 있다. 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)의 평면 면적보다 클 수 있다. 다만, 이에 한정되지 않으며, 복수의 컬러 필터(CF1, CF2, CF3)들 각각의 평면 면적은 복수의 발광 영역(EA1, EA2, EA3) 각각의 평면 면적과 동일할 수도 있다.
도 6을 참조하면, 격벽(PW) 상에 차광 부재(BK)가 배치될 수 있다. 차광 부재(BK)는 비발광 영역(NEA)에 중첩하여 광의 투과를 차단할 수 있다. 차광 부재(BK)는 뱅크(BNL) 또는 격벽(PW)과 유사하게 평면상 대략 격자 형태로 배치될 수 있다. 차광 부재(BK)는 뱅크(BNL), 제1 유기층(FOL) 및 격벽(PW)과 중첩하여 배치될 수 있으며, 발광 영역(EA1, EA2, EA3)들과 비중첩할 수 있다.
일 실시예에서 차광 부재(BK)는 유기 차광 물질을 포함할 수 있으며, 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다. 차광 부재(BK)는 차광성을 갖는 염료 또는 안료를 포함할 수 있으며, 블랙 매트릭스일 수 있다. 차광 부재(BK)는 적어도 일부가 인접한 컬러 필터(CF1, CF2, CF3)들과 중첩할 수 있으며, 컬러 필터(CF1, CF2, CF3)들은 차광 부재(BK)의 적어도 일부 상에 배치될 수도 있다.
복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK) 상에 보호층(PTL)이 배치될 수 있다. 제1 보호층(PTL)은 표시 장치(10)의 최상부에 배치되어 하부의 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)를 보호할 수 있다. 보호층(PTL)의 일면, 예를 들어 하면은 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)의 상면에 각각 접촉할 수 있다.
보호층(PTL)은 복수의 컬러 필터(CF1, CF2, CF3)와 차광 부재(BK)를 보호하기 위해, 무기 절연성 물질을 포함할 수 있다. 예를 들어, 제1 보호층(PTL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등을 포함할 수 있으나, 이에 한정되지 않는다. 제1 보호층(PTF1)은 소정 두께로 이루어질 수 있으며, 예를 들어, 0.01 내지 1㎛의 범위로 이루어질 수 있다. 다만, 이에 한정되지 않는다.
도 9는 도 2의 A - A' 절단면을 개략적으로 나타낸 다른 실시예에 따른 단면도이다.
도 9를 참조하면, 제3 파장 변환층(QDL3)이 제1 및 제2 개구부(OP1, OP2)에 각각 배치될 수 있다.
제3 파장 변환층(QDL3)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 제3 파장 변환층(QDL3)은 발광 소자(LE)로부터 발광된 청색의 제1 광의 일부를 황색의 제4 광으로 변환할 수 있다. 제3 파장 변환층(QDL3)에서는 제1 광과 제4 광이 혼합되어 백색의 제5 광을 출사할 수 있다. 제5 광은 제1 컬러 필터(CF1)를 통해 제1 광으로 변환되고, 제2 컬러 필터(CF2)를 통해 제2 광으로 변환된다.
제3 파장 변환층(QDL3)은 제1 및 제2 개구부(OP1, OP2)에 각각 배치될 수 있으며, 서로 이격하여 배치될 수 있다. 즉, 제3 파장 변환층(QDL3)은 서로 이격된 도트 형상의 섬 패턴으로 이루어질 수 있다. 예를 들어, 제3 파장 변환층(QDL3)은 제1 개구부(OP1), 제2 개구부(OP2)에만 각각 배치되며, 이들과 일대일 대응할 수 있다. 또한, 제3 파장 변환층(QDL3)은 제1 발광 영역(EA1), 및 제2 발광 영역(EA2)에 각각 중첩하여 배치될 수 있다. 예시적인 실시예에서 제3 파장 변환층(QDL3) 각각은 제1 발광 영역(EA1), 및 제2 발광 영역(EA2)과 완전히 중첩될 수 있다.
제3 파장 변환층(QDL3)은 제3 베이스 수지(BRS3) 및 제3 파장 변환 입자(WCP3)를 포함할 수 있다. 제3 베이스 수지(BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제3 베이스 수지(BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
제3 파장 변환 입자(WCP3)는 발광 소자(LE)로부터 입사된 제1 광을 제4 광으로 변환할 수 있다. 예를 들어, 제3 파장 변환 입자(WCP3)는 청색 파장 대역의 광을 황색(yellow) 파장 대역의 광으로 변환할 수 있다. 제3 파장 변환 입자(WCP3)는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 예를 들어 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
제3 파장 변환층(QDL3)은 제3 방향(DR3)으로의 두께가 클수록 파장 변환층(QDL)에 포함된 제3 파장 변환 입자(WCP3)의 함량이 높아지므로, 제3 파장 변환층(QDL3)의 광 변환 효율이 증가할 수 있다. 그러므로, 제3 파장 변환층(QDL3)의 두께는 제3 파장 변환층(QDL3)의 광 변환 효율을 고려하여 설정되는 것이 바람직하다.
상술한 제3 파장 변환층(QDL3)에서는 발광소자(LE)에서 발광된 제1 광 중 일부가 제3 파장 변환층(QDL3)은에서 제4 광으로 변환될 수 있다. 제3 파장 변환층(QDL3)은 제1 광과 제4 광이 혼색되어 백색의 제5 광을 출사할 수 있다. 제3 파장 변환층(QDL3)에서 출사되는 제5 광은 후술하는 제1 컬러 필터(CF1)에서 제1 광만을 투과시키고 제2 컬러 필터(CF2)에서 제2 광만을 투과시킬 수 있다. 이에 따라, 파장 변환부(200)에서 출사되는 광은 제1 광, 및 제2 광의 적색 및 녹색 광일 수 있다. 제3 발광 영역(EA3)에는 제3 개구부(OP3)에 튜명한 투광성 유기 물질만 형성되어, 발광소자(LE)로부터 발광된 청색 광이 제3 컬러 필터(CF3)를 통 그대로 출사될 수 있도록 한다. 이에, 풀컬러를 구현할 수 있다.
도 10은 도 2의 A - A' 절단면을 개략적으로 나타낸 또 다른 실시예에 따른 단면도이다.
전술한 바와 같이, 각 발광 소자(LE)의 활성층(MQW)은 인듐(In)의 함량에 따라 방출하는 광의 색이 달라질 수 있다. 인듐(In)의 함량이 감소할수록 활성층이 방출하는 광의 파장 대역이 적색 파장 대역으로 이동하고, 인듐(In)의 함량이 증가할수록 방출하는 광의 파장 대역이 청색 파장 대역으로 이동할 수 있다. 이에, 제1 발광 영역(EA1)에 형성된 각 발광 소자(LE)의 활성층(MQW)은 인듐(In)의 함량을 15%이내로 하면 메인 피크 파장이 대략 600㎚ 내지 750㎚의 범위를 갖는 적색 파장 대역의 제1 광을 방출할 수 있다.
제2 발광 영역(EA2)에 형성된 각 발광 소자(LE)의 활성층(MQW)은 인듐(In)의 함량을 25%로 하면 메인 피크 파장이 대략 480㎚ 내지 560㎚의 범위를 갖는 녹색 파장 대역의 제2 광을 방출할 수 있다.
제3 발광 영역(EA3)에 형성된 각 발광 소자(LE)의 활성층(MQW)은 인듐(In)의 함량을 35% 이상으로 하면 활성층(MQW)은 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 청색 파장 대역의 제3 광을 방출할 수 있다.
제1 발광 영역(EA1)에 형성된 각 발광 소자(LE)는 적색 파장 대역의 제1 광을 방출하고, 제2 발광 영역(EA2)에 형성된 각 발광 소자(LE)는 녹색 파장 대역의 제2 광을 방출하고, 제3 발광 영역(EA3)에 형성된 각 발광 소자(LE)는 청색 파장 대역의 제3 광을 방출하도록 할 수 있다. 이 경우에는 컬러 필터들(CF1, CF2, CF3)이 형성되지 않아도 무방하다.
도 11은 일 실시예에 따른 표시 패널의 제조 장치를 개략적으로 나타낸 사시도이다. 도 12는 도 11에 도시된 제조 장치를 다른 형태로 나타낸 다른 사시도이다. 그리고, 도 13은 도 11 및 도 12에 도시된 필름 장착부재, 연신 처리부재, 이착 처리부재를 구체적으로 나타낸 단면도이다.
도 11 내지 도 13을 참조하면, 표시 패널의 제조 장치는 하우징(501), 고정 프레임(511), 필름 장착부재(510), 연신 처리부재(550), 이착 처리부재(520), 마스크 프레임(미도시), 및 가압 프레임(미도시)를 포함한다.
구체적으로, 고정 프레임(511)은 복수의 발광소자(LE)가 배열된 전사 필름(LFL)의 바깥 둘레를 고정시킨다. 고정 프레임(511)은 원형의 개구부가 형성된 한 쌍의 제1 및 제2 조립 프레임(511(a),511(b))을 포함한다. 여기서, 제1 및 제2 조립 프레임(511(a),511(b))은 원형의 개구부가 형성된 원형 또는 사각형 등의 다각형의 판넬 또는 프레임 형태로 형성된다. 제1 및 제2 조립 프레임(511(a),511(b))은 원형 링 또는 링 타입의 프레임 형태로 형성될 수도 있다.
제1 및 제2 조립 프레임(511(a),511(b))은 서로 마주하는 형태로 조립된다. 또한, 제1 및 제2 조립 프레임(511(a),511(b))은 제1 조립 프레임(511(a))이 다른 제2 조립 프레임(511(b)) 내부로 끼워지는 형태로 조립될 수도 있다. 이러한 제1 및 제2 조립 프레임(511(a),511(b))은 원형의 개구부와 개구부의 주변 프레임에 의해, 개구부 영역을 제외한 전사 필름(LFL)의 바깥 둘레를 원형으로 가압해서 고정한다. 제1 및 제2 조립 프레임(511(a),511(b))의 개구부 구조는 전사 필름(LFL)의 연신 방향에 따라 타원형 또는 사각형 등의 다각 형태로 형성할 수도 있으나, 전사 필름(LFL)의 연신 방향을 고르게 하기 위해서는 원형의 개구부를 적용해서 전사 필름(LFL)의 바깥 둘레를 원형으로 가압 및 고정함이 바람직하다.
필름 장착부재(510)는 제조 장치의 외형 또는 골조를 이루는 하우징(501)의 상부 또는 내부에 장착된다. 필름 장착부재(510)는 고정 프레임(511)이 안착되는 안착부, 및 고정 프레임(511)의 외부면을 가압 및 고정하는 적어도 하나의 클립 또는 고리형 체결부재를 포함한다. 필름 장착부재(510)는 전면 안착부에 안착되는 고정 프레임(511)의 적어도 한 바깥 둘레를 적어도 하나의 클립이나 고리형 체결 부재로 체결해서 고정 프레임(511)을 고정시킨다.
도 14는 도 13에 도시된 필름 장착부재의 다른 형태를 나타낸 분해 사시도이다.
도 13을 참조하면, 필름 장착부재(510)는 고정 프레임(511)이 안착되는 제1 장착 프레임(510(a)), 및 제1 장착 프레임(510(a)) 상에 안착된 고정 프레임(511)의 전면 일부와 바깥 둘레를 가압해서 고정하는 제2 장착 프레임(510(b))을 포함한다.
제1 장착 프레임(510(a))은 원형의 개구부가 형성된 원형 또는 사각형 등의 다각형의 판넬 또는 프레임 형태로 형성되어 하우징(501)의 상부 또는 내부측에 장착된다. 그리고, 제2 장착 프레임(510(b)) 또한 원형의 개구부가 형성된 원형 또는 사각형 등의 다각형의 판넬이나 프레임 형태로 형성되어, 제1 장착 프레임(510(a))과 마주하는 형태로 조립될 수 있다. 즉, 제1 및 제2 장착 프레임(510(a)510(b))은 서로 마주해서 겹치도록 조립됨으로써, 원형의 개구부 영역을 제외한 고정 프레임(511)의 바깥 둘레와 전후면 일부를 원형으로 가압해서 고정 프레임(511)을 고정시킬 수 있다.
도 11 및 도 13을 참조하면, 연신 처리부재(550)는 필름 장착부재(510)와 고정 프레임(511)에 의해 고정된 전사 필름(LFL), 즉 발광소자(LE)가 배열된 전사 필름(LFL)을 어느 한 방향에서 가압하여 전사 필름(LFL)의 전체 폭을 바깥 둘레 방향으로 연신시킨다. 구체적으로, 연신 처리부재(550)는 전면에 발광소자(LE)가 배열된 전사 필름(LFL)의 배면을 전면 방향으로 가압함으로써, 전사 필름(LFL)의 전체 폭을 바깥 둘레 방향으로 연신시킬 수 있다.
연신 처리부재(550)는 판형 프레임(551), 탄성 프레스(552), 및 이송 구동부재(553)를 포함한다.
판형 프레임(551)은 원판형 또는 다각형의 판넬 타입으로 형성될 수 있다.
탄성 프레스(552)는 전면이 미리 설정된 곡률을 갖도록 볼록 형상으로 형성되며, 배면은 평판형으로 형성된다. 탄성 프레스(552)는 평판형의 배면이 판형 프레임(551)의 전면에 배치됨으로써, 판형 프레임(551)의 전면에 부착 또는 조립된다. 탄성 프레스(552)의 볼록 형상 곡률은 복수의 발광소자(LE)가 배열된 전사 필름(LFL)의 크기, 지름, 복수의 발광소자(LE) 배열 폭이나 배열 간격, 전사 필름(LFL)의 연신 폭 중 적어도 하나의 요건에 따라 다르게 설정 및 적용될 수 있다. 탄성 프레스(552)는 플라스틱, 크로몰리, 금속막, 실리콘, 카본, 고무 등의 탄성 재질으로 형성된다.
탄성 프레스(552)의 전면이 곡률을 갖도록 형성됨으로써 탄성 프레스(552)의 전면 곡률 형상에 의해 전사 필름(LFL) 또한 연신 과정에서 곡률을 유지한 상태로 연신될 수 있다. 이에, 전사 필름(LFL)의 연신 폭과 방향이 더욱 고르게 연신될 수 있으며, 전사 필름(LFL), 및 전사 필름(LFL)의 전면에 압착되는 지지필름(SPF)이나 다른 전사 필름 간의 기포 발생을 방지할 수 있게 된다.
이송 구동부재(553)는 판형 프레임(551)의 배면을 지지하고 판형 프레임(551)을 판형 프레임(551)의 전면 방향 또는 배면 방향으로 이동시킴으로써, 판형 프레임(551)의 전면에 배치된 탄성 프레스(552)에 의해 전사 필름(LFL)의 배면이 전면 방향으로 가압되도록 한다. 이송 구동부재(553)는 피스톤 등의 유압 펌핑 타입으로 형성될 수 있으며, 일 측은 판형 프레임(551)의 배면에 조립되고 타 측은 기압식 또는 유압식 압력 조절기와 조립될 수 있다. 이에, 이송 구동부재(553)는 기압식 또는 유압식 압력 조절기에 의해 판형 프레임(551)을 이착 처리부재(520)와 마주하는 방향 또는 그 반대 방향으로 이동시킬 수 있다.
이착 처리부재(520)는 하우징(501) 상부의 어느 한 측면에 그 일 측이 조립되어, 하우징(501) 상부의 일 측 방향에서 하우징(501)의 상부 및 고정 프레임(511)을 계폐시키는 형태로 배치 및 조립될 수 있다. 또한, 이착 처리부재(520)는 하우징(501)의 상부 방향에 하우징(501)의 상부 및 고정 프레임(511)과 미리 설정된 간격을 두고 캡 형태로 설치되며, 이때는 하우징(501)의 상부 및 고정 프레임(511)과 가까워지는 방향과 멀어지는 방향으로 이동되도록 설치될 수 있다.
이착 처리부재(520)는 지지필름(SPF)이나 다른 전사 필름이 장착된 상태로 연신 처리부재(550)에 의해 전체 폭이 연신된 전사 필름(LFL) 방향으로 이동함으로써, 연신된 전사 필름(LFL)에 의해 배열 폭이 가변된 복수의 발광소자(LE)들과 지지필름(SPF) 또는 다른 전사 필름을 접착시킨다. 그리고, 전사 필름(LFL)과 반대 방향으로 탈착되는 과정에서 배열 폭이 가변된 복수의 발광소자(LE)들이 지지필름(SPF)이나 다른 전사 필름으로 이착되도록 한다.
이착 처리부재(520)는 제1 및 제2 프레임 결착 유닛(521(a),521(b)), 필름 결착 유닛(522), 및 프레임 고정 유닛(523)을 포함한다.
제1 및 제2 프레임 결착 유닛(521(a),521(b))은 마스크 프레임(미도시)의 바깥 둘레와 전후면의 일부 영역을 가압해서 마스크 프레임의 바깥 둘레를 고정시킨다.
제1 및 제2 프레임 결착 유닛(521(a),521(b))은 원형의 개구부가 형성된 프레임 형태로 형성되고, 서로 마주하는 형태로 결착됨으로써 마스크 프레임의 바깥 둘레를 원형으로 고정할 수 있다. 여기서, 제1 및 제2 프레임 결착 유닛(521(a),521(b))은 원형의 개구부가 형성된 원형 또는 사각형 등의 다각형의 프레임 형태로 형성될 수 있다. 또한, 제1 및 제2 프레임 결착 유닛(521(a),521(b))은 링 타입의 프레임 형태로 형성될 수도 있다.
제1 및 제2 프레임 결착 유닛(521(a),521(b))은 서로 마주하는 형태로 조립되는 방식 외에, 제1 프레임 결착 유닛(521(a))이 다른 제2 프레임 결착 유닛(521(b)) 내부로 끼워지는 형태로 조립될 수도 있다. 이에, 제1 및 제2 프레임 결착 유닛(521(a),521(b))은 원형의 개구부에 의해 원형의 개구부 영역을 제외한 마스크 프레임의 바깥 둘레를 원형으로 가압해서 마스크 프레임의 바깥 둘레를 고정시킬 수 있다. 제1 및 제2 프레임 결착 유닛(521(a),521(b))의 개구부는 타원형 또는 사각형 등의 다각 형태로 적용할 수도 있으나, 전사 필름(LFL)의 연신 형태 및 고정 형태에 대응되도록 원형으로 형성됨이 바람직하다.
필름 결착 유닛(522)은 제1 및 제2 프레임 결착 유닛(521(a),521(b))의 배면에 위치하며, 제1 및 제2 프레임 결착 유닛(521(a),521(b)) 중 어느 하나의 프레임 결착 유닛(521(b))과 중첩되도록 겹쳐져서, 겹쳐지는 어느 한 프레임 결착 유닛(521(b))과 결착 및 조립된다. 필름 결착 유닛(522)은 겹쳐지는 프레임 결착 유닛(521(b))과의 결착되는 결착 구조에 따라 지지필름(SPF)이나 다른 전사 필름의 바깥 둘레와 전후면 일부 영역을 가압해서 지지필름 또는 다른 전사 필름의 바깥 둘레를 원형으로 고정시킨다. 구체적으로, 필름 결착 유닛(522)은 원형의 개구부가 형성된 원형 또는 사각형 등의 다각형 판넬 또는 프레임 형태로 형성될 수 있다. 필름 결착 유닛(522)은 원형의 개구부에 의해 원형의 개구부 영역을 제외한 지지필름(SPF)의 바깥 둘레와 전후면 일부를 가압해서 지지필름(SPF)의 바깥 둘레를 원형으로 고정시킨다. 필름 결착 유닛(522)에 다른 전사 필름이 장착되는 경우에는 원형의 개구부에 의해 원형의 개구부 영역을 제외한 해당 전사 필름의 바깥 둘레를 원형으로 가압해서 전사 필름의 바깥 둘레를 고정시킨다.
프레임 고정 유닛(523)은 필름 결착 유닛(522)의 배면에 위치하며, 필름 결착 유닛(522)과 중첩되도록 겹쳐져서, 필름 결착 유닛(522)의 배면에 결착 및 조립된다. 프레임 고정 유닛(523)은 겹쳐지는 필름 결착 유닛(522)과의 결착 구조에 따라 가압 프레임의 바깥 둘레와 전후면 일부 영역들을 가압해서 가압 프레임의 바깥 둘레를 원형으로 고정시킨다.
필름 결착 유닛(522)은 원형 또는 사각형의 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 형태로 형성될 수 있다. 필름 결착 유닛(522)은 원형 또는 사각형의 개구부에 의해 원형 또는 사각형의 개구부 영역을 제외한 가압 프레임의 바깥 둘레와 전후면 일부를 가압해서 가압 프레임의 바깥 둘레를 고정시킨다.
도 13과 같이, 이착 처리부재(520)의 제1 및 제2 프레임 결착 유닛(521(a),521(b)), 필름 결착 유닛(522), 및 프레임 고정 유닛(523)은 순차적으로 서로 중첩되는 형태로 겹쳐서 조립됨으로써, 모두 동일한 속도와 방향으로 이동될 수 있다.
이하, 다른 도면들을 참조하여 일 실시예에 따른 표시 패널의 제조 공정에 대하여 설명하기로 한다.
도 15는 도 11 및 도 12의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 흐름도이다. 그리고, 도 16 내지 도 21은 일 실시예에 따른 발광소자 제조 방법을 설명하기 위한 단면도들이다.
먼저, 도 15 및 도 16을 참조하면, 베이스 기판(BSUB)에는 발광소자(LE)들을 별도로 형성할 수 있다(도 15의 S100). 이때는 사파이어 기판(Al2O3) 또는 실리콘을 포함하는 실리콘 웨이퍼 등을 베이스 기판(BSUB)으로 준비한다. 그리고 베이스 기판(BSUB) 상에 복수의 반도체 물질층(SEM3L, SEM2L, SLTL, MQML, EBLL, SEM1L)을 형성한다. 에피택셜법에 의해 성장되는 복수의 반도체 물질층들은 시드 결정을 성장시켜 형성될 수 있다. 여기서, 반도체 물질층을 형성하는 방법은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 한정되지 않는다.
복수의 반도체 물질층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 한정되지 않는다.
구체적으로, 베이스 기판(BSUB) 상에 제3 반도체 물질층(SEM3L)을 형성한다. 도면에서는 제3 반도체층(SEM3)이 한층 적층된 것을 도시하고 있으나, 이에 제한되지 않으며, 복수의 층을 형성할 수도 있다. 제3 반도체 물질층(SEM3L)은 제2 반도체 물질층(SEM2L)과 베이스 기판(BSUB)의 격자 상수 차이를 줄이기 위해 배치될 수 있다. 일 예로, 제3 반도체 물질층(SEM3L)은 언도프드(Undoped) 반도체를 포함할 수 있으며, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 제3 반도체 물질층(SEM3L)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 한정되지 않는다.
상술한 방법을 이용하여 제3 반도체 물질층(SEM3L) 상에 제2 반도체 물질층(SEM2L), 초격자 물질층(SLTL), 활성 물질층(MQWL), 전자 저지 물질층(EBLL) 및 제1 반도체 물질층(SEM1L)을 순차적으로 형성한다. 이어, 복수의 반도체 물질층(SEM3L, SEM2L, SLTL, MQML, EBLL, SEM1L)을 식각하여 복수의 발광소자(LE)를 형성한다.
구체적으로, 제1 반도체 물질층(SEM1L) 상에 복수의 제1 마스크 패턴(MP1)을 형성한다. 제1 마스크 패턴(MP1)은 무기물을 포함하는 하드마스크 또는 유기물을 포함하는 포토레지스트 마스크일 수 있다. 제1 마스크 패턴(MP1)은 하부의 복수의 반도체 물질층(SEM3L, SEM2L, SLTL, MQML, EBLL, SEM1L)들이 식각되지 않도록 한다. 이어, 복수의 제1 마스크 패턴(MP1)을 마스크로 하여 복수의 반도체 물질층의 일부분을 식각(1st etch)하여 복수의 발광소자(LE)를 형성한다.
도 22에 도시된 바와 같이, 베이스 기판(BSUB) 상에는 제1 마스크 패턴(MP1)과 비중첩하는 복수의 반도체 물질층(SEM3L, SEM2L, SLTL, MQML, EBLL, SEM1L)이 식각되어 제거되고, 제1 마스크 패턴(MP1)과 중첩하여 식각되지 않은 부분은 복수의 발광소자(LE)로 형성될 수 있다.
반도체 물질층들은 통상적인 방법에 의해 식각될 수 있다. 예를 들어, 반도체 물질층들을 식각하는 공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 심도 반응성 이온 에칭법(Deep reactive ion etching, DRIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 한정되는 것은 아니다.
제1 마스크 패턴(MP1)과 중첩하는 복수의 반도체 물질층(SEM3L, SEM2L, SLTL, MQML, EBLL, SEM1L)은 식각되지 않고 복수의 발광소자(LE)로 형성된다. 따라서, 복수의 발광소자(LE)는 제3 반도체층(SEM3), 제2 반도체층(SEM2), 초격자층(SLT), 활성층(MQW), 전자 저지층(EBL) 및 제1 반도체층(SEM1)을 포함하여 형성된다.
이어, 베이스 기판(BSUB) 상에 연결 전극 물질층을 적층하고 이를 식각함으로써, 복수의 발광소자(LE) 상에 연결 전극(125)들을 형성한다. 연결 전극(125)은 발광소자(LE)의 제1 반도체층(SEM1) 상면에 직접 형성될 수 있다. 연결 전극(125)은 투명한 도전 물질을 포함할 수 있다. 예를 들어, 연결 전극(125)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 산화물(transparent conductive oxide, TCO)로 형성될 수 있다. 또한, 투명한 도전성 산화물로 형성된 연결 전극(125)의 상부에는 알루미늄(Au), 구리(Cu), 금(Au) 등의 반사율이 높은 금속층이 추가로 형성될 수 있다.
도 23 내지 도 26을 참조하면, 베이스 기판(BSUB) 상에 형성된 복수의 발광소자(LE) 배열 폭, 즉 복수의 발광소자(LE)들 간의 배치 간격을 가변시키기 위해, 제1 지지 필름(SPF1)에 복수의 발광소자(LE)의 상부면을 부착시켜 옮긴 후, 다시 제1 전사 필름(LFL1)에 복수의 발광소자(LE)들의 하부면을 부착시켜 옮기는 과정을 수행할 수 있다(도 15의 S110).
이를 위해, 베이스 기판(BSUB)에 형성된 복수의 발광소자(LE) 상에 제1 지지 필름(SPF1)을 먼저 부착한다. 이에, 복수의 발광소자(LE)의 각 연결 전극(125)이 제1 지지 필름(SPF1)에 부착될 수 있다. 복수의 발광소자(LE)는 많은 개수로 배치되어 있어, 제1 지지 필름(SPF1)과 탈착되지 않고 부착될 수 있다.
제1 지지 필름(SPF1)은 지지층 및 지지층 상에 배치된 접착층으로 구성될 수 있다. 지지층은 광이 투과할 수 있도록 투명하고 기계적 안정성을 가진 물질로 이루어질 수 있다. 예를 들어, 지지층은 폴리에스테르, 폴리아크릴, 폴리에폭시, 폴리에틸렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트 등과 같은 투명 고분자를 포함할 수 있다. 접착층은 발광소자(LE)를 접착하기 위한 접착 물질을 포함할 수 있다. 예를 들어, 접착 물질은 우레탄 아크릴레이트, 에폭시 아크릴레이트, 폴리에스테르 아크릴레이트 등을 포함할 수 있다. 접착 물질은 자외선(UV) 또는 열이 가해짐에 따라 접착력이 변화하는 물질일 수 있으며, 이에 따라 접착층이 발광소자(LE)로부터 용이하게 분리될 수 있다.
이어, 도 19를 참조하면, 베이스 기판(BSUB)에 레이저(1st laser)를 조사하여 베이스 기판(BSUB)을 분리한다. 베이스 기판(BSUB)은 복수의 발광소자(LE)의 각 제3 반도체층(SEM3)으로부터 분리된다.
도 21을 참조하면, 베이스 기판(BSUB)이 분리된 복수의 발광소자(LE)에 제1 전사 필름(LFL1)을 부착한다. 복수의 발광소자(LE)의 각 제3 반도체층(SEM3) 상에 제1 전사 필름(LFL1)을 부착한다. 제1 전사 필름(LFL1)은 복수의 발광소자(LE) 상에 정렬되고, 복수의 발광소자(LE)의 각 제3 반도체층(SEM3)에 부착될 수 있다.
제1 전사 필름(LFL1)은 연신 가능한 물질을 포함할 수 있다. 연신 가능한 물질은 예를 들어, 폴리올레핀(Polyolefine), 폴리염화비닐(Polyvinyl chloride, PVC), 엘라스토머성 실리콘(Elastomeric silicone), 엘라스토머성 폴리우레탄(Elastomeric polyurethane), 엘라스토머성 폴리이소프렌(Elastomeric polyisoprene) 등을 포함할 수 있다. 제1 전사 필름(LFL1)도 상술한 제1 지지 필름(SPF1)과 같이 지지층과 접착층을 포함하여, 복수의 발광소자(LE)를 접착 및 지지할 수 있다.
도 21을 참조하면, 복수의 발광소자(LE)로부터 제1 지지 필름(SPF1)을 분리한다. 제1 지지 필름(SPF1)에 자외선 또는 열을 가해, 제1 지지 필름(SPF1)의 접착층의 접착력을 저하시킨 후 물리적 또는 자연적으로 제1 지지 필름(SPF1)을 분리시킬 수 있다.
도 22는 일 실시예에 따라 제조된 발광소자들이 배열된 제1 전사 필름을 개략적으로 나타낸 사시도이다. 그리고, 도 23은 도 22에 도시된 제1 전사 필름이 필름 장착부재에 장착된 형태를 개략적으로 나타낸 사시도이다.
도 22를 참조하면, 복수의 발광소자(LE)가 소정의 제1 간격으로 이격되어 도트 형상으로 배치된 제1 전사 필름(LFL1)은 고정 프레임(511), 즉 서로 마주하는 형태로 조립되는 제1 및 제2 조립 프레임(511(a),511(b)) 사이에 배치된다. 이에, 제1 및 제2 조립 프레임(511(a),511(b))은 원형의 개구부에 의해 원형의 개구부 영역을 제외한 제1 전사 필름(LFL1)의 바깥 둘레와 전후면 일부를 원형으로 가압해서 제1 전사 필름(LFL1)의 바깥 둘레를 고정시킨다.
도 23을 참조하면, 제1 전사 필름(LFL1)의 바깥 둘레를 고정시킨 고정 프레임(511)은 원형의 개구부가 형성된 제1 장착 프레임(510(a))의 안착부에 안착된다. 그리고, 원형의 개구부가 형성된 제2 장착 프레임(510(b))이 고정 프레임(511)을 사이에 두고 제1 장착 프레임(510(a))과 마주하도록 제1 장착 프레임(510(a))상에 조립된다. 즉, 제1 및 제2 장착 프레임(510(a)510(b))은 고정 프레임(511)을 사이에 두고 서로 마주해서 겹치도록 조립됨으로써, 원형의 개구부 영역을 제외한 고정 프레임(511)의 바깥 둘레와 전후면 일부를 원형으로 가압해서 고정 프레임(511)을 고정시킨다.
도 24는 도 22에 도시된 제1 전사 필름에 배열된 발광소자들의 배열 형태를 일부 개략적으로 나타낸 정면도이다.
도 24와 같이, 고정 프레임(511) 및 필름 장착부재(510)에 의해 고정 배치된 제1 전사 필름(LFL1) 상에는 복수의 발광소자(LE)들이 제1 간격(D1)으로 이격되어 도트 형상으로 배치된 상태이다.
도 25 내지 29는 제1 전사 필름의 연신 방법을 설명하기 위한 단면도 및 정면도이다.
도 25를 참조하면, 연신 처리부재(550)가 제1 전사 필름(LFL1)의 배면 방향(즉, Z축 화살표 방향)으로 이동하면서 제1 전사 필름(LFL1)의 배면을 제1 전사 필름(LFL1)의 전면 방향으로 가압한다(도 15의 S120). 이에, 도 26 및 도 28로 도시된 바와 같이, 제1 전사 필름(LFL1)은 연신 처리부재(550)의 이동 및 배면 가압에 의해 연신(1st ORI)된다. 제1 전사 필름(LFL1)은 제1 방향(DR1) 및 제2 방향(DR2)을 포함하여 2차원적으로 연신될 수 있다.
제1 전사 필름(LFL1)이 연신됨에 따라, 제1 전사 필름(LFL1) 상에 접착된 복수의 발광소자(LE)들은 제2 간격(D2)으로 이격되어 배치될 수 있다. 즉, 복수의 발광소자(LE)들은 상술한 제1 간격(D1)보다 큰 제2 간격(D2)의 폭으로 균일하게 이격되어 배치될 수 있다.
제1 전사 필름(LFL1)의 연신 강도(또는, 인장 강도)는 원하는 발광소자(LE)들의 제2 간격(D2)에 따라 조절될 수 있으며, 예를 들어, 약 120 gf/inch일 수 있다. 다만 이에 한정되는 것은 아니며 제2 간격(D2)에 따라 조절될 수 있다.
연신 처리부재(550)는 제1 전사 필름(LFL1)의 배면을 전면 방향으로 가압하고, 이착 처리부재(520)는 제2 전사 필름(LFL2)을 장착한 상태로 연신된 제1 전사 필름(LFL1)의 전면으로 이동함으로써, 배열 폭이 가변된 복수의 발광소자(LE)들과 제2 전사 필름(LFL2)은 부착된다. 제2 전사 필름(LFL2)은 상술한 제1 전사 필름(LFL1)과 동일하게 지지층과 접착층을 포함할 수 있다.
이어, 도 29와 같이, 제1 전사 필름(LFL1)에 자외선 또는 열을 가해, 제1 전사 필름(LFL1)의 접착층의 접착력을 저하시킨 후, 물리적 또는 자연적으로 복수의 발광소자(LE)로부터 제1 전사 필름(LFL1)을 분리시킬 수 있다.(도 15의 S130)
이후에는, 복수의 발광소자(LE)들이 제2 간격(D2)으로 이격되어 배치된 제2 전사 필름(LFL2)을 화소 전극(PE1, PE2, PE3)들까지 형성된 표시 기판(100) 상에 합착하여 복수의 발광소자(LE)를 표시 기판(100) 상에 접착시키고, 표시 패널을 제조할 수 있다. 복수의 발광소자(LE)를 표시 기판(100) 상에 접착시키는 과정에 앞서, 제2 전사 필름(LFL2)과 표시 기판(100) 중 적어도 하나의 제2 전사 필름(LFL2) 및 표시 기판(100)을 제품 크기나 면적에 맞게 커팅한 후 접착시킬 수 있다.
한편, 화소 전극(PE1, PE2, PE3)들의 면적과 화소 전극(PE1, PE2, PE3)들까지 형성된 표시 기판(100)의 면적 및 크기 등에 따라 복수의 발광소자(LE)들 간의 간격을 더욱 넓혀서 형성할 필요도 있다. 이에, 제2 전사 필름(LFL2)을 추가로 연신시키는 과정을 설명하면 다음과 같다.
도 30 내지 38은 제2 전사 필름의 연신 방법을 설명하기 위한 단면도 및 정면도이다.
먼저, 도 25 내지 도 27을 참조하면, 복수의 발광소자(LE)가 제2 간격(2D)으로 배치된 제2 전사 필름(LFL2)의 바깥 둘레가 고정 프레임(511)에 의해 고정되면, 제2 전사 필름(LFL2)의 바깥 둘레를 고정시킨 고정 프레임(511)을 다시 필름 장착부재(510)로 고정시킨다. 이에, 연신 처리부재(550)의 전면에는 고정 프레임(511) 및 필름 장착부재(510)에 의해 고정된 제2 전사 필름(LFL2)이 배치된다.
이착 처리부재(520)의 가장 저면에 위치하는 제1 및 제2 프레임 결착 유닛(521(a),521(b))으로는 마스크 프레임(MRF)의 바깥 둘레를 가압해서 마스크 프레임(MRF)의 바깥 둘레를 고정시킨다. 마스크 프레임(MRF)은 고정 프레임(511) 및 필름 장착부재(510)에 의해 고정된 제2 전사 필름(LFL2)과 대응해서 제2 전사 필름(LFL2)과 마주하도록 배치된다.
도 31 내지 및 도 34를 참조하면, 마스크 프레임(MRF)은 표시 패널의 커팅 영역과 대응되는 제2 지지 필름(SPF2)의 커팅 커버 영역(CUD)과 대응되어, 제2 지지 필름(SPF2)의 커팅 커버 영역(CUD)에 발광소자(LE)들이 부착되지 않도록 커버하는 커팅 라인 라인부(CUD)를 포함한다. 마스크 프레임(MRF)의 커팅 라인 라인부(CUD)에 의해 제2 지지 필름(SPF2)의 커팅 커버 영역(CUD)에는 발광소자(LE)들이 부착되지 않을 수 있다. 이에, 표시패널들의 크기에 따라 제2 지지 필름(SPF2)의 커팅 커버 영역(CUD)을 커팅하는 과정에서 발광소자(LE)들에 의해 커팅 오류가 발생하는 상황을 방지할 수 있게 된다.
또한, 마스크 프레임(MRF)은 커팅 영역을 제외한 표시 패널의 전면 영역들 또는 표시 패널의 발광 영역(EA1,EA2,EA3)들에 각각 대응되는 투과 개구부(OP)들을 포함한다. 또한, 마스크 프레임(MRF)은 표시 패널의 비발광 영역에 대응되는 차단부(MR)를 더 포함할 수 있다.
마스크 프레임(MRF)은 이착 처리부재(520)의 어느 한 측면이나 하부면 등에 위치하는 제1 및 제2 프레임 결착 유닛(521(a),521(b))에 의해 고정됨으로써, 필름 결착 유닛(522)에 의해 고정되는 제2 지지 필름(SPF2)의 전면에 위치하게 된다.
필름 결착 유닛(522)은 제1 및 제2 프레임 결착 유닛(521(a),521(b))의 배면에 위치하며, 제2 프레임 결착 유닛(521(b))의 배면에 겹쳐지는 형태로 제2 지지 필름(SPF2)을 지지 및 고정시킨다. 이에, 필름 결착 유닛(522)은 마스크 프레임(MRF)의 배면에 제2 지지 필름(SPF2)을 배치시킨다. 이에, 제2 지지 필름(SPF2) 상에 배열된 발광 소자(LE)들은 투과 개구부(OP)들을 통과해서 제2 지지 필름(SPF2)의 표시 패널 대응 영역에만 부착될 수 있다.
프레임 고정 유닛(523)은 필름 결착 유닛(522)의 배면에 위치하며, 필름 결착 유닛(522)의 배면에 겹쳐지는 형태로 가압 프레임(PWF)을 지지 및 고정시킨다. 이에, 프레임 고정 유닛(523)은 제2 지지 필름(SPF2)의 배면에 가압 프레임(PWF)을 배치시킨다.
가압 프레임(PWF)은 표시 패널의 발광 영역(EA1,EA2,EA3)들, 및 마스크 프레임(MRF)의 투과 개구부(OP)들에 각각 대응되는 각각의 영역들이 도출되도록 형성된 돌출형 가압부(FP)들, 및 돌출형 가압부(FP)들의 배면을 지지하는 지지 프레임(PF)을 포함한다.
돌출형 가압부(FP)들은 지지 프레임(PF)으로부터 직각 형태로 돌출되거나, 곡률을 갖고 굴곡된 형태로 돌출되도록 형성될 수 있다. 돌출형 가압부(FP)들은 전술한 탄성 부재로 형성될 수 있다. 돌출형 가압부(FP)들은 표시패널의 전면부, 표시 패널의 발광 영역(EA1,EA2,EA3)들, 및 마스크 프레임(MRF)의 투과 개구부(OP)들에 각각 대응되는 제2 지지 필름(SPF2)의 배면을 가압함으로써, 제2 지지 필름(SPF2)에 발광 소자(LE)들이 더욱 강하게 부착될 수 있도록 부착 성공률을 높일 수 있다.
연신 처리부재(550)에 의한 제2 지지 필름(SPF2)의 연신, 및 이착 처리부재(520)의 전면 배치 이동에 의해, 제2 지지 필름(SPF2) 상에서 배열 폭이 가변되는 복수의 발광소자(LE)들은 이착 처리부재(520)의 제2 지지 필름(SPF2)과 접착된다(도 10의 S140).
복수의 발광소자(LE)들은 마스크 프레임(MRF)의 투과 개구부(OP)들을 관통하여, 제2 지지 필름(SPF2)의 전면 전체 영역 중 마스크 프레임(MRF)의 투과 개구부(OP)들과 대응되는 영역(EA1_D, EA2_D, EA3_D)들에만 접착된다.
마스크 프레임(MRF)의 투과 개구부(OP)들은 다수의 커팅 영역들이 커팅됨으로써 커팅 영역을 제외하고 유닛 단위로 분리되는 표시 패널의 전면 영역과 각각 대응되도록 형성될 수 있다. 또한, 마스크 프레임(MRF)의 투과 개구부(OP)들은 표시 패널의 발광 영역(EA1,EA2,EA3)들에 대응되도록 형성될 수도 있다. 이에 따라, 마스크 프레임(MRF)의 투과 개구부(OP)들을 관통하여 제2 지지 필름(SPF2)의 투과 대응 영역(EA1_D, EA2_D, EA3_D)들에 부착되는 발광소자(LE)들은 추후에, 유닛 단위로 분리되는 표시 패널의 전면 영역 또는 표시 패널의 발광 영역(EA1,EA2,EA3)들에 부착될 수 있다.
제2 지지 필름(SPF2)의 전면 전체 영역 중 투과 개구부(OP)들과 대응되는 영역(EA1_D, EA2_D, EA3_D)들에만 복수의 발광소자(LE)들이 접착되는 과정에서, 투과 개구부(OP)들과 대응되는 제2 지지 필름(SPF2)의 배면이 가압 프레임(PWF)의 돌출형 가압부(FP)들에 의해 더욱 강한 힘으로 가압될 수 있다. 이에, 제2 지지 필름(SPF2)의 전면 전체 영역 중 투과 개구부(OP)들과 대응되는 영역(EA1_D, EA2_D, EA3_D)에는 더욱 강한 압력으로 복수의 발광소자(LE)들이 접착될 수 있다.
도 35 및 도 36과 같이, 연신 처리부재(550)의 이동 및 가압에 의해 제2 전사 필름(LFL2)이 연신(2nd ORI)됨으로써, 제2 전사 필름(LFL2)은 제1 방향(DR1) 및 제2 방향(DR2)을 포함하여 2차원적으로 연신된다. 제2 전사 필름(LFL2)이 연신됨에 따라, 제2 전사 필름(LFL2) 상에 접착된 복수의 발광소자(LE)들은 제3 간격(D3)으로 이격될 수 있다. 즉, 복수의 발광소자(LE)들은 상술한 제2 간격(D2)보다 큰 제3 간격(D3)의 폭으로 균일하게 이격되어 배치될 수 있다(도 15의 S140).
도 37 및 도 38과 같이, 제2 지지 필름(SPF2)의 전면 전체 영역 중 투과 개구부(OP)들과 대응되는 영역(EA1_D, EA2_D, EA3_D)들에 복수의 발광소자(LE)들이 접착되면, 복수의 발광소자(LE)로부터 제2 전사 필름(LFL2)을 분리한다. 제2 전사 필름(LFL2)에 자외선 또는 열을 가해, 제2 전사 필름(LFL2)의 접착층의 접착력을 저하시킨 후 물리적 또는 자연적으로 제2 전사 필름(LFL2)을 분리시킬 수 있다.
복수의 발광소자(LE)를 표시 기판(100) 상에 접착시키는 과정에 앞서, 제2 전사 필름(LFL2)과 표시 기판(100) 중 적어도 하나의 제2 전사 필름(LFL2) 및 표시 기판(100)을 제품 크기나 면적에 맞게 커팅한 후 접착시킬 수 있다.
적어도 하나의 제2 전사 필름(LFL2) 및 표시 기판(100)이 제품 크기나 면적에 맞게 커팅되면, 복수의 발광소자(LE)들이 제3 간격(D3)으로 이격되어 배치된 커팅된 제2 지지 필름(SPF2)을 화소 전극(PE1, PE2, PE3)들까지 형성된 표시 기판(100) 상에 합착하여 복수의 발광소자(LE)를 표시 기판(100) 상에 접착시키고, 표시 패널을 제조할 수 있다.
도 39 내지 41은 일 실시예에 따른 표시 패널의 제조 방법을 설명하기 위한 단면도들이다.
도 39 내지 41을 참조하면, 복수의 발광소자(LE)와는 별도로 화소 회로들과 화소 전극(PE1, PE2, PE3)들을 포함하는 표시 기판을 제조한다(도 15의 S150).
구체적으로, 표시 기판을 제조시에는 제1 기판(110) 상에 제1 스위칭 소자(T1)를 형성하고 제1 스위칭 소자(T1) 상에 절연층(130)을 형성한다. 제1 기판(110)은 투명한 절연 기판일 수 있으며, 유리 또는 석영 기판일 수 있다. 제1 스위칭 소자(T1)는 복수의 박막 트랜지스터 및 커패시터를 포함할 수 있다. 절연층(130)은 제1 스위칭 소자(T1)를 노출하는 컨택홀이 형성될 수 있다.
이어, 절연층(130) 상에 투명 도전 물질을 적층하고 이를 패터닝하여 복수의 화소 전극, 예를 들어 제1 화소 전극(PE1)을 형성한다. 제1 화소 전극(PE1)은 절연층(130)에 형성된 컨택홀을 통해 제1 스위칭 소자(T1)에 연결될 수 있다. 그리고, 제1 기판(110) 상에 제1 유기 물질을 도포하고 이를 패터닝하여 뱅크(BNL)를 형성한다. 뱅크(BNL)는 하부의 제1 화소 전극(PE1)을 노출하여 제1 발광 영역(EA1)을 구획한다.
다음, 제1 기판(110) 상에 제2 유기 물질을 도포하고 이를 패터닝하여 제1 유기층(FOL)을 형성한다. 제1 유기층(FOL)은 뱅크(BNL) 상에 형성되며 제1 발광 영역(EA1)과 이격되어 배치될 수 있다. 상술한 바와 같이, 제1 유기층(FOL)은 시아노기를 포함하는 폴리이미드일 수 있다.
다음, 표시 기판(100) 상에 복수의 발광소자(LE)가 배열된 제2 지지 필름(SPF2)을 합착한다(도 10의 S160).
구체적으로, 제2 지지 필름(SPF2)에 형성된 발광소자(LE)의 연결 전극(125)을 표시 기판(100)의 제1 화소 전극(PE1)에 접촉시킨다. 이어, 소정의 온도에서 연결 전극(125), 제1 화소 전극(PE1)을 용융 접합함으로써 표시 기판(100)과 제2 지지 필름(SPF2)을 합착한다. 이때, 복수의 발광소자(LE)는 제1 화소 전극(PE1)의 상면에 접착된다. 특히, 연결 전극(125)과 제1 화소 전극(PE1)은 서로 접하는 층들이 동일한 물질, 예를 들어 ITO로 이루어짐으로써, 접착 특성이 우수할 수 있다.
이어, 레이저 리프트 오프(Laser lift off, LLO) 공정으로 제2 지지 필름(SPF2)을 분리하고, 복수의 발광소자(LE)들과 화소 전극(PE1) 및 제1 유기층(FOL) 상에 평탄화층(PLL)을 형성하고 평탄화층(PLL) 상에 공통 전극(CE)을 형성한다. 평탄화층(PLL)은 발광소자(LE)의 제2 반도체층(SEM2)과 제3 반도체층(SEM3)이 노출되도록, 발광소자(LE)의 높이보다 낮은 두께로 형성한다. 그리고, 평탄화층(PLL) 상에 투명 도전 물질을 증착하여 공통 전극(CE)을 형성한다. 공통 전극(CE)은 복수의 발광소자(LE) 및 평탄화층(PLL)을 덮도록 형성된다. 공통 전극(CE)은 평탄화층(PLL) 위로 노출된 발광소자(LE)의 제2 반도체층(SEM2)과 제3 반도체층(SEM3)에 접촉한다.
다음, 공통 전극(CE) 상에 복수의 개구부(OP1)를 포함하는 격벽(PW)을 형성한다. 복수의 개구부, 예를 들어 제1 개구부(OP1)는 제1 발광 영역(EA1)과 대응하도록 형성된다. 도시하지 않았지만 다른 개구부들 또한 다른 발광 영역들과 대응하도록 형성된다.
이어, 복수의 개구부(OP1) 내에 파장 변환층(QDL)을 형성한다. 파장 변환층(QDL)은 복수의 개구부(OP1) 내를 채우도록 형성될 수 있다. 파장 변환층(QDL)은 잉크젯 프린팅, 임프린팅(imprinting) 등과 같은 용액 공정으로 형성될 수 있으나 이에 한정되지 않는다. 파장 변환층(QDL) 각각은 복수의 개구부(OP1) 내에 형성될 수 있으며, 복수의 발광 영역(EA1)과 중첩하여 형성될 수 있다.
다음, 파장 변환층(QDL) 상에 컬러 필터(CF1) 및 차광 부재(BK)를 형성한다. 차광 부재(BK)는 차광 물질을 도포하고 이를 패터닝함으로써 형성된다. 차광 부재(BK)는 비발광 영역(NEA)에 중첩되고 발광 영역(EA1)과 비중첩하여 형성된다.
이어, 차광 부재(BK)에 의해 구획된 파장 변환층(QDL) 상에 컬러 필터(CF1)를 형성한다. 컬러 필터(CF1)는 포토 공정으로 형성할 수 있다. 컬러 필터(CF1)의 두께는 1㎛ 이하로 형성될 수 있으나 이에 한정되지 않는다.
구체적으로, 격벽(PW) 및 파장 변환층(QDL) 상에 제1 컬러 필터 물질층을 도포하고 포토 공정을 통해 패터닝하여 제1 개구부(OP1)와 중첩하는 제1 컬러 필터(CF1)를 형성한다. 마찬가지로 다른 컬러 필터들 또한 패터닝 공정을 통해 각 개구부들과 중첩하도록 형성된다. 이어, 차광 부재(BK) 및 컬러 필터(CF1) 상에 보호층(PTL)을 형성함으로써, 일 실시예에 따른 표시 패널을 제조한다.
도 42는 일 실시예에 따른 표시 패널을 포함하는 스마트 기기를 보여주는 예시 도면이다. 그리고 도 43은 일 실시예에 따른 표시 패널을 포함하는 가상현실 장치를 보여주는 예시 도면이다.
일 실시예에 따른 표시 장치(10)는 스마트 기기 중 하나인 스마트 워치(2)에 적용될 수 있다. 그리고, 일 실시예에 따른 가상 현실 장치(1)는 안경 형태의 장치일 수 있다. 일 실시예에 따른 가상 현실 장치(1)는 표시 장치(10), 좌안 렌즈(10a), 우안 렌즈(10b), 지지 프레임(20), 안경테 다리들(30a, 30b), 반사 부재(40), 및 표시 장치 수납부(50)를 구비할 수 있다.
도 43에서는 안경테 다리들(30a, 30b)을 포함하는 가상 현실 장치(1)를 예시하였으나, 일 실시예에 따른 가상 현실 장치(1)는 안경테 다리들(30a, 30b) 대신에 머리에 장착할 수 있는 머리 장착 밴드를 포함하는 헤드 장착형 디스플레이(head mounted display)에 적용될 수도 있다. 즉, 일 실시예에 따른 가상 현실 장치(1)는 도 43에 도시된 것에 한정되지 않으며, 그 밖에 다양한 전자 장치에서 다양한 형태로 적용 가능하다.
표시 장치 수납부(50)는 표시 장치(10)와 반사 부재(40)를 포함할 수 있다. 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 우안 렌즈(10b)를 통해 사용자의 우안에 제공될 수 있다. 이로 인해, 사용자는 우안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 43에서는 표시 장치 수납부(50)가 지지 프레임(20)의 우측 끝단에 배치된 것을 예시하였으나, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단에 배치될 수 있으며, 이 경우 표시 장치(10)에 표시되는 화상은 반사 부재(40)에서 반사되어 좌안 렌즈(10a)를 통해 사용자의 좌안에 제공될 수 있다. 이로 인해, 사용자는 좌안을 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다. 또는, 표시 장치 수납부(50)는 지지 프레임(20)의 좌측 끝단과 우측 끝단에 모두 배치될 수 있으며, 이 경우 사용자는 좌안과 우안 모두를 통해 표시 장치(10)에 표시되는 가상 현실 영상을 시청할 수 있다.
도 44는 일 실시예에 따른 표시 패널을 포함하는 자동차를 보여주는 일 예시 도면이다.
도 44를 참조하면, 일 실시예에 따른 표시 장치(10_a, 10_b, 10_c)는 자동차의 계기판에 적용되거나, 자동차의 센터페시아(center fascia)에 적용되거나, 자동차의 대쉬보드에 배치된 CID(Center Information Display)에 적용될 수 있다. 또는, 된 표시 장치(10C)로 사용될 수 있다. 또한, 일 실시예에 따른 표시 장치(10_d, 10_e)는 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)에 적용될 수 있다.
도 45는 일 실시예에 따른 표시 패널을 포함하는 투명 표시 장치를 보여주는 일 예시 도면이다.
도 45를 참조하면, 일 실시예에 따른 표시 장치(10)는 투명 표시 장치에 적용될 수 있다. 투명 표시 장치는 영상(IM)을 표시하는 동시에, 광을 투과시킬 수 있다. 그러므로, 투명 표시 장치의 전면(前面)에 위치한 사용자는 표시 장치(10)에 표시된 영상(IM)을 시청할 수 있을 뿐만 아니라, 투명 표시 장치의 배면(背面)에 위치한 사물(RS) 또는 배경을 볼 수 있다. 표시 장치(10)가 투명 표시 장치에 적용되는 경우, 도 4에 도시된 표시 장치(10)의 제1 기판(110)은 광을 투과시킬 수 있는 광 투과부를 포함하거나 광을 투과시킬 수 있는 재료로 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 가상 현실 장치 10: 표시 장치
100: 표시 기판 200: 파장 변환부
501: 하우징 510: 필름 장착부재
511: 고정 프레임 520: 이착 처리부재
522: 필름 결착 유닛 523: 프레임 고정 유닛
550: 연신 처리부재 551: 판형 프레임
552: 탄성 프레스 553: 이송 구동부재

Claims (20)

  1. 복수의 발광소자가 배열된 제1 전사 필름의 바깥 둘레를 고정하는 고정 프레임;
    상기 고정 프레임이 장착되는 필름 장착부재;
    상기 복수의 발광소자가 배열된 제1 전사 필름의 배면을 전면 방향으로 가압하여 상기 제1 전사 필름의 폭을 바깥 둘레 방향으로 연신시키는 연신 처리부재; 및
    상기 연신된 제1 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 지지 필름 또는 제2 전사 필름에 이착시키는 이착 처리부재를 포함하는 표시 패널의 제조 장치.
  2. 제 1 항에 있어서,
    상기 고정 프레임은
    원형 또는 다각형의 개구부가 형성된 제1 및 제2 조립 프레임을 포함하고,
    상기 제1 및 제2 조립 프레임은 상기 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조인 표시 패널의 제조 장치.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 조립 프레임은
    상기 복수의 발광소자가 배열된 제1 전사 필름을 사이에 두고 서로 겹쳐지게 조립되며, 상기 개구부의 주변 프레임 구조에 의해 상기 개구부를 제외한 상기 제1 전사 필름의 바깥 둘레와 전후면 일부 영역을 가압해서 고정하는 표시 패널의 제조 장치.
  4. 제 1 항에 있어서,
    상기 필름 장착부재는
    상기 고정 프레임이 안착되는 제1 장착 프레임; 및
    상기 제1 장착 프레임에 안착된 상기 고정 프레임의 전면 일부와 바깥 둘레를 가압해서 고정하는 제2 장착 프레임을 포함하는 표시 패널의 제조 장치.
  5. 제 4 항에 있어서,
    상기 제1 장착 프레임은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 형태로 형성되어 외관을 이루는 하우징의 상부 또는 내부에 장착되며,
    상기 제2 장착 프레임은 개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 형태로 형성되어, 상기 고정 프레임을 사이에 두고 상기 제1 장착 프레임과 겹쳐지게 조립되는 표시 패널의 제조 장치.
  6. 제 1 항에 있어서,
    상기 연신 처리부재는
    원판형 또는 다각형의 판형 프레임;
    상기 판형 프레임의 전면에 배치되는 탄성 프레스; 및
    상기 판형 프레임의 배면을 지지하여 상기 판형 프레임을 상기 제1 전사 필름의 배면에서 상기 제1 전사 필름의 전면 방향으로 이동시킴으로써, 상기 탄성 프레스 및 상기 판형 프레임으로 상기 제1 전사 필름을 연신시키는 이송 구동부재를 포함하는 표시 패널의 제조 장치.
  7. 제 6 항에 있어서,
    상기 탄성 프레스는
    전면이 미리 설정된 곡률을 갖도록 볼록 형상으로 형성되며, 상기 탄성 프레스의 배면은 평판형으로 형성되어 상기 판형 프레임의 전면에 배치되는 표시 패널의 제조 장치.
  8. 제 7 항에 있어서,
    상기 탄성 프레스의 볼록 형상 곡률은
    상기 복수의 발광소자가 배열된 제1 전사 필름의 크기, 지름, 상기 복수의 발광소자간 배열 폭이나 배열 간격, 상기 제1 전사 필름의 연신 폭 중 적어도 하나의 요건에 따라 다르게 설정 및 적용되는 표시 패널의 제조 장치.
  9. 제 1 항에 있어서,
    상기 이착 처리부재는
    상기 지지 필름이나 상기 제2 전사 필름이 장착된 상태로 상기 연신 처리부재에 의해 연신된 상기 제1 전사 필름의 방향으로 이동해서, 연신된 상기 제1 전사 필름 상의 상기 복수의 발광소자와 상기 지지 필름 또는 상기 제2 전사 필름을 접착시키고,
    상기 제1 전사 필름과 반대 방향으로 탈착되면서 상기 복수의 발광소자들을 상기 지지 필름이나 상기 제2 전사 필름으로 이착시키는 표시 패널의 제조 장치.
  10. 제 1 항에 있어서,
    상기 이착 처리부재는
    마스크 프레임의 바깥 둘레를 가압해서 상기 마스크 프레임의 바깥 둘레를 고정시키는 제1 및 제2 프레임 결착 유닛;
    상기 제2 프레임 결착 유닛의 배면에 조립되어 상기 마스크 프레임의 배면에 상기 지지 필름 또는 상기 제2 전사 필름을 고정시키는 필름 결착 유닛; 및
    상기 필름 결착 유닛의 배면에 조립되어 상기 지지 필름 또는 상기 제2 전사 필름의 배면에 가압 프레임을 고정시키는 프레임 고정 유닛을 포함하는 표시 패널의 제조 장치.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 프레임 결착 유닛은
    개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성되며, 상기 마스크 프레임을 사이에 두고 서로 겹쳐지게 조립되어, 상기 개구부와 대응되는 영역을 제외한 상기 마스크 프레임의 바깥 둘레와 전후면 일부 영역을 가압해서 고정하는 표시 패널의 제조 장치.
  12. 제 11 항에 있어서,
    상기 마스크 프레임은
    상기 표시 패널의 커팅 영역과 대응되는 상기 제2 지지 필름의 커팅 커버 영역과 대응되어, 상기 제2 지지 필름의 커팅 커버 영역에 상기 발광소자들이 부착되지 않도록 커버하는 커팅 라인 라인부;
    상기 표시 패널의 커팅 영역을 제외한 전면 영역들 또는 상기 표시 패널의 발광 영역들에 각각 대응되는 복수의 투과 개구부; 및
    상기 표시 패널의 비발광 영역에 대응되는 차단부를 포함하는 표시 패널의 제조 장치.
  13. 제 12 항에 있어서,
    상기 프레임 고정 유닛은
    개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성되며,
    상기 가압 프레임을 사이에 두고 상기 필름 결착 유닛의 배면에 겹쳐지게 조립되어, 상기 개구부 영역을 제외한 상기 가압 프레임의 바깥 둘레와 전후면 일부 영역을 가압해서 고정하는 표시 패널의 제조 장치.
  14. 제 13 항에 있어서,
    상기 가압 프레임은
    상기 표시 패널의 발광 영역들과 상기 마스크 프레임의 투과 개구부들에 각각 대응되는 영역들이 직각 또는 곡률 형상으로 도출되도록 형성된 돌출형 가압부들; 및
    상기 돌출형 가압부들의 배면을 지지하는 지지 프레임을 포함하는 표시 패널의 제조 장치.
  15. 화소 회로들과 화소 전극들을 포함하는 표시 기판을 제조하는 단계;
    베이스 기판에 복수의 발광소자를 제조하는 단계;
    상기 복수의 발광소자를 제1 전사 필름으로 옮겨서 이착시키는 단계;
    복수의 발광소자가 이착된 상기 제1 전사 필름의 바깥 둘레를 고정 프레임으로 고정하는 단계;
    상기 고정 프레임을 필름 장착부재에 장착하는 단계;
    연신 처리부재로 상기 제1 전사 필름의 배면을 가압하여 상기 전사 필름의 폭을 바깥 둘레 방향으로 1차 연신시키는 단계; 및
    상기 1차 연신된 제1 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 이착 처리부재에 장착된 지지 필름 또는 제2 전사 필름으로 이착시키는 단계를 포함하는 표시 패널의 제조 방법.
  16. 제 15 항에 있어서,
    상기 복수의 발광소자가 이착된 상기 제2 전사 필름의 바깥 둘레를 상기 고정 프레임으로 고정하는 단계;
    상기 고정 프레임을 상기 필름 장착부재에 장착하는 단계;
    상기 연신 처리부재로 상기 제2 전사 필름의 배면을 가압하여 상기 전사 필름의 폭을 바깥 둘레 방향으로 2차 연신시키는 단계;
    상기 2차 연신된 제2 전사 필름에 의해 사이 간격이 변화된 상기 복수의 발광소자를 상기 이착 처리부재에 장착된 지지 필름으로 이착시키는 단계; 및
    상기 지지 필름에 이착된 복수의 발광소자를 상기 표시 기판의 화소 전극들 상에 배치하는 단계를 더 포함하는 표시 패널의 제조 방법.
  17. 제 16 항에 있어서,
    상기 복수의 발광소자를 상기 이착 처리부재에 장착된 지지 필름 또는 제2 전사 필름으로 이착시키는 단계는
    마스크 프레임을 상기 이착 처리부재의 제1 및 제2 프레임 결착 유닛에 고정시키는 단계;
    상기 지지 필름 또는 상기 제2 전사 필름을 상기 제2 프레임 결착 유닛의 배면에 조립되는 필름 결착 유닛으로 고정하는 단계;
    가압 프레임을 상기 필름 결착 유닛의 배면에 조립되는 프레임 고정 유닛으로 고정하는 단계; 및
    상기 제1 및 제2 프레임 결착 유닛, 상기 필름 결착 유닛, 및 상기 프레임 고정 유닛을 포함하는 상기 이착 처리부재를 이동시켜서 상기 지지 필름 또는 상기 제2 전사 필름을 상기 복수의 발광소자와 접촉시키는 단계를 포함하는 표시 패널의 제조 방법.
  18. 제 17 항에 있어서,
    상기 마스크 프레임을 상기 제1 및 제2 프레임 결착 유닛에 고정시키는 단계는
    개구부가 형성된 원형 또는 다각형의 판넬이나 프레임 구조로 형성된 상기 제1 및 제2 프레임 결착 유닛의 사이에 상기 마스크 프레임을 배치시키는 단계; 및
    상기 마스크 프레임을 사이에 두고 상기 제1 및 제2 프레임 결착 유닛을 서로 겹쳐지게 조립하여, 상기 개구부와 대응되는 영역을 제외한 상기 마스크 프레임의 바깥 둘레와 전후면 일부 영역을 고정하는 단계를 포함하는 표시 패널의 제조 방법.
  19. 제 18 항에 있어서,
    상기 지지 필름 또는 상기 제2 전사 필름을 상기 필름 결착 유닛으로 고정하는 단계는
    상기 제2 프레임 결착 유닛과 상기 가압 프레임의 사이에 상기 지지 필름 또는 상기 제2 전사 필름을 배치시키는 단계; 및
    상기 지지 필름 또는 상기 제2 전사 필름을 사이에 두고 상기 제2 프레임 결착 유닛의 배면에 겹쳐지게 상기 필름 결착 유닛을 조립하여, 상기 개구부 영역을 제외한 상기 지지 필름 또는 상기 제2 전사 필름을 고정하는 단계를 포함하는 표시 패널의 제조 방법.
  20. 제 19 항에 있어서,
    상기 가압 프레임을 상기 필름 결착 유닛의 배면에 조립되는 프레임 고정 유닛으로 고정하는 단계는
    상기 필름 결착 유닛과 상기 프레임 고정 유닛의 사이에 상기 가압 프레임을 배치시키는 단계; 및
    상기 가압 프레임을 사이에 두고 상기 필름 결착 유닛의 배면에 겹쳐지게 상기 프레임 고정 유닛을 조립하여, 상기 개구부 영역을 제외한 상기 지지 필름 또는 상기 제2 전사 필름을 고정하는 단계를 포함하는 표시 패널의 제조 방법.
KR1020210127018A 2021-09-27 2021-09-27 표시 패널의 제조 장치 및 그의 제조 방법 KR20230045652A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210127018A KR20230045652A (ko) 2021-09-27 2021-09-27 표시 패널의 제조 장치 및 그의 제조 방법
US17/752,599 US20230103145A1 (en) 2021-09-27 2022-05-24 Apparatus for fabricating display panel and fabricating method thereof
TW111130809A TW202316680A (zh) 2021-09-27 2022-08-16 顯示面板之製造裝置及其製造方法
CN202211150976.8A CN115881859A (zh) 2021-09-27 2022-09-21 用于制造显示面板的设备和显示面板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210127018A KR20230045652A (ko) 2021-09-27 2021-09-27 표시 패널의 제조 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230045652A true KR20230045652A (ko) 2023-04-05

Family

ID=85721984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210127018A KR20230045652A (ko) 2021-09-27 2021-09-27 표시 패널의 제조 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US20230103145A1 (ko)
KR (1) KR20230045652A (ko)
CN (1) CN115881859A (ko)
TW (1) TW202316680A (ko)

Also Published As

Publication number Publication date
TW202316680A (zh) 2023-04-16
US20230103145A1 (en) 2023-03-30
CN115881859A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
US11785835B2 (en) Touch panel having a photoelectric conversion element between the first and second flexible substrates
EP3076442B1 (en) Display device using semiconductor light emitting device
US20200051964A1 (en) Stretchable display device
US11355686B2 (en) Unit pixel having light emitting device, pixel module and displaying apparatus
CN112310137B (zh) 可拉伸显示装置
US11652196B2 (en) Display module and manufacturing method thereof
US11659750B2 (en) Tiled display
JP2024516374A (ja) 表示装置
KR20230045652A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
CN116096148A (zh) 显示装置
US20240120323A1 (en) Display device apparatus for fabricating display panel and fabricating method thereof
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
CN221008975U (zh) 用于制造显示面板的设备
KR20240049080A (ko) 표시 패널의 제조 장치 및 그 제조 방법
KR20240077614A (ko) 표시 패널의 제조 장치
US20240120230A1 (en) Apparatus for fabricating display panel and fabricating method thereof
KR20240050960A (ko) 표시 패널의 제조 장치 및 그 제조 방법
US20240120214A1 (en) Apparatus for fabricating display panel and fabricating method thereof
KR20240027175A (ko) 표시 패널의 제조 장치
KR20230112779A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
KR20240050961A (ko) 표시 패널의 제조 장치 및 그 제조 방법
US20240030389A1 (en) Display device and method of fabricating the same
KR20240049765A (ko) 전사 필름의 연신 장치 및 표시장치 제조장비
KR102655336B1 (ko) 표시 장치 및 이의 제조 방법
CN117855365A (zh) 用于制造显示面板的设备