KR20230112779A - 표시 패널의 제조 장치 및 그의 제조 방법 - Google Patents

표시 패널의 제조 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20230112779A
KR20230112779A KR1020220008500A KR20220008500A KR20230112779A KR 20230112779 A KR20230112779 A KR 20230112779A KR 1020220008500 A KR1020220008500 A KR 1020220008500A KR 20220008500 A KR20220008500 A KR 20220008500A KR 20230112779 A KR20230112779 A KR 20230112779A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
emitting diode
display
display substrate
Prior art date
Application number
KR1020220008500A
Other languages
English (en)
Inventor
최해윤
김민우
송대호
이태희
조주완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220008500A priority Critical patent/KR20230112779A/ko
Priority to CN202211557573.5A priority patent/CN116469904A/zh
Priority to US18/146,972 priority patent/US20230231071A1/en
Publication of KR20230112779A publication Critical patent/KR20230112779A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널의 제조 장치 및 그의 제조 방법에 대해 제시한다. 일 실시예에 따른 표시 패널의 제조 장치는 챔버, 상기 챔버의 내부 공정 공간에서 표시 기판 또는 발광 다이오드 배치 기판에 디스펜싱 및 코팅 공정을 순차적으로 수행하는 제1 공정 구동부, 상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 이동, 디핑, 합착, 본딩, 레이저 조사 공정 중 적어도 하나의 공정을 선택적으로 수행하는 제2 공정 구동부, 및 상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 디핑, 및 합착 공정이 수행되는 제3 공정 구동부를 포함한다.

Description

표시 패널의 제조 장치 및 그의 제조 방법{APPRATUS FOR FABRICATING DISPLAY PANEL AND FABRICATING METHOD THEREOF}
본 발명은 표시 패널의 제조 장치 및 그의 제조 방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 발광 표시 패널이나 액정 표시 패널 등과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널은 발광 다이오드(Light Emitting Diode, LED)을 포함할 수 있는데, 발광 다이오드로는 유기물을 형광 물질로 이용하는 유기 발광 다이오드, 또는 무기물을 형광 물질로 이용하는 무기 발광 다이오드 등을 포함한다.
무기 발광 다이오드를 발광 다이오드로 이용하는 표시 패널의 제조시에는 마이크로 엘이디(Micro LED)를 표시 패널의 기판상에 정밀하게 배치시키기 위한 제조 장치들이 개발되어야 한다.
본 발명이 해결하고자 하는 과제는 발광 다이오드 배치 기판의 발광 다이오드들을 표시 패널의 회로 기판에 보다 용이하게 옮겨서 배치시킬 수 있는 표시 패널의 제조 장치 및 그의 제조 방법을 제공하고자 하는 것이다.
또한, 챔버 내 동일 공간에서 발광 다이오드 배치 기판과 표시 패널의 회로 기판이 선택적으로 전처리되도록 하고, 동일 공간에서 발광 다이오드들이 표시 패널의 회로 기판으로 옮겨져 부착되도록 하는 표시 패널의 제조 장치 및 그의 제조 방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제조 장치는 챔버, 상기 챔버의 내부 공정 공간에서 표시 기판 또는 발광 다이오드 배치 기판에 디스펜싱 및 코팅 공정을 순차적으로 수행하는 제1 공정 구동부, 상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 이동, 디핑, 합착, 본딩, 레이저 조사 공정 중 적어도 하나의 공정을 선택적으로 수행하는 제2 공정 구동부, 및 상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 디핑, 및 합착 공정이 수행되는 제3 공정 구동부를 포함한다.
상기 제1 공정 구동부는 상기 챔버 내부 공정 공간의 일 측면 하단부에 배치되며, 상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 로딩되는 제1 로딩부, 상기 제1 로딩부에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 디스펜싱 공정을 수행하는 적어도 하나의 디스펜서, 및 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 코팅 공정을 수행하는 적어도 하나의 코팅기기를 포함할 수 있다.
상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기는 상기 챔버 내부 공정 공간에 미리 설정된 동일한 이동 경로 상에 배치되어 동일한 이동 경로를 따라 순차적으로 이동하면서 디스펜싱 공정과 코팅 공정을 순차적으로 진행할 수 있다.
상기 적어도 하나의 디스펜서는 상기 챔버 내부 공정 공간에 미리 설정된 이동 경로를 따라 이동하는 디스펜서 이동부재와 일체로 형성되고, 상기 디스펜서 이동부재의 이동 경로에 따라 이동하면서 상기 제1 로딩부 상에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 디스펜싱 공정을 수행할 수 있다.
상기 적어도 하나의 코팅기기는 상기 디스펜서 이동부재와 동일한 이동 경로를 따라 이동하는 코팅기 이동부재와 일체로 형성되고, 상기 디스펜서 이동부재의 이동 경로를 따라 이동하면서 상기 표시 기판이나 상기 발광 다이오드 배치 기판의 코팅 공정을 수행할 수 있다.
상기 디스펜서 이동부재와 상기 코팅기 이동부재는 상기 챔버 내부 공정 공간에 미리 설정된 이동 경로 상에 일체로 형성되고, 상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기는 상기 디스펜서 이동부재나 상기 코팅기 이동부재와 일체로 형성되어, 상기 디스펜싱 및 상기 코팅 공정을 순차적으로 진행할 수 있다.
상기 제2 공정 구동부는 상기 챔버 내부 공정 공간의 상단부나 어느 한 측면에 미리 설정된 이동 경로를 따라 이동 가능하게 배치되며, 상기 제1 공정 구동부에서 디스펜싱 및 코팅 공정이 진행되는 표시 기판이나 발광 다이오드 배치 기판과는 다른 표시 기판이나 발광 다이오드 배치 기판에 대해 이동, 디핑, 합착, 본딩, 레이저 조사 공정 중 적어도 하나의 공정을 선택적으로 수행할 수 있다.
상기 제2 공정 구동부는 상기 표시 기판이나 상기 발광 다이오드 배치 기판의 배면을 흡착하거나 파지하여 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 또는 수평 방향으로 이동시키는 기판 합착모듈, 미리 설정된 경로를 따라 상기 기판 합착모듈을 상기 챔버의 내부 공간에서 수직 또는 수평 방향으로 이동시키는 모듈 이송기기, 상기 기판 합착모듈이나 상기 모듈 이송기기와 일체로 형성되어 상기 표시 기판과 상기 발광 다이오드 배치 기판을 정렬시키는 적어도 하나의 카메라 모듈, 및 상기 기판 합착모듈이나 모듈 이송기기와 일체로 형성되어 합착된 상기 표시 기판과 상기 발광 다이오드 배치 기판에 레이저 광을 조사하는 적어도 하나의 레이저 모듈을 포함할 수 있다.
상기 기판 합착모듈은 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제1 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시키거나, 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제3 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 선택적으로 합착시키킬 수 있다.
상기 기판 합착모듈은 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 방향으로 이동시켜서 상기 제3 공정 구동부의 디핑액에 디핑시키고, 디핑 공정이 수행된 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제1 공정 구동부에 로딩된 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시킬 수 있다.
상기 기판 합착모듈은 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 방향으로 이동시켜서 상기 제3 공정 구동부의 디핑액에 디핑시키고, 디핑 공정이 수행된 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제3 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시킬 수 있다.
상기 제3 공정 구동부는 디핑액을 수용하여 상기 제2 공정 구동부에 의해 상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 상기 디핑액에 의해 디핑되도록 하는 수용 용기부, 및 상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 로딩 및 고정되고, 상기 제2 공정 구동부에 의해 디핑된 표시 기판 또는 디핑된 발광 다이오드 배치 기판이 로딩 및 고정된 상기 표시 기판 또는 상기 발광 다이오드 배치 기판에 합착되도록 하는 제2 로딩부를 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 표시 기판이나 발광 다이오드 배치 기판을 챔버 내에 구비된 제1 공정 구동부의 제1 로딩부에 로딩시키는 단계, 상기 제1 로딩부에 로딩된 표시 기판이나 발광 다이오드 배치 기판에 디스펜싱 및 코팅 공정을 수행하는 단계, 상기 챔버 내에 구비된 제2 공정 구동부를 이용해서 다른 표시 기판이나 다른 발광 다이오드 배치 기판을 이동시키는 단계, 상기 제1 로딩부에 로딩된 표시 기판이나 발광 다이오드 배치 기판 상에 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계, 및 합착된 상기 표시 기판 및 상기 발광 다이오드 배치 기판에 레이저를 조사하여 상기 표시 기판에 발광 다이오드들을 부착 및 고정시키는 단계를 포함할 수 있다.
상기 디스펜싱 및 코팅 공정 수행 단계는 상기 챔버의 내부 공정 공간의 일 측면 하단부에 배치된 적어도 하나의 디스펜서를 이용하여 상기 제1 로딩부에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 접착 조성제를 디스펜싱하는 단계, 및 적어도 하나의 코팅기기를 이용하여 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 코팅 공정을 수행하는 단계를 포함할 수 있다.
상기 코팅 공정 수행 단계는 상기 적어도 하나의 코팅기기를 이용하여 상기 적어도 하나의 디스펜서와 동일 경로로 이동하면서 상기 표시 기판이나 상기 발광 다이오드 배치 기판의 코팅 공정을 수행할 수 있다.
상기 디스펜싱 및 코팅 공정 수행 단계는 디스펜서 이동부재와 일체로 형성된 상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기를 동시에 이동시키면서 상기 디스펜싱 및 상기 코팅 공정을 순차적으로 수행할 수 있다.
상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계는 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 상기 챔버의 내부 공간에서 수직 또는 수평 방향으로 이동시키는 단계, 적어도 하나의 카메라 모듈을 이용해서 상기 표시 기판과 상기 다른 발광 다이오드 배치 기판을 정렬시키는 단계, 및 상기 표시 기판과 상기 다른 발광 다이오드 배치 기판을 합착시키고 적어도 하나의 레이저 모듈로 레이저 광을 조사하는 단계를 포함할 수 있다.
상기 제2 공정 구동부를 이용하여 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판에 대한 디핑 공정을 수행하는 단계, 상기 제1 로딩부에 로딩된 표시 기판이나 상기 발광 다이오드 배치 기판 상에 디핑된 상기 표시 기판이나 디핑된 상기 발광 다이오드 배치 기판을 합착시키는 단계를 더 포함할 수 있다.
상기 제2 공정 구동부를 이용하여 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판에 대한 디핑 공정을 수행하는 단계, 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 제3 공정 구동부의 제2 로딩부에 로딩시키는 단계, 상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 디핑된 상기 표시 기판이나 디핑된 상기 발광 다이오드 배치 기판을 합착시키는 단계, 및 상기 제2 로딩부 상에서 합착된 상기 표시 기판 및 상기 다른 발광 다이오드 배치 기판에 레이저를 조사하여 상기 표시 기판에 발광 다이오드들을 부착 및 고정시키는 단계를 더 포함할 수 있다.
상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 상기 디핑된 표시 기판이나 상기 디핑된 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계는 적어도 하나의 카메라 모듈을 이용해서 상기 표시 기판과 상기 디핑된 발광 다이오드 배치 기판을 정렬시키는 단계, 및 상기 표시 기판과 상기 디핑된 발광 다이오드 배치 기판을 합착시키고 적어도 하나의 레이저 모듈로 레이저 광을 조사하는 단계를 포함할 수 있다.
실시예들에 따른 표시 패널의 제조 장치에 의하면, 한 챔버 내 동일 공간에서 발광 다이오드 배치 기판과 표시 패널의 회로 기판이 선택적으로 전처리되고 각 기판들의 합착까지 진행되도록 함으로써, 표시 패널의 제조 시간과 제조 비용을 절감시킬 수 있다.
또한, 한 챔버 내 동일 공간에서 각 기판에 대한 디스펜싱(dispensing), 코팅(coating), 디핑(dipping). 정렬(align), 합착(lamination), 본딩(bonding), 레이저 조사(Laser irradiation), 및 이동 등의 제조 공정이 진행되도록 하여, 제조 공간을 줄이고 제조 효율을 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 3은 다른 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 4는 일 실시예에 따른 각 화소들의 등가 회로도이다.
도 5는 다른 일 실시예에 따른 각 화소들의 등가 회로도이다.
도 6은 일 실시예에 따른 도 2의 A - A' 절단면을 개략적으로 나타낸 단면도이다.
도 7은 도 6의 제1 발광 영역을 개략적으로 나타낸 확대도이다.
도 8은 도 7의 발광 다이오드를 구체적으로 나타낸 단면도이다.
도 9는 일 실시예에 따른 표시 패널의 제조 장치를 개략적으로 나타낸 일 측면도이다.
도 10은 도 9의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 순서도이다.
도 11은 도 9의 제조 장치를 이용한 화소 회로 기판의 디스펜싱 및 코팅 공정 과정을 나타낸 일 측면도이다.
도 12는 도 9의 제조 장치를 이용한 발광 다이오드 배치 기판의 디핑 공정 과정을 나타낸 일 측면도이다.
도 13은 도 9의 제조 장치를 이용한 화소 회로 기판과 발광 다이오드 배치 기판의 합착 과정을 나타낸 일 측면도이다.
도 14 내지 도 16은 도 9의 제조 장치에 의해 발광 다이오드들이 화소 회로 기판에 부착되는 과정을 설명하기 위한 화소 회로 기판의 단면도이다.
도 17은 도 10은 도 9의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 다른 순서도이다.
도 18은 도 9의 제조 장치를 이용한 발광 다이오드 배치 기판의 디핑 공정 과정을 나타낸 다른 일 측면도이다.
도 19는 도 9의 제조 장치를 이용한 화소 회로 기판과 발광 다이오드 배치 기판의 합착 공정 과정을 나타낸 다른 일 측면도이다.
도 20은 발광 다이오드 배치 이후의 화소 회로 기판 제조 과정을 설명하기 위한 화소 회로 기판의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(10)는 스마트폰, 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 내비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전제품, 또는 사물 인터넷 장치에 적용될 수 있다. 본 명세서에서는 표시 장치의 예로 텔레비전을 설명하며, TV는 HD, UHD, 4K, 8K 등의 고해상도 내지 초고해상도를 가질 수 있다.
또한, 일 실시예들에 따른 표시 장치(10)는 표시 방식에 따라 다양하게 분류될 수 있다. 예를 들어, 표시 장치의 분류는 유기 발광 표시 장치(OLED), 무기 발광 표시 장치(inorganic EL), 퀀텀 닷 발광 표시 장치(QED), 마이크로 LED 표시 장치(micro-LED), 나노 LED 표시 장치(nano-LED), 플라즈마 표시 장치(PDP), 전계 방출 표시 장치(FED), 음극선 표시 장치(CRT), 액정 표시 장치(LCD), 전기 영동 표시 장치(EPD) 등을 포함할 수 있다. 하기에서는 표시 장치로서 마이크로 LED 표시 장치를 예로 설명하며, 특별한 구분을 요하지 않는 이상 실시예에 적용된 마이크로 LED 표시 장치를 단순히 표시 장치로 약칭할 것이다. 그러나, 실시예가 마이크로 LED 표시 장치에 제한되는 것은 아니고, 기술적 사상을 공유하는 범위 내에서 상기 열거된 또는 본 기술분야에 알려진 다른 표시 장치가 적용될 수도 있다.
또한, 하기 도면들에서 제1 방향(DR1)은 표시 장치(10)의 가로 방향을 가리키고, 제2 방향(DR2)은 표시 장치(10)의 세로 방향을 가리키며, 제3 방향(DR3)은 표시 장치(10)의 두께 방향을 가리킨다. 이 경우, "좌", "우" "상", "하"는 표시 장치(10)를 평면에서 바라보았을 때의 방향을 나타낸다. 예를 들어, "우측"은 제1 방향(DR1)의 일측, "좌측"은 제1 방향(DR1)의 타측, "상측"은 제2 방향(DR2)의 일측, "하측"은 제2 방향(DR2)의 타측을 나타낸다. 또한, "상부"는 제3 방향(DR3)의 일측을 가리키고, "하부"는 제3 방향(DR3)의 타측을 가리킨다.
일 실시예에 따른 표시 장치(10)는 평면도상 원형, 타원형 형상, 또는 정방형 형상을 가질 수 있으며 예를 들어, 정사각형 형상을 가질 수도 있다. 또한, 표시 장치(10)가 텔레비전인 경우, 장변이 가로 방향에 위치하는 직사각형 형상을 가질 수도 있다. 그러나, 이에 한정되는 것은 아니고, 장변이 세로 방향에 위치할 수 있고, 회전 가능하도록 설치되어 장변이 가로 또는 세로 방향으로 가변적으로 위치할 수도 있다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 영상의 표시가 이루어지는 활성 영역일 수 있다. 표시 영역(DPA)은 표시 장치(10)의 전반적인 형상과 유사하게 평면도상 정사각형 형상을 가질 수 있으나, 이에 한정되지 않고 원형 또는 타원 형상일 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면도상 직사각형 또는 정사각형일 수 있지만, 이에 한정되는 것은 아니고 각 변이 표시 장치(10)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 복수의 화소(PX)는 여러 색 화소(PX)를 포함할 수 있다. 예를 들어 복수의 화소(PX)는, 이에 제한되는 것은 아니지만, 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)를 포함할 수 있다. 각 색 화소(PX)는 스트라이프 타입 또는 펜 타일 매트릭스 타입으로 교대 배열될 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 표시 영역(DPA)은 원형 또는 정사각형 등의 다양한 형상일 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)의 주변을 둘러싸는 형태로 형성될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤로 구성될 수 있다.
비표시 영역(NDA)에는 표시 영역(DPA)을 구동하는 구동 회로나 구동 소자가 배치될 수 있다. 일 실시예에서, 표시 장치(10)의 제1 변(도 1에서 하변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 패드부가 마련되고, 상기 패드부의 패드 전극 상에 외부 장치(EXD)가 실장될 수 있다. 상기 외부 장치(EXD)의 예로는 연결 필름, 인쇄회로기판, 구동칩(DIC), 커넥터, 배선 연결 필름 등을 들 수 있다. 표시 장치(10)의 제2 변(도 1에서 좌변)에 인접 배치된 비표시 영역(NDA)에는 표시 장치(10)의 표시 기판 상에 직접 형성된 스캔 구동부(SDR) 등이 배치될 수 있다.
도 2는 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 2를 참조하면, 복수의 화소(PX)는 행렬 방향으로 배열될 수 있으며, 복수의 화소(PX)는 적색의 제1 색 화소(PX), 녹색의 제2 색 화소(PX) 및 청색의 제3 색 화소(PX)로 구분될 수 있다. 또한, 백색의 제4 색 화소(PX)가 더 포함될 수도 있다.
제1 색 화소(PX)의 화소 전극은 제1 발광 영역(EA1)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제2 색 화소(PX)의 화소 전극은 제2 발광 영역(EA2)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제3 색 화소(PX)의 화소 전극은 제3 발광 영역(EA3)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 각 화소(PX)들의 화소 전극은 적어도 어느 한 층의 절연층을 관통하여 각각의 화소 회로에 포함된 어느 하나씩의 스위칭 소자와 연결될 수 있다.
제1 발광 영역(EA1)의 화소 전극, 제2 발광 영역(EA2)의 화소 전극, 및 제3 발광 영역(EA3)의 화소 전극 상에는 복수의 발광 다이오드(LE)가 배치된다. 즉, 발광 다이오드(LE)는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각에 배치된다. 그리고, 복수의 발광 다이오드(LE)들이 배치된 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 상에는 적색의 제1 컬러 필터, 녹색의 제2 컬러 필터, 및 청색의 제3 컬러 필터가 각각 배치될 수 있다. 비발광 영역(NEA)에는 제1 유기층(FOL)이 배치될 수 있다.
도 3은 다른 일 실시예에 따른 각 화소들의 발광 영역을 개략적으로 나타낸 평면도이다.
도 3을 참조하면, 각 화소(PX)들의 형상은 평면도상 직사각형 또는 정사각형에 한정되는 것은 아니고, 펜 타일(pentile) 매트릭스 구조를 이루도록 각 변이 표시 장치(10)의 일변 방향에 대해 기울어진 마름모 형상일 수도 있다. 이에, 펜 타일 매트릭스 구조의 각 화소(PX)들은 제1 색 화소(PX)의 제1 발광 영역(EA1), 제2 색 화소(PX)의 제2 발광 영역(EA2), 제3 색 화소(PX)의 제3 발광 영역(EA3), 제1 내지 제3색 중 어느 한 색 화소(PX)의 제4 발광 영역(EA4)이 각각 마름모 형상으로 형성될 수 있다.
각 화소(PX)의 제1 내지 제4 발광 영역(EA1 내지 EA4) 각각의 크기 또는 평면 면적은 서로 동일하거나 다르게 형성될 수 있다. 이와 마찬가지로, 제1 내지 제4 발광 영역(EA1 내지 EA4)에 각각 형성된 발광 다이오드(LE)들의 개수는 서로 동일하거나 다르게 형성될 수 있다.
제1 발광 영역(EA1)의 면적, 제2 발광 영역(EA2)의 면적, 제3 발광 영역(EA3)의 면적, 및 제4 발광 영역(EA4)의 면적이 실질적으로 동일할 수 있으나, 이에 한정되지 않고 서로 상이할 수도 있다. 서로 이웃하는 제1 발광 영역(EA1)과 제2 발광 영역(EA2) 사이의 거리, 서로 이웃하는 제2 발광 영역(EA2)과 제3 발광 영역(EA3) 사이의 거리, 서로 이웃하는 제1 발광 영역(EA1)과 제3 발광 영역(EA3) 사이의 거리, 및 서로 이웃하는 제3 발광 영역(EA3)과 제4 발광 영역(EA4) 사이의 거리가 실질적으로 동일할 수 있으나, 서로 상이할 수도 있다. 본 명세서의 실시예는 이에 한정되지 않는다.
또한, 제1 발광 영역(EA1)이 제1 광을 발광하고, 제2 발광 영역(EA2)이 제2 광을 발광하며, 제3 발광 영역(EA3)이 제3 광을 발광할 수 있고, 제4 발광 영역(EA4)은 제 내지 제3 광 중 어느 한 광을 동일하게 발광할 수 있다. 다만, 본 명세서의 실시예는 이에 한정되지 않는다. 예를 들어, 제1 발광 영역(EA1)이 제2 광을 발광하고, 제2 발광 영역(EA2)이 제1 광을 발광하고, 제3 및 제4 발광 영역(EA3, EA4)이 제3 광을 발광할 수도 있다. 또는, 제1 내지 제4 발광 영역(EA1 내지 EA4) 중 적어도 하나의 발광 영역이 제4 광을 발광할 수 있다. 제4 광은 백색 또는 노란색 파장 대역의 광일 수 있다. 일 예로, 제4 광의 메인 피크 파장은 대략 550㎚ 내지 600㎚에 위치할 수 있으나, 본 명세서의 실시예는 이에 한정되지 않는다.
도 4는 일 실시예에 따른 각 화소들의 등가 회로도이다.
도 4를 참조하면, 각각의 화소(PX)는 발광 다이오드(LE)들을 발광시키기 위한 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함할 수 있다. 구동 트랜지스터(DTR)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전원 라인(ELVDL)으로부터 어느 하나의 발광 다이오드(LE)로 흐르는 전류를 조정한다. 구동 트랜지스터(DTR)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 연결되고, 소스 전극은 어느 하나의 발광 다이오드(LE)의 제1 전극에 연결되며, 드레인 전극은 제1 전원 전압이 인가되는 제1 전원 라인(ELVDL)에 연결될 수 있다.
제1 트랜지스터(STR1)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 구동 트랜지스터(DTR)의 게이트 전극에 연결시킨다. 제1 트랜지스터(STR1)의 게이트 전극은 스캔 라인(SL)에 연결되고, 제1 전극은 구동 트랜지스터(DTR)의 게이트 전극에 연결되며, 제2 전극은 데이터 라인(DTL)에 연결될 수 있다.
제2 트랜지스터(STR2)는 센싱 신호 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 구동 트랜지스터(DTR)의 소스 전극에 연결시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 센싱 신호 라인(SSL)에 연결되고, 제1 전극은 초기화 전압 라인(VIL)에 연결되며, 제2 전극은 구동 트랜지스터(DTR)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제1 및 제2 트랜지스터들(STR1, STR2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 구동 트랜지스터(DTR)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DTR)와 제1 및 제2 트랜지스터들(STR1, STR2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 5에서는 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 것을 중심으로 설명하였으나, 이에 한정되는 것은 아니다. 즉, 구동 트랜지스터(DTR)와 제1 및 제2 스위칭 트랜지스터들(STR1, STR2)이 P 타입 MOSFET이거나, 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET일 수도 있다.
도 5는 다른 일 실시예에 따른 각 화소들의 등가 회로도이다.
도 5를 참조하면, 각각의 화소(PX)는 발광 다이오드(LE)들을 발광시키기 위한 3개의 트랜지스터(DTR, STR1, STR2)와 1개의 스토리지용 커패시터(CST)를 포함할 수 있다. 구동 트랜지스터(DTR), 스위치 소자들, 및 커패시터(CST)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6)을 포함할 수 있다.
구동 트랜지스터(DTR)는 게이트 전극, 제1 전극, 및 제2 전극을 포함한다. 구동 트랜지스터(DTR)는 게이트 전극에 인가되는 데이터 전압에 따라 제1 전극과 제2 전극 사이에 흐르는 드레인-소스 간 전류(Ids, 이하 "구동 전류"라 칭함)를 제어한다.
커패시터(CST)는 구동 트랜지스터(DTR)의 제2 전극과 제2 전원 라인(ELVSL) 사이에 형성된다. 커패시터(CST)의 일 전극은 구동 트랜지스터(DTR)의 제2 전극에 접속되고, 타 전극은 제2 전원 라인(ELVSL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
구동 트랜지스터(DTR), 제2 트랜지스터(STR2), 제4 트랜지스터(STR4), 제5 트랜지스터(STR5), 및 제6 트랜지스터(STR6)가 P 타입 MOSFET으로 형성되고, 제1 트랜지스터(STR1)와 제3 트랜지스터(STR3)가 N 타입 MOSFET으로 형성될 수 있다. 이와 달리, 제1 내지 제6 트랜지스터들(STR1, STR2, STR3, STR4, STR5, STR6), 및 구동 트랜지스터(DTR)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성될 수도 있다.
전술한 본 명세서의 실시예에 따른 화소의 등가 회로도는 도 4 및 도 5에 도시된 바에 한정되지 않음에 주의하여야 한다. 본 명세서의 실시예에 따른 화소의 등가 회로도는 도 4 및 도 5에 도시된 실시예 이외에 당업자가 채용 가능한 공지된 다른 회로 구조로 형성될 수 있다.
도 6은 일 실시예에 따른 도 2의 A - A' 절단면을 개략적으로 나타낸 단면도이다. 도 7은 도 6의 제1 발광 영역을 개략적으로 나타낸 확대도이며, 도 8은 도 7의 발광 다이오드를 구체적으로 나타낸 단면도이다.
도 6 내지 도 8을 참조하면, 표시 장치(10)의 표시 패널은 표시 기판(100) 및 표시 기판(100) 상에 배치된 파장 변환부(200)를 포함할 수 있다.
표시 기판(100)의 제1 기판(110) 상에는 배리어막(BR)이 배치될 수 있다. 제1 기판(110)은 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 기판(110)은 폴리이미드(polyimide)로 이루어질 수 있다. 제1 기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
배리어막(BR)은 투습에 취약한 제1 기판(110)을 통해 침투하는 수분으로부터 박막 트랜지스터(T1,T2,T3)들과 발광 다이오드부(LEP)를 보호하기 위한 막이다. 배리어막(BR)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 배리어막(BR)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다.
배리어막(BR) 상에는 각각의 트랜지스터(T1,T2,T3)들이 배치될 수 있다. 각각의 박막 트랜지스터(T1,T2,T3)들은 액티브층(ACT1), 게이트 전극(G1), 소스 전극(S1), 및 드레인 전극(D1)을 포함한다.
배리어막(BR) 상에는 박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1), 소스 전극(S1), 및 드레인 전극(D1)이 배치될 수 있다. 박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함한다. 제1 기판(110)의 두께 방향인 제3 방향(Z축 방향)에서 게이트 전극(G1)과 중첩하는 액티브층(ACT1)은 채널 영역으로 정의될 수 있다. 소스 전극(S1)과 드레인 전극(D1)은 제3 방향(Z축 방향)에서 게이트 전극(G1)과 중첩하지 않는 영역으로, 실리콘 반도체 또는 산화물 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다.
박막 트랜지스터(T1,T2,T3)들의 액티브층(ACT1), 소스 전극(S1), 및 드레인 전극(D1) 상에는 게이트 절연층(130)이 배치될 수 있다. 게이트 절연층(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연층(130) 상에는 박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1)이 배치될 수 있다. 게이트 전극(G1)은 제3 방향(Z축 방향)에서 액티브층(ACT1)과 중첩할 수 있다. 게이트 전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막으로 형성될 수 있다.
제1 층간 절연막(141) 상에는 커패시터 전극(CAE)이 배치될 수 있다. 커패시터 전극(CAE)은 제3 방향(Z축 방향)에서 박막 트랜지스터(T1,T2,T3)들의 게이트 전극(G1)과 중첩할 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 커패시터 전극(CAE), 게이트 전극(G1), 및 그들 사이에 배치된 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 커패시터 전극(CAE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
커패시터 전극(CAE) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막으로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 애노드 연결 전극(ANDE1)이 배치될 수 있다. 제1 애노드 연결 전극(ANDE1)은 게이트 절연층(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 제1 연결 콘택홀(ANCT1)을 통해 박막 트랜지스터(ST1)의 드레인 전극(D1)에 연결될 수 있다. 제1 애노드 연결 전극(ANDE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 애노드 연결 전극(ANDE1) 상에는 박막 트랜지스터(T1,T2,T3)들로 인한 단차를 평탄화하기 위한 제1 평탄화막(160)이 배치될 수 있다. 제1 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(160) 상에는 제2 애노드 연결 전극(ANDE2)이 배치될 수 있다. 제2 애노드 연결 전극(ANDE2)은 제1 평탄화막(160)을 관통하는 제2 연결 콘택홀(ANCT2)을 통해 제1 애노드 연결 전극(ANDE1)에 연결될 수 있다. 제2 애노드 연결 전극(ANDE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 애노드 연결 전극(ANDE2) 상에는 제2 평탄화막(180)이 배치될 수 있다. 제2 평탄화막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(180) 상에는 발광 다이오드부(LEP)가 형성될 수 있다. 발광 다이오드부(LEP)는 복수의 화소 전극(PE1, PE2, PE3), 복수의 발광 다이오드(LE), 및 공통 전극(CE)을 포함할 수 있다.
복수의 화소 전극(PE1, PE2, PE3)은 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)을 포함할 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 발광 다이오드(LE)의 제1 전극으로 작용할 수 있으며, 애노드 전극 또는 캐소드 전극일 수 있다. 제1 화소 전극(PE1)은 제1 발광 영역(EA1)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제2 화소 전극(PE2)은 제2 발광 영역(EA2)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제3 화소 전극(PE3)은 제3 발광 영역(EA3)에 위치하되 적어도 일부는 비발광 영역(NEA)까지 확장될 수 있다. 제1 화소 전극(PE1)은 절연층(130)을 관통하여 제1 스위칭 소자(T1)와 연결되고 제2 화소 전극(PE2)은 절연층(130)을 관통하여 제2 스위칭 소자(T2)와 연결되고, 제3 화소 전극(PE3)은 절연층(130)을 관통하여 제3 스위칭 소자(T3)와 연결될 수 있다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 반사형 전극일 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 Ti(Titanium)이나 구리(Cu) 또는 Ti(Titanium)과 구리(Cu)의 합금 재질로 형성될 수도 있다. 또한. Ti(Titanium)과 구리(Cu)의 적층막 구조를 가질 수도 있다. 또한, 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), Ti(Titanium), 구리(Cu) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수도 있다. 일함수가 높은 물질층이 반사성 물질층보다 위층에 배치되어 발광 다이오드(LE)에 가깝게 배치될 수 있다. 제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 다층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3) 상에 뱅크(BNL)가 위치할 수 있다. 뱅크(BNL)는 제1 화소 전극(PE1)을 노출하는 개구부, 제2 화소 전극(PE2)을 노출하는 개구부 및 제3 화소 전극(PE3)을 노출하는 개구부를 포함할 수 있으며, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3) 및 비발광 영역(NEA)을 정의할 수 있다. 즉, 제1 화소 전극(PE1) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제1 발광 영역(EA1)일 수 있다. 제2 화소 전극(PE2) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제2 발광 영역(EA2)일 수 있다. 제3 화소 전극(PE3) 중 뱅크(BNL)에 의해 커버되지 않고 노출되는 영역은 제3 발광 영역(EA3)일 수 있다. 그 외에 뱅크(BNL)가 위치하는 영역은 비발광 영역(NEA)일 수 있다.
뱅크(BNL)는 유기 절연 물질을 포함할 수 있으며, 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 포함할 수 있다.
일 실시예에서 뱅크(BNL)는 후술하는 파장 변환부(200)의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)와 중첩할 수 있다. 예시적인 실시예에서, 뱅크(BNL)는 차광 부재(BK)와 완전히 중첩할 수 있다. 또한 뱅크(BNL)는 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)와 중첩할 수 있다.
제1 화소 전극(PE1), 제2 화소 전극(PE2) 및 제3 화소 전극(PE3) 상에 복수의 발광 다이오드(LE)가 배치될 수 있다.
도 7 및 도 8에 도시된 바와 같이, 발광 다이오드(LE)는 제1 발광 영역(EA1), 제2 발광 영역(EA2), 및 제3 발광 영역(EA3) 각각에 배치될 수 있다. 발광 다이오드(LE)는 제3 방향(DR3)으로 길게 연장되는 수직 발광 다이오드 소자일 수 있다. 즉, 발광 다이오드(LE)의 제3 방향(DR3)의 길이는 수평 방향의 길이보다 길 수 있다. 수평 방향의 길이는 제1 방향(DR1)의 길이 또는 제2 방향(DR2)의 길이를 가리킨다. 예를 들어, 발광 다이오드(LE)의 제3 방향(DR3)의 길이는 대략 1 내지 5㎛일 수 있다.
발광 다이오드(LE)는 마이크로 발광 다이오드(micro light emitting diode) 소자일 수 있다. 발광 다이오드(LE)는 표시 기판(100)의 두께 방향, 즉 제3 방향(DR3)에서 연결 전극(125), 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 제2 반도체층(SEM2), 및 제3 반도체층(SEM3)을 포함할 수 있다. 연결 전극(125), 제1 반도체층(SEM1), 전자 저지층(EBL), 활성층(MQW), 초격자층(SLT), 제2 반도체층(SEM2), 및 제3 반도체층(SEM3)은 제3 방향(DR3)으로 순차적으로 적층될 수 있다.
발광 다이오드(LE)는 폭이 높이보다 긴 원통형, 디스크형(disk) 또는 로드형(rod)의 형상을 가질 수 있다. 다만, 이에 한정되지 않고, 발광 다이오드(LE)는 로드, 와이어, 튜브 등의 형상, 정육면체, 직육면체, 육각기둥형 등 다각기둥의 형상을 갖거나, 일 방향으로 연장되되 외면이 부분적으로 경사진 형상 등 다양한 형태를 가질 수 있다.
연결 전극(125)은 복수의 화소 전극(PE1, PE2, PE3) 각각의 상부에 배치될 수 있다. 하기에서는 제1 화소 전극(PE1) 상에 배치된 발광 다이오드(LE)를 예로 설명한다.
연결 전극(125)은 제1 화소 전극(PE1)과 접착하여 발광 다이오드(LE)에 발광 신호를 인가하는 역할을 할 수 있다. 연결 전극(125)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 한정되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 다이오드(LE)는 적어도 하나의 연결 전극(125)을 포함할 수 있다. 도 7 및 도 8에서는 발광 다이오드(LE)가 하나의 연결 전극(125)을 포함하는 것을 도시하고 있으나, 이에 한정되지 않는다. 경우에 따라서 발광 다이오드(LE)는 더 많은 수의 연결 전극(125)을 포함하거나, 생략될 수도 있다. 후술하는 발광 다이오드(LE)에 대한 설명은 연결 전극(125)의 수가 달라지거나 다른 구조를 더 포함하더라도 동일하게 적용될 수 있다.
연결 전극(125)은 일 실시예에 따른 표시 장치(10)에서 발광 다이오드(LE)가 제1 화소 전극(PE1)과 전기적으로 연결될 때, 발광 다이오드(LE)와 제1 화소 전극(PE1) 사이의 저항을 감소시키고 접착성을 향상시킬 수 있다. 연결 전극(125)은 전도성이 있는 금속 산화물을 포함할 수 있다. 예를 들어, 연결 전극(125)은 ITO일 수 있다. 연결 전극(125)은 하부의 제1 화소 전극(PE1)과 직접 접촉하여 연결되므로, 제1 화소 전극(PE1)과 동일한 물질로 이루어질 수 있다. 또한, 연결 전극(125)은 알루미늄(Al)과 같이 반사율이 높은 금속 재질의 반사 전극이나 니켈(Ni)을 포함하는 확산 방지층을 선택적으로 더 포함할 수 있다. 이에 따라, 연결 전극(125)과 제1 화소 전극(PE1) 간의 접착성이 향상되어 접촉 특성이 증가될 수 있다.
도 8을 참조하면, 예시적인 실시예에서, 제1 화소 전극(PE1)은 하부 전극층(P1), 반사층(P2) 및 상부 전극층(P3)을 포함할 수 있다. 하부 전극층(P1)은 제1 화소 전극(PE1)의 최하부에 배치되어 스위칭 소자로부터 전기적으로 연결될 수 있다. 하부 전극층(P1)은 금속 산화물을 포함하며, 예를 들어, TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)를 포함할 수 있다.
반사층(P2)은 하부 전극층(P1) 상에 배치되어, 발광 다이오드(LE)로부터 방출되는 광을 상부로 반사시킬 수 있다. 반사층(P2)은 반사율이 높은 금속을 포함할 수 있으며, 예를 들어, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물을 포함할 수 있다.
상부 전극층(P3)은 반사층(P2) 상에 배치되어, 발광 다이오드(LE)에 직접 접촉할 수 있다. 상부 전극층(P3)은 반사층(P2)과 발광 다이오드(LE)의 연결 전극(125) 사이에 배치되어, 연결 전극(125)과 직접 접촉할 수 있다. 상술한 바와 같이, 연결 전극(125)은 금속 산화물로 이루어지며, 상부 전극층(P3) 또한 연결 전극(125)과 동일하게 금속 산화물로 이루어질 수 있다.
상부 전극층(P3)은 Ti(Titanium)이나 구리(Cu) 또는 Ti(Titanium)과 구리(Cu)의 합금 재질로 형성될 수도 있다. 또한. Ti(Titanium)과 구리(Cu)의 적층막 구조를 가질 수도 있다. 또한, 상부 전극층(P3)은 TiO2(Titanium oxide), ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 또는 MgO(magnesium oxide)를 포함할 수 있다. 예시적인 실시예에서 연결 전극(125)이 ITO로 이루어진 경우, 제1 화소 전극(PE1)은 ITO/Ag/ITO의 다층 구조로 이루어질 수 있다.
제1 반도체층(SEM1)은 연결 전극(125) 상에 배치될 수 있다. 제1 반도체층(SEM1)은 p형 반도체일 수 있으며, AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(SEM1)은 p형 도펀트가 도핑될 수 있으며, p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예를 들어, 제1 반도체층(SEM1)은 p형 Mg로 도핑된 p-GaN일 수 있다. 제1 반도체층(SEM1)의 두께는 30㎚ 내지 200㎚의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다.
전자 저지층(EBL)은 제1 반도체층(SEM1) 상에 배치될 수 있다. 전자 저지층(EBL)은 너무 많은 전자가 활성층(MQW)으로 흐르는 것을 억제 또는 방지하기 위한 층일 수 있다. 예를 들어, 전자 저지층(EBL)은 p형 Mg로 도핑된 p-AlGaN일 수 있다. 전자 저지층(EBL)의 두께는 10㎚ 내지 50㎚의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다. 또한, 전자 저지층(EBL)은 생략될 수 있다.
활성층(MQW)은 전자 저지층(EBL) 상에 배치될 수 있다. 활성층(MQW)은 제1 반도체층(SEM1)과 제2 반도체층(SEM2)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
활성층(MQW)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(MQW)이 다중 양자 우물 구조의 물질을 포함하는 경우, 복수의 우물층(well layer)과 배리어층(barrier layer)이 서로 교번하여 적층된 구조일 수도 있다. 이때, 우물층은 InGaN으로 형성되고, 배리어층은 GaN 또는 AlGaN으로 형성될 수 있으나, 이에 한정되지 않는다. 우물층의 두께는 대략 1 내지 4㎚이고, 배리어층의 두께는 3㎚ 내지 10㎚일 수 있다.
또는, 활성층(MQW)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(MQW)이 방출하는 광은 제1 광으로 제한되지 않고, 경우에 따라 제2 광(녹색 파장 대역의 광) 또는 제3 광(적색 파장 대역의 광)을 방출할 수도 있다.
구체적으로, 활성층(MQW)은 인듐(In)의 함량에 따라 방출하는 광의 색이 달라질 수 있다. 예를 들어, 인듐(In)의 함량이 감소할수록 활성층이 방출하는 광의 파장 대역이 적색 파장 대역으로 이동하고, 인듐(In)의 함량이 증가할수록 방출하는 광의 파장 대역이 청색 파장 대역으로 이동할 수 있다. 일 예로, 인듐(In)의 함량을 15% 이내로 하면 활성층(MQW)은 메인 피크 파장이 대략 600㎚ 내지 750㎚의 범위를 갖는 적색 파장 대역의 제1 광을 방출할 수도 있다. 이와 달리, 일 예로, 인듐(In)의 함량을 25%로 하면 활성층(MQW)은 메인 피크 파장이 대략 480㎚ 내지 560㎚의 범위를 갖는 녹색 파장 대역의 제2 광을 방출할 수 있다. 또한, 인듐(In)의 함량을 35% 이상으로 하면 활성층(MQW)은 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 청색 파장 대역의 제3 광을 방출할 수 있다. 도 6을 통해서는 활성층(MQW)이 메인 피크 파장이 대략 370㎚ 내지 460㎚의 범위를 갖는 청색 파장 대역의 광을 방출하는 예를 설명하기로 한다.
활성층(MQW) 상에는 초격자층(SLT)이 배치될 수 있다. 초격자층(SLT)은 제2 반도체층(SEM2)과 활성층(MQW) 사이의 응력을 완화하기 위한 층일 수 있다. 예를 들어, 초격자층(SLT)은 InGaN 또는 GaN로 형성될 수 있다. 초격자층(SLT)의 두께는 대략 50 내지 200㎚일 수 있다. 초격자층(SLT)은 생략될 수 있다.
제2 반도체층(SEM2)은 초격자층(SLT) 상에 배치될 수 있다. 제2 반도체층(SEM2)은 n형 반도체일 수 있다. 제2 반도체층(SEM2)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(SEM2)은 n형 도펀트가 도핑될 수 있으며, n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예를 들어, 제2 반도체층(SEM2)은 n형 Si로 도핑된 n-GaN일 수 있다. 제2 반도체층(SEM2)의 두께는 2㎛ 내지 4㎛의 범위를 가질 수 있으나, 이에 한정되는 것은 아니다.
제3 반도체층(SEM3)은 제2 반도체층(SEM2) 상에 배치될 수 있다. 제3 반도체층(SEM3)은 제2 반도체층(SEM2)과 공통 전극(CE) 사이에 배치될 수 있다. 제3 반도체층(SEM3)은 언도프드(Undoped) 반도체일 수 있다. 제3 반도체층(SEM3)은 제2 반도체(SEM2)와 동일한 물질을 포함하되, n형 또는 p형 도펀트로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 제3 반도체층(SEM3)은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 한정되지 않는다.
뱅크(BNL) 및 복수의 화소 전극(PE1, PE2, PE3) 상에 평탄화층(PLL)이 배치될 수 있다. 평탄화층(PLL)은 후술하는 공통 전극(CE)이 형성될 수 있도록 하부의 단차를 평탄화시킬 수 있다. 평탄화층(PLL)은 복수의 발광 다이오드(LE)의 적어도 일부, 예를 들어 상부가 평탄화층(PLL)의 상부로 돌출될 수 있도록 소정 높이로 형성될 수 있다. 즉, 제1 화소 전극(PE1)의 상면을 기준으로 평탄화층(PLL)의 높이는 발광 다이오드(LE)의 높이보다 작을 수 있다.
평탄화층(PLL)은 하부 단차를 평탄화시킬 수 있도록 유기물을 포함할 수 있다. 예를 들어, 평탄화층(PLL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 포함할 수 있다.
평탄화층(PLL) 및 복수의 발광 다이오드(LE) 상에 공통 전극(CE)이 배치될 수 있다. 구체적으로, 공통 전극(CE)은 발광 다이오드(LE)가 형성된 제1 기판(110)의 일면에 배치되며, 표시 영역(DA) 및 비표시 영역(NDA) 전체적으로 배치될 수 있다. 공통 전극(CE)은 표시 영역(DA)에서 각 발광 영역(EA1, EA2, EA3)들과 중첩하여 배치되며, 광이 출사될 수 있도록 얇은 두께로 이루어질 수 있다.
공통 전극(CE)은 복수의 발광 다이오드(LE)의 상면 및 측면에 직접 배치될 수 있다. 공통 전극(CE)은 발광 다이오드(LE)의 측면 중 제2 반도체층(SEM2) 및 제3 반도체층(SEM3)에 직접 접촉할 수 있다. 도 6에 도시된 바와 같이, 공통 전극(CE)은 복수의 발광 다이오드(LE)를 덮으며, 복수의 발광 다이오드(LE)를 공통적으로 연결하여 배치되는 공통층일 수 있다. 도전성을 가진 제2 반도체층(SEM2)은 발광 다이오드(LE)들에서 각각 패턴된 구조이기 때문에, 각 발광 다이오드(LE)에 공통 전압이 인가될 수 있도록 공통 전극(CE)이 각 발광 다이오드(LE)의 제2 반도체층(SEM2)의 측면에 직접 접촉할 수 있다.
공통 전극(CE)은 제1 기판(110)에 전체적으로 배치되어 공통 전압이 인가되므로 낮은 저항을 갖는 물질을 포함할 수 있다. 또한, 공통 전극(CE)은 광을 투과시키기 용이하도록 얇은 두께로 형성될 수 있다. 예를 들어, 공통 전극(CE)은 알루미늄(Al), 은(Ag), 구리(Cu) 등과 같은 낮은 저항을 갖는 물질을 포함할 수 있다. 공통 전극(CE)의 두께는 대략 10Å 내지 200Å 일 수 있으나 이에 한정되지 않는다.
상술한 발광 다이오드(LE)들은 연결 전극(125)을 통해 화소 전극으로부터 화소 전압 또는 애노드 전압을 공급받고, 공통 전극(CE)을 통해 공통 전압을 공급받을 수 있다. 발광 다이오드(LE)는 화소 전압과 공통 전압 간의 전압 차에 따라 소정의 휘도로 광을 발광할 수 있다.
본 실시예에서는 화소 전극(PE1, PE2, PE3)들 상에 복수의 발광 다이오드(LE), 즉 무기발광 다이오드를 배치함으로써, 외부의 수분이나 산소에 취약한 유기발광 다이오드의 단점을 배제시키고 수명 및 신뢰성을 향상시킬 수 있다.
한편, 비발광 영역(NEA)에 배치된 뱅크(BNL) 상에 제1 유기층(FOL)이 배치될 수 있다.
제1 유기층(FOL)은 비발광 영역(NEA)과 중첩하며 발광 영역(EA1, EA2, EA3)들과 비중첩하여 배치될 수 있다. 제1 유기층(FOL)은 뱅크(BNL) 상에 직접 배치되며, 인접한 복수의 화소 전극(PE1, PE2, PE3)과 이격하여 배치될 수 있다. 제1 유기층(FOL)은 제1 기판(110) 상에 전체적으로 배치되되, 복수의 발광 영역(EA1, EA2, EA3)을 둘러싸며 배치될 수 있다. 제1 유기층(FOL)은 전체적으로 격자 형상으로 배치될 수 있다.
제1 유기층(FOL)은 후술하는 제조 공정에서 설명할 바와 같이, 비발광 영역(NEA)인 제1 유기층(FOL) 상에 접촉하는 복수의 발광 다이오드(LE)를 탈착시키는 역할을 할 수 있다. 제1 유기층(FOL)은 레이저 광이 조사되면, 에너지를 흡수하여 순간적으로 온도가 상승하여 어블레이션(Ablation)된다. 이에 따라, 제1 유기층(FOL)의 상면에 접촉한 복수의 발광 다이오드(LE)는 제1 유기층(FOL)의 상면으로부터 탈착될 수 있다.
제1 유기층(FOL)은 폴리이미드계 화합물을 포함할 수 있다. 제1 유기층(FOL)의 폴리이미드계 화합물은 308nm 파장의 광, 예를 들어, 레이저 광을 흡수할 수 있도록 시아노기(cyano group)를 포함할 수 있다. 예시적인 실시예에서, 제1 유기층(FOL)과 뱅크(BNL)는 각각 폴리이미드계 화합물을 포함하나, 서로 다른 폴리이미드계 화합물을 포함할 수 있다. 예를 들어, 뱅크(BNL)는 시아노기를 포함하지 않는 폴리이미드계 화합물로 이루어지고, 제1 유기층(FOL)은 시아노기를 포함하는 폴리이미드계 화합물로 이루어질 수 있다. 308nm 파장의 레이저 광에 대해, 제1 유기층(FOL)의 투과율은 뱅크(BNL)의 투과율보다 작을 수 있으며, 뱅크(BNL)의 투과율은 약 60% 이상이고 제1 유기층(FOL)의 투과율은 0%일 수 있다. 또한, 308nm 파장의 레이저 광에 대한 제1 유기층(FOL)의 흡수율은 100%일 수 있다. 제1 유기층(FOL)은 약 2Å 내지 10㎛ 범위의 두께로 이루어질 수 있다. 제1 유기층(FOL)의 두께가 2Å 이상이면 308nm 파장의 레이저 광의 흡수율을 향상시킬 수 있다. 제1 유기층(FOL)의 두께가 10㎛ 이하이면, 제1 유기층(FOL)과 화소 전극(PE1) 사이의 단차가 커지는 것을 방지하여 후술하는 공정에서 화소 전극 상에 발광 다이오드(LE)를 용이하게 접착할 수 있다.
발광 다이오드부(LEP) 상에 파장 변환부(200)가 배치될 수 있다. 파장 변환부(200)는 격벽(PW), 파장 변환층(QDL), 컬러 필터(CF1, CF2, CF3)들, 차광 부재(BK) 및 보호층(PTL)을 포함할 수 있다.
격벽(PW)은 표시 영역(DPA)의 공통 전극(CE) 상에 배치되며, 뱅크(BNL)와 함께 복수의 발광 영역(EA1, EA2, EA2)을 구획할 수 있다. 격벽(PW)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장되도록 배치되며, 표시 영역(DA) 전체에서 격자 형태의 패턴으로 이루어질 수 있다. 또한, 격벽(PW)은 복수의 발광 영역(EA1, EA2, EA3)과 비중첩하며, 비발광 영역(NEA)과 중첩할 수 있다.
격벽(PW)은 하부의 공통 전극(CE)을 노출하는 복수의 개구부(OP1, OP2, OP3)들을 포함할 수 있다. 복수의 개구부(OP1, OP2, OP3)들은 제1 발광 영역(EA1)과 중첩하는 제1 개구부(OP1), 제2 발광 영역(EA2)과 중첩하는 제2 개구부(OP2), 및 제3 발광 영역(EA3)과 중첩하는 제3 개구부(OP3)를 포함할 수 있다. 여기서, 복수의 개구부(OP1, OP2, OP3)들은 복수의 발광 영역(EA1, EA2, EA3)에 대응될 수 있다. 즉, 제1 개구부(OP1)가 제1 발광 영역(EA1)에 대응되고, 제2 개구부(OP2)가 제2 발광 영역(EA2)에 대응되며, 제3 개구부(OP3)가 제3 발광 영역(EA3)에 대응될 수 있다.
격벽(PW)은 제1 및 제2 파장 변환층(QDL1,QDL2)이 형성되기 위한 공간을 제공하는 역할을 할 수 있다. 이를 위해, 격벽(PW)은 소정의 두께로 이루어질 수 있으며, 예를 들어, 격벽(PW)의 두께는 1㎛ 내지 10㎛ 범위로 이루어질 수 있다. 격벽(PW)은 소정의 두께로 이루어질 수 있도록, 유기 절연 물질을 포함할 수 있다. 유기 절연 물질은 예를 들어, 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다.
제1 파장 변환층(QDL1)은 제1 개구부(OP1) 내에 각각 배치될 수 있다. 제1 파장 변환층(QDL1)은 서로 이격된 도트 형상의 섬 패턴으로 이루어질 수 있다. 제1 파장 변환층(QDL1)은 제1 베이스 수지(BRS1) 및 제1 파장 변환 입자(WCP1)를 포함할 수 있다. 제1 베이스 수지(BRS1)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 베이스 수지(BRS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함할 수 있다. 제1 파장 변환 입자(WCP1)는 양자점(QD, quantum dot), 양자 막대, 형광 물질 또는 인광 물질일 수 있다. 예를 들어 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
양자점은 반도체 나노 결정 물질일 수 있다. 상기 양자점은 그 조성 및 크기에 따라 특정 밴드갭을 가져 빛을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
제1 파장 변환층(QDL1)은 제1 발광 영역(EA1)의 제1 개구부(OP1)에 형성될 수 있다. 제1 파장 변환층(QDL1)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 제1 파장 변환층(QDL1)은 발광 다이오드(LE)로부터 발광된 청색의 일부를 제1 광인 적색과 유사한 광으로 변환할 수 있다. 제1 파장 변환층(QDL1)에서는 적색과 유사한 광을 출사함으로써 제1 컬러 필터(CF1)를 통해 제1 광인 적생의 광으로 변환되도록 할 수 있다.
제2 파장 변환층(QDL2)은 제2 개구부(OP2) 내에 각각 배치될 수 있다. 제2 파장 변환층(QDL2)은 서로 이격된 도트 형상의 섬 패턴으로 이루어질 수 있다. 예를 들어, 제2 파장 변환층(QDL2)은 제2 발광 영역(EA2)에 중첩하여 배치될 수 있다. 제2 파장 변환층(QDL2)은 제2 베이스 수지(BRS2) 및 제2 파장 변환 입자(WCP2)를 포함할 수 있다. 제2 베이스 수지(BRS2)는 투광성 유기 물질을 포함할 수 있다. 이에, 제2 파장 변환층(QDL2)은 입사광의 피크 파장을 다른 특정 피크 파장의 광으로 변환 또는 시프트시켜 출사할 수 있다. 제2 파장 변환층(QDL2)은 발광 다이오드(LE)로부터 발광된 청색 광의 일부를 제2 광인 녹색과 유사한 광으로 변환할 수 있다. 제2 파장 변환층(QDL2)에서는 녹색과 유사한 광을 출사함으로써 제2 컬러 필터(CF2)를 통해 제1 광인 적생의 광으로 변환되도록 할 수 있다.
제3 발광 영역(EA3)에는 제3 개구부(OP3)에 투명한 투광성 유기 물질만 형성되어, 발광 다이오드(LE)로부터 발광된 청색 광이 제3 컬러 필터(CF3)를 통 그대로 출사될 수 있도록 한다.
복수의 컬러 필터(CF1, CF2, CF3)들은 격벽(PW), 제1 및 제2 파장 변환층(QDL1,QDL2) 상에 배치될 수 있다. 복수의 컬러 필터(CF1, CF2, CF3)들은 복수의 개구부(OP1, OP2, OP3) 및 제1 및 제2 파장 변환층(QDL1,QDL2)들과 중첩하여 배치될 수 있다. 복수의 컬러 필터(CF1, CF2, CF3)들은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1 컬러 필터(CF1)는 제1 발광 영역(EA1)과 중첩하여 배치될 수 있다. 또한, 제1 컬러 필터(CF1)는 격벽(PW)의 제1 개구부(OP1) 상에서 제1 개구부(OP1)와 중첩하여 배치될 수 있다. 제1 컬러 필터(CF1)는 발광 다이오드(LE)에서 발광된 제1 광을 투과시키고, 제2 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 청색 파장 대역의 광을 투과시키고, 그 외의 녹색, 적색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
제2 컬러 필터(CF2)는 제2 발광 영역(EA2)과 중첩하여 배치될 수 있다. 또한, 제2 컬러 필터(CF2)는 격벽(PW)의 제2 개구부(OP2) 상에서 제2 개구부(OP2)와 중첩하여 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 광을 투과시키고, 제1 광과 제3 광을 흡수 또는 차단할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 파장 대역의 광을 투과시키고, 그 외의 청색, 적색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
제3 컬러 필터(CF3)는 제3 발광 영역(EA3)과 중첩하여 배치될 수 있다. 또한, 제3 컬러 필터(CF3)는 격벽(PW)의 제3 개구부(OP3) 상에서 제3 개구부(OP3)와 중첩하여 배치될 수 있다. 제3 컬러 필터(CF3)는 제3 광을 투과시키고, 제1 광과 제2 광을 흡수 또는 차단할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 적색 파장 대역의 광을 투과시키고, 그 외의 청색, 녹색 등의 파장 대역의 광을 흡수 또는 차단할 수 있다.
복수의 컬러 필터(CF1, CF2, CF3)들 각각의 평면 면적은 복수의 발광 영역(EA1, EA2, EA3) 각각의 평면 면적보다 클 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 제1 발광 영역(EA1)의 평면 면적보다 클 수 있다. 제2 컬러 필터(CF2)는 제2 발광 영역(EA2)의 평면 면적보다 클 수 있다. 제3 컬러 필터(CF3)는 제3 발광 영역(EA3)의 평면 면적보다 클 수 있다. 다만, 이에 한정되지 않으며, 복수의 컬러 필터(CF1, CF2, CF3)들 각각의 평면 면적은 복수의 발광 영역(EA1, EA2, EA3) 각각의 평면 면적과 동일할 수도 있다.
도 6을 참조하면, 격벽(PW) 상에 차광 부재(BK)가 배치될 수 있다. 차광 부재(BK)는 비발광 영역(NEA)에 중첩하여 광의 투과를 차단할 수 있다. 차광 부재(BK)는 뱅크(BNL) 또는 격벽(PW)과 유사하게 평면상 대략 격자 형태로 배치될 수 있다. 차광 부재(BK)는 뱅크(BNL), 제1 유기층(FOL) 및 격벽(PW)과 중첩하여 배치될 수 있으며, 발광 영역(EA1, EA2, EA3)들과 비중첩할 수 있다.
일 실시예에서 차광 부재(BK)는 유기 차광 물질을 포함할 수 있으며, 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다. 차광 부재(BK)는 차광성을 갖는 염료 또는 안료를 포함할 수 있으며, 블랙 매트릭스일 수 있다. 차광 부재(BK)는 적어도 일부가 인접한 컬러 필터(CF1, CF2, CF3)들과 중첩할 수 있으며, 컬러 필터(CF1, CF2, CF3)들은 차광 부재(BK)의 적어도 일부 상에 배치될 수도 있다.
복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK) 상에 제1 보호층(PTL)이 배치될 수 있다. 제1 보호층(PTL)은 표시 장치(10)의 최상부에 배치되어 하부의 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)를 보호할 수 있다. 제1 보호층(PTL)의 일면, 예를 들어 하면은 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)의 상면에 각각 접촉할 수 있다.
제1 보호층(PTL)은 복수의 컬러 필터(CF1, CF2, CF3)와 차광 부재(BK)를 보호하기 위해, 무기 절연성 물질을 포함할 수 있다. 예를 들어, 제1 보호층(PTL)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlxOy), 질화 알루미늄(AlN) 등을 포함할 수 있으나, 이에 한정되지 않는다. 제1 보호층(PTF1)은 소정 두께로 이루어질 수 있으며, 예를 들어, 0.01 내지 1㎛의 범위로 이루어질 수 있다. 다만, 이에 한정되지 않는다.
도 9는 일 실시예에 따른 표시 패널의 제조 장치를 개략적으로 나타낸 일 측면도이다.
도 9를 참조하면, 표시 패널의 제조 장치는 챔버(CB), 제1 공정 구동부(300), 제2 공정 구동부(400), 및 제3 공정 구동부(500)를 포함한다.
챔버(CB)는 디스펜싱(dispensing), 코팅(coating), 디핑(dipping). 정렬(align), 합착(lamination), 본딩(bonding), 레이저 조사(Laser irradiation), 및 이동 등의 제조 공정이 진행되는 내부 공정 공간을 제공한다. 챔버(CB)는 진공, 온열, 방음, 냉각, 무진동, 방수 등의 공정 공간을 제공하며, 이를 위해 진공 장치, 에어 흡입 장치, 정화 장치, 온열 장치, 냉각 장치 등을 더 포함할 수 있다.
제1 공정 구동부(300)는 제1 로딩부(302), 적어도 하나의 디스펜서(301), 및 적어도 하나의 코팅기기(305)를 포함한다.
제1 로딩부(302)는 챔버(CB) 내부 공정 공간의 일 측면 하단부에 구비된다. 제1 로딩부(302)에는 복수의 화소 전극(PE1, PE2, PE3)이 형성된 화소 회로 기판(이하, 표시 기판(100))이나 발광 다이오드 배치 기판(WP)이 로딩된다. 제1 로딩부(302)의 적어도 한 측면이나 하단부 등에는 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 냉각 및 발열시키기 위한 냉각 부재나 발열부재 등이 더 구비될 수 있다. 또한 제1 로딩부(302)의 전면에는 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 정렬 및 고정하는 고정부재가 더 구비되고, 제1 로딩부(302)의 적어도 한 측면이나 배면에는 전자 저울(309)이 더 구비될 수 있다. 전자 저울(309)은 표시 기판(100))이나 발광 다이오드 배치 기판(WP)의 무게 대비 표시 기판(100))이나 발광 다이오드 배치 기판(WP) 상에 디스펜싱되는 접착 조성제 등의 디스펜싱 용량을 실시간으로 측정 및 표시할 수 있다.
적어도 하나의 디스펜서(301)는 제1 로딩부(302) 상에 로딩 및 고정된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 디스펜싱 공정을 수행한다. 적어도 하나의 디스펜서(301)는 표시 기판(100)과 발광 다이오드(LE)의 접착력을 향상시키기 위한 접착 조성제, 예를 들면 플럭스(flux) 등의 접착 조성제를 디스펜싱할 수 있다. 적어도 하나의 디스펜서(301)는 레일 등과 같은 미리 설정된 이동 경로를 따라 이동하는 디스펜서 이동부재(303)와 일체로 형성되어, 디스펜서 이동부재(303)의 이동 경로에 따라 이동하면서 제1 로딩부(302) 상에 로딩 및 고정된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 접착 조성제를 디스펜싱할 수 있다.
적어도 하나의 디스펜서(301)는 적어도 하나의 광학 현미경(301a), 및 적어도 하나의 석션모듈(301b)을 더 포함할 수 있다. 적어도 하나의 광학 현미경(301a)은 별도의 디스펜서 구동부나 디스펜서(301) 고정부재 등에 별도로 구비되어, 표시 기판(100)에 형성된 패턴이나 발광 다이오드 배치 기판(WP)의 발광 다이오드 배열 간격 등을 고배율로 확인할 수 있도록 지원한다. 적어도 하나의 석션모듈(301b)은 접착 조성제 등을 디스펜싱하는 디스펜서(301)의 일 측면에 배치되어 디스펜싱 디스펜서(301)의 잔량을 흡입하거나 청소할 수 있다.
적어도 하나의 코팅기기(305)는 제1 로딩부(302) 상에 로딩 및 고정된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 코팅 공정을 수행한다. 이러한 적어도 하나의 코팅기기(305)는 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 디스펜싱된 접착 조성제에 롤링 등의 물리력을 가해서 접착 조성제가 표시 기판(100)이나 발광 다이오드 배치 기판(WP)의 전체면에 고르게 코팅되도록 할 수 있다.
적어도 하나의 코팅기기(305)는 디스펜서 이동부재(303)와 동일한 이동 경로를 따라 이동하는 코팅기 이동부재(307)와 일체로 형성되어, 디스펜서 이동부재(303)의 이동 경로에 따라 이동하면서 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 디스펜싱된 접착 조성제를 고르게 코팅시킬 수 있다.
디스펜서 이동부재(303)와 코팅기 이동부재(307)는 제1 로딩부(302)의 배치 구조에 따라 레일 등으로 미리 설정된 경로에 배치되므로, 디스펜서 이동부재(303)와 코팅기 이동부재(307)는 동일한 이동 경로 상에서 순차적으로 이동할 수 있다. 이에, 적어도 하나의 디스펜서(301), 및 적어도 하나의 코팅기기(305)는 레일 등의 미리 설정된 동일한 이동 경로를 따라 순차적으로 이동하면서 디스펜싱 및 코팅 공정을 순차적으로 진행할 수 있다.
디스펜서 이동부재(303)와 코팅기 이동부재(307)는 미리 설정된 경로 상에 일체로 형성될 수도 있다. 이에, 적어도 하나의 디스펜서(301), 및 적어도 하나의 코팅기기(305) 또한 디스펜서 이동부재(303)나 코팅기 이동부재(307)와 일체로 형성되어, 디스펜싱 및 코팅 공정을 순차적으로 진행할 수 있다.
제2 공정 구동부(400)는 챔버(CB) 내부 공정 공간의 상단부나 어느 한 측면에 미리 설정된 이동 경로를 따라 이동 가능하도록 구비될 수 있다. 제2 공정 구동부(400)는 챔버(CB) 내부의 레일 등 특정 이동 경로 상에 배치되어 표시 기판(100)이나 복수의 발광 다이오드(LE)가 배열된 발광 다이오드 배치 기판(WP)에 대한 이동, 디핑(dipping), 합착(lamination), 본딩(bonding), 레이저 조사(Laser irradiation) 등의 공정을 선택적으로 수행한다.
제1 공정 구동부(300)에서 표시 기판(100)에 대한 디스펜싱 및 코팅 공정이 수행되는 경우, 제2 공정 구동부(400)는 발광 다이오드 배치 기판(WP)에 대한 이동, 디핑, 합착, 본딩, 레이저 조사 등의 공정을 선택적으로 수행할 수 있다. 이와 달리, 제1 공정 구동부(300)에서 발광 다이오드 배치 기판(WP)에 대한 디스펜싱 및 코팅 공정이 수행되는 경우, 제2 공정 구동부(400)는 표시 기판(100)에 대한 이동, 디핑, 합착, 본딩, 레이저 조사 등의 공정을 선택적으로 수행할 수 있다.
제2 공정 구동부(400)는 기판 합착모듈(403), 모듈 이송기기(407), 적어도 하나의 카메라 모듈(405), 적어도 하나의 레이저 모듈(401)을 포함한다.
기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)의 배면을 흡착시키거나 파지하여 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 챔버 내부 공간에서 수직 또는 수평 방향으로 이동시킨다.
기판 합착모듈(403)은 발광 다이오드 배치 기판(WP)의 배면을 흡착하거나 파지하고 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시킴으로써, 발광 다이오드 배치 기판(WP)을 제1 공정 구동부(300)의 다른 표시 기판(100)과 합착시킬 수 있다. 이와 달리, 기판 합착모듈(403)은 표시 기판(100)의 배면을 흡착하거나 파지하고, 표시 기판(100)을 제1 공정 구동부(300)에 로딩된 다른 발광 다이오드 배치 기판(WP)에 합착시킬 수도 있다.
다른 한편으로, 제3 공정 구동부(300)에 표시 기판(100)이나 발광 다이오드 배치 기판(WP)이 로딩되면, 기판 합착모듈(403)은 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP) 이동시켜서 제3 공정 구동부(500)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)과 선택적으로 합착시킬 수 있다.
기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행할 수도 있다. 구체적으로, 기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시켜서 제3 공정 구동부(500)의 디핑액에 디핑시킴으로써, 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행할 수 있다. 그리고, 기판 합착모듈(403)은 디핑 공정이 수행된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제1 공정 구동부(300)의 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 합착시킬 수 있다.
다른 한편으로, 제3 공정 구동부(300)에 표시 기판(100)이나 발광 다이오드 배치 기판(WP)이 로딩될 수도 있다. 이때, 기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 이동시켜서 제3 공정 구동부(500)의 디핑액에 디핑시키고, 디핑된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제3 공정 구동부(500)에 로딩된 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 합착시킬 수도 있다.
모듈 이송기기(407)는 레일 등을 통해 미리 설정된 경로를 따라 이동 가능하도록 구비되어, 기판 합착모듈(403)을 챔버(CB) 내부 공간에서 수직 또는 수평 방향으로 이동시킨다. 모듈 이송기기(407)와 기판 합착모듈(403)은 일체로 형성될 수 있다. 이러한 모듈 이송기기(407)는 기판 합착모듈(403)이 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제1 또는 제3 공정 구동부(300,500)의 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 선택적으로 합착시킬 수 있도록 기판 합착모듈(403)을 챔버 내부 공간에서 수평 방향으로 이동시킨다.
적어도 하나의 카메라 모듈(405)은 기판 합착모듈(403)이나 모듈 이송기기(407)와 일체로 형성되어, 챔버(CB) 내부 공간에서 기판 합착모듈(403)이나 모듈 이송기기(407)와 함께 수평 또는 수직 방향으로 이동될 수 있다.
적어도 하나의 카메라 모듈(405)은 표시 기판(100)과 발광 다이오드 배치 기판(WP)을 정렬시킨다. 이를 위해, 적어도 하나의 카메라 모듈(405)은 기판 합착모듈(403)에 의해 서로 마주하게 합착되는 표시 기판(100)과 발광 다이오드 배치 기판(WP)의 정렬 마크, 정렬 라인, 이미지 등을 검출한다. 그리고, 검출된 정렬 마크, 정렬 라인, 이미지 비교 결과에 따른 오차 정렬 신호를 기판 합착모듈(403)과 모듈 이송기기(407)로 전송한다. 이에, 기판 합착모듈(403)과 모듈 이송기기(407)는 적어도 하나의 카메라 모듈(405)로부터 입력되는 오차 정렬 신호에 따라 표시 기판(100)이나 발광 다이오드 배치 기판(WP)의 수평 위치를 보정해서 표시 기판(100)과 발광 다이오드 배치 기판(WP)을 합착시킬 수 있다.
적어도 하나의 레이저 모듈(401)은 기판 합착모듈(403)이나 모듈 이송기기(407)와 일체로 형성되어, 챔버(CB) 내부 공간에서 기판 합착모듈(403)이나 모듈 이송기기(407)와 함께 수평 또는 수직 방향으로 이동될 수 있다.
적어도 하나의 레이저 모듈(401)은 합착된 표시 기판(100)과 발광 다이오드 배치 기판(WP)에 레이저 광을 조사하여, 발광 다이오드 배치 기판(WP)의 발광 다이오드(LE)들이 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 부착되도록 한다. 이에, 기판 합착모듈(403)에 의해 표시 기판(100)과 발광 다이오드 배치 기판(WP)이 탈착되면 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 발광 다이오드(LE)들이 부착된 상태로 유지되도록 한다.
제3 공정 구동부(500)는 챔버(CB) 내부 공정 공간의 타 측면 하단부에 배치되어, 표시 기판(100) 또는 발광 다이오드 배치 기판(WP)이 디핑, 및 합착되도록 한다. 이를 위해, 제3 공정 구동부(500)는 적어도 하나의 수용 용기부(501), 및 적어도 하나의 제2 로딩부(503)를 포함한다.
적어도 하나의 수용 용기부(501)는 디핑액을 수용하고 제2 공정 구동부(400)의 하단부에 배치될 수 있다. 적어도 하나의 수용 용기부(501)는 제2 공정 구동부(400)에 의해 표시 기판(100) 또는 발광 다이오드 배치 기판(WP)이 상하 이동하면서 디핑액에 디핑되도록 한다. 디핑액은 플럭스(flux) 등의 접착 조성제를 포함할 수 있다.
적어도 하나의 제2 로딩부(503)는 표시 기판(100) 또는 발광 다이오드 배치 기판(WP)이 로딩 및 고정되도록 한다. 이에, 적어도 하나의 제2 로딩부(503)는 제2 공정 구동부(400)에 의해 디핑된 표시 기판(100) 또는 디핑된 발광 다이오드 배치 기판(WP)이 고정된 표시 기판(100) 또는 발광 다이오드 배치 기판(WP)에 합착되도록 한다.
도 10은 도 9의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 순서도이다.
도 10을 참조하면, 표시 패널 제조 방법은 서브 화소 회로 기판 등의 표시 기판(100), 웨이퍼(wafer), 또는 발광 다이오드 배치 기판(WP)을 제1 공정 구동부(300)의 제1 로딩부(302)에 로딩시키는 단계(SS1), 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 접착 조성제 등을 도포하고 코팅하는 단계(SS2), 제1 로딩부(302)에 로딩된 기판과는 다른 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 기판 합착모듈(403)에 로딩시키는 단계(SS3), 기판 합착모듈(403)을 이동시켜서 제1 로딩부(302)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 기판 합착모듈(403)의 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)을 정렬시키는 단계(SS5), 및 기판 합착모듈(403)을 이용해서 제1 로딩부(302)의 표시 기판(100)이나 발광 다이오드 배치 기판(WP)과 기판 합착모듈(403)의 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 합착시키고 레이저를 조사하는 단계(SS6)를 포함한다. 여기서, 기판 합착모듈(403)을 이용해서는 기판 합착모듈(403)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 접착 조성제를 형성하고(SS4), 제1 로딩부(302)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 기판 합착모듈(403)의 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)을 정렬시킬 수도 있다.(SS5)
제1 로딩부(302)의 전면에는 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 정렬 및 고정하는 고정부재가 구비될 수 있다. 이에, 제1 로딩부(302)의 고정부재를 이용해서 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제1 로딩부(302) 상에 고정시킬 수 있다.(SS1)
도 11은 도 9의 제조 장치를 이용한 화소 회로 기판의 디스펜싱 및 코팅 공정 과정을 나타낸 일 측면도이다.
도 11을 참조하면, 제1 로딩부(302)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에는 접착 조성제 등을 도포하고 코팅 공정을 수행할 수 있다.(SS2)
접착 조성제 도포 및 코팅 단계(SS2)에서는 디스펜서 이동부재(303)의 이동 경로에 따라 이동하는 적어도 하나의 디스펜서(301)를 이용해서 제1 로딩부(302) 상에 로딩 및 고정된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 접착 조성제를 디스펜싱 한다.
적어도 하나의 디스펜서(301)에 이어 적어도 하나의 코팅기기(305)는 제1 로딩부(302) 상에 로딩 및 고정된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 코팅 공정을 수행한다.
적어도 하나의 코팅기기(305)는 디스펜서 이동부재(303)의 이동 경로에 따라 이동하면서 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 디스펜싱된 접착 조성제를 고르게 코팅시킬 수 있다.
디스펜서 이동부재(303)와 코팅기 이동부재(307)는 제1 로딩부(302)의 배치 구조에 따라 레일 등으로 미리 설정된 경로에 배치되므로, 디스펜서 이동부재(303)와 코팅기 이동부재(307)는 동일한 이동 경로 상에서 순차적으로 이동할 수 있다. 이에, 적어도 하나의 디스펜서(301), 및 적어도 하나의 코팅기기(305)는 레일 등의 미리 설정된 동일한 이동 경로를 따라 순차적으로 이동하면서 디스펜싱 및 코팅 공정을 순차적으로 진행할 수 있다.
기판 합착모듈(403)은 제1 로딩부(302)에 로딩된 표시 기판(100)과는 다른 발광 다이오드 배치 기판(WP)의 배면을 흡착하거나 파지할 수 있다.(SS3)
기판 합착모듈(403)을 이동시키는 모듈 이송기기(407)는 레일 등을 통해 미리 설정된 경로를 따라 이동 가능하도록 구비되어, 기판 합착모듈(403)을 챔버(CB) 내부 공간에서 수직 또는 수평 방향으로 이동시킨다.
기판 합착모듈(403)은 발광 다이오드 배치 기판(WP)의 배면을 흡착하거나 파지한 상태로 수직 및 수평 방향으로 이동하여, 제1 로딩부(302)에 로딩된 표시 기판(100) 상에 파지하고 있는 발광 다이오드 배치 기판(WP)을 정렬시킬 수 있다.(SS5) 이와 달리, 기판 합착모듈(403)은 표시 기판(100)의 배면을 흡착하거나 파지하고, 표시 기판(100)을 제1 공정 구동부(300)에 로딩된 다른 발광 다이오드 배치 기판(WP)과 정렬시킬 수도 있다.(SS5)
기판 합착모듈(403)은 제1 로딩부(302)의 표시 기판(100) 상에 발광 다이오드 배치 기판(WP)이 정렬되면, 발광 다이오드 배치 기판(WP)을 수직으로 이용시켜서 표시 기판(100)과 발광 다이오드 배치 기판(WP)을 합착시킨다. 그리고, 합착된 표시 기판(100)과 발광 다이오드 배치 기판(WP)에 레이저를 조사할 수 있다.(SS6)
모듈 이송기기(407)와 기판 합착모듈(403)은 일체로 형성될 수 있다. 이러한 모듈 이송기기(407)는 기판 합착모듈(403)을 챔버 내부 공간에서 수평 방향으로 이동시킴으로써, 기판 합착모듈(403)이 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제1 또는 제3 공정 구동부(300,500)의 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 선택적으로 합착시킬 수 있도록 한다.
도 12는 도 9의 제조 장치를 이용한 발광 다이오드 배치 기판의 디핑 공정 과정을 나타낸 일 측면도이다.
도 12로 도시된 바와 같이, 기판 합착모듈(403)을 이용하여 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행할 수도 있다.(SS4) 이때, 기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행한다. 즉, 기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시켜서 제3 공정 구동부(500)의 디핑액에 디핑시킴으로써, 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행할 수 있다. 그리고, 기판 합착모듈(403)은 디핑 공정이 수행된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제1 공정 구동부(300)의 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 합착시킬 수 있다.
도 13은 도 9의 제조 장치를 이용한 화소 회로 기판과 발광 다이오드 배치 기판의 합착 과정을 나타낸 일 측면도이다. 그리고, 도 14 내지 도 16은 도 9의 제조 장치에 의해 발광 다이오드들이 화소 회로 기판에 부착되는 과정을 설명하기 위한 화소 회로 기판의 단면도이다.
도 13과 함께 도 14 내지 도 16을 순차적으로 참조하면, 기판 합착모듈(403)을 이용해서 표시 기판(100)이나 발광 다이오드 배치 기판(WP) 상에 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)을 정렬시킨 후 순차적으로 합착시킬 수 있다.(SS5)
기판 합착모듈(403)은 발광 다이오드 배치 기판(WP)의 배면을 흡착하거나 파지하고 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시킴으로써, 발광 다이오드 배치 기판(WP)을 제1 공정 구동부(300)의 다른 표시 기판(100)과 합착시킬 수 있다.
정렬 과정에서 카메라 모듈(405)은 표시 기판(100)과 발광 다이오드 배치 기판(WP)을 정렬시킨다. 이때, 적어도 하나의 카메라 모듈(405)은 기판 합착모듈(403)에 의해 서로 마주하게 합착되는 표시 기판(100)과 발광 다이오드 배치 기판(WP)의 정렬 마크, 정렬 라인, 이미지 등을 검출한다. 그리고, 검출된 정렬 마크, 정렬 라인, 이미지 비교 결과에 따른 오차 정렬 신호를 기판 합착모듈(403)과 모듈 이송기기(407)로 전송한다. 이에, 기판 합착모듈(403)과 모듈 이송기기(407)는 적어도 하나의 카메라 모듈(405)로부터 입력되는 오차 정렬 신호에 따라 표시 기판(100)이나 발광 다이오드 배치 기판(WP)의 수평 위치를 보정해서 표시 기판(100)과 발광 다이오드 배치 기판(WP)을 합착시킬 수 있다.
레이저 모듈(401)은 표시 기판(100) 및 발광 다이오드 배치 기판(WP)에 레이저를 조사하여 표시 기판(100)에 발광 다이오드(LE)들을 부착 및 고정시킨다.(SS6)
레이저 모듈(401)은 합착된 표시 기판(100)과 발광 다이오드 배치 기판(WP)에 레이저 광을 조사하여, 발광 다이오드 배치 기판(WP)의 발광 다이오드(LE)들이 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 부착되도록 한다. 이에, 기판 합착모듈(403)에 의해 표시 기판(100)과 발광 다이오드 배치 기판(WP)이 탈착되면 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 발광 다이오드(LE)들이 부착된 상태로 유지되도록 한다. 즉, 기판 합착모듈(403)에 의해 표시 기판(100)과 발광 다이오드 배치 기판(WP)이 탈착되면 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 발광 다이오드(LE)들이 부착된 상태로 유지되도록 한다.
도 17은 도 10은 도 9의 제조 장치를 이용한 표시 패널 제조 방법을 설명하기 위한 다른 순서도이다.
도 17을 참조하면, 표시 패널 제조 방법은 발광 다이오드 배치 기판(WP, 또는 표시 기판(100))을 제2 공정 구동부(400)의 기판 합착모듈(403)에 로딩시키는 단계(ST1), 기판 합착모듈(403)에 로딩된 발광 다이오드 배치 기판(WP)에 접착 조성제를 형성하는 단계(ST2), 기판 합착모듈(403)에 로딩된 발광 다이오드 배치 기판(WP)과는 다른 표시 기판(100, 또는 다른 발광 다이오드 배치 기판(WP))을 제3 공정 구동부(500)의 제2 로딩부(503)에 로딩시키는 단계(ST3), 제2 로딩부(503)에 로딩된 표시 기판(100) 상에 기판 합착모듈(403)의 발광 다이오드 배치 기판(WP)을 정렬시키는 단계(ST4), 제2 로딩부(503)에 로딩된 표시 기판(100)과 기판 합착모듈(403)의 발광 다이오드 배치 기판(WP)을 합착시키고 레이저를 조사하는 단계(ST5)를 더 포함한다.
제3 공정 구동부(300)에 표시 기판(100)이나 발광 다이오드 배치 기판(WP)이 로딩되면, 기판 합착모듈(403)은 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP) 이동시켜서 제3 공정 구동부(500)에 로딩된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)과 선택적으로 합착시킬 수 있다. 이를 위해, 기판 합착모듈(403)은 발광 다이오드 배치 기판(WP)의 배면을 흡착하거나 파지하고 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시킨다.(ST1)
도 18은 도 9의 제조 장치를 이용한 발광 다이오드 배치 기판의 디핑 공정 과정을 나타낸 다른 일 측면도이다.
도 18을 참조하면, 기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 접착 조성제를 형성하는 디핑 공정을 수행할 수 있다.(ST2)
기판 합착모듈(403)은 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 챔버(CB) 내부 공간에서 수직 방향으로 이동시켜서 제3 공정 구동부(500)의 디핑액에 디핑시킴으로써, 표시 기판(100)이나 발광 다이오드 배치 기판(WP)에 대한 디핑 공정을 수행할 수 있다. 그리고, 기판 합착모듈(403)은 디핑 공정이 수행된 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 제3 공정 구동부(500)의 다른 표시 기판(100)이나 다른 발광 다이오드 배치 기판(WP)과 합착시킬 수 있다.
도 19는 도 9의 제조 장치를 이용한 화소 회로 기판과 발광 다이오드 배치 기판의 합착 공정 과정을 나타낸 다른 일 측면도이다.
도 19를 참조하면, 제3 공정 구동부(300)에 표시 기판(100)이나 발광 다이오드 배치 기판(WP)이 로딩되면,(ST3) 제2 로딩부(503)에 로딩된 표시 기판(100) 상에 기판 합착모듈(403)의 발광 다이오드 배치 기판(WP)을 정렬시킨다.(ST4) 이때, 적어도 하나의 카메라 모듈(405)을 통해 표시 기판(100)이나 발광 다이오드 배치 기판(WP)을 정렬시킨다.
이어, 기판 합착모듈(403)은 디핑된 발광 다이오드 배치 기판(WP)을 이동시켜서 제3 공정 구동부(500)에 로딩된 표시 기판(100)과 합착시킬 수 있다. 그리고, 레이저 모듈(401)을 통해서는 합착된 표시 기판(100)과 발광 다이오드 배치 기판(WP)에 레이저 광을 조사하고, 발광 다이오드 배치 기판(WP)의 발광 다이오드(LE)들이 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 부착되도록 한다. 즉, 기판 합착모듈(403)에 의해 표시 기판(100)과 발광 다이오드 배치 기판(WP)이 탈착되면 표시 기판(100)의 화소 전극(PE1, PE2, PE3)들에 발광 다이오드(LE)들이 부착된 상태로 유지되도록 한다.
도 20은 발광 다이오드 배치 이후의 화소 회로 기판 제조 과정을 설명하기 위한 화소 회로 기판의 단면도이다.
도 20으로 도시된 바와 같이, 발광 다이오드(LE)들이 배치된 발광 다이오드부(LEP) 상에는 파장 변환부(200)가 배치될 수 있다. 파장 변환부(200)는 격벽(PW), 파장 변환층(QDL), 컬러 필터(CF1, CF2, CF3)들, 차광 부재(BK) 및 보호층(PTL)을 포함할 수 있다.
복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK) 상에 보호층(PTL)이 배치되어, 하부의 복수의 컬러 필터(CF1, CF2, CF3) 및 차광 부재(BK)를 보호할 수 있다.
이와 같이 제조된 일 실시예에 따른 실시예들에 따른 표시 패널의 제조 장치에 의하면, 한 챔버(CB) 내 동일 공간에서 발광 다이오드 배치 기판(WP)과 표시 패널의 회로 기판이 선택적으로 전처리되고 각 기판들의 합착까지 진행되도록 함으로써, 표시 패널의 제조 시간과 제조 비용을 절감시킬 수 있다.
또한, 한 챔버(CB) 내 동일 공간에서 각 기판에 대한 디스펜싱(dispensing), 코팅(coating), 디핑(dipping). 정렬(align), 합착(lamination), 본딩(bonding), 레이저 조사(Laser irradiation), 및 이동 등의 제조 공정이 진행되도록 하여, 제조 공간을 줄이고 제조 효율을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 기판
110: 제1 기판 200: 파장 변환부
300: 제1 공정 구동부 302: 제1 로딩부
307: 코팅기 이동부재 400: 제2 공정 구동부
401: 레이저 모듈 405: 카메라 모듈
407: 모듈 이송기기 500: 제3 공정 구동부
501: 용기부 503: 제2 로딩부

Claims (20)

  1. 챔버;
    상기 챔버의 내부 공정 공간에서 표시 기판 또는 발광 다이오드 배치 기판에 디스펜싱 및 코팅 공정을 순차적으로 수행하는 제1 공정 구동부;
    상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 이동, 디핑, 합착, 본딩, 레이저 조사 공정 중 적어도 하나의 공정을 선택적으로 수행하는 제2 공정 구동부; 및
    상기 표시 기판 또는 상기 발광 다이오드 배치 기판의 디핑, 및 합착 공정이 수행되는 제3 공정 구동부를 포함하는 표시 패널의 제조 장치.
  2. 제1 항에 있어서,
    상기 제1 공정 구동부는
    상기 챔버 내부 공정 공간의 일 측면 하단부에 배치되며, 상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 로딩되는 제1 로딩부;
    상기 제1 로딩부에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 디스펜싱 공정을 수행하는 적어도 하나의 디스펜서; 및
    상기 표시 기판이나 상기 발광 다이오드 배치 기판에 코팅 공정을 수행하는 적어도 하나의 코팅기기를 포함하는 표시 패널의 제조 장치.
  3. 제2 항에 있어서,
    상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기는
    상기 챔버 내부 공정 공간에 미리 설정된 동일한 이동 경로 상에 배치되어 동일한 이동 경로를 따라 순차적으로 이동하면서 디스펜싱 공정과 코팅 공정을 순차적으로 진행하는 표시 패널의 제조 장치.
  4. 제2 항에 있어서,
    상기 적어도 하나의 디스펜서는
    상기 챔버 내부 공정 공간에 미리 설정된 이동 경로를 따라 이동하는 디스펜서 이동부재와 일체로 형성되고,
    상기 디스펜서 이동부재의 이동 경로에 따라 이동하면서 상기 제1 로딩부 상에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 디스펜싱 공정을 수행하는 표시 패널의 제조 장치.
  5. 제4 항에 있어서,
    상기 적어도 하나의 코팅기기는
    상기 디스펜서 이동부재와 동일한 이동 경로를 따라 이동하는 코팅기 이동부재와 일체로 형성되고, 상기 디스펜서 이동부재의 이동 경로를 따라 이동하면서 상기 표시 기판이나 상기 발광 다이오드 배치 기판의 코팅 공정을 수행하는 표시 패널의 제조 장치.
  6. 제5 항에 있어서,
    상기 디스펜서 이동부재와 상기 코팅기 이동부재는 상기 챔버 내부 공정 공간에 미리 설정된 이동 경로 상에 일체로 형성되고,
    상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기는 상기 디스펜서 이동부재나 상기 코팅기 이동부재와 일체로 형성되어, 상기 디스펜싱 및 상기 코팅 공정을 순차적으로 진행하는 표시 패널의 제조 장치.
  7. 제1 항에 있어서,
    상기 제2 공정 구동부는
    상기 챔버 내부 공정 공간의 상단부나 어느 한 측면에 미리 설정된 이동 경로를 따라 이동 가능하게 배치되며,
    상기 제1 공정 구동부에서 디스펜싱 및 코팅 공정이 진행되는 표시 기판이나 발광 다이오드 배치 기판과는 다른 표시 기판이나 발광 다이오드 배치 기판에 대해 이동, 디핑, 합착, 본딩, 레이저 조사 공정 중 적어도 하나의 공정을 선택적으로 수행하는 표시 패널의 제조 장치.
  8. 제7 항에 있어서,
    상기 제2 공정 구동부는
    상기 표시 기판이나 상기 발광 다이오드 배치 기판의 배면을 흡착하거나 파지하여 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 또는 수평 방향으로 이동시키는 기판 합착모듈;
    미리 설정된 경로를 따라 상기 기판 합착모듈을 상기 챔버의 내부 공간에서 수직 또는 수평 방향으로 이동시키는 모듈 이송기기;
    상기 기판 합착모듈이나 상기 모듈 이송기기와 일체로 형성되어 상기 표시 기판과 상기 발광 다이오드 배치 기판을 정렬시키는 적어도 하나의 카메라 모듈; 및
    상기 기판 합착모듈이나 모듈 이송기기와 일체로 형성되어 합착된 상기 표시 기판과 상기 발광 다이오드 배치 기판에 레이저 광을 조사하는 적어도 하나의 레이저 모듈을 포함하는 표시 패널의 제조 장치.
  9. 제8 항에 있어서,
    상기 기판 합착모듈은
    상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제1 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시키거나,
    상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제3 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 선택적으로 합착시키는 표시 패널의 제조 장치.
  10. 제8 항에 있어서,
    상기 기판 합착모듈은
    상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 방향으로 이동시켜서 상기 제3 공정 구동부의 디핑액에 디핑시키고,
    디핑 공정이 수행된 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제1 공정 구동부에 로딩된 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시키는 표시 패널의 제조 장치.
  11. 제8 항에 있어서,
    상기 기판 합착모듈은
    상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 챔버 내부 공간에서 수직 방향으로 이동시켜서 상기 제3 공정 구동부의 디핑액에 디핑시키고,
    디핑 공정이 수행된 상기 표시 기판이나 상기 발광 다이오드 배치 기판을 상기 제3 공정 구동부에 로딩된 다른 표시 기판이나 다른 발광 다이오드 배치 기판과 합착시키는 표시 패널의 제조 장치.
  12. 제2 항에 있어서,
    상기 제3 공정 구동부는
    디핑액을 수용하여 상기 제2 공정 구동부에 의해 상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 상기 디핑액에 의해 디핑되도록 하는 수용 용기부; 및
    상기 표시 기판 또는 상기 발광 다이오드 배치 기판이 로딩 및 고정되고, 상기 제2 공정 구동부에 의해 디핑된 표시 기판 또는 디핑된 발광 다이오드 배치 기판이 로딩 및 고정된 상기 표시 기판 또는 상기 발광 다이오드 배치 기판에 합착되도록 하는 제2 로딩부를 포함하는 표시 패널의 제조 장치.
  13. 표시 기판이나 발광 다이오드 배치 기판을 챔버 내에 구비된 제1 공정 구동부의 제1 로딩부에 로딩시키는 단계;
    상기 제1 로딩부에 로딩된 표시 기판이나 발광 다이오드 배치 기판에 디스펜싱 및 코팅 공정을 수행하는 단계;
    상기 챔버 내에 구비된 제2 공정 구동부를 이용해서 다른 표시 기판이나 다른 발광 다이오드 배치 기판을 이동시키는 단계;
    상기 제1 로딩부에 로딩된 표시 기판이나 발광 다이오드 배치 기판 상에 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계; 및
    합착된 상기 표시 기판 및 상기 발광 다이오드 배치 기판에 레이저를 조사하여 상기 표시 기판에 발광 다이오드들을 부착 및 고정시키는 단계를 포함하는 표시 패널의 제조 방법.
  14. 제13 항에 있어서,
    상기 디스펜싱 및 코팅 공정 수행 단계는
    상기 챔버의 내부 공정 공간의 일 측면 하단부에 배치된 적어도 하나의 디스펜서를 이용하여 상기 제1 로딩부에 로딩된 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 접착 조성제를 디스펜싱하는 단계; 및
    적어도 하나의 코팅기기를 이용하여 상기 표시 기판이나 상기 발광 다이오드 배치 기판에 코팅 공정을 수행하는 단계를 포함하는 표시 패널의 제조 방법.
  15. 제14 항에 있어서,
    상기 코팅 공정 수행 단계는
    상기 적어도 하나의 코팅기기를 이용하여 상기 적어도 하나의 디스펜서와 동일 경로로 이동하면서 상기 표시 기판이나 상기 발광 다이오드 배치 기판의 코팅 공정을 수행하는 표시 패널의 제조 방법.
  16. 제14 항에 있어서,
    상기 디스펜싱 및 코팅 공정 수행 단계는
    디스펜서 이동부재와 일체로 형성된 상기 적어도 하나의 디스펜서 및 상기 적어도 하나의 코팅기기를 동시에 이동시키면서 상기 디스펜싱 및 상기 코팅 공정을 순차적으로 수행하는 표시 패널의 제조 방법.
  17. 제13 항에 있어서,
    상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계는
    상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판을 상기 챔버의 내부 공간에서 수직 또는 수평 방향으로 이동시키는 단계;
    적어도 하나의 카메라 모듈을 이용해서 상기 표시 기판과 상기 다른 발광 다이오드 배치 기판을 정렬시키는 단계; 및
    상기 표시 기판과 상기 다른 발광 다이오드 배치 기판을 합착시키고 적어도 하나의 레이저 모듈로 레이저 광을 조사하는 단계를 포함하는 표시 패널의 제조 방법.
  18. 제13 항에 있어서,
    상기 제2 공정 구동부를 이용하여 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판에 대한 디핑 공정을 수행하는 단계;
    상기 제1 로딩부에 로딩된 표시 기판이나 상기 발광 다이오드 배치 기판 상에 디핑된 상기 표시 기판이나 디핑된 상기 발광 다이오드 배치 기판을 합착시키는 단계를 더 포함하는 표시 패널의 제조 방법.
  19. 제13 항에 있어서,
    상기 제2 공정 구동부를 이용하여 상기 다른 표시 기판이나 상기 다른 발광 다이오드 배치 기판에 대한 디핑 공정을 수행하는 단계;
    상기 표시 기판이나 상기 발광 다이오드 배치 기판을 제3 공정 구동부의 제2 로딩부에 로딩시키는 단계;
    상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 디핑된 상기 표시 기판이나 디핑된 상기 발광 다이오드 배치 기판을 합착시키는 단계; 및
    상기 제2 로딩부 상에서 합착된 상기 표시 기판 및 상기 다른 발광 다이오드 배치 기판에 레이저를 조사하여 상기 표시 기판에 발광 다이오드들을 부착 및 고정시키는 단계를 더 포함하는 표시 패널의 제조 방법.
  20. 제19 항에 있어서,
    상기 표시 기판이나 상기 발광 다이오드 배치 기판 상에 상기 디핑된 표시 기판이나 상기 디핑된 발광 다이오드 배치 기판을 정렬 및 합착시키는 단계는
    적어도 하나의 카메라 모듈을 이용해서 상기 표시 기판과 상기 디핑된 발광 다이오드 배치 기판을 정렬시키는 단계; 및
    상기 표시 기판과 상기 디핑된 발광 다이오드 배치 기판을 합착시키고 적어도 하나의 레이저 모듈로 레이저 광을 조사하는 단계를 포함하는 표시 패널의 제조 방법.
KR1020220008500A 2022-01-20 2022-01-20 표시 패널의 제조 장치 및 그의 제조 방법 KR20230112779A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220008500A KR20230112779A (ko) 2022-01-20 2022-01-20 표시 패널의 제조 장치 및 그의 제조 방법
CN202211557573.5A CN116469904A (zh) 2022-01-20 2022-12-06 用于制造显示面板的设备
US18/146,972 US20230231071A1 (en) 2022-01-20 2022-12-27 Apparatus and method for fabricating display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220008500A KR20230112779A (ko) 2022-01-20 2022-01-20 표시 패널의 제조 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230112779A true KR20230112779A (ko) 2023-07-28

Family

ID=87161242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220008500A KR20230112779A (ko) 2022-01-20 2022-01-20 표시 패널의 제조 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US20230231071A1 (ko)
KR (1) KR20230112779A (ko)
CN (1) CN116469904A (ko)

Also Published As

Publication number Publication date
US20230231071A1 (en) 2023-07-20
CN116469904A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
US12046701B2 (en) Display device
US20230411577A1 (en) Display device and method of fabricating the same
US20230275199A1 (en) Display device and method of fabricating the same
US12113153B2 (en) Display device
KR20230045652A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
KR20230112779A (ko) 표시 패널의 제조 장치 및 그의 제조 방법
CN114156302A (zh) 显示装置和制造显示装置的方法
US20240120323A1 (en) Display device apparatus for fabricating display panel and fabricating method thereof
CN221008975U (zh) 用于制造显示面板的设备
KR20210081512A (ko) 표시 장치 및 제조 방법
KR20240050961A (ko) 표시 패널의 제조 장치 및 그 제조 방법
US20240120230A1 (en) Apparatus for fabricating display panel and fabricating method thereof
KR20240027175A (ko) 표시 패널의 제조 장치
US20240030389A1 (en) Display device and method of fabricating the same
US20240120214A1 (en) Apparatus for fabricating display panel and fabricating method thereof
KR20240050960A (ko) 표시 패널의 제조 장치 및 그 제조 방법
KR20240049080A (ko) 표시 패널의 제조 장치 및 그 제조 방법
CN221125973U (zh) 用于制造显示面板的设备
KR20240077614A (ko) 표시 패널의 제조 장치
US20230282795A1 (en) Display device and method of fabricating the same
US20230017296A1 (en) Display device
KR20240029700A (ko) 표시 패널의 제조 장치 및 제조 방법
KR20230099737A (ko) 표시 장치 및 그 제조 방법
CN117855365A (zh) 用于制造显示面板的设备