KR20230040925A

KR20230040925A - 송신 회로에서의 위상 및 진폭 오차 보정

Info

Publication number: KR20230040925A
Application number: KR1020220116143A
Authority: KR
Inventors: 나딤 클라트
Original assignee: 코르보 유에스, 인크.
Priority date: 2021-09-16
Filing date: 2022-09-15
Publication date: 2023-03-23
Also published as: EP4152607A1; CN115833966A; US20230080621A1

Abstract

송신 회로에서의 위상 및 진폭 오차 보정이 제공된다. 송신 회로는 트랜스시버 회로, PMIC(power management integrated circuit), 및 전력 증폭기 회로(들)를 포함한다. 트랜스시버 회로는 입력 벡터로부터 무선 주파수(RF) 신호(들)를 생성하고, PMIC는 변조 전압을 생성하고, 전력 증폭기 회로(들)는 변조 전압에 기초하여 RF 신호(들)를 증폭한다. 본원에 개시된 실시예에서, 트랜스시버 회로는 다수의 복합 필터를 사용하여 입력 벡터를 등화하여 진폭-진폭(AM-AM) 및 진폭-위상(AM-PM) 오차를 보정하도록 설정된다. 결과적으로, 원하지 않는 순간적인 과도한 압축 및/또는 스펙트럼 재성장을 감소시켜 변조 대역폭에 걸친 전력 증폭기 회로(들)의 효율 및 선형성을 개선할 수 있다.

Description

송신 회로에서의 위상 및 진폭 오차 보정{PHASE AND AMPLITUDE ERROR CORRECTION IN A TRANSMISSION CIRCUIT}

관련출원

본 출원은 2021년 9월 16일에 출원된 특허 가출원 제63/245,147호, 및 2021년 9월 16일에 출원된 특허 가출원 제63/245,151호의 이익을 주장하며, 이의 개시 내용은 그 전체가 참조로서 본원에 통합된다.

기술분야

본 개시의 기술은 일반적으로 송신 회로에서 진폭-진폭(AM-AM) 및 진폭-위상(AM-PM) 오차를 보정하는 것에 관한 것이다.

모바일 통신 디바이스는 무선 통신 서비스를 제공하기 위해 현 사회에서 점점 더 일반화되고 있다. 이러한 모바일 통신 디바이스의 보급은 부분적으로 현재 이러한 디바이스에서 사용 가능한 많은 기능에 의해 주도된다. 이러한 디바이스에서의 처리 능력의 증가는 모바일 통신 디바이스가 순수 통신 도구에서 향상된 사용자 경험을 가능하게 하는 정교한 모바일 멀티미디어 센터로 진화하였음을 의미한다.

재정의된 사용자 경험은 고급 5세대(5G) 및 5G-NR(5G new radio) 기술에 의해 제공되는 더 높은 데이터 속도에 의존하며, 이는 통상적으로 밀리미터파 스펙트럼에서 RF(radio frequency) 신호를 송수신한다. RF 신호가 밀리미터파 스펙트럼에서 감쇠 및 간섭에 더 민감하다는 점을 감안하면, RF 신호는 통상적으로 첨단 전력 증폭기에 의해 증폭되어, 송신 전에 RF 신호를 더 높은 전력으로 부스트하는 데 도움이 된다.

통상적인 송신 회로에서, 트랜스시버 회로는 RF 신호를 생성하도록 설정되고, 전력 관리 회로는 변조 전압을 생성하도록 설정되고, 전력 증폭기 회로는 변조 전압에 기초하여 RF 신호를 증폭하도록 설정되고, 안테나 회로는 하나 이상의 송신 주파수에서 RF 신호를 송신하도록 설정된다. 전력 증폭기 회로는 RF 프런트-엔드 회로(예: 필터, 스위치 등)를 통해 안테나 회로에 추가로 결합될 수 있다. 특히, 전력 증폭기 회로의 출력 반사 계수(예: S₂₂)는 RF 프런트-엔드 회로의 입력 반사 계수(예: S₁₁)와 상호 작용하여 RF 신호의 그룹 지연으로 하여금 변조 전압의 진폭-대-진폭(AM-AM) 오차 및/또는 RF 신호의 진폭-대-위상(AM-PM) 오차를 잠재적으로 생성하게 할 수 있다. 이와 같이, 모든 송신 주파수에서 AM-AM 및 AM-PM 오차를 보정하여, 특히 RF 신호가 넓은 변조 대역폭(예: ≥ 200 MHz)에 걸쳐 변조될 경우, 원하지 않는 진폭 왜곡 및/또는 스펙트럼 재성장을 방지하는 것을 돕는 것이 바람직하다.

본 개시의 실시예는 송신 회로에서의 위상 및 진폭 오차 보정에 관한 것이다. 송신 회로는 트랜스시버 회로, PMIC(power management integrated circuit), 및 전력 증폭기 회로(들)를 포함한다. 트랜스시버 회로는 입력 벡터로부터 무선 주파수(RF) 신호(들)를 생성하고, PMIC는 변조 전압을 생성하고, 전력 증폭기 회로(들)는 변조 전압에 기초하여 RF 신호(들)를 증폭한다. 전력 증폭기 회로(들)가 RF 프런트-엔드 회로(예: 필터/멀티플렉서)에 결합되는 경우, 전력 증폭기 회로(들)의 출력 반사 계수(예: S₂₂)는 RF 프런트-엔드 회로의 입력 반사 계수(예: S₁₁)와 상호 작용하여 전력 증폭기 회로(들)의 출력단에 전압 왜곡 필터를 생성할 수 있고, 이는 송신 회로의 변조 대역폭에 걸쳐 원치 않는 진폭-진폭(AM-AM) 및 진폭-위상(AM-PM) 오차를 야기할 수 있다. 이와 관련하여, 본원에 개시된 실시예에서, 트랜스시버 회로는 다수의 복합 필터를 사용하여 입력 벡터를 등화하여 AM-AM 및 AM-PM 오차를 보정하도록 설정된다. 결과적으로, 원하지 않는 순간적인 과도한 압축 및/또는 스펙트럼 재성장을 감소시켜 변조 대역폭에 걸친 전력 증폭기 회로(들)의 효율 및 선형성을 개선할 수 있다.

일 양태에서, 트랜스시버 회로가 제공된다. 트랜스시버 회로는 디지털 처리 회로를 포함한다. 디지털 처리 회로는 다수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하도록 설정된다. 입력 벡터는 다중 변조 주파수 중 각각의 하나에 각각 상응하는 다중 시변 진폭 및 다중 시변 그룹 지연과 연관된다. 트랜스시버 회로는 또한 주파수 등화기 회로를 포함한다. 주파수 등화기 회로는 주파수 등화 필터를 입력 벡터에 적용하여 주파수-등화 입력 벡터를 생성하도록 설정된다. 주파수-등화 입력 벡터는 다수의 변조 주파수의 각각에서 동일한 등화 시변 진폭과 연관된다. 주파수-등화 입력 벡터는 또한 다수의 변조 주파수 각각에서 동일한 등화 시변 그룹 지연과 연관된다.

다른 양태에서, 송신 회로에서의 위상 및 진폭 오차를 보정하기 위한 방법이 제공된다. 상기 방법은 다수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하는 단계를 포함한다. 입력 벡터는 다중 변조 주파수 중 각각의 하나에 각각 상응하는 다중 시변 진폭 및 다중 시변 그룹 지연과 연관된다. 상기 방법은 또한 주파수 등화 필터를 입력 벡터에 적용하여 주파수-등화 입력 벡터를 생성하는 단계를 포함한다. 주파수-등화 입력 벡터는 다수의 변조 주파수의 각각에서 동일한 등화 시변 진폭과 연관된다. 주파수-등화 입력 벡터는 또한 다수의 변조 주파수 각각에서 동일한 등화 시변 그룹 지연과 연관된다.

다른 양태에서, 송신 회로가 제공된다. 송신 회로는 트랜스시버 회로를 포함한다. 트랜스시버 회로는 디지털 처리 회로를 포함한다. 디지털 처리 회로는 다수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하도록 설정된다. 입력 벡터는 다중 변조 주파수 중 각각의 하나에 각각 상응하는 다중 시변 진폭 및 다중 시변 그룹 지연과 연관된다. 트랜스시버 회로는 또한 주파수 등화기 회로를 포함한다. 주파수 등화기 회로는 주파수 등화 필터를 입력 벡터에 적용하여 주파수-등화 입력 벡터를 생성하도록 설정된다. 주파수-등화 입력 벡터는 다수의 변조 주파수의 각각에서 동일한 등화 시변 진폭과 연관된다. 주파수-등화 입력 벡터는 또한 다수의 변조 주파수 각각에서 동일한 등화 시변 그룹 지연과 연관된다.

당업자는 본 개시의 범주를 이해할 것이고, 첨부된 도면과 연관하여 바람직한 실시예의 다음의 상세한 설명을 읽은 이후 이의 추가 양태를 실현할 것이다.

본 명세서에 포함되고 본 명세서의 일부를 형성하는 첨부 도면은 본 개시의 여러 양태를 나타내고, 본 설명과 함께 본 개시의 원리를 설명하는 역할을 한다.
도 1a는 기존의 예시적인 송신 회로의 개략도이며, 여기서 전력 증폭기 회로가 무선 주파수(RF) 프런트-엔드 회로에 결합될 경우, 원하지 않는 진폭-진폭(AM-AM) 및 진폭-위상(AM-PM) 오차가 생성될 수 있다.
도 1b는 도 1a에서의 전력 증폭기 회로의 출력단의 예시적인 도면을 제공하는 개략도이다.
도 1c는 도 1a의 전력 증폭기 회로와 RF 프런트-엔드 회로(14) 사이의 결합에 의해 생성된 원하지 않는 전압 왜곡 필터의 예시적인 도면을 제공하는 예시적인 등가 모델의 개략도이다.
도 1d는 다수의 송신 주파수에 걸친 다수의 그룹 지연의 분포를 도시하는 그래픽 도면이다.
도 1e는 도 1d의 다수의 송신 주파수에 걸친 다수의 가변 위상 오차의 분포를 도시하는 그래픽 도면이다.
도 2는 예시적인 송신 회로의 개략도이며, 여기서 트랜스시버 회로는 도 1a 내지 도 1e에 기술된 원하지 않는 AM-AM 및 AM-PM 오차를 보정하기 위해 본 개시의 실시예에 따라 설정될 수 있다.
도 3a는 다수의 변조 주파수에 걸쳐 상이한 다수의 시변 진폭 곡선의 예시적인 도면을 제공하는 그래픽 도면이다.
도 3b는 도 3a의 변조 주파수에 걸쳐 상이한 다수의 시변 그룹 지연 곡선의 예시적인 도면을 제공하는 그래픽 도면이다.
도 4a는 도 2의 트랜스시버 회로에서 수행된 주파수 등화의 결과로서 도 3a의 변조 주파수에 걸쳐 동일하게 되는 다수의 등화 시변 진폭 곡선의 예시적인 도면을 제공하는 그래픽 도면이다.
도 4b는 도 2의 트랜스시버 회로에서 수행된 주파수 등화의 결과로서 도 3a의 변조 주파수에 걸쳐 동일하게 되는 다수의 등화 시변 그룹 지연 곡선의 예시적인 도면을 제공하는 그래픽 도면이다.
도 5는 도 2의 트랜스시버 회로에 제공된 예시적인 위상 보정 회로의 개략도이다.
도 6은 도 2의 트랜스시버 회로에 제공된 예시적인 진폭 보정 회로의 개략도이다.
도 7은 원하지 않는 AM-AM 및 AM-PM 오차를 보정하기 위해 도 2의 송신 회로에 의해 사용될 수 있는 예시적인 공정의 흐름도이다.

이하에서 설명되는 실시예는 당업자가 실시예를 수행하고 실시예를 실시하는 최상의 모드를 예시할 수 있게 하는 데 필요한 정보를 나타낸다. 첨부된 도면에 비추어 다음의 설명을 읽으면, 당업자는 본 개시의 개념을 이해할 것이고, 본원에서 특별히 언급되지 않은 이들 개념의 적용을 인식할 것이다. 이들 개념 및 적용은 본 개시의 범주 및 첨부된 청구범위 내에 속함을 이해해야 한다.

비록 제1, 제2 등의 용어가 다양한 요소를 설명하는 데 본원에서 사용될 수 있지만, 이들 요소는 이들 용어에 의해 제한되지 않아야 함을 이해할 것이다. 이들 용어는 하나의 요소를 다른 요소와 구별하는 데에만 사용된다. 예를 들어, 제1 요소는 제2 요소로서 지칭될 수 있고, 유사하게, 제2 요소는 본 개시의 범주를 벗어나지 않으면 제1 요소로서 지칭될 수 있다. 본원에서 사용되는 바와 같이, 용어 "및/또는"은 연관된 열거 항목 중 하나 이상의 임의의 그리고 모든 조합을 포함한다.

층, 영역, 또는 기판과 같은 요소가 다른 요소 "상"에 있거나 또는 "상으로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 상에 직접 또는 다른 요소 상으로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "상에 바로" 또는 "상으로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 마찬가지로, 층, 영역, 또는 기판과 같은 요소가 다른 요소 "위"에 있거나 또는 "위로" 연장되는 것으로 지칭될 경우, 이는 다른 요소 위에 직접 또는 다른 요소 위로 직접 연장될 수 있거나, 또는 개재 요소가 또한 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소 "위에 바로" 또는 "위로 바로" 연장되는 것으로 지칭되는 경우, 개재 요소는 존재하지 않는다. 또한, 요소가 다른 요소에 "연결된" 또는 "결합된" 것으로 지칭될 경우, 다른 요소에 직접 연결되거나 결합될 수 있거나, 개재 요소가 존재할 수 있음을 이해할 것이다. 대조적으로, 요소가 다른 요소에 "직접 연결된" 또는 "집접 결합된" 것으로 지칭될 경우, 개재 요소는 존재하지 않는다.

"아래" 또는 "위" 또는 "상부" 또는 "하부" 또는 "수평" 또는 "수직"과 같은 상대 용어는 도면에 나타낸 바와 같은 다른 요소, 층 또는 영역에 대한 하나의 요소, 층 또는 영역의 관계를 설명하기 위해 본원에서 사용될 수 있다. 이들 용어 및 위에서 논의된 것들은 도면에 도시된 배향에 더하여 소자의 상이한 배향을 포함하도록 의도되는 것으로 이해될 것이다.

본원에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 개시를 제한하려는 것이 아니다. 본원에서 사용되는 바와 같이, 단수 형태 "일", "하나", 및 "특정 하나"는 문맥상 달리 명시되지 않는 한, 복수 형태를 또한 포함하도록 의도된다. 본원에서 사용될 경우, 용어 "포함하다", "포함하는", "포함한다", 및/또는 "포함한"은 언급된 특징, 정수, 단계, 작동, 요소, 및/또는 구성 요소의 존재를 명시하지만, 하나 이상의 다른 특징, 정수, 단계, 작동, 요소, 구성 요소, 및/또는 이의 그룹의 존재 또는 추가를 배제하지 않음이 또한 이해될 것이다.

달리 정의되지 않는 한, 본원에서 사용되는 모든 용어(기술적 및 과학적 용어 포함)는, 본 개시가 속하는 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 본원에서 사용되는 용어는 본 명세서 및 관련 기술의 맥락에서의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본원에서 명시적으로 정의되지 않는 한 이상화되거나 지나치게 공식적인 의미로 해석되지 않을 것임을 추가로 이해할 것이다.

본 개시에 따른 송신 회로를 논의하기 전에, 도 2에서 시작하여, 기존의 송신 회로에 대한 간단한 논의가 먼저 제공되어, 전력 증폭기 회로가 필터/멀티플렉서 회로와 같은 RF 프런트-엔드 회로에 결합될 때, 원치 않는 전압 왜곡 필터가 생성될 수 있는 방법을 이해하는 것을 돕는다.

도 1a는 예시적인 기존 송신 회로(10)의 개략도이며, 여기서, 전력 증폭기 회로(12)가 RF 프런트-엔드 회로(14)에 결합될 때, 원치 않는 전압 왜곡 필터 H_IV(s)는 전력 증폭기 회로(12) 상에 생성될 수 있다. 특히, 원하지 않는 전압 왜곡 필터 H_IV(s)에서, "s"는 라플라스(Laplace) 변환의 표기이다. 기존 송신 회로(10)는 트랜스시버 회로(16), 포락선 추적(ET) 집적 회로(ETIC)(18), 및 일례로서 안테나(들)(미도시)를 포함할 수 있는 송신기 회로(20)를 포함한다.

트랜스시버 회로(16)는 시변 전압 포락선(24)에 상응하고 RF 신호(22)를 전력 증폭기 회로(12)에 제공하는 시변 입력 전력 P_IN(t)을 갖는 RF 신호(22)를 생성하도록 설정된다. 트랜스시버 회로(16)는 또한 RF 신호(22)의 시변 전압 포락선(24)를 추적하는 시변 타깃 전압(26)과 연관된 시변 타깃 전압 V_TGT를 생성하도록 설정된다. ETIC(18)는 시변 타깃 전압 V_TGT의 시변 타깃 전압(26)을 추적하고 변조 전압 V_CC를 전력 증폭기 회로(12)에 제공하는 시변 변조 전압(28)을 갖는 변조 전압 V_CC를 생성하도록 설정된다. 전력 증폭기 회로(12)는 변조 전압 V_CC에 기초하여 RF 신호(22)를 시변 출력 전압 포락선(30)과 연관된 시변 출력 전압 V_OUT으로 증폭하도록 설정된다. 그 다음, 전력 증폭기 회로(12)는 증폭된 RF 신호(22)를 RF 프런트-엔드 회로(14)에 제공한다. RF 프런트-엔드 회로(14)는 증폭된 RF 신호(22)를 송신용 송신기 회로(20)에 제공하기 전에 증폭된 RF 신호(22) 상에서 추가의 주파수 필터링을 수행하는 필터 회로일 수 있다.

도 1b는 도 1a의 전력 증폭기 회로(12)의 출력단(32)의 예시적인 도면을 제공하는 개략도이다. 도 1a 및 도 1b 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

출력단(32)는 BJT(bipolar junction transistor) 또는 CMOS(complementary metal-oxide semiconductor) 트랜지스터와 같은 적어도 하나의 트랜지스터(34)를 포함할 수 있다. BJT를 일례로 들면, 트랜지스터(34)는 베이스 전극 B, 수집기 전극 C, 및 방출기 전극 E를 포함할 수 있다. 베이스 전극 B는 바이어스 전압 V_BIAS를 수용하도록 설정되고, 수집기 전극 C는 변조 전압 V_CC를 수용하도록 설정된다. 수집기 전극 C는 또한 RF 프런트-엔드 회로(14)에 결합되고, 출력 전압 V_OUT에서 증폭된 RF 신호(22)를 출력하도록 설정된다. 이와 관련하여, 출력 전압 V_OUT은 변조 전압 V_CC의 함수일 수 있다. 당연히, 전력 증폭기 회로(12)는 시변 변조 전압(28)이 시변 출력 전압 포락선(30)과 정렬될 때에 양호한 효율 및 선형성으로 작동할 것이다.

도 1c는 도 1a의 기존 송신 회로(10) 내의 전력 증폭기 회로(12)와 RF 프런트-엔드 회로(14) 사이의 결합에 의해 생성된 전압 왜곡 필터 H_IV(s)의 예시적인 도면을 제공하는 예시적인 등가 모델(36)의 개략도이다. 도 1a 내지 도 1c 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

등가 모델(36)에서, V_PA 및 Z_PA는 전력 증폭기 회로(12)의 출력단(32) 및 전력 증폭기 회로(12)의 고유 임피던스를 각각 나타내고, Z₁₁은 RF 프런트-엔드 회로(14)의 입력 포트와 연관된 고유 임피던스를 나타낸다. 본원에서, V_OUT은 전력 증폭기 회로(12)가 RF 프런트-엔드 회로(14)에 결합되기 전에 RF 신호(22)와 연관된 출력 전압을 나타내고, V'_OUT은 전력 증폭기 회로(12)가 RF 프런트-엔드 회로(14)에 결합된 후에 RF 신호(22)와 연관된 출력 전압을 나타낸다. 이하에서, 출력 전압 V_OUT 및 V'_OUT은 구별을 위해 각각 "비-결합된 출력 전압" 및 "결합된 출력 전압"으로 지칭된다.

결합된 출력 전압 V'_OUT을 나타내는 Laplace 변환은 아래의 수학식(Eq. 1)으로 표현될 수 있다.

(Eq. 1)

위의 수학식(Eq. 1)에서, Τ_PA(s)는 전력 증폭기 회로(12)의 출력단(32)를 되돌아보는 반사 계수를 나타내고, Τ_I(s)는 RF 프런트-엔드 회로(14)를 바라보는 반사 계수를 나타낸다. 특히, Τ_PA(s) 및 Τ_I(s)는 진폭 및 위상 정보를 포함하는 복잡한 필터이다. 이와 관련하여, Τ_PA(s), Τ_I(s), 및 따라서, 전압 왜곡 필터 H_IV(s)는 변조 대역폭, RF 주파수, 및/또는 전압 정재파비(VSWR)와 같은 인자에 의존한다.

수학식(Eq. 1)은, 전력 증폭기 회로(12)가 RF 프런트-엔드 회로(14)에 결합될 때, 결합된 출력 전압 V'_OUT이 전압 왜곡 필터 H_IV(s)에 의해 비-결합된 출력 전압 V_OUT으로부터 변경될 것임을 보여준다. 또한, 전압 왜곡 필터 H_IV(s)에 의해 야기되는 비-결합된 출력 전압 V_OUT의 변동은 RF 신호(22)의 전체 변조 대역폭에서 모든 주파수에 걸쳐 발생할 수 있다. 그 결과, 결합된 출력 전압 V'_OUT은 RF 신호(22)의 변조 대역폭에 걸쳐 변조 전압 V_CC로부터 오정렬될 수 있고, 이에 따라 RF 신호(22)의 전체 변조 대역폭에서의 주파수에 걸쳐 주파수 의존적 AM-AM 오차 AM_ERR을 초래한다. 이와 같이, 원하지 않는 AM-AM 에러 AM_ERR을 보정하여 결합된 출력 전압 V'_OUT을 RF 신호(22)의 변조 대역폭에 걸쳐 변조 전압 V_CC와 재정렬할 필요가 있다.

도 1a를 다시 참조하면, 전력 증폭기 회로(12)가 RF 프런트-엔드 회로(14)에 결합될 때, 전력 증폭기 회로(12)의 출력 반사 계수(예: S₂₂)는 RF 프런트-엔드 회로(14)의 입력 반사 계수(예: S₁₁)와 상호 작용하여 RF 신호(22)에 그룹 지연 τ을 생성할 수 있다. 아래의 수학식(Eq. 2)으로 표현될 수 있는 그룹 지연 τ은 전력 증폭기 회로(12)에서 위상 오차 △φ를 야기하여 RF 신호(22)에서 AM-PM 오차 φ_ERR을 생성할 수 있다.

τ= -△φ/△t (Eq. 2)

연구에 따르면, 도 1d에 도시된 바와 같이, 각각의 송신 주파수에서의 그룹 지연 τ은 시변 입력 전력 P_IN(t)에 따라 변하는 것으로 나타났다. 도 1d는 도 1a의 RF 신호(22)의 변조 대역폭 내에서 다수의 송신 주파수 F₁~F_M에 걸친 그룹 지연 τ의 분포를 도시하는 그래픽 도면이다. 도 1d에 도시된 바와 같이, 각각의 송신 주파수 F₁~F_M은 다수의 가변 그룹 지연 τ₁(P_IN)~τ_M(P_IN)의 각각의 하나와 연관되고, 가변 그룹 지연 τ₁(P_IN)~τ_M(P_IN)의 각각은 시변 입력 전력 P_IN(t)에 따라 독립적으로 변한다.

그룹 지연 τ과 수학식(Eq. 2)의 위상 오차 △φ 간의 관계를 감안하면, 가변 그룹 지연 τ₁(P_IN)~τ_M(P_IN)의 각각과 관련된 위상 오차 △φ도 시변 입력 전력 P_IN(t)에 따라 달라질 것이다. 도 1e는 도 1a의 RF 신호(22)의 송신 주파수 F₁~F_M에 걸친 가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN)의 분포를 도시하는 그래픽 도면이다. 도 1e에 도시된 바와 같이, 각각의 송신 주파수 F₁~F_M은 다수의 가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN) 중 각각의 하나와 연관된다. 또한, 시변 입력 전력 P_IN(t)의 임의의 주어진 레벨에 대해, 송신 주파수 F₁-F_M 중 각각의 하나와 연관된 가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN)의 각각은 임의의 다른 송신 주파수 F₁-F_M과 연관된 임의의 다른 가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN)에 대해 비선형이다. 예를 들어, 송신 주파수 F₁과 연관된 가변 위상 오차 △φ₁(P_IN)은 시변 입력 전력 P_IN(t)의 임의의 주어진 값에 대한 송신 주파수 F_M과 연관된 가변 위상 오차 △φ_M(P_IN)과 비선형적으로 관련된다.

가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN)은 RF 신호(22)에서 AM-PM 오차 φ_ERR을 유발할 수 있으며, 이는 RF 신호(22)의 변조 대역폭 내에서 원하지 않는 진폭 왜곡 및/또는 스펙트럼 재성장을 초래할 수 있다. 이와 같이, 또한 송신 주파수 F₁-F_M에 걸쳐 가변 위상 오차 △φ₁(P_IN)~△φ_M(P_IN)을 보정하여 RF 신호(22)의 변조 대역폭 내에서 원하지 않는 진폭 왜곡 및/또는 스펙트럼 재성장을 방지할 필요가 있다.

이와 관련하여, 도 2는 예시적인 송신 회로(38)의 개략도이며, 여기서 트랜스시버 회로(40)는 도 1a 내지 도 1e에 기술된 AM-AM AM_ERR 및 AM-PM 오차 φ_ERR을 보정하기 위해 본 개시의 실시예에 따라 설정될 수 있다. 일 실시예에서, 송신 회로(38)는 PMIC(42) 및 전력 증폭기 회로(44)를 더 포함한다. 트랜스시버 회로(40)는 RF 신호(46)를 생성하도록 설정되고, RF 신호(46)를 전력 증폭기 회로(44)에 제공한다. 전력 증폭기 회로(44)는, ET 변조 전압 또는 평균 전력 추적(APT) 변조 전압일 수 있는, 변조 전압 V_CC에 기초하여 RF 신호(46)를 증폭시키도록 설정된다. PMIC(42)는 변조 타깃 전압 V_TGT에 기초하여 변조 전압 V_CC를 생성하도록 설정되고, 트랜스시버 회로(40)는 변조 타깃 전압 V_TGT를 생성하고 PMIC(42)에 제공하도록 설정된다.

도 1a의 전력 증폭기 회로(12)와 같이, 본원의 전력 증폭기 회로(44)는 또한 (도 1b에 도시된 바와 같은) 출력단(32)를 포함할 수 있고 RF 프런트-엔드 회로(48)(예: 필터, 멀티플렉서, 및/또는 스위치)에 결합될 수 있다. 이와 같이, 송신 회로(38)는 도 1a의 기존 송신 회로(10)에서의 AM-AM 오차 AM_ERR 및 AM-PM 오차 φ_ERR과 유사한 AM-AM 오차 AM_ERR 및 AM-PM 오차 φ_ERR을 겪을 수 있다. 즉, 송신 회로(38)에는 비-결합된 출력 전압과 결합된 출력 전압 V'_OUT 사이의 오정렬로 인한 AM-AM 오차 AM_ERR을 생성하는 전압 왜곡 필터 H_IV(s) 뿐만 아니라 시변 그룹 지연 τ으로 인한 AM-PM 오차 φ_ERR도 존재할 수 있다.

상세히 후술되는 바와 같이, 송신 회로(38)는 본 개시의 다양한 실시예에 따라 AM-AM 오차 AM_ERR 및 AM-PM 오차 φ_ERR을 효과적으로 보정하도록 설정될 수 있다. 보다 구체적으로, 트랜스시버 회로(40)는 다수의 복합 필터를 통해 AM-AM 및 AM-PM 오차를 동시에 보정할 수 있다. 그 결과, 송신 회로(38)는 원하지 않는 순간적인 과도한 압축 및/또는 스펙트럼 재성장을 감소시켜 송신 회로(38)의 전체 변조 대역폭에 걸친 전력 증폭기 회로(44)의 효율 및 선형성을 개선할 수 있다.

본원에서, 트랜스시버 회로(40)는 디지털 처리 회로(50), 주파수 등화기 회로(52), 진폭 보정 회로(54), 타깃 전압 회로(56), 위상 보정 회로(58), 및 신호 변환 회로(60)를 포함한다. 일례로서 디지털 베이스밴드 회로일 수 있는 디지털 처리 회로(50)는 입력 벡터

를 생성하도록 설정된다. 입력 벡터

는 다수의 변조 주파수 F₁~F_M를 포함하는 변조 대역폭(예: 200 MHz)에 걸쳐 변조된다.

도 3a에 도시된 바와 같이, 입력 벡터

는 다수의 시변 진폭 AM₁(t)~AM_M(t)와 연관되고, 시변 진폭 AM₁(t)~AM_M(t)의 각각은 변조 주파수 F₁~F_M 중 각각의 하나에 의존한다. 즉, 시변 진폭 AM₁(t)~AM_M(t)는 변조 주파수 F₁-F_M 사이에서 서로 상이할 수 있다.

도 3b에 도시된 바와 같이, 입력 벡터

는 또한 다수의 시변 그룹 지연 τ₁~τ_M과 연관되고, 시변 그룹 지연 τ₁~τ_M의 각각은 변조 주파수 F₁~F_M의 각각의 하나에 상응하는 것에 의존한다. 즉, 시변 그룹 지연 τ₁~τ_M은 변조 주파수 F₁~F_M 사이에서 서로 상이할 수 있다.

본 개시의 실시예에 따르면, 송신 회로(38)에서 AM-AM 오차 AM_ERR 및 AM-PM 오차 Φ_ERR을 보정하기 위한 제1 단계는 시변 진폭 AM₁(t)~AM_M(t) 및 시변 그룹 지연 τ₁~τ_M의 주파수 의존성을 제거하는 것이다. 이와 관련하여, 주파수 등화기 회로(52)는 주파수 등화 필터 H_FEQ(s)를 입력 벡터

에 적용하여 주파수-등화 입력 벡터

를 생성하도록 설정된다. 주파수 등화 필터 H_FEQ(s)는 아래의 수학식(Eq. 3)에 표현된 바와 같은 복합 필터일 수 있다.

H_FEQ(s) = [1 / H_ET(s)] * [1 / H_RF(s)] (Eq. 3)

수학식(Eq. 3)에서, H_RF(s)는 RF 프런트-엔드 회로(48)의 전달 함수(transfer function)를 나타내며, 이는 V_OUT1과 V_OUT 사이의 비율로 표현될 수 있다. 수학식(Eq. 4)로 표현된 바와 같이, H_ET(s)는 위상 보정 회로(58) 및 신호 변환 회로(60)의 전달 함수 H_IQ(s), 전력 증폭기 회로(44)의 전압 이득 전달 함수 H_PA(s), 및 전압 왜곡 필터 H_IV(s)를 포함하는 조합된 신호 경로 필터와 정합하도록 설정된 조합된 복합 필터이다.

H_ET(s) = H_IQ(s) * H_PA(s) * H_IV(s) (Eq. 4)

도 4a 및 도 4b에 도시된 바와 같이, 주파수 등화 필터 H_FEQ(s)를 입력 벡터

에 인가함으로써, 주파수-등화 입력 벡터

는 대신에 복수의 변조 주파수 F₁~F_M 각각에서 동일한 등화 시변 진폭 AM_EQ(t) 및 변조 주파수 F₁~F_M 각각에서도 동일한 등화 시변 그룹 지연 τ_EQ과 연관될 수 있다. 즉, 등화 시변 진폭 AM_EQ(t) 및 등화 시변 그룹 지연 τ_EQ는 더 이상 변조 주파수 F₁~F_M에 의존하지 않는다.

AM-PM 오차 Φ_ERR을 보정하기 위해, 위상 보정 회로(58)는 주파수-등화 벡터

에 기초하여 RF 신호(46)에서 AM-PM 오차 Φ_ERR을 보정하기 위한 위상 보정 항(term) △Φ_CORR을 결정하도록 설정된다. 따라서, 위상 보정 회로(58)는 결정된 위상 보정 항 △Φ_CORR을 주파수-등화 벡터

에 적용하여 주파수-위상-등화 신호

를 생성한다. 신호 변환 회로(60)는 주파수-위상-등화 신호

에 기초하여 RF 신호(46)를 생성하여 RF 신호(46)에서 AM-PM 오차 Φ_ERR을 보정할 것이다.

도 5는 본 개시의 일 실시예에 따라 도 2의 트랜스시버 회로(40) 내의 위상 보정 회로(58)의 예시적인 도면을 제공하는 개략도이다. 도 2 및 도 5 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

본원에서, 위상 보정 회로(58)는 제1 포락선 검출기(62), 위상 보정 룩업 테이블(LUT) 회로(64), 위상 등화기 회로(66), 제2 포락선 검출기(68), 스케일링 회로(70), 및 위상 시프터 회로(72)를 포함한다. 제1 포락선 검출기(62)는 주파수-등화 벡터

의 등화 시변 진폭 AM_EQ(t)와 연관된 제1 전력 포락선 PV₁을 검출하도록 설정된다. 상 보정 LUT 회로(64)는 검출된 제1 전력 포락선 PV₁에 기초하여 기준 주파수 F_REF에 상응하는 기준 위상 오프셋 △Φ_REF를 결정하도록 설정된다. 비제한적인 예에서, 기준 주파수 F_REF는 변조 주파수 F₁~F_M, RF 신호(46)의 변조 대역폭의 중심 주파수, 또는 심지어 임의의 주파수 중 어느 하나일 수 있다.

유한 임펄스 응답(FIR) 필터일 수 있는 위상 등화기 회로(66)는, 제2 복합 필터 H(s)를 송신 주파수 F₁~F_M 중 선택된 하나에 대한 주파수-등화 벡터

에 적용하도록 설정된다. 따라서, 위상 등화기 회로(66)는 제2 시변 진폭 AM'(t)을 갖는 위상-등화 벡터

를 생성할 수 있다. 제2 포락선 검출기(68)는 제2 시변 진폭 AM'(t)과 연관된 제2 전력 포락선 PV₂를 결정하도록 설정된다.

일 실시예에서, 스케일링 회로(70)는 제산기(74) 및 승산기(76)를 포함한다. 제산기(74)는 제2 전력 포락선 PV₂를 제1 전력 포락선 PV₁로 나누어 스케일링 인자 F_SCALE을 결정하도록 설정된다. 이와 관련하여, 스케일링 인자 F_SCALE은 제1 전력 포락선 PV₁ 및 제2 전력 포락선 PV₂의 함수라고 할 수 있다. 승산기(76)는 기준 위상 오프셋 △Φ_REF에 스케일링 인자 F_SCALE을 곱하여 위상 보정 항 △Φ_CORR을 생성하도록 설정된다.

위상 시프터 회로(72)는 위상 보정 항 △Φ_CORR을 주파수-등화 벡터

에 적용하여 주파수-위상-등화 신호

를 생성하도록 설정된다. 위상 보정 회로(58)는 지연 탭(78)을 더 포함할 수 있다. 일 실시예에서, 지연 탭(78)은 주파수 등화 벡터

를 지연시켜 제1 전력 포락선 PV₁을 제산기(74)에서 제2 전력 포락선 PV₂와 정렬시키도록 설정된다.

도 2를 다시 참조하면, AM-AM 오차 AM_ERR을 보정하기 위해, 진폭 보정 회로(54)는 주파수-등화 입력 벡터

를 등화하여, 등화 시변 진폭 AM_EQ(t)에 걸쳐 일정한 이득을 갖는 주파수-이득-등화 신호

를 생성하도록 설정된다. 결국, 타깃 전압 회로(56)는 주파수-이득-등화 신호

로부터 변조된 타깃 전압 V_TGT를 생성하고, 변조된 타깃 전압 V_TGT를 PMIC(42)에 제공한다.

도 6은 본 개시의 일 실시예에 따른 도 2의 트랜스시버 회로(40) 내의 진폭 보정 회로(54)의 예시적인 도면을 제공하는 개략도이다. 도 2 및 도 6 사이의 공통 요소는 공통 요소 번호와 함께 그 안에 도시되어 있고, 본원에서 다시 설명되지 않을 것이다.

여기에서, 진폭 보정 회로(54)는 등화기 회로(80), V2R(vector-to-real) 변환기(82), 및 스케일러(84)를 포함한다. 등화기 회로(80)는 이득 등화 필터 H_ET(s)를 주파수 등화 입력 벡터

에 적용하여 필터링된 입력 벡터

를 생성하도록 설정된다. V2R 변환기(82)는 등화기 회로(80)에 결합되고 필터링된 입력 벡터

로부터 선택된 실제 파라미터 X_R을 추출하도록 설정된다. 스케일러(84)는 V2R 변환기(82)에 결합되고, 스케일링 인자 F_S에 기초하여, 선택된 실제 파라미터 X_R을 스케일링하여 주파수-이득-등화 신호

를 생성하도록 설정된다. 진폭 보정 회로(54)의 상세한 설명은, 발명의 명칭이 "송신 회로에서 포락선 추적 전압 보정"인 미국 특허 출원 제17/700,826호를 참조한다.

트랜스시버 회로(40)는 프로세스에 따라 위상 및 진폭 오차를 보정하도록 설정될 수 있다. 이와 관련하여, 도 7은 AM-AM AM_ERR및 AM-PM 오차 Φ_ERR을 보정하기 위해 도 2의 트랜스시버 회로(40)에 의해 사용될 수 있는 예시적인 프로세스(200)의 흐름도이다.

본원에서, 트랜스시버 회로(40)는, 변조 주파수 F₁~F_M을 포함하는 변조 대역폭에 걸쳐 변조되는, 입력 벡터

를 생성한다(202 단계). 상술된 바와 같이, 입력 벡터

는 시변 진폭 AM₁(t)~AM_M(t) 및 시변 그룹 지연 τ₁~τ_M와 연관되고, 각각은 변조 주파수 F₁~F_M 중 각각의 하나에 상응한다. 트랜스시버 회로(40)는 또한 주파수 등화 필터 H_FEQ(s)를 입력 벡터

에 적용하여 주파수-등화 입력 벡터

를 생성한다(202 단계). 특히, 주파수-등화 입력 벡터

는 변조 주파수 F₁~F_M 각각에서 동일한 등화 시변 진폭 AM_EQ(t) 및 복수의 변조 주파수 각각에서도 동일한 등화 시변 그룹 지연 τ_EQ와 연관된다.

당업자는 본 개시의 바람직한 실시예에 대한 개선 및 수정을 인식할 것이다. 이러한 모든 개선 및 수정은 본원에 개시된 개념 및 이어지는 청구범위의 범주 내에서 고려된다.

Claims

복수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하도록 설정되되, 상기 입력 벡터는 상기 복수의 변조 주파수 중 각각의 하나에 상응하는 복수의 시변 진폭 및 복수의 시변 그룹 지연 각각과 연관되는 디지털 처리 회로; 및
주파수 등화 필터를 상기 입력 벡터에 인가하여 주파수-등화 입력 벡터를 생성하도록 설정된 주파수 등화기 회로를 포함하되, 상기 주파수-등화 입력 벡터는:
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 진폭; 및
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 그룹 지연과 연관되는, 트랜스시버 회로.
제1항에 있어서,
상기 주파수 등화 입력 벡터에 기초하여, 상기 복수의 변조 주파수 중 선택된 하나에서 상기 등화 시변 그룹 지연에 의해 야기된 위상 오차를 보정하도록 설정된 위상 보정 항을 결정하고;
상기 결정된 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 복수의 변조 주파수 중 선택된 하나에 상응하는 주파수-위상-등화 신호를 생성하도록 설정된 위상 보정 회로를 추가로 포함하는, 트랜스시버 회로.
제2항에 있어서, 상기 위상 보정 회로는:
상기 주파수 등화 입력 벡터의 등화 시변 진폭의 제1 전력 포락선을 검출하도록 설정된 제1 포락선 검출기;
상기 검출된 제1 전력 포락선에 기초하여 기준 주파수에 상응하는 기준 위상 오프셋을 결정하도록 설정된 위상 보정 룩업 테이블(LUT) 회로;
상기 복수의 변조 주파수 중 선택된 하나에 대해 정의된 제2 복합 필터에 기초하여 상기 주파수-등화 입력 벡터를 등화하여 제2 시변 진폭을 갖는 위상 등화 벡터를 생성하도록 설정된 위상 등화기 회로;
상기 제2 시변 진폭과 연관된 제2 전력 포락선을 결정하도록 설정된 제2 포락선 검출기;
상기 제1 전력 포락선 및 상기 제2 전력 포락선의 함수로서 스케일링 인자를 결정하고;
상기 결정된 스케일링 인자에 기초하여 상기 기준 위상 오프셋을 스케일링하여 상기 위상 보정 항을 생성하도록 설정된 스케일링 회로; 및
상기 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 주파수-위상-등화 신호를 생성하도록 설정된 위상 시프터 회로를 포함하는, 트랜스시버 회로.
제3항에 있어서, 상기 스케일링 회로는:
상기 제2 전력 포락선을 상기 제1 전력 포락선으로 나누어 상기 스케일링 인자를 결정하도록 설정된 제산기; 및
상기 기준 위상 오프셋을 상기 스케일링 인자와 곱하여 상기 위상 보정 항을 생성하도록 설정되는 승산기를 포함하는, 트랜스시버 회로.
제3항에 있어서, 상기 기준 주파수는 상기 복수의 변조 주파수 중 임의의 하나인, 트랜스시버 회로.
제3항에 있어서, 상기 제2 복합 필터는 유한 임펄스 응답(FIR) 필터인, 트랜스시버 회로.
제3항에 있어서, 상기 위상 보정 회로는 상기 주파수-등화 입력 벡터를 지연시켜 상기 제1 전력 포락선을 상기 스케일링 회로에서 상기 제2 전력 포락선과 정렬시키도록 설정된 지연 탭을 추가로 포함하는, 트랜스시버 회로.
제1항에 있어서, 상기 주파수-등화 입력 벡터를 등화하여 상기 등화 시변 진폭에 걸쳐 일정한 이득을 갖는 주파수-이득-등화 신호를 생성하도록 설정된 진폭 보정 회로를 추가로 포함하는, 트랜스시버 회로.
제8항에 있어서, 상기 진폭 보정 회로는:
이득 등화 필터를 상기 주파수 등화 입력 벡터에 적용하여 필터링된 입력 벡터를 생성하도록 설정된 등화기 회로;
상기 등화기 회로에 결합되고 상기 필터링된 입력 벡터로부터의 선택된 실제 파라미터를 추출하도록 설정된 V2R(vector-to-real) 변환기; 및
상기 V2R 변환기에 결합되고, 스케일링 인자에 기초하여 상기 선택된 실제 파라미터를 스케일링하여 상기 주파수-이득-등화 신호를 생성하도록 설정되는 스케일러를 포함하는, 트랜스시버 회로.
제1항에 있어서,
상기 주파수-등화 입력 벡터를 등화하여 상기 등화 시변 진폭에 걸쳐 일정한 이득을 갖는 주파수-이득-등화 신호를 생성하도록 설정되는 진폭 보정 회로;
상기 주파수 등화 입력 벡터에 기초하여, 상기 복수의 변조 주파수 중 선택된 하나에서 상기 등화 시변 그룹 지연에 의해 야기된 위상 오차를 보정하도록 설정된 위상 보정 항을 결정하고;
상기 결정된 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 복수의 변조 주파수 중 선택된 하나에 상응하는 주파수-위상-등화 신호를 생성하도록 설정된 위상 보정 회로;
상기 주파수-이득-등화 신호에 기초하여, 변조된 타깃 전압을 생성하도록 설정된 타깃 전압 회로; 및
상기 주파수-위상-등화 신호를 무선 주파수(RF) 신호로 변환하도록 설정된 신호 변환 회로를 추가로 포함하는, 트랜스시버 회로.
송신 회로에서 위상 및 진폭 오차를 보정하기 위한 방법으로서,
복수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하되, 상기 입력 벡터는 상기 복수의 변조 주파수 중 각각의 하나에 상응하는 복수의 시변 진폭 및 복수의 시변 그룹 지연 각각과 연관되는 단계; 및
주파수 등화 필터를 상기 입력 벡터에 적용하여 주파수-등화 입력 벡터를 생성하는 단계를 포함하되, 상기 주파수-등화 입력 벡터는:
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 진폭; 및
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 그룹 지연과 연관되는, 방법.
제11항에 있어서,
상기 주파수 등화 입력 벡터에 기초하여, 상기 복수의 변조 주파수 중 선택된 하나에서 상기 등화 시변 그룹 지연에 의해 야기된 위상 오차를 보정하도록 설정된 위상 보정 항을 결정하는 단계; 및
상기 결정된 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 복수의 변조 주파수 중 선택된 하나에 상응하는 주파수-위상-등화 신호를 생성하는 단계를 추가로 포함하는, 방법.
제12항에 있어서,
상기 주파수 등화 입력 벡터의 등화 시변 진폭의 제1 전력 포락선을 검출하는 단계;
상기 검출된 제1 전력 포락선에 기초하여, 기준 주파수에 상응하는 기준 위상 오프셋을 결정하는 단계;
상기 복수의 변조 주파수 중 선택된 하나에 대해 정의된 제2 복합 필터에 기초하여 상기 주파수-등화 입력 벡터를 등화하여 제2 시변 진폭을 갖는 위상-등화 벡터를 생성하는 단계;
상기 제2 시변 진폭과 연관된 제2 전력 포락선을 결정하는 단계;
스케일링 인자를 상기 제1 전력 포락선 및 상기 제2 전력 포락선의 함수로서 결정하는 단계;
상기 결정된 스케일링 인자에 기초하여 상기 기준 위상 오프셋을 스케일링하여 상기 위상 보정 항을 생성하는 단계; 및
상기 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 주파수-위상-등화 신호를 생성하는 단계를 추가로 포함하는, 방법.
제13항에 있어서, 상기 주파수-등화 입력 벡터를 지연시켜 상기 제1 전력 포락선을 상기 제2 전력 포락선과 정렬시키는 단계를 추가로 포함하는, 방법.
제11항에 있어서, 상기 주파수-등화 입력 벡터를 등화하여 상기 등화 시변 진폭에 걸쳐 일정한 이득을 갖는 주파수-이득-등화 신호를 생성하는 단계를 추가로 포함하는, 방법.
제15항에 있어서,
이득 등화 필터를 상기 주파수 등화 입력 벡터에 적용하여 필터링된 입력 벡터를 생성하는 단계;
상기 필터링된 입력 벡터로부터의 선택된 실제 파라미터를 추출하는 단계; 및
스케일링 인자에 기초하여 상기 선택된 실제 파라미터를 스케일링하여 상기 주파수-이득-등화 신호를 생성하는 단계를 추가로 포함하는, 방법.
트랜스시버 회로를 포함하는 송신 회로로서, 상기 트랜스시버 회로는:
복수의 변조 주파수를 포함하는 변조 대역폭에 걸쳐 변조된 입력 벡터를 생성하도록 설정되되, 상기 입력 벡터는 상기 복수의 변조 주파수 중 각각의 하나에 상응하는 복수의 시변 진폭 및 복수의 시변 그룹 지연 각각과 연관되는 디지털 처리 회로; 및
주파수 등화 필터를 상기 입력 벡터에 인가하여 주파수-등화 입력 벡터를 생성하도록 설정된 주파수 등화기 회로를 포함하되, 상기 주파수-등화 입력 벡터는:
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 진폭; 및
상기 복수의 변조 주파수의 각각에서 동일한 등화 시변 그룹 지연과 연관되는, 송신 회로.
제17항에 있어서, 상기 트랜스시버 회로는:
상기 주파수-등화 입력 벡터를 등화하여 상기 등화 시변 진폭에 걸쳐 일정한 이득을 갖는 주파수-이득-등화 신호를 생성하도록 설정되는 진폭 보정 회로;
상기 주파수 등화 입력 벡터에 기초하여, 상기 복수의 변조 주파수 중 선택된 하나에서 상기 등화 시변 그룹 지연에 의해 야기된 위상 오차를 보정하도록 설정된 위상 보정 항을 결정하고;
상기 결정된 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 복수의 변조 주파수 중 선택된 하나에 상응하는 주파수-위상-등화 신호를 생성하도록 설정된 위상 보정 회로;
상기 주파수-이득-등화 신호에 기초하여, 변조된 타깃 전압을 생성하도록 설정된 타깃 전압 회로; 및
상기 주파수-위상-등화 신호를 무선 주파수(RF) 신호로 변환하도록 설정된 신호 변환 회로를 추가로 포함하는, 송신 회로.
제18항에 있어서,
상기 변조된 타깃 전압에 기초하여 변조 전압을 생성하도록 설정된 PMIC(power management integrated circuit); 및
상기 변조 전압에 기초하여 상기 RF 신호를 증폭시키도록 설정된 전력 증폭기 회로를 추가로 포함하는, 송신 회로.
제18항에 있어서, 상기 위상 보정 회로는:
상기 주파수 등화 입력 벡터의 등화 시변 진폭의 제1 전력 포락선을 검출하도록 설정된 제1 포락선 검출기;
상기 검출된 제1 전력 포락선에 기초하여 기준 주파수에 상응하는 기준 위상 오프셋을 결정하도록 설정된 위상 보정 룩업 테이블(LUT) 회로;
상기 복수의 변조 주파수 중 선택된 하나에 대해 정의된 제2 복합 필터에 기초하여 상기 주파수-등화 입력 벡터를 등화하여 제2 시변 진폭을 갖는 위상 등화 벡터를 생성하도록 설정된 위상 등화기 회로;
상기 제2 시변 진폭과 연관된 제2 전력 포락선을 결정하도록 설정된 제2 포락선 검출기;
상기 제1 전력 포락선 및 상기 제2 전력 포락선의 함수로서 스케일링 인자를 결정하고;
상기 결정된 스케일링 인자에 기초하여 상기 기준 위상 오프셋을 스케일링하여 상기 위상 보정 항을 생성하도록 설정된 스케일링 회로; 및
상기 위상 보정 항을 상기 주파수-등화 입력 벡터에 적용하여 상기 주파수-위상-등화 신호를 생성하도록 설정된 위상 시프터 회로를 포함하는, 송신 회로.