KR20230039496A - 세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법 - Google Patents

세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법 Download PDF

Info

Publication number
KR20230039496A
KR20230039496A KR1020220044143A KR20220044143A KR20230039496A KR 20230039496 A KR20230039496 A KR 20230039496A KR 1020220044143 A KR1020220044143 A KR 1020220044143A KR 20220044143 A KR20220044143 A KR 20220044143A KR 20230039496 A KR20230039496 A KR 20230039496A
Authority
KR
South Korea
Prior art keywords
dielectric
ceramic electronic
manufacturing
electronic components
secondary phase
Prior art date
Application number
KR1020220044143A
Other languages
English (en)
Inventor
김태윤
김주영
김원형
우형섭
전형준
정영빈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US17/859,557 priority Critical patent/US20230080684A1/en
Priority to JP2022114705A priority patent/JP2023042562A/ja
Priority to CN202211090296.1A priority patent/CN115810487A/zh
Publication of KR20230039496A publication Critical patent/KR20230039496A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상이라 할 때, 상기 유전체층은 복수의 제1 이차상을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상이다.

Description

세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법{CERAMIC ELECTRONIC COMPONENT, THE METHOD OF MANUFACTURING THEREOF, AND THE METHOD OF MANUFACTURING DIELECTRIC POWDER}
본 발명은 세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법에 관한 것이다.
세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인해 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터의 소형화 및 고용량화에 대한 요구도 증대되고 있다.
적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 한다. 현재 유전체층 두께가 약 0.6μm 수준까지 도달한 상태이며, 계속해서 박층화가 진행되고 있다. 그러나, 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 유전체에 인가되는 전계가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다.
이에, 신뢰성이 향상된 유전체의 구조에 대한 개발이 요구되고 있다. 또한, 유전체층을 형성하기 위한 유전체 분말의 미립화와 첨가제의 분포에 대한 중요성이 커지고 있으며, 미립 유전체 분말에 대한 첨가제 분포를 균일화시키는 기술개발이 요구되고 있다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품의 제조방법을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 균일한 코팅층이 배치되어 저온에서 소성이 가능한 유전체 분말의 제조방법을 제공하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상이라 할 때, 상기 유전체층은 복수의 제1 이차상을 포함하며, 상기 복수의 제1 이차상 중 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상일 수 있다.
본 발명의 일 실시형태에 따른 유전체 분말의 제조방법은 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계; 상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계; 상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 및 상기 코팅층이 형성된 유전체 물질을 건조하는 단계; 를 포함할 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조방법은 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계; 상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계; 상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 상기 코팅층이 형성된 유전체 물질을 건조하여 유전체 분말을 얻는 단계; 상기 유전체 분말을 이용하여 세라믹 그린 시트를 형성하는 단계; 상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계; 상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 외부 전극을 형성하는 단계; 를 포함할 수 있다.
본 발명의 여러 효과 중 일 효과로서, 유전체층이 Ni, Mg, Al, Si 및 O를 포함하는 복수의 제1 이차상을 포함하며, 상기 복수의 제1 이차상 중 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상을 만족함에 따라 세라믹 전자 부품의 신뢰성을 향상시킬 수 있다.
본 발명의 여러 효과 중 일 효과로서, 수계 용액에서 유전체 분말을 입성장시킨 후, 상기 수계 용액에 코팅물질을 투입하고 열처리를 통해 분산과 코팅을 진행하기 때문에 제조되는 복수의 유전체 분말 전체에 첨가제를 고르게 분포시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
도 6은 시험번호 1의 커패시터를 SEM-EDS로 분석한 이미지이다.
도 7은 시험번호 2의 커패시터를 SEM-EDS로 분석한 이미지이다.
도 8은 시험번호 3의 커패시터를 SEM-EDS로 분석한 이미지이다.
도 9는 시험번호 4의 커패시터를 SEM-EDS로 분석한 이미지이다.
도 10은 본 발명의 일 실시형태에 따른 유전체 분말의 제조방법을 설명하기 위한 도면이다.
도 11은 유전체 분말을 도시한 것이다.
도 12는 시험번호 7의 유전체 분말을 (a) SEM으로 관찰한 이미지 및 (b)SEM-EDS로 Si의 분포를 분석한 이미지이다.
도 13은 시험번호 3의 유전체 분말을 (a) SEM으로 관찰한 이미지 및 (b)SEM-EDS로 Si의 분포를 분석한 이미지이다.
도 14는 발명예 및 비교예에 대한 온도 변화에 따른 수축변화율을 나타낸 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
세라믹 전자 부품
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)에 대하여 상세히 설명한다. 또한, 세라믹 전자 부품의 일례로서 적층 세라믹 커패시터(Multi-layered Ceramic Capacitor, 이하 'MLCC'라 함)에 대하여 설명하나, 본 발명이 이에 한정되는 것은 아니며 세라믹 재료를 사용하는 다양한 세라믹 전자 부품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극(131, 132); 을 포함하고, Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상(SE)이라 할 때, 상기 유전체층(111)은 복수의 제1 이차상(SE)을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상일 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상(SE)이라 할 때, 유전체층(111)은 복수의 제1 이차상(SE)을 포함하며, 상기 복수의 제1 이차상(SE) 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상일 수 있다.
세라믹 전자 부품 중 하나인 적층형 커패시터(MLCC: multi-layer ceramic capacitor)는 고용량화 및 박층화되는 추세이다. 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 입계(Grain boundary), 및 유전체층과 내부 전극의 계면에 가해지는 전계 부하가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다.
이에 본 발명에서는 유전체층(111)에 Ni, Mg, Al, Si 및 O를 포함하는 이차상(제1 이차상, SE)을 배치함으로써, 입계 저항을 강화하여 신뢰성을 향상시키고자 하였다. 구체적으로 유전체층(111)이 복수의 제1 이차상(SE)을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상을 만족함에 따라 세라믹 전자 부품(100)의 내전압(withstand voltage), 초기고장시간 및 MTTF(평균고장시간, Mean Time To Failure) 중 하나 이상을 향상시킬 수 있다. 여기서, 이차상이란 'secondary phase'를 의미하며, 바디(110)를 소결한 후에 석출된 새로운 상(phase)을 의미할 수 있다. 또한, 제1 이차상(SE)에 포함된 Ni, Mg, Al, Si 및 O는 화학적으로 결합되어 화합물 형태로 존재할 수 있으며, 제1 이차상(SE)은 Ni-Mg-Al-Si-O로 표현될 수 있다.
제1 이차상(SE)은 Ni, Mg, Al, Si 및 O를 모두 포함함에 따라 입계 저항을 향상시킬 수 있으며, 특히 제1 이차상(SE)의 단축 길이 대비 장축 길이의 비가 4 이상인 경우에는 보다 많은 입계에 영향을 미칠 수 있기 때문에 입계 저항을 효율적으로 향상시킬 수 있다. 이때, 단축 길이 대비 장축 길이의 비가 4 이상인 이차상을 침상형 이차상 또는 'rod' 형태의 이차상이라고 정의할 수 있다.
제1 이차상(SE)이 Ni, Mg, Al, Si 및 O 중 어느 한 원소 이상을 포함하지 않는 경우, 입계 저항 향상 효과가 불충분할 수 있다. 유전체층에서 관찰되는 일반적인 이차상으로는 Si-O 이차상, Al-Si-O 이차상, Ni-Mg-O 이차상 등이 있으나, 이들 이차상들은 Ni, Mg, Al, Si 및 O를 모두 포함하는 이차상에 비하여 입계 저항 향상 효과가 적을 수 있으며, 단축 길이 대비 장축 길이의 비를 4 이상으로 확보하기 어려울 수 있다. 한편, 본 발명의 일 실시형태에 따른 유전체층(111)에 포함된 모든 이차상이 Ni, Mg, Al, Si 및 O를 포함하는 것은 아닐 수 있으며, 유전체층(111)은 Si-O 이차상, Al-Si-O 이차상, Ni-Mg-O 이차상 등을 더 포함할 수 있다. 또한, Ni, Mg, Al, Si 및 O를 포함하는 이차상은 Ni, Mg, Al, Si 및 O 외에 다른 원소를 더 포함할 수도 있다.
유전체층(111)에 포함된 복수의 제1 이차상(SE) 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 하나도 없는 경우에는 입계 저항 향상 효과가 불충분할 수 있다.
제1 이차상(SE)의 크기는 특별히 한정할 필요는 없다. 예를 들어, 제1 이차상(SE)의 단축 길이는 10~500nm 일 수 있으며, 장축 길이는 100~2500nm 일 수 있다.
일 실시예에서, 유전체층(111)에 포함된 복수의 제1 이차상(SE) 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 10 이상일 수 있다. 여기서, 단축 길이 대비 장축 길이의 비란, 장축 길이를 단축 길이로 나눈 값을 의미한다. 이에 따라, 보다 많은 입계에 영향을 미칠 수 있기 때문에 입계 저항을 보다 효율적으로 향상시켜 신뢰성을 보다 더 향상시킬 수 있다.
일 실시예에서, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에 포함된 제1 이차상(SE) 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상은 6개 이상일 수 있다. 상기 10μm×10μm 영역이 단축 길이 대비 장축 길이의 비가 4 이상인 제1 이차상(SE)을 6개 이상 포함함에 따라 신뢰성을 더욱 향상시킬 수 있다. 보다 바람직하게는 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에 포함된 제1 이차상(SE) 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상은 7개 이상일 수 있다.
이때, 상기 10μm×10μm 영역에 포함된 제1 이차상(SE) 중 단축 길이 대비 장축 길이의 비가 10 이상인 이차상은 2개 이상일 수 있다. 이에 따라, 입계 저항을 보다 더 향상시켜 신뢰성을 보다 더 향상시킬 수 있다.
일 실시예에서, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상(SE)이 차지하는 면적의 비율은 0.5% 이상일 수 있다. 즉, 제1 이차상(SE)이 차지하는 면적을 100μm2으로 나눈 후 100을 곱한 값이 0.5 이상일 수 있다. 이에 따라, 입계 저항을 보다 향상시켜 신뢰성을 보다 향상시킬 수 있으며, MTTF를 향상시킬 수 있다.
제1 이차상(SE)이 차지하는 면적 비율이 0.5% 미만인 경우에는 제1 이차상(SE)에 따른 MTTF 향상 효과가 불충분할 수 있다.
한편, 제1 이차상(SE)이 차지하는 면적 비율의 상한은 특별히 제한할 필요는 없으나, 3.0% 초과로 확보하기는 제조공정 상 어려울 수 있기 때문에 상기 10μm×10μm 영역에서 제1 이차상(SE)이 차지하는 면적의 비율은 3.0% 이하일 수 있다.
이때, 상기 10μm×10μm 영역에서 제1 이차상(SE)이 차지하는 면적의 비율은 0.9% 이상일 수 있다. 이에 따라, 내전압 및 초기고장시간을 향상시킬 수 있다.
제1 이차상(SE)이 차지하는 면적 비율이 0.9% 미만인 경우에는 제1 이차상(SE)에 따른 내전압 및 초기고장시간 향상 효과가 불충분할 수 있다.
또한, 상기 10μm×10μm 영역에서 제1 이차상(SE)이 차지하는 면적의 비율은 1.1% 이상일 수 있다. 이에 따라, 내전압을 더욱 향상시킬 수 있으며, MTTF를 더욱 현저하게 향상시킬 수 있다.
제1 이차상(SE)이 차지하는 면적 비율이 1.1% 미만인 경우에는 제1 이차상(SE)에 따른 내전압 향상 효과가 불충분할 수 있다.
이때, 상기 10μm×10μm 영역에서 단축 길이 대비 장축 길이의 비가 4 이상인 제1 이차상(SE)이 차지하는 면적 비율은 0.7% 이상일 수 있다. 또한, 상기 10μm×10μm 영역에서 단축 길이 대비 장축 길이의 비가 10 이상인 제1 이차상(SE)이 차지하는 면적 비율은 0.2% 이상일 수 있다.
나아가, 상기 10μm×10μm 영역에서 제1 이차상(SE)이 차지하는 면적의 비율은 1.5% 이상일 수 있다. 이에 따라, 초기고장시간을 더욱 현저하게 향상시킬 수 있다.
이때, 상기 10μm×10μm 영역에서 단축 길이 대비 장축 길이의 비가 4 이상인 제1 이차상(SE)이 차지하는 면적 비율은 0.9% 이상일 수 있다. 또한, 상기 10μm×10μm 영역에서 단축 길이 대비 장축 길이의 비가 10 이상인 제1 이차상(SE)이 차지하는 면적 비율은 0.5% 이상일 수 있다.
일 실시예에서, 상기 10μm×10μm 영역에서 유전체층이 차지하는 면적 중 제1 이차상(SE)이 차지하는 면적의 비율은 1.0% 이상일 수 있다. 이때, 상기 10μm×10μm 영역에서 유전체층이 차지하는 면적 중 제1 이차상(SE)이 차지하는 면적의 비율의 상한은 특별히 제한할 필요는 없으나, 예를 들어 6% 이하일 수 있다.
일 실시예에서, Ni, Mg, Al, Si 및 O 중 하나 이상을 포함하지 않는 이차상을 제2 이차상이라 할 때, 유전체층(111)은 하나 이상의 제2 이차상을 더 포함하며, 유전체층(111)에 포함된 모든 이차상의 개수 중 제1 이차상(SE)의 개수 비율은 30% 이상일 수 있다. 바람직하게는 유전체층(111)에 포함된 모든 이차상의 개수 중 제1 이차상(SE)의 개수 비율은 50% 이상일 수 있으며, 보다 바람직하게는 70% 이상일 수 있다.
제2 이차상은 특별히 한정할 필요는 없으며, 예를 들어, 상기 제2 이차상은 Si-O 이차상, Al-Si-O 이차상, 및 Ni-Mg-O 이차상 중 하나 이상일 수 있다.
제1 이차상(SE)이 배치되는 위치는 특별히 한정할 필요는 없다. 예를 들어, 제1 이차상(SE)은 유전체층 중간에 배치되어 내부 전극과 접하지 않도록 배치될 수 있으며, 내부 전극(121, 122)과 일부 접하도록 배치될 수도 있고, 내부 전극(121, 122)과 유전체층(111)의 계면에 배치될 수도 있다. 또한, 바디(110)를 제1 및 제2 방향으로 절단한 단면에서 내부 전극(121, 122)은 끊김부(G)를 포함하며, 제1 이차상(SE)은 상기 끊김부(G)를 관통하여 배치될 수도 있다. 이때, 제1 이차상(SE)이 내부 전극(121, 122)과 일부 접하거나 내부 전극(121, 122)과 유전체층(111)의 계면에 배치되는 경우, 또는 끊김부(G)를 관통하여 배치되는 경우 신뢰성 향상 효과가 보다 향상될 수 있다. 끊김부(G)에는 유전체 및/또는 기공이 배치될 수 있다.
상술한 제1 이차상(SE)의 면적 비율, 개수, 형태 등은 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 측정한 것일 수 있다.
예를 들어, SEM(Scanning Electron Microscope) 또는 TEM(Transmission Electron Microscope)으로 상기 10μm×10μm 영역을 스캔하여 화상 이미지를 얻는다. 이후, 상기 화상 이미지를 SEM-EDS(Scanning Electron Microscope - Energy Dispersive X-ray Spectroscopy) 또는 TEM-EDS(Transmission Electron Microscope - Energy Dispersive X-ray Spectroscopy)를 이용하여 Ni, Mg, Al, Si 및 O에 대한 각 원소별 맵핑 이미지를 얻은 후, 각 원소별 맵핑 이미지를 분석하여 Ni, Mg, Al, Si 및 O를 모두 포함한 이차상을 제1 이차상(SE)으로 선별할 수 있다. 이후, 이미지 분석 프로그램을 이용하여 제1 이차상(SE)의 면적 비율, 개수, 형태 등을 측정할 수 있다. 이미지 분석 프로그램으로는 Scanpro를 이용할 수 있다. 제1 이차상(SE)의 단축 길이 대비 장축 길이의 비는 제1 이차상(SE)의 최대 크기를 장축 길이로 하고, 제1 이차상의 중심에서 상기 장축에 직교하는 직선에 해당하는 길이를 단축 길이로 하여 장축 길이를 단축 길이로 나눈 값으로 할 수 있다. 또한, 10μm×10μm 크기를 가지는 3개 이상의 영역에서 측정한 값들을 평균하여 제1 이차상이 차지하는 면적 비율, 개수 등을 보다 일반화할 수 있다.
한편, 본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
또한, 제1 이차상(SE)을 형성하는 방법은 특별히 제한할 필요는 없다. 다만, 제1 이차상(SE)을 용이하게 형성할 수 있는 바람직한 일 예로서, Ba 및 Si의 복합상을 포함하는 코팅층이 배치된 유전체 분말을 이용함으로써 제1 이차상(SE)을 형성할 수 있다. 또한, 유전체 분말의 코팅층 균일도 및 Si의 함량을 제어함으로써, 제1 이차상(SE)의 면적 비율, 개수 등을 제어할 수 있다.
일 실시예에서, 유전체층은 복수의 유전체 결정립을 포함하며, 상기 유전체 결정립의 크기(Grain Size)에 대한 CV값은 0.21% 이하일 수 있다. 이에 따라, 내전압, 초기고장시간 및 MTTF를 보다 향상시킬 수 있다.
유전체 결정립의 크기(Grain Size)에 대한 CV값을 측정하는 방법은 특별히 한정하지 않는다. 구체적인 예를 들면, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부를 주사전자현미경(SEM)으로 스캔하여 얻은 화상 이미지에서 500개 이상의 유전체 결정립에 대한 크기를 측정하여 CV값을 계산할 수 있다. 다만, 하나의 화상 이미지에 500개 이상의 유전체 결정립이 포함되도록 배율을 조절하여 측정할 필요는 없으며, 복수의 화상 이미지에 포함된 유전체 결정립의 총 개수가 500개 이상이 되도록 배율을 조절하여 복수의 화상 이미지에서 측정할 수 있다.
유전체 결정립의 크기는 상기 화상 이미지에서 입경 측정 소프트웨어인 Zootos 또는 Scanpro를 이용하여 구한 각 유전체 결정립의 페렛 지름(Feret diameter)을 의미할 수 있다. 이후, 500개 이상의 유전체 결정립의 크기에 대한 평균 및 표준 편차를 구하여, '(표준 편차 / 평균) × 100'을 CV값(%)로 할 수 있다. 이때, 표준 편차는 마이크로소프트의 엑셀 프로그램에서 STDEVP 함수를 이용하여 구한 값일 수 있으며, 평균은 산술 평균을 의미할 수 있다.
한편, 유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다.
다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.4μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
상술한 바와 같이 본 발명의 일 실시형태에 따르면, 유전체층이 복수의 제1 이차상(SE)을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상을 만족함에 따라 입계 저항을 향상시켜 신뢰성을 향상시킬 수 있기 때문에, 유전체층(111)의 두께가 0.4μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
따라서, 유전체층(111)의 두께가 0.4μm 이하인 경우에 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
상기 유전체층(111)의 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 두께는 특별히 한정할 필요는 없다. 다만, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tp)는 20μm 이하일 수 있다.
또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다.
마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 마진부(114)와 제6 면(6)에 배치된 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치될 수 있다.
마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 폭 방향으로 적층하여 마진부(114, 115)를 형성할 수도 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층될 수 있다.
내부 전극(121, 122)는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
도 4를 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.
내부 전극(121, 122)은 Ni을 포함할 수 있다. 다만, 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다.
다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.4μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
상술한 바와 같이 본 발명의 일 실시형태에 따르면, 유전체층이 복수의 제1 이차상(SE)을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상을 만족함에 따라 입계 저항을 향상시켜 신뢰성을 향상시킬 수 있기 때문에, 내부 전극(121, 122)의 두께가 0.4μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
따라서, 내부 전극(121, 122)의 두께가 0.4μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다.
상기 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
도 1을 참조하면, 외부 전극(131, 132)은 사이드 마진부(114, 115)의 제2 방향 양 단면을 덮도록 배치될 수 있다.
본 실시 형태에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다.
전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다.
도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다. 도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
세라믹 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이×폭, 1.0mm×0.5mm) 이하의 사이즈를 가지는 세라믹 전자 부품(100)에서 본 발명에 따른 신뢰성 및 절연 저항 향상 효과가 보다 현저해질 수 있다.
따라서, 제조 오차, 외부 전극 크기 등을 고려하면 세라믹 전자 부품(100)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 세라믹 전자 부품(100)의 길이는 세라믹 전자 부품(100)의 제2 방향 크기를 의미하며, 세라믹 전자 부품(100)의 폭은 세라믹 전자 부품(100)의 제3 방향 크기를 의미할 수 있다.
유전체 분말의 제조방법
이하, 상술한 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)의 제조방법에 이용하여, 세라믹 전자 부품(100)을 보다 용이하게 제조할 수 있는 유전체 분말의 제조방법에 대하여 설명하도록 한다.
다만, 상술한 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조방법에 사용되는 유전체 분말이 하술하는 제조방법으로 제조된 유전체 분말로 제한되는 것은 아님에 유의할 필요가 있다. 또한, 상술한 내용과 중복되는 내용은 중복된 설명을 피하기 위하여 생략될 수 있다.
유전체 분말을 이용하여 세라믹 그린 시트를 제조할 때, 전기적 특성 및 소결성 구현을 위해 첨가제가 첨가되게 된다. 첨가제를 투입하는 방법은 일반적으로 유전체 분말과 함께 첨가제를 용매에 분산 후 캐스팅(casting) 기법을 통해 세라믹 그린 시트를 성형하는 방법을 이용한다. 최근 세라믹 전자 부품의 소형화 및 고용량화에 따라 유전체 분말이 미립화되고 있는 반면, 비표면적 감소로 인한 유전체 분말의 응집과 분산성 저하로 인해 첨가제 원소 분포의 균일성을 확보하기 어려운 문제점이 있다. 또한, 유전체 분말이 미립화될수록 첨가제 원소 분포의 균일 분포가 세라믹 전자 부품의 특성 구현에 미치는 영향이 커진다.
따라서, 유전체층의 신뢰성을 확보하기 위하여 유전체층을 형성하기 위한 유전체 분말의 미립화와 첨가제의 분포에 대한 중요성이 커지고 있으며, 미립 유전체 분말에 대한 첨가제 분포를 균일화시키는 기술개발이 요구되고 있다.
유전체 분말에 첨가제를 코팅하는 경우 첨가제 분포의 균일성을 어느 정도 해결할 수 있으나, 기존 첨가제 코팅 방법으로는 일부 첨가제가 뭉치는 현상이 발생하여 복수의 유전체 분말에 첨가제를 고르게 분포시키는 것에 한계가 존재하였다.
이에, 본 발명에서는 유전체 분말의 제조 단계에서 복수의 유전체 분말에 첨가제를 고르게 분포시키기 위한 유전체 분말의 제조방법을 제공하고자 한다. 본 발명의 일 실시형태에 따른 유전체 분말의 제조방법은 수계 용액에서 유전체 물질을 입성장시킨 후, 상기 수계 용액에 코팅 물질을 투입하고 열처리를 통해 분산과 코팅을 진행하기 때문에 제조되는 복수의 유전체 분말 전체에 첨가제를 고르게 분포시킬 수 있다.
본 발명의 일 실시형태에 따른 유전체 분말의 제조방법은 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계; 상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계; 상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 및 상기 코팅층이 형성된 유전체 물질을 건조하는 단계; 를 포함할 수 있다.
유전체 물질의 합성 및 입성장 단계
도 10을 참조하면, 수계 용액(20)에서 열처리를 통해 유전체 물질(11a`)을 합성 및 입성장시킨다.
유전체 물질(11a`)을 합성 및 입성장시키는 방법은 수열 합성법을 이용할 수 있다. 수열 합성법이란 균질한 수용액이나 전구체 현탁액을 승온, 승압하여 금속염을 액상 반응을 통해 유전제 분말을 합성 및 입성장시키는 유전체 분말의 합성법을 의미한다. 입성장 단계에서의 열처리 온도는 특별히 한정할 필요는 없으며, 예를 들어 180~350℃에서 열처리를 수행할 수 있다.
일 실시예에서, 유전체 물질(11a`)은 BaTiO3일 수 있다. 구체적인 예를 들면, TiO2 졸과 Ba(OH)2 를 혼합하여 핵생성 반응을 통하여 10nm 정도 크기의 seed BT를 합성하고, seed BT를 고온, 고압, 알칼리 환경에서 Ostwald ripening에 의해 원하는 크기로 입성장시켜 BaTiO3 분말을 형성할 수 있다. Ostwald ripening은 입자의 표면 에너지가 구동력이 되어 분산계의 보다 작은 입자가 더욱 작게 되거나 소멸하거나 하여 보다 큰 입자가 성장하는 현상을 의미한다.
다만, 유전체 물질이 BaTiO3로 제한되는 것은 아니며, 유전체 물질은 BaTiO3계일 수 있다. 예를 들어, 유전체 물질(11a`)은 BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 및 Ba(Ti1-yZry)O3 (0<y<1) 중 하나 이상일 수 있다.
수계 용액(20)은 pH가 7 이상일 수 있다. 즉, 수계 용액(20)은 알칼리성일 수 있으며, 물을 포함할 수 있다. 수계 용액(20)이 알칼리성임에 따라 유전체 물질의 입성장이 원활하게 진행될 수 있다. 또한, 유기 용액이 아닌 수계 용액을 이용함에 따라 환경 오염을 방지할 수 있다.
코팅 물질 투입 및 코팅층 형성 단계
이후, 수계 용액(20)을 냉각한 후, 수계 용액(20)에 제1 원소를 포함하는 화합물(11b`)을 추가할 수 있다. 이때, 수계 용액(20)을 상온까지 냉각할 수 있다. 예를 들어, 수계 용액(20)을 25℃까지 냉각할 수 있다.
유전체 물질(11a`)의 입성장 단계 후에 코팅 물질인 제1 원소를 포함한 화합물(11b`)을 투입하기 때문에, 코팅층 형성에 의한 유전체 물질(11a`)의 결정성에 미치는 영향을 최소화하여 유전체 물질(11a`)의 결정성을 향상시킬 수 있으며, 유전체층(111)의 유전율을 향상시킬 수 있다.
이후, 제1 원소를 포함한 화합물(11b`)이 포함된 수계 용액(20)을 열처리하여 유전체 물질(11a`)의 표면에 제1 원소를 포함한 코팅층(11b)을 형성할 수 있다.
본 발명에 따르면 제1 원소를 포함한 화합물(11b`)을 투입한 후 열처리를 통해 분산과 코팅을 진행한다. 따라서, 제1 원소를 포함한 화합물(11b`)에 대하여 선분산 및 전처리 공정을 수행할 필요가 없어 제조 공정이 간단한 이점이 있다. 또한, 선분산을 진행한 졸 형태로 제1 원소를 투입하는 경우에 비하여 복수의 유전체 분말에 코팅층을 균일하게 형성할 수 있으며, 제1 원소가 고르게 분포되도록 할 수 있다. 또한, 복수의 유전체 분말에 제1 원소가 고르게 분포됨에 따라 제1 이차상(SE)을 용이하게 형성할 수 있어, 세라믹 전자 부품의 신뢰성을 향상시킬 수 있다.
일 실시예에서, 제1 원소를 포함한 화합물(11b`)은 알콕사이드(Alkoxide) 일 수 있다. 알콕사이드(Alkoxide)란 알코올의 히드록시기 -OH의 수소원자를 금속원자로 치환한 화합물의 총칭을 의미한다. 알콕사이드(Alkoxide)는 열처리를 통해 가수분해 되어 유전체 물질(11a`)에 용이하게 코팅될 수 있다. 알콕사이드(Alkoxide)의 예로는 Si(OR)4, Mg(OR)2, Al(OR)3, VO(OR)3, Ca(OR)2, Cu(OR)2, Dy(OR)3, Nb(OR)5, Gd(OR)3, Sm(OR)3, Hf(OR)4, Sn(OR)4, Sn(OR)2 등이 있다. 여기서, R은 C2H5일 수 있다.
일 실시예에서, 상기 열처리는 상기 수계 용액을 100℃ 이상의 온도에서 30분 이상 유지하여 행할 수 있다. 100℃ 이상의 온도에서 30분 이상 유지함에 따라, 제1 원소를 포함한 화합물의 가수 분해가 충분히 일어나도록 할 수 있다.
열처리 온도 및 유지 시간의 상한은 특별히 한정하지는 않으며, 제1 원소를 포함한 화합물(11b`)의 함량 및 종류에 따라 열처리 온도 및 유지 시간을 적절히 조절할 수 있다. 예를 들어, 열처리 온도의 상한은 250℃일 수 있다.
일 실시예에서, 코팅층을 형성하는 단계의 열처리 온도는 상기 입성장 단계에서의 열처리 온도보다 낮을 수 있다. 이에 따라, 코팅층을 형성하는 단계에서 유전체 물질(11a`)의 추가적인 입성장이 일어나지 않도록 하여 코팅층 형성에 의한 유전체 물질(11a`)의 결정성에 미치는 영향을 최소화하고 유전체 물질(11a`)의 결정성을 향상시킬 수 있으며, 유전체층(111)의 유전율을 향상시킬 수 있다.
일 실시예에서, 제1 원소는 Si, Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상일 수 있다.
구체적인 예를 들면, 제1 원소는 Si일 수 있으며, 제1 원소를 포함하는 화합물(11b`)은 Si(OR)4일 수 있다. Si(OR)4는 Alkoxide로서, TEOS (tetraethoxy orthosilane)라고 불린다. 여기서, R은 C2H5일 수 있다.
수계 용액에 Si(OR)4를 첨가한 후, 열처리를 진행하면 우선 하기 식 1과 같이 가수 분해 반응이 일어나고, 그 후 하기 식 2와 같이 축합 중합 반응이 일어나고, 그 후 하기 식 3과 같이 중화 반응이 일어나서 유전체 물질(11a`)의 표면에 Si를 포함한 코팅층(11b)가 형성될 수 있다. 식 4는 Si를 포함한 코팅층에 대한 반응속도식으로 H2O, OH-, TEOS의 농도와 온도가 TEOS의 분해와 코팅층 형성에 영향을 주는 것을 나타낸다.
[식 1] Si(OR)4 + x H2O
Figure pat00001
Si(OH)4(OR) 4-x + x ROH
[식 2] Si(OH)4
Figure pat00002
SiO2 + H2O
[식 3] SiO2 + Ba(OH)2
Figure pat00003
H2O + BaSiO3
[식 4]
Figure pat00004
= - k1[H 2 O] [OH-] [TEOS]
상기 Si를 포함한 코팅층(11b)은 Ba와 Si의 복합상을 포함할 수 있다. 또한, Si를 포함한 코팅층(11b)은 Si 산화물, Ti와 Si의 복합상 등을 더 포함할 수 있다. 코팅층(11b)이 Ba와 Si의 복합상을 포함함에 따라, 유전체 소결시 액상 형성을 용이하게 할 수 있어 수축 개시 온도를 낮출 수 있고 고신뢰성을 확보할 수 있다. 또한, 코팅층(11b)이 Ba와 Si의 복합상을 포함함에 따라, 첨가제의 고용도 증가로 소결 완료 시점이 늦어져 제1 이차상(SE)의 형성이 용이해질 수 있다. 여기서, Si 산화물은 축합 중합 반응에 의해 형성된 SiO2일 수 있으며, Ba와 Si의 복합상은 중화 반응에 의해 형성된 BaSiO3일 수 있다.
도 14는 BaTiO3를 포함하는 코어 및 상기 코어의 표면에 배치되며 Ba와 Si의 복합상을 포함하는 코팅층을 포함하는 유전체 분말(발명예) 및 코팅층이 배치되지 않은 BaTiO3 유전체 분말(비교예)의 온도 변화에 따른 수축변화율을 나타낸 그래프이다. Ba와 Si의 복합상을 포함함에 따라, 발명예의 수축 개시 온도가 비교예에 비해 감소함과 동시에 첨가제의 제한적인 고용이 발생하지만, 온도가 증가함에 따라 첨가제의 고용도 증가로 인해 1120℃ 부근에서 수축 변화율의 변곡점이 관찰되는 것을 확인할 수 있다. 즉, 수축 개시 온도는 낮추고 소결 완료 시점은 늦춰지며, 이에 따라 제1 이차상(SE)이 용이하게 형성될 수 있는 것으로 판단된다.
코팅층(11b)을 형성한 후, 건조 단계를 거쳐 수분을 제거함에 따라 유전체 물질을 포함하는 코어(11a) 및 상기 코어의 표면에 배치되며 제1 원소를 포함하는 코팅층(11b)을 포함한 유전체 분말(11)을 제조할 수 있다.
건조 후 제조된 복수의 유전체 분말(11)을 SEM으로 30k 배율로 화상 이미지를 얻은 후, SEM-EDS를 이용하여 제1 원소에 대하여 분석하는 경우, 제1 원소가 뭉쳐있는 영역의 최대 크기가 100nm 이하일 수 있다. 본 발명의 일 실시형태에 따른 유전체 분말의 제조방법은 수계 용액에서 유전체 물질을 입성장시킨 후, 상기 수계 용액에 코팅 물질을 투입하고 열처리를 통해 분산과 코팅을 진행하기 때문에 제조되는 복수의 유전체 분말 전체에 제1 원소를 고르게 분포시킬 수 있기 때문이다.
또한, 유전체 분말(11)은 코팅층(11b) 형성에 따른 입경 사이즈의 변화는 크지 않으나, 비표면적은 코팅층에 의한 표면특성 변경으로 코팅층이 포함되지 않은 경우에 비하여 감소할 수 있다.
세라믹 전자 부품의 제조방법
이하, 상술한 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)을 보다 용이하게 제조할 수 있는 세라믹 전자 부품의 제조방법에 대하여 설명하도록 한다.
다만, 상술한 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)을 제조하기 위한 제조방법이 하술하는 제조방법으로 제한되는 것은 아님에 유의할 필요가 있다. 또한, 상술한 내용과 중복되는 내용은 중복된 설명을 피하기 위하여 생략될 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품의 제조방법은 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계; 상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계; 상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 상기 코팅층이 형성된 유전체 물질을 건조하여 유전체 분말을 얻는 단계; 상기 유전체 분말을 이용하여 세라믹 그린 시트를 형성하는 단계; 상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계; 상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및 상기 바디에 외부 전극을 형성하는 단계; 를 포함할 수 있다.
유전체 분말 제조 단계
우선, 상술한 유전체 분말의 제조방법을 이용하여 유전체 분말을 얻을 수 있다. 구체적으로, 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계; 상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계; 상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 상기 코팅층이 형성된 유전체 물질을 건조하여 유전체 분말을 얻는 단계; 를 수행하여 유전체 분말을 제조할 수 있다.
도 11을 참조하면, 유전체 분말(11)은 유전체 물질을 포함하는 코어(11a) 및 상기 코어의 표면에 배치되며 제1 원소를 포함하는 코팅층(11b)을 포함할 수 있다. 이때, 코팅층(11b)은 코어(11a) 표면의 적어도 일부에 배치될 수 있다.
일 실시예에서, 코어(11a)에 포함된 유전체 물질은 BaTiO3일 수 있으며, 상기 제1 원소는 Si이고, 코팅층(11b)은 Ba와 Si를 포함하는 복합상을 포함할 수 있다. 이 경우, 유전체 분말은 수계 용액에서 BaTiO3를 합성 및 입성장 시킨 후, 상기 수계 용액에 Si를 포함한 화합물을 투입하고 열처리하여 형성된 것일 수 있다. 코팅층(11b)이 Ba와 Si의 복합상을 포함함에 따라, 유전체 소결시 액상 형성을 용이하게 할 수 있어 수축 개시 온도를 낮출 수 있고 고신뢰성을 확보할 수 있다. 또한, 코팅층(11b)이 Ba와 Si의 복합상을 포함함에 따라, 첨가제의 고용 온도 증가로 소결 완료 시점이 늦어져 제1 이차상(SE)의 형성이 용이해질 수 있다
이때, 코팅층(11b)은 Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상을 더 포함할 수 있다.
일 실시예에서, 상기 유전체 물질은 BaTiO3, (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 및 Ba(Ti1-yZry)O3 (0<y<1) 중 하나 이상이며, 상기 제1 원소는 Si, Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상일 수 있다. 또한, 코팅층(11b)은 Ba와 제1 원소와의 복합상을 포함할 수 있다.
세라믹 그린 시트 형성 단계
이후, 상기 유전체 분말(11)을 이용하여 세라믹 그린 시트를 형성할 수 있다. 예를 들어, 유전체 분말(11)에 첨가제를 첨가한 후, 에탄올과 톨루엔을 용매로 하여 분산제와 함께 혼합한 후, 바인더를 혼합하여 세라믹 시트를 형성할 수 있다.
일 실시예에서, 유전체 분말(11)에 첨가제로 상기 제1 원소를 추가하여 세라믹 그린 시트를 형성할 수 있다. 예를 들어, 코팅층(11b)에 포함되는 제1 원소가 Si인 경우, 유전체 분말(11)에 첨가제로 Si를 추가하여 세라믹 그린 시트를 형성할 수 있다. 즉, 제1 원소는 유전체 분말의 코팅층에 포함되며 세라믹 그린 시트를 형성할 때도 첨가제로 제1 원소가 추가될 수 있다.
이때, 상기 제1 원소를 포함한 화합물은 Si(OR)4일 수 있다.
일 실시예에서, 유전체 물질(11a)의 표면에 Ba와 Si의 복합상을 포함하는 코팅층(11b)을 포함하는 유전체 분말(11)을 이용함에 따라, 소결 후 유전체층(111)에 단축 길이 대비 장축 길이의 비 4 이상이며 Ni, Mg, Al, Si 및 O를 포함하는 제1 이차상(SE)을 용이하게 형성할 수 있다. 한편, 제1 이차상(SE)에 포함되는 Ni, Mg 및 Al는 유전체 분말(11)의 코팅층(11b)에 포함되거나, 부성분으로 첨가된 것일 수 있다. 또한, 제1 이차상(SE)에 포함되는 Ni는 내부 전극에 포함된 Ni이 확산된 것일 수 있다.
이때, 코팅층(11b)은 Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상의 추가 원소를 더 포함할 수 있다. 또한, 상기 추가 원소는 Ba와 복합상의 형태로 코팅층(11b)에 존재할 수 있다.
일 실시예에서, 유전체 분말(11)은 BaTiO3 100 몰 대비 Si를 0.25몰 이상 2.49몰 이하로 포함할 수 있다. 이에 따라, 세라믹 전자 부품(100)의 MTTF를 향상시킬 수 있다. BaTiO3 100 몰 대비 Si가 2.49몰 초과인 경우에는 복수의 유전체 분말이 균일한 코팅층을 가지도록 제조하기 어렵거나, 유전체 분말의 제조시간 및/또는 제조비용이 과다하게 소요될 수 있다. 또한, 유전체 분말(11)이 BaTiO3 100 몰 대비 Si를 0.25몰 이상 2.49몰 이하로 포함함에 따라, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상(SE)의 면적 비율을 0.5% 이상으로 확보하기 용이할 수 있다.
일 실시예에서, 유전체 분말(11)은 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.66몰 이하로 포함할 수 있다. 이에 따라, 내전압 및 초기고장시간을 향상시킬 수 있다. 또한, 유전체 분말(11)이 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.66몰 이하로 포함함에 따라, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상(SE)의 면적 비율을 0.9% 이상으로 확보하기 용이할 수 있다.
일 실시예에서, 유전체 분말(11)은 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.25몰 이하로 포함할 수 있다. 이에 따라, 내전압을 더욱 향상시킬 수 있으며, MTTF를 더욱 현저하게 향상시킬 수 있다. 또한, 유전체 분말(11)이 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.25몰 이하로 포함함에 따라, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상(SE)의 면적 비율을 1.1% 이상으로 확보하기 용이할 수 있다.
일 실시예에서, 유전체 분말(11)은 BaTiO3 100 몰 대비 Si를 0.83몰 이상 1.25몰 이하로 포함할 수 있다. 이에 따라, 초기고장시간을 더욱 현저하게 향상시킬 수 있다. 또한, 유전체 분말(11)이 BaTiO3 100 몰 대비 Si를 0.83몰 이상 1.25몰 이하로 포함함에 따라, 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상(SE)의 면적 비율을 1.5% 이상으로 확보하기 용이할 수 있다.
적층체 형성 단계
다음으로, 상기 세라믹 그린 시트에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성할 수 있다.
내부 전극용 도전성 페이스트는 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
바디 형성 단계
다음으로, 상기 적층체를 소성하여 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)를 형성할 수 있다.
이때, Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상이라 할 때, 상기 유전체층은 복수의 제1 이차상을 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상일 수 있다.
또한, 바디(110)는 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면으로 포함하며, 상기 바디를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상이 차지하는 면적의 비율은 0.5% 이상일 수 있다.
일 실시예에서, 상기 소성은 질소(N2) 기체와 0.05 내지 0.2 vol%의 수소(H2) 기체가 혼합된 기체 분위기 하에서 수행될 수 있다. 이에 따라, 제1 이차상(SE)을 보다 용이하게 형성할 수 있다.
외부 전극 형성 단계
다음으로, 상기 바디(110)에 외부 전극(131, 132)을 형성하여 세라믹 전자 부품(100)을 제조할 수 있다.
외부 전극(131, 132)을 형성하는 방법은 특별히 한정하지 않으며, 도전성 금속 및 글라스를 포함하는 페이스트에 딥핑하는 방법을 이용할 수 있으며, 도전성 금속을 포함한 시트를 전사하는 방식으로 형성될 수도 있다. 또한, 도전성 금속 및 수지를 포함하는 페이스트를 이용하거나, 원자층 증착(Atomic Layer Deposition, ALD) 공법, 분자층 증착(Molecular Layer Deposition, MLD) 공법, 화학 기상 증착(Chemical Vapor Deposition, CVD) 공법, 스퍼터링(Sputtering) 공법 등을 이용하여 외부 전극을 형성할 수도 있다.
또한, 도금 공정을 추가로 수행하여 외부 전극이 도금층(131b, 132b)을 포함하도록 할 수 있다.
(실험예)
수계 용액에서 BaTiO3를 합성 및 입성장시킨 후, BaTiO3 100몰 대비 Si 함량이 하기 표 1에 기재된 몰수를 가지도록 Si(OR)4를 수계 용액에 투입하였다. 그 후, 열처리 및 건조 단계를 거쳐 BaTiO3를 포함하는 코어 및 상기 코어의 표면에 배치되며 Ba와 Si의 복합상을 포함하는 코팅층을 포함하는 유전체 분말을 제조하였다. 이후, 상기 유전체 분말을 이용하여 제조된 세라믹 그린 시트 상에 Ni을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부 전극 패턴을 형성하였다. 그 다음, 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 얻은 적층체를 칩 단위로 절단한 후 소성하여 샘플 칩을 제작하였다. 다만, 시험번호 1의 경우 코팅층이 배치되지 않은 BaTiO3 분말을 이용하였으며, 세라믹 그린 시트 제조시 첨가제로 SiO2를 추가하였다.
유전체 분말의 편석 유무는 각 시험번호의 유전체 분말에 대하여, SEM으로 30k 배율로 화상 이미지를 얻은 후, SEM-EDS 또는 EPMA-EDS(Electron Probe MicroAnalysis - Energy Dispersive X-ray Spectroscopy)를 이용하여 Si에 대하여 맵핑하여 Si가 뭉쳐있는 영역의 최대 크기가 100nm 이하인 경우 O로 표시하였으며, 100nm 초과 200nm 이하인 경우 △로 표시하였고, 200nm 초과인 경우 X로 표시하였다.
유전체 결정립의 크기(Grain Size)에 대한 CV값(GS CV)은 샘플 칩의 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙부를 SEM으로 스캔하여 얻은 화상 이미지에서 500개 이상의 유전체 결정립에 대한 크기를 측정하여 CV값을 계산하였다.
유전율은 각 시험번호 당 10개의 샘플 칩을 150℃에서 1시간 동안 열처리 한 후, 24시간 동안 상온에서 방치한 후 1kHz, 0.5Vrms의 조건으로 측정하였다.
제1 이차상(SE)의 면적 비율은 샘플 칩의 바디(110)를 제1 및 제2 방향으로 절단한 단면의 중앙에 위치한 10μm×10μm 영역에서 측정하였고, SEM 및 SEM-EDS를 이용하여 측정하였다. 또한, 침상형 제1 이차상 존재 유무는 단축 길이 대비 장축 길이의 비가 4 이상인 제1 이차상인 하나 이상 관찰되는 경우 O로 표시하였고, 하나도 관찰되지 않는 경우 X로 표시하였다.
내전압은 각 시험번호 당 10개의 샘플 칩에 대하여 승압속도 20V/sec, 전류 제한 20mA 조건으로 측정하였다.
초기고장시간 및 MTTF(평균고장시간, Mean Time To Failure)는 각 시험번호 당 400개의 샘플 칩에 대하여 105℃, 12.6V의 조건으로 가속 수명 시험을 실시하였으며, 절연저항 측정값이 10kΩ 이하가 된 샘플 칩이 최초로 발생한 시간을 초기고장시간으로 하였으며, 각 샘플 칩의 절연저항 측정값이 10kΩ 이하가 된 시간의 평균값을 MTTF로 하였다.
시험
번호
유전체 분말 샘플 칩 신뢰성 평가
Si
(mol)
편석
유무
GS CV
(%)
유전율 SE의 면적 비율
(%)
침상형 SE 내전압
(V)
초기
고장시간
(hr)
MTTF
(hr)
1 0 X 0.28 1729 0 X 65 8.74 11.6
2 0.25 X 0.2 1767 1.1 O 80 10.49 36.2
3 0.83 X 0.18 1773 1.5 O 88 19.3 38
4 1.25 X 0.21 1770 1.6 O 73 18.4 35
5 1.66 X 0.29 1728 0.9 O 67 11.03 21.6
6 2.49 0.34 1729 0.5 O 65 8.55 17.3
7 3.32 O 0.37 1690 0.1 X 61 5.32 10.3
시험번호 1의 샘플 칩에서는 Ni, Mg, Al, Si 및 O를 포함하는 이차상(제1 이차상, SE)이 관찰되지 않았으며, MTTF가 열위하였다. 또한, 시험번호 1의 샘플칩에서 관찰된 이차상들은 모두 단축 길이 대비 장축 길이의 비가 4 미만으로 침상형 이차상도 관찰되지 않았다.
시험번호 2 내지 6의 경우, 10μm×10μm 영역에서 SE의 면적 비율이 0.5% 이상을 만족하였으며, 시험번호 1에 비하여 MTTF가 현저히 향상된 것을 확인할 수 있다.
또한, 10μm×10μm 영역에서 SE의 면적 비율이 0.9% 이상인 시험번호 2 내지 5의 경우 시험번호 1에 비하여 내전압 및 초기고장시간도 증가한 것을 확인할 수 있다.
또한, 10μm×10μm 영역에서 SE의 면적 비율이 1.1% 이상인 시험번호 2 내지 4의 경우 MTTF가 30hr 이상으로 시험번호 1에 비하여 MTTF가 3배 이상 증가하여 보다 더 현저한 효과가 있음을 확인할 수 있다.
또한, 10μm×10μm 영역에서 SE가 차지하는 면적 비율이 1.5 면적% 이상인 시험번호 3 및 4의 경우 내전압 및 초기고장시간도 다른 시험번호들에 비하여 현저히 증가한 것을 확인할 수 있다.
다만, 시험번호 7의 경우 제1 이차상이 관찰되었으나, 침상형 제1 이차상은 관찰되지 않아 MTTF가 향상되지 않았다.
도 6은 시험번호 1의 샘플칩 단면을 SEM-EDS로 분석한 이미지이다. 도 7은 시험번호 2의 샘플칩 단면을 SEM-EDS로 분석한 이미지이다. 도 8은 시험번호 3의 샘플칩 단면을 SEM-EDS로 분석한 이미지이다. 도 9는 시험번호 4의 샘플칩 단면을 SEM-EDS로 분석한 이미지이다. 도 6 내지 도 9에서 (a)는 Ni에 대한 맵핑 이미지, (b)는 Mg에 대한 맵핑 이미지, (c)는 Al에 대한 맵핑 이미지, (d)는 Si에 대한 맵핑 이미지, (e)는 O에 대한 맵핑 이미지로서, 각 원소의 존재 유무 및 농도를 확인할 수 있다.
또한, 하기 표 2는 도 6 내지 도 9에서 관찰된 이차상들의 단축 길이, 장축 길이 및 그 비율을 기재한 것이다. 하기 표 2에서 장축 및 단축은 각각 장축 길이 및 단축 길이를 의미하며 단위는 nm이고, 비율은 장축 길이를 단축 길이로 나눈 값을 기재한 것이다. 시험번호 1의 경우 관찰되는 모든 이차상들을 장축 및 단축을 측정한 것이고, 시험번호 2 내지 4의 경우 Ni, Mg, Al, Si 및 O를 포함하는 이차상(제1 이차상, SE)의 장축 및 단축을 측정하였다.
구분 시험번호 1 시험번호 2 시험번호 3 시험번호 4
장축 단축 비율 장축 단축 비율 장축 단축 비율 장축 단축 비율
1 144 144 1.00 206 173 1.19 513 406 1.26 144 80 1.79
2 144 122 1.18 305 173 1.76 464 356 1.30 419 230 1.82
3 122 96 1.27 913 265 3.45 446 159 2.80 210 102 2.06
4 169 122 1.39 542 136 4.00 529 113 4.70 331 130 2.56
5 367 217 1.69 746 169 4.40 680 113 6.04 219 80 2.72
6 169 96 1.77 725 140 5.18 1012 113 8.99 281 102 2.76
7 273 144 1.90 655 122 5.36 1083 120 13.60 219 72 3.04
8 290 152 1.91 410 76 5.40 1898 128 14.79 309 102 3.04
9 198 96 2.06 749 136 5.52 1882 118 15.90 395 108 3.67
10 169 76 2.24 516 76 6.81 1744 107 16.33 399 104 3.85
11 217 96 2.26 937 92 10.20       382 80 4.75
12 217 96 2.26 1333 122 10.91       905 183 4.94
13 303 122 2.48             579 102 5.70
14 472 183 2.59             708 114 6.23
15 198 76 2.61             733 114 6.45
16 198 76 2.61             703 102 6.92
17 307 107 2.86             703 89 7.94
18 313 107 2.92             620 78 8.00
19 203 68 3.00             1043 98 10.66
20 320 96 3.34             632 61 10.29
21 258 76 3.41             563 56 10.03
22 173 48 3.61             590 56 10.52
23 285 73 3.92             859 77 11.14
24                   836 73 11.45
25                   1019 86 11.90
26                   937 72 13.00
27                   1004 72 13.95
28                   857 57 15.00
29                   1116 72 15.53
시험번호 1의 경우 이차상의 단축 길이 대비 장축 길이의 비가 모두 4 미만이었으며, Si-O 이차상, Al-Si-O 이차상 및 Ni-Mg-O 이차상이 관찰되었으며, 관찰된 이차상 중 Ni, Mg, Al, Si 및 O를 포함하는 이차상(제1 이차상, SE)은 존재하지 않았다.
시험번호 2의 경우, 12개의 제1 이차상(SE)이 관찰되었으며, 12개의 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 8개, 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 2개로 관찰되었다. 또한, 10μm×10μm 영역에서 차지하는 면적 비율은 제1 이차상이 1.1%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 0.7%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 0.2%로 확인되었다.
시험번호 3의 경우, 10개의 제1 이차상(SE)이 관찰되었으며, 10개의 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 7개, 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 4개로 관찰되었다. 또한, 10μm×10μm 영역에서 차지하는 면적 비율은 제1 이차상이 1.5%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 0.9%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 0.7%로 확인되었다.
시험번호 4의 경우, 29개의 제1 이차상(SE)이 관찰되었으며, 29개의 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 20개, 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 10개로 관찰되었다. 또한, 10μm×10μm 영역에서 차지하는 면적 비율은 제1 이차상이 1.6%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상이 1.2%, 제1 이차상 중 단축 길이 대비 장축 길이의 비가 10 이상인 이차상이 0.5%로 확인되었다.
따라서, 유전체층(111)이 복수의 제1 이차상(SE)을 포함하며, 침상형 제1 이차상을 하나 이상 포함하는 경우 MTTF가 현저히 향상되어 신뢰성이 향상되는 것을 확인할 수 있다.
또한, 상기 표 1의 시험번호 1 내지 7의 유전체 분말을 비교해 보면, 유전체 분말의 코팅층에 포함된 Si 함량이 증가할수록 제1 이차상(SE)이 증가하는 경향을 보이나, 유전체 분말의 코팅층에 포함된 Si 함량이 1.66몰 이상인 경우에는 제1 이차상(SE)이 다시 감소하는 경향을 보였다. 이는 Si 함량이 증가함에 따라 Si가 균일하지 못하게 분포됨에 따른 것으로 해석되며, Si 함량이 2.49몰인 시험번호 6의 경우 Si가 뭉쳐있는 영역의 최대 크기가 100nm를 초과하였고, Si 함량이 3.32몰인 시험번호 7의 경우 Si가 뭉쳐있는 영역의 최대 크기가 200nm을 초과하여 Si의 분포가 불균일하였다.
도 12는 시험번호 7의 유전체 분말을 (a)SEM으로 관찰한 이미지 및 (b)SEM-EDS로 Si의 분포를 분석한 이미지이다. 도 13은 시험번호 3의 유전체 분말을 (a) SEM으로 관찰한 이미지 및 (b)SEM-EDS로 Si의 분포를 분석한 이미지이다. 도 12의 경우 Si가 뭉쳐있는 영역의 최대 크기가 200nm 초과로 Si의 편석이 발생한 것을 확인할 수 있다. 반면에, 도 13의 경우 Si가 뭉쳐있는 영역이 거의 관찰되지 않아 Si가 매우 균일하게 분포되어 있는 것을 확인할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
또한, 본 개시에서 사용된 '일 실시예'라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 실시예들은 다른 일 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일 실시예에서 설명된 사항이 다른 일 실시예에서 설명되어 있지 않더라도, 다른 일 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일 실시예에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일 실시예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 세라믹 전자 부품
110: 바디
111: 유전체층
SE: 제1 이차상
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금층
11: 유전체 분말
11a: 코어
11b: 코팅층

Claims (36)

  1. 유전체층 및 내부 전극을 포함하는 바디; 및
    상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
    Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상이라 할 때,
    상기 유전체층은 복수의 제1 이차상을 포함하며,
    상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상인
    세라믹 전자 부품.
  2. 제1항에 있어서,
    상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 10 이상인
    세라믹 전자 부품.
  3. 제1항에 있어서,
    상기 바디는 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면으로 포함하며,
    상기 바디를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에 포함된 제1 이차상 중 단축 길이 대비 장축 길이의 비가 4 이상인 이차상은 6개 이상인
    세라믹 전자 부품.
  4. 제3항에 있어서,
    상기 10μm×10μm 영역에 포함된 제1 이차상 중 단축 길이 대비 장축 길이의 비가 10 이상인 이차상은 2개 이상인
    세라믹 전자 부품.
  5. 제1항에 있어서,
    상기 바디는 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면으로 포함하며,
    상기 바디를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상이 차지하는 면적의 비율은 0.5% 이상인
    세라믹 전자 부품.
  6. 제5항에 있어서,
    상기 10μm×10μm 영역에서 제1 이차상이 차지하는 면적의 비율은 0.9% 이상인
    세라믹 전자 부품.
  7. 제5항에 있어서,
    상기 10μm×10μm 영역에서 제1 이차상이 차지하는 면적의 비율은 1.1% 이상인
    세라믹 전자 부품.
  8. 제5항에 있어서,
    상기 10μm×10μm 영역에서 유전체층이 차지하는 면적 중 제1 이차상이 차지하는 면적의 비율은 1.0% 이상인
    세라믹 전자 부품.
  9. 제1항에 있어서,
    Ni, Mg, Al, Si 및 O 중 하나 이상을 포함하지 않는 이차상을 제2 이차상이라 할 때,
    상기 유전체층은 하나 이상의 제2 이차상을 더 포함하며, 상기 유전체층에 포함된 모든 이차상의 개수 중 제1 이차상의 개수 비율은 30% 이상인
    세라믹 전자 부품.
  10. 제1항에 있어서,
    상기 복수의 제1 이차상 중 적어도 하나 이상은 상기 내부 전극과 일부 접하도록 배치되는
    세라믹 전자 부품.
  11. 제1항에 있어서,
    상기 복수의 제1 이차상 중 적어도 하나 이상은 상기 내부 전극과 유전체층의 계면에 배치되는
    세라믹 전자 부품.
  12. 제3항에 있어서,
    상기 바디를 제1 및 제2 방향으로 절단한 단면에서 상기 내부 전극은 끊김부를 포함하며, 상기 복수의 제1 이차상 중 적어도 하나 이상은 상기 끊김부를 관통하여 배치되는
    세라믹 전자 부품.
  13. 제1항에 있어서,
    상기 유전체층의 평균 두께는 0.4μm 이하인
    세라믹 전자 부품.
  14. 제1항에 있어서,
    상기 내부 전극의 평균 두께는 0.4μm 이하인
    세라믹 전자 부품.
  15. 제1항에 있어서,
    상기 유전체층은 복수의 유전체 결정립을 포함하며, 상기 유전체 결정립 크기에 대한 CV값은 0.21% 이하인
    세라믹 전자 부품.
  16. 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계;
    상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계;
    상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계; 및
    상기 코팅층이 형성된 유전체 물질을 건조하는 단계; 를 포함하는
    유전체 분말의 제조방법.
  17. 제16항에 있어서,
    상기 제1 원소는 Si이며, 상기 제1 원소를 포함한 화합물은 Si(OR)4
    유전체 분말의 제조방법.
  18. 제16항에 있어서,
    상기 유전체 물질은 BaTiO3, (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 및 Ba(Ti1-yZry)O3 (0<y<1) 중 하나 이상인
    유전체 분말의 제조방법.
  19. 제16항에 있어서,
    상기 제1 원소를 포함하는 화합물은 알콕사이드인
    유전체 분말의 제조방법.
  20. 제16항에 있어서,
    상기 제1 원소는 Si, Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상인
    유전체 분말의 제조방법.
  21. 제16항에 있어서,
    상기 코팅층은 Ba와 Si의 복합상을 포함하는
    유전체 분말의 제조방법.
  22. 제16항에 있어서,
    상기 유전체 물질은 BaTiO3, (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 및 Ba(Ti1-yZry)O3 (0<y<1) 중 하나 이상이며, 상기 제1 원소는 Si이고, 상기 제1 원소를 포함한 화합물은 Si(OR)4이고,
    상기 코팅층은 Ba와 Si의 복합상을 포함하는
    유전체 분말의 제조방법.
  23. 제16항에 있어서,
    상기 코팅층을 형성하는 단계의 열처리는 상기 수계 용액을 100℃ 이상의 온도에서 30분 이상 유지하여 행하는
    유전체 분말의 제조방법.
  24. 수계 용액에서 열처리를 통해 유전체 물질을 합성 및 입성장시키는 단계;
    상기 수계 용액을 냉각한 후, 상기 수계 용액에 제1 원소를 포함한 화합물을 추가하는 단계;
    상기 수계 용액을 열처리하여 상기 유전체 물질의 표면에 상기 제1 원소를 포함한 코팅층을 형성하는 단계;
    상기 코팅층이 형성된 유전체 물질을 건조하여 유전체 분말을 얻는 단계;
    상기 유전체 분말을 이용하여 세라믹 그린 시트를 형성하는 단계;
    상기 세라믹 그린 시트 상에 내부 전극용 도전성 페이스트를 인쇄한 후, 적층하여 적층체를 형성하는 단계;
    상기 적층체를 소성하여 유전체층 및 내부 전극을 포함하는 바디를 형성하는 단계; 및
    상기 바디에 외부 전극을 형성하는 단계; 를 포함하는
    세라믹 전자 부품의 제조방법.
  25. 제24항에 있어서,
    상기 유전체 물질은 BaTiO3이며, 상기 제1 원소는 Si이고, 상기 코팅층은 Ba와 Si의 복합상을 포함하는
    세라믹 전자 부품의 제조방법.
  26. 제25항에 있어서,
    상기 코팅층은 Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상을 더 포함하는
    세라믹 전자 부품의 제조방법.
  27. 제24항에 있어서,
    상기 유전체 물질은 BaTiO3, (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 및 Ba(Ti1-yZry)O3 (0<y<1) 중 하나 이상이며,
    상기 제1 원소는 Si, Mg, Mn, Al, V, Ca, Li, Cu, Dy, Tb, Nb, Sm, 및 Gd 중 하나 이상인
    세라믹 전자 부품의 제조방법.
  28. 제24항에 있어서,
    상기 제1 원소는 Si이며,
    상기 세라믹 그린 시트를 형성시 첨가제로 Si를 추가하는
    세라믹 전자 부품의 제조방법.
  29. 제28항에 있어서,
    상기 제1 원소를 포함한 화합물은 Si(OR)4
    유전체 분말의 제조방법.
  30. 제24항에 있어서,
    상기 유전체 분말은 상기 BaTiO3 100 몰 대비 Si를 0.25몰 이상 2.49몰 이하로 포함하는
    세라믹 전자 부품의 제조방법.
  31. 제24항에 있어서,
    상기 유전체 분말은 상기 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.66몰 이하로 포함하는
    세라믹 전자 부품의 제조방법.
  32. 제24항에 있어서,
    상기 유전체 분말은 상기 BaTiO3 100 몰 대비 Si를 0.25몰 이상 1.25몰 이하로 포함하는
    세라믹 전자 부품의 제조방법.
  33. 제30항에 있어서,
    상기 코팅층을 형성하는 단계의 열처리는 상기 수계 용액을 100℃ 이상의 온도에서 30분 이상 유지하여 행하는
    세라믹 전자 부품의 제조방법.
  34. 제30항에 있어서,
    Ni, Mg, Al, Si 및 O를 포함하는 이차상을 제1 이차상이라 할 때,
    상기 유전체층은 복수의 제1 이차상을 포함하며,
    상기 복수의 제1 이차상 중 적어도 하나 이상은 단축 길이 대비 장축 길이의 비가 4 이상인
    세라믹 전자 부품의 제조방법.
  35. 제34항에 있어서,
    상기 바디는 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되며 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되며 제3 방향으로 대향하는 제5 및 제6 면으로 포함하며,
    상기 바디를 제1 및 제2 방향으로 절단한 단면의 중앙부에 위치한 10μm×10μm 영역에서 제1 이차상이 차지하는 면적의 비율은 0.5% 이상인
    세라믹 전자 부품의 제조방법.
  36. 제24항에 있어서,
    상기 소성은 질소(N2) 기체와 0.05 내지 0.2 vol%의 수소(H2) 기체가 혼합된 기체 분위기 하에서 수행되는
    세라믹 전자 부품의 제조방법.
KR1020220044143A 2021-09-14 2022-04-08 세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법 KR20230039496A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/859,557 US20230080684A1 (en) 2021-09-14 2022-07-07 Ceramic electronic component, method of manufacturing ceramic electronic component, and method of producing dielectric powder
JP2022114705A JP2023042562A (ja) 2021-09-14 2022-07-19 セラミック電子部品、その製造方法、及び誘電体粉末の製造方法
CN202211090296.1A CN115810487A (zh) 2021-09-14 2022-09-07 陶瓷电子组件及其制造方法和制造介电粉末的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210122734 2021-09-14
KR1020210122734 2021-09-14

Publications (1)

Publication Number Publication Date
KR20230039496A true KR20230039496A (ko) 2023-03-21

Family

ID=85801407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220044143A KR20230039496A (ko) 2021-09-14 2022-04-08 세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법

Country Status (1)

Country Link
KR (1) KR20230039496A (ko)

Similar Documents

Publication Publication Date Title
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP2017191948A (ja) 積層セラミック電子部品
JP2001126946A (ja) 積層セラミック電子部品及びその製造方法
JPH11251173A (ja) 積層セラミック電子部品
US11688558B2 (en) Ceramic electronic component and method of manufacturing the same
KR102163417B1 (ko) 적층 세라믹 커패시터
JP2021111768A (ja) セラミック電子部品及びその製造方法
US6627120B2 (en) Conductive paste and laminated ceramic electronic component
US20230080684A1 (en) Ceramic electronic component, method of manufacturing ceramic electronic component, and method of producing dielectric powder
US11062847B2 (en) Capacitor component and method for manufacturing the same
US20230335338A1 (en) Multilayer electronic component and method for manufacturing multilayer electronic component
KR20230039496A (ko) 세라믹 전자 부품, 그 제조 방법 및 유전체 분말의 제조방법
JP2022097375A (ja) セラミック電子部品
EP4376036A1 (en) Multilayer electronic component
JP2014172769A (ja) 積層セラミックコンデンサ
US20240222013A1 (en) Multilayer electronic component and method of manufacturing the same
US20230343514A1 (en) Conductive paste and multilayer electronic component
JP4441951B2 (ja) 積層セラミック電子部品
US20230207194A1 (en) Multilayer ceramic electronic component
US20240212941A1 (en) Multilayer electronic component
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
US20240203649A1 (en) Multilayer electronic component
US20230290574A1 (en) Ceramic electronic component
KR20230157045A (ko) 적층형 전자 부품
JP2024092985A (ja) 積層型電子部品