KR20230032439A - 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법 - Google Patents

레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법 Download PDF

Info

Publication number
KR20230032439A
KR20230032439A KR1020210115282A KR20210115282A KR20230032439A KR 20230032439 A KR20230032439 A KR 20230032439A KR 1020210115282 A KR1020210115282 A KR 1020210115282A KR 20210115282 A KR20210115282 A KR 20210115282A KR 20230032439 A KR20230032439 A KR 20230032439A
Authority
KR
South Korea
Prior art keywords
light source
laser light
alignment
wafer
laser
Prior art date
Application number
KR1020210115282A
Other languages
English (en)
Other versions
KR102560903B9 (ko
KR102560903B1 (ko
Inventor
김민규
이정환
최리노
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020210115282A priority Critical patent/KR102560903B1/ko
Publication of KR20230032439A publication Critical patent/KR20230032439A/ko
Application granted granted Critical
Publication of KR102560903B1 publication Critical patent/KR102560903B1/ko
Publication of KR102560903B9 publication Critical patent/KR102560903B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법에 관한 것으로, 웨이퍼 칩의 가장자리에 정렬패턴이 형성되고, 정렬패턴이 형성된 웨이퍼 칩이 하부 및 상부에 서로 대향하도록 이격 배치되며, 한 쌍의 웨이퍼 칩의 일측에 형성된 정렬패턴을 통과하는 제1레이저 광원과 일측의 수직으로 형성된 정렬패턴을 통과하는 제2레이저 광원이 조사되고, 정렬패턴을 통과하도록 조사된 각각의 레이저 광원이 광센서를 통해 감지되어 각각의 레이저 광원의 조도값이 위치별로 측정되어 측정된 위치별 조도값에서 하부 웨이퍼 칩 및 상부 웨이퍼 칩 각각의 정렬패턴에 의해 변화된 조도값의 위치에 따라 하부 및 상부 웨이퍼 칩 중 어느 하나의 수평이동 상태, 회전 상태, 및 틀어짐 상태 중 적어도 하나가 판단하는 구성으로 가시광 레이저를 이용하여 다양한 실리콘 웨이퍼 칩 정렬에 적용이 가능하며, 정렬 정확도가 향상됨에 따라 플러그의 접촉 저항을 개선시킬 수 있으며, 정렬패턴을 위한 추가적인 공정이 불필요하여 비용 및 시간을 절감할 수 있다.

Description

레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법{A METHOD FOR FINE ALIGNMENT OF WAFER CHIPS USING A LASER LIGHT SOURCE}
본 발명은 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법에 관한 것으로, 다이렉트 본딩 인터커넥트(Direct bonding interconnect)시 발생하는 미세 정렬 오차를 최소화할 수 있도록 한 기술에 관한 것이다.
실리콘 기반의 MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistors) 반도체 소자의 스케일은 무어의 법칙(Moore's law)을 따르며 진행되어 왔다. 하지만 스케일링이 진행됨에 따라 물리적 한계에 도달하였고, 이를 해결하기 위해 전공정에서는 Strained silicon, High-K metal-gate, FinFET 등의 여러가지 구조가 제시되어 문제를 해결하였다.
하지만 추가적인 스케일링을 위해서는 후공정 기술의 개발이 필수적이다. 후공정에서는 Trough Silicon Via(TSV), Direct Bonding Interconnect(DBI)와 같은 방법들이 제시되어 문제를 해결하고 있다.
DBI는 Back end of line에 있는 Cu를 직접 연결하는 공정이고, TSV와 비교하여 칩과 칩이 연결되는 Cu의 길이가 짧기 때문에 배선의 저항이 크게 감소하여 소자의 성능을 높일 수 있다.
하지만, DBI는 복수의 불투명한 웨이퍼 칩을 겹친 상태에서 미세 정렬을 진행해야 하기 때문에 정렬 정확도가 많이 떨어지고, 이로 인하여 배선의 저항이 높아지는 단점이 존재한다.
최근에는 DBI 공정 진행시 실리콘 웨이퍼 칩을 투과할 수 있는 적외선 레이저 광원을 이용하여 웨이퍼 칩을 정렬하고 있다. 적외선 레이저 광원을 이용한 정렬 방법은 정렬을 하고자 하는 실리콘 웨이퍼 칩을 겹쳐 놓은 상태에서 미리 생성해 놓은 얼라인 키(Align key)에 레이저 광원을 인가하여 정렬하는 방식이다.
하지만 적외선 레이저 광원을 이용한 웨이퍼 칩 정렬 기술은 실리콘 웨이퍼 칩이 아닌 다른 물질의 웨이퍼 칩을 사용할 경우 투과를 하지 못하여 실리콘 웨이퍼 칩 외의 기판을 이용할 경우 이용할 수 없다는 문제가 있다.
또한, 얼라인 키를 이용한 웨이퍼 칩의 정렬은 정확도가 높지 않아 마이크로미터(um) 이하의 미세 정렬이 어렵다는 문제가 있다.
따라서, 기존 적외선 방식을 이용한 정렬 방법과는 다른 새로운 레이저 광원 시스템과 칩에 미리 생성해 놓은 패턴을 이용하여 마이크로미터 이하의 미세 정렬 방법을 제공하고자 한다.
대한민국 등록특허 제10-2176254호(2020.11.09)
본 발명은, 두 웨이퍼 칩을 본딩 시 정렬패턴이 형성된 웨이퍼 칩에 레이저 광원을 조사하여 광원의 조도를 통해 미세정렬할 수 있는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법을 제공할 수 있다.
본 발명의 일 측면에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법은 웨이퍼 칩의 가장자리에 정렬패턴이 형성되는 정렬패턴 형성 단계; 상기 정렬패턴이 형성된 웨이퍼 칩이 하부 및 상부에 서로 대향하도록 이격 배치되는 웨이퍼 칩 배치 단계; 상기 하부 및 상부 웨이퍼 칩 각각의 일측에 형성된 정렬패턴을 통과하는 제1레이저 광원과 상기 일측의 수직으로 형성된 정렬패턴을 통과하는 제2레이저 광원이 조사되는 레이저 조사 단계; 상기 정렬패턴을 통과하도록 조사된 각각의 레이저 광원이 광센서를 통해 감지되어 각각의 레이저 광원의 조도값이 위치별로 측정되는 광원 측정 단계; 및 상기 하부 및 상부 웨이퍼 칩 각각의 정렬패턴에 의해 변화된 조도값의 위치에 따라 하부 및 상부 웨이퍼 칩 중 어느 하나의 수평이동(Move) 상태, 회전(Rotation) 상태, 및 틀어짐(Tilt) 상태 중 적어도 하나가 판단되는 정렬 상태 판단 단계를 포함할 수 있다.
바람직하게는, 상기 정렬 상태 판단 단계는 하부 및 상부 웨이퍼 칩 중 어느 하나를 기준으로 정렬 상태를 판단할 수 있다.
바람직하게는, 상기 수평이동 상태는 상기 제1레이저 광원 및 제2레이저 광원 중 어느 하나로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값의 위치가 서로 다를 수 있다.
바람직하게는, 상기 회전 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값의 위치가 서로 다를 수 있다.
바람직하게는, 상기 틀어짐 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값 사이의 간격이 서로 다를 수 있다.
바람직하게는, 상기 틀어짐 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩 사이의 조도값이 서로 다를 수 있다.
바람직하게는, 상기 각각의 레이저 광원으로부터 측정된 조도값으로 상기 한 쌍의 웨이퍼 칩에 대하여 수평 방향과 수직 방향의 조도변화를 나타내는 조도 그래프를 생성하는 그래프 생성 단계를 더 포함할 수 있다.
바람직하게는, 상기 하부 웨이퍼 칩과 상부 웨이퍼 칩 각각에 형성된 정렬패턴에 의해 변화된 조도값의 위치가 서로 일치하도록 상기 하부 웨이퍼 칩과 상부 웨이퍼 칩이 정렬되는 미세 정렬 단계를 더 포함할 수 있다.
바람직하게는, 상기 정렬된 한 쌍의 웨이퍼 칩이 본딩되는 다이렉트 본딩 단계를 더 포함할 수 있다.
바람직하게는, 상기 정렬패턴은 금속물질로 형성될 수 있다.
본 발명에 따르면, 가시광 레이저를 이용하여 다양한 실리콘 웨이퍼 칩 정렬에 적용이 가능하며, 정렬 정확도가 향상됨에 따라 플러그의 접촉 저항을 개선시킬 수 있다.
또한, 정렬패턴을 위한 추가적인 공정이 불필요하여 비용 및 시간을 절감할 수 있다.
도 1은 일 실시예에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 순서를 나타낸 블록도이다.
도 2는 일 실시예에 따른 웨이퍼 칩에 정렬패턴을 형성하는 순서를 나타낸 모식도이다.
도 3은 일 실시예에 따른 한 쌍의 웨이퍼 칩이 대향된 모습을 나타낸 단면도이다.
도 4는 일 실시예에 따른 레이저 광원의 조사방향을 나타낸 평면도이다.
도 5는 일 실시예에 따른 하부 웨이퍼 칩과 상부 웨이퍼 칩의 불일치를 계략적으로 나타낸 모식도이다.
도 6은 일 실시예에 따른 정렬 상태를 나타낸 조도 그래프이다.
도 7은 일 실시예에 따른 수평이동 상태를 나타낸 조도 그래프이다.
도 8은 일 실시예에 따른 회전 상태를 나타낸 조도 그래프이다.
도 9은 일 실시예에 따른 틀어짐 상태를 나타낸 조도 그래프이다.
도 10는 일 실시예에 따른 회전 상태와 틀어짐 상태를 나타낸 조도 그래프이다.
도 11은 일 실시예에 따른 회전 상태와 수평이동 상태를 나타낸 조도 그래프이다.
도 12은 일 실시예에 따른 수평이동 상태, 회전 상태, 및 틀어짐 상태를 나타낸 조도 그래프이다.
이하에서는 본 발명에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 목적 및 효과는 하기의 설명에 의해서 자연스럽게 이해되거나 보다 분명해질 수 있으며, 하기의 기재만으로 본 발명의 목적 및 효과가 제한되는 것은 아니다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
도 1은 일 실시예에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 순서를 나타낸 블록도이다.
도 1에서 나타낸 바와 같이 일 실시예에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 순서는 정렬패턴 형성 단계(S100), 웨이퍼 칩 배치 단계(S200), 레이저 조사 단계(S300), 광원 측정 단계(S400), 및 정렬 상태 판단 단계(S500)를 포함할 수 있다.
정렬패턴 형성 단계(S100)는 웨이퍼 칩의 가장자리에 정렬패턴(10)이 형성될 수 있다.
웨이퍼 칩 배치 단계(S200)는 정렬패턴(10)이 형성된 웨이퍼 칩이 하부 및 상부에 서로 대향하도록 이격 배치될 수 있다.
레이저 조사 단계(S300)는 정렬패턴(10)이 형성된 한 쌍의 웨이퍼 칩의 일측에 형성된 정렬패턴(10)을 통과하는 제1레이저 광원(300)과 일측의 수직으로 형성된 정렬패턴(10)을 통과하는 제2레이저 광원(400)이 조사될 수 있다. 여기서, 레이저 조사 단계(S300)는 제1레이저 광원(300)과 제2레이저 광원(400)이 교차하도록 조사될 수 있다.
광원 측정 단계(S400)는 정렬패턴(10)을 통과하도록 조사된 각각의 레이저 광원이 광센서를 통해 감지되어 각각의 레이저 광원의 조도값이 위치별로 측정될 수 있다.
정렬 상태 판단 단계(S500)는 하부 웨이퍼 칩(100) 및 상부 웨이퍼 칩(200) 각각의 정렬패턴(10)에 의해 변화된 조도값의 위치에 따라 하부 및 상부 웨이퍼 칩 중 어느 하나의 수평이동 상태(Move), 회전 상태(Rotation), 및 틀어짐(tilt) 상태 중 적어도 하나가 판단될 수 있다.
이때, 하부 및 상부 웨이퍼 칩(100, 200)의 중 어느 하나를 기준으로 정렬 상태를 판단할 수 있고, 수평이동 상태는 상기 제1레이저 광원(300) 및 제2레이저 광원(400) 중 어느 하나로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의해 변화된 조도값의 위치가 서로 다를 수 있으며, 회전 상태는 상기 제1레이저 광원(300) 및 제2레이저 광원(400)으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의해 변화된 조도값의 위치가 서로 다를 수 있고, 틀어짐 상태는 상기 제1레이저 광원(300) 및 제2레이저 광원(400)으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의해 변화된 조도값 사이의 간격이 서로 다를 수 있고, 제1레이저 광원(300) 및 제2레이저 광원(400)으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩(200) 사이의 조도값이 서로 다를 수 있다.
여기서, 일 실시예에 따른 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법은 그래프 생성 단계, 미세 정렬 단계, 다이렉트 본딩 단계를 더 포함할 수 있다.
그래프 생성 단계는 각각의 레이저 광원으로부터 측정된 조도값으로 상기 한 쌍의 웨이퍼 칩에 대하여 수평 방향과 수직 방향의 조도변화를 나타내는 조도 그래프(310, 320, 410, 420)를 생성할 수 있다.
미세 정렬 단계는 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200) 각각에 형성된 정렬패턴(10)에 의해 변화된 조도값의 위치가 서로 일치하도록 상기 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)이 정렬될 수 있다.
다이렉트 본딩 단계는 정렬된 한 쌍의 웨이퍼 칩이 본딩될 수 있으며, 복수의 웨이퍼 칩이 반복적으로 적층되어 본딩될 수 있다. 여기서, 정렬패턴(10)은 금속물질로 형성될 수 있다.
도 2는 일 실시예에 따른 웨이퍼 칩에 정렬패턴을 형성하는 순서를 나타낸 모식도이다.
도 2에서 나타낸 바와 같이, 일 실시예에 따른 웨이퍼 칩에 정렬패턴(10)을 형성하는 순서는 도 2의 (a)의 웨이퍼 칩에서 다이렉트 본딩 인터커넥트(Direct bonding interconnect)하기 위해서 금속 플러그가 연결될 라인과 정렬패턴(10)을 위한 라인을 형성하는 마스크를 이용하여 도 2의 (b)와 같은 형태로 보호층을 형성한다. 이후 식각공정을 통해 도 2의 (c)와 같이 웨이퍼 칩의 일부를 식각한다. 그런 다음, 보호층을 제거하여 패턴이 형성된 자리에 도 2의 (d)와 같이 금속층을 형성한다. 형성된 금속층을 화학적 및 물리적 평탄화(CMP)하여 도 2의 (e)와 같은 형태로 정렬패턴(10)을 형성한다.
상술한 바와 같이, 정렬패턴(10)을 형성하기 위해 추가적인 공정이 필요 없기 때문에 시간과 공정 비용을 절감할 수 있다.
여기서, 정렬패턴(10)은 길이 1 ~ 3cm, 너비 0.3 ~ 3 μm, 두께 0.05 ~ 0.5μm로 형성될 수 있으나, 정렬패턴(10)이 반드시 상술한 길이, 너비, 및 두께의 범위에 한정되는 것은 아니다. 또한, 정렬패턴(10)은 일자형 막대 모양으로 형성될 수 있으나, 정렬 오차를 효과적으로 확인하기 위해 막대 모양뿐 만이 아니라 다른 모양으로도 형성될 수 있으며, 정렬패턴(10)의 형성 개수는 한정하지 아니한다.
도 3은 일 실시예에 따른 한 쌍의 웨이퍼 칩이 대향된 모습을 나타낸 단면도이다.
도 3에서 나타낸 바와 같이, 웨이퍼 칩을 다이렉트 본딩 인터커텍트를 하기 위해서는 한 쌍의 웨이퍼 칩을 정밀하게 본딩해야 한다. 즉, 정렬패턴(10)이 형성된 한 쌍의 웨이퍼 칩을 하부 및 상부에 대향하도록 이격 배치하여 다이렉트 본딩 인터커텍트 공정을 진행할 수 있다. 여기서, 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)의 다이렉트 본딩 인터커텍트 공정을 하기 위해서 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)을 정렬해야 한다.
이때, 서로 대향하여 배치된 상부 웨이퍼 칩(200)과 하부 웨이퍼 칩(100)에 기존의 서로 대향된 한 쌍의 웨이퍼 칩을 관통하는 레이저를 조사하여 두 웨이퍼를 정렬하는 과정이 진행될 수 있으나, 기존의 정렬 과정만으로는 미세한 정렬오차가 발생하므로 정렬오차를 최소화하기 위해 가시광의 레이저 광원을 이용하여 미세 정렬을 진행할 수 있다.
도 4는 일 실시예에 따른 레이저 광원의 조사방향을 나타낸 평면도이다.
도 4에서 나타낸 바와 같이, 레이저 광원은 웨이퍼 칩에 형성된 정렬패턴(10)에 평행하도록 조사될 수 있다. 이때, 레이저 광원은 웨이퍼 칩의 꼭지점을 기준으로 일측에 형성된 정렬패턴(10)과 일측의 수직으로 형성된 정렬패턴(10) 각각에 조사될 수 있다. 조사된 적어도 하나의 레이저 광원은 레이저 광원의 타측에 형성된 광센서를 통해 감지될 수 있으며, 감지된 레이저 광원으로부터 조도가 측정될 수 있다. 광센서는 제1레이저 광원(300)을 감지하는 제1광센서(500)와 제2레이저 광원(400)을 감지하는 제2광센서(600)로 구비될 수 있다.
도 5는 일 실시예에 따른 하부 웨이퍼 칩과 상부 웨이퍼 칩의 불일치를 계략적으로 나타낸 모식도이다.
도 5에서 나타낸 바와 같이, 일 실시예에 따른 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)의 불일치는 수평이동 상태, 회전 상태, 및 틀어짐 상태로 규정할 수 있다. 수평이동 상태는 하부 웨이퍼 칩(100)을 기준으로 하였을 때, 상부 웨이퍼 칩(200)의 위치가 상하좌우 중 어느 한 방향으로 치우친 것을 의미하고, 회전 상태는 상부 웨이퍼 칩(200)을 위에서 바라봤을 때, 시계방향 혹은 반시계방향으로 이동한 것을 의미하며, 틀어짐 상태는 상부 웨이퍼 칩(200)을 측면에서 바라봤을 때, 하부 웨이퍼 칩(100)을 기준으로 일정 각도 틀어진 것을 의미한다.
상술한 수평이동 상태, 회전 상태, 및 틀어짐 상태에 대한 미세 정렬 없이 두 웨이퍼 칩을 본딩한다면 컨택저항(Contact resistance)가 증가하여 소자에 악영향을 미칠 수 있다.
따라서, 수평이동 상태, 회전 상태, 및 틀어짐 상태를 정렬하기 위해 두 방향으로 레이저 광원을 조사하고, 조사된 레이저 광원으로부터 조도를 측정한 후, 정렬패턴(10)에 의해 변화된 조도를 통해 두 웨이퍼 칩의 미세 정렬을 진행할 수 있다.
제1레이저 광원(300)과 제2레이저 광원(400)으로부터 측정된 조도값으로 한 쌍의 웨이퍼에 대하여 수평 방향과 수직 방향의 조도 그래프(310, 320, 410, 420)로 나타낼 수 있다.
이때, 수평 방향 및 수직 방향 조도 그래프(310, 320, 410, 420)는 각각의 레이저 광원에 따라서 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)에 대하여 각각 표시될 수 있고, 제1레이저 광원(300)과 제2레이저 광원(400)에 대한 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의한 변화된 조도값을 각각 나타낼 수 있다.
여기서, 제1레이저 광원(300)에 대한 하부 웨이퍼 칩(100)의 정렬패턴(10)에 의해 변화된 조도값 위치를 제1레이저 광원(300)의 제1위치(31)로 설정할 수 있고, 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의해 변화된 조도값 위치를 제1레이저 광원(300)의 제2위치(32)로 설정할 수 있으며, 수직 방향 조도 그래프에서 제1위치(31)와 제2위치(32) 사이를 제1레이저 광원(300)의 제3위치(33)로 설정할 수 있다.
또한, 제2레이저 광원(400)에 대한 하부 웨이퍼 칩(100)의 정렬패턴(10)에 의해 변화된 조도값 위치를 제2레이저 광원(400)의 제1위치(41)로 설정할 수 있고, 상부 웨이퍼 칩(200)의 정렬패턴(10)에 의해 변화된 조도값 위치를 제2레이저 광원(400)의 제2위치(42)로 설정할 수 있으며, 제2레이저 광원(400)에서의 제1위치(41)와 제2위치(42) 사이를 제2레이저 광원(400)의 제3위치(43)로 설정할 수 있다.
후술하는 조도 그래프(310, 320, 410, 420)에서는 이해를 돕기 위해 제1레이저 광원(300)의 제1위치(31), 제2레이저 광원(400)의 제2위치(32), 제1레이저 광원(300)의 제3위치(33), 제2레이저 광원(400)의 제1위치(41), 제2레이저 광원(400)의 제2위치(42), 및 제2레이저 광원(400)의 제3위치(43)로 설명하도록 한다.
도 6은 일 실시예에 따른 정렬 상태를 나타낸 조도 그래프이다.
도 6에서 나타낸 바와 같이, 일 실시예에 따른 한 쌍의 웨이퍼 칩의 정렬 상태의 조도 그래프(310, 320, 410, 420)는 수평이동 상태, 회전 상태, 및 틀어짐 상태를 모두 정렬하여 제1레이저 광원(300)과 제2레이저 광원(400)의 각각의 제1위치(31, 41)와 제2위치(32, 42)가 서로 일치하는 것을 정렬 상태로 판단할 수 있다.
도 7은 일 실시예에 따른 수평이동 상태를 나타낸 조도 그래프이다.
도 7에서 나타낸 바와 같이, 일 실시예에 따른 수평이동 상태의 조도 그래프(310, 320, 410, 420)는 제1레이저 광원(300) 및 제2레이저 광원(400) 각각의 제1위치(31, 41)를 기준으로 하여 제1레이저 광원(300)의 제2위치(32) 및 제2레이저 광원(400)의 제2위치(42) 중 어느 하나가 제1위치(31, 41)와 서로 다르면 수평이동 상태로 판단할 수 있다.
이는 제1레이저 광원(300)과 제2레이저 광원(400)이 도 4와 같이 서로 수직한 방향으로 서로 다른 축의 정렬패턴(10)을 조사하기 때문에 각각의 축을 x, y 라고 가정할 때, 하나의 축의 이동을 확인할 수 있다.
즉, 제1레이저 광원(300) 및 제2레이저 광원(400) 중 어느 하나의 수평 방향의 조도 그래프(310, 320, 410, 420)에서 제1위치(31, 41)와 제2위치(32, 42)가 서로 다르면 하부 웨이퍼 칩(100)을 기준으로 상부 웨이퍼 칩(200)이 한쪽 방향으로 이동되었다는 것으로 판단할 수 있다.
도 8은 일 실시예에 따른 회전 상태를 나타낸 조도 그래프이다.
도 8에서 나타낸 바와 같이, 일 실시예에 따른 회전 상태의 조도 그래프(310, 320, 410, 420)는 제1레이저 광원(300)과 제2레이저 광원(400)으로부터 도출된 조도 그래프(310, 320, 410, 420)를 비교해볼 때, 두 레이저 광원의 수평 조도 그래프(310, 320, 410, 420) 각각에서 제1위치(31, 41)와 제2위치(32, 42)가 서로 다르면 회전 상태로 판단할 수 있다.
이는 상부 웨이퍼 칩(200)을 위에서 바라볼 때, 하부 웨이퍼 칩(100)을 기준으로 상부 웨이퍼 칩(200)이 시계방향으로 혹은 반시계방향으로 회전되어 하부 웨이퍼 칩(100)과 상부 웨이퍼 칩(200)의 정렬패턴(10)이 다소 차이가 발생한 것을 의미한다.
즉, 제1레이저 광원(300) 및 제2레이저 광원(400)으로부터 도출된 수평 방향의 조도 그래프(310, 320, 410, 420) 각각에서 하부 웨이퍼 칩(100)을 기준으로 제1레이저 광원(300)의 제1위치(31)와 제1레이저 광원(300)의 제2위치(32)가 서로 다르고, 제2레이저 광원(400)의 제1위치(41)와 제2레이저 광원(400)의 제2위치(42)가 서로 다르면 상부 웨이퍼 칩(200)을 회전 상태로 판단할 수 있다.
도 9은 일 실시예에 따른 틀어짐 상태를 나타낸 조도 그래프이다.
도 9에서 나타낸 바와 같이, 일 실시예에 따른 틀어짐 상태의 조도 그래프(310, 320, 410, 420)는 제1레이저 광원(300)의 제3위치(33)와 제2레이저 광원(400)의 제3위치(43)의 조도값이 서로 다르면 틀어짐 상태로 판단할 수 있다.
즉, 제1레이저 광원(300)의 제1위치(31)와 제2위치(32) 사이의 조도값 및 제2레이저 광원(400)의 제1위치(41)와 제2위치(42) 사이의 조도값이 다르면 하부 웨이퍼 칩(100)을 기준으로 상부 웨이퍼 칩(200)을 틀어짐 상태로 판단할 수 있다.
또한, 틀어짐 상태는 제1레이저 광원(300)의 제1위치(31)와 제2위치(32) 사이의 간격과 제2레이저 광원(400)의 제1위치(41)와 제2위치(42) 사이의 간격의 차이에 의해 상부 웨이퍼 칩(200)이 틀어짐 상태라고 판단할 수 있다.
도 10는 일 실시예에 따른 회전 상태와 틀어짐 상태를 동시에 나타낸 조도 그래프이다.
도 10에서 나타낸 바와 같이, 일 실시예에 따른 회전 상태와 틀어짐 상태의 조도 그래프(310, 320, 410, 420)는 회전 상태와 틀어짐 상태에서의 특징이 동시에 나타날 수 있다.
즉, 제1레이저 광원(300)의 제1위치(31)와 제2레이저 광원(400)의 제1위치(41) 각각을 기준으로 하여 각 광원의 제1위치(31, 41)와 제2위치(32, 42)가 서로 다를 수 있고, 제1레이저 광원(300)의 제1위치(31)와 제2위치(32) 사이와 제2레이저 광원(400)의 제1위치(41)와 제2위치(42) 사이의 간격 또는 제1레이저 광원(300)의 제3위치(33)의 조도값과 제2레이저 광원(400)의 제3위치(43)의 조도값이 서로 다르면 회전 상태와 틀어짐 상태를 동시에 판단할 수 있다.
도 11은 일 실시예에 따른 회전 상태와 수평이동 상태를 나타낸 조도 그래프이다.
도 11에서 나타낸 바와 같이, 일 실시예에 따른 회전 상태와 수평이동 상태의 조도 그래프(310, 320, 410, 420)는 회전 상태와 수평이동 상태의 특징이 동시에 나타날 수 있다. 단, 상부 웨이퍼 칩(200)의 회전과 수평이동으로 각 레이저 광원의 제1위치(31, 41)를 기준으로 제1레이저 광원(300)의 제2위치(32)와 제2레이저 광원(400)의 제2위치(42)가 서로 다를 수 있다.
즉, 제1레이저 광원(300)의 제1위치(31)를 기준으로 제1레이저 광원(300)의 제2위치(32)에 대한 조도값 위치의 변화량과 제2레이저 광원(400)의 제1위치(41)를 기준으로 제2레이저 광원(400)의 제2위치(42)에 대한 조도값 위치의 변화량이 서로 다르면 회전 상태와 수평이동 상태를 동시에 판단할 수 있다.
도 12은 일 실시예에 따른 수평이동 상태, 회전 상태, 및 틀어짐 상태를 나타낸 조도 그래프이다.
도 12에서 나타낸 바와 같이, 일 실시예에 따른 수평이동 상태, 회전 상태, 및 틀어짐 상태를 모두 나타낸 조도 그래프(310, 320, 410, 420)는 수평이동 상태, 회전 상태, 및 틀어짐 상태의 특징이 동시에 나타날 수 있다.
즉, 제1레이저 광원(300)의 제1위치(31)를 기준으로 제1레이저 광원(300)의 제2위치(32)에 대한 조도값 위치의 변화량과 제2레이저 광원(400)의 제1위치(41)를 기준으로 제2레이저 광원(400)의 제2위치(42)에 대한 조도값 위치의 변화량이 서로 다르고, 제1레이저 광원(300)의 제3위치(33)의 조도값과 제2레이저 광원(400)의 제3위치(43)의 조도값이 다르면 수평이동 상태, 회전 상태, 틀어짐 상태가 동시에 나타난 것으로 판단할 수 있다. 이때, 틀어짐 상태는 제1레이저 광원(300)의 제1위치(31)와 제2위치(32) 사이의 간격과 제2레이저 광원(400)의 제1위치(41)와 제2위치(42) 사이의 간격이 서로 다르면 틀어짐 상태로 판단할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명을 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리 범위는 설명한 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태에 의하여 정해져야 한다.
100: 하부 웨이퍼 칩 200: 상부 웨이퍼 칩
300: 제1레이저 광원 400: 제2레이저 광원
500: 제1광센서 600: 제2광센서
310: 제1레이저 광원의 하부 웨이퍼 칩 조도 그래프
320: 제1레이저 광원의 상부 웨이퍼 칩 조도 그래프
410: 제2레이저 광원의 하부 웨이퍼 칩 조도 그래프
420: 제2레이저 광원의 상부 웨이퍼 칩 조도 그래프
10: 정렬패턴
31: 제1레이저 광원의 제1위치 32: 제1레이저 광원의 제2위치
33: 제1레이저 광원의 제3위치
41: 제2레이저 광원의 제1위치 42: 제2레이저 광원의 제2위치
43: 제2레이저 광원의 제3위치

Claims (10)

  1. 웨이퍼 칩의 가장자리에 정렬패턴이 형성되는 정렬패턴 형성 단계;
    상기 정렬패턴이 형성된 웨이퍼 칩이 하부 및 상부에 서로 대향하도록 이격 배치되는 웨이퍼 칩 배치 단계;
    상기 하부 및 상부 웨이퍼 칩 각각의 일측에 형성된 정렬패턴을 통과하는 제1레이저 광원과 상기 일측의 수직으로 형성된 정렬패턴을 통과하는 제2레이저 광원이 조사되는 레이저 조사 단계;
    상기 정렬패턴을 통과하도록 조사된 각각의 레이저 광원이 광센서를 통해 감지되어 각각의 레이저 광원의 조도값이 위치별로 측정되는 광원 측정 단계; 및
    상기 하부 및 상부 웨이퍼 칩 각각의 정렬패턴에 의해 변화된 조도값의 위치에 따라 하부 및 상부 웨이퍼 칩 중 어느 하나의 수평이동(Move) 상태, 회전(Rotation) 상태, 및 틀어짐(Tilt) 상태 중 적어도 하나가 판단되는 정렬 상태 판단 단계를 포함하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  2. 제1항에 있어서,
    상기 정렬 상태 판단 단계는 하부 및 상부 웨이퍼 칩 중 어느 하나를 기준으로 정렬 상태를 판단하는 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  3. 제1항에 있어서,
    상기 수평이동 상태는 상기 제1레이저 광원 및 제2레이저 광원 중 어느 하나로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값의 위치가 서로 다른 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  4. 제1항에 있어서,
    상기 회전 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값의 위치가 서로 다른 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  5. 제1항에 있어서,
    상기 틀어짐 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩의 정렬패턴에 의해 변화된 조도값 사이의 간격이 서로 다른 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  6. 제1항에 있어서,
    상기 틀어짐 상태는 상기 제1레이저 광원 및 제2레이저 광원으로부터 측정된 조도값에서 하부 및 상부 웨이퍼 칩 사이의 조도값이 서로 다른 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  7. 제1항에 있어서,
    상기 각각의 레이저 광원으로부터 측정된 조도값으로 상기 하부 및 상부 웨이퍼 칩에 대하여 수평 방향과 수직 방향의 조도변화를 나타내는 조도 그래프를 생성하는 그래프 생성 단계를 더 포함하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  8. 제1항에 있어서,
    상기 하부 웨이퍼 칩과 상부 웨이퍼 칩 각각에 형성된 정렬패턴에 의해 변화된 조도값의 위치가 서로 일치하도록 상기 하부 웨이퍼 칩과 상부 웨이퍼 칩이 정렬되는 미세 정렬 단계를 더 포함하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  9. 제8항에 있어서,
    상기 정렬된 하부 및 상부 웨이퍼 칩이 본딩되는 다이렉트 본딩 단계를 더 포함하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
  10. 제1항에 있어서,
    상기 정렬패턴은 금속물질로 형성되는 것을 특징으로 하는 레이저를 이용한 웨이퍼 칩의 미세 정렬 방법.
KR1020210115282A 2021-08-31 2021-08-31 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법 KR102560903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210115282A KR102560903B1 (ko) 2021-08-31 2021-08-31 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210115282A KR102560903B1 (ko) 2021-08-31 2021-08-31 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법

Publications (3)

Publication Number Publication Date
KR20230032439A true KR20230032439A (ko) 2023-03-07
KR102560903B1 KR102560903B1 (ko) 2023-07-31
KR102560903B9 KR102560903B9 (ko) 2023-11-13

Family

ID=85513618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210115282A KR102560903B1 (ko) 2021-08-31 2021-08-31 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법

Country Status (1)

Country Link
KR (1) KR102560903B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102572160B1 (ko) * 2023-03-23 2023-08-29 김현숙 지퍼백 성형장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010504A (ja) * 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法
KR100840497B1 (ko) * 2007-05-03 2008-06-23 동부일렉트로닉스 주식회사 광도파로를 이용한 마스크의 수평 조절 방법
KR20080110964A (ko) * 2008-11-07 2008-12-22 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도향상방법
JP2012007898A (ja) * 2010-06-22 2012-01-12 Kobelco Kaken:Kk 貼合わせ基板の位置ズレ検出装置およびそれを用いる半導体製造装置ならびに貼合わせ基板の位置ズレ検出方法
JP2020511784A (ja) * 2017-03-16 2020-04-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 少なくとも３枚の基板を接合するための方法
KR102176254B1 (ko) 2016-07-29 2020-11-09 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 본딩 정렬을 위한 디바이스 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010504A (ja) * 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法
KR100840497B1 (ko) * 2007-05-03 2008-06-23 동부일렉트로닉스 주식회사 광도파로를 이용한 마스크의 수평 조절 방법
KR20080110964A (ko) * 2008-11-07 2008-12-22 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 포토공정시 오버레이 정렬도향상방법
JP2012007898A (ja) * 2010-06-22 2012-01-12 Kobelco Kaken:Kk 貼合わせ基板の位置ズレ検出装置およびそれを用いる半導体製造装置ならびに貼合わせ基板の位置ズレ検出方法
KR102176254B1 (ko) 2016-07-29 2020-11-09 상하이 마이크로 일렉트로닉스 이큅먼트(그룹) 컴퍼니 리미티드 본딩 정렬을 위한 디바이스 및 방법
JP2020511784A (ja) * 2017-03-16 2020-04-16 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 少なくとも３枚の基板を接合するための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102572160B1 (ko) * 2023-03-23 2023-08-29 김현숙 지퍼백 성형장치

Also Published As

Publication number Publication date
KR102560903B9 (ko) 2023-11-13
KR102560903B1 (ko) 2023-07-31

Similar Documents

Publication Publication Date Title
US11876054B2 (en) Overlay mark and method of making
US5017514A (en) Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern
TWI300584B (en) Overlay metrology using scatterometry profiling
KR101487597B1 (ko) 오버레이 계측을 위한 툴 인듀스드 시프트 감소 결정
US8102064B2 (en) Electrical alignment mark set and method for aligning wafer stack
JP2009500863A (ja) 回転対称体或いは鏡面対称体のオーバレイ確定用器具及び方法
KR102560903B1 (ko) 레이저 광원을 이용한 웨이퍼 칩의 미세 정렬 방법
KR20230037608A (ko) 정렬 마크를 구비한 웨이퍼 어셈블리 및 이의 형성 방법, 웨이퍼 정렬 방법
US20120232686A1 (en) Wafer alignment system with optical coherence tomography
TWI502676B (zh) 具預對準圖案的半導體晶圓和預對準半導體晶圓的方法
WO2015025674A1 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
KR100267483B1 (ko) 바이어 홀 개구 검사용 첵크 패턴
US9134628B2 (en) Overlay mark and application thereof
CN108620743A (zh) 切割方法及激光加工装置
JPH10177245A (ja) レチクル、半導体基板及び半導体チップ
US20080185741A1 (en) Semiconductor device having dummy pattern
CN109509738B (zh) 在晶片上制造对准标记的方法以及对准标记的结构
CN108333298B (zh) 晶片放置装置和晶片定向仪
KR102603531B1 (ko) 패턴된 반사패드를 이용한 반도체 소자의 접합을 위한 미세 정렬 시스템 및 방법
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH01304721A (ja) 標識を有する半導体基板
CN104730869B (zh) 一种通过显微镜法实现纳米级套刻精度的方法
US6647619B2 (en) Positioning arrangement and method
KR100271631B1 (ko) 반도체웨이퍼제조용얼라인키형성구조
KR100408722B1 (ko) 스탭퍼 정렬마크

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]