KR20230028451A - 마이크로 발광 다이오드 - Google Patents

마이크로 발광 다이오드 Download PDF

Info

Publication number
KR20230028451A
KR20230028451A KR1020237002335A KR20237002335A KR20230028451A KR 20230028451 A KR20230028451 A KR 20230028451A KR 1020237002335 A KR1020237002335 A KR 1020237002335A KR 20237002335 A KR20237002335 A KR 20237002335A KR 20230028451 A KR20230028451 A KR 20230028451A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
transition layer
transition
emitting diode
Prior art date
Application number
KR1020237002335A
Other languages
English (en)
Inventor
수이칭 리
웨이화 두
차오쑤 라이
허칭 덩
Original Assignee
시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 filed Critical 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드
Publication of KR20230028451A publication Critical patent/KR20230028451A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 마이크로 발광 다이오드를 제공하고, 상기 마이크로 발광 다이오드는 적어도 N형 층, 전이층, 발광층 및 P형 층을 포함한다. 전이층의 구조는 성장 방향을 따라, 제1 전이층, 제2 전이층, 제3 전이층을 포함한다. 전이층 밴드 갭은 N형 층과 발광층 사이에 있고, N형 층의 밴드 갭은 Egn, 제1 전이층의 밴드 갭은 Eg1, 제2 전이층의 밴드 갭은 Eg2, 제3 전이층의 밴드 갭은 Eg3, 발광층의 밴드 갭은 Ega로 정의되고, Egn≥Eg1＞Eg2＞Eg3＞Ega의 관계를 만족한다. 전이층의 총 두께와 발광층의 총 두께의 비는 x로 정의되고, x는 5≤x≤150의 관계를 만족한다. 상기 구조를 이용하여 제조된 마이크로 발광 다이오드는 피크 광전 변환 효율에 대응하는 전류 밀도가 0.1A/cm2 미만이고, 피크 광전 변환 효율이 5% 이상 향상되었다.

Description

마이크로 발광 다이오드
본 발명은 마이크로 발광 다이오드 발광 소자에 관한 것으로, 반도체 광전 기술 분야에 속한다.
핸드폰(또는 손목시계, 팔찌) 등의 디스플레이에 사용되는 마이크로 발광 다이오드의 구동 전류는 일반적으로 나노암페어(nA)급 수준이며, 전류 밀도는 0~1A/cm2이고, 심지어 0~0.1A/cm2보다 낮다. 기존의 발광다이오드의 피크 광전 변환 효율은 일반적으로 5A/cm2보다 큰 전류 밀도 구간에 분포되고, 1A/cm2 미만의 전류 밀도에서, 광전 변환 효율은 매우 불안정한 구간에 있고, 전류의 미세한 변화에 따라, 광전 변환 효율도 급속하게 저하되어, 종래 구조의 에피택셜 웨이퍼는 저전류밀도 작동을 필요로 하는 제품에 응용할 수 없게 된다. 따라서, 핸드폰(또는 손목시계, 팔찌) 용도의 마이크로 발광 다이오드 칩의 경우, 피크 광전 변환 효율이 저전류밀도 구간 내이고 광전 변환 효율이 안정적인 에피택셜 구조를 개발해야 한다.
종래 기술에 존재하는 문제를 해결하기 위하여, 본 발명은 마이크로 발광 다이오드 에피택셜 구조 및 그 마이크로 발광 다이오드를 제공하는 것을 목적으로 한다.
본 발명의 일 측면으로서, 본 발명은 마이크로 발광 다이오드를 제공하고, 상기 마이크로 발광 다이오드는 N형 층, 전이층, 발광층 및 P형 층을 포함한다. 전이층의 구조는 성장 방향을 따라, 제1 전이층, 제2 전이층 및 제3 전이층을 포함한다. 상기 전이층의 밴드 갭은 N형 층과 발광층 사이에 있고, N형 층의 밴드 갭은 Egn, 제1 전이층의 밴드 갭은 Eg1, 제2 전이층의 밴드 갭은 Eg2, 제3 전이층의 밴드 갭은 Eg3, 발광층의 밴드 갭은 Ega로 정의되고, Egn≥Eg1＞Eg2＞Eg3＞Ega의 관계를 만족한다.
바람직하게는, 상기 제1 전이층은 A부분이 상이하게 도핑된 반도체층을 포함하고, 1≤A≤30이다.
바람직하게는, 상기 제1 전이층의 도핑 농도는 1E17 ~ 5E19/cm3이다.
바람직하게는, 상기 제1 전이층의 두께는 50Å~ 5000Å이다.
바람직하게는, 상기 제1 전이층의 구성 재료는 AlaInbGa(1-a-b)N이고, 0≤a＜1, 0≤b≤1이다.
바람직하게는, 상기 제2 전이층의 구조는 적어도 밴드 갭이 다른 두 가지 반도체층으로 구성된 L그룹의 적층구조를 포함하고, 밴드 갭이 다른 두 가지 반도체층은 각각 제1 밴드 갭 반도체층, 제2 밴드 갭 반도체층으로 정의된다.
바람직하게는, 상기 L은 1~100이다.
바람직하게는, 상기 제2 전이층의 도핑 농도는 1E17~1E19/cm3이다.
바람직하게는, 상기 제2 전이층의 두께는 100Å~5000Å이다.
바람직하게는, 제2 전이층에서, 제1 밴드 갭 반도체층의 재료는 AlcIndGa(1-c-d)N이고, 제2 밴드 갭 반도체층의 재료는 AleInfGa(1-e-f)N이고, 그 중 0≤c＜1, 0≤d＜1, 0≤e＜1, 0≤f＜1, d≠f이고, 또한 c>0 또는 e>0인 경우, c≠e이다.
바람직하게는, 상기 제3 전이층의 구조는 적어도 밴드 갭이 다른 두 가지 반도체층으로 구성된 M그룹의 적층구조를 포함하고, 상기 두 가지 반도체층은 각각 제1 반도체층, 제2 반도체층으로 정의된다.
바람직하게는, 상기 M은 1~50이다.
바람직하게는, 상기 제3 전이층은 M≥2인 경우, N형 측에 가까운 NL개 주기의 적층구조의 도핑 농도는 P형 측에 가까운 나머지 M-NL적층구조의 도핑 농도 보다 높지 않고, 나머지 M-NL 주기수는 NH로 정의되고, 1≤NL≤50, 0≤NH＜50이다.
바람직하게는, 상기 NL 주기의 도핑 농도는 c1, 상기 NH 주기의 도핑 농도는 c2, c1≤c2로 정의되고, c1은 1E17~5E18/cm3이고, c2는 1E17~1E20/cm3이다.
바람직하게는, 상기 제3 전이층의 두께는 50Å~5000Å이다.
바람직하게는, 제3 전이층의 제1 반도체층, 제2 반도체층의 구성 재료는 각각 AlmInnGa(1-m-n)N, InkGa1-kN이고, 그 중 0＜k＜1, 0≤m＜1, 0≤n＜1이다.
바람직하게는, 상기 제3 전이층 구조는 제3 반도체층, 제4 반도체층을 더 포함한다.
바람직하게는, 제3 전이층의 제3 반도체층, 제4 반도체층의 구성 재료는 AlpInqGa(1-p-q)N이고, 그 중 0≤p＜1, 0≤q＜1이다.
바람직하게는, 상기 발광층에서, 의도치 않은 도핑 주기수는 N1이고, 의도한 도핑 주기수는 N2이고, 또한N2≤N1의 관계를 만족하고, 1≤N1≤20, 0≤N2＜10이다.
바람직하게는, 상기 발광층의 의도한 도핑 주기수 N2의 도핑 농도는 c3로 정의되고, c3은 1E17~1E20/cm3이다.
바람직하게는, 상기 발광층의 주기수가 N2=0인 경우, NH＞0이고, c2＞c1이다.
바람직하게는, 상기 발광층의 주기수가 N2≠0인 경우, NH≥0, c3≥c2≥c1이다.
본 발명의 제2 측면으로서, 마이크로 발광 다이오드는 적어도 베이스, U형 층, N형 층, 전이층, 발광층 및 P형 층을 포함하고, 전이층은 N형 층과 발광층 사이에 있고, 전이층의 총 두께는 t1로 정의되고, 발광층은 전이층과 P형 층 사이에 있고 우물층 및 장벽층으로 구성된 적층구조이며, 발광층의 총 두께는 t2로 정의되고, t1>t2이고, 추가적으로, 전이층의 총 두께(t1)와 발광층의 총 두께의 비(t2)는 x로 정의되고, x는 5≤x≤150의 관계를 만족한다.
바람직하게는, 발광층의 총 두께는 50Å~2000Å이다.
바람직하게는, 전이층의 총 두께는 500Å~15000Å이다.
바람직하게는, 상기 마이크로 발광 다이오드의 수평 치수는 1㎛×1㎛~300㎛×300㎛이다.
본 발명은 발광 장치를 더 제공하고, 상기 발광 장치는 상술한 마이크로 발광 다이오드를 포함한다.
본 발명에 제공하는 마이크로 발광 다이오드 에피택셜 구조 및 그 마이크로 발광 다이오드는 다음과 같은 유익한 효과를 가진다:
(1)전이층의 밴드 갭이 점진적으로 변하는 구조를 통해, 발광층과 베이스층 사이의 불일치한 전위를 추가로 감소시켜, 발광층과 베이스층 사이의 응력을 완화시키고, 발광층 결정의 성장 품질을 개선하여, 피크 효율을 전류 밀도에 따라 좌측으로 이동시켜 저전류에서의 발광효율을 향상시킨다.
(2)발광층의 두께를 감소시키고, 전이층의 두께를 증가시키고, 전이층과 발광층의 두께의 비를 조절하는 것을 통해, 캐리어 생성률을 높이고, 발광층과 베이스층의 격자 불일치 응력을 개선하여, 발광층의 결정 품질을 개선하고, 복사 복합 효율을 개선하고, 저전류 특성을 개선할 수 있다.
(3)발광층과 전이층의 계단식 도핑 구조를 통해, 캐리어의 국소적 분포를 효과적으로 줄이고, 캐리어 주입을 개선하여, 캐리어의 균일한 분포를 촉진하고, 캐리어의 수명을 늘리고, 복사 복합 효율을 개선하고, 피크 효율을 전류 밀도에 따라 좌측으로 이동시켜 저전류에서의 발광효율을 향상시킬 수 있다.
본 발명의 실시예 또는 종래 기술의 기술 방안을 더욱 명확히 설명하기 위하여, 이하, 실시예 또는 종래 기술의 설명에 사용될 첨부 도면에 대해 간단히 소개하며, 아래에서 설명되는 도면은 단지 본 발명의 실시예일 뿐, 당업자는 창조적 노동이 없이도 제공된 도면에 따라 다른 도면을 얻을 수 있음은 자명하다.
도 1은 실시예 1의 에피택셜 구조 개략도이다.
도 2는 실시예 1의 제1 전이층의 구조 개략도이다.
도 3은 실시예 1의 제2 전이층의 구조 개략도이다.
도 4는 실시예 1의 제3 전이층의 제1 부분(NL) 주기의 구조 개략도이다.
도 5는 실시예 1의 제3 전이층의 제2 부분(NH) 주기의 구조 개략도이다.
도 6은 실시예 1의 발광층의 구조 개략도이다.
도 7은 종래의 에피택셜의 구조 개략도이다.
도 8은 실시예 1의 에피택셜 구조의 마이크로 발광 다이오드의 WPE(광전 변환 효율)-J(전류 밀도) 테스트 데이터와 종래 구조의 비교이다.
이하, 도면 및 실시예와 결합하여 본 발명의 실시 형태를 상세히 설명함으로써, 본 발명이 어떻게 기술 수단을 응용하여 기술 문제를 해결하고, 기술 효과를 이루는지에 대한 과정을 보여주고자 한다. 설명해야 할 점은, 모순되지 않는 한, 본 발명의 각 실시예 및 각 실시예의 각 구성은 서로 결합될 수 있고, 형성된 기술 방안은 모두 본 발명의 보호 범위에 속한다.
실시예 1
도 1 내지 도 8을 참조하면, 본 발명의 목적에 기반하여, 본 실시예는 마이크로 발광 다이오드 에피택셜 구조 및 그 제조방법을 제공하고, 아래의 공정 단계를 포함한다:
(1)베이스(1)를 제공하는 단계로서, 재료는 사파이어, 삼산화갈륨, 탄화규소, 질화갈륨, 산화아연, 규소 또는 게르마늄 등으로부터 선택될 수 있고, 상기 베이스의 표면은 평면 구조이거나 패턴 구조일 수 있고, 추가적으로, 베이스의 표면에 질화알루미늄 또는 질화규소 층을 더 코팅할 수 있고, 본 실시예는 표면이 질화알루미늄층으로 코팅된 편평한 사파이어 베이스인 것인 것이 바람직하다.
(2)베이스(1)에 핵 형성층(2)을 에피택셜 성장시키는 단계로서, AlGaN 또는 GaN 재료인 것이 바람직하고, 에피택셜 성장 방법은 MOCVD(금속 유기 화학 기상 증착) 방법, MBE(분자빔 에피택시) 방법, CVD(화학 기상 증착) 방법, HVPE(수소화물 기상 에피택시) 방법, PECVD(플라즈마 강화 화학 기상 증착) 방법을 선택하여 이용할 수 있다. 본 실시예는 MOCVD 방법인 것이 바람직하나, 실시예는 이에 한정되지 않고, 구체적으로, 베이스(1)를 MOCVD 반응 챔버에 넣고, 먼저 수소화 처리를 진행하여 베이스 표면의 불순물을 제거한 후 온도를 약 500~600℃로 낮추고, 두께가 약 5~30nm인 핵 형성층(2)을 성장시킨다.
(3)핵 형성층(2)에 U-GaN층(3) 및 N-GaN층(4)을 차례로 에피택셜 성장시키는 단계로서, 베이스층으로부터 확장되는 전위를 감소 및 억제하도록, U-GaN층(3)의 두께는 약 1~4㎛이다. N-GaN층(4)의 두께는 1~4㎛이고, 도핑 농도는 1E17~5E19/cm3로서, 복사 복합을 위한 전자를 제공하도록 한다.
(4)N-GaN층(4)의 성장이 완료되면, 전이층 부분을 성장시키기 시작하는 단계이다.
먼저 제1 전이층(5)을 성장시키고, 750~1000℃로 온도를 낮춰, 제1 전이층을 성장시키며, 먼저 제1 도핑 반도체층(5A)을 성장시키고, 제1 전이층의 재료는 AlaInbGa(1-a-b)N이고, 바람직하게는 GaN이며, 도핑 농도는 5E18~5E19/cm3이고, 두께는 200~1000Å이고, 이어서 제2 도핑 반도체층(5B)을 성장시키고, 재료는 GaN인 것이 바람직하고, 도핑 농도는 5E17~5E18/cm3이고, 두께는 200~1000Å이고, 이후 제3 도핑 반도체층(5C)을 성장시키고, 재료는 GaN인 것이 바람직하고, 도핑 농도는 5E17~5E19/cm3이고, 두께는 300~3000Å이다. 제1 도핑 반도체층, 제2 도핑 반도체층, 제3 도핑 반도체층의 성장 온도는 동일할 수도 있고 상이할 수도 있으며, 본 실시예는 동일한 온도를 사용한다. 제1 전이층은 발광층과 베이스층 사이의 불일치한 전위를 효과적으로 감소시켜, 발광층과 베이스층 사이의 응력을 완화시킬 수 있어, 발광층의 결정 품질을 개선하는데 도움이 된다.
일부 실시예에서, 제1 전이층은 세 가지 상이한 도핑 반도체층 중 하나만 포함할 수 있어, 성장 시간을 단축하여, 생산 효율을 향상시킬 수 있다.
일부 실시예에서, 제1 전이층은 세 가지 상이한 도핑 반도체층 중 두 층의 조합 형식만 포함하여, 높고 낮은 도핑의 차이를 유지할 수 있으므로, 전류 확장 기능을 효과적으로 개선하여, 기기의 ESD 성능을 향상시킬 수 있다.
일부 실시예에서, 제1 전이층은 A 가지 상이한 도핑 반도체층으로 구성될 수 있고, A는 1~30이다.
(5)이어서 제2 전이층(6)을 도핑하는 단계이다.
제2 전이층은 제1 밴드 갭 반도체층(6A), 제2 밴드 갭 반도체층(6B)으로 구성된 적층 주기 구조이고, 온도를 700~950℃로 낮춰, 먼저 제1 밴드 갭 반도체층(6A)을 성장시키고, 재료는 nGaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 10~100Å이고, 이후 제2 밴드 갭 반도체층(6B)을 성장시키고, 재료는 GaN인 것이 바람직하고, 도핑 농도는 5E17~1E19/cm3이고, 두께는 50~500Å이다. 주기수는 2~30인 것이 바람직하다. 제1 밴드 갭 반도체층, 제2 밴드 갭 반도체층의 성장 온도는 동일할 수도 있고 상이할 수 있도 있으며, 본 실시예는 온도가 동일한 것인 것이 바람직하다. 주기 내의 In 조성은 동일할 수도 있고 상이할 수 있으며, 본 실시예는 동일한 것인 것이 바람직하다. 본 실시예에서 제2 전이층의 주기는 3개이고, 상기 3개 주기의 밴드 갭은 동일한 것인 것이 바람직하다. 제2 전이층의 밴드 갭은 제1 전이층보다 작고, 제2 전이층은 베이스층과 후속되는 In 조성이 높은 재료의 격자 불일치를 완화시켜, 발광층의 결정 품질을 향상시킬 수 있다.
(6)이후 제3 전이층(7)을 성장시키는 단계로서, 제3 전이층은 인접한 밴드 갭 또는 도핑이 다른 4개 부분의 반도체층의 적층 주기 구조이다.
먼저 제3 전이층의 제1 부분(NL) 주기를 다음과 같이 성장시킨다: 제1 반도체층(7A1), 재료는 GaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 5~30Å이고, 이어서 온도를 낮추어 제2 반도체층(7B1)을 성장시키고, 재료는 InGaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 10~50Å이고, 이후 제3 반도체층(7C1)을 성장시키고, 재료는 AlGaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 10~50Å이고, 마지막으로 제4 반도체층(7D1)을 성장시키고, 재료는 GaN인 것이 바람직하고, 의도한 도핑층이고, 도핑 농도는 1E17~1E18/cm3이고, 두께는 30~100Å이고, 주기수는 1~20이다.
이후 제3 전이층의 제2 부분(NH) 주기를 다음과 같이 성장시킨다: 제1 반도체층(7A2), 재료는 GaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 5~30Å이고, 이어서 온도를 낮추어 제2 반도체층(7B2)을 성장시키고, 재료는 InGaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 10~50Å이고, 이후 제3 반도체층(7C2)을 성장시키고, 재료는 AlGaN인 것이 바람직하고, 의도치 않은 도핑층이고, 두께는 10~50Å이고, 마지막으로 제4 반도체층(7D2)을 성장시키고, 재료는 GaN인 것이 바람직하고, 의도한 도핑층이고, 도핑 농도는 1E18~1E19/cm3이고, 두께는 30~100Å이고, 주기수는 1~10이다. 제3 전이층의 제2 부분(NH) 주기의 도핑 농도는 제1 부분(NL) 주기보다 크고, 목적은 전이층의 계단식 도핑에 후속 발광층의 의도치 않은 도핑을 결합한 구조를 통해, 캐리어의 국소적 분포를 효과적으로 감소시킬 수 있어, 캐리어 주입을 개선하고, 캐리어의 균일한 분포를 촉진하여, 복사 복합 효율을 효과적으로 향상시키는 것이다.
이상의 제3 전이층 주기에서, In 조성은 서로 동일할 수도 있고 상이할 수도 있으며, 본 실시예는 동일한 것인 것이 바람직하다. 제3 전이층 주기에서, 밴드 갭은 서로 동일할 수도 있고나 상이할 수도 있으며, 본 실시예는 동일한 것인 것이 바람직하다. 제3 전이층의 평균 밴드 갭은 제2 전이층보다 작다. 전이층과 N형 층, 발광층의 밴드 갭은 여전히Egn≥Eg1＞Eg2＞Eg3＞Eg의 관계를 만족한다. 제3 전이층은 발광층과 베이스층의 불일치한 전위를 추가로 감소시킬 수 있고, 발광층의 결정 품질을 개선하여, 피크 효율을 전류 밀도에 따라 좌측으로 이동시킨다.
일부 실시예에서, 제3 전이층은 제2 반도체층과 제4 반도체층, 또는 제2 반도체층, 제3 반도체층과 제4 반도체층, 또는 제1 반도체층, 제3 반도체층과 제4 반도체층 등 조합의 주기 구조만 포함할 수 있어, 성장 시간을 단축하여, 생산 효율을 높일 수 있다.
다른 일부 실시예에서, 제3 전이층의 각 층은 모두 동일한 온도에서 성장시키고, In, Al 또는 Ga의 주입량 크기을 통해, In 조성의 점진적인 변화를 제어하여, 결정 품질을 개선함과 동시에, 성장 시간을 효과적으로 단축시켜, 성장 효율을 향상시킬 수 있다.
다른 일부 실시예에서, 제3 전이층의 제2 부분(NH) 주기와 제1 부분(NL) 주기는 도핑 농도가 동일할 수 있고, 1E17~5E18/cm3이고, 이러한 방식에 후속 발광층의 높은 도핑을 결합하는 방식도, 캐리어의 국소적 분포를 효과적으로 감소시켜, 캐리어 주입을 개선할 수 있다.
다른 일부 실시예에서, 제3 전이층의 제1 부분(NL) 주기와 제2 부분(NH) 주기의 도핑 농도는 동일할 수 있고, 1E18~1E19/cm3이고, 이러한 방식은 재료의 저항 값을 효과적으로 줄이여 전압을 낮출 수 있다.
(7)발광층(8)은 단일 주기 내에서, 적어도 우물층(8A) 및 장벽층(8B)을 포함하는 단계이다.
발광층의 총 두께는 50~1000A이다. 추가적으로, 전이층의 총 두께와 발광층 총 두께의 비는 5≤x≤50이고, 해당 실시예의 두께의 비는 약 5:1~20:1 이다. 주로 발광층의 두께를 감소시키고, 전이층의 두께를 증가시키고, 전이층과 발광층의 두께의 비를 조절하는 것을 통해, 캐리어 생성률을 높이고, 발광층과 베이스층의 격자 불일치 응력을 개선하여, 활성 영역의 결정 품질을 향상시키고, 복사 복합 효율을 개선하여, 저전류 특성을 개선하기 위한 것이다.
발광층의 주기수는 1~15가 바람직하다. 해당 실시예의 의도치 않은 도핑 주기수는 N1이고 3~10인 것이 바람직하고, 의도한 도핑 주기수는 N2이고 0인 것이 바람직하다. 의도치 않은 도핑은 일반적으로 도핑 농도가 1E17/cm3 미만인 것을 가리킨다. 발광층의 의도한 도핑 주기수가 N2=0인 경우, 제3 전이층의 NH개 주기의 도핑 농도는 제3 전이층의 앞의 NL개 주기보다 높고, 이러한 방식은 캐리어 주입을 개선하기 위한 것이다.
일부 실시예에서, 발광층의 의도한 도핑 주기수가 N2≠0인 경우, 발광층의 도핑 농도는 제3 전이층의 모든 주기보다 높거나, 또는 발광층의 도핑 농도는 제3 전이층의 NH개 주기의 도핑 농도와 동일하고, 제3 전이층의 앞의 NL개 주기보다 높다. 발광층과 전이층의 계단식 도핑 구조를 통해, 캐리어의 국소적 분포를 효과적으로 감소시켜, 캐리어 주입을 개선하고, 캐리어의 균일한 분포를 촉진하고, 캐리어의 수명을 늘리고, 복사 복합 효율을 개선하고, 피크 효율을 전류 밀도에 따라 좌측으로 이동시켜 저전류에서의 발광효율을 향상시킬 수 있다.
(8)발광층의 성장이 완료되면, 저온 P형 층(9)을 성장시키는 단계로서, 한편으로는 MQW가 후속의 고온에 의해 파괴되지 않도록 보호하는 것을 목적으로 하고, 다른 한편으로 높은 정공 주입을 제공한다.
(9)이후, 승온시켜 고온 PAlGaN(10)와 고온 PGaN층(11)을 성장시키고 표면을 평탄하게 메우는 단계이다.
(10)상기 에피택셜 구조의 에피택셜 웨이퍼를 이용하여, 마이크로 발광 다이오드 칩으로 제조하는 단계로서, 칩 수평 치수는 89㎛×129㎛이고, 단일 칩을 패키징한 후, 광전 변환 효율(WPE)이 전류 밀도(J)에 따라 변하는 테스트를 진행하고, 도 8에 도시된 바와 같이, 피크 광전 변환 효율(PeakWPE)에 대응하는 주입 전류 밀도(J)는 0.6A/cm2에서 0.05A/cm2로 좌측으로 이동하였고, 피크 광전 변환 효율은 약 6% 향상되었고, 0.05A/cm2의 주입 전류 밀도에서, 광전 변환 효율은 기존 구조에 비해 약 20% 향상되었다.
실시예 2
본 실시예와 실시예 1의 차이점은, 본 실시예의 전이층의 밴드 갭 관계는 기존 구조와 동일한 점이다. 종래 구조는 일반적으로 핵 형성층, U형 층, N형 층, 전이층, 발광층 및 P형 층을 포함하고, 도 7에 도시된 바와 같이, 전이층의 총 두께와 발광층의 두께의 비는 일반적으로 1:1~5:1이다. 종래 구조와의 차이점은, 본 실시예의 발광층의 두께와 전이층의 두께의 조절이며, 전이층의 총 두께와 발광층 총 두께의 비는 5≤x≤150이고, 해당 실시예의 두께의 비는 5:1~20:1인 것인 것이 바람직하다. 발광층의 두께를 감소시키고, 전이층의 두께를 증가시키고, 전이층과 발광층의 두께의 비를 조절하는 것을 통해, 캐리어 생성률을 높이고, 활성 영역의 결정 품질을 개선하고, 복사 복합 효율을 개선하고, 저전류 특성을 개선할 수 있다.
실시예 3
본 실시예와 실시예 1의 차이점은, 본 실시예의 전이층, 발광층의 두께는 종래 구조와 동일한 점이다. 종래 구조는 일반적으로 핵 형성층, U형 층, N형 층, 전이층, 발광층 및 P형 층을 포함하고, 도 7에 도시된 바와 같이, 전이층은 일반적으로 종래의 InGaN/GaN의 교대 적층 주기 구조이다. 종래 구조와의 차이점은 본 실시예의 전이층은 복합 전이층 구조이고, 발광층과 전이층은 계단식 도핑이고, 전이층과 N형 층, 발광층의 밴드 갭은 Egn≥Eg1＞Eg2＞Eg3＞Eg의 관계를 만족하는 점이고, 발광층과 베이스층 사이의 불일치한 전위를 크게 감소시키고, 캐리어의 국소적 분포를 감소시켜, 캐리어 주입을 개선하고, 캐리어의 균일한 분포를 촉진하고, 복사 복합 효율을 개선하고, 피크 효율을 전류 밀도에 따라 좌측으로 이동시켜 저전류에서의 발광효율을 향상시킬 수 있다.
실시예 4
본 실시예와 실시예 1의 차이점은, 본 실시예의 적층된 제2 전이층은, 각 주기의 각 주기 내의 In, Al 조성은 점진적으로 변하여, 커지거나 작아지고, 평균 밴드 갭이 점진적으로 작아지거나 커지는 것으로 나타나는 점이다. 이는 격자 불일치 응력을 추가로 감소시키는 것을 목적으로 한다.
실시예 5
본 실시예와 실시예 1의 차이점은, 본 실시예의 적층된 제3 전이층은, 각 주기의 In, Al 조성분은 점진적으로 변하여, 커지거나 작아지고, 평균 밴드 갭이 점진적으로 작아지거나 커지는 것으로 나타나는 점이다. 이는 격자 불일치 응력을 추가로 감소시키는 것을 목적으로 한다.
실시예 6
본 실시예와 실시예 1의 차이점은, 본 실시예의 적층된 제2 전이층, 제3 전이층의 In, Al 조성의 변화 및 밴드 갭의 변화는 실시예 4 및 실시예 5의 임의의 조합 형태인 점이다.
상술한 실시예는 본 발명의 원리 및 그 효과를 예시적으로 설명하였을 뿐, 본 발명을 한정하지 않는다. 해당 기술 분야의 통상의 지식을 가진 자라면 본 발명의 정신 및 범주에 위배되지 않는 범위 내에서, 상술한 실시예에 대하여 수정 및 변경을 진행할 수 있다. 따라서 당업자가 본 발명이 제시한 정신과 기술 사상을 벗어나지 않으면서 행한 등가 변형 또는 개량은 모두 본 발명의 청구범위에 포함되어야 한다.
1: 베이스
2: 핵 형성층
3: U-GaN층
4: N-GaN층
5: 제1 전이층
5A: 제1 도핑 반도체층
5B: 제1 도핑 반도체층
5C: 제1 도핑 반도체층
6: 제2 전이층
6A: 제1 밴드 갭 반도체층
6B: 제2 밴드 갭 반도체층
7: 제3 전이층[제1 부분: 제1 반도체층(7A1), 제2 반도체층(7B1), 제3 반도체층(7C1), 제4 반도체층(7D1);제2 부분: 제1 반도체층(7A2), 제2 반도체층(7B2), 제3 반도체층(7C2), 제4 반도체층(7D2)을 포함한다]
8: 발광층[우물층(8A), 장벽층(8B)]
9: 저온 P형 층
10: 고온 PAlGaN
11: 고온 PGaN층

Claims (27)

  1. 마이크로 발광 다이오드에 있어서,
    적어도 N형 층, 전이층, 발광층 및 P형 층을 포함하고,
    상기 전이층 구조는 성장 방향을 따라 제1 전이층, 제2 전이층, 제3 전이층을 포함하고,
    상기 전이층 밴드 갭은 N형 층과 발광층 사이에 있고, 상기 N형 층의 밴드 갭은 Egn, 상기 제1 전이층의 밴드 갭은 Eg1, 상기 제2 전이층의 밴드 갭은 Eg2, 상기 제3 전이층의 밴드 갭은 Eg3, 상기 발광층의 밴드 갭은 Ega로 정의되고, Egn≥Eg1＞Eg2＞Eg3＞Ega의 관계를 만족하는,
    마이크로 발광 다이오드.
  2. 제1항에 있어서,
    상기 제1 전이층은 A부분이 상이하게 도핑된 반도체층을 포함하고, 1≤A≤30인, 마이크로 발광 다이오드.
  3. 제2항에 있어서,
    상기 제1 전이층의 도핑 농도는 1E17~5E19/cm3인, 마이크로 발광 다이오드.
  4. 제1항에 있어서,
    상기 제1 전이층의 두께는 50Å~5000Å인, 마이크로 발광 다이오드.
  5. 제1항에 있어서,
    상기 제1 전이층의 구성 재료는 AlaInbGa(1-a-b)N이고, 0≤a＜1, 0≤b≤1인, 마이크로 발광 다이오드.
  6. 제1항에 있어서,
    상기 제2 전이층의 구조는 적어도 밴드 갭이 다른 두 가지 반도체층으로 구성된 L그룹의 적층구조를 포함하고, 밴드 갭이 다른 두 가지 반도체층은 각각 제1 밴드 갭 반도체층, 제2 밴드 갭 반도체층으로 정의되는, 마이크로 발광 다이오드.
  7. 제6항에 있어서,
    상기 L은 1~100인, 마이크로 발광 다이오드.
  8. 제1항에 있어서,
    상기 제2 전이층의 도핑 농도는 1E17~1E19/cm3인, 마이크로 발광 다이오드.
  9. 제1항에 있어서,
    상기 제2 전이층의 두께는 100Å~5000Å 인, 마이크로 발광 다이오드.
  10. 제1항에 있어서,
    상기 제2 전이층에서, 제1 밴드 갭 반도체층의 재료는 AlcIndGa(1-c-d)N이고, 제2 밴드 갭 반도체층의 재료는 AleInfGa(1-e-f)N이고, 그 중 0≤c＜1, 0≤d＜1, 0≤e＜1, 0≤f＜1, d≠f이고, 또한 c>0 또는 e>0인 경우, c≠e인, 마이크로 발광 다이오드.
  11. 제1항에 있어서,
    상기 제3 전이층의 구조는 적어도 밴드 갭이 다른 두 가지 반도체층으로 구성된 M그룹의 적층구조를 포함하고, 상기 두 가지 반도체층은 각각 제1 반도체층, 제2 반도체층으로 정의되는, 마이크로 발광 다이오드.
  12. 제11항에 있어서,
    상기 M은 1~50인, 마이크로 발광 다이오드.
  13. 제12항에 있어서,
    상기 제3 전이층은 M≥2인 경우, N형 측에 가까운 NL개 주기 적층구조의 도핑 농도는 P형 측에 가까운 나머지 M-NL 적층구조의 도핑 농도보다 높지 않고, 나머지 M-NL 주기는 NH로 정의되고, 또한 1≤NL≤50, 0≤NH＜50인, 마이크로 발광 다이오드.
  14. 제13항에 있어서,
    상기 제3 전이층에서, 상기 NL 주기의 도핑 농도는 c1, 상기 NH 주기의 도핑 농도는 c2로 정의되고, c1≤c2이고, 또한 c1은 1E17~5E18/cm3이고, c2는 1E17 ~1E20/cm3인, 마이크로 발광 다이오드.
  15. 제1항에 있어서,
    상기 제3 전이층의 두께는 50Å~5000Å인, 마이크로 발광 다이오드.
  16. 제11항에 있어서,
    상기 제3 전이층의 제1 반도체층, 제2 반도체층의 구성 재료는 각각 AlmInnGa(1-m-n)N, InkGa1-kN이고, 그 중 0＜k＜1, 0≤m＜1, 0≤n＜1인, 마이크로 발광 다이오드.
  17. 제13항에 있어서,
    상기 제3 전이층 구조는 제3 반도체층, 제4 반도체층을 더 포함하는, 마이크로 발광 다이오드.
  18. 제17항에 있어서,
    상기 제3 전이층의 제3 반도체층, 제4 반도체층의 구성 재료는 AlpInqGa(1-p-q)N이고, 그 중 0≤p＜1, 0≤q＜1인, 마이크로 발광 다이오드.
  19. 제1항에 있어서,
    상기 발광층에서, 의도치 않은 도핑 주기는 N1, 의도한 도핑 주기는 N2로 정의되고, N2≤N1의 관계를 만족하고, 1≤N1≤20, 0≤N2＜10인, 마이크로 발광 다이오드.
  20. 제19항에 있어서,
    상기 발광층의 의도한 도핑 주기 N2의 도핑 농도는 c3으로 정의되고, c3은 1E17~1E20/cm3인, 마이크로 발광 다이오드.
  21. 제19항에 있어서,
    상기 제3 전이층에서 N형 측에 가까운 주기는 NL, P형 측에 가까운 나머지 M-NL 주기는 NH로 정의되고, NL 주기의 도핑 농도는 c1, NH 주기의 도핑 농도는 c2로 정의되고, 발광층의 의도한 도핑 주기는 N2로 정의되고, 상기 발광층의 의도한 도핑 주기가 N2=0인 경우, NH＞0이고, 또한 c2＞c1인, 마이크로 발광 다이오드.
  22. 제19항에 있어서,
    상기 제3 전이층에서 N형 측에 가까운 주기는 NL, P형 측에 가까운 나머지 M-NL 주기는 NH로 정의되고, NL 주기의 도핑 농도는 c1, NH 주기의 도핑 농도는 c2로 정의되고, 발광층의 의도한 도핑 주기는 N2로 정의되고, 상기 발광층의 의도한 도핑 주기가 N2≠0인 경우, NH≥0, c3≥c2≥c1인, 마이크로 발광 다이오드.
  23. 마이크로 발광 다이오드에 있어서,
    적어도 베이스, U형 층, N형 층, 전이층, 발광층 및 P형 층을 포함하고,
    상기 전이층은 N형 층과 발광층 사이에 있고, 상기 전이층의 총 두께는 t1로 정의되고,
    상기 발광층은 전이층과 P형 층 사이에 있고 우물층 및 장벽층으로 구성된 적층구조이며,
    상기 발광층의 총 두께는 t2로 정의되고, t1>t2이고, 추가적으로, 상기 전이층의 총 두께(t1)와 상기 발광층의 총 두께의 비(t2)는 x로 정의되고, x는 5≤x≤150의 관계를 만족하는,
    마이크로 발광 다이오드.
  24. 제23항에 있어서,
    상기 발광층의 총 두께는 50Å~2000Å인, 마이크로 발광 다이오드.
  25. 제23항에 있어서,
    상기 전이층의 총 두께는 500Å~15000Å인, 마이크로 발광 다이오드.
  26. 제1항 또는 제23항에 있어서,
    상기 마이크로 발광 다이오드의 수평 치수는 1㎛×1㎛ ~ 300㎛×300㎛인, 마이크로 발광 다이오드.
  27. 발광 장치에 있어서,
    제1항 내지 제26항 중 어느 한 항에 따른 마이크로 발광 다이오드를 포함하는, 발광 장치.
KR1020237002335A 2020-08-31 2020-08-31 마이크로 발광 다이오드 KR20230028451A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/112656 WO2022041230A1 (zh) 2020-08-31 2020-08-31 一种微发光二极管

Publications (1)

Publication Number Publication Date
KR20230028451A true KR20230028451A (ko) 2023-02-28

Family

ID=80354347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237002335A KR20230028451A (ko) 2020-08-31 2020-08-31 마이크로 발광 다이오드

Country Status (5)

Country Link
US (1) US20230127640A1 (ko)
JP (1) JP2023536678A (ko)
KR (1) KR20230028451A (ko)
CN (1) CN114450810B (ko)
WO (1) WO2022041230A1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101781435B1 (ko) * 2011-04-13 2017-09-25 삼성전자주식회사 질화물 반도체 발광소자
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
CN104319322B (zh) * 2014-10-31 2017-07-21 厦门市三安光电科技有限公司 一种发光二极管
WO2016160720A1 (en) * 2015-03-27 2016-10-06 Ohio State Innovation Foundation Ultraviolet light emitting diodes with tunnel junction
JP2017220586A (ja) * 2016-06-08 2017-12-14 国立大学法人 東京大学 半導体発光素子
CN107819058B (zh) * 2017-11-28 2019-07-23 厦门三安光电有限公司 发光二极管
CN110534622B (zh) * 2019-07-17 2021-08-03 上海显耀显示科技有限公司 一种半导体超薄外延结构
CN110635004A (zh) * 2019-08-28 2019-12-31 映瑞光电科技(上海)有限公司 GaN基发光二极管外延结构

Also Published As

Publication number Publication date
JP2023536678A (ja) 2023-08-29
CN114450810A (zh) 2022-05-06
WO2022041230A1 (zh) 2022-03-03
CN114450810B (zh) 2024-01-12
US20230127640A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
KR100448662B1 (ko) 질화물반도체소자 및 그 제조방법
KR101438808B1 (ko) 반도체 발광소자 및 그 제조방법
KR101001527B1 (ko) 화합물 반도체 발광 소자용 에피택셜 기판, 이의 제조방법및 발광 소자
KR100830482B1 (ko) 화합물 반도체 및 그것을 이용한 화합물 반도체 디바이스
CN112204758B (zh) 一种微发光二极管外延结构及其制备方法
CN102760808B (zh) 一种发光二极管的外延片及其制造方法
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
CN103985798A (zh) 一种具有新型量子阱结构的led及其制作方法
KR20150022814A (ko) 광전 반도체 칩을 위한 활성 영역을 제조하기 위한 방법 및 광전 반도체 칩
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN103022286A (zh) 一种级联GaN基LED外延片及其制备方法
JP2015065329A (ja) Ｉｉｉ族窒化物半導体発光素子
CN103456852A (zh) 一种led外延片及制备方法
CN110085713B (zh) 一种带有插入层的多量子阱发光二极管及其制备方法
KR20080088221A (ko) 초격자 구조의 웰층을 갖는 발광 다이오드
CN111261757A (zh) 一种紫外led及其制备方法
KR20230028451A (ko) 마이크로 발광 다이오드
KR20090030652A (ko) 질화물계 발광소자
CN112563376A (zh) 一种二极管外延结构
KR100906972B1 (ko) 질화물계 발광소자
KR100881053B1 (ko) 질화물계 발광소자
KR20060066872A (ko) 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
KR100911775B1 (ko) 질화물계 발광소자
KR20150085950A (ko) 다중양자우물 구조 활성층을 포함하는 발광다이오드 및 이의 제조방법
EP1865543A1 (en) Structure and manufacturing method of epitaxial layers of gallium nitride-based compound semiconductors