KR20230023602A - 반-동적 상향식 리플로우를 위한 방법들 및 장치 - Google Patents

반-동적 상향식 리플로우를 위한 방법들 및 장치 Download PDF

Info

Publication number
KR20230023602A
KR20230023602A KR1020227024373A KR20227024373A KR20230023602A KR 20230023602 A KR20230023602 A KR 20230023602A KR 1020227024373 A KR1020227024373 A KR 1020227024373A KR 20227024373 A KR20227024373 A KR 20227024373A KR 20230023602 A KR20230023602 A KR 20230023602A
Authority
KR
South Korea
Prior art keywords
substrate
temperature
reflow
heating
metallic material
Prior art date
Application number
KR1020227024373A
Other languages
English (en)
Inventor
란란 종
시리쉬 에이. 페더
푸홍 장
정 주 이
키쇼르 칼라티파람빌
시앙진 시에
시안민 탕
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20230023602A publication Critical patent/KR20230023602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

기판 상의 구조들을 충전하는 방법은 반-동적 리플로우 프로세스를 사용한다. 방법은, 제1 온도에서 기판 상에 금속성 재료(metallic material)를 증착하는 단계, 제1 온도보다 더 높은 제2 온도로 기판을 가열하는 단계 － 기판의 가열은 기판 상에 증착된 금속성 재료의 정적 리플로우(static reflow)를 야기함 －, 기판의 가열을 중단하는 단계, 및 기판 상에 부가적인 금속성 재료를 증착하여, 기판 상에 증착된 부가적인 금속성 재료의 동적 리플로우(dynamic reflow)를 야기하는 단계를 포함할 수 있다. 기판의 온도를 유지하는 것을 가능하게 하기 위해 동적 리플로우 동안 RF 바이어스 전력이 인가될 수 있다.

Description

반-동적 상향식 리플로우를 위한 방법들 및 장치
[0001] 본 원리들의 실시예들은 일반적으로 반도체 기판들의 반도체 프로세싱에 관한 것이다.
[0002] 반도체 디바이스, 이를테면 IC(integrated circuit)는 일반적으로, 웨이퍼 또는 기판과 같은 반도체 재료의 단일 바디 상에 일체로 제작되는 전자 회로 엘리먼트들, 이를테면 트랜지스터들, 다이오드들, 및 저항기들을 갖는다. 다양한 회로 엘리먼트들은 전도성 커넥터들을 통해 연결되어, 수백만 개의 개별 회로 엘리먼트들을 포함할 수 있는 완전한 회로를 형성한다. 상호연결부들은 집적 회로의 다양한 전자 엘리먼트들 사이의 전기 연결부들을 제공하며, 그리고 집적 회로를 다른 회로들에 연결하기 위해 회로 엘리먼트들과 디바이스의 외부 접촉 엘리먼트들, 이를테면 핀(pin)들 사이의 연결부들을 형성한다. 상호연결부들은 다수의 층들에 걸쳐 구성될 수 있고, 트렌치들/비아들에 의해 층들 내에/층들 사이에 연결될 수 있다. 점점 더 작은 폼 팩터(form factor)들에 대한 요구가 계속됨에 따라, 반도체 디바이스들의 더 작은 폼 팩터들을 가능하게 하기 위해 상호연결부들이 또한 축소되어야 한다. 5 nm 노드 구조들 및 그 이후의 노드 구조들을 갖는 트렌치들/비아들은 작은 크기들로 인해 형성 동안 난제들을 제기한다. 트렌치들/비아들을 충전(fill)하기 위한 방법으로서 정적 리플로우 프로세스(static reflow process)들이 종종 사용된다. 그러나, 본 발명자들은 정적 리플로우 프로세스들이 다수의 사이클들을 필요로 하며, 이는 웨이퍼들의 스루풋을 극적으로 감소시킨다는 것을 발견하였다.
[0003] 따라서, 본 발명자들은 갭 충전 프로세스(gap filling process)들을 필요로 하는 웨이퍼들의 스루풋을 증가시키기 위한 개선된 방법들 및 장치를 제공하였다.
[0004] 웨이퍼들 상에 상호연결부들을 형성하기 위한 갭 충전 프로세스들을 개선하기 위한 방법들 및 장치가 본원에서 제공된다.
[0005] 일부 실시예들에서, 기판 상의 구조들을 충전(fill)하는 방법은, 제1 온도에서 기판 상에 금속성 재료(metallic material)를 증착하는 단계, 제1 온도보다 더 높은 제2 온도로 기판을 가열하는 단계 － 기판의 가열은 기판 상의 금속성 재료의 정적 리플로우(static reflow)를 야기함 －, 기판의 가열을 중단하는 단계, 및 기판 상에 부가적인 금속성 재료를 증착하여, 기판 상의 부가적인 금속성 재료의 동적 리플로우(dynamic reflow)를 야기하는 단계를 포함할 수 있다.
[0006] 일부 실시예들에서, 방법은, 기판을 가열하기 위해 동적 리플로우 동안 RF 바이어스 전력을 인가하는 단계를 더 포함할 수 있고; 제1 온도는 대략 0 ℃ 내지 대략 70 ℃이고; 금속성 재료는 구리계 재료이고; 제2 온도는 대략 80 ℃ 내지 대략 400 ℃이고; 제2 온도는 대략 270 ℃이고; 방법은, 기판 상에 금속성 재료를 증착하기 전에, 기판을 제1 포지션에 포지셔닝하는 단계, 기판을 가열하기 전에, 기판을 제1 포지션 위의 제2 포지션에 포지셔닝하는 단계, 및 기판의 가열이 중단되는 경우, 기판을 제2 포지션으로부터 제1 포지션으로 이동시키는 단계를 더 포함할 수 있고; 기판의 가열은 기판 아래에 위치된 가열 소스로부터 이루어지고; 방법은, 제1 온도보다 높고 제2 온도보다 낮은 제3 온도로 기판을 가열하는 단계, 및 제1 시간 기간 이후 제3 온도로부터 제2 온도로 기판을 가열하는 단계를 더 포함할 수 있으며; 그리고/또는 제1 시간 기간은 대략 30초이다.
[0007] 일부 실시예들에서, 기판 상의 구조들을 충전하는 방법은, 제1 온도에서 기판 상에 금속성 재료를 증착하는 단계, 제1 온도보다 더 높은 제2 온도로 기판을 가열하여, 제1 리플로우 레이트(reflow rate)로 제1 정적 리플로우를 야기하는 단계, 제2 온도보다 더 높은 제3 온도로 기판을 가열하여, 제2 리플로우 레이트로 제2 정적 리플로우를 야기하는 단계 － 제2 리플로우 레이트는 제1 리플로우 레이트보다 더 높음 －, 기판의 가열을 중단하는 단계, 기판에 RF 바이어스 전력을 인가하는 단계, 및 기판 상에 부가적인 금속성 재료를 증착하여, 기판 상의 부가적인 금속성 재료의 동적 리플로우를 야기하는 단계를 포함할 수 있다.
[0008] 일부 실시예들에서, 제1 온도는 대략 0 ℃ 내지 대략 70 ℃이고; 제1 온도는 대략 실온이고; 금속성 재료는 구리계 재료이고; 제2 온도는 대략 80 ℃ 내지 225 ℃이고; 제3 온도는 대략 250 ℃ 내지 대략 400 ℃이고, 그리고/또는 제3 온도는 대략 270 ℃이다.
[0009] 일부 실시예들에서, 명령들이 저장되어 있는 비-일시적인 컴퓨터 판독가능 매체로서, 명령들은, 실행될 때, 기판 상의 구조들을 충전하기 위한 방법이 수행되게 하고, 방법은, 제1 온도에서 기판 상에 금속성 재료를 증착하는 단계, 제1 온도보다 더 높은 제2 온도로 기판을 가열하는 단계 － 기판의 가열은 기판 상의 금속성 재료의 정적 리플로우를 야기함 －, 기판의 가열을 중단하는 단계, 및 기판 상에 부가적인 금속성 재료를 증착하여, 기판 상의 부가적인 금속성 재료의 동적 리플로우를 야기하는 단계를 포함할 수 있다.
[0010] 일부 실시예들에서, 방법은, 기판 상에 금속성 재료를 증착하기 전에, 기판을 제1 포지션에 포지셔닝하는 단계, 기판을 가열하기 전에, 기판을 제1 포지션 위의 제2 포지션에 포지셔닝하는 단계, 및 기판으로부터 열이 제거될 때, 기판을 제2 포지션으로부터 제1 포지션으로 이동시키는 단계를 더 포함할 수 있고, 그리고/또는 방법은, 기판을 가열하기 위해 동적 리플로우 동안 RF 바이어스 전력을 인가하는 단계를 더 포함할 수 있다.
[0011] 다른 그리고 추가적인 실시예들이 아래에서 개시된다.
[0012] 위에서 간략하게 요약되고 아래에서 더 상세히 논의되는 본 원리들의 실시예들은 첨부된 도면들에서 도시된 본 원리들의 예시적인 실시예들에 대한 참조에 의해 이해될 수 있다. 그러나, 첨부된 도면들은 본 원리들의 통상적인 실시예들만을 예시하는 것이므로, 범위를 제한하는 것으로 간주되지 않아야 하는데, 이는 본 원리들이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0013] 도 1은 본 원리들의 일부 실시예들에 따른 프로세스 챔버를 도시한다.
[0014] 도 2는 본 원리들의 일부 실시예들에 따른, 프로세싱 또는 증착 포지션에 있는 프로세스 챔버의 일부의 단면도를 도시한다.
[0015] 도 3은 본 원리들의 일부 실시예들에 따른, 가열 또는 리플로우 포지션에 있는 프로세스 챔버의 일부의 단면도를 도시한다.
[0016] 도 4는 본 원리들의 일부 실시예들에 따른, 기판 상의 갭들을 충전하는 방법을 도시한다.
[0017] 도 5는 본 원리들의 일부 실시예들에 따른, 갭이 충전되고 있는 구조의 단면도를 도시한다.
[0018] 도 6은 본 원리들의 일부 실시예들에 따른 가열 사이클의 그래프를 도시한다.
[0019] 이해를 용이하게 하기 위해, 가능한 경우, 도면들에 공통된 동일한 엘리먼트들을 지정하기 위해 동일한 참조 부호들이 사용되었다. 도면들은 실척대로 도시되지 않으며, 명확화를 위해 간략화될 수 있다. 일 실시예의 엘리먼트들 및 특징들은 추가적인 언급 없이 다른 실시예들에 유익하게 통합될 수 있다.
[0020] 방법들 및 장치는 반-동적 리플로우를 활용하는 갭 충전 프로세스들을 제공한다. 충전 재료가 기판 상의 구조들 상에 증착되고, 그런 다음, 기판은 하나 이상의 스테이지들에서, 정적 리플로우 온도로 상승된다. 충전 재료는 주어진 시간 기간 동안 구조들 내로 리플로우될 수 있고, 그런 다음, 열 소스가 제거된다. 후속 증착이 기판 상에서 수행되어, 동적 리플로우 프로세스가 발생하도록 야기한다. 유리하게는, 반-동적 리플로우 프로세스는 단일 램프 챔버에서 정적 리플로우에 후속하는 금속 동적 리플로우를 가능하게 하여, 5 nm 노드 구조들 및 그 이후의 노드 구조들의 상향식 충전(bottom-up fill)을 가능하게 한다. 예컨대, 단일 챔버에서의 반-동적 구리 리플로우 프로세스는, 멀티 사이클 정적 리플로우 프로세스들과 비교하여, 최대 2배 내지 3배 또는 그 이상의 스루풋 개선을 제공할 수 있다. 반-동적 리플로우 프로세스는 또한, BEOL(back-end-of-line) 및 MEOL(middle-end-of-line) 프로세싱을 위해 활용될 수 있다.
[0021] 피처 사이즈들이 계속해서 축소됨에 따라, 작은 사이즈들은, 이를테면, 구리 시드에 대한 PVD(plasma vapor deposition) 다음에 구리 ECP(electro-chemical plating)가 후속되는 종래의 갭 충전 접근법들을 사용하여 양호한 갭 충전 및 전기적 수율 성능을 달성하고자 시도할 때 난제를 제시한다. 5 nm 노드들 및 그 이후의 노드들에 대한 일부 경우들에서, 구리 리플로우는 갭 충전 솔루션(gap fill solution)에 대한 제1 접근법으로서 선택될 수 있다. 본 원리들의 방법들 및 장치는, 구리 재료들을 이용한 멀티 사이클 정적 리플로우들과 비교하여 여전히 2배 내지 3배 또는 그 이상의 스루풋 개선을 제공하면서, 구리 충전 재료들에 대해 5 nm 노드 및 그 이후의 노드에 대해 무-공극(void-free) 갭 충전 성능을 가능하게 할 수 있다. 비록 예들에서는 간략화를 위해 구리가 사용될 수 있지만, 프로세스들은 알루미늄 또는 코발트 등과 같은 다른 재료들에 적용될 수 있다.
[0022] 금속 리플로우는, 실온 금속 증착 페이즈(phase), 이어서 열적 가열 프로세스 페이즈, 및 이어서 냉각 페이즈를 사용하는 멀티 사이클 정적 리플로우에 의해 달성될 수 있다. 멀티 사이클 정적 플로우 프로세스는 매우 시간 소모적이어서, 웨이퍼 스루풋을 감소시킨다. 금속 리플로우는 또한, 웨이퍼가 가열되는 동안 금속 증착 및 리플로우 프로세스가 동시에 발생하는 동적 리플로우에 의해 달성될 수 있다. 동적 리플로우는, 비아 최하부에서의 공극들 및 라인 단부 응집(line end agglomeration)으로 인해 무 공극 갭 충전을 달성할 수 없다. 본 원리들의 방법들 및 장치는, 단일 프로세스에서의 리플로우 접근법들, 즉 비아를 충전하기 위한 정적 리플로우 및 트렌치를 충전하기 위한 동적 리플로우 둘 모두를 이용하는 반-동적 리플로우를 사용한다. 반-동적 리플로우는 스루풋을 증가시킬 뿐만 아니라 온도 변화(temperature variation)의 유연성을 제공한다. 이러한 온도 변화는 프로세스 챔버의 가열 램프의 시간 및 전력을 제어함으로써 달성되며, 이는 금속 막 응집 및 상향식 충전의 균형 잡힌 제어를 가능하게 한다.
[0023] 일부 실시예들에서, 반-동적 상향식 리플로우 프로세스는 먼저, 충전될 적어도 하나의 구조를 갖는 기판 상에 금속성 재료의 층을 증착하는 것을 포함할 수 있다. 금속성 재료의 정적 리플로우는, 램프들을 사용하여 기판을 가열함(이는 금속성 재료가 구조들의 최하부로 아래로 리플로우될 수 있게 함)으로써 달성된다. 이후의 동적 리플로우는, 동적 리플로우 프로세스 전에 그리고 동적 리플로우 프로세스 동안 기판 냉각을 최소로 유지함으로써 달성된다. 냉각을 최소화하는 것은, 동적 증착 전에 그리고 동적 증착 동안에, 기판 슬라이딩을 방지하기 위해 웨이퍼를 부드럽게(gently) 척킹하면서 배면 가스(backside gas)들을 제거함으로써 달성된다. 동적 리플로우 프로세스 동안, 열 및 운동 에너지는 금속성 재료 이동성을 위해 충분하게 유지된다. 열 에너지는, 부분적으로, 배면 가스가 존재하지 않는 상태에서 기판 온도를 충분히 높게 유지함으로써 유지된다. 운동 에너지는 중간-레벨 기판 바이어스를 사용함으로써 달성되며, 이는 금속성 재료 이온들을 가속시켜서 기판에 충격을 가하고 그리고 운동 에너지를 열 에너지로 변환하여 기판을 가열하는 데 도움이 된다.
[0024] 본 개시내용의 실시예들은 본원에서 PVD(physical vapor deposition) 챔버에 대해 예시적으로 설명된다. 그러나, 본 원리들의 방법들 및 장치는 다른 프로세스 챔버들에서 또한 사용될 수 있다. 도 1은, 주어진 직경을 갖는 기판 상에 재료들을 스퍼터 증착하기에 적합한 PVD 챔버(프로세스 챔버(100)), 예컨대 스퍼터 프로세스 챔버를 예시한다. 일부 실시예들에서, PVD 챔버는 내부에 배치된 콜리메이터(collimator)(118)를 더 포함한다. 프로세스 챔버(100)는 일반적으로, 내부 볼륨(106)을 둘러싸는 바디(105)를 정의하는, 상부 측벽(102), 하부 측벽(103), 접지 어댑터(104), 및 덮개 어셈블리(lid assembly)(111)를 포함한다. 내부 볼륨(106)은 프로세싱될 기판의 대략적으로 주어진 직경을 갖는 중앙 부분 및 중앙 부분을 둘러싸는 주변 부분을 포함한다. 또한, 내부 볼륨(106)은, 기판 위의 그리고 타겟에 근접한 환형 영역을 포함하며, 환형 영역의 내경은, 플라즈마의 지배적인 부분(predominant portion)이 기판 위 및 기판의 반경방향 외측 둘 모두의 포지션에 배치되도록, 기판의 직경과 실질적으로 동일하거나 또는 그보다 더 크다.
[0025] 어댑터 플레이트(107)가 상부 측벽(102)과 하부 측벽(103) 사이에 배치될 수 있다. 기판 지지부(108)가 프로세스 챔버(100)의 내부 볼륨(106) 내에 배치된다. 기판 지지부(108)는, 예컨대, 퍽(puck)(161)을 갖는 정전 척(ESC)(151)을 포함할 수 있다. 기판 지지부(108)는 주어진 직경(예컨대, 150 mm, 200 mm, 300 mm, 450 mm 등)을 갖는 기판을 지지하도록 구성된다. 기판 이송 포트(109)가 내부 볼륨(106) 내외로 기판들을 이송하기 위해 하부 측벽(103)에 형성된다. 일부 실시예들에서, 프로세스 챔버(100)는 기판, 이를테면 기판(101) 상에, 예컨대 구리, 알루미늄, 또는 코발트를 증착하도록 구성된다. 적합한 애플리케이션들의 비-제한적인 예들은, 비아들, 트렌치들, 또는 구조들 등에서의 금속성 갭 충전 재료 증착을 포함한다.
[0026] 가스 소스(110)가 내부 볼륨(106) 내로 프로세스 가스들을 공급하기 위해 프로세스 챔버(100)에 커플링된다. 일부 실시예들에서, 프로세스 가스들은 비활성 가스들, 비-반응성 가스들, 및 필요한 경우 반응성 가스들을 포함할 수 있다. 가스 소스(110)에 의해 제공될 수 있는 프로세스 가스들의 예들은, 특히, 아르곤 가스(Ar), 헬륨(He), 네온 가스(Ne), 질소 가스(N2), 산소 가스(O2), 및 수증기(H2O)를 포함한다(그러나 이에 제한되지 않음). 내부 볼륨(106)의 압력을 제어하기 위해 내부 볼륨(106)과 연통하는 펌핑 디바이스(112)가 프로세스 챔버(100)에 커플링된다. 일부 실시예들에서, 펌핑 디바이스(112)는 또한, 기판(101)의 냉각을 최소화하기 위해 기판(101)으로부터 배면 가스들을 제거하는 데 사용될 수 있다. 일부 실시예들에서, 증착 동안, 프로세스 챔버(100)의 압력 레벨은 대략 1 Torr 이하로 유지될 수 있다. 일부 실시예들에서, 증착 동안, 프로세스 챔버(100)의 압력 레벨은 대략 500 mTorr 이하로 유지될 수 있다. 일부 실시예들에서, 증착 동안, 프로세스 챔버(100)의 압력 레벨은 대략 0.01 mTorr 내지 대략 300 mTorr로 유지될 수 있다.
[0027] 접지 어댑터(104)는 타겟, 이를테면 타겟(114)을 지지할 수 있다. 타겟(114)은 기판 상에 증착될 재료로 제작된다. 일부 실시예들에서, 타겟(114)은 코발트(Co), 구리(Cu), 또는 알루미늄(Al), 이들의 합금들, 이들의 조합들 등으로 제조될 수 있다. 타겟(114)은, 타겟(114)을 위한 전력 공급부(117)를 포함하는 소스 어셈블리에 커플링될 수 있다. 일부 실시예들에서, 전력 공급부(117)는, 매치 네트워크(match network)(116)를 통해 타겟(114)에 커플링될 수 있는 RF 전력 공급부일 수 있다. 일부 실시예들에서, 전력 공급부(117)는 대안적으로 DC 전력 공급부일 수 있으며, 이 경우, 매치 네트워크(116)는 생략된다. 일부 실시예들에서, 전력 공급부(117)는 DC 전력 소스 및 RF 전력 소스 둘 모두를 포함할 수 있다.
[0028] 마그네트론(170)이 타겟(114) 위에 포지셔닝된다. 마그네트론(170)은 샤프트(176)에 연결된 베이스 플레이트(174)에 의해 지지되는 복수의 자석들(172)을 포함할 수 있으며, 샤프트(176)는 기판(101) 및 프로세스 챔버(100)의 중심 축과 축방향으로 정렬될 수 있다. 자석들(172)은 프로세스 챔버(100) 내에서 타겟(114)의 전면 근처에 자기장을 생성하여 플라즈마를 발생시키고, 그에 따라, 상당한 이온들의 플럭스가 타겟(114)에 충돌하여, 타겟 재료의 스퍼터 방출을 야기한다. 자석들(172)은 타겟(114)의 표면에 걸쳐 자기장의 균일성을 증가시키기 위해 샤프트(176)를 중심으로 회전될 수 있다. 마그네트론의 예들은, 특히, 전자기 선형 마그네트론, 서펜타인(serpentine) 마그네트론, 나선형 마그네트론, 더블-디지테이티드(double-digitated) 마그네트론, 직사각형화된(rectangularized) 나선형 마그네트론, 듀얼 모션 마그네트론(dual motion magnetron)을 포함한다. 자석들(172)은, 기판의 대략 외경과 내부 볼륨(106)의 대략 외경 사이에서 연장되는 환형 영역 내에서 프로세스 챔버(100)의 중심 축을 중심으로 회전된다. 일반적으로, 자석들(172)은, 자석들(172)의 회전 동안의 최내측 자석 포지션이 프로세싱되는 기판의 직경 위에 또는 기판의 직경 외부에 배치되도록(예컨대, 회전축으로부터 자석(172)의 최내측 포지션까지의 거리가 프로세싱되는 기판의 직경과 같거나 또는 더 크도록) 회전될 수 있다.
[0029] 프로세스 챔버(100)는 상부 차폐부(shield)(113) 및 하부 차폐부(120)를 더 포함한다. 콜리메이터(118)가 내부 볼륨(106) 내에서 타겟(114)과 기판 지지부(108) 사이에 포지셔닝된다. 일부 실시예들에서, 콜리메이터(118)는, 부가되는 DC 바이어스로 인해 증착 레이트를 증가시킬 뿐만 아니라 기판으로의 이온 플럭스 및 기판에서의 뉴트럴 각도 분포(neutral angular distribution)를 제어하기 위해 전기적으로 바이어싱될 수 있다. 콜리메이터를 전기적으로 바이어싱하게 되면, 콜리메이터에 대한 이온 손실을 감소시켜서, 기판에서 더 큰 이온/뉴트럴 비(ion/neutral ratio)들을 유리하게 제공한다. 콜리메이터(118)의 바이어싱을 가능하게 하기 위해, 콜리메이터 전력 소스(미도시)가 콜리메이터(118)에 커플링된다. 일부 실시예들에서, 콜리메이터(118)는 접지 어댑터(104)와 같은 접지된 챔버 컴포넌트들로부터 전기적으로 격리될 수 있다. 예컨대, 도 1에 도시된 바와 같이, 콜리메이터(118)는 상부 차폐부(113)에 커플링된다.
[0030] 일부 실시예들에서, 타겟(114)으로부터 이탈된 이온들을 안내하도록 자기장을 생성하는 것을 돕기 위해, 자석들의 세트(196)가 접지 어댑터(104)에 인접하게 배치될 수 있다. 자석들의 세트(196)에 의해 형성되는 자기장은 대안적으로 또는 조합하여, 이온들이 챔버의 측벽들(또는 상부 차폐부(113)의 측벽들)에 부딪치는 것을 방지하고, 이온들을 콜리메이터(118)를 통해 수직으로 지향시킬 수 있다. 예컨대, 자석들의 세트(196)는 주변 부분에 실질적으로 수직 자기장 라인들을 갖는 자기장을 형성하도록 구성된다. 실질적으로 수직 자기장 라인들은 유리하게는, 내부 볼륨을 통해 이온들을 안내한다. 자석들의 세트(196)는, 타겟으로부터 콜리메이터를 통해 기판 지지부(108)의 중심을 향해 원하는 궤적을 따라 금속성 이온들을 안내하는 데 필요한 전자석들 및/또는 영구 자석들의 임의의 조합을 포함할 수 있다. 자석들의 세트(196)는 챔버의 중심 축에 평행한 방향으로 자석들의 세트의 포지션을 조정하도록 이동가능하거나 또는 고정식일 수 있다.
[0031] 타겟(114)과 기판 지지부(108) 사이에 바이어스 전력을 제공하기 위해, RF 전력 소스(180)가 기판 지지부(108)를 통해 프로세스 챔버(100)에 커플링될 수 있다. 일부 실시예들에서, RF 전력 소스(180)는 대략 400 Hz 내지 대략 200 MHz, 이를테면 대략 13.56 MHz의 주파수를 가질 수 있다. 일부 실시예들에서, RF 전력 소스(180)는 0 와트 초과 내지 대략 1000 와트의 바이어스 전력을 제공할 수 있다. 동작 시, 자석들(172)이 회전하여, 내부 볼륨(106)의 환형 부분에 플라즈마(165)를 형성하여 타겟(114)을 스퍼터링한다. 콜리메이터(118) 위에 타겟(114)을 스퍼터링하기 위해 콜리메이터(118)가 존재할 때, 플라즈마(165)는 콜리메이터(118) 위에 형성될 수 있다. 기판(101) 위에 스퍼터링된 재료가 거의 또는 전혀 존재하지 않도록 보장하기 위해, 자석들(172)의 회전 반경은 기판(101)의 반경보다 더 크다.
[0032] 콜리메이터(118)는, 스퍼터링된 금속성 재료가 콜리메이터(118)를 통해 강제되도록 양(positive)으로 바이어싱된다. 더욱이, 콜리메이터의 중심 영역을 향해 이동하는 스퍼터링된 뉴트럴 재료의 전부는 아니더라도 대부분은 콜리메이터 벽들과 충돌하여 그에 점착될 가능성이 있을 것이다. 금속성 뉴트럴(metallic neutral)들의 방향성은 변경될 수 없기 때문에, 금속성 뉴트럴들의 전부는 아니더라도 대부분은 유리하게는 기판(101) 상에 증착되지 않는다. 스퍼터링된 금속성 이온들의 궤적이 변경될 수 있는 충분한 공간을 갖도록 보장하기 위해, 콜리메이터(118)는 기판 지지부(108) 위의 미리 결정된 높이에 배치된다. 일부 실시예들에서, 높이는 대략 400 mm 내지 대략 800 mm, 예컨대 대략 600 mm이다. 높이는 또한, 기판(101) 상의 증착 특성들을 추가로 개선하기 위해, 콜리메이터(118) 아래의 자기장을 사용하여 이온들의 제어를 가능하게 하도록 선택된다. 콜리메이터(118) 위의 자기장의 조절(modulation)을 가능하게 하기 위해, 콜리메이터(118)는 타겟(114) 아래의 미리 결정된 높이에 배치될 수 있다. 높이는 대략 25 mm 내지 대략 75 mm, 예컨대 대략 50 mm일 수 있다. 전체 타겟 대 기판 간격(또는 타겟 대 지지 표면 간격)은 대략 600 mm 내지 대략 800 mm이다.
[0033] 일부 실시예들에서, 하부 차폐부(120)는 상부 측벽(102) 또는 접지 어댑터(104) 내부 및 콜리메이터(118) 근처에 제공될 수 있다. 콜리메이터(118)는 내부 볼륨(106) 내로 가스 및/또는 재료 플럭스를 지향시키기 위한 복수의 애퍼처들을 포함한다. 콜리메이터(118)는 프로세스 툴 어댑터(138)를 통해 콜리메이터 전력 소스에 커플링될 수 있다. 차폐 링(shield ring)(126)이, 프로세스 챔버(100) 내에서 하부 차폐부(120)에 인접하게 그리고 하부 차폐부(120)와 어댑터 플레이트(107)의 중간에 배치될 수 있다. 기판(101)(상승된 가열 또는 리플로우 포지션에서 리프트 핀들(140) 상에 지지된 것으로 도시됨)은, 기판 지지부(108)와 로봇 블레이드(미도시) 사이의 조정된 포지셔닝 교정에 의해 기판 지지부(108)의 종축(longitudinal axis)에 대해 센터링된다. 따라서, 기판(101)은 프로세스 챔버(100) 내에 센터링될 수 있고, 차폐 링(126)은 프로세싱 동안 기판(101)을 중심으로 반경방향으로 센터링될 수 있다.
[0034] 동작 시, 기판(101)이 상부에 배치된 로봇 블레이드(미도시)가 기판 이송 포트(109)를 통해 연장된다. 기판 지지부(108)는, 기판 지지부(108)로부터 연장되는 리프트 핀들(140)로 기판(101)이 이송될 수 있게 하기 위해 하강될 수 있다. 기판 지지부(108)의 리프팅 및 하강은 기판 지지부(108)에 커플링된 드라이브(drive)(142)에 의해 제어될 수 있다. 리프트 핀들(140)이 가열 또는 리플로우 포지션에 도달하도록 상승될 때, 기판 지지부(108)는 하강될 수 있다. 유사하게, 기판(101)은, 리프트 핀들(140)을 하강시키고 기판 지지부(108)를 프로세스 또는 증착 포지션으로 상승시킴으로써, 기판 지지부(108)의 기판 수용 표면(144) 상으로 하강될 수 있다. 기판(101)이 기판 지지부(108)의 기판 수용 표면(144) 상에 포지셔닝된 상태로, 기판(101)에 대해 스퍼터 증착이 수행될 수 있다. 증착 링(136)은 프로세싱 동안 기판(101)으로부터 전기적으로 절연될 수 있다. 따라서, 기판 수용 표면(144)은, 기판(101)이 증착 링(136)과 접촉하는 것이 방지되도록, 기판(101)에 인접한 증착 링(136)의 부분들의 높이보다 더 높은 높이를 포함할 수 있다.
[0035] 스퍼터 증착 이후, 기판(101)은 리프트 핀들(140)을 이용하여, 기판 지지부(108)로부터 이격된 포지션으로 들어올려질 수 있다. 들어올려진 위치는, 어댑터 플레이트(107)에 인접한 반사기 링(148) 및 차폐 링(126) 중 하나 또는 둘 모두 위에 있을 수 있다. 어댑터 플레이트(107)는, 어댑터 플레이트(107)의 오목 부분(152)과 반사기 링(148)의 하부 표면의 중간 포지션에서 어댑터 플레이트(107)에 커플링된 하나 이상의 램프들(150)을 포함한다. 램프들(150)은, 가시광선 또는 근 가시광선 파장들, 이를테면 적외선(IR) 및/또는 자외선(UV) 스펙트럼의 광학 및/또는 복사 에너지를 제공한다. 램프들(150)로부터의 에너지는, 기판(101) 및 기판(101) 상에 증착된 재료를 가열하기 위해, 기판(101)의 배면(backside)(즉, 하부 표면)을 향해 반경방향 내측으로 포커싱된다. 기판(101)을 둘러싸는 챔버 컴포넌트들 상의 반사성 표면들은, 에너지가 손실되고 그리고/또는 활용되지 않을 다른 챔버 컴포넌트들로부터 멀리 그리고 기판(101)의 배면을 향해 에너지를 포커싱하는 역할을 한다. 기판(101)을 미리 결정된 온도로 제어한 이후, 기판(101)은 기판 지지부(108)의 기판 수용 표면(144) 상의 포지션으로 하강된다. 기판(101)은 추가의 프로세싱을 위해 기판 이송 포트(109)를 통해 프로세스 챔버(100)로부터 제거될 수 있다. 기판(101)은, 이를테면 600 ℃ 미만(그러나 이에 제한되지 않음)과 같은 미리 결정된 온도 범위로 유지될 수 있다.
[0036] 제어기(198)는, 프로세스 챔버들의 직접 제어를 사용하여, 또는 대안적으로, 프로세스 챔버들 및 프로세스 챔버(100)와 연관된 컴퓨터들(또는 제어기들)을 제어함으로써, 프로세스 챔버(100)의 동작을 제어한다. 동작 시, 제어기(198)는 프로세스 챔버(100)의 성능을 최적화하기 위해 개개의 챔버들 및 시스템들로부터의 데이터 수집 및 피드백을 가능하게 한다. 제어기(198)는 일반적으로, CPU(Central Processing Unit)(160), 메모리(158), 및 지원 회로(162)를 포함한다. CPU(160)는 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 지원 회로(162)는 통상적으로 CPU(160)에 커플링되고, 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급부들 등을 포함할 수 있다. 소프트웨어 루틴들, 이를테면 위에서 설명된 방법은 메모리(158)에 저장될 수 있으며, 그리고 CPU(160)에 의해 실행될 때, CPU(160)를 특수 목적 컴퓨터(제어기(198))로 변환시킬 수 있다. 소프트웨어 루틴들은 또한, 프로세스 챔버(100)로부터 원격에 위치된 제2 제어기(미도시)에 의해 저장 및/또는 실행될 수 있다.
[0037] 메모리(158)는, CPU(160)에 의해 실행될 때, 반도체 프로세스들 및 장비의 동작을 가능하게 하는 명령들을 포함하는 컴퓨터-판독가능 저장 매체들의 형태이다. 메모리(158) 내의 명령들은 본 원리들의 방법을 구현하는 프로그램과 같은 프로그램 제품의 형태이다. 프로그램 코드는 다수의 상이한 프로그래밍 언어들 중 임의의 하나를 따를 수 있다. 일 예에서, 본 개시내용은 컴퓨터 시스템에 사용하기 위해 컴퓨터-판독가능 저장 매체들에 저장된 프로그램 제품으로서 구현될 수 있다. 프로그램 제품의 프로그램(들)은 (본원에서 설명되는 방법들을 포함하는) 양상들의 기능들을 정의한다. 예시적인 컴퓨터-판독가능 저장 매체들은: 정보가 영구적으로 저장되는 비-기록가능 저장 매체들(예컨대, 컴퓨터 내의 판독-전용 메모리 디바이스들, 이를테면 CD-ROM 드라이브에 의해 판독가능한 CD-ROM 디스크들, 플래시 메모리, ROM 칩들, 또는 임의의 타입의 고체-상태 비휘발성 반도체 메모리); 및 변경가능한 정보가 저장되는 기록가능 저장 매체들(예컨대, 하드-디스크 드라이브 또는 디스켓 드라이브 내의 플로피 디스크들, 또는 임의의 타입의 고체-상태 랜덤-액세스 반도체 메모리)을 포함한다(그러나 이에 제한되지 않음). 그러한 컴퓨터-판독가능 저장 매체들은, 본원에서 설명되는 방법들의 기능들을 지시하는 컴퓨터-판독가능 명령들을 보유할 경우 본 원리들의 양상들이다.
[0038] 프로세싱 동안, 타겟(114)으로부터 재료가 스퍼터링되어, 기판(101)의 표면 상에 증착된다. 타겟(114) 및 기판 지지부(108)는, 가스 소스(110)에 의해 공급되는 프로세스 가스들로부터 형성된 플라즈마를 유지하도록 전력 공급부(117) 또는 RF 전력 소스(180)에 의해 서로에 대해 바이어싱된다. 일부 실시예들에서, 콜리메이터(118)에 인가되는 DC 펄스형 바이어스 전력은 또한, 콜리메이터(118)를 통과하는 이온들 및 뉴트럴들의 비를 제어하는 것을 보조하여, 유리하게는 트렌치 측벽 및 최하부 충전(fill-up) 능력을 향상시킨다. 플라즈마로부터의 이온들은 타겟(114)을 향해 가속되어 타겟(114)에 충돌하여, 타겟 재료가 타겟(114)으로부터 이탈되게 한다. 이탈된 타겟 재료 및 프로세스 가스들은 원하는 조성들을 갖는 층을 기판(101) 상에 형성한다. 그런 다음, 프로세스의 정적 리플로우 부분들 동안, 기판(101)은 가열 또는 리플로우 포지션으로 상승되고, 램프들(150)에 의해 가열된다. 그런 다음, 램프들(150)이 턴 오프되고, 펌핑 디바이스(112)를 사용하여 배면 가스들이 펌핑 아웃되며, 그리고 기판(101)은 프로세싱 또는 증착 포지션으로 하강된다. 그런 다음, 기판(101)은, 프로세스의 동적 리플로우 부분 동안 RF 전력 소스(180)에 의해 공급되는 RF 바이어스 전력을 사용하여 가열된다.
[0039] 도 2는, 프로세싱 또는 증착 포지션(기판(101)은 하강된 포지션에 있고, 도 1에는 도시되지 않음)에 있는, ESC(151) 및 램프(150)를 포함하는, 프로세스 챔버(100)의 기판 지지부(108)의 일부의 단면도(200)이다. 램프(150)가 동작할 때, 램프(150)는 적외선 또는 자외선 열을 방사한다. 기판(101)은, ESC(151)와 인터페이싱하는 퍽(161)에 의해 지지된다. 리프트 핀들(140)은, 기판(101)이 가열 또는 리플로우 포지션에 있을 때, 퍽(161)의 기판 수용 표면(144)으로부터의 기판(101)의 리프팅을 가능하게 한다. 도 3에서, 단면도(300)는 가열 또는 리플로우 포지션(도 1에 도시된 바와 같이, 기판(101)은 상승된 포지션에 있음)에 있는 기판(101) 및 기판 지지부(108)를 도시한다. 리플로우 포지션에서, 리프트 핀(140)이 기판(101)을 상승시킴에 따라(304), 기판 지지부(108)가 하강되어(302), 기판(101)의 하부 표면(306)이 램프(150)로부터의 열 방사(heat radiation)(308)에 노출된 채로 남겨진다.
[0040] 도 4는 일부 실시예들에 따른, 기판 상의 구조들을 충전하는 방법(400)이다. 블록(402)에서, 제1 온도에서 기판 상에 금속성 재료가 증착된다. 일부 실시예들에서, 금속성 재료는 구리계 재료, 알루미늄계 재료, 또는 코발트계 재료 등일 수 있다. 간결성을 위해, 구리계 재료가 다음의 일부 예들에서 사용될 수 있지만, 어떤 방식으로도 제한하는 것으로 의도되지 않는다. 일부 실시예들에서, 금속성 재료의 증착은 대략 실온의 제1 온도에서 발생할 수 있다. 일부 실시예들에서, 제1 온도는 대략 0 ℃ 내지 대략 70 ℃일 수 있다. 일부 실시예들에서, 제1 온도는 대략 40 ℃이다. 도 5에서, 단면도(500A)는 기판 상의 구조(502)를 예시하며, 금속성 재료(504)가 제1 온도에서 기판 상에 증착된다. 일부 실시예들에서, 금속성 재료(504)는, 도 2에 예시된 바와 같이 기판이 프로세스 또는 증착 포지션(하강된 포지션)에 있을 때 증착된다. 도 6의 그래프의 도면(600)은 방법(400)의 일부 실시예들의 프로세스 온도 프로파일을 그래프 라인(602)으로 도시한다. 방법(400)의 일부 실시예들의 "저온(cold)" 또는 실온 증착은 증착 기간(604)으로 표시된다. 일부 실시예들에서, 증착 기간(604)은 증착될 금속성 재료의 양에 따라 대략 15초 내지 대략 60초일 수 있다.
[0041] 도 4의 블록(404)에서, 기판은 제1 온도보다 더 높은 제2 온도로 가열되어 금속성 재료의 정적 리플로우를 야기한다. 기판은, 금속성 재료의 가열 이전에, 프로세스 또는 증착 포지션과 상이한 가열 또는 리플로우 포지션(도 1에 도시된 바와 같은 상승된 포지션)으로 이동될 수 있다. 도 6의 제2 온도 가열 기간(608)은 대략 10초 내지 대략 120초의 범위를 가질 수 있다. 일부 실시예들에서, 제2 온도 가열 기간(608)은 구리계 재료에 대해 대략 20초 내지 대략 30초이다. 구리계 재료에 대한 일부 실시예들에서, 제2 온도는 대략 80 ℃ 내지 대략 400 ℃ 의 범위일 수 있다. 기판이 로우(low) k 재료들을 포함할 때, 400 ℃ 초과로 기판을 가열하는 것은 로우 k 재료들을 손상시킬 수 있다. 구리계 재료에 대한 일부 실시예들에서, 제2 온도는 대략 270 ℃일 수 있다. 알루미늄계 재료에 대한 일부 실시예들에서, 제2 온도는 대략 80 ℃ 내지 대략 400 ℃의 범위일 수 있다. 코발트계 재료에 대한 일부 실시예들에서, 제2 온도는 대략 80 ℃ 내지 대략 550 ℃의 범위일 수 있다.
[0042] 기판의 가열은 기판 상에 증착된 금속성 재료의 정적 리플로우를 야기한다. 본 발명자들은, 제2 온도가 금속성 재료의 이동성을 유지하기에 충분해야 하고, 리플로우되는 금속성 재료의 타입에 기반하여 변할 수 있다는 것을 발견하였다. 도 5의 단면도(500A)는 이전에 증착된 금속성 재료(504)로 구조(502)를 정적 리플로우 충전(506)하는 것을 도시한다. 기판의 가열 및 기판 온도의 유지는 도 1의 프로세스 챔버(100)의 램프(150)에 의해 달성될 수 있다. 램프 전력 온(ON) 시간 및 램프 전력 레벨은 기판의 온도를 조정하는 데 사용될 수 있다. 램프(150)는 직접적인 열 방사(적외선 및/또는 자외선 방사)를 제공할 수 있고, 또한, ESC(151)의 퍽(161)의 기판 수용 표면(144)으로부터 반사되는 간접적인 열 방사를 제공할 수 있다.
[0043] 일부 실시예들에서, 제2 온도로의 기판의 가열은 하나 초과의 스테이지에서 달성될 수 있다. 그래프 라인(602)은, 제2 온도보다 낮고 제1 온도보다 높은 제3 온도에서의 제3 온도 가열 기간(606)을 도시한다. 일부 실시예들에서, 제3 온도는 대략 80 ℃ 내지 대략 225 ℃일 수 있다. 일부 실시예들에서, 제3 온도는 대략 150 ℃ 내지 대략 200 ℃일 수 있다. 일부 실시예들에서, 제3 온도는 대략 170 ℃일 수 있다. 다수의 가열 스테이지들을 사용하게 되면, 금속성 재료가 구조 내로 느리게 유동할 수 있게 하여, 중단(break)들 없이 연속적이고 고른 유동을 가능하게 한다. 제3 온도는 금속성 재료의 이동성을 유지하기에 충분해야 한다. 제3 온도는 리플로우되는 금속성 재료의 타입에 기반하여 조정될 수 있다. 일부 실시예들에서, 제1 온도와 제2 온도 사이에서 2개 이상의 온도 스테이지들이 발생할 수 있다. 일부 실시예들에서, 제3 온도 가열 기간(606)은 대략 10초 내지 대략 120초 또는 그 초과의 범위일 수 있다. 일부 실시예들에서, 제3 온도 가열 기간(606)은 대략 30초일 수 있다. 중간 가열 기간들(612, 614)은, 제1 온도, 제2 온도 및 제3 온도 사이의 가열 레이트들에 의존하는 시간 지속기간을 갖는다. 다수의 가열 스테이지들을 사용하게 되면, 금속성 재료가 중단들을 야기하지 않으면서 느리고 균등하게 유동할 수 있게 하는 한편, 더 높은 온도들은 더 빠른 리플로우로의 매끄러운 전이를 가능하게 한다.
[0044] 블록(406)에서, 기판의 가열이 중단된다. 도 6에서, 일부 실시예들에 대한 열 제거 포인트는 열 제거 포인트(616)로 표시된다. 일부 실시예들에서, 기판의 가열은 램프(150)에 대한 전력을 제거함으로써 중단된다(도 3 참조). 일부 실시예들에서, 동적 리플로우 전에 그리고 동적 리플로우 동안 기판의 냉각을 최소화하는 것을 가능하게 하기 위해, 배면 가스들은 가열이 중단될 때 제거될 수 있다. 배면 가스들은 도 1의 프로세스 챔버(100)의 펌핑 디바이스(112)에 의해 제거될 수 있다. 블록(408)에서, 부가적인 금속성 재료가 기판 상에 증착된다. 고온 기판 상의 증착은 기판 상의 부가적인 금속성 재료의 동적 리플로우를 야기한다. 일부 실시예들에서, 기판은 가열이 중단될 때 가열 또는 리플로우 포지션으로부터 이동되고, 기판 상으로의 부가적인 금속성 재료의 증착의 시작 전에 프로세스 또는 증착 포지션으로 이동된다. 도 6에서, 리포지셔닝 기간(re-positioning period)(618)이 도면(600)에 표시된다. 기판은 리포지셔닝 기간 동안 약간의 냉각을 겪을 수 있다. 리포지셔닝 기간(618)을 최소로 유지하는 것은 기판 온도를 유지하는 것을 도울 것이고, 동적 리플로우 기간(610)이 최대화되는 것을 보장할 것이다. 도 5의 도면(500B)은 기판이 고온(hot)인 동안 구조(502) 상에서 발생하는 증착(508)을 도시한다. 동적 리플로우가 발생하고, 부가적인 금속성 재료가 구조(502) 내로 유동하여, 구조(502)를 충전한다(510). 본 발명자들은, 동적 리플로우 프로세스들 동안 기판 냉각이 최소로 유지되어야 한다는 것을 발견하였다. 냉각을 최소화하는 것은, 동적 증착 전에 그리고 동적 증착 동안 배면 가스들을 제거함으로써 달성된다.
[0045] 본 발명자들은 또한, 동적 리플로우 프로세스 동안, 열 및 운동 에너지가 금속성 재료 이동성을 위해 충분하게 유지되어야 한다는 것을 발견하였다. 열 에너지는, 부분적으로, 배면 가스가 존재하지 않는 상태에서 기판 온도를 충분히 높게 유지함으로써 유지된다. 구리계 재료들에 대한 일부 실시예들에서, 기판 온도가 대략 80 ℃ 내지 대략 400 ℃에 있는 한, 동적 리플로우(동시 증착 및 리플로우)가 계속된다. 구리계 재료들에 대한 일부 실시예들에서, 기판 온도가 대략 150 ℃ 내지 대략 400 ℃에 있는 한, 동적 리플로우가 계속된다. 코발트계 재료들에 대한 일부 실시예들에서, 기판 온도가 대략 80 ℃ 내지 대략 550 ℃에 있는 한, 동적 리플로우가 계속된다.
[0046] 운동 에너지는 중간-레벨 기판 바이어스를 사용함으로써 달성되며, 이는 금속성 재료 이온들을 가속시켜서 기판에 충격을 가하고 그리고 운동 에너지를 열 에너지로 변환하여 기판을 가열하는 데 도움이 된다. 구리계 금속성 재료에 대한 일부 실시예들에서, 중간-레벨 RF 바이어스 전력은, 대략 0.40 대 대략 0.60의 ED(etching to deposition) 비로 대략 200 와트이다. 일부 실시예들에서, 중간-레벨 RF 바이어스 전력은 대략 5 와트 내지 대략 1000 와트이다. 일부 실시예들에서, 중간-레벨 RF 바이어스 전력은 대략 5 와트 내지 대략 700 와트이다. 일부 실시예들에서, RF 바이어스 주파수는 대략 2 MHz 내지 대략 200 MHz이다. 일부 실시예들에서, RF 바이어스 주파수는 대략 13.56 MHz이다. 일부 실시예들에서, 도 1의 프로세스 챔버(100)의 RF 전력 소스(180)는, 증착 동안 동적 리플로우 프로세스를 위한 운동 에너지를 향상시키기 위해 기판(101)에 RF 바이어스 전력을 제공할 수 있다. 본 발명자들은, RF 바이어스 전력이 너무 높으면, 구조들의 개구들의 에지들(코너들)에서 손상이 야기될 것이라는 것을 발견하였다. 본 발명자들은 또한, RF 바이어스 전력이 너무 낮으면, 리플로우 프로파일이 불량할 것이라는 것을 발견하였다. 사실상, RF 바이어스 전력은 동적 리플로우 동안 웨이퍼의 온도를 유지하는 것을 가능하게 하기 위해 기판의 플라즈마 가열을 제공한다.
[0047] 본 원리들에 따른 실시예들은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 실시예들은 또한, 하나 이상의 프로세서들에 의해 판독 및 실행될 수 있는 하나 이상의 컴퓨터 판독가능 매체들을 사용하여 저장된 명령들로서 구현될 수 있다. 컴퓨터 판독가능 매체는 머신(예컨대, 컴퓨팅 플랫폼 또는 하나 이상의 컴퓨팅 플랫폼들 상에서 실행되는 "가상 머신")에 의해 판독가능한 형태로 정보를 저장 또는 송신하기 위한 임의의 메커니즘을 포함할 수 있다. 예컨대, 컴퓨터 판독가능 매체는 임의의 적절한 형태의 휘발성 또는 비휘발성 메모리를 포함할 수 있다. 일부 실시예들에서, 컴퓨터 판독가능 매체들은 비-일시적인 컴퓨터 판독가능 매체를 포함할 수 있다.
[0048] 전술한 것이 본 원리들의 실시예들에 관한 것이지만, 본 원리들의 다른 및 추가적인 실시예들이 본 원리들의 기본적인 범위를 벗어나지 않으면서 안출될 수 있다.

Claims (20)

  1. 기판 상의 구조들을 충전(fill)하는 방법으로서,
    제1 온도에서 상기 기판 상에 금속성 재료(metallic material)를 증착하는 단계;
    상기 제1 온도보다 더 높은 제2 온도로 상기 기판을 가열하는 단계 － 상기 기판의 가열은 상기 기판 상의 상기 금속성 재료의 정적 리플로우(static reflow)를 야기함 －;
    상기 기판의 가열을 중단하는 단계; 및
    상기 기판 상에 부가적인 금속성 재료를 증착하여, 상기 기판 상의 상기 부가적인 금속성 재료의 동적 리플로우(dynamic reflow)를 야기하는 단계를 포함하는,
    기판 상의 구조들을 충전하는 방법.
  2. 제1 항에 있어서,
    상기 기판을 가열하기 위해 상기 동적 리플로우 동안 RF 바이어스 전력을 인가하는 단계를 더 포함하는,
    기판 상의 구조들을 충전하는 방법.
  3. 제1 항에 있어서,
    상기 제1 온도는 대략 0 ℃ 내지 대략 70 ℃인,
    기판 상의 구조들을 충전하는 방법.
  4. 제1 항에 있어서,
    상기 금속성 재료는 구리계 재료인,
    기판 상의 구조들을 충전하는 방법.
  5. 제4 항에 있어서,
    상기 제2 온도는 대략 80 ℃ 내지 대략 400 ℃인,
    기판 상의 구조들을 충전하는 방법.
  6. 제5 항에 있어서,
    상기 제2 온도는 대략 270 ℃인,
    기판 상의 구조들을 충전하는 방법.
  7. 제1 항에 있어서,
    상기 기판 상에 금속성 재료를 증착하기 전에, 상기 기판을 제1 포지션에 포지셔닝하는 단계;
    상기 기판을 가열하기 전에, 상기 기판을 상기 제1 포지션 위의 제2 포지션에 포지셔닝하는 단계; 및
    상기 기판의 가열이 중단되는 경우, 상기 기판을 상기 제2 포지션으로부터 상기 제1 포지션으로 이동시키는 단계를 더 포함하는,
    기판 상의 구조들을 충전하는 방법.
  8. 제1 항에 있어서,
    상기 기판의 가열은 상기 기판 아래에 위치된 가열 소스로부터 이루어지는,
    기판 상의 구조들을 충전하는 방법.
  9. 제1 항에 있어서,
    상기 제1 온도보다 높고 상기 제2 온도보다 낮은 제3 온도로 상기 기판을 가열하는 단계; 및
    제1 시간 기간 이후 상기 제3 온도로부터 상기 제2 온도로 상기 기판을 가열하는 단계를 더 포함하는,
    기판 상의 구조들을 충전하는 방법.
  10. 제9 항에 있어서,
    상기 제1 시간 기간은 대략 30초인,
    기판 상의 구조들을 충전하는 방법.
  11. 기판 상의 구조들을 충전하는 방법으로서,
    제1 온도에서 상기 기판 상에 금속성 재료를 증착하는 단계;
    상기 제1 온도보다 더 높은 제2 온도로 상기 기판을 가열하여, 제1 리플로우 레이트(reflow rate)로 제1 정적 리플로우를 야기하는 단계;
    상기 제2 온도보다 더 높은 제3 온도로 상기 기판을 가열하여, 제2 리플로우 레이트로 제2 정적 리플로우를 야기하는 단계 － 상기 제2 리플로우 레이트는 상기 제1 리플로우 레이트보다 더 높음 －;
    상기 기판의 가열을 중단하는 단계;
    상기 기판에 RF 바이어스 전력을 인가하는 단계; 및
    상기 기판 상에 부가적인 금속성 재료를 증착하여, 상기 기판 상의 상기 부가적인 금속성 재료의 동적 리플로우를 야기하는 단계를 포함하는,
    기판 상의 구조들을 충전하는 방법.
  12. 제11 항에 있어서,
    상기 제1 온도는 대략 0 ℃ 내지 대략 70 ℃인,
    기판 상의 구조들을 충전하는 방법.
  13. 제12 항에 있어서,
    상기 제1 온도는 대략 실온인,
    기판 상의 구조들을 충전하는 방법.
  14. 제11 항에 있어서,
    상기 금속성 재료는 구리계 재료인,
    기판 상의 구조들을 충전하는 방법.
  15. 제14 항에 있어서,
    상기 제2 온도는 대략 80 ℃ 내지 대략 225 ℃인,
    기판 상의 구조들을 충전하는 방법.
  16. 제14 항에 있어서,
    상기 제3 온도는 대략 250 ℃ 내지 대략 400 ℃인,
    기판 상의 구조들을 충전하는 방법.
  17. 제16 항에 있어서,
    상기 제3 온도는 대략 270 ℃인,
    기판 상의 구조들을 충전하는 방법.
  18. 명령들이 저장되어 있는 비-일시적인 컴퓨터 판독가능 매체로서,
    상기 명령들은, 실행될 때, 기판 상의 구조들을 충전하기 위한 방법이 수행되게 하고,
    상기 방법은:
    제1 온도에서 상기 기판 상에 금속성 재료를 증착하는 단계;
    상기 제1 온도보다 더 높은 제2 온도로 상기 기판을 가열하는 단계 － 상기 기판의 가열은 상기 기판 상의 상기 금속성 재료의 정적 리플로우를 야기함 －;
    상기 기판의 가열을 중단하는 단계; 및
    상기 기판 상에 부가적인 금속성 재료를 증착하여, 상기 기판 상의 상기 부가적인 금속성 재료의 동적 리플로우를 야기하는 단계를 포함하는,
    비-일시적인 컴퓨터 판독가능 매체.
  19. 제18 항에 있어서,
    상기 방법은:
    상기 기판 상에 금속성 재료를 증착하기 전에, 상기 기판을 제1 포지션에 포지셔닝하는 단계;
    상기 기판을 가열하기 전에, 상기 기판을 상기 제1 포지션 위의 제2 포지션에 포지셔닝하는 단계; 및
    상기 기판으로부터 열이 제거되는 경우, 상기 기판을 상기 제2 포지션으로부터 상기 제1 포지션으로 이동시키는 단계를 더 포함하는,
    비-일시적인 컴퓨터 판독가능 매체.
  20. 제18 항에 있어서,
    상기 방법은:
    상기 기판을 가열하기 위해 상기 동적 리플로우 동안 RF 바이어스 전력을 인가하는 단계를 더 포함하는,
    비-일시적인 컴퓨터 판독가능 매체.
KR1020227024373A 2020-06-16 2021-06-14 반-동적 상향식 리플로우를 위한 방법들 및 장치 KR20230023602A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/902,655 2020-06-16
US16/902,655 US11222816B2 (en) 2020-06-16 2020-06-16 Methods and apparatus for semi-dynamic bottom up reflow
PCT/US2021/037198 WO2021257440A1 (en) 2020-06-16 2021-06-14 Methods and apparatus for semi-dynamic bottom up reflow

Publications (1)

Publication Number Publication Date
KR20230023602A true KR20230023602A (ko) 2023-02-17

Family

ID=78825954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227024373A KR20230023602A (ko) 2020-06-16 2021-06-14 반-동적 상향식 리플로우를 위한 방법들 및 장치

Country Status (6)

Country Link
US (1) US11222816B2 (ko)
JP (1) JP2023530534A (ko)
KR (1) KR20230023602A (ko)
CN (1) CN114981953A (ko)
TW (1) TW202213637A (ko)
WO (1) WO2021257440A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915915B2 (en) * 2021-05-28 2024-02-27 Applied Materials, Inc. Apparatus for generating magnetic fields during semiconductor processing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US6184137B1 (en) 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
US6727176B2 (en) * 2001-11-08 2004-04-27 Advanced Micro Devices, Inc. Method of forming reliable Cu interconnects
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US8841211B2 (en) 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8404048B2 (en) 2011-03-11 2013-03-26 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
JP2016100419A (ja) * 2014-11-19 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6385856B2 (ja) * 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures

Also Published As

Publication number Publication date
WO2021257440A1 (en) 2021-12-23
CN114981953A (zh) 2022-08-30
JP2023530534A (ja) 2023-07-19
US11222816B2 (en) 2022-01-11
US20210391214A1 (en) 2021-12-16
TW202213637A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
KR102383703B1 (ko) 물리 기상 증착 프로세스들에서 이온 프랙션을 제어하기 위한 방법들 및 장치
JP6549112B2 (ja) 物理的気相堆積チャンバで利用される双極性コリメータ
JP4493718B2 (ja) ウェーハバイアス中のアルミニウムスパッタリング
KR20230023602A (ko) 반-동적 상향식 리플로우를 위한 방법들 및 장치
US11492699B2 (en) Substrate temperature non-uniformity reduction over target life using spacing compensation
TW202307239A (zh) 處理基板的方法及設備
US11952655B2 (en) Electromagnet pulsing effect on PVD step coverage
US11527437B2 (en) Methods and apparatus for intermixing layer for enhanced metal reflow
US11981989B2 (en) Automated temperature controlled substrate support
TW202307911A (zh) 用於處理基板的方法與設備
TW202320164A (zh) 用於處理基板的方法及裝置

Legal Events

Date Code Title Description
A201 Request for examination