TW202213637A - 用於半動態底部向上回流之方法及設備 - Google Patents

用於半動態底部向上回流之方法及設備 Download PDF

Info

Publication number
TW202213637A
TW202213637A TW110121804A TW110121804A TW202213637A TW 202213637 A TW202213637 A TW 202213637A TW 110121804 A TW110121804 A TW 110121804A TW 110121804 A TW110121804 A TW 110121804A TW 202213637 A TW202213637 A TW 202213637A
Authority
TW
Taiwan
Prior art keywords
substrate
temperature
reflow
heating
degrees celsius
Prior art date
Application number
TW110121804A
Other languages
English (en)
Inventor
仲蘭蘭
席利許Ａ 比瑟
富宏 張
李正周
奇索 卡拉瑟帕蘭比爾
謝祥金
先敏 唐
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202213637A publication Critical patent/TW202213637A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一種填充在基板上之多個結構的方法使用半動態回流製程。該方法可包括：在第一溫度下在該基板上沉積金屬材料，將該基板加熱至高於該第一溫度的第二溫度，其中該基板的加熱引發在該基板上沉積的該金屬材料的靜態回流，停止該基板之加熱，及在該基板上沉積額外金屬材料，引發該基板上沉積的該額外金屬材料的動態回流。在動態回流期間可施加RF偏壓功率，以助於維持基板之溫度。

Description

用於半動態底部向上回流之方法及設備
本原理的實施例大致上關於半導體基板的半導體處理。
諸如IC（積體電路）之類的半導體元件一般而言具有諸如電晶體、二極體和電阻器之類的電子電路部件，該等電子電路部件積體式製造於諸如晶圓或基板之類的半導體材料之單一主體上。各種電路部件透過導電連接件連接，而形成完整的電路，該完整的電路能夠含有幾百萬個個別的電路部件。互連件提供積體電路之各電子部件之間的電連接，並且形成該等電路部件和該元件之外部接觸部件（例如引腳，用於將積體電路連接於其他電路）之間的連接。互連件可構建遍及多個層中，且由溝槽/通孔（via）在層內/層間連接。隨著對越來越小的外形因子（form factor）的推動，互連件也必須按比例縮小以實現半導體元件的更小的外形因子。由於尺寸小，所以具有5nm及超越5nm的節點結構的溝槽/通孔在形成期間造成了挑戰。靜態回流製程經常用作填充溝槽/通孔的方法。然而，發明人已經發現，靜態回流製程需要多個循環，此舉劇烈減少了晶圓產量。
因此，發明人已提供用於增加需要隙縫填充（gap filling）製程的晶圓產量的改善方法與設備。
本文提供了用於改善隙縫填充製程的方法和設備，該隙縫填充製程用於在晶圓上形成互連件。
在一些實施例中，一種填充在基板上的多個結構的方法可包括：在第一溫度下在該基板上沉積金屬材料；將該基板加熱至高於該第一溫度的第二溫度，該基板的加熱引發在該基板上的該金屬材料的靜態回流；停止該基板之加熱；以及在該基板上沉積額外金屬材料，引發該基板上的該額外金屬材料的動態回流。
在一些實施例中，該方法可進一步包括：在該動態回流期間施加RF偏壓功率（bias power）以加熱該基板，其中該第一溫度為約攝氏0度至約攝氏70度，其中該金屬材料為基於銅的（copper-based）材料，其中該第二溫度為約攝氏80度至約攝氏400度，其中第二溫度為約攝氏270度，在將該金屬材料沉積在該基板上之前將該基板定位於第一位置，在加熱該基板之前將該基板定位在高於該第一位置的第二位置，及當停止加熱該基板時將該基板從該第二位置移動到該第一位置，其中基板的加熱是來自位於該基板下方的加熱源，將該基板加熱至高於該第一溫度且低於該第二溫度的第三溫度，及在第一段時間之後，將該基板從該第三溫度加熱至該第二溫度，及/或其中該第一段時間是約30秒。
在一些實施例中，一種填充在基板上的多個結構的方法可包括：在第一溫度下在該基板上沉積金屬材料；將該基板加熱至高於該第一溫度的第二溫度，引發具第一回流率（reflow rate）的第一靜態回流；將該基板加熱到高於該第二溫度的第三溫度，引發具有第二回流率的第二靜態回流，其中該第二回流率高於該第一回流率；停止加熱該基板；將RF偏壓功率施加至該基板；以及在該基板上沉積額外金屬材料，引發該基板上該額外金屬材料的動態回流。
在一些實施例中，該方法可進一步包括：其中該第一溫度為約攝氏0度至約攝氏70度，其中該第一溫度為約室溫，其中該金屬材料是基於銅的材料，其中該第二溫度為約攝氏80度到約攝氏225度，其中該第三溫度是約攝氏250度到約攝氏400度，及/或其中該第三溫度為約攝氏270度。
在一些實施例中，有一種上面儲存有多個指令的非暫態（non-transitory）電腦可讀媒體，當執行該等指令時，會引發執行用於填充在基板上的多個結構的方法，該方法可包括：在第一溫度下在該基板上沉積金屬材料；將該基板加熱到高於該第一溫度的第二溫度，該基板的加熱引發該基板上的該金屬材料的靜態回流；停止加熱該基板；以及在該基板上沉積額外金屬材料，引發該基板上之該額外金屬材料的動態回流。
在一些實施例中，該非暫態電腦可讀媒體可進一步包括：在將該金屬材料沉積在該基板上之前將該基板定位於第一位置，在加熱該基板之前將該基板定位在高於該第一位置的第二位置，及當熱從該基板移除時將該基板從該第二位置移動到該第一位置，及/或在該動態回流期間施加RF偏壓功率以加熱該基板。
下文揭示其他和進一步的實施例。
該方法和設備提供利用半動態（semi-dynamic）回流的隙縫填充製程。填充材料沉積在基板上的結構上，然後在一或多個階段將該基板升高到靜態回流溫度。在給定的一段時間內，使填充材料得以回流到結構中，然後移除熱源。在基板上執行後續沉積，使動態回流製程發生。有利的是，半動態回流製程能夠在單一燈腔室中在靜態回流之後進行金屬動態回流，而容許5nm之節點結構及超越5nm之節點結構的由底部向上（bottom-up）填充。舉例而言，相較於多循環靜態回流製程，單一腔室中的半動態銅回流製程能夠提供多達2到3倍或更多倍的產量改善。半動態回流製程也能夠用於產線後段（BEOL）和產線中段（MEOL）的處理。
隨著特徵尺寸不斷縮小，在嘗試使用習知隙縫填充方法達成良好的隙縫填充與電產率性能時小尺寸產生了挑戰，該習知隙縫填充方法例如為，用於銅晶種的電漿氣相沉積（PVD），之後接著銅的電化學鍍覆（ECP）。在5 nm節點及超越5 nm之節點的一些例子中，可挑選銅回流作為隙縫填充解決方案的主要方法。本原理之方法和設備能夠實現銅填充材料的5 nm節點及超越5 nm之節點的無空隙的隙縫填充性能，同時相較於使用銅材料的多循環靜態回流，仍提供2至3倍或更多倍的產量改善。雖然為了簡潔起見在範例中可能使用銅，但是該等製程可應用於諸如鋁或鈷等的其他材料。
金屬回流可藉由多循環靜態回流實現，該多循環靜態回流使用室溫金屬沉積時期，接著是熱的加熱製程時期，然後是冷卻時期。多循環靜態流製程非常耗時，而降低晶圓產量。金屬回流也可透過動態回流實現，其中在晶圓被加熱時金屬沉積與回流製程同時發生。由於通孔底部的空隙和線端聚集（line end agglomeration）所致，動態回流無法達成無空隙的隙縫填充。本原理之方法和設備使用半動態回流，該半動態回流在單一製程中運用兩種回流方法——靜態回流，以填充通孔，以及動態回流，以填充溝槽。半動態回流不僅增加產量，而且還提供了溫度變化的彈性。溫度變化是藉由控制處理腔室之加熱燈的時間與功率而達成，從而實現了金屬膜聚集和自底部向上的填充。
在一些實施例中，半動態自底部向上回流製程可以包括首先在具有要填充的至少一個結構的基板上沉積金屬材料之層。金屬材料的靜態回流是透過使用燈加熱基板而達成，這容許金屬材料向下回流到結構的底部。隨後的動態回流是透過在動態回流製程之前和期間使基板冷卻保持在最低限度而完成。透過在動態沉積之前和期間移除背側氣體，同時輕輕地（gently）夾持晶圓以防止基板滑動，而使冷卻最小化。在動態回流製程期間，熱能和動能保持在對金屬材料流動性（mobility）而言充足的程度。部分地藉由在不存在背側氣體的情況下保持足夠高的基板溫度，而維持熱能。動能是透過使用中階（mid-level）基板偏壓而達成，該基板偏壓有助於加速金屬材料離子轟擊基板且透過將動能轉換為熱能而加熱基板。
在本文中針對物理氣相沉積（PVD）腔室示例性描述本案揭示內容的實施例。然而，本原理的方法和設備也可用於其他處理腔室。圖1繪示適合於在具有給定直徑的基板上濺射沉積材料的PVD腔室（處理腔室100），例如濺射處理腔室。在一些實施例中，PVD腔室進一步包括設置在該PVD腔室中的準直器118。處理腔室100通常包括上側壁102、下側壁103、接地配接器104（ground adapter）、和蓋組件111，上述構件界定主體105，該主體包圍內部空間（interior volume）106。內部空間106包括中心部分及外圍部分，該中心部分具有大約為待處理之基板的給定直徑，該外圍部分圍繞該中心部分。此外，內部空間106包括位於基板上方並接近靶材（target）的環形（annular）區域，其中該環形區域的內徑實質上等於或大於基板的直徑，使得電漿的主要部分設置在基板上方和徑向外側的位置。
配接器板107可設置在上側壁102和下側壁103之間。基板支撐件108設置在處理腔室100的內部空間106中。基板支撐件108可以包括例如靜電吸盤（electrostatic chuck，ESC）151和圓盤（puck）161。基板支撐件108配置為支撐具有給定直徑（例如，150 mm、200 mm、300 mm、450 mm等）的基板。基板移送口（substrate transfer port）109形成在下側壁103中，用於將基板移送進出內部空間106。在一些實施例中，處理腔室100配置為在基板（諸如基板101）上沉積例如銅、鋁或鈷。合適應用的非限制性範例包括在通孔、溝槽或結構等中的金屬隙縫填充材料之沉積。
氣體源110耦接處理腔室100，以將處理氣體供應至內部空間106中。在一些實施例中，如果需要，處理氣體可包括惰性氣體、非反應性氣體和反應性氣體。可由氣體源110提供的處理氣體的範例包括但不限於：氬氣（Ar）、氦（He）、氖氣（Ne）、氮氣（N 2）、氧氣（O 2）和水（H 2O）蒸氣等。泵送裝置112耦接處理腔室100而與內部空間106連通，以控制內部空間106的壓力。在一些實施例中，泵送裝置112也可用於從基板101移除背側氣體，以使基板101的冷卻最小化。在一些實施例中，在沉積期間，處理腔室100的壓力階層（pressure level）可保持在大約1 Torr或更小。在一些實施例中，處理腔室100的壓力階層可在沉積期間保持在大約500 mTorr或更小。在一些實施例中，處理腔室100的壓力階層可在沉積期間維持在約0.01 mTorr至約300 mTorr。
接地配接器104可支撐靶材，例如靶材114。靶材114是由待沉積於基板上的材料製成。在一些實施例中，靶材114可由鈷（Co）、銅（Cu）或鋁（Al）、上述材料之合金、上述材料之組合等製成。靶材114可耦接源組件，該源組件包括用於靶材114的電源供應器117。在一些實施例中，電源供應器117可以是RF電源供應器，該RF電源供應器可經由匹配網絡116耦接靶材114。在一些實施例中，電源供應器117或者可為DC電源供應器，在此情況，省略匹配網絡116。在一些實施例中，電源供應器117可包括DC和RF電源兩者。
磁控管170定位在靶材114上方。磁控管170可包括由基底板174支撐的複數個磁體172，該基底板174連接軸桿176，該軸桿176可與基板101及處理腔室100的中心軸呈軸向對齊。磁體172在處理腔室100內靠近靶材114之正面處產生磁場而生成電漿，因此有顯著通量的離子撞擊靶材114，引發靶材之材料的濺射式發射。磁體172可繞軸桿176旋轉，以增加遍及靶材114表面的磁場的均勻性。磁控管的範例包括電磁線性磁控管、蛇形磁控管、螺旋磁控管、雙指（double-digitated）磁控管、矩形螺旋磁控管、雙運動磁控管等。磁體172繞處理腔室100的中心軸在環形區域內旋轉，該環形區域於基板的外徑附近至內部空間106的外徑附近之間延伸。大體上，磁體172可旋轉而使得磁體172的旋轉期間最內側磁體位置是設置在受處理的基板的直徑上方或外側（例如，從旋轉軸至磁體172的最內側位置的距離等於或大於受處理之基板的直徑）。
處理腔室100進一步包括上遮蔽件113和下遮蔽件120。準直器118定位在靶材114和基板支撐件108之間的內部空間106中。在一些實施例中，準直器118可受電偏壓以控制離子至基板的通量以及基板處的中性角分佈，且因增加的DC偏壓而增加沉積速率。使準直器電偏壓造成至準直器的離子損失減少，有利地在基板處提供更大的離子/中性物種比（ion/neutral ratio）。準直器電源（未示出）耦接準直器118，以助於準直器118的偏壓。在一些實施例中，準直器118可以與諸如接地配接器104的接地的腔室構件電隔離。例如，如在圖1中所描繪，準直器118耦接上遮蔽件113。
在一些實施例中，一組多個磁體196可設置成鄰近接地配接器104，以有助生成磁場，而引導從靶材114逐出（dislodge）的離子。由該組磁體196所形成的磁場可以替代地或以結合方式防止離子撞擊腔室的側壁（或上遮蔽件113的側壁），且導引離子垂直地通過準直器118。例如，該組磁體196配置為形成在外圍部分中有實質上垂直的磁場線的磁場。實質上垂直的磁場線有利地引導離子穿過內部空間。該組磁體196可包括必須的電磁體及/或永久磁體的任何組合，以沿著期望的軌跡從靶材引導金屬離子，穿過準直器，且朝向基板支撐件108的中心。該組磁體196可以是固定的或可移動的，以在平行於腔室之中心軸的方向調整一組磁體的位置。
RF電源180可透過基板支撐件108耦接處理腔室100，以在靶材114與基板支撐件108之間提供偏壓功率。在一些實施例中，RF電源180可具有介於大約400 Hz和大約200 MHz之間的頻率，例如大約13.56 MHz。在一些實施例中，RF電源180可提供大於零瓦到大約1000瓦的偏壓功率。在操作中，磁體172旋轉，以在內部空間106的環形部分中形成電漿165，以濺射靶材114。當存在準直器118以濺射在準直器118上方的靶材114時，可以在準直器118上方形成電漿165。磁體172的旋轉半徑大於基板101的半徑，以確保在基板101上方存在極微或不存在濺射材料。
準直器118受正偏壓而使得金屬濺射材料被迫穿過準直器118。再者，朝向著準直器之中心區域行進的中性濺射材料中的大部分（若非全部）可能會碰撞準直器壁且黏著於準直器壁。因為金屬中性物種的方向性不能改變，所以有利的是金屬中性物種的大部分（若非全部）不沉積於基板101上。為了確保濺射的金屬離子的軌跡有足夠空間改變，準直器118設置在基板支撐件108上方的預定高度處。在一些實施例中，該高度介於大約400 mm到大約800 mm之間，例如大約600 mm。也挑選高度以助於使用準直器118下方的磁場控制離子，而進一步改善基板101上的沉積特性。為了實現準直器118上方磁場的調控，準直器118可設置在靶材114下方預定高度處。該高度可以在大約25 mm到大約75 mm之間，例如大約50 mm。靶材至基板的總間距（或靶材至支撐表面的間距）為大約600 mm至大約800 mm。
在一些實施例中，下遮蔽件120可設置在準直器118附近及接地配接器104或上側壁102的內部。準直器118包括複數個孔隙（aperture）以導引內部空間106內的氣體及/或材料通量。準直器118可透過處理工具配接器138耦接準直器電源。遮蔽環126可設置在處理腔室100中，鄰近下遮蔽件120以及在下遮蔽件120與配接器板107的中間。透過基板支撐件108和機器人葉片（未示出）之間的配位定位校正，基板101（顯示為在升高的加熱或回流位置，被支撐在升舉銷140上）相對於基板支撐件108之縱軸置中。因此，基板101可在處理腔室100內置中並且遮蔽環126可以在處理期間圍繞基板101於徑向上置中。
在操作中，上面設置有基板101的機械人葉片（未示出）延伸通過基板移送口109。可降低基板支撐件108，以使基板101得以移送至從基板支撐件108延伸的升舉銷140。基板支撐件108的升舉和降低可由耦接基板支撐件108的驅動器142控制。基板支撐件108可隨著升舉銷140升高而降低，抵達加熱或回流位置。類似地，可以透過降低升舉銷140且升高基板支撐件108至處理或沉積位置，而將基板101降低到基板支撐件108的基板接收表面144上。在基板101定位在基板支撐件108的基板接收表面144上時，可在基板101上執行濺射沉積。在處理期間沉積環136可以與基板101電絕緣。因此，基板接收表面144可包括一高度，該高度大於沉積環136的鄰近基板101的部分的高度，而使得防止基板101接觸沉積環136。
在濺射沉積之後，可利用升舉銷140將基板101升高到與基板支撐件108間隔開的位置。升高的位置可以在遮蔽環126和反射器環148之一者或兩者上方鄰近配接器板107。配接器板107包括一或多個燈150，該燈150在反射環148之下表面和配接器板107之凹部152的中間位置處耦接配接器板107。燈150提供可見光或近可見光波長的光能及/或輻射能，諸如紅外線（IR）和/或紫外線（UV）光譜。來自燈150的能量朝基板101的背側（即下表面）徑向向內聚焦，以加熱基板101及沉積在基板101上的材料。圍繞基板101的腔室構件上的反射表面作用為將能量向基板101的背側聚焦，並且遠離能量會損失及/或不被利用之處的其他腔室構件。在將基板101控制至預定溫度後，將基板101降低至基板支撐件108的基板接收表面144上的位置。基板101可透過基板移送口109從處理腔室100移出以進行進一步處理。基板101可維持在預定溫度範圍，例如但不限於低於攝氏600度。
控制器198透過使用多個處理腔室的直接控制，或替代地藉由控制與多個處理腔室及處理腔室100相關聯的電腦（或控制器），來控制處理腔室100的操作。在操作中，控制器198使得能夠從各別腔室和系統收集數據和回饋，以使處理腔室100的性能最佳化。控制器198大致上包括中央處理單元（CPU）160、記憶體158和支援電路162。CPU 160可以是能夠用於工業環境的通用電腦處理器的任何形式。支援電路162以習知方式耦接CPU 160，且可以包括高速緩衝儲存器、時脈電路、輸入/輸出子系統、電源供應器等。軟體常式（諸如上述之方法）可儲存在記憶體158中，並且當由CPU160執行時，將CPU160轉換為專用電腦（控制器198）。軟體常式也可由位在處理腔室100遠端的第二控制器（未示出）儲存及/或執行。
記憶體158是含有指令的電腦可讀儲存媒體的形式，當由CPU 160執行指令時，助於半導體製程和設備的操作。記憶體158中的指令是程式產品之形式，諸如實施本原理之方法的程式。程式碼可以順應許多不同程式語言中的任一種。在一個範例中，本案揭示內容可實施為儲存在電腦可讀儲存媒體上以供電腦系統使用的程式產品。程式產品的程式界定該等態樣（包括本文描述的方法）的功能。示例性電腦可讀儲存媒體包括但不限於：不可寫入儲存媒體（例如，電腦內的唯讀記憶體裝置，諸如可由CD-ROM驅動器讀取的CD-ROM碟、快閃記憶體、ROM晶片、或任何類型的固態非揮發性半導體記憶體），上面永久地儲存資訊；及可寫入儲存媒體（例如，在磁片機內的軟碟，或硬碟驅動器，或任何類型的固態隨機存取半導體記憶體），上面儲存可更改的資訊。這種電腦可讀儲存媒體在搭載導引本文所述方法之功能的電腦可讀指令時，是本原理的多種態樣。
在處理期間，材料從靶材114濺射且沉積在基板101的表面上。靶材114和基板支撐件108藉由電源117或RF電源180相對於彼此偏壓，以維持由氣體源110供應的處理氣體所形成的電漿。在一些實施例中，施加到準直器118的DC脈衝偏壓功率也有助於控制通過準直器118的離子和中性物質的比例，有利地增強溝槽側壁和底部填充能力。來自電漿的離子被加速朝向靶材114並且撞擊靶材114，使得靶材之材料從靶材114逐出。逐出的靶材材料和處理氣體在基板101上形成具有期望組成的層。然後在製程的靜態回流部分期間，將基板101升高至加熱或回流位置，並且由燈150加熱。然後關閉燈150，使用泵送裝置112泵抽背側氣體，並且將基板101降低到處理或沉積位置。然後在製程的動態回流部分期間，使用由RF電源180供應的RF偏壓功率加熱基板101。
圖2是處理腔室100的基板支撐件108的一部分的剖面圖200，該部分包括ESC151和燈150，處於處理或沉積位置（基板101在降低的位置，並未顯示於圖1）。當燈150操作中時，燈150輻射紅外線或紫外線熱。基板101由與ESC151界面相接的圓盤161支撐。當基板101處於加熱或回流位置時，升舉銷140使基板101能夠升舉，離開圓盤161的基板接收表面144。在圖3中，剖面圖300描繪處於加熱或回流位置的基板101和基板支撐件108（基板101處於升高位置，如圖1所示）。在回流位置，隨著升舉銷140升高304基板101，基板支撐件108降低302，使基板101的下表面306暴露於來自燈150的熱輻射308。
圖4是根據一些實施例的填充基板上的結構的方法400。在方塊402，在第一溫度下將金屬材料沉積在基板上。在一些實施例中，金屬材料可以是基於銅的材料、基於鋁的材料或是基於鈷的材料等。為簡潔起見，可在以下一些範例中使用基於銅的材料，但這不意味著以任何方式進行限制。在一些實施例中，金屬材料的沉積可在大約室溫的第一溫度下發生。在一些實施例中，第一溫度可以從大約攝氏0度到大約攝氏70度。在一些實施例中，第一溫度是大約攝氏40度。在圖5中，剖面圖500A繪示基板上的結構502，而在第一溫度下金屬材料504沉積於基板上。在一些實施例中，當基板處於如圖2所繪示的處理或沉積位置（降低位置）時，金屬材料504沉積。在圖6的曲線圖的視圖600中，透過曲線602描繪方法400之一些實施例的製程溫度分佈曲線（temperature profile）。方法400的一些實施例的「冷」或室溫沉積是由沉積期604所表示。在一些實施例中，沉積期604可以是從大約15秒到大約60秒，這取決於待沉積的金屬材料的量。
在圖4的方塊404中，將基板加熱到高於第一溫度的第二溫度，以引發金屬材料的靜態回流。在加熱金屬材料之前，可將基板移動到與處理或沉積位置不同的加熱或回流位置（如圖1所示的升高位置）。圖6的第二溫度加熱期608可具有大約10秒到大約120秒的範圍。在一些實施例中，對於基於銅的材料而言，第二溫度加熱期608是從大約20秒到大約30秒。在基於銅材料的一些實施例中，第二溫度的範圍可以從大約攝氏80度到大約攝氏400度。當基板含有低k材料時，將基板加熱到超過攝氏400度可能會損壞低k材料。在基於銅材料的一些實施例中，第二溫度可以是大約攝氏270度。在基於鋁的材料的一些實施例中，第二溫度的範圍可以從大約攝氏80度到大約攝氏400度。在基於鈷材料的一些實施例中，第二溫度的範圍可以從大約攝氏80度到大約攝氏550度。
基板的加熱引發基板上沉積的金屬材料的靜態回流。發明人已發現，第二溫度應該足以維持金屬材料的流動性且可根據進行回流的金屬材料的類型而改變。圖5的剖面圖500A描繪了用先前沉積的金屬材料504對結構502進行靜態回流填充506。基板的加熱和基板溫度的維持可由圖1之處理腔室100的燈150完成。燈功率開啟時間和燈功率階層可用於調整基板溫度。燈150可提供直接熱輻射（紅外線和/或紫外線輻射）以及間接熱輻射，該間接熱輻射是從ESC 151的圓盤161的基板接收表面144所反射。
在一些實施例中，可在超過一個階段中完成將基板加熱至第二溫度。曲線602描繪在低於第二溫度且高於第一溫度的第三溫度下的第三溫度加熱期606。在一些實施例中，第三溫度可以是大約攝氏80度到大約攝氏225度。在一些實施例中，第三溫度可以是大約攝氏150度到大約攝氏200度。在一些實施例中，第三溫度可以是大約攝氏170度。使用多重階段的加熱容許金屬材料緩慢流入結構中，以容許連續且均勻的流動而不會中斷。第三溫度應足以維持金屬材料的流動性。第三溫度可以基於進行回流的金屬材料的類型來調整。在一些實施例中，在第一溫度和第二溫度之間可發生兩個或更多個溫度階段。在一些實施例中，第三溫度加熱期606的範圍可以從大約10秒到大約120秒或更長。在一些實施例中，第三溫度加熱期606是大約30秒。中間加熱期612、614具有一持續時間，該持續時間是取決於第一溫度、第二溫度和第三溫度之間的加熱速率。使用多重階段加熱容許金屬材料緩慢且均勻地流動，而不會引發中斷，而更高的溫度容許平滑地（smooth）過渡到更快的回流。
在方塊406，停止加熱基板。在圖6中，一些實施例的熱移除點是由熱移除點616所指示。在一些實施例中，藉由移除至燈150的功率（見圖3），停止基板的加熱。在一些實施例中，可在停止加熱時移除背側氣體，以促進在動態回流之前和期間使基板的冷卻最小化。背側氣體可透過圖1的處理腔室100的泵送裝置112移除。在方塊408，額外的金屬材料沉積在基板上。熱基板上的沉積引發基板上額外金屬材料的動態回流。在一些實施例中，當加熱停止時將基板從加熱或回流位置移動，並且在將額外金屬材料開始沉積到基板上之前將該基板移動到處理或沉積位置。在圖6中，在視圖600中標示再定位期618。在再定位期，基板可能經歷一些冷卻。將再定位期618保持在最低限度會有助於維持基板溫度，並且會確保動態回流期610最大化。圖5的視圖500B描繪當基板是熱的時在結構502上發生的沉積508。動態回流發生，且額外的金屬材料流入結構502中填充510結構502。發明人已經發現，在動態回流製程期間，應將基板冷卻保持在最低限度。透過在動態沉積之前和期間移除背側氣體，可達成使冷卻最小化。
發明人也發現，在動態回流製程期間，熱能和動能應該保持在對於金屬材料流動性而言充足的情況。部分地透過在不存在背側氣體的情況下保持基板溫度足夠高，而維持熱能。在基於銅的材料的一些實施例中，只要基板溫度在大約攝氏80度和大約攝氏400度之間，則動態回流（同時沉積及回流）就會持續。在基於銅的材料的一些實施例中，只要基板溫度在大約攝氏150度和大約攝氏400度之間，動態回流就會持續。在基於鈷的材料的一些實施例中，只要基板溫度在大約攝氏80度和大約攝氏550度之間，動態回流就會持續。
動能是透過使用中階基板偏壓達成，該中階基板偏壓助於使金屬材料離子加速而轟擊基板並且透過將動能轉化為熱能而加熱基板。在基於銅的金屬材料的一些實施例中，中階RF偏壓功率為大約200瓦，蝕刻與沉積（ED）比為大約0.40至大約0.60。在一些實施例中，中階RF偏壓功率為大約5瓦到大約1000瓦。在一些實施例中，中階RF偏壓功率為大約5瓦到大約700瓦。在一些實施例中，RF偏壓頻率是大約2MHz到大約200MHz。在一些實施例中，RF偏壓頻率為大約13.56MHz。在一些實施例中，圖1的處理腔室100的RF電源180可將RF偏壓功率提供給基板101，以增強動態回流製程的沉積期間的動能。發明人已發現，如果RF偏壓功率太高，則會在結構的開口的邊緣（轉角）處引發損壞。發明人也已發現，如果RF偏壓功率太低，則回流分佈曲線（reflow profile）會很差。實際上，RF偏壓功率提供基板的電漿加熱，以助於在動態回流期間維持晶圓溫度。
根據本原理的實施例可硬體、韌體、軟體或上述各項之任何組合中實施。實施例也可以實施為使用一或多個電腦可讀媒體儲存的指令，其可由一或多個處理器讀取和執行。電腦可讀媒體可包括用於以機器可讀的形式儲存或傳輸資訊的任何機制（例如，運算平台或在一或多個運算平台上運作的「虛擬機器」）。例如，電腦可讀媒體可以包括任何合適形式的揮發性或非揮發性記憶體。在一些實施例中，電腦可讀媒體可包括非暫態電腦可讀媒體。
雖然前述內容是針對本原理的實施例，但是在不脫離其基本範疇的情況下可以設計本原理的其他和進一步的實施例。
100:處理腔室 101:基板 102:上側壁 103:下側壁 104:接地配接器 105:主體 106:內部空間 107:配接器板 108:基板支撐件 109:基板移送口 110:氣體源 111:蓋組件 112:泵送裝置 113:上遮蔽件 114:靶材 116:匹配網絡 117:電源供應器 118:準直器 120:下遮蔽件 126:遮蔽環 136:沉積環 138:處理工具配接器 140:升舉銷 142:驅動器 144:基板接收表面 148:反射器環 150:燈 151:靜電吸盤 152:凹部 158:記憶體 160:CPU 161:圓盤 162:支援電路 165:電漿 170:磁控管 172:磁體 174:基底板 176:軸桿 180:RF電源 196:磁體 198:控制器 200:剖面圖 300:剖面圖 302:降低 304:升高 306:下表面 308:熱輻射 400:方法 402~408:方塊 500A:剖面圖 500B:視圖 502:結構 504:金屬材料 506:靜態回流填充 508:沉積 510:填充 600:視圖 602:曲線 604:沉積期 606:第三溫度加熱期 608:第二溫度加熱期 610:動態回流期 612,614:中間加熱期 616:熱移除點 618:再定位期
能夠透過參考在所附圖式中描繪的原理之說明性實施例，理解上文簡要概括且在下文更詳細討論的本原理之實施例。然而，所附圖式僅說明該原理的典型實施例且因此不應被認為是限制範疇，因為這些原理可允許其他等效實施例。
圖1描繪根據本原理之一些實施例的處理腔室。
圖2描繪根據本原理之一些實施例的處於處理或沉積位置的處理腔室的一部分的剖面圖。
圖3描繪根據本原理之一些實施例的處於加熱或回流位置的處理腔室的一部分的剖面圖。
圖4是根據本原理之一些實施例的在基板上填充隙縫的方法。
圖5描繪根據本原理之一些實施例進行隙縫填充的結構的剖面圖。
圖6描繪根據本原理之一些實施例的加熱循環的曲線圖。
為了易於理解，在可能的情況下使用了相同的元件符號來表示所附圖式中共有的相同元件。圖式並未按比例繪製且為了清楚起見可能經過簡化。一個實施例的部件和特徵可有利地合併到其他實施例中而不贅述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:處理腔室
101:基板
102:上側壁
103:下側壁
104:接地配接器
105:主體
106:內部空間
107:配接器板
108:基板支撐件
109:基板移送口
110:氣體源
111:蓋組件
112:泵送裝置
113:上遮蔽件
114:靶材
116:匹配網絡
117:電源供應器
118:準直器
120:下遮蔽件
126:遮蔽環
136:沉積環
138:處理工具配接器
140:升舉銷
142:驅動器
144:基板接收表面
148:反射器環
150:燈
151:靜電吸盤
152:凹部
158:記憶體
160:CPU
161:圓盤
162:支援電路
165:電漿
170:磁控管
172:磁體
174:基底板
176:軸桿
180:RF電源
196:磁體
198:控制器

Claims (20)

  1. 一種填充基板上的多個結構的方法，包括： 在一第一溫度下在該基板上沉積一金屬材料； 將該基板加熱至高於該第一溫度的一第二溫度，該基板的加熱引發在該基板上的該金屬材料的一靜態回流； 停止該基板之加熱；及 在該基板上沉積額外金屬材料，引發該基板上的該額外金屬材料的一動態回流。
  2. 如請求項1所述之方法，進一步包括： 在該動態回流期間施加RF偏壓功率（RF bias power）以加熱該基板。
  3. 如請求項1所述之方法，其中該第一溫度為約攝氏0度至約攝氏70度。
  4. 如請求項1所述之方法，其中該金屬材料為基於銅的（copper-based）材料。
  5. 如請求項4所述之方法，其中該第二溫度為約攝氏80度至約攝氏400度。
  6. 如請求項5所述之方法，其中該第二溫度為約攝氏270度。
  7. 如請求項1所述之方法，進一步包括： 在將該金屬材料沉積在該基板上之前，將該基板定位於一第一位置； 在加熱該基板之前，將該基板定位在高於該第一位置的一第二位置；及 當停止加熱該基板時，將該基板從該第二位置移動到該第一位置。
  8. 如請求項1所述之方法，其中基板的加熱是來自位於該基板下方的一加熱源。
  9. 如請求項1所述之方法，進一步包括： 將該基板加熱至高於該第一溫度且低於該第二溫度的一第三溫度；及 在一第一段時間之後，將該基板從該第三溫度加熱至該第二溫度。
  10. 如請求項9所述之方法，其中該第一段時間是約30秒。
  11. 一種填充基板上之多個結構的方法，包括： 在一第一溫度下在該基板上沉積一金屬材料； 將該基板加熱至高於該第一溫度的一第二溫度，引發具一第一回流率（reflow rate）的一第一靜態回流； 將該基板加熱到高於該第二溫度的一第三溫度，引發具有一第二回流率的一第二靜態回流，其中該第二回流率高於該第一回流率； 停止加熱該基板； 將RF偏壓功率施加至該基板；以及 在該基板上沉積額外金屬材料，引發該基板上該額外金屬材料的一動態回流。
  12. 如請求項11所述之方法，其中該第一溫度為約攝氏0度至約攝氏70度。
  13. 如請求項12所述之方法，其中該第一溫度為約室溫。
  14. 如請求項11所述之方法，其中該金屬材料是一基於銅的材料。
  15. 如請求項14所述之方法，其中該第二溫度為約攝氏80度到約攝氏225度。
  16. 如請求項14所述之方法，其中該第三溫度是約攝氏250度到約攝氏400度。
  17. 如請求項16所述之方法，其中該第三溫度為約攝氏270度。
  18. 一種上面儲存有多個指令的非暫態（non-transitory）電腦可讀媒體，當執行該等指令時，會引發執行用於填充一基板上之多個結構的方法，該方法包括： 在一第一溫度下在該基板上沉積一金屬材料； 將該基板加熱到高於該第一溫度的一第二溫度，該基板的加熱引發該基板上的該金屬材料的一靜態回流； 停止加熱該基板；以及 在該基板上沉積額外金屬材料，引發該基板上之該額外金屬材料的一動態回流。
  19. 如請求項18所述之非暫態電腦可讀媒體，進一步包括： 在將該金屬材料沉積在該基板上之前將該基板定位於一第一位置； 在加熱該基板之前將該基板定位在高於該第一位置的一第二位置；及 當熱從該基板移除時，將該基板從該第二位置移動到該第一位置。
  20. 如請求項18所述之非暫態電腦可讀媒體，進一步包括：在該動態回流期間施加RF偏壓功率以加熱該基板。
TW110121804A 2020-06-16 2021-06-16 用於半動態底部向上回流之方法及設備 TW202213637A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/902,655 2020-06-16
US16/902,655 US11222816B2 (en) 2020-06-16 2020-06-16 Methods and apparatus for semi-dynamic bottom up reflow

Publications (1)

Publication Number Publication Date
TW202213637A true TW202213637A (zh) 2022-04-01

Family

ID=78825954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121804A TW202213637A (zh) 2020-06-16 2021-06-16 用於半動態底部向上回流之方法及設備

Country Status (6)

Country Link
US (1) US11222816B2 (zh)
JP (1) JP2023530534A (zh)
KR (1) KR20230023602A (zh)
CN (1) CN114981953A (zh)
TW (1) TW202213637A (zh)
WO (1) WO2021257440A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915915B2 (en) * 2021-05-28 2024-02-27 Applied Materials, Inc. Apparatus for generating magnetic fields during semiconductor processing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US6184137B1 (en) 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
US6727176B2 (en) * 2001-11-08 2004-04-27 Advanced Micro Devices, Inc. Method of forming reliable Cu interconnects
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US8841211B2 (en) 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8404048B2 (en) 2011-03-11 2013-03-26 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
JP2016100419A (ja) * 2014-11-19 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6385856B2 (ja) * 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures

Also Published As

Publication number Publication date
KR20230023602A (ko) 2023-02-17
US11222816B2 (en) 2022-01-11
US20210391214A1 (en) 2021-12-16
CN114981953A (zh) 2022-08-30
JP2023530534A (ja) 2023-07-19
WO2021257440A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
CN112599401B (zh) 用于在物理气相沉积工艺中控制离子分数的方法和设备
JP4493718B2 (ja) ウェーハバイアス中のアルミニウムスパッタリング
TW201803641A (zh) 藉由動態磁控管控制的物理氣相沉積電漿能量控制
US20130186338A1 (en) Shielding Design for Metal Gap Fill
TW202213637A (zh) 用於半動態底部向上回流之方法及設備
US11492699B2 (en) Substrate temperature non-uniformity reduction over target life using spacing compensation
TW202338128A (zh) 電磁脈衝對 pvd 台階覆蓋的影響
US11527437B2 (en) Methods and apparatus for intermixing layer for enhanced metal reflow
US20220389566A1 (en) Automated temperature controlled substrate support
TW202307911A (zh) 用於處理基板的方法與設備
TW202320164A (zh) 用於處理基板的方法及裝置