JP2023530534A - 準動的ボトムアップリフローのための方法および装置 - Google Patents

準動的ボトムアップリフローのための方法および装置 Download PDF

Info

Publication number
JP2023530534A
JP2023530534A JP2022542482A JP2022542482A JP2023530534A JP 2023530534 A JP2023530534 A JP 2023530534A JP 2022542482 A JP2022542482 A JP 2022542482A JP 2022542482 A JP2022542482 A JP 2022542482A JP 2023530534 A JP2023530534 A JP 2023530534A
Authority
JP
Japan
Prior art keywords
substrate
temperature
reflow
heating
metallic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022542482A
Other languages
English (en)
Inventor
ランラン チョン
シリッシュ エイ ペテ
フホン チャン
ジュン ジュ リー
キショール カラシパラムビル
シャンジン シエ
シャンミン タン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023530534A publication Critical patent/JP2023530534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

基板上の構造を充填する方法は、準動的リフロープロセスを使用する。この方法は、第１の温度で基板上に金属材料を堆積させることと、第１の温度よりも高い第２の温度に基板を加熱することであり、基板の加熱が、基板上の堆積された金属材料の静的リフローを引き起こす、加熱することと、基板の加熱を停止することと、基板上に追加の金属材料を堆積させることであり、それによって、基板上の堆積された追加の金属材料の動的リフローを引き起こす、堆積させることとを含むことができる。基板の温度を維持しやすくするために、動的リフローの間ＲＦバイアス電力を印加することができる。

Description

本原理の実施形態は、一般に、半導体基板の半導体処理に関する。
ＩＣ（集積回路）などの半導体デバイスは、一般に、ウエハまたは基板などの半導体材料の単体上に一体化して製造された電子回路要素、例えば、トランジスタ、ダイオード、および抵抗器などを有する。様々な回路要素が導電性コネクタによって接続されて、数百万の個々の回路要素を含むことができる完全な回路が形成される。相互接続は、集積回路の様々な電子要素間の電気接続を行い、集積回路を他の回路に接続するために、回路要素と、ピンなどのデバイスの外部コンタクト要素との間の接続を形成する。相互接続は、多数の層の全体にわたって構築され、トレンチ／ビアによって層内／層間で接続され得る。フォームファクタの一層の小型化の推進が続くにつれて、相互接続はまた、半導体デバイスのフォームファクタの一層の小型化を可能にするために縮小されなければならない。５ｎｍのノード構造およびそれより優れたものに関係するトレンチ／ビアは、小さいサイズに起因して形成中の課題をもたらす。静的リフロープロセスが、多くの場合、トレンチ／ビアを充填するための方法として使用される。しかしながら、発明者らは、静的リフロープロセスが多数のサイクルを必要とし、それにより、ウエハのスループットが劇的に低下することを見いだした。
したがって、発明者らは、間隙充填プロセスを必要とするウエハのスループットを向上させるための改善した方法および装置を提供した。
ウエハに相互接続を形成するための間隙充填プロセスを改善する方法および装置が、本明細書で提供される。
いくつかの実施形態では、基板上の構造を充填する方法は、第１の温度で基板上に金属材料を堆積させることと、第１の温度よりも高い第２の温度に基板を加熱することであり、基板の加熱が、基板上の金属材料の静的リフローを引き起こす、加熱することと、基板の加熱を停止することと、基板上に追加の金属材料を堆積させることであり、それによって、基板上の追加の金属材料の動的リフローを引き起こす、堆積させることとを含むことができる。
いくつかの実施形態では、この方法は、基板を加熱するために動的リフローの間ＲＦバイアス電力を印加することであり、第１の温度が、摂氏約０度～摂氏約７０度であり、金属材料が銅ベース材料であり、第２の温度が、摂氏約８０度～摂氏約４００度であり、第２の温度が、摂氏約２７０度である、印加することと、基板上に金属材料を堆積させるのに先立って、第１の位置に基板を位置づけることと、基板を加熱するのに先立って、第１の位置の上方の第２の位置に基板を位置づけることと、基板の加熱が停止されたとき、基板を第２の位置から第１の位置に移動させることであり、基板の加熱が、基板の下に配置された加熱源からのものである、移動させることと、第１の温度よりも高く、第２の温度よりも低い第３の温度に基板を加熱することと、第１の期間の後、第３の温度から第２の温度に基板を加熱することであり、第１の期間が約３０秒である、加熱することとをさらに含むことができる。
いくつかの実施形態では、基板上の構造を充填する方法は、第１の温度で基板上に金属材料を堆積させることと、第１の温度よりも高い第２の温度に基板を加熱することであり、それによって、第１のリフロー速度で第１の静的リフローを引き起こすことと、第２の温度よりも高い第３の温度に基板を加熱することであり、それによって、第２のリフロー速度で第２の静的リフローを引き起こすことであり、第２のリフロー速度が第１のリフロー速度よりも速い、引き起こすことと、基板の加熱を停止することと、基板にＲＦバイアス電力を印加することと、基板上に追加の金属材料を堆積させることであり、それによって、基板上の追加の金属材料の動的リフローを引き起こす、堆積させることとを含むことができる。
いくつかの実施形態では、この方法は、第１の温度が、摂氏約０度～摂氏約７０度であり、第１の温度がほぼ室温であり、金属材料が銅ベース材料であり、第２の温度が、摂氏約８０度～摂氏約２２５度であり、第３の温度が、摂氏約２５０度～摂氏約４００度であり、および／または第３の温度が摂氏約２７０度であることをさらに含むことができる。
いくつかの実施形態では、実行されたとき、基板上の構造を充填するための方法を実行させる命令が格納された非一時的コンピュータ可読媒体であって、この方法は、第１の温度で基板上に金属材料を堆積させることと、第１の温度よりも高い第２の温度に基板を加熱することであり、基板の加熱が、基板上の金属材料の静的リフローを引き起こす、加熱することと、基板の加熱を停止することと、基板上に追加の金属材料を堆積させることであり、それによって、基板上の追加の金属材料の動的リフローを引き起こす、堆積させることとを含むことができる。
ある実施形態では、非一時的コンピュータ可読媒体は、基板上に金属材料を堆積させるのに先立って、第１の位置に基板を位置づけることと、基板を加熱するのに先立って、第１の位置の上方の第２の位置に基板を位置づけることと、熱が基板から取り除かれたとき、基板を第２の位置から第１の位置に移動させることとおよび／または基板を加熱するために動的リフローの間ＲＦバイアス電力を印加することとをさらに含むことができる。
他のおよびさらなる実施形態が以下で開示される。
上述で簡潔に要約し、以下でより詳細に論じる本原理の実施形態は、添付の図面に示される原理の例示の実施形態を参照することによって理解することができる。しかしながら、添付の図面は、原理の典型的な実施形態のみを示しており、したがって、原理は他の等しく有効な実施形態を認めることができるので、範囲を限定すると考えられるべきでない。
本原理のいくつかの実施形態によるプロセスチャンバを示す図である。 本原理のいくつかの実施形態による処理または堆積位置におけるプロセスチャンバの一部の断面図である。 本原理のいくつかの実施形態による加熱またはリフロー位置におけるプロセスチャンバの一部の断面図である。 本原理のいくつかの実施形態による基板の間隙を充填する方法を示す図である。 本原理のいくつかの実施形態による、間隙充填されている構造の断面図である。 本原理のいくつかの実施形態による加熱サイクルのグラフである。
理解を容易にするために、可能な場合、同一の参照番号が、図に共通する同一の要素を指定するために使用されている。図は、縮尺通りに描かれておらず、明確にするために簡単化されている場合がある。ある実施形態の要素および特徴は、さらなる詳述なしに、他の実施形態に有益に組み込むことができる。
方法および装置は、準動的リフローを利用する間隙充填プロセスを提供する。充填材料が、基板上の構造に堆積され、次いで、静的リフロー温度まで１つまたは複数の段階で上昇される。充填材料は、所与の時間の間、構造内にリフローすることができ、次いで、熱源が取り除かれる。後続の堆積が基板上に実行され、それにより、動的リフロープロセスが行われる。有利には、準動的リフロープロセスは、単一のランプチャンバ内で静的リフローの後の金属動的リフローを可能にして、５ｎｍノード構造およびそれより優れたもののボトムアップ充填を可能にする。例えば、単一チャンバ内の準動的銅リフロープロセスは、マルチサイクル静的リフロープロセスと比較して、最大２～３倍以上のスループットの改善を提供することができる。準動的リフロープロセスはまた、バックエンドオブライン（ＢＥＯＬ）処理およびミドルエンドオブライン（ＭＥＯＬ）処理に利用することができる。
特徴部のサイズが絶えず縮小している場合、銅シードのプラズマ蒸着（ＰＶＤ）と、次いで、それに続く銅電気化学めっき（ＥＣＰ）などの従来の間隙充填手法を使用して良好な間隙充填および電気的歩留まり性能を達成しようとするとき、小さいサイズは課題を提起する。５ｎｍノードおよびそれより優れたもののいくつかの場合には、間隙充填解決策の主要な手法として銅リフローを選ぶことができる。本原理の方法および装置は、銅材料によるマルチサイクルの静的リフローと比較して、２～３倍以上のスループットの改善を依然として提供しながら、５ｎｍノードおよびそれより優れたものに対して銅充填材料でのボイドのない間隙充填性能を可能にすることができる。簡潔にするために、例では銅を使用することがあるが、プロセスは、アルミニウムまたはコバルトなどのような他の材料に適用することができる。
金属リフローは、室温金属堆積段階、その後に続く熱加熱プロセス段階、次いで、冷却段階を使用するマルチサイクル静的リフローによって達成することができる。マルチサイクル静的フロープロセスは、非常に多くの時間を要し、ウエハスループットを低下させる。金属リフローはまた、ウエハが加熱されている間に金属堆積とリフロープロセスとが同時に行われる動的リフローによって達成することができる。動的リフローは、ライン端の凝集およびビア底部のボイドに起因して、ボイドのない間隙充填を達成することができない。本原理の方法および装置は、単一プロセスでの両方のリフロー手法、すなわち、ビアを充填するための静的リフローとトレンチを充填するための動的リフローを使用する準動的リフローを使用する。準動的リフローは、スループットを向上させるだけでなく、温度変化に関する柔軟性も提供する。温度変化は、プロセスチャンバの加熱ランプの時間および電力を制御することによって達成され、それにより、金属膜凝集とボトムアップ充填のバランスのとれた制御が可能になる。
いくつかの実施形態では、準動的ボトムアップリフロープロセスは、最初に、充填されるべき少なくとも１つの構造をもつ基板に金属材料の層を堆積させることを含むことができる。金属材料の静的リフローは、ランプを使用して基板を加熱することによって達成され、それにより、金属材料は、構造の底部まで下がってリフローすることができる。後続の動的リフローは、動的リフロープロセスの前およびその間、基板冷却を最小に保つことによって遂行される。冷却の最小化は、動的堆積の前およびその間、基板が滑らないようにウエハを軽くチャックしながら、裏側ガスを排除することによって達成される。動的リフロープロセスの間、熱エネルギーおよび運動エネルギーは、金属材料移動性にとって十分な量に保たれる。熱エネルギーは、部分的に、裏側ガスがない状態で基板温度を十分に高く保つことによって維持される。運動エネルギーは、金属材料イオンを加速して、基板に射突させ、運動エネルギーを熱エネルギーに変換することによって基板を加熱するのに役立つ中間レベルの基板バイアスを使用することによって達成される。
本開示の実施形態は、本明細書において物理的気相堆積（ＰＶＤ）チャンバに関して例示的に説明される。しかしながら、本原理の方法および装置は、他のプロセスチャンバにも同様に使用することができる。図１は、所与の直径を有する基板に材料をスパッタ堆積させるのに適するＰＶＤチャンバ（プロセスチャンバ１００）、例えば、スパッタプロセスチャンバを示す。いくつかの実施形態では、ＰＶＤチャンバは、その中に配設されたコリメータ１１８をさらに含む。プロセスチャンバ１００は、一般に、上部側壁１０２と、下部側壁１０３と、接地アダプタ１０４と、内部容積部１０６を密閉する本体１０５を画定するリッドアセンブリ１１１とを含む。内部容積部１０６は、処理されるべき基板の所与の直径を近似的に有する中央部分と、中央部分を囲む周辺部分とを含む。加えて、内部容積部１０６は、基板の上方でターゲットに隣接する環状領域を含み、環状領域の内径は、プラズマの主な部分が基板の上方および半径方向外側の両方の位置に配されるように、基板の直径と実質的に等しいかまたはそれより大きい。
アダプタプレート１０７は、上部側壁１０２と下部側壁１０３との間に配設することができる。基板支持体１０８は、プロセスチャンバ１００の内部容積部１０６内に配設される。基板支持体１０８は、例えば、パック１６１をもつ静電チャック（ＥＳＣ）１５１を含むことができる。基板支持体１０８は、所与の直径（例えば、１５０ｍｍ、２００ｍｍ、３００ｍｍ、４５０ｍｍなど）を有する基板を支持するように構成される。基板移送ポート１０９は、基板を内部容積部１０６におよび内部容積部１０６から移送するために下部側壁１０３に形成される。いくつかの実施形態では、プロセスチャンバ１００は、基板１０１などの基板上に、例えば、銅、アルミニウム、またはコバルトを堆積させるように構成される。適切な応用の非限定的な例には、ビア、トレンチ、または構造などにおける金属間隙充填材料堆積が含まれる。
ガス源１１０が、プロセスガスを内部容積部１０６内に供給するために、プロセスチャンバ１００に結合される。いくつかの実施形態では、プロセスガスは、必要に応じて、不活性ガス、非反応性ガス、および反応性ガスを含むことができる。ガス源１１０によって供給できるプロセスガスの例には、限定はしないが、数ある中で、アルゴンガス（Ａｒ）、ヘリウム（Ｈｅ）、ネオンガス（Ｎｅ）、窒素ガス（Ｎ2）、酸素ガス（Ｏ2）、および水（Ｈ2Ｏ）蒸気が含まれる。ポンプデバイス１１２が、内部容積部１０６と連通するプロセスチャンバ１００に結合されて、内部容積部１０６の圧力を制御する。いくつかの実施形態では、ポンプデバイス１１２はまた、基板１０１の冷却を最小にするために、基板１０１から裏側ガスを排除するために使用することができる。いくつかの実施形態では、堆積中、プロセスチャンバ１００の圧力レベルは、約１トール以下に維持することができる。いくつかの実施形態では、プロセスチャンバ１００の圧力レベルは、堆積中、約５００ミリトール以下に維持することができる。いくつかの実施形態では、プロセスチャンバ１００の圧力レベルは、堆積中、約０．０１ミリトール～約３００ミリトールに維持することができる。
接地アダプタ１０４は、ターゲット１１４などのターゲットを支持することができる。ターゲット１１４は、基板に堆積されるべき材料から製造される。いくつかの実施形態では、ターゲット１１４は、コバルト（Ｃｏ）、銅（Ｃｕ）、またはアルミニウム（Ａｌ）、それらの合金、それらの組合せなどから製造することができる。ターゲット１１４は、ターゲット１１４のための電源１１７を含む電源アセンブリに結合され得る。いくつかの実施形態では、電源１１７は、ＲＦ電源とすることができ、それは、整合ネットワーク１１６を介してターゲット１１４に結合され得る。いくつかの実施形態では、電源１１７は、代替として、ＤＣ電源とすることができ、その場合、整合ネットワーク１１６は省略される。いくつかの実施形態では、電源１１７は、ＤＣ電源とＲＦ電源の両方を含むことができる。
マグネトロン１７０が、ターゲット１１４の上に位置づけられる。マグネトロン１７０は、シャフト１７６に接続されたベースプレート１７４によって支持された複数の磁石１７２を含むことができ、シャフト１７６は、プロセスチャンバ１００および基板１０１の中心軸と軸方向に位置合せされ得る。磁石１７２は、ターゲット１１４の前面の近くのプロセスチャンバ１００内に磁界を作り出してプラズマを生成し、そのため、かなりのイオンのフラックスがターゲット１１４に衝突し、それにより、ターゲット材料のスパッタ放出が引き起こされる。磁石１７２はシャフト１７６を中心にして回転して、ターゲット１１４の表面にわたって磁界の均一性を向上させることができる。マグネトロンの例には、数ある中で、電磁リニアマグネトロン、蛇行マグネトロン、螺旋マグネトロン、二重指状マグネトロン、矩形螺旋マグネトロン、デュアルモーションマグネトロンが含まれる。磁石１７２は、基板の外径の近くから内部容積部１０６の外径の近くまで延びる環状領域内でプロセスチャンバ１００の中心軸を中心にして回転する。一般に、磁石１７２は、磁石１７２の回転中の最内磁石位置が、処理されている基板の直径の上または外側に配設される（例えば、回転軸から磁石１７２の最内位置までの距離が、処理されている基板の直径以上である）ように回転させることができる。
プロセスチャンバ１００は、上部シールド１１３および下部シールド１２０をさらに含む。コリメータ１１８は、ターゲット１１４と基板支持体１０８との間の内部容積部１０６に位置づけられる。いくつかの実施形態では、コリメータ１１８に電気的にバイアスをかけて、基板へのイオンフラックスおよび基板での中立角度分布を制御することができ、ならびに追加されたＤＣバイアスにより堆積速度を増加させることができる。コリメータに電気的にバイアスをかけると、コリメータへのイオン損失が低減され、有利には、基板におけるより大きいイオン／中立比が提供されることになる。コリメータ電源（図示せず）をコリメータ１１８に結合して、コリメータ１１８にバイアスをかけるのを容易にする。いくつかの実施形態では、コリメータ１１８は、接地アダプタ１０４などの接地されたチャンバ部品から電気的に分離することができる。例えば、図１に示されるように、コリメータ１１８は上部シールド１１３に結合される。
いくつかの実施形態では、磁石１９６のセットは、接地アダプタ１０４に隣接して配設されて、磁界を生成し、それによって、ターゲット１１４からの取り出されたイオンを誘導するのを支援する。磁石１９６のセットによって形成される磁界は、代替としてまたは組み合わせて、イオンがチャンバの側壁（または上部シールド１１３の側壁）にぶつかるのを防止し、コリメータ１１８を通してイオンを垂直方向に誘導することができる。例えば、磁石１９６のセットは、周辺部分において実質的に垂直な磁力線を有する磁界を形成するように構成される。実質的に垂直な磁力線は、有利には、イオンを内部容積部を通して誘導する。磁石１９６のセットは、ターゲットからコリメータを通って基板支持体１０８の中心に向かう所望の軌道に沿って金属イオンを誘導するために必要な電磁石および／または永久磁石の任意の組合せを含むことができる。磁石１９６のセットは、静止していてもよく、またはチャンバの中心軸と平行な方向に磁石のセットの位置を調節するために移動可能であってもよい。
ＲＦ電源１８０は、基板支持体１０８を通してプロセスチャンバ１００に結合されて、ターゲット１１４と基板支持体１０８との間にバイアス電力を供給することができる。いくつかの実施形態では、ＲＦ電源１８０は、約４００Ｈｚと約２００ＭＨｚとの間の周波数、例えば、約１３．５６ＭＨｚなどを有することができる。いくつかの実施形態では、ＲＦ電源１８０は、０ワット超～約１０００ワットのバイアス電力を供給することができる。動作中、磁石１７２を回転させて、内部容積部１０６の環状部分にプラズマ１６５を形成し、それによって、ターゲット１１４をスパッタする。プラズマ１６５は、コリメータ１１８が存在する場合、コリメータ１１８の上方で形成されて、コリメータ１１８の上方でターゲット１１４をスパッタすることができる。磁石１７２の回転半径は、スパッタされた材料が基板１０１の上方にほとんど存在しないかまたは全く存在しないことを保証するために、基板１０１の半径よりも大きい。
コリメータ１１８は、金属のスパッタされた材料がコリメータ１１８を強制的に通されるように、正にバイアスをかけられる。その上、コリメータの中央領域に向かって進む中性のスパッタされた材料のすべてではないにしても大部分は、コリメータ壁にぶつかり、それにくっつく可能性があることになる。金属中性物の方向性を変えることはできないので、金属中性物のすべてではないにしても大部分は、有利には、基板１０１に堆積されない。スパッタされた金属イオンの軌道を変えるのに十分な空間があることを保証するために、コリメータ１１８は、基板支持体１０８の上方の所定の高さに配設される。いくつかの実施形態では、高さは、約４００ｍｍ～約８００ｍｍの間にあり、例えば、約６００ｍｍである。高さはまた、基板１０１への堆積特性をさらに改善するために、コリメータ１１８の真下の磁界を使用してイオンの制御を容易にするように選ばれる。コリメータ１１８の上方の磁界の変調を可能にするために、コリメータ１１８は、ターゲット１１４の真下の所定の高さに配設することができる。高さは、約２５ｍｍ～約７５ｍｍの間とすることができ、例えば、約５０ｍｍとすることができる。ターゲットから基板までの全間隔（またはターゲットから支持表面までの間隔）は、約６００ｍｍ～約８００ｍｍである。
いくつかの実施形態では、下部シールド１２０は、コリメータ１１８および接地アダプタ１０４もしくは上部側壁１０２の内部の近くに設けることができる。コリメータ１１８は、ガスおよび／または材料フラックスを内部容積部１０６内に誘導するために複数の開孔を含む。コリメータ１１８は、プロセスツールアダプタ１３８を介してコリメータ電源に結合され得る。シールドリング１２６が、プロセスチャンバ１００内で、下部シールド１２０に隣接し、下部シールド１２０とアダプタプレート１０７の中間に配設されてもよい。基板１０１（上昇した加熱またはリフロー位置でリフトピン１４０上に支持されて示されている）は、基板支持体１０８とロボットブレード（図示せず）との間の調整された位置決め較正によって、基板支持体１０８の長手軸に対して中心に置かれる。それにより、基板１０１は、プロセスチャンバ１００内の中心に置くことができ、シールドリング１２６は、処理の間基板１０１のまわりで半径方向の中心に置くことができる。
動作中、基板１０１が配されたロボットブレード（図示せず）は、基板移送ポート１０９を通して延ばされる。基板支持体１０８を下降させて、基板１０１を、基板支持体１０８から延びるリフトピン１４０に移送することを可能にすることができる。基板支持体１０８の昇降は、基板支持体１０８に結合されたドライブ１４２によって制御することができる。リフトピン１４０が上昇されて加熱またはリフローの位置に達すると、基板支持体１０８は下降することができる。同様に、リフトピン１４０を下降させ、基板支持体１０８をプロセスまたは堆積位置まで上昇させることによって、基板１０１を、基板支持体１０８の基板受け面１４４上に下降させることができる。基板１０１が基板支持体１０８の基板受け面１４４に位置づけられた状態で、スパッタ堆積を基板１０１に実行することができる。堆積リング１３６は、処理の間基板１０１から電気的に絶縁され得る。それゆえに、基板受け面１４４は、基板１０１が堆積リング１３６と接触しないようにするために、基板１０１に隣接する堆積リング１３６の部分の高さよりも高い高さを含むことができる。
スパッタ堆積の後、基板１０１は、リフトピン１４０を利用して、基板支持体１０８から離間する位置まで持ち上げることができる。持ち上げられた位置は、アダプタプレート１０７に隣接するシールドリング１２６およびリフレクタリング１４８の一方または両方の上方とすることができる。アダプタプレート１０７は、リフレクタリング１４８の下面とアダプタプレート１０７の凹部１５２との中間の位置でアダプタプレート１０７に結合された１つまたは複数のランプ１５０を含む。ランプ１５０は、可視、または赤外（ＩＲ）および／または紫外（ＵＶ）スペクトルなどの近可視波長の光および／または放射エネルギーを供給する。ランプ１５０からのエネルギーを基板１０１の裏側（すなわち下面）に向かって半径方向内向きに集束して、基板１０１およびその上に堆積された材料を加熱する。基板１０１を囲むチャンバ部品上の反射面は、基板１０１の裏側に向かってエネルギーを集束させ、エネルギーが失われるおよび／または利用されないであろう他のチャンバ部品から離すのに役立つ。基板１０１を所定の温度に制御した後、基板１０１は、基板支持体１０８の基板受け面１４４上の位置に下降される。基板１０１は、さらなる処理のために、基板移送ポート１０９によってプロセスチャンバ１００から取り出され得る。基板１０１は、所定の温度範囲に、例えば、限定はしないが、摂氏６００度未満などに維持することができる。
コントローラ１９８は、プロセスチャンバの直接制御を使用して、または、代替として、プロセスチャンバおよびプロセスチャンバ１００と関連するコンピュータ（またはコントローラ）を制御することによって、プロセスチャンバ１００の動作を制御する。動作中、コントローラ１９８は、それぞれのチャンバおよびシステムからのデータ収集およびフィードバックを可能にして、プロセスチャンバ１００の性能を最適化する。コントローラ１９８は、一般に、中央処理装置（ＣＰＵ）１６０、メモリ１５８、およびサポート回路１６２を含む。ＣＰＵ１６０は、工業環境で使用することができる任意の形態の汎用コンピュータプロセッサとすることができる。サポート回路１６２は、従来、ＣＰＵ１６０に結合され、キャッシュ、クロック回路、入力／出力サブシステム、電源などを含むことができる。上述のような方法などのソフトウェアルーチンは、メモリ１５８に格納され、ＣＰＵ１６０によって実行されると、ＣＰＵ１６０を専用コンピュータ（コントローラ１９８）に変換することができる。ソフトウェアルーチンはまた、プロセスチャンバ１００から遠隔に配置された第２のコントローラ（図示せず）によって格納および／または実行されてもよい。
メモリ１５８は、ＣＰＵ１６０によって実行されると半導体プロセスおよび機器の動作を促進するための命令を含むコンピュータ可読ストレージ媒体の形態のものである。メモリ１５８内の命令は、本原理の方法を実施するプログラムなどのプログラム製品の形態のものである。プログラムコードは、いくつかの異なるプログラミング言語のうちのいずれか１つに準拠することができる。１つの例では、本開示は、コンピュータシステムで使用するためのコンピュータ可読ストレージ媒体に格納されたプログラム製品として実現することができる。プログラム製品のプログラムは、本態様（本明細書に記載される方法を含む）の機能を定義する。例示のコンピュータ可読ストレージ媒体には、限定はしないが、情報が恒久的に格納される書き込み不可ストレージ媒体（例えば、ＣＤ－ＲＯＭドライブによって読み出し可能なＣＤ－ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、または任意のタイプの固体不揮発性半導体メモリなどのコンピュータ内の読み出し専用メモリデバイス）、変更可能な情報が格納される書き込み可能ストレージ媒体（例えば、ディスケットドライブ内のフロッピーディスク、またはハードディスクドライブ、または任意のタイプの固体ランダムアクセス半導体メモリ）が含まれる。そのようなコンピュータ可読ストレージ媒体は、本明細書に記載の方法の機能を指示するコンピュータ可読命令を所持する場合、本原理の態様である。
処理中に、材料が、ターゲット１１４からスパッタされ、基板１０１の表面に堆積される。ターゲット１１４および基板支持体１０８は、電源１１７またはＲＦ電源１８０によって互いに関連してバイアスをかけられて、ガス源１１０によって供給されたプロセスガスから形成されたプラズマを維持する。いくつかの実施形態では、コリメータ１１８に印加されるＤＣパルスバイアス電力はまた、コリメータ１１８を通過するイオンおよび中性物の比を制御し、有利には、トレンチ側壁および底部充填能力を強化するのを支援する。プラズマからのイオンは、ターゲット１１４に向かって加速され、ターゲット１１４に衝突し、それにより、ターゲット材料がターゲット１１４から取り出される。取り出されたターゲット材料およびプロセスガスは、所望の組成物をもつ層を基板１０１上に形成する。次いで、基板１０１は、加熱またはリフロー位置まで上昇され、プロセスの静的リフロー部分の間、ランプ１５０によって加熱される。次いで、ランプ１５０はオフにされ、裏側ガスがポンプデバイス１１２を使用して排出され、基板１０１は、処理または堆積位置に下降される。次いで、基板１０１は、プロセスの動的リフロー部分の間、ＲＦ電源１８０によって供給されるＲＦバイアス電力を使用して加熱される。
図２は、処理または堆積位置におけるＥＳＣ１５１およびランプ１５０を含むプロセスチャンバ１００の基板支持体１０８の一部の断面図２００である（基板１０１は、図１では示されていない下降位置にある）。ランプ１５０は、ランプ１５０が動作しているとき、赤外線または紫外線の熱を放射する。基板１０１は、ＥＳＣ１５１とインターフェースするパック１６１によって支持される。リフトピン１４０は、基板１０１が加熱またはリフロー位置にあるとき、基板１０１をパック１６１の基板受け面１４４から揚げることを可能にする。図３において、断面図３００は、加熱またはリフロー位置における基板１０１および基板支持体１０８を示す（基板１０１は、図１に示されているような上昇位置にある）。リフロー位置では、リフトピン１４０が基板１０１を上昇させている３０４ので、基板支持体１０８は下降され３０２、基板１０１の下面３０６をランプ１５０からの熱放射３０８にさらしたままにする。
図４は、いくつかの実施形態による基板上の構造を充填する方法４００である。ブロック４０２において、金属材料が、第１の温度で基板上に堆積される。いくつかの実施形態では、金属材料は、銅ベース材料、アルミニウムベース材料、またはコバルトベース材料などとすることができる。簡潔にするために、銅ベース材料が、以下のいくつかの例で使用されることがあるが、いかなる方法でも限定することを意味しない。いくつかの実施形態では、金属材料の堆積は、ほぼ室温の第１の温度で行うことができる。いくつかの実施形態では、第１の温度は、摂氏約０度～摂氏約７０度とすることができる。いくつかの実施形態では、第１の温度は、摂氏約４０度である。図５において、断面図５００Ａは基板上の構造５０２を示し、金属材料５０４が第１の温度で基板上に堆積される。いくつかの実施形態では、金属材料５０４は、図２に示されたように基板がプロセスまたは堆積位置（下降位置）にあるときに堆積される。図６のグラフの表示６００は、方法４００のいくつかの実施形態のプロセス温度プロファイルをグラフ線６０２によって示す。方法４００のいくつかの実施形態の「低温」または室温堆積は、堆積期間６０４によって示される。いくつかの実施形態では、堆積期間６０４は、堆積されるべき金属材料の量に応じて、約１５秒～約６０秒とすることができる。
図４のブロック４０４において、基板は、金属材料の静的リフローを生じさせるために第１の温度よりも高い第２の温度に加熱される。基板は、金属材料の加熱に先立って、プロセスまたは堆積位置と異なる加熱またはリフロー位置（図１に示されたような上昇位置）に移動させることができる。図６の第２の温度の加熱期間６０８は、約１０秒～約１２０秒の範囲を有することができる。いくつかの実施形態では、第２の温度加熱期間６０８は、銅ベース材料では約２０秒～約３０秒である。銅ベース材料のいくつかの実施形態では、第２の温度は、摂氏約８０度～摂氏約４００度の範囲とすることができる。基板が低誘電率材料を含む場合、摂氏４００度を超えて基板を加熱すると、低誘電率材料を損傷することがある。銅ベース材料のいくつかの実施形態では、第２の温度は、摂氏約２７０度とすることができる。アルミニウムベース材料のいくつかの実施形態では、第２の温度は、摂氏約８０度～摂氏約４００度の範囲とすることができる。コバルトベース材料のいくつかの実施形態では、第２の温度は、摂氏約８０度～摂氏約５５０度の範囲とすることができる。
基板の加熱は、基板上の堆積された金属材料の静的リフローを引き起こす。発明者らは、第２の温度が、金属材料の移動性を維持するのに十分であるべきであり、リフローされる金属材料のタイプに基づいて変わってもよいことを見いだした。図５の断面図５００Ａは、以前に堆積された金属材料５０４をもつ構造５０２を静的リフロー充填する５０６ことを示す。基板の加熱および基板温度の維持は、図１のプロセスチャンバ１００のランプ１５０によって達成することができる。ランプ電力のオン時間およびランプ電力のレベルを使用して、基板の温度を調節することができる。ランプ１５０は、直接熱放射（赤外および／または紫外放射）と、さらに、ＥＳＣ１５１のパック１６１の基板受け面１４４から反射する間接熱放射とを提供することができる。
いくつかの実施形態では、第２の温度への基板の加熱は、２つ以上の段階で達成することができる。グラフ線６０２は、第２の温度より低く、第１の温度よりも高い第３の温度での第３の温度加熱期間６０６を示す。いくつかの実施形態では、第３の温度は、摂氏約８０度～摂氏約２２５度とすることができる。いくつかの実施形態では、第３の温度は、摂氏約１５０度～摂氏約２００度とすることができる。いくつかの実施形態では、第３の温度は、摂氏約１７０度とすることができる。多段階の加熱を使用すると、金属材料は、構造内にゆっくり流れ込むことが可能になり、それによって、割れ目のない連続的で均一なフローが可能になる。第３の温度は、金属材料の移動性を維持するのに十分であるべきである。第３の温度は、リフローされる金属材料のタイプに基づいて調節することができる。いくつかの実施形態では、２つ以上の温度段階が、第１の温度と第２の温度との間で生じることができる。いくつかの実施形態では、第３の温度加熱期間６０６は、約１０秒～約１２０秒以上の範囲とすることができる。いくつかの実施形態では、第３の温度加熱期間６０６は、約３０秒である。中間加熱期間６１２、６１４は、第１の温度、第２の温度、および第３の温度の間の加熱速度によって決まる持続時間を有する。多段階の加熱を使用すると、金属材料が、割れ目を引き起こすことなく、ゆっくりと均一に流れることが可能になるとともに、より高い温度が、より速いリフローへの円滑な移行を可能にする。
ブロック４０６において、基板の加熱が停止される。図６において、いくつかの実施形態での熱除去の時点が、熱除去時点６１６によって示される。いくつかの実施形態では、基板の加熱は、ランプ１５０への電力を取り除くことによって停止される（図３を参照）。いくつかの実施形態では、動的リフローの前およびその間の基板の冷却を最小限に抑えやすくするために、加熱が停止されたときに裏側ガスを排除することができる。裏側ガスは、図１のプロセスチャンバ１００のポンプデバイス１１２によって排除することができる。ブロック４０８において、追加の金属材料が基板上に堆積される。高温の基板への堆積は、基板上の追加の金属材料の動的リフローを引き起こす。いくつかの実施形態では、基板は、加熱が停止されたとき、加熱またはリフロー位置から移動され、基板上への追加の金属材料の堆積を開始する前にプロセスまたは堆積位置に移動される。図６において、再位置づけ期間６１８が、表示６００に示されている。基板は、再位置づけ期間中に若干の冷却を受けることがある。再位置づけ期間６１８を最小に保つことは、基板温度を維持するのに役立つことになり、動的リフロー期間６１０が最大化されることを保証することになる。図５の表示５００Ｂは、基板が高温である間に構造５０２に行われる堆積５０８を示す。動的リフローが生じ、追加の金属材料が構造５０２に流れ込み、構造５０２を充填する５１０。発明者らは、動的リフロープロセスの間、基板冷却が最小限に保たれるべきであることを見いだした。冷却の最小化は、動的な堆積の前およびその間裏側ガスを排除することによって達成される。
発明者らはまた、動的リフロープロセスの間に、熱エネルギーおよび運動エネルギーが、金属材料移動性にとって十分な量に保たれるべきであることを見いだした。熱エネルギーは、部分的に、裏側ガスがない状態で基板温度を十分に高く保つことによって維持される。銅ベース材料のいくつかの実施形態では、動的リフロー（同時堆積およびリフロー）は、基板温度が摂氏約８０度と摂氏約４００度との間にある限り継続する。銅ベース材料のいくつかの実施形態では、動的リフローは、基板温度が摂氏約１５０度と摂氏約４００度との間にある限り継続する。コバルトベース材料のいくつかの実施形態では、動的リフローは、基板温度が摂氏約８０度と摂氏約５５０度との間にある限り継続する。
運動エネルギーは、金属材料イオンを加速して、基板に射突させ、運動エネルギーを熱エネルギーに変換することによって基板を加熱するのに役立つ中間レベルの基板バイアスを使用することによって達成される。銅ベース金属材料のいくつかの実施形態では、中間レベルＲＦバイアス電力は約２００ワットであり、堆積に対するエッチング（ＥＤ）の比は約０．４０～約０．６０である。いくつかの実施形態では、中間レベルＲＦバイアス電力は、約５ワット～約１０００ワットである。いくつかの実施形態では、中間レベルＲＦバイアス電力は、約５ワット～約７００ワットである。いくつかの実施形態では、ＲＦバイアス周波数は、約２ＭＨｚ～約２００ＭＨｚである。いくつかの実施形態では、ＲＦバイアス周波数は、約１３．５６ＭＨｚである。いくつかの実施形態では、図１のプロセスチャンバ１００のＲＦ電源１８０は、動的リフロープロセスのための堆積中の運動エネルギーを増強するために、基板１０１にＲＦバイアス電力を供給することができる。発明者らは、ＲＦバイアス電力が高すぎる場合、損傷が、構造の開口のエッジ（角部）で引き起こされることになることを見いだした。発明者らはまた、ＲＦバイアス電力が低すぎる場合、リフロープロファイルが不十分であることになることを見いだした。実際には、ＲＦバイアス電力は、基板のプラズマ加熱を行い、動的リフローの間ウエハの温度を維持するのを容易にする。
本原理による実施形態は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実装することができる。実施形態は、１つまたは複数のプロセッサによって読み出され実行され得る、１つまたは複数のコンピュータ可読媒体を使用して格納された命令として実装することもできる。コンピュータ可読媒体は、マシン（例えば、コンピューティングプラットフォーム、または１つまたは複数のコンピューティングプラットフォーム上で動作する「仮想マシン」）により読み出し可能な形態で情報を格納または送信するための任意の機構を含むことができる。例えば、コンピュータ可読媒体は、任意の適切な形態の揮発性または不揮発性メモリを含むことができる。いくつかの実施形態では、コンピュータ可読媒体は、非一時的コンピュータ可読媒体を含むことができる。
前述は本原理の実施形態に関するが、本原理の基本的な範囲から逸脱することなく、本原理の他のおよびさらなる実施形態を考案することができる。

Claims (20)

  1. 基板上の構造を充填する方法であって、
    第１の温度で前記基板上に金属材料を堆積させることと、
    前記第１の温度よりも高い第２の温度に前記基板を加熱することであり、前記基板の加熱が、前記基板上の前記金属材料の静的リフローを引き起こす、加熱することと、
    前記基板の加熱を停止することと、
    前記基板上に追加の金属材料を堆積させることであり、それによって、前記基板上の前記追加の金属材料の動的リフローを引き起こす、堆積させることと
    を含む、方法。
  2. 前記基板を加熱するために前記動的リフローの間ＲＦバイアス電力を印加すること
    をさらに含む、請求項１に記載の方法。
  3. 前記第１の温度が、摂氏約０度～摂氏約７０度である、請求項１に記載の方法。
  4. 前記金属材料が銅ベース材料である、請求項１に記載の方法。
  5. 前記第２の温度が、摂氏約８０度～摂氏約４００度である、請求項４に記載の方法。
  6. 前記第２の温度が、摂氏約２７０度である、請求項５に記載の方法。
  7. 前記基板上に前記金属材料を堆積させるのに先立って、第１の位置に前記基板を位置づけることと、
    前記基板を加熱するのに先立って、前記第１の位置の上方の第２の位置に前記基板を位置づけることと、
    前記基板の加熱が停止されたとき、前記基板を前記第２の位置から前記第１の位置に移動させることと
    をさらに含む、請求項１に記載の方法。
  8. 基板の加熱が、前記基板の下に配置された加熱源からのものである、請求項１に記載の方法。
  9. 前記第１の温度よりも高く、前記第２の温度よりも低い第３の温度に前記基板を加熱することと、
    第１の期間の後、前記第３の温度から前記第２の温度に前記基板を加熱することと
    をさらに含む、請求項１に記載の方法。
  10. 前記第１の期間が約３０秒である、請求項９に記載の方法。
  11. 基板上の構造を充填する方法であって、
    第１の温度で前記基板上に金属材料を堆積させることと、
    前記第１の温度よりも高い第２の温度に前記基板を加熱することであり、それによって、第１のリフロー速度で第１の静的リフローを引き起こす、加熱することと、
    前記第２の温度よりも高い第３の温度に前記基板を加熱することであり、それによって、第２のリフロー速度で第２の静的リフローを引き起こし、前記第２のリフロー速度が前記第１のリフロー速度よりも速い、加熱することと、
    前記基板の加熱を停止することと、
    前記基板にＲＦバイアス電力を印加することと、
    前記基板上に追加の金属材料を堆積させることであり、それによって、前記基板上の前記追加の金属材料の動的リフローを引き起こす、堆積させることと
    を含む、方法。
  12. 前記第１の温度が、摂氏約０度～摂氏約７０度である、請求項１１に記載の方法。
  13. 前記第１の温度がほぼ室温である、請求項１２に記載の方法。
  14. 前記金属材料が銅ベース材料である、請求項１１に記載の方法。
  15. 前記第２の温度が、摂氏約８０度～摂氏約２２５度である、請求項１４に記載の方法。
  16. 前記第３の温度が、摂氏約２５０度～摂氏約４００度である、請求項１４に記載の方法。
  17. 前記第３の温度が、摂氏約２７０度である、請求項１６に記載の方法。
  18. 実行されたとき、基板上の構造を充填するための方法を実行させる命令が格納された非一時的コンピュータ可読媒体であって、前記方法が、
    第１の温度で前記基板上に金属材料を堆積させることと、
    前記第１の温度よりも高い第２の温度に前記基板を加熱することであり、前記基板の加熱が、前記基板上の前記金属材料の静的リフローを引き起こす、加熱することと、
    前記基板の加熱を停止することと、
    前記基板上に追加の金属材料を堆積させることであり、それによって、前記基板上の前記追加の金属材料の動的リフローを引き起こす、堆積させることと
    を含む、非一時的コンピュータ可読媒体。
  19. 前記基板上に前記金属材料を堆積させるのに先立って、第１の位置に前記基板を位置づけることと、
    前記基板を加熱するのに先立って、前記第１の位置の上方の第２の位置に前記基板を位置づけることと、
    熱が前記基板から取り除かれたとき、前記基板を前記第２の位置から前記第１の位置に移動させることと
    をさらに含む、請求項１８に記載の非一時的コンピュータ可読媒体。
  20. 前記基板を加熱するために前記動的リフローの間ＲＦバイアス電力を印加すること
    をさらに含む、請求項１８に記載の非一時的コンピュータ可読媒体。
JP2022542482A 2020-06-16 2021-06-14 準動的ボトムアップリフローのための方法および装置 Pending JP2023530534A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/902,655 US11222816B2 (en) 2020-06-16 2020-06-16 Methods and apparatus for semi-dynamic bottom up reflow
US16/902,655 2020-06-16
PCT/US2021/037198 WO2021257440A1 (en) 2020-06-16 2021-06-14 Methods and apparatus for semi-dynamic bottom up reflow

Publications (1)

Publication Number Publication Date
JP2023530534A true JP2023530534A (ja) 2023-07-19

Family

ID=78825954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022542482A Pending JP2023530534A (ja) 2020-06-16 2021-06-14 準動的ボトムアップリフローのための方法および装置

Country Status (6)

Country Link
US (1) US11222816B2 (ja)
JP (1) JP2023530534A (ja)
KR (1) KR20230023602A (ja)
CN (1) CN114981953A (ja)
TW (1) TW202213637A (ja)
WO (1) WO2021257440A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915915B2 (en) * 2021-05-28 2024-02-27 Applied Materials, Inc. Apparatus for generating magnetic fields during semiconductor processing

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475903B1 (en) 1993-12-28 2002-11-05 Intel Corporation Copper reflow process
US6184137B1 (en) 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features
US6399486B1 (en) 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
KR100439475B1 (ko) * 2001-09-28 2004-07-09 삼성전자주식회사 금속층 적층방법 및 장치
US6727176B2 (en) * 2001-11-08 2004-04-27 Advanced Micro Devices, Inc. Method of forming reliable Cu interconnects
US7005601B2 (en) 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
US7312148B2 (en) * 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US8841211B2 (en) 2010-06-09 2014-09-23 Applied Materials, Inc. Methods for forming interconnect structures
US8404048B2 (en) 2011-03-11 2013-03-26 Applied Materials, Inc. Off-angled heating of the underside of a substrate using a lamp assembly
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
JP2016100419A (ja) * 2014-11-19 2016-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6385856B2 (ja) * 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
US10964590B2 (en) * 2017-11-15 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Contact metallization process
US10438846B2 (en) * 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures

Also Published As

Publication number Publication date
TW202213637A (zh) 2022-04-01
CN114981953A (zh) 2022-08-30
US11222816B2 (en) 2022-01-11
KR20230023602A (ko) 2023-02-17
WO2021257440A1 (en) 2021-12-23
US20210391214A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
JP6896754B2 (ja) 物理的気相堆積プロセスにおけるイオン分画を制御するための方法および装置
JP4493718B2 (ja) ウェーハバイアス中のアルミニウムスパッタリング
US20130186338A1 (en) Shielding Design for Metal Gap Fill
KR20160078969A (ko) 성막 장치 및 성막 방법
JP2023530534A (ja) 準動的ボトムアップリフローのための方法および装置
CN110923642A (zh) 溅射装置
US11492699B2 (en) Substrate temperature non-uniformity reduction over target life using spacing compensation
TW202338128A (zh) 電磁脈衝對 pvd 台階覆蓋的影響
US11527437B2 (en) Methods and apparatus for intermixing layer for enhanced metal reflow
US11981989B2 (en) Automated temperature controlled substrate support
TW202307911A (zh) 用於處理基板的方法與設備
CN117321727A (zh) 用于处理基板的方法和装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240524